TimeQuest Timing Analyzer report for spets_fpga
Sat Dec 17 09:46:25 2011
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Slow 1200mV 85C Model Setup Summary
  6. Slow 1200mV 85C Model Hold Summary
  7. Slow 1200mV 85C Model Recovery Summary
  8. Slow 1200mV 85C Model Removal Summary
  9. Slow 1200mV 85C Model Minimum Pulse Width Summary
 10. Slow 1200mV 85C Model Setup: 'clk_cpu'
 11. Slow 1200mV 85C Model Setup: 'clock'
 12. Slow 1200mV 85C Model Setup: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'
 13. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'SPI:SD|Divider:inst|inst'
 15. Slow 1200mV 85C Model Setup: 'hcnt[8]'
 16. Slow 1200mV 85C Model Setup: 'T8080se:VM80|T80:u0|A[10]'
 17. Slow 1200mV 85C Model Setup: 'SPI:SD|Divider:inst|inst1'
 18. Slow 1200mV 85C Model Setup: 'spetskeyboard:spetskey|test'
 19. Slow 1200mV 85C Model Setup: 'spetskeyboard:spetskey|rl_st'
 20. Slow 1200mV 85C Model Setup: 'spetskeyboard:spetskey|mx_st'
 21. Slow 1200mV 85C Model Setup: 'SPI:SD|SPIReg:inst1|inst45'
 22. Slow 1200mV 85C Model Setup: 'SPI:SD|Divider:inst|inst2'
 23. Slow 1200mV 85C Model Setup: 'SPI:SD|SPIReg:inst1|inst42'
 24. Slow 1200mV 85C Model Setup: 'SPI:SD|SPIReg:inst1|inst44'
 25. Slow 1200mV 85C Model Hold: 'clock'
 26. Slow 1200mV 85C Model Hold: 'T8080se:VM80|T80:u0|A[10]'
 27. Slow 1200mV 85C Model Hold: 'SPI:SD|Divider:inst|inst'
 28. Slow 1200mV 85C Model Hold: 'clk_cpu'
 29. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 85C Model Hold: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'
 31. Slow 1200mV 85C Model Hold: 'SPI:SD|SPIReg:inst1|inst42'
 32. Slow 1200mV 85C Model Hold: 'SPI:SD|SPIReg:inst1|inst44'
 33. Slow 1200mV 85C Model Hold: 'SPI:SD|Divider:inst|inst1'
 34. Slow 1200mV 85C Model Hold: 'spetskeyboard:spetskey|test'
 35. Slow 1200mV 85C Model Hold: 'spetskeyboard:spetskey|rl_st'
 36. Slow 1200mV 85C Model Hold: 'spetskeyboard:spetskey|mx_st'
 37. Slow 1200mV 85C Model Hold: 'SPI:SD|SPIReg:inst1|inst45'
 38. Slow 1200mV 85C Model Hold: 'SPI:SD|Divider:inst|inst2'
 39. Slow 1200mV 85C Model Hold: 'hcnt[8]'
 40. Slow 1200mV 85C Model Recovery: 'SPI:SD|Divider:inst|inst'
 41. Slow 1200mV 85C Model Recovery: 'SPI:SD|SPIReg:inst1|inst44'
 42. Slow 1200mV 85C Model Recovery: 'SPI:SD|SPIReg:inst1|inst42'
 43. Slow 1200mV 85C Model Recovery: 'clk_cpu'
 44. Slow 1200mV 85C Model Recovery: 'SPI:SD|SPIReg:inst1|inst45'
 45. Slow 1200mV 85C Model Recovery: 'clock'
 46. Slow 1200mV 85C Model Recovery: 'T8080se:VM80|T80:u0|A[10]'
 47. Slow 1200mV 85C Model Removal: 'T8080se:VM80|T80:u0|A[10]'
 48. Slow 1200mV 85C Model Removal: 'SPI:SD|Divider:inst|inst'
 49. Slow 1200mV 85C Model Removal: 'clock'
 50. Slow 1200mV 85C Model Removal: 'clk_cpu'
 51. Slow 1200mV 85C Model Removal: 'SPI:SD|SPIReg:inst1|inst45'
 52. Slow 1200mV 85C Model Removal: 'SPI:SD|SPIReg:inst1|inst42'
 53. Slow 1200mV 85C Model Removal: 'SPI:SD|SPIReg:inst1|inst44'
 54. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 55. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_cpu'
 56. Slow 1200mV 85C Model Minimum Pulse Width: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'
 57. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst'
 58. Slow 1200mV 85C Model Minimum Pulse Width: 'hcnt[8]'
 59. Slow 1200mV 85C Model Minimum Pulse Width: 'T8080se:VM80|T80:u0|A[10]'
 60. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst1'
 61. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst2'
 62. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst42'
 63. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst44'
 64. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst45'
 65. Slow 1200mV 85C Model Minimum Pulse Width: 'spetskeyboard:spetskey|mx_st'
 66. Slow 1200mV 85C Model Minimum Pulse Width: 'spetskeyboard:spetskey|rl_st'
 67. Slow 1200mV 85C Model Minimum Pulse Width: 'spetskeyboard:spetskey|test'
 68. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 69. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Output Enable Times
 75. Minimum Output Enable Times
 76. Output Disable Times
 77. Minimum Output Disable Times
 78. Slow 1200mV 85C Model Metastability Report
 79. Slow 1200mV 0C Model Fmax Summary
 80. Slow 1200mV 0C Model Setup Summary
 81. Slow 1200mV 0C Model Hold Summary
 82. Slow 1200mV 0C Model Recovery Summary
 83. Slow 1200mV 0C Model Removal Summary
 84. Slow 1200mV 0C Model Minimum Pulse Width Summary
 85. Slow 1200mV 0C Model Setup: 'clk_cpu'
 86. Slow 1200mV 0C Model Setup: 'clock'
 87. Slow 1200mV 0C Model Setup: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'
 88. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 89. Slow 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst'
 90. Slow 1200mV 0C Model Setup: 'hcnt[8]'
 91. Slow 1200mV 0C Model Setup: 'T8080se:VM80|T80:u0|A[10]'
 92. Slow 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst1'
 93. Slow 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst42'
 94. Slow 1200mV 0C Model Setup: 'spetskeyboard:spetskey|test'
 95. Slow 1200mV 0C Model Setup: 'spetskeyboard:spetskey|rl_st'
 96. Slow 1200mV 0C Model Setup: 'spetskeyboard:spetskey|mx_st'
 97. Slow 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst45'
 98. Slow 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst2'
 99. Slow 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst44'
100. Slow 1200mV 0C Model Hold: 'clock'
101. Slow 1200mV 0C Model Hold: 'T8080se:VM80|T80:u0|A[10]'
102. Slow 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst'
103. Slow 1200mV 0C Model Hold: 'clk_cpu'
104. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
105. Slow 1200mV 0C Model Hold: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'
106. Slow 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst44'
107. Slow 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst1'
108. Slow 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst42'
109. Slow 1200mV 0C Model Hold: 'spetskeyboard:spetskey|test'
110. Slow 1200mV 0C Model Hold: 'spetskeyboard:spetskey|rl_st'
111. Slow 1200mV 0C Model Hold: 'spetskeyboard:spetskey|mx_st'
112. Slow 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst45'
113. Slow 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst2'
114. Slow 1200mV 0C Model Hold: 'hcnt[8]'
115. Slow 1200mV 0C Model Recovery: 'SPI:SD|Divider:inst|inst'
116. Slow 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst44'
117. Slow 1200mV 0C Model Recovery: 'clk_cpu'
118. Slow 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst42'
119. Slow 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst45'
120. Slow 1200mV 0C Model Recovery: 'clock'
121. Slow 1200mV 0C Model Recovery: 'T8080se:VM80|T80:u0|A[10]'
122. Slow 1200mV 0C Model Removal: 'T8080se:VM80|T80:u0|A[10]'
123. Slow 1200mV 0C Model Removal: 'SPI:SD|Divider:inst|inst'
124. Slow 1200mV 0C Model Removal: 'clock'
125. Slow 1200mV 0C Model Removal: 'clk_cpu'
126. Slow 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst45'
127. Slow 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst42'
128. Slow 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst44'
129. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
130. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_cpu'
131. Slow 1200mV 0C Model Minimum Pulse Width: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'
132. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst'
133. Slow 1200mV 0C Model Minimum Pulse Width: 'T8080se:VM80|T80:u0|A[10]'
134. Slow 1200mV 0C Model Minimum Pulse Width: 'hcnt[8]'
135. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst1'
136. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst2'
137. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst42'
138. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst44'
139. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst45'
140. Slow 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|mx_st'
141. Slow 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|rl_st'
142. Slow 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|test'
143. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
144. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
145. Setup Times
146. Hold Times
147. Clock to Output Times
148. Minimum Clock to Output Times
149. Output Enable Times
150. Minimum Output Enable Times
151. Output Disable Times
152. Minimum Output Disable Times
153. Slow 1200mV 0C Model Metastability Report
154. Fast 1200mV 0C Model Setup Summary
155. Fast 1200mV 0C Model Hold Summary
156. Fast 1200mV 0C Model Recovery Summary
157. Fast 1200mV 0C Model Removal Summary
158. Fast 1200mV 0C Model Minimum Pulse Width Summary
159. Fast 1200mV 0C Model Setup: 'clk_cpu'
160. Fast 1200mV 0C Model Setup: 'clock'
161. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
162. Fast 1200mV 0C Model Setup: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'
163. Fast 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst'
164. Fast 1200mV 0C Model Setup: 'hcnt[8]'
165. Fast 1200mV 0C Model Setup: 'T8080se:VM80|T80:u0|A[10]'
166. Fast 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst1'
167. Fast 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst44'
168. Fast 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst42'
169. Fast 1200mV 0C Model Setup: 'spetskeyboard:spetskey|rl_st'
170. Fast 1200mV 0C Model Setup: 'spetskeyboard:spetskey|test'
171. Fast 1200mV 0C Model Setup: 'spetskeyboard:spetskey|mx_st'
172. Fast 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst45'
173. Fast 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst2'
174. Fast 1200mV 0C Model Hold: 'clock'
175. Fast 1200mV 0C Model Hold: 'clk_cpu'
176. Fast 1200mV 0C Model Hold: 'T8080se:VM80|T80:u0|A[10]'
177. Fast 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst'
178. Fast 1200mV 0C Model Hold: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'
179. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
180. Fast 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst42'
181. Fast 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst44'
182. Fast 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst1'
183. Fast 1200mV 0C Model Hold: 'spetskeyboard:spetskey|rl_st'
184. Fast 1200mV 0C Model Hold: 'spetskeyboard:spetskey|test'
185. Fast 1200mV 0C Model Hold: 'spetskeyboard:spetskey|mx_st'
186. Fast 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst45'
187. Fast 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst2'
188. Fast 1200mV 0C Model Hold: 'hcnt[8]'
189. Fast 1200mV 0C Model Recovery: 'clk_cpu'
190. Fast 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst44'
191. Fast 1200mV 0C Model Recovery: 'SPI:SD|Divider:inst|inst'
192. Fast 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst42'
193. Fast 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst45'
194. Fast 1200mV 0C Model Recovery: 'T8080se:VM80|T80:u0|A[10]'
195. Fast 1200mV 0C Model Recovery: 'clock'
196. Fast 1200mV 0C Model Removal: 'T8080se:VM80|T80:u0|A[10]'
197. Fast 1200mV 0C Model Removal: 'clock'
198. Fast 1200mV 0C Model Removal: 'clk_cpu'
199. Fast 1200mV 0C Model Removal: 'SPI:SD|Divider:inst|inst'
200. Fast 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst45'
201. Fast 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst42'
202. Fast 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst44'
203. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_cpu'
204. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
205. Fast 1200mV 0C Model Minimum Pulse Width: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'
206. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst'
207. Fast 1200mV 0C Model Minimum Pulse Width: 'hcnt[8]'
208. Fast 1200mV 0C Model Minimum Pulse Width: 'T8080se:VM80|T80:u0|A[10]'
209. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst1'
210. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst2'
211. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst42'
212. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst44'
213. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst45'
214. Fast 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|mx_st'
215. Fast 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|rl_st'
216. Fast 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|test'
217. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
218. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
219. Setup Times
220. Hold Times
221. Clock to Output Times
222. Minimum Clock to Output Times
223. Output Enable Times
224. Minimum Output Enable Times
225. Output Disable Times
226. Minimum Output Disable Times
227. Fast 1200mV 0C Model Metastability Report
228. Multicorner Timing Analysis Summary
229. Setup Times
230. Hold Times
231. Clock to Output Times
232. Minimum Clock to Output Times
233. Board Trace Model Assignments
234. Input Transition Times
235. Slow Corner Signal Integrity Metrics
236. Fast Corner Signal Integrity Metrics
237. Setup Transfers
238. Hold Transfers
239. Recovery Transfers
240. Removal Transfers
241. Report TCCS
242. Report RSKM
243. Unconstrained Paths
244. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; spets_fpga                                        ;
; Device Family      ; Cyclone III                                       ;
; Device Name        ; EP3C10E144C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                            ; Targets                                             ;
+-------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+
; clk                                             ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { clk }                                             ;
; clk_cpu                                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { clk_cpu }                                         ;
; clock                                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { clock }                                           ;
; hcnt[8]                                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { hcnt[8] }                                         ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { pit8253:t8253|pit8253_counterunit:cu1|outreg }    ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 29.411 ; 34.0 MHz   ; 0.000 ; 14.705 ; 50.00      ; 25        ; 17          ;       ;        ;           ;            ; false    ; clk    ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[0] } ;
; spetskeyboard:spetskey|mx_st                    ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { spetskeyboard:spetskey|mx_st }                    ;
; spetskeyboard:spetskey|rl_st                    ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { spetskeyboard:spetskey|rl_st }                    ;
; spetskeyboard:spetskey|test                     ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { spetskeyboard:spetskey|test }                     ;
; SPI:SD|Divider:inst|inst                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { SPI:SD|Divider:inst|inst }                        ;
; SPI:SD|Divider:inst|inst1                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { SPI:SD|Divider:inst|inst1 }                       ;
; SPI:SD|Divider:inst|inst2                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { SPI:SD|Divider:inst|inst2 }                       ;
; SPI:SD|SPIReg:inst1|inst42                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { SPI:SD|SPIReg:inst1|inst42 }                      ;
; SPI:SD|SPIReg:inst1|inst44                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { SPI:SD|SPIReg:inst1|inst44 }                      ;
; SPI:SD|SPIReg:inst1|inst45                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { SPI:SD|SPIReg:inst1|inst45 }                      ;
; T8080se:VM80|T80:u0|A[10]                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { T8080se:VM80|T80:u0|A[10] }                       ;
+-------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                               ;
+-------------+-----------------+-------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                      ; Note                                           ;
+-------------+-----------------+-------------------------------------------------+------------------------------------------------+
; 46.82 MHz   ; 46.82 MHz       ; clock                                           ;                                                ;
; 67.7 MHz    ; 67.7 MHz        ; clk_cpu                                         ;                                                ;
; 109.95 MHz  ; 109.95 MHz      ; pll|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 131.22 MHz  ; 131.22 MHz      ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ;                                                ;
; 273.82 MHz  ; 273.82 MHz      ; SPI:SD|Divider:inst|inst                        ;                                                ;
; 367.78 MHz  ; 367.78 MHz      ; hcnt[8]                                         ;                                                ;
; 1062.7 MHz  ; 402.09 MHz      ; spetskeyboard:spetskey|test                     ; limit due to minimum period restriction (tmin) ;
; 1064.96 MHz ; 402.09 MHz      ; spetskeyboard:spetskey|rl_st                    ; limit due to minimum period restriction (tmin) ;
; 1066.1 MHz  ; 402.09 MHz      ; spetskeyboard:spetskey|mx_st                    ; limit due to minimum period restriction (tmin) ;
; 1084.6 MHz  ; 402.09 MHz      ; SPI:SD|SPIReg:inst1|inst45                      ; limit due to minimum period restriction (tmin) ;
; 1107.42 MHz ; 402.09 MHz      ; SPI:SD|Divider:inst|inst2                       ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; clk_cpu                                         ; -13.771 ; -2788.780     ;
; clock                                           ; -11.007 ; -772.373      ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; -6.621  ; -180.370      ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -5.376  ; -236.590      ;
; SPI:SD|Divider:inst|inst                        ; -3.828  ; -30.005       ;
; hcnt[8]                                         ; -1.719  ; -17.190       ;
; T8080se:VM80|T80:u0|A[10]                       ; -1.064  ; -1.656        ;
; SPI:SD|Divider:inst|inst1                       ; -0.049  ; -0.049        ;
; spetskeyboard:spetskey|test                     ; 0.059   ; 0.000         ;
; spetskeyboard:spetskey|rl_st                    ; 0.061   ; 0.000         ;
; spetskeyboard:spetskey|mx_st                    ; 0.062   ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45                      ; 0.078   ; 0.000         ;
; SPI:SD|Divider:inst|inst2                       ; 0.097   ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42                      ; 0.167   ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst44                      ; 0.202   ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clock                                           ; -1.591 ; -1.880        ;
; T8080se:VM80|T80:u0|A[10]                       ; -1.391 ; -13.597       ;
; SPI:SD|Divider:inst|inst                        ; -1.029 ; -1.029        ;
; clk_cpu                                         ; -0.949 ; -24.063       ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -0.350 ; -1.038        ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; -0.104 ; -0.270        ;
; SPI:SD|SPIReg:inst1|inst42                      ; 0.021  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst44                      ; 0.034  ; 0.000         ;
; SPI:SD|Divider:inst|inst1                       ; 0.056  ; 0.000         ;
; spetskeyboard:spetskey|test                     ; 0.442  ; 0.000         ;
; spetskeyboard:spetskey|rl_st                    ; 0.444  ; 0.000         ;
; spetskeyboard:spetskey|mx_st                    ; 0.445  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45                      ; 0.461  ; 0.000         ;
; SPI:SD|Divider:inst|inst2                       ; 0.480  ; 0.000         ;
; hcnt[8]                                         ; 0.756  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; SPI:SD|Divider:inst|inst   ; -4.330 ; -34.618       ;
; SPI:SD|SPIReg:inst1|inst44 ; -3.285 ; -3.285        ;
; SPI:SD|SPIReg:inst1|inst42 ; -2.945 ; -2.945        ;
; clk_cpu                    ; -2.941 ; -154.237      ;
; SPI:SD|SPIReg:inst1|inst45 ; -2.426 ; -2.426        ;
; clock                      ; -1.229 ; -42.905       ;
; T8080se:VM80|T80:u0|A[10]  ; -0.924 ; -1.735        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; T8080se:VM80|T80:u0|A[10]  ; -3.503 ; -18.305       ;
; SPI:SD|Divider:inst|inst   ; -0.053 ; -0.053        ;
; clock                      ; 0.040  ; 0.000         ;
; clk_cpu                    ; 0.203  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45 ; 2.884  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42 ; 3.362  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst44 ; 3.717  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clock                                           ; -3.201 ; -506.554      ;
; clk_cpu                                         ; -1.487 ; -474.353      ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; -1.487 ; -62.454       ;
; SPI:SD|Divider:inst|inst                        ; -1.487 ; -16.357       ;
; hcnt[8]                                         ; -1.487 ; -14.870       ;
; T8080se:VM80|T80:u0|A[10]                       ; -1.487 ; -13.922       ;
; SPI:SD|Divider:inst|inst1                       ; -1.487 ; -1.487        ;
; SPI:SD|Divider:inst|inst2                       ; -1.487 ; -1.487        ;
; SPI:SD|SPIReg:inst1|inst42                      ; -1.487 ; -1.487        ;
; SPI:SD|SPIReg:inst1|inst44                      ; -1.487 ; -1.487        ;
; SPI:SD|SPIReg:inst1|inst45                      ; -1.487 ; -1.487        ;
; spetskeyboard:spetskey|mx_st                    ; -1.487 ; -1.487        ;
; spetskeyboard:spetskey|rl_st                    ; -1.487 ; -1.487        ;
; spetskeyboard:spetskey|test                     ; -1.487 ; -1.487        ;
; clk                                             ; 9.929  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 14.427 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_cpu'                                                                                                                       ;
+---------+-------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.771 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.688     ;
; -13.546 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.463     ;
; -13.526 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 14.454     ;
; -13.499 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.416     ;
; -13.479 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.396     ;
; -13.408 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.325     ;
; -13.394 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.071     ; 14.324     ;
; -13.386 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.083     ; 14.304     ;
; -13.376 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.293     ;
; -13.354 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.271     ;
; -13.351 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.083     ; 14.269     ;
; -13.347 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 14.262     ;
; -13.330 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.247     ;
; -13.315 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.232     ;
; -13.306 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.223     ;
; -13.301 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 14.229     ;
; -13.300 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.077     ; 14.224     ;
; -13.254 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 14.182     ;
; -13.236 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.085     ; 14.152     ;
; -13.234 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 14.162     ;
; -13.222 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 14.137     ;
; -13.194 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.085     ; 14.110     ;
; -13.183 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.100     ;
; -13.169 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.071     ; 14.099     ;
; -13.141 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 14.070     ;
; -13.136 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 14.064     ;
; -13.136 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.053     ;
; -13.131 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 14.059     ;
; -13.122 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.071     ; 14.052     ;
; -13.122 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 14.037     ;
; -13.116 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.033     ;
; -13.109 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 14.037     ;
; -13.106 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 14.035     ;
; -13.105 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.022     ;
; -13.104 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 14.019     ;
; -13.102 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.071     ; 14.032     ;
; -13.090 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 14.007     ;
; -13.080 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.085     ; 13.996     ;
; -13.075 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 13.990     ;
; -13.061 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 13.989     ;
; -13.058 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.975     ;
; -13.055 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 13.970     ;
; -13.055 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.990     ;
; -13.050 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.967     ;
; -13.043 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.960     ;
; -13.040 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][4] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.957     ;
; -13.038 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.955     ;
; -13.023 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.083     ; 13.941     ;
; -13.023 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.940     ;
; -13.013 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.930     ;
; -13.011 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.085     ; 13.927     ;
; -13.009 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.070     ; 13.940     ;
; -12.999 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.071     ; 13.929     ;
; -12.997 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 13.912     ;
; -12.991 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 13.919     ;
; -12.991 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.908     ;
; -12.988 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.083     ; 13.906     ;
; -12.977 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.071     ; 13.907     ;
; -12.974 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.070     ; 13.905     ;
; -12.969 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.085     ; 13.885     ;
; -12.964 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.085     ; 13.880     ;
; -12.962 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.085     ; 13.878     ;
; -12.952 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 13.867     ;
; -12.950 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 13.865     ;
; -12.945 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.083     ; 13.863     ;
; -12.944 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.085     ; 13.860     ;
; -12.943 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.860     ;
; -12.937 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.077     ; 13.861     ;
; -12.935 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.852     ;
; -12.932 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.858     ;
; -12.930 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.083     ; 13.848     ;
; -12.930 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 13.845     ;
; -12.930 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 13.845     ;
; -12.929 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.071     ; 13.859     ;
; -12.927 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.085     ; 13.843     ;
; -12.923 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.064     ; 13.860     ;
; -12.922 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.085     ; 13.838     ;
; -12.920 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.837     ;
; -12.913 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.830     ;
; -12.911 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 13.839     ;
; -12.910 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.083     ; 13.828     ;
; -12.903 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.070     ; 13.834     ;
; -12.902 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.085     ; 13.818     ;
; -12.898 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.815     ;
; -12.897 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|BusA[4]                  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.814     ;
; -12.895 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.083     ; 13.813     ;
; -12.887 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.814     ;
; -12.882 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 13.797     ;
; -12.879 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.086     ; 13.794     ;
; -12.876 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.079     ; 13.798     ;
; -12.865 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.782     ;
; -12.864 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 13.792     ;
; -12.859 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.077     ; 13.783     ;
; -12.855 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.085     ; 13.771     ;
; -12.852 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.088     ; 13.765     ;
; -12.851 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.768     ;
; -12.850 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.084     ; 13.767     ;
; -12.847 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.773     ;
; -12.844 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 13.772     ;
; -12.844 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.077     ; 13.768     ;
+---------+-------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                           ;
+---------+------------------------+----------+---------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+----------+---------------------------+-------------+--------------+------------+------------+
; -11.007 ; metod                  ; dataI[2] ; clock                     ; clock       ; 1.000        ; -0.092     ; 11.916     ;
; -10.180 ; portb1[3]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 10.574     ;
; -10.171 ; portb1[4]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 10.565     ;
; -10.163 ; porta1[2]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 10.557     ;
; -10.068 ; portb1[2]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 10.462     ;
; -10.042 ; portb1[5]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 10.436     ;
; -10.036 ; portc1[1]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.120     ; 10.417     ;
; -10.029 ; portb1[6]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 10.423     ;
; -9.986  ; porta1[1]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 10.380     ;
; -9.978  ; porta1[4]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 10.372     ;
; -9.902  ; portb1[7]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 10.296     ;
; -9.893  ; porta1[3]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 10.287     ;
; -9.886  ; portc1[3]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.120     ; 10.267     ;
; -9.807  ; metod                  ; dataI[1] ; clock                     ; clock       ; 1.000        ; -0.090     ; 10.718     ;
; -9.797  ; metod                  ; dataI[3] ; clock                     ; clock       ; 1.000        ; -0.090     ; 10.708     ;
; -9.761  ; porta1[7]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 10.155     ;
; -9.748  ; porta1[0]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 10.142     ;
; -9.699  ; portc1[0]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.120     ; 10.080     ;
; -9.589  ; porta1[5]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.107     ; 9.983      ;
; -9.561  ; portc1[2]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.120     ; 9.942      ;
; -9.512  ; porta1[6]              ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.120     ; 9.893      ;
; -9.253  ; metod                  ; dataI[7] ; clock                     ; clock       ; 1.000        ; -0.091     ; 10.163     ;
; -9.228  ; porta1[7]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.624      ;
; -9.121  ; metod                  ; dataI[6] ; clock                     ; clock       ; 1.000        ; -0.091     ; 10.031     ;
; -9.107  ; portb1[5]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.503      ;
; -9.104  ; portb1[5]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.500      ;
; -9.009  ; portb1[2]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.405      ;
; -8.980  ; metod                  ; dataI[5] ; clock                     ; clock       ; 1.000        ; -0.092     ; 9.889      ;
; -8.973  ; portb1[3]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.369      ;
; -8.970  ; portb1[3]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.366      ;
; -8.960  ; portb1[6]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.356      ;
; -8.958  ; porta1[3]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.354      ;
; -8.955  ; porta1[3]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.351      ;
; -8.939  ; portb1[4]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.335      ;
; -8.880  ; porta1[2]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.276      ;
; -8.879  ; portb1[5]              ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.106     ; 9.274      ;
; -8.839  ; portb1[2]              ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.106     ; 9.234      ;
; -8.832  ; metod                  ; dataI[0] ; clock                     ; clock       ; 1.000        ; -0.090     ; 9.743      ;
; -8.785  ; porta1[4]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.181      ;
; -8.779  ; porta1[1]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.175      ;
; -8.776  ; porta1[1]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.172      ;
; -8.772  ; portb1[6]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.168      ;
; -8.744  ; porta1[5]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.140      ;
; -8.721  ; porta1[4]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.117      ;
; -8.718  ; porta1[7]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.114      ;
; -8.689  ; porta1[0]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.085      ;
; -8.663  ; portb1[4]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.059      ;
; -8.650  ; portb1[5]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.106     ; 9.045      ;
; -8.606  ; portb1[5]              ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.107     ; 9.000      ;
; -8.604  ; porta1[2]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 9.000      ;
; -8.569  ; portc1[1]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.118     ; 8.952      ;
; -8.566  ; portb1[2]              ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.107     ; 8.960      ;
; -8.543  ; portb1[3]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.938      ;
; -8.524  ; portc1[0]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.118     ; 8.907      ;
; -8.521  ; portc1[0]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.118     ; 8.904      ;
; -8.519  ; porta1[0]              ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.914      ;
; -8.506  ; portb1[7]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.105     ; 8.902      ;
; -8.500  ; portc1[1]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.118     ; 8.883      ;
; -8.492  ; portc1[3]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.118     ; 8.875      ;
; -8.491  ; porta1[6]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.118     ; 8.874      ;
; -8.488  ; porta1[6]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.118     ; 8.871      ;
; -8.477  ; portb1[2]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.872      ;
; -8.462  ; portb1[7]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.857      ;
; -8.428  ; portb1[7]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 8.824      ;
; -8.416  ; porta1[3]              ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.811      ;
; -8.413  ; portb1[2]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 8.809      ;
; -8.397  ; portc1[2]              ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.118     ; 8.780      ;
; -8.373  ; portb1[3]              ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.768      ;
; -8.349  ; porta1[1]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.744      ;
; -8.338  ; portc1[1]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.119     ; 8.720      ;
; -8.272  ; portb1[6]              ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.667      ;
; -8.246  ; porta1[0]              ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.107     ; 8.640      ;
; -8.240  ; AddrSelector:AS|inst11 ; dataI[1] ; T8080se:VM80|T80:u0|A[10] ; clock       ; 0.500        ; -2.528     ; 6.213      ;
; -8.227  ; portc1[2]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.118     ; 8.610      ;
; -8.221  ; porta1[4]              ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.616      ;
; -8.218  ; portc1[0]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.119     ; 8.600      ;
; -8.180  ; metod                  ; dataI[4] ; clock                     ; clock       ; 1.000        ; -0.092     ; 9.089      ;
; -8.157  ; porta1[0]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.552      ;
; -8.145  ; porta1[5]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.540      ;
; -8.138  ; portc1[1]              ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.119     ; 8.520      ;
; -8.138  ; porta1[3]              ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.107     ; 8.532      ;
; -8.111  ; porta1[5]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 8.507      ;
; -8.100  ; portb1[3]              ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.107     ; 8.494      ;
; -8.095  ; porta1[3]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.490      ;
; -8.093  ; porta1[0]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.105     ; 8.489      ;
; -8.073  ; np                     ; dataI[1] ; clock                     ; clock       ; 1.000        ; -0.080     ; 8.994      ;
; -8.061  ; portb1[6]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.456      ;
; -8.054  ; porta1[7]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.449      ;
; -8.049  ; portc1[3]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.119     ; 8.431      ;
; -8.047  ; portc1[3]              ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.118     ; 8.430      ;
; -8.040  ; portb1[4]              ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.435      ;
; -8.024  ; porta1[2]              ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.419      ;
; -8.010  ; porta1[4]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.106     ; 8.405      ;
; -8.005  ; portb1[3]              ; dataI[0] ; clock                     ; clock       ; 0.500        ; -0.105     ; 8.401      ;
; -7.999  ; portb1[6]              ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.107     ; 8.393      ;
; -7.996  ; portb1[4]              ; dataI[0] ; clock                     ; clock       ; 0.500        ; -0.105     ; 8.392      ;
; -7.988  ; porta1[2]              ; dataI[0] ; clock                     ; clock       ; 0.500        ; -0.105     ; 8.384      ;
; -7.983  ; portc1[2]              ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.119     ; 8.365      ;
; -7.948  ; porta1[4]              ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.107     ; 8.342      ;
; -7.940  ; porta1[7]              ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.107     ; 8.334      ;
+---------+------------------------+----------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -6.621 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.085     ; 7.537      ;
; -6.621 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.085     ; 7.537      ;
; -6.619 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.085     ; 7.535      ;
; -6.618 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.085     ; 7.534      ;
; -6.618 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.085     ; 7.534      ;
; -6.569 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.489      ;
; -6.569 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.489      ;
; -6.567 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.487      ;
; -6.566 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.486      ;
; -6.566 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.486      ;
; -6.374 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.294      ;
; -6.374 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.294      ;
; -6.372 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.292      ;
; -6.371 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.291      ;
; -6.371 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.291      ;
; -6.322 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.242      ;
; -6.322 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.242      ;
; -6.320 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.240      ;
; -6.319 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.239      ;
; -6.319 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 7.239      ;
; -6.225 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.093     ; 7.133      ;
; -6.225 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.093     ; 7.133      ;
; -6.173 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 7.085      ;
; -6.173 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 7.085      ;
; -6.100 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.070     ; 7.031      ;
; -6.067 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.070     ; 6.998      ;
; -6.014 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.070     ; 6.945      ;
; -5.978 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.890      ;
; -5.978 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.890      ;
; -5.927 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.070     ; 6.858      ;
; -5.924 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.836      ;
; -5.924 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.836      ;
; -5.912 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.093     ; 6.820      ;
; -5.910 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.093     ; 6.818      ;
; -5.910 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.093     ; 6.818      ;
; -5.909 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.093     ; 6.817      ;
; -5.908 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.093     ; 6.816      ;
; -5.904 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.093     ; 6.812      ;
; -5.903 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.093     ; 6.811      ;
; -5.898 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.093     ; 6.806      ;
; -5.897 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.093     ; 6.805      ;
; -5.860 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.772      ;
; -5.858 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.770      ;
; -5.858 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.770      ;
; -5.857 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.769      ;
; -5.856 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.768      ;
; -5.852 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.764      ;
; -5.851 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.763      ;
; -5.846 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.758      ;
; -5.845 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.757      ;
; -5.796 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.070     ; 6.727      ;
; -5.730 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.070     ; 6.661      ;
; -5.700 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.070     ; 6.631      ;
; -5.696 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.616      ;
; -5.696 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.616      ;
; -5.694 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.614      ;
; -5.693 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.613      ;
; -5.693 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.613      ;
; -5.665 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.577      ;
; -5.663 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.575      ;
; -5.663 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.575      ;
; -5.662 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.574      ;
; -5.661 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.573      ;
; -5.657 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.569      ;
; -5.656 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.568      ;
; -5.651 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.563      ;
; -5.650 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.562      ;
; -5.611 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.523      ;
; -5.609 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.521      ;
; -5.609 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.521      ;
; -5.608 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.520      ;
; -5.607 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.519      ;
; -5.603 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.515      ;
; -5.602 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.514      ;
; -5.597 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.509      ;
; -5.596 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.508      ;
; -5.577 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.070     ; 6.508      ;
; -5.499 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.419      ;
; -5.499 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.419      ;
; -5.497 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.417      ;
; -5.496 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.416      ;
; -5.496 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.416      ;
; -5.480 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.078     ; 6.403      ;
; -5.472 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.070     ; 6.403      ;
; -5.464 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.384      ;
; -5.464 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.384      ;
; -5.464 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.384      ;
; -5.464 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.384      ;
; -5.464 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.384      ;
; -5.457 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.369      ;
; -5.457 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.369      ;
; -5.457 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.369      ;
; -5.457 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.369      ;
; -5.457 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.369      ;
; -5.457 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.369      ;
; -5.457 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.369      ;
; -5.457 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.369      ;
; -5.457 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.369      ;
; -5.457 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.369      ;
; -5.457 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.089     ; 6.369      ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                  ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -5.376 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[8][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.906     ; 3.412      ;
; -5.295 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[10][3] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.906     ; 3.331      ;
; -5.269 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[10][1] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.933     ; 3.278      ;
; -5.240 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[11][2] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.907     ; 3.275      ;
; -5.171 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[2][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.874     ; 3.239      ;
; -5.037 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[9][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.932     ; 3.047      ;
; -4.969 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[5][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.900     ; 3.011      ;
; -4.964 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[0][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.907     ; 2.999      ;
; -4.937 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[0][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.933     ; 2.946      ;
; -4.924 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[5][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.933     ; 2.933      ;
; -4.913 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[3][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.933     ; 2.922      ;
; -4.861 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[1][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.873     ; 2.930      ;
; -4.847 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[1][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.933     ; 2.856      ;
; -4.838 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[4][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.933     ; 2.847      ;
; -4.797 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[6][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.933     ; 2.806      ;
; -4.782 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[11][5] ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.897     ; 2.827      ;
; -4.777 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[2][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.930     ; 2.789      ;
; -4.742 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[10][5] ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.900     ; 2.784      ;
; -4.721 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[9][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.912     ; 2.751      ;
; -4.709 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[11][3] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.905     ; 2.746      ;
; -4.702 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[1][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.923     ; 2.721      ;
; -4.692 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[2][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.923     ; 2.711      ;
; -4.683 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[10][2] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.905     ; 2.720      ;
; -4.654 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[5][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.931     ; 2.665      ;
; -4.650 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[8][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.931     ; 2.661      ;
; -4.650 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[7][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.931     ; 2.661      ;
; -4.649 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[8][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.931     ; 2.660      ;
; -4.649 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[9][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.931     ; 2.660      ;
; -4.648 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[7][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.931     ; 2.659      ;
; -4.589 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[7][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.921     ; 2.610      ;
; -4.557 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[3][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.933     ; 2.566      ;
; -4.552 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[0][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.933     ; 2.561      ;
; -4.552 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[9][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.945     ; 2.549      ;
; -4.517 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[5][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.933     ; 2.526      ;
; -4.442 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[4][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.907     ; 2.477      ;
; -4.415 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[4][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.923     ; 2.434      ;
; -4.395 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[8][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.877     ; 2.460      ;
; -4.298 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[11][1] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.945     ; 2.295      ;
; -4.291 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[3][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.874     ; 2.359      ;
; -4.268 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[6][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.880     ; 2.330      ;
; -4.267 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[7][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.880     ; 2.329      ;
; -4.210 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[3][0]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.888     ; 2.264      ;
; -4.210 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[7][0]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.888     ; 2.264      ;
; -4.112 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[3][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.907     ; 2.147      ;
; -4.102 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[2][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.907     ; 2.137      ;
; -4.102 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[6][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.907     ; 2.137      ;
; -4.093 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[6][0]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.880     ; 2.155      ;
; -4.091 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[1][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.907     ; 2.126      ;
; -4.046 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[4][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.880     ; 2.108      ;
; -3.913 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[0][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.880     ; 1.975      ;
; -3.800 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[6][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.906     ; 1.836      ;
; -0.578 ; clock                                                            ; clock                                    ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.087      ; 0.858      ;
; -0.535 ; clock                                                            ; clock                                    ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.087      ; 0.815      ;
; -0.522 ; spetskeyboard:spetskey|mx_st                                     ; spetskeyboard:spetskey|mx_st             ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.097      ; 0.822      ;
; -0.522 ; spetskeyboard:spetskey|test                                      ; spetskeyboard:spetskey|test              ; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.097      ; 0.822      ;
; -0.518 ; spetskeyboard:spetskey|mx_st                                     ; spetskeyboard:spetskey|mx_st             ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.097      ; 0.818      ;
; -0.518 ; spetskeyboard:spetskey|test                                      ; spetskeyboard:spetskey|test              ; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.097      ; 0.818      ;
; 20.316 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.085     ; 9.011      ;
; 20.364 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.068     ; 8.980      ;
; 20.671 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[5][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.109     ; 8.632      ;
; 21.326 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.057     ; 8.029      ;
; 21.373 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[8][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.109     ; 7.930      ;
; 21.421 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[8][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.092     ; 7.899      ;
; 21.429 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.091     ; 7.892      ;
; 21.624 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[7][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.091     ; 7.697      ;
; 21.649 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.110     ; 7.653      ;
; 21.671 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[4][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.108     ; 7.633      ;
; 21.719 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[4][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.091     ; 7.602      ;
; 21.730 ; spetskeyboard:spetskey|sp_kb[3]                                  ; spetskeyboard:spetskey|keymatrixa[11][4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.056     ; 7.626      ;
; 21.740 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 7.589      ;
; 21.822 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.091     ; 7.499      ;
; 21.928 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.107     ; 7.377      ;
; 21.950 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 7.379      ;
; 21.996 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[5][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.094     ; 7.322      ;
; 22.002 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.328      ;
; 22.017 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[7][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.091     ; 7.304      ;
; 22.067 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[5][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.079     ; 7.266      ;
; 22.078 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.108     ; 7.226      ;
; 22.078 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.108     ; 7.226      ;
; 22.086 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 7.242      ;
; 22.123 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[7][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.107     ; 7.182      ;
; 22.131 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[1][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.057     ; 7.224      ;
; 22.151 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[11][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.105     ; 7.156      ;
; 22.151 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|rl_st             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.105     ; 7.156      ;
; 22.184 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.112     ; 7.116      ;
; 22.258 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[7][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.107     ; 7.047      ;
; 22.259 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[9][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.107     ; 7.046      ;
; 22.266 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[10][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.078     ; 7.068      ;
; 22.306 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[5][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.095     ; 7.011      ;
; 22.340 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.110     ; 6.962      ;
; 22.350 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.093     ; 6.969      ;
; 22.383 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[8][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.081     ; 6.948      ;
; 22.444 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[5][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.078     ; 6.890      ;
; 22.450 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[1] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.112     ; 6.850      ;
; 22.450 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[5][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.111     ; 6.851      ;
; 22.467 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 6.862      ;
; 22.485 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.085     ; 6.842      ;
; 22.502 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[0][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 6.827      ;
; 22.527 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.077     ; 6.808      ;
; 22.537 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 6.791      ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI:SD|Divider:inst|inst'                                                                                                                             ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -3.828 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.197      ; 8.026      ;
; -3.722 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.197      ; 7.920      ;
; -3.680 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.905      ;
; -3.675 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.202      ; 7.878      ;
; -3.632 ; SPI:SD|SPIReg:inst1|inst5~latch  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.640     ; 2.493      ;
; -3.622 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.197      ; 7.820      ;
; -3.619 ; SPI:SD|SPIReg:inst1|inst6~latch  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.897     ; 2.223      ;
; -3.618 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.491      ;
; -3.574 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.799      ;
; -3.569 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.202      ; 7.772      ;
; -3.561 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.434      ;
; -3.549 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.422      ;
; -3.548 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 7.761      ;
; -3.523 ; SPI:SD|SPIReg:inst1|inst14~latch ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.635     ; 2.389      ;
; -3.510 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.383      ;
; -3.501 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.197      ; 7.699      ;
; -3.498 ; SPI:SD|SPIReg:inst1|inst7~latch  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.898     ; 2.101      ;
; -3.483 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 7.361      ;
; -3.474 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.699      ;
; -3.470 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.370      ;
; -3.469 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.202      ; 7.672      ;
; -3.465 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 7.343      ;
; -3.462 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 7.340      ;
; -3.442 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 7.655      ;
; -3.438 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.197      ; 7.636      ;
; -3.424 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.649      ;
; -3.413 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.313      ;
; -3.401 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.301      ;
; -3.399 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 7.277      ;
; -3.383 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 7.596      ;
; -3.362 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.262      ;
; -3.353 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.578      ;
; -3.348 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.202      ; 7.551      ;
; -3.343 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.216      ;
; -3.342 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 7.555      ;
; -3.338 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.226      ;
; -3.327 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.552      ;
; -3.324 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.197      ; 7.522      ;
; -3.318 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.543      ;
; -3.300 ; SPI:SD|SPIReg:inst1|inst23~latch ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.805     ; 1.996      ;
; -3.290 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.515      ;
; -3.285 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.202      ; 7.488      ;
; -3.281 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.169      ;
; -3.277 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 7.490      ;
; -3.269 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.157      ;
; -3.261 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.134      ;
; -3.230 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.118      ;
; -3.225 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.098      ;
; -3.221 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.446      ;
; -3.221 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 7.434      ;
; -3.218 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.443      ;
; -3.214 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.114      ;
; -3.203 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 7.081      ;
; -3.195 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.095      ;
; -3.187 ; SPI:SD|SPIReg:inst1|inst17~latch ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.599     ; 2.089      ;
; -3.177 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 7.390      ;
; -3.176 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.401      ;
; -3.173 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.061      ;
; -3.171 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.202      ; 7.374      ;
; -3.164 ; SPI:SD|SPIReg:inst1|inst20~latch ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.806     ; 1.859      ;
; -3.158 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 7.371      ;
; -3.157 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.057      ;
; -3.145 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.045      ;
; -3.138 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.026      ;
; -3.121 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.346      ;
; -3.117 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.005      ;
; -3.117 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.017      ;
; -3.113 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.013      ;
; -3.108 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 6.986      ;
; -3.106 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.006      ;
; -3.101 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 6.979      ;
; -3.097 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.322      ;
; -3.077 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 6.977      ;
; -3.065 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 6.953      ;
; -3.063 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 6.951      ;
; -3.060 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 6.960      ;
; -3.056 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 7.269      ;
; -3.048 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 6.948      ;
; -3.046 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.913      ; 6.970      ;
; -3.044 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 7.257      ;
; -3.034 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.259      ;
; -3.009 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 6.909      ;
; -3.000 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.225      ;
; -2.993 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 7.206      ;
; -2.981 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 6.869      ;
; -2.945 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 6.833      ;
; -2.939 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 6.839      ;
; -2.937 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.162      ;
; -2.920 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.145      ;
; -2.918 ; SPI:SD|SPIReg:inst1|inst6~latch  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.912     ; 1.507      ;
; -2.898 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 6.786      ;
; -2.898 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.940      ; 6.849      ;
; -2.893 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.918      ; 6.822      ;
; -2.879 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 7.092      ;
; -2.857 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 6.757      ;
; -2.842 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 6.742      ;
; -2.823 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 7.048      ;
; -2.821 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 6.721      ;
; -2.816 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 6.704      ;
; -2.780 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 6.668      ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'hcnt[8]'                                                             ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.719 ; vcnt[3]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.640      ;
; -1.719 ; vcnt[3]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.640      ;
; -1.719 ; vcnt[3]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.640      ;
; -1.719 ; vcnt[3]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.640      ;
; -1.719 ; vcnt[3]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.640      ;
; -1.719 ; vcnt[3]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.640      ;
; -1.719 ; vcnt[3]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.640      ;
; -1.719 ; vcnt[3]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.640      ;
; -1.719 ; vcnt[3]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.640      ;
; -1.719 ; vcnt[3]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.640      ;
; -1.704 ; vcnt[1]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; vcnt[1]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; vcnt[1]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; vcnt[1]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; vcnt[1]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; vcnt[1]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; vcnt[1]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; vcnt[1]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; vcnt[1]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.625      ;
; -1.704 ; vcnt[1]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.625      ;
; -1.591 ; vcnt[4]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.512      ;
; -1.591 ; vcnt[4]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.512      ;
; -1.591 ; vcnt[4]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.512      ;
; -1.591 ; vcnt[4]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.512      ;
; -1.591 ; vcnt[4]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.512      ;
; -1.591 ; vcnt[4]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.512      ;
; -1.591 ; vcnt[4]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.512      ;
; -1.591 ; vcnt[4]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.512      ;
; -1.591 ; vcnt[4]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.512      ;
; -1.591 ; vcnt[4]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.512      ;
; -1.578 ; vcnt[7]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; vcnt[7]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; vcnt[7]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; vcnt[7]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; vcnt[7]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; vcnt[7]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; vcnt[7]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; vcnt[7]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; vcnt[7]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.499      ;
; -1.578 ; vcnt[7]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.499      ;
; -1.507 ; vcnt[2]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.428      ;
; -1.507 ; vcnt[2]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.428      ;
; -1.507 ; vcnt[2]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.428      ;
; -1.507 ; vcnt[2]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.428      ;
; -1.507 ; vcnt[2]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.428      ;
; -1.507 ; vcnt[2]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.428      ;
; -1.507 ; vcnt[2]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.428      ;
; -1.507 ; vcnt[2]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.428      ;
; -1.507 ; vcnt[2]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.428      ;
; -1.507 ; vcnt[2]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.428      ;
; -1.486 ; vcnt[0]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.407      ;
; -1.409 ; vcnt[6]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.330      ;
; -1.409 ; vcnt[6]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.330      ;
; -1.409 ; vcnt[6]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.330      ;
; -1.409 ; vcnt[6]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.330      ;
; -1.409 ; vcnt[6]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.330      ;
; -1.409 ; vcnt[6]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.330      ;
; -1.409 ; vcnt[6]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.330      ;
; -1.409 ; vcnt[6]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.330      ;
; -1.409 ; vcnt[6]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.330      ;
; -1.409 ; vcnt[6]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.330      ;
; -1.398 ; vcnt[8]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.319      ;
; -1.398 ; vcnt[8]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.319      ;
; -1.398 ; vcnt[8]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.319      ;
; -1.398 ; vcnt[8]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.319      ;
; -1.398 ; vcnt[8]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.319      ;
; -1.398 ; vcnt[8]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.319      ;
; -1.398 ; vcnt[8]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.319      ;
; -1.398 ; vcnt[8]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.319      ;
; -1.398 ; vcnt[8]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.319      ;
; -1.398 ; vcnt[8]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.319      ;
; -1.368 ; vcnt[0]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.289      ;
; -1.340 ; vcnt[0]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.261      ;
; -1.295 ; vcnt[9]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.216      ;
; -1.295 ; vcnt[9]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.216      ;
; -1.295 ; vcnt[9]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.216      ;
; -1.295 ; vcnt[9]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.216      ;
; -1.295 ; vcnt[9]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.216      ;
; -1.295 ; vcnt[9]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.216      ;
; -1.295 ; vcnt[9]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.216      ;
; -1.295 ; vcnt[9]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.216      ;
; -1.295 ; vcnt[9]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.216      ;
; -1.295 ; vcnt[9]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.216      ;
; -1.222 ; vcnt[0]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.143      ;
; -1.219 ; vcnt[5]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.140      ;
; -1.219 ; vcnt[5]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.140      ;
; -1.219 ; vcnt[5]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.140      ;
; -1.219 ; vcnt[5]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.140      ;
; -1.219 ; vcnt[5]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.140      ;
; -1.219 ; vcnt[5]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.140      ;
; -1.219 ; vcnt[5]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.140      ;
; -1.219 ; vcnt[5]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.140      ;
; -1.219 ; vcnt[5]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.140      ;
; -1.219 ; vcnt[5]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.140      ;
; -1.194 ; vcnt[0]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 2.115      ;
; -1.076 ; vcnt[0]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 1.997      ;
; -1.048 ; vcnt[0]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 1.969      ;
; -0.930 ; vcnt[0]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 1.851      ;
; -0.902 ; vcnt[0]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 1.823      ;
; -0.346 ; vcnt[0]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.080     ; 1.267      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                         ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; -1.064 ; T8080se:VM80|T80:u0|IR[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.266      ; 4.331      ;
; -1.053 ; T8080se:VM80|T80:u0|IR[0]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.266      ; 4.320      ;
; -0.915 ; T8080se:VM80|T80:u0|IR[2]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.264      ; 4.180      ;
; -0.901 ; T8080se:VM80|T80:u0|IR[5]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.266      ; 4.168      ;
; -0.880 ; T8080se:VM80|T80:u0|MCycle[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.267      ; 4.148      ;
; -0.874 ; T8080se:VM80|T80:u0|IR[4]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.266      ; 4.141      ;
; -0.831 ; T8080se:VM80|T80:u0|MCycle[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.267      ; 4.099      ;
; -0.819 ; T8080se:VM80|T80:u0|MCycle[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.266      ; 4.086      ;
; -0.767 ; T8080se:VM80|T80:u0|IR[3]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.266      ; 4.034      ;
; -0.730 ; T8080se:VM80|T80:u0|TState[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.273      ; 4.004      ;
; -0.607 ; T8080se:VM80|T80:u0|TState[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.273      ; 3.881      ;
; -0.592 ; T8080se:VM80|T80:u0|A[0]         ; AddrSelector:AS|inst9            ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.887      ; 5.480      ;
; -0.539 ; T8080se:VM80|T80:u0|TState[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.255      ; 3.795      ;
; -0.502 ; T8080se:VM80|T80:u0|IR[7]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.265      ; 3.768      ;
; -0.199 ; T8080se:VM80|T80:u0|IR[6]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.262      ; 3.462      ;
; 0.028  ; T8080se:VM80|T80:u0|DO[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.269      ; 3.242      ;
; 0.062  ; T8080se:VM80|T80:u0|TState[2]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.277      ; 3.216      ;
; 0.067  ; T8080se:VM80|T80:u0|DO[0]        ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.279      ; 3.213      ;
; 0.091  ; sd_i[1]                          ; SPI:SD|inst24                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.219      ; 1.129      ;
; 0.127  ; T8080se:VM80|T80:u0|A[1]         ; AddrSelector:AS|inst11           ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.267      ; 3.141      ;
; 0.185  ; T8080se:VM80|T80:u0|TState[0]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.259      ; 3.075      ;
; 0.221  ; sd_i[2]                          ; SPI:SD|SPIReg:inst1|inst7~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.865      ; 1.810      ;
; 0.231  ; sd_i[1]                          ; SPI:SD|SPIReg:inst1|inst6~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.864      ; 1.793      ;
; 0.286  ; sd_i[3]                          ; SPI:SD|SPIReg:inst1|inst14~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.608      ; 1.804      ;
; 0.302  ; T8080se:VM80|T80:u0|TState[1]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.277      ; 2.976      ;
; 0.336  ; sd_i[0]                          ; SPI:SD|SPIReg:inst1|inst5~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.608      ; 1.763      ;
; 0.378  ; sd_i[4]                          ; SPI:SD|SPIReg:inst1|inst17~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.624      ; 1.715      ;
; 0.492  ; sd_i[5]                          ; SPI:SD|SPIReg:inst1|inst20~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.799      ; 1.650      ;
; 0.544  ; sd_i[7]                          ; SPI:SD|SPIReg:inst1|inst26~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.626      ; 1.757      ;
; 0.673  ; sd_i[2]                          ; SPI:SD|inst28                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.128      ; 3.456      ;
; 0.690  ; sd_i[6]                          ; SPI:SD|SPIReg:inst1|inst23~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.798      ; 1.787      ;
; 0.700  ; sd_i[3]                          ; SPI:SD|inst33                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.128      ; 3.429      ;
; 0.711  ; sd_i[0]                          ; SPI:SD|inst21                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.113      ; 3.403      ;
; 0.978  ; spetskeyboard:spetskey|mx_st_key ; page[0]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.578      ; 3.611      ;
; 1.063  ; spetskeyboard:spetskey|mx_st_key ; page[1]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.574      ; 3.522      ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI:SD|Divider:inst|inst1'                                                                                                        ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.049 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 0.500        ; 1.161      ; 1.992      ;
; 0.415  ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 1.000        ; 1.161      ; 2.028      ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spetskeyboard:spetskey|test'                                                                                                                     ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.059 ; spetskeyboard:spetskey|test_key ; spetskeyboard:spetskey|test_key ; spetskeyboard:spetskey|test ; spetskeyboard:spetskey|test ; 1.000        ; -0.104     ; 0.858      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spetskeyboard:spetskey|rl_st'                                                                                                                  ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.061 ; spetskeyboard:spetskey|rl_key ; spetskeyboard:spetskey|rl_key ; spetskeyboard:spetskey|rl_st ; spetskeyboard:spetskey|rl_st ; 1.000        ; -0.102     ; 0.858      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spetskeyboard:spetskey|mx_st'                                                                                                                        ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.062 ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st ; spetskeyboard:spetskey|mx_st ; 1.000        ; -0.101     ; 0.858      ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                          ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.078 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; 1.000        ; -0.085     ; 0.858      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI:SD|Divider:inst|inst2'                                                                                                       ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.097 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; 1.000        ; -0.066     ; 0.858      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                          ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.167 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 0.500        ; 1.372      ; 1.987      ;
; 0.635 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 1.000        ; 1.372      ; 2.019      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                          ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.202 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 0.500        ; 1.032      ; 1.612      ;
; 0.652 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 1.000        ; 1.032      ; 1.662      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                   ;
+--------+----------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                          ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.591 ; spetskeyboard:spetskey|turbo_key ; clk_cpu                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.411      ; 2.122      ;
; -0.149 ; hcnt[8]                          ; screen_pre                                                                                                       ; hcnt[8]                                         ; clock       ; 0.000        ; 3.508      ; 3.852      ;
; -0.134 ; hcnt[8]                          ; hsync                                                                                                            ; hcnt[8]                                         ; clock       ; 0.000        ; 3.508      ; 3.867      ;
; -0.006 ; hcnt[8]                          ; hcnt[8]                                                                                                          ; hcnt[8]                                         ; clock       ; 0.000        ; 3.505      ; 3.992      ;
; 0.044  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[2]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.508      ; 4.045      ;
; 0.044  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[3]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.508      ; 4.045      ;
; 0.079  ; SPI:SD|Divider:inst|inst         ; SPI:SD|Divider:inst|inst                                                                                         ; SPI:SD|Divider:inst|inst                        ; clock       ; 0.000        ; 3.471      ; 4.043      ;
; 0.119  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[0]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.508      ; 4.120      ;
; 0.119  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[1]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.508      ; 4.120      ;
; 0.150  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[4]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.479      ; 4.122      ;
; 0.150  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[7]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.479      ; 4.122      ;
; 0.166  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[6]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.503      ; 4.162      ;
; 0.166  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[5]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.503      ; 4.162      ;
; 0.219  ; hcnt[8]                          ; hcnt[8]                                                                                                          ; hcnt[8]                                         ; clock       ; -0.500       ; 3.505      ; 3.717      ;
; 0.257  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a30~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.872      ; 4.664      ;
; 0.266  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.873      ; 4.674      ;
; 0.270  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.865      ; 4.670      ;
; 0.271  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.865      ; 4.671      ;
; 0.274  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.873      ; 4.682      ;
; 0.292  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.873      ; 4.700      ;
; 0.303  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.864      ; 4.702      ;
; 0.304  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.864      ; 4.703      ;
; 0.319  ; hcnt[8]                          ; screen_pre                                                                                                       ; hcnt[8]                                         ; clock       ; -0.500       ; 3.508      ; 3.820      ;
; 0.341  ; hcnt[8]                          ; hsync                                                                                                            ; hcnt[8]                                         ; clock       ; -0.500       ; 3.508      ; 3.842      ;
; 0.347  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.887      ; 4.769      ;
; 0.350  ; T8080se:VM80|T80:u0|A[6]         ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 2.271      ; 2.395      ;
; 0.359  ; T8080se:VM80|T80:u0|A[9]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.986      ; 2.119      ;
; 0.385  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[2]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.508      ; 3.886      ;
; 0.385  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[3]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.508      ; 3.886      ;
; 0.387  ; T8080se:VM80|T80:u0|A[6]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.271      ; 2.432      ;
; 0.395  ; T8080se:VM80|T80:u0|A[6]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.273      ; 2.442      ;
; 0.395  ; T8080se:VM80|T80:u0|A[6]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.272      ; 2.441      ;
; 0.413  ; T8080se:VM80|T80:u0|A[9]         ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a4~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.981      ; 2.168      ;
; 0.421  ; T8080se:VM80|T80:u0|A[2]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.289      ; 2.484      ;
; 0.422  ; T8080se:VM80|T80:u0|A[2]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.290      ; 2.486      ;
; 0.428  ; T8080se:VM80|T80:u0|A[9]         ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.981      ; 2.183      ;
; 0.446  ; T8080se:VM80|T80:u0|A[7]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.298      ; 2.518      ;
; 0.450  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[0]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.508      ; 3.951      ;
; 0.450  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[1]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.508      ; 3.951      ;
; 0.452  ; hsync                            ; hsync                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; vsync                            ; vsync                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; del[2]                           ; del[2]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; del[1]                           ; del[1]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; metod                            ; metod                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; T8080se:VM80|T80:u0|A[7]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.297      ; 2.525      ;
; 0.455  ; T8080se:VM80|T80:u0|A[9]         ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.983      ; 2.212      ;
; 0.465  ; del[0]                           ; del[0]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.081      ; 0.758      ;
; 0.469  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.882      ; 4.886      ;
; 0.471  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[6]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.503      ; 3.967      ;
; 0.471  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[5]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.503      ; 3.967      ;
; 0.472  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[4]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.479      ; 3.944      ;
; 0.472  ; T8080se:VM80|T80:u0|A[10]        ; sd_i[7]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.479      ; 3.944      ;
; 0.473  ; T8080se:VM80|T80:u0|A[9]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.983      ; 2.230      ;
; 0.474  ; T8080se:VM80|T80:u0|A[3]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.289      ; 2.537      ;
; 0.475  ; T8080se:VM80|T80:u0|A[7]         ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 2.283      ; 2.532      ;
; 0.476  ; T8080se:VM80|T80:u0|A[3]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.289      ; 2.539      ;
; 0.482  ; T8080se:VM80|T80:u0|A[12]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.978      ; 2.234      ;
; 0.483  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.881      ; 4.899      ;
; 0.496  ; del[1]                           ; del[2]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.081      ; 0.789      ;
; 0.497  ; T8080se:VM80|T80:u0|A[7]         ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 2.292      ; 2.563      ;
; 0.500  ; T8080se:VM80|T80:u0|A[3]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.286      ; 2.560      ;
; 0.502  ; T8080se:VM80|T80:u0|A[9]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.983      ; 2.259      ;
; 0.504  ; T8080se:VM80|T80:u0|A[2]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.272      ; 2.550      ;
; 0.504  ; T8080se:VM80|T80:u0|A[7]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.281      ; 2.559      ;
; 0.508  ; del[1]                           ; clk_cpu                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.081      ; 0.801      ;
; 0.519  ; SPI:SD|Divider:inst|inst         ; SPI:SD|Divider:inst|inst                                                                                         ; SPI:SD|Divider:inst|inst                        ; clock       ; -0.500       ; 3.471      ; 3.983      ;
; 0.524  ; T8080se:VM80|T80:u0|A[3]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.288      ; 2.586      ;
; 0.548  ; T8080se:VM80|T80:u0|A[12]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.977      ; 2.299      ;
; 0.563  ; T8080se:VM80|T80:u0|A[12]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.978      ; 2.315      ;
; 0.573  ; T8080se:VM80|T80:u0|A[3]         ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a4~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 2.289      ; 2.636      ;
; 0.615  ; T8080se:VM80|T80:u0|A[2]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.272      ; 2.661      ;
; 0.615  ; T8080se:VM80|T80:u0|A[11]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.961      ; 2.350      ;
; 0.622  ; T8080se:VM80|T80:u0|A[9]         ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a2~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.988      ; 2.384      ;
; 0.627  ; T8080se:VM80|T80:u0|A[8]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.978      ; 2.379      ;
; 0.635  ; T8080se:VM80|T80:u0|A[8]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.978      ; 2.387      ;
; 0.638  ; T8080se:VM80|T80:u0|A[9]         ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.989      ; 2.401      ;
; 0.641  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.866      ; 5.042      ;
; 0.643  ; T8080se:VM80|T80:u0|A[7]         ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a2~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 2.299      ; 2.716      ;
; 0.650  ; T8080se:VM80|T80:u0|A[2]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.271      ; 2.695      ;
; 0.652  ; T8080se:VM80|T80:u0|A[12]        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.987      ; 2.413      ;
; 0.652  ; T8080se:VM80|T80:u0|A[6]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.289      ; 2.715      ;
; 0.656  ; T8080se:VM80|T80:u0|A[2]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.271      ; 2.701      ;
; 0.656  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.874      ; 5.065      ;
; 0.657  ; T8080se:VM80|T80:u0|A[6]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.271      ; 2.702      ;
; 0.657  ; T8080se:VM80|T80:u0|A[10]        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.885      ; 5.077      ;
; 0.660  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.870      ; 5.065      ;
; 0.661  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.890      ; 5.086      ;
; 0.663  ; T8080se:VM80|T80:u0|A[6]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.286      ; 2.723      ;
; 0.666  ; T8080se:VM80|T80:u0|A[2]         ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 2.271      ; 2.711      ;
; 0.667  ; T8080se:VM80|T80:u0|A[2]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.269      ; 2.710      ;
; 0.671  ; T8080se:VM80|T80:u0|A[4]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.290      ; 2.735      ;
; 0.671  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.864      ; 5.070      ;
; 0.671  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.865      ; 5.071      ;
; 0.672  ; T8080se:VM80|T80:u0|A[12]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.987      ; 2.433      ;
; 0.673  ; T8080se:VM80|T80:u0|A[6]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.269      ; 2.716      ;
; 0.674  ; T8080se:VM80|T80:u0|A[2]         ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 2.280      ; 2.728      ;
; 0.676  ; T8080se:VM80|T80:u0|A[10]        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a6~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.887      ; 5.098      ;
; 0.677  ; T8080se:VM80|T80:u0|A[6]         ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.272      ; 2.723      ;
; 0.677  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.868      ; 5.080      ;
; 0.682  ; T8080se:VM80|T80:u0|A[10]        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.862      ; 5.079      ;
+--------+----------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                          ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; -1.391 ; sd_i[2]                          ; SPI:SD|SPIReg:inst1|inst7~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.447      ; 1.576      ;
; -1.386 ; sd_i[5]                          ; SPI:SD|SPIReg:inst1|inst20~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.372      ; 1.506      ;
; -1.328 ; sd_i[1]                          ; SPI:SD|SPIReg:inst1|inst6~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.446      ; 1.638      ;
; -1.263 ; sd_i[6]                          ; SPI:SD|SPIReg:inst1|inst23~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.371      ; 1.628      ;
; -1.133 ; sd_i[4]                          ; SPI:SD|SPIReg:inst1|inst17~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.188      ; 1.575      ;
; -1.121 ; sd_i[7]                          ; SPI:SD|SPIReg:inst1|inst26~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.190      ; 1.589      ;
; -1.059 ; sd_i[0]                          ; SPI:SD|SPIReg:inst1|inst5~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.174      ; 1.635      ;
; -1.027 ; sd_i[3]                          ; SPI:SD|SPIReg:inst1|inst14~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.174      ; 1.667      ;
; -0.929 ; sd_i[0]                          ; SPI:SD|inst21                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.668      ; 2.971      ;
; -0.815 ; sd_i[3]                          ; SPI:SD|inst33                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.684      ; 3.101      ;
; -0.800 ; sd_i[2]                          ; SPI:SD|inst28                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.684      ; 3.116      ;
; -0.659 ; spetskeyboard:spetskey|mx_st_key ; page[1]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.929      ; 3.492      ;
; -0.646 ; spetskeyboard:spetskey|mx_st_key ; page[0]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.933      ; 3.509      ;
; -0.184 ; T8080se:VM80|T80:u0|TState[1]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.683      ; 2.731      ;
; -0.096 ; T8080se:VM80|T80:u0|IR[6]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.669      ; 2.805      ;
; -0.080 ; T8080se:VM80|T80:u0|DO[0]        ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.685      ; 2.837      ;
; -0.065 ; T8080se:VM80|T80:u0|IR[7]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.671      ; 2.838      ;
; -0.064 ; T8080se:VM80|T80:u0|MCycle[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.673      ; 2.841      ;
; -0.040 ; T8080se:VM80|T80:u0|A[1]         ; AddrSelector:AS|inst11           ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.676      ; 2.868      ;
; 0.046  ; T8080se:VM80|T80:u0|DO[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.676      ; 2.954      ;
; 0.059  ; T8080se:VM80|T80:u0|TState[0]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.665      ; 2.956      ;
; 0.097  ; T8080se:VM80|T80:u0|TState[2]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.683      ; 3.012      ;
; 0.137  ; sd_i[1]                          ; SPI:SD|inst24                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 0.654      ; 1.023      ;
; 0.210  ; T8080se:VM80|T80:u0|IR[2]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.670      ; 3.112      ;
; 0.224  ; T8080se:VM80|T80:u0|TState[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.679      ; 3.135      ;
; 0.224  ; T8080se:VM80|T80:u0|MCycle[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.673      ; 3.129      ;
; 0.266  ; T8080se:VM80|T80:u0|TState[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.661      ; 3.159      ;
; 0.339  ; T8080se:VM80|T80:u0|IR[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.672      ; 3.243      ;
; 0.374  ; T8080se:VM80|T80:u0|IR[3]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.672      ; 3.278      ;
; 0.374  ; T8080se:VM80|T80:u0|TState[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.679      ; 3.285      ;
; 0.433  ; T8080se:VM80|T80:u0|IR[0]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.672      ; 3.337      ;
; 0.470  ; T8080se:VM80|T80:u0|A[0]         ; AddrSelector:AS|inst9            ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 4.231      ; 4.933      ;
; 0.471  ; T8080se:VM80|T80:u0|IR[4]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.672      ; 3.375      ;
; 0.534  ; T8080se:VM80|T80:u0|MCycle[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.673      ; 3.439      ;
; 0.629  ; T8080se:VM80|T80:u0|IR[5]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.672      ; 3.533      ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI:SD|Divider:inst|inst'                                                                                                                                  ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -1.029 ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42   ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.345      ; 4.799      ;
; -0.582 ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42   ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.345      ; 4.746      ;
; 0.025  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.121      ; 5.639      ;
; 0.042  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.133      ; 5.668      ;
; 0.099  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.133      ; 5.725      ;
; 0.118  ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1    ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.058      ; 1.659      ;
; 0.120  ; sd_i[1]                              ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.776      ; 2.128      ;
; 0.151  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.121      ; 5.765      ;
; 0.265  ; sd_i[4]                              ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.816      ; 2.313      ;
; 0.273  ; sd_i[5]                              ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.793      ; 2.298      ;
; 0.299  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.111      ; 5.903      ;
; 0.377  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.133      ; 5.503      ;
; 0.403  ; sd_i[6]                              ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.793      ; 2.428      ;
; 0.406  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.133      ; 5.532      ;
; 0.411  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.121      ; 5.525      ;
; 0.445  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.133      ; 6.071      ;
; 0.450  ; sd_i[2]                              ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.776      ; 2.458      ;
; 0.458  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.121      ; 5.572      ;
; 0.497  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.105      ; 6.095      ;
; 0.516  ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1    ; SPI:SD|Divider:inst|inst ; -0.500       ; 1.058      ; 1.557      ;
; 0.595  ; sd_i[0]                              ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.760      ; 2.587      ;
; 0.607  ; sd_i[3]                              ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.766      ; 2.605      ;
; 0.612  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 4.384      ;
; 0.641  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 4.413      ;
; 0.646  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 4.406      ;
; 0.649  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.133      ; 5.775      ;
; 0.685  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.111      ; 5.789      ;
; 0.693  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 4.453      ;
; 0.795  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.621      ; 3.628      ;
; 0.815  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.105      ; 5.913      ;
; 0.824  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.621      ; 3.657      ;
; 0.829  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.609      ; 3.650      ;
; 0.876  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.609      ; 3.697      ;
; 0.884  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 4.656      ;
; 0.920  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.518      ; 4.670      ;
; 0.931  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.504      ; 4.667      ;
; 0.960  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.504      ; 4.696      ;
; 0.965  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.492      ; 4.689      ;
; 1.012  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.492      ; 4.736      ;
; 1.050  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.512      ; 4.794      ;
; 1.067  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.621      ; 3.900      ;
; 1.103  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.599      ; 3.914      ;
; 1.203  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.504      ; 4.939      ;
; 1.233  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 4.038      ;
; 1.239  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.482      ; 4.953      ;
; 1.369  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.476      ; 5.077      ;
; 1.499  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.080      ; 1.791      ;
; 1.586  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.080      ; 1.878      ;
; 1.764  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 5.536      ;
; 1.793  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 5.565      ;
; 1.798  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 5.558      ;
; 1.821  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 5.593      ;
; 1.845  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 5.605      ;
; 1.850  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 5.622      ;
; 1.855  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 5.615      ;
; 1.902  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 5.662      ;
; 1.983  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst23~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.268      ; 5.473      ;
; 2.012  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst20~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.268      ; 5.502      ;
; 2.017  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst14~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.256      ; 5.495      ;
; 2.036  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 5.808      ;
; 2.064  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.256      ; 5.542      ;
; 2.072  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.518      ; 5.822      ;
; 2.093  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 5.865      ;
; 2.127  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.102      ; 2.441      ;
; 2.129  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.518      ; 5.879      ;
; 2.176  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 5.637      ;
; 2.202  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.512      ; 5.946      ;
; 2.205  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 5.666      ;
; 2.210  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 5.659      ;
; 2.240  ; SPI:SD|SPIReg:inst1|inst14~latch     ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -0.995     ; 0.977      ;
; 2.255  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.268      ; 5.745      ;
; 2.257  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 5.706      ;
; 2.259  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.512      ; 6.003      ;
; 2.290  ; SPI:SD|SPIReg:inst1|inst5~latch      ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -0.995     ; 1.027      ;
; 2.291  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.246      ; 5.759      ;
; 2.311  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 5.772      ;
; 2.340  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 5.801      ;
; 2.345  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 5.794      ;
; 2.345  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.064      ; 2.621      ;
; 2.377  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.080      ; 2.669      ;
; 2.387  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 6.159      ;
; 2.392  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 5.841      ;
; 2.416  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 6.188      ;
; 2.421  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 6.181      ;
; 2.421  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.240      ; 5.883      ;
; 2.422  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.095      ; 2.729      ;
; 2.429  ; SPI:SD|SPIReg:inst1|inst17~latch     ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -0.992     ; 1.169      ;
; 2.448  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 5.909      ;
; 2.468  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 6.228      ;
; 2.484  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.207      ; 5.923      ;
; 2.499  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 5.960      ;
; 2.512  ; T8080se:VM80|T80:u0|A[8]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 5.973      ;
; 2.513  ; SPI:SD|SPIReg:inst1|inst26~latch     ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -0.972     ; 1.273      ;
; 2.528  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 5.989      ;
; 2.533  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 5.982      ;
; 2.537  ; SPI:SD|SPIReg:inst1|inst20~latch     ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -1.169     ; 1.100      ;
; 2.541  ; T8080se:VM80|T80:u0|A[8]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 6.002      ;
; 2.546  ; T8080se:VM80|T80:u0|A[8]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 5.995      ;
; 2.561  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 6.022      ;
; 2.564  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 6.336      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_cpu'                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                                    ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.949 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[2]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 2.553      ;
; -0.937 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[0]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.189      ; 2.554      ;
; -0.937 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[1]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.189      ; 2.554      ;
; -0.937 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[2]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.189      ; 2.554      ;
; -0.937 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[3]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.189      ; 2.554      ;
; -0.937 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[4]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.189      ; 2.554      ;
; -0.937 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[5]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.189      ; 2.554      ;
; -0.937 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[6]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.189      ; 2.554      ;
; -0.937 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[7]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.189      ; 2.554      ;
; -0.818 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[8]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.207      ; 2.691      ;
; -0.818 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[9]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.207      ; 2.691      ;
; -0.818 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[10]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.207      ; 2.691      ;
; -0.818 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[11]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.207      ; 2.691      ;
; -0.818 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[12]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.207      ; 2.691      ;
; -0.818 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[15]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.207      ; 2.691      ;
; -0.818 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[13]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.207      ; 2.691      ;
; -0.818 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[14]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.207      ; 2.691      ;
; -0.766 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[0]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.191      ; 2.727      ;
; -0.766 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[6]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.191      ; 2.727      ;
; -0.766 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[7]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.191      ; 2.727      ;
; -0.766 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[4]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.191      ; 2.727      ;
; -0.766 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[2]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.191      ; 2.727      ;
; -0.766 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[1]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.191      ; 2.727      ;
; -0.766 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[5]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.191      ; 2.727      ;
; -0.766 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[3]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.191      ; 2.727      ;
; -0.737 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[0]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 2.765      ;
; -0.737 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[6]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 2.765      ;
; -0.736 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[7]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.193      ; 2.759      ;
; -0.736 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[4]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.193      ; 2.759      ;
; 0.279  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.314      ; 4.086      ;
; 0.290  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.314      ; 4.097      ;
; 0.292  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.314      ; 4.099      ;
; 0.314  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.314      ; 4.121      ;
; 0.315  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.314      ; 4.122      ;
; 0.323  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.314      ; 4.130      ;
; 0.341  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.315      ; 4.149      ;
; 0.358  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.315      ; 4.166      ;
; 0.375  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.314      ; 4.182      ;
; 0.386  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.314      ; 4.193      ;
; 0.397  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_wren_wr                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.292      ; 4.182      ;
; 0.409  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.314      ; 4.216      ;
; 0.412  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.315      ; 4.220      ;
; 0.414  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_starting                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.292      ; 4.199      ;
; 0.415  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_loaded                       ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.292      ; 4.200      ;
; 0.418  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.315      ; 4.226      ;
; 0.425  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.314      ; 4.232      ;
; 0.451  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.314      ; 4.258      ;
; 0.452  ; pit8253:t8253|pit8253_counterunit:cu1|counter_loading  ; pit8253:t8253|pit8253_counterunit:cu1|counter_loading                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; pit8253:t8253|pit8253_counterunit:cu1|counter_loaded   ; pit8253:t8253|pit8253_counterunit:cu1|counter_loaded                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; pit8253:t8253|pit8253_counterunit:cu1|counter_starting ; pit8253:t8253|pit8253_counterunit:cu1|counter_starting                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; pit8253:t8253|pit8253_counterunit:cu0|counter_loaded   ; pit8253:t8253|pit8253_counterunit:cu0|counter_loaded                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; pit8253:t8253|pit8253_counterunit:cu0|counter_loading  ; pit8253:t8253|pit8253_counterunit:cu0|counter_loading                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; pit8253:t8253|pit8253_counterunit:cu0|counter_starting ; pit8253:t8253|pit8253_counterunit:cu0|counter_starting                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; T8080se:VM80|T80:u0|TState[2]                          ; T8080se:VM80|T80:u0|TState[2]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; T8080se:VM80|T80:u0|TState[1]                          ; T8080se:VM80|T80:u0|TState[1]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; T8080se:VM80|T80:u0|MCycle[1]                          ; T8080se:VM80|T80:u0|MCycle[1]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; T8080se:VM80|T80:u0|MCycle[2]                          ; T8080se:VM80|T80:u0|MCycle[2]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; T8080se:VM80|T80:u0|Halt_FF                            ; T8080se:VM80|T80:u0|Halt_FF                                                ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.746      ;
; 0.465  ; T8080se:VM80|T80:u0|MCycle[0]                          ; T8080se:VM80|T80:u0|MCycle[0]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.758      ;
; 0.466  ; T8080se:VM80|T80:u0|TState[0]                          ; T8080se:VM80|T80:u0|TState[0]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; T8080se:VM80|T80:u0|ACC[6]                             ; T8080se:VM80|T80:u0|ACC[6]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; T8080se:VM80|T80:u0|ACC[4]                             ; T8080se:VM80|T80:u0|ACC[4]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; T8080se:VM80|T80:u0|ACC[2]                             ; T8080se:VM80|T80:u0|ACC[2]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; T8080se:VM80|T80:u0|ACC[1]                             ; T8080se:VM80|T80:u0|ACC[1]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; T8080se:VM80|T80:u0|ACC[5]                             ; T8080se:VM80|T80:u0|ACC[5]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; T8080se:VM80|T80:u0|ACC[3]                             ; T8080se:VM80|T80:u0|ACC[3]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.758      ;
; 0.493  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_loading                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.292      ; 4.278      ;
; 0.502  ; pit8253:t8253|pit8253_counterunit:cu0|counter_load[8]  ; pit8253:t8253|pit8253_counterunit:cu0|pit8253_downcounter:dctr|counter[8]  ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.795      ;
; 0.508  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_starting                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.310      ; 4.311      ;
; 0.537  ; T8080se:VM80|T80:u0|TmpAddr[15]                        ; T8080se:VM80|T80:u0|PC[15]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.830      ;
; 0.542  ; T8080se:VM80|T80:u0|TState[2]                          ; T8080se:VM80|T80:u0|TmpAddr[0]                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.834      ;
; 0.542  ; T8080se:VM80|T80:u0|TState[2]                          ; T8080se:VM80|T80:u0|TmpAddr[6]                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.834      ;
; 0.558  ; T8080se:VM80|T80:u0|BusB[2]                            ; T8080se:VM80|T80:u0|DO[2]                                                  ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.080      ; 0.850      ;
; 0.591  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_loading                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.313      ; 4.397      ;
; 0.593  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|outreg                               ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.304      ; 4.390      ;
; 0.599  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.313      ; 4.405      ;
; 0.603  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_wren_wr                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.310      ; 4.406      ;
; 0.627  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[10] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.314      ; 4.434      ;
; 0.627  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[13] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.314      ; 4.434      ;
; 0.627  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[12] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.314      ; 4.434      ;
; 0.627  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[11] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.314      ; 4.434      ;
; 0.627  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[9]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.314      ; 4.434      ;
; 0.627  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[15] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.314      ; 4.434      ;
; 0.627  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[14] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.314      ; 4.434      ;
; 0.627  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[4]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.314      ; 4.434      ;
; 0.627  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[3]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.314      ; 4.434      ;
; 0.627  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[2]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.314      ; 4.434      ;
; 0.627  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[5]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.314      ; 4.434      ;
; 0.631  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[2]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.301      ; 4.425      ;
; 0.631  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[1]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.301      ; 4.425      ;
; 0.631  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[5]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.301      ; 4.425      ;
; 0.631  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[0]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.301      ; 4.425      ;
; 0.631  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[3]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.301      ; 4.425      ;
; 0.642  ; pit8253:t8253|pit8253_counterunit:cu0|counter_load[15] ; pit8253:t8253|pit8253_counterunit:cu0|pit8253_downcounter:dctr|counter[15] ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.935      ;
; 0.642  ; pit8253:t8253|pit8253_counterunit:cu0|counter_load[14] ; pit8253:t8253|pit8253_counterunit:cu0|pit8253_downcounter:dctr|counter[14] ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.935      ;
; 0.642  ; pit8253:t8253|pit8253_counterunit:cu0|counter_load[9]  ; pit8253:t8253|pit8253_counterunit:cu0|pit8253_downcounter:dctr|counter[9]  ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.081      ; 0.935      ;
; 0.660  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[8]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.315      ; 4.468      ;
; 0.660  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[7]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.315      ; 4.468      ;
; 0.660  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[6]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.315      ; 4.468      ;
; 0.660  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[1]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.315      ; 4.468      ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.350 ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 0.746      ;
; -0.350 ; spetskeyboard:spetskey|test                                                           ; spetskeyboard:spetskey|test                                                           ; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 0.746      ;
; -0.338 ; clock                                                                                 ; clock                                                                                 ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.513      ; 0.758      ;
; -0.332 ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 0.764      ;
; -0.332 ; spetskeyboard:spetskey|test                                                           ; spetskeyboard:spetskey|test                                                           ; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.523      ; 0.764      ;
; -0.311 ; clock                                                                                 ; clock                                                                                 ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.513      ; 0.785      ;
; 0.452  ; spetskeyboard:spetskey|turbo_key                                                      ; spetskeyboard:spetskey|turbo_key                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; spetskeyboard:spetskey|ex_code                                                        ; spetskeyboard:spetskey|ex_code                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|state.0110                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; spetskeyboard:spetskey|keymatrixa[8][3]                                               ; spetskeyboard:spetskey|keymatrixa[8][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; spetskeyboard:spetskey|keymatrixa[10][3]                                              ; spetskeyboard:spetskey|keymatrixa[10][3]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; spetskeyboard:spetskey|keymatrixa[6][3]                                               ; spetskeyboard:spetskey|keymatrixa[6][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[1][0]                                               ; spetskeyboard:spetskey|keymatrixa[1][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[0][2]                                               ; spetskeyboard:spetskey|keymatrixa[0][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[5][1]                                               ; spetskeyboard:spetskey|keymatrixa[5][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|keymatrixa[5][3]                                               ; spetskeyboard:spetskey|keymatrixa[5][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|res_key                                                        ; spetskeyboard:spetskey|res_key                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|press_release                                                  ; spetskeyboard:spetskey|press_release                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; spetskeyboard:spetskey|strobe                                                         ; spetskeyboard:spetskey|strobe                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.455  ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.487  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_rising_edge_marker    ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.780      ;
; 0.500  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[10]                                ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[9]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.793      ;
; 0.504  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[9]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[8]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.797      ;
; 0.508  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[12]               ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[12]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.801      ;
; 0.508  ; spetskeyboard:spetskey|ps2rden                                                        ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.802      ;
; 0.509  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.802      ;
; 0.517  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|state.0111                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.811      ;
; 0.517  ; spetskeyboard:spetskey|state.0010                                                     ; spetskeyboard:spetskey|state.0000                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.811      ;
; 0.519  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|ps2rden                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.813      ;
; 0.520  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.813      ;
; 0.521  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.814      ;
; 0.526  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[2]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[1]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.819      ;
; 0.526  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.819      ;
; 0.526  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[7]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.819      ;
; 0.527  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.820      ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.104 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.864      ; 4.253      ;
; -0.081 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.864      ; 4.276      ;
; -0.075 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.864      ; 4.282      ;
; -0.010 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.864      ; 4.347      ;
; 0.055  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.868      ; 4.416      ;
; 0.177  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.856      ; 4.526      ;
; 0.177  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.856      ; 4.526      ;
; 0.177  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.856      ; 4.526      ;
; 0.177  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.856      ; 4.526      ;
; 0.177  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.856      ; 4.526      ;
; 0.177  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.856      ; 4.526      ;
; 0.177  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.856      ; 4.526      ;
; 0.177  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.856      ; 4.526      ;
; 0.177  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.856      ; 4.526      ;
; 0.177  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.856      ; 4.526      ;
; 0.177  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.856      ; 4.526      ;
; 0.183  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.864      ; 4.540      ;
; 0.183  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.864      ; 4.540      ;
; 0.183  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.864      ; 4.540      ;
; 0.183  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.864      ; 4.540      ;
; 0.183  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.864      ; 4.540      ;
; 0.188  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.542      ;
; 0.188  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.542      ;
; 0.188  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.542      ;
; 0.188  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.542      ;
; 0.188  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.542      ;
; 0.188  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.542      ;
; 0.188  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.542      ;
; 0.188  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.542      ;
; 0.223  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.864      ; 4.080      ;
; 0.223  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.864      ; 4.080      ;
; 0.302  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.868      ; 4.163      ;
; 0.360  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.714      ;
; 0.360  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.714      ;
; 0.360  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.714      ;
; 0.360  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.714      ;
; 0.360  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.714      ;
; 0.360  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.714      ;
; 0.360  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.714      ;
; 0.360  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.861      ; 4.714      ;
; 0.380  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.864      ; 4.237      ;
; 0.390  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.864      ; 4.247      ;
; 0.429  ; t_i[1]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.714      ; 1.375      ;
; 0.430  ; t_i[1]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.714      ; 1.376      ;
; 0.452  ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded   ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading  ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.082      ; 0.746      ;
; 0.467  ; t_i[2]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.714      ; 1.413      ;
; 0.467  ; t_i[2]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.714      ; 1.413      ;
; 0.480  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.856      ; 4.329      ;
; 0.480  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.856      ; 4.329      ;
; 0.480  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.856      ; 4.329      ;
; 0.480  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.856      ; 4.329      ;
; 0.480  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.856      ; 4.329      ;
; 0.480  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.856      ; 4.329      ;
; 0.480  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.856      ; 4.329      ;
; 0.480  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.856      ; 4.329      ;
; 0.480  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.856      ; 4.329      ;
; 0.480  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.856      ; 4.329      ;
; 0.480  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.856      ; 4.329      ;
; 0.484  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.864      ; 4.341      ;
; 0.484  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.864      ; 4.341      ;
; 0.484  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.864      ; 4.341      ;
; 0.484  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.864      ; 4.341      ;
; 0.484  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.864      ; 4.341      ;
; 0.683  ; t_i[5]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.714      ; 1.629      ;
; 0.685  ; t_i[5]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.714      ; 1.631      ;
; 0.699  ; t_i[6]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.702      ; 1.633      ;
; 0.702  ; t_i[6]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.702      ; 1.636      ;
; 0.703  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.557      ;
; 0.703  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.557      ;
; 0.703  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.557      ;
; 0.703  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.557      ;
; 0.703  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.557      ;
; 0.703  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.557      ;
; 0.703  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.557      ;
; 0.703  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.557      ;
; 0.705  ; t_i[7]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.702      ; 1.639      ;
; 0.707  ; t_i[0]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.714      ; 1.653      ;
; 0.708  ; t_i[7]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.702      ; 1.642      ;
; 0.710  ; t_i[0]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.714      ; 1.656      ;
; 0.711  ; t_i[5]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[5]                             ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.717      ; 1.660      ;
; 0.733  ; t_i[3]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.714      ; 1.679      ;
; 0.734  ; t_i[3]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.714      ; 1.680      ;
; 0.740  ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.082      ; 1.034      ;
; 0.797  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.651      ;
; 0.797  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.651      ;
; 0.797  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.651      ;
; 0.797  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.651      ;
; 0.797  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.651      ;
; 0.797  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.651      ;
; 0.797  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.651      ;
; 0.797  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.861      ; 4.651      ;
; 0.954  ; t_i[3]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[3]                             ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.717      ; 1.903      ;
; 1.026  ; t_i[4]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.702      ; 1.960      ;
; 1.028  ; t_i[4]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.702      ; 1.962      ;
; 1.092  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13] ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.084      ; 1.388      ;
; 1.095  ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]         ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.081      ; 1.388      ;
; 1.137  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12] ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.084      ; 1.433      ;
; 1.165  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.076      ; 1.453      ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.021 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 0.000        ; 1.453      ; 1.947      ;
; 0.489 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; -0.500       ; 1.453      ; 1.915      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.034 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 0.000        ; 1.098      ; 1.605      ;
; 0.484 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; -0.500       ; 1.098      ; 1.555      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI:SD|Divider:inst|inst1'                                                                                                        ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.056 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 0.000        ; 1.233      ; 1.762      ;
; 0.500 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; -0.500       ; 1.233      ; 1.706      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spetskeyboard:spetskey|test'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.442 ; spetskeyboard:spetskey|test_key ; spetskeyboard:spetskey|test_key ; spetskeyboard:spetskey|test ; spetskeyboard:spetskey|test ; 0.000        ; 0.104      ; 0.758      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spetskeyboard:spetskey|rl_st'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.444 ; spetskeyboard:spetskey|rl_key ; spetskeyboard:spetskey|rl_key ; spetskeyboard:spetskey|rl_st ; spetskeyboard:spetskey|rl_st ; 0.000        ; 0.102      ; 0.758      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spetskeyboard:spetskey|mx_st'                                                                                                                         ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.445 ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st ; spetskeyboard:spetskey|mx_st ; 0.000        ; 0.101      ; 0.758      ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.461 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; 0.000        ; 0.085      ; 0.758      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI:SD|Divider:inst|inst2'                                                                                                        ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.480 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; 0.000        ; 0.066      ; 0.758      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'hcnt[8]'                                                             ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.756 ; vcnt[0]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.048      ;
; 0.772 ; vcnt[8]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.064      ;
; 0.773 ; vcnt[2]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.065      ;
; 0.773 ; vcnt[7]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.065      ;
; 0.774 ; vcnt[5]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.066      ;
; 0.780 ; vcnt[1]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.072      ;
; 0.780 ; vcnt[3]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.072      ;
; 0.784 ; vcnt[4]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.076      ;
; 0.784 ; vcnt[6]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.076      ;
; 0.990 ; vcnt[9]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.282      ;
; 1.100 ; vcnt[0]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.392      ;
; 1.109 ; vcnt[0]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.401      ;
; 1.127 ; vcnt[7]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; vcnt[5]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.420      ;
; 1.133 ; vcnt[8]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.425      ;
; 1.134 ; vcnt[2]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; vcnt[1]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; vcnt[3]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.427      ;
; 1.143 ; vcnt[2]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.435      ;
; 1.145 ; vcnt[6]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.437      ;
; 1.145 ; vcnt[4]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.437      ;
; 1.154 ; vcnt[6]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.446      ;
; 1.154 ; vcnt[4]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.446      ;
; 1.240 ; vcnt[0]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.532      ;
; 1.249 ; vcnt[0]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.541      ;
; 1.258 ; vcnt[7]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; vcnt[5]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.551      ;
; 1.265 ; vcnt[1]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.557      ;
; 1.266 ; vcnt[3]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.558      ;
; 1.268 ; vcnt[5]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.560      ;
; 1.274 ; vcnt[1]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.566      ;
; 1.274 ; vcnt[2]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.566      ;
; 1.275 ; vcnt[3]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.567      ;
; 1.283 ; vcnt[2]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.575      ;
; 1.285 ; vcnt[6]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.577      ;
; 1.285 ; vcnt[4]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.577      ;
; 1.294 ; vcnt[4]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.586      ;
; 1.380 ; vcnt[0]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.672      ;
; 1.389 ; vcnt[0]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.681      ;
; 1.399 ; vcnt[5]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.691      ;
; 1.405 ; vcnt[1]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.697      ;
; 1.406 ; vcnt[3]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.698      ;
; 1.414 ; vcnt[1]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.706      ;
; 1.414 ; vcnt[2]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.706      ;
; 1.415 ; vcnt[3]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.707      ;
; 1.423 ; vcnt[2]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.715      ;
; 1.425 ; vcnt[4]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.717      ;
; 1.520 ; vcnt[0]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.812      ;
; 1.529 ; vcnt[0]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.821      ;
; 1.545 ; vcnt[1]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.837      ;
; 1.546 ; vcnt[3]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.838      ;
; 1.554 ; vcnt[1]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.846      ;
; 1.554 ; vcnt[2]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.846      ;
; 1.660 ; vcnt[0]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.952      ;
; 1.685 ; vcnt[1]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 1.977      ;
; 1.751 ; vcnt[5]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.043      ;
; 1.751 ; vcnt[5]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.043      ;
; 1.751 ; vcnt[5]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.043      ;
; 1.751 ; vcnt[5]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.043      ;
; 1.751 ; vcnt[5]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.043      ;
; 1.804 ; vcnt[9]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.096      ;
; 1.804 ; vcnt[9]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.096      ;
; 1.804 ; vcnt[9]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.096      ;
; 1.804 ; vcnt[9]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.096      ;
; 1.804 ; vcnt[9]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.096      ;
; 1.804 ; vcnt[9]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.096      ;
; 1.804 ; vcnt[9]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.096      ;
; 1.804 ; vcnt[9]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.096      ;
; 1.804 ; vcnt[9]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.096      ;
; 1.858 ; vcnt[8]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.150      ;
; 1.858 ; vcnt[8]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.150      ;
; 1.858 ; vcnt[8]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.150      ;
; 1.858 ; vcnt[8]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.150      ;
; 1.858 ; vcnt[8]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.150      ;
; 1.858 ; vcnt[8]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.150      ;
; 1.858 ; vcnt[8]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.150      ;
; 1.858 ; vcnt[8]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.150      ;
; 1.893 ; vcnt[6]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.185      ;
; 1.893 ; vcnt[6]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.185      ;
; 1.893 ; vcnt[6]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.185      ;
; 1.893 ; vcnt[6]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.185      ;
; 1.893 ; vcnt[6]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.185      ;
; 1.893 ; vcnt[6]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.185      ;
; 2.009 ; vcnt[2]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.301      ;
; 2.009 ; vcnt[2]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.301      ;
; 2.011 ; vcnt[7]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.303      ;
; 2.011 ; vcnt[7]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.303      ;
; 2.011 ; vcnt[7]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.303      ;
; 2.011 ; vcnt[7]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.303      ;
; 2.011 ; vcnt[7]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.303      ;
; 2.011 ; vcnt[7]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.303      ;
; 2.011 ; vcnt[7]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.303      ;
; 2.033 ; vcnt[4]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.325      ;
; 2.033 ; vcnt[4]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.325      ;
; 2.033 ; vcnt[4]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.325      ;
; 2.033 ; vcnt[4]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.325      ;
; 2.135 ; vcnt[3]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.427      ;
; 2.135 ; vcnt[3]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.427      ;
; 2.135 ; vcnt[3]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.427      ;
; 2.137 ; vcnt[1]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.080      ; 2.429      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'SPI:SD|Divider:inst|inst'                                                                                                   ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                              ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+
; -4.330 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.543      ;
; -4.330 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.543      ;
; -4.329 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.542      ;
; -4.328 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.197      ; 8.526      ;
; -4.326 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.551      ;
; -4.326 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.551      ;
; -4.326 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.551      ;
; -4.323 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.202      ; 8.526      ;
; -4.224 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.437      ;
; -4.224 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.437      ;
; -4.223 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.436      ;
; -4.222 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.197      ; 8.420      ;
; -4.220 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.445      ;
; -4.220 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.445      ;
; -4.220 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.445      ;
; -4.217 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.202      ; 8.420      ;
; -4.124 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.337      ;
; -4.124 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.337      ;
; -4.123 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.336      ;
; -4.122 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.197      ; 8.320      ;
; -4.120 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.345      ;
; -4.120 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.345      ;
; -4.120 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.345      ;
; -4.120 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 8.008      ;
; -4.120 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 8.008      ;
; -4.119 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 8.007      ;
; -4.118 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.991      ;
; -4.117 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.202      ; 8.320      ;
; -4.116 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 8.016      ;
; -4.116 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 8.016      ;
; -4.116 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 8.016      ;
; -4.113 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 7.991      ;
; -4.077 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.965      ;
; -4.076 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.976      ;
; -4.076 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.976      ;
; -4.076 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 7.954      ;
; -4.076 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.976      ;
; -4.076 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.964      ;
; -4.076 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.964      ;
; -4.075 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.948      ;
; -4.056 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.944      ;
; -4.055 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.955      ;
; -4.055 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.955      ;
; -4.055 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 7.933      ;
; -4.055 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.955      ;
; -4.055 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.943      ;
; -4.055 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.943      ;
; -4.054 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.927      ;
; -4.012 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.900      ;
; -4.012 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.900      ;
; -4.011 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.899      ;
; -4.010 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.883      ;
; -4.008 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.908      ;
; -4.008 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.908      ;
; -4.008 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.908      ;
; -4.005 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 7.883      ;
; -4.003 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.216      ;
; -4.003 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.216      ;
; -4.002 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.215      ;
; -4.001 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.197      ; 8.199      ;
; -3.999 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.224      ;
; -3.999 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.224      ;
; -3.999 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.224      ;
; -3.996 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.202      ; 8.199      ;
; -3.940 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.153      ;
; -3.940 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.153      ;
; -3.939 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.152      ;
; -3.938 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.197      ; 8.136      ;
; -3.936 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.161      ;
; -3.936 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.161      ;
; -3.936 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.161      ;
; -3.933 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.202      ; 8.136      ;
; -3.845 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.733      ;
; -3.845 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.733      ;
; -3.844 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.732      ;
; -3.843 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.716      ;
; -3.841 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.741      ;
; -3.841 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.741      ;
; -3.841 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.741      ;
; -3.838 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 7.716      ;
; -3.826 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.039      ;
; -3.826 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.039      ;
; -3.825 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.212      ; 8.038      ;
; -3.824 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.197      ; 8.022      ;
; -3.822 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.047      ;
; -3.822 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.047      ;
; -3.822 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.224      ; 8.047      ;
; -3.819 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 3.202      ; 8.022      ;
; -3.763 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.651      ;
; -3.763 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.651      ;
; -3.762 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.650      ;
; -3.761 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.634      ;
; -3.759 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.659      ;
; -3.759 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.659      ;
; -3.759 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.899      ; 7.659      ;
; -3.756 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.877      ; 7.634      ;
; -3.727 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.615      ;
; -3.727 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.615      ;
; -3.726 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.887      ; 7.614      ;
; -3.725 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.872      ; 7.598      ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -3.285 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst44 ; 0.500        ; -1.588     ; 2.208      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -2.945 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst42 ; 0.500        ; -1.248     ; 2.208      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_cpu'                                                                                                                                               ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -2.941 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[7]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.094      ; 3.947      ;
; -2.941 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[6]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.094      ; 3.947      ;
; -2.941 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[5]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.094      ; 3.947      ;
; -2.941 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[4]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.094      ; 3.947      ;
; -2.941 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[3]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.094      ; 3.947      ;
; -2.941 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[2]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.094      ; 3.947      ;
; -2.941 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.094      ; 3.947      ;
; -2.905 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|WR_n                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.130      ; 3.947      ;
; -2.621 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[14]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.405      ; 3.938      ;
; -2.621 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[13]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.405      ; 3.938      ;
; -2.621 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[15]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.405      ; 3.938      ;
; -2.621 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[12]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.405      ; 3.938      ;
; -2.621 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[11]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.405      ; 3.938      ;
; -2.621 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[9]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.405      ; 3.938      ;
; -2.621 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[8]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.405      ; 3.938      ;
; -1.399 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.619      ; 3.930      ;
; -1.399 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.619      ; 3.930      ;
; -1.399 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.619      ; 3.930      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.616      ; 3.926      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.616      ; 3.926      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.616      ; 3.926      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.616      ; 3.926      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.616      ; 3.926      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[3]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.616      ; 3.926      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[4]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.616      ; 3.926      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[5]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.616      ; 3.926      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[6]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.616      ; 3.926      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[7]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.616      ; 3.926      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.621      ; 3.931      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.621      ; 3.931      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.621      ; 3.931      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[9]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.617      ; 3.927      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[10]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.617      ; 3.927      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[13]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.617      ; 3.927      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[14]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.617      ; 3.927      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[14]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.617      ; 3.927      ;
; -1.398 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.620      ; 3.930      ;
; -1.396 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.619      ; 3.927      ;
; -1.396 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.619      ; 3.927      ;
; -1.396 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.619      ; 3.927      ;
; -1.396 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.620      ; 3.928      ;
; -1.387 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PreserveC_r      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.652      ; 3.951      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[0]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.635      ; 3.933      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.622      ; 3.920      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.626      ; 3.924      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.649      ; 3.947      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.635      ; 3.933      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.635      ; 3.933      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.629      ; 3.927      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Arith16_r        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.649      ; 3.947      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.635      ; 3.933      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.635      ; 3.933      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[7]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.635      ; 3.933      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DBIN                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.649      ; 3.947      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.635      ; 3.933      ;
; -1.386 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[6]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.635      ; 3.933      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.634      ; 3.931      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.625      ; 3.922      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.623      ; 3.920      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.624      ; 3.921      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.623      ; 3.920      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.623      ; 3.920      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.623      ; 3.920      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.623      ; 3.920      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.634      ; 3.931      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Halt_FF          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.634      ; 3.931      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Save_ALU_r       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.629      ; 3.926      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.634      ; 3.931      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.626      ; 3.923      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.633      ; 3.930      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.620      ; 3.917      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[8]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.617      ; 3.914      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[9]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.634      ; 3.931      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[11]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.617      ; 3.914      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[11]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.617      ; 3.914      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[12]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.617      ; 3.914      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[15]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.619      ; 3.916      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[15]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.619      ; 3.916      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.614      ; 3.911      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[13]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.620      ; 3.917      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[12]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.617      ; 3.914      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.614      ; 3.911      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.614      ; 3.911      ;
; -1.385 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.614      ; 3.911      ;
; -1.374 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.623      ; 3.909      ;
; -1.374 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[10]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.652      ; 3.938      ;
; -1.374 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[8]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.622      ; 3.908      ;
; -1.374 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.623      ; 3.909      ;
; -1.374 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.623      ; 3.909      ;
; -1.374 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.623      ; 3.909      ;
; -1.374 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.623      ; 3.909      ;
; -1.374 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.623      ; 3.909      ;
; -1.374 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.623      ; 3.909      ;
; -1.374 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[10]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.622      ; 3.908      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.622      ; 3.906      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.622      ; 3.906      ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -2.426 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst45 ; 0.500        ; -1.134     ; 1.803      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                                     ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.229 ; spetskeyboard:spetskey|res_key ; np       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.796      ; 3.937      ;
; -1.229 ; spetskeyboard:spetskey|res_key ; portr[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.796      ; 3.937      ;
; -1.229 ; spetskeyboard:spetskey|res_key ; portr[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.796      ; 3.937      ;
; -1.229 ; spetskeyboard:spetskey|res_key ; portr[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.796      ; 3.937      ;
; -1.229 ; spetskeyboard:spetskey|res_key ; portr[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.796      ; 3.937      ;
; -1.229 ; spetskeyboard:spetskey|res_key ; portb[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.796      ; 3.937      ;
; -1.229 ; spetskeyboard:spetskey|res_key ; portr[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.796      ; 3.937      ;
; -1.229 ; spetskeyboard:spetskey|res_key ; portr[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.796      ; 3.937      ;
; -1.229 ; spetskeyboard:spetskey|res_key ; portr[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.796      ; 3.937      ;
; -1.229 ; spetskeyboard:spetskey|res_key ; portb[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.796      ; 3.937      ;
; -1.229 ; spetskeyboard:spetskey|res_key ; portb[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.796      ; 3.937      ;
; -1.227 ; spetskeyboard:spetskey|res_key ; portc[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.808      ; 3.947      ;
; -1.227 ; spetskeyboard:spetskey|res_key ; portc[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.808      ; 3.947      ;
; -1.227 ; spetskeyboard:spetskey|res_key ; portc[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.808      ; 3.947      ;
; -1.227 ; spetskeyboard:spetskey|res_key ; portc[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.808      ; 3.947      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; portb[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.786      ; 3.924      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; porta[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.786      ; 3.924      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; portb[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.786      ; 3.924      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; porta[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.786      ; 3.924      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; portb[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.786      ; 3.924      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; porta[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.786      ; 3.924      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; porta[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.786      ; 3.924      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; porta[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.786      ; 3.924      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; porta[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.786      ; 3.924      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; porta[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.786      ; 3.924      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; porta[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.786      ; 3.924      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; cd_in[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.810      ; 3.948      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; cd_in[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.810      ; 3.948      ;
; -1.226 ; spetskeyboard:spetskey|res_key ; cd_in[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.810      ; 3.948      ;
; -1.224 ; spetskeyboard:spetskey|res_key ; portr[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.787      ; 3.923      ;
; -1.218 ; spetskeyboard:spetskey|res_key ; cd_in[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.812      ; 3.942      ;
; -1.218 ; spetskeyboard:spetskey|res_key ; cd_in[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.812      ; 3.942      ;
; -1.218 ; spetskeyboard:spetskey|res_key ; cd_in[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.812      ; 3.942      ;
; -1.218 ; spetskeyboard:spetskey|res_key ; cd_in[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.812      ; 3.942      ;
; -1.218 ; spetskeyboard:spetskey|res_key ; cd_in[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.812      ; 3.942      ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                                 ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                    ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; -0.924 ; AddrSelector:AS|inst11         ; AddrSelector:AS|inst9      ; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; -0.081     ; 1.844      ;
; -0.811 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst24              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 3.228      ; 3.951      ;
; 1.034  ; spetskeyboard:spetskey|res_key ; AddrSelector:AS|inst11     ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.070      ; 3.948      ;
; 1.034  ; spetskeyboard:spetskey|res_key ; page[0]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.045      ; 3.923      ;
; 1.047  ; spetskeyboard:spetskey|res_key ; page[1]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.041      ; 3.906      ;
; 1.196  ; SPI:SD|SPIReg:inst1|inst46     ; SPI:SD|SPIReg:inst1|inst40 ; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.155      ; 1.970      ;
; 1.574  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst21              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 6.122      ; 4.460      ;
; 2.098  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst28              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 6.137      ; 3.951      ;
; 2.098  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst33              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 6.137      ; 3.951      ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                                  ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                    ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; -3.503 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst28              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.955      ; 3.754      ;
; -3.503 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst33              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.955      ; 3.754      ;
; -3.015 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst21              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.939      ; 4.226      ;
; -2.314 ; spetskeyboard:spetskey|res_key ; page[1]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 5.720      ; 3.708      ;
; -2.298 ; spetskeyboard:spetskey|res_key ; AddrSelector:AS|inst11     ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 5.750      ; 3.754      ;
; -2.295 ; spetskeyboard:spetskey|res_key ; page[0]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 5.724      ; 3.731      ;
; -0.904 ; SPI:SD|SPIReg:inst1|inst46     ; SPI:SD|SPIReg:inst1|inst40 ; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.567      ; 1.885      ;
; -0.473 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst24              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.925      ; 3.754      ;
; 1.434  ; AddrSelector:AS|inst11         ; AddrSelector:AS|inst9      ; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 0.081      ; 1.727      ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'SPI:SD|Divider:inst|inst'                                                                                                                           ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -0.053 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.833      ; 2.512      ;
; 1.138  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.111      ; 6.742      ;
; 1.140  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.133      ; 6.766      ;
; 1.140  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.133      ; 6.766      ;
; 1.140  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.133      ; 6.766      ;
; 1.144  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.121      ; 6.758      ;
; 1.144  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.121      ; 6.758      ;
; 1.145  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.121      ; 6.759      ;
; 1.145  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 5.105      ; 6.743      ;
; 1.527  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.133      ; 6.653      ;
; 1.527  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.133      ; 6.653      ;
; 1.527  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.133      ; 6.653      ;
; 1.528  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.121      ; 6.642      ;
; 1.528  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.111      ; 6.632      ;
; 1.528  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.121      ; 6.642      ;
; 1.528  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.121      ; 6.642      ;
; 1.529  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 5.105      ; 6.627      ;
; 1.762  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 5.534      ;
; 1.762  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 5.534      ;
; 1.762  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 5.534      ;
; 1.763  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 5.523      ;
; 1.763  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.518      ; 5.513      ;
; 1.763  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 5.523      ;
; 1.763  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 5.523      ;
; 1.764  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.512      ; 5.508      ;
; 1.945  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.621      ; 4.778      ;
; 1.945  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.621      ; 4.778      ;
; 1.945  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.621      ; 4.778      ;
; 1.946  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.609      ; 4.767      ;
; 1.946  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.599      ; 4.757      ;
; 1.946  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.609      ; 4.767      ;
; 1.946  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.609      ; 4.767      ;
; 1.947  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.593      ; 4.752      ;
; 2.081  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.504      ; 5.817      ;
; 2.081  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.504      ; 5.817      ;
; 2.081  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.504      ; 5.817      ;
; 2.082  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.492      ; 5.806      ;
; 2.082  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.482      ; 5.796      ;
; 2.082  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.492      ; 5.806      ;
; 2.082  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.492      ; 5.806      ;
; 2.083  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.476      ; 5.791      ;
; 2.914  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 6.686      ;
; 2.914  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 6.686      ;
; 2.914  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 6.686      ;
; 2.915  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 6.675      ;
; 2.915  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.518      ; 6.665      ;
; 2.915  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 6.675      ;
; 2.915  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 6.675      ;
; 2.916  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.512      ; 6.660      ;
; 2.971  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 6.743      ;
; 2.971  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 6.743      ;
; 2.971  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 6.743      ;
; 2.972  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 6.732      ;
; 2.972  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.518      ; 6.722      ;
; 2.972  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 6.732      ;
; 2.972  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 6.732      ;
; 2.973  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.512      ; 6.717      ;
; 3.133  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst23~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.268      ; 6.623      ;
; 3.133  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst20~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.268      ; 6.623      ;
; 3.133  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.268      ; 6.623      ;
; 3.134  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.256      ; 6.612      ;
; 3.134  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.246      ; 6.602      ;
; 3.134  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.256      ; 6.612      ;
; 3.134  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst14~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.256      ; 6.612      ;
; 3.135  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.240      ; 6.597      ;
; 3.326  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 6.787      ;
; 3.326  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 6.787      ;
; 3.326  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 6.787      ;
; 3.327  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 6.776      ;
; 3.327  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.207      ; 6.766      ;
; 3.327  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 6.776      ;
; 3.327  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 6.776      ;
; 3.328  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.201      ; 6.761      ;
; 3.461  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 6.922      ;
; 3.461  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 6.922      ;
; 3.461  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 6.922      ;
; 3.462  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 6.911      ;
; 3.462  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.207      ; 6.901      ;
; 3.462  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 6.911      ;
; 3.462  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 6.911      ;
; 3.463  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.201      ; 6.896      ;
; 3.537  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 7.309      ;
; 3.537  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 7.309      ;
; 3.537  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.540      ; 7.309      ;
; 3.538  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 7.298      ;
; 3.538  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.518      ; 7.288      ;
; 3.538  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 7.298      ;
; 3.538  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.528      ; 7.298      ;
; 3.539  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.512      ; 7.283      ;
; 3.649  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 7.110      ;
; 3.649  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 7.110      ;
; 3.649  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 7.110      ;
; 3.650  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 7.099      ;
; 3.650  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.207      ; 7.089      ;
; 3.650  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 7.099      ;
; 3.650  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.217      ; 7.099      ;
; 3.651  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.201      ; 7.084      ;
; 3.662  ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 7.123      ;
; 3.662  ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 7.123      ;
; 3.662  ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.229      ; 7.123      ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                                                     ;
+-------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; 0.040 ; spetskeyboard:spetskey|res_key ; cd_in[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.398      ; 3.740      ;
; 0.040 ; spetskeyboard:spetskey|res_key ; cd_in[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.398      ; 3.740      ;
; 0.040 ; spetskeyboard:spetskey|res_key ; cd_in[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.398      ; 3.740      ;
; 0.040 ; spetskeyboard:spetskey|res_key ; cd_in[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.398      ; 3.740      ;
; 0.040 ; spetskeyboard:spetskey|res_key ; cd_in[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.398      ; 3.740      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; np       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.382      ; 3.740      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portr[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.382      ; 3.740      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portr[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.382      ; 3.740      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portr[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.382      ; 3.740      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portr[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.382      ; 3.740      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portb[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.382      ; 3.740      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portr[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.382      ; 3.740      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portr[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.382      ; 3.740      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portr[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.382      ; 3.740      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portb[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.382      ; 3.740      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portb[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.382      ; 3.740      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portc[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.394      ; 3.752      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portc[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.394      ; 3.752      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portc[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.394      ; 3.752      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; portc[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.394      ; 3.752      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; cd_in[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.396      ; 3.754      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; cd_in[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.396      ; 3.754      ;
; 0.056 ; spetskeyboard:spetskey|res_key ; cd_in[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.396      ; 3.754      ;
; 0.057 ; spetskeyboard:spetskey|res_key ; portr[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.372      ; 3.731      ;
; 0.057 ; spetskeyboard:spetskey|res_key ; portb[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.371      ; 3.730      ;
; 0.057 ; spetskeyboard:spetskey|res_key ; porta[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.371      ; 3.730      ;
; 0.057 ; spetskeyboard:spetskey|res_key ; portb[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.371      ; 3.730      ;
; 0.057 ; spetskeyboard:spetskey|res_key ; porta[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.371      ; 3.730      ;
; 0.057 ; spetskeyboard:spetskey|res_key ; portb[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.371      ; 3.730      ;
; 0.057 ; spetskeyboard:spetskey|res_key ; porta[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.371      ; 3.730      ;
; 0.057 ; spetskeyboard:spetskey|res_key ; porta[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.371      ; 3.730      ;
; 0.057 ; spetskeyboard:spetskey|res_key ; porta[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.371      ; 3.730      ;
; 0.057 ; spetskeyboard:spetskey|res_key ; porta[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.371      ; 3.730      ;
; 0.057 ; spetskeyboard:spetskey|res_key ; porta[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.371      ; 3.730      ;
; 0.057 ; spetskeyboard:spetskey|res_key ; porta[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.371      ; 3.730      ;
+-------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_cpu'                                                                                                                                               ;
+-------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                              ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; 0.203 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[10]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.231      ; 3.736      ;
; 0.207 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.199      ; 3.708      ;
; 0.207 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.199      ; 3.708      ;
; 0.211 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[8]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.713      ;
; 0.211 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[10]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.713      ;
; 0.212 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.714      ;
; 0.212 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.714      ;
; 0.212 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.714      ;
; 0.212 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.714      ;
; 0.212 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.714      ;
; 0.212 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.714      ;
; 0.212 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.714      ;
; 0.219 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.197      ; 3.718      ;
; 0.219 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[8]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.194      ; 3.715      ;
; 0.219 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[11]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.194      ; 3.715      ;
; 0.219 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[11]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.194      ; 3.715      ;
; 0.219 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[12]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.194      ; 3.715      ;
; 0.219 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[15]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.197      ; 3.718      ;
; 0.219 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[15]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.197      ; 3.718      ;
; 0.219 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[13]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.197      ; 3.718      ;
; 0.219 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[12]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.194      ; 3.715      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PreserveC_r      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.231      ; 3.754      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.191      ; 3.714      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.191      ; 3.714      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.191      ; 3.714      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.191      ; 3.714      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[0]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.213      ; 3.738      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.228      ; 3.753      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.213      ; 3.738      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.213      ; 3.738      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Arith16_r        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.228      ; 3.753      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.213      ; 3.738      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.213      ; 3.738      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[7]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.213      ; 3.738      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DBIN                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.228      ; 3.753      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.213      ; 3.738      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[6]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.213      ; 3.738      ;
; 0.224 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Save_ALU_r       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.207      ; 3.733      ;
; 0.225 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.202      ; 3.729      ;
; 0.225 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.727      ;
; 0.225 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.727      ;
; 0.225 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.727      ;
; 0.225 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.727      ;
; 0.225 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.727      ;
; 0.225 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.200      ; 3.727      ;
; 0.225 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.203      ; 3.730      ;
; 0.225 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.207      ; 3.734      ;
; 0.225 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.210      ; 3.737      ;
; 0.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.211      ; 3.739      ;
; 0.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.204      ; 3.732      ;
; 0.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.201      ; 3.729      ;
; 0.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.211      ; 3.739      ;
; 0.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Halt_FF          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.211      ; 3.739      ;
; 0.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.211      ; 3.739      ;
; 0.226 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[9]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.211      ; 3.739      ;
; 0.236 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.197      ; 3.735      ;
; 0.236 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.197      ; 3.735      ;
; 0.236 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.197      ; 3.735      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.193      ; 3.732      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.193      ; 3.732      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.193      ; 3.732      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.196      ; 3.735      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.196      ; 3.735      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.196      ; 3.735      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.193      ; 3.732      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.193      ; 3.732      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[3]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.193      ; 3.732      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[4]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.193      ; 3.732      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[5]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.193      ; 3.732      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[6]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.193      ; 3.732      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[7]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.193      ; 3.732      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.198      ; 3.737      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.198      ; 3.737      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.197      ; 3.736      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.198      ; 3.737      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[9]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.194      ; 3.733      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[10]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.194      ; 3.733      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[13]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.194      ; 3.733      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[14]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.194      ; 3.733      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[14]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.194      ; 3.733      ;
; 0.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 3.197      ; 3.736      ;
; 1.501 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[14]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.933      ; 3.736      ;
; 1.501 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[13]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.933      ; 3.736      ;
; 1.501 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[15]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.933      ; 3.736      ;
; 1.501 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[12]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.933      ; 3.736      ;
; 1.501 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[11]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.933      ; 3.736      ;
; 1.501 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[9]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.933      ; 3.736      ;
; 1.501 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[8]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.933      ; 3.736      ;
; 1.805 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|WR_n                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.646      ; 3.753      ;
; 1.843 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[7]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.608      ; 3.753      ;
; 1.843 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[6]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.608      ; 3.753      ;
; 1.843 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[5]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.608      ; 3.753      ;
; 1.843 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[4]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.608      ; 3.753      ;
; 1.843 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[3]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.608      ; 3.753      ;
; 1.843 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[2]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.608      ; 3.753      ;
; 1.843 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.608      ; 3.753      ;
+-------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 2.884 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst45 ; -0.500       ; -0.922     ; 1.684      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 3.362 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst42 ; -0.500       ; -1.040     ; 2.044      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 3.717 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst44 ; -0.500       ; -1.395     ; 2.044      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a6~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a18                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a18~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a26                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a29                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a30                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a30~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a31                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a6~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[0]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[1]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[2]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[3]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[4]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[5]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[6]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Fall       ; SPI:SD|Divider:inst|inst                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; b                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Fall       ; bb~reg0                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Fall       ; blue~reg0                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_cpu'                                                              ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DBIN                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[11]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[13]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[14]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[15]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Arith16_r        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Halt_FF          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PreserveC_r      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'                                                                                                          ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[3]                             ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[5]                             ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[4]                             ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[3]                             ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[4]                             ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[5]                             ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst'                                                                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.035  ; 0.255        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; 0.054  ; 0.242        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; 0.092  ; 0.280        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; 0.092  ; 0.280        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.093  ; 0.281        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; 0.093  ; 0.281        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; 0.096  ; 0.284        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; 0.096  ; 0.284        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; 0.096  ; 0.284        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; 0.099  ; 0.287        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst41|clk                  ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|inclk[0]     ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|outclk       ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst5~_emulated|clk         ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst7~_emulated|clk         ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst14~_emulated|clk        ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst6~_emulated|clk         ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst42|clk                  ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst20~_emulated|clk        ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst23~_emulated|clk        ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst26~_emulated|clk        ;
; 0.308  ; 0.308        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst17~_emulated|clk        ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|combout              ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|datac                ;
; 0.353  ; 0.541        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst|inst7|combout                ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst7|datad                  ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst1|clk                    ;
; 0.487  ; 0.707        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; 0.488  ; 0.708        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; 0.488  ; 0.708        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; 0.488  ; 0.708        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; 0.491  ; 0.711        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; 0.492  ; 0.712        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; 0.492  ; 0.712        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.493  ; 0.713        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst|q                       ;
; 0.529  ; 0.749        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; 0.548  ; 0.736        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst1|clk                    ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst7|datad                  ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst|inst7|combout                ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|datac                ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|combout              ;
; 0.686  ; 0.686        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst17~_emulated|clk        ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst20~_emulated|clk        ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst23~_emulated|clk        ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst26~_emulated|clk        ;
; 0.688  ; 0.688        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst42|clk                  ;
; 0.690  ; 0.690        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst6~_emulated|clk         ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst14~_emulated|clk        ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst7~_emulated|clk         ;
; 0.692  ; 0.692        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst5~_emulated|clk         ;
; 0.711  ; 0.711        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|inclk[0]     ;
; 0.711  ; 0.711        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|outclk       ;
; 0.728  ; 0.728        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst41|clk                  ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'hcnt[8]'                                                        ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; 0.275  ; 0.463        ; 0.188          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|inclk[0] ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|outclk   ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[0]|clk              ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[1]|clk              ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[2]|clk              ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[3]|clk              ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[4]|clk              ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[5]|clk              ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[6]|clk              ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[7]|clk              ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[8]|clk              ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]|q                ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[0]|clk              ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[1]|clk              ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[2]|clk              ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[3]|clk              ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[4]|clk              ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[5]|clk              ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[6]|clk              ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[7]|clk              ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[8]|clk              ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[9]|clk              ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|inclk[0] ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'T8080se:VM80|T80:u0|A[10]'                                                                ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; -0.148 ; 0.072        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; -0.148 ; 0.072        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -0.148 ; 0.072        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -0.059 ; 0.161        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; -0.036 ; 0.184        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|inclk[0]       ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|outclk         ;
; 0.121  ; 0.121        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst21|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst28|clk                    ;
; 0.121  ; 0.121        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst33|clk                    ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst5~latch  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst14~latch ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst6~latch  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst7~latch  ;
; 0.157  ; 0.157        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst17~latch ;
; 0.157  ; 0.157        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst26~latch ;
; 0.183  ; 0.183        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|inclk[0]   ;
; 0.183  ; 0.183        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|outclk     ;
; 0.188  ; 0.188        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst23~latch ;
; 0.190  ; 0.190        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst5~latch|datad       ;
; 0.191  ; 0.191        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst14~latch|datad      ;
; 0.192  ; 0.192        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst20~latch ;
; 0.193  ; 0.193        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst6~latch|datab       ;
; 0.193  ; 0.193        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst7~latch|datab       ;
; 0.195  ; 0.195        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst17~latch|datad      ;
; 0.195  ; 0.195        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst26~latch|datad      ;
; 0.200  ; 0.200        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst20~latch|datac      ;
; 0.200  ; 0.200        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst23~latch|datac      ;
; 0.201  ; 0.201        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|combout                ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst24|clk                    ;
; 0.233  ; 0.233        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst40|clk              ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; 0.239  ; 0.239        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|datad                  ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; 0.278  ; 0.278        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst|combout            ;
; 0.291  ; 0.291        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst|datad              ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|combout                   ;
; 0.298  ; 0.298        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst11|datac                  ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst11|combout                ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst11|combout                ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst11|datac                  ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst|datad              ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|combout                   ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst|combout            ;
; 0.349  ; 0.537        ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; 0.349  ; 0.537        ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; 0.349  ; 0.537        ; 0.188          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|datad                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst40|clk              ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst24|clk                    ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|combout                ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst20~latch|datac      ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst23~latch|datac      ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst17~latch|datad      ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst26~latch|datad      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8|combout                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst6~latch|datab       ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst7~latch|datab       ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst20~latch ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst14~latch|datad      ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst5~latch|datad       ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst23~latch ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; AS|inst8|datac                   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|inclk[0]   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|outclk     ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst17~latch ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst26~latch ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst14~latch ;
; 0.460  ; 0.460        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst5~latch  ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst6~latch  ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst7~latch  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; u6~0|datad                       ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]|clk                      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]|clk                      ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst11|clk                    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst9|clk                     ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~2|combout           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|16~1|datac             ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst3~1|datac                 ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datac                     ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|16~1|combout           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst21|clk                    ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst28|clk                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst1'                                                         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst1|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst1|q           ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst2|clk         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst2'                                                         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.366  ; 0.554        ; 0.188          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst2|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst2|q           ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst3|clk         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst42'                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.250  ; 0.438        ; 0.188          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.340  ; 0.560        ; 0.220          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst44|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst42|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst42|q          ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst44|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst44'                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.230  ; 0.450        ; 0.220          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.360  ; 0.548        ; 0.188          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst45|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst44|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst44|q          ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst45|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst45'                                                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst46|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst45|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst45|q          ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst46|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spetskeyboard:spetskey|mx_st'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st_key|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st|q                 ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st_key|clk           ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spetskeyboard:spetskey|rl_st'                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskeyboard:spetskey|rl_key ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskeyboard:spetskey|rl_key ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskeyboard:spetskey|rl_key ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskey|rl_key|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskey|rl_st|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskey|rl_st|q              ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskey|rl_key|clk           ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spetskeyboard:spetskey|test'                                                               ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; spetskeyboard:spetskey|test ; Rise       ; spetskeyboard:spetskey|test_key ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; spetskeyboard:spetskey|test ; Rise       ; spetskeyboard:spetskey|test_key ;
; 0.402  ; 0.590        ; 0.188          ; Low Pulse Width  ; spetskeyboard:spetskey|test ; Rise       ; spetskeyboard:spetskey|test_key ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|test ; Rise       ; spetskey|test_key|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|test ; Rise       ; spetskey|test|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|test ; Rise       ; spetskey|test|q                 ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|test ; Rise       ; spetskey|test_key|clk           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.949  ; 9.949        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                               ;
; 9.972  ; 9.972        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                               ;
; 10.027 ; 10.027       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.051 ; 10.051       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                               ;
; 10.071 ; 10.071       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.071 ; 10.071       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 14.427 ; 14.647       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][1]                              ;
; 14.427 ; 14.647       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][5]                               ;
; 14.427 ; 14.647       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][2]                               ;
; 14.427 ; 14.647       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][5]                               ;
; 14.427 ; 14.647       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[0]                                       ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ex_code                                        ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][4]                               ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][0]                              ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][0]                              ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][4]                               ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][0]                               ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][0]                               ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state             ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4]      ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2rden                                        ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|rl_st                                          ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0001                                     ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0100                                     ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0110                                     ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0111                                     ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.1000                                     ;
; 14.429 ; 14.649       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|turbo_key                                      ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][5]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][2]                              ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][3]                              ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][3]                              ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][4]                              ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][2]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][3]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][5]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][1]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][3]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][0]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][2]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][1]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][2]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][5]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][0]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][2]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][3]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][5]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][0]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][1]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][5]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][3]                               ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|mx_st                                          ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0]      ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[1]      ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[2]      ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3]      ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[5]      ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[6]      ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7]      ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[2]                                       ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[4]                                       ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0000                                     ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0010                                     ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.1001                                     ;
; 14.430 ; 14.650       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|test                                           ;
; 14.431 ; 14.651       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][2]                               ;
; 14.431 ; 14.651       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][3]                               ;
; 14.431 ; 14.651       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][2]                              ;
; 14.431 ; 14.651       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][1]                               ;
; 14.431 ; 14.651       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][5]                               ;
; 14.431 ; 14.651       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][1]                               ;
; 14.431 ; 14.651       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][3]                               ;
; 14.431 ; 14.651       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][5]                               ;
; 14.431 ; 14.651       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][3]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][1]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][1]                              ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][5]                              ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][0]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][4]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][4]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][4]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][1]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][2]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][4]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][5]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][1]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][4]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][2]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][3]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][4]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][1]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][2]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][4]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][0]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][1]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][3]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][4]                               ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[0]         ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[1]         ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[2]         ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[3]         ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[10]                ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[1]                 ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[2]                 ;
; 14.432 ; 14.652       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[3]                 ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.327 ; 0.570 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; 2.716 ; 2.947 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; 2.716 ; 2.947 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; 1.753 ; 1.980 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; 1.670 ; 1.896 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; 2.185 ; 2.506 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; 1.997 ; 2.284 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; 2.039 ; 2.336 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; 2.496 ; 2.799 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; 2.612 ; 2.895 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; 6.216 ; 6.382 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; 4.230 ; 4.424 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; 5.509 ; 5.591 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; 6.216 ; 6.382 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; 5.907 ; 6.155 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; 5.377 ; 5.661 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; 5.509 ; 5.745 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; 5.928 ; 6.195 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; 5.414 ; 5.761 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; 3.794 ; 3.865 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; 5.368 ; 5.586 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; 5.430 ; 5.678 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.307  ; 0.093  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; -1.124 ; -1.331 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; -2.129 ; -2.339 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; -1.204 ; -1.411 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; -1.124 ; -1.331 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; -1.635 ; -1.944 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; -1.438 ; -1.703 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; -1.479 ; -1.753 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; -1.934 ; -2.225 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; -2.045 ; -2.318 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; -1.161 ; -1.368 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; -2.166 ; -2.379 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; -1.243 ; -1.448 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; -1.161 ; -1.368 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; -1.672 ; -1.981 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; -1.477 ; -1.740 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; -1.516 ; -1.790 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; -2.305 ; -2.533 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; -2.084 ; -2.355 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; -3.155 ; -3.212 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; -4.564 ; -4.770 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; -4.624 ; -4.858 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                     ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst                     ; 10.672 ; 10.472 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 9.613  ; 9.408  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 7.386  ;        ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2                    ; 8.984  ; 8.752  ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]                    ; 11.672 ; 11.819 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]                    ; 11.447 ; 11.641 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 15.163 ; 14.564 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ; 10.411 ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 15.163 ; 14.564 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 14.481 ; 13.966 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 13.319 ; 12.892 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 8.782  ; 8.582  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]                    ; 12.357 ; 12.102 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]                    ; 11.374 ; 11.439 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 10.294 ; 9.950  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ;        ; 9.950  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 10.294 ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 9.612  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 8.450  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 11.516 ; 11.368 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                                      ; 13.375 ; 12.796 ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                                      ; 8.891  ; 8.532  ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                                      ; 10.119 ; 9.792  ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                                      ; 8.264  ; 7.984  ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                                      ; 8.268  ; 8.027  ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                                      ; 9.538  ; 9.258  ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                                      ; 10.745 ; 10.168 ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                                      ; 7.936  ; 7.639  ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                                      ; 8.172  ; 7.855  ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                                      ; 9.450  ; 9.096  ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                                      ; 10.251 ; 9.980  ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                                      ; 9.015  ; 8.674  ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                                      ; 8.482  ; 8.265  ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                                      ; 7.805  ; 7.636  ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                                      ; 8.484  ; 8.214  ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                                      ; 9.123  ; 8.884  ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                                      ; 13.375 ; 12.796 ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                                      ; 12.693 ; 12.198 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                                      ; 11.531 ; 11.124 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                                      ; 18.188 ; 17.882 ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                                      ; 13.535 ; 13.233 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                                      ; 14.671 ; 14.261 ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                                      ; 14.820 ; 14.173 ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                                      ; 14.296 ; 13.752 ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                                      ; 18.188 ; 17.882 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                                      ; 15.204 ; 14.858 ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                                      ; 15.949 ; 15.247 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                                      ; 17.000 ; 16.522 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                                      ; 12.136 ; 11.936 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                                      ; 9.749  ; 10.110 ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                                      ; 7.864  ; 8.289  ; Rise       ; clk_cpu                                         ;
; sound     ; clk_cpu                                      ; 10.396 ; 10.287 ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                                        ; 9.206  ; 8.909  ; Rise       ; clock                                           ;
; ma[*]     ; clock                                        ; 13.139 ; 12.808 ; Rise       ; clock                                           ;
;  ma[0]    ; clock                                        ; 10.151 ; 9.850  ; Rise       ; clock                                           ;
;  ma[1]    ; clock                                        ; 11.463 ; 11.112 ; Rise       ; clock                                           ;
;  ma[2]    ; clock                                        ; 9.734  ; 9.515  ; Rise       ; clock                                           ;
;  ma[3]    ; clock                                        ; 9.440  ; 9.245  ; Rise       ; clock                                           ;
;  ma[4]    ; clock                                        ; 9.662  ; 9.371  ; Rise       ; clock                                           ;
;  ma[5]    ; clock                                        ; 9.813  ; 9.509  ; Rise       ; clock                                           ;
;  ma[6]    ; clock                                        ; 9.682  ; 9.425  ; Rise       ; clock                                           ;
;  ma[7]    ; clock                                        ; 9.582  ; 9.350  ; Rise       ; clock                                           ;
;  ma[8]    ; clock                                        ; 9.800  ; 9.540  ; Rise       ; clock                                           ;
;  ma[9]    ; clock                                        ; 11.380 ; 11.255 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                                        ; 10.490 ; 10.417 ; Rise       ; clock                                           ;
;  ma[11]   ; clock                                        ; 10.423 ; 10.225 ; Rise       ; clock                                           ;
;  ma[12]   ; clock                                        ; 10.282 ; 10.171 ; Rise       ; clock                                           ;
;  ma[13]   ; clock                                        ; 9.787  ; 9.660  ; Rise       ; clock                                           ;
;  ma[14]   ; clock                                        ; 10.862 ; 10.708 ; Rise       ; clock                                           ;
;  ma[15]   ; clock                                        ; 10.760 ; 10.491 ; Rise       ; clock                                           ;
;  ma[16]   ; clock                                        ; 13.139 ; 12.808 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                                        ; 12.457 ; 12.210 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                                        ; 11.295 ; 11.136 ; Rise       ; clock                                           ;
; md[*]     ; clock                                        ; 13.908 ; 13.437 ; Rise       ; clock                                           ;
;  md[0]    ; clock                                        ; 12.995 ; 12.936 ; Rise       ; clock                                           ;
;  md[1]    ; clock                                        ; 12.424 ; 12.089 ; Rise       ; clock                                           ;
;  md[2]    ; clock                                        ; 12.524 ; 12.177 ; Rise       ; clock                                           ;
;  md[3]    ; clock                                        ; 11.525 ; 11.106 ; Rise       ; clock                                           ;
;  md[4]    ; clock                                        ; 13.462 ; 13.284 ; Rise       ; clock                                           ;
;  md[5]    ; clock                                        ; 11.813 ; 11.462 ; Rise       ; clock                                           ;
;  md[6]    ; clock                                        ; 13.908 ; 13.423 ; Rise       ; clock                                           ;
;  md[7]    ; clock                                        ; 13.719 ; 13.437 ; Rise       ; clock                                           ;
; mosi      ; clock                                        ; 9.508  ; 9.256  ; Rise       ; clock                                           ;
; ram_oe    ; clock                                        ; 11.285 ; 11.852 ; Rise       ; clock                                           ;
; ram_we    ; clock                                        ; 10.385 ; 10.558 ; Rise       ; clock                                           ;
; v_sync    ; clock                                        ; 9.947  ; 9.881  ; Rise       ; clock                                           ;
; bb        ; clock                                        ; 7.685  ; 7.563  ; Fall       ; clock                                           ;
; blue      ; clock                                        ; 8.518  ; 8.252  ; Fall       ; clock                                           ;
; gb        ; clock                                        ; 8.322  ; 8.123  ; Fall       ; clock                                           ;
; green     ; clock                                        ; 8.203  ; 8.107  ; Fall       ; clock                                           ;
; ma[*]     ; clock                                        ;        ; 6.883  ; Fall       ; clock                                           ;
;  ma[16]   ; clock                                        ;        ; 6.883  ; Fall       ; clock                                           ;
; md[*]     ; clock                                        ; 11.843 ; 11.689 ; Fall       ; clock                                           ;
;  md[0]    ; clock                                        ; 9.662  ; 9.514  ; Fall       ; clock                                           ;
;  md[1]    ; clock                                        ; 9.088  ; 8.665  ; Fall       ; clock                                           ;
;  md[2]    ; clock                                        ; 9.546  ; 9.129  ; Fall       ; clock                                           ;
;  md[3]    ; clock                                        ; 9.200  ; 8.844  ; Fall       ; clock                                           ;
;  md[4]    ; clock                                        ; 11.843 ; 11.689 ; Fall       ; clock                                           ;
;  md[5]    ; clock                                        ; 9.946  ; 9.732  ; Fall       ; clock                                           ;
;  md[6]    ; clock                                        ; 10.711 ; 10.150 ; Fall       ; clock                                           ;
;  md[7]    ; clock                                        ; 10.384 ; 10.014 ; Fall       ; clock                                           ;
; rb        ; clock                                        ; 8.388  ; 8.254  ; Fall       ; clock                                           ;
; red       ; clock                                        ; 8.484  ; 8.250  ; Fall       ; clock                                           ;
; sound     ; clock                                        ; 10.125 ; 10.018 ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                                      ; 5.940  ;        ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ; 5.940  ;        ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                                      ; 9.894  ; 9.479  ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                                      ; 9.657  ; 9.290  ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                                      ; 9.894  ; 9.479  ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                                      ; 9.224  ; 8.936  ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                                      ; 8.931  ; 8.666  ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                                      ; 9.149  ; 8.785  ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                                      ; 9.188  ; 8.822  ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                                      ; 9.016  ; 8.703  ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                                      ; 8.976  ; 8.679  ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ;        ; 5.761  ; Fall       ; hcnt[8]                                         ;
; sound     ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 11.024 ; 10.988 ; Rise       ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ;
; ram_we    ; clk                                          ;        ; 5.200  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                                          ; 4.898  ;        ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st                 ; 11.537 ; 11.040 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st                 ; 11.537 ; 11.040 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st                 ; 10.855 ; 10.442 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st                 ; 9.693  ; 9.368  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st                 ; 11.364 ; 11.164 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                             ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst                     ; 9.114  ; 8.962  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 9.371  ; 6.949  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 7.245  ;        ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2                    ; 8.765  ; 8.544  ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]                    ; 11.197 ; 11.340 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]                    ; 10.981 ; 11.169 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 10.086 ; 7.774  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ; 10.086 ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 10.746 ; 9.348  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 11.560 ; 8.805  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 12.869 ; 7.774  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 8.435  ; 8.242  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]                    ; 11.828 ; 11.634 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]                    ; 10.911 ; 10.975 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 8.206  ; 9.644  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ;        ; 9.644  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 9.959  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 9.322  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 8.206  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 8.235  ; 8.083  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                                      ; 7.576  ; 7.357  ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                                      ; 8.581  ; 8.215  ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                                      ; 9.760  ; 9.426  ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                                      ; 7.979  ; 7.689  ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                                      ; 8.020  ; 7.789  ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                                      ; 9.202  ; 8.913  ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                                      ; 10.363 ; 9.788  ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                                      ; 7.669  ; 7.357  ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                                      ; 7.896  ; 7.565  ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                                      ; 9.154  ; 8.813  ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                                      ; 9.977  ; 9.723  ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                                      ; 8.734  ; 8.406  ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                                      ; 8.222  ; 8.013  ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                                      ; 7.576  ; 7.411  ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                                      ; 8.228  ; 7.966  ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                                      ; 8.756  ; 8.514  ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                                      ; 10.225 ; 9.607  ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                                      ; 11.621 ; 11.070 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                                      ; 10.505 ; 10.039 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                                      ; 8.888  ; 8.484  ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                                      ; 10.357 ; 10.237 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                                      ; 9.750  ; 9.362  ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                                      ; 9.848  ; 9.444  ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                                      ; 8.888  ; 8.484  ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                                      ; 10.806 ; 10.638 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                                      ; 9.164  ; 8.826  ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                                      ; 11.176 ; 10.612 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                                      ; 10.995 ; 10.657 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                                      ; 8.970  ; 8.818  ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                                      ; 9.442  ; 9.790  ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                                      ; 7.632  ; 8.041  ; Rise       ; clk_cpu                                         ;
; sound     ; clk_cpu                                      ; 10.022 ; 9.916  ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                                        ; 8.923  ; 8.638  ; Rise       ; clock                                           ;
; ma[*]     ; clock                                        ; 6.985  ; 8.509  ; Rise       ; clock                                           ;
;  ma[0]    ; clock                                        ; 9.385  ; 9.087  ; Rise       ; clock                                           ;
;  ma[1]    ; clock                                        ; 10.528 ; 10.182 ; Rise       ; clock                                           ;
;  ma[2]    ; clock                                        ; 8.984  ; 8.765  ; Rise       ; clock                                           ;
;  ma[3]    ; clock                                        ; 8.704  ; 8.509  ; Rise       ; clock                                           ;
;  ma[4]    ; clock                                        ; 8.915  ; 8.627  ; Rise       ; clock                                           ;
;  ma[5]    ; clock                                        ; 9.062  ; 8.762  ; Rise       ; clock                                           ;
;  ma[6]    ; clock                                        ; 8.943  ; 8.687  ; Rise       ; clock                                           ;
;  ma[7]    ; clock                                        ; 8.839  ; 8.607  ; Rise       ; clock                                           ;
;  ma[8]    ; clock                                        ; 8.812  ; 8.587  ; Rise       ; clock                                           ;
;  ma[9]    ; clock                                        ; 10.048 ; 9.961  ; Rise       ; clock                                           ;
;  ma[10]   ; clock                                        ; 8.947  ; 8.781  ; Rise       ; clock                                           ;
;  ma[11]   ; clock                                        ; 8.902  ; 8.607  ; Rise       ; clock                                           ;
;  ma[12]   ; clock                                        ; 8.716  ; 8.515  ; Rise       ; clock                                           ;
;  ma[13]   ; clock                                        ; 8.983  ; 8.907  ; Rise       ; clock                                           ;
;  ma[14]   ; clock                                        ; 10.155 ; 10.033 ; Rise       ; clock                                           ;
;  ma[15]   ; clock                                        ; 10.083 ; 9.796  ; Rise       ; clock                                           ;
;  ma[16]   ; clock                                        ; 6.985  ; 11.052 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                                        ; 11.685 ; 11.476 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                                        ; 10.569 ; 10.445 ; Rise       ; clock                                           ;
; md[*]     ; clock                                        ; 5.491  ; 5.158  ; Rise       ; clock                                           ;
;  md[0]    ; clock                                        ; 6.865  ; 6.784  ; Rise       ; clock                                           ;
;  md[1]    ; clock                                        ; 6.259  ; 5.910  ; Rise       ; clock                                           ;
;  md[2]    ; clock                                        ; 6.367  ; 6.002  ; Rise       ; clock                                           ;
;  md[3]    ; clock                                        ; 5.491  ; 5.158  ; Rise       ; clock                                           ;
;  md[4]    ; clock                                        ; 7.680  ; 7.564  ; Rise       ; clock                                           ;
;  md[5]    ; clock                                        ; 5.765  ; 5.498  ; Rise       ; clock                                           ;
;  md[6]    ; clock                                        ; 7.857  ; 7.363  ; Rise       ; clock                                           ;
;  md[7]    ; clock                                        ; 7.505  ; 7.206  ; Rise       ; clock                                           ;
; mosi      ; clock                                        ; 9.145  ; 8.887  ; Rise       ; clock                                           ;
; ram_oe    ; clock                                        ; 10.559 ; 11.135 ; Rise       ; clock                                           ;
; ram_we    ; clock                                        ; 9.696  ; 9.837  ; Rise       ; clock                                           ;
; v_sync    ; clock                                        ; 9.688  ; 9.628  ; Rise       ; clock                                           ;
; bb        ; clock                                        ; 7.463  ; 7.346  ; Fall       ; clock                                           ;
; blue      ; clock                                        ; 8.259  ; 8.003  ; Fall       ; clock                                           ;
; gb        ; clock                                        ; 8.074  ; 7.883  ; Fall       ; clock                                           ;
; green     ; clock                                        ; 7.959  ; 7.867  ; Fall       ; clock                                           ;
; ma[*]     ; clock                                        ;        ; 6.622  ; Fall       ; clock                                           ;
;  ma[16]   ; clock                                        ;        ; 6.622  ; Fall       ; clock                                           ;
; md[*]     ; clock                                        ; 5.561  ; 5.298  ; Fall       ; clock                                           ;
;  md[0]    ; clock                                        ; 6.769  ; 6.729  ; Fall       ; clock                                           ;
;  md[1]    ; clock                                        ; 6.165  ; 5.857  ; Fall       ; clock                                           ;
;  md[2]    ; clock                                        ; 6.274  ; 5.950  ; Fall       ; clock                                           ;
;  md[3]    ; clock                                        ; 5.561  ; 5.298  ; Fall       ; clock                                           ;
;  md[4]    ; clock                                        ; 7.795  ; 7.609  ; Fall       ; clock                                           ;
;  md[5]    ; clock                                        ; 5.837  ; 5.640  ; Fall       ; clock                                           ;
;  md[6]    ; clock                                        ; 7.769  ; 7.335  ; Fall       ; clock                                           ;
;  md[7]    ; clock                                        ; 7.410  ; 7.152  ; Fall       ; clock                                           ;
; rb        ; clock                                        ; 8.134  ; 8.004  ; Fall       ; clock                                           ;
; red       ; clock                                        ; 8.230  ; 8.005  ; Fall       ; clock                                           ;
; sound     ; clock                                        ; 8.289  ; 8.159  ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                                      ; 5.795  ;        ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ; 5.795  ;        ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                                      ; 8.633  ; 5.622  ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                                      ; 9.330  ; 8.969  ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                                      ; 9.559  ; 9.151  ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                                      ; 8.915  ; 8.629  ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                                      ; 8.633  ; 8.370  ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                                      ; 8.843  ; 8.484  ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                                      ; 8.904  ; 8.552  ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                                      ; 8.738  ; 8.437  ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                                      ; 8.700  ; 8.413  ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ;        ; 5.622  ; Fall       ; hcnt[8]                                         ;
; sound     ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 10.664 ; 10.629 ; Rise       ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ;
; ram_we    ; clk                                          ;        ; 4.703  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                                          ; 4.413  ;        ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st                 ; 9.388  ; 9.075  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st                 ; 11.141 ; 10.649 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st                 ; 10.504 ; 10.106 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st                 ; 9.388  ; 9.075  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st                 ; 10.331 ; 10.179 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; md[*]     ; clk_cpu    ; 8.338  ; 8.338  ; Rise       ; clk_cpu         ;
;  md[0]    ; clk_cpu    ; 8.338  ; 8.338  ; Rise       ; clk_cpu         ;
;  md[1]    ; clk_cpu    ; 8.364  ; 8.364  ; Rise       ; clk_cpu         ;
;  md[2]    ; clk_cpu    ; 8.364  ; 8.364  ; Rise       ; clk_cpu         ;
;  md[3]    ; clk_cpu    ; 8.604  ; 8.604  ; Rise       ; clk_cpu         ;
;  md[4]    ; clk_cpu    ; 8.957  ; 8.957  ; Rise       ; clk_cpu         ;
;  md[5]    ; clk_cpu    ; 8.957  ; 8.957  ; Rise       ; clk_cpu         ;
;  md[6]    ; clk_cpu    ; 8.965  ; 8.965  ; Rise       ; clk_cpu         ;
;  md[7]    ; clk_cpu    ; 8.965  ; 8.965  ; Rise       ; clk_cpu         ;
; md[*]     ; clock      ; 10.435 ; 10.435 ; Rise       ; clock           ;
;  md[0]    ; clock      ; 10.435 ; 10.435 ; Rise       ; clock           ;
;  md[1]    ; clock      ; 10.461 ; 10.461 ; Rise       ; clock           ;
;  md[2]    ; clock      ; 10.461 ; 10.461 ; Rise       ; clock           ;
;  md[3]    ; clock      ; 10.701 ; 10.701 ; Rise       ; clock           ;
;  md[4]    ; clock      ; 11.054 ; 11.054 ; Rise       ; clock           ;
;  md[5]    ; clock      ; 11.054 ; 11.054 ; Rise       ; clock           ;
;  md[6]    ; clock      ; 11.062 ; 11.062 ; Rise       ; clock           ;
;  md[7]    ; clock      ; 11.062 ; 11.062 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; md[*]     ; clk_cpu    ; 7.540 ; 7.606 ; Rise       ; clk_cpu         ;
;  md[0]    ; clk_cpu    ; 7.540 ; 7.606 ; Rise       ; clk_cpu         ;
;  md[1]    ; clk_cpu    ; 7.565 ; 7.631 ; Rise       ; clk_cpu         ;
;  md[2]    ; clk_cpu    ; 7.565 ; 7.631 ; Rise       ; clk_cpu         ;
;  md[3]    ; clk_cpu    ; 7.796 ; 7.862 ; Rise       ; clk_cpu         ;
;  md[4]    ; clk_cpu    ; 8.135 ; 8.201 ; Rise       ; clk_cpu         ;
;  md[5]    ; clk_cpu    ; 8.135 ; 8.201 ; Rise       ; clk_cpu         ;
;  md[6]    ; clk_cpu    ; 8.143 ; 8.209 ; Rise       ; clk_cpu         ;
;  md[7]    ; clk_cpu    ; 8.143 ; 8.209 ; Rise       ; clk_cpu         ;
; md[*]     ; clock      ; 9.196 ; 9.262 ; Rise       ; clock           ;
;  md[0]    ; clock      ; 9.196 ; 9.262 ; Rise       ; clock           ;
;  md[1]    ; clock      ; 9.221 ; 9.287 ; Rise       ; clock           ;
;  md[2]    ; clock      ; 9.221 ; 9.287 ; Rise       ; clock           ;
;  md[3]    ; clock      ; 9.452 ; 9.518 ; Rise       ; clock           ;
;  md[4]    ; clock      ; 9.791 ; 9.857 ; Rise       ; clock           ;
;  md[5]    ; clock      ; 9.791 ; 9.857 ; Rise       ; clock           ;
;  md[6]    ; clock      ; 9.799 ; 9.865 ; Rise       ; clock           ;
;  md[7]    ; clock      ; 9.799 ; 9.865 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; md[*]     ; clk_cpu    ; 7.823     ; 7.960     ; Rise       ; clk_cpu         ;
;  md[0]    ; clk_cpu    ; 7.823     ; 7.960     ; Rise       ; clk_cpu         ;
;  md[1]    ; clk_cpu    ; 7.860     ; 7.997     ; Rise       ; clk_cpu         ;
;  md[2]    ; clk_cpu    ; 7.860     ; 7.997     ; Rise       ; clk_cpu         ;
;  md[3]    ; clk_cpu    ; 8.042     ; 8.179     ; Rise       ; clk_cpu         ;
;  md[4]    ; clk_cpu    ; 8.542     ; 8.679     ; Rise       ; clk_cpu         ;
;  md[5]    ; clk_cpu    ; 8.542     ; 8.679     ; Rise       ; clk_cpu         ;
;  md[6]    ; clk_cpu    ; 8.543     ; 8.680     ; Rise       ; clk_cpu         ;
;  md[7]    ; clk_cpu    ; 8.543     ; 8.680     ; Rise       ; clk_cpu         ;
; md[*]     ; clock      ; 10.177    ; 10.314    ; Rise       ; clock           ;
;  md[0]    ; clock      ; 10.177    ; 10.314    ; Rise       ; clock           ;
;  md[1]    ; clock      ; 10.214    ; 10.351    ; Rise       ; clock           ;
;  md[2]    ; clock      ; 10.214    ; 10.351    ; Rise       ; clock           ;
;  md[3]    ; clock      ; 10.396    ; 10.533    ; Rise       ; clock           ;
;  md[4]    ; clock      ; 10.896    ; 11.033    ; Rise       ; clock           ;
;  md[5]    ; clock      ; 10.896    ; 11.033    ; Rise       ; clock           ;
;  md[6]    ; clock      ; 10.897    ; 11.034    ; Rise       ; clock           ;
;  md[7]    ; clock      ; 10.897    ; 11.034    ; Rise       ; clock           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; md[*]     ; clk_cpu    ; 7.177     ; 7.177     ; Rise       ; clk_cpu         ;
;  md[0]    ; clk_cpu    ; 7.177     ; 7.177     ; Rise       ; clk_cpu         ;
;  md[1]    ; clk_cpu    ; 7.213     ; 7.213     ; Rise       ; clk_cpu         ;
;  md[2]    ; clk_cpu    ; 7.213     ; 7.213     ; Rise       ; clk_cpu         ;
;  md[3]    ; clk_cpu    ; 7.388     ; 7.388     ; Rise       ; clk_cpu         ;
;  md[4]    ; clk_cpu    ; 7.868     ; 7.868     ; Rise       ; clk_cpu         ;
;  md[5]    ; clk_cpu    ; 7.868     ; 7.868     ; Rise       ; clk_cpu         ;
;  md[6]    ; clk_cpu    ; 7.868     ; 7.868     ; Rise       ; clk_cpu         ;
;  md[7]    ; clk_cpu    ; 7.868     ; 7.868     ; Rise       ; clk_cpu         ;
; md[*]     ; clock      ; 9.109     ; 9.109     ; Rise       ; clock           ;
;  md[0]    ; clock      ; 9.109     ; 9.109     ; Rise       ; clock           ;
;  md[1]    ; clock      ; 9.145     ; 9.145     ; Rise       ; clock           ;
;  md[2]    ; clock      ; 9.145     ; 9.145     ; Rise       ; clock           ;
;  md[3]    ; clock      ; 9.320     ; 9.320     ; Rise       ; clock           ;
;  md[4]    ; clock      ; 9.800     ; 9.800     ; Rise       ; clock           ;
;  md[5]    ; clock      ; 9.800     ; 9.800     ; Rise       ; clock           ;
;  md[6]    ; clock      ; 9.800     ; 9.800     ; Rise       ; clock           ;
;  md[7]    ; clock      ; 9.800     ; 9.800     ; Rise       ; clock           ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                ;
+-------------+-----------------+-------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                      ; Note                                           ;
+-------------+-----------------+-------------------------------------------------+------------------------------------------------+
; 48.61 MHz   ; 48.61 MHz       ; clock                                           ;                                                ;
; 71.69 MHz   ; 71.69 MHz       ; clk_cpu                                         ;                                                ;
; 114.85 MHz  ; 114.85 MHz      ; pll|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 141.26 MHz  ; 141.26 MHz      ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ;                                                ;
; 287.11 MHz  ; 287.11 MHz      ; SPI:SD|Divider:inst|inst                        ;                                                ;
; 403.55 MHz  ; 402.09 MHz      ; hcnt[8]                                         ; limit due to minimum period restriction (tmin) ;
; 1183.43 MHz ; 402.09 MHz      ; spetskeyboard:spetskey|test                     ; limit due to minimum period restriction (tmin) ;
; 1186.24 MHz ; 402.09 MHz      ; spetskeyboard:spetskey|rl_st                    ; limit due to minimum period restriction (tmin) ;
; 1187.65 MHz ; 402.09 MHz      ; spetskeyboard:spetskey|mx_st                    ; limit due to minimum period restriction (tmin) ;
; 1215.07 MHz ; 402.09 MHz      ; SPI:SD|SPIReg:inst1|inst45                      ; limit due to minimum period restriction (tmin) ;
; 1242.24 MHz ; 402.09 MHz      ; SPI:SD|Divider:inst|inst2                       ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; clk_cpu                                         ; -12.948 ; -2614.235     ;
; clock                                           ; -10.430 ; -722.119      ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; -6.079  ; -167.048      ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -4.969  ; -215.018      ;
; SPI:SD|Divider:inst|inst                        ; -3.706  ; -28.770       ;
; hcnt[8]                                         ; -1.478  ; -14.780       ;
; T8080se:VM80|T80:u0|A[10]                       ; -0.993  ; -1.600        ;
; SPI:SD|Divider:inst|inst1                       ; -0.014  ; -0.014        ;
; SPI:SD|SPIReg:inst1|inst42                      ; 0.150   ; 0.000         ;
; spetskeyboard:spetskey|test                     ; 0.155   ; 0.000         ;
; spetskeyboard:spetskey|rl_st                    ; 0.157   ; 0.000         ;
; spetskeyboard:spetskey|mx_st                    ; 0.158   ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45                      ; 0.177   ; 0.000         ;
; SPI:SD|Divider:inst|inst2                       ; 0.195   ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst44                      ; 0.202   ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clock                                           ; -1.374 ; -1.638        ;
; T8080se:VM80|T80:u0|A[10]                       ; -1.134 ; -11.762       ;
; SPI:SD|Divider:inst|inst                        ; -0.980 ; -0.980        ;
; clk_cpu                                         ; -0.806 ; -20.220       ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -0.486 ; -1.422        ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; -0.107 ; -0.308        ;
; SPI:SD|SPIReg:inst1|inst44                      ; 0.051  ; 0.000         ;
; SPI:SD|Divider:inst|inst1                       ; 0.067  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42                      ; 0.068  ; 0.000         ;
; spetskeyboard:spetskey|test                     ; 0.392  ; 0.000         ;
; spetskeyboard:spetskey|rl_st                    ; 0.394  ; 0.000         ;
; spetskeyboard:spetskey|mx_st                    ; 0.395  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45                      ; 0.414  ; 0.000         ;
; SPI:SD|Divider:inst|inst2                       ; 0.432  ; 0.000         ;
; hcnt[8]                                         ; 0.708  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; SPI:SD|Divider:inst|inst   ; -4.097 ; -32.758       ;
; SPI:SD|SPIReg:inst1|inst44 ; -2.998 ; -2.998        ;
; clk_cpu                    ; -2.827 ; -150.658      ;
; SPI:SD|SPIReg:inst1|inst42 ; -2.697 ; -2.697        ;
; SPI:SD|SPIReg:inst1|inst45 ; -2.201 ; -2.201        ;
; clock                      ; -1.345 ; -46.960       ;
; T8080se:VM80|T80:u0|A[10]  ; -0.829 ; -1.615        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; T8080se:VM80|T80:u0|A[10]  ; -3.273 ; -16.999       ;
; SPI:SD|Divider:inst|inst   ; -0.173 ; -0.173        ;
; clock                      ; 0.189  ; 0.000         ;
; clk_cpu                    ; 0.207  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45 ; 2.661  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42 ; 3.077  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst44 ; 3.391  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clock                                           ; -3.201 ; -506.554      ;
; clk_cpu                                         ; -1.487 ; -474.353      ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; -1.487 ; -62.454       ;
; SPI:SD|Divider:inst|inst                        ; -1.487 ; -16.751       ;
; T8080se:VM80|T80:u0|A[10]                       ; -1.487 ; -15.701       ;
; hcnt[8]                                         ; -1.487 ; -14.870       ;
; SPI:SD|Divider:inst|inst1                       ; -1.487 ; -1.487        ;
; SPI:SD|Divider:inst|inst2                       ; -1.487 ; -1.487        ;
; SPI:SD|SPIReg:inst1|inst42                      ; -1.487 ; -1.487        ;
; SPI:SD|SPIReg:inst1|inst44                      ; -1.487 ; -1.487        ;
; SPI:SD|SPIReg:inst1|inst45                      ; -1.487 ; -1.487        ;
; spetskeyboard:spetskey|mx_st                    ; -1.487 ; -1.487        ;
; spetskeyboard:spetskey|rl_st                    ; -1.487 ; -1.487        ;
; spetskeyboard:spetskey|test                     ; -1.487 ; -1.487        ;
; clk                                             ; 9.917  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 14.422 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_cpu'                                                                                                                        ;
+---------+-------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.948 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.876     ;
; -12.763 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.691     ;
; -12.762 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.690     ;
; -12.757 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.685     ;
; -12.732 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.668     ;
; -12.667 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 13.597     ;
; -12.646 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.574     ;
; -12.629 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 13.559     ;
; -12.615 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.543     ;
; -12.612 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.063     ; 13.551     ;
; -12.596 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.067     ; 13.531     ;
; -12.593 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.521     ;
; -12.570 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.496     ;
; -12.567 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.495     ;
; -12.547 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.483     ;
; -12.546 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.482     ;
; -12.541 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.477     ;
; -12.527 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.455     ;
; -12.526 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.454     ;
; -12.464 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.391     ;
; -12.451 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.064     ; 13.389     ;
; -12.432 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.358     ;
; -12.432 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.359     ;
; -12.430 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.358     ;
; -12.430 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.366     ;
; -12.429 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.357     ;
; -12.427 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.063     ; 13.366     ;
; -12.426 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.063     ; 13.365     ;
; -12.424 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.352     ;
; -12.421 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.063     ; 13.360     ;
; -12.413 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.064     ; 13.351     ;
; -12.412 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.348     ;
; -12.385 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.311     ;
; -12.384 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.310     ;
; -12.382 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.310     ;
; -12.381 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.309     ;
; -12.380 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.059     ; 13.323     ;
; -12.379 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.305     ;
; -12.377 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.313     ;
; -12.376 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.304     ;
; -12.349 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.275     ;
; -12.341 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.269     ;
; -12.340 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.268     ;
; -12.335 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.263     ;
; -12.334 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 13.264     ;
; -12.331 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.258     ;
; -12.331 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.061     ; 13.272     ;
; -12.313 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.241     ;
; -12.311 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.247     ;
; -12.310 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.063     ; 13.249     ;
; -12.299 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.226     ;
; -12.296 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 13.226     ;
; -12.293 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.061     ; 13.234     ;
; -12.289 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.217     ;
; -12.288 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.224     ;
; -12.286 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 13.216     ;
; -12.279 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.206     ;
; -12.278 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.205     ;
; -12.273 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.200     ;
; -12.268 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.194     ;
; -12.265 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.193     ;
; -12.263 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.067     ; 13.198     ;
; -12.260 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.056     ; 13.206     ;
; -12.260 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.188     ;
; -12.257 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.063     ; 13.196     ;
; -12.251 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.179     ;
; -12.248 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 13.178     ;
; -12.247 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.173     ;
; -12.247 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.174     ;
; -12.246 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.172     ;
; -12.246 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.173     ;
; -12.245 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 13.175     ;
; -12.243 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.068     ; 13.177     ;
; -12.241 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.167     ;
; -12.241 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.168     ;
; -12.227 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.163     ;
; -12.226 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.162     ;
; -12.224 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|BusA[4]                  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.150     ;
; -12.224 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.152     ;
; -12.221 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.066     ; 13.157     ;
; -12.218 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.069     ; 13.151     ;
; -12.215 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.067     ; 13.150     ;
; -12.215 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.141     ;
; -12.212 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.140     ;
; -12.207 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.072     ; 13.137     ;
; -12.202 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][4] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.130     ;
; -12.194 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.122     ;
; -12.191 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.063     ; 13.130     ;
; -12.183 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 13.112     ;
; -12.174 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.067     ; 13.109     ;
; -12.171 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.099     ;
; -12.164 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.090     ;
; -12.163 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[3][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.067     ; 13.098     ;
; -12.163 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.089     ;
; -12.162 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.089     ;
; -12.158 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.084     ;
; -12.151 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.074     ; 13.079     ;
; -12.151 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.073     ; 13.080     ;
; -12.149 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.076     ; 13.075     ;
; -12.146 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.075     ; 13.073     ;
+---------+-------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                               ;
+---------+---------------------------+----------+---------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+----------+---------------------------+-------------+--------------+------------+------------+
; -10.430 ; metod                     ; dataI[2] ; clock                     ; clock       ; 1.000        ; -0.082     ; 11.350     ;
; -9.785  ; portb1[3]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.185     ; 10.102     ;
; -9.753  ; portb1[4]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.185     ; 10.070     ;
; -9.727  ; porta1[2]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.185     ; 10.044     ;
; -9.666  ; portb1[2]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.186     ; 9.982      ;
; -9.646  ; portc1[1]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.198     ; 9.950      ;
; -9.642  ; portb1[6]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.186     ; 9.958      ;
; -9.631  ; portb1[5]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.185     ; 9.948      ;
; -9.601  ; porta1[1]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.185     ; 9.918      ;
; -9.579  ; porta1[4]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.186     ; 9.895      ;
; -9.504  ; portb1[7]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.186     ; 9.820      ;
; -9.494  ; porta1[3]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.185     ; 9.811      ;
; -9.492  ; portc1[3]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.198     ; 9.796      ;
; -9.383  ; porta1[7]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.185     ; 9.700      ;
; -9.366  ; porta1[0]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.186     ; 9.682      ;
; -9.330  ; portc1[0]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.198     ; 9.634      ;
; -9.313  ; metod                     ; dataI[3] ; clock                     ; clock       ; 1.000        ; -0.080     ; 10.235     ;
; -9.301  ; metod                     ; dataI[1] ; clock                     ; clock       ; 1.000        ; -0.080     ; 10.223     ;
; -9.209  ; porta1[5]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.186     ; 9.525      ;
; -9.201  ; portc1[2]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.198     ; 9.505      ;
; -9.162  ; porta1[6]                 ; dataI[2] ; clock                     ; clock       ; 0.500        ; -0.198     ; 9.466      ;
; -8.751  ; porta1[7]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.183     ; 9.070      ;
; -8.751  ; portb1[5]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.183     ; 9.070      ;
; -8.739  ; portb1[5]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.183     ; 9.058      ;
; -8.729  ; metod                     ; dataI[7] ; clock                     ; clock       ; 1.000        ; -0.081     ; 9.650      ;
; -8.637  ; portb1[3]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.183     ; 8.956      ;
; -8.635  ; portb1[2]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.953      ;
; -8.625  ; portb1[3]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.183     ; 8.944      ;
; -8.614  ; porta1[3]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.183     ; 8.933      ;
; -8.602  ; porta1[3]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.183     ; 8.921      ;
; -8.536  ; metod                     ; dataI[6] ; clock                     ; clock       ; 1.000        ; -0.081     ; 9.457      ;
; -8.512  ; portb1[6]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.830      ;
; -8.485  ; metod                     ; dataI[5] ; clock                     ; clock       ; 1.000        ; -0.082     ; 9.405      ;
; -8.484  ; portb1[5]                 ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.802      ;
; -8.453  ; porta1[1]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.183     ; 8.772      ;
; -8.441  ; porta1[1]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.183     ; 8.760      ;
; -8.436  ; portb1[6]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.754      ;
; -8.420  ; porta1[4]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.738      ;
; -8.419  ; portb1[2]                 ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.185     ; 8.736      ;
; -8.373  ; porta1[4]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.691      ;
; -8.367  ; porta1[5]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.685      ;
; -8.345  ; porta1[7]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.183     ; 8.664      ;
; -8.335  ; porta1[0]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.653      ;
; -8.323  ; metod                     ; dataI[0] ; clock                     ; clock       ; 1.000        ; -0.080     ; 9.245      ;
; -8.286  ; portb1[4]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.183     ; 8.605      ;
; -8.240  ; portb1[5]                 ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.185     ; 8.557      ;
; -8.227  ; porta1[2]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.183     ; 8.546      ;
; -8.209  ; portb1[4]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.183     ; 8.528      ;
; -8.183  ; porta1[2]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.183     ; 8.502      ;
; -8.175  ; portb1[2]                 ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.186     ; 8.491      ;
; -8.174  ; portc1[0]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.196     ; 8.480      ;
; -8.162  ; portc1[0]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.196     ; 8.468      ;
; -8.158  ; portc1[1]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.196     ; 8.464      ;
; -8.156  ; portb1[5]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.474      ;
; -8.146  ; portc1[1]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.196     ; 8.452      ;
; -8.137  ; portb1[3]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.455      ;
; -8.134  ; porta1[6]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.196     ; 8.440      ;
; -8.130  ; portb1[7]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.448      ;
; -8.122  ; porta1[6]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.196     ; 8.428      ;
; -8.119  ; porta1[0]                 ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.185     ; 8.436      ;
; -8.053  ; portb1[7]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.371      ;
; -8.043  ; portc1[3]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.196     ; 8.349      ;
; -8.030  ; porta1[3]                 ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.348      ;
; -8.028  ; portb1[3]                 ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.346      ;
; -8.028  ; portb1[2]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.346      ;
; -8.027  ; portb1[2]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.185     ; 8.344      ;
; -7.993  ; portb1[7]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.185     ; 8.310      ;
; -7.968  ; portc1[2]                 ; dataI[3] ; clock                     ; clock       ; 0.500        ; -0.196     ; 8.274      ;
; -7.953  ; porta1[1]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.271      ;
; -7.926  ; portc1[1]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.197     ; 8.231      ;
; -7.896  ; portb1[6]                 ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.185     ; 8.213      ;
; -7.880  ; portc1[2]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.196     ; 8.186      ;
; -7.875  ; porta1[0]                 ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.186     ; 8.191      ;
; -7.833  ; porta1[4]                 ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.185     ; 8.150      ;
; -7.822  ; portc1[0]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.197     ; 8.127      ;
; -7.787  ; AddrSelector:AS|inst11    ; dataI[1] ; T8080se:VM80|T80:u0|A[10] ; clock       ; 0.500        ; -2.437     ; 5.852      ;
; -7.786  ; porta1[3]                 ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.185     ; 8.103      ;
; -7.784  ; portb1[3]                 ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.185     ; 8.101      ;
; -7.769  ; portc1[1]                 ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.197     ; 8.074      ;
; -7.758  ; porta1[5]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.076      ;
; -7.728  ; porta1[0]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.184     ; 8.046      ;
; -7.727  ; porta1[0]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.185     ; 8.044      ;
; -7.724  ; metod                     ; dataI[4] ; clock                     ; clock       ; 1.000        ; -0.082     ; 8.644      ;
; -7.717  ; portc1[3]                 ; dataI[1] ; clock                     ; clock       ; 0.500        ; -0.196     ; 8.023      ;
; -7.698  ; porta1[5]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.185     ; 8.015      ;
; -7.678  ; portb1[3]                 ; dataI[0] ; clock                     ; clock       ; 0.500        ; -0.183     ; 7.997      ;
; -7.667  ; porta1[7]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.184     ; 7.985      ;
; -7.664  ; portb1[4]                 ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.184     ; 7.982      ;
; -7.661  ; portb1[6]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.185     ; 7.978      ;
; -7.655  ; portc1[3]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.197     ; 7.960      ;
; -7.652  ; portb1[6]                 ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.186     ; 7.968      ;
; -7.646  ; portb1[4]                 ; dataI[0] ; clock                     ; clock       ; 0.500        ; -0.183     ; 7.965      ;
; -7.638  ; porta1[2]                 ; dataI[7] ; clock                     ; clock       ; 0.500        ; -0.184     ; 7.956      ;
; -7.621  ; T8080se:VM80|T80:u0|A[15] ; dataI[1] ; clk_cpu                   ; clock       ; 0.500        ; 1.086      ; 9.209      ;
; -7.620  ; porta1[2]                 ; dataI[0] ; clock                     ; clock       ; 0.500        ; -0.183     ; 7.939      ;
; -7.606  ; porta1[3]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.184     ; 7.924      ;
; -7.598  ; porta1[4]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.185     ; 7.915      ;
; -7.589  ; porta1[4]                 ; dataI[5] ; clock                     ; clock       ; 0.500        ; -0.186     ; 7.905      ;
; -7.587  ; portc1[2]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.197     ; 7.892      ;
; -7.557  ; porta1[6]                 ; dataI[6] ; clock                     ; clock       ; 0.500        ; -0.197     ; 7.862      ;
+---------+---------------------------+----------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -6.079 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 7.008      ;
; -6.079 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 7.008      ;
; -6.078 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 7.007      ;
; -6.077 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 7.006      ;
; -6.076 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 7.005      ;
; -6.071 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.075     ; 6.998      ;
; -6.071 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.075     ; 6.998      ;
; -6.070 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.075     ; 6.997      ;
; -6.069 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.075     ; 6.996      ;
; -6.068 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.075     ; 6.995      ;
; -5.880 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.809      ;
; -5.880 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.809      ;
; -5.879 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.808      ;
; -5.878 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.807      ;
; -5.877 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.806      ;
; -5.748 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.677      ;
; -5.748 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.677      ;
; -5.747 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.676      ;
; -5.746 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.675      ;
; -5.745 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.674      ;
; -5.700 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.063     ; 6.639      ;
; -5.661 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.063     ; 6.600      ;
; -5.641 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.562      ;
; -5.639 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.560      ;
; -5.633 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.083     ; 6.552      ;
; -5.631 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.083     ; 6.550      ;
; -5.616 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.063     ; 6.555      ;
; -5.529 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.063     ; 6.468      ;
; -5.442 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.363      ;
; -5.440 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.361      ;
; -5.422 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.063     ; 6.361      ;
; -5.367 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.288      ;
; -5.367 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.288      ;
; -5.367 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.288      ;
; -5.365 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.286      ;
; -5.363 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.284      ;
; -5.359 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.083     ; 6.278      ;
; -5.359 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.083     ; 6.278      ;
; -5.359 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.083     ; 6.278      ;
; -5.357 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.278      ;
; -5.357 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.083     ; 6.276      ;
; -5.356 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.277      ;
; -5.355 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.083     ; 6.274      ;
; -5.350 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.271      ;
; -5.350 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.271      ;
; -5.349 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.083     ; 6.268      ;
; -5.348 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.083     ; 6.267      ;
; -5.342 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.083     ; 6.261      ;
; -5.342 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.083     ; 6.261      ;
; -5.341 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.063     ; 6.280      ;
; -5.326 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.063     ; 6.265      ;
; -5.310 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.231      ;
; -5.308 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.229      ;
; -5.198 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.063     ; 6.137      ;
; -5.168 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.089      ;
; -5.168 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.089      ;
; -5.168 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.089      ;
; -5.166 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.087      ;
; -5.164 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.085      ;
; -5.160 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.089      ;
; -5.160 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.089      ;
; -5.159 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.088      ;
; -5.158 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.087      ;
; -5.158 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.079      ;
; -5.157 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 6.086      ;
; -5.157 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.078      ;
; -5.151 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.072      ;
; -5.151 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 6.072      ;
; -5.115 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.071     ; 6.046      ;
; -5.104 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.063     ; 6.043      ;
; -5.084 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.063     ; 6.023      ;
; -5.078 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.071     ; 6.009      ;
; -5.069 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.072     ; 5.999      ;
; -5.069 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.072     ; 5.999      ;
; -5.069 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.072     ; 5.999      ;
; -5.069 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.072     ; 5.999      ;
; -5.069 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.072     ; 5.999      ;
; -5.060 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 5.989      ;
; -5.060 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 5.989      ;
; -5.059 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 5.988      ;
; -5.058 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.080     ; 5.980      ;
; -5.058 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.080     ; 5.980      ;
; -5.058 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.080     ; 5.980      ;
; -5.058 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.080     ; 5.980      ;
; -5.058 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.080     ; 5.980      ;
; -5.058 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.080     ; 5.980      ;
; -5.058 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.080     ; 5.980      ;
; -5.058 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.080     ; 5.980      ;
; -5.058 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.080     ; 5.980      ;
; -5.058 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.080     ; 5.980      ;
; -5.058 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.080     ; 5.980      ;
; -5.058 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 5.987      ;
; -5.057 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.073     ; 5.986      ;
; -5.036 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 5.957      ;
; -5.036 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 5.957      ;
; -5.036 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 5.957      ;
; -5.034 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 5.955      ;
; -5.032 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 5.953      ;
; -5.026 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 5.947      ;
; -5.025 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.081     ; 5.946      ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                  ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -4.969 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[8][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.651     ; 3.261      ;
; -4.856 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[10][3] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.651     ; 3.148      ;
; -4.853 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[11][2] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.653     ; 3.143      ;
; -4.851 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[10][1] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.677     ; 3.117      ;
; -4.780 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[2][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.621     ; 3.102      ;
; -4.640 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[9][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.678     ; 2.905      ;
; -4.561 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[0][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.677     ; 2.827      ;
; -4.523 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[5][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.645     ; 2.821      ;
; -4.509 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[5][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.678     ; 2.774      ;
; -4.505 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[0][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.653     ; 2.795      ;
; -4.484 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[3][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.678     ; 2.749      ;
; -4.455 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[1][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.619     ; 2.779      ;
; -4.419 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[4][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.678     ; 2.684      ;
; -4.392 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[11][5] ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.642     ; 2.693      ;
; -4.389 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[2][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.674     ; 2.658      ;
; -4.368 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[1][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.678     ; 2.633      ;
; -4.366 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[6][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.677     ; 2.632      ;
; -4.329 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[10][5] ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.645     ; 2.627      ;
; -4.317 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[9][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.658     ; 2.602      ;
; -4.286 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[1][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.670     ; 2.559      ;
; -4.280 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[11][3] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.651     ; 2.572      ;
; -4.268 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[5][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.675     ; 2.536      ;
; -4.264 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[8][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.675     ; 2.532      ;
; -4.264 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[8][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.675     ; 2.532      ;
; -4.264 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[9][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.675     ; 2.532      ;
; -4.263 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[7][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.675     ; 2.531      ;
; -4.262 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[7][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.675     ; 2.530      ;
; -4.248 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[10][2] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.651     ; 2.540      ;
; -4.239 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[2][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.670     ; 2.512      ;
; -4.203 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[7][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.668     ; 2.478      ;
; -4.158 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[3][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.678     ; 2.423      ;
; -4.154 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[0][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.678     ; 2.419      ;
; -4.145 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[5][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.677     ; 2.411      ;
; -4.139 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[9][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.690     ; 2.392      ;
; -4.021 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[4][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.670     ; 2.294      ;
; -3.996 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[8][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.626     ; 2.313      ;
; -3.946 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[4][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.653     ; 2.236      ;
; -3.901 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[11][1] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.690     ; 2.154      ;
; -3.860 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[3][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.621     ; 2.182      ;
; -3.831 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[7][0]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.636     ; 2.138      ;
; -3.830 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[3][0]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.636     ; 2.137      ;
; -3.827 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[6][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.627     ; 2.143      ;
; -3.826 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[7][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.627     ; 2.142      ;
; -3.689 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[6][0]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.627     ; 2.005      ;
; -3.688 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[2][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.653     ; 1.978      ;
; -3.685 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[6][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.653     ; 1.975      ;
; -3.676 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[1][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.653     ; 1.966      ;
; -3.667 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[3][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.653     ; 1.957      ;
; -3.630 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[4][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.627     ; 1.946      ;
; -3.474 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[0][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.627     ; 1.790      ;
; -3.452 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[6][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.651     ; 1.744      ;
; -0.380 ; clock                                                            ; clock                                    ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.217      ; 0.770      ;
; -0.346 ; clock                                                            ; clock                                    ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.217      ; 0.736      ;
; -0.318 ; spetskeyboard:spetskey|mx_st                                     ; spetskeyboard:spetskey|mx_st             ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.244      ; 0.745      ;
; -0.318 ; spetskeyboard:spetskey|test                                      ; spetskeyboard:spetskey|test              ; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.244      ; 0.745      ;
; -0.305 ; spetskeyboard:spetskey|mx_st                                     ; spetskeyboard:spetskey|mx_st             ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.244      ; 0.732      ;
; -0.305 ; spetskeyboard:spetskey|test                                      ; spetskeyboard:spetskey|test              ; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; 0.244      ; 0.732      ;
; 20.704 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.073     ; 8.636      ;
; 20.727 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.060     ; 8.626      ;
; 21.024 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[5][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.099     ; 8.290      ;
; 21.645 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.050     ; 7.718      ;
; 21.733 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[8][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.095     ; 7.585      ;
; 21.756 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 7.574      ;
; 21.756 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[8][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.082     ; 7.575      ;
; 21.955 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[7][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 7.375      ;
; 22.055 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[4][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.094     ; 7.264      ;
; 22.078 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[4][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.081     ; 7.254      ;
; 22.088 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.075     ; 7.250      ;
; 22.099 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.099     ; 7.215      ;
; 22.135 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 7.195      ;
; 22.170 ; spetskeyboard:spetskey|sp_kb[3]                                  ; spetskeyboard:spetskey|keymatrixa[11][4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.048     ; 7.195      ;
; 22.334 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[7][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.083     ; 6.996      ;
; 22.364 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.097     ; 6.952      ;
; 22.379 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.962      ;
; 22.429 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.912      ;
; 22.462 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[5][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.879      ;
; 22.487 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[5][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 6.842      ;
; 22.497 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[11][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.097     ; 6.819      ;
; 22.497 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|rl_st             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.097     ; 6.819      ;
; 22.499 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.096     ; 6.818      ;
; 22.499 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.096     ; 6.818      ;
; 22.563 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[7][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.097     ; 6.753      ;
; 22.580 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.074     ; 6.759      ;
; 22.585 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[10][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.756      ;
; 22.629 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[7][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.097     ; 6.687      ;
; 22.630 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[9][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.097     ; 6.686      ;
; 22.649 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[5][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.085     ; 6.679      ;
; 22.652 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[1][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.050     ; 6.711      ;
; 22.674 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[8][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.667      ;
; 22.677 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.103     ; 6.633      ;
; 22.739 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 6.590      ;
; 22.748 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[5][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.097     ; 6.568      ;
; 22.755 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[5][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.586      ;
; 22.770 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.075     ; 6.568      ;
; 22.811 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[0][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.075     ; 6.527      ;
; 22.827 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.099     ; 6.487      ;
; 22.854 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.098     ; 6.461      ;
; 22.893 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.084     ; 6.436      ;
; 22.903 ; spetskeyboard:spetskey|sp_kb[7]                                  ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.070     ; 6.440      ;
; 22.913 ; spetskeyboard:spetskey|sp_kb[6]                                  ; spetskeyboard:spetskey|keymatrixa[10][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.072     ; 6.428      ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst'                                                                                                                              ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -3.706 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.833      ; 7.541      ;
; -3.673 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.833      ; 7.508      ;
; -3.584 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.836      ; 7.422      ;
; -3.556 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.414      ;
; -3.551 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.836      ; 7.389      ;
; -3.523 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.381      ;
; -3.521 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.833      ; 7.356      ;
; -3.510 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 7.044      ;
; -3.483 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 7.017      ;
; -3.475 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 7.009      ;
; -3.452 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.302      ;
; -3.441 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 6.975      ;
; -3.419 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.269      ;
; -3.401 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.833      ; 7.236      ;
; -3.399 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.836      ; 7.237      ;
; -3.388 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 6.925      ;
; -3.371 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.229      ;
; -3.361 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 6.898      ;
; -3.360 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.917      ;
; -3.353 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 6.890      ;
; -3.350 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.833      ; 7.185      ;
; -3.333 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.890      ;
; -3.330 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.188      ;
; -3.325 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.882      ;
; -3.325 ; SPI:SD|SPIReg:inst1|inst5~latch  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.458     ; 2.369      ;
; -3.319 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 6.856      ;
; -3.303 ; SPI:SD|SPIReg:inst1|inst6~latch  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.689     ; 2.116      ;
; -3.299 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.149      ;
; -3.297 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.155      ;
; -3.291 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.848      ;
; -3.290 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 6.824      ;
; -3.279 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.836      ; 7.117      ;
; -3.278 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.833      ; 7.113      ;
; -3.267 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.117      ;
; -3.266 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.116      ;
; -3.256 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.805      ;
; -3.251 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.109      ;
; -3.240 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.098      ;
; -3.229 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.778      ;
; -3.229 ; SPI:SD|SPIReg:inst1|inst14~latch ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.455     ; 2.276      ;
; -3.228 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.836      ; 7.066      ;
; -3.221 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.770      ;
; -3.207 ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.065      ;
; -3.200 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.058      ;
; -3.192 ; SPI:SD|SPIReg:inst1|inst7~latch  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.690     ; 2.004      ;
; -3.187 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.736      ;
; -3.175 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 6.709      ;
; -3.171 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 6.705      ;
; -3.168 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 6.705      ;
; -3.156 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.836      ; 6.994      ;
; -3.147 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 6.997      ;
; -3.145 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.003      ;
; -3.140 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.697      ;
; -3.134 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.691      ;
; -3.128 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 6.986      ;
; -3.114 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 6.964      ;
; -3.107 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.664      ;
; -3.103 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.652      ;
; -3.099 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.656      ;
; -3.096 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 6.946      ;
; -3.076 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.625      ;
; -3.068 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.617      ;
; -3.065 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.622      ;
; -3.055 ; T8080se:VM80|T80:u0|A[6]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 6.913      ;
; -3.053 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 6.590      ;
; -3.049 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 6.586      ;
; -3.044 ; T8080se:VM80|T80:u0|A[9]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.601      ;
; -3.036 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.585      ;
; -3.034 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.583      ;
; -3.029 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.553      ; 6.594      ;
; -3.025 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.582      ;
; -3.025 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 6.883      ;
; -3.024 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 6.874      ;
; -3.021 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.578      ;
; -3.017 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.574      ;
; -3.009 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.566      ;
; -2.998 ; SPI:SD|SPIReg:inst1|inst23~latch ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.610     ; 1.890      ;
; -2.994 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 6.844      ;
; -2.975 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.532      ;
; -2.974 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 6.832      ;
; -2.943 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 6.793      ;
; -2.935 ; T8080se:VM80|T80:u0|A[3]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 6.793      ;
; -2.930 ; SPI:SD|SPIReg:inst1|inst17~latch ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.416     ; 2.016      ;
; -2.921 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.470      ;
; -2.917 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.466      ;
; -2.914 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.471      ;
; -2.907 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.556      ; 6.475      ;
; -2.902 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 6.760      ;
; -2.884 ; T8080se:VM80|T80:u0|A[7]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 6.742      ;
; -2.883 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.432      ;
; -2.879 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.576      ; 6.467      ;
; -2.877 ; SPI:SD|SPIReg:inst1|inst20~latch ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -1.612     ; 1.767      ;
; -2.871 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 6.721      ;
; -2.824 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.381      ;
; -2.812 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 6.670      ;
; -2.799 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.356      ;
; -2.795 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 6.352      ;
; -2.775 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.568      ; 6.355      ;
; -2.768 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.317      ;
; -2.764 ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 6.313      ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'hcnt[8]'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.478 ; vcnt[3]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.409      ;
; -1.478 ; vcnt[3]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.409      ;
; -1.478 ; vcnt[3]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.409      ;
; -1.478 ; vcnt[3]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.409      ;
; -1.478 ; vcnt[3]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.409      ;
; -1.478 ; vcnt[3]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.409      ;
; -1.478 ; vcnt[3]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.409      ;
; -1.478 ; vcnt[3]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.409      ;
; -1.478 ; vcnt[3]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.409      ;
; -1.478 ; vcnt[3]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.409      ;
; -1.463 ; vcnt[1]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.394      ;
; -1.463 ; vcnt[1]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.394      ;
; -1.463 ; vcnt[1]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.394      ;
; -1.463 ; vcnt[1]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.394      ;
; -1.463 ; vcnt[1]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.394      ;
; -1.463 ; vcnt[1]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.394      ;
; -1.463 ; vcnt[1]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.394      ;
; -1.463 ; vcnt[1]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.394      ;
; -1.463 ; vcnt[1]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.394      ;
; -1.463 ; vcnt[1]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.394      ;
; -1.372 ; vcnt[7]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.303      ;
; -1.372 ; vcnt[7]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.303      ;
; -1.372 ; vcnt[7]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.303      ;
; -1.372 ; vcnt[7]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.303      ;
; -1.372 ; vcnt[7]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.303      ;
; -1.372 ; vcnt[7]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.303      ;
; -1.372 ; vcnt[7]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.303      ;
; -1.372 ; vcnt[7]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.303      ;
; -1.372 ; vcnt[7]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.303      ;
; -1.372 ; vcnt[7]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.303      ;
; -1.367 ; vcnt[4]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.298      ;
; -1.367 ; vcnt[4]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.298      ;
; -1.367 ; vcnt[4]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.298      ;
; -1.367 ; vcnt[4]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.298      ;
; -1.367 ; vcnt[4]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.298      ;
; -1.367 ; vcnt[4]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.298      ;
; -1.367 ; vcnt[4]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.298      ;
; -1.367 ; vcnt[4]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.298      ;
; -1.367 ; vcnt[4]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.298      ;
; -1.367 ; vcnt[4]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.298      ;
; -1.307 ; vcnt[2]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.238      ;
; -1.307 ; vcnt[2]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.238      ;
; -1.307 ; vcnt[2]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.238      ;
; -1.307 ; vcnt[2]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.238      ;
; -1.307 ; vcnt[2]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.238      ;
; -1.307 ; vcnt[2]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.238      ;
; -1.307 ; vcnt[2]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.238      ;
; -1.307 ; vcnt[2]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.238      ;
; -1.307 ; vcnt[2]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.238      ;
; -1.307 ; vcnt[2]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.238      ;
; -1.237 ; vcnt[0]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.168      ;
; -1.223 ; vcnt[8]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.154      ;
; -1.223 ; vcnt[8]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.154      ;
; -1.223 ; vcnt[8]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.154      ;
; -1.223 ; vcnt[8]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.154      ;
; -1.223 ; vcnt[8]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.154      ;
; -1.223 ; vcnt[8]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.154      ;
; -1.223 ; vcnt[8]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.154      ;
; -1.223 ; vcnt[8]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.154      ;
; -1.223 ; vcnt[8]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.154      ;
; -1.223 ; vcnt[8]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.154      ;
; -1.198 ; vcnt[6]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.129      ;
; -1.198 ; vcnt[6]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.129      ;
; -1.198 ; vcnt[6]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.129      ;
; -1.198 ; vcnt[6]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.129      ;
; -1.198 ; vcnt[6]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.129      ;
; -1.198 ; vcnt[6]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.129      ;
; -1.198 ; vcnt[6]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.129      ;
; -1.198 ; vcnt[6]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.129      ;
; -1.198 ; vcnt[6]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.129      ;
; -1.198 ; vcnt[6]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.129      ;
; -1.144 ; vcnt[9]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.075      ;
; -1.144 ; vcnt[9]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.075      ;
; -1.144 ; vcnt[9]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.075      ;
; -1.144 ; vcnt[9]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.075      ;
; -1.144 ; vcnt[9]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.075      ;
; -1.144 ; vcnt[9]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.075      ;
; -1.144 ; vcnt[9]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.075      ;
; -1.144 ; vcnt[9]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.075      ;
; -1.144 ; vcnt[9]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.075      ;
; -1.144 ; vcnt[9]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.075      ;
; -1.112 ; vcnt[0]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.043      ;
; -1.111 ; vcnt[0]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 2.042      ;
; -1.055 ; vcnt[5]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.986      ;
; -1.055 ; vcnt[5]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.986      ;
; -1.055 ; vcnt[5]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.986      ;
; -1.055 ; vcnt[5]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.986      ;
; -1.055 ; vcnt[5]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.986      ;
; -1.055 ; vcnt[5]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.986      ;
; -1.055 ; vcnt[5]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.986      ;
; -1.055 ; vcnt[5]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.986      ;
; -1.055 ; vcnt[5]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.986      ;
; -1.055 ; vcnt[5]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.986      ;
; -0.986 ; vcnt[0]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.917      ;
; -0.985 ; vcnt[0]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.916      ;
; -0.860 ; vcnt[0]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.791      ;
; -0.859 ; vcnt[0]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.790      ;
; -0.734 ; vcnt[0]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.665      ;
; -0.733 ; vcnt[0]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.664      ;
; -0.214 ; vcnt[0]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.071     ; 1.145      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                          ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; -0.993 ; T8080se:VM80|T80:u0|IR[0]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.063      ; 4.058      ;
; -0.923 ; T8080se:VM80|T80:u0|IR[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.063      ; 3.988      ;
; -0.863 ; T8080se:VM80|T80:u0|MCycle[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.065      ; 3.930      ;
; -0.859 ; T8080se:VM80|T80:u0|IR[4]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.063      ; 3.924      ;
; -0.818 ; T8080se:VM80|T80:u0|IR[5]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.063      ; 3.883      ;
; -0.795 ; T8080se:VM80|T80:u0|IR[2]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.061      ; 3.858      ;
; -0.740 ; T8080se:VM80|T80:u0|TState[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.070      ; 3.812      ;
; -0.705 ; T8080se:VM80|T80:u0|MCycle[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.065      ; 3.772      ;
; -0.690 ; T8080se:VM80|T80:u0|MCycle[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.063      ; 3.755      ;
; -0.678 ; T8080se:VM80|T80:u0|IR[3]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.063      ; 3.743      ;
; -0.623 ; T8080se:VM80|T80:u0|TState[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.070      ; 3.695      ;
; -0.607 ; T8080se:VM80|T80:u0|A[0]         ; AddrSelector:AS|inst9            ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.589      ; 5.198      ;
; -0.481 ; T8080se:VM80|T80:u0|TState[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.051      ; 3.534      ;
; -0.460 ; T8080se:VM80|T80:u0|IR[7]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.061      ; 3.523      ;
; -0.249 ; T8080se:VM80|T80:u0|IR[6]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.059      ; 3.310      ;
; -0.014 ; T8080se:VM80|T80:u0|DO[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.066      ; 3.082      ;
; 0.003  ; T8080se:VM80|T80:u0|DO[0]        ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.076      ; 3.075      ;
; 0.017  ; sd_i[2]                          ; SPI:SD|SPIReg:inst1|inst7~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.502      ; 1.762      ;
; 0.022  ; T8080se:VM80|T80:u0|TState[2]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.075      ; 3.055      ;
; 0.073  ; sd_i[1]                          ; SPI:SD|SPIReg:inst1|inst6~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.500      ; 1.699      ;
; 0.109  ; sd_i[3]                          ; SPI:SD|SPIReg:inst1|inst14~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.271      ; 1.726      ;
; 0.154  ; sd_i[0]                          ; SPI:SD|SPIReg:inst1|inst5~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.271      ; 1.688      ;
; 0.172  ; T8080se:VM80|T80:u0|TState[0]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.056      ; 2.886      ;
; 0.185  ; T8080se:VM80|T80:u0|A[1]         ; AddrSelector:AS|inst11           ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.065      ; 2.882      ;
; 0.186  ; sd_i[4]                          ; SPI:SD|SPIReg:inst1|inst17~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.281      ; 1.647      ;
; 0.213  ; sd_i[1]                          ; SPI:SD|inst24                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.246      ; 1.035      ;
; 0.240  ; T8080se:VM80|T80:u0|TState[1]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.075      ; 2.837      ;
; 0.296  ; sd_i[5]                          ; SPI:SD|SPIReg:inst1|inst20~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.446      ; 1.585      ;
; 0.327  ; sd_i[7]                          ; SPI:SD|SPIReg:inst1|inst26~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.282      ; 1.691      ;
; 0.525  ; sd_i[6]                          ; SPI:SD|SPIReg:inst1|inst23~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 2.444      ; 1.657      ;
; 0.658  ; sd_i[0]                          ; SPI:SD|inst21                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.949      ; 3.293      ;
; 0.682  ; sd_i[2]                          ; SPI:SD|inst28                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.964      ; 3.284      ;
; 0.707  ; sd_i[3]                          ; SPI:SD|inst33                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.964      ; 3.259      ;
; 0.872  ; spetskeyboard:spetskey|mx_st_key ; page[0]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.285      ; 3.425      ;
; 0.993  ; spetskeyboard:spetskey|mx_st_key ; page[1]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 3.280      ; 3.299      ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst1'                                                                                                         ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.014 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 0.500        ; 1.046      ; 1.822      ;
; 0.451  ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 1.000        ; 1.046      ; 1.857      ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.150 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 0.500        ; 1.231      ; 1.843      ;
; 0.622 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 1.000        ; 1.231      ; 1.871      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spetskeyboard:spetskey|test'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.155 ; spetskeyboard:spetskey|test_key ; spetskeyboard:spetskey|test_key ; spetskeyboard:spetskey|test ; spetskeyboard:spetskey|test ; 1.000        ; -0.097     ; 0.770      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spetskeyboard:spetskey|rl_st'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.157 ; spetskeyboard:spetskey|rl_key ; spetskeyboard:spetskey|rl_key ; spetskeyboard:spetskey|rl_st ; spetskeyboard:spetskey|rl_st ; 1.000        ; -0.095     ; 0.770      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spetskeyboard:spetskey|mx_st'                                                                                                                         ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.158 ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st ; spetskeyboard:spetskey|mx_st ; 1.000        ; -0.094     ; 0.770      ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.177 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; 1.000        ; -0.075     ; 0.770      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst2'                                                                                                        ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.195 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; 1.000        ; -0.057     ; 0.770      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.202 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 0.500        ; 0.930      ; 1.490      ;
; 0.666 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 1.000        ; 0.930      ; 1.526      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                          ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.374 ; spetskeyboard:spetskey|turbo_key                                                                ; clk_cpu                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.009      ; 1.920      ;
; -0.135 ; hcnt[8]                                                                                         ; hsync                                                                                                            ; hcnt[8]                                         ; clock       ; 0.000        ; 3.251      ; 3.571      ;
; -0.129 ; hcnt[8]                                                                                         ; screen_pre                                                                                                       ; hcnt[8]                                         ; clock       ; 0.000        ; 3.251      ; 3.577      ;
; 0.110  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[2]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.251      ; 3.816      ;
; 0.110  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[3]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.251      ; 3.816      ;
; 0.115  ; hcnt[8]                                                                                         ; hcnt[8]                                                                                                          ; hcnt[8]                                         ; clock       ; 0.000        ; 3.250      ; 3.820      ;
; 0.144  ; hcnt[8]                                                                                         ; hcnt[8]                                                                                                          ; hcnt[8]                                         ; clock       ; -0.500       ; 3.250      ; 3.349      ;
; 0.164  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[0]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.251      ; 3.870      ;
; 0.164  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[1]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.251      ; 3.870      ;
; 0.175  ; SPI:SD|Divider:inst|inst                                                                        ; SPI:SD|Divider:inst|inst                                                                                         ; SPI:SD|Divider:inst|inst                        ; clock       ; 0.000        ; 3.125      ; 3.755      ;
; 0.208  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[4]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.223      ; 3.886      ;
; 0.208  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[7]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.223      ; 3.886      ;
; 0.231  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[6]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.246      ; 3.932      ;
; 0.231  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[5]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.246      ; 3.932      ;
; 0.269  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.493      ; 4.252      ;
; 0.271  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.486      ; 4.247      ;
; 0.273  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a30~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.492      ; 4.255      ;
; 0.286  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.493      ; 4.269      ;
; 0.289  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.486      ; 4.265      ;
; 0.304  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.492      ; 4.286      ;
; 0.316  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.486      ; 4.292      ;
; 0.318  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.485      ; 4.293      ;
; 0.328  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.507      ; 4.325      ;
; 0.333  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[2]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.251      ; 3.539      ;
; 0.333  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[3]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.251      ; 3.539      ;
; 0.338  ; hcnt[8]                                                                                         ; screen_pre                                                                                                       ; hcnt[8]                                         ; clock       ; -0.500       ; 3.251      ; 3.544      ;
; 0.347  ; hcnt[8]                                                                                         ; hsync                                                                                                            ; hcnt[8]                                         ; clock       ; -0.500       ; 3.251      ; 3.553      ;
; 0.397  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[0]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.251      ; 3.603      ;
; 0.397  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[1]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.251      ; 3.603      ;
; 0.400  ; del[2]                                                                                          ; del[2]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; del[1]                                                                                          ; del[1]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.074      ; 0.669      ;
; 0.401  ; hsync                                                                                           ; hsync                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; vsync                                                                                           ; vsync                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.403  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[6]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.246      ; 3.604      ;
; 0.403  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[5]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.246      ; 3.604      ;
; 0.404  ; metod                                                                                           ; metod                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.070      ; 0.669      ;
; 0.410  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[4]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.223      ; 3.588      ;
; 0.410  ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[7]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; -0.500       ; 3.223      ; 3.588      ;
; 0.415  ; del[0]                                                                                          ; del[0]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.074      ; 0.684      ;
; 0.425  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.502      ; 4.417      ;
; 0.434  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.987      ; 2.171      ;
; 0.449  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.987      ; 2.186      ;
; 0.455  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.501      ; 4.446      ;
; 0.456  ; del[1]                                                                                          ; del[2]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.074      ; 0.725      ;
; 0.468  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.990      ; 2.208      ;
; 0.468  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.721      ; 1.939      ;
; 0.468  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.989      ; 2.207      ;
; 0.473  ; del[1]                                                                                          ; clk_cpu                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.074      ; 0.742      ;
; 0.506  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.718      ; 1.974      ;
; 0.511  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a4~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.718      ; 1.979      ;
; 0.513  ; T8080se:VM80|T80:u0|A[7]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.012      ; 2.275      ;
; 0.519  ; T8080se:VM80|T80:u0|A[7]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 2.002      ; 2.271      ;
; 0.521  ; T8080se:VM80|T80:u0|A[2]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.004      ; 2.275      ;
; 0.521  ; T8080se:VM80|T80:u0|A[2]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.005      ; 2.276      ;
; 0.525  ; T8080se:VM80|T80:u0|A[7]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.010      ; 2.285      ;
; 0.545  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.004      ; 2.299      ;
; 0.551  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.003      ; 2.304      ;
; 0.555  ; T8080se:VM80|T80:u0|A[7]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.000      ; 2.305      ;
; 0.557  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.002      ; 2.309      ;
; 0.559  ; T8080se:VM80|T80:u0|A[7]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 2.007      ; 2.316      ;
; 0.566  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.720      ; 2.036      ;
; 0.570  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.720      ; 2.040      ;
; 0.576  ; T8080se:VM80|T80:u0|A[2]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.988      ; 2.314      ;
; 0.593  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.715      ; 2.058      ;
; 0.603  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.003      ; 2.356      ;
; 0.610  ; vcnt[4]                                                                                         ; vsync                                                                                                            ; hcnt[8]                                         ; clock       ; -0.500       ; 0.675      ; 1.000      ;
; 0.613  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.720      ; 2.083      ;
; 0.619  ; SPI:SD|Divider:inst|inst                                                                        ; SPI:SD|Divider:inst|inst                                                                                         ; SPI:SD|Divider:inst|inst                        ; clock       ; -0.500       ; 3.125      ; 3.699      ;
; 0.620  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.505      ; 4.615      ;
; 0.621  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[3]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.124      ; 4.200      ;
; 0.621  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[5]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.124      ; 4.200      ;
; 0.622  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.508      ; 4.620      ;
; 0.622  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[4]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.124      ; 4.201      ;
; 0.625  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.488      ; 4.603      ;
; 0.628  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a6~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.506      ; 4.624      ;
; 0.629  ; vcnt[3]                                                                                         ; vsync                                                                                                            ; hcnt[8]                                         ; clock       ; -0.500       ; 0.675      ; 1.019      ;
; 0.629  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a4~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 2.003      ; 2.382      ;
; 0.629  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.491      ; 4.610      ;
; 0.638  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.494      ; 4.622      ;
; 0.647  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.714      ; 2.111      ;
; 0.648  ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[1] ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[1]              ; clock                                           ; clock       ; 0.000        ; 0.069      ; 0.912      ;
; 0.650  ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[0] ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[0]              ; clock                                           ; clock       ; 0.000        ; 0.069      ; 0.914      ;
; 0.651  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.714      ; 2.115      ;
; 0.654  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.490      ; 4.634      ;
; 0.654  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.484      ; 4.628      ;
; 0.665  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a2~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.728      ; 2.143      ;
; 0.666  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.487      ; 4.643      ;
; 0.667  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.485      ; 4.642      ;
; 0.670  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 3.492      ; 4.652      ;
; 0.678  ; T8080se:VM80|T80:u0|A[7]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a2~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 2.017      ; 2.445      ;
; 0.678  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.728      ; 2.156      ;
; 0.683  ; T8080se:VM80|T80:u0|A[2]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.988      ; 2.421      ;
; 0.684  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.715      ; 2.149      ;
; 0.687  ; del[2]                                                                                          ; clk_cpu                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.074      ; 0.956      ;
; 0.688  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.988      ; 2.426      ;
; 0.691  ; T8080se:VM80|T80:u0|A[11]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.699      ; 2.140      ;
; 0.693  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 2.002      ; 2.445      ;
; 0.694  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 2.004      ; 2.448      ;
; 0.695  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.715      ; 2.160      ;
; 0.705  ; hcnt[7]                                                                                         ; hcnt[7]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.074      ; 0.974      ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                           ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; -1.134 ; sd_i[2]                          ; SPI:SD|SPIReg:inst1|inst7~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.018      ; 1.404      ;
; -1.125 ; sd_i[5]                          ; SPI:SD|SPIReg:inst1|inst20~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 2.953      ; 1.348      ;
; -1.070 ; sd_i[1]                          ; SPI:SD|SPIReg:inst1|inst6~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 3.018      ; 1.468      ;
; -1.038 ; sd_i[0]                          ; SPI:SD|inst21                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.485      ; 2.662      ;
; -0.992 ; sd_i[6]                          ; SPI:SD|SPIReg:inst1|inst23~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 2.951      ; 1.479      ;
; -0.897 ; sd_i[2]                          ; SPI:SD|inst28                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.499      ; 2.817      ;
; -0.896 ; sd_i[4]                          ; SPI:SD|SPIReg:inst1|inst17~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 2.780      ; 1.404      ;
; -0.876 ; sd_i[7]                          ; SPI:SD|SPIReg:inst1|inst26~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 2.782      ; 1.426      ;
; -0.873 ; sd_i[3]                          ; SPI:SD|inst33                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.499      ; 2.841      ;
; -0.829 ; sd_i[0]                          ; SPI:SD|SPIReg:inst1|inst5~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 2.772      ; 1.463      ;
; -0.802 ; sd_i[3]                          ; SPI:SD|SPIReg:inst1|inst14~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 2.771      ; 1.489      ;
; -0.623 ; spetskeyboard:spetskey|mx_st_key ; page[1]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.608      ; 3.190      ;
; -0.607 ; spetskeyboard:spetskey|mx_st_key ; page[0]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.613      ; 3.211      ;
; -0.209 ; T8080se:VM80|T80:u0|TState[1]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.451      ; 2.457      ;
; -0.106 ; T8080se:VM80|T80:u0|DO[0]        ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.451      ; 2.560      ;
; -0.104 ; T8080se:VM80|T80:u0|IR[7]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.438      ; 2.549      ;
; -0.095 ; T8080se:VM80|T80:u0|IR[6]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.435      ; 2.555      ;
; -0.039 ; T8080se:VM80|T80:u0|MCycle[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.441      ; 2.617      ;
; 0.006  ; T8080se:VM80|T80:u0|DO[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.442      ; 2.663      ;
; 0.032  ; T8080se:VM80|T80:u0|A[1]         ; AddrSelector:AS|inst11           ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.442      ; 2.689      ;
; 0.033  ; T8080se:VM80|T80:u0|TState[2]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.451      ; 2.699      ;
; 0.056  ; sd_i[1]                          ; SPI:SD|inst24                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 0.670      ; 0.941      ;
; 0.089  ; T8080se:VM80|T80:u0|TState[0]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.433      ; 2.737      ;
; 0.148  ; T8080se:VM80|T80:u0|TState[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.446      ; 2.809      ;
; 0.163  ; T8080se:VM80|T80:u0|IR[2]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.437      ; 2.815      ;
; 0.228  ; T8080se:VM80|T80:u0|MCycle[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.441      ; 2.884      ;
; 0.277  ; T8080se:VM80|T80:u0|TState[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.428      ; 2.920      ;
; 0.285  ; T8080se:VM80|T80:u0|IR[3]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.439      ; 2.939      ;
; 0.287  ; T8080se:VM80|T80:u0|TState[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.446      ; 2.948      ;
; 0.309  ; T8080se:VM80|T80:u0|IR[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.439      ; 2.963      ;
; 0.352  ; T8080se:VM80|T80:u0|A[0]         ; AddrSelector:AS|inst9            ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.907      ; 4.474      ;
; 0.355  ; T8080se:VM80|T80:u0|IR[0]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.439      ; 3.009      ;
; 0.411  ; T8080se:VM80|T80:u0|IR[4]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.439      ; 3.065      ;
; 0.507  ; T8080se:VM80|T80:u0|MCycle[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.439      ; 3.161      ;
; 0.523  ; T8080se:VM80|T80:u0|IR[5]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.439      ; 3.177      ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst'                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -0.980 ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42   ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.983      ; 4.448      ;
; -0.516 ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42   ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.983      ; 4.412      ;
; 0.131  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.632      ; 5.218      ;
; 0.140  ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1    ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.953      ; 1.538      ;
; 0.156  ; sd_i[1]                              ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.533      ; 1.904      ;
; 0.180  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.641      ; 5.276      ;
; 0.238  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.641      ; 5.334      ;
; 0.260  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.633      ; 5.348      ;
; 0.281  ; sd_i[4]                              ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.568      ; 2.064      ;
; 0.298  ; sd_i[5]                              ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.545      ; 2.058      ;
; 0.372  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.641      ; 4.968      ;
; 0.391  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.621      ; 5.467      ;
; 0.401  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.641      ; 4.997      ;
; 0.407  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.632      ; 4.994      ;
; 0.422  ; sd_i[6]                              ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.545      ; 2.182      ;
; 0.435  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.633      ; 5.023      ;
; 0.452  ; sd_i[2]                              ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.531      ; 2.198      ;
; 0.537  ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1    ; SPI:SD|Divider:inst|inst ; -0.500       ; 0.953      ; 1.435      ;
; 0.569  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.641      ; 5.665      ;
; 0.593  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.616      ; 5.664      ;
; 0.607  ; sd_i[0]                              ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.516      ; 2.338      ;
; 0.614  ; sd_i[3]                              ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.520      ; 2.349      ;
; 0.621  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.641      ; 5.217      ;
; 0.647  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 4.005      ;
; 0.668  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.621      ; 5.244      ;
; 0.676  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 4.034      ;
; 0.682  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.134      ; 4.031      ;
; 0.710  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.135      ; 4.060      ;
; 0.723  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.368      ; 3.286      ;
; 0.752  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.368      ; 3.315      ;
; 0.758  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.359      ; 3.312      ;
; 0.786  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.360      ; 3.341      ;
; 0.793  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.616      ; 5.364      ;
; 0.868  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.110      ; 4.193      ;
; 0.896  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 4.254      ;
; 0.897  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.110      ; 4.222      ;
; 0.903  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.101      ; 4.219      ;
; 0.931  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.102      ; 4.248      ;
; 0.943  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.123      ; 4.281      ;
; 0.972  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.368      ; 3.535      ;
; 1.019  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.348      ; 3.562      ;
; 1.068  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.118      ; 4.401      ;
; 1.117  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.110      ; 4.442      ;
; 1.144  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.343      ; 3.682      ;
; 1.164  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.090      ; 4.469      ;
; 1.289  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.085      ; 4.589      ;
; 1.357  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.070      ; 1.622      ;
; 1.442  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.070      ; 1.707      ;
; 1.629  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 4.987      ;
; 1.658  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 5.016      ;
; 1.664  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.134      ; 5.013      ;
; 1.677  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 5.035      ;
; 1.692  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.135      ; 5.042      ;
; 1.706  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 5.064      ;
; 1.712  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.134      ; 5.061      ;
; 1.740  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.135      ; 5.090      ;
; 1.852  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst23~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.874      ; 4.931      ;
; 1.878  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 5.236      ;
; 1.881  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst20~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.874      ; 4.960      ;
; 1.887  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst14~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.865      ; 4.957      ;
; 1.915  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.866      ; 4.986      ;
; 1.915  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.090      ; 2.200      ;
; 1.925  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.123      ; 5.263      ;
; 1.926  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 5.284      ;
; 1.973  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.123      ; 5.311      ;
; 2.011  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 5.080      ;
; 2.040  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 5.109      ;
; 2.040  ; SPI:SD|SPIReg:inst1|inst14~latch     ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -0.890     ; 0.865      ;
; 2.046  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.845      ; 5.106      ;
; 2.050  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.118      ; 5.383      ;
; 2.074  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.846      ; 5.135      ;
; 2.076  ; SPI:SD|SPIReg:inst1|inst5~latch      ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -0.889     ; 0.902      ;
; 2.098  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.118      ; 5.431      ;
; 2.101  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.874      ; 5.180      ;
; 2.114  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.052      ; 2.361      ;
; 2.122  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.069      ; 2.386      ;
; 2.134  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 5.203      ;
; 2.148  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 5.207      ;
; 2.163  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 5.232      ;
; 2.165  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.085      ; 2.445      ;
; 2.169  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.845      ; 5.229      ;
; 2.197  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.846      ; 5.258      ;
; 2.207  ; SPI:SD|SPIReg:inst1|inst17~latch     ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -0.883     ; 1.039      ;
; 2.226  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 5.584      ;
; 2.255  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 5.613      ;
; 2.260  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 5.329      ;
; 2.261  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.134      ; 5.610      ;
; 2.273  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.849      ; 5.327      ;
; 2.281  ; SPI:SD|SPIReg:inst1|inst26~latch     ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -0.864     ; 1.132      ;
; 2.289  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.135      ; 5.639      ;
; 2.307  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.834      ; 5.356      ;
; 2.307  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 5.376      ;
; 2.319  ; SPI:SD|SPIReg:inst1|inst20~latch     ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -1.051     ; 0.983      ;
; 2.336  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 5.405      ;
; 2.342  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.845      ; 5.402      ;
; 2.346  ; T8080se:VM80|T80:u0|A[8]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 5.415      ;
; 2.359  ; SPI:SD|SPIReg:inst1|inst23~latch     ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -1.049     ; 1.025      ;
; 2.359  ; SPI:SD|SPIReg:inst1|inst7~latch      ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; -1.120     ; 0.954      ;
; 2.361  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 5.430      ;
; 2.370  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.846      ; 5.431      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_cpu'                                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                                    ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.806 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[2]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.854      ; 2.333      ;
; -0.782 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[0]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.845      ; 2.348      ;
; -0.782 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[1]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.845      ; 2.348      ;
; -0.782 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[2]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.845      ; 2.348      ;
; -0.782 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[3]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.845      ; 2.348      ;
; -0.782 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[4]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.845      ; 2.348      ;
; -0.782 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[5]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.845      ; 2.348      ;
; -0.782 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[6]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.845      ; 2.348      ;
; -0.782 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[7]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.845      ; 2.348      ;
; -0.692 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[8]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.862      ; 2.455      ;
; -0.692 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[9]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.862      ; 2.455      ;
; -0.692 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[10]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.862      ; 2.455      ;
; -0.692 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[11]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.862      ; 2.455      ;
; -0.692 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[12]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.862      ; 2.455      ;
; -0.692 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[15]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.862      ; 2.455      ;
; -0.692 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[13]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.862      ; 2.455      ;
; -0.692 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[14]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.862      ; 2.455      ;
; -0.643 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[7]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.848      ; 2.490      ;
; -0.643 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[4]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.848      ; 2.490      ;
; -0.640 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[0]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.855      ; 2.500      ;
; -0.640 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[6]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.855      ; 2.500      ;
; -0.632 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[0]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.847      ; 2.500      ;
; -0.632 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[6]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.847      ; 2.500      ;
; -0.632 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[7]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.847      ; 2.500      ;
; -0.632 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[4]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.847      ; 2.500      ;
; -0.632 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[2]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.847      ; 2.500      ;
; -0.632 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[1]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.847      ; 2.500      ;
; -0.632 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[5]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.847      ; 2.500      ;
; -0.632 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[3]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.847      ; 2.500      ;
; 0.069  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.640      ;
; 0.102  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.673      ;
; 0.116  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.687      ;
; 0.130  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.701      ;
; 0.143  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.714      ;
; 0.153  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.724      ;
; 0.157  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.728      ;
; 0.162  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.733      ;
; 0.171  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.742      ;
; 0.178  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.749      ;
; 0.179  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.750      ;
; 0.192  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.763      ;
; 0.201  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.772      ;
; 0.202  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.773      ;
; 0.227  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 3.116      ; 3.798      ;
; 0.302  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_wren_wr                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.094      ; 3.851      ;
; 0.333  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_loaded                       ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.094      ; 3.882      ;
; 0.384  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_starting                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.094      ; 3.933      ;
; 0.400  ; pit8253:t8253|pit8253_counterunit:cu1|counter_starting ; pit8253:t8253|pit8253_counterunit:cu1|counter_starting                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.074      ; 0.669      ;
; 0.401  ; T8080se:VM80|T80:u0|Halt_FF                            ; T8080se:VM80|T80:u0|Halt_FF                                                ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; pit8253:t8253|pit8253_counterunit:cu1|counter_loading  ; pit8253:t8253|pit8253_counterunit:cu1|counter_loading                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; pit8253:t8253|pit8253_counterunit:cu1|counter_loaded   ; pit8253:t8253|pit8253_counterunit:cu1|counter_loaded                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; pit8253:t8253|pit8253_counterunit:cu0|counter_loaded   ; pit8253:t8253|pit8253_counterunit:cu0|counter_loaded                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; pit8253:t8253|pit8253_counterunit:cu0|counter_loading  ; pit8253:t8253|pit8253_counterunit:cu0|counter_loading                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; pit8253:t8253|pit8253_counterunit:cu0|counter_starting ; pit8253:t8253|pit8253_counterunit:cu0|counter_starting                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; T8080se:VM80|T80:u0|TState[2]                          ; T8080se:VM80|T80:u0|TState[2]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; T8080se:VM80|T80:u0|TState[1]                          ; T8080se:VM80|T80:u0|TState[1]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; T8080se:VM80|T80:u0|MCycle[1]                          ; T8080se:VM80|T80:u0|MCycle[1]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; T8080se:VM80|T80:u0|MCycle[2]                          ; T8080se:VM80|T80:u0|MCycle[2]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.669      ;
; 0.416  ; T8080se:VM80|T80:u0|TState[0]                          ; T8080se:VM80|T80:u0|TState[0]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.684      ;
; 0.417  ; T8080se:VM80|T80:u0|MCycle[0]                          ; T8080se:VM80|T80:u0|MCycle[0]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.684      ;
; 0.418  ; T8080se:VM80|T80:u0|ACC[6]                             ; T8080se:VM80|T80:u0|ACC[6]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.071      ; 0.684      ;
; 0.418  ; T8080se:VM80|T80:u0|ACC[4]                             ; T8080se:VM80|T80:u0|ACC[4]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.071      ; 0.684      ;
; 0.418  ; T8080se:VM80|T80:u0|ACC[2]                             ; T8080se:VM80|T80:u0|ACC[2]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.071      ; 0.684      ;
; 0.418  ; T8080se:VM80|T80:u0|ACC[1]                             ; T8080se:VM80|T80:u0|ACC[1]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.071      ; 0.684      ;
; 0.418  ; T8080se:VM80|T80:u0|ACC[5]                             ; T8080se:VM80|T80:u0|ACC[5]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.071      ; 0.684      ;
; 0.418  ; T8080se:VM80|T80:u0|ACC[3]                             ; T8080se:VM80|T80:u0|ACC[3]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.071      ; 0.684      ;
; 0.439  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_loading                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.094      ; 3.988      ;
; 0.469  ; pit8253:t8253|pit8253_counterunit:cu0|counter_load[8]  ; pit8253:t8253|pit8253_counterunit:cu0|pit8253_downcounter:dctr|counter[8]  ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.737      ;
; 0.501  ; T8080se:VM80|T80:u0|TmpAddr[15]                        ; T8080se:VM80|T80:u0|PC[15]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.768      ;
; 0.503  ; T8080se:VM80|T80:u0|TState[2]                          ; T8080se:VM80|T80:u0|TmpAddr[6]                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.770      ;
; 0.504  ; T8080se:VM80|T80:u0|TState[2]                          ; T8080se:VM80|T80:u0|TmpAddr[0]                                             ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.771      ;
; 0.516  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_starting                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.112      ; 4.083      ;
; 0.528  ; T8080se:VM80|T80:u0|BusB[2]                            ; T8080se:VM80|T80:u0|DO[2]                                                  ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.795      ;
; 0.542  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_wren_wr                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.112      ; 4.109      ;
; 0.561  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_loading                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.114      ; 4.130      ;
; 0.594  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|outreg                               ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.107      ; 4.156      ;
; 0.598  ; pit8253:t8253|pit8253_counterunit:cu0|counter_load[14] ; pit8253:t8253|pit8253_counterunit:cu0|pit8253_downcounter:dctr|counter[14] ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.866      ;
; 0.598  ; pit8253:t8253|pit8253_counterunit:cu0|counter_load[9]  ; pit8253:t8253|pit8253_counterunit:cu0|pit8253_downcounter:dctr|counter[9]  ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.866      ;
; 0.598  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[10] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.116      ; 4.169      ;
; 0.598  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[13] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.116      ; 4.169      ;
; 0.598  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[12] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.116      ; 4.169      ;
; 0.598  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[11] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.116      ; 4.169      ;
; 0.598  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[9]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.116      ; 4.169      ;
; 0.598  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[15] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.116      ; 4.169      ;
; 0.598  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[14] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.116      ; 4.169      ;
; 0.598  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[4]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.116      ; 4.169      ;
; 0.598  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[3]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.116      ; 4.169      ;
; 0.598  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[2]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.116      ; 4.169      ;
; 0.598  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[5]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.116      ; 4.169      ;
; 0.599  ; pit8253:t8253|pit8253_counterunit:cu0|counter_load[15] ; pit8253:t8253|pit8253_counterunit:cu0|pit8253_downcounter:dctr|counter[15] ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.073      ; 0.867      ;
; 0.612  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; -0.500       ; 3.114      ; 3.681      ;
; 0.615  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[2]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.105      ; 4.175      ;
; 0.615  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[1]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.105      ; 4.175      ;
; 0.615  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[5]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.105      ; 4.175      ;
; 0.615  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[0]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.105      ; 4.175      ;
; 0.615  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[3]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.105      ; 4.175      ;
; 0.622  ; T8080se:VM80|T80:u0|BusB[1]                            ; T8080se:VM80|T80:u0|DO[1]                                                  ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.072      ; 0.889      ;
; 0.623  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_load[15]                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.094      ; 4.172      ;
; 0.623  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_load[14]                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.094      ; 4.172      ;
; 0.623  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_load[13]                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 3.094      ; 4.172      ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.486 ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.620      ; 0.669      ;
; -0.486 ; spetskeyboard:spetskey|test                                                           ; spetskeyboard:spetskey|test                                                           ; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.620      ; 0.669      ;
; -0.462 ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.620      ; 0.693      ;
; -0.462 ; spetskeyboard:spetskey|test                                                           ; spetskeyboard:spetskey|test                                                           ; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.620      ; 0.693      ;
; -0.450 ; clock                                                                                 ; clock                                                                                 ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.589      ; 0.684      ;
; -0.429 ; clock                                                                                 ; clock                                                                                 ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.589      ; 0.705      ;
; 0.401  ; spetskeyboard:spetskey|turbo_key                                                      ; spetskeyboard:spetskey|turbo_key                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|ex_code                                                        ; spetskeyboard:spetskey|ex_code                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|state.0110                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[8][3]                                               ; spetskeyboard:spetskey|keymatrixa[8][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[10][3]                                              ; spetskeyboard:spetskey|keymatrixa[10][3]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[6][3]                                               ; spetskeyboard:spetskey|keymatrixa[6][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[1][0]                                               ; spetskeyboard:spetskey|keymatrixa[1][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[0][2]                                               ; spetskeyboard:spetskey|keymatrixa[0][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[5][3]                                               ; spetskeyboard:spetskey|keymatrixa[5][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[5][1]                                               ; spetskeyboard:spetskey|keymatrixa[5][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|res_key                                                        ; spetskeyboard:spetskey|res_key                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|press_release                                                  ; spetskeyboard:spetskey|press_release                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|strobe                                                         ; spetskeyboard:spetskey|strobe                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.403  ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403  ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403  ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.451  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_rising_edge_marker    ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.718      ;
; 0.468  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[10]                                ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[9]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.736      ;
; 0.469  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[12]               ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[12]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.736      ;
; 0.469  ; spetskeyboard:spetskey|ps2rden                                                        ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.737      ;
; 0.470  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.737      ;
; 0.472  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[9]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[8]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.740      ;
; 0.477  ; spetskeyboard:spetskey|state.0010                                                     ; spetskeyboard:spetskey|state.0000                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.745      ;
; 0.484  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|state.0111                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.752      ;
; 0.485  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.752      ;
; 0.486  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|ps2rden                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.754      ;
; 0.487  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.754      ;
; 0.491  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.759      ;
; 0.491  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.759      ;
; 0.491  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[7]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.759      ;
; 0.492  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[2]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[1]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.760      ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.107 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.605      ; 3.953      ;
; -0.104 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.605      ; 3.956      ;
; -0.078 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.605      ; 3.982      ;
; -0.019 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.605      ; 4.041      ;
; 0.126  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.608      ; 4.189      ;
; 0.146  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.605      ; 3.706      ;
; 0.147  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.605      ; 3.707      ;
; 0.181  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.238      ;
; 0.181  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.238      ;
; 0.181  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.238      ;
; 0.181  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.238      ;
; 0.181  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.238      ;
; 0.181  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.238      ;
; 0.181  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.238      ;
; 0.181  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.238      ;
; 0.209  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.608      ; 3.772      ;
; 0.215  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.598      ; 4.268      ;
; 0.215  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.598      ; 4.268      ;
; 0.215  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.598      ; 4.268      ;
; 0.215  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.598      ; 4.268      ;
; 0.215  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.598      ; 4.268      ;
; 0.215  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.598      ; 4.268      ;
; 0.215  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.598      ; 4.268      ;
; 0.215  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.598      ; 4.268      ;
; 0.215  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.598      ; 4.268      ;
; 0.215  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.598      ; 4.268      ;
; 0.215  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.598      ; 4.268      ;
; 0.226  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.606      ; 4.287      ;
; 0.226  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.606      ; 4.287      ;
; 0.226  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.606      ; 4.287      ;
; 0.226  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.606      ; 4.287      ;
; 0.226  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.606      ; 4.287      ;
; 0.269  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.605      ; 3.829      ;
; 0.320  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.377      ;
; 0.320  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.377      ;
; 0.320  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.377      ;
; 0.320  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.377      ;
; 0.320  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.377      ;
; 0.320  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.377      ;
; 0.320  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.377      ;
; 0.320  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 3.602      ; 4.377      ;
; 0.367  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.605      ; 3.927      ;
; 0.384  ; t_i[1]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.640      ; 1.239      ;
; 0.385  ; t_i[1]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.640      ; 1.240      ;
; 0.393  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.606      ; 3.954      ;
; 0.393  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.606      ; 3.954      ;
; 0.393  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.606      ; 3.954      ;
; 0.393  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.606      ; 3.954      ;
; 0.393  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.606      ; 3.954      ;
; 0.399  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.598      ; 3.952      ;
; 0.399  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.598      ; 3.952      ;
; 0.399  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.598      ; 3.952      ;
; 0.399  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.598      ; 3.952      ;
; 0.399  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.598      ; 3.952      ;
; 0.399  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.598      ; 3.952      ;
; 0.399  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.598      ; 3.952      ;
; 0.399  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.598      ; 3.952      ;
; 0.399  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.598      ; 3.952      ;
; 0.399  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.598      ; 3.952      ;
; 0.399  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.598      ; 3.952      ;
; 0.401  ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded   ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading  ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.073      ; 0.669      ;
; 0.420  ; t_i[2]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.640      ; 1.275      ;
; 0.420  ; t_i[2]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.640      ; 1.275      ;
; 0.610  ; t_i[6]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.630      ; 1.455      ;
; 0.613  ; t_i[6]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.630      ; 1.458      ;
; 0.615  ; t_i[7]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.630      ; 1.460      ;
; 0.618  ; t_i[7]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.630      ; 1.463      ;
; 0.630  ; t_i[5]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.640      ; 1.485      ;
; 0.632  ; t_i[5]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.640      ; 1.487      ;
; 0.632  ; t_i[0]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.640      ; 1.487      ;
; 0.634  ; t_i[0]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.640      ; 1.489      ;
; 0.648  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.205      ;
; 0.648  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.205      ;
; 0.648  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.205      ;
; 0.648  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.205      ;
; 0.648  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.205      ;
; 0.648  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.205      ;
; 0.648  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.205      ;
; 0.648  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.205      ;
; 0.653  ; t_i[5]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[5]                             ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.643      ; 1.511      ;
; 0.660  ; t_i[3]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.640      ; 1.515      ;
; 0.661  ; t_i[3]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.640      ; 1.516      ;
; 0.688  ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.073      ; 0.956      ;
; 0.714  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.271      ;
; 0.714  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.271      ;
; 0.714  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.271      ;
; 0.714  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.271      ;
; 0.714  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.271      ;
; 0.714  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.271      ;
; 0.714  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.271      ;
; 0.714  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 3.602      ; 4.271      ;
; 0.875  ; t_i[3]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[3]                             ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.643      ; 1.733      ;
; 0.908  ; t_i[4]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.630      ; 1.753      ;
; 0.910  ; t_i[4]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.630      ; 1.755      ;
; 0.973  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13] ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.076      ; 1.244      ;
; 0.996  ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]         ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.072      ; 1.263      ;
; 1.007  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12] ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.076      ; 1.278      ;
; 1.045  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.068      ; 1.308      ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.051 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 0.000        ; 0.988      ; 1.474      ;
; 0.513 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; -0.500       ; 0.988      ; 1.436      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst1'                                                                                                         ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.067 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 0.000        ; 1.109      ; 1.611      ;
; 0.520 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; -0.500       ; 1.109      ; 1.564      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.068 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 0.000        ; 1.302      ; 1.805      ;
; 0.539 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; -0.500       ; 1.302      ; 1.776      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spetskeyboard:spetskey|test'                                                                                                                       ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.392 ; spetskeyboard:spetskey|test_key ; spetskeyboard:spetskey|test_key ; spetskeyboard:spetskey|test ; spetskeyboard:spetskey|test ; 0.000        ; 0.097      ; 0.684      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spetskeyboard:spetskey|rl_st'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.394 ; spetskeyboard:spetskey|rl_key ; spetskeyboard:spetskey|rl_key ; spetskeyboard:spetskey|rl_st ; spetskeyboard:spetskey|rl_st ; 0.000        ; 0.095      ; 0.684      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spetskeyboard:spetskey|mx_st'                                                                                                                          ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.395 ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st ; spetskeyboard:spetskey|mx_st ; 0.000        ; 0.094      ; 0.684      ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.414 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; 0.000        ; 0.075      ; 0.684      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst2'                                                                                                         ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.432 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; 0.000        ; 0.057      ; 0.684      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'hcnt[8]'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.708 ; vcnt[0]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 0.974      ;
; 0.718 ; vcnt[8]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 0.984      ;
; 0.719 ; vcnt[5]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 0.985      ;
; 0.720 ; vcnt[2]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 0.986      ;
; 0.720 ; vcnt[7]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 0.986      ;
; 0.727 ; vcnt[1]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 0.993      ;
; 0.728 ; vcnt[3]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 0.994      ;
; 0.731 ; vcnt[6]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 0.997      ;
; 0.732 ; vcnt[4]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 0.998      ;
; 0.907 ; vcnt[9]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.173      ;
; 1.006 ; vcnt[0]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.272      ;
; 1.021 ; vcnt[0]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.287      ;
; 1.037 ; vcnt[8]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.303      ;
; 1.039 ; vcnt[2]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.305      ;
; 1.043 ; vcnt[5]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.309      ;
; 1.044 ; vcnt[7]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.310      ;
; 1.050 ; vcnt[3]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.316      ;
; 1.050 ; vcnt[6]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.316      ;
; 1.051 ; vcnt[4]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.317      ;
; 1.051 ; vcnt[1]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.317      ;
; 1.054 ; vcnt[2]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.320      ;
; 1.065 ; vcnt[6]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.331      ;
; 1.066 ; vcnt[4]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.332      ;
; 1.128 ; vcnt[0]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.394      ;
; 1.139 ; vcnt[5]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.405      ;
; 1.141 ; vcnt[7]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.407      ;
; 1.143 ; vcnt[0]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.409      ;
; 1.150 ; vcnt[1]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.416      ;
; 1.151 ; vcnt[3]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.417      ;
; 1.161 ; vcnt[2]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.427      ;
; 1.165 ; vcnt[5]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.431      ;
; 1.172 ; vcnt[3]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.438      ;
; 1.172 ; vcnt[6]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.438      ;
; 1.173 ; vcnt[1]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.439      ;
; 1.173 ; vcnt[4]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.439      ;
; 1.176 ; vcnt[2]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.442      ;
; 1.188 ; vcnt[4]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.454      ;
; 1.250 ; vcnt[0]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.516      ;
; 1.261 ; vcnt[5]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.527      ;
; 1.265 ; vcnt[0]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.531      ;
; 1.272 ; vcnt[1]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.538      ;
; 1.273 ; vcnt[3]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.539      ;
; 1.283 ; vcnt[2]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.549      ;
; 1.294 ; vcnt[3]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.560      ;
; 1.295 ; vcnt[1]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.561      ;
; 1.295 ; vcnt[4]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.561      ;
; 1.298 ; vcnt[2]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.564      ;
; 1.372 ; vcnt[0]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.638      ;
; 1.387 ; vcnt[0]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.653      ;
; 1.394 ; vcnt[1]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.660      ;
; 1.395 ; vcnt[3]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.661      ;
; 1.405 ; vcnt[2]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.671      ;
; 1.417 ; vcnt[1]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.683      ;
; 1.494 ; vcnt[0]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.760      ;
; 1.516 ; vcnt[1]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.782      ;
; 1.619 ; vcnt[5]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.885      ;
; 1.619 ; vcnt[5]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.885      ;
; 1.619 ; vcnt[5]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.885      ;
; 1.619 ; vcnt[5]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.885      ;
; 1.619 ; vcnt[5]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.885      ;
; 1.655 ; vcnt[9]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.921      ;
; 1.655 ; vcnt[9]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.921      ;
; 1.655 ; vcnt[9]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.921      ;
; 1.655 ; vcnt[9]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.921      ;
; 1.655 ; vcnt[9]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.921      ;
; 1.655 ; vcnt[9]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.921      ;
; 1.655 ; vcnt[9]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.921      ;
; 1.655 ; vcnt[9]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.921      ;
; 1.655 ; vcnt[9]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.921      ;
; 1.718 ; vcnt[8]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.984      ;
; 1.718 ; vcnt[8]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.984      ;
; 1.718 ; vcnt[8]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.984      ;
; 1.718 ; vcnt[8]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.984      ;
; 1.718 ; vcnt[8]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.984      ;
; 1.718 ; vcnt[8]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.984      ;
; 1.718 ; vcnt[8]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.984      ;
; 1.718 ; vcnt[8]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 1.984      ;
; 1.783 ; vcnt[6]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.049      ;
; 1.783 ; vcnt[6]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.049      ;
; 1.783 ; vcnt[6]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.049      ;
; 1.783 ; vcnt[6]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.049      ;
; 1.783 ; vcnt[6]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.049      ;
; 1.783 ; vcnt[6]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.049      ;
; 1.858 ; vcnt[7]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.124      ;
; 1.858 ; vcnt[7]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.124      ;
; 1.858 ; vcnt[7]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.124      ;
; 1.858 ; vcnt[7]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.124      ;
; 1.858 ; vcnt[7]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.124      ;
; 1.858 ; vcnt[7]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.124      ;
; 1.858 ; vcnt[7]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.124      ;
; 1.867 ; vcnt[2]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.133      ;
; 1.867 ; vcnt[2]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.133      ;
; 1.911 ; vcnt[4]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.177      ;
; 1.911 ; vcnt[4]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.177      ;
; 1.911 ; vcnt[4]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.177      ;
; 1.911 ; vcnt[4]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.177      ;
; 2.004 ; vcnt[3]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.270      ;
; 2.004 ; vcnt[3]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.270      ;
; 2.004 ; vcnt[3]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.270      ;
; 2.007 ; vcnt[1]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.071      ; 2.273      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'SPI:SD|Divider:inst|inst'                                                                                                    ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                              ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+
; -4.097 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.947      ;
; -4.096 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.849      ; 7.947      ;
; -4.096 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.833      ; 7.931      ;
; -4.096 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.946      ;
; -4.094 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.952      ;
; -4.094 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.952      ;
; -4.094 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.952      ;
; -4.091 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.836      ; 7.929      ;
; -4.064 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.914      ;
; -4.063 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.849      ; 7.914      ;
; -4.063 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.833      ; 7.898      ;
; -4.063 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.913      ;
; -4.061 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.919      ;
; -4.061 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.919      ;
; -4.061 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.919      ;
; -4.058 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.836      ; 7.896      ;
; -3.912 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.762      ;
; -3.911 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.849      ; 7.762      ;
; -3.911 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.833      ; 7.746      ;
; -3.911 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.761      ;
; -3.909 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.767      ;
; -3.909 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.767      ;
; -3.909 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.767      ;
; -3.906 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.836      ; 7.744      ;
; -3.901 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.450      ;
; -3.900 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.548      ; 7.450      ;
; -3.900 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 7.434      ;
; -3.900 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.449      ;
; -3.898 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.455      ;
; -3.898 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.455      ;
; -3.898 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.455      ;
; -3.895 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 7.432      ;
; -3.874 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.423      ;
; -3.873 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.548      ; 7.423      ;
; -3.873 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 7.407      ;
; -3.873 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.422      ;
; -3.871 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.428      ;
; -3.871 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.428      ;
; -3.871 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.428      ;
; -3.868 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 7.405      ;
; -3.866 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.415      ;
; -3.865 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.548      ; 7.415      ;
; -3.865 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 7.399      ;
; -3.865 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.414      ;
; -3.863 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.420      ;
; -3.863 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.420      ;
; -3.863 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.420      ;
; -3.860 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 7.397      ;
; -3.832 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.381      ;
; -3.831 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.548      ; 7.381      ;
; -3.831 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 7.365      ;
; -3.831 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.380      ;
; -3.829 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.386      ;
; -3.829 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.386      ;
; -3.829 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.386      ;
; -3.826 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 7.363      ;
; -3.792 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.642      ;
; -3.791 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.849      ; 7.642      ;
; -3.791 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.833      ; 7.626      ;
; -3.791 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.641      ;
; -3.789 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.647      ;
; -3.789 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.647      ;
; -3.789 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.647      ;
; -3.786 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.836      ; 7.624      ;
; -3.741 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.591      ;
; -3.740 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.849      ; 7.591      ;
; -3.740 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.833      ; 7.575      ;
; -3.740 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.590      ;
; -3.738 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.596      ;
; -3.738 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.596      ;
; -3.738 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.596      ;
; -3.735 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.836      ; 7.573      ;
; -3.681 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.230      ;
; -3.680 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.548      ; 7.230      ;
; -3.680 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 7.214      ;
; -3.680 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.229      ;
; -3.678 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.235      ;
; -3.678 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.235      ;
; -3.678 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.235      ;
; -3.675 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 7.212      ;
; -3.669 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.519      ;
; -3.668 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.849      ; 7.519      ;
; -3.668 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.833      ; 7.503      ;
; -3.668 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.848      ; 7.518      ;
; -3.666 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.524      ;
; -3.666 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.524      ;
; -3.666 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.856      ; 7.524      ;
; -3.663 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.836      ; 7.501      ;
; -3.566 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.115      ;
; -3.565 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.548      ; 7.115      ;
; -3.565 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 7.099      ;
; -3.565 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.114      ;
; -3.563 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.120      ;
; -3.563 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.120      ;
; -3.563 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.555      ; 7.120      ;
; -3.562 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.111      ;
; -3.561 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.548      ; 7.111      ;
; -3.561 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.532      ; 7.095      ;
; -3.561 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.547      ; 7.110      ;
; -3.560 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 2.535      ; 7.097      ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                       ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -2.998 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst44 ; 0.500        ; -1.438     ; 2.072      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_cpu'                                                                                                                                                ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -2.827 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[7]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.901      ; 3.641      ;
; -2.827 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[6]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.901      ; 3.641      ;
; -2.827 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[5]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.901      ; 3.641      ;
; -2.827 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[4]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.901      ; 3.641      ;
; -2.827 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[3]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.901      ; 3.641      ;
; -2.827 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[2]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.901      ; 3.641      ;
; -2.827 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.901      ; 3.641      ;
; -2.793 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|WR_n                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.934      ; 3.640      ;
; -2.526 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[14]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.190      ; 3.629      ;
; -2.526 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[13]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.190      ; 3.629      ;
; -2.526 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[15]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.190      ; 3.629      ;
; -2.526 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[12]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.190      ; 3.629      ;
; -2.526 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[11]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.190      ; 3.629      ;
; -2.526 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[9]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.190      ; 3.629      ;
; -2.526 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[8]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.190      ; 3.629      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.618      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.618      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.618      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.335      ; 3.621      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.335      ; 3.621      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.335      ; 3.621      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.618      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.618      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[3]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.618      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[4]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.618      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[5]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.618      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[6]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.618      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[7]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.618      ;
; -1.373 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.336      ; 3.622      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.337      ; 3.622      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.337      ; 3.622      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.336      ; 3.621      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.337      ; 3.622      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[9]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.333      ; 3.618      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[10]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.333      ; 3.618      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[13]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.333      ; 3.618      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[14]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.333      ; 3.618      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[14]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.333      ; 3.618      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.336      ; 3.621      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.336      ; 3.621      ;
; -1.372 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.336      ; 3.621      ;
; -1.362 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.366      ; 3.641      ;
; -1.362 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PreserveC_r      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.367      ; 3.642      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[0]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.351      ; 3.625      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.350      ; 3.624      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.341      ; 3.615      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.339      ; 3.613      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.339      ; 3.613      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.343      ; 3.617      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.340      ; 3.614      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.339      ; 3.613      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.339      ; 3.613      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.339      ; 3.613      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.339      ; 3.613      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.350      ; 3.624      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Halt_FF          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.350      ; 3.624      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Save_ALU_r       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.345      ; 3.619      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.350      ; 3.624      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.342      ; 3.616      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.351      ; 3.625      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.351      ; 3.625      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.346      ; 3.620      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.349      ; 3.623      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Arith16_r        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.366      ; 3.640      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.351      ; 3.625      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.351      ; 3.625      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[7]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.351      ; 3.625      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DBIN                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.366      ; 3.640      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.336      ; 3.610      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.351      ; 3.625      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[6]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.351      ; 3.625      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[8]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.333      ; 3.607      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[9]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.350      ; 3.624      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[11]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.333      ; 3.607      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[11]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.333      ; 3.607      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[12]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.333      ; 3.607      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[13]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.336      ; 3.610      ;
; -1.361 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[12]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.333      ; 3.607      ;
; -1.360 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[15]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.336      ; 3.609      ;
; -1.360 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[15]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.336      ; 3.609      ;
; -1.360 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.605      ;
; -1.360 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.605      ;
; -1.360 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.605      ;
; -1.360 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.332      ; 3.605      ;
; -1.350 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[10]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.366      ; 3.629      ;
; -1.349 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.337      ; 3.599      ;
; -1.349 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.337      ; 3.599      ;
; -1.349 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.340      ; 3.602      ;
; -1.349 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[8]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.340      ; 3.602      ;
; -1.349 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.340      ; 3.602      ;
; -1.349 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.340      ; 3.602      ;
; -1.349 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.340      ; 3.602      ;
; -1.349 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.340      ; 3.602      ;
; -1.349 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.340      ; 3.602      ;
; -1.349 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.340      ; 3.602      ;
; -1.349 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[10]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 2.340      ; 3.602      ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                       ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -2.697 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst42 ; 0.500        ; -1.137     ; 2.072      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                       ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -2.201 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst45 ; 0.500        ; -1.036     ; 1.677      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                                      ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.345 ; spetskeyboard:spetskey|res_key ; cd_in[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.384      ; 3.642      ;
; -1.345 ; spetskeyboard:spetskey|res_key ; cd_in[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.384      ; 3.642      ;
; -1.345 ; spetskeyboard:spetskey|res_key ; cd_in[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.384      ; 3.642      ;
; -1.344 ; spetskeyboard:spetskey|res_key ; np       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.370      ; 3.627      ;
; -1.344 ; spetskeyboard:spetskey|res_key ; portr[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.370      ; 3.627      ;
; -1.344 ; spetskeyboard:spetskey|res_key ; portr[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.370      ; 3.627      ;
; -1.344 ; spetskeyboard:spetskey|res_key ; portr[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.370      ; 3.627      ;
; -1.344 ; spetskeyboard:spetskey|res_key ; portr[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.370      ; 3.627      ;
; -1.344 ; spetskeyboard:spetskey|res_key ; portb[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.370      ; 3.627      ;
; -1.344 ; spetskeyboard:spetskey|res_key ; portr[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.370      ; 3.627      ;
; -1.344 ; spetskeyboard:spetskey|res_key ; portr[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.370      ; 3.627      ;
; -1.344 ; spetskeyboard:spetskey|res_key ; portr[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.370      ; 3.627      ;
; -1.344 ; spetskeyboard:spetskey|res_key ; portb[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.370      ; 3.627      ;
; -1.344 ; spetskeyboard:spetskey|res_key ; portb[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.370      ; 3.627      ;
; -1.343 ; spetskeyboard:spetskey|res_key ; portc[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.383      ; 3.639      ;
; -1.343 ; spetskeyboard:spetskey|res_key ; portc[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.383      ; 3.639      ;
; -1.343 ; spetskeyboard:spetskey|res_key ; portc[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.383      ; 3.639      ;
; -1.343 ; spetskeyboard:spetskey|res_key ; portc[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.383      ; 3.639      ;
; -1.342 ; spetskeyboard:spetskey|res_key ; portr[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.361      ; 3.616      ;
; -1.342 ; spetskeyboard:spetskey|res_key ; portb[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.361      ; 3.616      ;
; -1.342 ; spetskeyboard:spetskey|res_key ; porta[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.360      ; 3.615      ;
; -1.342 ; spetskeyboard:spetskey|res_key ; portb[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.361      ; 3.616      ;
; -1.342 ; spetskeyboard:spetskey|res_key ; porta[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.360      ; 3.615      ;
; -1.342 ; spetskeyboard:spetskey|res_key ; portb[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.361      ; 3.616      ;
; -1.342 ; spetskeyboard:spetskey|res_key ; porta[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.360      ; 3.615      ;
; -1.342 ; spetskeyboard:spetskey|res_key ; porta[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.360      ; 3.615      ;
; -1.342 ; spetskeyboard:spetskey|res_key ; porta[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.360      ; 3.615      ;
; -1.342 ; spetskeyboard:spetskey|res_key ; porta[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.360      ; 3.615      ;
; -1.342 ; spetskeyboard:spetskey|res_key ; porta[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.360      ; 3.615      ;
; -1.342 ; spetskeyboard:spetskey|res_key ; porta[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.360      ; 3.615      ;
; -1.333 ; spetskeyboard:spetskey|res_key ; cd_in[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.387      ; 3.633      ;
; -1.333 ; spetskeyboard:spetskey|res_key ; cd_in[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.387      ; 3.633      ;
; -1.333 ; spetskeyboard:spetskey|res_key ; cd_in[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.387      ; 3.633      ;
; -1.333 ; spetskeyboard:spetskey|res_key ; cd_in[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.387      ; 3.633      ;
; -1.333 ; spetskeyboard:spetskey|res_key ; cd_in[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 2.387      ; 3.633      ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                                  ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                    ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; -0.829 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst24              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.900      ; 3.642      ;
; -0.786 ; AddrSelector:AS|inst11         ; AddrSelector:AS|inst9      ; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; -0.073     ; 1.715      ;
; 0.845  ; spetskeyboard:spetskey|res_key ; AddrSelector:AS|inst11     ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 4.574      ; 3.642      ;
; 0.846  ; spetskeyboard:spetskey|res_key ; page[0]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 4.549      ; 3.616      ;
; 0.858  ; spetskeyboard:spetskey|res_key ; page[1]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 4.544      ; 3.599      ;
; 1.217  ; SPI:SD|SPIReg:inst1|inst46     ; SPI:SD|SPIReg:inst1|inst40 ; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 2.055      ; 1.850      ;
; 1.389  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst21              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.603      ; 4.127      ;
; 1.889  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst28              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.618      ; 3.642      ;
; 1.889  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst33              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 5.618      ; 3.642      ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                                   ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                    ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; -3.273 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst28              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.377      ; 3.389      ;
; -3.273 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst33              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.377      ; 3.389      ;
; -2.843 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst21              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 6.362      ; 3.804      ;
; -2.089 ; spetskeyboard:spetskey|res_key ; page[1]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 5.152      ; 3.348      ;
; -2.078 ; spetskeyboard:spetskey|res_key ; AddrSelector:AS|inst11     ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 5.182      ; 3.389      ;
; -2.076 ; spetskeyboard:spetskey|res_key ; page[0]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 5.157      ; 3.366      ;
; -0.924 ; SPI:SD|SPIReg:inst1|inst46     ; SPI:SD|SPIReg:inst1|inst40 ; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.414      ; 1.695      ;
; -0.443 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst24              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.547      ; 3.389      ;
; 1.284  ; AddrSelector:AS|inst11         ; AddrSelector:AS|inst9      ; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 0.072      ; 1.551      ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'SPI:SD|Divider:inst|inst'                                                                                                                            ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -0.173 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.710      ; 2.252      ;
; 1.194  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.621      ; 6.270      ;
; 1.196  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.641      ; 6.292      ;
; 1.196  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.641      ; 6.292      ;
; 1.196  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.641      ; 6.292      ;
; 1.199  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.633      ; 6.287      ;
; 1.199  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.633      ; 6.287      ;
; 1.199  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.632      ; 6.286      ;
; 1.201  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 4.616      ; 6.272      ;
; 1.425  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.641      ; 6.021      ;
; 1.425  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.641      ; 6.021      ;
; 1.425  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.621      ; 6.001      ;
; 1.425  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.641      ; 6.021      ;
; 1.425  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.633      ; 6.013      ;
; 1.426  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.633      ; 6.014      ;
; 1.426  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.632      ; 6.013      ;
; 1.427  ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 4.616      ; 5.998      ;
; 1.700  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 5.058      ;
; 1.700  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 5.058      ;
; 1.700  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.123      ; 5.038      ;
; 1.700  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 5.058      ;
; 1.700  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.135      ; 5.050      ;
; 1.701  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.135      ; 5.051      ;
; 1.701  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.134      ; 5.050      ;
; 1.702  ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.118      ; 5.035      ;
; 1.776  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.368      ; 4.339      ;
; 1.776  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.368      ; 4.339      ;
; 1.776  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.348      ; 4.319      ;
; 1.776  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.368      ; 4.339      ;
; 1.776  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.360      ; 4.331      ;
; 1.777  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.360      ; 4.332      ;
; 1.777  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.359      ; 4.331      ;
; 1.778  ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.343      ; 4.316      ;
; 1.921  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.110      ; 5.246      ;
; 1.921  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.110      ; 5.246      ;
; 1.921  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.090      ; 5.226      ;
; 1.921  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.110      ; 5.246      ;
; 1.921  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.102      ; 5.238      ;
; 1.922  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.102      ; 5.239      ;
; 1.922  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.101      ; 5.238      ;
; 1.923  ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.085      ; 5.223      ;
; 2.682  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 6.040      ;
; 2.682  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 6.040      ;
; 2.682  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.123      ; 6.020      ;
; 2.682  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 6.040      ;
; 2.682  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.135      ; 6.032      ;
; 2.683  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.135      ; 6.033      ;
; 2.683  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.134      ; 6.032      ;
; 2.684  ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.118      ; 6.017      ;
; 2.730  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 6.088      ;
; 2.730  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 6.088      ;
; 2.730  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.123      ; 6.068      ;
; 2.730  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 6.088      ;
; 2.730  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.135      ; 6.080      ;
; 2.731  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.135      ; 6.081      ;
; 2.731  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.134      ; 6.080      ;
; 2.732  ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.118      ; 6.065      ;
; 2.905  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst23~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.874      ; 5.984      ;
; 2.905  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst20~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.874      ; 5.984      ;
; 2.905  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 5.964      ;
; 2.905  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.874      ; 5.984      ;
; 2.905  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.866      ; 5.976      ;
; 2.906  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.866      ; 5.977      ;
; 2.906  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst14~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.865      ; 5.976      ;
; 2.907  ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.849      ; 5.961      ;
; 3.064  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 6.133      ;
; 3.064  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 6.133      ;
; 3.064  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.834      ; 6.113      ;
; 3.064  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 6.133      ;
; 3.064  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.846      ; 6.125      ;
; 3.065  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.846      ; 6.126      ;
; 3.065  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.845      ; 6.125      ;
; 3.066  ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.829      ; 6.110      ;
; 3.187  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 6.256      ;
; 3.187  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 6.256      ;
; 3.187  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.834      ; 6.236      ;
; 3.187  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 6.256      ;
; 3.187  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.846      ; 6.248      ;
; 3.188  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.846      ; 6.249      ;
; 3.188  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.845      ; 6.248      ;
; 3.189  ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.829      ; 6.233      ;
; 3.279  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 6.637      ;
; 3.279  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 6.637      ;
; 3.279  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.123      ; 6.617      ;
; 3.279  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.143      ; 6.637      ;
; 3.279  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.135      ; 6.629      ;
; 3.280  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.135      ; 6.630      ;
; 3.280  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.134      ; 6.629      ;
; 3.281  ; T8080se:VM80|T80:u0|A[2]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 3.118      ; 6.614      ;
; 3.360  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 6.429      ;
; 3.360  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 6.429      ;
; 3.360  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.834      ; 6.409      ;
; 3.360  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 6.429      ;
; 3.360  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.846      ; 6.421      ;
; 3.361  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.846      ; 6.422      ;
; 3.361  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.845      ; 6.421      ;
; 3.362  ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.829      ; 6.406      ;
; 3.399  ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 6.468      ;
; 3.399  ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.854      ; 6.468      ;
; 3.399  ; T8080se:VM80|T80:u0|A[8]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.834      ; 6.448      ;
+--------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                                                      ;
+-------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; 0.189 ; spetskeyboard:spetskey|res_key ; cd_in[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.905      ; 3.379      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; cd_in[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.905      ; 3.379      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; cd_in[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.905      ; 3.379      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; cd_in[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.905      ; 3.379      ;
; 0.189 ; spetskeyboard:spetskey|res_key ; cd_in[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.905      ; 3.379      ;
; 0.202 ; spetskeyboard:spetskey|res_key ; portc[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.900      ; 3.387      ;
; 0.202 ; spetskeyboard:spetskey|res_key ; portc[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.900      ; 3.387      ;
; 0.202 ; spetskeyboard:spetskey|res_key ; portc[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.900      ; 3.387      ;
; 0.202 ; spetskeyboard:spetskey|res_key ; portc[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.900      ; 3.387      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; np       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.887      ; 3.375      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; portr[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.878      ; 3.366      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; portr[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.887      ; 3.375      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; portr[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.887      ; 3.375      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; portr[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.887      ; 3.375      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; portr[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.887      ; 3.375      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; portb[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.887      ; 3.375      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; portr[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.887      ; 3.375      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; portr[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.887      ; 3.375      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; portr[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.887      ; 3.375      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; portb[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.887      ; 3.375      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; portb[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.887      ; 3.375      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; cd_in[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.901      ; 3.389      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; cd_in[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.901      ; 3.389      ;
; 0.203 ; spetskeyboard:spetskey|res_key ; cd_in[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.901      ; 3.389      ;
; 0.204 ; spetskeyboard:spetskey|res_key ; portb[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.877      ; 3.366      ;
; 0.204 ; spetskeyboard:spetskey|res_key ; porta[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.876      ; 3.365      ;
; 0.204 ; spetskeyboard:spetskey|res_key ; portb[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.877      ; 3.366      ;
; 0.204 ; spetskeyboard:spetskey|res_key ; porta[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.876      ; 3.365      ;
; 0.204 ; spetskeyboard:spetskey|res_key ; portb[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.877      ; 3.366      ;
; 0.204 ; spetskeyboard:spetskey|res_key ; porta[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.876      ; 3.365      ;
; 0.204 ; spetskeyboard:spetskey|res_key ; porta[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.876      ; 3.365      ;
; 0.204 ; spetskeyboard:spetskey|res_key ; porta[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.876      ; 3.365      ;
; 0.204 ; spetskeyboard:spetskey|res_key ; porta[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.876      ; 3.365      ;
; 0.204 ; spetskeyboard:spetskey|res_key ; porta[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.876      ; 3.365      ;
; 0.204 ; spetskeyboard:spetskey|res_key ; porta[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.876      ; 3.365      ;
+-------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_cpu'                                                                                                                                                ;
+-------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                              ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; 0.207 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[10]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.883      ; 3.375      ;
; 0.210 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.853      ; 3.348      ;
; 0.210 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.853      ; 3.348      ;
; 0.210 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[8]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.856      ; 3.351      ;
; 0.210 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[10]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.856      ; 3.351      ;
; 0.211 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.856      ; 3.352      ;
; 0.211 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.856      ; 3.352      ;
; 0.211 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.856      ; 3.352      ;
; 0.211 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.856      ; 3.352      ;
; 0.211 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.856      ; 3.352      ;
; 0.211 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.856      ; 3.352      ;
; 0.211 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.856      ; 3.352      ;
; 0.220 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.883      ; 3.388      ;
; 0.220 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PreserveC_r      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.884      ; 3.389      ;
; 0.220 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Arith16_r        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.883      ; 3.388      ;
; 0.220 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DBIN                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.883      ; 3.388      ;
; 0.220 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[15]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.852      ; 3.357      ;
; 0.220 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[15]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.852      ; 3.357      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[0]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.373      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.373      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.373      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.373      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.373      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[7]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.373      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.852      ; 3.358      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.373      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[6]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.373      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[8]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.849      ; 3.355      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[11]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.849      ; 3.355      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[11]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.849      ; 3.355      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[12]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.849      ; 3.355      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[13]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.852      ; 3.358      ;
; 0.221 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[12]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.849      ; 3.355      ;
; 0.222 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.374      ;
; 0.222 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.857      ; 3.364      ;
; 0.222 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.374      ;
; 0.222 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Halt_FF          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.374      ;
; 0.222 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.374      ;
; 0.222 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[9]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.867      ; 3.374      ;
; 0.222 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.847      ; 3.354      ;
; 0.222 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.847      ; 3.354      ;
; 0.222 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.847      ; 3.354      ;
; 0.222 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.847      ; 3.354      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.855      ; 3.363      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.859      ; 3.367      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Save_ALU_r       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.861      ; 3.369      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.858      ; 3.366      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.862      ; 3.370      ;
; 0.223 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.865      ; 3.373      ;
; 0.224 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.857      ; 3.366      ;
; 0.224 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.855      ; 3.364      ;
; 0.224 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.855      ; 3.364      ;
; 0.224 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.855      ; 3.364      ;
; 0.224 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.855      ; 3.364      ;
; 0.224 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.855      ; 3.364      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.848      ; 3.367      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.848      ; 3.367      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.848      ; 3.367      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.851      ; 3.370      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.851      ; 3.370      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.851      ; 3.370      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.848      ; 3.367      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.848      ; 3.367      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[3]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.848      ; 3.367      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[4]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.848      ; 3.367      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[5]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.848      ; 3.367      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[6]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.848      ; 3.367      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[7]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.848      ; 3.367      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.853      ; 3.372      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.853      ; 3.372      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.852      ; 3.371      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.853      ; 3.372      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[9]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.849      ; 3.368      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[10]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.849      ; 3.368      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[13]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.849      ; 3.368      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[14]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.849      ; 3.368      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[14]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.849      ; 3.368      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.852      ; 3.371      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.852      ; 3.371      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.852      ; 3.371      ;
; 0.234 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 2.852      ; 3.371      ;
; 1.431 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[14]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.659      ; 3.375      ;
; 1.431 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[13]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.659      ; 3.375      ;
; 1.431 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[15]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.659      ; 3.375      ;
; 1.431 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[12]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.659      ; 3.375      ;
; 1.431 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[11]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.659      ; 3.375      ;
; 1.431 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[9]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.659      ; 3.375      ;
; 1.431 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[8]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.659      ; 3.375      ;
; 1.711 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|WR_n                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.392      ; 3.388      ;
; 1.745 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[7]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.358      ; 3.388      ;
; 1.745 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[6]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.358      ; 3.388      ;
; 1.745 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[5]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.358      ; 3.388      ;
; 1.745 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[4]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.358      ; 3.388      ;
; 1.745 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[3]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.358      ; 3.388      ;
; 1.745 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[2]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.358      ; 3.388      ;
; 1.745 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.358      ; 3.388      ;
+-------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                       ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 2.661 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst45 ; -0.500       ; -0.848     ; 1.518      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                       ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 3.077 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst42 ; -0.500       ; -0.953     ; 1.829      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                       ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 3.391 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst44 ; -0.500       ; -1.267     ; 1.829      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a6~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a18                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a18~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a26                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a29                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a30                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a30~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a31                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9~porta_address_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a6~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[0]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[1]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[2]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[3]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[4]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[5]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[6]                        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Fall       ; lpm_test_mx:test_mx|altsyncram:altsyncram_component|altsyncram_c0a1:auto_generated|q_a[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Fall       ; SPI:SD|Divider:inst|inst                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; b                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Fall       ; bb~reg0                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Fall       ; blue~reg0                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_cpu'                                                               ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DBIN                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[11]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[13]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[14]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[15]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Arith16_r        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Halt_FF          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PreserveC_r      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'                                                                                                           ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[3]                             ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[4]                             ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[5]                             ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu1|outreg~clkctrl|inclk[0]                                          ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu1|outreg~clkctrl|outclk                                            ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[0]|clk                                              ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[10]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[11]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[12]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[13]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[14]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[15]|clk                                             ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[1]|clk                                              ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[2]|clk                                              ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[3]|clk                                              ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[4]|clk                                              ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[5]|clk                                              ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[6]|clk                                              ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[7]|clk                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst'                                                                     ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; -0.081 ; 0.135        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; -0.038 ; 0.146        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; -0.038 ; 0.146        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; -0.038 ; 0.146        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; -0.038 ; 0.146        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; -0.035 ; 0.149        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; -0.035 ; 0.149        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; -0.035 ; 0.149        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; 0.166  ; 0.166        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|inclk[0]     ;
; 0.166  ; 0.166        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|outclk       ;
; 0.186  ; 0.186        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst14~_emulated|clk        ;
; 0.186  ; 0.186        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst5~_emulated|clk         ;
; 0.186  ; 0.186        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst6~_emulated|clk         ;
; 0.186  ; 0.186        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst7~_emulated|clk         ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst20~_emulated|clk        ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst23~_emulated|clk        ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst26~_emulated|clk        ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst42|clk                  ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst17~_emulated|clk        ;
; 0.200  ; 0.200        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst41|clk                  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; 0.310  ; 0.310        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|combout              ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|datac                ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst|inst7|combout                ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst7|datad                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst1|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst|q                       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst1|clk                    ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst7|datad                  ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst|inst7|combout                ;
; 0.609  ; 0.825        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; 0.619  ; 0.835        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; 0.621  ; 0.837        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; 0.621  ; 0.837        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; 0.621  ; 0.837        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; 0.623  ; 0.839        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; 0.623  ; 0.839        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; 0.623  ; 0.839        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|datac                ;
; 0.667  ; 0.851        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|combout              ;
; 0.788  ; 0.788        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst41|clk                  ;
; 0.798  ; 0.798        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst17~_emulated|clk        ;
; 0.800  ; 0.800        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst20~_emulated|clk        ;
; 0.800  ; 0.800        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst23~_emulated|clk        ;
; 0.800  ; 0.800        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst26~_emulated|clk        ;
; 0.800  ; 0.800        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst42|clk                  ;
; 0.802  ; 0.802        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst14~_emulated|clk        ;
; 0.802  ; 0.802        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst5~_emulated|clk         ;
; 0.802  ; 0.802        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst6~_emulated|clk         ;
; 0.803  ; 0.803        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst7~_emulated|clk         ;
; 0.822  ; 0.822        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|inclk[0]     ;
; 0.822  ; 0.822        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|outclk       ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'T8080se:VM80|T80:u0|A[10]'                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; -0.375 ; -0.159       ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; -0.374 ; -0.158       ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -0.374 ; -0.158       ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -0.170 ; 0.046        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; -0.125 ; -0.125       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|inclk[0]       ;
; -0.125 ; -0.125       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|outclk         ;
; -0.105 ; -0.105       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst21|clk                    ;
; -0.104 ; -0.104       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst28|clk                    ;
; -0.104 ; -0.104       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst33|clk                    ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst7~latch  ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst6~latch  ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst14~latch ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst5~latch  ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst17~latch ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst26~latch ;
; -0.032 ; 0.184        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst23~latch ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst20~latch ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst7~latch|datab       ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst14~latch|datad      ;
; -0.009 ; -0.009       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst6~latch|datab       ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst5~latch|datad       ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst17~latch|datad      ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst26~latch|datad      ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst20~latch|datac      ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst23~latch|datac      ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|inclk[0]   ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|outclk     ;
; 0.094  ; 0.094        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|combout                ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst24|clk                    ;
; 0.140  ; 0.140        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|datad                  ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst|combout            ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst|datad              ;
; 0.236  ; 0.236        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|combout                   ;
; 0.238  ; 0.238        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst40|clk              ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst11|combout                ;
; 0.251  ; 0.251        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst11|datac                  ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8|combout                 ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst11|datac                  ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst40|clk              ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst11|combout                ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; AS|inst8|datac                   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|combout                   ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst|datad              ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst|combout            ;
; 0.419  ; 0.603        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; 0.421  ; 0.605        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; 0.422  ; 0.422        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8~clkctrl|inclk[0]        ;
; 0.422  ; 0.422        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8~clkctrl|outclk          ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; u6~0|combout                     ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datac                     ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst11|clk                    ;
; 0.443  ; 0.443        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst9|clk                     ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]|clk                      ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]|clk                      ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~2|combout           ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; AS|inst10|19~2|datad             ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datad                     ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|16~1|combout           ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; AS|inst3~1|combout               ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; u6~0|datad                       ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|16~1|datac             ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst3~1|datac                 ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; VM80|u0|A[10]|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; VM80|u0|A[10]|q                  ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst3~1|datac                 ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|16~1|datac             ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; u6~0|datad                       ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; AS|inst3~1|combout               ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|16~1|combout           ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst24|clk                    ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|combout                ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; AS|inst10|19~2|datad             ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datad                     ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~2|combout           ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]|clk                      ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]|clk                      ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst9|clk                     ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst11|clk                    ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datac                     ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8~clkctrl|inclk[0]        ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'hcnt[8]'                                                         ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|inclk[0] ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|outclk   ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[0]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[1]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[2]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[3]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[4]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[5]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[6]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[7]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[8]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]|q                ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[0]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[1]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[2]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[3]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[4]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[5]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[6]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[7]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[8]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[9]|clk              ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|inclk[0] ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst1'                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst1|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst1|q           ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst2|clk         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst2'                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.264  ; 0.480        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst2|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst2|q           ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst3|clk         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst42'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst44|clk        ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst42|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst42|q          ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst44|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst44'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst45|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst44|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst44|q          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst45|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst45'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst46|clk        ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst45|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst45|q          ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst46|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|mx_st'                                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.131  ; 0.347        ; 0.216          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st_key|clk           ;
; 0.462  ; 0.646        ; 0.184          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st|q                 ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st_key|clk           ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|rl_st'                                                              ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskeyboard:spetskey|rl_key ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskeyboard:spetskey|rl_key ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskey|rl_key|clk           ;
; 0.458  ; 0.642        ; 0.184          ; Low Pulse Width  ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskeyboard:spetskey|rl_key ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskey|rl_st|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskey|rl_st|q              ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskey|rl_key|clk           ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|test'                                                                ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; spetskeyboard:spetskey|test ; Rise       ; spetskeyboard:spetskey|test_key ;
; 0.111  ; 0.327        ; 0.216          ; High Pulse Width ; spetskeyboard:spetskey|test ; Rise       ; spetskeyboard:spetskey|test_key ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|test ; Rise       ; spetskey|test_key|clk           ;
; 0.481  ; 0.665        ; 0.184          ; Low Pulse Width  ; spetskeyboard:spetskey|test ; Rise       ; spetskeyboard:spetskey|test_key ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|test ; Rise       ; spetskey|test|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|test ; Rise       ; spetskey|test|q                 ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|test ; Rise       ; spetskey|test_key|clk           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; 9.917  ; 9.917        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.917  ; 9.917        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.949  ; 9.949        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                               ;
; 9.966  ; 9.966        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                               ;
; 10.034 ; 10.034       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.051 ; 10.051       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                               ;
; 10.082 ; 10.082       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.082 ; 10.082       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][5]                               ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][5]                               ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][0]                               ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][5]                               ;
; 14.422 ; 14.638       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][5]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][3]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][2]                              ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][3]                              ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][2]                              ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][3]                              ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][4]                              ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][2]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][5]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][3]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][5]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][2]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][5]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][2]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][2]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][3]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][3]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][5]                               ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|mx_st                                          ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[0]      ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[1]      ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[2]      ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3]      ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[5]      ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[6]      ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[7]      ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[0]                                       ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[2]                                       ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[4]                                       ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0000                                     ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0010                                     ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.1001                                     ;
; 14.423 ; 14.639       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|test                                           ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ex_code                                        ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][4]                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][0]                              ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][0]                              ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][1]                              ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][3]                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][1]                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][0]                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][4]                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][1]                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][0]                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][0]                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][1]                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][0]                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][2]                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][5]                               ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state             ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4]      ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2rden                                        ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|rl_st                                          ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[5]                                       ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[6]                                       ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0001                                     ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0100                                     ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0110                                     ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0111                                     ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.1000                                     ;
; 14.424 ; 14.640       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|turbo_key                                      ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][4]                              ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][5]                              ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][2]                               ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][4]                               ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][0]                               ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][4]                               ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][4]                               ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][4]                               ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][0]                               ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][1]                               ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][4]                               ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|press_release                                  ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[0]         ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[1]         ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[2]         ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[3]         ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[10]                ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[1]                 ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[2]                 ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[3]                 ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                 ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                 ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                 ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[7]                 ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[8]                 ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[9]                 ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|res_key                                        ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0101                                     ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.1010                                     ;
; 14.425 ; 14.641       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|strobe                                         ;
; 14.426 ; 14.642       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][0]                               ;
; 14.426 ; 14.642       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][1]                               ;
; 14.426 ; 14.642       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][2]                               ;
; 14.426 ; 14.642       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][1]                              ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.338 ; 0.433 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; 2.481 ; 2.481 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; 2.481 ; 2.481 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; 1.565 ; 1.619 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; 1.480 ; 1.543 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; 1.936 ; 2.124 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; 1.776 ; 1.901 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; 1.813 ; 1.935 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; 2.245 ; 2.383 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; 2.332 ; 2.477 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; 5.901 ; 5.818 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; 4.005 ; 3.910 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; 5.229 ; 4.944 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; 5.901 ; 5.818 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; 5.587 ; 5.605 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; 5.065 ; 5.088 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; 5.203 ; 5.199 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; 5.581 ; 5.593 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; 5.065 ; 5.238 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; 3.578 ; 3.445 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; 4.745 ; 4.811 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; 4.819 ; 4.899 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.237  ; 0.149  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; -0.985 ; -1.039 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; -1.946 ; -1.938 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; -1.068 ; -1.112 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; -0.985 ; -1.039 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; -1.439 ; -1.621 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; -1.269 ; -1.381 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; -1.305 ; -1.415 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; -1.735 ; -1.869 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; -1.819 ; -1.959 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; -1.110 ; -1.163 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; -2.072 ; -2.068 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; -1.194 ; -1.237 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; -1.110 ; -1.163 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; -1.564 ; -1.746 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; -1.396 ; -1.508 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; -1.431 ; -1.541 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; -2.189 ; -2.240 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; -1.946 ; -2.086 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; -2.996 ; -2.860 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; -4.030 ; -4.092 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; -4.101 ; -4.176 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                     ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst                     ; 10.061 ; 9.763  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 9.240  ; 8.875  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 7.223  ;        ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2                    ; 8.665  ; 8.336  ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]                    ; 10.998 ; 11.305 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]                    ; 10.812 ; 11.120 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 14.460 ; 13.499 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ; 10.058 ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 14.460 ; 13.499 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 13.824 ; 12.963 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 12.670 ; 12.000 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 8.475  ; 8.178  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]                    ; 11.950 ; 11.553 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]                    ; 10.766 ; 10.901 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 9.959  ; 9.245  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ;        ; 9.245  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 9.959  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 9.323  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 8.169  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 10.749 ; 10.472 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                                      ; 12.832 ; 11.895 ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                                      ; 8.554  ; 8.000  ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                                      ; 9.740  ; 9.184  ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                                      ; 7.988  ; 7.491  ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                                      ; 7.995  ; 7.528  ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                                      ; 9.205  ; 8.605  ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                                      ; 10.367 ; 9.441  ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                                      ; 7.726  ; 7.162  ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                                      ; 7.922  ; 7.379  ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                                      ; 9.138  ; 8.485  ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                                      ; 9.958  ; 9.479  ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                                      ; 8.685  ; 8.106  ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                                      ; 8.189  ; 7.765  ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                                      ; 7.520  ; 7.200  ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                                      ; 8.178  ; 7.703  ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                                      ; 8.779  ; 8.327  ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                                      ; 12.832 ; 11.895 ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                                      ; 12.196 ; 11.359 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                                      ; 11.042 ; 10.396 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                                      ; 17.374 ; 16.758 ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                                      ; 13.109 ; 12.515 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                                      ; 14.012 ; 13.383 ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                                      ; 14.215 ; 13.178 ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                                      ; 13.819 ; 13.008 ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                                      ; 17.374 ; 16.758 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                                      ; 14.599 ; 14.001 ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                                      ; 15.302 ; 14.281 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                                      ; 16.166 ; 15.399 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                                      ; 11.586 ; 11.289 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                                      ; 9.147  ; 9.761  ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                                      ; 7.389  ; 8.052  ; Rise       ; clk_cpu                                         ;
; sound     ; clk_cpu                                      ; 9.843  ; 9.755  ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                                        ; 8.824  ; 8.370  ; Rise       ; clock                                           ;
; ma[*]     ; clock                                        ; 12.510 ; 11.928 ; Rise       ; clock                                           ;
;  ma[0]    ; clock                                        ; 9.636  ; 9.237  ; Rise       ; clock                                           ;
;  ma[1]    ; clock                                        ; 10.906 ; 10.438 ; Rise       ; clock                                           ;
;  ma[2]    ; clock                                        ; 9.248  ; 8.918  ; Rise       ; clock                                           ;
;  ma[3]    ; clock                                        ; 8.962  ; 8.677  ; Rise       ; clock                                           ;
;  ma[4]    ; clock                                        ; 9.175  ; 8.784  ; Rise       ; clock                                           ;
;  ma[5]    ; clock                                        ; 9.365  ; 8.899  ; Rise       ; clock                                           ;
;  ma[6]    ; clock                                        ; 9.264  ; 8.823  ; Rise       ; clock                                           ;
;  ma[7]    ; clock                                        ; 9.128  ; 8.784  ; Rise       ; clock                                           ;
;  ma[8]    ; clock                                        ; 9.371  ; 8.962  ; Rise       ; clock                                           ;
;  ma[9]    ; clock                                        ; 10.921 ; 10.684 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                                        ; 9.946  ; 9.798  ; Rise       ; clock                                           ;
;  ma[11]   ; clock                                        ; 9.915  ; 9.569  ; Rise       ; clock                                           ;
;  ma[12]   ; clock                                        ; 9.791  ; 9.535  ; Rise       ; clock                                           ;
;  ma[13]   ; clock                                        ; 9.305  ; 9.068  ; Rise       ; clock                                           ;
;  ma[14]   ; clock                                        ; 10.324 ; 10.022 ; Rise       ; clock                                           ;
;  ma[15]   ; clock                                        ; 10.211 ; 9.842  ; Rise       ; clock                                           ;
;  ma[16]   ; clock                                        ; 12.510 ; 11.928 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                                        ; 11.874 ; 11.392 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                                        ; 10.720 ; 10.429 ; Rise       ; clock                                           ;
; md[*]     ; clock                                        ; 13.206 ; 12.629 ; Rise       ; clock                                           ;
;  md[0]    ; clock                                        ; 12.390 ; 12.294 ; Rise       ; clock                                           ;
;  md[1]    ; clock                                        ; 11.783 ; 11.404 ; Rise       ; clock                                           ;
;  md[2]    ; clock                                        ; 11.907 ; 11.461 ; Rise       ; clock                                           ;
;  md[3]    ; clock                                        ; 10.955 ; 10.414 ; Rise       ; clock                                           ;
;  md[4]    ; clock                                        ; 12.826 ; 12.513 ; Rise       ; clock                                           ;
;  md[5]    ; clock                                        ; 11.192 ; 10.725 ; Rise       ; clock                                           ;
;  md[6]    ; clock                                        ; 13.206 ; 12.629 ; Rise       ; clock                                           ;
;  md[7]    ; clock                                        ; 13.015 ; 12.613 ; Rise       ; clock                                           ;
; mosi      ; clock                                        ; 9.115  ; 8.660  ; Rise       ; clock                                           ;
; ram_oe    ; clock                                        ; 10.530 ; 11.312 ; Rise       ; clock                                           ;
; ram_we    ; clock                                        ; 9.759  ; 10.043 ; Rise       ; clock                                           ;
; v_sync    ; clock                                        ; 9.570  ; 9.393  ; Rise       ; clock                                           ;
; bb        ; clock                                        ; 7.268  ; 7.062  ; Fall       ; clock                                           ;
; blue      ; clock                                        ; 8.080  ; 7.667  ; Fall       ; clock                                           ;
; gb        ; clock                                        ; 7.887  ; 7.565  ; Fall       ; clock                                           ;
; green     ; clock                                        ; 7.756  ; 7.548  ; Fall       ; clock                                           ;
; ma[*]     ; clock                                        ;        ; 6.405  ; Fall       ; clock                                           ;
;  ma[16]   ; clock                                        ;        ; 6.405  ; Fall       ; clock                                           ;
; md[*]     ; clock                                        ; 11.203 ; 10.987 ; Fall       ; clock                                           ;
;  md[0]    ; clock                                        ; 9.224  ; 8.963  ; Fall       ; clock                                           ;
;  md[1]    ; clock                                        ; 8.614  ; 8.071  ; Fall       ; clock                                           ;
;  md[2]    ; clock                                        ; 9.057  ; 8.486  ; Fall       ; clock                                           ;
;  md[3]    ; clock                                        ; 8.711  ; 8.261  ; Fall       ; clock                                           ;
;  md[4]    ; clock                                        ; 11.203 ; 10.987 ; Fall       ; clock                                           ;
;  md[5]    ; clock                                        ; 9.363  ; 9.075  ; Fall       ; clock                                           ;
;  md[6]    ; clock                                        ; 10.140 ; 9.440  ; Fall       ; clock                                           ;
;  md[7]    ; clock                                        ; 9.847  ; 9.281  ; Fall       ; clock                                           ;
; rb        ; clock                                        ; 7.909  ; 7.687  ; Fall       ; clock                                           ;
; red       ; clock                                        ; 8.055  ; 7.664  ; Fall       ; clock                                           ;
; sound     ; clock                                        ; 9.462  ; 9.386  ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                                      ; 5.795  ;        ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ; 5.795  ;        ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                                      ; 9.389  ; 8.764  ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                                      ; 9.162  ; 8.584  ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                                      ; 9.389  ; 8.764  ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                                      ; 8.761  ; 8.250  ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                                      ; 8.483  ; 8.009  ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                                      ; 8.687  ; 8.115  ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                                      ; 8.759  ; 8.140  ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                                      ; 8.619  ; 8.027  ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                                      ; 8.545  ; 8.036  ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ;        ; 5.411  ; Fall       ; hcnt[8]                                         ;
; sound     ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 10.412 ; 10.390 ; Rise       ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ;
; ram_we    ; clk                                          ;        ; 5.262  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                                          ; 4.779  ;        ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st                 ; 11.141 ; 10.258 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st                 ; 11.141 ; 10.258 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st                 ; 10.505 ; 9.722  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st                 ; 9.351  ; 8.759  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st                 ; 10.919 ; 10.622 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                             ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst                     ; 8.612  ; 8.361  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 9.016  ; 6.681  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 7.088  ;        ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2                    ; 8.463  ; 8.147  ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]                    ; 10.540 ; 10.836 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]                    ; 10.361 ; 10.658 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 9.748  ; 7.284  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ; 9.748  ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 10.220 ; 8.695  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 11.052 ; 8.210  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 12.249 ; 7.284  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 8.124  ; 7.837  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]                    ; 11.347 ; 11.024 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]                    ; 10.317 ; 10.448 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 7.937  ; 8.966  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ;        ; 8.966  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 9.634  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 9.048  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 7.937  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 7.799  ; 7.548  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                                      ; 7.306  ; 6.908  ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                                      ; 8.257  ; 7.710  ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                                      ; 9.397  ; 8.848  ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                                      ; 7.714  ; 7.222  ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                                      ; 7.759  ; 7.310  ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                                      ; 8.883  ; 8.292  ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                                      ; 10.000 ; 9.095  ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                                      ; 7.467  ; 6.908  ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                                      ; 7.655  ; 7.116  ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                                      ; 8.856  ; 8.230  ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                                      ; 9.699  ; 9.244  ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                                      ; 8.420  ; 7.865  ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                                      ; 7.943  ; 7.537  ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                                      ; 7.306  ; 6.995  ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                                      ; 7.936  ; 7.477  ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                                      ; 8.431  ; 7.986  ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                                      ; 9.830  ; 8.917  ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                                      ; 11.187 ; 10.339 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                                      ; 10.076 ; 9.413  ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                                      ; 8.477  ; 7.942  ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                                      ; 9.884  ; 9.646  ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                                      ; 9.243  ; 8.730  ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                                      ; 9.362  ; 8.784  ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                                      ; 8.477  ; 7.942  ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                                      ; 10.331 ; 10.033 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                                      ; 8.703  ; 8.240  ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                                      ; 10.582 ; 9.879  ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                                      ; 10.426 ; 9.890  ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                                      ; 8.574  ; 8.323  ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                                      ; 8.866  ; 9.458  ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                                      ; 7.178  ; 7.817  ; Rise       ; clk_cpu                                         ;
; sound     ; clk_cpu                                      ; 9.501  ; 9.420  ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                                        ; 8.559  ; 8.122  ; Rise       ; clock                                           ;
; ma[*]     ; clock                                        ; 6.812  ; 7.981  ; Rise       ; clock                                           ;
;  ma[0]    ; clock                                        ; 8.923  ; 8.533  ; Rise       ; clock                                           ;
;  ma[1]    ; clock                                        ; 9.964  ; 9.508  ; Rise       ; clock                                           ;
;  ma[2]    ; clock                                        ; 8.552  ; 8.228  ; Rise       ; clock                                           ;
;  ma[3]    ; clock                                        ; 8.278  ; 7.997  ; Rise       ; clock                                           ;
;  ma[4]    ; clock                                        ; 8.478  ; 8.095  ; Rise       ; clock                                           ;
;  ma[5]    ; clock                                        ; 8.662  ; 8.207  ; Rise       ; clock                                           ;
;  ma[6]    ; clock                                        ; 8.565  ; 8.135  ; Rise       ; clock                                           ;
;  ma[7]    ; clock                                        ; 8.430  ; 8.093  ; Rise       ; clock                                           ;
;  ma[8]    ; clock                                        ; 8.462  ; 8.045  ; Rise       ; clock                                           ;
;  ma[9]    ; clock                                        ; 9.694  ; 9.443  ; Rise       ; clock                                           ;
;  ma[10]   ; clock                                        ; 8.531  ; 8.253  ; Rise       ; clock                                           ;
;  ma[11]   ; clock                                        ; 8.530  ; 8.049  ; Rise       ; clock                                           ;
;  ma[12]   ; clock                                        ; 8.359  ; 7.981  ; Rise       ; clock                                           ;
;  ma[13]   ; clock                                        ; 8.522  ; 8.349  ; Rise       ; clock                                           ;
;  ma[14]   ; clock                                        ; 9.659  ; 9.416  ; Rise       ; clock                                           ;
;  ma[15]   ; clock                                        ; 9.597  ; 9.193  ; Rise       ; clock                                           ;
;  ma[16]   ; clock                                        ; 6.812  ; 10.277 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                                        ; 11.150 ; 10.732 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                                        ; 10.039 ; 9.806  ; Rise       ; clock                                           ;
; md[*]     ; clock                                        ; 5.391  ; 4.921  ; Rise       ; clock                                           ;
;  md[0]    ; clock                                        ; 6.785  ; 6.577  ; Rise       ; clock                                           ;
;  md[1]    ; clock                                        ; 6.144  ; 5.661  ; Rise       ; clock                                           ;
;  md[2]    ; clock                                        ; 6.274  ; 5.726  ; Rise       ; clock                                           ;
;  md[3]    ; clock                                        ; 5.391  ; 4.921  ; Rise       ; clock                                           ;
;  md[4]    ; clock                                        ; 7.492  ; 7.240  ; Rise       ; clock                                           ;
;  md[5]    ; clock                                        ; 5.616  ; 5.218  ; Rise       ; clock                                           ;
;  md[6]    ; clock                                        ; 7.642  ; 7.003  ; Rise       ; clock                                           ;
;  md[7]    ; clock                                        ; 7.330  ; 6.824  ; Rise       ; clock                                           ;
; mosi      ; clock                                        ; 8.768  ; 8.320  ; Rise       ; clock                                           ;
; ram_oe    ; clock                                        ; 9.855  ; 10.658 ; Rise       ; clock                                           ;
; ram_we    ; clock                                        ; 9.144  ; 9.367  ; Rise       ; clock                                           ;
; v_sync    ; clock                                        ; 9.328  ; 9.162  ; Rise       ; clock                                           ;
; bb        ; clock                                        ; 7.067  ; 6.868  ; Fall       ; clock                                           ;
; blue      ; clock                                        ; 7.842  ; 7.444  ; Fall       ; clock                                           ;
; gb        ; clock                                        ; 7.660  ; 7.350  ; Fall       ; clock                                           ;
; green     ; clock                                        ; 7.534  ; 7.334  ; Fall       ; clock                                           ;
; ma[*]     ; clock                                        ;        ; 6.168  ; Fall       ; clock                                           ;
;  ma[16]   ; clock                                        ;        ; 6.168  ; Fall       ; clock                                           ;
; md[*]     ; clock                                        ; 5.426  ; 5.019  ; Fall       ; clock                                           ;
;  md[0]    ; clock                                        ; 6.614  ; 6.441  ; Fall       ; clock                                           ;
;  md[1]    ; clock                                        ; 5.972  ; 5.524  ; Fall       ; clock                                           ;
;  md[2]    ; clock                                        ; 6.103  ; 5.590  ; Fall       ; clock                                           ;
;  md[3]    ; clock                                        ; 5.426  ; 5.019  ; Fall       ; clock                                           ;
;  md[4]    ; clock                                        ; 7.559  ; 7.247  ; Fall       ; clock                                           ;
;  md[5]    ; clock                                        ; 5.652  ; 5.317  ; Fall       ; clock                                           ;
;  md[6]    ; clock                                        ; 7.463  ; 6.878  ; Fall       ; clock                                           ;
;  md[7]    ; clock                                        ; 7.156  ; 6.685  ; Fall       ; clock                                           ;
; rb        ; clock                                        ; 7.677  ; 7.463  ; Fall       ; clock                                           ;
; red       ; clock                                        ; 7.821  ; 7.446  ; Fall       ; clock                                           ;
; sound     ; clock                                        ; 7.824  ; 7.591  ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                                      ; 5.656  ;        ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ; 5.656  ;        ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                                      ; 8.204  ; 5.287  ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                                      ; 8.856  ; 8.297  ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                                      ; 9.073  ; 8.470  ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                                      ; 8.471  ; 7.977  ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                                      ; 8.204  ; 7.745  ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                                      ; 8.401  ; 7.848  ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                                      ; 8.496  ; 7.900  ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                                      ; 8.361  ; 7.792  ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                                      ; 8.289  ; 7.799  ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ;        ; 5.287  ; Fall       ; hcnt[8]                                         ;
; sound     ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 10.081 ; 10.059 ; Rise       ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ;
; ram_we    ; clk                                          ;        ; 4.818  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                                          ; 4.352  ;        ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st                 ; 9.062  ; 8.492  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st                 ; 10.759 ; 9.903  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st                 ; 10.173 ; 9.418  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st                 ; 9.062  ; 8.492  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st                 ; 9.769  ; 9.518  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; md[*]     ; clk_cpu    ; 7.730  ; 7.730  ; Rise       ; clk_cpu         ;
;  md[0]    ; clk_cpu    ; 7.730  ; 7.730  ; Rise       ; clk_cpu         ;
;  md[1]    ; clk_cpu    ; 7.750  ; 7.750  ; Rise       ; clk_cpu         ;
;  md[2]    ; clk_cpu    ; 7.750  ; 7.750  ; Rise       ; clk_cpu         ;
;  md[3]    ; clk_cpu    ; 7.999  ; 7.999  ; Rise       ; clk_cpu         ;
;  md[4]    ; clk_cpu    ; 8.297  ; 8.297  ; Rise       ; clk_cpu         ;
;  md[5]    ; clk_cpu    ; 8.297  ; 8.297  ; Rise       ; clk_cpu         ;
;  md[6]    ; clk_cpu    ; 8.301  ; 8.301  ; Rise       ; clk_cpu         ;
;  md[7]    ; clk_cpu    ; 8.301  ; 8.301  ; Rise       ; clk_cpu         ;
; md[*]     ; clock      ; 9.574  ; 9.574  ; Rise       ; clock           ;
;  md[0]    ; clock      ; 9.574  ; 9.574  ; Rise       ; clock           ;
;  md[1]    ; clock      ; 9.594  ; 9.594  ; Rise       ; clock           ;
;  md[2]    ; clock      ; 9.594  ; 9.594  ; Rise       ; clock           ;
;  md[3]    ; clock      ; 9.843  ; 9.843  ; Rise       ; clock           ;
;  md[4]    ; clock      ; 10.141 ; 10.141 ; Rise       ; clock           ;
;  md[5]    ; clock      ; 10.141 ; 10.141 ; Rise       ; clock           ;
;  md[6]    ; clock      ; 10.145 ; 10.145 ; Rise       ; clock           ;
;  md[7]    ; clock      ; 10.145 ; 10.145 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; md[*]     ; clk_cpu    ; 7.279 ; 7.272 ; Rise       ; clk_cpu         ;
;  md[0]    ; clk_cpu    ; 7.279 ; 7.272 ; Rise       ; clk_cpu         ;
;  md[1]    ; clk_cpu    ; 7.299 ; 7.292 ; Rise       ; clk_cpu         ;
;  md[2]    ; clk_cpu    ; 7.299 ; 7.292 ; Rise       ; clk_cpu         ;
;  md[3]    ; clk_cpu    ; 7.538 ; 7.531 ; Rise       ; clk_cpu         ;
;  md[4]    ; clk_cpu    ; 7.824 ; 7.817 ; Rise       ; clk_cpu         ;
;  md[5]    ; clk_cpu    ; 7.824 ; 7.817 ; Rise       ; clk_cpu         ;
;  md[6]    ; clk_cpu    ; 7.827 ; 7.820 ; Rise       ; clk_cpu         ;
;  md[7]    ; clk_cpu    ; 7.827 ; 7.820 ; Rise       ; clk_cpu         ;
; md[*]     ; clock      ; 8.712 ; 8.705 ; Rise       ; clock           ;
;  md[0]    ; clock      ; 8.712 ; 8.705 ; Rise       ; clock           ;
;  md[1]    ; clock      ; 8.732 ; 8.725 ; Rise       ; clock           ;
;  md[2]    ; clock      ; 8.732 ; 8.725 ; Rise       ; clock           ;
;  md[3]    ; clock      ; 8.971 ; 8.964 ; Rise       ; clock           ;
;  md[4]    ; clock      ; 9.257 ; 9.250 ; Rise       ; clock           ;
;  md[5]    ; clock      ; 9.257 ; 9.250 ; Rise       ; clock           ;
;  md[6]    ; clock      ; 9.260 ; 9.253 ; Rise       ; clock           ;
;  md[7]    ; clock      ; 9.260 ; 9.253 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; md[*]     ; clk_cpu    ; 6.942     ; 7.075     ; Rise       ; clk_cpu         ;
;  md[0]    ; clk_cpu    ; 6.942     ; 7.075     ; Rise       ; clk_cpu         ;
;  md[1]    ; clk_cpu    ; 6.975     ; 7.108     ; Rise       ; clk_cpu         ;
;  md[2]    ; clk_cpu    ; 6.975     ; 7.108     ; Rise       ; clk_cpu         ;
;  md[3]    ; clk_cpu    ; 7.138     ; 7.271     ; Rise       ; clk_cpu         ;
;  md[4]    ; clk_cpu    ; 7.609     ; 7.742     ; Rise       ; clk_cpu         ;
;  md[5]    ; clk_cpu    ; 7.609     ; 7.742     ; Rise       ; clk_cpu         ;
;  md[6]    ; clk_cpu    ; 7.608     ; 7.741     ; Rise       ; clk_cpu         ;
;  md[7]    ; clk_cpu    ; 7.608     ; 7.741     ; Rise       ; clk_cpu         ;
; md[*]     ; clock      ; 9.156     ; 9.289     ; Rise       ; clock           ;
;  md[0]    ; clock      ; 9.156     ; 9.289     ; Rise       ; clock           ;
;  md[1]    ; clock      ; 9.189     ; 9.322     ; Rise       ; clock           ;
;  md[2]    ; clock      ; 9.189     ; 9.322     ; Rise       ; clock           ;
;  md[3]    ; clock      ; 9.352     ; 9.485     ; Rise       ; clock           ;
;  md[4]    ; clock      ; 9.823     ; 9.956     ; Rise       ; clock           ;
;  md[5]    ; clock      ; 9.823     ; 9.956     ; Rise       ; clock           ;
;  md[6]    ; clock      ; 9.822     ; 9.955     ; Rise       ; clock           ;
;  md[7]    ; clock      ; 9.822     ; 9.955     ; Rise       ; clock           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; md[*]     ; clk_cpu    ; 6.643     ; 6.643     ; Rise       ; clk_cpu         ;
;  md[0]    ; clk_cpu    ; 6.643     ; 6.643     ; Rise       ; clk_cpu         ;
;  md[1]    ; clk_cpu    ; 6.675     ; 6.675     ; Rise       ; clk_cpu         ;
;  md[2]    ; clk_cpu    ; 6.675     ; 6.675     ; Rise       ; clk_cpu         ;
;  md[3]    ; clk_cpu    ; 6.831     ; 6.831     ; Rise       ; clk_cpu         ;
;  md[4]    ; clk_cpu    ; 7.283     ; 7.283     ; Rise       ; clk_cpu         ;
;  md[5]    ; clk_cpu    ; 7.283     ; 7.283     ; Rise       ; clk_cpu         ;
;  md[6]    ; clk_cpu    ; 7.283     ; 7.283     ; Rise       ; clk_cpu         ;
;  md[7]    ; clk_cpu    ; 7.283     ; 7.283     ; Rise       ; clk_cpu         ;
; md[*]     ; clock      ; 8.480     ; 8.480     ; Rise       ; clock           ;
;  md[0]    ; clock      ; 8.480     ; 8.480     ; Rise       ; clock           ;
;  md[1]    ; clock      ; 8.512     ; 8.512     ; Rise       ; clock           ;
;  md[2]    ; clock      ; 8.512     ; 8.512     ; Rise       ; clock           ;
;  md[3]    ; clock      ; 8.668     ; 8.668     ; Rise       ; clock           ;
;  md[4]    ; clock      ; 9.120     ; 9.120     ; Rise       ; clock           ;
;  md[5]    ; clock      ; 9.120     ; 9.120     ; Rise       ; clock           ;
;  md[6]    ; clock      ; 9.120     ; 9.120     ; Rise       ; clock           ;
;  md[7]    ; clock      ; 9.120     ; 9.120     ; Rise       ; clock           ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clk_cpu                                         ; -5.276 ; -1028.960     ;
; clock                                           ; -4.531 ; -236.565      ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -2.610 ; -113.367      ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; -2.303 ; -53.400       ;
; SPI:SD|Divider:inst|inst                        ; -1.332 ; -9.596        ;
; hcnt[8]                                         ; -0.148 ; -1.480        ;
; T8080se:VM80|T80:u0|A[10]                       ; 0.090  ; 0.000         ;
; SPI:SD|Divider:inst|inst1                       ; 0.304  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst44                      ; 0.429  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42                      ; 0.446  ; 0.000         ;
; spetskeyboard:spetskey|rl_st                    ; 0.604  ; 0.000         ;
; spetskeyboard:spetskey|test                     ; 0.604  ; 0.000         ;
; spetskeyboard:spetskey|mx_st                    ; 0.605  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45                      ; 0.607  ; 0.000         ;
; SPI:SD|Divider:inst|inst2                       ; 0.617  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clock                                           ; -0.928 ; -2.327        ;
; clk_cpu                                         ; -0.593 ; -15.711       ;
; T8080se:VM80|T80:u0|A[10]                       ; -0.496 ; -4.787        ;
; SPI:SD|Divider:inst|inst                        ; -0.395 ; -2.324        ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; -0.174 ; -2.089        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; -0.149 ; -0.363        ;
; SPI:SD|SPIReg:inst1|inst42                      ; -0.079 ; -0.079        ;
; SPI:SD|SPIReg:inst1|inst44                      ; -0.045 ; -0.045        ;
; SPI:SD|Divider:inst|inst1                       ; -0.026 ; -0.026        ;
; spetskeyboard:spetskey|rl_st                    ; 0.186  ; 0.000         ;
; spetskeyboard:spetskey|test                     ; 0.186  ; 0.000         ;
; spetskeyboard:spetskey|mx_st                    ; 0.187  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45                      ; 0.189  ; 0.000         ;
; SPI:SD|Divider:inst|inst2                       ; 0.199  ; 0.000         ;
; hcnt[8]                                         ; 0.301  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_cpu                    ; -1.389 ; -75.979       ;
; SPI:SD|SPIReg:inst1|inst44 ; -1.269 ; -1.269        ;
; SPI:SD|Divider:inst|inst   ; -1.175 ; -9.395        ;
; SPI:SD|SPIReg:inst1|inst42 ; -1.107 ; -1.107        ;
; SPI:SD|SPIReg:inst1|inst45 ; -0.844 ; -0.844        ;
; T8080se:VM80|T80:u0|A[10]  ; -0.551 ; -0.551        ;
; clock                      ; -0.472 ; -16.465       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; T8080se:VM80|T80:u0|A[10]  ; -1.548 ; -8.315        ;
; clock                      ; -0.273 ; -9.347        ;
; clk_cpu                    ; -0.041 ; -2.626        ;
; SPI:SD|Divider:inst|inst   ; 0.247  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst45 ; 1.524  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst42 ; 1.756  ; 0.000         ;
; SPI:SD|SPIReg:inst1|inst44 ; 1.925  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clk_cpu                                         ; -1.000 ; -319.000      ;
; clock                                           ; -1.000 ; -230.000      ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; -1.000 ; -42.000       ;
; SPI:SD|Divider:inst|inst                        ; -1.000 ; -11.000       ;
; hcnt[8]                                         ; -1.000 ; -10.000       ;
; T8080se:VM80|T80:u0|A[10]                       ; -1.000 ; -9.050        ;
; SPI:SD|Divider:inst|inst1                       ; -1.000 ; -1.000        ;
; SPI:SD|Divider:inst|inst2                       ; -1.000 ; -1.000        ;
; SPI:SD|SPIReg:inst1|inst42                      ; -1.000 ; -1.000        ;
; SPI:SD|SPIReg:inst1|inst44                      ; -1.000 ; -1.000        ;
; SPI:SD|SPIReg:inst1|inst45                      ; -1.000 ; -1.000        ;
; spetskeyboard:spetskey|mx_st                    ; -1.000 ; -1.000        ;
; spetskeyboard:spetskey|rl_st                    ; -1.000 ; -1.000        ;
; spetskeyboard:spetskey|test                     ; -1.000 ; -1.000        ;
; clk                                             ; 9.597  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 14.461 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_cpu'                                                                                                                       ;
+--------+-------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.276 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 6.229      ;
; -5.190 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 6.143      ;
; -5.175 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 6.128      ;
; -5.156 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 6.109      ;
; -5.133 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.031     ; 6.089      ;
; -5.125 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|A[12]                    ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.601     ; 5.511      ;
; -5.111 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 6.064      ;
; -5.106 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.032     ; 6.061      ;
; -5.102 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 6.055      ;
; -5.094 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.033     ; 6.048      ;
; -5.082 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 6.033      ;
; -5.077 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 6.028      ;
; -5.075 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 6.028      ;
; -5.059 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.033     ; 6.013      ;
; -5.055 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 6.006      ;
; -5.051 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.029     ; 6.009      ;
; -5.051 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.032     ; 6.006      ;
; -5.048 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 6.001      ;
; -5.047 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.031     ; 6.003      ;
; -5.032 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.031     ; 5.988      ;
; -5.029 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.980      ;
; -5.016 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.969      ;
; -5.013 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.031     ; 5.969      ;
; -5.009 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|A[6]                     ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.743     ; 5.253      ;
; -5.002 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|A[7]                     ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.743     ; 5.246      ;
; -5.001 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.954      ;
; -5.001 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.954      ;
; -4.996 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.947      ;
; -4.991 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.942      ;
; -4.988 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|BusA[4]                  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.939      ;
; -4.982 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][4] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.935      ;
; -4.982 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.935      ;
; -4.981 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.932      ;
; -4.976 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.927      ;
; -4.975 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|A[12]                    ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.600     ; 5.362      ;
; -4.969 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.920      ;
; -4.968 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.031     ; 5.924      ;
; -4.965 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.029     ; 5.923      ;
; -4.963 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|A[3]                     ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.743     ; 5.207      ;
; -4.963 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.029     ; 5.921      ;
; -4.962 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.913      ;
; -4.962 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.915      ;
; -4.957 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.908      ;
; -4.954 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.905      ;
; -4.951 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.030     ; 5.908      ;
; -4.950 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.029     ; 5.908      ;
; -4.947 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.900      ;
; -4.943 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.894      ;
; -4.937 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.890      ;
; -4.935 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.886      ;
; -4.932 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.031     ; 5.888      ;
; -4.932 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.032     ; 5.887      ;
; -4.931 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.029     ; 5.889      ;
; -4.930 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|A[5]                     ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.743     ; 5.174      ;
; -4.930 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|A[4]                     ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.743     ; 5.174      ;
; -4.930 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|A[2]                     ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.743     ; 5.174      ;
; -4.930 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|A[0]                     ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.743     ; 5.174      ;
; -4.928 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.881      ;
; -4.928 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.879      ;
; -4.926 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.879      ;
; -4.924 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.875      ;
; -4.921 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.031     ; 5.877      ;
; -4.920 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.033     ; 5.874      ;
; -4.917 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.868      ;
; -4.916 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.030     ; 5.873      ;
; -4.915 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.868      ;
; -4.912 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.863      ;
; -4.912 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.865      ;
; -4.912 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.863      ;
; -4.909 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.860      ;
; -4.908 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|A[12]                    ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.602     ; 5.293      ;
; -4.908 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.029     ; 5.866      ;
; -4.907 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.860      ;
; -4.902 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|BusA[4]                  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.853      ;
; -4.901 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|BusB[4]                  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.027     ; 5.861      ;
; -4.901 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.854      ;
; -4.900 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.853      ;
; -4.900 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.035     ; 5.852      ;
; -4.896 ; T8080se:VM80|T80:u0|IR[5]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][4] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.849      ;
; -4.895 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.035     ; 5.847      ;
; -4.890 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.841      ;
; -4.888 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|BusB[4]                  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.028     ; 5.847      ;
; -4.888 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|BusB[4]                  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.027     ; 5.848      ;
; -4.887 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|BusA[4]                  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.838      ;
; -4.886 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.029     ; 5.844      ;
; -4.885 ; T8080se:VM80|T80:u0|MCycle[0] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.033     ; 5.839      ;
; -4.885 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.838      ;
; -4.883 ; T8080se:VM80|T80:u0|F[6]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.836      ;
; -4.882 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][4] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.833      ;
; -4.881 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[1][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.832      ;
; -4.881 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.027     ; 5.841      ;
; -4.881 ; T8080se:VM80|T80:u0|IR[4]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.834      ;
; -4.881 ; T8080se:VM80|T80:u0|F[0]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][4] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.034     ; 5.834      ;
; -4.878 ; T8080se:VM80|T80:u0|MCycle[1] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.032     ; 5.833      ;
; -4.877 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][4] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.828      ;
; -4.877 ; T8080se:VM80|T80:u0|MCycle[2] ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[0][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.032     ; 5.832      ;
; -4.876 ; T8080se:VM80|T80:u0|IR[1]     ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][6] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.036     ; 5.827      ;
; -4.876 ; T8080se:VM80|T80:u0|IR[3]     ; T8080se:VM80|T80:u0|BusB[4]                  ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.029     ; 5.834      ;
; -4.873 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.035     ; 5.825      ;
; -4.869 ; T8080se:VM80|T80:u0|F[7]      ; T8080se:VM80|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_cpu      ; clk_cpu     ; 1.000        ; -0.028     ; 5.828      ;
+--------+-------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                  ;
+--------+-----------------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; -4.531 ; metod                                   ; dataI[2] ; clock                                           ; clock       ; 1.000        ; -0.040     ; 5.478      ;
; -4.349 ; portb1[5]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 4.911      ;
; -4.296 ; portb1[4]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 4.858      ;
; -4.275 ; porta1[3]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 4.837      ;
; -4.275 ; porta1[2]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 4.837      ;
; -4.245 ; portb1[3]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 4.807      ;
; -4.153 ; porta1[1]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 4.715      ;
; -4.090 ; portb1[2]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.074      ; 4.651      ;
; -4.080 ; portc1[1]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.065      ; 4.632      ;
; -4.032 ; portc1[3]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.065      ; 4.584      ;
; -4.031 ; portb1[6]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.074      ; 4.592      ;
; -4.023 ; porta1[4]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.074      ; 4.584      ;
; -4.012 ; portb1[7]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.074      ; 4.573      ;
; -3.932 ; porta1[0]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.074      ; 4.493      ;
; -3.926 ; porta1[7]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 4.488      ;
; -3.912 ; portc1[0]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.065      ; 4.464      ;
; -3.900 ; metod                                   ; dataI[3] ; clock                                           ; clock       ; 1.000        ; -0.038     ; 4.849      ;
; -3.897 ; porta1[7]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.461      ;
; -3.881 ; porta1[5]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.074      ; 4.442      ;
; -3.853 ; portc1[2]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.065      ; 4.405      ;
; -3.835 ; metod                                   ; dataI[1] ; clock                                           ; clock       ; 1.000        ; -0.038     ; 4.784      ;
; -3.832 ; porta1[6]                               ; dataI[2] ; clock                                           ; clock       ; 0.500        ; 0.065      ; 4.384      ;
; -3.677 ; metod                                   ; dataI[7] ; clock                                           ; clock       ; 1.000        ; -0.039     ; 4.625      ;
; -3.670 ; portb1[3]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.234      ;
; -3.646 ; portb1[5]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.210      ;
; -3.631 ; portb1[3]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.195      ;
; -3.630 ; portb1[2]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 4.193      ;
; -3.607 ; portb1[5]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.171      ;
; -3.600 ; portb1[4]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.164      ;
; -3.587 ; metod                                   ; dataI[0] ; clock                                           ; clock       ; 1.000        ; -0.038     ; 4.536      ;
; -3.579 ; porta1[2]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.143      ;
; -3.578 ; porta1[1]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.142      ;
; -3.572 ; porta1[3]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.136      ;
; -3.568 ; metod                                   ; dataI[5] ; clock                                           ; clock       ; 1.000        ; -0.040     ; 4.515      ;
; -3.539 ; porta1[1]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.103      ;
; -3.533 ; porta1[3]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.097      ;
; -3.525 ; portb1[6]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 4.088      ;
; -3.524 ; portb1[5]                               ; dataI[7] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 4.087      ;
; -3.517 ; porta1[4]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 4.080      ;
; -3.499 ; metod                                   ; dataI[6] ; clock                                           ; clock       ; 1.000        ; -0.039     ; 4.447      ;
; -3.497 ; portb1[2]                               ; dataI[7] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 4.059      ;
; -3.495 ; portb1[6]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 4.058      ;
; -3.495 ; portb1[4]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.059      ;
; -3.491 ; porta1[5]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 4.054      ;
; -3.487 ; porta1[7]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.051      ;
; -3.487 ; porta1[4]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 4.050      ;
; -3.486 ; portb1[5]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 4.049      ;
; -3.474 ; porta1[2]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 4.038      ;
; -3.472 ; porta1[0]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 4.035      ;
; -3.447 ; porta1[6]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.067      ; 4.001      ;
; -3.438 ; porta1[3]                               ; dataI[7] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 4.001      ;
; -3.433 ; portc1[1]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.067      ; 3.987      ;
; -3.430 ; portc1[0]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.067      ; 3.984      ;
; -3.429 ; portc1[1]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.067      ; 3.983      ;
; -3.415 ; portb1[5]                               ; dataI[5] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 3.977      ;
; -3.414 ; portb1[3]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 3.977      ;
; -3.408 ; porta1[6]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.067      ; 3.962      ;
; -3.405 ; portb1[5]                               ; dataI[0] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 3.969      ;
; -3.400 ; portb1[7]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 3.963      ;
; -3.391 ; portc1[0]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.067      ; 3.945      ;
; -3.388 ; portb1[2]                               ; dataI[5] ; clock                                           ; clock       ; 0.500        ; 0.074      ; 3.949      ;
; -3.383 ; portc1[3]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.067      ; 3.937      ;
; -3.380 ; portb1[7]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 3.943      ;
; -3.371 ; portb1[7]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 3.933      ;
; -3.360 ; portb1[2]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 3.922      ;
; -3.352 ; portb1[4]                               ; dataI[0] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 3.916      ;
; -3.352 ; portb1[2]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 3.915      ;
; -3.345 ; portc1[1]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.066      ; 3.898      ;
; -3.339 ; porta1[0]                               ; dataI[7] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 3.901      ;
; -3.337 ; porta1[7]                               ; dataI[5] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 3.899      ;
; -3.334 ; portc1[2]                               ; dataI[3] ; clock                                           ; clock       ; 0.500        ; 0.067      ; 3.888      ;
; -3.331 ; porta1[3]                               ; dataI[0] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 3.895      ;
; -3.331 ; porta1[2]                               ; dataI[0] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 3.895      ;
; -3.329 ; porta1[3]                               ; dataI[5] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 3.891      ;
; -3.322 ; porta1[1]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 3.885      ;
; -3.301 ; portb1[3]                               ; dataI[0] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 3.865      ;
; -3.282 ; portc1[2]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.067      ; 3.836      ;
; -3.280 ; porta1[3]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 3.843      ;
; -3.274 ; portc1[0]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.066      ; 3.827      ;
; -3.250 ; portb1[4]                               ; dataI[7] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 3.813      ;
; -3.245 ; porta1[5]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 3.808      ;
; -3.230 ; porta1[0]                               ; dataI[5] ; clock                                           ; clock       ; 0.500        ; 0.074      ; 3.791      ;
; -3.229 ; porta1[2]                               ; dataI[7] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 3.792      ;
; -3.223 ; portb1[3]                               ; dataI[7] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 3.786      ;
; -3.219 ; portc1[3]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.066      ; 3.772      ;
; -3.217 ; portb1[6]                               ; dataI[7] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 3.779      ;
; -3.216 ; porta1[5]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 3.778      ;
; -3.209 ; porta1[1]                               ; dataI[0] ; clock                                           ; clock       ; 0.500        ; 0.077      ; 3.773      ;
; -3.209 ; porta1[4]                               ; dataI[7] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 3.771      ;
; -3.207 ; portc1[3]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.067      ; 3.761      ;
; -3.205 ; portc1[1]                               ; dataI[7] ; clock                                           ; clock       ; 0.500        ; 0.066      ; 3.758      ;
; -3.202 ; porta1[0]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 3.764      ;
; -3.195 ; AddrSelector:AS|inst11                  ; dataI[1] ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.500        ; -0.940     ; 2.742      ;
; -3.194 ; porta1[0]                               ; dataI[1] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 3.757      ;
; -3.188 ; portc1[2]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.066      ; 3.741      ;
; -3.185 ; porta1[7]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.076      ; 3.748      ;
; -3.156 ; porta1[6]                               ; dataI[6] ; clock                                           ; clock       ; 0.500        ; 0.066      ; 3.709      ;
; -3.141 ; portb1[4]                               ; dataI[5] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 3.703      ;
; -3.140 ; spetskeyboard:spetskey|keymatrixa[0][2] ; dataI[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.475      ; 4.513      ;
; -3.120 ; porta1[2]                               ; dataI[5] ; clock                                           ; clock       ; 0.500        ; 0.075      ; 3.682      ;
+--------+-----------------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                  ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -2.610 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[10][3] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.943     ; 1.595      ;
; -2.585 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[8][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.943     ; 1.570      ;
; -2.560 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[10][1] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.955     ; 1.533      ;
; -2.477 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[11][2] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.944     ; 1.461      ;
; -2.428 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[5][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.926     ; 1.430      ;
; -2.422 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[2][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.915     ; 1.435      ;
; -2.418 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[5][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.956     ; 1.390      ;
; -2.408 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[9][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.955     ; 1.381      ;
; -2.363 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[3][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.956     ; 1.335      ;
; -2.349 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[1][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.956     ; 1.321      ;
; -2.345 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[4][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.956     ; 1.317      ;
; -2.335 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[0][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.955     ; 1.308      ;
; -2.326 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[0][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.944     ; 1.310      ;
; -2.315 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[1][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.914     ; 1.329      ;
; -2.288 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[1][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.952     ; 1.264      ;
; -2.279 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[9][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.934     ; 1.273      ;
; -2.267 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[11][5] ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.922     ; 1.273      ;
; -2.264 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[2][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.951     ; 1.241      ;
; -2.263 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[9][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.963     ; 1.228      ;
; -2.258 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[2][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.952     ; 1.234      ;
; -2.214 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[7][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.949     ; 1.193      ;
; -2.213 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[6][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.955     ; 1.186      ;
; -2.210 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[5][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.952     ; 1.186      ;
; -2.209 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[0][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.956     ; 1.181      ;
; -2.208 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[3][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.956     ; 1.180      ;
; -2.207 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[7][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.952     ; 1.183      ;
; -2.206 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[9][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.952     ; 1.182      ;
; -2.202 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[8][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.952     ; 1.178      ;
; -2.202 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[7][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.952     ; 1.178      ;
; -2.201 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[8][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.952     ; 1.177      ;
; -2.194 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[10][2] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.942     ; 1.180      ;
; -2.191 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[11][3] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.942     ; 1.177      ;
; -2.166 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[10][5] ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.926     ; 1.168      ;
; -2.155 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[5][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.955     ; 1.128      ;
; -2.152 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[4][1]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.952     ; 1.128      ;
; -2.142 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[7][0]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.920     ; 1.150      ;
; -2.141 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[3][0]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.920     ; 1.149      ;
; -2.141 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[3][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.915     ; 1.154      ;
; -2.137 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[11][1] ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.963     ; 1.102      ;
; -2.084 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[4][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.944     ; 1.068      ;
; -2.035 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[8][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.914     ; 1.049      ;
; -1.960 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[6][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.915     ; 0.973      ;
; -1.958 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[7][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.915     ; 0.971      ;
; -1.931 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[3][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.944     ; 0.915      ;
; -1.927 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[6][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.944     ; 0.911      ;
; -1.925 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[2][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.944     ; 0.909      ;
; -1.923 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[1][2]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.944     ; 0.907      ;
; -1.895 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[4][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.915     ; 0.908      ;
; -1.870 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[6][0]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.915     ; 0.883      ;
; -1.831 ; spetskeyboard:spetskey|mx_st_key                                 ; spetskeyboard:spetskey|keymatrixa[0][5]  ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.915     ; 0.844      ;
; -1.800 ; spetskeyboard:spetskey|rl_key                                    ; spetskeyboard:spetskey|keymatrixa[6][3]  ; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.943     ; 0.785      ;
; -0.398 ; spetskeyboard:spetskey|mx_st                                     ; spetskeyboard:spetskey|mx_st             ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.081     ; 0.350      ;
; -0.398 ; spetskeyboard:spetskey|test                                      ; spetskeyboard:spetskey|test              ; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.081     ; 0.350      ;
; -0.381 ; clock                                                            ; clock                                    ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.045     ; 0.359      ;
; -0.380 ; spetskeyboard:spetskey|mx_st                                     ; spetskeyboard:spetskey|mx_st             ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.081     ; 0.332      ;
; -0.380 ; spetskeyboard:spetskey|test                                      ; spetskeyboard:spetskey|test              ; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.081     ; 0.332      ;
; -0.360 ; clock                                                            ; clock                                    ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -0.045     ; 0.338      ;
; 25.287 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.031     ; 4.080      ;
; 25.338 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.042     ; 4.018      ;
; 25.541 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[5][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.049     ; 3.808      ;
; 25.682 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[4][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 3.678      ;
; 25.727 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.028     ; 3.643      ;
; 25.733 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[4][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.049     ; 3.616      ;
; 25.756 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[8][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.039     ; 3.603      ;
; 25.807 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[8][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.050     ; 3.541      ;
; 25.846 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.039     ; 3.513      ;
; 25.910 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[7][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.039     ; 3.449      ;
; 25.913 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.050     ; 3.435      ;
; 25.975 ; spetskeyboard:spetskey|sp_kb[3]                                  ; spetskeyboard:spetskey|keymatrixa[11][4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.027     ; 3.396      ;
; 25.980 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 3.380      ;
; 26.016 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.040     ; 3.342      ;
; 26.031 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[9][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.046     ; 3.321      ;
; 26.031 ; spetskeyboard:spetskey|sp_kb[2]                                  ; spetskeyboard:spetskey|keymatrixa[7][3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.046     ; 3.321      ;
; 26.063 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[4]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.037     ; 3.298      ;
; 26.072 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[10][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.036     ; 3.290      ;
; 26.080 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[1][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.028     ; 3.290      ;
; 26.080 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[5][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.041     ; 3.277      ;
; 26.080 ; spetskeyboard:spetskey|strobe                                    ; spetskeyboard:spetskey|keymatrixa[7][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.040     ; 3.278      ;
; 26.083 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.036     ; 3.279      ;
; 26.088 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[11][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.051     ; 3.259      ;
; 26.088 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|rl_st             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.051     ; 3.259      ;
; 26.107 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[11][2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.038     ; 3.253      ;
; 26.117 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[1]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.046     ; 3.235      ;
; 26.117 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.046     ; 3.235      ;
; 26.122 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[4][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.035     ; 3.241      ;
; 26.145 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.046     ; 3.207      ;
; 26.152 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[5][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.036     ; 3.210      ;
; 26.152 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[5][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.047     ; 3.199      ;
; 26.185 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[2][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.043     ; 3.170      ;
; 26.187 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[5][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.042     ; 3.169      ;
; 26.196 ; spetskeyboard:spetskey|sp_kb[1]                                  ; spetskeyboard:spetskey|keymatrixa[8][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.036     ; 3.166      ;
; 26.199 ; spetskeyboard:spetskey|sp_kb[6]                                  ; spetskeyboard:spetskey|keymatrixa[10][0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.036     ; 3.163      ;
; 26.209 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|keymatrixa[7][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.046     ; 3.143      ;
; 26.212 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[4] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.050     ; 3.136      ;
; 26.212 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[3] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.056     ; 3.130      ;
; 26.218 ; spetskeyboard:spetskey|sp_kb[5]                                  ; spetskeyboard:spetskey|keymatrixa[1][0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.042     ; 3.138      ;
; 26.252 ; spetskeyboard:spetskey|ex_code                                   ; spetskeyboard:spetskey|sp_kb[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.041     ; 3.105      ;
; 26.260 ; spetskeyboard:spetskey|sp_kb[0]                                  ; spetskeyboard:spetskey|keymatrixa[7][2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.050     ; 3.088      ;
; 26.286 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|rx_scan_code[1] ; spetskeyboard:spetskey|sp_kb[7]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.056     ; 3.056      ;
; 26.305 ; spetskeyboard:spetskey|sp_kb[4]                                  ; spetskeyboard:spetskey|keymatrixa[8][4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 29.411       ; -0.046     ; 3.047      ;
+--------+------------------------------------------------------------------+------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -2.303 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.038     ; 3.252      ;
; -2.300 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.038     ; 3.249      ;
; -2.300 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.038     ; 3.249      ;
; -2.300 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.038     ; 3.249      ;
; -2.300 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.038     ; 3.249      ;
; -2.257 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.208      ;
; -2.254 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.205      ;
; -2.254 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.205      ;
; -2.254 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.205      ;
; -2.254 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.205      ;
; -2.219 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.170      ;
; -2.216 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.167      ;
; -2.216 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.167      ;
; -2.216 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.167      ;
; -2.216 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.167      ;
; -2.192 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.143      ;
; -2.189 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.140      ;
; -2.189 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.140      ;
; -2.189 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.140      ;
; -2.189 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 3.140      ;
; -2.107 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.048     ; 3.046      ;
; -2.104 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.048     ; 3.043      ;
; -2.065 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.024     ; 3.028      ;
; -2.061 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 3.002      ;
; -2.058 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.999      ;
; -2.044 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.024     ; 3.007      ;
; -2.023 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.964      ;
; -2.022 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.024     ; 2.985      ;
; -2.020 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.961      ;
; -1.996 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.937      ;
; -1.993 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.934      ;
; -1.964 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.048     ; 2.903      ;
; -1.959 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.048     ; 2.898      ;
; -1.958 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.048     ; 2.897      ;
; -1.956 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.907      ;
; -1.954 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.048     ; 2.893      ;
; -1.954 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.048     ; 2.893      ;
; -1.954 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.048     ; 2.893      ;
; -1.953 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.048     ; 2.892      ;
; -1.953 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.904      ;
; -1.953 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.904      ;
; -1.953 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.904      ;
; -1.953 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.904      ;
; -1.950 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.048     ; 2.889      ;
; -1.950 ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.048     ; 2.889      ;
; -1.918 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.859      ;
; -1.913 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.024     ; 2.876      ;
; -1.913 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.854      ;
; -1.912 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.853      ;
; -1.908 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.849      ;
; -1.908 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.849      ;
; -1.908 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.849      ;
; -1.907 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.848      ;
; -1.904 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.845      ;
; -1.904 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.845      ;
; -1.887 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.024     ; 2.850      ;
; -1.880 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.024     ; 2.843      ;
; -1.880 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.821      ;
; -1.875 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.816      ;
; -1.874 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.815      ;
; -1.870 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.811      ;
; -1.870 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.811      ;
; -1.870 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.811      ;
; -1.869 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.810      ;
; -1.866 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.807      ;
; -1.866 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.807      ;
; -1.853 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.794      ;
; -1.850 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.791      ;
; -1.850 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.791      ;
; -1.850 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.791      ;
; -1.850 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.791      ;
; -1.850 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.791      ;
; -1.850 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.791      ;
; -1.850 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.791      ;
; -1.850 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.791      ;
; -1.850 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.791      ;
; -1.850 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.791      ;
; -1.850 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.791      ;
; -1.848 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.789      ;
; -1.847 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.788      ;
; -1.843 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.784      ;
; -1.843 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.784      ;
; -1.843 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.784      ;
; -1.842 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.783      ;
; -1.841 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.024     ; 2.804      ;
; -1.839 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.780      ;
; -1.839 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.046     ; 2.780      ;
; -1.824 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.775      ;
; -1.824 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.775      ;
; -1.824 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.775      ;
; -1.824 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.775      ;
; -1.824 ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.775      ;
; -1.821 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.772      ;
; -1.818 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.769      ;
; -1.818 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.769      ;
; -1.818 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.769      ;
; -1.818 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.036     ; 2.769      ;
; -1.794 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.024     ; 2.757      ;
; -1.787 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.026     ; 2.748      ;
; -1.784 ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 1.000        ; -0.026     ; 2.745      ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst'                                                                                                                                  ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -1.332 ; SPI:SD|SPIReg:inst1|inst5~latch      ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.683     ; 1.136      ;
; -1.254 ; SPI:SD|SPIReg:inst1|inst6~latch      ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.789     ; 0.952      ;
; -1.251 ; SPI:SD|SPIReg:inst1|inst14~latch     ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.683     ; 1.055      ;
; -1.181 ; SPI:SD|SPIReg:inst1|inst7~latch      ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.791     ; 0.877      ;
; -1.114 ; SPI:SD|SPIReg:inst1|inst23~latch     ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.745     ; 0.856      ;
; -1.056 ; SPI:SD|SPIReg:inst1|inst20~latch     ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.745     ; 0.798      ;
; -1.052 ; SPI:SD|SPIReg:inst1|inst17~latch     ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.661     ; 0.878      ;
; -0.985 ; SPI:SD|SPIReg:inst1|inst6~latch      ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.799     ; 0.673      ;
; -0.862 ; SPI:SD|SPIReg:inst1|inst23~latch     ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.745     ; 0.604      ;
; -0.855 ; SPI:SD|SPIReg:inst1|inst26~latch     ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.663     ; 0.679      ;
; -0.832 ; SPI:SD|SPIReg:inst1|inst7~latch      ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.790     ; 0.529      ;
; -0.831 ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.598      ; 3.416      ;
; -0.820 ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.257      ;
; -0.818 ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.598      ; 3.403      ;
; -0.817 ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.254      ;
; -0.793 ; T8080se:VM80|T80:u0|A[6]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.598      ; 3.378      ;
; -0.790 ; SPI:SD|SPIReg:inst1|inst20~latch     ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.745     ; 0.532      ;
; -0.776 ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.597      ; 3.360      ;
; -0.776 ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.213      ;
; -0.774 ; T8080se:VM80|T80:u0|A[9]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.211      ;
; -0.773 ; SPI:SD|SPIReg:inst1|inst17~latch     ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.668     ; 0.592      ;
; -0.765 ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.201      ;
; -0.763 ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.597      ; 3.347      ;
; -0.762 ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.198      ;
; -0.738 ; T8080se:VM80|T80:u0|A[6]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.597      ; 3.322      ;
; -0.735 ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.326      ;
; -0.724 ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.167      ;
; -0.722 ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.313      ;
; -0.721 ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.157      ;
; -0.721 ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.164      ;
; -0.719 ; T8080se:VM80|T80:u0|A[9]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.155      ;
; -0.706 ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.598      ; 3.291      ;
; -0.697 ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.134      ;
; -0.697 ; T8080se:VM80|T80:u0|A[7]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.598      ; 3.282      ;
; -0.697 ; T8080se:VM80|T80:u0|A[6]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.288      ;
; -0.693 ; SPI:SD|SPIReg:inst1|inst5~latch      ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.673     ; 0.507      ;
; -0.680 ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.123      ;
; -0.678 ; T8080se:VM80|T80:u0|A[9]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.121      ;
; -0.678 ; SPI:SD|SPIReg:inst1|inst14~latch     ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.673     ; 0.492      ;
; -0.674 ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.598      ; 3.259      ;
; -0.663 ; SPI:SD|SPIReg:inst1|inst40           ; SPI:SD|SPIReg:inst1|inst41           ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.500        ; -0.519     ; 0.631      ;
; -0.656 ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.093      ;
; -0.651 ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.597      ; 3.235      ;
; -0.646 ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.241      ;
; -0.646 ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 1.000        ; -0.050     ; 1.583      ;
; -0.642 ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.078      ;
; -0.642 ; T8080se:VM80|T80:u0|A[7]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.597      ; 3.226      ;
; -0.635 ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.082      ;
; -0.634 ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.225      ;
; -0.633 ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.228      ;
; -0.632 ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.079      ;
; -0.625 ; T8080se:VM80|T80:u0|A[8]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.062      ;
; -0.624 ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.607      ; 3.218      ;
; -0.623 ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.066      ;
; -0.621 ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.212      ;
; -0.620 ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.063      ;
; -0.619 ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.597      ; 3.203      ;
; -0.613 ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.459      ; 3.059      ;
; -0.611 ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.607      ; 3.205      ;
; -0.610 ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.201      ;
; -0.610 ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.459      ; 3.056      ;
; -0.608 ; T8080se:VM80|T80:u0|A[6]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.203      ;
; -0.602 ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.193      ;
; -0.601 ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.037      ;
; -0.601 ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.044      ;
; -0.601 ; T8080se:VM80|T80:u0|A[7]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.192      ;
; -0.596 ; T8080se:VM80|T80:u0|A[6]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.187      ;
; -0.591 ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.038      ;
; -0.591 ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.034      ;
; -0.589 ; T8080se:VM80|T80:u0|A[9]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.036      ;
; -0.589 ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.180      ;
; -0.588 ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.031      ;
; -0.586 ; T8080se:VM80|T80:u0|A[6]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.607      ; 3.180      ;
; -0.584 ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.481      ; 3.062      ;
; -0.579 ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.022      ;
; -0.578 ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.169      ;
; -0.577 ; T8080se:VM80|T80:u0|A[9]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.020      ;
; -0.570 ; T8080se:VM80|T80:u0|A[8]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.006      ;
; -0.569 ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.459      ; 3.015      ;
; -0.567 ; T8080se:VM80|T80:u0|A[9]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.459      ; 3.013      ;
; -0.564 ; T8080se:VM80|T80:u0|A[6]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.155      ;
; -0.560 ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.003      ;
; -0.547 ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 2.990      ;
; -0.545 ; T8080se:VM80|T80:u0|A[9]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 2.988      ;
; -0.529 ; T8080se:VM80|T80:u0|A[8]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 2.972      ;
; -0.529 ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.480      ; 3.006      ;
; -0.521 ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.116      ;
; -0.512 ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 2.959      ;
; -0.512 ; T8080se:VM80|T80:u0|A[7]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.107      ;
; -0.509 ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.100      ;
; -0.500 ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 2.943      ;
; -0.500 ; T8080se:VM80|T80:u0|A[7]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.091      ;
; -0.499 ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.607      ; 3.093      ;
; -0.490 ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.459      ; 2.936      ;
; -0.490 ; T8080se:VM80|T80:u0|A[7]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.607      ; 3.084      ;
; -0.489 ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.084      ;
; -0.488 ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.487      ; 2.972      ;
; -0.477 ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.068      ;
; -0.477 ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.068      ;
; -0.471 ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 2.918      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'hcnt[8]'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.148 ; vcnt[3]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.097      ;
; -0.148 ; vcnt[3]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.097      ;
; -0.148 ; vcnt[3]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.097      ;
; -0.148 ; vcnt[3]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.097      ;
; -0.148 ; vcnt[3]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.097      ;
; -0.148 ; vcnt[3]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.097      ;
; -0.148 ; vcnt[3]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.097      ;
; -0.148 ; vcnt[3]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.097      ;
; -0.148 ; vcnt[3]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.097      ;
; -0.148 ; vcnt[3]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.097      ;
; -0.146 ; vcnt[1]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.095      ;
; -0.146 ; vcnt[1]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.095      ;
; -0.146 ; vcnt[1]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.095      ;
; -0.146 ; vcnt[1]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.095      ;
; -0.146 ; vcnt[1]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.095      ;
; -0.146 ; vcnt[1]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.095      ;
; -0.146 ; vcnt[1]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.095      ;
; -0.146 ; vcnt[1]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.095      ;
; -0.146 ; vcnt[1]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.095      ;
; -0.146 ; vcnt[1]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.095      ;
; -0.081 ; vcnt[4]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.030      ;
; -0.081 ; vcnt[4]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.030      ;
; -0.081 ; vcnt[4]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.030      ;
; -0.081 ; vcnt[4]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.030      ;
; -0.081 ; vcnt[4]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.030      ;
; -0.081 ; vcnt[4]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.030      ;
; -0.081 ; vcnt[4]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.030      ;
; -0.081 ; vcnt[4]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.030      ;
; -0.081 ; vcnt[4]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.030      ;
; -0.081 ; vcnt[4]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.030      ;
; -0.070 ; vcnt[7]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.019      ;
; -0.070 ; vcnt[7]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.019      ;
; -0.070 ; vcnt[7]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.019      ;
; -0.070 ; vcnt[7]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.019      ;
; -0.070 ; vcnt[7]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.019      ;
; -0.070 ; vcnt[7]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.019      ;
; -0.070 ; vcnt[7]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.019      ;
; -0.070 ; vcnt[7]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.019      ;
; -0.070 ; vcnt[7]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.019      ;
; -0.070 ; vcnt[7]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.019      ;
; -0.068 ; vcnt[0]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.017      ;
; -0.051 ; vcnt[2]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.000      ;
; -0.051 ; vcnt[2]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.000      ;
; -0.051 ; vcnt[2]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.000      ;
; -0.051 ; vcnt[2]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.000      ;
; -0.051 ; vcnt[2]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.000      ;
; -0.051 ; vcnt[2]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.000      ;
; -0.051 ; vcnt[2]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.000      ;
; -0.051 ; vcnt[2]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.000      ;
; -0.051 ; vcnt[2]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.000      ;
; -0.051 ; vcnt[2]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 1.000      ;
; -0.030 ; vcnt[0]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.979      ;
; -0.006 ; vcnt[6]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.955      ;
; -0.006 ; vcnt[6]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.955      ;
; -0.006 ; vcnt[6]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.955      ;
; -0.006 ; vcnt[6]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.955      ;
; -0.006 ; vcnt[6]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.955      ;
; -0.006 ; vcnt[6]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.955      ;
; -0.006 ; vcnt[6]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.955      ;
; -0.006 ; vcnt[6]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.955      ;
; -0.006 ; vcnt[6]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.955      ;
; -0.006 ; vcnt[6]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.955      ;
; 0.000  ; vcnt[0]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.949      ;
; 0.023  ; vcnt[8]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.926      ;
; 0.023  ; vcnt[8]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.926      ;
; 0.023  ; vcnt[8]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.926      ;
; 0.023  ; vcnt[8]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.926      ;
; 0.023  ; vcnt[8]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.926      ;
; 0.023  ; vcnt[8]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.926      ;
; 0.023  ; vcnt[8]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.926      ;
; 0.023  ; vcnt[8]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.926      ;
; 0.023  ; vcnt[8]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.926      ;
; 0.023  ; vcnt[8]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.926      ;
; 0.024  ; vcnt[9]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.925      ;
; 0.024  ; vcnt[9]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.925      ;
; 0.024  ; vcnt[9]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.925      ;
; 0.024  ; vcnt[9]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.925      ;
; 0.024  ; vcnt[9]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.925      ;
; 0.024  ; vcnt[9]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.925      ;
; 0.024  ; vcnt[9]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.925      ;
; 0.024  ; vcnt[9]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.925      ;
; 0.024  ; vcnt[9]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.925      ;
; 0.024  ; vcnt[9]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.925      ;
; 0.035  ; vcnt[5]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.914      ;
; 0.038  ; vcnt[0]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.911      ;
; 0.039  ; vcnt[5]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.910      ;
; 0.068  ; vcnt[0]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.881      ;
; 0.070  ; vcnt[5]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.879      ;
; 0.070  ; vcnt[5]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.879      ;
; 0.070  ; vcnt[5]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.879      ;
; 0.070  ; vcnt[5]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.879      ;
; 0.070  ; vcnt[5]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.879      ;
; 0.070  ; vcnt[5]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.879      ;
; 0.070  ; vcnt[5]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.879      ;
; 0.070  ; vcnt[5]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.879      ;
; 0.106  ; vcnt[0]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.843      ;
; 0.136  ; vcnt[0]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.813      ;
; 0.174  ; vcnt[0]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.775      ;
; 0.204  ; vcnt[0]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.745      ;
; 0.409  ; vcnt[0]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 1.000        ; -0.038     ; 0.540      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                         ;
+-------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; 0.090 ; T8080se:VM80|T80:u0|IR[0]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.974      ; 1.871      ;
; 0.103 ; T8080se:VM80|T80:u0|A[0]         ; AddrSelector:AS|inst9            ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.701      ; 2.585      ;
; 0.121 ; T8080se:VM80|T80:u0|IR[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.974      ; 1.840      ;
; 0.141 ; T8080se:VM80|T80:u0|IR[5]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.974      ; 1.820      ;
; 0.149 ; T8080se:VM80|T80:u0|IR[4]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.974      ; 1.812      ;
; 0.169 ; T8080se:VM80|T80:u0|MCycle[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.976      ; 1.794      ;
; 0.173 ; T8080se:VM80|T80:u0|TState[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.975      ; 1.789      ;
; 0.207 ; T8080se:VM80|T80:u0|IR[2]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.971      ; 1.751      ;
; 0.215 ; T8080se:VM80|T80:u0|MCycle[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.975      ; 1.747      ;
; 0.216 ; T8080se:VM80|T80:u0|TState[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.975      ; 1.746      ;
; 0.225 ; T8080se:VM80|T80:u0|MCycle[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.976      ; 1.738      ;
; 0.281 ; T8080se:VM80|T80:u0|IR[3]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.974      ; 1.680      ;
; 0.306 ; T8080se:VM80|T80:u0|TState[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.964      ; 1.645      ;
; 0.350 ; T8080se:VM80|T80:u0|IR[7]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.973      ; 1.610      ;
; 0.409 ; T8080se:VM80|T80:u0|IR[6]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.969      ; 1.547      ;
; 0.444 ; T8080se:VM80|T80:u0|DO[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.974      ; 1.517      ;
; 0.467 ; sd_i[1]                          ; SPI:SD|SPIReg:inst1|inst6~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.354      ; 0.799      ;
; 0.485 ; sd_i[1]                          ; SPI:SD|inst24                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; -0.047     ; 0.455      ;
; 0.519 ; sd_i[2]                          ; SPI:SD|SPIReg:inst1|inst7~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.354      ; 0.750      ;
; 0.528 ; sd_i[3]                          ; SPI:SD|SPIReg:inst1|inst14~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.243      ; 0.767      ;
; 0.545 ; sd_i[0]                          ; SPI:SD|SPIReg:inst1|inst5~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.244      ; 0.752      ;
; 0.566 ; sd_i[4]                          ; SPI:SD|SPIReg:inst1|inst17~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.246      ; 0.727      ;
; 0.573 ; T8080se:VM80|T80:u0|TState[2]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.982      ; 1.396      ;
; 0.603 ; T8080se:VM80|T80:u0|DO[0]        ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.982      ; 1.366      ;
; 0.611 ; sd_i[5]                          ; SPI:SD|SPIReg:inst1|inst20~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.319      ; 0.699      ;
; 0.629 ; T8080se:VM80|T80:u0|A[1]         ; AddrSelector:AS|inst11           ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.976      ; 1.334      ;
; 0.637 ; sd_i[7]                          ; SPI:SD|SPIReg:inst1|inst26~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.248      ; 0.758      ;
; 0.644 ; sd_i[6]                          ; SPI:SD|SPIReg:inst1|inst23~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.500        ; 1.319      ; 0.827      ;
; 0.647 ; T8080se:VM80|T80:u0|TState[0]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.971      ; 1.311      ;
; 0.680 ; sd_i[3]                          ; SPI:SD|inst33                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.248      ; 1.555      ;
; 0.681 ; sd_i[2]                          ; SPI:SD|inst28                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.248      ; 1.554      ;
; 0.699 ; T8080se:VM80|T80:u0|TState[1]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.982      ; 1.270      ;
; 0.794 ; sd_i[0]                          ; SPI:SD|inst21                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.240      ; 1.433      ;
; 0.800 ; spetskeyboard:spetskey|mx_st_key ; page[1]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.563      ; 1.760      ;
; 0.829 ; spetskeyboard:spetskey|mx_st_key ; page[0]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 1.570      ; 1.738      ;
+-------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst1'                                                                                                        ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.304 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 0.500        ; 0.530      ; 0.838      ;
; 0.798 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 1.000        ; 0.530      ; 0.844      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.429 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 0.500        ; 0.467      ; 0.650      ;
; 0.914 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 1.000        ; 0.467      ; 0.665      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.446 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 0.500        ; 0.629      ; 0.795      ;
; 0.935 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 1.000        ; 0.629      ; 0.806      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spetskeyboard:spetskey|rl_st'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.604 ; spetskeyboard:spetskey|rl_key ; spetskeyboard:spetskey|rl_key ; spetskeyboard:spetskey|rl_st ; spetskeyboard:spetskey|rl_st ; 1.000        ; -0.044     ; 0.359      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spetskeyboard:spetskey|test'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.604 ; spetskeyboard:spetskey|test_key ; spetskeyboard:spetskey|test_key ; spetskeyboard:spetskey|test ; spetskeyboard:spetskey|test ; 1.000        ; -0.044     ; 0.359      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spetskeyboard:spetskey|mx_st'                                                                                                                         ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.605 ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st ; spetskeyboard:spetskey|mx_st ; 1.000        ; -0.043     ; 0.359      ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                           ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.607 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; 1.000        ; -0.041     ; 0.359      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI:SD|Divider:inst|inst2'                                                                                                        ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.617 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; 1.000        ; -0.031     ; 0.359      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                          ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.928 ; spetskeyboard:spetskey|turbo_key                                                                ; clk_cpu                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.646      ; 0.892      ;
; -0.149 ; hcnt[8]                                                                                         ; hsync                                                                                                            ; hcnt[8]                                         ; clock       ; 0.000        ; 1.559      ; 1.619      ;
; -0.145 ; hcnt[8]                                                                                         ; screen_pre                                                                                                       ; hcnt[8]                                         ; clock       ; 0.000        ; 1.559      ; 1.623      ;
; -0.144 ; hcnt[8]                                                                                         ; hcnt[8]                                                                                                          ; hcnt[8]                                         ; clock       ; 0.000        ; 1.559      ; 1.624      ;
; -0.140 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[2]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.559      ; 1.628      ;
; -0.140 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[3]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.559      ; 1.628      ;
; -0.127 ; SPI:SD|Divider:inst|inst                                                                        ; SPI:SD|Divider:inst|inst                                                                                         ; SPI:SD|Divider:inst|inst                        ; clock       ; 0.000        ; 1.668      ; 1.750      ;
; -0.104 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[0]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.558      ; 1.663      ;
; -0.104 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[1]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.558      ; 1.663      ;
; -0.094 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[6]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.548      ; 1.663      ;
; -0.094 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[5]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.548      ; 1.663      ;
; -0.079 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[4]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.541      ; 1.671      ;
; -0.079 ; T8080se:VM80|T80:u0|A[10]                                                                       ; sd_i[7]                                                                                                          ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.541      ; 1.671      ;
; 0.071  ; spetskeyboard:spetskey|keymatrixa[5][5]                                                         ; dataI[5]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.756      ; 2.001      ;
; 0.109  ; spetskeyboard:spetskey|keymatrixa[4][4]                                                         ; dataI[4]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.753      ; 2.036      ;
; 0.121  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[0]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.668      ; 1.998      ;
; 0.121  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[1]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.668      ; 1.998      ;
; 0.121  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[2]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.668      ; 1.998      ;
; 0.121  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[6]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.668      ; 1.998      ;
; 0.121  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[7]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.668      ; 1.998      ;
; 0.147  ; spetskeyboard:spetskey|keymatrixa[5][5]                                                         ; dataI[7]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.758      ; 2.079      ;
; 0.161  ; spetskeyboard:spetskey|keymatrixa[3][3]                                                         ; dataI[5]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.757      ; 2.092      ;
; 0.185  ; metod                                                                                           ; metod                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; del[2]                                                                                          ; del[2]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; del[1]                                                                                          ; del[1]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; hsync                                                                                           ; hsync                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; vsync                                                                                           ; vsync                                                                                                            ; clock                                           ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; del[0]                                                                                          ; del[0]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.195  ; del[1]                                                                                          ; clk_cpu                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.196  ; spetskeyboard:spetskey|keymatrixa[2][2]                                                         ; dataI[4]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.752      ; 2.122      ;
; 0.200  ; del[1]                                                                                          ; del[2]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.321      ;
; 0.206  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[3]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.668      ; 2.083      ;
; 0.206  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[4]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.668      ; 2.083      ;
; 0.206  ; T8080se:VM80|T80:u0|A[10]                                                                       ; cd_in[5]                                                                                                         ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.668      ; 2.083      ;
; 0.226  ; T8080se:VM80|T80:u0|A[10]                                                                       ; metod                                                                                                            ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.659      ; 2.094      ;
; 0.229  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.160      ; 1.013      ;
; 0.230  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.159      ; 1.013      ;
; 0.250  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a7~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.163      ; 1.037      ;
; 0.252  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a6~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.161      ; 1.037      ;
; 0.260  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.030      ; 0.914      ;
; 0.261  ; spetskeyboard:spetskey|keymatrixa[7][0]                                                         ; dataI[7]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.752      ; 2.187      ;
; 0.265  ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[1] ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[1]              ; clock                                           ; clock       ; 0.000        ; 0.038      ; 0.387      ;
; 0.267  ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[0] ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[0]              ; clock                                           ; clock       ; 0.000        ; 0.038      ; 0.389      ;
; 0.278  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.027      ; 0.929      ;
; 0.283  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.836      ; 2.348      ;
; 0.284  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a4~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.028      ; 0.936      ;
; 0.284  ; T8080se:VM80|T80:u0|A[7]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.169      ; 1.077      ;
; 0.285  ; T8080se:VM80|T80:u0|A[7]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.175      ; 1.084      ;
; 0.287  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.833      ; 2.349      ;
; 0.289  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.833      ; 2.351      ;
; 0.290  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a30~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.835      ; 2.354      ;
; 0.292  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.836      ; 2.357      ;
; 0.295  ; del[2]                                                                                          ; clk_cpu                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.416      ;
; 0.298  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.168      ; 1.090      ;
; 0.298  ; T8080se:VM80|T80:u0|A[7]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a5~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.172      ; 1.094      ;
; 0.300  ; T8080se:VM80|T80:u0|A[2]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.161      ; 1.085      ;
; 0.300  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.169      ; 1.093      ;
; 0.302  ; del[0]                                                                                          ; del[1]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.423      ;
; 0.304  ; T8080se:VM80|T80:u0|A[2]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.171      ; 1.099      ;
; 0.305  ; hcnt[7]                                                                                         ; hcnt[7]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; T8080se:VM80|T80:u0|A[2]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.169      ; 1.098      ;
; 0.306  ; hcnt[4]                                                                                         ; hcnt[4]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.166      ; 1.096      ;
; 0.306  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.836      ; 2.371      ;
; 0.307  ; del[0]                                                                                          ; del[2]                                                                                                           ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; T8080se:VM80|T80:u0|A[7]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.168      ; 1.099      ;
; 0.308  ; hcnt[1]                                                                                         ; hcnt[1]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.429      ;
; 0.310  ; hcnt[2]                                                                                         ; hcnt[2]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.431      ;
; 0.314  ; T8080se:VM80|T80:u0|A[7]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a0~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.169      ; 1.107      ;
; 0.317  ; hcnt[5]                                                                                         ; hcnt[5]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.438      ;
; 0.317  ; hcnt[3]                                                                                         ; hcnt[3]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.438      ;
; 0.318  ; hcnt[6]                                                                                         ; hcnt[6]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.439      ;
; 0.320  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.832      ; 2.381      ;
; 0.322  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.831      ; 2.382      ;
; 0.327  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.030      ; 0.981      ;
; 0.328  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_test_m:test_m|altsyncram:altsyncram_component|altsyncram_2r91:auto_generated|ram_block1a1~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.030      ; 0.982      ;
; 0.330  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a8~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.844      ; 2.403      ;
; 0.332  ; spetskeyboard:spetskey|keymatrixa[0][4]                                                         ; dataI[0]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.757      ; 2.263      ;
; 0.333  ; hcnt[0]                                                                                         ; hcnt[0]                                                                                                          ; clock                                           ; clock       ; 0.000        ; 0.037      ; 0.454      ;
; 0.333  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.167      ; 1.124      ;
; 0.340  ; T8080se:VM80|T80:u0|A[3]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a4~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.168      ; 1.132      ;
; 0.340  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.027      ; 0.991      ;
; 0.346  ; T8080se:VM80|T80:u0|A[9]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.030      ; 1.000      ;
; 0.349  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.160      ; 1.133      ;
; 0.354  ; T8080se:VM80|T80:u0|A[4]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a3~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.171      ; 1.149      ;
; 0.357  ; T8080se:VM80|T80:u0|A[2]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.161      ; 1.142      ;
; 0.357  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.166      ; 1.147      ;
; 0.359  ; hcnt[8]                                                                                         ; hsync                                                                                                            ; hcnt[8]                                         ; clock       ; -0.500       ; 1.559      ; 1.627      ;
; 0.360  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.161      ; 1.145      ;
; 0.364  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a9~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.026      ; 1.014      ;
; 0.364  ; SPI:SD|Divider:inst|inst                                                                        ; SPI:SD|Divider:inst|inst                                                                                         ; SPI:SD|Divider:inst|inst                        ; clock       ; -0.500       ; 1.668      ; 1.741      ;
; 0.365  ; spetskeyboard:spetskey|keymatrixa[7][1]                                                         ; dataI[7]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.752      ; 2.291      ;
; 0.365  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.169      ; 1.158      ;
; 0.366  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a4~porta_address_reg0 ; clk_cpu                                         ; clock       ; -0.500       ; 1.168      ; 1.158      ;
; 0.368  ; T8080se:VM80|T80:u0|A[12]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.025      ; 1.017      ;
; 0.369  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.158      ; 1.151      ;
; 0.369  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.027      ; 1.020      ;
; 0.371  ; T8080se:VM80|T80:u0|A[10]                                                                       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2~porta_address_reg0   ; T8080se:VM80|T80:u0|A[10]                       ; clock       ; 0.000        ; 1.841      ; 2.441      ;
; 0.372  ; T8080se:VM80|T80:u0|A[6]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28~porta_address_reg0  ; clk_cpu                                         ; clock       ; -0.500       ; 1.161      ; 1.157      ;
; 0.373  ; T8080se:VM80|T80:u0|A[8]                                                                        ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a4~porta_address_reg0   ; clk_cpu                                         ; clock       ; -0.500       ; 1.027      ; 1.024      ;
+--------+-------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_cpu'                                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                                    ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.593 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[2]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.510      ; 1.091      ;
; -0.568 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[0]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.506      ; 1.112      ;
; -0.568 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[1]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.506      ; 1.112      ;
; -0.568 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[2]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.506      ; 1.112      ;
; -0.568 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[3]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.506      ; 1.112      ;
; -0.568 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[4]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.506      ; 1.112      ;
; -0.568 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[5]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.506      ; 1.112      ;
; -0.568 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[6]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.506      ; 1.112      ;
; -0.568 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[7]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.506      ; 1.112      ;
; -0.557 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[0]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.128      ;
; -0.557 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[6]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.128      ;
; -0.557 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[7]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.128      ;
; -0.557 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[4]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.128      ;
; -0.557 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[2]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.128      ;
; -0.557 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[1]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.128      ;
; -0.557 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[5]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.128      ;
; -0.557 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|ACC[3]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.128      ;
; -0.524 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[0]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.162      ;
; -0.524 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[6]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.162      ;
; -0.507 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[7]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.178      ;
; -0.507 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[8]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.518      ; 1.185      ;
; -0.507 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[9]                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.518      ; 1.185      ;
; -0.507 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[10]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.518      ; 1.185      ;
; -0.507 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[11]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.518      ; 1.185      ;
; -0.507 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[12]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.518      ; 1.185      ;
; -0.507 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[15]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.518      ; 1.185      ;
; -0.507 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[13]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.518      ; 1.185      ;
; -0.507 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|SP[14]                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.518      ; 1.185      ;
; -0.507 ; spetskeyboard:spetskey|res_key                         ; T8080se:VM80|T80:u0|F[4]                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.178      ;
; 0.055  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_starting                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.438      ; 1.702      ;
; 0.103  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|outreg                               ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.440      ; 1.752      ;
; 0.108  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|outreg                               ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.437      ; 1.754      ;
; 0.109  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_loading                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.440      ; 1.758      ;
; 0.110  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[10] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.441      ; 1.760      ;
; 0.129  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_wren_wr                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.438      ; 1.776      ;
; 0.133  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_starting                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.430      ; 1.772      ;
; 0.134  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.441      ; 1.784      ;
; 0.137  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.441      ; 1.787      ;
; 0.140  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[2]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.434      ; 1.783      ;
; 0.140  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[1]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.434      ; 1.783      ;
; 0.140  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[5]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.434      ; 1.783      ;
; 0.140  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[0]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.434      ; 1.783      ;
; 0.140  ; T8080se:VM80|T80:u0|A[10]                              ; t_i[3]                                                                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.434      ; 1.783      ;
; 0.142  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[10] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.441      ; 1.792      ;
; 0.142  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[13] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.441      ; 1.792      ;
; 0.142  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[12] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.441      ; 1.792      ;
; 0.142  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[11] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.441      ; 1.792      ;
; 0.142  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[9]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.441      ; 1.792      ;
; 0.142  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[15] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.441      ; 1.792      ;
; 0.142  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[14] ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.441      ; 1.792      ;
; 0.142  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[4]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.441      ; 1.792      ;
; 0.142  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[3]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.441      ; 1.792      ;
; 0.142  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[2]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.441      ; 1.792      ;
; 0.142  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[5]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.441      ; 1.792      ;
; 0.144  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[4]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.441      ; 1.794      ;
; 0.146  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_loaded                       ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.440      ; 1.795      ;
; 0.150  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[5]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.441      ; 1.800      ;
; 0.153  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[8]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.442      ; 1.804      ;
; 0.153  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[7]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.442      ; 1.804      ;
; 0.153  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[6]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.442      ; 1.804      ;
; 0.153  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[1]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.442      ; 1.804      ;
; 0.153  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[0]  ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.442      ; 1.804      ;
; 0.154  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|outreg                               ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.440      ; 1.803      ;
; 0.155  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.441      ; 1.805      ;
; 0.156  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[14] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.441      ; 1.806      ;
; 0.164  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.441      ; 1.814      ;
; 0.166  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_wren_wr                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.430      ; 1.805      ;
; 0.171  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_loaded                       ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.430      ; 1.810      ;
; 0.172  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[8]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.442      ; 1.823      ;
; 0.173  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.442      ; 1.824      ;
; 0.175  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[6]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.442      ; 1.826      ;
; 0.186  ; pit8253:t8253|pit8253_counterunit:cu0|counter_loaded   ; pit8253:t8253|pit8253_counterunit:cu0|counter_loaded                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; pit8253:t8253|pit8253_counterunit:cu0|counter_loading  ; pit8253:t8253|pit8253_counterunit:cu0|counter_loading                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; pit8253:t8253|pit8253_counterunit:cu0|counter_starting ; pit8253:t8253|pit8253_counterunit:cu0|counter_starting                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; pit8253:t8253|pit8253_counterunit:cu1|counter_loading  ; pit8253:t8253|pit8253_counterunit:cu1|counter_loading                      ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; pit8253:t8253|pit8253_counterunit:cu1|counter_loaded   ; pit8253:t8253|pit8253_counterunit:cu1|counter_loaded                       ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; pit8253:t8253|pit8253_counterunit:cu1|counter_starting ; pit8253:t8253|pit8253_counterunit:cu1|counter_starting                     ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu0|counter_loading                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.430      ; 1.825      ;
; 0.187  ; T8080se:VM80|T80:u0|TState[2]                          ; T8080se:VM80|T80:u0|TState[2]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; T8080se:VM80|T80:u0|TState[1]                          ; T8080se:VM80|T80:u0|TState[1]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; T8080se:VM80|T80:u0|MCycle[1]                          ; T8080se:VM80|T80:u0|MCycle[1]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; T8080se:VM80|T80:u0|MCycle[2]                          ; T8080se:VM80|T80:u0|MCycle[2]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; T8080se:VM80|T80:u0|Halt_FF                            ; T8080se:VM80|T80:u0|Halt_FF                                                ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.307      ;
; 0.192  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.441      ; 1.842      ;
; 0.192  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.442      ; 1.843      ;
; 0.193  ; pit8253:t8253|pit8253_counterunit:cu0|counter_load[8]  ; pit8253:t8253|pit8253_counterunit:cu0|pit8253_downcounter:dctr|counter[8]  ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.313      ;
; 0.194  ; T8080se:VM80|T80:u0|TState[0]                          ; T8080se:VM80|T80:u0|TState[0]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; T8080se:VM80|T80:u0|MCycle[0]                          ; T8080se:VM80|T80:u0|MCycle[0]                                              ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; T8080se:VM80|T80:u0|ACC[6]                             ; T8080se:VM80|T80:u0|ACC[6]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; T8080se:VM80|T80:u0|ACC[4]                             ; T8080se:VM80|T80:u0|ACC[4]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; T8080se:VM80|T80:u0|ACC[2]                             ; T8080se:VM80|T80:u0|ACC[2]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; T8080se:VM80|T80:u0|ACC[1]                             ; T8080se:VM80|T80:u0|ACC[1]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; T8080se:VM80|T80:u0|ACC[5]                             ; T8080se:VM80|T80:u0|ACC[5]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; T8080se:VM80|T80:u0|ACC[3]                             ; T8080se:VM80|T80:u0|ACC[3]                                                 ; clk_cpu                                         ; clk_cpu     ; 0.000        ; 0.036      ; 0.314      ;
; 0.195  ; pit8253:t8253|pit8253_counterunit:cu1|outreg           ; pit8253:t8253|pit8253_counterunit:cu1|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu     ; 0.000        ; 1.441      ; 1.845      ;
; 0.204  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_load[10]                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.438      ; 1.851      ;
; 0.204  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_load[13]                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.438      ; 1.851      ;
; 0.204  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_load[12]                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.438      ; 1.851      ;
; 0.204  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_load[11]                     ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.438      ; 1.851      ;
; 0.204  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu1|counter_load[8]                      ; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu     ; 0.000        ; 1.438      ; 1.851      ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                           ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+
; -0.496 ; sd_i[5]                          ; SPI:SD|SPIReg:inst1|inst20~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.582      ; 0.606      ;
; -0.488 ; sd_i[2]                          ; SPI:SD|SPIReg:inst1|inst7~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.621      ; 0.653      ;
; -0.452 ; sd_i[1]                          ; SPI:SD|SPIReg:inst1|inst6~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.620      ; 0.688      ;
; -0.434 ; sd_i[6]                          ; SPI:SD|SPIReg:inst1|inst23~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.582      ; 0.668      ;
; -0.395 ; sd_i[4]                          ; SPI:SD|SPIReg:inst1|inst17~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.506      ; 0.631      ;
; -0.382 ; sd_i[7]                          ; SPI:SD|SPIReg:inst1|inst26~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.508      ; 0.646      ;
; -0.375 ; sd_i[0]                          ; SPI:SD|SPIReg:inst1|inst5~latch  ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.504      ; 0.649      ;
; -0.362 ; sd_i[3]                          ; SPI:SD|SPIReg:inst1|inst14~latch ; clock                        ; T8080se:VM80|T80:u0|A[10] ; -0.500       ; 1.503      ; 0.661      ;
; -0.315 ; sd_i[0]                          ; SPI:SD|inst21                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.454      ; 1.243      ;
; -0.279 ; spetskeyboard:spetskey|mx_st_key ; page[0]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.724      ; 1.539      ;
; -0.267 ; spetskeyboard:spetskey|mx_st_key ; page[1]                          ; spetskeyboard:spetskey|mx_st ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.717      ; 1.544      ;
; -0.229 ; sd_i[3]                          ; SPI:SD|inst33                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.463      ; 1.338      ;
; -0.226 ; sd_i[2]                          ; SPI:SD|inst28                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.463      ; 1.341      ;
; -0.167 ; T8080se:VM80|T80:u0|TState[1]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.160      ; 1.097      ;
; -0.117 ; T8080se:VM80|T80:u0|DO[0]        ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.160      ; 1.147      ;
; -0.098 ; T8080se:VM80|T80:u0|IR[6]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.147      ; 1.153      ;
; -0.092 ; T8080se:VM80|T80:u0|MCycle[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.154      ; 1.166      ;
; -0.090 ; T8080se:VM80|T80:u0|IR[7]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.151      ; 1.165      ;
; -0.087 ; T8080se:VM80|T80:u0|A[1]         ; AddrSelector:AS|inst11           ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.155      ; 1.172      ;
; -0.069 ; T8080se:VM80|T80:u0|TState[2]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.160      ; 1.195      ;
; -0.036 ; T8080se:VM80|T80:u0|TState[0]    ; page[0]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.149      ; 1.217      ;
; 0.008  ; T8080se:VM80|T80:u0|DO[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.152      ; 1.264      ;
; 0.031  ; T8080se:VM80|T80:u0|MCycle[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.154      ; 1.289      ;
; 0.043  ; T8080se:VM80|T80:u0|IR[2]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.149      ; 1.296      ;
; 0.053  ; T8080se:VM80|T80:u0|TState[2]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.153      ; 1.310      ;
; 0.075  ; T8080se:VM80|T80:u0|IR[3]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.152      ; 1.331      ;
; 0.103  ; T8080se:VM80|T80:u0|TState[1]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.153      ; 1.360      ;
; 0.129  ; T8080se:VM80|T80:u0|TState[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.142      ; 1.375      ;
; 0.132  ; T8080se:VM80|T80:u0|IR[1]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.152      ; 1.388      ;
; 0.133  ; T8080se:VM80|T80:u0|IR[0]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.152      ; 1.389      ;
; 0.184  ; sd_i[1]                          ; SPI:SD|inst24                    ; clock                        ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 0.114      ; 0.402      ;
; 0.184  ; T8080se:VM80|T80:u0|IR[5]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.152      ; 1.440      ;
; 0.214  ; T8080se:VM80|T80:u0|MCycle[0]    ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.153      ; 1.471      ;
; 0.217  ; T8080se:VM80|T80:u0|IR[4]        ; page[1]                          ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.152      ; 1.473      ;
; 0.234  ; T8080se:VM80|T80:u0|A[0]         ; AddrSelector:AS|inst9            ; clk_cpu                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.850      ; 2.188      ;
+--------+----------------------------------+----------------------------------+------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst'                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; -0.395 ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42   ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.307      ; 2.111      ;
; -0.364 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.423      ; 2.268      ;
; -0.344 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.427      ; 2.292      ;
; -0.337 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.423      ; 2.295      ;
; -0.330 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.427      ; 2.306      ;
; -0.215 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.423      ; 2.417      ;
; -0.204 ; sd_i[1]                              ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.940      ; 0.840      ;
; -0.187 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.416      ; 2.438      ;
; -0.148 ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.417      ; 2.478      ;
; -0.145 ; sd_i[5]                              ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.946      ; 0.905      ;
; -0.135 ; sd_i[4]                              ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.954      ; 0.923      ;
; -0.062 ; sd_i[2]                              ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.940      ; 0.982      ;
; -0.048 ; sd_i[6]                              ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.946      ; 1.002      ;
; -0.004 ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1    ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.477      ; 0.672      ;
; 0.008  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 1.863      ;
; 0.018  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 1.877      ;
; 0.028  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 1.883      ;
; 0.039  ; sd_i[0]                              ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.930      ; 1.073      ;
; 0.040  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 1.899      ;
; 0.056  ; sd_i[3]                              ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clock                        ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.929      ; 1.089      ;
; 0.077  ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|SPIReg:inst1|inst42   ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.307      ; 2.083      ;
; 0.087  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.741      ; 1.932      ;
; 0.107  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.745      ; 1.956      ;
; 0.114  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.741      ; 1.959      ;
; 0.121  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.745      ; 1.970      ;
; 0.174  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.744      ; 2.022      ;
; 0.188  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.043      ;
; 0.193  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.246      ; 1.523      ;
; 0.213  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.250      ; 1.547      ;
; 0.220  ; T8080se:VM80|T80:u0|A[0]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.745      ; 2.069      ;
; 0.220  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.246      ; 1.550      ;
; 0.227  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.250      ; 1.561      ;
; 0.236  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.741      ; 2.081      ;
; 0.238  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.423      ; 2.370      ;
; 0.248  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.427      ; 2.384      ;
; 0.258  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.423      ; 2.390      ;
; 0.264  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.734      ; 2.102      ;
; 0.270  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.427      ; 2.406      ;
; 0.303  ; T8080se:VM80|WR_n                    ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.735      ; 2.142      ;
; 0.342  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.246      ; 1.672      ;
; 0.370  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.239      ; 1.693      ;
; 0.404  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.416      ; 2.529      ;
; 0.409  ; SPI:SD|SPIReg:inst1|inst41           ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.240      ; 1.733      ;
; 0.417  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.272      ;
; 0.420  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.423      ; 2.552      ;
; 0.437  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 2.296      ;
; 0.444  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.299      ;
; 0.444  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.299      ;
; 0.450  ; T8080se:VM80|T80:u0|A[10]            ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.417      ; 2.576      ;
; 0.451  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 2.310      ;
; 0.463  ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1            ; SPI:SD|Divider:inst|inst1    ; SPI:SD|Divider:inst|inst ; -0.500       ; 0.477      ; 0.639      ;
; 0.464  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 2.323      ;
; 0.471  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.326      ;
; 0.478  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 2.337      ;
; 0.547  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst23~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.639      ; 2.280      ;
; 0.566  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.421      ;
; 0.567  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst14~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.643      ; 2.304      ;
; 0.574  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst20~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.639      ; 2.307      ;
; 0.581  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.643      ; 2.318      ;
; 0.593  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.448      ;
; 0.594  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.744      ; 2.442      ;
; 0.601  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.314      ;
; 0.605  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.039      ; 0.728      ;
; 0.621  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.338      ;
; 0.621  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.744      ; 2.469      ;
; 0.628  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.341      ;
; 0.633  ; T8080se:VM80|T80:u0|A[4]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.745      ; 2.482      ;
; 0.635  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.352      ;
; 0.650  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 0.039      ; 0.773      ;
; 0.652  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.365      ;
; 0.660  ; T8080se:VM80|T80:u0|A[5]             ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.745      ; 2.509      ;
; 0.672  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.389      ;
; 0.679  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.392      ;
; 0.686  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.403      ;
; 0.696  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.639      ; 2.429      ;
; 0.716  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.429      ;
; 0.724  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.632      ; 2.450      ;
; 0.736  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.453      ;
; 0.737  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.450      ;
; 0.742  ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.455      ;
; 0.743  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.456      ;
; 0.750  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.463      ;
; 0.750  ; T8080se:VM80|T80:u0|A[15]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.467      ;
; 0.751  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.606      ;
; 0.757  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.474      ;
; 0.762  ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.479      ;
; 0.763  ; spetskeyboard:spetskey|mx_st_key     ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.633      ; 2.490      ;
; 0.764  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.477      ;
; 0.769  ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.482      ;
; 0.771  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 2.630      ;
; 0.771  ; T8080se:VM80|T80:u0|A[12]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.488      ;
; 0.776  ; T8080se:VM80|T80:u0|A[13]            ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.493      ;
; 0.778  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.633      ;
; 0.778  ; T8080se:VM80|T80:u0|A[11]            ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.602      ; 2.484      ;
; 0.781  ; T8080se:VM80|T80:u0|A[8]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.494      ;
; 0.785  ; T8080se:VM80|T80:u0|A[2]             ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 2.644      ;
; 0.791  ; T8080se:VM80|T80:u0|A[3]             ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.646      ;
; 0.801  ; T8080se:VM80|T80:u0|A[8]             ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.518      ;
; 0.801  ; T8080se:VM80|T80:u0|A[14]            ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.514      ;
; 0.808  ; T8080se:VM80|T80:u0|A[8]             ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.521      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                                    ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.174 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.686      ; 1.721      ;
; -0.173 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.686      ; 1.722      ;
; -0.135 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.688      ; 1.762      ;
; -0.113 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.686      ; 1.782      ;
; -0.113 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.686      ; 1.782      ;
; -0.093 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.686      ; 1.802      ;
; -0.093 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.686      ; 1.802      ;
; -0.093 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.686      ; 1.802      ;
; -0.093 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.686      ; 1.802      ;
; -0.093 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.686      ; 1.802      ;
; -0.068 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.676      ; 1.817      ;
; -0.068 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.676      ; 1.817      ;
; -0.068 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.676      ; 1.817      ;
; -0.068 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.676      ; 1.817      ;
; -0.068 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.676      ; 1.817      ;
; -0.068 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.676      ; 1.817      ;
; -0.068 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.676      ; 1.817      ;
; -0.068 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.676      ; 1.817      ;
; -0.068 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.676      ; 1.817      ;
; -0.068 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.676      ; 1.817      ;
; -0.068 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.676      ; 1.817      ;
; -0.021 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.871      ;
; -0.021 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.871      ;
; -0.021 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.871      ;
; -0.021 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.871      ;
; -0.021 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.871      ;
; -0.021 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.871      ;
; -0.021 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.871      ;
; -0.021 ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.871      ;
; 0.063  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.955      ;
; 0.063  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.955      ;
; 0.063  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.955      ;
; 0.063  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.955      ;
; 0.063  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.955      ;
; 0.063  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.955      ;
; 0.063  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.955      ;
; 0.063  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.683      ; 1.955      ;
; 0.147  ; t_i[1]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.317      ; 0.568      ;
; 0.148  ; t_i[1]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.317      ; 0.569      ;
; 0.150  ; t_i[2]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.317      ; 0.571      ;
; 0.151  ; t_i[2]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.317      ; 0.572      ;
; 0.186  ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded   ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading  ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.037      ; 0.307      ;
; 0.232  ; t_i[5]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.317      ; 0.653      ;
; 0.235  ; t_i[5]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.317      ; 0.656      ;
; 0.238  ; t_i[5]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[5]                             ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.320      ; 0.662      ;
; 0.257  ; t_i[6]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.310      ; 0.671      ;
; 0.258  ; t_i[0]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.317      ; 0.679      ;
; 0.261  ; t_i[0]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.317      ; 0.682      ;
; 0.261  ; t_i[6]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.310      ; 0.675      ;
; 0.265  ; t_i[7]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.310      ; 0.679      ;
; 0.267  ; t_i[7]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.310      ; 0.681      ;
; 0.270  ; t_i[3]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.317      ; 0.691      ;
; 0.272  ; t_i[3]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.317      ; 0.693      ;
; 0.295  ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.037      ; 0.416      ;
; 0.343  ; t_i[3]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[3]                             ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.320      ; 0.767      ;
; 0.397  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.686      ; 1.792      ;
; 0.419  ; t_i[4]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.310      ; 0.833      ;
; 0.421  ; T8080se:VM80|T80:u0|A[3]                               ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.014      ; 1.539      ;
; 0.421  ; t_i[4]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.310      ; 0.835      ;
; 0.426  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13] ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.039      ; 0.549      ;
; 0.434  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12] ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.039      ; 0.557      ;
; 0.453  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.686      ; 1.848      ;
; 0.454  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.686      ; 1.849      ;
; 0.455  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.686      ; 1.850      ;
; 0.462  ; T8080se:VM80|WR_n                                      ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.004      ; 1.570      ;
; 0.468  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.039      ; 0.591      ;
; 0.469  ; T8080se:VM80|T80:u0|A[3]                               ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.014      ; 1.587      ;
; 0.469  ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]         ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.036      ; 0.589      ;
; 0.472  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.029      ; 0.585      ;
; 0.473  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.039      ; 0.596      ;
; 0.485  ; T8080se:VM80|T80:u0|A[0]                               ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.016      ; 1.605      ;
; 0.488  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15] ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.029      ; 0.601      ;
; 0.492  ; t_i[1]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.320      ; 0.916      ;
; 0.501  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.686      ; 1.896      ;
; 0.501  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.686      ; 1.896      ;
; 0.501  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.686      ; 1.896      ;
; 0.501  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.686      ; 1.896      ;
; 0.501  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.686      ; 1.896      ;
; 0.502  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.688      ; 1.899      ;
; 0.503  ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[4]         ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.036      ; 0.623      ;
; 0.508  ; T8080se:VM80|T80:u0|A[5]                               ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.014      ; 1.626      ;
; 0.508  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11] ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.029      ; 0.621      ;
; 0.510  ; T8080se:VM80|T80:u0|A[0]                               ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.014      ; 1.628      ;
; 0.510  ; T8080se:VM80|WR_n                                      ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 1.004      ; 1.618      ;
; 0.516  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.683      ; 1.908      ;
; 0.516  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.683      ; 1.908      ;
; 0.516  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.683      ; 1.908      ;
; 0.516  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.683      ; 1.908      ;
; 0.516  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.683      ; 1.908      ;
; 0.516  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.683      ; 1.908      ;
; 0.516  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.683      ; 1.908      ;
; 0.516  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.683      ; 1.908      ;
; 0.516  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.029      ; 0.629      ;
; 0.519  ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]  ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.029      ; 0.632      ;
; 0.520  ; t_i[2]                                                 ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ; clk_cpu                                      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 0.000        ; 0.320      ; 0.944      ;
; 0.526  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.676      ; 1.911      ;
; 0.526  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.676      ; 1.911      ;
; 0.526  ; T8080se:VM80|T80:u0|A[10]                              ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ; T8080se:VM80|T80:u0|A[10]                    ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; -0.500       ; 1.676      ; 1.911      ;
+--------+--------------------------------------------------------+----------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.149 ; clock                                                                                 ; clock                                                                                 ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.164      ; 0.314      ;
; -0.140 ; clock                                                                                 ; clock                                                                                 ; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.164      ; 0.323      ;
; -0.107 ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.125      ; 0.307      ;
; -0.107 ; spetskeyboard:spetskey|test                                                           ; spetskeyboard:spetskey|test                                                           ; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.125      ; 0.307      ;
; -0.099 ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                                                          ; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.125      ; 0.315      ;
; -0.099 ; spetskeyboard:spetskey|test                                                           ; spetskeyboard:spetskey|test                                                           ; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.125      ; 0.315      ;
; 0.186  ; spetskeyboard:spetskey|turbo_key                                                      ; spetskeyboard:spetskey|turbo_key                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|ex_code                                                        ; spetskeyboard:spetskey|ex_code                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|state.0110                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[8][3]                                               ; spetskeyboard:spetskey|keymatrixa[8][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[10][3]                                              ; spetskeyboard:spetskey|keymatrixa[10][3]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[6][3]                                               ; spetskeyboard:spetskey|keymatrixa[6][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[1][0]                                               ; spetskeyboard:spetskey|keymatrixa[1][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[0][2]                                               ; spetskeyboard:spetskey|keymatrixa[0][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[5][3]                                               ; spetskeyboard:spetskey|keymatrixa[5][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[5][1]                                               ; spetskeyboard:spetskey|keymatrixa[5][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|res_key                                                        ; spetskeyboard:spetskey|res_key                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|press_release                                                  ; spetskeyboard:spetskey|press_release                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; spetskeyboard:spetskey|strobe                                                         ; spetskeyboard:spetskey|strobe                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.192  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[10]                                ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[9]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.196  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[9]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[8]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.317      ;
; 0.200  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|state.0111                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.321      ;
; 0.201  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_rising_edge_marker    ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_h                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.321      ;
; 0.203  ; spetskeyboard:spetskey|state.0110                                                     ; spetskeyboard:spetskey|ps2rden                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.324      ;
; 0.204  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[4]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[2]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[1]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[5]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[7]                                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|q[6]                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[12]               ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_60usec_count[12]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|timer_5usec_count[8]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.324      ;
; 0.204  ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.324      ;
; 0.208  ; spetskeyboard:spetskey|ps2rden                                                        ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m2_state                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.329      ;
; 0.213  ; spetskeyboard:spetskey|state.0010                                                     ; spetskeyboard:spetskey|state.0000                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.334      ;
+--------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                             ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.079 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; 0.000        ; 0.667      ; 0.777      ;
; 0.411  ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|SPIReg:inst1|inst42 ; -0.500       ; 0.667      ; 0.767      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                             ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.045 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; 0.000        ; 0.498      ; 0.642      ;
; 0.439  ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst44 ; -0.500       ; 0.498      ; 0.626      ;
+--------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst1'                                                                                                          ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.026 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; 0.000        ; 0.564      ; 0.727      ;
; 0.455  ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst1 ; -0.500       ; 0.564      ; 0.708      ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spetskeyboard:spetskey|rl_st'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.186 ; spetskeyboard:spetskey|rl_key ; spetskeyboard:spetskey|rl_key ; spetskeyboard:spetskey|rl_st ; spetskeyboard:spetskey|rl_st ; 0.000        ; 0.044      ; 0.314      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spetskeyboard:spetskey|test'                                                                                                                       ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.186 ; spetskeyboard:spetskey|test_key ; spetskeyboard:spetskey|test_key ; spetskeyboard:spetskey|test ; spetskeyboard:spetskey|test ; 0.000        ; 0.044      ; 0.314      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spetskeyboard:spetskey|mx_st'                                                                                                                          ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.187 ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st_key ; spetskeyboard:spetskey|mx_st ; spetskeyboard:spetskey|mx_st ; 0.000        ; 0.043      ; 0.314      ;
+-------+----------------------------------+----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                            ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.189 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|SPIReg:inst1|inst45 ; 0.000        ; 0.041      ; 0.314      ;
+-------+----------------------------+----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI:SD|Divider:inst|inst2'                                                                                                         ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.199 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst3 ; SPI:SD|Divider:inst|inst2 ; SPI:SD|Divider:inst|inst2 ; 0.000        ; 0.031      ; 0.314      ;
+-------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'hcnt[8]'                                                              ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.301 ; vcnt[0]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.423      ;
; 0.308 ; vcnt[5]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.430      ;
; 0.309 ; vcnt[2]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; vcnt[7]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.431      ;
; 0.309 ; vcnt[8]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.431      ;
; 0.313 ; vcnt[1]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.435      ;
; 0.313 ; vcnt[3]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.435      ;
; 0.315 ; vcnt[4]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.437      ;
; 0.315 ; vcnt[6]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.437      ;
; 0.382 ; vcnt[9]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.504      ;
; 0.450 ; vcnt[0]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.572      ;
; 0.453 ; vcnt[0]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.575      ;
; 0.457 ; vcnt[5]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.579      ;
; 0.458 ; vcnt[7]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.580      ;
; 0.462 ; vcnt[3]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; vcnt[1]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.584      ;
; 0.467 ; vcnt[2]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.589      ;
; 0.467 ; vcnt[8]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.589      ;
; 0.470 ; vcnt[2]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.592      ;
; 0.473 ; vcnt[4]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.595      ;
; 0.473 ; vcnt[6]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.595      ;
; 0.476 ; vcnt[4]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.598      ;
; 0.476 ; vcnt[6]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.598      ;
; 0.516 ; vcnt[0]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.638      ;
; 0.519 ; vcnt[0]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.641      ;
; 0.520 ; vcnt[5]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.642      ;
; 0.521 ; vcnt[7]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.643      ;
; 0.523 ; vcnt[5]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.645      ;
; 0.525 ; vcnt[3]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.647      ;
; 0.525 ; vcnt[1]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.647      ;
; 0.528 ; vcnt[3]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.650      ;
; 0.528 ; vcnt[1]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.650      ;
; 0.533 ; vcnt[2]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.655      ;
; 0.536 ; vcnt[2]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.658      ;
; 0.539 ; vcnt[4]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.661      ;
; 0.539 ; vcnt[6]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.661      ;
; 0.542 ; vcnt[4]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.664      ;
; 0.582 ; vcnt[0]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.704      ;
; 0.585 ; vcnt[0]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.707      ;
; 0.586 ; vcnt[5]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.708      ;
; 0.591 ; vcnt[3]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; vcnt[1]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.713      ;
; 0.594 ; vcnt[3]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.716      ;
; 0.594 ; vcnt[1]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.716      ;
; 0.599 ; vcnt[2]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.721      ;
; 0.602 ; vcnt[2]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.724      ;
; 0.605 ; vcnt[4]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.727      ;
; 0.648 ; vcnt[0]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.770      ;
; 0.651 ; vcnt[0]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.773      ;
; 0.657 ; vcnt[3]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.779      ;
; 0.657 ; vcnt[1]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.779      ;
; 0.660 ; vcnt[1]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.782      ;
; 0.665 ; vcnt[2]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.787      ;
; 0.678 ; vcnt[5]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.800      ;
; 0.678 ; vcnt[5]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.800      ;
; 0.678 ; vcnt[5]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.800      ;
; 0.678 ; vcnt[5]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.800      ;
; 0.678 ; vcnt[5]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.800      ;
; 0.699 ; vcnt[9]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.821      ;
; 0.699 ; vcnt[9]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.821      ;
; 0.699 ; vcnt[9]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.821      ;
; 0.699 ; vcnt[9]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.821      ;
; 0.699 ; vcnt[9]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.821      ;
; 0.699 ; vcnt[9]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.821      ;
; 0.699 ; vcnt[9]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.821      ;
; 0.699 ; vcnt[9]   ; vcnt[8] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.821      ;
; 0.699 ; vcnt[9]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.821      ;
; 0.714 ; vcnt[0]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.836      ;
; 0.723 ; vcnt[1]   ; vcnt[9] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.845      ;
; 0.741 ; vcnt[6]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.863      ;
; 0.741 ; vcnt[6]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.863      ;
; 0.741 ; vcnt[6]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.863      ;
; 0.741 ; vcnt[6]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.863      ;
; 0.741 ; vcnt[6]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.863      ;
; 0.741 ; vcnt[6]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.863      ;
; 0.750 ; vcnt[8]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.872      ;
; 0.750 ; vcnt[8]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.872      ;
; 0.750 ; vcnt[8]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.872      ;
; 0.750 ; vcnt[8]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.872      ;
; 0.750 ; vcnt[8]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.872      ;
; 0.750 ; vcnt[8]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.872      ;
; 0.750 ; vcnt[8]   ; vcnt[7] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.872      ;
; 0.750 ; vcnt[8]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.872      ;
; 0.785 ; vcnt[2]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.907      ;
; 0.785 ; vcnt[2]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.907      ;
; 0.801 ; vcnt[4]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.923      ;
; 0.801 ; vcnt[4]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.923      ;
; 0.801 ; vcnt[4]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.923      ;
; 0.801 ; vcnt[4]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.923      ;
; 0.813 ; vcnt[7]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.935      ;
; 0.813 ; vcnt[7]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.935      ;
; 0.813 ; vcnt[7]   ; vcnt[3] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.935      ;
; 0.813 ; vcnt[7]   ; vcnt[4] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.935      ;
; 0.813 ; vcnt[7]   ; vcnt[6] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.935      ;
; 0.813 ; vcnt[7]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.935      ;
; 0.813 ; vcnt[7]   ; vcnt[5] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.935      ;
; 0.842 ; vcnt[3]   ; vcnt[1] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.964      ;
; 0.842 ; vcnt[3]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.964      ;
; 0.842 ; vcnt[3]   ; vcnt[2] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.964      ;
; 0.846 ; vcnt[1]   ; vcnt[0] ; hcnt[8]      ; hcnt[8]     ; 0.000        ; 0.038      ; 0.968      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_cpu'                                                                                                                                                ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.389 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[7]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.563      ; 1.850      ;
; -1.389 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[6]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.563      ; 1.850      ;
; -1.389 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[5]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.563      ; 1.850      ;
; -1.389 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[4]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.563      ; 1.850      ;
; -1.389 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[3]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.563      ; 1.850      ;
; -1.389 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[2]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.563      ; 1.850      ;
; -1.389 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.563      ; 1.850      ;
; -1.379 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|WR_n                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.573      ; 1.850      ;
; -1.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[14]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.705      ; 1.840      ;
; -1.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[13]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.705      ; 1.840      ;
; -1.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[15]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.705      ; 1.840      ;
; -1.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[12]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.705      ; 1.840      ;
; -1.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[11]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.705      ; 1.840      ;
; -1.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[9]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.705      ; 1.840      ;
; -1.237 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[8]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 0.705      ; 1.840      ;
; -0.700 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.838      ;
; -0.700 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.838      ;
; -0.700 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.838      ;
; -0.700 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.242      ; 1.840      ;
; -0.700 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.242      ; 1.840      ;
; -0.700 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.838      ;
; -0.700 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.242      ; 1.840      ;
; -0.700 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.838      ;
; -0.700 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.838      ;
; -0.700 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.838      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.836      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.836      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.836      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.836      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.836      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[3]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.836      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[4]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.836      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[5]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.836      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[6]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.836      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[7]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.836      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[9]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.837      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[10]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.837      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[13]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.837      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[14]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.837      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[14]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.837      ;
; -0.699 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.241      ; 1.838      ;
; -0.695 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Save_ALU_r       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.246      ; 1.839      ;
; -0.695 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PreserveC_r      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.253      ; 1.846      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[0]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.248      ; 1.840      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.831      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.241      ; 1.833      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.258      ; 1.850      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.248      ; 1.840      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.248      ; 1.840      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.246      ; 1.838      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Arith16_r        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.258      ; 1.850      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.248      ; 1.840      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.248      ; 1.840      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[7]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.248      ; 1.840      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DBIN                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.258      ; 1.850      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.248      ; 1.840      ;
; -0.694 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[6]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.248      ; 1.840      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.250      ; 1.841      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.243      ; 1.834      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.831      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.245      ; 1.836      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.831      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.831      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.831      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.831      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.250      ; 1.841      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Halt_FF          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.250      ; 1.841      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.250      ; 1.841      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.244      ; 1.835      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.249      ; 1.840      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[9]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.250      ; 1.841      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[15]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.831      ;
; -0.693 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[15]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.831      ;
; -0.692 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.241      ; 1.831      ;
; -0.692 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[8]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.830      ;
; -0.692 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[11]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.830      ;
; -0.692 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[11]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.830      ;
; -0.692 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[12]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.830      ;
; -0.692 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[13]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.241      ; 1.831      ;
; -0.692 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[12]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.240      ; 1.830      ;
; -0.691 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.828      ;
; -0.691 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.828      ;
; -0.691 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.828      ;
; -0.691 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.239      ; 1.828      ;
; -0.686 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.238      ; 1.822      ;
; -0.686 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.238      ; 1.822      ;
; -0.686 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.244      ; 1.828      ;
; -0.686 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[10]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.256      ; 1.840      ;
; -0.686 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[8]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.244      ; 1.828      ;
; -0.686 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.244      ; 1.828      ;
; -0.686 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.244      ; 1.828      ;
; -0.686 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.244      ; 1.828      ;
; -0.686 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.244      ; 1.828      ;
; -0.686 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.244      ; 1.828      ;
; -0.686 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.244      ; 1.828      ;
; -0.686 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[10]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.001        ; 1.244      ; 1.828      ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                       ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -1.269 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst44 ; 0.500        ; -0.763     ; 1.003      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'SPI:SD|Divider:inst|inst'                                                                                                    ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                              ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+
; -1.175 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.770      ;
; -1.175 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.770      ;
; -1.175 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.607      ; 3.769      ;
; -1.174 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.598      ; 3.759      ;
; -1.174 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.765      ;
; -1.174 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.765      ;
; -1.174 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.597      ; 3.758      ;
; -1.174 ; T8080se:VM80|T80:u0|A[2]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.765      ;
; -1.164 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.611      ;
; -1.164 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.611      ;
; -1.164 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.459      ; 3.610      ;
; -1.163 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.600      ;
; -1.163 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.606      ;
; -1.163 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.606      ;
; -1.163 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.599      ;
; -1.163 ; T8080se:VM80|T80:u0|A[13] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.606      ;
; -1.162 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.757      ;
; -1.162 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.757      ;
; -1.162 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.607      ; 3.756      ;
; -1.161 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.598      ; 3.746      ;
; -1.161 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.752      ;
; -1.161 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.752      ;
; -1.161 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.597      ; 3.745      ;
; -1.161 ; T8080se:VM80|T80:u0|A[4]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.752      ;
; -1.161 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.608      ;
; -1.161 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.608      ;
; -1.161 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.459      ; 3.607      ;
; -1.160 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.597      ;
; -1.160 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.603      ;
; -1.160 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.603      ;
; -1.160 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.596      ;
; -1.160 ; T8080se:VM80|T80:u0|A[12] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.603      ;
; -1.137 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.732      ;
; -1.137 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.732      ;
; -1.137 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.607      ; 3.731      ;
; -1.136 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.598      ; 3.721      ;
; -1.136 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.727      ;
; -1.136 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.727      ;
; -1.136 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.597      ; 3.720      ;
; -1.136 ; T8080se:VM80|T80:u0|A[6]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.727      ;
; -1.120 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.567      ;
; -1.120 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.567      ;
; -1.120 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.459      ; 3.566      ;
; -1.119 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.556      ;
; -1.119 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.562      ;
; -1.119 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.562      ;
; -1.119 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.555      ;
; -1.119 ; T8080se:VM80|T80:u0|A[15] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.562      ;
; -1.118 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.565      ;
; -1.118 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.565      ;
; -1.118 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.459      ; 3.564      ;
; -1.117 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.554      ;
; -1.117 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.560      ;
; -1.117 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.560      ;
; -1.117 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.553      ;
; -1.117 ; T8080se:VM80|T80:u0|A[9]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.560      ;
; -1.050 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.645      ;
; -1.050 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.645      ;
; -1.050 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.607      ; 3.644      ;
; -1.049 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.598      ; 3.634      ;
; -1.049 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.640      ;
; -1.049 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.640      ;
; -1.049 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.597      ; 3.633      ;
; -1.049 ; T8080se:VM80|T80:u0|A[5]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.640      ;
; -1.041 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.488      ;
; -1.041 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.488      ;
; -1.041 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.459      ; 3.487      ;
; -1.041 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.636      ;
; -1.041 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.636      ;
; -1.041 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.607      ; 3.635      ;
; -1.040 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.477      ;
; -1.040 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.483      ;
; -1.040 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.483      ;
; -1.040 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.476      ;
; -1.040 ; T8080se:VM80|T80:u0|A[14] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.483      ;
; -1.040 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.598      ; 3.625      ;
; -1.040 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.631      ;
; -1.040 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.631      ;
; -1.040 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.597      ; 3.624      ;
; -1.040 ; T8080se:VM80|T80:u0|A[7]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.631      ;
; -1.018 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.613      ;
; -1.018 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.608      ; 3.613      ;
; -1.018 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.607      ; 3.612      ;
; -1.017 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.598      ; 3.602      ;
; -1.017 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.608      ;
; -1.017 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.608      ;
; -1.017 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.597      ; 3.601      ;
; -1.017 ; T8080se:VM80|T80:u0|A[3]  ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.604      ; 3.608      ;
; -1.000 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.447      ;
; -1.000 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.447      ;
; -1.000 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.459      ; 3.446      ;
; -0.999 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.436      ;
; -0.999 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.442      ;
; -0.999 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.442      ;
; -0.999 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.449      ; 3.435      ;
; -0.999 ; T8080se:VM80|T80:u0|A[11] ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.456      ; 3.442      ;
; -0.969 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.416      ;
; -0.969 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.460      ; 3.416      ;
; -0.969 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.459      ; 3.415      ;
; -0.968 ; T8080se:VM80|T80:u0|A[8]  ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu      ; SPI:SD|Divider:inst|inst ; 1.000        ; 1.450      ; 3.405      ;
+--------+---------------------------+--------------------------------------+--------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                       ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -1.107 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst42 ; 0.500        ; -0.601     ; 1.003      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                       ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; -0.844 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst45 ; 0.500        ; -0.529     ; 0.812      ;
+--------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                                  ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                    ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; -0.551 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst24              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 1.402      ; 1.851      ;
; 0.123  ; AddrSelector:AS|inst11         ; AddrSelector:AS|inst9      ; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; -0.036     ; 0.828      ;
; 0.350  ; spetskeyboard:spetskey|res_key ; AddrSelector:AS|inst11     ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.302      ; 1.850      ;
; 0.351  ; spetskeyboard:spetskey|res_key ; page[0]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.288      ; 1.835      ;
; 0.357  ; spetskeyboard:spetskey|res_key ; page[1]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.281      ; 1.822      ;
; 0.510  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst21              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.689      ; 2.077      ;
; 0.745  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst28              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.698      ; 1.851      ;
; 0.745  ; spetskeyboard:spetskey|res_key ; SPI:SD|inst33              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.001        ; 2.698      ; 1.851      ;
; 0.914  ; SPI:SD|SPIReg:inst1|inst46     ; SPI:SD|SPIReg:inst1|inst40 ; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10] ; 1.000        ; 0.798      ; 0.881      ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                                      ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.472 ; spetskeyboard:spetskey|res_key ; np       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.472      ; 1.842      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portr[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.472      ; 1.842      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portr[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.472      ; 1.842      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portr[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.472      ; 1.842      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portr[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.472      ; 1.842      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portb[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.472      ; 1.842      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portr[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.472      ; 1.842      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portr[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.472      ; 1.842      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portr[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.472      ; 1.842      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portb[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.472      ; 1.842      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portb[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.472      ; 1.842      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portc[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.479      ; 1.849      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portc[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.479      ; 1.849      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portc[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.479      ; 1.849      ;
; -0.472 ; spetskeyboard:spetskey|res_key ; portc[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.479      ; 1.849      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; portr[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.466      ; 1.835      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; portb[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.465      ; 1.834      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; porta[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.464      ; 1.833      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; portb[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.465      ; 1.834      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; porta[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.464      ; 1.833      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; portb[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.465      ; 1.834      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; porta[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.464      ; 1.833      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; porta[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.464      ; 1.833      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; porta[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.464      ; 1.833      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; porta[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.464      ; 1.833      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; porta[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.464      ; 1.833      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; porta[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.464      ; 1.833      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; cd_in[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.481      ; 1.850      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; cd_in[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.481      ; 1.850      ;
; -0.471 ; spetskeyboard:spetskey|res_key ; cd_in[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.481      ; 1.850      ;
; -0.464 ; spetskeyboard:spetskey|res_key ; cd_in[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.481      ; 1.843      ;
; -0.464 ; spetskeyboard:spetskey|res_key ; cd_in[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.481      ; 1.843      ;
; -0.464 ; spetskeyboard:spetskey|res_key ; cd_in[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.481      ; 1.843      ;
; -0.464 ; spetskeyboard:spetskey|res_key ; cd_in[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.481      ; 1.843      ;
; -0.464 ; spetskeyboard:spetskey|res_key ; cd_in[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.001        ; 1.481      ; 1.843      ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'T8080se:VM80|T80:u0|A[10]'                                                                                                                                   ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock                                    ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+
; -1.548 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst28              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.046      ; 1.672      ;
; -1.548 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst33              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.046      ; 1.672      ;
; -1.347 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst21              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 3.037      ; 1.864      ;
; -1.127 ; spetskeyboard:spetskey|res_key ; page[1]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.597      ; 1.644      ;
; -1.121 ; spetskeyboard:spetskey|res_key ; AddrSelector:AS|inst11     ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.618      ; 1.671      ;
; -1.121 ; spetskeyboard:spetskey|res_key ; page[0]                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 2.604      ; 1.657      ;
; -0.304 ; SPI:SD|SPIReg:inst1|inst46     ; SPI:SD|SPIReg:inst1|inst40 ; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 0.987      ; 0.777      ;
; -0.199 ; spetskeyboard:spetskey|res_key ; SPI:SD|inst24              ; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 1.697      ; 1.672      ;
; 0.586  ; AddrSelector:AS|inst11         ; AddrSelector:AS|inst9      ; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10] ; 0.000        ; 0.036      ; 0.706      ;
+--------+--------------------------------+----------------------------+-------------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                                                       ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.273 ; spetskeyboard:spetskey|res_key ; cd_in[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.764      ; 1.665      ;
; -0.273 ; spetskeyboard:spetskey|res_key ; cd_in[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.764      ; 1.665      ;
; -0.273 ; spetskeyboard:spetskey|res_key ; cd_in[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.764      ; 1.665      ;
; -0.273 ; spetskeyboard:spetskey|res_key ; cd_in[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.764      ; 1.665      ;
; -0.273 ; spetskeyboard:spetskey|res_key ; cd_in[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.764      ; 1.665      ;
; -0.267 ; spetskeyboard:spetskey|res_key ; cd_in[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.764      ; 1.671      ;
; -0.267 ; spetskeyboard:spetskey|res_key ; cd_in[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.764      ; 1.671      ;
; -0.267 ; spetskeyboard:spetskey|res_key ; cd_in[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.764      ; 1.671      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; np       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.755      ; 1.663      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portr[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.755      ; 1.663      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portr[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.755      ; 1.663      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portr[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.755      ; 1.663      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portr[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.755      ; 1.663      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portb[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.755      ; 1.663      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portb[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.747      ; 1.655      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; porta[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.746      ; 1.654      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portr[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.755      ; 1.663      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portb[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.747      ; 1.655      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; porta[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.746      ; 1.654      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portb[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.747      ; 1.655      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; porta[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.746      ; 1.654      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portr[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.755      ; 1.663      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portr[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.755      ; 1.663      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; porta[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.746      ; 1.654      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portb[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.755      ; 1.663      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portb[5] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.755      ; 1.663      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; porta[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.746      ; 1.654      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; porta[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.746      ; 1.654      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portc[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.762      ; 1.670      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portc[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.762      ; 1.670      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portc[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.762      ; 1.670      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; portc[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.762      ; 1.670      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; porta[6] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.746      ; 1.654      ;
; -0.266 ; spetskeyboard:spetskey|res_key ; porta[7] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.746      ; 1.654      ;
; -0.265 ; spetskeyboard:spetskey|res_key ; portr[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.748      ; 1.657      ;
+--------+--------------------------------+----------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_cpu'                                                                                                                                                 ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.041 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[10]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.529      ; 1.662      ;
; -0.040 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.510      ; 1.644      ;
; -0.040 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.510      ; 1.644      ;
; -0.040 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.516      ; 1.650      ;
; -0.040 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[8]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.516      ; 1.650      ;
; -0.040 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.516      ; 1.650      ;
; -0.040 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.516      ; 1.650      ;
; -0.040 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.516      ; 1.650      ;
; -0.040 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.516      ; 1.650      ;
; -0.040 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.516      ; 1.650      ;
; -0.040 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.516      ; 1.650      ;
; -0.040 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[10]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.516      ; 1.650      ;
; -0.035 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.531      ; 1.670      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[0]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.521      ; 1.661      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.521      ; 1.661      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.521      ; 1.661      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PreserveC_r      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.526      ; 1.666      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.519      ; 1.659      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Arith16_r        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.530      ; 1.670      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.521      ; 1.661      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.521      ; 1.661      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[7]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.521      ; 1.661      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DBIN                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.530      ; 1.670      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.513      ; 1.653      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.521      ; 1.661      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|DI_Reg[6]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.521      ; 1.661      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[8]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.652      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[11]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.652      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[11]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.652      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[12]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.652      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.651      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[13]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.513      ; 1.653      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[12]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.652      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.651      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.651      ;
; -0.034 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.651      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.522      ; 1.663      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.515      ; 1.656      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.653      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycle[0]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.652      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[6]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.517      ; 1.658      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[7]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.513      ; 1.654      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.653      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[5]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.653      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.653      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|IR[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.653      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.522      ; 1.663      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Halt_FF          ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.522      ; 1.663      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Save_ALU_r       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.518      ; 1.659      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[4] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.522      ; 1.663      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.516      ; 1.657      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|MCycles[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.521      ; 1.662      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[9]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.522      ; 1.663      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[15]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.653      ;
; -0.033 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[15]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.653      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[0]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.658      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[2]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.658      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TState[1]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.658      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.659      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.659      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|Read_To_Reg_r[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.659      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[1]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.658      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[2]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.658      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[3]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.658      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[4]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.658      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[5]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.658      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[6]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.658      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[7]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.511      ; 1.658      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.514      ; 1.661      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.514      ; 1.661      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.514      ; 1.661      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[9]       ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.659      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[10]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.659      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[13]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.659      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|TmpAddr[14]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.659      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|PC[14]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.659      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.513      ; 1.660      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.659      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.659      ;
; -0.027 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|DO[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.659      ;
; -0.026 ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 1.512      ; 1.660      ;
; 0.534  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[14]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.954      ; 1.662      ;
; 0.534  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[13]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.954      ; 1.662      ;
; 0.534  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[15]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.954      ; 1.662      ;
; 0.534  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[12]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.954      ; 1.662      ;
; 0.534  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[11]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.954      ; 1.662      ;
; 0.534  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[9]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.954      ; 1.662      ;
; 0.534  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[8]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.954      ; 1.662      ;
; 0.679  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|WR_n                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.817      ; 1.670      ;
; 0.690  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[7]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.806      ; 1.670      ;
; 0.690  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[6]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.806      ; 1.670      ;
; 0.690  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[5]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.806      ; 1.670      ;
; 0.690  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[4]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.806      ; 1.670      ;
; 0.690  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[3]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.806      ; 1.670      ;
; 0.690  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[2]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.806      ; 1.670      ;
; 0.690  ; spetskeyboard:spetskey|res_key ; T8080se:VM80|T80:u0|A[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu     ; 0.000        ; 0.806      ; 1.670      ;
+--------+--------------------------------+--------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'SPI:SD|Divider:inst|inst'                                                                                                                           ;
+-------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock                 ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+
; 0.247 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.428      ; 2.884      ;
; 0.248 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.423      ; 2.880      ;
; 0.248 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.423      ; 2.880      ;
; 0.248 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.416      ; 2.873      ;
; 0.248 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.423      ; 2.880      ;
; 0.248 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.427      ; 2.884      ;
; 0.248 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.427      ; 2.884      ;
; 0.249 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; 0.000        ; 2.417      ; 2.875      ;
; 0.346 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst42           ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; -0.500       ; 1.130      ; 1.080      ;
; 0.648 ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.756      ; 2.508      ;
; 0.649 ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.745      ; 2.498      ;
; 0.649 ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.504      ;
; 0.649 ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.504      ;
; 0.649 ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.744      ; 2.497      ;
; 0.649 ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.504      ;
; 0.649 ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 2.508      ;
; 0.649 ; T8080se:VM80|T80:u0|A[0]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 2.508      ;
; 0.698 ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.746      ; 2.548      ;
; 0.699 ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.741      ; 2.544      ;
; 0.699 ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.741      ; 2.544      ;
; 0.699 ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.734      ; 2.537      ;
; 0.699 ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.741      ; 2.544      ;
; 0.699 ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.745      ; 2.548      ;
; 0.699 ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.745      ; 2.548      ;
; 0.700 ; T8080se:VM80|WR_n                ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.735      ; 2.539      ;
; 0.804 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.251      ; 2.139      ;
; 0.805 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst23~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.246      ; 2.135      ;
; 0.805 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst20~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.246      ; 2.135      ;
; 0.805 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst17~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.239      ; 2.128      ;
; 0.805 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst26~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.246      ; 2.135      ;
; 0.805 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.250      ; 2.139      ;
; 0.805 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst14~_emulated ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.250      ; 2.139      ;
; 0.806 ; SPI:SD|SPIReg:inst1|inst41       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; SPI:SD|Divider:inst|inst     ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.240      ; 2.130      ;
; 0.878 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.428      ; 3.015      ;
; 0.879 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.417      ; 3.005      ;
; 0.879 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.423      ; 3.011      ;
; 0.879 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.423      ; 3.011      ;
; 0.879 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.416      ; 3.004      ;
; 0.879 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.423      ; 3.011      ;
; 0.879 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.427      ; 3.015      ;
; 0.879 ; T8080se:VM80|T80:u0|A[10]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; T8080se:VM80|T80:u0|A[10]    ; SPI:SD|Divider:inst|inst ; -0.500       ; 2.427      ; 3.015      ;
; 1.028 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.756      ; 2.888      ;
; 1.029 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.884      ;
; 1.029 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.884      ;
; 1.029 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.744      ; 2.877      ;
; 1.029 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.884      ;
; 1.029 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 2.888      ;
; 1.029 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 2.888      ;
; 1.030 ; T8080se:VM80|T80:u0|A[4]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.745      ; 2.879      ;
; 1.055 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.756      ; 2.915      ;
; 1.056 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.911      ;
; 1.056 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.911      ;
; 1.056 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.744      ; 2.904      ;
; 1.056 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.751      ; 2.911      ;
; 1.056 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 2.915      ;
; 1.056 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.755      ; 2.915      ;
; 1.057 ; T8080se:VM80|T80:u0|A[5]         ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.745      ; 2.906      ;
; 1.158 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.644      ; 2.896      ;
; 1.159 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst23~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.639      ; 2.892      ;
; 1.159 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst20~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.639      ; 2.892      ;
; 1.159 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst17~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.632      ; 2.885      ;
; 1.159 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst26~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.639      ; 2.892      ;
; 1.159 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.643      ; 2.896      ;
; 1.159 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst14~_emulated ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.643      ; 2.896      ;
; 1.160 ; spetskeyboard:spetskey|mx_st_key ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; spetskeyboard:spetskey|mx_st ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.633      ; 2.887      ;
; 1.212 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.614      ; 2.930      ;
; 1.213 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.926      ;
; 1.213 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.926      ;
; 1.213 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.602      ; 2.919      ;
; 1.213 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.926      ;
; 1.213 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.930      ;
; 1.213 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.930      ;
; 1.214 ; T8080se:VM80|T80:u0|A[11]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.603      ; 2.921      ;
; 1.263 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.614      ; 2.981      ;
; 1.264 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.977      ;
; 1.264 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.977      ;
; 1.264 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.602      ; 2.970      ;
; 1.264 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 2.977      ;
; 1.264 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.981      ;
; 1.264 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 2.981      ;
; 1.265 ; T8080se:VM80|T80:u0|A[14]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.603      ; 2.972      ;
; 1.327 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.614      ; 3.045      ;
; 1.328 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 3.041      ;
; 1.328 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 3.041      ;
; 1.328 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.602      ; 3.034      ;
; 1.328 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 3.041      ;
; 1.328 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 3.045      ;
; 1.328 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 3.045      ;
; 1.329 ; T8080se:VM80|T80:u0|A[15]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.603      ; 3.036      ;
; 1.348 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.614      ; 3.066      ;
; 1.349 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 3.062      ;
; 1.349 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 3.062      ;
; 1.349 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst17~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.602      ; 3.055      ;
; 1.349 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst26~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 3.062      ;
; 1.349 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst7~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 3.066      ;
; 1.349 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst14~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.613      ; 3.066      ;
; 1.350 ; T8080se:VM80|T80:u0|A[12]        ; SPI:SD|SPIReg:inst1|inst6~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.603      ; 3.057      ;
; 1.353 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst5~_emulated  ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.614      ; 3.071      ;
; 1.354 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst23~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 3.067      ;
; 1.354 ; T8080se:VM80|T80:u0|A[13]        ; SPI:SD|SPIReg:inst1|inst20~_emulated ; clk_cpu                      ; SPI:SD|Divider:inst|inst ; 0.000        ; 1.609      ; 3.067      ;
+-------+----------------------------------+--------------------------------------+------------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst45'                                                                                                       ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 1.524 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst46 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst45 ; -0.500       ; -0.427     ; 0.691      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst42'                                                                                                       ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 1.756 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst44 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst42 ; -0.500       ; -0.502     ; 0.848      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'SPI:SD|SPIReg:inst1|inst44'                                                                                                       ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+
; 1.925 ; SPI:SD|SPIReg:inst1|inst41 ; SPI:SD|SPIReg:inst1|inst45 ; SPI:SD|Divider:inst|inst ; SPI:SD|SPIReg:inst1|inst44 ; -0.500       ; -0.671     ; 0.848      ;
+-------+----------------------------+----------------------------+--------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_cpu'                                                               ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DBIN                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|DI_Reg[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ACC[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|ALU_Op_r[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|A[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Arith16_r        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusA[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|BusB[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|DO[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|F[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Halt_FF          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|IR[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycle[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|MCycles[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PC[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|PreserveC_r      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_cpu ; Rise       ; T8080se:VM80|T80:u0|Read_To_Reg_r[0] ;
+--------+--------------+----------------+------------+---------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; SPI:SD|Divider:inst|inst                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; b                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; bb~reg0                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; blue~reg0                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[5]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[6]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; cd_in[7]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; clk_cpu                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[5]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[6]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; dataI[7]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; del[0]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; del[1]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; del[2]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; g                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; gb~reg0                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; green~reg0                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[0]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[1]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[2]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[3]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[4]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[5]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[6]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[7]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hcnt[8]                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; hsync                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; i                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a1~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a2~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a3~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a5~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a6~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos1:monitor2|altsyncram:altsyncram_component|altsyncram_2k91:auto_generated|ram_block1a7~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|address_reg_a[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|out_address_reg_a[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a14~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a15~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a16~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a17~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a18                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a18~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a19~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a1~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a20~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a21~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a22~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a23~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a24~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a25~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a26                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a27                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a28~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Fall       ; lpm_dos2:ramfos|altsyncram:altsyncram_component|altsyncram_0m91:auto_generated|ram_block1a29                     ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pit8253:t8253|pit8253_counterunit:cu1|outreg'                                                                                                          ;
+--------+--------------+----------------+-----------------+----------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                        ; Clock Edge ; Target                                                                     ;
+--------+--------------+----------------+-----------------+----------------------------------------------+------------+----------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[0]                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[10]                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[11]                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[12]                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[13]                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[14]                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[15]                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[1]                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[2]                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[3]                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[4]                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[5]                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[6]                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[7]                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[8]                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_load[9]                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loaded                       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_loading                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_starting                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|counter_wren_wr                      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[1]                             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[2]                             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[3]                             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[4]                             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|cwreg[5]                             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|outreg                               ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[12] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[13] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[1]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[2]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[10] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[11] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[14] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[15] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[3]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[4]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[5]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[6]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[7]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[8]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; pit8253:t8253|pit8253_counterunit:cu2|pit8253_downcounter:dctr|counter[9]  ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[0]|clk                                              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[10]|clk                                             ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[11]|clk                                             ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[12]|clk                                             ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[13]|clk                                             ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[14]|clk                                             ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[15]|clk                                             ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[1]|clk                                              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[2]|clk                                              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[3]|clk                                              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[4]|clk                                              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[5]|clk                                              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[6]|clk                                              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[7]|clk                                              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[8]|clk                                              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; Rise       ; t8253|cu2|counter_load[9]|clk                                              ;
+--------+--------------+----------------+-----------------+----------------------------------------------+------------+----------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst'                                                                     ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|Divider:inst|inst1            ;
; 0.360  ; 0.544        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst41           ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst14~_emulated|clk        ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst17~_emulated|clk        ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst20~_emulated|clk        ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst23~_emulated|clk        ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst26~_emulated|clk        ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst42|clk                  ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst5~_emulated|clk         ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst6~_emulated|clk         ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst7~_emulated|clk         ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SPI:SD|SPIReg:inst1|inst42           ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|inclk[0]     ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|outclk       ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst14~_emulated ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst17~_emulated ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst20~_emulated ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst23~_emulated ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst26~_emulated ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst5~_emulated  ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst6~_emulated  ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SPI:SD|SPIReg:inst1|inst7~_emulated  ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst|inst7|combout                ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst41|clk                  ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst7|datad                  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst1|clk                    ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|datac                ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst|q                       ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|combout              ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43|datac                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst1|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Rise       ; SD|inst|inst7|datad                  ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst41|clk                  ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst|inst7|combout                ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|inclk[0]     ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst43~clkctrl|outclk       ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst14~_emulated|clk        ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst17~_emulated|clk        ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst20~_emulated|clk        ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst23~_emulated|clk        ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst26~_emulated|clk        ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst42|clk                  ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst5~_emulated|clk         ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst6~_emulated|clk         ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst ; Fall       ; SD|inst1|inst7~_emulated|clk         ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'hcnt[8]'                                                         ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[0]                  ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[1]                  ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[2]                  ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[3]                  ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[4]                  ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[5]                  ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[6]                  ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[7]                  ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[8]                  ;
; 0.406  ; 0.590        ; 0.184          ; Low Pulse Width  ; hcnt[8] ; Fall       ; vcnt[9]                  ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[0]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[1]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[2]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[3]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[4]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[5]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[6]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[7]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[8]|clk              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; vcnt[9]|clk              ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|inclk[0] ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hcnt[8] ; Rise       ; hcnt[8]|q                ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|inclk[0] ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; hcnt[8]~clkctrl|outclk   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[0]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[1]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[2]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[3]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[4]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[5]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[6]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[7]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[8]|clk              ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; hcnt[8] ; Rise       ; vcnt[9]|clk              ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'T8080se:VM80|T80:u0|A[10]'                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; -0.017 ; 0.167        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; -0.017 ; 0.167        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; 0.112  ; 0.296        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; 0.163  ; 0.163        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst28|clk                    ;
; 0.163  ; 0.163        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst33|clk                    ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst21|clk                    ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|inclk[0]       ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18~clkctrl|outclk         ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst6~latch|datab       ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst7~latch|datab       ;
; 0.236  ; 0.236        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst20~latch ;
; 0.236  ; 0.236        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst23~latch ;
; 0.239  ; 0.239        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst20~latch|datac      ;
; 0.239  ; 0.239        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst23~latch|datac      ;
; 0.242  ; 0.242        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst6~latch  ;
; 0.242  ; 0.242        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst7~latch  ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst26~latch|datad      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst5~latch|datad       ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst14~latch|datad      ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst17~latch|datad      ;
; 0.248  ; 0.248        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst26~latch ;
; 0.248  ; 0.248        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst5~latch  ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst14~latch ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst17~latch ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SPI:SD|SPIReg:inst1|inst40       ;
; 0.287  ; 0.287        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|inclk[0]   ;
; 0.287  ; 0.287        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|outclk     ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst24|clk                    ;
; 0.298  ; 0.298        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|datad                  ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|combout                ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst24                    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst11|datac                  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst11|clk                    ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst9|clk                     ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]|clk                      ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]|clk                      ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst11|combout                ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|combout                   ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst|datad              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8~clkctrl|inclk[0]        ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8~clkctrl|outclk          ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst|combout            ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst40|clk              ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datac                     ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; u6~0|datad                       ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[0]                          ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; u6~0|combout                     ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst11           ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AddrSelector:AS|inst9            ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; page[1]                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|16~1|combout           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|16~1|datac             ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst3~1|datac                 ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; AS|inst3~1|combout               ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst40|clk              ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datad                     ;
; 0.462  ; 0.678        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst21                    ;
; 0.463  ; 0.679        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst28                    ;
; 0.463  ; 0.679        ; 0.216          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SPI:SD|inst33                    ;
; 0.467  ; 0.467        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; AS|inst10|19~2|datad             ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~2|combout           ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8|combout                 ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst|combout            ;
; 0.489  ; 0.489        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Fall       ; AS|inst8|datac                   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst1|inst|datad              ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; VM80|u0|A[10]|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Rise       ; VM80|u0|A[10]|q                  ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; SD|inst11|combout                ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; AS|inst8|datac                   ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst11|datac                  ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst8|combout                 ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|19~2|combout           ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; AS|inst10|19~2|datad             ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; spi_cs|datad                     ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; T8080se:VM80|T80:u0|A[10] ; Fall       ; AS|inst3~1|combout               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|combout                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst3~1|datac                 ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|16~1|datac             ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst18|datad                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; AS|inst10|16~1|combout           ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst24|clk                    ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|inclk[0]   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; SD|inst1|inst~clkctrl|outclk     ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; T8080se:VM80|T80:u0|A[10] ; Rise       ; u6~0|combout                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst1'                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Fall       ; SPI:SD|Divider:inst|inst2 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst1|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst1|q           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst1 ; Rise       ; SD|inst|inst2|clk         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|Divider:inst|inst2'                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.365  ; 0.549        ; 0.184          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Fall       ; SPI:SD|Divider:inst|inst3 ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst2|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst2|q           ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SPI:SD|Divider:inst|inst2 ; Rise       ; SD|inst|inst3|clk         ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst42'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.367  ; 0.551        ; 0.184          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Fall       ; SPI:SD|SPIReg:inst1|inst44 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst44|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst42|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst42|q          ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst42 ; Rise       ; SD|inst1|inst44|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst44'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.238  ; 0.454        ; 0.216          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Fall       ; SPI:SD|SPIReg:inst1|inst45 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst45|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst44|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst44|q          ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst44 ; Rise       ; SD|inst1|inst45|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI:SD|SPIReg:inst1|inst45'                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.383  ; 0.567        ; 0.184          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Fall       ; SPI:SD|SPIReg:inst1|inst46 ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst46|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst45|q          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst45|q          ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; SPI:SD|SPIReg:inst1|inst45 ; Rise       ; SD|inst1|inst46|clk        ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|mx_st'                                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.230  ; 0.414        ; 0.184          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.364  ; 0.580        ; 0.216          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskeyboard:spetskey|mx_st_key ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st_key|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st|q                 ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|mx_st ; Rise       ; spetskey|mx_st_key|clk           ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|rl_st'                                                              ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskeyboard:spetskey|rl_key ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskeyboard:spetskey|rl_key ;
; 0.365  ; 0.581        ; 0.216          ; High Pulse Width ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskeyboard:spetskey|rl_key ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskey|rl_key|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskey|rl_st|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskey|rl_st|q              ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|rl_st ; Rise       ; spetskey|rl_key|clk           ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spetskeyboard:spetskey|test'                                                                ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; spetskeyboard:spetskey|test ; Rise       ; spetskeyboard:spetskey|test_key ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; spetskeyboard:spetskey|test ; Rise       ; spetskeyboard:spetskey|test_key ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; spetskeyboard:spetskey|test ; Rise       ; spetskeyboard:spetskey|test_key ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|test ; Rise       ; spetskey|test_key|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|test ; Rise       ; spetskey|test|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spetskeyboard:spetskey|test ; Rise       ; spetskey|test|q                 ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; spetskeyboard:spetskey|test ; Rise       ; spetskey|test_key|clk           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; 9.597  ; 9.597        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.597  ; 9.597        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                               ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                               ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                               ;
; 10.401 ; 10.401       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.401 ; 10.401       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------+
; 14.461 ; 14.677       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; clock                                                                                 ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][0]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][2]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][1]                                              ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][4]                                              ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][5]                                              ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][1]                                              ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][5]                                              ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][0]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][4]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][0]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][2]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][4]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][0]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][2]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][4]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][5]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][4]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][2]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][2]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][0]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][1]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][2]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][3]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][4]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[9][5]                                               ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|press_release                                                  ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_clk_h                 ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_falling_edge_marker   ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_rx_rising_edge_marker    ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_h                 ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_clk_l                 ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_done_recovery         ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_error_no_keyboard_ack ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_rising_edge_marker    ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_clk_h            ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|m1_state.m1_tx_wait_keyboard_ack     ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|ps2_clk_s                            ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|ps2_data_s                           ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|res_key                                                        ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[1]                                                       ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[3]                                                       ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[5]                                                       ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[6]                                                       ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|sp_kb[7]                                                       ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.0101                                                     ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|state.1010                                                     ;
; 14.502 ; 14.686       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|strobe                                                         ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ex_code                                                        ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][3]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[0][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][0]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][2]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[10][3]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][0]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][2]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][3]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[11][4]                                              ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][2]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[1][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][3]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[2][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][2]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[3][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][2]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[4][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[5][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][2]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][3]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[6][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][1]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[7][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][0]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][3]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][4]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|keymatrixa[8][5]                                               ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|mx_st                                                          ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[0]                         ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[1]                         ;
; 14.503 ; 14.687       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; spetskeyboard:spetskey|ps2_keyboard:ps2_keyboard|bit_count[2]                         ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.085 ; 0.704 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; 1.271 ; 1.980 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; 1.257 ; 1.980 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; 0.858 ; 1.499 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; 0.826 ; 1.447 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; 1.061 ; 1.719 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; 0.998 ; 1.657 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; 1.020 ; 1.685 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; 1.208 ; 1.866 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; 1.271 ; 1.953 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; 2.626 ; 3.317 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; 1.750 ; 2.515 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; 2.241 ; 3.047 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; 2.626 ; 3.317 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; 2.497 ; 3.232 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; 2.308 ; 3.069 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; 2.334 ; 3.081 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; 2.508 ; 3.224 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; 2.330 ; 3.031 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; 1.566 ; 2.249 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; 2.578 ; 3.177 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; 2.599 ; 3.226 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.198  ; -0.393 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; -0.592 ; -1.196 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; -1.006 ; -1.707 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; -0.622 ; -1.246 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; -0.592 ; -1.196 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; -0.822 ; -1.469 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; -0.757 ; -1.398 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; -0.778 ; -1.425 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; -0.964 ; -1.611 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; -1.024 ; -1.694 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; -0.485 ; -1.089 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; -0.896 ; -1.596 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; -0.514 ; -1.137 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; -0.485 ; -1.089 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; -0.713 ; -1.361 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; -0.649 ; -1.291 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; -0.670 ; -1.317 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; -0.970 ; -1.631 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; -0.916 ; -1.586 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; -1.279 ; -1.957 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; -2.207 ; -2.798 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; -2.227 ; -2.846 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                   ;
+-----------+----------------------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+----------------------------------------------+-------+-------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst                     ; 5.059 ; 5.152 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 4.676 ; 4.898 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 3.627 ;       ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2                    ; 4.334 ; 4.487 ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]                    ; 5.331 ; 5.193 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]                    ; 5.221 ; 5.112 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 6.605 ; 6.968 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ; 4.705 ;       ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 6.605 ; 6.968 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 6.318 ; 6.638 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 5.903 ; 6.150 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 3.858 ; 3.955 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]                    ; 5.656 ; 5.851 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]                    ; 5.240 ; 5.104 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 4.509 ; 5.160 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ;       ; 5.160 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 4.509 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 4.222 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 3.807 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 5.362 ; 5.479 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                                      ; 5.831 ; 6.169 ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                                      ; 3.950 ; 4.201 ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                                      ; 4.504 ; 4.757 ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                                      ; 3.677 ; 3.880 ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                                      ; 3.703 ; 3.937 ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                                      ; 4.219 ; 4.565 ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                                      ; 4.704 ; 5.041 ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                                      ; 3.528 ; 3.724 ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                                      ; 3.618 ; 3.829 ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                                      ; 4.222 ; 4.506 ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                                      ; 4.842 ; 5.119 ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                                      ; 4.023 ; 4.273 ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                                      ; 3.813 ; 4.022 ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                                      ; 3.561 ; 3.749 ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                                      ; 3.817 ; 4.038 ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                                      ; 4.115 ; 4.378 ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                                      ; 5.831 ; 6.169 ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                                      ; 5.544 ; 5.839 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                                      ; 5.129 ; 5.351 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                                      ; 8.341 ; 8.707 ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                                      ; 6.304 ; 6.649 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                                      ; 6.497 ; 6.689 ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                                      ; 6.450 ; 6.714 ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                                      ; 6.374 ; 6.557 ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                                      ; 8.341 ; 8.707 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                                      ; 6.877 ; 7.173 ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                                      ; 7.006 ; 7.231 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                                      ; 7.481 ; 7.808 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                                      ; 5.359 ; 5.474 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                                      ; 4.710 ; 4.499 ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                                      ; 3.864 ; 3.660 ; Rise       ; clk_cpu                                         ;
; sound     ; clk_cpu                                      ; 4.928 ; 4.875 ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                                        ; 4.217 ; 4.399 ; Rise       ; clock                                           ;
; ma[*]     ; clock                                        ; 5.881 ; 6.156 ; Rise       ; clock                                           ;
;  ma[0]    ; clock                                        ; 4.593 ; 4.707 ; Rise       ; clock                                           ;
;  ma[1]    ; clock                                        ; 5.154 ; 5.279 ; Rise       ; clock                                           ;
;  ma[2]    ; clock                                        ; 4.414 ; 4.494 ; Rise       ; clock                                           ;
;  ma[3]    ; clock                                        ; 4.277 ; 4.376 ; Rise       ; clock                                           ;
;  ma[4]    ; clock                                        ; 4.362 ; 4.472 ; Rise       ; clock                                           ;
;  ma[5]    ; clock                                        ; 4.415 ; 4.516 ; Rise       ; clock                                           ;
;  ma[6]    ; clock                                        ; 4.372 ; 4.459 ; Rise       ; clock                                           ;
;  ma[7]    ; clock                                        ; 4.348 ; 4.437 ; Rise       ; clock                                           ;
;  ma[8]    ; clock                                        ; 4.443 ; 4.534 ; Rise       ; clock                                           ;
;  ma[9]    ; clock                                        ; 5.400 ; 5.562 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                                        ; 4.853 ; 5.000 ; Rise       ; clock                                           ;
;  ma[11]   ; clock                                        ; 4.719 ; 4.850 ; Rise       ; clock                                           ;
;  ma[12]   ; clock                                        ; 4.678 ; 4.785 ; Rise       ; clock                                           ;
;  ma[13]   ; clock                                        ; 4.456 ; 4.547 ; Rise       ; clock                                           ;
;  ma[14]   ; clock                                        ; 4.955 ; 5.104 ; Rise       ; clock                                           ;
;  ma[15]   ; clock                                        ; 4.928 ; 5.076 ; Rise       ; clock                                           ;
;  ma[16]   ; clock                                        ; 5.881 ; 6.156 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                                        ; 5.594 ; 5.826 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                                        ; 5.179 ; 5.338 ; Rise       ; clock                                           ;
; md[*]     ; clock                                        ; 6.388 ; 6.619 ; Rise       ; clock                                           ;
;  md[0]    ; clock                                        ; 6.223 ; 6.336 ; Rise       ; clock                                           ;
;  md[1]    ; clock                                        ; 5.645 ; 5.724 ; Rise       ; clock                                           ;
;  md[2]    ; clock                                        ; 5.637 ; 5.750 ; Rise       ; clock                                           ;
;  md[3]    ; clock                                        ; 5.182 ; 5.258 ; Rise       ; clock                                           ;
;  md[4]    ; clock                                        ; 6.388 ; 6.619 ; Rise       ; clock                                           ;
;  md[5]    ; clock                                        ; 5.348 ; 5.470 ; Rise       ; clock                                           ;
;  md[6]    ; clock                                        ; 6.297 ; 6.435 ; Rise       ; clock                                           ;
;  md[7]    ; clock                                        ; 6.228 ; 6.442 ; Rise       ; clock                                           ;
; mosi      ; clock                                        ; 4.281 ; 4.463 ; Rise       ; clock                                           ;
; ram_oe    ; clock                                        ; 5.468 ; 5.298 ; Rise       ; clock                                           ;
; ram_we    ; clock                                        ; 4.926 ; 4.835 ; Rise       ; clock                                           ;
; v_sync    ; clock                                        ; 4.867 ; 5.059 ; Rise       ; clock                                           ;
; bb        ; clock                                        ; 3.703 ; 3.806 ; Fall       ; clock                                           ;
; blue      ; clock                                        ; 4.011 ; 4.148 ; Fall       ; clock                                           ;
; gb        ; clock                                        ; 3.943 ; 4.094 ; Fall       ; clock                                           ;
; green     ; clock                                        ; 3.930 ; 4.106 ; Fall       ; clock                                           ;
; ma[*]     ; clock                                        ;       ; 3.519 ; Fall       ; clock                                           ;
;  ma[16]   ; clock                                        ;       ; 3.519 ; Fall       ; clock                                           ;
; md[*]     ; clock                                        ; 5.844 ; 6.019 ; Fall       ; clock                                           ;
;  md[0]    ; clock                                        ; 4.852 ; 4.947 ; Fall       ; clock                                           ;
;  md[1]    ; clock                                        ; 4.272 ; 4.334 ; Fall       ; clock                                           ;
;  md[2]    ; clock                                        ; 4.434 ; 4.518 ; Fall       ; clock                                           ;
;  md[3]    ; clock                                        ; 4.320 ; 4.377 ; Fall       ; clock                                           ;
;  md[4]    ; clock                                        ; 5.844 ; 6.019 ; Fall       ; clock                                           ;
;  md[5]    ; clock                                        ; 4.693 ; 4.789 ; Fall       ; clock                                           ;
;  md[6]    ; clock                                        ; 4.980 ; 5.124 ; Fall       ; clock                                           ;
;  md[7]    ; clock                                        ; 4.856 ; 5.053 ; Fall       ; clock                                           ;
; rb        ; clock                                        ; 4.029 ; 4.198 ; Fall       ; clock                                           ;
; red       ; clock                                        ; 3.998 ; 4.144 ; Fall       ; clock                                           ;
; sound     ; clock                                        ; 4.917 ; 4.890 ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                                      ; 2.739 ;       ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ; 2.739 ;       ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                                      ; 4.509 ; 4.734 ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                                      ; 4.426 ; 4.641 ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                                      ; 4.509 ; 4.734 ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                                      ; 4.243 ; 4.416 ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                                      ; 4.107 ; 4.300 ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                                      ; 4.183 ; 4.392 ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                                      ; 4.196 ; 4.383 ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                                      ; 4.138 ; 4.303 ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                                      ; 4.130 ; 4.315 ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ;       ; 2.943 ; Fall       ; hcnt[8]                                         ;
; sound     ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 5.208 ; 5.165 ; Rise       ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ;
; ram_we    ; clk                                          ;       ; 2.309 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                                          ; 2.468 ;       ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st                 ; 5.010 ; 5.414 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st                 ; 5.010 ; 5.414 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st                 ; 4.723 ; 5.084 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st                 ; 4.308 ; 4.596 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st                 ; 5.122 ; 5.237 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+----------------------------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                           ;
+-----------+----------------------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+----------------------------------------------+-------+-------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst                     ; 4.267 ; 4.362 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 4.569 ; 3.717 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 3.570 ;       ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2                    ; 4.240 ; 4.390 ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]                    ; 5.148 ; 5.016 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]                    ; 5.043 ; 4.937 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 4.567 ; 3.903 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ; 4.567 ;       ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 4.815 ; 4.676 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 5.131 ; 4.373 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 5.712 ; 3.903 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 3.740 ; 3.833 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]                    ; 5.426 ; 5.601 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]                    ; 5.061 ; 4.930 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 3.705 ; 5.005 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ;       ; 5.005 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 4.373 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 4.103 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 3.705 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 3.813 ; 3.926 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                                      ; 3.421 ; 3.593 ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                                      ; 3.823 ; 4.055 ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                                      ; 4.354 ; 4.588 ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                                      ; 3.562 ; 3.746 ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                                      ; 3.600 ; 3.825 ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                                      ; 4.083 ; 4.405 ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                                      ; 4.549 ; 4.862 ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                                      ; 3.421 ; 3.593 ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                                      ; 3.506 ; 3.693 ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                                      ; 4.099 ; 4.372 ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                                      ; 4.730 ; 5.001 ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                                      ; 3.908 ; 4.149 ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                                      ; 3.706 ; 3.908 ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                                      ; 3.464 ; 3.646 ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                                      ; 3.710 ; 3.922 ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                                      ; 3.961 ; 4.207 ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                                      ; 4.422 ; 4.705 ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                                      ; 5.090 ; 5.338 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                                      ; 4.692 ; 4.868 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                                      ; 3.916 ; 4.051 ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                                      ; 4.896 ; 5.069 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                                      ; 4.302 ; 4.440 ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                                      ; 4.298 ; 4.468 ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                                      ; 3.916 ; 4.051 ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                                      ; 5.142 ; 5.374 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                                      ; 4.076 ; 4.255 ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                                      ; 4.939 ; 5.140 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                                      ; 4.863 ; 5.130 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                                      ; 4.083 ; 4.196 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                                      ; 4.568 ; 4.365 ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                                      ; 3.756 ; 3.560 ; Rise       ; clk_cpu                                         ;
; sound     ; clk_cpu                                      ; 4.757 ; 4.704 ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                                        ; 4.096 ; 4.272 ; Rise       ; clock                                           ;
; ma[*]     ; clock                                        ; 3.141 ; 4.088 ; Rise       ; clock                                           ;
;  ma[0]    ; clock                                        ; 4.301 ; 4.405 ; Rise       ; clock                                           ;
;  ma[1]    ; clock                                        ; 4.816 ; 4.945 ; Rise       ; clock                                           ;
;  ma[2]    ; clock                                        ; 4.130 ; 4.201 ; Rise       ; clock                                           ;
;  ma[3]    ; clock                                        ; 3.998 ; 4.088 ; Rise       ; clock                                           ;
;  ma[4]    ; clock                                        ; 4.081 ; 4.181 ; Rise       ; clock                                           ;
;  ma[5]    ; clock                                        ; 4.132 ; 4.224 ; Rise       ; clock                                           ;
;  ma[6]    ; clock                                        ; 4.092 ; 4.169 ; Rise       ; clock                                           ;
;  ma[7]    ; clock                                        ; 4.068 ; 4.147 ; Rise       ; clock                                           ;
;  ma[8]    ; clock                                        ; 4.006 ; 4.148 ; Rise       ; clock                                           ;
;  ma[9]    ; clock                                        ; 4.821 ; 5.043 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                                        ; 4.152 ; 4.328 ; Rise       ; clock                                           ;
;  ma[11]   ; clock                                        ; 4.023 ; 4.182 ; Rise       ; clock                                           ;
;  ma[12]   ; clock                                        ; 3.967 ; 4.104 ; Rise       ; clock                                           ;
;  ma[13]   ; clock                                        ; 4.157 ; 4.250 ; Rise       ; clock                                           ;
;  ma[14]   ; clock                                        ; 4.666 ; 4.799 ; Rise       ; clock                                           ;
;  ma[15]   ; clock                                        ; 4.630 ; 4.783 ; Rise       ; clock                                           ;
;  ma[16]   ; clock                                        ; 3.141 ; 5.381 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                                        ; 5.279 ; 5.493 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                                        ; 4.881 ; 5.023 ; Rise       ; clock                                           ;
; md[*]     ; clock                                        ; 2.544 ; 2.642 ; Rise       ; clock                                           ;
;  md[0]    ; clock                                        ; 3.436 ; 3.567 ; Rise       ; clock                                           ;
;  md[1]    ; clock                                        ; 2.844 ; 2.940 ; Rise       ; clock                                           ;
;  md[2]    ; clock                                        ; 2.847 ; 2.975 ; Rise       ; clock                                           ;
;  md[3]    ; clock                                        ; 2.544 ; 2.642 ; Rise       ; clock                                           ;
;  md[4]    ; clock                                        ; 3.851 ; 4.098 ; Rise       ; clock                                           ;
;  md[5]    ; clock                                        ; 2.699 ; 2.841 ; Rise       ; clock                                           ;
;  md[6]    ; clock                                        ; 3.551 ; 3.714 ; Rise       ; clock                                           ;
;  md[7]    ; clock                                        ; 3.405 ; 3.630 ; Rise       ; clock                                           ;
; mosi      ; clock                                        ; 4.127 ; 4.296 ; Rise       ; clock                                           ;
; ram_oe    ; clock                                        ; 5.160 ; 4.985 ; Rise       ; clock                                           ;
; ram_we    ; clock                                        ; 4.613 ; 4.538 ; Rise       ; clock                                           ;
; v_sync    ; clock                                        ; 4.755 ; 4.942 ; Rise       ; clock                                           ;
; bb        ; clock                                        ; 3.601 ; 3.701 ; Fall       ; clock                                           ;
; blue      ; clock                                        ; 3.894 ; 4.025 ; Fall       ; clock                                           ;
; gb        ; clock                                        ; 3.830 ; 3.977 ; Fall       ; clock                                           ;
; green     ; clock                                        ; 3.818 ; 3.988 ; Fall       ; clock                                           ;
; ma[*]     ; clock                                        ;       ; 3.397 ; Fall       ; clock                                           ;
;  ma[16]   ; clock                                        ;       ; 3.397 ; Fall       ; clock                                           ;
; md[*]     ; clock                                        ; 2.595 ; 2.717 ; Fall       ; clock                                           ;
;  md[0]    ; clock                                        ; 3.501 ; 3.651 ; Fall       ; clock                                           ;
;  md[1]    ; clock                                        ; 2.910 ; 3.025 ; Fall       ; clock                                           ;
;  md[2]    ; clock                                        ; 2.914 ; 3.061 ; Fall       ; clock                                           ;
;  md[3]    ; clock                                        ; 2.595 ; 2.717 ; Fall       ; clock                                           ;
;  md[4]    ; clock                                        ; 3.926 ; 4.133 ; Fall       ; clock                                           ;
;  md[5]    ; clock                                        ; 2.752 ; 2.918 ; Fall       ; clock                                           ;
;  md[6]    ; clock                                        ; 3.635 ; 3.821 ; Fall       ; clock                                           ;
;  md[7]    ; clock                                        ; 3.471 ; 3.715 ; Fall       ; clock                                           ;
; rb        ; clock                                        ; 3.911 ; 4.074 ; Fall       ; clock                                           ;
; red       ; clock                                        ; 3.884 ; 4.025 ; Fall       ; clock                                           ;
; sound     ; clock                                        ; 3.951 ; 4.101 ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                                      ; 2.680 ;       ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ; 2.680 ;       ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                                      ; 3.978 ; 2.877 ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                                      ; 4.285 ; 4.480 ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                                      ; 4.365 ; 4.570 ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                                      ; 4.109 ; 4.263 ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                                      ; 3.978 ; 4.153 ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                                      ; 4.053 ; 4.241 ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                                      ; 4.072 ; 4.253 ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                                      ; 4.017 ; 4.175 ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                                      ; 4.009 ; 4.187 ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ;       ; 2.877 ; Fall       ; hcnt[8]                                         ;
; sound     ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 5.045 ; 5.004 ; Rise       ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ;
; ram_we    ; clk                                          ;       ; 2.079 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                                          ; 2.231 ;       ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st                 ; 4.181 ; 4.458 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st                 ; 4.849 ; 5.231 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st                 ; 4.579 ; 4.928 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st                 ; 4.181 ; 4.458 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st                 ; 4.641 ; 4.734 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+----------------------------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; md[*]     ; clk_cpu    ; 4.395 ; 4.392 ; Rise       ; clk_cpu         ;
;  md[0]    ; clk_cpu    ; 4.395 ; 4.392 ; Rise       ; clk_cpu         ;
;  md[1]    ; clk_cpu    ; 4.432 ; 4.429 ; Rise       ; clk_cpu         ;
;  md[2]    ; clk_cpu    ; 4.432 ; 4.429 ; Rise       ; clk_cpu         ;
;  md[3]    ; clk_cpu    ; 4.497 ; 4.494 ; Rise       ; clk_cpu         ;
;  md[4]    ; clk_cpu    ; 4.737 ; 4.734 ; Rise       ; clk_cpu         ;
;  md[5]    ; clk_cpu    ; 4.737 ; 4.734 ; Rise       ; clk_cpu         ;
;  md[6]    ; clk_cpu    ; 4.742 ; 4.739 ; Rise       ; clk_cpu         ;
;  md[7]    ; clk_cpu    ; 4.742 ; 4.739 ; Rise       ; clk_cpu         ;
; md[*]     ; clock      ; 5.481 ; 5.478 ; Rise       ; clock           ;
;  md[0]    ; clock      ; 5.481 ; 5.478 ; Rise       ; clock           ;
;  md[1]    ; clock      ; 5.518 ; 5.515 ; Rise       ; clock           ;
;  md[2]    ; clock      ; 5.518 ; 5.515 ; Rise       ; clock           ;
;  md[3]    ; clock      ; 5.583 ; 5.580 ; Rise       ; clock           ;
;  md[4]    ; clock      ; 5.823 ; 5.820 ; Rise       ; clock           ;
;  md[5]    ; clock      ; 5.823 ; 5.820 ; Rise       ; clock           ;
;  md[6]    ; clock      ; 5.828 ; 5.825 ; Rise       ; clock           ;
;  md[7]    ; clock      ; 5.828 ; 5.825 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; md[*]     ; clk_cpu    ; 3.458 ; 3.458 ; Rise       ; clk_cpu         ;
;  md[0]    ; clk_cpu    ; 3.458 ; 3.458 ; Rise       ; clk_cpu         ;
;  md[1]    ; clk_cpu    ; 3.493 ; 3.493 ; Rise       ; clk_cpu         ;
;  md[2]    ; clk_cpu    ; 3.493 ; 3.493 ; Rise       ; clk_cpu         ;
;  md[3]    ; clk_cpu    ; 3.556 ; 3.556 ; Rise       ; clk_cpu         ;
;  md[4]    ; clk_cpu    ; 3.786 ; 3.786 ; Rise       ; clk_cpu         ;
;  md[5]    ; clk_cpu    ; 3.786 ; 3.786 ; Rise       ; clk_cpu         ;
;  md[6]    ; clk_cpu    ; 3.791 ; 3.791 ; Rise       ; clk_cpu         ;
;  md[7]    ; clk_cpu    ; 3.791 ; 3.791 ; Rise       ; clk_cpu         ;
; md[*]     ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  md[0]    ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
;  md[1]    ; clock      ; 4.401 ; 4.401 ; Rise       ; clock           ;
;  md[2]    ; clock      ; 4.401 ; 4.401 ; Rise       ; clock           ;
;  md[3]    ; clock      ; 4.464 ; 4.464 ; Rise       ; clock           ;
;  md[4]    ; clock      ; 4.694 ; 4.694 ; Rise       ; clock           ;
;  md[5]    ; clock      ; 4.694 ; 4.694 ; Rise       ; clock           ;
;  md[6]    ; clock      ; 4.699 ; 4.699 ; Rise       ; clock           ;
;  md[7]    ; clock      ; 4.699 ; 4.699 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; md[*]     ; clk_cpu    ; 4.600     ; 4.600     ; Rise       ; clk_cpu         ;
;  md[0]    ; clk_cpu    ; 4.600     ; 4.600     ; Rise       ; clk_cpu         ;
;  md[1]    ; clk_cpu    ; 4.633     ; 4.633     ; Rise       ; clk_cpu         ;
;  md[2]    ; clk_cpu    ; 4.633     ; 4.633     ; Rise       ; clk_cpu         ;
;  md[3]    ; clk_cpu    ; 4.714     ; 4.714     ; Rise       ; clk_cpu         ;
;  md[4]    ; clk_cpu    ; 4.987     ; 4.987     ; Rise       ; clk_cpu         ;
;  md[5]    ; clk_cpu    ; 4.987     ; 4.987     ; Rise       ; clk_cpu         ;
;  md[6]    ; clk_cpu    ; 4.988     ; 4.988     ; Rise       ; clk_cpu         ;
;  md[7]    ; clk_cpu    ; 4.988     ; 4.988     ; Rise       ; clk_cpu         ;
; md[*]     ; clock      ; 5.593     ; 5.593     ; Rise       ; clock           ;
;  md[0]    ; clock      ; 5.593     ; 5.593     ; Rise       ; clock           ;
;  md[1]    ; clock      ; 5.626     ; 5.626     ; Rise       ; clock           ;
;  md[2]    ; clock      ; 5.626     ; 5.626     ; Rise       ; clock           ;
;  md[3]    ; clock      ; 5.707     ; 5.707     ; Rise       ; clock           ;
;  md[4]    ; clock      ; 5.980     ; 5.980     ; Rise       ; clock           ;
;  md[5]    ; clock      ; 5.980     ; 5.980     ; Rise       ; clock           ;
;  md[6]    ; clock      ; 5.981     ; 5.981     ; Rise       ; clock           ;
;  md[7]    ; clock      ; 5.981     ; 5.981     ; Rise       ; clock           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; md[*]     ; clk_cpu    ; 3.655     ; 3.721     ; Rise       ; clk_cpu         ;
;  md[0]    ; clk_cpu    ; 3.655     ; 3.721     ; Rise       ; clk_cpu         ;
;  md[1]    ; clk_cpu    ; 3.687     ; 3.753     ; Rise       ; clk_cpu         ;
;  md[2]    ; clk_cpu    ; 3.687     ; 3.753     ; Rise       ; clk_cpu         ;
;  md[3]    ; clk_cpu    ; 3.765     ; 3.831     ; Rise       ; clk_cpu         ;
;  md[4]    ; clk_cpu    ; 4.027     ; 4.093     ; Rise       ; clk_cpu         ;
;  md[5]    ; clk_cpu    ; 4.027     ; 4.093     ; Rise       ; clk_cpu         ;
;  md[6]    ; clk_cpu    ; 4.028     ; 4.094     ; Rise       ; clk_cpu         ;
;  md[7]    ; clk_cpu    ; 4.028     ; 4.094     ; Rise       ; clk_cpu         ;
; md[*]     ; clock      ; 4.462     ; 4.528     ; Rise       ; clock           ;
;  md[0]    ; clock      ; 4.462     ; 4.528     ; Rise       ; clock           ;
;  md[1]    ; clock      ; 4.494     ; 4.560     ; Rise       ; clock           ;
;  md[2]    ; clock      ; 4.494     ; 4.560     ; Rise       ; clock           ;
;  md[3]    ; clock      ; 4.572     ; 4.638     ; Rise       ; clock           ;
;  md[4]    ; clock      ; 4.834     ; 4.900     ; Rise       ; clock           ;
;  md[5]    ; clock      ; 4.834     ; 4.900     ; Rise       ; clock           ;
;  md[6]    ; clock      ; 4.835     ; 4.901     ; Rise       ; clock           ;
;  md[7]    ; clock      ; 4.835     ; 4.901     ; Rise       ; clock           ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+--------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                                 ; -13.771   ; -1.591  ; -4.330   ; -3.503  ; -3.201              ;
;  SPI:SD|Divider:inst|inst                        ; -3.828    ; -1.029  ; -4.330   ; -0.173  ; -1.487              ;
;  SPI:SD|Divider:inst|inst1                       ; -0.049    ; -0.026  ; N/A      ; N/A     ; -1.487              ;
;  SPI:SD|Divider:inst|inst2                       ; 0.097     ; 0.199   ; N/A      ; N/A     ; -1.487              ;
;  SPI:SD|SPIReg:inst1|inst42                      ; 0.150     ; -0.079  ; -2.945   ; 1.756   ; -1.487              ;
;  SPI:SD|SPIReg:inst1|inst44                      ; 0.202     ; -0.045  ; -3.285   ; 1.925   ; -1.487              ;
;  SPI:SD|SPIReg:inst1|inst45                      ; 0.078     ; 0.189   ; -2.426   ; 1.524   ; -1.487              ;
;  T8080se:VM80|T80:u0|A[10]                       ; -1.064    ; -1.391  ; -0.924   ; -3.503  ; -1.487              ;
;  clk                                             ; N/A       ; N/A     ; N/A      ; N/A     ; 9.597               ;
;  clk_cpu                                         ; -13.771   ; -0.949  ; -2.941   ; -0.041  ; -1.487              ;
;  clock                                           ; -11.007   ; -1.591  ; -1.345   ; -0.273  ; -3.201              ;
;  hcnt[8]                                         ; -1.719    ; 0.301   ; N/A      ; N/A     ; -1.487              ;
;  pit8253:t8253|pit8253_counterunit:cu1|outreg    ; -6.621    ; -0.174  ; N/A      ; N/A     ; -1.487              ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; -5.376    ; -0.486  ; N/A      ; N/A     ; 14.422              ;
;  spetskeyboard:spetskey|mx_st                    ; 0.062     ; 0.187   ; N/A      ; N/A     ; -1.487              ;
;  spetskeyboard:spetskey|rl_st                    ; 0.061     ; 0.186   ; N/A      ; N/A     ; -1.487              ;
;  spetskeyboard:spetskey|test                     ; 0.059     ; 0.186   ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                                  ; -4027.013 ; -41.877 ; -242.151 ; -20.288 ; -1102.579           ;
;  SPI:SD|Divider:inst|inst                        ; -30.005   ; -2.324  ; -34.618  ; -0.173  ; -16.751             ;
;  SPI:SD|Divider:inst|inst1                       ; -0.049    ; -0.026  ; N/A      ; N/A     ; -1.487              ;
;  SPI:SD|Divider:inst|inst2                       ; 0.000     ; 0.000   ; N/A      ; N/A     ; -1.487              ;
;  SPI:SD|SPIReg:inst1|inst42                      ; 0.000     ; -0.079  ; -2.945   ; 0.000   ; -1.487              ;
;  SPI:SD|SPIReg:inst1|inst44                      ; 0.000     ; -0.045  ; -3.285   ; 0.000   ; -1.487              ;
;  SPI:SD|SPIReg:inst1|inst45                      ; 0.000     ; 0.000   ; -2.426   ; 0.000   ; -1.487              ;
;  T8080se:VM80|T80:u0|A[10]                       ; -1.656    ; -13.597 ; -1.735   ; -18.305 ; -15.701             ;
;  clk                                             ; N/A       ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  clk_cpu                                         ; -2788.780 ; -24.063 ; -154.237 ; -2.626  ; -474.353            ;
;  clock                                           ; -772.373  ; -2.327  ; -46.960  ; -9.347  ; -506.554            ;
;  hcnt[8]                                         ; -17.190   ; 0.000   ; N/A      ; N/A     ; -14.870             ;
;  pit8253:t8253|pit8253_counterunit:cu1|outreg    ; -180.370  ; -2.089  ; N/A      ; N/A     ; -62.454             ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; -236.590  ; -1.422  ; N/A      ; N/A     ; 0.000               ;
;  spetskeyboard:spetskey|mx_st                    ; 0.000     ; 0.000   ; N/A      ; N/A     ; -1.487              ;
;  spetskeyboard:spetskey|rl_st                    ; 0.000     ; 0.000   ; N/A      ; N/A     ; -1.487              ;
;  spetskeyboard:spetskey|test                     ; 0.000     ; 0.000   ; N/A      ; N/A     ; -1.487              ;
+--------------------------------------------------+-----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.338 ; 0.704 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; 2.716 ; 2.947 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; 2.716 ; 2.947 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; 1.753 ; 1.980 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; 1.670 ; 1.896 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; 2.185 ; 2.506 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; 1.997 ; 2.284 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; 2.039 ; 2.336 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; 2.496 ; 2.799 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; 2.612 ; 2.895 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; 6.216 ; 6.382 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; 4.230 ; 4.424 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; 5.509 ; 5.591 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; 6.216 ; 6.382 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; 5.907 ; 6.155 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; 5.377 ; 5.661 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; 5.509 ; 5.745 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; 5.928 ; 6.195 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; 5.414 ; 5.761 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; 3.794 ; 3.865 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; 5.368 ; 5.586 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; 5.430 ; 5.678 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+
; miso      ; SPI:SD|Divider:inst|inst ; 0.307  ; 0.149  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; md[*]     ; clock                    ; -0.592 ; -1.039 ; Rise       ; clock                                           ;
;  md[0]    ; clock                    ; -1.006 ; -1.707 ; Rise       ; clock                                           ;
;  md[1]    ; clock                    ; -0.622 ; -1.112 ; Rise       ; clock                                           ;
;  md[2]    ; clock                    ; -0.592 ; -1.039 ; Rise       ; clock                                           ;
;  md[3]    ; clock                    ; -0.822 ; -1.469 ; Rise       ; clock                                           ;
;  md[4]    ; clock                    ; -0.757 ; -1.381 ; Rise       ; clock                                           ;
;  md[5]    ; clock                    ; -0.778 ; -1.415 ; Rise       ; clock                                           ;
;  md[6]    ; clock                    ; -0.964 ; -1.611 ; Rise       ; clock                                           ;
;  md[7]    ; clock                    ; -1.024 ; -1.694 ; Rise       ; clock                                           ;
; md[*]     ; clock                    ; -0.485 ; -1.089 ; Fall       ; clock                                           ;
;  md[0]    ; clock                    ; -0.896 ; -1.596 ; Fall       ; clock                                           ;
;  md[1]    ; clock                    ; -0.514 ; -1.137 ; Fall       ; clock                                           ;
;  md[2]    ; clock                    ; -0.485 ; -1.089 ; Fall       ; clock                                           ;
;  md[3]    ; clock                    ; -0.713 ; -1.361 ; Fall       ; clock                                           ;
;  md[4]    ; clock                    ; -0.649 ; -1.291 ; Fall       ; clock                                           ;
;  md[5]    ; clock                    ; -0.670 ; -1.317 ; Fall       ; clock                                           ;
;  md[6]    ; clock                    ; -0.970 ; -1.631 ; Fall       ; clock                                           ;
;  md[7]    ; clock                    ; -0.916 ; -1.586 ; Fall       ; clock                                           ;
; sd_ins    ; clock                    ; -1.279 ; -1.957 ; Fall       ; clock                                           ;
; ps2_clk   ; clk                      ; -2.207 ; -2.798 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ps2_data  ; clk                      ; -2.227 ; -2.846 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                     ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port ; Clock Port                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst                     ; 10.672 ; 10.472 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 9.613  ; 9.408  ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 7.386  ;        ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2                    ; 8.984  ; 8.752  ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]                    ; 11.672 ; 11.819 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]                    ; 11.447 ; 11.641 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 15.163 ; 14.564 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ; 10.411 ;        ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 15.163 ; 14.564 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 14.481 ; 13.966 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 13.319 ; 12.892 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 8.782  ; 8.582  ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]                    ; 12.357 ; 12.102 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]                    ; 11.374 ; 11.439 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 10.294 ; 9.950  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ;        ; 9.950  ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 10.294 ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 9.612  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 8.450  ;        ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 11.516 ; 11.368 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                                      ; 13.375 ; 12.796 ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                                      ; 8.891  ; 8.532  ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                                      ; 10.119 ; 9.792  ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                                      ; 8.264  ; 7.984  ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                                      ; 8.268  ; 8.027  ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                                      ; 9.538  ; 9.258  ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                                      ; 10.745 ; 10.168 ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                                      ; 7.936  ; 7.639  ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                                      ; 8.172  ; 7.855  ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                                      ; 9.450  ; 9.096  ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                                      ; 10.251 ; 9.980  ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                                      ; 9.015  ; 8.674  ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                                      ; 8.482  ; 8.265  ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                                      ; 7.805  ; 7.636  ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                                      ; 8.484  ; 8.214  ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                                      ; 9.123  ; 8.884  ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                                      ; 13.375 ; 12.796 ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                                      ; 12.693 ; 12.198 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                                      ; 11.531 ; 11.124 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                                      ; 18.188 ; 17.882 ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                                      ; 13.535 ; 13.233 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                                      ; 14.671 ; 14.261 ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                                      ; 14.820 ; 14.173 ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                                      ; 14.296 ; 13.752 ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                                      ; 18.188 ; 17.882 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                                      ; 15.204 ; 14.858 ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                                      ; 15.949 ; 15.247 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                                      ; 17.000 ; 16.522 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                                      ; 12.136 ; 11.936 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                                      ; 9.749  ; 10.110 ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                                      ; 7.864  ; 8.289  ; Rise       ; clk_cpu                                         ;
; sound     ; clk_cpu                                      ; 10.396 ; 10.287 ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                                        ; 9.206  ; 8.909  ; Rise       ; clock                                           ;
; ma[*]     ; clock                                        ; 13.139 ; 12.808 ; Rise       ; clock                                           ;
;  ma[0]    ; clock                                        ; 10.151 ; 9.850  ; Rise       ; clock                                           ;
;  ma[1]    ; clock                                        ; 11.463 ; 11.112 ; Rise       ; clock                                           ;
;  ma[2]    ; clock                                        ; 9.734  ; 9.515  ; Rise       ; clock                                           ;
;  ma[3]    ; clock                                        ; 9.440  ; 9.245  ; Rise       ; clock                                           ;
;  ma[4]    ; clock                                        ; 9.662  ; 9.371  ; Rise       ; clock                                           ;
;  ma[5]    ; clock                                        ; 9.813  ; 9.509  ; Rise       ; clock                                           ;
;  ma[6]    ; clock                                        ; 9.682  ; 9.425  ; Rise       ; clock                                           ;
;  ma[7]    ; clock                                        ; 9.582  ; 9.350  ; Rise       ; clock                                           ;
;  ma[8]    ; clock                                        ; 9.800  ; 9.540  ; Rise       ; clock                                           ;
;  ma[9]    ; clock                                        ; 11.380 ; 11.255 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                                        ; 10.490 ; 10.417 ; Rise       ; clock                                           ;
;  ma[11]   ; clock                                        ; 10.423 ; 10.225 ; Rise       ; clock                                           ;
;  ma[12]   ; clock                                        ; 10.282 ; 10.171 ; Rise       ; clock                                           ;
;  ma[13]   ; clock                                        ; 9.787  ; 9.660  ; Rise       ; clock                                           ;
;  ma[14]   ; clock                                        ; 10.862 ; 10.708 ; Rise       ; clock                                           ;
;  ma[15]   ; clock                                        ; 10.760 ; 10.491 ; Rise       ; clock                                           ;
;  ma[16]   ; clock                                        ; 13.139 ; 12.808 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                                        ; 12.457 ; 12.210 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                                        ; 11.295 ; 11.136 ; Rise       ; clock                                           ;
; md[*]     ; clock                                        ; 13.908 ; 13.437 ; Rise       ; clock                                           ;
;  md[0]    ; clock                                        ; 12.995 ; 12.936 ; Rise       ; clock                                           ;
;  md[1]    ; clock                                        ; 12.424 ; 12.089 ; Rise       ; clock                                           ;
;  md[2]    ; clock                                        ; 12.524 ; 12.177 ; Rise       ; clock                                           ;
;  md[3]    ; clock                                        ; 11.525 ; 11.106 ; Rise       ; clock                                           ;
;  md[4]    ; clock                                        ; 13.462 ; 13.284 ; Rise       ; clock                                           ;
;  md[5]    ; clock                                        ; 11.813 ; 11.462 ; Rise       ; clock                                           ;
;  md[6]    ; clock                                        ; 13.908 ; 13.423 ; Rise       ; clock                                           ;
;  md[7]    ; clock                                        ; 13.719 ; 13.437 ; Rise       ; clock                                           ;
; mosi      ; clock                                        ; 9.508  ; 9.256  ; Rise       ; clock                                           ;
; ram_oe    ; clock                                        ; 11.285 ; 11.852 ; Rise       ; clock                                           ;
; ram_we    ; clock                                        ; 10.385 ; 10.558 ; Rise       ; clock                                           ;
; v_sync    ; clock                                        ; 9.947  ; 9.881  ; Rise       ; clock                                           ;
; bb        ; clock                                        ; 7.685  ; 7.563  ; Fall       ; clock                                           ;
; blue      ; clock                                        ; 8.518  ; 8.252  ; Fall       ; clock                                           ;
; gb        ; clock                                        ; 8.322  ; 8.123  ; Fall       ; clock                                           ;
; green     ; clock                                        ; 8.203  ; 8.107  ; Fall       ; clock                                           ;
; ma[*]     ; clock                                        ;        ; 6.883  ; Fall       ; clock                                           ;
;  ma[16]   ; clock                                        ;        ; 6.883  ; Fall       ; clock                                           ;
; md[*]     ; clock                                        ; 11.843 ; 11.689 ; Fall       ; clock                                           ;
;  md[0]    ; clock                                        ; 9.662  ; 9.514  ; Fall       ; clock                                           ;
;  md[1]    ; clock                                        ; 9.088  ; 8.665  ; Fall       ; clock                                           ;
;  md[2]    ; clock                                        ; 9.546  ; 9.129  ; Fall       ; clock                                           ;
;  md[3]    ; clock                                        ; 9.200  ; 8.844  ; Fall       ; clock                                           ;
;  md[4]    ; clock                                        ; 11.843 ; 11.689 ; Fall       ; clock                                           ;
;  md[5]    ; clock                                        ; 9.946  ; 9.732  ; Fall       ; clock                                           ;
;  md[6]    ; clock                                        ; 10.711 ; 10.150 ; Fall       ; clock                                           ;
;  md[7]    ; clock                                        ; 10.384 ; 10.014 ; Fall       ; clock                                           ;
; rb        ; clock                                        ; 8.388  ; 8.254  ; Fall       ; clock                                           ;
; red       ; clock                                        ; 8.484  ; 8.250  ; Fall       ; clock                                           ;
; sound     ; clock                                        ; 10.125 ; 10.018 ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                                      ; 5.940  ;        ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ; 5.940  ;        ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                                      ; 9.894  ; 9.479  ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                                      ; 9.657  ; 9.290  ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                                      ; 9.894  ; 9.479  ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                                      ; 9.224  ; 8.936  ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                                      ; 8.931  ; 8.666  ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                                      ; 9.149  ; 8.785  ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                                      ; 9.188  ; 8.822  ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                                      ; 9.016  ; 8.703  ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                                      ; 8.976  ; 8.679  ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ;        ; 5.761  ; Fall       ; hcnt[8]                                         ;
; sound     ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 11.024 ; 10.988 ; Rise       ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ;
; ram_we    ; clk                                          ;        ; 5.262  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                                          ; 4.898  ;        ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st                 ; 11.537 ; 11.040 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st                 ; 11.537 ; 11.040 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st                 ; 10.855 ; 10.442 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st                 ; 9.693  ; 9.368  ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st                 ; 11.364 ; 11.164 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+----------------------------------------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                           ;
+-----------+----------------------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------+----------------------------------------------+-------+-------+------------+-------------------------------------------------+
; mosi      ; SPI:SD|Divider:inst|inst                     ; 4.267 ; 4.362 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 4.569 ; 3.717 ; Rise       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst                     ; 3.570 ;       ; Fall       ; SPI:SD|Divider:inst|inst                        ;
; sd_clk    ; SPI:SD|Divider:inst|inst2                    ; 4.240 ; 4.390 ; Fall       ; SPI:SD|Divider:inst|inst2                       ;
; led_green ; T8080se:VM80|T80:u0|A[10]                    ; 5.148 ; 5.016 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; led_red   ; T8080se:VM80|T80:u0|A[10]                    ; 5.043 ; 4.937 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 4.567 ; 3.903 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ; 4.567 ;       ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 4.815 ; 4.676 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 5.131 ; 4.373 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 5.712 ; 3.903 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 3.740 ; 3.833 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_clk    ; T8080se:VM80|T80:u0|A[10]                    ; 5.426 ; 5.601 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; sd_cs     ; T8080se:VM80|T80:u0|A[10]                    ; 5.061 ; 4.930 ; Rise       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; T8080se:VM80|T80:u0|A[10]                    ; 3.705 ; 5.005 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[10]   ; T8080se:VM80|T80:u0|A[10]                    ;       ; 5.005 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[16]   ; T8080se:VM80|T80:u0|A[10]                    ; 4.373 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[17]   ; T8080se:VM80|T80:u0|A[10]                    ; 4.103 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
;  ma[18]   ; T8080se:VM80|T80:u0|A[10]                    ; 3.705 ;       ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; mosi      ; T8080se:VM80|T80:u0|A[10]                    ; 3.813 ; 3.926 ; Fall       ; T8080se:VM80|T80:u0|A[10]                       ;
; ma[*]     ; clk_cpu                                      ; 3.421 ; 3.593 ; Rise       ; clk_cpu                                         ;
;  ma[0]    ; clk_cpu                                      ; 3.823 ; 4.055 ; Rise       ; clk_cpu                                         ;
;  ma[1]    ; clk_cpu                                      ; 4.354 ; 4.588 ; Rise       ; clk_cpu                                         ;
;  ma[2]    ; clk_cpu                                      ; 3.562 ; 3.746 ; Rise       ; clk_cpu                                         ;
;  ma[3]    ; clk_cpu                                      ; 3.600 ; 3.825 ; Rise       ; clk_cpu                                         ;
;  ma[4]    ; clk_cpu                                      ; 4.083 ; 4.405 ; Rise       ; clk_cpu                                         ;
;  ma[5]    ; clk_cpu                                      ; 4.549 ; 4.862 ; Rise       ; clk_cpu                                         ;
;  ma[6]    ; clk_cpu                                      ; 3.421 ; 3.593 ; Rise       ; clk_cpu                                         ;
;  ma[7]    ; clk_cpu                                      ; 3.506 ; 3.693 ; Rise       ; clk_cpu                                         ;
;  ma[8]    ; clk_cpu                                      ; 4.099 ; 4.372 ; Rise       ; clk_cpu                                         ;
;  ma[9]    ; clk_cpu                                      ; 4.730 ; 5.001 ; Rise       ; clk_cpu                                         ;
;  ma[11]   ; clk_cpu                                      ; 3.908 ; 4.149 ; Rise       ; clk_cpu                                         ;
;  ma[12]   ; clk_cpu                                      ; 3.706 ; 3.908 ; Rise       ; clk_cpu                                         ;
;  ma[13]   ; clk_cpu                                      ; 3.464 ; 3.646 ; Rise       ; clk_cpu                                         ;
;  ma[14]   ; clk_cpu                                      ; 3.710 ; 3.922 ; Rise       ; clk_cpu                                         ;
;  ma[15]   ; clk_cpu                                      ; 3.961 ; 4.207 ; Rise       ; clk_cpu                                         ;
;  ma[16]   ; clk_cpu                                      ; 4.422 ; 4.705 ; Rise       ; clk_cpu                                         ;
;  ma[17]   ; clk_cpu                                      ; 5.090 ; 5.338 ; Rise       ; clk_cpu                                         ;
;  ma[18]   ; clk_cpu                                      ; 4.692 ; 4.868 ; Rise       ; clk_cpu                                         ;
; md[*]     ; clk_cpu                                      ; 3.916 ; 4.051 ; Rise       ; clk_cpu                                         ;
;  md[0]    ; clk_cpu                                      ; 4.896 ; 5.069 ; Rise       ; clk_cpu                                         ;
;  md[1]    ; clk_cpu                                      ; 4.302 ; 4.440 ; Rise       ; clk_cpu                                         ;
;  md[2]    ; clk_cpu                                      ; 4.298 ; 4.468 ; Rise       ; clk_cpu                                         ;
;  md[3]    ; clk_cpu                                      ; 3.916 ; 4.051 ; Rise       ; clk_cpu                                         ;
;  md[4]    ; clk_cpu                                      ; 5.142 ; 5.374 ; Rise       ; clk_cpu                                         ;
;  md[5]    ; clk_cpu                                      ; 4.076 ; 4.255 ; Rise       ; clk_cpu                                         ;
;  md[6]    ; clk_cpu                                      ; 4.939 ; 5.140 ; Rise       ; clk_cpu                                         ;
;  md[7]    ; clk_cpu                                      ; 4.863 ; 5.130 ; Rise       ; clk_cpu                                         ;
; mosi      ; clk_cpu                                      ; 4.083 ; 4.196 ; Rise       ; clk_cpu                                         ;
; ram_oe    ; clk_cpu                                      ; 4.568 ; 4.365 ; Rise       ; clk_cpu                                         ;
; ram_we    ; clk_cpu                                      ; 3.756 ; 3.560 ; Rise       ; clk_cpu                                         ;
; sound     ; clk_cpu                                      ; 4.757 ; 4.704 ; Rise       ; clk_cpu                                         ;
; h_sync    ; clock                                        ; 4.096 ; 4.272 ; Rise       ; clock                                           ;
; ma[*]     ; clock                                        ; 3.141 ; 4.088 ; Rise       ; clock                                           ;
;  ma[0]    ; clock                                        ; 4.301 ; 4.405 ; Rise       ; clock                                           ;
;  ma[1]    ; clock                                        ; 4.816 ; 4.945 ; Rise       ; clock                                           ;
;  ma[2]    ; clock                                        ; 4.130 ; 4.201 ; Rise       ; clock                                           ;
;  ma[3]    ; clock                                        ; 3.998 ; 4.088 ; Rise       ; clock                                           ;
;  ma[4]    ; clock                                        ; 4.081 ; 4.181 ; Rise       ; clock                                           ;
;  ma[5]    ; clock                                        ; 4.132 ; 4.224 ; Rise       ; clock                                           ;
;  ma[6]    ; clock                                        ; 4.092 ; 4.169 ; Rise       ; clock                                           ;
;  ma[7]    ; clock                                        ; 4.068 ; 4.147 ; Rise       ; clock                                           ;
;  ma[8]    ; clock                                        ; 4.006 ; 4.148 ; Rise       ; clock                                           ;
;  ma[9]    ; clock                                        ; 4.821 ; 5.043 ; Rise       ; clock                                           ;
;  ma[10]   ; clock                                        ; 4.152 ; 4.328 ; Rise       ; clock                                           ;
;  ma[11]   ; clock                                        ; 4.023 ; 4.182 ; Rise       ; clock                                           ;
;  ma[12]   ; clock                                        ; 3.967 ; 4.104 ; Rise       ; clock                                           ;
;  ma[13]   ; clock                                        ; 4.157 ; 4.250 ; Rise       ; clock                                           ;
;  ma[14]   ; clock                                        ; 4.666 ; 4.799 ; Rise       ; clock                                           ;
;  ma[15]   ; clock                                        ; 4.630 ; 4.783 ; Rise       ; clock                                           ;
;  ma[16]   ; clock                                        ; 3.141 ; 5.381 ; Rise       ; clock                                           ;
;  ma[17]   ; clock                                        ; 5.279 ; 5.493 ; Rise       ; clock                                           ;
;  ma[18]   ; clock                                        ; 4.881 ; 5.023 ; Rise       ; clock                                           ;
; md[*]     ; clock                                        ; 2.544 ; 2.642 ; Rise       ; clock                                           ;
;  md[0]    ; clock                                        ; 3.436 ; 3.567 ; Rise       ; clock                                           ;
;  md[1]    ; clock                                        ; 2.844 ; 2.940 ; Rise       ; clock                                           ;
;  md[2]    ; clock                                        ; 2.847 ; 2.975 ; Rise       ; clock                                           ;
;  md[3]    ; clock                                        ; 2.544 ; 2.642 ; Rise       ; clock                                           ;
;  md[4]    ; clock                                        ; 3.851 ; 4.098 ; Rise       ; clock                                           ;
;  md[5]    ; clock                                        ; 2.699 ; 2.841 ; Rise       ; clock                                           ;
;  md[6]    ; clock                                        ; 3.551 ; 3.714 ; Rise       ; clock                                           ;
;  md[7]    ; clock                                        ; 3.405 ; 3.630 ; Rise       ; clock                                           ;
; mosi      ; clock                                        ; 4.127 ; 4.296 ; Rise       ; clock                                           ;
; ram_oe    ; clock                                        ; 5.160 ; 4.985 ; Rise       ; clock                                           ;
; ram_we    ; clock                                        ; 4.613 ; 4.538 ; Rise       ; clock                                           ;
; v_sync    ; clock                                        ; 4.755 ; 4.942 ; Rise       ; clock                                           ;
; bb        ; clock                                        ; 3.601 ; 3.701 ; Fall       ; clock                                           ;
; blue      ; clock                                        ; 3.894 ; 4.025 ; Fall       ; clock                                           ;
; gb        ; clock                                        ; 3.830 ; 3.977 ; Fall       ; clock                                           ;
; green     ; clock                                        ; 3.818 ; 3.988 ; Fall       ; clock                                           ;
; ma[*]     ; clock                                        ;       ; 3.397 ; Fall       ; clock                                           ;
;  ma[16]   ; clock                                        ;       ; 3.397 ; Fall       ; clock                                           ;
; md[*]     ; clock                                        ; 2.595 ; 2.717 ; Fall       ; clock                                           ;
;  md[0]    ; clock                                        ; 3.501 ; 3.651 ; Fall       ; clock                                           ;
;  md[1]    ; clock                                        ; 2.910 ; 3.025 ; Fall       ; clock                                           ;
;  md[2]    ; clock                                        ; 2.914 ; 3.061 ; Fall       ; clock                                           ;
;  md[3]    ; clock                                        ; 2.595 ; 2.717 ; Fall       ; clock                                           ;
;  md[4]    ; clock                                        ; 3.926 ; 4.133 ; Fall       ; clock                                           ;
;  md[5]    ; clock                                        ; 2.752 ; 2.918 ; Fall       ; clock                                           ;
;  md[6]    ; clock                                        ; 3.635 ; 3.821 ; Fall       ; clock                                           ;
;  md[7]    ; clock                                        ; 3.471 ; 3.715 ; Fall       ; clock                                           ;
; rb        ; clock                                        ; 3.911 ; 4.074 ; Fall       ; clock                                           ;
; red       ; clock                                        ; 3.884 ; 4.025 ; Fall       ; clock                                           ;
; sound     ; clock                                        ; 3.951 ; 4.101 ; Fall       ; clock                                           ;
; ma[*]     ; hcnt[8]                                      ; 2.680 ;       ; Rise       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ; 2.680 ;       ; Rise       ; hcnt[8]                                         ;
; ma[*]     ; hcnt[8]                                      ; 3.978 ; 2.877 ; Fall       ; hcnt[8]                                         ;
;  ma[0]    ; hcnt[8]                                      ; 4.285 ; 4.480 ; Fall       ; hcnt[8]                                         ;
;  ma[1]    ; hcnt[8]                                      ; 4.365 ; 4.570 ; Fall       ; hcnt[8]                                         ;
;  ma[2]    ; hcnt[8]                                      ; 4.109 ; 4.263 ; Fall       ; hcnt[8]                                         ;
;  ma[3]    ; hcnt[8]                                      ; 3.978 ; 4.153 ; Fall       ; hcnt[8]                                         ;
;  ma[4]    ; hcnt[8]                                      ; 4.053 ; 4.241 ; Fall       ; hcnt[8]                                         ;
;  ma[5]    ; hcnt[8]                                      ; 4.072 ; 4.253 ; Fall       ; hcnt[8]                                         ;
;  ma[6]    ; hcnt[8]                                      ; 4.017 ; 4.175 ; Fall       ; hcnt[8]                                         ;
;  ma[7]    ; hcnt[8]                                      ; 4.009 ; 4.187 ; Fall       ; hcnt[8]                                         ;
;  ma[13]   ; hcnt[8]                                      ;       ; 2.877 ; Fall       ; hcnt[8]                                         ;
; sound     ; pit8253:t8253|pit8253_counterunit:cu1|outreg ; 5.045 ; 5.004 ; Rise       ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ;
; ram_we    ; clk                                          ;       ; 2.079 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ram_we    ; clk                                          ; 2.231 ;       ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; ma[*]     ; spetskeyboard:spetskey|mx_st                 ; 4.181 ; 4.458 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[16]   ; spetskeyboard:spetskey|mx_st                 ; 4.849 ; 5.231 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[17]   ; spetskeyboard:spetskey|mx_st                 ; 4.579 ; 4.928 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
;  ma[18]   ; spetskeyboard:spetskey|mx_st                 ; 4.181 ; 4.458 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
; mosi      ; spetskeyboard:spetskey|mx_st                 ; 4.641 ; 4.734 ; Rise       ; spetskeyboard:spetskey|mx_st                    ;
+-----------+----------------------------------------------+-------+-------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; h_sync        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rb            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gb            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bb            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sound         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[16]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[17]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[18]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ma[19]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ram_oe        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ram_we        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ram_ce        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mosi          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sd_clk        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sd_cs         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_red       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_green     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; md[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; md[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; md[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; md[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; md[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; md[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; md[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; md[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; md[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sd_ins                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; miso                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2_data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; red           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; green         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; blue          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; rb            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; gb            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; bb            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sound         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ma[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ma[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ma[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ma[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[16]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[17]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ma[18]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ma[19]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ram_oe        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ram_we        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ram_ce        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sd_clk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; sd_cs         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_red       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led_green     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; md[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; md[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; md[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; md[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; md[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; md[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; md[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; md[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; red           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; green         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; blue          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; rb            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; gb            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; bb            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; sound         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ma[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ma[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ma[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; ma[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[16]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[17]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ma[18]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ma[19]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ram_oe        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ram_we        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ram_ce        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sd_clk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; sd_cs         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_red       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_green     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; md[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; md[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; md[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; md[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; md[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; md[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; md[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; md[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; clk_cpu                                         ; clk_cpu                                         ; 512893   ; 0        ; 0        ; 0        ;
; clock                                           ; clk_cpu                                         ; 0        ; 16       ; 0        ; 0        ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu                                         ; 258      ; 258      ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu                                         ; 29       ; 0        ; 0        ; 0        ;
; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu                                         ; 88       ; 88       ; 0        ; 0        ;
; clk_cpu                                         ; clock                                           ; 555      ; 0        ; 4813     ; 0        ;
; clock                                           ; clock                                           ; 282      ; 44       ; 446      ; 380      ;
; hcnt[8]                                         ; clock                                           ; 5        ; 15       ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; clock                                           ; 1        ; 0        ; 243      ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; clock                                           ; 22       ; 0        ; 310      ; 0        ;
; spetskeyboard:spetskey|test                     ; clock                                           ; 0        ; 0        ; 95       ; 0        ;
; SPI:SD|Divider:inst|inst                        ; clock                                           ; 0        ; 0        ; 18       ; 1        ;
; T8080se:VM80|T80:u0|A[10]                       ; clock                                           ; 16       ; 16       ; 235      ; 196      ;
; hcnt[8]                                         ; hcnt[8]                                         ; 0        ; 0        ; 0        ; 145      ;
; clk_cpu                                         ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; 690      ; 0        ; 0        ; 0        ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; 4469     ; 0        ; 0        ; 0        ;
; T8080se:VM80|T80:u0|A[10]                       ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; 40       ; 40       ; 0        ; 0        ;
; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 0        ; 1        ; 1        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 2082     ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 17       ; 1        ; 0        ; 0        ;
; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 36       ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; spetskeyboard:spetskey|mx_st                    ; 1        ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|rl_st                    ; spetskeyboard:spetskey|rl_st                    ; 1        ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|test                     ; spetskeyboard:spetskey|test                     ; 1        ; 0        ; 0        ; 0        ;
; clk_cpu                                         ; SPI:SD|Divider:inst|inst                        ; 231      ; 0        ; 0        ; 0        ;
; clock                                           ; SPI:SD|Divider:inst|inst                        ; 7        ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; SPI:SD|Divider:inst|inst                        ; 14       ; 0        ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|Divider:inst|inst                        ; 14       ; 0        ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst1                       ; SPI:SD|Divider:inst|inst                        ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|SPIReg:inst1|inst42                      ; SPI:SD|Divider:inst|inst                        ; 0        ; 0        ; 1        ; 1        ;
; T8080se:VM80|T80:u0|A[10]                       ; SPI:SD|Divider:inst|inst                        ; 14       ; 30       ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst2                       ; SPI:SD|Divider:inst|inst1                       ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|Divider:inst|inst2                       ; SPI:SD|Divider:inst|inst2                       ; 0        ; 0        ; 0        ; 1        ;
; SPI:SD|SPIReg:inst1|inst44                      ; SPI:SD|SPIReg:inst1|inst42                      ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|SPIReg:inst1|inst45                      ; SPI:SD|SPIReg:inst1|inst44                      ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|SPIReg:inst1|inst45                      ; SPI:SD|SPIReg:inst1|inst45                      ; 0        ; 0        ; 0        ; 1        ;
; clk_cpu                                         ; T8080se:VM80|T80:u0|A[10]                       ; 66       ; 0        ; 0        ; 0        ;
; clock                                           ; T8080se:VM80|T80:u0|A[10]                       ; 4        ; 0        ; 8        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; T8080se:VM80|T80:u0|A[10]                       ; 2        ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; clk_cpu                                         ; clk_cpu                                         ; 512893   ; 0        ; 0        ; 0        ;
; clock                                           ; clk_cpu                                         ; 0        ; 16       ; 0        ; 0        ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; clk_cpu                                         ; 258      ; 258      ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu                                         ; 29       ; 0        ; 0        ; 0        ;
; T8080se:VM80|T80:u0|A[10]                       ; clk_cpu                                         ; 88       ; 88       ; 0        ; 0        ;
; clk_cpu                                         ; clock                                           ; 555      ; 0        ; 4813     ; 0        ;
; clock                                           ; clock                                           ; 282      ; 44       ; 446      ; 380      ;
; hcnt[8]                                         ; clock                                           ; 5        ; 15       ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; clock                                           ; 1        ; 0        ; 243      ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; clock                                           ; 22       ; 0        ; 310      ; 0        ;
; spetskeyboard:spetskey|test                     ; clock                                           ; 0        ; 0        ; 95       ; 0        ;
; SPI:SD|Divider:inst|inst                        ; clock                                           ; 0        ; 0        ; 18       ; 1        ;
; T8080se:VM80|T80:u0|A[10]                       ; clock                                           ; 16       ; 16       ; 235      ; 196      ;
; hcnt[8]                                         ; hcnt[8]                                         ; 0        ; 0        ; 0        ; 145      ;
; clk_cpu                                         ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; 690      ; 0        ; 0        ; 0        ;
; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; 4469     ; 0        ; 0        ; 0        ;
; T8080se:VM80|T80:u0|A[10]                       ; pit8253:t8253|pit8253_counterunit:cu1|outreg    ; 40       ; 40       ; 0        ; 0        ;
; clock                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 0        ; 1        ; 1        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 2082     ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 17       ; 1        ; 0        ; 0        ;
; spetskeyboard:spetskey|rl_st                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; 36       ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|test                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; spetskeyboard:spetskey|mx_st                    ; 1        ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|rl_st                    ; spetskeyboard:spetskey|rl_st                    ; 1        ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|test                     ; spetskeyboard:spetskey|test                     ; 1        ; 0        ; 0        ; 0        ;
; clk_cpu                                         ; SPI:SD|Divider:inst|inst                        ; 231      ; 0        ; 0        ; 0        ;
; clock                                           ; SPI:SD|Divider:inst|inst                        ; 7        ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; SPI:SD|Divider:inst|inst                        ; 14       ; 0        ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|Divider:inst|inst                        ; 14       ; 0        ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst1                       ; SPI:SD|Divider:inst|inst                        ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|SPIReg:inst1|inst42                      ; SPI:SD|Divider:inst|inst                        ; 0        ; 0        ; 1        ; 1        ;
; T8080se:VM80|T80:u0|A[10]                       ; SPI:SD|Divider:inst|inst                        ; 14       ; 30       ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst2                       ; SPI:SD|Divider:inst|inst1                       ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|Divider:inst|inst2                       ; SPI:SD|Divider:inst|inst2                       ; 0        ; 0        ; 0        ; 1        ;
; SPI:SD|SPIReg:inst1|inst44                      ; SPI:SD|SPIReg:inst1|inst42                      ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|SPIReg:inst1|inst45                      ; SPI:SD|SPIReg:inst1|inst44                      ; 0        ; 0        ; 1        ; 1        ;
; SPI:SD|SPIReg:inst1|inst45                      ; SPI:SD|SPIReg:inst1|inst45                      ; 0        ; 0        ; 0        ; 1        ;
; clk_cpu                                         ; T8080se:VM80|T80:u0|A[10]                       ; 66       ; 0        ; 0        ; 0        ;
; clock                                           ; T8080se:VM80|T80:u0|A[10]                       ; 4        ; 0        ; 8        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; T8080se:VM80|T80:u0|A[10]                       ; 2        ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                       ;
+-------------------------------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+----------------------------+----------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu                    ; 96       ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; clock                      ; 0        ; 0        ; 35       ; 0        ;
; clk_cpu                                         ; SPI:SD|Divider:inst|inst   ; 264      ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; SPI:SD|Divider:inst|inst   ; 16       ; 0        ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|Divider:inst|inst   ; 8        ; 0        ; 1        ; 0        ;
; T8080se:VM80|T80:u0|A[10]                       ; SPI:SD|Divider:inst|inst   ; 16       ; 16       ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|SPIReg:inst1|inst42 ; 0        ; 0        ; 1        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|SPIReg:inst1|inst44 ; 0        ; 0        ; 1        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|SPIReg:inst1|inst45 ; 0        ; 0        ; 1        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10]  ; 7        ; 0        ; 0        ; 0        ;
; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10]  ; 0        ; 0        ; 0        ; 1        ;
; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10]  ; 1        ; 0        ; 0        ; 0        ;
+-------------------------------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                        ;
+-------------------------------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+----------------------------+----------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; clk_cpu                    ; 96       ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; clock                      ; 0        ; 0        ; 35       ; 0        ;
; clk_cpu                                         ; SPI:SD|Divider:inst|inst   ; 264      ; 0        ; 0        ; 0        ;
; spetskeyboard:spetskey|mx_st                    ; SPI:SD|Divider:inst|inst   ; 16       ; 0        ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|Divider:inst|inst   ; 8        ; 0        ; 1        ; 0        ;
; T8080se:VM80|T80:u0|A[10]                       ; SPI:SD|Divider:inst|inst   ; 16       ; 16       ; 0        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|SPIReg:inst1|inst42 ; 0        ; 0        ; 1        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|SPIReg:inst1|inst44 ; 0        ; 0        ; 1        ; 0        ;
; SPI:SD|Divider:inst|inst                        ; SPI:SD|SPIReg:inst1|inst45 ; 0        ; 0        ; 1        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; T8080se:VM80|T80:u0|A[10]  ; 7        ; 0        ; 0        ; 0        ;
; SPI:SD|SPIReg:inst1|inst45                      ; T8080se:VM80|T80:u0|A[10]  ; 0        ; 0        ; 0        ; 1        ;
; T8080se:VM80|T80:u0|A[10]                       ; T8080se:VM80|T80:u0|A[10]  ; 1        ; 0        ; 0        ; 0        ;
+-------------------------------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 343   ; 343  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Sat Dec 17 09:45:29 2011
Info: Command: quartus_sta spets_fpga -c spets_fpga
Info: qsta_default_script.tcl version: #1
Info: Only one processor detected - disabling parallel compilation
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "SD|inst1|inst5~latch|combout" is a latch
    Warning: Node "SD|inst1|inst6~latch|combout" is a latch
    Warning: Node "SD|inst1|inst23~latch|combout" is a latch
    Warning: Node "SD|inst1|inst20~latch|combout" is a latch
    Warning: Node "SD|inst1|inst17~latch|combout" is a latch
    Warning: Node "SD|inst1|inst26~latch|combout" is a latch
    Warning: Node "SD|inst1|inst7~latch|combout" is a latch
    Warning: Node "SD|inst1|inst14~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'spets_fpga.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info: create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 17 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name hcnt[8] hcnt[8]
    Info: create_clock -period 1.000 -name clock clock
    Info: create_clock -period 1.000 -name clk_cpu clk_cpu
    Info: create_clock -period 1.000 -name spetskeyboard:spetskey|mx_st spetskeyboard:spetskey|mx_st
    Info: create_clock -period 1.000 -name spetskeyboard:spetskey|test spetskeyboard:spetskey|test
    Info: create_clock -period 1.000 -name T8080se:VM80|T80:u0|A[10] T8080se:VM80|T80:u0|A[10]
    Info: create_clock -period 1.000 -name SPI:SD|Divider:inst|inst SPI:SD|Divider:inst|inst
    Info: create_clock -period 1.000 -name SPI:SD|SPIReg:inst1|inst45 SPI:SD|SPIReg:inst1|inst45
    Info: create_clock -period 1.000 -name SPI:SD|Divider:inst|inst2 SPI:SD|Divider:inst|inst2
    Info: create_clock -period 1.000 -name SPI:SD|SPIReg:inst1|inst44 SPI:SD|SPIReg:inst1|inst44
    Info: create_clock -period 1.000 -name SPI:SD|Divider:inst|inst1 SPI:SD|Divider:inst|inst1
    Info: create_clock -period 1.000 -name SPI:SD|SPIReg:inst1|inst42 SPI:SD|SPIReg:inst1|inst42
    Info: create_clock -period 1.000 -name spetskeyboard:spetskey|rl_st spetskeyboard:spetskey|rl_st
    Info: create_clock -period 1.000 -name pit8253:t8253|pit8253_counterunit:cu1|outreg pit8253:t8253|pit8253_counterunit:cu1|outreg
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|rl_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|rl_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|rl_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|rl_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|rl_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|rl_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|rl_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|rl_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|test}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|test}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|test}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|test}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|test}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|test}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|test}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|test}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|rl_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|rl_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|rl_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|rl_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|rl_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|rl_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|rl_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|rl_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -13.771
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -13.771     -2788.780 clk_cpu 
    Info:   -11.007      -772.373 clock 
    Info:    -6.621      -180.370 pit8253:t8253|pit8253_counterunit:cu1|outreg 
    Info:    -5.376      -236.590 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -3.828       -30.005 SPI:SD|Divider:inst|inst 
    Info:    -1.719       -17.190 hcnt[8] 
    Info:    -1.064        -1.656 T8080se:VM80|T80:u0|A[10] 
    Info:    -0.049        -0.049 SPI:SD|Divider:inst|inst1 
    Info:     0.059         0.000 spetskeyboard:spetskey|test 
    Info:     0.061         0.000 spetskeyboard:spetskey|rl_st 
    Info:     0.062         0.000 spetskeyboard:spetskey|mx_st 
    Info:     0.078         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     0.097         0.000 SPI:SD|Divider:inst|inst2 
    Info:     0.167         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     0.202         0.000 SPI:SD|SPIReg:inst1|inst44 
Info: Worst-case hold slack is -1.591
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.591        -1.880 clock 
    Info:    -1.391       -13.597 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.029        -1.029 SPI:SD|Divider:inst|inst 
    Info:    -0.949       -24.063 clk_cpu 
    Info:    -0.350        -1.038 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.104        -0.270 pit8253:t8253|pit8253_counterunit:cu1|outreg 
    Info:     0.021         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     0.034         0.000 SPI:SD|SPIReg:inst1|inst44 
    Info:     0.056         0.000 SPI:SD|Divider:inst|inst1 
    Info:     0.442         0.000 spetskeyboard:spetskey|test 
    Info:     0.444         0.000 spetskeyboard:spetskey|rl_st 
    Info:     0.445         0.000 spetskeyboard:spetskey|mx_st 
    Info:     0.461         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     0.480         0.000 SPI:SD|Divider:inst|inst2 
    Info:     0.756         0.000 hcnt[8] 
Info: Worst-case recovery slack is -4.330
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.330       -34.618 SPI:SD|Divider:inst|inst 
    Info:    -3.285        -3.285 SPI:SD|SPIReg:inst1|inst44 
    Info:    -2.945        -2.945 SPI:SD|SPIReg:inst1|inst42 
    Info:    -2.941      -154.237 clk_cpu 
    Info:    -2.426        -2.426 SPI:SD|SPIReg:inst1|inst45 
    Info:    -1.229       -42.905 clock 
    Info:    -0.924        -1.735 T8080se:VM80|T80:u0|A[10] 
Info: Worst-case removal slack is -3.503
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.503       -18.305 T8080se:VM80|T80:u0|A[10] 
    Info:    -0.053        -0.053 SPI:SD|Divider:inst|inst 
    Info:     0.040         0.000 clock 
    Info:     0.203         0.000 clk_cpu 
    Info:     2.884         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     3.362         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     3.717         0.000 SPI:SD|SPIReg:inst1|inst44 
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201      -506.554 clock 
    Info:    -1.487      -474.353 clk_cpu 
    Info:    -1.487       -62.454 pit8253:t8253|pit8253_counterunit:cu1|outreg 
    Info:    -1.487       -16.357 SPI:SD|Divider:inst|inst 
    Info:    -1.487       -14.870 hcnt[8] 
    Info:    -1.487       -13.922 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.487        -1.487 SPI:SD|Divider:inst|inst1 
    Info:    -1.487        -1.487 SPI:SD|Divider:inst|inst2 
    Info:    -1.487        -1.487 SPI:SD|SPIReg:inst1|inst42 
    Info:    -1.487        -1.487 SPI:SD|SPIReg:inst1|inst44 
    Info:    -1.487        -1.487 SPI:SD|SPIReg:inst1|inst45 
    Info:    -1.487        -1.487 spetskeyboard:spetskey|mx_st 
    Info:    -1.487        -1.487 spetskeyboard:spetskey|rl_st 
    Info:    -1.487        -1.487 spetskeyboard:spetskey|test 
    Info:     9.929         0.000 clk 
    Info:    14.427         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|rl_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|rl_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|rl_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|rl_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|rl_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|rl_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|rl_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|rl_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|test}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|test}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|test}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|test}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|test}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|test}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|test}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|test}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|rl_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|rl_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|rl_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|rl_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|rl_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|rl_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|rl_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|rl_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -12.948
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -12.948     -2614.235 clk_cpu 
    Info:   -10.430      -722.119 clock 
    Info:    -6.079      -167.048 pit8253:t8253|pit8253_counterunit:cu1|outreg 
    Info:    -4.969      -215.018 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -3.706       -28.770 SPI:SD|Divider:inst|inst 
    Info:    -1.478       -14.780 hcnt[8] 
    Info:    -0.993        -1.600 T8080se:VM80|T80:u0|A[10] 
    Info:    -0.014        -0.014 SPI:SD|Divider:inst|inst1 
    Info:     0.150         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     0.155         0.000 spetskeyboard:spetskey|test 
    Info:     0.157         0.000 spetskeyboard:spetskey|rl_st 
    Info:     0.158         0.000 spetskeyboard:spetskey|mx_st 
    Info:     0.177         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     0.195         0.000 SPI:SD|Divider:inst|inst2 
    Info:     0.202         0.000 SPI:SD|SPIReg:inst1|inst44 
Info: Worst-case hold slack is -1.374
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.374        -1.638 clock 
    Info:    -1.134       -11.762 T8080se:VM80|T80:u0|A[10] 
    Info:    -0.980        -0.980 SPI:SD|Divider:inst|inst 
    Info:    -0.806       -20.220 clk_cpu 
    Info:    -0.486        -1.422 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.107        -0.308 pit8253:t8253|pit8253_counterunit:cu1|outreg 
    Info:     0.051         0.000 SPI:SD|SPIReg:inst1|inst44 
    Info:     0.067         0.000 SPI:SD|Divider:inst|inst1 
    Info:     0.068         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     0.392         0.000 spetskeyboard:spetskey|test 
    Info:     0.394         0.000 spetskeyboard:spetskey|rl_st 
    Info:     0.395         0.000 spetskeyboard:spetskey|mx_st 
    Info:     0.414         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     0.432         0.000 SPI:SD|Divider:inst|inst2 
    Info:     0.708         0.000 hcnt[8] 
Info: Worst-case recovery slack is -4.097
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.097       -32.758 SPI:SD|Divider:inst|inst 
    Info:    -2.998        -2.998 SPI:SD|SPIReg:inst1|inst44 
    Info:    -2.827      -150.658 clk_cpu 
    Info:    -2.697        -2.697 SPI:SD|SPIReg:inst1|inst42 
    Info:    -2.201        -2.201 SPI:SD|SPIReg:inst1|inst45 
    Info:    -1.345       -46.960 clock 
    Info:    -0.829        -1.615 T8080se:VM80|T80:u0|A[10] 
Info: Worst-case removal slack is -3.273
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.273       -16.999 T8080se:VM80|T80:u0|A[10] 
    Info:    -0.173        -0.173 SPI:SD|Divider:inst|inst 
    Info:     0.189         0.000 clock 
    Info:     0.207         0.000 clk_cpu 
    Info:     2.661         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     3.077         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     3.391         0.000 SPI:SD|SPIReg:inst1|inst44 
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201      -506.554 clock 
    Info:    -1.487      -474.353 clk_cpu 
    Info:    -1.487       -62.454 pit8253:t8253|pit8253_counterunit:cu1|outreg 
    Info:    -1.487       -16.751 SPI:SD|Divider:inst|inst 
    Info:    -1.487       -15.701 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.487       -14.870 hcnt[8] 
    Info:    -1.487        -1.487 SPI:SD|Divider:inst|inst1 
    Info:    -1.487        -1.487 SPI:SD|Divider:inst|inst2 
    Info:    -1.487        -1.487 SPI:SD|SPIReg:inst1|inst42 
    Info:    -1.487        -1.487 SPI:SD|SPIReg:inst1|inst44 
    Info:    -1.487        -1.487 SPI:SD|SPIReg:inst1|inst45 
    Info:    -1.487        -1.487 spetskeyboard:spetskey|mx_st 
    Info:    -1.487        -1.487 spetskeyboard:spetskey|rl_st 
    Info:    -1.487        -1.487 spetskeyboard:spetskey|test 
    Info:     9.917         0.000 clk 
    Info:    14.422         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {T8080se:VM80|T80:u0|A[10]}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst1}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst45}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst44}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|SPIReg:inst1|inst42}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI:SD|Divider:inst|inst}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|test}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|rl_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|rl_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|rl_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|rl_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|rl_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|rl_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|rl_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|rl_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -rise_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {spetskeyboard:spetskey|mx_st}] -fall_to [get_clocks {clock}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|test}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|test}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|test}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|test}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|test}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|test}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|test}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|test}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|rl_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|rl_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|rl_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|rl_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|rl_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|rl_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|rl_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|rl_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {spetskeyboard:spetskey|mx_st}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clk_cpu}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {hcnt[8]}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {hcnt[8]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {T8080se:VM80|T80:u0|A[10]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {SPI:SD|Divider:inst|inst}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {pit8253:t8253|pit8253_counterunit:cu1|outreg}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -rise_to [get_clocks {clk_cpu}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_cpu}] -fall_to [get_clocks {clk_cpu}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.276
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.276     -1028.960 clk_cpu 
    Info:    -4.531      -236.565 clock 
    Info:    -2.610      -113.367 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -2.303       -53.400 pit8253:t8253|pit8253_counterunit:cu1|outreg 
    Info:    -1.332        -9.596 SPI:SD|Divider:inst|inst 
    Info:    -0.148        -1.480 hcnt[8] 
    Info:     0.090         0.000 T8080se:VM80|T80:u0|A[10] 
    Info:     0.304         0.000 SPI:SD|Divider:inst|inst1 
    Info:     0.429         0.000 SPI:SD|SPIReg:inst1|inst44 
    Info:     0.446         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     0.604         0.000 spetskeyboard:spetskey|rl_st 
    Info:     0.604         0.000 spetskeyboard:spetskey|test 
    Info:     0.605         0.000 spetskeyboard:spetskey|mx_st 
    Info:     0.607         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     0.617         0.000 SPI:SD|Divider:inst|inst2 
Info: Worst-case hold slack is -0.928
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.928        -2.327 clock 
    Info:    -0.593       -15.711 clk_cpu 
    Info:    -0.496        -4.787 T8080se:VM80|T80:u0|A[10] 
    Info:    -0.395        -2.324 SPI:SD|Divider:inst|inst 
    Info:    -0.174        -2.089 pit8253:t8253|pit8253_counterunit:cu1|outreg 
    Info:    -0.149        -0.363 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.079        -0.079 SPI:SD|SPIReg:inst1|inst42 
    Info:    -0.045        -0.045 SPI:SD|SPIReg:inst1|inst44 
    Info:    -0.026        -0.026 SPI:SD|Divider:inst|inst1 
    Info:     0.186         0.000 spetskeyboard:spetskey|rl_st 
    Info:     0.186         0.000 spetskeyboard:spetskey|test 
    Info:     0.187         0.000 spetskeyboard:spetskey|mx_st 
    Info:     0.189         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     0.199         0.000 SPI:SD|Divider:inst|inst2 
    Info:     0.301         0.000 hcnt[8] 
Info: Worst-case recovery slack is -1.389
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.389       -75.979 clk_cpu 
    Info:    -1.269        -1.269 SPI:SD|SPIReg:inst1|inst44 
    Info:    -1.175        -9.395 SPI:SD|Divider:inst|inst 
    Info:    -1.107        -1.107 SPI:SD|SPIReg:inst1|inst42 
    Info:    -0.844        -0.844 SPI:SD|SPIReg:inst1|inst45 
    Info:    -0.551        -0.551 T8080se:VM80|T80:u0|A[10] 
    Info:    -0.472       -16.465 clock 
Info: Worst-case removal slack is -1.548
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.548        -8.315 T8080se:VM80|T80:u0|A[10] 
    Info:    -0.273        -9.347 clock 
    Info:    -0.041        -2.626 clk_cpu 
    Info:     0.247         0.000 SPI:SD|Divider:inst|inst 
    Info:     1.524         0.000 SPI:SD|SPIReg:inst1|inst45 
    Info:     1.756         0.000 SPI:SD|SPIReg:inst1|inst42 
    Info:     1.925         0.000 SPI:SD|SPIReg:inst1|inst44 
Info: Worst-case minimum pulse width slack is -1.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.000      -319.000 clk_cpu 
    Info:    -1.000      -230.000 clock 
    Info:    -1.000       -42.000 pit8253:t8253|pit8253_counterunit:cu1|outreg 
    Info:    -1.000       -11.000 SPI:SD|Divider:inst|inst 
    Info:    -1.000       -10.000 hcnt[8] 
    Info:    -1.000        -9.050 T8080se:VM80|T80:u0|A[10] 
    Info:    -1.000        -1.000 SPI:SD|Divider:inst|inst1 
    Info:    -1.000        -1.000 SPI:SD|Divider:inst|inst2 
    Info:    -1.000        -1.000 SPI:SD|SPIReg:inst1|inst42 
    Info:    -1.000        -1.000 SPI:SD|SPIReg:inst1|inst44 
    Info:    -1.000        -1.000 SPI:SD|SPIReg:inst1|inst45 
    Info:    -1.000        -1.000 spetskeyboard:spetskey|mx_st 
    Info:    -1.000        -1.000 spetskeyboard:spetskey|rl_st 
    Info:    -1.000        -1.000 spetskeyboard:spetskey|test 
    Info:     9.597         0.000 clk 
    Info:    14.461         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 387 megabytes
    Info: Processing ended: Sat Dec 17 09:46:24 2011
    Info: Elapsed time: 00:00:55
    Info: Total CPU time (on all processors): 00:00:52


