\chapter{試作アナログ基板の評価}

RHEAは従来のアナログ基板に対して3つの改善を行った。
1つ目は広帯域化、2つ目は消費電力・発熱の低減、
3つ目がユーザビリティの向上である。
本章ではこれらの要求を満たしているか否かの評価を行う。

\section{クロック信号の確認}

試作基板の動作確認として、クロック信号の確認を行った。
4章で議論したように、信号は矩形波で伝送する。
分配したクロック信号が矩形波としてみなせて、かつ、
仕様どおりの精度であることを確認する
（クロックの分配は図\ref{fig:rhea_schem}のブロック図を参照）。
期待どおりのクロック信号を確認してはじめて、
ユーザビリティの向上が保証できる。

\subsection{基板納品時のトラブルとその解決}
\label{subsec:trouble}

\subsubsection{不具合の発見}

納品された試作基板のクロック信号を確認するために、
カウンター回路をデジタル基板上のFPGAに実装し、
カウンターの上位ビットをLEDに出力して明滅させ、
クロック信号の有無と大雑把な周波数を調べた（図\ref{fig:debug_led}、
\ref{fig:check_clock}）。

\begin{figure}[!h]
 \centering
 \includegraphics[width=14cm, trim=0 50 0 120, clip]{figures/debug_led.pdf}
 \caption[クロック信号の確認に使ったデジタル基板に実装されているLED]
 {クロック信号の確認に使ったデジタル基板に実装されているLED。
 表示するクロック周期を$1/2^{28}$にダウン・サンプルして出力する
 （28ビット目の値をLEDに出力する）。200 MHzのクロックであれば、
 およそ0.75 s周期で明滅する。図\ref{fig:check_clock}も参照。}
 \label{fig:debug_led}
\end{figure}

\begin{figure}[!h]
 \centering
 \includegraphics[width=14cm]{figures/check_clock.pdf}
 \caption[クロック信号のデバック]
 {分配したクロック信号をデバック用LEDを用いて評価する構成のブロック図}
 \label{fig:check_clock}
\end{figure}

調べたクロック信号は、
ADCのサンプリング・クロックとクロック・ファンアウト・バッファ
からのクロック（システム・クロック）で、
ともに200 MHzのクロック信号である。
しかし、LEDの明滅は一定周期ではなく、
仕様のクロック信号から予想されるものと大きく異なった。
さらに、ADCのサンプリング・クロックとシステム・クロックも同期していなかった。
のっけから想定外の問題に直面した。

そこで、オシロスコープを用いてクロック信号の波形を確認した。
まず、クロック信号を生成している水晶発振器の出力をプローブすると、
200 MHz周期のクロック信号が確認できた。
次に、クロック・ファンアウト・バッファの出力をプローブしてみると、
グラウンドのノイズを増幅したような信号が見えるだけで、
クロック信号とは異なることが判明した。

\begin{figure}[!h]
 \centering
 \includegraphics[width=14cm, trim=0 80 0 50, clip]{figures/lvds_lvpecl.pdf}
 \caption[納品時の水晶発振器]
 {納品時の水晶発振器（左）と回路図の該当箇所（右）。
 指定した回路図と異なる規格の発振器が実装されていた。}
 \label{fig:lvds_lvpecl}
\end{figure}

\subsubsection{原因の究明}

まず、クロック・ファンアウト・バッファを精査することにした。
クロック・ファンアウト・バッファは、信号規格によって配線方法が異なる。
RHEAで使用するADCとDACの入力クロックの信号規格は、LV-PECLである。
したがって、クロック・ファンアウト・バッファは、
LV-PECLのクロック信号を入力し、同規格の信号を3つに分配して出力する
設計になっている。回路図とデータシート、チップの型番を確認・比較したところ、
たしかに両者の配線方法はLV-PECLで一致しており、
クロック・ファンアウト・バッファには問題がないことを改めて確認した。

クロック・ファンアウト・バッファに間違いがないとなると、
次に怪しいのは、大本の水晶発振器である。
そこで回路図と基板上に実装されている水晶発振器を目視で精査しなおしてみた。
すると、水晶発振器の型番が回路図のものと異なっていることが判明した
（図\ref{fig:lvds_lvpecl}）。納品時に実装されていた水晶発振器の信号規格は、
LVDSであった。つまり、クロック・ファンアウト・バッファが待ち構えている
LV-PECLとは規格が異なる。
これがクロック信号が正しく分配されていない原因であった。
（つまり、実装時における製作会社のケアレス・ミスであった。）

\subsubsection{不具合の解決とその確認}

このトラブルは水晶発振器を回路図どおりのLV-PECL製品に手作業で交換して解決した
\footnote{水晶発振器の取り外しと再実装は、
KEKの池野正弘氏に行っていただいた。この場をかりて、感謝の意を表します。}。
水晶発振器（Epson, EG-2102CA\footnote{{\tt http://www.epsondevice.com/docs/qd/ja/DownloadServlet?id=ID000768}}）
のICピンは、全部で6本あり、半田面は1.6 mm $\times$ 1.5 mm、
ピン同士の間隔は最小で2.54 mmとADCやDACなどの他のICと比較して
ピン同士の間隔マージン大きいため、手作業でも交換可能である。
これについては、本章の最後で議論する
「さらなる高みを目指した改造案の検討」にも関係する。

\begin{figure}[!h]
 \centering
 \includegraphics[width=15cm]{figures/clock.pdf}
 \caption[オシロスコープで測定した基板上の各場所におけるクロック信号]
 {オシロスコープで測定した基板上の各場所におけるクロック信号。
 (a) 水晶発振器のクロック信号。
 (b) ADCへ入力しているクロック信号。
 (c) クロック・ファンアウト・バッファへ入力しているクロック信号。
 (d) ADCのサンプリング・クロック信号。
 (e) クロック・ファンアウト・バッファからFMCへのクロック信号
 （システム・クロック）。
 (f) DACへ入力しているクロック信号。
 全体的に、波形が歪んでおり矩形波に見えないが、
 これは差動出力の一端とグラウンドをパッシブ・プローブで測定しているためである。
 つまり差動信号の一端が開放されているためにコモン・モードが安定せず、
 反射の影響が見えている。本来、オシロスコープで差動信号を読む際は、
 差動プローブを用いて測定する。
 ここでは、水晶発振器を交換したことによるクロック信号の変化を確認すること
 が目的であるため、図\ref{fig:osc_probe}のような構成で測定を行った。}
 \label{fig:clock}
\end{figure}

\begin{figure}[!h]
 \centering
 \includegraphics[width=14cm]{figures/osc_probe.pdf}
 \caption[オシロスコープでプローブした場所]
 {オシロスコープでプローブした場所。クロック信号は差動信号であるため、
 通常は差動プローブを用いて測定する。ここでの目的は、
 ICを交換したことによる大雑把な信号の確認であるため、
 一方の差動信号は開放してパッシブ・プローブで測定している。}
 \label{fig:osc_probe}
\end{figure}

LEDでの確認と共に、図\ref{fig:clock}と図\ref{fig:osc_probe}に、
水晶発振器の交換後にオシロスコープで測定したクロック信号と
その測定方法を示す。すべてのクロックが正しく出力されていることが確認できる。
ここで、全体的に波形が歪んでおり矩形波に見えないのは、
差動信号の一端を開放し、もう一方をパッシブ・プローブで計測しているためである。
厳密には、オシロスコープでの差動信号計測は、パッシブ・プローブではなく、
差動プローブを用いる必要がある。
ここでは、クロック信号の分配を確認することが目的であるため、
このような構成で測定を行った。

\subsection{クロック分配の安定性評価}

上述のように、水晶発振器を交換したことで信号の有無と大雑把な周波数を確認した。
しかし、伝送したクロックの波形精度が十分な精度であるか否かは保証されていない。
万が一、クロックを分配する部分（クロック・ファンアウト・バッファ）で
カウント漏れ等が発生してる場合は、大きな問題である。
そこで、アナログ基板からFPGAに分配入力するクロック
（図\ref{fig:clock}(d)、(e)）とデジタル基板上の別クロックを比較して、
その周期安定性を評価した。

\subsubsection{評価方法}

\ref{subsec:trouble}と同様に、図\ref{fig:debug_led}、\ref{fig:check_clock}
に示した構成で分配・伝送したクロックの28ビット目の値をLEDに出力する
（各クロックを$1/2^{28}$にダウン・サンプルして、各LEDの明滅周期をみる）。
ADCから出力するクロック（図\ref{fig:clock}(d)）と
クロック・ファンアウト・バッファからのクロック（図\ref{fig:clock}(e)）を
基準クロック（Kintex-7評価キットに搭載される200 MHzのシステム・クロック）
と比較する（図\ref{fig:check_clock}）。
これらのクロックを一定時間数え上げて、
それらの一致精度を評価する。なお、
水晶発振器の周波数安定性に対する仕様値は、
1パルスあたり最大$\pm 10^{-4}$のズレである。

\subsubsection{評価結果}

各LEDの明滅が同期していることを確認した後で、
およそ24時間後に再び明滅の同期性を計測した。
アナログ基板から分配したふたつのクロックによるLED明滅タイミングは、
0.1秒未満で一致し、それらとデジタル基板上の基準クロックによる
LED明滅タイミングのズレは、
0.1秒程度であった。これは1パルスあたり最大$\pm 10^{-5}$のズレであり、
水晶発振器の仕様値より一桁良い。さらに、
分配による影響はそれよりも小さいことも確認した。

\section{消費電力の評価}

表\ref{tbl:rhea_ic}で示したように、RHEAはPLLの排除や電源回路の見直し、
ADCの省電力版への変更により、大幅に消費電力を削減する狙いがある。
そこで、直流電源とそれに内蔵する電流計を用いて
従来のアナログ基板とRHEAとで消費電力の比較を行う。

\subsection{評価方法}

消費電力の測定は、図\ref{fig:measure_power_schem}のようにして行う。
アナログ基板の電源は、FMCを介してデジタル基板から供給される。
デジタル基板は、通常AC100 Vから、ACアダプターでDC12 Vに変換している。
本測定では、直流電源で12 Vをつくり、その電流量をモニターして、
デジタル基板とアナログ基板の総消費電力を計算する。そして、
その値からデジタル基板（アナログ基板を抜いて測定）の消費電力を差し引いて、
アナログ基板の消費電力を算出した。

\begin{figure}[!h]
 \centering
 \includegraphics[width=10cm]{figures/measure_power_schem.pdf}
 \caption[消費電力を測定するための装置構成]
 {消費電力を測定するための装置構成。
 デジタル基板に供給するDC12 Vを電流計の付いた直流電源から供給し、
 デジタル基板に流れた電流量を測定する。
 直流電源からデジタル基板間で発生する電圧降下を較正するために、
 デジタル基板上の12 Vのピンとグラウンド・ピンの電圧差をテスターで測定する。}
 \label{fig:measure_power_schem}
\end{figure}

図\ref{fig:measure_power_schem}のテスターは、
直流電源とデジタル基板間で発生する電圧降下を較正するために、
デジタル基板上の12 Vのピンとグラウンド・ピンの電圧差をテスターで測定し、
すべての測定で12 Vの一定電圧が印加されるようにする。
図\ref{fig:measure_power}に、実際の測定構成の写真を示す。

\begin{figure}[!h]
 \centering
 \includegraphics[width=14cm]{figures/measure_power.pdf}
 \caption[RHEAの消費電力の測定]{RHEAの消費電力の測定}
 \label{fig:measure_power}
\end{figure}

\subsection{評価結果}

表\ref{tbl:power}にデジタル基板の消費電力を差し引いた
それぞれのアナログ基板の消費電力の比較をまとめる。
「状態」は読み出し系の動作状態を表す。
仕様策定の目標値である「従来の消費電力の半分」が達成されていることがわかる。

\begin{table}[htbp]
 \centering
 \caption{RHEA（本研究）とFMC150（既存の市販品）の消費電力の比較}
 \label{tbl:power}
 \begin{tabular}{cccc}
  \toprule
  \multirow{2}{*}{状態} & \multicolumn{2}{c}{消費電力 [W]} & \multirow{2}{*}{電力比（RHEA/FMC150）} \\
                   & RHEA & FMC150 &      \\\hline
  待機状態         & 1.8  & 5.9    & 0.31 \\
  読み出し多重度1  & 4.7  & 11.4   & 0.41 \\
  読み出し多重度32 & 7.9  & 15.1   & 0.52 \\
  \bottomrule
 \end{tabular}
\end{table}

\section{基板上ICの発熱量の評価}

図\ref{fig:fan}で示したように、従来のアナログ基板は排熱処理が必須である。
一般に、消費電力の大きいICは、発熱量も大きくなる。したがって、
消費電力の改善を行ったRHEAは、従来よりも発熱量が小さくなると期待される。
そこで、両者の基板表面温度を測定し比較する。

\subsection{評価方法}

赤外線サーモグラフィ（Keysight, U5855A）を使って、
アナログ基板を含めたフロントエンド回路の基板表面温度を計測する。
その際、フロントエンド回路の状態を「読み出し多重度32」に設定して、
基板上のICの温度が一定になるまで待ち測定を行う。
冷却ファンによる排熱を行った場合とそうでない場合の二通りを測定した。
ただし、FMC150においてファンなしの場合は、
温度が一定になる前にICが熱破損する可能性があるため、
基板表面温度の最大値が70\degree Cを超えた段階で測定を中断した。

\subsection{評価結果}

RHEAとFMC150の基板表面温度の測定結果を図\ref{fig:thermography}に示す。
RHEAの基板表面温度がFMC150のそれに比べて、
ほとんどすべての場所で20--30\degree C以上小さいことが確認できる。
また、RHEAはファンなしの状態でも基板表面の最高温度が40\degree C
を超えていないことがわかる。したがって、
RHEAは冷却ファンなしで安定に動作する。
これは読み出し系の簡素化の点からも大きな進展である。

\begin{figure}[!h]
 \centering
 \includegraphics[width=15cm]{figures/thermography.pdf}
 \caption[赤外線サーモグラフィによるRHEA（本研究）と
 FMC150（既存の市販品）の基板表面温度の比較]
 {赤外線サーモグラフィによるRHEA（本研究）とFMC150（既存の市販品）
 の基板表面温度の比較。
 RHEAとFMC150のファンあり・ファンなしをそれぞれ比較すると、
 どちらにおいてもRHEAの基板表面温度の方が小さいことが確認できる。
 また、FMC150ファンあり(a)とRHEAファンなし(d)を比較しても、
 RHEAの方が表面温度が小さいことがわかる。FMC150ファンなし(b)以外の測定は、
 温度が安定するまで1--2分待った後の測定結果である。一方、(b)においては、
 ICが熱破損する温度まであげるわけにはいかないので、
 基板の最高表面温度が70\degree Cを超えた段階で測定を中断している
 （ファンのスイッチを切ったのち、わずか十秒程度）。}
 \label{fig:thermography}
\end{figure}

\clearpage

\section{DACアナログ信号の評価}

図\ref{fig:lpf_circuit}で示したように、
RHEAには帯域を制限するLPF（ローパス・フィルター）が存在しない。
そこで、実際に100 MHzまでDACの信号強度が減衰しないことを
オシロスコープを用いて測定する。%し、帯域の拡大を確認する。

\subsection{評価方法}

信号強度の測定は、図\ref{fig:measure_dac_output}のようにして行う。
デジタル基板上のFPGAで、MHz帯の正弦波と余弦波のデジタル信号を生成する。
生成したデジタル信号は、FMCを介してアナログ基板上のDACに送り、
DACでデジタル信号をアナログ信号に変換する。
そして、そのアナログ信号の強度をオシロスコープで測定する。
実際に測定している様子を図\ref{fig:measure_dac_output_rhea}に示す。

\begin{figure}[!h]
 \centering
 \includegraphics[width=12cm]{figures/measure_dac_output.pdf}
 \caption[DACの信号強度の評価方法]
 {DACの信号強度の評価方法。デジタル基板とアナログ基板はFMCで接続する。
 DACの信号は同軸ケーブルを伝ってオシロスコープに入る。}
 \label{fig:measure_dac_output}
\end{figure}

\begin{figure}[!h]
 \centering
 \includegraphics[width=14cm]{figures/measure_dac_output_rhea.pdf}
 \caption[DACの信号強度を測定する装置構成]
 {RHEAで1 MHzの正弦波と余弦波を測定している様子}
 \label{fig:measure_dac_output_rhea}
\end{figure}

信号強度$P$は、
出力した正弦波（余弦波）の最大値と最小値の電圧差$V_{\mathrm{pp}}$を測定し、
次の式でエネルギーに変換する。
\begin{equation}
 P = 10\log_{10}\left(
		 {V_{\mathrm{pp}}^{2} \over R}\times {1\over 1000}
		\right) \quad \mathrm{[dBm]}
\end{equation}
ここで、$R$は終端抵抗を表し、$R=$ 50 $\Omega$である。

\subsection{評価結果}

図\ref{fig:comp_dac_output}にRHEAとFMC150のDACからの信号強度の比較を示す。
FMC150ではLPFにより、高周波数領域において、その信号強度が減衰していた。一方、
RHEAは高周波領域においても高い信号強度を維持している。

\begin{figure}[!h]
 \centering
 \includegraphics[width=12.5cm]{figures/dac_output_fmc150.png}
 \caption[RHEA（本研究）とFMC150（既存の市販品）におけるDACアナログ出力の比較]
 {RHEA（本研究）とFMC150（既存の市販品）におけるDACアナログ出力の比較。
 RHEAは高周波においても信号強度を維持している。
 ゼロヘルツから数十キロヘルツまで直流成分は、AC結合しているため、
 両者ともに信号強度が小さい。
 AC結合は信号のベースラインのドリフトを防ぐための一般的な処置のひとつである。}
 \label{fig:comp_dac_output}
\end{figure}

\clearpage

\section{ADC線型性の評価}

アナログ信号をデジタル信号に変換する際、ADCの誤差を見積もることは重要である。
この節ではRHEAに搭載したADCの線型性を評価するために、
基準信号源（WF1974）を用いて、入力電圧に対する変換電圧を測定し、
その誤差が十分小さいことを確認する。

\subsection{評価方法}

線型性の評価は、図\ref{fig:schem_linearity}に示すように、
基準信号源とADCをつなぎ、
基準信号（正弦波）の振幅を変化させて（周波数・位相は固定）、
変換電圧を測定する。測定した値は、直線でフィットして、
傾きと切片をそれぞれ求め、誤差を推定する。
図\ref{fig:setting_linearity}に実際の測定環境を示す。

\begin{figure}[!h]
 \centering
 \includegraphics[width=12cm]{figures/schem_linearity.png}
 \caption[線型性の評価方法]
 {基準信号源（WF1974）からの入力電圧を変化させて、
 ADCのフルスケール・レンジ（$V_{\rm pp}=2.0$ V）における変換電圧を測定する。}
 \label{fig:schem_linearity}
\end{figure}

\begin{figure}[!h]
 \centering
 \includegraphics[width=14cm, clip, trim=0 30 0 20]
 {figures/setting_linearity.pdf}
 \caption[線型性評価の装置構成]
 {線型性評価の装置構成。
 基準信号源（WF1974）とADCは30 cmの同軸ケーブル（SMA端子）で接続する。}
 \label{fig:setting_linearity}
\end{figure}

\subsection{評価結果}

図\ref{fig:result_linearity}に基準信号の入力電圧を変化させたときの
ADCの電圧値とそのフィット結果を示す。
フィッティングにより求めたチャンネルA、Bのパラメータはそれぞれ、
\begin{equation}
 \begin{aligned}
  y_{\rm A} &= (0.82 \pm 1.07 \times 10^{-4})x + 0.00 \pm 1.09 \times 10^{-4}
  \\
  y_{\rm B} &= (0.82 \pm 1.35 \times 10^{-4})x + 0.00 \pm 1.37 \times 10^{-4}
 \end{aligned}
\end{equation}
である。ADCの分解能が14ビットであることを考慮すると、
$\sim 10^{-4}$程度の誤差は妥当な値であり、仕様も満足する。
よって、両チャンネルともに、
ADCフルスケール・レンジ（$V_{\rm pp}=2.0$ V）において、
十分な線型性をもつことを確認した。

\begin{figure}[!h]
 \centering
 \includegraphics[width=15cm, clip]{figures/linearity_.png}
 \caption[入力電圧を変化させたときのADCの変換電圧値と残差]
 {入力電圧を変化させたときのADCの変換電圧値（上）と残差（下）。
 フルスケール・レンジ（$V_{\rm pp}=2.0$ V）において、
 チャンネルA、Bともに十分な線型性が確認できる。}
 \label{fig:result_linearity}
\end{figure}

\clearpage

\section{変調・復調読み出し帯域の評価}
\label{subsec:bandwidth}

図\ref{fig:comp_dac_output}で示したように、
RHEAは高周波（$> 70$ MHz）でアナログ出力が減衰しないため、
より広い帯域が期待できる。
そこで、アナログ基板のDACとADCを直接つないで、
メガヘルツ帯における透過特性を測定し、
従来の市販品（FMC150）と比較して帯域の拡大をみる。
また、その帯域がGroundBIRD実験の要求値200 MHzを満たすことを確認する。

\subsection{評価方法}

帯域の測定は、図\ref{fig:DAC2ADC}に示すように、デジタル基板上の
FPGAに1チャンネルの復調回路を実装し、アナログ基板のDACとADCを直接つないで、
読み出し周波数ごとに透過特性を計測する。
図\ref{fig:measure_noise_pict}に実際の測定環境を示す。

\begin{figure}[!h]
 \centering
 \includegraphics[width=14cm]{figures/DAC2ADC.png}
 \caption[帯域の評価方法]
 {FPGAに実装したDDS（direct digital synthesizer）信号をDA--AD変換し、
 復調回路より振幅と位相を計測する。ACC（accumulator）は累算器を表し、
 式(\ref{eq:mkid_sig})の第二項以下の高調波成分をカットするLPF
 （式(\ref{eq:mkid_sig})）として機能する。}
 \label{fig:DAC2ADC}
\end{figure}

具体的な計測の流れは次のようになる:
\begin{enumerate}
 \item DDS（direct digital synthesizer）でメガヘルツ帯のデジタル信号
       （正弦波・余弦波）を生成する。
 \item DACでデジタル信号をアナログ信号に変換する。
 \item 同軸ケーブルを介して、ADCでアナログ信号をデジタル信号に変換する。
 \item FPGAに実装した復調回路
       （「\ref{subsubsec:demodulation} 復調
       ---デジタル基板上における各周波数での共振状態の抽出」参照）
       で$I(t)$と$Q(t)$を計算し、振幅と位相を計測する。
 \item 1.から4.を各周波数について行う。
\end{enumerate}

\begin{figure}[!h]
 \centering
 \includegraphics[width=14cm]{figures/short_ADC_DAC.pdf}
 \caption[フロントエンド回路の帯域と電気的特性を測定するための装置構成]
 {フロントエンド回路の帯域と電気的特性（\ref{sec:noise_eval}節参照）
 を測定するための装置構成。DACとADCは30 cmの同軸ケーブル（SMA端子）で接続する。
 電気的特性を評価する際は、FPGAに実装した復調回路はバイパスして、
 ADCのデータをオフライン（PC）に転送し
 、その後に復調を行いノイズレベルを算出する。}
 \label{fig:measure_noise_pict}
\end{figure}

\subsection{評価結果}

図\ref{fig:bandwidth}にRHEAとFMC150の帯域の比較を示す。
FMC150は高周波（$> 70$ MHz）において、
LPFによる信号減衰により帯域が制限されていることがわかる。
一方、RHEAは高周波においても帯域を維持しており、
GroundBIRD実験の要求値（帯域200 MHz）を満たすことが確認できる。

\clearpage

\begin{figure}[!h]
 \centering
 \includegraphics[width=14cm]{figures/bandwidth.png}
 \caption[RHEA（本研究）とFMC150（既存の市販品）における帯域の比較]
 {RHEA（本研究）とFMC150（既存の市販品）における帯域の比較。
 振幅（上）・位相（下）読み出しともに、
 $\pm 100$ MHzの帯域をカバーしていることが確認できる。}
 \label{fig:bandwidth}
\end{figure}

\section{読み出しノイズレベルの評価}
\label{sec:noise_eval}

フロントエンド回路のノイズレベルは、
実験における他の要素（たとえば、検出器やプリアンプなど）
のノイズレベルよりも十分小さくなければならない。
本節ではフロントエンド回路の電気的特性を計測し、
それがアナログ基板の仕様を満足することをみる。

最後に位相読み出しのノイズレベルついて議論して、
それがGroundBIRD実験の要求値（$<10^{-5}$ rad）を満たすことを確認する。

\subsection{評価方法}

フロントエンド回路の電気的特性は、
図\ref{fig:measure_noise}に示すように
（「\ref{subsec:bandwidth} 帯域の評価」と同様の装置構成。
図\ref{fig:measure_noise_pict}も参照。）、
アナログ基板のDACとADCを直接つないで計測する。
具体的にはDACから正弦波を出力し、それをAD変換したデータから、
フィッティングによりパラメータを推定する
（電気的特性の詳しい評価方法は参考文献\cite{ieee}を参照）。

\begin{figure}[!h]
 \centering
 \includegraphics[width=10cm]{figures/schema_short_ADC_DAC.pdf}
 \caption[フロントエンド回路のノイズレベルの評価方法]
 {DACの信号（正弦波）をADCで変換し、
 取得データのベストフィットからSINAD（式(\ref{eq:SINAD})）と
 ENOB（式(\ref{eq:ENOB})）を計測する。
 ENOBからデジタル回路で行う復調ロジックをシミュレートして、
 フロントエンド回路のノイズレベルを見積もる。}
 \label{fig:measure_noise}
\end{figure}

\subsubsection{SINADとは}

SINAD（signal-to-noise-and-distortion ratio）は、
信号の二乗平均平方根（root-mean-square; rms）と
NAD（noise-and-distortion）の二乗平均平方根との比を表す量である。
SINADはSNR（signal-to-noise ratio）に非線型性由来の歪（distortion）
を加味した量で、信号とノイズに対するより実際的な指標である。

NADは取得したデータのベストフィットから次のように求められる。
\begin{equation}
 {\rm NAD} = \sqrt{\frac{1}{M}\sum_{n=1}^{M}(x[n] - x'[n])^{2}}
  \label{eq:NAD}
\end{equation}
ここで、$x[n]$は取得データ、$x'[n]$は取得データのベストフィット、
$M$サンプル数である。

そして、SINADは式(\ref{eq:NAD})を用いて次のように表される。
\begin{equation}
 {\rm SINAD} = \frac{A_{\rm rms}}{\rm NAD},\quad
  A_{\rm rms} = \frac{(ベストフィットの振幅)}{\sqrt{2}}
  \label{eq:SINAD}
\end{equation}

\subsubsection{ENOBとは}

ENOB（effective number of bits）は、ADCの実効的な分解能を表す量である。
ENOBとSINADは式(\ref{eq:ENOB})のような関係がある。
\begin{align}
 {\rm ENOB} &= \log_{2}({\rm SINAD}) - \frac{1}{2}\log_{2}(1.5)
 - \log_{2}\left(\frac{2G\times A}{\rm FSR}\right) \notag \\
 &= \log_{2}({\rm SINAD}) - \log_{2}\left(\frac{2G\times A}{\rm FSR}\right)
 - 0.292
 \label{eq:ENOB}
\end{align}
ここで、$G$はゲイン、$A$はベストフィットの振幅、
FSRはADCのフルスケール・レンジ（full-scale range）を表し、本測定では$G=1$、
FSR $=2$である。

以下ではこのENOBをもとに、フロントエンド回路のノイズレベルについて議論する。

\subsubsection{位相読み出しのノイズレベル}

フロントエンド回路における位相読み出しのノイズレベルは、
「\ref{subsubsec:demodulation} 復調
---デジタル基板上における各周波数での共振状態の抽出」
で定義した式(\ref{eq:IQ_def})と(\ref{eq:mkid_sig})を計算して求める。
ノイズレベル算出の流れは次のようになる:
\begin{enumerate}
 \item 式(\ref{eq:IQ_def})の$C_{\rm ADC}(t)$、$S_{\rm ADC}(t)$にそれぞれ、
式(\ref{eq:ENOB})より求めた実効的分解能（ENOB）
とDDS信号（16ビット）を代入して$I_{j}(t)$と$Q_{j}(t)を計算する$。
 \item 式(\ref{eq:mkid_sig})、(\ref{eq:amp_pha})より、
位相$\phi$とその標準偏差$\sigma_{\phi}$を見積もる。
式(\ref{eq:mkid_sig})のLPFは、標本数20万の算術平均で行う。
\end{enumerate}

\subsection{評価結果}

図\ref{fig:noise}にDACからの入力信号振幅$\sim 1.0$ V、
周波数 4.0 MHzのときのノイズスペクトルを示し、
図\ref{fig:ac_char}にフロントエンド回路の電気的特性の周波数依存性を示す。

\begin{figure}[!h]
 \centering
 \includegraphics[width=15cm]{figures/noise.png}
 \caption[フロントエンド回路のノイズスペクトルと電気的特性]
 {DACから$V_{\rm pp} \sim 1.0$ V、
 4.0 MHzの信号をAD変換して求めたフロントエンド回路のノイズスペクトルと
 電気的特性。信号に対して、ノイズフロア・ディストーションともに十分小さく、
 ICの仕様値を満足することを確認した。}
 \label{fig:noise}
\end{figure}

% \clearpage

\begin{figure}[!h]
 \centering
 \includegraphics[width=15cm]{figures/ACchar.png}
 \caption[電気的特性の周波数依存性]{電気的特性の周波数依存性}
 \label{fig:ac_char}
\end{figure}

図\ref{fig:noise}、\ref{fig:ac_char}は、
アナログ基板の仕様
（DAC/ADCのデータシートから予想される値\cite{dac3283, ads4249}）を満足する。
また、ENOBから算出されるフロントエンド回路における、
位相読み出しのノイズレベルは、128チャンネル同時読み出しの場合で
$\sim 10^{-7}$ radであり、
GroundBIRD実験の要求値$<10^{-5}$ radを満たすことを確認した
（図\ref{fig:phase_std}）。

\begin{figure}[!h]
 \centering
 \hspace*{2.5cm}
 \includegraphics[width=12.6cm]{figures/phase_std.png}
 \caption[位相読み出しのノイズレベル]
 {位相読み出しのノイズレベル。128素子同時読み出しにおいて、
 GroundBIRD実験の要求値$<10^{-5}$ radを達成した。
 また、128素子同時読み出しにおいて、実線で示したそれは、
 各チャンネルの奇数番目と偶数番目の位相を180$^{\circ}$ずらす
 （45$^{\circ}$と225$^{\circ}$）ことで、
 実効的な分解能を向上させる手法をとった場合を示し、
 もう一方は位相がすべてのチャンネルで同じ場合を示す。}
 \label{fig:phase_std}
\end{figure}

本測定による見積もりにおいて、
位相読み出しのノイズレベルは要求値より十分小さく、
たとえ1,000素子同時読み出しを実装しても、十分低いノイズレベルを実現する。

\clearpage

\section{評価結果まとめ}

以上より、評価結果をまとめると次のようになる:
\begin{enumerate}
 \item 帯域は$\pm$100 MHzに広がり、従来よりおよそ30\%広帯域化した。
 \item 消費電力は、読み出し多重度32の状態で7.9 Wであり、
       従来のおよそ半分になった。
 \item 発熱量を抑制し、外部冷却ファンが不要になった。また、
       コネクター規格をSMAに統一したことや基板の固定構造の実装、
       ユーザーが使用しやすいクロック周波数への変更等、
       ユーザビリティが飛躍的に向上した。
 \item アナログ基板の仕様を満たす十分な線型性を確認した。
 \item 位相読み出しにおいて、ノイズレベル$< 10^{-5}$ radを達成した。
\end{enumerate}

今後、実際にMKIDを使って使用実績を積み重ねてくことが重要な課題であるが、
ひとまず、GroundBIRD実験のフロントエンド回路として、
要求を満たすことを確認した。

\section{さらなる高みを目指した改造案の検討}
\label{sec:kai}

アナログ基板RHEAのさらなる改造案（RHEA改; 図\ref{fig:rhea_kai}）として、
ADCとDACのサンプリング周波数をより高くすることが考えられる。
RHEAに搭載しているADC（ADS4249）とDAC（DAC3283）
の最大サンプル・レートはそれぞれ、250 MSPSと800 MSPSである。
つまり、RHEAにはあと25 MHz翼を広げる余地がある。

\begin{figure}[htbp]
 \centering
 \includegraphics[width=10.5cm]{figures/rhea_kai.pdf}
 \caption{RHEAのさらなる改造により到達する境地}
 \label{fig:rhea_kai}
\end{figure}

\subsection{水晶発振器を交換してADC/DACのサンプリング周波数をあげる}

ADCとDACのサンプリング周波数は読み出し系の帯域を決定する大きな要素である。
そこで、これらのサンプリング周波数をADCの最大サンプリング・レートである
250 MHzにする。つまり、水晶発振器の周波数を250 MHzに変更する。
これにより、帯域を125 MHzまで拡大する。

この水晶発振器の変更は、\ref{subsec:trouble}「基板納品時のトラブルと解決」
で述べたように、半田ごてを使えば現在のRHEAを使って行うことができるため、
比較的簡単に試すことができる。

\subsection{DACのサンプリング周波数をさらに上げる}

DAC3283には出力波形をそれぞれ2倍、4倍に補完する機能が実装されている。
RHEAではこの補完機能は使用していないが、
DACのサンプリング周波数を200 MHzから800 MHzにすることで、
最大4倍の補完機能を使用することが可能となる。
これにより、高周波でもよりなめらかな波を生成することが可能となり、
ノイズ耐性を向上できる。

4倍の補完機能を実装するために必要な変更は次のふたつである:
\begin{enumerate}
 \item 水晶発振器の周波数を200 MHzから800 MHzにする。
 \item クロック・ファンアウト・バッファを分周器機能付きのものにする。
\end{enumerate}

前款で述べたように、1.は比較的簡単に変更することができる。
一方、2.は水晶発振器が出力した800 MHzのクロック信号をDACにはそのまま入力し、
ADCとFPGAには4分周（200 MHz）して入力する。たとえば、
Texas Instrumentsの
CDCM1804\footnote{{\tt http://www.ti.com/lit/ds/symlink/cdcm1804.pdf}}
を使うとこの回路を実現することができる。ただし、
この変更は回路図の変更を要し、新しい基板を作りなおす手間を伴う。
