 1
次微微秒解析度之時間數位轉換器 
施鴻源，林盛凱，張育銓，陳俊帆 
淡江大學 電機工程系 
 
1. 摘要 
 
此設計提出一個應用於次微微秒解析度之時間數位轉換器，使用0.18um CMOS
製程操作頻率為25MHz，由一coarse TDC、一時間放大器(Time Amplifier)與一
fine TDC所組成。並提出一具有放大倍率之可調整放大倍率之時間放大器電路架
構(線性放大至80倍以上)，用以實現一次微微秒解析度之時間數位轉換器。 
 
關鍵字: 時間數位轉換器、時間放大器、可調整增益 
 
2. 設計之背景及目的 
 
時間數位轉換器被廣泛的使用於量測特定的事件間內的時間差量，如單分子螢
光光譜、螢光影像和雷射顯微掃描[1]。傳統的TDC使用的串接延遲，此方式的時
間數位轉換器的解析度受製程延遲所限制。如[2]，為了使電路有更好的解析度，
Vernier TDC利用兩路延遲電路之間的mismatch來提升TDC的解析度，但如此一來
Vernier delay line的TDC所需要的晶片面積與功率消耗將會成兩倍成長，並且
當需要較大的動態範圍時，這個問題會變得十分嚴重。最近利用時間放大器來增
進時間數位轉換器解析度的方法被提出。使用於SR Latch數位的TA可能會發生在
setup time或hold time不滿足的情況下，有可能在輸出端 QA 得到短暫的不穩
定的輸出(metastability)如[3]，且此數位的TA不能精準的提供放大倍率及線性
度。由[4]，串接TDC放大倍率為兩倍的TA，使TA可達1.25ps的解析度，但是放大
倍率的失真將會隨著串接的級數增加而增加。 
 
此設計架構提出一個線性並精準放大倍率近為80倍的TA並操作於25MHz，輸入
時間間格為100ps使用於0.18um CMOS的製程下，將此晶片使用於類比的TA架構
coarse-fine TDC，解析度將可達到1ps。 
 
3. 系統架構 
 
 3
 
如圖一所示，coarse-fine TDC由串接兩級TDC所組成。時間放大器(TA)和fine 
TDC將提升單級TDC的解析度。TDC將HCK1做為被取樣的訊號，REF1做為取樣訊號，
經由第一級coarse TDC電路產生出兩個訊號HCK2’及REF2’，兩訊號作為coarse 
TDC識別時間之間微小的時間誤差量(time residue)，而TA是被設計為將此微小
的誤差量作為輸入，藉由時間放大器將訊號線性放大後再進入下一級的fine 
TDC。因此coarse-fine TDC可被提升此TDC的解析度。因此coarse-fine TDC的解
析度受限於TA的增益。 
 
如圖二所示，時間放大器架構圖是由相位頻率偵測器(phase frequency 
detector,PFD)、充電泵(charge pump)作為偵測並產生UP、DN訊號、斜率訊號產
生器(ramp generator)和一具備可自動校正的比較器(comparator)。PFD將根據
兩個訊號HCK2’及REF2’測出時間誤差量(time residue)，緊接著充電泵將time 
residue轉換成一固定的電壓值。藉由比較器比較充電泵轉換的電壓值和斜率產
生器的輸出訊號，比較後我們可以將time residue線性倍率放大至比較器的輸出
HCK2。而fine TDC的輸入訊號HCK2及REF2如圖三時脈圖所示。 
 
由於比較器的DC offeset會造成TA的增益產生錯誤，所以我們將比較器設計成
具有auto-zeroing並且消除DC offeset的功能。如圖三所示，比較器由CLK1作為
控制訊號，CLK1一半的時間在做自動校正(auto-zeroing)其另一半時間再做比較
的動作，而充電泵放電和充電的時間是在操作於CLK1的auto-zeroing的狀態內。
CLK2在做充電泵充、放電的功能是操作於auto-zeroing時間，一半時間放電而另
一半的auto-zeroing時間就做為充電泵充電的時間。 
 
TA的增益如下式所示： 
det
TA
ramp
GG
G
  
 
TA的增益分別由 detG  residue detector(頻率偵測器+充電泵)及 rampG (斜率產生
器)表示。藉由增加 detG 以及減少 rampG 的斜率TA的增益即可增加。但TA增益的增加
幅度是有極限的，TA的極限受到time residue的輸入值以及充電泵的輸出電壓操
作範圍。此外，TA增益提升藉由減少 rampG 將會導致TA的操作頻率變慢。此次設計，
頻率偵測器可轉換的最大time residue值在250ps，而充電泵可將250ps充電至1
伏特。 rampG  (斜率產生器)設計為0.05 V/ ns。因此，TA增益80倍將可被實現。 
 5
 
圖四 PFD架構圖 
 
    (a)當訊號 A 領先 B 時               (b)當訊號 B 領先 A 時 
圖五 PFD時序圖 
 
如圖四、五，此PFD是由TSPC的D flip-flop和NOR邏輯閘以及Delay所組成。PFD
所產生的UP(QA)訊號和DN(QB)訊號是根據輸入訊號fref(HCK)訊號及fb(REF)訊
號，假設兩輸入的先後輸入經由PFD即可顯示出哪個訊號相位是領先的。NOR邏輯
閘藉由兩D flip-flop的輸出，當作兩D flip-flop之控制訊號(Reset)，D 
flip-flop前加入額外延遲(Delay)來改善禁止區(Dead zone)的問題。 
 
4.2 充電泵 CP(charge pump) 
 
 7
 
圖八 除頻器架構圖 
 
如圖八所示，除頻器如圖十四使用TSPC-D flip flop架構，次架構較適合操作在
快速電路。除頻器的Q_端接回輸入D端就成了除2倍頻的除頻器。 
 
4.3 比較器(comparator) 
 
圖九 比較器架構圖 
 
如圖九所示，比較器是使用放大器(amplifier)加上史密特觸發器(Schmitt 
trigger)所組合而成。 
 
 
圖十 放大器架構圖 
 
 9
 
     ff IN(132.81ps)0 度 C             ff OUT(11.39ns) 0 度 C 
 
     tt IN(164.59ps)25 度 C             tt OUT(14.01ns) 25 度 
 
     ss IN(218.65ps)75 度 C             ss OUT(18.54ns) 75 度 
 
表一 放大倍率製程/溫度變異結果 
 11
2001. 
達上百篇。其中較感興趣的研究為多生理訊號偵測之低功耗接收器前端，生理訊號
經由儀表放大器放大進入帶通濾波器選擇所需要頻帶的生理訊號在經由增益可調放
大器放大後再由 12Bit 的類比數位轉換器取樣，其中儀表放大器透過交流偶和技術
來移除 Noise 與 DC Offset，最後透過一個切電容式的低功率非同步 SAR-type 12Bit
的數位類比轉換器來降低系統功率消耗。 
本次所發表之論文＂ 利用無雜訊的全數位鎖定偵測電路之具多相位時脈產生器的
開迴路延遲鎖定迴路有 400MHz、500fs Jitter” ，亦引起從事相關研究之學者之高
度興趣。 
三、考察參觀活動(無是項活動者略) 
無。 
四、建議 
無。 
五、攜回資料名稱及內容 
論文集光碟一張。 
六、其他 
 
 
 
 
 
 
Best Regards, 
 
ITC‐CSCC 2012 General co‐Chairs 
Yoshikazu MIYANAGA Hokkaido University, Japan 
Sung‐Jea KO Korea University, Korea 
Prabhas CHONGSTITVATANA Chulalongkorn University, Thailand 
 
ITC‐CSCC 2012 Technical Program co‐Chairs 
Takayuki NAKACHI NTT, Japan 
Hyun Wook PARK KAIST, Korea 
Prayoot AKKARAEKTHALIN KMUTNB, Thailand 
  
and DN signals of the CP are reconnected to the output of the 
PFD. Therefore, the DLL is reclosed for phase locking. 
For the most conditions, operating under a stable supply 
voltage provided by a supply regulator and a stable operating 
temperature, the DLL will be under locked even the loop is 
opened. As operating under a worse environment, the AD-
LDC can be very sensitive to the phase error happened in the 
DLL. Therefore, the DLL can be relocked within one 
reference period, which results in good system reliability.  
III. CIRCUIT DESIGN 
A.  All-digital locking detection circuitry (AD-LDC) 
Fig. 2 shows block diagram of the all-digital locking 
detection circuitry (AD-LDC). Composed by a XOR, a 
voltage control delay line (VCDL) and a D-flip-flop, the AD-
LDC is designed to detect whether the DLL is locked in time 
domain. The XOR compares the phase between the feedback 
clock (FB) and reference clock (REF), and generates an 
output of a pulse-width modulated signal. The VCDL 
produces a clock signal (CLKs) which delays the REF with a 
time of Td,max. Then the CLK is used to sample the output 
signal of the XOR (XOR_OUT) in time domain. As the pulse 
width of XOR_OUT is less than Td,max, the output of the AD-
LDC is ‘0’. Then we decide the DLL is locked. On the 
contrary, as the pulse width of XOR_OUT is larger than Td,max, 
the output of the AD-LDC is ‘1’. Then we decide the DLL is 
unlocked. Therefore, the time delay of the VCDL (Td,max) 
plays a role of threshold time to decide whether the DLL is 
locked and can be tuned by a control voltage. Fig. 3 shows the 
time domain waveform of XOR_OUT before and after the  
 
 
DLL is locked. The VCDL composed by a chain of an 
inverter with a varactor load is shown in Fig. 4.  
B. DLL-based multi-phase clock generator 
The DLL-based multi-phase clock generator is composed 
by a VCDL, a PFD and a supply-regulated CP. The VCDL is 
consisted by three delay cells. Therefore, clocks with phase 
rotations of 0o, 120o and 240o can be generated. Fig. 5 shows 
the schematic of the delay cell. Cross-coupled pair is used in 
the delay cell for power saving and improving phase noise 
performance [6]. The PFD is designed in tri-state architecture. 
Owing to the DLL is opened-loop as operating in the nominal 
state; a supply-regulated CP is needed to keep an unvaried 
Vctrl for the VCDL as supply voltage is varied. Fig. 6 shows 
the schematic of the supply-regulated CP. The supply-
regulated CP also features elimination of current mismatch. A 
replica of the output branch is added. Therefore, the current 
sources (M1-M2) are always turn-on and un-affected by the 
switching pulses. Additionally, OP1 is used to keep VR 
following the CP output voltage. Thus both current sources 
are balance whether in the charging or discharging phase. 
Thanks to OP2, the Vb in the bias branch will track the CP 
output voltage, thus the rds variation of current sources (M1-
M4) are cancelled over the entire CP output range. Moreover, 
all switches (SW1-SW6) in this CP are implemented in 
transmission-gate configuration. In the conventional CP 
design, the switches are designed in n-channel or p-channel 
configuration, therefore the UP and DN pulses see the 
unbalance loads. Owing to the transmission gate configuration, 
the unbalance problem is solved. Besides, the transmission 
gate configuration leads to no DC drop for enlarging the CP 
output voltage range.  
 
 
Fig. 2 Block diagram of the AD-LDC. 
 
Fig. 3 Time domain waveform of XOR_OUT before and 
after the DLL is locked. 
  
 
Fig. 4 The VCDL in the AD-LDC. 
IN INb
OUT OUTb
Vbias Vbias
Fig. 5 Schematic of the delay cell. 
  
this design. The DLL-based multi-phase clock generator can 
be used as a clock source for high speed ADCs/DACs and 
wireline transceivers. 
 
 
 
 
 
 
 
REFERENCES 
[1] R. Farjad-Rad, W. Dally, H. T. Ng, R. Senthinathan, M. J. E. 
Lee, R. Rathi, and J. Poulton, “A low-power multiplier DLL for 
low-jitter multigigahertz clock generation in highly integrated 
digital chips,” IEEE J. Solid-State Circuits, vol. 37, no. 12, pp. 
1804–1812, Dec. 2002. 
[2] C. Kim, I.-C. Hwang, and S.-M. Kang, “A low-power small-
area ± 7.28-ps-jitter 1-GHz DLL-based clock generator,” IEEE 
J. Solid-State Circuits, vol. 37, no. 11, pp. 1414–1420, Nov. 
2002. 
[3] J.-H. Kim et al., “A CMOS DLL-based 120 MHz to 1.8 GHz 
clock generator for dynamic frequency scaling,” in IEEE ISSCC 
Dig. Tech. Papers, 2005, pp. 516–517. 
[4] B. M. Helal, M. Z. Straayer, G. -Y. Wei, and M. H. Perrott, “A 
low jitter 1.6 GHz multiplying DLL utilizing a scrambling time-
to-digital converter and digital correction,” in Symp. VLSI 
Circuits Dig. Tech. Papers, 2007, pp. 166–167. 
[5] Behzad Mesgarzadeh, and Atila Alvandpour, “A Low-Power 
Digital DLL-Based Clock Generator in Open-Loop Mode,” 
IEEE Journal of Solid-State Circuits, vol. 44, no. 7, pp. 1907-
1913, July 2009. 
[6] Chan-Hong Park, and Beomsup Kim, “A Low-Noise, 900-MHz 
VCO in 0.6-µm CMOS,” IEEE Journal of Solid-State Circuits, 
vol. 34, no. 5, pp. 586-591, May 1999. 
Table I Performance summary and comparison 
  JSSC’02 
[1] JSSC’02 [2] ISSCC’05 [3] VLSI Symp.’07 [4] JSSC’09 [6] This Work 
Type Analog Analog Analog Digital PEC (Analog) AD-LDC 
(Digital) 
Process 0.18 µm 0.35 µm 0.35 µm 0.13 µm 90 nm 0.13 µm 
Frequency 2 GHz 1.1 GHz 1.8 GHz 1.6 GHz 2 GHz 0.4 GHz 
Supply 1.8 V 3.3 V 3.3 V 1.2 V 1 V 1.2 V 
Jitter (RMS) 1.6 ps 
(@2GHz) 2 ps (@1.1GHz) 1.8 ps (@1.8GHz) 1.4 ps (@1.6GHz) 1.6 ps (@2 GHz) 0.5 ps (@0.4 GHz) 
Area 0.05 mm2 0.07 mm2 0.07 mm2 0.037 mm2 0.037mm2 0.01 mm2 
Power 12 mW 42.9 mW 86.6 mW 6 mW 7 mW 14 mW 
 
 
 
Fig. 11 The simulated phase noise of the DLL in open-
loop mode 
 
Fig. 10 Phase noise performance of the 400 MHz clock 
source. 
100 年度專題研究計畫研究成果彙整表 
計畫主持人：施鴻源 計畫編號：100-2221-E-032-066- 
計畫名稱：次微微秒解析度之時間數位轉換器電路研製 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 1 1 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
