[{"title":"(1)数字前仿技术理论","url":"2026/02/10/数字前仿技术理论/","date":"2026-02-10","content":"1、verilog跟System verilog区别 2、RTL跟门级建模 for 循环在 Verilog 中绝对属于“行为级建模” (Behavioral Modeling)。 从最顶层的行为级（写算法&#x2F;验证脚本，只关注输入输出结果），到中间核心的RTL级（寄存器传输级，即你正在写的 assign 和 always，描述数据如何在寄存器间流动），再到最底层的门级&#x2F;开关级（具体的逻辑门和晶体管，由 EDA 工具自动生成）。作为 CPU 设计者，你的工作重心死锁在 RTL 级，你负责描述“逻辑功能”，底层的“物理实现”交给工具自动完成。 3、MAC8电路设计 8位并行MAC的","excerpt":"1、verilog跟System verilog区别 2、RTL跟门级建模 for 循环在 Verilog 中绝对属于“行为级建模” (Behavioral Modeling)。 从最顶层的行为级（写","tags":["集创赛"]},{"title":"RISC-V项目(1)---搭建一个初步完整的CPU","url":"2026/02/10/RISV项目-1-搭建一个初步完整的CPU/","date":"2026-02-10","content":"这个文章我们从0开始实现一个CPU,完整地实现取指、译码、执行、回写四大操作过程。 1、PC计数器 核心逻辑 (Logic Flow)：①复位 (Reset)：rst_n 拉低时，PC 归零。②跳转 (Jump)：当 jump_en 为 1，PC 强制更新为目标地址 jump_addr（用于分支或函数调用）。③顺序执行 (Fetch)：默认情况下，PC 每周期 +4（对应 32 位指令字长），自动指向下一条指令。 1234567891011121314151617181920module pc_counter#( parameter AW =32)( input logic clk, inpu","excerpt":"这个文章我们从0开始实现一个CPU,完整地实现取指、译码、执行、回写四大操作过程。 1、PC计数器 核心逻辑 (Logic Flow)：①复位 (Reset)：rst_n 拉低时，PC 归零。②跳转 ","tags":["RISC-V"]},{"title":"关于我 | About Me","url":"about/index.html","isPage":true,"content":"风继续吹，不忍远离。就像摩尔定律虽然放缓，但我们对性能的追求从未停止。 👋 嘿，我是风继续吹热衷于RISC-V 架构、数字后端设计，欢迎来交流呀。 📬 联系与交流 (Connect)如果你也对“造芯”感兴趣，或者想探讨 RISC-V 的扩展指令集，欢迎随时找我喝杯咖啡（或者由我请你喝杯茶）。 GitHub: github.com&#x2F;laozhichi Email: 2436757134@qq.com Location: 深圳大学(Shenzhen university, China) Keep Moving, Keep Coding.","excerpt":"风继续吹，不忍远离。就像摩尔定律虽然放缓，但我们对性能的追求从未停止。 👋 嘿，我是风继续吹热衷于RISC-V 架构、数字后端设计，欢迎来交流呀。 📬 联系与交流 (Connect)如果你也对“造"},{"title":"文章分类","url":"categories/index.html","isPage":true,"content":"","excerpt":""}]