#ifndef __USB_GCC_HWIO_H__
#define __USB_GCC_HWIO_H__
/*
===========================================================================
*/
/**
    @file usb_gcc_hwio.h
    @brief Auto-generated HWIO interface include file.

    Reference chip release:
        SC8280XP (Makena) [makena_v1.1_p3q3r83]
 
    This file contains HWIO register definitions for the following modules:
        GCC_CLK_CTL_REG
        TCSR_TCSR_REGS

    'Include' filters applied: USB4PHY_.*[GCC_CLK_CTL_REG] USB4.*[GCC_CLK_CTL_REG] USB4CIO.*[GCC_CLK_CTL_REG] USB3.*[GCC_CLK_CTL_REG] AGGRE.*[GCC_CLK_CTL_REG] SYS_NOC.*[GCC_CLK_CTL_REG] USB4.*[TCSR_TCSR_REGS] 

    Generation parameters: 
    { 'filename': 'usb_gcc_hwio.h',
      'module-filter-exclude': {},
      'module-filter-include': { 'GCC_CLK_CTL_REG': [ 'USB4PHY_.*',
                                                      'USB4.*',
                                                      'USB4CIO.*',
                                                      'USB3.*',
                                                      'AGGRE.*',
                                                      'SYS_NOC.*'],
                                 'TCSR_TCSR_REGS': ['USB4.*']},
      'modules': ['GCC_CLK_CTL_REG', 'TCSR_TCSR_REGS'],
      'output-attrs': True,
      'output-fvals': True,
      'output-offsets': True,
      'output-phys': True,
      'output-resets': True}

    Attribute definitions for the HWIO_*_ATTR macros are as follows:
        0x0: Command register
        0x1: Read-Only
        0x2: Write-Only
        0x3: Read/Write
*/
/*
    ===========================================================================

    Copyright (c) 2021 Qualcomm Technologies, Inc.
    All Rights Reserved.
    Confidential and Proprietary - Qualcomm Technologies, Inc.

    Export of this technology or software is regulated by the U.S. Government.
    Diversion contrary to U.S. law prohibited.

    All ideas, data and information contained in or disclosed by
    this document are confidential and proprietary information of
    Qualcomm Technologies, Inc. and all rights therein are expressly reserved.
    By accepting this material the recipient agrees that this material
    and the information contained therein are held in confidence and in
    trust and will not be used, copied, reproduced in whole or in part,
    nor its contents revealed in any manner to others without the express
    written permission of Qualcomm Technologies, Inc.

    ===========================================================================

    $Header: //service/BOOT/BOOT.MXF.2.1-01839-LANAI-2.65818/boot_images/boot/QcomPkg/Drivers/Usb4Dxe/usb4_gcc_hwio.h#1 $
    $DateTime: 2024/04/02 23:00:31 $
    $Author: cirrusp4svc $

    ===========================================================================
*/

/*----------------------------------------------------------------------------
 * MODULE: GCC_CLK_CTL_REG
 *--------------------------------------------------------------------------*/

#define GCC_CLK_CTL_REG_REG_BASE                                                                            (CLK_CTL_BASE            + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_SIZE                                                                       0x1f0000
#define GCC_CLK_CTL_REG_REG_BASE_USED                                                                       0xc3014
#define GCC_CLK_CTL_REG_REG_BASE_PHYS                                                                       (CLK_CTL_BASE_PHYS + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_OFFS                                                                       0x00000000

#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x4004)
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4004)
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4004)
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_RMSK                                                                   0x81f0000f
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_POR                                                                    0x00000001
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_ATTR                                                                                0x3
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_GC_AXI_CBCR_ADDR)
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_GC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_GC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_GC_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_GC_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_OFF_SHFT                                                                   31
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                                    0x1000000
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                           24
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                  0x800000
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                        23
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_DIS_BMSK                                                             0x400000
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_DIS_SHFT                                                                   22
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                  0x200000
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                        21
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                 0x100000
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                       20
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_SW_ONLY_EN_BMSK                                                               0x8
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_SW_ONLY_EN_SHFT                                                                 3
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_ARES_SHFT                                                                   2
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                        0x0
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_ARES_RESET_FVAL                                                           0x1
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_HW_CTL_BMSK                                                                   0x2
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_HW_CTL_SHFT                                                                     1
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                            0x1
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_ENABLE_SHFT                                                                 0
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_SYS_NOC_GC_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x4008)
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4008)
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4008)
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_POR                                                                0x00000000
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ATTR                                                                            0x3
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ADDR)
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_IN)
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                              31
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                         4
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ROOT_EN_SHFT                                                                1
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_UPDATE_SHFT                                                                 0
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_UPDATE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_SYS_NOC_GC_AXI_CMD_RCGR_UPDATE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x400c)
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x400c)
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x400c)
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_RMSK                                                                 0x11071f
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_POR                                                                0x00100000
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_ATTR                                                                            0x3
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_ADDR)
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_IN)
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                  0x100000
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                        20
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                               0x0
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                                0x1
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                  0x10000
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                       16
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                      0x0
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                     0x1
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_SEL_SHFT                                                                8
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                         0x0
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                         0x1
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                         0x2
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                         0x3
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                         0x4
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                         0x5
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                         0x6
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                         0x7
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_SHFT                                                                0
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                       0x0
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                         0x1
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                       0x2
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                         0x3
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                       0x4
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                         0x5
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                       0x6
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                         0x7
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                       0x8
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                         0x9
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                       0xa
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                         0xb
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                       0xc
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                         0xd
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                       0xe
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                         0xf
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                      0x10
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                        0x11
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                      0x12
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                       0x13
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                     0x14
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                       0x15
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                     0x16
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                       0x17
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                     0x18
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                       0x19
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                     0x1a
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                       0x1b
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                     0x1c
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                       0x1d
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                     0x1e
#define HWIO_GCC_SYS_NOC_GC_AXI_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                       0x1f

#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x401c)
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x401c)
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x401c)
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_RMSK                                                                   0x3fffff
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_POR                                                                  0x003f8020
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_ATTR                                                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_RCG_SW_CTRL_BMSK                                                       0x3f8000
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_RCG_SW_CTRL_SHFT                                                             15
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_SW_PERF_STATE_BMSK                                                       0x7800
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_SW_PERF_STATE_SHFT                                                           11
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_SW_OVERRIDE_BMSK                                                          0x400
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_SW_OVERRIDE_SHFT                                                             10
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_PERF_STATE_UPDATE_STATUS_BMSK                                             0x200
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_PERF_STATE_UPDATE_STATUS_SHFT                                                 9
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_DFS_FSM_STATE_BMSK                                                        0x1c0
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_DFS_FSM_STATE_SHFT                                                            6
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_HW_CLK_CONTROL_BMSK                                                        0x20
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_HW_CLK_CONTROL_SHFT                                                           5
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_CURR_PERF_STATE_BMSK                                                       0x1e
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_CURR_PERF_STATE_SHFT                                                          1
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_DFS_EN_BMSK                                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_DFS_EN_SHFT                                                                   0
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_DFS_EN_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_CMD_DFSR_DFS_EN_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x4024)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4024)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4024)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF0_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x4028)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4028)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4028)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF1_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x402c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x402c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x402c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF2_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x4030)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4030)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4030)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF3_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x4034)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4034)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4034)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF4_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x4038)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4038)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4038)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF5_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x403c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x403c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x403c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF6_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x4040)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4040)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4040)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF7_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x4044)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4044)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4044)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF8_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x4048)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4048)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4048)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF9_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x404c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x404c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x404c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_POR                                                0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_ATTR                                                            0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_SEL_SHFT                                                8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_SEL_SRC0_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_SEL_SRC1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_SEL_SRC2_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_SEL_SRC3_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_SEL_SRC4_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_SEL_SRC5_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_SEL_SRC6_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_SEL_SRC7_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_SHFT                                                0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_BYPASS_FVAL                                       0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV1_5_FVAL                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV2_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV2_5_FVAL                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV3_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV3_5_FVAL                                       0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV4_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV4_5_FVAL                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV5_FVAL                                         0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV5_5_FVAL                                       0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV6_FVAL                                         0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV6_5_FVAL                                       0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV7_FVAL                                         0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV7_5_FVAL                                       0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV8_FVAL                                         0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV8_5_FVAL                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV9_FVAL                                        0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV9_5_FVAL                                      0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV10_FVAL                                       0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV10_5_FVAL                                     0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV11_FVAL                                       0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV11_5_FVAL                                     0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV12_FVAL                                       0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV12_5_FVAL                                     0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV13_FVAL                                       0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV13_5_FVAL                                     0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV14_FVAL                                       0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV14_5_FVAL                                     0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV15_FVAL                                       0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV15_5_FVAL                                     0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF10_DFSR_SRC_DIV_DIV16_FVAL                                       0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x4050)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4050)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4050)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_POR                                                0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_ATTR                                                            0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_SEL_SHFT                                                8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_SEL_SRC0_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_SEL_SRC1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_SEL_SRC2_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_SEL_SRC3_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_SEL_SRC4_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_SEL_SRC5_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_SEL_SRC6_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_SEL_SRC7_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_SHFT                                                0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_BYPASS_FVAL                                       0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV1_5_FVAL                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV2_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV2_5_FVAL                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV3_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV3_5_FVAL                                       0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV4_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV4_5_FVAL                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV5_FVAL                                         0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV5_5_FVAL                                       0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV6_FVAL                                         0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV6_5_FVAL                                       0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV7_FVAL                                         0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV7_5_FVAL                                       0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV8_FVAL                                         0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV8_5_FVAL                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV9_FVAL                                        0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV9_5_FVAL                                      0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV10_FVAL                                       0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV10_5_FVAL                                     0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV11_FVAL                                       0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV11_5_FVAL                                     0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV12_FVAL                                       0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV12_5_FVAL                                     0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV13_FVAL                                       0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV13_5_FVAL                                     0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV14_FVAL                                       0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV14_5_FVAL                                     0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV15_FVAL                                       0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV15_5_FVAL                                     0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF11_DFSR_SRC_DIV_DIV16_FVAL                                       0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x4054)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4054)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4054)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_POR                                                0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_ATTR                                                            0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_SEL_SHFT                                                8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_SEL_SRC0_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_SEL_SRC1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_SEL_SRC2_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_SEL_SRC3_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_SEL_SRC4_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_SEL_SRC5_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_SEL_SRC6_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_SEL_SRC7_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_SHFT                                                0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_BYPASS_FVAL                                       0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV1_5_FVAL                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV2_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV2_5_FVAL                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV3_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV3_5_FVAL                                       0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV4_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV4_5_FVAL                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV5_FVAL                                         0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV5_5_FVAL                                       0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV6_FVAL                                         0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV6_5_FVAL                                       0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV7_FVAL                                         0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV7_5_FVAL                                       0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV8_FVAL                                         0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV8_5_FVAL                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV9_FVAL                                        0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV9_5_FVAL                                      0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV10_FVAL                                       0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV10_5_FVAL                                     0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV11_FVAL                                       0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV11_5_FVAL                                     0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV12_FVAL                                       0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV12_5_FVAL                                     0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV13_FVAL                                       0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV13_5_FVAL                                     0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV14_FVAL                                       0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV14_5_FVAL                                     0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV15_FVAL                                       0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV15_5_FVAL                                     0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF12_DFSR_SRC_DIV_DIV16_FVAL                                       0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x4058)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4058)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4058)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_POR                                                0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_ATTR                                                            0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_SEL_SHFT                                                8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_SEL_SRC0_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_SEL_SRC1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_SEL_SRC2_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_SEL_SRC3_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_SEL_SRC4_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_SEL_SRC5_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_SEL_SRC6_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_SEL_SRC7_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_SHFT                                                0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_BYPASS_FVAL                                       0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV1_5_FVAL                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV2_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV2_5_FVAL                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV3_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV3_5_FVAL                                       0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV4_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV4_5_FVAL                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV5_FVAL                                         0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV5_5_FVAL                                       0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV6_FVAL                                         0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV6_5_FVAL                                       0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV7_FVAL                                         0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV7_5_FVAL                                       0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV8_FVAL                                         0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV8_5_FVAL                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV9_FVAL                                        0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV9_5_FVAL                                      0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV10_FVAL                                       0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV10_5_FVAL                                     0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV11_FVAL                                       0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV11_5_FVAL                                     0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV12_FVAL                                       0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV12_5_FVAL                                     0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV13_FVAL                                       0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV13_5_FVAL                                     0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV14_FVAL                                       0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV14_5_FVAL                                     0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV15_FVAL                                       0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV15_5_FVAL                                     0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF13_DFSR_SRC_DIV_DIV16_FVAL                                       0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x405c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x405c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x405c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_POR                                                0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_ATTR                                                            0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_SEL_SHFT                                                8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_SEL_SRC0_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_SEL_SRC1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_SEL_SRC2_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_SEL_SRC3_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_SEL_SRC4_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_SEL_SRC5_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_SEL_SRC6_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_SEL_SRC7_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_SHFT                                                0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_BYPASS_FVAL                                       0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV1_5_FVAL                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV2_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV2_5_FVAL                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV3_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV3_5_FVAL                                       0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV4_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV4_5_FVAL                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV5_FVAL                                         0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV5_5_FVAL                                       0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV6_FVAL                                         0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV6_5_FVAL                                       0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV7_FVAL                                         0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV7_5_FVAL                                       0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV8_FVAL                                         0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV8_5_FVAL                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV9_FVAL                                        0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV9_5_FVAL                                      0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV10_FVAL                                       0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV10_5_FVAL                                     0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV11_FVAL                                       0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV11_5_FVAL                                     0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV12_FVAL                                       0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV12_5_FVAL                                     0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV13_FVAL                                       0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV13_5_FVAL                                     0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV14_FVAL                                       0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV14_5_FVAL                                     0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV15_FVAL                                       0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV15_5_FVAL                                     0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF14_DFSR_SRC_DIV_DIV16_FVAL                                       0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x4060)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4060)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4060)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_POR                                                0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_ATTR                                                            0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_SEL_SHFT                                                8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_SEL_SRC0_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_SEL_SRC1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_SEL_SRC2_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_SEL_SRC3_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_SEL_SRC4_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_SEL_SRC5_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_SEL_SRC6_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_SEL_SRC7_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_SHFT                                                0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_BYPASS_FVAL                                       0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV1_5_FVAL                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV2_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV2_5_FVAL                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV3_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV3_5_FVAL                                       0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV4_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV4_5_FVAL                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV5_FVAL                                         0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV5_5_FVAL                                       0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV6_FVAL                                         0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV6_5_FVAL                                       0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV7_FVAL                                         0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV7_5_FVAL                                       0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV8_FVAL                                         0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV8_5_FVAL                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV9_FVAL                                        0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV9_5_FVAL                                      0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV10_FVAL                                       0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV10_5_FVAL                                     0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV11_FVAL                                       0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV11_5_FVAL                                     0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV12_FVAL                                       0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV12_5_FVAL                                     0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV13_FVAL                                       0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV13_5_FVAL                                     0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV14_FVAL                                       0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV14_5_FVAL                                     0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV15_FVAL                                       0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV15_5_FVAL                                     0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_GC_AXI_PERF15_DFSR_SRC_DIV_DIV16_FVAL                                       0x1f

#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x4134)
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4134)
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4134)
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_RMSK                                                                     0x1
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_POR                                                               0x00000000
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_ATTR                                                                           0x3
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                            0
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_SYS_NOC_GC_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x4138)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_PHYS                                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4138)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4138)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_RMSK                                                                      0x81f0000f
#define HWIO_GCC_SYS_NOC_AXI_CBCR_POR                                                                       0x00000001
#define HWIO_GCC_SYS_NOC_AXI_CBCR_POR_RMSK                                                                  0xffffffff
#define HWIO_GCC_SYS_NOC_AXI_CBCR_ATTR                                                                                   0x3
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_OFF_BMSK                                                              0x80000000
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_OFF_SHFT                                                                      31
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                                       0x1000000
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                              24
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                     0x800000
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                           23
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_DIS_BMSK                                                                0x400000
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_DIS_SHFT                                                                      22
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                     0x200000
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                           21
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                    0x100000
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                          20
#define HWIO_GCC_SYS_NOC_AXI_CBCR_SW_ONLY_EN_BMSK                                                                  0x8
#define HWIO_GCC_SYS_NOC_AXI_CBCR_SW_ONLY_EN_SHFT                                                                    3
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ARES_BMSK                                                                    0x4
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ARES_SHFT                                                                      2
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                           0x0
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ARES_RESET_FVAL                                                              0x1
#define HWIO_GCC_SYS_NOC_AXI_CBCR_HW_CTL_BMSK                                                                      0x2
#define HWIO_GCC_SYS_NOC_AXI_CBCR_HW_CTL_SHFT                                                                        1
#define HWIO_GCC_SYS_NOC_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                              0x0
#define HWIO_GCC_SYS_NOC_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                               0x1
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_BMSK                                                                  0x1
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_SHFT                                                                    0
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                           0x1

#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x413c)
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x413c)
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x413c)
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_RMSK                                                             0x81f0000d
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_POR                                                              0x80000000
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_ADDR)
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_IN)
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_CLK_OFF_SHFT                                                             31
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_IGNORE_ALL_ARES_BMSK                                              0x1000000
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_IGNORE_ALL_ARES_SHFT                                                     24
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                            0x800000
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                  23
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_CLK_DIS_BMSK                                                       0x400000
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_CLK_DIS_SHFT                                                             22
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                            0x200000
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                  21
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                           0x100000
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                 20
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_SW_ONLY_EN_BMSK                                                         0x8
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_SW_ONLY_EN_SHFT                                                           3
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_CLK_ARES_SHFT                                                             2
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_CLK_ARES_NO_RESET_FVAL                                                  0x0
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_CLK_ARES_RESET_FVAL                                                     0x1
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_CLK_ENABLE_SHFT                                                           0
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_SYS_NOC_THROTTLE_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x4140)
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4140)
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4140)
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_RMSK                                                                  0x81f0000f
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_POR                                                                   0x00000001
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_ATTR                                                                               0x3
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_ADDR)
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_OFF_SHFT                                                                  31
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_IGNORE_ALL_ARES_BMSK                                                   0x1000000
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_IGNORE_ALL_ARES_SHFT                                                          24
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                 0x800000
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                       23
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_DIS_BMSK                                                            0x400000
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_DIS_SHFT                                                                  22
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                 0x200000
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                       21
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                0x100000
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                      20
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_SW_ONLY_EN_BMSK                                                              0x8
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_SW_ONLY_EN_SHFT                                                                3
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_ARES_SHFT                                                                  2
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_ARES_NO_RESET_FVAL                                                       0x0
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_ARES_RESET_FVAL                                                          0x1
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_HW_CTL_BMSK                                                                  0x2
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_HW_CTL_SHFT                                                                    1
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_HW_CTL_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_HW_CTL_ENABLE_FVAL                                                           0x1
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_ENABLE_SHFT                                                                0
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_ENABLE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_SYS_NOC_AHB_CFG_CBCR_CLK_ENABLE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_SYS_NOC_AT_CBCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x4144)
#define HWIO_GCC_SYS_NOC_AT_CBCR_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4144)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4144)
#define HWIO_GCC_SYS_NOC_AT_CBCR_RMSK                                                                       0x81f0000f
#define HWIO_GCC_SYS_NOC_AT_CBCR_POR                                                                        0x80000000
#define HWIO_GCC_SYS_NOC_AT_CBCR_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_SYS_NOC_AT_CBCR_ATTR                                                                                    0x3
#define HWIO_GCC_SYS_NOC_AT_CBCR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR)
#define HWIO_GCC_SYS_NOC_AT_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AT_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_OFF_BMSK                                                               0x80000000
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_OFF_SHFT                                                                       31
#define HWIO_GCC_SYS_NOC_AT_CBCR_IGNORE_ALL_ARES_BMSK                                                        0x1000000
#define HWIO_GCC_SYS_NOC_AT_CBCR_IGNORE_ALL_ARES_SHFT                                                               24
#define HWIO_GCC_SYS_NOC_AT_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                      0x800000
#define HWIO_GCC_SYS_NOC_AT_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                            23
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_DIS_BMSK                                                                 0x400000
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_DIS_SHFT                                                                       22
#define HWIO_GCC_SYS_NOC_AT_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                      0x200000
#define HWIO_GCC_SYS_NOC_AT_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                            21
#define HWIO_GCC_SYS_NOC_AT_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                     0x100000
#define HWIO_GCC_SYS_NOC_AT_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                           20
#define HWIO_GCC_SYS_NOC_AT_CBCR_SW_ONLY_EN_BMSK                                                                   0x8
#define HWIO_GCC_SYS_NOC_AT_CBCR_SW_ONLY_EN_SHFT                                                                     3
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ARES_BMSK                                                                     0x4
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ARES_SHFT                                                                       2
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ARES_NO_RESET_FVAL                                                            0x0
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ARES_RESET_FVAL                                                               0x1
#define HWIO_GCC_SYS_NOC_AT_CBCR_HW_CTL_BMSK                                                                       0x2
#define HWIO_GCC_SYS_NOC_AT_CBCR_HW_CTL_SHFT                                                                         1
#define HWIO_GCC_SYS_NOC_AT_CBCR_HW_CTL_DISABLE_FVAL                                                               0x0
#define HWIO_GCC_SYS_NOC_AT_CBCR_HW_CTL_ENABLE_FVAL                                                                0x1
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_BMSK                                                                   0x1
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_SHFT                                                                     0
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_SYS_NOC_CMD_RCGR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x4148)
#define HWIO_GCC_SYS_NOC_CMD_RCGR_PHYS                                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4148)
#define HWIO_GCC_SYS_NOC_CMD_RCGR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4148)
#define HWIO_GCC_SYS_NOC_CMD_RCGR_RMSK                                                                      0x80000013
#define HWIO_GCC_SYS_NOC_CMD_RCGR_POR                                                                       0x00000000
#define HWIO_GCC_SYS_NOC_CMD_RCGR_POR_RMSK                                                                  0xffffffff
#define HWIO_GCC_SYS_NOC_CMD_RCGR_ATTR                                                                                   0x3
#define HWIO_GCC_SYS_NOC_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_CMD_RCGR_ADDR)
#define HWIO_GCC_SYS_NOC_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_CMD_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_CMD_RCGR_IN)
#define HWIO_GCC_SYS_NOC_CMD_RCGR_ROOT_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_SYS_NOC_CMD_RCGR_ROOT_OFF_SHFT                                                                     31
#define HWIO_GCC_SYS_NOC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                             0x10
#define HWIO_GCC_SYS_NOC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                                4
#define HWIO_GCC_SYS_NOC_CMD_RCGR_ROOT_EN_BMSK                                                                     0x2
#define HWIO_GCC_SYS_NOC_CMD_RCGR_ROOT_EN_SHFT                                                                       1
#define HWIO_GCC_SYS_NOC_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_SYS_NOC_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                              0x1
#define HWIO_GCC_SYS_NOC_CMD_RCGR_UPDATE_BMSK                                                                      0x1
#define HWIO_GCC_SYS_NOC_CMD_RCGR_UPDATE_SHFT                                                                        0
#define HWIO_GCC_SYS_NOC_CMD_RCGR_UPDATE_DISABLE_FVAL                                                              0x0
#define HWIO_GCC_SYS_NOC_CMD_RCGR_UPDATE_ENABLE_FVAL                                                               0x1

#define HWIO_GCC_SYS_NOC_CFG_RCGR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x414c)
#define HWIO_GCC_SYS_NOC_CFG_RCGR_PHYS                                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x414c)
#define HWIO_GCC_SYS_NOC_CFG_RCGR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x414c)
#define HWIO_GCC_SYS_NOC_CFG_RCGR_RMSK                                                                        0x11071f
#define HWIO_GCC_SYS_NOC_CFG_RCGR_POR                                                                       0x00100000
#define HWIO_GCC_SYS_NOC_CFG_RCGR_POR_RMSK                                                                  0xffffffff
#define HWIO_GCC_SYS_NOC_CFG_RCGR_ATTR                                                                                   0x3
#define HWIO_GCC_SYS_NOC_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_CFG_RCGR_ADDR)
#define HWIO_GCC_SYS_NOC_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_CFG_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_CFG_RCGR_IN)
#define HWIO_GCC_SYS_NOC_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                         0x100000
#define HWIO_GCC_SYS_NOC_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                               20
#define HWIO_GCC_SYS_NOC_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_SYS_NOC_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_SYS_NOC_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                         0x10000
#define HWIO_GCC_SYS_NOC_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                              16
#define HWIO_GCC_SYS_NOC_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                             0x0
#define HWIO_GCC_SYS_NOC_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                            0x1
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_SEL_BMSK                                                                   0x700
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_SEL_SHFT                                                                       8
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                                0x0
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                                0x1
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                                0x2
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                                0x3
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                                0x4
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                                0x5
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                                0x6
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                                0x7
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_BMSK                                                                    0x1f
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_SHFT                                                                       0
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                              0x0
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                                0x1
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                              0x2
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                                0x3
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                              0x4
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                                0x5
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                              0x6
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                                0x7
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                              0x8
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                                0x9
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                              0xa
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                                0xb
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                              0xc
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                                0xd
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                              0xe
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                                0xf
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                             0x10
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                               0x11
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                             0x12
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                              0x13
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                            0x14
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                              0x15
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                            0x16
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                              0x17
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                            0x18
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                              0x19
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                            0x1a
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                              0x1b
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                            0x1c
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                              0x1d
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                            0x1e
#define HWIO_GCC_SYS_NOC_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x4164)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4164)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4164)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_POR                                                        0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_ATTR                                                                    0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_SEL_SHFT                                                        8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_SHFT                                                        0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF0_DFSR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x4168)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4168)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4168)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_POR                                                        0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_ATTR                                                                    0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_SEL_SHFT                                                        8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_SHFT                                                        0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF1_DFSR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x416c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x416c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x416c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_POR                                                        0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_ATTR                                                                    0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_SEL_SHFT                                                        8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_SHFT                                                        0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF2_DFSR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x4170)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4170)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4170)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_POR                                                        0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_ATTR                                                                    0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_SEL_SHFT                                                        8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_SHFT                                                        0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF3_DFSR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x4174)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4174)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4174)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_POR                                                        0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_ATTR                                                                    0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_SEL_SHFT                                                        8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_SHFT                                                        0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF4_DFSR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x4178)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4178)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4178)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_POR                                                        0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_ATTR                                                                    0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_SEL_SHFT                                                        8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_SHFT                                                        0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF5_DFSR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x417c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x417c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x417c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_POR                                                        0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_ATTR                                                                    0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_SEL_SHFT                                                        8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_SHFT                                                        0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF6_DFSR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x4180)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4180)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4180)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_POR                                                        0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_ATTR                                                                    0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_SEL_SHFT                                                        8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_SHFT                                                        0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF7_DFSR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x4184)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4184)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4184)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_POR                                                        0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_ATTR                                                                    0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_SEL_SHFT                                                        8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_SHFT                                                        0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF8_DFSR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x4188)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4188)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4188)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_RMSK                                                            0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_POR                                                        0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_ATTR                                                                    0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_SEL_SHFT                                                        8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_SHFT                                                        0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF9_DFSR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x418c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x418c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x418c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF10_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x4190)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4190)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4190)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF11_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x4194)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4194)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4194)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF12_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x4198)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4198)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4198)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF13_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x419c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x419c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x419c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF14_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x41a0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x41a0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x41a0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_PERF15_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x4274)
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4274)
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4274)
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_RMSK                                                                        0x1
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_POR                                                                  0x00000000
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_ATTR                                                                              0x3
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                               0
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_SYS_NOC_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x427c)
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x427c)
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x427c)
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_RMSK                                                                   0x81f0000f
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_POR                                                                    0x00000001
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_ATTR                                                                                0x3
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_SF_AXI_CBCR_ADDR)
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_SF_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_SF_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_SF_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_SF_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_OFF_SHFT                                                                   31
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                                    0x1000000
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                           24
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                  0x800000
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                        23
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_DIS_BMSK                                                             0x400000
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_DIS_SHFT                                                                   22
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                  0x200000
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                        21
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                 0x100000
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                       20
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_SW_ONLY_EN_BMSK                                                               0x8
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_SW_ONLY_EN_SHFT                                                                 3
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_ARES_SHFT                                                                   2
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                        0x0
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_ARES_RESET_FVAL                                                           0x1
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_HW_CTL_BMSK                                                                   0x2
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_HW_CTL_SHFT                                                                     1
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                            0x1
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_ENABLE_SHFT                                                                 0
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_SYS_NOC_SF_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x4280)
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4280)
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4280)
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_POR                                                                0x00000000
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ATTR                                                                            0x3
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ADDR)
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_IN)
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                              31
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                         4
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ROOT_EN_SHFT                                                                1
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_UPDATE_SHFT                                                                 0
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_UPDATE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_SYS_NOC_SF_AXI_CMD_RCGR_UPDATE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x4284)
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4284)
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4284)
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_RMSK                                                                 0x11071f
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_POR                                                                0x00100000
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_ATTR                                                                            0x3
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_ADDR)
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_IN)
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                  0x100000
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                        20
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                               0x0
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                                0x1
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                  0x10000
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                       16
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                      0x0
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                     0x1
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_SEL_SHFT                                                                8
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                         0x0
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                         0x1
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                         0x2
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                         0x3
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                         0x4
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                         0x5
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                         0x6
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                         0x7
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_SHFT                                                                0
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                       0x0
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                         0x1
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                       0x2
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                         0x3
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                       0x4
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                         0x5
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                       0x6
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                         0x7
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                       0x8
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                         0x9
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                       0xa
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                         0xb
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                       0xc
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                         0xd
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                       0xe
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                         0xf
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                      0x10
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                        0x11
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                      0x12
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                       0x13
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                     0x14
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                       0x15
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                     0x16
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                       0x17
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                     0x18
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                       0x19
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                     0x1a
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                       0x1b
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                     0x1c
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                       0x1d
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                     0x1e
#define HWIO_GCC_SYS_NOC_SF_AXI_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                       0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x429c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x429c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x429c)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF0_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x42a0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42a0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42a0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF1_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x42a4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42a4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42a4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF2_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x42a8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42a8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42a8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF3_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x42ac)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42ac)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42ac)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF4_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x42b0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42b0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42b0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF5_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x42b4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42b4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42b4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF6_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x42b8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42b8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42b8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF7_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x42bc)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42bc)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42bc)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF8_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x42c0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42c0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42c0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF9_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x42c4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42c4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42c4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_POR                                                0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_ATTR                                                            0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_SEL_SHFT                                                8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_SEL_SRC0_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_SEL_SRC1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_SEL_SRC2_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_SEL_SRC3_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_SEL_SRC4_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_SEL_SRC5_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_SEL_SRC6_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_SEL_SRC7_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_SHFT                                                0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_BYPASS_FVAL                                       0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV1_5_FVAL                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV2_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV2_5_FVAL                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV3_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV3_5_FVAL                                       0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV4_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV4_5_FVAL                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV5_FVAL                                         0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV5_5_FVAL                                       0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV6_FVAL                                         0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV6_5_FVAL                                       0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV7_FVAL                                         0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV7_5_FVAL                                       0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV8_FVAL                                         0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV8_5_FVAL                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV9_FVAL                                        0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV9_5_FVAL                                      0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV10_FVAL                                       0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV10_5_FVAL                                     0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV11_FVAL                                       0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV11_5_FVAL                                     0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV12_FVAL                                       0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV12_5_FVAL                                     0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV13_FVAL                                       0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV13_5_FVAL                                     0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV14_FVAL                                       0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV14_5_FVAL                                     0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV15_FVAL                                       0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV15_5_FVAL                                     0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF10_DFSR_SRC_DIV_DIV16_FVAL                                       0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x42c8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42c8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42c8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_POR                                                0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_ATTR                                                            0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_SEL_SHFT                                                8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_SEL_SRC0_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_SEL_SRC1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_SEL_SRC2_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_SEL_SRC3_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_SEL_SRC4_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_SEL_SRC5_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_SEL_SRC6_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_SEL_SRC7_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_SHFT                                                0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_BYPASS_FVAL                                       0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV1_5_FVAL                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV2_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV2_5_FVAL                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV3_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV3_5_FVAL                                       0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV4_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV4_5_FVAL                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV5_FVAL                                         0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV5_5_FVAL                                       0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV6_FVAL                                         0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV6_5_FVAL                                       0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV7_FVAL                                         0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV7_5_FVAL                                       0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV8_FVAL                                         0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV8_5_FVAL                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV9_FVAL                                        0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV9_5_FVAL                                      0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV10_FVAL                                       0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV10_5_FVAL                                     0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV11_FVAL                                       0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV11_5_FVAL                                     0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV12_FVAL                                       0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV12_5_FVAL                                     0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV13_FVAL                                       0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV13_5_FVAL                                     0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV14_FVAL                                       0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV14_5_FVAL                                     0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV15_FVAL                                       0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV15_5_FVAL                                     0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF11_DFSR_SRC_DIV_DIV16_FVAL                                       0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x42cc)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42cc)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42cc)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_POR                                                0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_ATTR                                                            0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_SEL_SHFT                                                8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_SEL_SRC0_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_SEL_SRC1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_SEL_SRC2_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_SEL_SRC3_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_SEL_SRC4_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_SEL_SRC5_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_SEL_SRC6_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_SEL_SRC7_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_SHFT                                                0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_BYPASS_FVAL                                       0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV1_5_FVAL                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV2_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV2_5_FVAL                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV3_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV3_5_FVAL                                       0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV4_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV4_5_FVAL                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV5_FVAL                                         0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV5_5_FVAL                                       0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV6_FVAL                                         0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV6_5_FVAL                                       0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV7_FVAL                                         0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV7_5_FVAL                                       0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV8_FVAL                                         0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV8_5_FVAL                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV9_FVAL                                        0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV9_5_FVAL                                      0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV10_FVAL                                       0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV10_5_FVAL                                     0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV11_FVAL                                       0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV11_5_FVAL                                     0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV12_FVAL                                       0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV12_5_FVAL                                     0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV13_FVAL                                       0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV13_5_FVAL                                     0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV14_FVAL                                       0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV14_5_FVAL                                     0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV15_FVAL                                       0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV15_5_FVAL                                     0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF12_DFSR_SRC_DIV_DIV16_FVAL                                       0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x42d0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42d0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42d0)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_POR                                                0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_ATTR                                                            0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_SEL_SHFT                                                8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_SEL_SRC0_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_SEL_SRC1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_SEL_SRC2_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_SEL_SRC3_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_SEL_SRC4_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_SEL_SRC5_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_SEL_SRC6_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_SEL_SRC7_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_SHFT                                                0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_BYPASS_FVAL                                       0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV1_5_FVAL                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV2_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV2_5_FVAL                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV3_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV3_5_FVAL                                       0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV4_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV4_5_FVAL                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV5_FVAL                                         0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV5_5_FVAL                                       0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV6_FVAL                                         0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV6_5_FVAL                                       0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV7_FVAL                                         0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV7_5_FVAL                                       0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV8_FVAL                                         0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV8_5_FVAL                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV9_FVAL                                        0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV9_5_FVAL                                      0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV10_FVAL                                       0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV10_5_FVAL                                     0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV11_FVAL                                       0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV11_5_FVAL                                     0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV12_FVAL                                       0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV12_5_FVAL                                     0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV13_FVAL                                       0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV13_5_FVAL                                     0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV14_FVAL                                       0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV14_5_FVAL                                     0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV15_FVAL                                       0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV15_5_FVAL                                     0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF13_DFSR_SRC_DIV_DIV16_FVAL                                       0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x42d4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42d4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42d4)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_POR                                                0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_ATTR                                                            0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_SEL_SHFT                                                8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_SEL_SRC0_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_SEL_SRC1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_SEL_SRC2_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_SEL_SRC3_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_SEL_SRC4_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_SEL_SRC5_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_SEL_SRC6_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_SEL_SRC7_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_SHFT                                                0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_BYPASS_FVAL                                       0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV1_5_FVAL                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV2_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV2_5_FVAL                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV3_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV3_5_FVAL                                       0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV4_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV4_5_FVAL                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV5_FVAL                                         0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV5_5_FVAL                                       0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV6_FVAL                                         0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV6_5_FVAL                                       0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV7_FVAL                                         0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV7_5_FVAL                                       0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV8_FVAL                                         0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV8_5_FVAL                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV9_FVAL                                        0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV9_5_FVAL                                      0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV10_FVAL                                       0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV10_5_FVAL                                     0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV11_FVAL                                       0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV11_5_FVAL                                     0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV12_FVAL                                       0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV12_5_FVAL                                     0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV13_FVAL                                       0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV13_5_FVAL                                     0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV14_FVAL                                       0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV14_5_FVAL                                     0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV15_FVAL                                       0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV15_5_FVAL                                     0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF14_DFSR_SRC_DIV_DIV16_FVAL                                       0x1f

#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x42d8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x42d8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x42d8)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_RMSK                                                    0x71f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_POR                                                0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_ATTR                                                            0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_SEL_SHFT                                                8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_SEL_SRC0_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_SEL_SRC1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_SEL_SRC2_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_SEL_SRC3_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_SEL_SRC4_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_SEL_SRC5_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_SEL_SRC6_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_SEL_SRC7_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_SHFT                                                0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_BYPASS_FVAL                                       0x0
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV1_FVAL                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV1_5_FVAL                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV2_FVAL                                         0x3
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV2_5_FVAL                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV3_FVAL                                         0x5
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV3_5_FVAL                                       0x6
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV4_FVAL                                         0x7
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV4_5_FVAL                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV5_FVAL                                         0x9
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV5_5_FVAL                                       0xa
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV6_FVAL                                         0xb
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV6_5_FVAL                                       0xc
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV7_FVAL                                         0xd
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV7_5_FVAL                                       0xe
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV8_FVAL                                         0xf
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV8_5_FVAL                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV9_FVAL                                        0x11
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV9_5_FVAL                                      0x12
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV10_FVAL                                       0x13
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV10_5_FVAL                                     0x14
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV11_FVAL                                       0x15
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV11_5_FVAL                                     0x16
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV12_FVAL                                       0x17
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV12_5_FVAL                                     0x18
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV13_FVAL                                       0x19
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV13_5_FVAL                                     0x1a
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV14_FVAL                                       0x1b
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV14_5_FVAL                                     0x1c
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV15_FVAL                                       0x1d
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV15_5_FVAL                                     0x1e
#define HWIO_GCC_RPMH_SYS_NOC_SYS_NOC_SF_AXI_PERF15_DFSR_SRC_DIV_DIV16_FVAL                                       0x1f

#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x43ac)
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x43ac)
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x43ac)
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_RMSK                                                                     0x1
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_POR                                                               0x00000000
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_ATTR                                                                           0x3
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                            0
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_SYS_NOC_SF_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x43b0)
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x43b0)
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x43b0)
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_RMSK                                                               0x1
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_POR                                                         0x00000000
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_ATTR                                                                     0x3
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                      0
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_SYS_NOC_LPASS_SF_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xc424)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc424)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc424)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF0_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xc428)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc428)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc428)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF1_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xc42c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc42c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc42c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF2_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xc430)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc430)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc430)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF3_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xc434)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc434)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc434)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF4_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xc438)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc438)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc438)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF5_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xc43c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc43c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc43c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF6_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xc440)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc440)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc440)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF7_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xc444)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc444)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc444)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF8_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xc448)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc448)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc448)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_RMSK                                                           0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_POR                                                       0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_ATTR                                                                   0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_SEL_SHFT                                                       8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_SHFT                                                       0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF9_DFSR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc44c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc44c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc44c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF10_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc450)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc450)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc450)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF11_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc454)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc454)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc454)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF12_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc458)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc458)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc458)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF13_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc45c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc45c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc45c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF14_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc460)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc460)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc460)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_STM_PERF15_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc694)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc694)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc694)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF0_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc698)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc698)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc698)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF1_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc69c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc69c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc69c)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF2_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc6a0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6a0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6a0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF3_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc6a4)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6a4)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6a4)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF4_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc6a8)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6a8)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6a8)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF5_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc6ac)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6ac)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6ac)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF6_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc6b0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6b0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6b0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF7_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc6b4)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6b4)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6b4)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF8_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xc6b8)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6b8)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6b8)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF9_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0xc6bc)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6bc)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6bc)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_POR                                                     0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_ATTR                                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_SEL_SHFT                                                     8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_SHFT                                                     0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF10_DFSR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0xc6c0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6c0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6c0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_POR                                                     0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_ATTR                                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_SEL_SHFT                                                     8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_SHFT                                                     0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF11_DFSR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0xc6c4)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6c4)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6c4)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_POR                                                     0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_ATTR                                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_SEL_SHFT                                                     8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_SHFT                                                     0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF12_DFSR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0xc6c8)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6c8)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6c8)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_POR                                                     0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_ATTR                                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_SEL_SHFT                                                     8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_SHFT                                                     0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF13_DFSR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0xc6cc)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6cc)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6cc)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_POR                                                     0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_ATTR                                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_SEL_SHFT                                                     8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_SHFT                                                     0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF14_DFSR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0xc6d0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xc6d0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xc6d0)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_POR                                                     0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_ATTR                                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_SEL_SHFT                                                     8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_SHFT                                                     0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_RPMH_SYS_NOC_QDSS_TRIG_PERF15_DFSR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_USB30_PRIM_BCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0xf000)
#define HWIO_GCC_USB30_PRIM_BCR_PHYS                                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf000)
#define HWIO_GCC_USB30_PRIM_BCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf000)
#define HWIO_GCC_USB30_PRIM_BCR_RMSK                                                                               0x1
#define HWIO_GCC_USB30_PRIM_BCR_POR                                                                         0x00000000
#define HWIO_GCC_USB30_PRIM_BCR_POR_RMSK                                                                    0xffffffff
#define HWIO_GCC_USB30_PRIM_BCR_ATTR                                                                                     0x3
#define HWIO_GCC_USB30_PRIM_BCR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_BCR_ADDR)
#define HWIO_GCC_USB30_PRIM_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_BCR_IN)
#define HWIO_GCC_USB30_PRIM_BCR_BLK_ARES_BMSK                                                                      0x1
#define HWIO_GCC_USB30_PRIM_BCR_BLK_ARES_SHFT                                                                        0
#define HWIO_GCC_USB30_PRIM_BCR_BLK_ARES_DISABLE_FVAL                                                              0x0
#define HWIO_GCC_USB30_PRIM_BCR_BLK_ARES_ENABLE_FVAL                                                               0x1

#define HWIO_GCC_USB30_PRIM_GDSCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xf004)
#define HWIO_GCC_USB30_PRIM_GDSCR_PHYS                                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf004)
#define HWIO_GCC_USB30_PRIM_GDSCR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf004)
#define HWIO_GCC_USB30_PRIM_GDSCR_RMSK                                                                      0xf8ffffff
#define HWIO_GCC_USB30_PRIM_GDSCR_POR                                                                       0x0022f001
#define HWIO_GCC_USB30_PRIM_GDSCR_POR_RMSK                                                                  0xffffffff
#define HWIO_GCC_USB30_PRIM_GDSCR_ATTR                                                                                   0x3
#define HWIO_GCC_USB30_PRIM_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_GDSCR_ADDR)
#define HWIO_GCC_USB30_PRIM_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_GDSCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_GDSCR_IN)
#define HWIO_GCC_USB30_PRIM_GDSCR_PWR_ON_BMSK                                                               0x80000000
#define HWIO_GCC_USB30_PRIM_GDSCR_PWR_ON_SHFT                                                                       31
#define HWIO_GCC_USB30_PRIM_GDSCR_GDSC_STATE_BMSK                                                           0x78000000
#define HWIO_GCC_USB30_PRIM_GDSCR_GDSC_STATE_SHFT                                                                   27
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_REST_WAIT_BMSK                                                           0xf00000
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_REST_WAIT_SHFT                                                                 20
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_FEW_WAIT_BMSK                                                             0xf0000
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_FEW_WAIT_SHFT                                                                  16
#define HWIO_GCC_USB30_PRIM_GDSCR_CLK_DIS_WAIT_BMSK                                                             0xf000
#define HWIO_GCC_USB30_PRIM_GDSCR_CLK_DIS_WAIT_SHFT                                                                 12
#define HWIO_GCC_USB30_PRIM_GDSCR_RETAIN_FF_ENABLE_BMSK                                                          0x800
#define HWIO_GCC_USB30_PRIM_GDSCR_RETAIN_FF_ENABLE_SHFT                                                             11
#define HWIO_GCC_USB30_PRIM_GDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB30_PRIM_GDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_RESTORE_BMSK                                                                   0x400
#define HWIO_GCC_USB30_PRIM_GDSCR_RESTORE_SHFT                                                                      10
#define HWIO_GCC_USB30_PRIM_GDSCR_RESTORE_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB30_PRIM_GDSCR_RESTORE_ENABLE_FVAL                                                              0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_SAVE_BMSK                                                                      0x200
#define HWIO_GCC_USB30_PRIM_GDSCR_SAVE_SHFT                                                                          9
#define HWIO_GCC_USB30_PRIM_GDSCR_SAVE_DISABLE_FVAL                                                                0x0
#define HWIO_GCC_USB30_PRIM_GDSCR_SAVE_ENABLE_FVAL                                                                 0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_RETAIN_BMSK                                                                    0x100
#define HWIO_GCC_USB30_PRIM_GDSCR_RETAIN_SHFT                                                                        8
#define HWIO_GCC_USB30_PRIM_GDSCR_RETAIN_DISABLE_FVAL                                                              0x0
#define HWIO_GCC_USB30_PRIM_GDSCR_RETAIN_ENABLE_FVAL                                                               0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_REST_BMSK                                                                    0x80
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_REST_SHFT                                                                       7
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_REST_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_REST_ENABLE_FVAL                                                              0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_FEW_BMSK                                                                     0x40
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_FEW_SHFT                                                                        6
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_FEW_DISABLE_FVAL                                                              0x0
#define HWIO_GCC_USB30_PRIM_GDSCR_EN_FEW_ENABLE_FVAL                                                               0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_CLAMP_IO_BMSK                                                                   0x20
#define HWIO_GCC_USB30_PRIM_GDSCR_CLAMP_IO_SHFT                                                                      5
#define HWIO_GCC_USB30_PRIM_GDSCR_CLAMP_IO_DISABLE_FVAL                                                            0x0
#define HWIO_GCC_USB30_PRIM_GDSCR_CLAMP_IO_ENABLE_FVAL                                                             0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_CLK_DISABLE_BMSK                                                                0x10
#define HWIO_GCC_USB30_PRIM_GDSCR_CLK_DISABLE_SHFT                                                                   4
#define HWIO_GCC_USB30_PRIM_GDSCR_CLK_DISABLE_CLK_NOT_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB30_PRIM_GDSCR_CLK_DISABLE_CLK_IS_DISABLE_FVAL                                                  0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_PD_ARES_BMSK                                                                     0x8
#define HWIO_GCC_USB30_PRIM_GDSCR_PD_ARES_SHFT                                                                       3
#define HWIO_GCC_USB30_PRIM_GDSCR_PD_ARES_NO_RESET_FVAL                                                            0x0
#define HWIO_GCC_USB30_PRIM_GDSCR_PD_ARES_RESET_FVAL                                                               0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_SW_OVERRIDE_BMSK                                                                 0x4
#define HWIO_GCC_USB30_PRIM_GDSCR_SW_OVERRIDE_SHFT                                                                   2
#define HWIO_GCC_USB30_PRIM_GDSCR_SW_OVERRIDE_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB30_PRIM_GDSCR_SW_OVERRIDE_ENABLE_FVAL                                                          0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_HW_CONTROL_BMSK                                                                  0x2
#define HWIO_GCC_USB30_PRIM_GDSCR_HW_CONTROL_SHFT                                                                    1
#define HWIO_GCC_USB30_PRIM_GDSCR_HW_CONTROL_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_USB30_PRIM_GDSCR_HW_CONTROL_ENABLE_FVAL                                                           0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_SW_COLLAPSE_BMSK                                                                 0x1
#define HWIO_GCC_USB30_PRIM_GDSCR_SW_COLLAPSE_SHFT                                                                   0
#define HWIO_GCC_USB30_PRIM_GDSCR_SW_COLLAPSE_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB30_PRIM_GDSCR_SW_COLLAPSE_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0xf008)
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf008)
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf008)
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_RMSK                                                                  0xffffffff
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_POR                                                                   0x00088000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_ATTR                                                                               0x3
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_CFG_GDSCR_ADDR)
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_CFG_GDSCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_CFG_GDSCR_IN)
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                               0xf0000000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                                       28
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                               0xc000000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                                      26
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                                0x2000000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                                       25
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                                 0x1000000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                                        24
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                          0xf00000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                                20
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                             0x80000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                                  19
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                                 0x40000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                                      18
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                                 0x20000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                                      17
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                              0x10000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                                   16
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                             0x8000
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                                 15
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                            0x7800
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                                11
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                                    0x400
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                                       10
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                             0x200
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                                 9
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                             0x100
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                                 8
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                                 0x80
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                                    7
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                        0x60
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                           5
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                                  0x10
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                                     4
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                            0x8
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                              3
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                          0x4
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                            2
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                              0x2
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                                1
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                           0x1
#define HWIO_GCC_USB30_PRIM_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                             0

#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0xf00c)
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf00c)
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf00c)
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_RMSK                                                                    0x7ffff
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_POR                                                                  0x0002022a
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_ATTR                                                                              0x3
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_CFG2_GDSCR_ADDR)
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_CFG2_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_CFG2_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_CFG2_GDSCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_CFG2_GDSCR_IN)
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_GDSC_MEM_PWRUP_ACK_OVERRIDE_BMSK                                        0x40000
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_GDSC_MEM_PWRUP_ACK_OVERRIDE_SHFT                                             18
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_GDSC_PWRDWN_ENABLE_ACK_OVERRIDE_BMSK                                    0x20000
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_GDSC_PWRDWN_ENABLE_ACK_OVERRIDE_SHFT                                         17
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_GDSC_CLAMP_MEM_SW_BMSK                                                  0x10000
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_GDSC_CLAMP_MEM_SW_SHFT                                                       16
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_DLY_MEM_PWR_UP_BMSK                                                      0xf000
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_DLY_MEM_PWR_UP_SHFT                                                          12
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_DLY_DEASSERT_CLAMP_MEM_BMSK                                               0xf00
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_DLY_DEASSERT_CLAMP_MEM_SHFT                                                   8
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_DLY_ASSERT_CLAMP_MEM_BMSK                                                  0xf0
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_DLY_ASSERT_CLAMP_MEM_SHFT                                                     4
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_MEM_PWR_DWN_TIMEOUT_BMSK                                                    0xf
#define HWIO_GCC_USB30_PRIM_CFG2_GDSCR_MEM_PWR_DWN_TIMEOUT_SHFT                                                      0

#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0xf010)
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf010)
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf010)
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_RMSK                                                                0x81e07ffd
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_POR                                                                 0x80000220
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_ATTR                                                                             0x3
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_MASTER_CBCR_ADDR)
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_CBCR_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_OFF_SHFT                                                                31
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_IGNORE_ALL_ARES_BMSK                                                 0x1000000
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_IGNORE_ALL_ARES_SHFT                                                        24
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                               0x800000
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                     23
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_DIS_BMSK                                                          0x400000
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_DIS_SHFT                                                                22
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                               0x200000
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                     21
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      14
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                        0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    13
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                      0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   12
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_SHFT                                                                  8
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK0_FVAL                                                         0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK1_FVAL                                                         0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK2_FVAL                                                         0x2
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK3_FVAL                                                         0x3
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK4_FVAL                                                         0x4
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK5_FVAL                                                         0x5
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK6_FVAL                                                         0x6
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK7_FVAL                                                         0x7
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK8_FVAL                                                         0x8
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK9_FVAL                                                         0x9
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK10_FVAL                                                        0xa
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK11_FVAL                                                        0xb
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK12_FVAL                                                        0xc
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK13_FVAL                                                        0xd
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK14_FVAL                                                        0xe
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_WAKEUP_CLOCK15_FVAL                                                        0xf
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_SHFT                                                                   4
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK0_FVAL                                                          0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK1_FVAL                                                          0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK2_FVAL                                                          0x2
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK3_FVAL                                                          0x3
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK4_FVAL                                                          0x4
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK5_FVAL                                                          0x5
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK6_FVAL                                                          0x6
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK7_FVAL                                                          0x7
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK8_FVAL                                                          0x8
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK9_FVAL                                                          0x9
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK10_FVAL                                                         0xa
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK11_FVAL                                                         0xb
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK12_FVAL                                                         0xc
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK13_FVAL                                                         0xd
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK14_FVAL                                                         0xe
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SLEEP_CLOCK15_FVAL                                                         0xf
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SW_ONLY_EN_BMSK                                                            0x8
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_SW_ONLY_EN_SHFT                                                              3
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_ARES_SHFT                                                                2
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_ARES_NO_RESET_FVAL                                                     0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_ARES_RESET_FVAL                                                        0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_ENABLE_SHFT                                                              0
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CBCR_CLK_ENABLE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xf014)
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf014)
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf014)
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_RMSK                                                               0xfffffffe
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_POR                                                                0x00010000
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_ATTR                                                                            0x3
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_MASTER_SREGR_ADDR)
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_SREGR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_MASTER_SREGR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_SREGR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_SREGR_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                     0xff000000
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                             24
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                        0xff0000
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                              16
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                           0x8000
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                               15
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                    0x0
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                       0x1
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                            0x4000
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                14
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                               0x0
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                            0x1
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                           0x2000
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                               13
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                  0x0
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                     0x1
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                       0x1000
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                           12
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                 0x0
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                    0x1
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_MEM_CORE_ON_ACK_BMSK                                                    0x800
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_MEM_CORE_ON_ACK_SHFT                                                       11
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                  0x400
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                     10
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                           0x300
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                               8
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                    0x0
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                    0x1
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                    0x2
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                    0x3
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_MEM_CPH_ENABLE_BMSK                                                      0x80
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_MEM_CPH_ENABLE_SHFT                                                         7
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                0x1
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_FORCE_CLK_ON_BMSK                                                        0x40
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_FORCE_CLK_ON_SHFT                                                           6
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                0x0
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                            0x1
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                  0x20
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                     5
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                          0x0
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                     0x1
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_RST_SLP_STG_BMSK                                                      0x10
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_RST_SLP_STG_SHFT                                                         4
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                             0x0
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                0x1
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                     0x8
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                       3
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                          0x0
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                             0x1
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                0x4
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                  2
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL            0x0
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                    0x2
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                      1
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                              0x0
#define HWIO_GCC_USB30_PRIM_MASTER_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                               0x1

#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0xf018)
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf018)
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf018)
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_RMSK                                                                 0x81e0000d
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_POR                                                                  0x80000000
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_ATTR                                                                              0x3
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_SLEEP_CBCR_ADDR)
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_SLEEP_CBCR_IN)
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_OFF_SHFT                                                                 31
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_IGNORE_ALL_ARES_BMSK                                                  0x1000000
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_IGNORE_ALL_ARES_SHFT                                                         24
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                0x800000
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                      23
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_DIS_BMSK                                                           0x400000
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_DIS_SHFT                                                                 22
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                0x200000
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                      21
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_SW_ONLY_EN_BMSK                                                             0x8
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_SW_ONLY_EN_SHFT                                                               3
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_ARES_SHFT                                                                 2
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_ARES_NO_RESET_FVAL                                                      0x0
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_ARES_RESET_FVAL                                                         0x1
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                               0
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB30_PRIM_SLEEP_CBCR_CLK_ENABLE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0xf01c)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf01c)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf01c)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_RMSK                                                             0x81e0000d
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_POR                                                              0x80000000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_ADDR)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_IN)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                                             31
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_IGNORE_ALL_ARES_BMSK                                              0x1000000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_IGNORE_ALL_ARES_SHFT                                                     24
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                            0x800000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                  23
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_DIS_BMSK                                                       0x400000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_DIS_SHFT                                                             22
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                            0x200000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                  21
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_SW_ONLY_EN_BMSK                                                         0x8
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_SW_ONLY_EN_SHFT                                                           3
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_ARES_SHFT                                                             2
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_ARES_NO_RESET_FVAL                                                  0x0
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_ARES_RESET_FVAL                                                     0x1
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                                           0
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xf020)
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf020)
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf020)
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_RMSK                                                            0x800000f3
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_POR                                                             0x80000000
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ATTR                                                                         0x3
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ADDR)
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                           31
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                          0x80
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                             7
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                          0x40
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                             6
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                          0x20
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                             5
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      4
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                             1
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                    0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_UPDATE_SHFT                                                              0
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_UPDATE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CMD_RCGR_UPDATE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xf024)
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf024)
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf024)
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_RMSK                                                              0x10371f
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_POR                                                             0x00100000
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_ATTR                                                                         0x3
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_ADDR)
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_HW_CLK_CONTROL_BMSK                                               0x100000
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                     20
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                            0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                             0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_MODE_BMSK                                                           0x3000
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_MODE_SHFT                                                               12
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_MODE_BYPASS_FVAL                                                       0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_MODE_SWALLOW_FVAL                                                      0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                                    0x2
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                                  0x3
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                             8
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                      0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                      0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                      0x2
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                      0x3
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                      0x4
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                      0x5
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                      0x6
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                      0x7
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                             0
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                    0x0
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                      0x1
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                    0x2
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                      0x3
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                    0x4
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                      0x5
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                    0x6
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                      0x7
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                    0x8
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                      0x9
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                    0xa
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                      0xb
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                    0xc
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                      0xd
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                    0xe
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                      0xf
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                   0x10
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                     0x11
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                   0x12
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                    0x13
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                  0x14
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                    0x15
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                  0x16
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                    0x17
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                  0x18
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                    0x19
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                  0x1a
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                    0x1b
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                  0x1c
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                    0x1d
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                  0x1e
#define HWIO_GCC_USB30_PRIM_MASTER_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                    0x1f

#define HWIO_GCC_USB30_PRIM_MASTER_M_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xf028)
#define HWIO_GCC_USB30_PRIM_MASTER_M_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf028)
#define HWIO_GCC_USB30_PRIM_MASTER_M_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf028)
#define HWIO_GCC_USB30_PRIM_MASTER_M_RMSK                                                                         0xff
#define HWIO_GCC_USB30_PRIM_MASTER_M_POR                                                                    0x00000000
#define HWIO_GCC_USB30_PRIM_MASTER_M_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB30_PRIM_MASTER_M_ATTR                                                                                0x3
#define HWIO_GCC_USB30_PRIM_MASTER_M_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_MASTER_M_ADDR)
#define HWIO_GCC_USB30_PRIM_MASTER_M_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_M_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_M_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_MASTER_M_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_M_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_M_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_M_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_M_M_BMSK                                                                       0xff
#define HWIO_GCC_USB30_PRIM_MASTER_M_M_SHFT                                                                          0

#define HWIO_GCC_USB30_PRIM_MASTER_N_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xf02c)
#define HWIO_GCC_USB30_PRIM_MASTER_N_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf02c)
#define HWIO_GCC_USB30_PRIM_MASTER_N_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf02c)
#define HWIO_GCC_USB30_PRIM_MASTER_N_RMSK                                                                         0xff
#define HWIO_GCC_USB30_PRIM_MASTER_N_POR                                                                    0x00000000
#define HWIO_GCC_USB30_PRIM_MASTER_N_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB30_PRIM_MASTER_N_ATTR                                                                                0x3
#define HWIO_GCC_USB30_PRIM_MASTER_N_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_MASTER_N_ADDR)
#define HWIO_GCC_USB30_PRIM_MASTER_N_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_N_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_N_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_MASTER_N_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_N_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_N_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_N_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_N_NOT_N_MINUS_M_BMSK                                                           0xff
#define HWIO_GCC_USB30_PRIM_MASTER_N_NOT_N_MINUS_M_SHFT                                                              0

#define HWIO_GCC_USB30_PRIM_MASTER_D_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xf030)
#define HWIO_GCC_USB30_PRIM_MASTER_D_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf030)
#define HWIO_GCC_USB30_PRIM_MASTER_D_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf030)
#define HWIO_GCC_USB30_PRIM_MASTER_D_RMSK                                                                         0xff
#define HWIO_GCC_USB30_PRIM_MASTER_D_POR                                                                    0x00000000
#define HWIO_GCC_USB30_PRIM_MASTER_D_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB30_PRIM_MASTER_D_ATTR                                                                                0x3
#define HWIO_GCC_USB30_PRIM_MASTER_D_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_MASTER_D_ADDR)
#define HWIO_GCC_USB30_PRIM_MASTER_D_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_MASTER_D_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MASTER_D_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_MASTER_D_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MASTER_D_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MASTER_D_ADDR,m,v,HWIO_GCC_USB30_PRIM_MASTER_D_IN)
#define HWIO_GCC_USB30_PRIM_MASTER_D_NOT_2D_BMSK                                                                  0xff
#define HWIO_GCC_USB30_PRIM_MASTER_D_NOT_2D_SHFT                                                                     0

#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0xf038)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf038)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf038)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_POR                                                          0x80000000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ATTR                                                                      0x3
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ADDR)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_IN)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ROOT_OFF_SHFT                                                        31
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   4
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ROOT_EN_SHFT                                                          1
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                0x0
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_UPDATE_SHFT                                                           0
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_UPDATE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CMD_RCGR_UPDATE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0xf03c)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf03c)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf03c)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_RMSK                                                           0x11071f
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_POR                                                          0x00100000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_ATTR                                                                      0x3
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_ADDR)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_IN)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                            0x100000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                  20
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                         0x0
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                          0x1
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_BMSK                                            0x10000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                 16
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                0x0
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                               0x1
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_SEL_SHFT                                                          8
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                   0x0
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                   0x1
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                   0x2
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                   0x3
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                   0x4
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                   0x5
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                   0x6
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                   0x7
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_SHFT                                                          0
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                 0x0
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                   0x1
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                 0x2
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                   0x3
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                 0x4
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                   0x5
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                 0x6
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                   0x7
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                 0x8
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                   0x9
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                 0xa
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                   0xb
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                 0xc
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                   0xd
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                 0xe
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                   0xf
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                0x10
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                  0x11
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                0x12
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                 0x13
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                               0x14
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                 0x15
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                               0x16
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                 0x17
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                               0x18
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                 0x19
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                               0x1a
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                 0x1b
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                               0x1c
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                 0x1d
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                               0x1e
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                 0x1f

#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0xf050)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf050)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf050)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_RMSK                                                           0xf
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_POR                                                     0x00000000
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_ATTR                                                                 0x3
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_IN                    \
                in_dword(HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_ADDR)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_ADDR, m)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_ADDR,v)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_ADDR,m,v,HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_IN)
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_CLK_DIV_BMSK                                                   0xf
#define HWIO_GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CDIVR_CLK_DIV_SHFT                                                     0

#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0xf054)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf054)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf054)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_RMSK                                                                0x81e0000d
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_POR                                                                 0x80000000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_ATTR                                                                             0x3
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_IN                    \
                in_dword(HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_ADDR)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_IN)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_OFF_SHFT                                                                31
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_IGNORE_ALL_ARES_BMSK                                                 0x1000000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_IGNORE_ALL_ARES_SHFT                                                        24
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                               0x800000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                     23
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_DIS_BMSK                                                          0x400000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_DIS_SHFT                                                                22
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                               0x200000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                     21
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_SW_ONLY_EN_BMSK                                                            0x8
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_SW_ONLY_EN_SHFT                                                              3
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_ARES_SHFT                                                                2
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_ARES_NO_RESET_FVAL                                                     0x0
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_ARES_RESET_FVAL                                                        0x1
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                              0
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CBCR_CLK_ENABLE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xf058)
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf058)
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf058)
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_RMSK                                                            0x81e0000d
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_POR                                                             0x80000000
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_ATTR                                                                         0x3
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_IN                    \
                in_dword(HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_ADDR)
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_IN)
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_OFF_SHFT                                                            31
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_IGNORE_ALL_ARES_BMSK                                             0x1000000
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_IGNORE_ALL_ARES_SHFT                                                    24
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                           0x800000
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                 23
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_DIS_BMSK                                                      0x400000
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_DIS_SHFT                                                            22
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                           0x200000
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                 21
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_SW_ONLY_EN_BMSK                                                        0x8
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_SW_ONLY_EN_SHFT                                                          3
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_ARES_SHFT                                                            2
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_ARES_NO_RESET_FVAL                                                 0x0
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_ARES_RESET_FVAL                                                    0x1
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_ENABLE_SHFT                                                          0
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_USB3_PRIM_PHY_COM_AUX_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xf05c)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf05c)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf05c)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_RMSK                                                               0x81e0000f
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_POR                                                                0x80000000
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_ATTR                                                                            0x3
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_IN                    \
                in_dword(HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_ADDR)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_IN)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_OFF_SHFT                                                               31
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_IGNORE_ALL_ARES_BMSK                                                0x1000000
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_IGNORE_ALL_ARES_SHFT                                                       24
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                              0x800000
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                    23
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_DIS_BMSK                                                         0x400000
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_DIS_SHFT                                                               22
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                              0x200000
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                    21
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_SW_ONLY_EN_BMSK                                                           0x8
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_SW_ONLY_EN_SHFT                                                             3
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_ARES_SHFT                                                               2
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_ARES_NO_RESET_FVAL                                                    0x0
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_ARES_RESET_FVAL                                                       0x1
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_HW_CTL_BMSK                                                               0x2
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_HW_CTL_SHFT                                                                 1
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_HW_CTL_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_HW_CTL_ENABLE_FVAL                                                        0x1
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_ENABLE_SHFT                                                             0
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_CBCR_CLK_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xf060)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf060)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf060)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_RMSK                                                                      0x3
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_POR                                                                0x00000000
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_ATTR                                                                            0x3
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_IN                    \
                in_dword(HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_ADDR)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_IN)
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_MUX_SEL_BMSK                                                              0x3
#define HWIO_GCC_USB3_PRIM_PHY_PIPE_MUXR_MUX_SEL_SHFT                                                                0

#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0xf064)
#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf064)
#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf064)
#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_RMSK                                                                 0x3
#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_POR                                                           0x00000000
#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_ATTR                                                                       0x3
#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_ADDR)
#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_IN)
#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_MUX_SEL_BMSK                                                         0x3
#define HWIO_GCC_USB4_MODE_PRIM_PHY_PIPE_MUXR_MUX_SEL_SHFT                                                           0

#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xf068)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf068)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf068)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_POR                                                             0x80000000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ATTR                                                                         0x3
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ADDR)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_IN)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                           31
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      4
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ROOT_EN_SHFT                                                             1
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                    0x1
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_UPDATE_SHFT                                                              0
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_UPDATE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CMD_RCGR_UPDATE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xf06c)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf06c)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf06c)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_RMSK                                                              0x11071f
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_POR                                                             0x00000000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_ATTR                                                                         0x3
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_ADDR)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_IN)
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                               0x100000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                     20
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                            0x0
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                             0x1
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_BMSK                                               0x10000
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                    16
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                   0x0
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                  0x1
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_SEL_SHFT                                                             8
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                      0x0
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                      0x1
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                      0x2
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                      0x3
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                      0x4
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                      0x5
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                      0x6
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                      0x7
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_SHFT                                                             0
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                    0x0
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                      0x1
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                    0x2
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                      0x3
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                    0x4
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                      0x5
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                    0x6
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                      0x7
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                    0x8
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                      0x9
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                    0xa
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                      0xb
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                    0xc
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                      0xd
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                    0xe
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                      0xf
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                   0x10
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                     0x11
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                   0x12
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                    0x13
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                  0x14
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                    0x15
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                  0x16
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                    0x17
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                  0x18
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                    0x19
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                  0x1a
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                    0x1b
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                  0x1c
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                    0x1d
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                  0x1e
#define HWIO_GCC_USB3_PRIM_PHY_AUX_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                    0x1f

#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0xf080)
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf080)
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf080)
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_RMSK                                                              0x81e0000f
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_POR                                                               0x80000000
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_ATTR                                                                           0x3
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_OFF_SHFT                                                              31
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                               0x1000000
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                      24
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                             0x800000
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                   23
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_DIS_BMSK                                                        0x400000
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_DIS_SHFT                                                              22
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                             0x200000
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                   21
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_SW_ONLY_EN_BMSK                                                          0x8
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_SW_ONLY_EN_SHFT                                                            3
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_ARES_SHFT                                                              2
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_ARES_RESET_FVAL                                                      0x1
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_HW_CTL_BMSK                                                              0x2
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_HW_CTL_SHFT                                                                1
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_ENABLE_SHFT                                                            0
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_AGGRE_USB3_PRIM_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xf084)
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xf084)
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xf084)
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_RMSK                                                            0x81e0000f
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_POR                                                             0x80000000
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_ATTR                                                                         0x3
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_ADDR)
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_IN)
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_OFF_SHFT                                                            31
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                             0x1000000
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                    24
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                           0x800000
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                 23
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_DIS_BMSK                                                      0x400000
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_DIS_SHFT                                                            22
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                           0x200000
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                 21
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_SW_ONLY_EN_BMSK                                                        0x8
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_SW_ONLY_EN_SHFT                                                          3
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_ARES_SHFT                                                            2
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                 0x0
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_ARES_RESET_FVAL                                                    0x1
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_HW_CTL_SHFT                                                              1
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_ENABLE_SHFT                                                          0
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_CFG_NOC_USB3_PRIM_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_USB30_SEC_BCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0x10000)
#define HWIO_GCC_USB30_SEC_BCR_PHYS                                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10000)
#define HWIO_GCC_USB30_SEC_BCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10000)
#define HWIO_GCC_USB30_SEC_BCR_RMSK                                                                                0x1
#define HWIO_GCC_USB30_SEC_BCR_POR                                                                          0x00000000
#define HWIO_GCC_USB30_SEC_BCR_POR_RMSK                                                                     0xffffffff
#define HWIO_GCC_USB30_SEC_BCR_ATTR                                                                                      0x3
#define HWIO_GCC_USB30_SEC_BCR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_BCR_ADDR)
#define HWIO_GCC_USB30_SEC_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_BCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_BCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_BCR_ADDR,m,v,HWIO_GCC_USB30_SEC_BCR_IN)
#define HWIO_GCC_USB30_SEC_BCR_BLK_ARES_BMSK                                                                       0x1
#define HWIO_GCC_USB30_SEC_BCR_BLK_ARES_SHFT                                                                         0
#define HWIO_GCC_USB30_SEC_BCR_BLK_ARES_DISABLE_FVAL                                                               0x0
#define HWIO_GCC_USB30_SEC_BCR_BLK_ARES_ENABLE_FVAL                                                                0x1

#define HWIO_GCC_USB30_SEC_GDSCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x10004)
#define HWIO_GCC_USB30_SEC_GDSCR_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10004)
#define HWIO_GCC_USB30_SEC_GDSCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10004)
#define HWIO_GCC_USB30_SEC_GDSCR_RMSK                                                                       0xf8ffffff
#define HWIO_GCC_USB30_SEC_GDSCR_POR                                                                        0x0022f001
#define HWIO_GCC_USB30_SEC_GDSCR_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB30_SEC_GDSCR_ATTR                                                                                    0x3
#define HWIO_GCC_USB30_SEC_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_GDSCR_ADDR)
#define HWIO_GCC_USB30_SEC_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_GDSCR_ADDR,m,v,HWIO_GCC_USB30_SEC_GDSCR_IN)
#define HWIO_GCC_USB30_SEC_GDSCR_PWR_ON_BMSK                                                                0x80000000
#define HWIO_GCC_USB30_SEC_GDSCR_PWR_ON_SHFT                                                                        31
#define HWIO_GCC_USB30_SEC_GDSCR_GDSC_STATE_BMSK                                                            0x78000000
#define HWIO_GCC_USB30_SEC_GDSCR_GDSC_STATE_SHFT                                                                    27
#define HWIO_GCC_USB30_SEC_GDSCR_EN_REST_WAIT_BMSK                                                            0xf00000
#define HWIO_GCC_USB30_SEC_GDSCR_EN_REST_WAIT_SHFT                                                                  20
#define HWIO_GCC_USB30_SEC_GDSCR_EN_FEW_WAIT_BMSK                                                              0xf0000
#define HWIO_GCC_USB30_SEC_GDSCR_EN_FEW_WAIT_SHFT                                                                   16
#define HWIO_GCC_USB30_SEC_GDSCR_CLK_DIS_WAIT_BMSK                                                              0xf000
#define HWIO_GCC_USB30_SEC_GDSCR_CLK_DIS_WAIT_SHFT                                                                  12
#define HWIO_GCC_USB30_SEC_GDSCR_RETAIN_FF_ENABLE_BMSK                                                           0x800
#define HWIO_GCC_USB30_SEC_GDSCR_RETAIN_FF_ENABLE_SHFT                                                              11
#define HWIO_GCC_USB30_SEC_GDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB30_SEC_GDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_USB30_SEC_GDSCR_RESTORE_BMSK                                                                    0x400
#define HWIO_GCC_USB30_SEC_GDSCR_RESTORE_SHFT                                                                       10
#define HWIO_GCC_USB30_SEC_GDSCR_RESTORE_DISABLE_FVAL                                                              0x0
#define HWIO_GCC_USB30_SEC_GDSCR_RESTORE_ENABLE_FVAL                                                               0x1
#define HWIO_GCC_USB30_SEC_GDSCR_SAVE_BMSK                                                                       0x200
#define HWIO_GCC_USB30_SEC_GDSCR_SAVE_SHFT                                                                           9
#define HWIO_GCC_USB30_SEC_GDSCR_SAVE_DISABLE_FVAL                                                                 0x0
#define HWIO_GCC_USB30_SEC_GDSCR_SAVE_ENABLE_FVAL                                                                  0x1
#define HWIO_GCC_USB30_SEC_GDSCR_RETAIN_BMSK                                                                     0x100
#define HWIO_GCC_USB30_SEC_GDSCR_RETAIN_SHFT                                                                         8
#define HWIO_GCC_USB30_SEC_GDSCR_RETAIN_DISABLE_FVAL                                                               0x0
#define HWIO_GCC_USB30_SEC_GDSCR_RETAIN_ENABLE_FVAL                                                                0x1
#define HWIO_GCC_USB30_SEC_GDSCR_EN_REST_BMSK                                                                     0x80
#define HWIO_GCC_USB30_SEC_GDSCR_EN_REST_SHFT                                                                        7
#define HWIO_GCC_USB30_SEC_GDSCR_EN_REST_DISABLE_FVAL                                                              0x0
#define HWIO_GCC_USB30_SEC_GDSCR_EN_REST_ENABLE_FVAL                                                               0x1
#define HWIO_GCC_USB30_SEC_GDSCR_EN_FEW_BMSK                                                                      0x40
#define HWIO_GCC_USB30_SEC_GDSCR_EN_FEW_SHFT                                                                         6
#define HWIO_GCC_USB30_SEC_GDSCR_EN_FEW_DISABLE_FVAL                                                               0x0
#define HWIO_GCC_USB30_SEC_GDSCR_EN_FEW_ENABLE_FVAL                                                                0x1
#define HWIO_GCC_USB30_SEC_GDSCR_CLAMP_IO_BMSK                                                                    0x20
#define HWIO_GCC_USB30_SEC_GDSCR_CLAMP_IO_SHFT                                                                       5
#define HWIO_GCC_USB30_SEC_GDSCR_CLAMP_IO_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB30_SEC_GDSCR_CLAMP_IO_ENABLE_FVAL                                                              0x1
#define HWIO_GCC_USB30_SEC_GDSCR_CLK_DISABLE_BMSK                                                                 0x10
#define HWIO_GCC_USB30_SEC_GDSCR_CLK_DISABLE_SHFT                                                                    4
#define HWIO_GCC_USB30_SEC_GDSCR_CLK_DISABLE_CLK_NOT_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_USB30_SEC_GDSCR_CLK_DISABLE_CLK_IS_DISABLE_FVAL                                                   0x1
#define HWIO_GCC_USB30_SEC_GDSCR_PD_ARES_BMSK                                                                      0x8
#define HWIO_GCC_USB30_SEC_GDSCR_PD_ARES_SHFT                                                                        3
#define HWIO_GCC_USB30_SEC_GDSCR_PD_ARES_NO_RESET_FVAL                                                             0x0
#define HWIO_GCC_USB30_SEC_GDSCR_PD_ARES_RESET_FVAL                                                                0x1
#define HWIO_GCC_USB30_SEC_GDSCR_SW_OVERRIDE_BMSK                                                                  0x4
#define HWIO_GCC_USB30_SEC_GDSCR_SW_OVERRIDE_SHFT                                                                    2
#define HWIO_GCC_USB30_SEC_GDSCR_SW_OVERRIDE_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_USB30_SEC_GDSCR_SW_OVERRIDE_ENABLE_FVAL                                                           0x1
#define HWIO_GCC_USB30_SEC_GDSCR_HW_CONTROL_BMSK                                                                   0x2
#define HWIO_GCC_USB30_SEC_GDSCR_HW_CONTROL_SHFT                                                                     1
#define HWIO_GCC_USB30_SEC_GDSCR_HW_CONTROL_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB30_SEC_GDSCR_HW_CONTROL_ENABLE_FVAL                                                            0x1
#define HWIO_GCC_USB30_SEC_GDSCR_SW_COLLAPSE_BMSK                                                                  0x1
#define HWIO_GCC_USB30_SEC_GDSCR_SW_COLLAPSE_SHFT                                                                    0
#define HWIO_GCC_USB30_SEC_GDSCR_SW_COLLAPSE_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_USB30_SEC_GDSCR_SW_COLLAPSE_ENABLE_FVAL                                                           0x1

#define HWIO_GCC_USB30_SEC_CFG_GDSCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x10008)
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10008)
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10008)
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_POR                                                                    0x00088000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_ATTR                                                                                0x3
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_CFG_GDSCR_ADDR)
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_CFG_GDSCR_ADDR,m,v,HWIO_GCC_USB30_SEC_CFG_GDSCR_IN)
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                                0xf0000000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                                        28
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                                0xc000000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                                       26
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                                 0x2000000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                                        25
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                                  0x1000000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                                         24
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                           0xf00000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                                 20
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                              0x80000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                                   19
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                                  0x40000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                                       18
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                                  0x20000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                                       17
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                               0x10000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                                    16
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                              0x8000
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                                  15
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                             0x7800
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                                 11
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                                     0x400
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                                        10
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                              0x200
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                                  9
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                              0x100
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                                  8
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                                  0x80
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                                     7
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                         0x60
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                            5
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                                   0x10
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                                      4
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                             0x8
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                               3
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                           0x4
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                             2
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                               0x2
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                                 1
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                            0x1
#define HWIO_GCC_USB30_SEC_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                              0

#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x1000c)
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x1000c)
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x1000c)
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_RMSK                                                                     0x7ffff
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_POR                                                                   0x0002022a
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_ATTR                                                                               0x3
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_CFG2_GDSCR_ADDR)
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_CFG2_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_CFG2_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_CFG2_GDSCR_ADDR,m,v,HWIO_GCC_USB30_SEC_CFG2_GDSCR_IN)
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_GDSC_MEM_PWRUP_ACK_OVERRIDE_BMSK                                         0x40000
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_GDSC_MEM_PWRUP_ACK_OVERRIDE_SHFT                                              18
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_GDSC_PWRDWN_ENABLE_ACK_OVERRIDE_BMSK                                     0x20000
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_GDSC_PWRDWN_ENABLE_ACK_OVERRIDE_SHFT                                          17
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_GDSC_CLAMP_MEM_SW_BMSK                                                   0x10000
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_GDSC_CLAMP_MEM_SW_SHFT                                                        16
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_DLY_MEM_PWR_UP_BMSK                                                       0xf000
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_DLY_MEM_PWR_UP_SHFT                                                           12
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_DLY_DEASSERT_CLAMP_MEM_BMSK                                                0xf00
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_DLY_DEASSERT_CLAMP_MEM_SHFT                                                    8
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_DLY_ASSERT_CLAMP_MEM_BMSK                                                   0xf0
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_DLY_ASSERT_CLAMP_MEM_SHFT                                                      4
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_MEM_PWR_DWN_TIMEOUT_BMSK                                                     0xf
#define HWIO_GCC_USB30_SEC_CFG2_GDSCR_MEM_PWR_DWN_TIMEOUT_SHFT                                                       0

#define HWIO_GCC_USB30_SEC_MASTER_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x10010)
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10010)
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10010)
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_RMSK                                                                 0x81e07ffd
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_POR                                                                  0x80000220
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_ATTR                                                                              0x3
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_MASTER_CBCR_ADDR)
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_CBCR_IN)
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_OFF_SHFT                                                                 31
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_IGNORE_ALL_ARES_BMSK                                                  0x1000000
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_IGNORE_ALL_ARES_SHFT                                                         24
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                0x800000
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                      23
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_DIS_BMSK                                                           0x400000
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_DIS_SHFT                                                                 22
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                0x200000
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                      21
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                                   0x4000
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                       14
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                         0x1
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                 0x2000
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                     13
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                       0x1
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                0x1000
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                    12
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                      0x1
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_BMSK                                                               0xf00
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_SHFT                                                                   8
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK0_FVAL                                                          0x0
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK1_FVAL                                                          0x1
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK2_FVAL                                                          0x2
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK3_FVAL                                                          0x3
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK4_FVAL                                                          0x4
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK5_FVAL                                                          0x5
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK6_FVAL                                                          0x6
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK7_FVAL                                                          0x7
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK8_FVAL                                                          0x8
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK9_FVAL                                                          0x9
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK10_FVAL                                                         0xa
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK11_FVAL                                                         0xb
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK12_FVAL                                                         0xc
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK13_FVAL                                                         0xd
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK14_FVAL                                                         0xe
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_WAKEUP_CLOCK15_FVAL                                                         0xf
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_BMSK                                                                 0xf0
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_SHFT                                                                    4
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK0_FVAL                                                           0x0
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK1_FVAL                                                           0x1
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK2_FVAL                                                           0x2
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK3_FVAL                                                           0x3
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK4_FVAL                                                           0x4
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK5_FVAL                                                           0x5
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK6_FVAL                                                           0x6
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK7_FVAL                                                           0x7
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK8_FVAL                                                           0x8
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK9_FVAL                                                           0x9
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK10_FVAL                                                          0xa
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK11_FVAL                                                          0xb
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK12_FVAL                                                          0xc
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK13_FVAL                                                          0xd
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK14_FVAL                                                          0xe
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SLEEP_CLOCK15_FVAL                                                          0xf
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SW_ONLY_EN_BMSK                                                             0x8
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_SW_ONLY_EN_SHFT                                                               3
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_ARES_SHFT                                                                 2
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_ARES_NO_RESET_FVAL                                                      0x0
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_ARES_RESET_FVAL                                                         0x1
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_ENABLE_SHFT                                                               0
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB30_SEC_MASTER_CBCR_CLK_ENABLE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_USB30_SEC_MASTER_SREGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x10014)
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10014)
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10014)
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_RMSK                                                                0xfffffffe
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_POR                                                                 0x00010000
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_ATTR                                                                             0x3
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_MASTER_SREGR_ADDR)
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_SREGR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_MASTER_SREGR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_SREGR_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_SREGR_IN)
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                      0xff000000
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                              24
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                         0xff0000
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                               16
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                            0x8000
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                15
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                     0x0
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                        0x1
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                             0x4000
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                 14
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                0x0
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                             0x1
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                            0x2000
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                13
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                   0x0
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                      0x1
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                        0x1000
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                            12
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                  0x0
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                     0x1
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_MEM_CORE_ON_ACK_BMSK                                                     0x800
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_MEM_CORE_ON_ACK_SHFT                                                        11
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                   0x400
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                      10
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                            0x300
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                8
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                     0x0
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                     0x1
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                     0x2
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                     0x3
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_MEM_CPH_ENABLE_BMSK                                                       0x80
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_MEM_CPH_ENABLE_SHFT                                                          7
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_FORCE_CLK_ON_BMSK                                                         0x40
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_FORCE_CLK_ON_SHFT                                                            6
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                 0x0
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                             0x1
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                   0x20
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                      5
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                           0x0
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                      0x1
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_RST_SLP_STG_BMSK                                                       0x10
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_RST_SLP_STG_SHFT                                                          4
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                              0x0
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                 0x1
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                      0x8
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                        3
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                           0x0
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                              0x1
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                 0x4
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                   2
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL             0x0
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                     0x2
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                       1
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                               0x0
#define HWIO_GCC_USB30_SEC_MASTER_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                0x1

#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x10018)
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10018)
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10018)
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_RMSK                                                                  0x81e0000d
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_POR                                                                   0x80000000
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_ATTR                                                                               0x3
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_SLEEP_CBCR_ADDR)
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB30_SEC_SLEEP_CBCR_IN)
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_OFF_SHFT                                                                  31
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_IGNORE_ALL_ARES_BMSK                                                   0x1000000
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_IGNORE_ALL_ARES_SHFT                                                          24
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                 0x800000
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                       23
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_DIS_BMSK                                                            0x400000
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_DIS_SHFT                                                                  22
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                 0x200000
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                       21
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_SW_ONLY_EN_BMSK                                                              0x8
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_SW_ONLY_EN_SHFT                                                                3
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_ARES_SHFT                                                                  2
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_ARES_NO_RESET_FVAL                                                       0x0
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_ARES_RESET_FVAL                                                          0x1
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_ENABLE_SHFT                                                                0
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_ENABLE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB30_SEC_SLEEP_CBCR_CLK_ENABLE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x1001c)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x1001c)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x1001c)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_RMSK                                                              0x81e0000d
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_POR                                                               0x80000000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_ATTR                                                                           0x3
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_ADDR)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_IN)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                                              31
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_IGNORE_ALL_ARES_BMSK                                               0x1000000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_IGNORE_ALL_ARES_SHFT                                                      24
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                             0x800000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                   23
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_DIS_BMSK                                                        0x400000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_DIS_SHFT                                                              22
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                             0x200000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                   21
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_SW_ONLY_EN_BMSK                                                          0x8
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_SW_ONLY_EN_SHFT                                                            3
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_ARES_SHFT                                                              2
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_ARES_NO_RESET_FVAL                                                   0x0
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_ARES_RESET_FVAL                                                      0x1
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                                            0
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x10020)
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10020)
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10020)
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_RMSK                                                             0x800000f3
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_POR                                                              0x80000000
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ATTR                                                                          0x3
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ADDR)
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                            31
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                           0x80
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                              7
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                           0x40
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                              6
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                           0x20
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                              5
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       4
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                              1
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_UPDATE_SHFT                                                               0
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_UPDATE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB30_SEC_MASTER_CMD_RCGR_UPDATE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x10024)
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10024)
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10024)
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_RMSK                                                               0x10371f
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_POR                                                              0x00100000
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_ATTR                                                                          0x3
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_ADDR)
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                0x100000
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                      20
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                             0x0
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                              0x1
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_MODE_BMSK                                                            0x3000
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_MODE_SHFT                                                                12
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_MODE_BYPASS_FVAL                                                        0x0
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_MODE_SWALLOW_FVAL                                                       0x1
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                                     0x2
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                                   0x3
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                              8
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                       0x0
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                       0x1
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                       0x2
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                       0x3
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                       0x4
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                       0x5
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                       0x6
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                       0x7
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                              0
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                     0x0
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                       0x1
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                     0x2
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                       0x3
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                     0x4
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                       0x5
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                     0x6
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                       0x7
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                     0x8
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                       0x9
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                     0xa
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                       0xb
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                     0xc
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                       0xd
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                     0xe
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                       0xf
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                    0x10
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                      0x11
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                    0x12
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                     0x13
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                   0x14
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                     0x15
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                   0x16
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                     0x17
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                   0x18
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                     0x19
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                   0x1a
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                     0x1b
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                   0x1c
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                     0x1d
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                   0x1e
#define HWIO_GCC_USB30_SEC_MASTER_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                     0x1f

#define HWIO_GCC_USB30_SEC_MASTER_M_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x10028)
#define HWIO_GCC_USB30_SEC_MASTER_M_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10028)
#define HWIO_GCC_USB30_SEC_MASTER_M_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10028)
#define HWIO_GCC_USB30_SEC_MASTER_M_RMSK                                                                          0xff
#define HWIO_GCC_USB30_SEC_MASTER_M_POR                                                                     0x00000000
#define HWIO_GCC_USB30_SEC_MASTER_M_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_USB30_SEC_MASTER_M_ATTR                                                                                 0x3
#define HWIO_GCC_USB30_SEC_MASTER_M_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_MASTER_M_ADDR)
#define HWIO_GCC_USB30_SEC_MASTER_M_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_M_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_M_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_MASTER_M_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_M_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_M_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_M_IN)
#define HWIO_GCC_USB30_SEC_MASTER_M_M_BMSK                                                                        0xff
#define HWIO_GCC_USB30_SEC_MASTER_M_M_SHFT                                                                           0

#define HWIO_GCC_USB30_SEC_MASTER_N_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x1002c)
#define HWIO_GCC_USB30_SEC_MASTER_N_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x1002c)
#define HWIO_GCC_USB30_SEC_MASTER_N_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x1002c)
#define HWIO_GCC_USB30_SEC_MASTER_N_RMSK                                                                          0xff
#define HWIO_GCC_USB30_SEC_MASTER_N_POR                                                                     0x00000000
#define HWIO_GCC_USB30_SEC_MASTER_N_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_USB30_SEC_MASTER_N_ATTR                                                                                 0x3
#define HWIO_GCC_USB30_SEC_MASTER_N_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_MASTER_N_ADDR)
#define HWIO_GCC_USB30_SEC_MASTER_N_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_N_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_N_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_MASTER_N_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_N_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_N_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_N_IN)
#define HWIO_GCC_USB30_SEC_MASTER_N_NOT_N_MINUS_M_BMSK                                                            0xff
#define HWIO_GCC_USB30_SEC_MASTER_N_NOT_N_MINUS_M_SHFT                                                               0

#define HWIO_GCC_USB30_SEC_MASTER_D_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x10030)
#define HWIO_GCC_USB30_SEC_MASTER_D_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10030)
#define HWIO_GCC_USB30_SEC_MASTER_D_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10030)
#define HWIO_GCC_USB30_SEC_MASTER_D_RMSK                                                                          0xff
#define HWIO_GCC_USB30_SEC_MASTER_D_POR                                                                     0x00000000
#define HWIO_GCC_USB30_SEC_MASTER_D_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_USB30_SEC_MASTER_D_ATTR                                                                                 0x3
#define HWIO_GCC_USB30_SEC_MASTER_D_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_MASTER_D_ADDR)
#define HWIO_GCC_USB30_SEC_MASTER_D_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_MASTER_D_ADDR, m)
#define HWIO_GCC_USB30_SEC_MASTER_D_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_MASTER_D_ADDR,v)
#define HWIO_GCC_USB30_SEC_MASTER_D_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_MASTER_D_ADDR,m,v,HWIO_GCC_USB30_SEC_MASTER_D_IN)
#define HWIO_GCC_USB30_SEC_MASTER_D_NOT_2D_BMSK                                                                   0xff
#define HWIO_GCC_USB30_SEC_MASTER_D_NOT_2D_SHFT                                                                      0

#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x10038)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10038)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10038)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_POR                                                           0x80000000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ATTR                                                                       0x3
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ADDR)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_IN)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ROOT_OFF_SHFT                                                         31
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    4
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ROOT_EN_SHFT                                                           1
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                  0x1
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_UPDATE_SHFT                                                            0
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_UPDATE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CMD_RCGR_UPDATE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x1003c)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x1003c)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x1003c)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_RMSK                                                            0x11071f
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_POR                                                           0x00100000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_ATTR                                                                       0x3
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_ADDR)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_IN)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                             0x100000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                   20
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                           0x1
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_BMSK                                             0x10000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                  16
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                 0x0
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                0x1
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_SEL_SHFT                                                           8
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                    0x0
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                    0x1
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                    0x2
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                    0x3
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                    0x4
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                    0x5
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                    0x6
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                    0x7
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_SHFT                                                           0
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                  0x0
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                    0x1
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                  0x2
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                    0x3
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                  0x4
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                    0x5
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                  0x6
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                    0x7
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                  0x8
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                    0x9
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                  0xa
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                    0xb
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                  0xc
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                    0xd
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                  0xe
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                    0xf
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                 0x10
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                   0x11
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                 0x12
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                  0x13
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                0x14
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                  0x15
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                0x16
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                  0x17
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                0x18
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                  0x19
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                0x1a
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                  0x1b
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                0x1c
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                  0x1d
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                0x1e
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                  0x1f

#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x10050)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10050)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10050)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_RMSK                                                            0xf
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_POR                                                      0x00000000
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_ATTR                                                                  0x3
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_IN                    \
                in_dword(HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_ADDR)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_ADDR, m)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_ADDR,v)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_ADDR,m,v,HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_IN)
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_CLK_DIV_BMSK                                                    0xf
#define HWIO_GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CDIVR_CLK_DIV_SHFT                                                      0

#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x10054)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10054)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10054)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_RMSK                                                                 0x81e0000d
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_POR                                                                  0x80000000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_ATTR                                                                              0x3
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_IN                    \
                in_dword(HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_ADDR)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_IN)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_OFF_SHFT                                                                 31
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_IGNORE_ALL_ARES_BMSK                                                  0x1000000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_IGNORE_ALL_ARES_SHFT                                                         24
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                0x800000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                      23
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_DIS_BMSK                                                           0x400000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_DIS_SHFT                                                                 22
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                0x200000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                      21
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_SW_ONLY_EN_BMSK                                                             0x8
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_SW_ONLY_EN_SHFT                                                               3
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_ARES_SHFT                                                                 2
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_ARES_NO_RESET_FVAL                                                      0x0
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_ARES_RESET_FVAL                                                         0x1
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                               0
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB3_SEC_PHY_AUX_CBCR_CLK_ENABLE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x10058)
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10058)
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10058)
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_RMSK                                                             0x81e0000d
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_POR                                                              0x80000000
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_IN                    \
                in_dword(HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_ADDR)
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_IN)
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_OFF_SHFT                                                             31
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_IGNORE_ALL_ARES_BMSK                                              0x1000000
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_IGNORE_ALL_ARES_SHFT                                                     24
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                            0x800000
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                  23
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_DIS_BMSK                                                       0x400000
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_DIS_SHFT                                                             22
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                            0x200000
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                  21
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_SW_ONLY_EN_BMSK                                                         0x8
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_SW_ONLY_EN_SHFT                                                           3
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_ARES_SHFT                                                             2
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_ARES_NO_RESET_FVAL                                                  0x0
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_ARES_RESET_FVAL                                                     0x1
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_ENABLE_SHFT                                                           0
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB3_SEC_PHY_COM_AUX_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x1005c)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x1005c)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x1005c)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_RMSK                                                                0x81e0000f
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_POR                                                                 0x80000000
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_ATTR                                                                             0x3
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_IN                    \
                in_dword(HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_ADDR)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_IN)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_OFF_SHFT                                                                31
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_IGNORE_ALL_ARES_BMSK                                                 0x1000000
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_IGNORE_ALL_ARES_SHFT                                                        24
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                               0x800000
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                     23
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_DIS_BMSK                                                          0x400000
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_DIS_SHFT                                                                22
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                               0x200000
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                     21
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_SW_ONLY_EN_BMSK                                                            0x8
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_SW_ONLY_EN_SHFT                                                              3
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_ARES_SHFT                                                                2
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_ARES_NO_RESET_FVAL                                                     0x0
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_ARES_RESET_FVAL                                                        0x1
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_HW_CTL_BMSK                                                                0x2
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_HW_CTL_SHFT                                                                  1
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_HW_CTL_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_HW_CTL_ENABLE_FVAL                                                         0x1
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_ENABLE_SHFT                                                              0
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB3_SEC_PHY_PIPE_CBCR_CLK_ENABLE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x10060)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10060)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10060)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_RMSK                                                                       0x3
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_POR                                                                 0x00000000
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_ATTR                                                                             0x3
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_IN                    \
                in_dword(HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_ADDR)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_IN)
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_MUX_SEL_BMSK                                                               0x3
#define HWIO_GCC_USB3_SEC_PHY_PIPE_MUXR_MUX_SEL_SHFT                                                                 0

#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x10064)
#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10064)
#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10064)
#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_RMSK                                                                  0x3
#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_POR                                                            0x00000000
#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_ATTR                                                                        0x3
#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_ADDR)
#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_IN)
#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_MUX_SEL_BMSK                                                          0x3
#define HWIO_GCC_USB4_MODE_SEC_PHY_PIPE_MUXR_MUX_SEL_SHFT                                                            0

#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x10068)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10068)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10068)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_POR                                                              0x80000000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ATTR                                                                          0x3
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ADDR)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_IN)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                            31
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       4
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ROOT_EN_SHFT                                                              1
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_UPDATE_SHFT                                                               0
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_UPDATE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB3_SEC_PHY_AUX_CMD_RCGR_UPDATE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x1006c)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x1006c)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x1006c)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_RMSK                                                               0x11071f
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_POR                                                              0x00000000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_ATTR                                                                          0x3
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_ADDR)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_IN)
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                0x100000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                      20
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                             0x0
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                              0x1
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                0x10000
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                     16
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                    0x0
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                   0x1
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_SEL_SHFT                                                              8
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                       0x0
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                       0x1
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                       0x2
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                       0x3
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                       0x4
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                       0x5
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                       0x6
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                       0x7
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_SHFT                                                              0
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                     0x0
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                       0x1
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                     0x2
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                       0x3
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                     0x4
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                       0x5
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                     0x6
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                       0x7
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                     0x8
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                       0x9
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                     0xa
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                       0xb
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                     0xc
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                       0xd
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                     0xe
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                       0xf
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                    0x10
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                      0x11
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                    0x12
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                     0x13
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                   0x14
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                     0x15
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                   0x16
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                     0x17
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                   0x18
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                     0x19
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                   0x1a
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                     0x1b
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                   0x1c
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                     0x1d
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                   0x1e
#define HWIO_GCC_USB3_SEC_PHY_AUX_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                     0x1f

#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x10080)
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10080)
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10080)
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_RMSK                                                               0x81e0000f
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_POR                                                                0x80000000
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_ATTR                                                                            0x3
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_OFF_SHFT                                                               31
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                                0x1000000
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                       24
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                              0x800000
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                    23
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_DIS_BMSK                                                         0x400000
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_DIS_SHFT                                                               22
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                              0x200000
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                    21
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_SW_ONLY_EN_BMSK                                                           0x8
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_SW_ONLY_EN_SHFT                                                             3
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_ARES_SHFT                                                               2
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_ARES_RESET_FVAL                                                       0x1
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_HW_CTL_BMSK                                                               0x2
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_HW_CTL_SHFT                                                                 1
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                        0x1
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_ENABLE_SHFT                                                             0
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_USB3_SEC_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x10084)
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x10084)
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x10084)
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_RMSK                                                             0x81e0000f
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_POR                                                              0x80000000
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_ADDR)
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_IN)
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_OFF_SHFT                                                             31
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                              0x1000000
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                     24
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                            0x800000
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                  23
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_DIS_BMSK                                                       0x400000
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_DIS_SHFT                                                             22
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                            0x200000
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                  21
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_SW_ONLY_EN_BMSK                                                         0x8
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_SW_ONLY_EN_SHFT                                                           3
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_ARES_SHFT                                                             2
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                  0x0
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_ARES_RESET_FVAL                                                     0x1
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_HW_CTL_SHFT                                                               1
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_ENABLE_SHFT                                                           0
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_CFG_NOC_USB3_SEC_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x19004)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x19004)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x19004)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                           0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR                                            0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR_RMSK                                       0xffffffff
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ATTR                                                        0x3
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                           31
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                         0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                               0x0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                0x1

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x19008)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x19008)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x19008)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                                0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR                                                 0x00000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR_RMSK                                            0xffffffff
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ATTR                                                             0x3
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN                    \
                in_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                                31
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                              0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_ENABLE_FVAL                                     0x1

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x1900c)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x1900c)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x1900c)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                                0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR                                                 0x00000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR_RMSK                                            0xffffffff
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ATTR                                                             0x3
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN                    \
                in_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                                31
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                              0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_ENABLE_FVAL                                     0x1

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE            + 0x19010)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x19010)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x19010)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                            0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR                                             0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR_RMSK                                        0xffffffff
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ATTR                                                         0x3
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                            31
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                          0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                0x0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                 0x1

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x19040)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x19040)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x19040)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                           0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR                                            0x00000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR_RMSK                                       0xffffffff
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ATTR                                                        0x3
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                    0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                            31
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                      0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                        0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                              0x0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                               0x1

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x19044)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x19044)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x19044)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                                0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR                                                 0x00000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR_RMSK                                            0xffffffff
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ATTR                                                             0x3
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN                    \
                in_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                                 31
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                             0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x19048)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x19048)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x19048)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                                0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR                                                 0x00000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR_RMSK                                            0xffffffff
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ATTR                                                             0x3
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN                    \
                in_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                                 31
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                             0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE            + 0x1904c)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x1904c)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x1904c)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                            0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR                                             0x00000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR_RMSK                                        0xffffffff
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ATTR                                                         0x3
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                     0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                             31
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                       0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                         0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                               0x0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                0x1

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x19090)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x19090)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x19090)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_RMSK                                             0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR                                              0x00000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR_RMSK                                         0xffffffff
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ATTR                                                          0x3
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_SHFT                                              31
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_SHFT                                          0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                0x0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                 0x1

#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x19094)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x19094)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x19094)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_RMSK                                             0x80000001
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR                                              0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR_RMSK                                         0xffffffff
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ATTR                                                          0x3
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR, m)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,v)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,m,v,HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN)
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_SHFT                                             31
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_SHFT                                           0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_TURING_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                  0x1

#define HWIO_GCC_USB4_BCR_ADDR                                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x2a000)
#define HWIO_GCC_USB4_BCR_PHYS                                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a000)
#define HWIO_GCC_USB4_BCR_OFFS                                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a000)
#define HWIO_GCC_USB4_BCR_RMSK                                                                                     0x1
#define HWIO_GCC_USB4_BCR_POR                                                                               0x00000000
#define HWIO_GCC_USB4_BCR_POR_RMSK                                                                          0xffffffff
#define HWIO_GCC_USB4_BCR_ATTR                                                                                           0x3
#define HWIO_GCC_USB4_BCR_IN                    \
                in_dword(HWIO_GCC_USB4_BCR_ADDR)
#define HWIO_GCC_USB4_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_BCR_ADDR, m)
#define HWIO_GCC_USB4_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_BCR_ADDR,v)
#define HWIO_GCC_USB4_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_BCR_ADDR,m,v,HWIO_GCC_USB4_BCR_IN)
#define HWIO_GCC_USB4_BCR_BLK_ARES_BMSK                                                                            0x1
#define HWIO_GCC_USB4_BCR_BLK_ARES_SHFT                                                                              0
#define HWIO_GCC_USB4_BCR_BLK_ARES_DISABLE_FVAL                                                                    0x0
#define HWIO_GCC_USB4_BCR_BLK_ARES_ENABLE_FVAL                                                                     0x1

#define HWIO_GCC_USB4_GDSCR_ADDR                                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0x2a004)
#define HWIO_GCC_USB4_GDSCR_PHYS                                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a004)
#define HWIO_GCC_USB4_GDSCR_OFFS                                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a004)
#define HWIO_GCC_USB4_GDSCR_RMSK                                                                            0xf8ffffff
#define HWIO_GCC_USB4_GDSCR_POR                                                                             0x0022f001
#define HWIO_GCC_USB4_GDSCR_POR_RMSK                                                                        0xffffffff
#define HWIO_GCC_USB4_GDSCR_ATTR                                                                                         0x3
#define HWIO_GCC_USB4_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB4_GDSCR_ADDR)
#define HWIO_GCC_USB4_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_GDSCR_ADDR, m)
#define HWIO_GCC_USB4_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_GDSCR_ADDR,v)
#define HWIO_GCC_USB4_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_GDSCR_ADDR,m,v,HWIO_GCC_USB4_GDSCR_IN)
#define HWIO_GCC_USB4_GDSCR_PWR_ON_BMSK                                                                     0x80000000
#define HWIO_GCC_USB4_GDSCR_PWR_ON_SHFT                                                                             31
#define HWIO_GCC_USB4_GDSCR_GDSC_STATE_BMSK                                                                 0x78000000
#define HWIO_GCC_USB4_GDSCR_GDSC_STATE_SHFT                                                                         27
#define HWIO_GCC_USB4_GDSCR_EN_REST_WAIT_BMSK                                                                 0xf00000
#define HWIO_GCC_USB4_GDSCR_EN_REST_WAIT_SHFT                                                                       20
#define HWIO_GCC_USB4_GDSCR_EN_FEW_WAIT_BMSK                                                                   0xf0000
#define HWIO_GCC_USB4_GDSCR_EN_FEW_WAIT_SHFT                                                                        16
#define HWIO_GCC_USB4_GDSCR_CLK_DIS_WAIT_BMSK                                                                   0xf000
#define HWIO_GCC_USB4_GDSCR_CLK_DIS_WAIT_SHFT                                                                       12
#define HWIO_GCC_USB4_GDSCR_RETAIN_FF_ENABLE_BMSK                                                                0x800
#define HWIO_GCC_USB4_GDSCR_RETAIN_FF_ENABLE_SHFT                                                                   11
#define HWIO_GCC_USB4_GDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_USB4_GDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                           0x1
#define HWIO_GCC_USB4_GDSCR_RESTORE_BMSK                                                                         0x400
#define HWIO_GCC_USB4_GDSCR_RESTORE_SHFT                                                                            10
#define HWIO_GCC_USB4_GDSCR_RESTORE_DISABLE_FVAL                                                                   0x0
#define HWIO_GCC_USB4_GDSCR_RESTORE_ENABLE_FVAL                                                                    0x1
#define HWIO_GCC_USB4_GDSCR_SAVE_BMSK                                                                            0x200
#define HWIO_GCC_USB4_GDSCR_SAVE_SHFT                                                                                9
#define HWIO_GCC_USB4_GDSCR_SAVE_DISABLE_FVAL                                                                      0x0
#define HWIO_GCC_USB4_GDSCR_SAVE_ENABLE_FVAL                                                                       0x1
#define HWIO_GCC_USB4_GDSCR_RETAIN_BMSK                                                                          0x100
#define HWIO_GCC_USB4_GDSCR_RETAIN_SHFT                                                                              8
#define HWIO_GCC_USB4_GDSCR_RETAIN_DISABLE_FVAL                                                                    0x0
#define HWIO_GCC_USB4_GDSCR_RETAIN_ENABLE_FVAL                                                                     0x1
#define HWIO_GCC_USB4_GDSCR_EN_REST_BMSK                                                                          0x80
#define HWIO_GCC_USB4_GDSCR_EN_REST_SHFT                                                                             7
#define HWIO_GCC_USB4_GDSCR_EN_REST_DISABLE_FVAL                                                                   0x0
#define HWIO_GCC_USB4_GDSCR_EN_REST_ENABLE_FVAL                                                                    0x1
#define HWIO_GCC_USB4_GDSCR_EN_FEW_BMSK                                                                           0x40
#define HWIO_GCC_USB4_GDSCR_EN_FEW_SHFT                                                                              6
#define HWIO_GCC_USB4_GDSCR_EN_FEW_DISABLE_FVAL                                                                    0x0
#define HWIO_GCC_USB4_GDSCR_EN_FEW_ENABLE_FVAL                                                                     0x1
#define HWIO_GCC_USB4_GDSCR_CLAMP_IO_BMSK                                                                         0x20
#define HWIO_GCC_USB4_GDSCR_CLAMP_IO_SHFT                                                                            5
#define HWIO_GCC_USB4_GDSCR_CLAMP_IO_DISABLE_FVAL                                                                  0x0
#define HWIO_GCC_USB4_GDSCR_CLAMP_IO_ENABLE_FVAL                                                                   0x1
#define HWIO_GCC_USB4_GDSCR_CLK_DISABLE_BMSK                                                                      0x10
#define HWIO_GCC_USB4_GDSCR_CLK_DISABLE_SHFT                                                                         4
#define HWIO_GCC_USB4_GDSCR_CLK_DISABLE_CLK_NOT_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_USB4_GDSCR_CLK_DISABLE_CLK_IS_DISABLE_FVAL                                                        0x1
#define HWIO_GCC_USB4_GDSCR_PD_ARES_BMSK                                                                           0x8
#define HWIO_GCC_USB4_GDSCR_PD_ARES_SHFT                                                                             3
#define HWIO_GCC_USB4_GDSCR_PD_ARES_NO_RESET_FVAL                                                                  0x0
#define HWIO_GCC_USB4_GDSCR_PD_ARES_RESET_FVAL                                                                     0x1
#define HWIO_GCC_USB4_GDSCR_SW_OVERRIDE_BMSK                                                                       0x4
#define HWIO_GCC_USB4_GDSCR_SW_OVERRIDE_SHFT                                                                         2
#define HWIO_GCC_USB4_GDSCR_SW_OVERRIDE_DISABLE_FVAL                                                               0x0
#define HWIO_GCC_USB4_GDSCR_SW_OVERRIDE_ENABLE_FVAL                                                                0x1
#define HWIO_GCC_USB4_GDSCR_HW_CONTROL_BMSK                                                                        0x2
#define HWIO_GCC_USB4_GDSCR_HW_CONTROL_SHFT                                                                          1
#define HWIO_GCC_USB4_GDSCR_HW_CONTROL_DISABLE_FVAL                                                                0x0
#define HWIO_GCC_USB4_GDSCR_HW_CONTROL_ENABLE_FVAL                                                                 0x1
#define HWIO_GCC_USB4_GDSCR_SW_COLLAPSE_BMSK                                                                       0x1
#define HWIO_GCC_USB4_GDSCR_SW_COLLAPSE_SHFT                                                                         0
#define HWIO_GCC_USB4_GDSCR_SW_COLLAPSE_DISABLE_FVAL                                                               0x0
#define HWIO_GCC_USB4_GDSCR_SW_COLLAPSE_ENABLE_FVAL                                                                0x1

#define HWIO_GCC_USB4_CFG_GDSCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x2a008)
#define HWIO_GCC_USB4_CFG_GDSCR_PHYS                                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a008)
#define HWIO_GCC_USB4_CFG_GDSCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a008)
#define HWIO_GCC_USB4_CFG_GDSCR_RMSK                                                                        0xffffffff
#define HWIO_GCC_USB4_CFG_GDSCR_POR                                                                         0x00088000
#define HWIO_GCC_USB4_CFG_GDSCR_POR_RMSK                                                                    0xffffffff
#define HWIO_GCC_USB4_CFG_GDSCR_ATTR                                                                                     0x3
#define HWIO_GCC_USB4_CFG_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB4_CFG_GDSCR_ADDR)
#define HWIO_GCC_USB4_CFG_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_USB4_CFG_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_USB4_CFG_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_CFG_GDSCR_ADDR,m,v,HWIO_GCC_USB4_CFG_GDSCR_IN)
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                                     0xf0000000
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                                             28
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                                     0xc000000
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                                            26
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                                      0x2000000
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                                             25
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                                       0x1000000
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                                              24
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                                0xf00000
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                                      20
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                                   0x80000
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                                        19
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                                       0x40000
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                                            18
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                                       0x20000
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                                            17
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                                    0x10000
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                                         16
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                                   0x8000
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                                       15
#define HWIO_GCC_USB4_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                                  0x7800
#define HWIO_GCC_USB4_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                                      11
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                                          0x400
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                                             10
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                                   0x200
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                                       9
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                                   0x100
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                                       8
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                                       0x80
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                                          7
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                              0x60
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                                 5
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                                        0x10
#define HWIO_GCC_USB4_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                                           4
#define HWIO_GCC_USB4_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                                  0x8
#define HWIO_GCC_USB4_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                                    3
#define HWIO_GCC_USB4_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                                0x4
#define HWIO_GCC_USB4_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                                  2
#define HWIO_GCC_USB4_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                                    0x2
#define HWIO_GCC_USB4_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                                      1
#define HWIO_GCC_USB4_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                                 0x1
#define HWIO_GCC_USB4_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                                   0

#define HWIO_GCC_USB4_CFG2_GDSCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x2a00c)
#define HWIO_GCC_USB4_CFG2_GDSCR_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a00c)
#define HWIO_GCC_USB4_CFG2_GDSCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a00c)
#define HWIO_GCC_USB4_CFG2_GDSCR_RMSK                                                                          0x7ffff
#define HWIO_GCC_USB4_CFG2_GDSCR_POR                                                                        0x0002022a
#define HWIO_GCC_USB4_CFG2_GDSCR_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB4_CFG2_GDSCR_ATTR                                                                                    0x3
#define HWIO_GCC_USB4_CFG2_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB4_CFG2_GDSCR_ADDR)
#define HWIO_GCC_USB4_CFG2_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_CFG2_GDSCR_ADDR, m)
#define HWIO_GCC_USB4_CFG2_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_CFG2_GDSCR_ADDR,v)
#define HWIO_GCC_USB4_CFG2_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_CFG2_GDSCR_ADDR,m,v,HWIO_GCC_USB4_CFG2_GDSCR_IN)
#define HWIO_GCC_USB4_CFG2_GDSCR_GDSC_MEM_PWRUP_ACK_OVERRIDE_BMSK                                              0x40000
#define HWIO_GCC_USB4_CFG2_GDSCR_GDSC_MEM_PWRUP_ACK_OVERRIDE_SHFT                                                   18
#define HWIO_GCC_USB4_CFG2_GDSCR_GDSC_PWRDWN_ENABLE_ACK_OVERRIDE_BMSK                                          0x20000
#define HWIO_GCC_USB4_CFG2_GDSCR_GDSC_PWRDWN_ENABLE_ACK_OVERRIDE_SHFT                                               17
#define HWIO_GCC_USB4_CFG2_GDSCR_GDSC_CLAMP_MEM_SW_BMSK                                                        0x10000
#define HWIO_GCC_USB4_CFG2_GDSCR_GDSC_CLAMP_MEM_SW_SHFT                                                             16
#define HWIO_GCC_USB4_CFG2_GDSCR_DLY_MEM_PWR_UP_BMSK                                                            0xf000
#define HWIO_GCC_USB4_CFG2_GDSCR_DLY_MEM_PWR_UP_SHFT                                                                12
#define HWIO_GCC_USB4_CFG2_GDSCR_DLY_DEASSERT_CLAMP_MEM_BMSK                                                     0xf00
#define HWIO_GCC_USB4_CFG2_GDSCR_DLY_DEASSERT_CLAMP_MEM_SHFT                                                         8
#define HWIO_GCC_USB4_CFG2_GDSCR_DLY_ASSERT_CLAMP_MEM_BMSK                                                        0xf0
#define HWIO_GCC_USB4_CFG2_GDSCR_DLY_ASSERT_CLAMP_MEM_SHFT                                                           4
#define HWIO_GCC_USB4_CFG2_GDSCR_MEM_PWR_DWN_TIMEOUT_BMSK                                                          0xf
#define HWIO_GCC_USB4_CFG2_GDSCR_MEM_PWR_DWN_TIMEOUT_SHFT                                                            0

#define HWIO_GCC_USB4_MASTER_CBCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x2a010)
#define HWIO_GCC_USB4_MASTER_CBCR_PHYS                                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a010)
#define HWIO_GCC_USB4_MASTER_CBCR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a010)
#define HWIO_GCC_USB4_MASTER_CBCR_RMSK                                                                      0x81e07ffd
#define HWIO_GCC_USB4_MASTER_CBCR_POR                                                                       0x80000220
#define HWIO_GCC_USB4_MASTER_CBCR_POR_RMSK                                                                  0xffffffff
#define HWIO_GCC_USB4_MASTER_CBCR_ATTR                                                                                   0x3
#define HWIO_GCC_USB4_MASTER_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_MASTER_CBCR_ADDR)
#define HWIO_GCC_USB4_MASTER_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB4_MASTER_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB4_MASTER_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB4_MASTER_CBCR_IN)
#define HWIO_GCC_USB4_MASTER_CBCR_CLK_OFF_BMSK                                                              0x80000000
#define HWIO_GCC_USB4_MASTER_CBCR_CLK_OFF_SHFT                                                                      31
#define HWIO_GCC_USB4_MASTER_CBCR_IGNORE_ALL_ARES_BMSK                                                       0x1000000
#define HWIO_GCC_USB4_MASTER_CBCR_IGNORE_ALL_ARES_SHFT                                                              24
#define HWIO_GCC_USB4_MASTER_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                     0x800000
#define HWIO_GCC_USB4_MASTER_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                           23
#define HWIO_GCC_USB4_MASTER_CBCR_CLK_DIS_BMSK                                                                0x400000
#define HWIO_GCC_USB4_MASTER_CBCR_CLK_DIS_SHFT                                                                      22
#define HWIO_GCC_USB4_MASTER_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                     0x200000
#define HWIO_GCC_USB4_MASTER_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                           21
#define HWIO_GCC_USB4_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                                        0x4000
#define HWIO_GCC_USB4_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                            14
#define HWIO_GCC_USB4_MASTER_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_USB4_MASTER_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                              0x1
#define HWIO_GCC_USB4_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                      0x2000
#define HWIO_GCC_USB4_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                          13
#define HWIO_GCC_USB4_MASTER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_USB4_MASTER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                            0x1
#define HWIO_GCC_USB4_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                     0x1000
#define HWIO_GCC_USB4_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                         12
#define HWIO_GCC_USB4_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB4_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                           0x1
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_BMSK                                                                    0xf00
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_SHFT                                                                        8
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK0_FVAL                                                               0x0
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK1_FVAL                                                               0x1
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK2_FVAL                                                               0x2
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK3_FVAL                                                               0x3
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK4_FVAL                                                               0x4
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK5_FVAL                                                               0x5
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK6_FVAL                                                               0x6
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK7_FVAL                                                               0x7
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK8_FVAL                                                               0x8
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK9_FVAL                                                               0x9
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK10_FVAL                                                              0xa
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK11_FVAL                                                              0xb
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK12_FVAL                                                              0xc
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK13_FVAL                                                              0xd
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK14_FVAL                                                              0xe
#define HWIO_GCC_USB4_MASTER_CBCR_WAKEUP_CLOCK15_FVAL                                                              0xf
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_BMSK                                                                      0xf0
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_SHFT                                                                         4
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK0_FVAL                                                                0x0
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK1_FVAL                                                                0x1
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK2_FVAL                                                                0x2
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK3_FVAL                                                                0x3
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK4_FVAL                                                                0x4
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK5_FVAL                                                                0x5
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK6_FVAL                                                                0x6
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK7_FVAL                                                                0x7
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK8_FVAL                                                                0x8
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK9_FVAL                                                                0x9
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK10_FVAL                                                               0xa
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK11_FVAL                                                               0xb
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK12_FVAL                                                               0xc
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK13_FVAL                                                               0xd
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK14_FVAL                                                               0xe
#define HWIO_GCC_USB4_MASTER_CBCR_SLEEP_CLOCK15_FVAL                                                               0xf
#define HWIO_GCC_USB4_MASTER_CBCR_SW_ONLY_EN_BMSK                                                                  0x8
#define HWIO_GCC_USB4_MASTER_CBCR_SW_ONLY_EN_SHFT                                                                    3
#define HWIO_GCC_USB4_MASTER_CBCR_CLK_ARES_BMSK                                                                    0x4
#define HWIO_GCC_USB4_MASTER_CBCR_CLK_ARES_SHFT                                                                      2
#define HWIO_GCC_USB4_MASTER_CBCR_CLK_ARES_NO_RESET_FVAL                                                           0x0
#define HWIO_GCC_USB4_MASTER_CBCR_CLK_ARES_RESET_FVAL                                                              0x1
#define HWIO_GCC_USB4_MASTER_CBCR_CLK_ENABLE_BMSK                                                                  0x1
#define HWIO_GCC_USB4_MASTER_CBCR_CLK_ENABLE_SHFT                                                                    0
#define HWIO_GCC_USB4_MASTER_CBCR_CLK_ENABLE_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_USB4_MASTER_CBCR_CLK_ENABLE_ENABLE_FVAL                                                           0x1

#define HWIO_GCC_USB4_MASTER_SREGR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x2a014)
#define HWIO_GCC_USB4_MASTER_SREGR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a014)
#define HWIO_GCC_USB4_MASTER_SREGR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a014)
#define HWIO_GCC_USB4_MASTER_SREGR_RMSK                                                                     0xfffffffe
#define HWIO_GCC_USB4_MASTER_SREGR_POR                                                                      0x00010000
#define HWIO_GCC_USB4_MASTER_SREGR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB4_MASTER_SREGR_ATTR                                                                                  0x3
#define HWIO_GCC_USB4_MASTER_SREGR_IN                    \
                in_dword(HWIO_GCC_USB4_MASTER_SREGR_ADDR)
#define HWIO_GCC_USB4_MASTER_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_MASTER_SREGR_ADDR, m)
#define HWIO_GCC_USB4_MASTER_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_MASTER_SREGR_ADDR,v)
#define HWIO_GCC_USB4_MASTER_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_MASTER_SREGR_ADDR,m,v,HWIO_GCC_USB4_MASTER_SREGR_IN)
#define HWIO_GCC_USB4_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                           0xff000000
#define HWIO_GCC_USB4_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                                   24
#define HWIO_GCC_USB4_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                              0xff0000
#define HWIO_GCC_USB4_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                    16
#define HWIO_GCC_USB4_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                                 0x8000
#define HWIO_GCC_USB4_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                     15
#define HWIO_GCC_USB4_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                          0x0
#define HWIO_GCC_USB4_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                             0x1
#define HWIO_GCC_USB4_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                                  0x4000
#define HWIO_GCC_USB4_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                      14
#define HWIO_GCC_USB4_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                     0x0
#define HWIO_GCC_USB4_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                                  0x1
#define HWIO_GCC_USB4_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                                 0x2000
#define HWIO_GCC_USB4_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                     13
#define HWIO_GCC_USB4_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                        0x0
#define HWIO_GCC_USB4_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                           0x1
#define HWIO_GCC_USB4_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                             0x1000
#define HWIO_GCC_USB4_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                                 12
#define HWIO_GCC_USB4_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                       0x0
#define HWIO_GCC_USB4_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                          0x1
#define HWIO_GCC_USB4_MASTER_SREGR_MEM_CORE_ON_ACK_BMSK                                                          0x800
#define HWIO_GCC_USB4_MASTER_SREGR_MEM_CORE_ON_ACK_SHFT                                                             11
#define HWIO_GCC_USB4_MASTER_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                        0x400
#define HWIO_GCC_USB4_MASTER_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                           10
#define HWIO_GCC_USB4_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                                 0x300
#define HWIO_GCC_USB4_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                     8
#define HWIO_GCC_USB4_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                          0x0
#define HWIO_GCC_USB4_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                          0x1
#define HWIO_GCC_USB4_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                          0x2
#define HWIO_GCC_USB4_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                          0x3
#define HWIO_GCC_USB4_MASTER_SREGR_MEM_CPH_ENABLE_BMSK                                                            0x80
#define HWIO_GCC_USB4_MASTER_SREGR_MEM_CPH_ENABLE_SHFT                                                               7
#define HWIO_GCC_USB4_MASTER_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB4_MASTER_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_USB4_MASTER_SREGR_FORCE_CLK_ON_BMSK                                                              0x40
#define HWIO_GCC_USB4_MASTER_SREGR_FORCE_CLK_ON_SHFT                                                                 6
#define HWIO_GCC_USB4_MASTER_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                      0x0
#define HWIO_GCC_USB4_MASTER_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                                  0x1
#define HWIO_GCC_USB4_MASTER_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                        0x20
#define HWIO_GCC_USB4_MASTER_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                           5
#define HWIO_GCC_USB4_MASTER_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                                0x0
#define HWIO_GCC_USB4_MASTER_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                           0x1
#define HWIO_GCC_USB4_MASTER_SREGR_SW_RST_SLP_STG_BMSK                                                            0x10
#define HWIO_GCC_USB4_MASTER_SREGR_SW_RST_SLP_STG_SHFT                                                               4
#define HWIO_GCC_USB4_MASTER_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                                   0x0
#define HWIO_GCC_USB4_MASTER_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                      0x1
#define HWIO_GCC_USB4_MASTER_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                           0x8
#define HWIO_GCC_USB4_MASTER_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                             3
#define HWIO_GCC_USB4_MASTER_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                                0x0
#define HWIO_GCC_USB4_MASTER_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                                   0x1
#define HWIO_GCC_USB4_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                      0x4
#define HWIO_GCC_USB4_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                        2
#define HWIO_GCC_USB4_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL                  0x0
#define HWIO_GCC_USB4_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB4_MASTER_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                          0x2
#define HWIO_GCC_USB4_MASTER_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                            1
#define HWIO_GCC_USB4_MASTER_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                    0x0
#define HWIO_GCC_USB4_MASTER_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                     0x1

#define HWIO_GCC_USB4_MASTER_CMD_RCGR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x2a018)
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a018)
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a018)
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_RMSK                                                                  0x800000f3
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_POR                                                                   0x80000000
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_ATTR                                                                               0x3
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_MASTER_CMD_RCGR_ADDR)
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB4_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                                 31
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                                0x80
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                                   7
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                                0x40
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                                   6
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                                0x20
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                                   5
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                         0x10
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                            4
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                                 0x2
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                                   1
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                          0x1
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_UPDATE_BMSK                                                                  0x1
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_UPDATE_SHFT                                                                    0
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_UPDATE_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_USB4_MASTER_CMD_RCGR_UPDATE_ENABLE_FVAL                                                           0x1

#define HWIO_GCC_USB4_MASTER_CFG_RCGR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x2a01c)
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a01c)
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a01c)
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_RMSK                                                                    0x10371f
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_POR                                                                   0x00100000
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_ATTR                                                                               0x3
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_MASTER_CFG_RCGR_ADDR)
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB4_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                     0x100000
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                           20
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_MODE_BMSK                                                                 0x3000
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_MODE_SHFT                                                                     12
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_MODE_BYPASS_FVAL                                                             0x0
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_MODE_SWALLOW_FVAL                                                            0x1
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                                          0x2
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                                        0x3
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                               0x700
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                                   8
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                            0x0
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                            0x1
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                            0x2
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                            0x3
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                            0x4
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                            0x5
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                            0x6
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                            0x7
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                                0x1f
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                                   0
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                          0x0
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                            0x1
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                          0x2
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                            0x3
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                          0x4
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                            0x5
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                          0x6
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                            0x7
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                          0x8
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                            0x9
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                          0xa
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                            0xb
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                          0xc
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                            0xd
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                          0xe
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                            0xf
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                         0x10
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                           0x11
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                         0x12
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                          0x13
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                        0x14
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                          0x15
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                        0x16
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                          0x17
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                        0x18
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                          0x19
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                        0x1a
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                          0x1b
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                        0x1c
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                          0x1d
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                        0x1e
#define HWIO_GCC_USB4_MASTER_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                          0x1f

#define HWIO_GCC_USB4_MASTER_M_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0x2a020)
#define HWIO_GCC_USB4_MASTER_M_PHYS                                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a020)
#define HWIO_GCC_USB4_MASTER_M_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a020)
#define HWIO_GCC_USB4_MASTER_M_RMSK                                                                               0xff
#define HWIO_GCC_USB4_MASTER_M_POR                                                                          0x00000000
#define HWIO_GCC_USB4_MASTER_M_POR_RMSK                                                                     0xffffffff
#define HWIO_GCC_USB4_MASTER_M_ATTR                                                                                      0x3
#define HWIO_GCC_USB4_MASTER_M_IN                    \
                in_dword(HWIO_GCC_USB4_MASTER_M_ADDR)
#define HWIO_GCC_USB4_MASTER_M_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_MASTER_M_ADDR, m)
#define HWIO_GCC_USB4_MASTER_M_OUT(v)            \
                out_dword(HWIO_GCC_USB4_MASTER_M_ADDR,v)
#define HWIO_GCC_USB4_MASTER_M_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_MASTER_M_ADDR,m,v,HWIO_GCC_USB4_MASTER_M_IN)
#define HWIO_GCC_USB4_MASTER_M_M_BMSK                                                                             0xff
#define HWIO_GCC_USB4_MASTER_M_M_SHFT                                                                                0

#define HWIO_GCC_USB4_MASTER_N_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0x2a024)
#define HWIO_GCC_USB4_MASTER_N_PHYS                                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a024)
#define HWIO_GCC_USB4_MASTER_N_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a024)
#define HWIO_GCC_USB4_MASTER_N_RMSK                                                                               0xff
#define HWIO_GCC_USB4_MASTER_N_POR                                                                          0x00000000
#define HWIO_GCC_USB4_MASTER_N_POR_RMSK                                                                     0xffffffff
#define HWIO_GCC_USB4_MASTER_N_ATTR                                                                                      0x3
#define HWIO_GCC_USB4_MASTER_N_IN                    \
                in_dword(HWIO_GCC_USB4_MASTER_N_ADDR)
#define HWIO_GCC_USB4_MASTER_N_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_MASTER_N_ADDR, m)
#define HWIO_GCC_USB4_MASTER_N_OUT(v)            \
                out_dword(HWIO_GCC_USB4_MASTER_N_ADDR,v)
#define HWIO_GCC_USB4_MASTER_N_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_MASTER_N_ADDR,m,v,HWIO_GCC_USB4_MASTER_N_IN)
#define HWIO_GCC_USB4_MASTER_N_NOT_N_MINUS_M_BMSK                                                                 0xff
#define HWIO_GCC_USB4_MASTER_N_NOT_N_MINUS_M_SHFT                                                                    0

#define HWIO_GCC_USB4_MASTER_D_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0x2a028)
#define HWIO_GCC_USB4_MASTER_D_PHYS                                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a028)
#define HWIO_GCC_USB4_MASTER_D_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a028)
#define HWIO_GCC_USB4_MASTER_D_RMSK                                                                               0xff
#define HWIO_GCC_USB4_MASTER_D_POR                                                                          0x00000000
#define HWIO_GCC_USB4_MASTER_D_POR_RMSK                                                                     0xffffffff
#define HWIO_GCC_USB4_MASTER_D_ATTR                                                                                      0x3
#define HWIO_GCC_USB4_MASTER_D_IN                    \
                in_dword(HWIO_GCC_USB4_MASTER_D_ADDR)
#define HWIO_GCC_USB4_MASTER_D_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_MASTER_D_ADDR, m)
#define HWIO_GCC_USB4_MASTER_D_OUT(v)            \
                out_dword(HWIO_GCC_USB4_MASTER_D_ADDR,v)
#define HWIO_GCC_USB4_MASTER_D_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_MASTER_D_ADDR,m,v,HWIO_GCC_USB4_MASTER_D_IN)
#define HWIO_GCC_USB4_MASTER_D_NOT_2D_BMSK                                                                        0xff
#define HWIO_GCC_USB4_MASTER_D_NOT_2D_SHFT                                                                           0

#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x2a030)
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a030)
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a030)
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_RMSK                                                                     0x1
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_POR                                                               0x00000000
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_ATTR                                                                           0x3
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_ADDR)
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_ADDR, m)
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_ADDR,v)
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_ADDR,m,v,HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_IN)
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_DCD_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_DCD_ENABLE_SHFT                                                            0
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_USB4_MASTER_POSTDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_USB4_SB_IF_CBCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x2a034)
#define HWIO_GCC_USB4_SB_IF_CBCR_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a034)
#define HWIO_GCC_USB4_SB_IF_CBCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a034)
#define HWIO_GCC_USB4_SB_IF_CBCR_RMSK                                                                       0x81e0000d
#define HWIO_GCC_USB4_SB_IF_CBCR_POR                                                                        0x80000000
#define HWIO_GCC_USB4_SB_IF_CBCR_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB4_SB_IF_CBCR_ATTR                                                                                    0x3
#define HWIO_GCC_USB4_SB_IF_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_SB_IF_CBCR_ADDR)
#define HWIO_GCC_USB4_SB_IF_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_SB_IF_CBCR_ADDR, m)
#define HWIO_GCC_USB4_SB_IF_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_SB_IF_CBCR_ADDR,v)
#define HWIO_GCC_USB4_SB_IF_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_SB_IF_CBCR_ADDR,m,v,HWIO_GCC_USB4_SB_IF_CBCR_IN)
#define HWIO_GCC_USB4_SB_IF_CBCR_CLK_OFF_BMSK                                                               0x80000000
#define HWIO_GCC_USB4_SB_IF_CBCR_CLK_OFF_SHFT                                                                       31
#define HWIO_GCC_USB4_SB_IF_CBCR_IGNORE_ALL_ARES_BMSK                                                        0x1000000
#define HWIO_GCC_USB4_SB_IF_CBCR_IGNORE_ALL_ARES_SHFT                                                               24
#define HWIO_GCC_USB4_SB_IF_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                      0x800000
#define HWIO_GCC_USB4_SB_IF_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                            23
#define HWIO_GCC_USB4_SB_IF_CBCR_CLK_DIS_BMSK                                                                 0x400000
#define HWIO_GCC_USB4_SB_IF_CBCR_CLK_DIS_SHFT                                                                       22
#define HWIO_GCC_USB4_SB_IF_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                      0x200000
#define HWIO_GCC_USB4_SB_IF_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                            21
#define HWIO_GCC_USB4_SB_IF_CBCR_SW_ONLY_EN_BMSK                                                                   0x8
#define HWIO_GCC_USB4_SB_IF_CBCR_SW_ONLY_EN_SHFT                                                                     3
#define HWIO_GCC_USB4_SB_IF_CBCR_CLK_ARES_BMSK                                                                     0x4
#define HWIO_GCC_USB4_SB_IF_CBCR_CLK_ARES_SHFT                                                                       2
#define HWIO_GCC_USB4_SB_IF_CBCR_CLK_ARES_NO_RESET_FVAL                                                            0x0
#define HWIO_GCC_USB4_SB_IF_CBCR_CLK_ARES_RESET_FVAL                                                               0x1
#define HWIO_GCC_USB4_SB_IF_CBCR_CLK_ENABLE_BMSK                                                                   0x1
#define HWIO_GCC_USB4_SB_IF_CBCR_CLK_ENABLE_SHFT                                                                     0
#define HWIO_GCC_USB4_SB_IF_CBCR_CLK_ENABLE_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB4_SB_IF_CBCR_CLK_ENABLE_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x2a038)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a038)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a038)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_RMSK                                                               0x81e07ffc
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_POR                                                                0x80000220
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_ATTR                                                                            0x3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_ADDR)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_IN)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_CLK_OFF_SHFT                                                               31
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_IGNORE_ALL_ARES_BMSK                                                0x1000000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_IGNORE_ALL_ARES_SHFT                                                       24
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                              0x800000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                    23
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_CLK_DIS_BMSK                                                         0x400000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_CLK_DIS_SHFT                                                               22
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                              0x200000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                    21
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     14
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                       0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   13
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  12
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                    0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_SHFT                                                                 8
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK0_FVAL                                                        0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK1_FVAL                                                        0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK2_FVAL                                                        0x2
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK3_FVAL                                                        0x3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK4_FVAL                                                        0x4
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK5_FVAL                                                        0x5
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK6_FVAL                                                        0x6
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK7_FVAL                                                        0x7
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK8_FVAL                                                        0x8
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK9_FVAL                                                        0x9
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK10_FVAL                                                       0xa
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK11_FVAL                                                       0xb
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK12_FVAL                                                       0xc
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK13_FVAL                                                       0xd
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK14_FVAL                                                       0xe
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK15_FVAL                                                       0xf
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_SHFT                                                                  4
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK0_FVAL                                                         0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK1_FVAL                                                         0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK2_FVAL                                                         0x2
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK3_FVAL                                                         0x3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK4_FVAL                                                         0x4
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK5_FVAL                                                         0x5
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK6_FVAL                                                         0x6
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK7_FVAL                                                         0x7
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK8_FVAL                                                         0x8
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK9_FVAL                                                         0x9
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK10_FVAL                                                        0xa
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK11_FVAL                                                        0xb
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK12_FVAL                                                        0xc
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK13_FVAL                                                        0xd
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK14_FVAL                                                        0xe
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK15_FVAL                                                        0xf
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SW_ONLY_EN_BMSK                                                           0x8
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_SW_ONLY_EN_SHFT                                                             3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_CLK_ARES_SHFT                                                               2
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_CLK_ARES_NO_RESET_FVAL                                                    0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CBCR_CLK_ARES_RESET_FVAL                                                       0x1

#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x2a03c)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a03c)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a03c)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_RMSK                                                              0xfffffffe
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_POR                                                               0x00010000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_ATTR                                                                           0x3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_ADDR)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_ADDR, m)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_ADDR,v)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_ADDR,m,v,HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_IN)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                    0xff000000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                            24
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                       0xff0000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                             16
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                          0x8000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                              15
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                   0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                      0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                           0x4000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                               14
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                              0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                           0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                          0x2000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                              13
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                 0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                    0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                      0x1000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                          12
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                   0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_MEM_CORE_ON_ACK_BMSK                                                   0x800
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_MEM_CORE_ON_ACK_SHFT                                                      11
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                 0x400
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                    10
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                          0x300
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                              8
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                   0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                   0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                   0x2
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                   0x3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_MEM_CPH_ENABLE_BMSK                                                     0x80
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_MEM_CPH_ENABLE_SHFT                                                        7
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                               0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_FORCE_CLK_ON_BMSK                                                       0x40
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_FORCE_CLK_ON_SHFT                                                          6
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                               0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                           0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                 0x20
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                    5
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                         0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                    0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_RST_SLP_STG_BMSK                                                     0x10
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_RST_SLP_STG_SHFT                                                        4
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                            0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                               0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                    0x8
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                      3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                         0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                            0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                               0x4
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                 2
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL           0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                   0x2
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                     1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                             0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                              0x1

#define HWIO_GCC_USB4_SYS_CBCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0x2a040)
#define HWIO_GCC_USB4_SYS_CBCR_PHYS                                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a040)
#define HWIO_GCC_USB4_SYS_CBCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a040)
#define HWIO_GCC_USB4_SYS_CBCR_RMSK                                                                         0x81e07ffd
#define HWIO_GCC_USB4_SYS_CBCR_POR                                                                          0x80004220
#define HWIO_GCC_USB4_SYS_CBCR_POR_RMSK                                                                     0xffffffff
#define HWIO_GCC_USB4_SYS_CBCR_ATTR                                                                                      0x3
#define HWIO_GCC_USB4_SYS_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_SYS_CBCR_ADDR)
#define HWIO_GCC_USB4_SYS_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_SYS_CBCR_ADDR, m)
#define HWIO_GCC_USB4_SYS_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_SYS_CBCR_ADDR,v)
#define HWIO_GCC_USB4_SYS_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_SYS_CBCR_ADDR,m,v,HWIO_GCC_USB4_SYS_CBCR_IN)
#define HWIO_GCC_USB4_SYS_CBCR_CLK_OFF_BMSK                                                                 0x80000000
#define HWIO_GCC_USB4_SYS_CBCR_CLK_OFF_SHFT                                                                         31
#define HWIO_GCC_USB4_SYS_CBCR_IGNORE_ALL_ARES_BMSK                                                          0x1000000
#define HWIO_GCC_USB4_SYS_CBCR_IGNORE_ALL_ARES_SHFT                                                                 24
#define HWIO_GCC_USB4_SYS_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                        0x800000
#define HWIO_GCC_USB4_SYS_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                              23
#define HWIO_GCC_USB4_SYS_CBCR_CLK_DIS_BMSK                                                                   0x400000
#define HWIO_GCC_USB4_SYS_CBCR_CLK_DIS_SHFT                                                                         22
#define HWIO_GCC_USB4_SYS_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                        0x200000
#define HWIO_GCC_USB4_SYS_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                              21
#define HWIO_GCC_USB4_SYS_CBCR_FORCE_MEM_CORE_ON_BMSK                                                           0x4000
#define HWIO_GCC_USB4_SYS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                               14
#define HWIO_GCC_USB4_SYS_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_USB4_SYS_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_USB4_SYS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                         0x2000
#define HWIO_GCC_USB4_SYS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                             13
#define HWIO_GCC_USB4_SYS_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_USB4_SYS_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                               0x1
#define HWIO_GCC_USB4_SYS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                        0x1000
#define HWIO_GCC_USB4_SYS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                            12
#define HWIO_GCC_USB4_SYS_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_USB4_SYS_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                              0x1
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_BMSK                                                                       0xf00
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_SHFT                                                                           8
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK0_FVAL                                                                  0x0
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK1_FVAL                                                                  0x1
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK2_FVAL                                                                  0x2
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK3_FVAL                                                                  0x3
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK4_FVAL                                                                  0x4
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK5_FVAL                                                                  0x5
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK6_FVAL                                                                  0x6
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK7_FVAL                                                                  0x7
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK8_FVAL                                                                  0x8
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK9_FVAL                                                                  0x9
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK10_FVAL                                                                 0xa
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK11_FVAL                                                                 0xb
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK12_FVAL                                                                 0xc
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK13_FVAL                                                                 0xd
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK14_FVAL                                                                 0xe
#define HWIO_GCC_USB4_SYS_CBCR_WAKEUP_CLOCK15_FVAL                                                                 0xf
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_BMSK                                                                         0xf0
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_SHFT                                                                            4
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK0_FVAL                                                                   0x0
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK1_FVAL                                                                   0x1
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK2_FVAL                                                                   0x2
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK3_FVAL                                                                   0x3
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK4_FVAL                                                                   0x4
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK5_FVAL                                                                   0x5
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK6_FVAL                                                                   0x6
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK7_FVAL                                                                   0x7
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK8_FVAL                                                                   0x8
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK9_FVAL                                                                   0x9
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK10_FVAL                                                                  0xa
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK11_FVAL                                                                  0xb
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK12_FVAL                                                                  0xc
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK13_FVAL                                                                  0xd
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK14_FVAL                                                                  0xe
#define HWIO_GCC_USB4_SYS_CBCR_SLEEP_CLOCK15_FVAL                                                                  0xf
#define HWIO_GCC_USB4_SYS_CBCR_SW_ONLY_EN_BMSK                                                                     0x8
#define HWIO_GCC_USB4_SYS_CBCR_SW_ONLY_EN_SHFT                                                                       3
#define HWIO_GCC_USB4_SYS_CBCR_CLK_ARES_BMSK                                                                       0x4
#define HWIO_GCC_USB4_SYS_CBCR_CLK_ARES_SHFT                                                                         2
#define HWIO_GCC_USB4_SYS_CBCR_CLK_ARES_NO_RESET_FVAL                                                              0x0
#define HWIO_GCC_USB4_SYS_CBCR_CLK_ARES_RESET_FVAL                                                                 0x1
#define HWIO_GCC_USB4_SYS_CBCR_CLK_ENABLE_BMSK                                                                     0x1
#define HWIO_GCC_USB4_SYS_CBCR_CLK_ENABLE_SHFT                                                                       0
#define HWIO_GCC_USB4_SYS_CBCR_CLK_ENABLE_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB4_SYS_CBCR_CLK_ENABLE_ENABLE_FVAL                                                              0x1

#define HWIO_GCC_USB4_SYS_SREGR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x2a044)
#define HWIO_GCC_USB4_SYS_SREGR_PHYS                                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a044)
#define HWIO_GCC_USB4_SYS_SREGR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a044)
#define HWIO_GCC_USB4_SYS_SREGR_RMSK                                                                        0xfffffffe
#define HWIO_GCC_USB4_SYS_SREGR_POR                                                                         0x00010000
#define HWIO_GCC_USB4_SYS_SREGR_POR_RMSK                                                                    0xffffffff
#define HWIO_GCC_USB4_SYS_SREGR_ATTR                                                                                     0x3
#define HWIO_GCC_USB4_SYS_SREGR_IN                    \
                in_dword(HWIO_GCC_USB4_SYS_SREGR_ADDR)
#define HWIO_GCC_USB4_SYS_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_SYS_SREGR_ADDR, m)
#define HWIO_GCC_USB4_SYS_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_SYS_SREGR_ADDR,v)
#define HWIO_GCC_USB4_SYS_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_SYS_SREGR_ADDR,m,v,HWIO_GCC_USB4_SYS_SREGR_IN)
#define HWIO_GCC_USB4_SYS_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                              0xff000000
#define HWIO_GCC_USB4_SYS_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                                      24
#define HWIO_GCC_USB4_SYS_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                                 0xff0000
#define HWIO_GCC_USB4_SYS_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                       16
#define HWIO_GCC_USB4_SYS_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                                    0x8000
#define HWIO_GCC_USB4_SYS_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                        15
#define HWIO_GCC_USB4_SYS_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                             0x0
#define HWIO_GCC_USB4_SYS_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                                0x1
#define HWIO_GCC_USB4_SYS_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                                     0x4000
#define HWIO_GCC_USB4_SYS_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                         14
#define HWIO_GCC_USB4_SYS_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                        0x0
#define HWIO_GCC_USB4_SYS_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                                     0x1
#define HWIO_GCC_USB4_SYS_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                                    0x2000
#define HWIO_GCC_USB4_SYS_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                        13
#define HWIO_GCC_USB4_SYS_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                           0x0
#define HWIO_GCC_USB4_SYS_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                              0x1
#define HWIO_GCC_USB4_SYS_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                                0x1000
#define HWIO_GCC_USB4_SYS_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                                    12
#define HWIO_GCC_USB4_SYS_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                          0x0
#define HWIO_GCC_USB4_SYS_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                             0x1
#define HWIO_GCC_USB4_SYS_SREGR_MEM_CORE_ON_ACK_BMSK                                                             0x800
#define HWIO_GCC_USB4_SYS_SREGR_MEM_CORE_ON_ACK_SHFT                                                                11
#define HWIO_GCC_USB4_SYS_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                           0x400
#define HWIO_GCC_USB4_SYS_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                              10
#define HWIO_GCC_USB4_SYS_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                                    0x300
#define HWIO_GCC_USB4_SYS_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                        8
#define HWIO_GCC_USB4_SYS_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                             0x0
#define HWIO_GCC_USB4_SYS_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                             0x1
#define HWIO_GCC_USB4_SYS_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                             0x2
#define HWIO_GCC_USB4_SYS_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                             0x3
#define HWIO_GCC_USB4_SYS_SREGR_MEM_CPH_ENABLE_BMSK                                                               0x80
#define HWIO_GCC_USB4_SYS_SREGR_MEM_CPH_ENABLE_SHFT                                                                  7
#define HWIO_GCC_USB4_SYS_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB4_SYS_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                         0x1
#define HWIO_GCC_USB4_SYS_SREGR_FORCE_CLK_ON_BMSK                                                                 0x40
#define HWIO_GCC_USB4_SYS_SREGR_FORCE_CLK_ON_SHFT                                                                    6
#define HWIO_GCC_USB4_SYS_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                         0x0
#define HWIO_GCC_USB4_SYS_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_USB4_SYS_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                           0x20
#define HWIO_GCC_USB4_SYS_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                              5
#define HWIO_GCC_USB4_SYS_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                                   0x0
#define HWIO_GCC_USB4_SYS_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                              0x1
#define HWIO_GCC_USB4_SYS_SREGR_SW_RST_SLP_STG_BMSK                                                               0x10
#define HWIO_GCC_USB4_SYS_SREGR_SW_RST_SLP_STG_SHFT                                                                  4
#define HWIO_GCC_USB4_SYS_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                                      0x0
#define HWIO_GCC_USB4_SYS_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                         0x1
#define HWIO_GCC_USB4_SYS_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                              0x8
#define HWIO_GCC_USB4_SYS_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                                3
#define HWIO_GCC_USB4_SYS_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                                   0x0
#define HWIO_GCC_USB4_SYS_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                                      0x1
#define HWIO_GCC_USB4_SYS_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                         0x4
#define HWIO_GCC_USB4_SYS_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                           2
#define HWIO_GCC_USB4_SYS_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL                     0x0
#define HWIO_GCC_USB4_SYS_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB4_SYS_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                             0x2
#define HWIO_GCC_USB4_SYS_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                               1
#define HWIO_GCC_USB4_SYS_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                       0x0
#define HWIO_GCC_USB4_SYS_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                        0x1

#define HWIO_GCC_USB4_DP_CBCR_ADDR                                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x2a048)
#define HWIO_GCC_USB4_DP_CBCR_PHYS                                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a048)
#define HWIO_GCC_USB4_DP_CBCR_OFFS                                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a048)
#define HWIO_GCC_USB4_DP_CBCR_RMSK                                                                          0x81e07ffd
#define HWIO_GCC_USB4_DP_CBCR_POR                                                                           0x80000220
#define HWIO_GCC_USB4_DP_CBCR_POR_RMSK                                                                      0xffffffff
#define HWIO_GCC_USB4_DP_CBCR_ATTR                                                                                       0x3
#define HWIO_GCC_USB4_DP_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_DP_CBCR_ADDR)
#define HWIO_GCC_USB4_DP_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_DP_CBCR_ADDR, m)
#define HWIO_GCC_USB4_DP_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_DP_CBCR_ADDR,v)
#define HWIO_GCC_USB4_DP_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_DP_CBCR_ADDR,m,v,HWIO_GCC_USB4_DP_CBCR_IN)
#define HWIO_GCC_USB4_DP_CBCR_CLK_OFF_BMSK                                                                  0x80000000
#define HWIO_GCC_USB4_DP_CBCR_CLK_OFF_SHFT                                                                          31
#define HWIO_GCC_USB4_DP_CBCR_IGNORE_ALL_ARES_BMSK                                                           0x1000000
#define HWIO_GCC_USB4_DP_CBCR_IGNORE_ALL_ARES_SHFT                                                                  24
#define HWIO_GCC_USB4_DP_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                         0x800000
#define HWIO_GCC_USB4_DP_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                               23
#define HWIO_GCC_USB4_DP_CBCR_CLK_DIS_BMSK                                                                    0x400000
#define HWIO_GCC_USB4_DP_CBCR_CLK_DIS_SHFT                                                                          22
#define HWIO_GCC_USB4_DP_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                         0x200000
#define HWIO_GCC_USB4_DP_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                               21
#define HWIO_GCC_USB4_DP_CBCR_FORCE_MEM_CORE_ON_BMSK                                                            0x4000
#define HWIO_GCC_USB4_DP_CBCR_FORCE_MEM_CORE_ON_SHFT                                                                14
#define HWIO_GCC_USB4_DP_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB4_DP_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                                  0x1
#define HWIO_GCC_USB4_DP_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                          0x2000
#define HWIO_GCC_USB4_DP_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                              13
#define HWIO_GCC_USB4_DP_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_USB4_DP_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                                0x1
#define HWIO_GCC_USB4_DP_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                         0x1000
#define HWIO_GCC_USB4_DP_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                             12
#define HWIO_GCC_USB4_DP_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_USB4_DP_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                               0x1
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_BMSK                                                                        0xf00
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_SHFT                                                                            8
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK0_FVAL                                                                   0x0
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK1_FVAL                                                                   0x1
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK2_FVAL                                                                   0x2
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK3_FVAL                                                                   0x3
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK4_FVAL                                                                   0x4
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK5_FVAL                                                                   0x5
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK6_FVAL                                                                   0x6
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK7_FVAL                                                                   0x7
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK8_FVAL                                                                   0x8
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK9_FVAL                                                                   0x9
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK10_FVAL                                                                  0xa
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK11_FVAL                                                                  0xb
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK12_FVAL                                                                  0xc
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK13_FVAL                                                                  0xd
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK14_FVAL                                                                  0xe
#define HWIO_GCC_USB4_DP_CBCR_WAKEUP_CLOCK15_FVAL                                                                  0xf
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_BMSK                                                                          0xf0
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_SHFT                                                                             4
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK0_FVAL                                                                    0x0
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK1_FVAL                                                                    0x1
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK2_FVAL                                                                    0x2
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK3_FVAL                                                                    0x3
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK4_FVAL                                                                    0x4
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK5_FVAL                                                                    0x5
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK6_FVAL                                                                    0x6
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK7_FVAL                                                                    0x7
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK8_FVAL                                                                    0x8
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK9_FVAL                                                                    0x9
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK10_FVAL                                                                   0xa
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK11_FVAL                                                                   0xb
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK12_FVAL                                                                   0xc
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK13_FVAL                                                                   0xd
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK14_FVAL                                                                   0xe
#define HWIO_GCC_USB4_DP_CBCR_SLEEP_CLOCK15_FVAL                                                                   0xf
#define HWIO_GCC_USB4_DP_CBCR_SW_ONLY_EN_BMSK                                                                      0x8
#define HWIO_GCC_USB4_DP_CBCR_SW_ONLY_EN_SHFT                                                                        3
#define HWIO_GCC_USB4_DP_CBCR_CLK_ARES_BMSK                                                                        0x4
#define HWIO_GCC_USB4_DP_CBCR_CLK_ARES_SHFT                                                                          2
#define HWIO_GCC_USB4_DP_CBCR_CLK_ARES_NO_RESET_FVAL                                                               0x0
#define HWIO_GCC_USB4_DP_CBCR_CLK_ARES_RESET_FVAL                                                                  0x1
#define HWIO_GCC_USB4_DP_CBCR_CLK_ENABLE_BMSK                                                                      0x1
#define HWIO_GCC_USB4_DP_CBCR_CLK_ENABLE_SHFT                                                                        0
#define HWIO_GCC_USB4_DP_CBCR_CLK_ENABLE_DISABLE_FVAL                                                              0x0
#define HWIO_GCC_USB4_DP_CBCR_CLK_ENABLE_ENABLE_FVAL                                                               0x1

#define HWIO_GCC_USB4_DP_SREGR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0x2a04c)
#define HWIO_GCC_USB4_DP_SREGR_PHYS                                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a04c)
#define HWIO_GCC_USB4_DP_SREGR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a04c)
#define HWIO_GCC_USB4_DP_SREGR_RMSK                                                                         0xfffffffe
#define HWIO_GCC_USB4_DP_SREGR_POR                                                                          0x00010000
#define HWIO_GCC_USB4_DP_SREGR_POR_RMSK                                                                     0xffffffff
#define HWIO_GCC_USB4_DP_SREGR_ATTR                                                                                      0x3
#define HWIO_GCC_USB4_DP_SREGR_IN                    \
                in_dword(HWIO_GCC_USB4_DP_SREGR_ADDR)
#define HWIO_GCC_USB4_DP_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_DP_SREGR_ADDR, m)
#define HWIO_GCC_USB4_DP_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_DP_SREGR_ADDR,v)
#define HWIO_GCC_USB4_DP_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_DP_SREGR_ADDR,m,v,HWIO_GCC_USB4_DP_SREGR_IN)
#define HWIO_GCC_USB4_DP_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                               0xff000000
#define HWIO_GCC_USB4_DP_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                                       24
#define HWIO_GCC_USB4_DP_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                                  0xff0000
#define HWIO_GCC_USB4_DP_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                        16
#define HWIO_GCC_USB4_DP_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                                     0x8000
#define HWIO_GCC_USB4_DP_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                         15
#define HWIO_GCC_USB4_DP_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                              0x0
#define HWIO_GCC_USB4_DP_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                                 0x1
#define HWIO_GCC_USB4_DP_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                                      0x4000
#define HWIO_GCC_USB4_DP_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                          14
#define HWIO_GCC_USB4_DP_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                         0x0
#define HWIO_GCC_USB4_DP_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                                      0x1
#define HWIO_GCC_USB4_DP_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                                     0x2000
#define HWIO_GCC_USB4_DP_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                         13
#define HWIO_GCC_USB4_DP_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                            0x0
#define HWIO_GCC_USB4_DP_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                               0x1
#define HWIO_GCC_USB4_DP_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                                 0x1000
#define HWIO_GCC_USB4_DP_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                                     12
#define HWIO_GCC_USB4_DP_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                           0x0
#define HWIO_GCC_USB4_DP_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                              0x1
#define HWIO_GCC_USB4_DP_SREGR_MEM_CORE_ON_ACK_BMSK                                                              0x800
#define HWIO_GCC_USB4_DP_SREGR_MEM_CORE_ON_ACK_SHFT                                                                 11
#define HWIO_GCC_USB4_DP_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                            0x400
#define HWIO_GCC_USB4_DP_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                               10
#define HWIO_GCC_USB4_DP_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                                     0x300
#define HWIO_GCC_USB4_DP_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                         8
#define HWIO_GCC_USB4_DP_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                              0x0
#define HWIO_GCC_USB4_DP_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                              0x1
#define HWIO_GCC_USB4_DP_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                              0x2
#define HWIO_GCC_USB4_DP_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                              0x3
#define HWIO_GCC_USB4_DP_SREGR_MEM_CPH_ENABLE_BMSK                                                                0x80
#define HWIO_GCC_USB4_DP_SREGR_MEM_CPH_ENABLE_SHFT                                                                   7
#define HWIO_GCC_USB4_DP_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB4_DP_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                          0x1
#define HWIO_GCC_USB4_DP_SREGR_FORCE_CLK_ON_BMSK                                                                  0x40
#define HWIO_GCC_USB4_DP_SREGR_FORCE_CLK_ON_SHFT                                                                     6
#define HWIO_GCC_USB4_DP_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                          0x0
#define HWIO_GCC_USB4_DP_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_USB4_DP_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                            0x20
#define HWIO_GCC_USB4_DP_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                               5
#define HWIO_GCC_USB4_DP_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                                    0x0
#define HWIO_GCC_USB4_DP_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                               0x1
#define HWIO_GCC_USB4_DP_SREGR_SW_RST_SLP_STG_BMSK                                                                0x10
#define HWIO_GCC_USB4_DP_SREGR_SW_RST_SLP_STG_SHFT                                                                   4
#define HWIO_GCC_USB4_DP_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                                       0x0
#define HWIO_GCC_USB4_DP_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                          0x1
#define HWIO_GCC_USB4_DP_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                               0x8
#define HWIO_GCC_USB4_DP_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                                 3
#define HWIO_GCC_USB4_DP_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                                    0x0
#define HWIO_GCC_USB4_DP_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                                       0x1
#define HWIO_GCC_USB4_DP_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                          0x4
#define HWIO_GCC_USB4_DP_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                            2
#define HWIO_GCC_USB4_DP_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL                      0x0
#define HWIO_GCC_USB4_DP_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB4_DP_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                              0x2
#define HWIO_GCC_USB4_DP_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                                1
#define HWIO_GCC_USB4_DP_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                        0x0
#define HWIO_GCC_USB4_DP_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                         0x1

#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x2a050)
#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a050)
#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a050)
#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_RMSK                                                                        0x3
#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_POR                                                                  0x00000000
#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_ATTR                                                                              0x3
#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_ADDR)
#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_ADDR, m)
#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_ADDR,v)
#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_ADDR,m,v,HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_IN)
#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_MUX_SEL_BMSK                                                                0x3
#define HWIO_GCC_USB4_PHY_DP_PCLK_MUXR_MUX_SEL_SHFT                                                                  0

#define HWIO_GCC_USB4_TMU_CMD_RCGR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x2a054)
#define HWIO_GCC_USB4_TMU_CMD_RCGR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a054)
#define HWIO_GCC_USB4_TMU_CMD_RCGR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a054)
#define HWIO_GCC_USB4_TMU_CMD_RCGR_RMSK                                                                     0x80000013
#define HWIO_GCC_USB4_TMU_CMD_RCGR_POR                                                                      0x80000000
#define HWIO_GCC_USB4_TMU_CMD_RCGR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB4_TMU_CMD_RCGR_ATTR                                                                                  0x3
#define HWIO_GCC_USB4_TMU_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_TMU_CMD_RCGR_ADDR)
#define HWIO_GCC_USB4_TMU_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_TMU_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB4_TMU_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_TMU_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB4_TMU_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_TMU_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB4_TMU_CMD_RCGR_IN)
#define HWIO_GCC_USB4_TMU_CMD_RCGR_ROOT_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_USB4_TMU_CMD_RCGR_ROOT_OFF_SHFT                                                                    31
#define HWIO_GCC_USB4_TMU_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                            0x10
#define HWIO_GCC_USB4_TMU_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                               4
#define HWIO_GCC_USB4_TMU_CMD_RCGR_ROOT_EN_BMSK                                                                    0x2
#define HWIO_GCC_USB4_TMU_CMD_RCGR_ROOT_EN_SHFT                                                                      1
#define HWIO_GCC_USB4_TMU_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                            0x0
#define HWIO_GCC_USB4_TMU_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                             0x1
#define HWIO_GCC_USB4_TMU_CMD_RCGR_UPDATE_BMSK                                                                     0x1
#define HWIO_GCC_USB4_TMU_CMD_RCGR_UPDATE_SHFT                                                                       0
#define HWIO_GCC_USB4_TMU_CMD_RCGR_UPDATE_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB4_TMU_CMD_RCGR_UPDATE_ENABLE_FVAL                                                              0x1

#define HWIO_GCC_USB4_TMU_CFG_RCGR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x2a058)
#define HWIO_GCC_USB4_TMU_CFG_RCGR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a058)
#define HWIO_GCC_USB4_TMU_CFG_RCGR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a058)
#define HWIO_GCC_USB4_TMU_CFG_RCGR_RMSK                                                                       0x11071f
#define HWIO_GCC_USB4_TMU_CFG_RCGR_POR                                                                      0x00000000
#define HWIO_GCC_USB4_TMU_CFG_RCGR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB4_TMU_CFG_RCGR_ATTR                                                                                  0x3
#define HWIO_GCC_USB4_TMU_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_TMU_CFG_RCGR_ADDR)
#define HWIO_GCC_USB4_TMU_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_TMU_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB4_TMU_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_TMU_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB4_TMU_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_TMU_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB4_TMU_CFG_RCGR_IN)
#define HWIO_GCC_USB4_TMU_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                        0x100000
#define HWIO_GCC_USB4_TMU_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                              20
#define HWIO_GCC_USB4_TMU_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB4_TMU_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_USB4_TMU_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                        0x10000
#define HWIO_GCC_USB4_TMU_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                             16
#define HWIO_GCC_USB4_TMU_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                            0x0
#define HWIO_GCC_USB4_TMU_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                           0x1
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_SEL_BMSK                                                                  0x700
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_SEL_SHFT                                                                      8
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                               0x0
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                               0x1
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                               0x2
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                               0x3
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                               0x4
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                               0x5
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                               0x6
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                               0x7
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_BMSK                                                                   0x1f
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_SHFT                                                                      0
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                             0x0
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                               0x1
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                             0x2
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                               0x3
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                             0x4
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                               0x5
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                             0x6
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                               0x7
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                             0x8
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                               0x9
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                             0xa
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                               0xb
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                             0xc
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                               0xd
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                             0xe
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                               0xf
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                            0x10
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                              0x11
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                            0x12
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                             0x13
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                           0x14
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                             0x15
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                           0x16
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                             0x17
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                           0x18
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                             0x19
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                           0x1a
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                             0x1b
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                           0x1c
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                             0x1d
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                           0x1e
#define HWIO_GCC_USB4_TMU_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                             0x1f

#define HWIO_GCC_USB4_TMU_CBCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0x2a06c)
#define HWIO_GCC_USB4_TMU_CBCR_PHYS                                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a06c)
#define HWIO_GCC_USB4_TMU_CBCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a06c)
#define HWIO_GCC_USB4_TMU_CBCR_RMSK                                                                         0x81e0000f
#define HWIO_GCC_USB4_TMU_CBCR_POR                                                                          0x80000000
#define HWIO_GCC_USB4_TMU_CBCR_POR_RMSK                                                                     0xffffffff
#define HWIO_GCC_USB4_TMU_CBCR_ATTR                                                                                      0x3
#define HWIO_GCC_USB4_TMU_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_TMU_CBCR_ADDR)
#define HWIO_GCC_USB4_TMU_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_TMU_CBCR_ADDR, m)
#define HWIO_GCC_USB4_TMU_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_TMU_CBCR_ADDR,v)
#define HWIO_GCC_USB4_TMU_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_TMU_CBCR_ADDR,m,v,HWIO_GCC_USB4_TMU_CBCR_IN)
#define HWIO_GCC_USB4_TMU_CBCR_CLK_OFF_BMSK                                                                 0x80000000
#define HWIO_GCC_USB4_TMU_CBCR_CLK_OFF_SHFT                                                                         31
#define HWIO_GCC_USB4_TMU_CBCR_IGNORE_ALL_ARES_BMSK                                                          0x1000000
#define HWIO_GCC_USB4_TMU_CBCR_IGNORE_ALL_ARES_SHFT                                                                 24
#define HWIO_GCC_USB4_TMU_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                        0x800000
#define HWIO_GCC_USB4_TMU_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                              23
#define HWIO_GCC_USB4_TMU_CBCR_CLK_DIS_BMSK                                                                   0x400000
#define HWIO_GCC_USB4_TMU_CBCR_CLK_DIS_SHFT                                                                         22
#define HWIO_GCC_USB4_TMU_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                        0x200000
#define HWIO_GCC_USB4_TMU_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                              21
#define HWIO_GCC_USB4_TMU_CBCR_SW_ONLY_EN_BMSK                                                                     0x8
#define HWIO_GCC_USB4_TMU_CBCR_SW_ONLY_EN_SHFT                                                                       3
#define HWIO_GCC_USB4_TMU_CBCR_CLK_ARES_BMSK                                                                       0x4
#define HWIO_GCC_USB4_TMU_CBCR_CLK_ARES_SHFT                                                                         2
#define HWIO_GCC_USB4_TMU_CBCR_CLK_ARES_NO_RESET_FVAL                                                              0x0
#define HWIO_GCC_USB4_TMU_CBCR_CLK_ARES_RESET_FVAL                                                                 0x1
#define HWIO_GCC_USB4_TMU_CBCR_HW_CTL_BMSK                                                                         0x2
#define HWIO_GCC_USB4_TMU_CBCR_HW_CTL_SHFT                                                                           1
#define HWIO_GCC_USB4_TMU_CBCR_HW_CTL_DISABLE_FVAL                                                                 0x0
#define HWIO_GCC_USB4_TMU_CBCR_HW_CTL_ENABLE_FVAL                                                                  0x1
#define HWIO_GCC_USB4_TMU_CBCR_CLK_ENABLE_BMSK                                                                     0x1
#define HWIO_GCC_USB4_TMU_CBCR_CLK_ENABLE_SHFT                                                                       0
#define HWIO_GCC_USB4_TMU_CBCR_CLK_ENABLE_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB4_TMU_CBCR_CLK_ENABLE_ENABLE_FVAL                                                              0x1

#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x2a070)
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a070)
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a070)
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_RMSK                                                                   0x80000013
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_POR                                                                    0x80000000
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_ATTR                                                                                0x3
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_SB_IF_CMD_RCGR_ADDR)
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_SB_IF_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_SB_IF_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_SB_IF_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB4_SB_IF_CMD_RCGR_IN)
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_ROOT_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_ROOT_OFF_SHFT                                                                  31
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                          0x10
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                             4
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_ROOT_EN_BMSK                                                                  0x2
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_ROOT_EN_SHFT                                                                    1
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                           0x1
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_UPDATE_BMSK                                                                   0x1
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_UPDATE_SHFT                                                                     0
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_UPDATE_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB4_SB_IF_CMD_RCGR_UPDATE_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x2a074)
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a074)
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a074)
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_RMSK                                                                     0x11071f
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_POR                                                                    0x00000000
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_ATTR                                                                                0x3
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_SB_IF_CFG_RCGR_ADDR)
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_SB_IF_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_SB_IF_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_SB_IF_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB4_SB_IF_CFG_RCGR_IN)
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                      0x100000
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                            20
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                                    0x1
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                      0x10000
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                           16
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                          0x0
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                         0x1
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_SEL_BMSK                                                                0x700
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_SEL_SHFT                                                                    8
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                             0x0
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                             0x1
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                             0x2
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                             0x3
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                             0x4
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                             0x5
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                             0x6
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                             0x7
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_BMSK                                                                 0x1f
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_SHFT                                                                    0
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                           0x0
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                             0x1
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                           0x2
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                             0x3
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                           0x4
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                             0x5
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                           0x6
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                             0x7
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                           0x8
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                             0x9
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                           0xa
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                             0xb
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                           0xc
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                             0xd
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                           0xe
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                             0xf
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                          0x10
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                            0x11
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                          0x12
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                           0x13
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                         0x14
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                           0x15
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                         0x16
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                           0x17
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                         0x18
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                           0x19
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                         0x1a
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                           0x1b
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                         0x1c
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                           0x1d
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                         0x1e
#define HWIO_GCC_USB4_SB_IF_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                           0x1f

#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x2a088)
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a088)
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a088)
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_RMSK                                                                0x81e0000f
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_POR                                                                 0x80000000
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_ATTR                                                                             0x3
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_ADDR)
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_IN)
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_CLK_OFF_SHFT                                                                31
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_IGNORE_ALL_ARES_BMSK                                                 0x1000000
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_IGNORE_ALL_ARES_SHFT                                                        24
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                               0x800000
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                     23
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_CLK_DIS_BMSK                                                          0x400000
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_CLK_DIS_SHFT                                                                22
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                               0x200000
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                     21
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_SW_ONLY_EN_BMSK                                                            0x8
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_SW_ONLY_EN_SHFT                                                              3
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_CLK_ARES_SHFT                                                                2
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_CLK_ARES_NO_RESET_FVAL                                                     0x0
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_CLK_ARES_RESET_FVAL                                                        0x1
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_HW_CTL_BMSK                                                                0x2
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_HW_CTL_SHFT                                                                  1
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_HW_CTL_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_HW_CTL_ENABLE_FVAL                                                         0x1
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_CLK_ENABLE_SHFT                                                              0
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_CLK_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB4_PHY_USB_PIPE_CBCR_CLK_ENABLE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_USB4_CFG_AHB_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x2a08c)
#define HWIO_GCC_USB4_CFG_AHB_CBCR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a08c)
#define HWIO_GCC_USB4_CFG_AHB_CBCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a08c)
#define HWIO_GCC_USB4_CFG_AHB_CBCR_RMSK                                                                     0x81f0000f
#define HWIO_GCC_USB4_CFG_AHB_CBCR_POR                                                                      0x80000008
#define HWIO_GCC_USB4_CFG_AHB_CBCR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB4_CFG_AHB_CBCR_ATTR                                                                                  0x3
#define HWIO_GCC_USB4_CFG_AHB_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_CFG_AHB_CBCR_ADDR)
#define HWIO_GCC_USB4_CFG_AHB_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_USB4_CFG_AHB_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_USB4_CFG_AHB_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_USB4_CFG_AHB_CBCR_IN)
#define HWIO_GCC_USB4_CFG_AHB_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_USB4_CFG_AHB_CBCR_CLK_OFF_SHFT                                                                     31
#define HWIO_GCC_USB4_CFG_AHB_CBCR_IGNORE_ALL_ARES_BMSK                                                      0x1000000
#define HWIO_GCC_USB4_CFG_AHB_CBCR_IGNORE_ALL_ARES_SHFT                                                             24
#define HWIO_GCC_USB4_CFG_AHB_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                    0x800000
#define HWIO_GCC_USB4_CFG_AHB_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                          23
#define HWIO_GCC_USB4_CFG_AHB_CBCR_CLK_DIS_BMSK                                                               0x400000
#define HWIO_GCC_USB4_CFG_AHB_CBCR_CLK_DIS_SHFT                                                                     22
#define HWIO_GCC_USB4_CFG_AHB_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                    0x200000
#define HWIO_GCC_USB4_CFG_AHB_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                          21
#define HWIO_GCC_USB4_CFG_AHB_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                   0x100000
#define HWIO_GCC_USB4_CFG_AHB_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                         20
#define HWIO_GCC_USB4_CFG_AHB_CBCR_SW_ONLY_EN_BMSK                                                                 0x8
#define HWIO_GCC_USB4_CFG_AHB_CBCR_SW_ONLY_EN_SHFT                                                                   3
#define HWIO_GCC_USB4_CFG_AHB_CBCR_CLK_ARES_BMSK                                                                   0x4
#define HWIO_GCC_USB4_CFG_AHB_CBCR_CLK_ARES_SHFT                                                                     2
#define HWIO_GCC_USB4_CFG_AHB_CBCR_CLK_ARES_NO_RESET_FVAL                                                          0x0
#define HWIO_GCC_USB4_CFG_AHB_CBCR_CLK_ARES_RESET_FVAL                                                             0x1
#define HWIO_GCC_USB4_CFG_AHB_CBCR_HW_CTL_BMSK                                                                     0x2
#define HWIO_GCC_USB4_CFG_AHB_CBCR_HW_CTL_SHFT                                                                       1
#define HWIO_GCC_USB4_CFG_AHB_CBCR_HW_CTL_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB4_CFG_AHB_CBCR_HW_CTL_ENABLE_FVAL                                                              0x1
#define HWIO_GCC_USB4_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                                 0x1
#define HWIO_GCC_USB4_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                                   0
#define HWIO_GCC_USB4_CFG_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB4_CFG_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_USB4_PHY_RX0_MUXR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x2a090)
#define HWIO_GCC_USB4_PHY_RX0_MUXR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a090)
#define HWIO_GCC_USB4_PHY_RX0_MUXR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a090)
#define HWIO_GCC_USB4_PHY_RX0_MUXR_RMSK                                                                            0x3
#define HWIO_GCC_USB4_PHY_RX0_MUXR_POR                                                                      0x00000002
#define HWIO_GCC_USB4_PHY_RX0_MUXR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB4_PHY_RX0_MUXR_ATTR                                                                                  0x3
#define HWIO_GCC_USB4_PHY_RX0_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_RX0_MUXR_ADDR)
#define HWIO_GCC_USB4_PHY_RX0_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_RX0_MUXR_ADDR, m)
#define HWIO_GCC_USB4_PHY_RX0_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_RX0_MUXR_ADDR,v)
#define HWIO_GCC_USB4_PHY_RX0_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_RX0_MUXR_ADDR,m,v,HWIO_GCC_USB4_PHY_RX0_MUXR_IN)
#define HWIO_GCC_USB4_PHY_RX0_MUXR_MUX_SEL_BMSK                                                                    0x3
#define HWIO_GCC_USB4_PHY_RX0_MUXR_MUX_SEL_SHFT                                                                      0

#define HWIO_GCC_USB4_PHY_RX0_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x2a094)
#define HWIO_GCC_USB4_PHY_RX0_CBCR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a094)
#define HWIO_GCC_USB4_PHY_RX0_CBCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a094)
#define HWIO_GCC_USB4_PHY_RX0_CBCR_RMSK                                                                     0x81e07ffd
#define HWIO_GCC_USB4_PHY_RX0_CBCR_POR                                                                      0x80000220
#define HWIO_GCC_USB4_PHY_RX0_CBCR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB4_PHY_RX0_CBCR_ATTR                                                                                  0x3
#define HWIO_GCC_USB4_PHY_RX0_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_RX0_CBCR_ADDR)
#define HWIO_GCC_USB4_PHY_RX0_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_RX0_CBCR_ADDR, m)
#define HWIO_GCC_USB4_PHY_RX0_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_RX0_CBCR_ADDR,v)
#define HWIO_GCC_USB4_PHY_RX0_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_RX0_CBCR_ADDR,m,v,HWIO_GCC_USB4_PHY_RX0_CBCR_IN)
#define HWIO_GCC_USB4_PHY_RX0_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_USB4_PHY_RX0_CBCR_CLK_OFF_SHFT                                                                     31
#define HWIO_GCC_USB4_PHY_RX0_CBCR_IGNORE_ALL_ARES_BMSK                                                      0x1000000
#define HWIO_GCC_USB4_PHY_RX0_CBCR_IGNORE_ALL_ARES_SHFT                                                             24
#define HWIO_GCC_USB4_PHY_RX0_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                    0x800000
#define HWIO_GCC_USB4_PHY_RX0_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                          23
#define HWIO_GCC_USB4_PHY_RX0_CBCR_CLK_DIS_BMSK                                                               0x400000
#define HWIO_GCC_USB4_PHY_RX0_CBCR_CLK_DIS_SHFT                                                                     22
#define HWIO_GCC_USB4_PHY_RX0_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                    0x200000
#define HWIO_GCC_USB4_PHY_RX0_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                          21
#define HWIO_GCC_USB4_PHY_RX0_CBCR_FORCE_MEM_CORE_ON_BMSK                                                       0x4000
#define HWIO_GCC_USB4_PHY_RX0_CBCR_FORCE_MEM_CORE_ON_SHFT                                                           14
#define HWIO_GCC_USB4_PHY_RX0_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_USB4_PHY_RX0_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                             0x1
#define HWIO_GCC_USB4_PHY_RX0_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                     0x2000
#define HWIO_GCC_USB4_PHY_RX0_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                         13
#define HWIO_GCC_USB4_PHY_RX0_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB4_PHY_RX0_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                           0x1
#define HWIO_GCC_USB4_PHY_RX0_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                    0x1000
#define HWIO_GCC_USB4_PHY_RX0_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                        12
#define HWIO_GCC_USB4_PHY_RX0_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_USB4_PHY_RX0_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                          0x1
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_BMSK                                                                   0xf00
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_SHFT                                                                       8
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK0_FVAL                                                              0x0
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK1_FVAL                                                              0x1
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK2_FVAL                                                              0x2
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK3_FVAL                                                              0x3
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK4_FVAL                                                              0x4
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK5_FVAL                                                              0x5
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK6_FVAL                                                              0x6
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK7_FVAL                                                              0x7
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK8_FVAL                                                              0x8
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK9_FVAL                                                              0x9
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK10_FVAL                                                             0xa
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK11_FVAL                                                             0xb
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK12_FVAL                                                             0xc
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK13_FVAL                                                             0xd
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK14_FVAL                                                             0xe
#define HWIO_GCC_USB4_PHY_RX0_CBCR_WAKEUP_CLOCK15_FVAL                                                             0xf
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_BMSK                                                                     0xf0
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_SHFT                                                                        4
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK0_FVAL                                                               0x0
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK1_FVAL                                                               0x1
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK2_FVAL                                                               0x2
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK3_FVAL                                                               0x3
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK4_FVAL                                                               0x4
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK5_FVAL                                                               0x5
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK6_FVAL                                                               0x6
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK7_FVAL                                                               0x7
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK8_FVAL                                                               0x8
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK9_FVAL                                                               0x9
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK10_FVAL                                                              0xa
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK11_FVAL                                                              0xb
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK12_FVAL                                                              0xc
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK13_FVAL                                                              0xd
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK14_FVAL                                                              0xe
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SLEEP_CLOCK15_FVAL                                                              0xf
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SW_ONLY_EN_BMSK                                                                 0x8
#define HWIO_GCC_USB4_PHY_RX0_CBCR_SW_ONLY_EN_SHFT                                                                   3
#define HWIO_GCC_USB4_PHY_RX0_CBCR_CLK_ARES_BMSK                                                                   0x4
#define HWIO_GCC_USB4_PHY_RX0_CBCR_CLK_ARES_SHFT                                                                     2
#define HWIO_GCC_USB4_PHY_RX0_CBCR_CLK_ARES_NO_RESET_FVAL                                                          0x0
#define HWIO_GCC_USB4_PHY_RX0_CBCR_CLK_ARES_RESET_FVAL                                                             0x1
#define HWIO_GCC_USB4_PHY_RX0_CBCR_CLK_ENABLE_BMSK                                                                 0x1
#define HWIO_GCC_USB4_PHY_RX0_CBCR_CLK_ENABLE_SHFT                                                                   0
#define HWIO_GCC_USB4_PHY_RX0_CBCR_CLK_ENABLE_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB4_PHY_RX0_CBCR_CLK_ENABLE_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_USB4_PHY_RX0_SREGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x2a098)
#define HWIO_GCC_USB4_PHY_RX0_SREGR_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a098)
#define HWIO_GCC_USB4_PHY_RX0_SREGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a098)
#define HWIO_GCC_USB4_PHY_RX0_SREGR_RMSK                                                                    0xfffffffe
#define HWIO_GCC_USB4_PHY_RX0_SREGR_POR                                                                     0x00010000
#define HWIO_GCC_USB4_PHY_RX0_SREGR_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_USB4_PHY_RX0_SREGR_ATTR                                                                                 0x3
#define HWIO_GCC_USB4_PHY_RX0_SREGR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_RX0_SREGR_ADDR)
#define HWIO_GCC_USB4_PHY_RX0_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_RX0_SREGR_ADDR, m)
#define HWIO_GCC_USB4_PHY_RX0_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_RX0_SREGR_ADDR,v)
#define HWIO_GCC_USB4_PHY_RX0_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_RX0_SREGR_ADDR,m,v,HWIO_GCC_USB4_PHY_RX0_SREGR_IN)
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                          0xff000000
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                                  24
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                             0xff0000
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                   16
#define HWIO_GCC_USB4_PHY_RX0_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                                0x8000
#define HWIO_GCC_USB4_PHY_RX0_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                    15
#define HWIO_GCC_USB4_PHY_RX0_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                         0x0
#define HWIO_GCC_USB4_PHY_RX0_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                            0x1
#define HWIO_GCC_USB4_PHY_RX0_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                                 0x4000
#define HWIO_GCC_USB4_PHY_RX0_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                     14
#define HWIO_GCC_USB4_PHY_RX0_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                    0x0
#define HWIO_GCC_USB4_PHY_RX0_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                                 0x1
#define HWIO_GCC_USB4_PHY_RX0_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                                0x2000
#define HWIO_GCC_USB4_PHY_RX0_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                    13
#define HWIO_GCC_USB4_PHY_RX0_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                       0x0
#define HWIO_GCC_USB4_PHY_RX0_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                          0x1
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                            0x1000
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                                12
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                      0x0
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                         0x1
#define HWIO_GCC_USB4_PHY_RX0_SREGR_MEM_CORE_ON_ACK_BMSK                                                         0x800
#define HWIO_GCC_USB4_PHY_RX0_SREGR_MEM_CORE_ON_ACK_SHFT                                                            11
#define HWIO_GCC_USB4_PHY_RX0_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                       0x400
#define HWIO_GCC_USB4_PHY_RX0_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                          10
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                                0x300
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                    8
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                         0x0
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                         0x1
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                         0x2
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                         0x3
#define HWIO_GCC_USB4_PHY_RX0_SREGR_MEM_CPH_ENABLE_BMSK                                                           0x80
#define HWIO_GCC_USB4_PHY_RX0_SREGR_MEM_CPH_ENABLE_SHFT                                                              7
#define HWIO_GCC_USB4_PHY_RX0_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB4_PHY_RX0_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_USB4_PHY_RX0_SREGR_FORCE_CLK_ON_BMSK                                                             0x40
#define HWIO_GCC_USB4_PHY_RX0_SREGR_FORCE_CLK_ON_SHFT                                                                6
#define HWIO_GCC_USB4_PHY_RX0_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                     0x0
#define HWIO_GCC_USB4_PHY_RX0_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                       0x20
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                          5
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                               0x0
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                          0x1
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_RST_SLP_STG_BMSK                                                           0x10
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_RST_SLP_STG_SHFT                                                              4
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                                  0x0
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                     0x1
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                          0x8
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                            3
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                               0x0
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                                  0x1
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                     0x4
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                       2
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL                 0x0
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                         0x2
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                           1
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                   0x0
#define HWIO_GCC_USB4_PHY_RX0_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                    0x1

#define HWIO_GCC_USB4_PHY_RX1_MUXR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x2a09c)
#define HWIO_GCC_USB4_PHY_RX1_MUXR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a09c)
#define HWIO_GCC_USB4_PHY_RX1_MUXR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a09c)
#define HWIO_GCC_USB4_PHY_RX1_MUXR_RMSK                                                                            0x3
#define HWIO_GCC_USB4_PHY_RX1_MUXR_POR                                                                      0x00000002
#define HWIO_GCC_USB4_PHY_RX1_MUXR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB4_PHY_RX1_MUXR_ATTR                                                                                  0x3
#define HWIO_GCC_USB4_PHY_RX1_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_RX1_MUXR_ADDR)
#define HWIO_GCC_USB4_PHY_RX1_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_RX1_MUXR_ADDR, m)
#define HWIO_GCC_USB4_PHY_RX1_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_RX1_MUXR_ADDR,v)
#define HWIO_GCC_USB4_PHY_RX1_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_RX1_MUXR_ADDR,m,v,HWIO_GCC_USB4_PHY_RX1_MUXR_IN)
#define HWIO_GCC_USB4_PHY_RX1_MUXR_MUX_SEL_BMSK                                                                    0x3
#define HWIO_GCC_USB4_PHY_RX1_MUXR_MUX_SEL_SHFT                                                                      0

#define HWIO_GCC_USB4_PHY_RX1_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0a0)
#define HWIO_GCC_USB4_PHY_RX1_CBCR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0a0)
#define HWIO_GCC_USB4_PHY_RX1_CBCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0a0)
#define HWIO_GCC_USB4_PHY_RX1_CBCR_RMSK                                                                     0x81e07ffd
#define HWIO_GCC_USB4_PHY_RX1_CBCR_POR                                                                      0x80000220
#define HWIO_GCC_USB4_PHY_RX1_CBCR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB4_PHY_RX1_CBCR_ATTR                                                                                  0x3
#define HWIO_GCC_USB4_PHY_RX1_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_RX1_CBCR_ADDR)
#define HWIO_GCC_USB4_PHY_RX1_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_RX1_CBCR_ADDR, m)
#define HWIO_GCC_USB4_PHY_RX1_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_RX1_CBCR_ADDR,v)
#define HWIO_GCC_USB4_PHY_RX1_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_RX1_CBCR_ADDR,m,v,HWIO_GCC_USB4_PHY_RX1_CBCR_IN)
#define HWIO_GCC_USB4_PHY_RX1_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_USB4_PHY_RX1_CBCR_CLK_OFF_SHFT                                                                     31
#define HWIO_GCC_USB4_PHY_RX1_CBCR_IGNORE_ALL_ARES_BMSK                                                      0x1000000
#define HWIO_GCC_USB4_PHY_RX1_CBCR_IGNORE_ALL_ARES_SHFT                                                             24
#define HWIO_GCC_USB4_PHY_RX1_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                    0x800000
#define HWIO_GCC_USB4_PHY_RX1_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                          23
#define HWIO_GCC_USB4_PHY_RX1_CBCR_CLK_DIS_BMSK                                                               0x400000
#define HWIO_GCC_USB4_PHY_RX1_CBCR_CLK_DIS_SHFT                                                                     22
#define HWIO_GCC_USB4_PHY_RX1_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                    0x200000
#define HWIO_GCC_USB4_PHY_RX1_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                          21
#define HWIO_GCC_USB4_PHY_RX1_CBCR_FORCE_MEM_CORE_ON_BMSK                                                       0x4000
#define HWIO_GCC_USB4_PHY_RX1_CBCR_FORCE_MEM_CORE_ON_SHFT                                                           14
#define HWIO_GCC_USB4_PHY_RX1_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_USB4_PHY_RX1_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                             0x1
#define HWIO_GCC_USB4_PHY_RX1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                     0x2000
#define HWIO_GCC_USB4_PHY_RX1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                         13
#define HWIO_GCC_USB4_PHY_RX1_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB4_PHY_RX1_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                           0x1
#define HWIO_GCC_USB4_PHY_RX1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                    0x1000
#define HWIO_GCC_USB4_PHY_RX1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                        12
#define HWIO_GCC_USB4_PHY_RX1_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_USB4_PHY_RX1_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                          0x1
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_BMSK                                                                   0xf00
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_SHFT                                                                       8
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK0_FVAL                                                              0x0
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK1_FVAL                                                              0x1
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK2_FVAL                                                              0x2
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK3_FVAL                                                              0x3
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK4_FVAL                                                              0x4
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK5_FVAL                                                              0x5
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK6_FVAL                                                              0x6
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK7_FVAL                                                              0x7
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK8_FVAL                                                              0x8
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK9_FVAL                                                              0x9
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK10_FVAL                                                             0xa
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK11_FVAL                                                             0xb
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK12_FVAL                                                             0xc
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK13_FVAL                                                             0xd
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK14_FVAL                                                             0xe
#define HWIO_GCC_USB4_PHY_RX1_CBCR_WAKEUP_CLOCK15_FVAL                                                             0xf
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_BMSK                                                                     0xf0
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_SHFT                                                                        4
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK0_FVAL                                                               0x0
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK1_FVAL                                                               0x1
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK2_FVAL                                                               0x2
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK3_FVAL                                                               0x3
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK4_FVAL                                                               0x4
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK5_FVAL                                                               0x5
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK6_FVAL                                                               0x6
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK7_FVAL                                                               0x7
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK8_FVAL                                                               0x8
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK9_FVAL                                                               0x9
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK10_FVAL                                                              0xa
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK11_FVAL                                                              0xb
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK12_FVAL                                                              0xc
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK13_FVAL                                                              0xd
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK14_FVAL                                                              0xe
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SLEEP_CLOCK15_FVAL                                                              0xf
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SW_ONLY_EN_BMSK                                                                 0x8
#define HWIO_GCC_USB4_PHY_RX1_CBCR_SW_ONLY_EN_SHFT                                                                   3
#define HWIO_GCC_USB4_PHY_RX1_CBCR_CLK_ARES_BMSK                                                                   0x4
#define HWIO_GCC_USB4_PHY_RX1_CBCR_CLK_ARES_SHFT                                                                     2
#define HWIO_GCC_USB4_PHY_RX1_CBCR_CLK_ARES_NO_RESET_FVAL                                                          0x0
#define HWIO_GCC_USB4_PHY_RX1_CBCR_CLK_ARES_RESET_FVAL                                                             0x1
#define HWIO_GCC_USB4_PHY_RX1_CBCR_CLK_ENABLE_BMSK                                                                 0x1
#define HWIO_GCC_USB4_PHY_RX1_CBCR_CLK_ENABLE_SHFT                                                                   0
#define HWIO_GCC_USB4_PHY_RX1_CBCR_CLK_ENABLE_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB4_PHY_RX1_CBCR_CLK_ENABLE_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_USB4_PHY_RX1_SREGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0a4)
#define HWIO_GCC_USB4_PHY_RX1_SREGR_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0a4)
#define HWIO_GCC_USB4_PHY_RX1_SREGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0a4)
#define HWIO_GCC_USB4_PHY_RX1_SREGR_RMSK                                                                    0xfffffffe
#define HWIO_GCC_USB4_PHY_RX1_SREGR_POR                                                                     0x00010000
#define HWIO_GCC_USB4_PHY_RX1_SREGR_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_USB4_PHY_RX1_SREGR_ATTR                                                                                 0x3
#define HWIO_GCC_USB4_PHY_RX1_SREGR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_RX1_SREGR_ADDR)
#define HWIO_GCC_USB4_PHY_RX1_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_RX1_SREGR_ADDR, m)
#define HWIO_GCC_USB4_PHY_RX1_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_RX1_SREGR_ADDR,v)
#define HWIO_GCC_USB4_PHY_RX1_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_RX1_SREGR_ADDR,m,v,HWIO_GCC_USB4_PHY_RX1_SREGR_IN)
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                          0xff000000
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                                  24
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                             0xff0000
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                   16
#define HWIO_GCC_USB4_PHY_RX1_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                                0x8000
#define HWIO_GCC_USB4_PHY_RX1_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                    15
#define HWIO_GCC_USB4_PHY_RX1_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                         0x0
#define HWIO_GCC_USB4_PHY_RX1_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                            0x1
#define HWIO_GCC_USB4_PHY_RX1_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                                 0x4000
#define HWIO_GCC_USB4_PHY_RX1_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                     14
#define HWIO_GCC_USB4_PHY_RX1_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                    0x0
#define HWIO_GCC_USB4_PHY_RX1_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                                 0x1
#define HWIO_GCC_USB4_PHY_RX1_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                                0x2000
#define HWIO_GCC_USB4_PHY_RX1_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                    13
#define HWIO_GCC_USB4_PHY_RX1_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                       0x0
#define HWIO_GCC_USB4_PHY_RX1_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                          0x1
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                            0x1000
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                                12
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                      0x0
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                         0x1
#define HWIO_GCC_USB4_PHY_RX1_SREGR_MEM_CORE_ON_ACK_BMSK                                                         0x800
#define HWIO_GCC_USB4_PHY_RX1_SREGR_MEM_CORE_ON_ACK_SHFT                                                            11
#define HWIO_GCC_USB4_PHY_RX1_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                       0x400
#define HWIO_GCC_USB4_PHY_RX1_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                          10
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                                0x300
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                    8
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                         0x0
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                         0x1
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                         0x2
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                         0x3
#define HWIO_GCC_USB4_PHY_RX1_SREGR_MEM_CPH_ENABLE_BMSK                                                           0x80
#define HWIO_GCC_USB4_PHY_RX1_SREGR_MEM_CPH_ENABLE_SHFT                                                              7
#define HWIO_GCC_USB4_PHY_RX1_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_USB4_PHY_RX1_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_USB4_PHY_RX1_SREGR_FORCE_CLK_ON_BMSK                                                             0x40
#define HWIO_GCC_USB4_PHY_RX1_SREGR_FORCE_CLK_ON_SHFT                                                                6
#define HWIO_GCC_USB4_PHY_RX1_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                     0x0
#define HWIO_GCC_USB4_PHY_RX1_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                       0x20
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                          5
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                               0x0
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                          0x1
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_RST_SLP_STG_BMSK                                                           0x10
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_RST_SLP_STG_SHFT                                                              4
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                                  0x0
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                     0x1
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                          0x8
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                            3
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                               0x0
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                                  0x1
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                     0x4
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                       2
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL                 0x0
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                         0x2
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                           1
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                   0x0
#define HWIO_GCC_USB4_PHY_RX1_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                    0x1

#define HWIO_GCC_USB4_AT_CBCR_ADDR                                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0a8)
#define HWIO_GCC_USB4_AT_CBCR_PHYS                                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0a8)
#define HWIO_GCC_USB4_AT_CBCR_OFFS                                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0a8)
#define HWIO_GCC_USB4_AT_CBCR_RMSK                                                                          0x81f0000f
#define HWIO_GCC_USB4_AT_CBCR_POR                                                                           0x80000000
#define HWIO_GCC_USB4_AT_CBCR_POR_RMSK                                                                      0xffffffff
#define HWIO_GCC_USB4_AT_CBCR_ATTR                                                                                       0x3
#define HWIO_GCC_USB4_AT_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_AT_CBCR_ADDR)
#define HWIO_GCC_USB4_AT_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_AT_CBCR_ADDR, m)
#define HWIO_GCC_USB4_AT_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_AT_CBCR_ADDR,v)
#define HWIO_GCC_USB4_AT_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_AT_CBCR_ADDR,m,v,HWIO_GCC_USB4_AT_CBCR_IN)
#define HWIO_GCC_USB4_AT_CBCR_CLK_OFF_BMSK                                                                  0x80000000
#define HWIO_GCC_USB4_AT_CBCR_CLK_OFF_SHFT                                                                          31
#define HWIO_GCC_USB4_AT_CBCR_IGNORE_ALL_ARES_BMSK                                                           0x1000000
#define HWIO_GCC_USB4_AT_CBCR_IGNORE_ALL_ARES_SHFT                                                                  24
#define HWIO_GCC_USB4_AT_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                         0x800000
#define HWIO_GCC_USB4_AT_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                               23
#define HWIO_GCC_USB4_AT_CBCR_CLK_DIS_BMSK                                                                    0x400000
#define HWIO_GCC_USB4_AT_CBCR_CLK_DIS_SHFT                                                                          22
#define HWIO_GCC_USB4_AT_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                         0x200000
#define HWIO_GCC_USB4_AT_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                               21
#define HWIO_GCC_USB4_AT_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                        0x100000
#define HWIO_GCC_USB4_AT_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                              20
#define HWIO_GCC_USB4_AT_CBCR_SW_ONLY_EN_BMSK                                                                      0x8
#define HWIO_GCC_USB4_AT_CBCR_SW_ONLY_EN_SHFT                                                                        3
#define HWIO_GCC_USB4_AT_CBCR_CLK_ARES_BMSK                                                                        0x4
#define HWIO_GCC_USB4_AT_CBCR_CLK_ARES_SHFT                                                                          2
#define HWIO_GCC_USB4_AT_CBCR_CLK_ARES_NO_RESET_FVAL                                                               0x0
#define HWIO_GCC_USB4_AT_CBCR_CLK_ARES_RESET_FVAL                                                                  0x1
#define HWIO_GCC_USB4_AT_CBCR_HW_CTL_BMSK                                                                          0x2
#define HWIO_GCC_USB4_AT_CBCR_HW_CTL_SHFT                                                                            1
#define HWIO_GCC_USB4_AT_CBCR_HW_CTL_DISABLE_FVAL                                                                  0x0
#define HWIO_GCC_USB4_AT_CBCR_HW_CTL_ENABLE_FVAL                                                                   0x1
#define HWIO_GCC_USB4_AT_CBCR_CLK_ENABLE_BMSK                                                                      0x1
#define HWIO_GCC_USB4_AT_CBCR_CLK_ENABLE_SHFT                                                                        0
#define HWIO_GCC_USB4_AT_CBCR_CLK_ENABLE_DISABLE_FVAL                                                              0x0
#define HWIO_GCC_USB4_AT_CBCR_CLK_ENABLE_ENABLE_FVAL                                                               0x1

#define HWIO_GCC_USB4_APB_CBCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0ac)
#define HWIO_GCC_USB4_APB_CBCR_PHYS                                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0ac)
#define HWIO_GCC_USB4_APB_CBCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0ac)
#define HWIO_GCC_USB4_APB_CBCR_RMSK                                                                         0x81e0000f
#define HWIO_GCC_USB4_APB_CBCR_POR                                                                          0x80000000
#define HWIO_GCC_USB4_APB_CBCR_POR_RMSK                                                                     0xffffffff
#define HWIO_GCC_USB4_APB_CBCR_ATTR                                                                                      0x3
#define HWIO_GCC_USB4_APB_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_APB_CBCR_ADDR)
#define HWIO_GCC_USB4_APB_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_APB_CBCR_ADDR, m)
#define HWIO_GCC_USB4_APB_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_APB_CBCR_ADDR,v)
#define HWIO_GCC_USB4_APB_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_APB_CBCR_ADDR,m,v,HWIO_GCC_USB4_APB_CBCR_IN)
#define HWIO_GCC_USB4_APB_CBCR_CLK_OFF_BMSK                                                                 0x80000000
#define HWIO_GCC_USB4_APB_CBCR_CLK_OFF_SHFT                                                                         31
#define HWIO_GCC_USB4_APB_CBCR_IGNORE_ALL_ARES_BMSK                                                          0x1000000
#define HWIO_GCC_USB4_APB_CBCR_IGNORE_ALL_ARES_SHFT                                                                 24
#define HWIO_GCC_USB4_APB_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                        0x800000
#define HWIO_GCC_USB4_APB_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                              23
#define HWIO_GCC_USB4_APB_CBCR_CLK_DIS_BMSK                                                                   0x400000
#define HWIO_GCC_USB4_APB_CBCR_CLK_DIS_SHFT                                                                         22
#define HWIO_GCC_USB4_APB_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                        0x200000
#define HWIO_GCC_USB4_APB_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                              21
#define HWIO_GCC_USB4_APB_CBCR_SW_ONLY_EN_BMSK                                                                     0x8
#define HWIO_GCC_USB4_APB_CBCR_SW_ONLY_EN_SHFT                                                                       3
#define HWIO_GCC_USB4_APB_CBCR_CLK_ARES_BMSK                                                                       0x4
#define HWIO_GCC_USB4_APB_CBCR_CLK_ARES_SHFT                                                                         2
#define HWIO_GCC_USB4_APB_CBCR_CLK_ARES_NO_RESET_FVAL                                                              0x0
#define HWIO_GCC_USB4_APB_CBCR_CLK_ARES_RESET_FVAL                                                                 0x1
#define HWIO_GCC_USB4_APB_CBCR_HW_CTL_BMSK                                                                         0x2
#define HWIO_GCC_USB4_APB_CBCR_HW_CTL_SHFT                                                                           1
#define HWIO_GCC_USB4_APB_CBCR_HW_CTL_DISABLE_FVAL                                                                 0x0
#define HWIO_GCC_USB4_APB_CBCR_HW_CTL_ENABLE_FVAL                                                                  0x1
#define HWIO_GCC_USB4_APB_CBCR_CLK_ENABLE_BMSK                                                                     0x1
#define HWIO_GCC_USB4_APB_CBCR_CLK_ENABLE_SHFT                                                                       0
#define HWIO_GCC_USB4_APB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB4_APB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                              0x1

#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0b0)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0b0)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0b0)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_RMSK                                                                    0x3
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_POR                                                              0x00000000
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_ATTR                                                                          0x3
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_ADDR)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_IN)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_MUX_SEL_BMSK                                                            0x3
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_MUXR_MUX_SEL_SHFT                                                              0

#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0b4)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0b4)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0b4)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_RMSK                                                             0x81e0000d
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_POR                                                              0x80000000
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_ADDR)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_IN)
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_CLK_OFF_SHFT                                                             31
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_IGNORE_ALL_ARES_BMSK                                              0x1000000
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_IGNORE_ALL_ARES_SHFT                                                     24
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                            0x800000
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                  23
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_CLK_DIS_BMSK                                                       0x400000
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_CLK_DIS_SHFT                                                             22
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                            0x200000
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                  21
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_SW_ONLY_EN_BMSK                                                         0x8
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_SW_ONLY_EN_SHFT                                                           3
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_CLK_ARES_SHFT                                                             2
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_CLK_ARES_NO_RESET_FVAL                                                  0x0
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_CLK_ARES_RESET_FVAL                                                     0x1
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_CLK_ENABLE_SHFT                                                           0
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB4_PHY_P2RR2P_PIPE_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_USB4_MBIST_MUXR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0b8)
#define HWIO_GCC_USB4_MBIST_MUXR_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0b8)
#define HWIO_GCC_USB4_MBIST_MUXR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0b8)
#define HWIO_GCC_USB4_MBIST_MUXR_RMSK                                                                              0x1
#define HWIO_GCC_USB4_MBIST_MUXR_POR                                                                        0x00000000
#define HWIO_GCC_USB4_MBIST_MUXR_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB4_MBIST_MUXR_ATTR                                                                                    0x3
#define HWIO_GCC_USB4_MBIST_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_MBIST_MUXR_ADDR)
#define HWIO_GCC_USB4_MBIST_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_MBIST_MUXR_ADDR, m)
#define HWIO_GCC_USB4_MBIST_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_MBIST_MUXR_ADDR,v)
#define HWIO_GCC_USB4_MBIST_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_MBIST_MUXR_ADDR,m,v,HWIO_GCC_USB4_MBIST_MUXR_IN)
#define HWIO_GCC_USB4_MBIST_MUXR_MUX_SEL_BMSK                                                                      0x1
#define HWIO_GCC_USB4_MBIST_MUXR_MUX_SEL_SHFT                                                                        0

#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0bc)
#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0bc)
#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0bc)
#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_RMSK                                                                  0x1
#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_POR                                                            0x00000000
#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_ATTR                                                                        0x3
#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_ADDR)
#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_ADDR, m)
#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_ADDR,v)
#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_ADDR,m,v,HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_IN)
#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_MUX_SEL_BMSK                                                          0x1
#define HWIO_GCC_USB4_MBIST_PLL_TEST_SE_MUXR_MUX_SEL_SHFT                                                            0

#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0c0)
#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0c0)
#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0c0)
#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_RMSK                                                                       0x3
#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_POR                                                                 0x00000000
#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_ATTR                                                                             0x3
#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_ADDR)
#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_IN)
#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_MUX_SEL_BMSK                                                               0x3
#define HWIO_GCC_USB4_PHY_SYS_PIPE_MUXR_MUX_SEL_SHFT                                                                 0

#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0c4)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0c4)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0c4)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_POR                                                            0x80000000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_ATTR                                                                        0x3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_ADDR)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_IN)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_ROOT_OFF_SHFT                                                          31
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     4
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_ROOT_EN_SHFT                                                            1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_UPDATE_SHFT                                                             0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_UPDATE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CMD_RCGR_UPDATE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0c8)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0c8)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0c8)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_RMSK                                                             0x11071f
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_POR                                                            0x00100000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_ATTR                                                                        0x3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_ADDR)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_IN)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_HW_CLK_CONTROL_BMSK                                              0x100000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                    20
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                           0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                            0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_RCGLITE_DISABLE_BMSK                                              0x10000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                   16
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                  0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                 0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SHFT                                                            8
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                     0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                     0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                     0x2
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                     0x3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                     0x4
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                     0x5
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                     0x6
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                     0x7
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_SHFT                                                            0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                   0x0
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                     0x1
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                   0x2
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                     0x3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                   0x4
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                     0x5
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                   0x6
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                     0x7
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                   0x8
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                     0x9
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                   0xa
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                     0xb
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                   0xc
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                     0xd
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                   0xe
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                     0xf
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                  0x10
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                    0x11
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                  0x12
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                   0x13
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                 0x14
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                   0x15
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                 0x16
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                   0x17
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                 0x18
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                   0x19
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                 0x1a
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                   0x1b
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                 0x1c
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                   0x1d
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                 0x1e
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                   0x1f

#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0dc)
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0dc)
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0dc)
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_RMSK                                                                      0x3
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_POR                                                                0x00000002
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_ATTR                                                                            0x3
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_ADDR)
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_ADDR, m)
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_ADDR,v)
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_ADDR,m,v,HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_IN)
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_CLKON_DIS_BMSK                                                            0x2
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_CLKON_DIS_SHFT                                                              1
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_MUX_SEL_BMSK                                                              0x1
#define HWIO_GCC_USB4_PHY_PCIEPIPE_GMUXR_MUX_SEL_SHFT                                                                0

#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0e0)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0e0)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0e0)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_RMSK                                                                      0x3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_POR                                                                0x00000000
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_ATTR                                                                            0x3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_ADDR)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_IN)
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_MUX_SEL_BMSK                                                              0x3
#define HWIO_GCC_USB4_PHY_PCIE_PIPE_MUXR_MUX_SEL_SHFT                                                                0

#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x2a0e4)
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a0e4)
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a0e4)
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_RMSK                                                                   0x81e0000f
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_POR                                                                    0x80000000
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_ATTR                                                                                0x3
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_USB4_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_USB4_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_USB4_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_USB4_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_USB4_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_CLK_OFF_SHFT                                                                   31
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                                    0x1000000
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                           24
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                  0x800000
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                        23
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_CLK_DIS_BMSK                                                             0x400000
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_CLK_DIS_SHFT                                                                   22
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                  0x200000
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                        21
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_SW_ONLY_EN_BMSK                                                               0x8
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_SW_ONLY_EN_SHFT                                                                 3
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_CLK_ARES_SHFT                                                                   2
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_CLK_ARES_RESET_FVAL                                                           0x1
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_HW_CTL_BMSK                                                                   0x2
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_HW_CTL_SHFT                                                                     1
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                            0x1
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_CLK_ENABLE_SHFT                                                                 0
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_AGGRE_USB4_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_USB4CIO_0_MISC_RESET_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x2a188)
#define HWIO_GCC_USB4CIO_0_MISC_RESET_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x2a188)
#define HWIO_GCC_USB4CIO_0_MISC_RESET_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x2a188)
#define HWIO_GCC_USB4CIO_0_MISC_RESET_RMSK                                                                       0x3ff
#define HWIO_GCC_USB4CIO_0_MISC_RESET_POR                                                                   0x00000000
#define HWIO_GCC_USB4CIO_0_MISC_RESET_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB4CIO_0_MISC_RESET_ATTR                                                                               0x3
#define HWIO_GCC_USB4CIO_0_MISC_RESET_IN                    \
                in_dword(HWIO_GCC_USB4CIO_0_MISC_RESET_ADDR)
#define HWIO_GCC_USB4CIO_0_MISC_RESET_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4CIO_0_MISC_RESET_ADDR, m)
#define HWIO_GCC_USB4CIO_0_MISC_RESET_OUT(v)            \
                out_dword(HWIO_GCC_USB4CIO_0_MISC_RESET_ADDR,v)
#define HWIO_GCC_USB4CIO_0_MISC_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4CIO_0_MISC_RESET_ADDR,m,v,HWIO_GCC_USB4CIO_0_MISC_RESET_IN)
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_DP_MAX_PCLK_BCR_BLK_ARES_BMSK                                    0x200
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_DP_MAX_PCLK_BCR_BLK_ARES_SHFT                                        9
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_DP_MAX_PCLK_BCR_BLK_ARES_DISABLE_FVAL                              0x0
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_DP_MAX_PCLK_BCR_BLK_ARES_ENABLE_FVAL                               0x1
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_AHB_BCR_BLK_ARES_BMSK                                            0x100
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_AHB_BCR_BLK_ARES_SHFT                                                8
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_AHB_BCR_BLK_ARES_DISABLE_FVAL                                      0x0
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_AHB_BCR_BLK_ARES_ENABLE_FVAL                                       0x1
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_HIA_MSTR_BCR_BLK_ARES_BMSK                                        0x80
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_HIA_MSTR_BCR_BLK_ARES_SHFT                                           7
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_HIA_MSTR_BCR_BLK_ARES_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_HIA_MSTR_BCR_BLK_ARES_ENABLE_FVAL                                  0x1
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_SB_IF_BCR_BLK_ARES_BMSK                                           0x40
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_SB_IF_BCR_BLK_ARES_SHFT                                              6
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_SB_IF_BCR_BLK_ARES_DISABLE_FVAL                                    0x0
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_SB_IF_BCR_BLK_ARES_ENABLE_FVAL                                     0x1
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_TMU_BCR_BLK_ARES_BMSK                                             0x20
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_TMU_BCR_BLK_ARES_SHFT                                                5
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_TMU_BCR_BLK_ARES_DISABLE_FVAL                                      0x0
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_TMU_BCR_BLK_ARES_ENABLE_FVAL                                       0x1
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_PCIE_PIPE_BCR_BLK_ARES_BMSK                                       0x10
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_PCIE_PIPE_BCR_BLK_ARES_SHFT                                          4
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_PCIE_PIPE_BCR_BLK_ARES_DISABLE_FVAL                                0x0
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_PCIE_PIPE_BCR_BLK_ARES_ENABLE_FVAL                                 0x1
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_USB_PIPE_BCR_BLK_ARES_BMSK                                         0x8
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_USB_PIPE_BCR_BLK_ARES_SHFT                                           3
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_USB_PIPE_BCR_BLK_ARES_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_USB_PIPE_BCR_BLK_ARES_ENABLE_FVAL                                  0x1
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_RX_CLK_1_BCR_BLK_ARES_BMSK                                         0x4
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_RX_CLK_1_BCR_BLK_ARES_SHFT                                           2
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_RX_CLK_1_BCR_BLK_ARES_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_RX_CLK_1_BCR_BLK_ARES_ENABLE_FVAL                                  0x1
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_RX_CLK_0_BCR_BLK_ARES_BMSK                                         0x2
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_RX_CLK_0_BCR_BLK_ARES_SHFT                                           1
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_RX_CLK_0_BCR_BLK_ARES_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_RX_CLK_0_BCR_BLK_ARES_ENABLE_FVAL                                  0x1
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_USB4_SYS_BCR_BLK_ARES_BMSK                                         0x1
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_USB4_SYS_BCR_BLK_ARES_SHFT                                           0
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_USB4_SYS_BCR_BLK_ARES_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4CIO_0_MISC_RESET_USB4CIO_0_USB4_SYS_BCR_BLK_ARES_ENABLE_FVAL                                  0x1

#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x35004)
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x35004)
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x35004)
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_RMSK                                                                     0x3
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_POR                                                               0x00000000
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_ATTR                                                                           0x3
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_IN                    \
                in_dword(HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_ADDR)
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_ADDR, m)
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_ADDR,v)
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_ADDR,m,v,HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_IN)
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                    0x2
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                      1
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                             0x1
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_SW_OVERRIDE_BMSK                                                         0x1
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_SW_OVERRIDE_SHFT                                                           0
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_MSS_Q6_USB30_PRIM_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x35008)
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x35008)
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x35008)
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_RMSK                                                                       0x3
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_POR                                                                 0x00000000
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_ATTR                                                                             0x3
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_IN                    \
                in_dword(HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_ADDR)
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_ADDR, m)
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_ADDR,v)
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_ADDR,m,v,HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_IN)
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                      0x2
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                        1
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                               0x1
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_SW_OVERRIDE_BMSK                                                           0x1
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_SW_OVERRIDE_SHFT                                                             0
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_MSS_Q6_USB30_MP_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x3501c)
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x3501c)
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x3501c)
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_RMSK                                                                           0x3
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_POR                                                                     0x00000000
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_ATTR                                                                                 0x3
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_IN                    \
                in_dword(HWIO_GCC_MSS_Q6_USB4_SGDSCR_ADDR)
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_Q6_USB4_SGDSCR_ADDR, m)
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_MSS_Q6_USB4_SGDSCR_ADDR,v)
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_Q6_USB4_SGDSCR_ADDR,m,v,HWIO_GCC_MSS_Q6_USB4_SGDSCR_IN)
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                          0x2
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                            1
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_SW_OVERRIDE_BMSK                                                               0x1
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_SW_OVERRIDE_SHFT                                                                 0
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_MSS_Q6_USB4_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x35050)
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x35050)
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x35050)
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_RMSK                                                                         0x3
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_POR                                                                   0x00000000
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_ATTR                                                                               0x3
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_IN                    \
                in_dword(HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_ADDR)
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_ADDR, m)
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_ADDR,v)
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_ADDR,m,v,HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_IN)
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                        0x2
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                          1
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_SW_OVERRIDE_BMSK                                                             0x1
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_SW_OVERRIDE_SHFT                                                               0
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_MSS_Q6_USB4_1_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x3505c)
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x3505c)
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x3505c)
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_RMSK                                                                      0x3
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_POR                                                                0x00000000
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_ATTR                                                                            0x3
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_IN                    \
                in_dword(HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_ADDR)
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_ADDR, m)
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_ADDR,v)
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_ADDR,m,v,HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_IN)
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                     0x2
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                       1
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                              0x1
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_SW_OVERRIDE_BMSK                                                          0x1
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_SW_OVERRIDE_SHFT                                                            0
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_MSS_Q6_USB30_SEC_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x3f004)
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x3f004)
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x3f004)
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_RMSK                                                                         0x3
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_POR                                                                   0x00000000
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_ATTR                                                                               0x3
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_IN                    \
                in_dword(HWIO_GCC_SP_USB30_PRIM_SGDSCR_ADDR)
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_USB30_PRIM_SGDSCR_ADDR, m)
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_SP_USB30_PRIM_SGDSCR_ADDR,v)
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_USB30_PRIM_SGDSCR_ADDR,m,v,HWIO_GCC_SP_USB30_PRIM_SGDSCR_IN)
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                        0x2
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                          1
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_SW_OVERRIDE_BMSK                                                             0x1
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_SW_OVERRIDE_SHFT                                                               0
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_SP_USB30_PRIM_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_SP_USB30_MP_SGDSCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x3f008)
#define HWIO_GCC_SP_USB30_MP_SGDSCR_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x3f008)
#define HWIO_GCC_SP_USB30_MP_SGDSCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x3f008)
#define HWIO_GCC_SP_USB30_MP_SGDSCR_RMSK                                                                           0x3
#define HWIO_GCC_SP_USB30_MP_SGDSCR_POR                                                                     0x00000000
#define HWIO_GCC_SP_USB30_MP_SGDSCR_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_SP_USB30_MP_SGDSCR_ATTR                                                                                 0x3
#define HWIO_GCC_SP_USB30_MP_SGDSCR_IN                    \
                in_dword(HWIO_GCC_SP_USB30_MP_SGDSCR_ADDR)
#define HWIO_GCC_SP_USB30_MP_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_USB30_MP_SGDSCR_ADDR, m)
#define HWIO_GCC_SP_USB30_MP_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_SP_USB30_MP_SGDSCR_ADDR,v)
#define HWIO_GCC_SP_USB30_MP_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_USB30_MP_SGDSCR_ADDR,m,v,HWIO_GCC_SP_USB30_MP_SGDSCR_IN)
#define HWIO_GCC_SP_USB30_MP_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                          0x2
#define HWIO_GCC_SP_USB30_MP_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                            1
#define HWIO_GCC_SP_USB30_MP_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_SP_USB30_MP_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_SP_USB30_MP_SGDSCR_SW_OVERRIDE_BMSK                                                               0x1
#define HWIO_GCC_SP_USB30_MP_SGDSCR_SW_OVERRIDE_SHFT                                                                 0
#define HWIO_GCC_SP_USB30_MP_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_SP_USB30_MP_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_SP_USB4_SGDSCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x3f01c)
#define HWIO_GCC_SP_USB4_SGDSCR_PHYS                                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x3f01c)
#define HWIO_GCC_SP_USB4_SGDSCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x3f01c)
#define HWIO_GCC_SP_USB4_SGDSCR_RMSK                                                                               0x3
#define HWIO_GCC_SP_USB4_SGDSCR_POR                                                                         0x00000000
#define HWIO_GCC_SP_USB4_SGDSCR_POR_RMSK                                                                    0xffffffff
#define HWIO_GCC_SP_USB4_SGDSCR_ATTR                                                                                     0x3
#define HWIO_GCC_SP_USB4_SGDSCR_IN                    \
                in_dword(HWIO_GCC_SP_USB4_SGDSCR_ADDR)
#define HWIO_GCC_SP_USB4_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_USB4_SGDSCR_ADDR, m)
#define HWIO_GCC_SP_USB4_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_SP_USB4_SGDSCR_ADDR,v)
#define HWIO_GCC_SP_USB4_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_USB4_SGDSCR_ADDR,m,v,HWIO_GCC_SP_USB4_SGDSCR_IN)
#define HWIO_GCC_SP_USB4_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                              0x2
#define HWIO_GCC_SP_USB4_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                                1
#define HWIO_GCC_SP_USB4_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_SP_USB4_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_SP_USB4_SGDSCR_SW_OVERRIDE_BMSK                                                                   0x1
#define HWIO_GCC_SP_USB4_SGDSCR_SW_OVERRIDE_SHFT                                                                     0
#define HWIO_GCC_SP_USB4_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_SP_USB4_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_SP_USB4_1_SGDSCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x3f050)
#define HWIO_GCC_SP_USB4_1_SGDSCR_PHYS                                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x3f050)
#define HWIO_GCC_SP_USB4_1_SGDSCR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x3f050)
#define HWIO_GCC_SP_USB4_1_SGDSCR_RMSK                                                                             0x3
#define HWIO_GCC_SP_USB4_1_SGDSCR_POR                                                                       0x00000000
#define HWIO_GCC_SP_USB4_1_SGDSCR_POR_RMSK                                                                  0xffffffff
#define HWIO_GCC_SP_USB4_1_SGDSCR_ATTR                                                                                   0x3
#define HWIO_GCC_SP_USB4_1_SGDSCR_IN                    \
                in_dword(HWIO_GCC_SP_USB4_1_SGDSCR_ADDR)
#define HWIO_GCC_SP_USB4_1_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_USB4_1_SGDSCR_ADDR, m)
#define HWIO_GCC_SP_USB4_1_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_SP_USB4_1_SGDSCR_ADDR,v)
#define HWIO_GCC_SP_USB4_1_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_USB4_1_SGDSCR_ADDR,m,v,HWIO_GCC_SP_USB4_1_SGDSCR_IN)
#define HWIO_GCC_SP_USB4_1_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                            0x2
#define HWIO_GCC_SP_USB4_1_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                              1
#define HWIO_GCC_SP_USB4_1_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_SP_USB4_1_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_SP_USB4_1_SGDSCR_SW_OVERRIDE_BMSK                                                                 0x1
#define HWIO_GCC_SP_USB4_1_SGDSCR_SW_OVERRIDE_SHFT                                                                   0
#define HWIO_GCC_SP_USB4_1_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_SP_USB4_1_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_SP_USB30_SEC_SGDSCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x3f05c)
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x3f05c)
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x3f05c)
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_RMSK                                                                          0x3
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_POR                                                                    0x00000000
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_ATTR                                                                                0x3
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_IN                    \
                in_dword(HWIO_GCC_SP_USB30_SEC_SGDSCR_ADDR)
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_USB30_SEC_SGDSCR_ADDR, m)
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_SP_USB30_SEC_SGDSCR_ADDR,v)
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_USB30_SEC_SGDSCR_ADDR,m,v,HWIO_GCC_SP_USB30_SEC_SGDSCR_IN)
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                         0x2
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                           1
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                  0x1
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_SW_OVERRIDE_BMSK                                                              0x1
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_SW_OVERRIDE_SHFT                                                                0
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_SP_USB30_SEC_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x44004)
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x44004)
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x44004)
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_RMSK                                                             0x81f0000f
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_POR                                                              0x80000000
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_ADDR)
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_IN)
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_OFF_SHFT                                                             31
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                              0x1000000
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                     24
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                            0x800000
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                  23
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_DIS_BMSK                                                       0x400000
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_DIS_SHFT                                                             22
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                            0x200000
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                  21
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                           0x100000
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                 20
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_SW_ONLY_EN_BMSK                                                         0x8
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_SW_ONLY_EN_SHFT                                                           3
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_ARES_SHFT                                                             2
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                  0x0
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_ARES_RESET_FVAL                                                     0x1
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_HW_CTL_SHFT                                                               1
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_ENABLE_SHFT                                                           0
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_DDRSS_SYS_NOC_GC_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x44008)
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x44008)
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x44008)
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_RMSK                                                             0x81f0000f
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_POR                                                              0x00000001
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_ADDR)
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_ADDR, m)
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_ADDR,v)
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_ADDR,m,v,HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_IN)
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_OFF_SHFT                                                             31
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                              0x1000000
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                     24
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                            0x800000
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                  23
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_DIS_BMSK                                                       0x400000
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_DIS_SHFT                                                             22
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                            0x200000
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                  21
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                           0x100000
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                 20
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_SW_ONLY_EN_BMSK                                                         0x8
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_SW_ONLY_EN_SHFT                                                           3
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_ARES_SHFT                                                             2
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                  0x0
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_ARES_RESET_FVAL                                                     0x1
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_HW_CTL_SHFT                                                               1
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_ENABLE_SHFT                                                           0
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_DDRSS_SYS_NOC_SF_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x47020)
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x47020)
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x47020)
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_RMSK                                                             0x81f0000f
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_POR                                                              0x00000001
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_ADDR)
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_CLK_OFF_SHFT                                                             31
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                              0x1000000
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                     24
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                            0x800000
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                  23
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_CLK_DIS_BMSK                                                       0x400000
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_CLK_DIS_SHFT                                                             22
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                            0x200000
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                  21
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                           0x100000
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                 20
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_SW_ONLY_EN_BMSK                                                         0x8
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_SW_ONLY_EN_SHFT                                                           3
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_CLK_ARES_SHFT                                                             2
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                  0x0
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_CLK_ARES_RESET_FVAL                                                     0x1
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_HW_CTL_SHFT                                                               1
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_CLK_ENABLE_SHFT                                                           0
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_SYS_NOC_LPASS_SF_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x48178)
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x48178)
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x48178)
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_RMSK                                                                0x81e0000e
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_POR                                                                 0x00000000
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_ATTR                                                                             0x3
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_ADDR)
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_IN)
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_CLK_OFF_SHFT                                                                31
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_IGNORE_ALL_ARES_BMSK                                                 0x1000000
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_IGNORE_ALL_ARES_SHFT                                                        24
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                               0x800000
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                     23
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_CLK_DIS_BMSK                                                          0x400000
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_CLK_DIS_SHFT                                                                22
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                               0x200000
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                     21
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_SW_ONLY_EN_BMSK                                                            0x8
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_SW_ONLY_EN_SHFT                                                              3
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_CLK_ARES_SHFT                                                                2
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_CLK_ARES_NO_RESET_FVAL                                                     0x0
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_CLK_ARES_RESET_FVAL                                                        0x1
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_HW_CTL_BMSK                                                                0x2
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_HW_CTL_SHFT                                                                  1
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_HW_CTL_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_SYS_NOC_CPUSS_AHB_CBCR_HW_CTL_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB4_PHY_PRIM_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x4a000)
#define HWIO_GCC_USB4_PHY_PRIM_BCR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4a000)
#define HWIO_GCC_USB4_PHY_PRIM_BCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4a000)
#define HWIO_GCC_USB4_PHY_PRIM_BCR_RMSK                                                                            0x1
#define HWIO_GCC_USB4_PHY_PRIM_BCR_POR                                                                      0x00000000
#define HWIO_GCC_USB4_PHY_PRIM_BCR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB4_PHY_PRIM_BCR_ATTR                                                                                  0x3
#define HWIO_GCC_USB4_PHY_PRIM_BCR_IN                    \
                in_dword(HWIO_GCC_USB4_PHY_PRIM_BCR_ADDR)
#define HWIO_GCC_USB4_PHY_PRIM_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB4_PHY_PRIM_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB4_PHY_PRIM_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB4_PHY_PRIM_BCR_IN)
#define HWIO_GCC_USB4_PHY_PRIM_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_USB4_PHY_PRIM_BCR_BLK_ARES_SHFT                                                                     0
#define HWIO_GCC_USB4_PHY_PRIM_BCR_BLK_ARES_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB4_PHY_PRIM_BCR_BLK_ARES_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x4a004)
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4a004)
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4a004)
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_RMSK                                                                         0x1
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_POR                                                                   0x00000000
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_ATTR                                                                               0x3
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_IN                    \
                in_dword(HWIO_GCC_USB4PHY_PHY_PRIM_BCR_ADDR)
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4PHY_PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4PHY_PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4PHY_PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB4PHY_PHY_PRIM_BCR_IN)
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_BLK_ARES_SHFT                                                                  0
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB4PHY_PHY_PRIM_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x4a008)
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4a008)
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4a008)
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_RMSK                                                                         0x1
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_POR                                                                   0x00000001
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_ATTR                                                                               0x3
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_IN                    \
                in_dword(HWIO_GCC_USB4_DP_PHY_PRIM_BCR_ADDR)
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_DP_PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_DP_PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_DP_PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB4_DP_PHY_PRIM_BCR_IN)
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_BLK_ARES_SHFT                                                                  0
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB4_DP_PHY_PRIM_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB4_DPPHY_AUX_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x4a00c)
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x4a00c)
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x4a00c)
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_RMSK                                                                           0x1
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_POR                                                                     0x00000000
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_ATTR                                                                                 0x3
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_IN                    \
                in_dword(HWIO_GCC_USB4_DPPHY_AUX_BCR_ADDR)
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_DPPHY_AUX_BCR_ADDR, m)
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_DPPHY_AUX_BCR_ADDR,v)
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_DPPHY_AUX_BCR_ADDR,m,v,HWIO_GCC_USB4_DPPHY_AUX_BCR_IN)
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_BLK_ARES_SHFT                                                                    0
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_BLK_ARES_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_USB4_DPPHY_AUX_BCR_BLK_ARES_ENABLE_FVAL                                                           0x1

#define HWIO_GCC_USB3_PHY_PRIM_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x50000)
#define HWIO_GCC_USB3_PHY_PRIM_BCR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x50000)
#define HWIO_GCC_USB3_PHY_PRIM_BCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x50000)
#define HWIO_GCC_USB3_PHY_PRIM_BCR_RMSK                                                                            0x1
#define HWIO_GCC_USB3_PHY_PRIM_BCR_POR                                                                      0x00000001
#define HWIO_GCC_USB3_PHY_PRIM_BCR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB3_PHY_PRIM_BCR_ATTR                                                                                  0x3
#define HWIO_GCC_USB3_PHY_PRIM_BCR_IN                    \
                in_dword(HWIO_GCC_USB3_PHY_PRIM_BCR_ADDR)
#define HWIO_GCC_USB3_PHY_PRIM_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_PRIM_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_PRIM_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB3_PHY_PRIM_BCR_IN)
#define HWIO_GCC_USB3_PHY_PRIM_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_USB3_PHY_PRIM_BCR_BLK_ARES_SHFT                                                                     0
#define HWIO_GCC_USB3_PHY_PRIM_BCR_BLK_ARES_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB3_PHY_PRIM_BCR_BLK_ARES_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x50004)
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x50004)
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x50004)
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_RMSK                                                                         0x1
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_POR                                                                   0x00000000
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_ATTR                                                                               0x3
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_IN                    \
                in_dword(HWIO_GCC_USB3PHY_PHY_PRIM_BCR_ADDR)
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3PHY_PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3PHY_PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3PHY_PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB3PHY_PHY_PRIM_BCR_IN)
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_BLK_ARES_SHFT                                                                  0
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB3PHY_PHY_PRIM_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x50008)
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x50008)
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x50008)
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_RMSK                                                                         0x1
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_POR                                                                   0x00000000
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_ATTR                                                                               0x3
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_IN                    \
                in_dword(HWIO_GCC_USB3_DP_PHY_PRIM_BCR_ADDR)
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_DP_PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_DP_PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_DP_PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB3_DP_PHY_PRIM_BCR_IN)
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_BLK_ARES_SHFT                                                                  0
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB3_DP_PHY_PRIM_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB3_PHY_SEC_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x5000c)
#define HWIO_GCC_USB3_PHY_SEC_BCR_PHYS                                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5000c)
#define HWIO_GCC_USB3_PHY_SEC_BCR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5000c)
#define HWIO_GCC_USB3_PHY_SEC_BCR_RMSK                                                                             0x1
#define HWIO_GCC_USB3_PHY_SEC_BCR_POR                                                                       0x00000001
#define HWIO_GCC_USB3_PHY_SEC_BCR_POR_RMSK                                                                  0xffffffff
#define HWIO_GCC_USB3_PHY_SEC_BCR_ATTR                                                                                   0x3
#define HWIO_GCC_USB3_PHY_SEC_BCR_IN                    \
                in_dword(HWIO_GCC_USB3_PHY_SEC_BCR_ADDR)
#define HWIO_GCC_USB3_PHY_SEC_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_PHY_SEC_BCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_SEC_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_PHY_SEC_BCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_SEC_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_PHY_SEC_BCR_ADDR,m,v,HWIO_GCC_USB3_PHY_SEC_BCR_IN)
#define HWIO_GCC_USB3_PHY_SEC_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_USB3_PHY_SEC_BCR_BLK_ARES_SHFT                                                                      0
#define HWIO_GCC_USB3_PHY_SEC_BCR_BLK_ARES_DISABLE_FVAL                                                            0x0
#define HWIO_GCC_USB3_PHY_SEC_BCR_BLK_ARES_ENABLE_FVAL                                                             0x1

#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x50010)
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x50010)
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x50010)
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_RMSK                                                                          0x1
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_POR                                                                    0x00000000
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_ATTR                                                                                0x3
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_IN                    \
                in_dword(HWIO_GCC_USB3PHY_PHY_SEC_BCR_ADDR)
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3PHY_PHY_SEC_BCR_ADDR, m)
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3PHY_PHY_SEC_BCR_ADDR,v)
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3PHY_PHY_SEC_BCR_ADDR,m,v,HWIO_GCC_USB3PHY_PHY_SEC_BCR_IN)
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_BLK_ARES_SHFT                                                                   0
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_BLK_ARES_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB3PHY_PHY_SEC_BCR_BLK_ARES_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x50014)
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x50014)
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x50014)
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_RMSK                                                                          0x1
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_POR                                                                    0x00000000
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_ATTR                                                                                0x3
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_IN                    \
                in_dword(HWIO_GCC_USB3_DP_PHY_SEC_BCR_ADDR)
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_DP_PHY_SEC_BCR_ADDR, m)
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_DP_PHY_SEC_BCR_ADDR,v)
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_DP_PHY_SEC_BCR_ADDR,m,v,HWIO_GCC_USB3_DP_PHY_SEC_BCR_IN)
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_BLK_ARES_SHFT                                                                   0
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_BLK_ARES_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB3_DP_PHY_SEC_BCR_BLK_ARES_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x50018)
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x50018)
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x50018)
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_RMSK                                                                          0x1
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_POR                                                                    0x00000000
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_ATTR                                                                                0x3
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_IN                    \
                in_dword(HWIO_GCC_USB3_UNIPHY_MP0_BCR_ADDR)
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_UNIPHY_MP0_BCR_ADDR, m)
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_UNIPHY_MP0_BCR_ADDR,v)
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_UNIPHY_MP0_BCR_ADDR,m,v,HWIO_GCC_USB3_UNIPHY_MP0_BCR_IN)
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_BLK_ARES_SHFT                                                                   0
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_BLK_ARES_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB3_UNIPHY_MP0_BCR_BLK_ARES_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x5001c)
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5001c)
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5001c)
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_RMSK                                                                          0x1
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_POR                                                                    0x00000000
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_ATTR                                                                                0x3
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_IN                    \
                in_dword(HWIO_GCC_USB3_UNIPHY_MP1_BCR_ADDR)
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_UNIPHY_MP1_BCR_ADDR, m)
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_UNIPHY_MP1_BCR_ADDR,v)
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_UNIPHY_MP1_BCR_ADDR,m,v,HWIO_GCC_USB3_UNIPHY_MP1_BCR_IN)
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_BLK_ARES_SHFT                                                                   0
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_BLK_ARES_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB3_UNIPHY_MP1_BCR_BLK_ARES_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x50020)
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x50020)
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x50020)
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_RMSK                                                                       0x1
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_POR                                                                 0x00000000
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_ATTR                                                                             0x3
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_IN                    \
                in_dword(HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_ADDR)
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_ADDR, m)
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_ADDR,v)
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_ADDR,m,v,HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_IN)
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_BLK_ARES_SHFT                                                                0
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_BLK_ARES_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB3UNIPHY_PHY_MP0_BCR_BLK_ARES_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x50024)
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x50024)
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x50024)
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_RMSK                                                                       0x1
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_POR                                                                 0x00000000
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_ATTR                                                                             0x3
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_IN                    \
                in_dword(HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_ADDR)
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_ADDR, m)
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_ADDR,v)
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_ADDR,m,v,HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_IN)
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_BLK_ARES_SHFT                                                                0
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_BLK_ARES_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB3UNIPHY_PHY_MP1_BCR_BLK_ARES_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x53004)
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x53004)
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x53004)
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_RMSK                                                                    0x3
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_POR                                                              0x00000000
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_ATTR                                                                          0x3
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_IN                    \
                in_dword(HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_ADDR)
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_ADDR, m)
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_ADDR,v)
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_ADDR,m,v,HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_IN)
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                   0x2
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                     1
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                            0x1
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_SW_OVERRIDE_BMSK                                                        0x1
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_SW_OVERRIDE_SHFT                                                          0
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_APCS_TZ_USB30_PRIM_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x53008)
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x53008)
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x53008)
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_RMSK                                                                      0x3
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_POR                                                                0x00000000
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_ATTR                                                                            0x3
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_IN                    \
                in_dword(HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_ADDR)
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_ADDR, m)
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_ADDR,v)
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_ADDR,m,v,HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_IN)
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                     0x2
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                       1
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                              0x1
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_SW_OVERRIDE_BMSK                                                          0x1
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_SW_OVERRIDE_SHFT                                                            0
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_APCS_TZ_USB30_MP_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x5301c)
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5301c)
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5301c)
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_RMSK                                                                          0x3
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_POR                                                                    0x00000000
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_ATTR                                                                                0x3
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_IN                    \
                in_dword(HWIO_GCC_APCS_TZ_USB4_SGDSCR_ADDR)
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_APCS_TZ_USB4_SGDSCR_ADDR, m)
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_APCS_TZ_USB4_SGDSCR_ADDR,v)
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_APCS_TZ_USB4_SGDSCR_ADDR,m,v,HWIO_GCC_APCS_TZ_USB4_SGDSCR_IN)
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                         0x2
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                           1
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                  0x1
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_SW_OVERRIDE_BMSK                                                              0x1
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_SW_OVERRIDE_SHFT                                                                0
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_APCS_TZ_USB4_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x53050)
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x53050)
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x53050)
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_RMSK                                                                        0x3
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_POR                                                                  0x00000000
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_ATTR                                                                              0x3
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_IN                    \
                in_dword(HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_ADDR)
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_ADDR, m)
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_ADDR,v)
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_ADDR,m,v,HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_IN)
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                       0x2
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                         1
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                0x1
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_SW_OVERRIDE_BMSK                                                            0x1
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_SW_OVERRIDE_SHFT                                                              0
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_APCS_TZ_USB4_1_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x5305c)
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5305c)
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5305c)
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_RMSK                                                                     0x3
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_POR                                                               0x00000000
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_ATTR                                                                           0x3
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_IN                    \
                in_dword(HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_ADDR)
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_ADDR, m)
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_OUT(v)            \
                out_dword(HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_ADDR,v)
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_ADDR,m,v,HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_IN)
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_RETAIN_FF_ENABLE_BMSK                                                    0x2
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_RETAIN_FF_ENABLE_SHFT                                                      1
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                             0x1
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_SW_OVERRIDE_BMSK                                                         0x1
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_SW_OVERRIDE_SHFT                                                           0
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_SW_OVERRIDE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_APCS_TZ_USB30_SEC_SGDSCR_SW_OVERRIDE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x5d000)
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d000)
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d000)
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_RMSK                                                                  0x81f0000f
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_POR                                                                   0x80000000
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_ATTR                                                                               0x3
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_SYS_NOC_USB_AXI_CBCR_ADDR)
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SYS_NOC_USB_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_SYS_NOC_USB_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SYS_NOC_USB_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_USB_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_CLK_OFF_SHFT                                                                  31
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                                   0x1000000
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                          24
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                 0x800000
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                       23
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_CLK_DIS_BMSK                                                            0x400000
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_CLK_DIS_SHFT                                                                  22
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                 0x200000
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                       21
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                0x100000
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                      20
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_SW_ONLY_EN_BMSK                                                              0x8
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_SW_ONLY_EN_SHFT                                                                3
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_CLK_ARES_SHFT                                                                  2
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                       0x0
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_CLK_ARES_RESET_FVAL                                                          0x1
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_HW_CTL_BMSK                                                                  0x2
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_HW_CTL_SHFT                                                                    1
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                           0x1
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_CLK_ENABLE_SHFT                                                                0
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_SYS_NOC_USB_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x5d014)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d014)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d014)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_RMSK                                                                0x81f07fff
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_POR                                                                 0x80000220
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_ATTR                                                                             0x3
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_CLK_OFF_SHFT                                                                31
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_IGNORE_ALL_ARES_BMSK                                                 0x1000000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_IGNORE_ALL_ARES_SHFT                                                        24
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                               0x800000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                     23
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_CLK_DIS_BMSK                                                          0x400000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_CLK_DIS_SHFT                                                                22
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                               0x200000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                     21
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                              0x100000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                    20
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      14
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                        0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    13
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                      0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   12
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_SHFT                                                                  8
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK0_FVAL                                                         0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK1_FVAL                                                         0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK2_FVAL                                                         0x2
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK3_FVAL                                                         0x3
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK4_FVAL                                                         0x4
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK5_FVAL                                                         0x5
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK6_FVAL                                                         0x6
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK7_FVAL                                                         0x7
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK8_FVAL                                                         0x8
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK9_FVAL                                                         0x9
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK10_FVAL                                                        0xa
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK11_FVAL                                                        0xb
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK12_FVAL                                                        0xc
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK13_FVAL                                                        0xd
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK14_FVAL                                                        0xe
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_WAKEUP_CLOCK15_FVAL                                                        0xf
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_SHFT                                                                   4
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK0_FVAL                                                          0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK1_FVAL                                                          0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK2_FVAL                                                          0x2
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK3_FVAL                                                          0x3
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK4_FVAL                                                          0x4
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK5_FVAL                                                          0x5
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK6_FVAL                                                          0x6
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK7_FVAL                                                          0x7
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK8_FVAL                                                          0x8
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK9_FVAL                                                          0x9
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK10_FVAL                                                         0xa
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK11_FVAL                                                         0xb
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK12_FVAL                                                         0xc
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK13_FVAL                                                         0xd
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK14_FVAL                                                         0xe
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SLEEP_CLOCK15_FVAL                                                         0xf
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SW_ONLY_EN_BMSK                                                            0x8
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_SW_ONLY_EN_SHFT                                                              3
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_CLK_ARES_SHFT                                                                2
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_CLK_ARES_NO_RESET_FVAL                                                     0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_CLK_ARES_RESET_FVAL                                                        0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_HW_CTL_BMSK                                                                0x2
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_HW_CTL_SHFT                                                                  1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_HW_CTL_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_HW_CTL_ENABLE_FVAL                                                         0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_CLK_ENABLE_SHFT                                                              0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_CLK_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_CBCR_CLK_ENABLE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x5d018)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d018)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d018)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_RMSK                                                               0xfffffffe
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_POR                                                                0x00010000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_ATTR                                                                            0x3
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_IN)
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                     0xff000000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                             24
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                        0xff0000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                              16
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                           0x8000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                               15
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                    0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                       0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                            0x4000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                14
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                               0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                            0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                           0x2000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                               13
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                  0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                     0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                       0x1000
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                           12
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                 0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                    0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_MEM_CORE_ON_ACK_BMSK                                                    0x800
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_MEM_CORE_ON_ACK_SHFT                                                       11
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                  0x400
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                     10
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                           0x300
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                               8
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                    0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                    0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                    0x2
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                    0x3
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_MEM_CPH_ENABLE_BMSK                                                      0x80
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_MEM_CPH_ENABLE_SHFT                                                         7
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_FORCE_CLK_ON_BMSK                                                        0x40
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_FORCE_CLK_ON_SHFT                                                           6
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                            0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                  0x20
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                     5
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                          0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                     0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_RST_SLP_STG_BMSK                                                      0x10
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_RST_SLP_STG_SHFT                                                         4
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                             0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                     0x8
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                       3
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                          0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                             0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                0x4
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                  2
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL            0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                    0x2
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                      1
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                              0x0
#define HWIO_GCC_AGGRE_NOC_USB_TBU_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                               0x1

#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x5d01c)
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d01c)
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d01c)
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_RMSK                                                          0x81f0000f
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_POR                                                           0x80000000
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_ATTR                                                                       0x3
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_CLK_OFF_SHFT                                                          31
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                           0x1000000
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                  24
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                         0x800000
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                               23
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_CLK_DIS_BMSK                                                    0x400000
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_CLK_DIS_SHFT                                                          22
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                         0x200000
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                               21
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                        0x100000
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                              20
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_SW_ONLY_EN_BMSK                                                      0x8
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_SW_ONLY_EN_SHFT                                                        3
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_CLK_ARES_SHFT                                                          2
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                               0x0
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_CLK_ARES_RESET_FVAL                                                  0x1
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_HW_CTL_SHFT                                                            1
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_CLK_ENABLE_SHFT                                                        0
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_AGGRE_USB_NOC_SOUTH_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x5d020)
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d020)
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d020)
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_RMSK                                                          0x81f0000f
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_POR                                                           0x80000000
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_ATTR                                                                       0x3
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_CLK_OFF_SHFT                                                          31
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                           0x1000000
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                  24
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                         0x800000
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                               23
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_CLK_DIS_BMSK                                                    0x400000
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_CLK_DIS_SHFT                                                          22
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                         0x200000
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                               21
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                        0x100000
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                              20
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_SW_ONLY_EN_BMSK                                                      0x8
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_SW_ONLY_EN_SHFT                                                        3
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_CLK_ARES_SHFT                                                          2
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                               0x0
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_CLK_ARES_RESET_FVAL                                                  0x1
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_HW_CTL_SHFT                                                            1
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_CLK_ENABLE_SHFT                                                        0
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_AGGRE_USB_NOC_NORTH_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x5d024)
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d024)
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d024)
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_RMSK                                                                0x81f0000f
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_POR                                                                 0x80000000
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_ATTR                                                                             0x3
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_CLK_OFF_SHFT                                                                31
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                                 0x1000000
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                        24
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                               0x800000
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                     23
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_CLK_DIS_BMSK                                                          0x400000
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_CLK_DIS_SHFT                                                                22
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                               0x200000
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                     21
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                              0x100000
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                    20
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_SW_ONLY_EN_BMSK                                                            0x8
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_SW_ONLY_EN_SHFT                                                              3
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_CLK_ARES_SHFT                                                                2
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                     0x0
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_CLK_ARES_RESET_FVAL                                                        0x1
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_HW_CTL_BMSK                                                                0x2
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_HW_CTL_SHFT                                                                  1
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                         0x1
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_CLK_ENABLE_SHFT                                                              0
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_USB_NOC_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x5d028)
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d028)
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d028)
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_RMSK                                                                0x80000013
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_POR                                                                 0x80000000
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_ATTR                                                                             0x3
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_ROOT_OFF_SHFT                                                               31
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                          4
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_ROOT_EN_SHFT                                                                 1
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                        0x1
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_UPDATE_SHFT                                                                  0
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_UPDATE_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_NOC_USB_CMD_RCGR_UPDATE_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x5d02c)
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d02c)
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d02c)
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_RMSK                                                                  0x11071f
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_POR                                                                 0x00100000
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_ATTR                                                                             0x3
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                   0x100000
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                         20
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                                0x0
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                   0x10000
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                        16
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                       0x0
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                      0x1
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_SEL_SHFT                                                                 8
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                          0x0
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                          0x1
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                          0x2
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                          0x3
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                          0x4
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                          0x5
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                          0x6
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                          0x7
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_SHFT                                                                 0
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                          0x1
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                        0x2
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                          0x3
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                        0x4
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                          0x5
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                        0x6
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                          0x7
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                        0x8
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                          0x9
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                        0xa
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                          0xb
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                        0xc
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                          0xd
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                        0xe
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                          0xf
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                       0x10
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                         0x11
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                       0x12
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                        0x13
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                      0x14
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                        0x15
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                      0x16
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                        0x17
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                      0x18
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                        0x19
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                      0x1a
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                        0x1b
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                      0x1c
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                        0x1d
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                      0x1e
#define HWIO_GCC_AGGRE_NOC_USB_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x5d044)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d044)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d044)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_POR                                                  0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_ATTR                                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_SEL_SHFT                                                  8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_SHFT                                                  0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF0_DFSR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x5d048)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d048)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d048)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_POR                                                  0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_ATTR                                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_SEL_SHFT                                                  8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_SHFT                                                  0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF1_DFSR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x5d04c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d04c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d04c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_POR                                                  0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_ATTR                                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_SEL_SHFT                                                  8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_SHFT                                                  0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF2_DFSR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x5d050)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d050)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d050)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_POR                                                  0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_ATTR                                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_SEL_SHFT                                                  8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_SHFT                                                  0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF3_DFSR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x5d054)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d054)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d054)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_POR                                                  0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_ATTR                                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_SEL_SHFT                                                  8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_SHFT                                                  0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF4_DFSR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x5d058)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d058)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d058)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_POR                                                  0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_ATTR                                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_SEL_SHFT                                                  8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_SHFT                                                  0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF5_DFSR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x5d05c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d05c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d05c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_POR                                                  0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_ATTR                                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_SEL_SHFT                                                  8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_SHFT                                                  0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF6_DFSR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x5d060)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d060)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d060)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_POR                                                  0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_ATTR                                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_SEL_SHFT                                                  8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_SHFT                                                  0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF7_DFSR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x5d064)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d064)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d064)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_POR                                                  0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_ATTR                                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_SEL_SHFT                                                  8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_SHFT                                                  0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF8_DFSR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x5d068)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d068)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d068)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_RMSK                                                      0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_POR                                                  0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_ATTR                                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_SEL_SHFT                                                  8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_SHFT                                                  0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF9_DFSR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x5d06c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d06c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d06c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF10_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x5d070)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d070)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d070)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF11_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x5d074)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d074)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d074)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF12_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x5d078)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d078)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d078)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF13_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x5d07c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d07c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d07c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF14_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x5d080)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d080)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d080)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_RMSK                                                     0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_POR                                                 0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_ATTR                                                             0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_SEL_BMSK                                             0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_SEL_SHFT                                                 8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_SEL_SRC0_FVAL                                          0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_SEL_SRC1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_SEL_SRC2_FVAL                                          0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_SEL_SRC3_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_SEL_SRC4_FVAL                                          0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_SEL_SRC5_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_SEL_SRC6_FVAL                                          0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_SEL_SRC7_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_BMSK                                              0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_SHFT                                                 0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_BYPASS_FVAL                                        0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV1_FVAL                                          0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV1_5_FVAL                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV2_FVAL                                          0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV2_5_FVAL                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV3_FVAL                                          0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV3_5_FVAL                                        0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV4_FVAL                                          0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV4_5_FVAL                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV5_FVAL                                          0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV5_5_FVAL                                        0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV6_FVAL                                          0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV6_5_FVAL                                        0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV7_FVAL                                          0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV7_5_FVAL                                        0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV8_FVAL                                          0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV8_5_FVAL                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV9_FVAL                                         0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV9_5_FVAL                                       0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV10_FVAL                                        0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV10_5_FVAL                                      0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV11_FVAL                                        0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV11_5_FVAL                                      0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV12_FVAL                                        0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV12_5_FVAL                                      0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV13_FVAL                                        0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV13_5_FVAL                                      0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV14_FVAL                                        0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV14_5_FVAL                                      0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV15_FVAL                                        0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV15_5_FVAL                                      0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_USB_PERF15_DFSR_SRC_DIV_DIV16_FVAL                                        0x1f

#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x5d154)
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d154)
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d154)
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_RMSK                                                            0x1
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_POR                                                      0x00000000
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_ATTR                                                                  0x3
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                   0
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_AGGRE_NOC_USB_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x5d158)
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d158)
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d158)
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_RMSK                                                            0x1
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_POR                                                      0x00000000
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_ATTR                                                                  0x3
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                   0
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_AGGRE_NOC_USB_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x5d15c)
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5d15c)
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5d15c)
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_RMSK                                                                  0x1
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_POR                                                            0x00000000
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_ATTR                                                                        0x3
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                         0
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_AGGRE_NOC_USB_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x5e010)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5e010)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5e010)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_RMSK                                                              0x81f07fff
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_POR                                                               0x80000220
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_ATTR                                                                           0x3
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_OFF_SHFT                                                              31
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_IGNORE_ALL_ARES_BMSK                                               0x1000000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_IGNORE_ALL_ARES_SHFT                                                      24
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                             0x800000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                   23
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_DIS_BMSK                                                        0x400000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_DIS_SHFT                                                              22
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                             0x200000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                   21
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                            0x100000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                  20
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    14
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                      0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  13
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                    0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 12
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_SHFT                                                                8
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK0_FVAL                                                       0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK1_FVAL                                                       0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK2_FVAL                                                       0x2
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK3_FVAL                                                       0x3
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK4_FVAL                                                       0x4
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK5_FVAL                                                       0x5
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK6_FVAL                                                       0x6
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK7_FVAL                                                       0x7
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK8_FVAL                                                       0x8
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK9_FVAL                                                       0x9
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK10_FVAL                                                      0xa
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK11_FVAL                                                      0xb
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK12_FVAL                                                      0xc
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK13_FVAL                                                      0xd
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK14_FVAL                                                      0xe
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_WAKEUP_CLOCK15_FVAL                                                      0xf
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_SHFT                                                                 4
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK0_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK1_FVAL                                                        0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK2_FVAL                                                        0x2
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK3_FVAL                                                        0x3
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK4_FVAL                                                        0x4
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK5_FVAL                                                        0x5
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK6_FVAL                                                        0x6
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK7_FVAL                                                        0x7
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK8_FVAL                                                        0x8
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK9_FVAL                                                        0x9
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK10_FVAL                                                       0xa
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK11_FVAL                                                       0xb
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK12_FVAL                                                       0xc
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK13_FVAL                                                       0xd
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK14_FVAL                                                       0xe
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SLEEP_CLOCK15_FVAL                                                       0xf
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SW_ONLY_EN_BMSK                                                          0x8
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_SW_ONLY_EN_SHFT                                                            3
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_ARES_SHFT                                                              2
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_ARES_NO_RESET_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_ARES_RESET_FVAL                                                      0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_HW_CTL_BMSK                                                              0x2
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_HW_CTL_SHFT                                                                1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_HW_CTL_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_HW_CTL_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_ENABLE_SHFT                                                            0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x5e014)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x5e014)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x5e014)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_RMSK                                                             0xfffffffe
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_POR                                                              0x00010000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_ATTR                                                                          0x3
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_IN)
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                   0xff000000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                           24
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                      0xff0000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                            16
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                         0x8000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                             15
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                  0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                     0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                          0x4000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                              14
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                             0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                          0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                         0x2000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                             13
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                   0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                     0x1000
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                         12
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                               0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                  0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_MEM_CORE_ON_ACK_BMSK                                                  0x800
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_MEM_CORE_ON_ACK_SHFT                                                     11
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                0x400
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                   10
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                         0x300
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                             8
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                  0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                  0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                  0x2
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                  0x3
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_MEM_CPH_ENABLE_BMSK                                                    0x80
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_MEM_CPH_ENABLE_SHFT                                                       7
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                              0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_FORCE_CLK_ON_BMSK                                                      0x40
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_FORCE_CLK_ON_SHFT                                                         6
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                              0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                          0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                0x20
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                   5
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                        0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                   0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_RST_SLP_STG_BMSK                                                    0x10
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_RST_SLP_STG_SHFT                                                       4
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                           0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                              0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                   0x8
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                     3
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                        0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                           0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                              0x4
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                2
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL          0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                  0x2
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                    1
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                            0x0
#define HWIO_GCC_AGGRE_NOC_AUDIO_TBU_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                             0x1

#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x63004)
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x63004)
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x63004)
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_RMSK                                                               0x81f0000d
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_POR                                                                0x80000000
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_ATTR                                                                            0x3
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_IN                    \
                in_dword(HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_ADDR)
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_ADDR, m)
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_ADDR,v)
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_ADDR,m,v,HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_IN)
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_OFF_SHFT                                                               31
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_IGNORE_ALL_ARES_BMSK                                                0x1000000
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_IGNORE_ALL_ARES_SHFT                                                       24
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                              0x800000
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                    23
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_DIS_BMSK                                                         0x400000
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_DIS_SHFT                                                               22
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                              0x200000
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                    21
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                             0x100000
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                   20
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_SW_ONLY_EN_BMSK                                                           0x8
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_SW_ONLY_EN_SHFT                                                             3
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_ARES_SHFT                                                               2
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_ARES_NO_RESET_FVAL                                                    0x0
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_ARES_RESET_FVAL                                                       0x1
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_ENABLE_SHFT                                                             0
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_SSC_AGGRE_NOC_AHBM_CBCR_CLK_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x63008)
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x63008)
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x63008)
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_RMSK                                                             0x81f07fff
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_POR                                                              0x80004220
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_ADDR)
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_IN)
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_CLK_OFF_SHFT                                                             31
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                              0x1000000
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                     24
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                            0x800000
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                  23
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_CLK_DIS_BMSK                                                       0x400000
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_CLK_DIS_SHFT                                                             22
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                            0x200000
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                  21
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                           0x100000
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                 20
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   14
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 13
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                12
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_SHFT                                                               8
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK0_FVAL                                                      0x0
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK1_FVAL                                                      0x1
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK2_FVAL                                                      0x2
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK3_FVAL                                                      0x3
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK4_FVAL                                                      0x4
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK5_FVAL                                                      0x5
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK6_FVAL                                                      0x6
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK7_FVAL                                                      0x7
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK8_FVAL                                                      0x8
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK9_FVAL                                                      0x9
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK10_FVAL                                                     0xa
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK11_FVAL                                                     0xb
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK12_FVAL                                                     0xc
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK13_FVAL                                                     0xd
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK14_FVAL                                                     0xe
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_WAKEUP_CLOCK15_FVAL                                                     0xf
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_SHFT                                                                4
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK0_FVAL                                                       0x0
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK1_FVAL                                                       0x1
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK2_FVAL                                                       0x2
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK3_FVAL                                                       0x3
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK4_FVAL                                                       0x4
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK5_FVAL                                                       0x5
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK6_FVAL                                                       0x6
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK7_FVAL                                                       0x7
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK8_FVAL                                                       0x8
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK9_FVAL                                                       0x9
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK10_FVAL                                                      0xa
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK11_FVAL                                                      0xb
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK12_FVAL                                                      0xc
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK13_FVAL                                                      0xd
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK14_FVAL                                                      0xe
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SLEEP_CLOCK15_FVAL                                                      0xf
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SW_ONLY_EN_BMSK                                                         0x8
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_SW_ONLY_EN_SHFT                                                           3
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_CLK_ARES_SHFT                                                             2
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                  0x0
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_CLK_ARES_RESET_FVAL                                                     0x1
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_HW_CTL_SHFT                                                               1
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_CLK_ENABLE_SHFT                                                           0
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_SSC_Q6_AGGRE_NOC_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1b8)
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1b8)
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1b8)
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_RMSK                                                             0x81f0000e
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_POR                                                              0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_CLK_OFF_SHFT                                                             31
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                              0x1000000
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                     24
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                            0x800000
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                  23
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_CLK_DIS_BMSK                                                       0x400000
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_CLK_DIS_SHFT                                                             22
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                            0x200000
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                  21
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                           0x100000
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                 20
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_SW_ONLY_EN_BMSK                                                         0x8
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_SW_ONLY_EN_SHFT                                                           3
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_CLK_ARES_SHFT                                                             2
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                  0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_CLK_ARES_RESET_FVAL                                                     0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_HW_CTL_SHFT                                                               1
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_4_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1bc)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1bc)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1bc)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_RMSK                                                              0x80000013
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_POR                                                               0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_ATTR                                                                           0x3
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_ROOT_OFF_SHFT                                                             31
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        4
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_ROOT_EN_SHFT                                                               1
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_UPDATE_SHFT                                                                0
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_UPDATE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_AGGRE_NOC_PCIE4_CMD_RCGR_UPDATE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1c0)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1c0)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1c0)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_RMSK                                                                0x11071f
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_POR                                                               0x00100000
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_ATTR                                                                           0x3
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                 0x100000
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                       20
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                              0x0
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                               0x1
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                 0x10000
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                      16
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                     0x0
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                    0x1
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_SEL_SHFT                                                               8
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                        0x1
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                        0x2
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                        0x3
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                        0x4
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                        0x5
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                        0x6
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                        0x7
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_SHFT                                                               0
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                      0x0
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                        0x1
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                      0x2
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                        0x3
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                      0x4
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                        0x5
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                      0x6
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                        0x7
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                      0x8
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                        0x9
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                      0xa
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                        0xb
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                      0xc
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                        0xd
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                      0xe
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                        0xf
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                     0x10
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                       0x11
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                     0x12
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                      0x13
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                    0x14
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                      0x15
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                    0x16
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                      0x17
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                    0x18
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                      0x19
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                    0x1a
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                      0x1b
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                    0x1c
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                      0x1d
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                    0x1e
#define HWIO_GCC_AGGRE_NOC_PCIE4_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                      0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1d8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1d8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1d8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_POR                                              0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_ATTR                                                          0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_SEL_SHFT                                              8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_SEL_SRC0_FVAL                                       0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_SEL_SRC1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_SEL_SRC2_FVAL                                       0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_SEL_SRC3_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_SEL_SRC4_FVAL                                       0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_SEL_SRC5_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_SEL_SRC6_FVAL                                       0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_SEL_SRC7_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_SHFT                                              0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_BYPASS_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV1_5_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV2_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV2_5_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV3_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV3_5_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV4_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV4_5_FVAL                                     0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV5_FVAL                                       0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV5_5_FVAL                                     0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV6_FVAL                                       0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV6_5_FVAL                                     0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV7_FVAL                                       0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV7_5_FVAL                                     0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV8_FVAL                                       0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV8_5_FVAL                                    0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV9_FVAL                                      0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV9_5_FVAL                                    0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV10_FVAL                                     0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV10_5_FVAL                                   0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV11_FVAL                                     0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV11_5_FVAL                                   0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV12_FVAL                                     0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV12_5_FVAL                                   0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV13_FVAL                                     0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV13_5_FVAL                                   0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV14_FVAL                                     0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV14_5_FVAL                                   0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV15_FVAL                                     0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV15_5_FVAL                                   0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF0_DFSR_SRC_DIV_DIV16_FVAL                                     0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1dc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1dc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1dc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_POR                                              0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_ATTR                                                          0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_SEL_SHFT                                              8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_SEL_SRC0_FVAL                                       0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_SEL_SRC1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_SEL_SRC2_FVAL                                       0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_SEL_SRC3_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_SEL_SRC4_FVAL                                       0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_SEL_SRC5_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_SEL_SRC6_FVAL                                       0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_SEL_SRC7_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_SHFT                                              0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_BYPASS_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV1_5_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV2_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV2_5_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV3_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV3_5_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV4_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV4_5_FVAL                                     0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV5_FVAL                                       0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV5_5_FVAL                                     0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV6_FVAL                                       0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV6_5_FVAL                                     0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV7_FVAL                                       0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV7_5_FVAL                                     0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV8_FVAL                                       0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV8_5_FVAL                                    0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV9_FVAL                                      0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV9_5_FVAL                                    0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV10_FVAL                                     0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV10_5_FVAL                                   0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV11_FVAL                                     0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV11_5_FVAL                                   0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV12_FVAL                                     0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV12_5_FVAL                                   0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV13_FVAL                                     0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV13_5_FVAL                                   0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV14_FVAL                                     0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV14_5_FVAL                                   0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV15_FVAL                                     0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV15_5_FVAL                                   0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF1_DFSR_SRC_DIV_DIV16_FVAL                                     0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1e0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1e0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1e0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_POR                                              0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_ATTR                                                          0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_SEL_SHFT                                              8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_SEL_SRC0_FVAL                                       0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_SEL_SRC1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_SEL_SRC2_FVAL                                       0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_SEL_SRC3_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_SEL_SRC4_FVAL                                       0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_SEL_SRC5_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_SEL_SRC6_FVAL                                       0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_SEL_SRC7_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_SHFT                                              0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_BYPASS_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV1_5_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV2_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV2_5_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV3_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV3_5_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV4_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV4_5_FVAL                                     0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV5_FVAL                                       0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV5_5_FVAL                                     0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV6_FVAL                                       0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV6_5_FVAL                                     0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV7_FVAL                                       0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV7_5_FVAL                                     0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV8_FVAL                                       0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV8_5_FVAL                                    0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV9_FVAL                                      0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV9_5_FVAL                                    0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV10_FVAL                                     0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV10_5_FVAL                                   0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV11_FVAL                                     0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV11_5_FVAL                                   0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV12_FVAL                                     0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV12_5_FVAL                                   0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV13_FVAL                                     0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV13_5_FVAL                                   0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV14_FVAL                                     0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV14_5_FVAL                                   0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV15_FVAL                                     0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV15_5_FVAL                                   0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF2_DFSR_SRC_DIV_DIV16_FVAL                                     0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1e4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1e4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1e4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_POR                                              0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_ATTR                                                          0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_SEL_SHFT                                              8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_SEL_SRC0_FVAL                                       0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_SEL_SRC1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_SEL_SRC2_FVAL                                       0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_SEL_SRC3_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_SEL_SRC4_FVAL                                       0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_SEL_SRC5_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_SEL_SRC6_FVAL                                       0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_SEL_SRC7_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_SHFT                                              0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_BYPASS_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV1_5_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV2_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV2_5_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV3_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV3_5_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV4_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV4_5_FVAL                                     0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV5_FVAL                                       0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV5_5_FVAL                                     0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV6_FVAL                                       0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV6_5_FVAL                                     0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV7_FVAL                                       0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV7_5_FVAL                                     0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV8_FVAL                                       0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV8_5_FVAL                                    0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV9_FVAL                                      0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV9_5_FVAL                                    0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV10_FVAL                                     0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV10_5_FVAL                                   0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV11_FVAL                                     0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV11_5_FVAL                                   0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV12_FVAL                                     0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV12_5_FVAL                                   0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV13_FVAL                                     0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV13_5_FVAL                                   0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV14_FVAL                                     0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV14_5_FVAL                                   0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV15_FVAL                                     0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV15_5_FVAL                                   0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF3_DFSR_SRC_DIV_DIV16_FVAL                                     0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1e8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1e8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1e8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_POR                                              0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_ATTR                                                          0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_SEL_SHFT                                              8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_SEL_SRC0_FVAL                                       0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_SEL_SRC1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_SEL_SRC2_FVAL                                       0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_SEL_SRC3_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_SEL_SRC4_FVAL                                       0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_SEL_SRC5_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_SEL_SRC6_FVAL                                       0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_SEL_SRC7_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_SHFT                                              0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_BYPASS_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV1_5_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV2_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV2_5_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV3_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV3_5_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV4_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV4_5_FVAL                                     0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV5_FVAL                                       0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV5_5_FVAL                                     0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV6_FVAL                                       0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV6_5_FVAL                                     0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV7_FVAL                                       0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV7_5_FVAL                                     0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV8_FVAL                                       0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV8_5_FVAL                                    0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV9_FVAL                                      0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV9_5_FVAL                                    0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV10_FVAL                                     0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV10_5_FVAL                                   0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV11_FVAL                                     0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV11_5_FVAL                                   0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV12_FVAL                                     0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV12_5_FVAL                                   0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV13_FVAL                                     0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV13_5_FVAL                                   0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV14_FVAL                                     0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV14_5_FVAL                                   0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV15_FVAL                                     0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV15_5_FVAL                                   0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF4_DFSR_SRC_DIV_DIV16_FVAL                                     0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1ec)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1ec)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1ec)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_POR                                              0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_ATTR                                                          0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_SEL_SHFT                                              8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_SEL_SRC0_FVAL                                       0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_SEL_SRC1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_SEL_SRC2_FVAL                                       0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_SEL_SRC3_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_SEL_SRC4_FVAL                                       0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_SEL_SRC5_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_SEL_SRC6_FVAL                                       0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_SEL_SRC7_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_SHFT                                              0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_BYPASS_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV1_5_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV2_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV2_5_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV3_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV3_5_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV4_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV4_5_FVAL                                     0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV5_FVAL                                       0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV5_5_FVAL                                     0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV6_FVAL                                       0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV6_5_FVAL                                     0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV7_FVAL                                       0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV7_5_FVAL                                     0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV8_FVAL                                       0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV8_5_FVAL                                    0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV9_FVAL                                      0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV9_5_FVAL                                    0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV10_FVAL                                     0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV10_5_FVAL                                   0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV11_FVAL                                     0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV11_5_FVAL                                   0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV12_FVAL                                     0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV12_5_FVAL                                   0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV13_FVAL                                     0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV13_5_FVAL                                   0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV14_FVAL                                     0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV14_5_FVAL                                   0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV15_FVAL                                     0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV15_5_FVAL                                   0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF5_DFSR_SRC_DIV_DIV16_FVAL                                     0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1f0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1f0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1f0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_POR                                              0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_ATTR                                                          0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_SEL_SHFT                                              8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_SEL_SRC0_FVAL                                       0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_SEL_SRC1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_SEL_SRC2_FVAL                                       0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_SEL_SRC3_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_SEL_SRC4_FVAL                                       0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_SEL_SRC5_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_SEL_SRC6_FVAL                                       0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_SEL_SRC7_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_SHFT                                              0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_BYPASS_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV1_5_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV2_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV2_5_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV3_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV3_5_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV4_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV4_5_FVAL                                     0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV5_FVAL                                       0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV5_5_FVAL                                     0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV6_FVAL                                       0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV6_5_FVAL                                     0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV7_FVAL                                       0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV7_5_FVAL                                     0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV8_FVAL                                       0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV8_5_FVAL                                    0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV9_FVAL                                      0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV9_5_FVAL                                    0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV10_FVAL                                     0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV10_5_FVAL                                   0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV11_FVAL                                     0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV11_5_FVAL                                   0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV12_FVAL                                     0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV12_5_FVAL                                   0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV13_FVAL                                     0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV13_5_FVAL                                   0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV14_FVAL                                     0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV14_5_FVAL                                   0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV15_FVAL                                     0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV15_5_FVAL                                   0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF6_DFSR_SRC_DIV_DIV16_FVAL                                     0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1f4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1f4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1f4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_POR                                              0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_ATTR                                                          0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_SEL_SHFT                                              8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_SEL_SRC0_FVAL                                       0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_SEL_SRC1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_SEL_SRC2_FVAL                                       0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_SEL_SRC3_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_SEL_SRC4_FVAL                                       0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_SEL_SRC5_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_SEL_SRC6_FVAL                                       0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_SEL_SRC7_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_SHFT                                              0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_BYPASS_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV1_5_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV2_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV2_5_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV3_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV3_5_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV4_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV4_5_FVAL                                     0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV5_FVAL                                       0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV5_5_FVAL                                     0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV6_FVAL                                       0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV6_5_FVAL                                     0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV7_FVAL                                       0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV7_5_FVAL                                     0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV8_FVAL                                       0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV8_5_FVAL                                    0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV9_FVAL                                      0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV9_5_FVAL                                    0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV10_FVAL                                     0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV10_5_FVAL                                   0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV11_FVAL                                     0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV11_5_FVAL                                   0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV12_FVAL                                     0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV12_5_FVAL                                   0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV13_FVAL                                     0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV13_5_FVAL                                   0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV14_FVAL                                     0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV14_5_FVAL                                   0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV15_FVAL                                     0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV15_5_FVAL                                   0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF7_DFSR_SRC_DIV_DIV16_FVAL                                     0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1f8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1f8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1f8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_POR                                              0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_ATTR                                                          0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_SEL_SHFT                                              8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_SEL_SRC0_FVAL                                       0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_SEL_SRC1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_SEL_SRC2_FVAL                                       0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_SEL_SRC3_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_SEL_SRC4_FVAL                                       0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_SEL_SRC5_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_SEL_SRC6_FVAL                                       0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_SEL_SRC7_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_SHFT                                              0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_BYPASS_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV1_5_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV2_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV2_5_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV3_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV3_5_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV4_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV4_5_FVAL                                     0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV5_FVAL                                       0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV5_5_FVAL                                     0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV6_FVAL                                       0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV6_5_FVAL                                     0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV7_FVAL                                       0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV7_5_FVAL                                     0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV8_FVAL                                       0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV8_5_FVAL                                    0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV9_FVAL                                      0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV9_5_FVAL                                    0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV10_FVAL                                     0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV10_5_FVAL                                   0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV11_FVAL                                     0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV11_5_FVAL                                   0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV12_FVAL                                     0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV12_5_FVAL                                   0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV13_FVAL                                     0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV13_5_FVAL                                   0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV14_FVAL                                     0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV14_5_FVAL                                   0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV15_FVAL                                     0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV15_5_FVAL                                   0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF8_DFSR_SRC_DIV_DIV16_FVAL                                     0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x6b1fc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b1fc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b1fc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_RMSK                                                  0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_POR                                              0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_ATTR                                                          0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_SEL_SHFT                                              8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_SEL_SRC0_FVAL                                       0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_SEL_SRC1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_SEL_SRC2_FVAL                                       0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_SEL_SRC3_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_SEL_SRC4_FVAL                                       0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_SEL_SRC5_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_SEL_SRC6_FVAL                                       0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_SEL_SRC7_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_SHFT                                              0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_BYPASS_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV1_FVAL                                       0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV1_5_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV2_FVAL                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV2_5_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV3_FVAL                                       0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV3_5_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV4_FVAL                                       0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV4_5_FVAL                                     0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV5_FVAL                                       0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV5_5_FVAL                                     0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV6_FVAL                                       0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV6_5_FVAL                                     0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV7_FVAL                                       0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV7_5_FVAL                                     0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV8_FVAL                                       0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV8_5_FVAL                                    0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV9_FVAL                                      0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV9_5_FVAL                                    0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV10_FVAL                                     0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV10_5_FVAL                                   0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV11_FVAL                                     0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV11_5_FVAL                                   0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV12_FVAL                                     0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV12_5_FVAL                                   0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV13_FVAL                                     0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV13_5_FVAL                                   0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV14_FVAL                                     0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV14_5_FVAL                                   0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV15_FVAL                                     0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV15_5_FVAL                                   0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF9_DFSR_SRC_DIV_DIV16_FVAL                                     0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE            + 0x6b200)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b200)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b200)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_POR                                             0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_POR_RMSK                                        0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_ATTR                                                         0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_SEL_SHFT                                             8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_SEL_SRC0_FVAL                                      0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_SEL_SRC1_FVAL                                      0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_SEL_SRC2_FVAL                                      0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_SEL_SRC3_FVAL                                      0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_SEL_SRC4_FVAL                                      0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_SEL_SRC5_FVAL                                      0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_SEL_SRC6_FVAL                                      0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_SEL_SRC7_FVAL                                      0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_SHFT                                             0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_BYPASS_FVAL                                    0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV1_FVAL                                      0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV1_5_FVAL                                    0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV2_FVAL                                      0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV2_5_FVAL                                    0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV3_FVAL                                      0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV3_5_FVAL                                    0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV4_FVAL                                      0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV4_5_FVAL                                    0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV5_FVAL                                      0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV5_5_FVAL                                    0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV6_FVAL                                      0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV6_5_FVAL                                    0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV7_FVAL                                      0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV7_5_FVAL                                    0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV8_FVAL                                      0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV8_5_FVAL                                   0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV9_FVAL                                     0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV9_5_FVAL                                   0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV10_FVAL                                    0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV10_5_FVAL                                  0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV11_FVAL                                    0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV11_5_FVAL                                  0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV12_FVAL                                    0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV12_5_FVAL                                  0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV13_FVAL                                    0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV13_5_FVAL                                  0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV14_FVAL                                    0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV14_5_FVAL                                  0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV15_FVAL                                    0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV15_5_FVAL                                  0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF10_DFSR_SRC_DIV_DIV16_FVAL                                    0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE            + 0x6b204)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b204)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b204)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_POR                                             0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_POR_RMSK                                        0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_ATTR                                                         0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_SEL_SHFT                                             8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_SEL_SRC0_FVAL                                      0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_SEL_SRC1_FVAL                                      0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_SEL_SRC2_FVAL                                      0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_SEL_SRC3_FVAL                                      0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_SEL_SRC4_FVAL                                      0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_SEL_SRC5_FVAL                                      0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_SEL_SRC6_FVAL                                      0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_SEL_SRC7_FVAL                                      0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_SHFT                                             0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_BYPASS_FVAL                                    0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV1_FVAL                                      0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV1_5_FVAL                                    0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV2_FVAL                                      0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV2_5_FVAL                                    0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV3_FVAL                                      0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV3_5_FVAL                                    0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV4_FVAL                                      0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV4_5_FVAL                                    0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV5_FVAL                                      0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV5_5_FVAL                                    0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV6_FVAL                                      0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV6_5_FVAL                                    0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV7_FVAL                                      0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV7_5_FVAL                                    0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV8_FVAL                                      0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV8_5_FVAL                                   0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV9_FVAL                                     0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV9_5_FVAL                                   0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV10_FVAL                                    0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV10_5_FVAL                                  0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV11_FVAL                                    0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV11_5_FVAL                                  0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV12_FVAL                                    0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV12_5_FVAL                                  0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV13_FVAL                                    0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV13_5_FVAL                                  0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV14_FVAL                                    0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV14_5_FVAL                                  0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV15_FVAL                                    0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV15_5_FVAL                                  0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF11_DFSR_SRC_DIV_DIV16_FVAL                                    0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE            + 0x6b208)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b208)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b208)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_POR                                             0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_POR_RMSK                                        0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_ATTR                                                         0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_SEL_SHFT                                             8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_SEL_SRC0_FVAL                                      0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_SEL_SRC1_FVAL                                      0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_SEL_SRC2_FVAL                                      0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_SEL_SRC3_FVAL                                      0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_SEL_SRC4_FVAL                                      0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_SEL_SRC5_FVAL                                      0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_SEL_SRC6_FVAL                                      0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_SEL_SRC7_FVAL                                      0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_SHFT                                             0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_BYPASS_FVAL                                    0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV1_FVAL                                      0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV1_5_FVAL                                    0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV2_FVAL                                      0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV2_5_FVAL                                    0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV3_FVAL                                      0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV3_5_FVAL                                    0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV4_FVAL                                      0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV4_5_FVAL                                    0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV5_FVAL                                      0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV5_5_FVAL                                    0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV6_FVAL                                      0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV6_5_FVAL                                    0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV7_FVAL                                      0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV7_5_FVAL                                    0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV8_FVAL                                      0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV8_5_FVAL                                   0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV9_FVAL                                     0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV9_5_FVAL                                   0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV10_FVAL                                    0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV10_5_FVAL                                  0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV11_FVAL                                    0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV11_5_FVAL                                  0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV12_FVAL                                    0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV12_5_FVAL                                  0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV13_FVAL                                    0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV13_5_FVAL                                  0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV14_FVAL                                    0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV14_5_FVAL                                  0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV15_FVAL                                    0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV15_5_FVAL                                  0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF12_DFSR_SRC_DIV_DIV16_FVAL                                    0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE            + 0x6b20c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b20c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b20c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_POR                                             0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_POR_RMSK                                        0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_ATTR                                                         0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_SEL_SHFT                                             8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_SEL_SRC0_FVAL                                      0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_SEL_SRC1_FVAL                                      0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_SEL_SRC2_FVAL                                      0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_SEL_SRC3_FVAL                                      0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_SEL_SRC4_FVAL                                      0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_SEL_SRC5_FVAL                                      0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_SEL_SRC6_FVAL                                      0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_SEL_SRC7_FVAL                                      0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_SHFT                                             0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_BYPASS_FVAL                                    0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV1_FVAL                                      0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV1_5_FVAL                                    0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV2_FVAL                                      0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV2_5_FVAL                                    0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV3_FVAL                                      0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV3_5_FVAL                                    0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV4_FVAL                                      0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV4_5_FVAL                                    0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV5_FVAL                                      0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV5_5_FVAL                                    0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV6_FVAL                                      0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV6_5_FVAL                                    0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV7_FVAL                                      0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV7_5_FVAL                                    0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV8_FVAL                                      0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV8_5_FVAL                                   0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV9_FVAL                                     0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV9_5_FVAL                                   0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV10_FVAL                                    0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV10_5_FVAL                                  0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV11_FVAL                                    0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV11_5_FVAL                                  0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV12_FVAL                                    0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV12_5_FVAL                                  0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV13_FVAL                                    0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV13_5_FVAL                                  0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV14_FVAL                                    0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV14_5_FVAL                                  0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV15_FVAL                                    0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV15_5_FVAL                                  0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF13_DFSR_SRC_DIV_DIV16_FVAL                                    0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE            + 0x6b210)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b210)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b210)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_POR                                             0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_POR_RMSK                                        0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_ATTR                                                         0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_SEL_SHFT                                             8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_SEL_SRC0_FVAL                                      0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_SEL_SRC1_FVAL                                      0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_SEL_SRC2_FVAL                                      0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_SEL_SRC3_FVAL                                      0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_SEL_SRC4_FVAL                                      0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_SEL_SRC5_FVAL                                      0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_SEL_SRC6_FVAL                                      0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_SEL_SRC7_FVAL                                      0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_SHFT                                             0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_BYPASS_FVAL                                    0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV1_FVAL                                      0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV1_5_FVAL                                    0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV2_FVAL                                      0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV2_5_FVAL                                    0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV3_FVAL                                      0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV3_5_FVAL                                    0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV4_FVAL                                      0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV4_5_FVAL                                    0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV5_FVAL                                      0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV5_5_FVAL                                    0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV6_FVAL                                      0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV6_5_FVAL                                    0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV7_FVAL                                      0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV7_5_FVAL                                    0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV8_FVAL                                      0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV8_5_FVAL                                   0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV9_FVAL                                     0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV9_5_FVAL                                   0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV10_FVAL                                    0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV10_5_FVAL                                  0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV11_FVAL                                    0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV11_5_FVAL                                  0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV12_FVAL                                    0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV12_5_FVAL                                  0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV13_FVAL                                    0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV13_5_FVAL                                  0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV14_FVAL                                    0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV14_5_FVAL                                  0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV15_FVAL                                    0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV15_5_FVAL                                  0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF14_DFSR_SRC_DIV_DIV16_FVAL                                    0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE            + 0x6b214)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b214)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b214)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_RMSK                                                 0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_POR                                             0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_POR_RMSK                                        0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_ATTR                                                         0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_SEL_BMSK                                         0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_SEL_SHFT                                             8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_SEL_SRC0_FVAL                                      0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_SEL_SRC1_FVAL                                      0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_SEL_SRC2_FVAL                                      0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_SEL_SRC3_FVAL                                      0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_SEL_SRC4_FVAL                                      0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_SEL_SRC5_FVAL                                      0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_SEL_SRC6_FVAL                                      0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_SEL_SRC7_FVAL                                      0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_BMSK                                          0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_SHFT                                             0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_BYPASS_FVAL                                    0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV1_FVAL                                      0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV1_5_FVAL                                    0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV2_FVAL                                      0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV2_5_FVAL                                    0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV3_FVAL                                      0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV3_5_FVAL                                    0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV4_FVAL                                      0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV4_5_FVAL                                    0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV5_FVAL                                      0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV5_5_FVAL                                    0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV6_FVAL                                      0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV6_5_FVAL                                    0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV7_FVAL                                      0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV7_5_FVAL                                    0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV8_FVAL                                      0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV8_5_FVAL                                   0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV9_FVAL                                     0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV9_5_FVAL                                   0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV10_FVAL                                    0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV10_5_FVAL                                  0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV11_FVAL                                    0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV11_5_FVAL                                  0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV12_FVAL                                    0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV12_5_FVAL                                  0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV13_FVAL                                    0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV13_5_FVAL                                  0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV14_FVAL                                    0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV14_5_FVAL                                  0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV15_FVAL                                    0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV15_5_FVAL                                  0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE4_PERF15_DFSR_SRC_DIV_DIV16_FVAL                                    0x1f

#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0x6b2e8)
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x6b2e8)
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x6b2e8)
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_RMSK                                                                0x1
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_POR                                                          0x00000000
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_ATTR                                                                      0x3
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                       0
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_AGGRE_NOC_PCIE4_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x750cc)
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x750cc)
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x750cc)
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_RMSK                                                               0x81e0000f
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_POR                                                                0x80000000
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_ATTR                                                                            0x3
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_OFF_SHFT                                                               31
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                                0x1000000
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                       24
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                              0x800000
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                    23
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_DIS_BMSK                                                         0x400000
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_DIS_SHFT                                                               22
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                              0x200000
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                    21
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_SW_ONLY_EN_BMSK                                                           0x8
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_SW_ONLY_EN_SHFT                                                             3
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_ARES_SHFT                                                               2
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_ARES_RESET_FVAL                                                       0x1
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_HW_CTL_BMSK                                                               0x2
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_HW_CTL_SHFT                                                                 1
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                        0x1
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_ENABLE_SHFT                                                             0
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_UFS_CARD_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x770cc)
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x770cc)
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x770cc)
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_RMSK                                                                0x81e0000f
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_POR                                                                 0x80000000
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_ATTR                                                                             0x3
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_OFF_SHFT                                                                31
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                                 0x1000000
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                        24
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                               0x800000
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                     23
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_DIS_BMSK                                                          0x400000
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_DIS_SHFT                                                                22
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                               0x200000
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                     21
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_SW_ONLY_EN_BMSK                                                            0x8
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_SW_ONLY_EN_SHFT                                                              3
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_ARES_SHFT                                                                2
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                     0x0
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_ARES_RESET_FVAL                                                        0x1
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_HW_CTL_BMSK                                                                0x2
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_HW_CTL_SHFT                                                                  1
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                         0x1
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_ENABLE_SHFT                                                              0
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_UFS_PHY_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x7b004)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7b004)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7b004)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                                   0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR                                                    0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR_RMSK                                               0xffffffff
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ATTR                                                                0x3
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                                   31
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                                 0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                        0x1

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x7b008)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7b008)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7b008)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                                        0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR                                                         0x00000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ATTR                                                                     0x3
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN                    \
                in_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                                        31
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                                      0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x7b00c)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7b00c)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7b00c)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                                        0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR                                                         0x00000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ATTR                                                                     0x3
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN                    \
                in_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                                        31
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                                      0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x7b010)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7b010)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7b010)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                                    0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR                                                     0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR_RMSK                                                0xffffffff
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ATTR                                                                 0x3
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                                    31
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                                  0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                         0x1

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x7b040)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7b040)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7b040)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                                   0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR                                                    0x00000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR_RMSK                                               0xffffffff
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ATTR                                                                0x3
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                            0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                                    31
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                              0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                                0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x7b044)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7b044)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7b044)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                                        0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR                                                         0x00000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ATTR                                                                     0x3
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN                    \
                in_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                                 0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                                         31
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                                   0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                                     0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x7b048)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7b048)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7b048)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                                        0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR                                                         0x00000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ATTR                                                                     0x3
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN                    \
                in_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                                 0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                                         31
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                                   0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                                     0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x7b04c)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7b04c)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7b04c)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                                    0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR                                                     0x00000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR_RMSK                                                0xffffffff
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ATTR                                                                 0x3
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                             0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                                     31
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                               0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                                 0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                        0x1

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x7b090)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7b090)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7b090)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_RMSK                                                     0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR                                                      0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ATTR                                                                  0x3
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_SHFT                                                     31
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_SHFT                                                   0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x7b094)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7b094)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7b094)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_RMSK                                                     0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR                                                      0x00000001
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ATTR                                                                  0x3
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_BMSK                                              0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_SHFT                                                      31
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_BMSK                                                0x1
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_SHFT                                                  0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_TZ_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                         0x1

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x7c004)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7c004)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7c004)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR                                                   0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR_RMSK                                              0xffffffff
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ATTR                                                               0x3
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                                  31
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                                0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x7c008)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7c008)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7c008)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                                       0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR                                                        0x00000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ATTR                                                                    0x3
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN                    \
                in_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                                       31
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                                     0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x7c00c)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7c00c)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7c00c)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                                       0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR                                                        0x00000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ATTR                                                                    0x3
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN                    \
                in_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                                       31
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                                     0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x7c010)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7c010)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7c010)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                                   0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR                                                    0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR_RMSK                                               0xffffffff
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ATTR                                                                0x3
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                                   31
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                                 0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                        0x1

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x7c040)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7c040)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7c040)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                                  0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR                                                   0x00000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR_RMSK                                              0xffffffff
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ATTR                                                               0x3
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                           0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                                   31
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                             0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                               0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                      0x1

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x7c044)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7c044)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7c044)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                                       0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR                                                        0x00000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ATTR                                                                    0x3
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN                    \
                in_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                                0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                                        31
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                                  0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                                    0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x7c048)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7c048)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7c048)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                                       0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR                                                        0x00000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ATTR                                                                    0x3
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN                    \
                in_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                                0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                                        31
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                                  0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                                    0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x7c04c)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7c04c)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7c04c)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                                   0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR                                                    0x00000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR_RMSK                                               0xffffffff
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ATTR                                                                0x3
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                            0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                                    31
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                              0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                                0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x7c090)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7c090)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7c090)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_RMSK                                                    0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR                                                     0x00000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR_RMSK                                                0xffffffff
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ATTR                                                                 0x3
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_BMSK                                             0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_SHFT                                                     31
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_BMSK                                               0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_SHFT                                                 0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                        0x1

#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x7c094)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7c094)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7c094)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_RMSK                                                    0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR                                                     0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR_RMSK                                                0xffffffff
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ATTR                                                                 0x3
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_SHFT                                                    31
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_SHFT                                                  0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_HYP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                         0x1

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x7d004)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7d004)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7d004)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR                                                 0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR_RMSK                                            0xffffffff
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ATTR                                                             0x3
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                                31
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                              0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                     0x1

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x7d008)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7d008)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7d008)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                                     0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR                                                      0x00000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ATTR                                                                  0x3
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN                    \
                in_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                                     31
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                                   0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x7d00c)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7d00c)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7d00c)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                                     0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR                                                      0x00000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ATTR                                                                  0x3
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN                    \
                in_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                                     31
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                                   0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x7d010)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7d010)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7d010)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR                                                  0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR_RMSK                                             0xffffffff
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ATTR                                                              0x3
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                                 31
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                               0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                      0x1

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x7d040)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7d040)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7d040)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR                                                 0x00000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR_RMSK                                            0xffffffff
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ATTR                                                             0x3
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                                 31
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                             0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x7d044)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7d044)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7d044)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                                     0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR                                                      0x00000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ATTR                                                                  0x3
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN                    \
                in_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                              0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                                      31
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                                0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                                  0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_ENABLE_FVAL                                         0x1

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x7d048)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7d048)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7d048)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                                     0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR                                                      0x00000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ATTR                                                                  0x3
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN                    \
                in_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                              0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                                      31
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                                0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                                  0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_ENABLE_FVAL                                         0x1

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x7d04c)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7d04c)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7d04c)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                                 0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR                                                  0x00000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR_RMSK                                             0xffffffff
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ATTR                                                              0x3
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                          0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                                  31
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                            0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                              0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                     0x1

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x7d090)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7d090)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7d090)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_RMSK                                                  0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR                                                   0x00000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR_RMSK                                              0xffffffff
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ATTR                                                               0x3
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_BMSK                                           0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_SHFT                                                   31
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_BMSK                                             0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_SHFT                                               0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                      0x1

#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x7d094)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7d094)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7d094)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR                                                   0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR_RMSK                                              0xffffffff
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ATTR                                                               0x3
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_SHFT                                                  31
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_SHFT                                                0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_HLOS1_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x7e004)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7e004)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7e004)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR                                                 0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR_RMSK                                            0xffffffff
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ATTR                                                             0x3
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                                31
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                              0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                     0x1

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x7e008)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7e008)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7e008)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                                     0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR                                                      0x00000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ATTR                                                                  0x3
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN                    \
                in_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                                     31
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                                   0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x7e00c)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7e00c)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7e00c)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                                     0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR                                                      0x00000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ATTR                                                                  0x3
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN                    \
                in_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                                     31
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                                   0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x7e010)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7e010)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7e010)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR                                                  0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR_RMSK                                             0xffffffff
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ATTR                                                              0x3
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                                 31
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                               0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                      0x1

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE            + 0x7e040)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7e040)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7e040)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR                                                 0x00000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR_RMSK                                            0xffffffff
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ATTR                                                             0x3
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                                 31
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                             0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x7e044)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7e044)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7e044)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                                     0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR                                                      0x00000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ATTR                                                                  0x3
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN                    \
                in_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                              0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                                      31
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                                0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                                  0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_ENABLE_FVAL                                         0x1

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x7e048)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7e048)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7e048)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                                     0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR                                                      0x00000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ATTR                                                                  0x3
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN                    \
                in_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                              0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                                      31
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                                0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                                  0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_ENABLE_FVAL                                         0x1

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0x7e04c)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7e04c)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7e04c)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                                 0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR                                                  0x00000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR_RMSK                                             0xffffffff
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ATTR                                                              0x3
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                          0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                                  31
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                            0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                              0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                     0x1

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x7e090)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7e090)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7e090)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_RMSK                                                  0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR                                                   0x00000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR_RMSK                                              0xffffffff
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ATTR                                                               0x3
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_BMSK                                           0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_SHFT                                                   31
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_BMSK                                             0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_SHFT                                               0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                      0x1

#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x7e094)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x7e094)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x7e094)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR                                                   0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR_RMSK                                              0xffffffff
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ATTR                                                               0x3
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_SHFT                                                  31
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_SHFT                                                0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_HLOS2_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_AGGRE_NOC_BCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0x82000)
#define HWIO_GCC_AGGRE_NOC_BCR_PHYS                                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82000)
#define HWIO_GCC_AGGRE_NOC_BCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82000)
#define HWIO_GCC_AGGRE_NOC_BCR_RMSK                                                                                0x1
#define HWIO_GCC_AGGRE_NOC_BCR_POR                                                                          0x00000000
#define HWIO_GCC_AGGRE_NOC_BCR_POR_RMSK                                                                     0xffffffff
#define HWIO_GCC_AGGRE_NOC_BCR_ATTR                                                                                      0x3
#define HWIO_GCC_AGGRE_NOC_BCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_BCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_BCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_BCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_BCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_BCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_BCR_IN)
#define HWIO_GCC_AGGRE_NOC_BCR_BLK_ARES_BMSK                                                                       0x1
#define HWIO_GCC_AGGRE_NOC_BCR_BLK_ARES_SHFT                                                                         0
#define HWIO_GCC_AGGRE_NOC_BCR_BLK_ARES_DISABLE_FVAL                                                               0x0
#define HWIO_GCC_AGGRE_NOC_BCR_BLK_ARES_ENABLE_FVAL                                                                0x1

#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x82004)
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82004)
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82004)
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_RMSK                                                                    0x81f0000d
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_POR                                                                     0x00000001
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_ATTR                                                                                 0x3
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_AHB_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_AHB_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_OFF_SHFT                                                                    31
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_IGNORE_ALL_ARES_BMSK                                                     0x1000000
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_IGNORE_ALL_ARES_SHFT                                                            24
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                   0x800000
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                         23
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_DIS_BMSK                                                              0x400000
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_DIS_SHFT                                                                    22
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                   0x200000
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                         21
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                  0x100000
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                        20
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_SW_ONLY_EN_BMSK                                                                0x8
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_SW_ONLY_EN_SHFT                                                                  3
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_ARES_BMSK                                                                  0x4
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_ARES_SHFT                                                                    2
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_ARES_NO_RESET_FVAL                                                         0x0
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_ARES_RESET_FVAL                                                            0x1
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_ENABLE_SHFT                                                                  0
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_NOC_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x82008)
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82008)
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82008)
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_RMSK                                                               0x81f0000d
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_POR                                                                0x00000001
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_ATTR                                                                            0x3
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_CLK_OFF_SHFT                                                               31
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_IGNORE_ALL_ARES_BMSK                                                0x1000000
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_IGNORE_ALL_ARES_SHFT                                                       24
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                              0x800000
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                    23
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_CLK_DIS_BMSK                                                         0x400000
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_CLK_DIS_SHFT                                                               22
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                              0x200000
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                    21
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                             0x100000
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                   20
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_SW_ONLY_EN_BMSK                                                           0x8
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_SW_ONLY_EN_SHFT                                                             3
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_CLK_ARES_SHFT                                                               2
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_CLK_ARES_NO_RESET_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_CLK_ARES_RESET_FVAL                                                       0x1
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_CLK_ENABLE_SHFT                                                             0
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_NOC_EAST_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0x8200c)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8200c)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8200c)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_RMSK                                                      0x81f0000f
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_POR                                                       0x00000001
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_ADDR)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_IN)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_CLK_OFF_SHFT                                                      31
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_IGNORE_ALL_ARES_BMSK                                       0x1000000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_IGNORE_ALL_ARES_SHFT                                              24
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                     0x800000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                           23
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_CLK_DIS_BMSK                                                0x400000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_CLK_DIS_SHFT                                                      22
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                     0x200000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                           21
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                    0x100000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                          20
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_SW_ONLY_EN_BMSK                                                  0x8
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_SW_ONLY_EN_SHFT                                                    3
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_CLK_ARES_SHFT                                                      2
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_CLK_ARES_NO_RESET_FVAL                                           0x0
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_CLK_ARES_RESET_FVAL                                              0x1
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_HW_CTL_BMSK                                                      0x2
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_HW_CTL_SHFT                                                        1
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_HW_CTL_DISABLE_FVAL                                              0x0
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_HW_CTL_ENABLE_FVAL                                               0x1
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_CLK_ENABLE_SHFT                                                    0
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_AGGRE_CNOC_PERIPH_SOUTH_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0x82010)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82010)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82010)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_RMSK                                                            0x81f0000f
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_POR                                                             0x00000001
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_ATTR                                                                         0x3
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_ADDR)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_IN)
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_OFF_SHFT                                                            31
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_IGNORE_ALL_ARES_BMSK                                             0x1000000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_IGNORE_ALL_ARES_SHFT                                                    24
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                           0x800000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                 23
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_DIS_BMSK                                                      0x400000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_DIS_SHFT                                                            22
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                           0x200000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                 21
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                          0x100000
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                20
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_SW_ONLY_EN_BMSK                                                        0x8
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_SW_ONLY_EN_SHFT                                                          3
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_ARES_SHFT                                                            2
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_ARES_NO_RESET_FVAL                                                 0x0
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_ARES_RESET_FVAL                                                    0x1
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_HW_CTL_SHFT                                                              1
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_HW_CTL_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_HW_CTL_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_ENABLE_SHFT                                                          0
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_AGGRE_CNOC_PERIPH_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x82014)
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82014)
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82014)
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_RMSK                                                          0x81e0000d
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_POR                                                           0x80000000
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_ATTR                                                                       0x3
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_OFF_SHFT                                                          31
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_IGNORE_ALL_ARES_BMSK                                           0x1000000
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_IGNORE_ALL_ARES_SHFT                                                  24
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                         0x800000
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                               23
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_DIS_BMSK                                                    0x400000
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_DIS_SHFT                                                          22
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                         0x200000
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                               21
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_SW_ONLY_EN_BMSK                                                      0x8
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_SW_ONLY_EN_SHFT                                                        3
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_ARES_SHFT                                                          2
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_ARES_NO_RESET_FVAL                                               0x0
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_ARES_RESET_FVAL                                                  0x1
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_ENABLE_SHFT                                                        0
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_AGGRE_NOC_QOSGEN_EXTREF_CBCR_CLK_ENABLE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0x82018)
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82018)
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82018)
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_RMSK                                                             0x81f0000f
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_POR                                                              0x00000001
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_OFF_SHFT                                                             31
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                              0x1000000
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                     24
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                            0x800000
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                  23
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_DIS_BMSK                                                       0x400000
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_DIS_SHFT                                                             22
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                            0x200000
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                  21
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                           0x100000
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                 20
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_SW_ONLY_EN_BMSK                                                         0x8
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_SW_ONLY_EN_SHFT                                                           3
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_ARES_SHFT                                                             2
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                  0x0
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_ARES_RESET_FVAL                                                     0x1
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_HW_CTL_SHFT                                                               1
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_ENABLE_SHFT                                                           0
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_AGGRE_NOC_CENTER_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x8201c)
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8201c)
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8201c)
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_RMSK                                                               0x81f0000f
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_POR                                                                0x00000001
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_ATTR                                                                            0x3
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_OFF_SHFT                                                               31
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                                0x1000000
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                       24
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                              0x800000
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                    23
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_DIS_BMSK                                                         0x400000
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_DIS_SHFT                                                               22
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                              0x200000
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                    21
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                             0x100000
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                   20
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_SW_ONLY_EN_BMSK                                                           0x8
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_SW_ONLY_EN_SHFT                                                             3
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_ARES_SHFT                                                               2
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_ARES_RESET_FVAL                                                       0x1
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_HW_CTL_BMSK                                                               0x2
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_HW_CTL_SHFT                                                                 1
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                        0x1
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_ENABLE_SHFT                                                             0
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_NOC_EAST_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x82020)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82020)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82020)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_RMSK                                                              0x81f0000f
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_POR                                                               0x00000001
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_ATTR                                                                           0x3
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_OFF_SHFT                                                              31
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                               0x1000000
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                      24
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                             0x800000
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                   23
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_DIS_BMSK                                                        0x400000
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_DIS_SHFT                                                              22
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                             0x200000
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                   21
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                            0x100000
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                  20
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_SW_ONLY_EN_BMSK                                                          0x8
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_SW_ONLY_EN_SHFT                                                            3
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_ARES_SHFT                                                              2
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_ARES_RESET_FVAL                                                      0x1
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_HW_CTL_BMSK                                                              0x2
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_HW_CTL_SHFT                                                                1
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_ENABLE_SHFT                                                            0
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_AGGRE_NOC_SOUTH_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0x82024)
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82024)
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82024)
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_RMSK                                                              0x81f0000f
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_POR                                                               0x00000001
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_ATTR                                                                           0x3
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_OFF_SHFT                                                              31
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                               0x1000000
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                      24
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                             0x800000
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                   23
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_DIS_BMSK                                                        0x400000
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_DIS_SHFT                                                              22
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                             0x200000
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                   21
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                            0x100000
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                  20
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_SW_ONLY_EN_BMSK                                                          0x8
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_SW_ONLY_EN_SHFT                                                            3
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_ARES_SHFT                                                              2
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_ARES_RESET_FVAL                                                      0x1
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_HW_CTL_BMSK                                                              0x2
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_HW_CTL_SHFT                                                                1
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_ENABLE_SHFT                                                            0
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_AGGRE_NOC_NORTH_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x82028)
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82028)
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82028)
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_RMSK                                                                    0x80000013
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_POR                                                                     0x00000000
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ATTR                                                                                 0x3
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_CMD_RCGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_CMD_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_CMD_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ROOT_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ROOT_OFF_SHFT                                                                   31
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                           0x10
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                              4
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ROOT_EN_BMSK                                                                   0x2
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ROOT_EN_SHFT                                                                     1
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                            0x1
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_UPDATE_BMSK                                                                    0x1
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_UPDATE_SHFT                                                                      0
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_UPDATE_DISABLE_FVAL                                                            0x0
#define HWIO_GCC_AGGRE_NOC_CMD_RCGR_UPDATE_ENABLE_FVAL                                                             0x1

#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x8202c)
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8202c)
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8202c)
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_RMSK                                                                      0x11071f
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_POR                                                                     0x00100000
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_ATTR                                                                                 0x3
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_CFG_RCGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_CFG_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_CFG_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                       0x100000
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                             20
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                       0x10000
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                            16
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                           0x0
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                          0x1
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_SEL_BMSK                                                                 0x700
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_SEL_SHFT                                                                     8
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                              0x0
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                              0x1
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                              0x2
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                              0x3
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                              0x4
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                              0x5
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                              0x6
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                              0x7
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_BMSK                                                                  0x1f
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_SHFT                                                                     0
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                            0x0
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                              0x1
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                            0x2
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                              0x3
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                            0x4
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                              0x5
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                            0x6
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                              0x7
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                            0x8
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                              0x9
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                            0xa
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                              0xb
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                            0xc
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                              0xd
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                            0xe
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                              0xf
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                           0x10
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                             0x11
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                           0x12
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                            0x13
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                          0x14
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                            0x15
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                          0x16
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                            0x17
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                          0x18
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                            0x19
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                          0x1a
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                            0x1b
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                          0x1c
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                            0x1d
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                          0x1e
#define HWIO_GCC_AGGRE_NOC_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                            0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x82044)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82044)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82044)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF0_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x82048)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82048)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82048)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF1_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x8204c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8204c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8204c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF2_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x82050)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82050)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82050)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF3_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x82054)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82054)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82054)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF4_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x82058)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82058)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82058)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF5_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x8205c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8205c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8205c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF6_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x82060)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82060)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82060)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF7_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x82064)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82064)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82064)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF8_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x82068)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82068)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82068)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_RMSK                                                          0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_POR                                                      0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_ATTR                                                                  0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_SEL_SHFT                                                      8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_SEL_SRC0_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_SEL_SRC1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_SEL_SRC2_FVAL                                               0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_SEL_SRC3_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_SEL_SRC4_FVAL                                               0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_SEL_SRC5_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_SEL_SRC6_FVAL                                               0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_SEL_SRC7_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_SHFT                                                      0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_BYPASS_FVAL                                             0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV1_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV1_5_FVAL                                             0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV2_FVAL                                               0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV2_5_FVAL                                             0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV3_FVAL                                               0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV3_5_FVAL                                             0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV4_FVAL                                               0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV4_5_FVAL                                             0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV5_FVAL                                               0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV5_5_FVAL                                             0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV6_FVAL                                               0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV6_5_FVAL                                             0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV7_FVAL                                               0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV7_5_FVAL                                             0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV8_FVAL                                               0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV8_5_FVAL                                            0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV9_FVAL                                              0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV9_5_FVAL                                            0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV10_FVAL                                             0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV10_5_FVAL                                           0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV11_FVAL                                             0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV11_5_FVAL                                           0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV12_FVAL                                             0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV12_5_FVAL                                           0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV13_FVAL                                             0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV13_5_FVAL                                           0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV14_FVAL                                             0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV14_5_FVAL                                           0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV15_FVAL                                             0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV15_5_FVAL                                           0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF9_DFSR_SRC_DIV_DIV16_FVAL                                             0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x8206c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8206c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8206c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_POR                                                     0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_ATTR                                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_SEL_SHFT                                                     8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_SHFT                                                     0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF10_DFSR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x82070)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82070)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82070)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_POR                                                     0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_ATTR                                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_SEL_SHFT                                                     8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_SHFT                                                     0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF11_DFSR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x82074)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82074)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82074)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_POR                                                     0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_ATTR                                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_SEL_SHFT                                                     8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_SHFT                                                     0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF12_DFSR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x82078)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82078)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82078)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_POR                                                     0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_ATTR                                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_SEL_SHFT                                                     8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_SHFT                                                     0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF13_DFSR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x8207c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8207c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8207c)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_POR                                                     0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_ATTR                                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_SEL_SHFT                                                     8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_SHFT                                                     0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF14_DFSR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x82080)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82080)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82080)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_RMSK                                                         0x71f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_POR                                                     0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_ATTR                                                                 0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_SEL_SHFT                                                     8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_SHFT                                                     0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_RPMH_SYS_NOC_AGGRE_NOC_PERF15_DFSR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0x82154)
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82154)
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82154)
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_RMSK                                                                      0x1
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_POR                                                                0x00000000
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_ATTR                                                                            0x3
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                             0
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_NOC_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x82158)
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82158)
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82158)
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_RMSK                                                                 0x1
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_POR                                                           0x00000000
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_ATTR                                                                       0x3
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                        0
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_AGGRE_NOC_EAST_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0x8215c)
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8215c)
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8215c)
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_RMSK                                                                0x1
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_POR                                                          0x00000000
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_ATTR                                                                      0x3
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                       0
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_AGGRE_NOC_NORTH_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0x82160)
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x82160)
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x82160)
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_RMSK                                                                0x1
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_POR                                                          0x00000000
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_ATTR                                                                      0x3
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                       0
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_AGGRE_NOC_SOUTH_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x86004)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x86004)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x86004)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                                   0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR                                                    0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR_RMSK                                               0xffffffff
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ATTR                                                                0x3
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                                   31
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                                 0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                        0x1

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x86008)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x86008)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x86008)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                                        0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR                                                         0x00000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ATTR                                                                     0x3
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN                    \
                in_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)            \
                out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                                        31
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                                      0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x8600c)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8600c)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8600c)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                                        0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR                                                         0x00000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ATTR                                                                     0x3
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN                    \
                in_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)            \
                out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                                        31
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                                      0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x86010)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x86010)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x86010)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                                    0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR                                                     0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR_RMSK                                                0xffffffff
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ATTR                                                                 0x3
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                                    31
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                                  0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                         0x1

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x86040)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x86040)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x86040)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                                   0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR                                                    0x00000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR_RMSK                                               0xffffffff
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ATTR                                                                0x3
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                            0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                                    31
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                              0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                                0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x86044)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x86044)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x86044)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                                        0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR                                                         0x00000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ATTR                                                                     0x3
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN                    \
                in_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)            \
                out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                                 0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                                         31
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                                   0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                                     0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x86048)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x86048)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x86048)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                                        0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR                                                         0x00000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ATTR                                                                     0x3
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN                    \
                in_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)            \
                out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                                 0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                                         31
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                                   0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                                     0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x8604c)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8604c)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8604c)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                                    0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR                                                     0x00000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR_RMSK                                                0xffffffff
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ATTR                                                                 0x3
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                             0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                                     31
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                               0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                                 0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                        0x1

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x86090)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x86090)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x86090)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_RMSK                                                     0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR                                                      0x00000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ATTR                                                                  0x3
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_BMSK                                              0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_SHFT                                                      31
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_BMSK                                                0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_SHFT                                                  0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                         0x1

#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0x86094)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x86094)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x86094)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_RMSK                                                     0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR                                                      0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ATTR                                                                  0x3
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN)
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_SHFT                                                     31
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_SHFT                                                   0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_SP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x87004)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x87004)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x87004)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR                                                   0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR_RMSK                                              0xffffffff
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ATTR                                                               0x3
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                                  31
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                                0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x87008)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x87008)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x87008)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                                       0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR                                                        0x00000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ATTR                                                                    0x3
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN                    \
                in_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)            \
                out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                                       31
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                                     0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x8700c)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8700c)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8700c)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                                       0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR                                                        0x00000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ATTR                                                                    0x3
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN                    \
                in_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)            \
                out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                                       31
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                                     0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x87010)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x87010)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x87010)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                                   0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR                                                    0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR_RMSK                                               0xffffffff
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ATTR                                                                0x3
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                                   31
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                                 0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                        0x1

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x87040)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x87040)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x87040)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                                  0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR                                                   0x00000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR_RMSK                                              0xffffffff
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ATTR                                                               0x3
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                           0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                                   31
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                             0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                               0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                      0x1

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x87044)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x87044)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x87044)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                                       0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR                                                        0x00000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ATTR                                                                    0x3
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN                    \
                in_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)            \
                out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                                0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                                        31
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                                  0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                                    0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x87048)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x87048)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x87048)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                                       0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR                                                        0x00000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ATTR                                                                    0x3
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN                    \
                in_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)            \
                out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                                0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                                        31
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                                  0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                                    0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x8704c)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8704c)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8704c)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                                   0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR                                                    0x00000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR_RMSK                                               0xffffffff
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ATTR                                                                0x3
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                            0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                                    31
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                              0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                                0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x87070)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x87070)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x87070)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_RMSK                                                    0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR                                                     0x00000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR_RMSK                                                0xffffffff
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ATTR                                                                 0x3
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_BMSK                                             0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_SHFT                                                     31
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_BMSK                                               0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_SHFT                                                 0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                        0x1

#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x87074)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x87074)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x87074)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_RMSK                                                    0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR                                                     0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR_RMSK                                                0xffffffff
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ATTR                                                                 0x3
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_SHFT                                                    31
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_SHFT                                                  0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_MSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                         0x1

#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x8915c)
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8915c)
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8915c)
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_RMSK                                                                    0x81f0000d
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_POR                                                                     0x80000000
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_ATTR                                                                                 0x3
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_IPA_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_IPA_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_IPA_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_IPA_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_IPA_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_OFF_SHFT                                                                    31
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_IGNORE_ALL_ARES_BMSK                                                     0x1000000
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_IGNORE_ALL_ARES_SHFT                                                            24
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                   0x800000
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                         23
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_DIS_BMSK                                                              0x400000
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_DIS_SHFT                                                                    22
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                   0x200000
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                         21
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                  0x100000
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                        20
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_SW_ONLY_EN_BMSK                                                                0x8
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_SW_ONLY_EN_SHFT                                                                  3
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_ARES_BMSK                                                                  0x4
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_ARES_SHFT                                                                    2
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_ARES_NO_RESET_FVAL                                                         0x0
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_ARES_RESET_FVAL                                                            0x1
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_ENABLE_SHFT                                                                  0
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_ENABLE_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_NOC_IPA_CBCR_CLK_ENABLE_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB4_CLKREF_EN_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0x8c010)
#define HWIO_GCC_USB4_CLKREF_EN_PHYS                                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8c010)
#define HWIO_GCC_USB4_CLKREF_EN_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8c010)
#define HWIO_GCC_USB4_CLKREF_EN_RMSK                                                                        0x80000001
#define HWIO_GCC_USB4_CLKREF_EN_POR                                                                         0x00000001
#define HWIO_GCC_USB4_CLKREF_EN_POR_RMSK                                                                    0xffffffff
#define HWIO_GCC_USB4_CLKREF_EN_ATTR                                                                                     0x3
#define HWIO_GCC_USB4_CLKREF_EN_IN                    \
                in_dword(HWIO_GCC_USB4_CLKREF_EN_ADDR)
#define HWIO_GCC_USB4_CLKREF_EN_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_CLKREF_EN_ADDR, m)
#define HWIO_GCC_USB4_CLKREF_EN_OUT(v)            \
                out_dword(HWIO_GCC_USB4_CLKREF_EN_ADDR,v)
#define HWIO_GCC_USB4_CLKREF_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_CLKREF_EN_ADDR,m,v,HWIO_GCC_USB4_CLKREF_EN_IN)
#define HWIO_GCC_USB4_CLKREF_EN_USB4_STATUS_BMSK                                                            0x80000000
#define HWIO_GCC_USB4_CLKREF_EN_USB4_STATUS_SHFT                                                                    31
#define HWIO_GCC_USB4_CLKREF_EN_USB4_ENABLE_BMSK                                                                   0x1
#define HWIO_GCC_USB4_CLKREF_EN_USB4_ENABLE_SHFT                                                                     0
#define HWIO_GCC_USB4_CLKREF_EN_USB4_ENABLE_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB4_CLKREF_EN_USB4_ENABLE_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_USB4_EUD_CLKREF_EN_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x8c02c)
#define HWIO_GCC_USB4_EUD_CLKREF_EN_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8c02c)
#define HWIO_GCC_USB4_EUD_CLKREF_EN_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8c02c)
#define HWIO_GCC_USB4_EUD_CLKREF_EN_RMSK                                                                    0x80000001
#define HWIO_GCC_USB4_EUD_CLKREF_EN_POR                                                                     0x00000001
#define HWIO_GCC_USB4_EUD_CLKREF_EN_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_USB4_EUD_CLKREF_EN_ATTR                                                                                 0x3
#define HWIO_GCC_USB4_EUD_CLKREF_EN_IN                    \
                in_dword(HWIO_GCC_USB4_EUD_CLKREF_EN_ADDR)
#define HWIO_GCC_USB4_EUD_CLKREF_EN_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_EUD_CLKREF_EN_ADDR, m)
#define HWIO_GCC_USB4_EUD_CLKREF_EN_OUT(v)            \
                out_dword(HWIO_GCC_USB4_EUD_CLKREF_EN_ADDR,v)
#define HWIO_GCC_USB4_EUD_CLKREF_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_EUD_CLKREF_EN_ADDR,m,v,HWIO_GCC_USB4_EUD_CLKREF_EN_IN)
#define HWIO_GCC_USB4_EUD_CLKREF_EN_USB4_STATUS_BMSK                                                        0x80000000
#define HWIO_GCC_USB4_EUD_CLKREF_EN_USB4_STATUS_SHFT                                                                31
#define HWIO_GCC_USB4_EUD_CLKREF_EN_USB4_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_USB4_EUD_CLKREF_EN_USB4_ENABLE_SHFT                                                                 0
#define HWIO_GCC_USB4_EUD_CLKREF_EN_USB4_ENABLE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_USB4_EUD_CLKREF_EN_USB4_ENABLE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_USB3_MP0_CLKREF_EN_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x8c03c)
#define HWIO_GCC_USB3_MP0_CLKREF_EN_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8c03c)
#define HWIO_GCC_USB3_MP0_CLKREF_EN_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8c03c)
#define HWIO_GCC_USB3_MP0_CLKREF_EN_RMSK                                                                    0x80000001
#define HWIO_GCC_USB3_MP0_CLKREF_EN_POR                                                                     0x00000001
#define HWIO_GCC_USB3_MP0_CLKREF_EN_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_USB3_MP0_CLKREF_EN_ATTR                                                                                 0x3
#define HWIO_GCC_USB3_MP0_CLKREF_EN_IN                    \
                in_dword(HWIO_GCC_USB3_MP0_CLKREF_EN_ADDR)
#define HWIO_GCC_USB3_MP0_CLKREF_EN_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_MP0_CLKREF_EN_ADDR, m)
#define HWIO_GCC_USB3_MP0_CLKREF_EN_OUT(v)            \
                out_dword(HWIO_GCC_USB3_MP0_CLKREF_EN_ADDR,v)
#define HWIO_GCC_USB3_MP0_CLKREF_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_MP0_CLKREF_EN_ADDR,m,v,HWIO_GCC_USB3_MP0_CLKREF_EN_IN)
#define HWIO_GCC_USB3_MP0_CLKREF_EN_USB3MP_STATUS_BMSK                                                      0x80000000
#define HWIO_GCC_USB3_MP0_CLKREF_EN_USB3MP_STATUS_SHFT                                                              31
#define HWIO_GCC_USB3_MP0_CLKREF_EN_USB3MP_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_USB3_MP0_CLKREF_EN_USB3MP_ENABLE_SHFT                                                               0
#define HWIO_GCC_USB3_MP0_CLKREF_EN_USB3MP_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB3_MP0_CLKREF_EN_USB3MP_ENABLE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_USB3_MP1_CLKREF_EN_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0x8c040)
#define HWIO_GCC_USB3_MP1_CLKREF_EN_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8c040)
#define HWIO_GCC_USB3_MP1_CLKREF_EN_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8c040)
#define HWIO_GCC_USB3_MP1_CLKREF_EN_RMSK                                                                    0x80000001
#define HWIO_GCC_USB3_MP1_CLKREF_EN_POR                                                                     0x00000001
#define HWIO_GCC_USB3_MP1_CLKREF_EN_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_USB3_MP1_CLKREF_EN_ATTR                                                                                 0x3
#define HWIO_GCC_USB3_MP1_CLKREF_EN_IN                    \
                in_dword(HWIO_GCC_USB3_MP1_CLKREF_EN_ADDR)
#define HWIO_GCC_USB3_MP1_CLKREF_EN_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_MP1_CLKREF_EN_ADDR, m)
#define HWIO_GCC_USB3_MP1_CLKREF_EN_OUT(v)            \
                out_dword(HWIO_GCC_USB3_MP1_CLKREF_EN_ADDR,v)
#define HWIO_GCC_USB3_MP1_CLKREF_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_MP1_CLKREF_EN_ADDR,m,v,HWIO_GCC_USB3_MP1_CLKREF_EN_IN)
#define HWIO_GCC_USB3_MP1_CLKREF_EN_USB3MP_STATUS_BMSK                                                      0x80000000
#define HWIO_GCC_USB3_MP1_CLKREF_EN_USB3MP_STATUS_SHFT                                                              31
#define HWIO_GCC_USB3_MP1_CLKREF_EN_USB3MP_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_USB3_MP1_CLKREF_EN_USB3MP_ENABLE_SHFT                                                               0
#define HWIO_GCC_USB3_MP1_CLKREF_EN_USB3MP_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB3_MP1_CLKREF_EN_USB3MP_ENABLE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0x8d07c)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8d07c)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8d07c)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_RMSK                                                       0x81f0000e
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_POR                                                        0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_CLK_OFF_SHFT                                                       31
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                        0x1000000
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                               24
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                      0x800000
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                            23
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_CLK_DIS_BMSK                                                 0x400000
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_CLK_DIS_SHFT                                                       22
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                      0x200000
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                            21
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                     0x100000
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                           20
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_SW_ONLY_EN_BMSK                                                   0x8
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_SW_ONLY_EN_SHFT                                                     3
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_CLK_ARES_SHFT                                                       2
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                            0x0
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_CLK_ARES_RESET_FVAL                                               0x1
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_HW_CTL_BMSK                                                       0x2
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_HW_CTL_SHFT                                                         1
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_HW_CTL_DISABLE_FVAL                                               0x0
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                0x1

#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x8d080)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x8d080)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x8d080)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_RMSK                                                         0x1
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_POR                                                   0x00000000
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_ATTR                                                               0x3
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                              0x1
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                0
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_AGGRE_NOC_PCIE1_TUNNEL_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x90004)
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x90004)
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x90004)
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_RMSK                                                                   0x81f07fff
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_POR                                                                    0x00000221
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_ATTR                                                                                0x3
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_TBU1_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_TBU1_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_TBU1_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_TBU1_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_TBU1_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_OFF_SHFT                                                                   31
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_IGNORE_ALL_ARES_BMSK                                                    0x1000000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_IGNORE_ALL_ARES_SHFT                                                           24
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                  0x800000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                        23
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_DIS_BMSK                                                             0x400000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_DIS_SHFT                                                                   22
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                  0x200000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                        21
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                 0x100000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                       20
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_CORE_ON_SHFT                                                         14
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                           0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                       13
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                         0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                      12
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                        0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_SHFT                                                                     8
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK0_FVAL                                                            0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK1_FVAL                                                            0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK2_FVAL                                                            0x2
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK3_FVAL                                                            0x3
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK4_FVAL                                                            0x4
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK5_FVAL                                                            0x5
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK6_FVAL                                                            0x6
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK7_FVAL                                                            0x7
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK8_FVAL                                                            0x8
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK9_FVAL                                                            0x9
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK10_FVAL                                                           0xa
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK11_FVAL                                                           0xb
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK12_FVAL                                                           0xc
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK13_FVAL                                                           0xd
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK14_FVAL                                                           0xe
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_WAKEUP_CLOCK15_FVAL                                                           0xf
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_SHFT                                                                      4
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK0_FVAL                                                             0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK1_FVAL                                                             0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK2_FVAL                                                             0x2
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK3_FVAL                                                             0x3
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK4_FVAL                                                             0x4
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK5_FVAL                                                             0x5
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK6_FVAL                                                             0x6
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK7_FVAL                                                             0x7
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK8_FVAL                                                             0x8
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK9_FVAL                                                             0x9
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK10_FVAL                                                            0xa
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK11_FVAL                                                            0xb
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK12_FVAL                                                            0xc
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK13_FVAL                                                            0xd
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK14_FVAL                                                            0xe
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SLEEP_CLOCK15_FVAL                                                            0xf
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SW_ONLY_EN_BMSK                                                               0x8
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_SW_ONLY_EN_SHFT                                                                 3
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_ARES_SHFT                                                                   2
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_ARES_NO_RESET_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_ARES_RESET_FVAL                                                           0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_HW_CTL_BMSK                                                                   0x2
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_HW_CTL_SHFT                                                                     1
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_HW_CTL_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_HW_CTL_ENABLE_FVAL                                                            0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_ENABLE_SHFT                                                                 0
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_ENABLE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_CBCR_CLK_ENABLE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x90008)
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x90008)
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x90008)
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_RMSK                                                                  0xfffffffe
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_POR                                                                   0x00010000
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_ATTR                                                                               0x3
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_TBU1_SREGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_TBU1_SREGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_TBU1_SREGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_TBU1_SREGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_TBU1_SREGR_IN)
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                        0xff000000
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                                24
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                           0xff0000
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                 16
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                              0x8000
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                  15
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                       0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                          0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                               0x4000
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                   14
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                  0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                               0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                              0x2000
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                  13
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                     0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                        0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                          0x1000
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                              12
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                    0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                       0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_MEM_CORE_ON_ACK_BMSK                                                       0x800
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_MEM_CORE_ON_ACK_SHFT                                                          11
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                     0x400
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                        10
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                              0x300
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                  8
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                       0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                       0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                       0x2
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                       0x3
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_MEM_CPH_ENABLE_BMSK                                                         0x80
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_MEM_CPH_ENABLE_SHFT                                                            7
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_FORCE_CLK_ON_BMSK                                                           0x40
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_FORCE_CLK_ON_SHFT                                                              6
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                               0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                     0x20
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                        5
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                             0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                        0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_RST_SLP_STG_BMSK                                                         0x10
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_RST_SLP_STG_SHFT                                                            4
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                                0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                   0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                        0x8
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                          3
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                             0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                                0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                   0x4
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                     2
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL               0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                       0x2
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                         1
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                 0x0
#define HWIO_GCC_AGGRE_NOC_TBU1_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                  0x1

#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0x9000c)
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x9000c)
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x9000c)
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_RMSK                                                                   0x81f07fff
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_POR                                                                    0x00000221
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_ATTR                                                                                0x3
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_TBU2_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_TBU2_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_TBU2_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_TBU2_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_TBU2_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_OFF_SHFT                                                                   31
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_IGNORE_ALL_ARES_BMSK                                                    0x1000000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_IGNORE_ALL_ARES_SHFT                                                           24
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                  0x800000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                        23
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_DIS_BMSK                                                             0x400000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_DIS_SHFT                                                                   22
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                  0x200000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                        21
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                 0x100000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                       20
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_CORE_ON_SHFT                                                         14
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                           0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                       13
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                         0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                      12
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                        0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_SHFT                                                                     8
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK0_FVAL                                                            0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK1_FVAL                                                            0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK2_FVAL                                                            0x2
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK3_FVAL                                                            0x3
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK4_FVAL                                                            0x4
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK5_FVAL                                                            0x5
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK6_FVAL                                                            0x6
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK7_FVAL                                                            0x7
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK8_FVAL                                                            0x8
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK9_FVAL                                                            0x9
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK10_FVAL                                                           0xa
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK11_FVAL                                                           0xb
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK12_FVAL                                                           0xc
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK13_FVAL                                                           0xd
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK14_FVAL                                                           0xe
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_WAKEUP_CLOCK15_FVAL                                                           0xf
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_SHFT                                                                      4
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK0_FVAL                                                             0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK1_FVAL                                                             0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK2_FVAL                                                             0x2
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK3_FVAL                                                             0x3
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK4_FVAL                                                             0x4
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK5_FVAL                                                             0x5
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK6_FVAL                                                             0x6
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK7_FVAL                                                             0x7
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK8_FVAL                                                             0x8
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK9_FVAL                                                             0x9
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK10_FVAL                                                            0xa
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK11_FVAL                                                            0xb
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK12_FVAL                                                            0xc
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK13_FVAL                                                            0xd
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK14_FVAL                                                            0xe
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SLEEP_CLOCK15_FVAL                                                            0xf
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SW_ONLY_EN_BMSK                                                               0x8
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_SW_ONLY_EN_SHFT                                                                 3
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_ARES_SHFT                                                                   2
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_ARES_NO_RESET_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_ARES_RESET_FVAL                                                           0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_HW_CTL_BMSK                                                                   0x2
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_HW_CTL_SHFT                                                                     1
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_HW_CTL_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_HW_CTL_ENABLE_FVAL                                                            0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_ENABLE_SHFT                                                                 0
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_ENABLE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_CBCR_CLK_ENABLE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0x90010)
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x90010)
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x90010)
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_RMSK                                                                  0xfffffffe
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_POR                                                                   0x00010000
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_ATTR                                                                               0x3
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_TBU2_SREGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_TBU2_SREGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_TBU2_SREGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_TBU2_SREGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_TBU2_SREGR_IN)
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                        0xff000000
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                                24
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                           0xff0000
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                 16
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                              0x8000
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                  15
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                       0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                          0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                               0x4000
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                   14
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                  0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                               0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                              0x2000
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                  13
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                     0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                        0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                          0x1000
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                              12
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                    0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                       0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_MEM_CORE_ON_ACK_BMSK                                                       0x800
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_MEM_CORE_ON_ACK_SHFT                                                          11
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                     0x400
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                        10
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                              0x300
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                  8
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                       0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                       0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                       0x2
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                       0x3
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_MEM_CPH_ENABLE_BMSK                                                         0x80
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_MEM_CPH_ENABLE_SHFT                                                            7
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_FORCE_CLK_ON_BMSK                                                           0x40
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_FORCE_CLK_ON_SHFT                                                              6
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                               0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                     0x20
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                        5
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                             0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                        0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_RST_SLP_STG_BMSK                                                         0x10
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_RST_SLP_STG_SHFT                                                            4
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                                0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                   0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                        0x8
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                          3
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                             0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                                0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                   0x4
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                     2
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL               0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                       0x2
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                         1
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                 0x0
#define HWIO_GCC_AGGRE_NOC_TBU2_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                  0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x91000)
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91000)
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91000)
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_RMSK                                                                0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_POR                                                            0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_ATTR                                                                        0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL10_BMSK                                                     0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL10_SHFT                                                        10
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL9_BMSK                                                      0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL9_SHFT                                                          9
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL8_BMSK                                                      0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL8_SHFT                                                          8
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL7_BMSK                                                       0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL7_SHFT                                                          7
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL6_SHFT                                                          6
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL5_SHFT                                                          5
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL4_SHFT                                                          4
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL3_SHFT                                                          3
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL2_SHFT                                                          2
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL1_SHFT                                                          1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL0_SHFT                                                          0
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF0_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x91004)
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91004)
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91004)
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_RMSK                                                                0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_POR                                                            0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_ATTR                                                                        0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL10_BMSK                                                     0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL10_SHFT                                                        10
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL9_BMSK                                                      0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL9_SHFT                                                          9
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL8_BMSK                                                      0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL8_SHFT                                                          8
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL7_BMSK                                                       0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL7_SHFT                                                          7
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL6_SHFT                                                          6
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL5_SHFT                                                          5
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL4_SHFT                                                          4
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL3_SHFT                                                          3
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL2_SHFT                                                          2
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL1_SHFT                                                          1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL0_SHFT                                                          0
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF1_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x91008)
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91008)
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91008)
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_RMSK                                                                0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_POR                                                            0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_ATTR                                                                        0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL10_BMSK                                                     0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL10_SHFT                                                        10
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL9_BMSK                                                      0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL9_SHFT                                                          9
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL8_BMSK                                                      0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL8_SHFT                                                          8
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL7_BMSK                                                       0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL7_SHFT                                                          7
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL6_SHFT                                                          6
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL5_SHFT                                                          5
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL4_SHFT                                                          4
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL3_SHFT                                                          3
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL2_SHFT                                                          2
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL1_SHFT                                                          1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL0_SHFT                                                          0
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF2_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x9100c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x9100c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x9100c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_RMSK                                                                0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_POR                                                            0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_ATTR                                                                        0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL10_BMSK                                                     0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL10_SHFT                                                        10
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL9_BMSK                                                      0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL9_SHFT                                                          9
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL8_BMSK                                                      0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL8_SHFT                                                          8
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL7_BMSK                                                       0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL7_SHFT                                                          7
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL6_SHFT                                                          6
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL5_SHFT                                                          5
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL4_SHFT                                                          4
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL3_SHFT                                                          3
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL2_SHFT                                                          2
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL1_SHFT                                                          1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL0_SHFT                                                          0
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF3_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x91010)
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91010)
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91010)
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_RMSK                                                                0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_POR                                                            0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_ATTR                                                                        0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL10_BMSK                                                     0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL10_SHFT                                                        10
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL9_BMSK                                                      0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL9_SHFT                                                          9
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL8_BMSK                                                      0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL8_SHFT                                                          8
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL7_BMSK                                                       0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL7_SHFT                                                          7
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL6_SHFT                                                          6
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL5_SHFT                                                          5
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL4_SHFT                                                          4
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL3_SHFT                                                          3
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL2_SHFT                                                          2
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL1_SHFT                                                          1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL0_SHFT                                                          0
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF4_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x91014)
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91014)
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91014)
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_RMSK                                                                0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_POR                                                            0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_ATTR                                                                        0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL10_BMSK                                                     0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL10_SHFT                                                        10
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL9_BMSK                                                      0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL9_SHFT                                                          9
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL8_BMSK                                                      0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL8_SHFT                                                          8
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL7_BMSK                                                       0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL7_SHFT                                                          7
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL6_SHFT                                                          6
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL5_SHFT                                                          5
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL4_SHFT                                                          4
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL3_SHFT                                                          3
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL2_SHFT                                                          2
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL1_SHFT                                                          1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL0_SHFT                                                          0
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF5_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x91018)
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91018)
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91018)
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_RMSK                                                                0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_POR                                                            0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_ATTR                                                                        0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL10_BMSK                                                     0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL10_SHFT                                                        10
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL9_BMSK                                                      0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL9_SHFT                                                          9
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL8_BMSK                                                      0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL8_SHFT                                                          8
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL7_BMSK                                                       0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL7_SHFT                                                          7
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL6_SHFT                                                          6
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL5_SHFT                                                          5
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL4_SHFT                                                          4
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL3_SHFT                                                          3
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL2_SHFT                                                          2
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL1_SHFT                                                          1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL0_SHFT                                                          0
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF6_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x9101c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x9101c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x9101c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_RMSK                                                                0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_POR                                                            0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_ATTR                                                                        0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL10_BMSK                                                     0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL10_SHFT                                                        10
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL9_BMSK                                                      0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL9_SHFT                                                          9
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL8_BMSK                                                      0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL8_SHFT                                                          8
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL7_BMSK                                                       0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL7_SHFT                                                          7
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL6_SHFT                                                          6
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL5_SHFT                                                          5
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL4_SHFT                                                          4
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL3_SHFT                                                          3
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL2_SHFT                                                          2
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL1_SHFT                                                          1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL0_SHFT                                                          0
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF7_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x91020)
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91020)
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91020)
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_RMSK                                                                0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_POR                                                            0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_ATTR                                                                        0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL10_BMSK                                                     0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL10_SHFT                                                        10
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL9_BMSK                                                      0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL9_SHFT                                                          9
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL8_BMSK                                                      0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL8_SHFT                                                          8
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL7_BMSK                                                       0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL7_SHFT                                                          7
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL6_SHFT                                                          6
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL5_SHFT                                                          5
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL4_SHFT                                                          4
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL3_SHFT                                                          3
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL2_SHFT                                                          2
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL1_SHFT                                                          1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL0_SHFT                                                          0
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF8_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0x91024)
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91024)
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91024)
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_RMSK                                                                0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_POR                                                            0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_ATTR                                                                        0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL10_BMSK                                                     0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL10_SHFT                                                        10
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL9_BMSK                                                      0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL9_SHFT                                                          9
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL8_BMSK                                                      0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL8_SHFT                                                          8
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL7_BMSK                                                       0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL7_SHFT                                                          7
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL6_SHFT                                                          6
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL5_SHFT                                                          5
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL4_SHFT                                                          4
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL3_SHFT                                                          3
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL2_SHFT                                                          2
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL1_SHFT                                                          1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL0_SHFT                                                          0
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF9_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x91028)
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91028)
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91028)
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_RMSK                                                               0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_POR                                                           0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_ATTR                                                                       0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL10_BMSK                                                    0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL10_SHFT                                                       10
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL9_BMSK                                                     0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL9_SHFT                                                         9
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL8_BMSK                                                     0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL8_SHFT                                                         8
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL7_BMSK                                                      0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL7_SHFT                                                         7
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL6_BMSK                                                      0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL6_SHFT                                                         6
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL5_BMSK                                                      0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL5_SHFT                                                         5
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL4_BMSK                                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL4_SHFT                                                         4
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL3_BMSK                                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL3_SHFT                                                         3
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL2_BMSK                                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL2_SHFT                                                         2
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL1_SHFT                                                         1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL0_SHFT                                                         0
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF10_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x9102c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x9102c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x9102c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_RMSK                                                               0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_POR                                                           0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_ATTR                                                                       0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL10_BMSK                                                    0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL10_SHFT                                                       10
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL9_BMSK                                                     0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL9_SHFT                                                         9
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL8_BMSK                                                     0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL8_SHFT                                                         8
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL7_BMSK                                                      0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL7_SHFT                                                         7
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL6_BMSK                                                      0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL6_SHFT                                                         6
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL5_BMSK                                                      0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL5_SHFT                                                         5
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL4_BMSK                                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL4_SHFT                                                         4
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL3_BMSK                                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL3_SHFT                                                         3
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL2_BMSK                                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL2_SHFT                                                         2
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL1_SHFT                                                         1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL0_SHFT                                                         0
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF11_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x91030)
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91030)
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91030)
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_RMSK                                                               0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_POR                                                           0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_ATTR                                                                       0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL10_BMSK                                                    0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL10_SHFT                                                       10
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL9_BMSK                                                     0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL9_SHFT                                                         9
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL8_BMSK                                                     0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL8_SHFT                                                         8
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL7_BMSK                                                      0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL7_SHFT                                                         7
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL6_BMSK                                                      0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL6_SHFT                                                         6
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL5_BMSK                                                      0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL5_SHFT                                                         5
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL4_BMSK                                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL4_SHFT                                                         4
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL3_BMSK                                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL3_SHFT                                                         3
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL2_BMSK                                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL2_SHFT                                                         2
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL1_SHFT                                                         1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL0_SHFT                                                         0
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF12_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x91034)
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91034)
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91034)
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_RMSK                                                               0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_POR                                                           0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_ATTR                                                                       0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL10_BMSK                                                    0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL10_SHFT                                                       10
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL9_BMSK                                                     0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL9_SHFT                                                         9
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL8_BMSK                                                     0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL8_SHFT                                                         8
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL7_BMSK                                                      0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL7_SHFT                                                         7
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL6_BMSK                                                      0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL6_SHFT                                                         6
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL5_BMSK                                                      0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL5_SHFT                                                         5
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL4_BMSK                                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL4_SHFT                                                         4
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL3_BMSK                                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL3_SHFT                                                         3
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL2_BMSK                                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL2_SHFT                                                         2
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL1_SHFT                                                         1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL0_SHFT                                                         0
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF13_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x91038)
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91038)
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91038)
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_RMSK                                                               0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_POR                                                           0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_ATTR                                                                       0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL10_BMSK                                                    0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL10_SHFT                                                       10
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL9_BMSK                                                     0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL9_SHFT                                                         9
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL8_BMSK                                                     0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL8_SHFT                                                         8
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL7_BMSK                                                      0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL7_SHFT                                                         7
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL6_BMSK                                                      0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL6_SHFT                                                         6
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL5_BMSK                                                      0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL5_SHFT                                                         5
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL4_BMSK                                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL4_SHFT                                                         4
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL3_BMSK                                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL3_SHFT                                                         3
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL2_BMSK                                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL2_SHFT                                                         2
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL1_SHFT                                                         1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL0_SHFT                                                         0
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF14_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                0x1

#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0x9103c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x9103c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x9103c)
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_RMSK                                                               0x7ff
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_POR                                                           0x00000000
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_ATTR                                                                       0x3
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_IN)
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL10_BMSK                                                    0x400
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL10_SHFT                                                       10
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL10_DISABLE_FVAL                                              0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL10_ENABLE_FVAL                                               0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL9_BMSK                                                     0x200
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL9_SHFT                                                         9
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL9_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL9_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL8_BMSK                                                     0x100
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL8_SHFT                                                         8
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL8_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL8_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL7_BMSK                                                      0x80
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL7_SHFT                                                         7
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL7_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL7_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL6_BMSK                                                      0x40
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL6_SHFT                                                         6
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL6_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL6_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL5_BMSK                                                      0x20
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL5_SHFT                                                         5
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL5_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL5_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL4_BMSK                                                      0x10
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL4_SHFT                                                         4
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL4_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL4_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL3_BMSK                                                       0x8
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL3_SHFT                                                         3
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL3_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL3_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL2_BMSK                                                       0x4
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL2_SHFT                                                         2
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL2_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL2_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL1_SHFT                                                         1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL1_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL1_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL0_SHFT                                                         0
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL0_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPMH_SYS_NOC_PERF15_ENA_VOTE_GCC_GPLL0_ENABLE_FVAL                                                0x1

#define HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0x91100)
#define HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x91100)
#define HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x91100)
#define HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_RMSK                                                                  0x1f
#define HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_POR                                                             0x00000001
#define HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_ATTR                                                                         0x1
#define HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_IN                    \
                in_dword(HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_ADDR)
#define HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_ADDR, m)
#define HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_FSM_STATE_BMSK                                                        0x1f
#define HWIO_GCC_RPMH_SYS_NOC_INTERFACE_FSM_FSM_STATE_SHFT                                                           0

#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0xa41a8)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41a8)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41a8)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_RMSK                                                       0x81f0000e
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_POR                                                        0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_CLK_OFF_SHFT                                                       31
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                        0x1000000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                               24
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                      0x800000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                            23
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_CLK_DIS_BMSK                                                 0x400000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_CLK_DIS_SHFT                                                       22
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                      0x200000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                            21
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                     0x100000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                           20
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_SW_ONLY_EN_BMSK                                                   0x8
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_SW_ONLY_EN_SHFT                                                     3
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_CLK_ARES_SHFT                                                       2
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                            0x0
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_CLK_ARES_RESET_FVAL                                               0x1
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_HW_CTL_BMSK                                                       0x2
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_HW_CTL_SHFT                                                         1
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_HW_CTL_DISABLE_FVAL                                               0x0
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                0x1

#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0xa41ac)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41ac)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41ac)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_RMSK                                                       0x80000013
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_POR                                                        0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_ATTR                                                                    0x3
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_ROOT_OFF_SHFT                                                      31
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 4
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_ROOT_EN_SHFT                                                        1
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                              0x0
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                               0x1
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_UPDATE_SHFT                                                         0
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_UPDATE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CMD_RCGR_UPDATE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0xa41b0)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41b0)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41b0)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_RMSK                                                         0x11071f
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_POR                                                        0x00100000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_ATTR                                                                    0x3
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_HW_CLK_CONTROL_BMSK                                          0x100000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                20
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                       0x0
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                        0x1
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_RCGLITE_DISABLE_BMSK                                          0x10000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_RCGLITE_DISABLE_SHFT                                               16
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                              0x0
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                             0x1
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_SEL_SHFT                                                        8
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_SHFT                                                        0
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_CFG_RCGR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xa41c8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41c8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41c8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_POR                                       0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_POR_RMSK                                  0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_ATTR                                                   0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_SEL_SHFT                                       8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_SEL_SRC0_FVAL                                0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_SEL_SRC1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_SEL_SRC2_FVAL                                0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_SEL_SRC3_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_SEL_SRC4_FVAL                                0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_SEL_SRC5_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_SEL_SRC6_FVAL                                0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_SEL_SRC7_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_SHFT                                       0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_BYPASS_FVAL                              0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV1_5_FVAL                              0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV2_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV2_5_FVAL                              0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV3_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV3_5_FVAL                              0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV4_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV4_5_FVAL                              0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV5_FVAL                                0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV5_5_FVAL                              0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV6_FVAL                                0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV6_5_FVAL                              0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV7_FVAL                                0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV7_5_FVAL                              0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV8_FVAL                                0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV8_5_FVAL                             0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV9_FVAL                               0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV9_5_FVAL                             0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV10_FVAL                              0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV10_5_FVAL                            0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV11_FVAL                              0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV11_5_FVAL                            0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV12_FVAL                              0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV12_5_FVAL                            0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV13_FVAL                              0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV13_5_FVAL                            0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV14_FVAL                              0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV14_5_FVAL                            0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV15_FVAL                              0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV15_5_FVAL                            0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF0_DFSR_SRC_DIV_DIV16_FVAL                              0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xa41cc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41cc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41cc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_POR                                       0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_POR_RMSK                                  0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_ATTR                                                   0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_SEL_SHFT                                       8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_SEL_SRC0_FVAL                                0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_SEL_SRC1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_SEL_SRC2_FVAL                                0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_SEL_SRC3_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_SEL_SRC4_FVAL                                0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_SEL_SRC5_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_SEL_SRC6_FVAL                                0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_SEL_SRC7_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_SHFT                                       0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_BYPASS_FVAL                              0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV1_5_FVAL                              0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV2_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV2_5_FVAL                              0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV3_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV3_5_FVAL                              0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV4_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV4_5_FVAL                              0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV5_FVAL                                0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV5_5_FVAL                              0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV6_FVAL                                0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV6_5_FVAL                              0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV7_FVAL                                0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV7_5_FVAL                              0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV8_FVAL                                0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV8_5_FVAL                             0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV9_FVAL                               0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV9_5_FVAL                             0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV10_FVAL                              0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV10_5_FVAL                            0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV11_FVAL                              0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV11_5_FVAL                            0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV12_FVAL                              0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV12_5_FVAL                            0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV13_FVAL                              0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV13_5_FVAL                            0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV14_FVAL                              0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV14_5_FVAL                            0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV15_FVAL                              0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV15_5_FVAL                            0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF1_DFSR_SRC_DIV_DIV16_FVAL                              0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xa41d0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41d0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41d0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_POR                                       0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_POR_RMSK                                  0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_ATTR                                                   0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_SEL_SHFT                                       8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_SEL_SRC0_FVAL                                0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_SEL_SRC1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_SEL_SRC2_FVAL                                0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_SEL_SRC3_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_SEL_SRC4_FVAL                                0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_SEL_SRC5_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_SEL_SRC6_FVAL                                0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_SEL_SRC7_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_SHFT                                       0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_BYPASS_FVAL                              0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV1_5_FVAL                              0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV2_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV2_5_FVAL                              0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV3_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV3_5_FVAL                              0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV4_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV4_5_FVAL                              0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV5_FVAL                                0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV5_5_FVAL                              0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV6_FVAL                                0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV6_5_FVAL                              0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV7_FVAL                                0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV7_5_FVAL                              0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV8_FVAL                                0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV8_5_FVAL                             0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV9_FVAL                               0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV9_5_FVAL                             0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV10_FVAL                              0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV10_5_FVAL                            0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV11_FVAL                              0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV11_5_FVAL                            0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV12_FVAL                              0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV12_5_FVAL                            0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV13_FVAL                              0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV13_5_FVAL                            0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV14_FVAL                              0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV14_5_FVAL                            0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV15_FVAL                              0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV15_5_FVAL                            0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF2_DFSR_SRC_DIV_DIV16_FVAL                              0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xa41d4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41d4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41d4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_POR                                       0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_POR_RMSK                                  0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_ATTR                                                   0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_SEL_SHFT                                       8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_SEL_SRC0_FVAL                                0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_SEL_SRC1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_SEL_SRC2_FVAL                                0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_SEL_SRC3_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_SEL_SRC4_FVAL                                0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_SEL_SRC5_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_SEL_SRC6_FVAL                                0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_SEL_SRC7_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_SHFT                                       0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_BYPASS_FVAL                              0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV1_5_FVAL                              0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV2_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV2_5_FVAL                              0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV3_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV3_5_FVAL                              0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV4_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV4_5_FVAL                              0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV5_FVAL                                0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV5_5_FVAL                              0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV6_FVAL                                0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV6_5_FVAL                              0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV7_FVAL                                0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV7_5_FVAL                              0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV8_FVAL                                0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV8_5_FVAL                             0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV9_FVAL                               0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV9_5_FVAL                             0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV10_FVAL                              0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV10_5_FVAL                            0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV11_FVAL                              0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV11_5_FVAL                            0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV12_FVAL                              0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV12_5_FVAL                            0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV13_FVAL                              0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV13_5_FVAL                            0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV14_FVAL                              0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV14_5_FVAL                            0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV15_FVAL                              0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV15_5_FVAL                            0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF3_DFSR_SRC_DIV_DIV16_FVAL                              0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xa41d8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41d8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41d8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_POR                                       0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_POR_RMSK                                  0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_ATTR                                                   0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_SEL_SHFT                                       8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_SEL_SRC0_FVAL                                0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_SEL_SRC1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_SEL_SRC2_FVAL                                0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_SEL_SRC3_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_SEL_SRC4_FVAL                                0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_SEL_SRC5_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_SEL_SRC6_FVAL                                0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_SEL_SRC7_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_SHFT                                       0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_BYPASS_FVAL                              0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV1_5_FVAL                              0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV2_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV2_5_FVAL                              0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV3_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV3_5_FVAL                              0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV4_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV4_5_FVAL                              0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV5_FVAL                                0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV5_5_FVAL                              0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV6_FVAL                                0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV6_5_FVAL                              0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV7_FVAL                                0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV7_5_FVAL                              0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV8_FVAL                                0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV8_5_FVAL                             0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV9_FVAL                               0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV9_5_FVAL                             0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV10_FVAL                              0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV10_5_FVAL                            0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV11_FVAL                              0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV11_5_FVAL                            0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV12_FVAL                              0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV12_5_FVAL                            0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV13_FVAL                              0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV13_5_FVAL                            0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV14_FVAL                              0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV14_5_FVAL                            0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV15_FVAL                              0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV15_5_FVAL                            0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF4_DFSR_SRC_DIV_DIV16_FVAL                              0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xa41dc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41dc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41dc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_POR                                       0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_POR_RMSK                                  0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_ATTR                                                   0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_SEL_SHFT                                       8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_SEL_SRC0_FVAL                                0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_SEL_SRC1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_SEL_SRC2_FVAL                                0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_SEL_SRC3_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_SEL_SRC4_FVAL                                0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_SEL_SRC5_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_SEL_SRC6_FVAL                                0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_SEL_SRC7_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_SHFT                                       0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_BYPASS_FVAL                              0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV1_5_FVAL                              0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV2_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV2_5_FVAL                              0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV3_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV3_5_FVAL                              0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV4_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV4_5_FVAL                              0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV5_FVAL                                0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV5_5_FVAL                              0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV6_FVAL                                0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV6_5_FVAL                              0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV7_FVAL                                0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV7_5_FVAL                              0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV8_FVAL                                0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV8_5_FVAL                             0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV9_FVAL                               0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV9_5_FVAL                             0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV10_FVAL                              0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV10_5_FVAL                            0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV11_FVAL                              0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV11_5_FVAL                            0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV12_FVAL                              0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV12_5_FVAL                            0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV13_FVAL                              0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV13_5_FVAL                            0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV14_FVAL                              0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV14_5_FVAL                            0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV15_FVAL                              0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV15_5_FVAL                            0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF5_DFSR_SRC_DIV_DIV16_FVAL                              0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xa41e0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41e0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41e0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_POR                                       0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_POR_RMSK                                  0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_ATTR                                                   0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_SEL_SHFT                                       8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_SEL_SRC0_FVAL                                0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_SEL_SRC1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_SEL_SRC2_FVAL                                0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_SEL_SRC3_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_SEL_SRC4_FVAL                                0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_SEL_SRC5_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_SEL_SRC6_FVAL                                0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_SEL_SRC7_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_SHFT                                       0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_BYPASS_FVAL                              0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV1_5_FVAL                              0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV2_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV2_5_FVAL                              0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV3_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV3_5_FVAL                              0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV4_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV4_5_FVAL                              0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV5_FVAL                                0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV5_5_FVAL                              0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV6_FVAL                                0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV6_5_FVAL                              0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV7_FVAL                                0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV7_5_FVAL                              0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV8_FVAL                                0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV8_5_FVAL                             0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV9_FVAL                               0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV9_5_FVAL                             0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV10_FVAL                              0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV10_5_FVAL                            0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV11_FVAL                              0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV11_5_FVAL                            0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV12_FVAL                              0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV12_5_FVAL                            0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV13_FVAL                              0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV13_5_FVAL                            0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV14_FVAL                              0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV14_5_FVAL                            0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV15_FVAL                              0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV15_5_FVAL                            0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF6_DFSR_SRC_DIV_DIV16_FVAL                              0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xa41e4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41e4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41e4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_POR                                       0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_POR_RMSK                                  0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_ATTR                                                   0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_SEL_SHFT                                       8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_SEL_SRC0_FVAL                                0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_SEL_SRC1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_SEL_SRC2_FVAL                                0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_SEL_SRC3_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_SEL_SRC4_FVAL                                0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_SEL_SRC5_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_SEL_SRC6_FVAL                                0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_SEL_SRC7_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_SHFT                                       0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_BYPASS_FVAL                              0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV1_5_FVAL                              0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV2_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV2_5_FVAL                              0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV3_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV3_5_FVAL                              0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV4_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV4_5_FVAL                              0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV5_FVAL                                0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV5_5_FVAL                              0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV6_FVAL                                0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV6_5_FVAL                              0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV7_FVAL                                0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV7_5_FVAL                              0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV8_FVAL                                0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV8_5_FVAL                             0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV9_FVAL                               0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV9_5_FVAL                             0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV10_FVAL                              0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV10_5_FVAL                            0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV11_FVAL                              0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV11_5_FVAL                            0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV12_FVAL                              0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV12_5_FVAL                            0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV13_FVAL                              0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV13_5_FVAL                            0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV14_FVAL                              0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV14_5_FVAL                            0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV15_FVAL                              0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV15_5_FVAL                            0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF7_DFSR_SRC_DIV_DIV16_FVAL                              0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xa41e8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41e8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41e8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_POR                                       0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_POR_RMSK                                  0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_ATTR                                                   0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_SEL_SHFT                                       8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_SEL_SRC0_FVAL                                0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_SEL_SRC1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_SEL_SRC2_FVAL                                0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_SEL_SRC3_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_SEL_SRC4_FVAL                                0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_SEL_SRC5_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_SEL_SRC6_FVAL                                0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_SEL_SRC7_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_SHFT                                       0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_BYPASS_FVAL                              0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV1_5_FVAL                              0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV2_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV2_5_FVAL                              0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV3_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV3_5_FVAL                              0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV4_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV4_5_FVAL                              0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV5_FVAL                                0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV5_5_FVAL                              0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV6_FVAL                                0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV6_5_FVAL                              0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV7_FVAL                                0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV7_5_FVAL                              0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV8_FVAL                                0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV8_5_FVAL                             0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV9_FVAL                               0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV9_5_FVAL                             0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV10_FVAL                              0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV10_5_FVAL                            0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV11_FVAL                              0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV11_5_FVAL                            0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV12_FVAL                              0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV12_5_FVAL                            0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV13_FVAL                              0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV13_5_FVAL                            0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV14_FVAL                              0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV14_5_FVAL                            0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV15_FVAL                              0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV15_5_FVAL                            0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF8_DFSR_SRC_DIV_DIV16_FVAL                              0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xa41ec)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41ec)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41ec)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_RMSK                                           0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_POR                                       0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_POR_RMSK                                  0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_ATTR                                                   0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_SEL_BMSK                                   0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_SEL_SHFT                                       8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_SEL_SRC0_FVAL                                0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_SEL_SRC1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_SEL_SRC2_FVAL                                0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_SEL_SRC3_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_SEL_SRC4_FVAL                                0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_SEL_SRC5_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_SEL_SRC6_FVAL                                0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_SEL_SRC7_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_BMSK                                    0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_SHFT                                       0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_BYPASS_FVAL                              0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV1_FVAL                                0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV1_5_FVAL                              0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV2_FVAL                                0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV2_5_FVAL                              0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV3_FVAL                                0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV3_5_FVAL                              0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV4_FVAL                                0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV4_5_FVAL                              0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV5_FVAL                                0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV5_5_FVAL                              0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV6_FVAL                                0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV6_5_FVAL                              0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV7_FVAL                                0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV7_5_FVAL                              0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV8_FVAL                                0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV8_5_FVAL                             0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV9_FVAL                               0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV9_5_FVAL                             0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV10_FVAL                              0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV10_5_FVAL                            0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV11_FVAL                              0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV11_5_FVAL                            0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV12_FVAL                              0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV12_5_FVAL                            0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV13_FVAL                              0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV13_5_FVAL                            0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV14_FVAL                              0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV14_5_FVAL                            0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV15_FVAL                              0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV15_5_FVAL                            0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF9_DFSR_SRC_DIV_DIV16_FVAL                              0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xa41f0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_PHYS                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41f0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_OFFS                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41f0)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_POR                                      0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_POR_RMSK                                 0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_ATTR                                                  0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_SEL_SHFT                                      8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_SEL_SRC0_FVAL                               0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_SEL_SRC1_FVAL                               0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_SEL_SRC2_FVAL                               0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_SEL_SRC3_FVAL                               0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_SEL_SRC4_FVAL                               0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_SEL_SRC5_FVAL                               0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_SEL_SRC6_FVAL                               0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_SEL_SRC7_FVAL                               0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_SHFT                                      0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_BYPASS_FVAL                             0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV1_FVAL                               0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV1_5_FVAL                             0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV2_FVAL                               0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV2_5_FVAL                             0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV3_FVAL                               0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV3_5_FVAL                             0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV4_FVAL                               0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV4_5_FVAL                             0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV5_FVAL                               0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV5_5_FVAL                             0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV6_FVAL                               0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV6_5_FVAL                             0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV7_FVAL                               0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV7_5_FVAL                             0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV8_FVAL                               0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV8_5_FVAL                            0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV9_FVAL                              0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV9_5_FVAL                            0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV10_FVAL                             0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV10_5_FVAL                           0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV11_FVAL                             0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV11_5_FVAL                           0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV12_FVAL                             0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV12_5_FVAL                           0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV13_FVAL                             0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV13_5_FVAL                           0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV14_FVAL                             0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV14_5_FVAL                           0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV15_FVAL                             0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV15_5_FVAL                           0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF10_DFSR_SRC_DIV_DIV16_FVAL                             0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xa41f4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_PHYS                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41f4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_OFFS                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41f4)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_POR                                      0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_POR_RMSK                                 0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_ATTR                                                  0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_SEL_SHFT                                      8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_SEL_SRC0_FVAL                               0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_SEL_SRC1_FVAL                               0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_SEL_SRC2_FVAL                               0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_SEL_SRC3_FVAL                               0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_SEL_SRC4_FVAL                               0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_SEL_SRC5_FVAL                               0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_SEL_SRC6_FVAL                               0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_SEL_SRC7_FVAL                               0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_SHFT                                      0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_BYPASS_FVAL                             0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV1_FVAL                               0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV1_5_FVAL                             0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV2_FVAL                               0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV2_5_FVAL                             0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV3_FVAL                               0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV3_5_FVAL                             0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV4_FVAL                               0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV4_5_FVAL                             0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV5_FVAL                               0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV5_5_FVAL                             0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV6_FVAL                               0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV6_5_FVAL                             0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV7_FVAL                               0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV7_5_FVAL                             0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV8_FVAL                               0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV8_5_FVAL                            0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV9_FVAL                              0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV9_5_FVAL                            0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV10_FVAL                             0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV10_5_FVAL                           0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV11_FVAL                             0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV11_5_FVAL                           0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV12_FVAL                             0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV12_5_FVAL                           0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV13_FVAL                             0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV13_5_FVAL                           0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV14_FVAL                             0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV14_5_FVAL                           0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV15_FVAL                             0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV15_5_FVAL                           0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF11_DFSR_SRC_DIV_DIV16_FVAL                             0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xa41f8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_PHYS                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41f8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_OFFS                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41f8)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_POR                                      0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_POR_RMSK                                 0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_ATTR                                                  0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_SEL_SHFT                                      8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_SEL_SRC0_FVAL                               0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_SEL_SRC1_FVAL                               0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_SEL_SRC2_FVAL                               0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_SEL_SRC3_FVAL                               0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_SEL_SRC4_FVAL                               0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_SEL_SRC5_FVAL                               0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_SEL_SRC6_FVAL                               0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_SEL_SRC7_FVAL                               0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_SHFT                                      0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_BYPASS_FVAL                             0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV1_FVAL                               0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV1_5_FVAL                             0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV2_FVAL                               0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV2_5_FVAL                             0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV3_FVAL                               0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV3_5_FVAL                             0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV4_FVAL                               0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV4_5_FVAL                             0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV5_FVAL                               0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV5_5_FVAL                             0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV6_FVAL                               0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV6_5_FVAL                             0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV7_FVAL                               0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV7_5_FVAL                             0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV8_FVAL                               0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV8_5_FVAL                            0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV9_FVAL                              0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV9_5_FVAL                            0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV10_FVAL                             0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV10_5_FVAL                           0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV11_FVAL                             0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV11_5_FVAL                           0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV12_FVAL                             0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV12_5_FVAL                           0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV13_FVAL                             0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV13_5_FVAL                           0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV14_FVAL                             0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV14_5_FVAL                           0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV15_FVAL                             0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV15_5_FVAL                           0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF12_DFSR_SRC_DIV_DIV16_FVAL                             0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xa41fc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_PHYS                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa41fc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_OFFS                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa41fc)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_POR                                      0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_POR_RMSK                                 0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_ATTR                                                  0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_SEL_SHFT                                      8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_SEL_SRC0_FVAL                               0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_SEL_SRC1_FVAL                               0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_SEL_SRC2_FVAL                               0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_SEL_SRC3_FVAL                               0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_SEL_SRC4_FVAL                               0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_SEL_SRC5_FVAL                               0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_SEL_SRC6_FVAL                               0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_SEL_SRC7_FVAL                               0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_SHFT                                      0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_BYPASS_FVAL                             0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV1_FVAL                               0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV1_5_FVAL                             0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV2_FVAL                               0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV2_5_FVAL                             0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV3_FVAL                               0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV3_5_FVAL                             0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV4_FVAL                               0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV4_5_FVAL                             0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV5_FVAL                               0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV5_5_FVAL                             0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV6_FVAL                               0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV6_5_FVAL                             0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV7_FVAL                               0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV7_5_FVAL                             0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV8_FVAL                               0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV8_5_FVAL                            0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV9_FVAL                              0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV9_5_FVAL                            0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV10_FVAL                             0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV10_5_FVAL                           0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV11_FVAL                             0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV11_5_FVAL                           0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV12_FVAL                             0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV12_5_FVAL                           0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV13_FVAL                             0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV13_5_FVAL                           0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV14_FVAL                             0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV14_5_FVAL                           0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV15_FVAL                             0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV15_5_FVAL                           0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF13_DFSR_SRC_DIV_DIV16_FVAL                             0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xa4200)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_PHYS                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa4200)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_OFFS                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa4200)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_POR                                      0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_POR_RMSK                                 0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_ATTR                                                  0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_SEL_SHFT                                      8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_SEL_SRC0_FVAL                               0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_SEL_SRC1_FVAL                               0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_SEL_SRC2_FVAL                               0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_SEL_SRC3_FVAL                               0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_SEL_SRC4_FVAL                               0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_SEL_SRC5_FVAL                               0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_SEL_SRC6_FVAL                               0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_SEL_SRC7_FVAL                               0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_SHFT                                      0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_BYPASS_FVAL                             0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV1_FVAL                               0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV1_5_FVAL                             0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV2_FVAL                               0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV2_5_FVAL                             0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV3_FVAL                               0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV3_5_FVAL                             0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV4_FVAL                               0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV4_5_FVAL                             0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV5_FVAL                               0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV5_5_FVAL                             0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV6_FVAL                               0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV6_5_FVAL                             0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV7_FVAL                               0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV7_5_FVAL                             0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV8_FVAL                               0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV8_5_FVAL                            0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV9_FVAL                              0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV9_5_FVAL                            0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV10_FVAL                             0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV10_5_FVAL                           0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV11_FVAL                             0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV11_5_FVAL                           0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV12_FVAL                             0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV12_5_FVAL                           0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV13_FVAL                             0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV13_5_FVAL                           0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV14_FVAL                             0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV14_5_FVAL                           0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV15_FVAL                             0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV15_5_FVAL                           0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF14_DFSR_SRC_DIV_DIV16_FVAL                             0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_ADDR                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xa4204)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_PHYS                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa4204)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_OFFS                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa4204)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_RMSK                                          0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_POR                                      0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_POR_RMSK                                 0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_ATTR                                                  0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_SEL_BMSK                                  0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_SEL_SHFT                                      8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_SEL_SRC0_FVAL                               0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_SEL_SRC1_FVAL                               0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_SEL_SRC2_FVAL                               0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_SEL_SRC3_FVAL                               0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_SEL_SRC4_FVAL                               0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_SEL_SRC5_FVAL                               0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_SEL_SRC6_FVAL                               0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_SEL_SRC7_FVAL                               0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_BMSK                                   0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_SHFT                                      0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_BYPASS_FVAL                             0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV1_FVAL                               0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV1_5_FVAL                             0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV2_FVAL                               0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV2_5_FVAL                             0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV3_FVAL                               0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV3_5_FVAL                             0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV4_FVAL                               0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV4_5_FVAL                             0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV5_FVAL                               0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV5_5_FVAL                             0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV6_FVAL                               0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV6_5_FVAL                             0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV7_FVAL                               0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV7_5_FVAL                             0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV8_FVAL                               0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV8_5_FVAL                            0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV9_FVAL                              0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV9_5_FVAL                            0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV10_FVAL                             0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV10_5_FVAL                           0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV11_FVAL                             0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV11_5_FVAL                           0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV12_FVAL                             0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV12_5_FVAL                           0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV13_FVAL                             0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV13_5_FVAL                           0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV14_FVAL                             0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV14_5_FVAL                           0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV15_FVAL                             0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV15_5_FVAL                           0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_PCIE0_TUNNEL_PERF15_DFSR_SRC_DIV_DIV16_FVAL                             0x1f

#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0xa42d8)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa42d8)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa42d8)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_RMSK                                                         0x1
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_POR                                                   0x00000000
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_ATTR                                                               0x3
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                              0x1
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                0
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_AGGRE_NOC_PCIE0_TUNNEL_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xa6014)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa6014)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa6014)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_RMSK                                                           0x81f07ffe
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_POR                                                            0x80000220
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_ATTR                                                                        0x3
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_CLK_OFF_SHFT                                                           31
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_IGNORE_ALL_ARES_BMSK                                            0x1000000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_IGNORE_ALL_ARES_SHFT                                                   24
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                          0x800000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                23
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_CLK_DIS_BMSK                                                     0x400000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_CLK_DIS_SHFT                                                           22
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                          0x200000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                21
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                         0x100000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                               20
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 14
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               13
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                 0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              12
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                               0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_SHFT                                                             8
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK0_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK1_FVAL                                                    0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK2_FVAL                                                    0x2
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK3_FVAL                                                    0x3
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK4_FVAL                                                    0x4
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK5_FVAL                                                    0x5
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK6_FVAL                                                    0x6
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK7_FVAL                                                    0x7
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK8_FVAL                                                    0x8
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK9_FVAL                                                    0x9
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK10_FVAL                                                   0xa
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK11_FVAL                                                   0xb
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK12_FVAL                                                   0xc
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK13_FVAL                                                   0xd
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK14_FVAL                                                   0xe
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_WAKEUP_CLOCK15_FVAL                                                   0xf
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_SHFT                                                              4
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK0_FVAL                                                     0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK1_FVAL                                                     0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK2_FVAL                                                     0x2
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK3_FVAL                                                     0x3
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK4_FVAL                                                     0x4
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK5_FVAL                                                     0x5
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK6_FVAL                                                     0x6
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK7_FVAL                                                     0x7
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK8_FVAL                                                     0x8
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK9_FVAL                                                     0x9
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK10_FVAL                                                    0xa
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK11_FVAL                                                    0xb
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK12_FVAL                                                    0xc
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK13_FVAL                                                    0xd
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK14_FVAL                                                    0xe
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SLEEP_CLOCK15_FVAL                                                    0xf
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SW_ONLY_EN_BMSK                                                       0x8
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_SW_ONLY_EN_SHFT                                                         3
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_CLK_ARES_SHFT                                                           2
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_CLK_ARES_NO_RESET_FVAL                                                0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_CLK_ARES_RESET_FVAL                                                   0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_HW_CTL_SHFT                                                             1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_HW_CTL_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_CBCR_HW_CTL_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0xa6018)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xa6018)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xa6018)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_RMSK                                                          0xfffffffe
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_POR                                                           0x00010000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_ATTR                                                                       0x3
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                0xff000000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                        24
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                   0xff0000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                         16
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                      0x8000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                          15
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                               0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                  0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                       0x4000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                           14
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                          0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                       0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                      0x2000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                          13
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                             0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                  0x1000
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                      12
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                            0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                               0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_MEM_CORE_ON_ACK_BMSK                                               0x800
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_MEM_CORE_ON_ACK_SHFT                                                  11
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_MEM_PERIPH_ON_ACK_BMSK                                             0x400
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                10
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                      0x300
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                          8
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                               0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                               0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                               0x2
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                               0x3
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_MEM_CPH_ENABLE_BMSK                                                 0x80
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_MEM_CPH_ENABLE_SHFT                                                    7
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                           0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_FORCE_CLK_ON_BMSK                                                   0x40
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_FORCE_CLK_ON_SHFT                                                      6
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                           0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                       0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_RST_SEL_SLP_STG_BMSK                                             0x20
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                5
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                     0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_RST_SLP_STG_BMSK                                                 0x10
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_RST_SLP_STG_SHFT                                                    4
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                        0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                           0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                0x8
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                  3
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                     0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                        0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                           0x4
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                             2
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL        0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_CLK_EN_SLP_STG_BMSK                                               0x2
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                 1
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                         0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_TBU_TCU_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                          0x1

#define HWIO_GCC_USB30_MP_BCR_ADDR                                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0xab000)
#define HWIO_GCC_USB30_MP_BCR_PHYS                                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab000)
#define HWIO_GCC_USB30_MP_BCR_OFFS                                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab000)
#define HWIO_GCC_USB30_MP_BCR_RMSK                                                                                 0x1
#define HWIO_GCC_USB30_MP_BCR_POR                                                                           0x00000000
#define HWIO_GCC_USB30_MP_BCR_POR_RMSK                                                                      0xffffffff
#define HWIO_GCC_USB30_MP_BCR_ATTR                                                                                       0x3
#define HWIO_GCC_USB30_MP_BCR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_BCR_ADDR)
#define HWIO_GCC_USB30_MP_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_BCR_ADDR, m)
#define HWIO_GCC_USB30_MP_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_BCR_ADDR,v)
#define HWIO_GCC_USB30_MP_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_BCR_ADDR,m,v,HWIO_GCC_USB30_MP_BCR_IN)
#define HWIO_GCC_USB30_MP_BCR_BLK_ARES_BMSK                                                                        0x1
#define HWIO_GCC_USB30_MP_BCR_BLK_ARES_SHFT                                                                          0
#define HWIO_GCC_USB30_MP_BCR_BLK_ARES_DISABLE_FVAL                                                                0x0
#define HWIO_GCC_USB30_MP_BCR_BLK_ARES_ENABLE_FVAL                                                                 0x1

#define HWIO_GCC_USB30_MP_GDSCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0xab004)
#define HWIO_GCC_USB30_MP_GDSCR_PHYS                                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab004)
#define HWIO_GCC_USB30_MP_GDSCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab004)
#define HWIO_GCC_USB30_MP_GDSCR_RMSK                                                                        0xf8ffffff
#define HWIO_GCC_USB30_MP_GDSCR_POR                                                                         0x0022f001
#define HWIO_GCC_USB30_MP_GDSCR_POR_RMSK                                                                    0xffffffff
#define HWIO_GCC_USB30_MP_GDSCR_ATTR                                                                                     0x3
#define HWIO_GCC_USB30_MP_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_GDSCR_ADDR)
#define HWIO_GCC_USB30_MP_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_MP_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_MP_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_GDSCR_ADDR,m,v,HWIO_GCC_USB30_MP_GDSCR_IN)
#define HWIO_GCC_USB30_MP_GDSCR_PWR_ON_BMSK                                                                 0x80000000
#define HWIO_GCC_USB30_MP_GDSCR_PWR_ON_SHFT                                                                         31
#define HWIO_GCC_USB30_MP_GDSCR_GDSC_STATE_BMSK                                                             0x78000000
#define HWIO_GCC_USB30_MP_GDSCR_GDSC_STATE_SHFT                                                                     27
#define HWIO_GCC_USB30_MP_GDSCR_EN_REST_WAIT_BMSK                                                             0xf00000
#define HWIO_GCC_USB30_MP_GDSCR_EN_REST_WAIT_SHFT                                                                   20
#define HWIO_GCC_USB30_MP_GDSCR_EN_FEW_WAIT_BMSK                                                               0xf0000
#define HWIO_GCC_USB30_MP_GDSCR_EN_FEW_WAIT_SHFT                                                                    16
#define HWIO_GCC_USB30_MP_GDSCR_CLK_DIS_WAIT_BMSK                                                               0xf000
#define HWIO_GCC_USB30_MP_GDSCR_CLK_DIS_WAIT_SHFT                                                                   12
#define HWIO_GCC_USB30_MP_GDSCR_RETAIN_FF_ENABLE_BMSK                                                            0x800
#define HWIO_GCC_USB30_MP_GDSCR_RETAIN_FF_ENABLE_SHFT                                                               11
#define HWIO_GCC_USB30_MP_GDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB30_MP_GDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_USB30_MP_GDSCR_RESTORE_BMSK                                                                     0x400
#define HWIO_GCC_USB30_MP_GDSCR_RESTORE_SHFT                                                                        10
#define HWIO_GCC_USB30_MP_GDSCR_RESTORE_DISABLE_FVAL                                                               0x0
#define HWIO_GCC_USB30_MP_GDSCR_RESTORE_ENABLE_FVAL                                                                0x1
#define HWIO_GCC_USB30_MP_GDSCR_SAVE_BMSK                                                                        0x200
#define HWIO_GCC_USB30_MP_GDSCR_SAVE_SHFT                                                                            9
#define HWIO_GCC_USB30_MP_GDSCR_SAVE_DISABLE_FVAL                                                                  0x0
#define HWIO_GCC_USB30_MP_GDSCR_SAVE_ENABLE_FVAL                                                                   0x1
#define HWIO_GCC_USB30_MP_GDSCR_RETAIN_BMSK                                                                      0x100
#define HWIO_GCC_USB30_MP_GDSCR_RETAIN_SHFT                                                                          8
#define HWIO_GCC_USB30_MP_GDSCR_RETAIN_DISABLE_FVAL                                                                0x0
#define HWIO_GCC_USB30_MP_GDSCR_RETAIN_ENABLE_FVAL                                                                 0x1
#define HWIO_GCC_USB30_MP_GDSCR_EN_REST_BMSK                                                                      0x80
#define HWIO_GCC_USB30_MP_GDSCR_EN_REST_SHFT                                                                         7
#define HWIO_GCC_USB30_MP_GDSCR_EN_REST_DISABLE_FVAL                                                               0x0
#define HWIO_GCC_USB30_MP_GDSCR_EN_REST_ENABLE_FVAL                                                                0x1
#define HWIO_GCC_USB30_MP_GDSCR_EN_FEW_BMSK                                                                       0x40
#define HWIO_GCC_USB30_MP_GDSCR_EN_FEW_SHFT                                                                          6
#define HWIO_GCC_USB30_MP_GDSCR_EN_FEW_DISABLE_FVAL                                                                0x0
#define HWIO_GCC_USB30_MP_GDSCR_EN_FEW_ENABLE_FVAL                                                                 0x1
#define HWIO_GCC_USB30_MP_GDSCR_CLAMP_IO_BMSK                                                                     0x20
#define HWIO_GCC_USB30_MP_GDSCR_CLAMP_IO_SHFT                                                                        5
#define HWIO_GCC_USB30_MP_GDSCR_CLAMP_IO_DISABLE_FVAL                                                              0x0
#define HWIO_GCC_USB30_MP_GDSCR_CLAMP_IO_ENABLE_FVAL                                                               0x1
#define HWIO_GCC_USB30_MP_GDSCR_CLK_DISABLE_BMSK                                                                  0x10
#define HWIO_GCC_USB30_MP_GDSCR_CLK_DISABLE_SHFT                                                                     4
#define HWIO_GCC_USB30_MP_GDSCR_CLK_DISABLE_CLK_NOT_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB30_MP_GDSCR_CLK_DISABLE_CLK_IS_DISABLE_FVAL                                                    0x1
#define HWIO_GCC_USB30_MP_GDSCR_PD_ARES_BMSK                                                                       0x8
#define HWIO_GCC_USB30_MP_GDSCR_PD_ARES_SHFT                                                                         3
#define HWIO_GCC_USB30_MP_GDSCR_PD_ARES_NO_RESET_FVAL                                                              0x0
#define HWIO_GCC_USB30_MP_GDSCR_PD_ARES_RESET_FVAL                                                                 0x1
#define HWIO_GCC_USB30_MP_GDSCR_SW_OVERRIDE_BMSK                                                                   0x4
#define HWIO_GCC_USB30_MP_GDSCR_SW_OVERRIDE_SHFT                                                                     2
#define HWIO_GCC_USB30_MP_GDSCR_SW_OVERRIDE_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB30_MP_GDSCR_SW_OVERRIDE_ENABLE_FVAL                                                            0x1
#define HWIO_GCC_USB30_MP_GDSCR_HW_CONTROL_BMSK                                                                    0x2
#define HWIO_GCC_USB30_MP_GDSCR_HW_CONTROL_SHFT                                                                      1
#define HWIO_GCC_USB30_MP_GDSCR_HW_CONTROL_DISABLE_FVAL                                                            0x0
#define HWIO_GCC_USB30_MP_GDSCR_HW_CONTROL_ENABLE_FVAL                                                             0x1
#define HWIO_GCC_USB30_MP_GDSCR_SW_COLLAPSE_BMSK                                                                   0x1
#define HWIO_GCC_USB30_MP_GDSCR_SW_COLLAPSE_SHFT                                                                     0
#define HWIO_GCC_USB30_MP_GDSCR_SW_COLLAPSE_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB30_MP_GDSCR_SW_COLLAPSE_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_USB30_MP_CFG_GDSCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0xab008)
#define HWIO_GCC_USB30_MP_CFG_GDSCR_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab008)
#define HWIO_GCC_USB30_MP_CFG_GDSCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab008)
#define HWIO_GCC_USB30_MP_CFG_GDSCR_RMSK                                                                    0xffffffff
#define HWIO_GCC_USB30_MP_CFG_GDSCR_POR                                                                     0x00088000
#define HWIO_GCC_USB30_MP_CFG_GDSCR_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_USB30_MP_CFG_GDSCR_ATTR                                                                                 0x3
#define HWIO_GCC_USB30_MP_CFG_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_CFG_GDSCR_ADDR)
#define HWIO_GCC_USB30_MP_CFG_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_MP_CFG_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_MP_CFG_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_CFG_GDSCR_ADDR,m,v,HWIO_GCC_USB30_MP_CFG_GDSCR_IN)
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                                 0xf0000000
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                                         28
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                                 0xc000000
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                                        26
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                                  0x2000000
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                                         25
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                                   0x1000000
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                                          24
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                            0xf00000
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                                  20
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                               0x80000
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                                    19
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                                   0x40000
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                                        18
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                                   0x20000
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                                        17
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                                0x10000
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                                     16
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                               0x8000
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                                   15
#define HWIO_GCC_USB30_MP_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                              0x7800
#define HWIO_GCC_USB30_MP_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                                  11
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                                      0x400
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                                         10
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                               0x200
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                                   9
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                               0x100
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                                   8
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                                   0x80
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                                      7
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                          0x60
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                             5
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                                    0x10
#define HWIO_GCC_USB30_MP_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                                       4
#define HWIO_GCC_USB30_MP_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                              0x8
#define HWIO_GCC_USB30_MP_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                                3
#define HWIO_GCC_USB30_MP_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                            0x4
#define HWIO_GCC_USB30_MP_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                              2
#define HWIO_GCC_USB30_MP_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                                0x2
#define HWIO_GCC_USB30_MP_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                                  1
#define HWIO_GCC_USB30_MP_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                             0x1
#define HWIO_GCC_USB30_MP_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                               0

#define HWIO_GCC_USB30_MP_CFG2_GDSCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xab00c)
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab00c)
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab00c)
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_RMSK                                                                      0x7ffff
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_POR                                                                    0x0002022a
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_ATTR                                                                                0x3
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_CFG2_GDSCR_ADDR)
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_CFG2_GDSCR_ADDR, m)
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_CFG2_GDSCR_ADDR,v)
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_CFG2_GDSCR_ADDR,m,v,HWIO_GCC_USB30_MP_CFG2_GDSCR_IN)
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_GDSC_MEM_PWRUP_ACK_OVERRIDE_BMSK                                          0x40000
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_GDSC_MEM_PWRUP_ACK_OVERRIDE_SHFT                                               18
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_GDSC_PWRDWN_ENABLE_ACK_OVERRIDE_BMSK                                      0x20000
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_GDSC_PWRDWN_ENABLE_ACK_OVERRIDE_SHFT                                           17
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_GDSC_CLAMP_MEM_SW_BMSK                                                    0x10000
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_GDSC_CLAMP_MEM_SW_SHFT                                                         16
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_DLY_MEM_PWR_UP_BMSK                                                        0xf000
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_DLY_MEM_PWR_UP_SHFT                                                            12
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_DLY_DEASSERT_CLAMP_MEM_BMSK                                                 0xf00
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_DLY_DEASSERT_CLAMP_MEM_SHFT                                                     8
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_DLY_ASSERT_CLAMP_MEM_BMSK                                                    0xf0
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_DLY_ASSERT_CLAMP_MEM_SHFT                                                       4
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_MEM_PWR_DWN_TIMEOUT_BMSK                                                      0xf
#define HWIO_GCC_USB30_MP_CFG2_GDSCR_MEM_PWR_DWN_TIMEOUT_SHFT                                                        0

#define HWIO_GCC_USB30_MP_MASTER_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0xab010)
#define HWIO_GCC_USB30_MP_MASTER_CBCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab010)
#define HWIO_GCC_USB30_MP_MASTER_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab010)
#define HWIO_GCC_USB30_MP_MASTER_CBCR_RMSK                                                                  0x81e07ffd
#define HWIO_GCC_USB30_MP_MASTER_CBCR_POR                                                                   0x80000220
#define HWIO_GCC_USB30_MP_MASTER_CBCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB30_MP_MASTER_CBCR_ATTR                                                                               0x3
#define HWIO_GCC_USB30_MP_MASTER_CBCR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_MASTER_CBCR_ADDR)
#define HWIO_GCC_USB30_MP_MASTER_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MP_MASTER_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MP_MASTER_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB30_MP_MASTER_CBCR_IN)
#define HWIO_GCC_USB30_MP_MASTER_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_USB30_MP_MASTER_CBCR_CLK_OFF_SHFT                                                                  31
#define HWIO_GCC_USB30_MP_MASTER_CBCR_IGNORE_ALL_ARES_BMSK                                                   0x1000000
#define HWIO_GCC_USB30_MP_MASTER_CBCR_IGNORE_ALL_ARES_SHFT                                                          24
#define HWIO_GCC_USB30_MP_MASTER_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                 0x800000
#define HWIO_GCC_USB30_MP_MASTER_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                       23
#define HWIO_GCC_USB30_MP_MASTER_CBCR_CLK_DIS_BMSK                                                            0x400000
#define HWIO_GCC_USB30_MP_MASTER_CBCR_CLK_DIS_SHFT                                                                  22
#define HWIO_GCC_USB30_MP_MASTER_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                 0x200000
#define HWIO_GCC_USB30_MP_MASTER_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                       21
#define HWIO_GCC_USB30_MP_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                                    0x4000
#define HWIO_GCC_USB30_MP_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                        14
#define HWIO_GCC_USB30_MP_MASTER_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_USB30_MP_MASTER_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                          0x1
#define HWIO_GCC_USB30_MP_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                  0x2000
#define HWIO_GCC_USB30_MP_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                      13
#define HWIO_GCC_USB30_MP_MASTER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_USB30_MP_MASTER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                        0x1
#define HWIO_GCC_USB30_MP_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                 0x1000
#define HWIO_GCC_USB30_MP_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                     12
#define HWIO_GCC_USB30_MP_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_USB30_MP_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                       0x1
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_BMSK                                                                0xf00
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_SHFT                                                                    8
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK0_FVAL                                                           0x0
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK1_FVAL                                                           0x1
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK2_FVAL                                                           0x2
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK3_FVAL                                                           0x3
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK4_FVAL                                                           0x4
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK5_FVAL                                                           0x5
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK6_FVAL                                                           0x6
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK7_FVAL                                                           0x7
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK8_FVAL                                                           0x8
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK9_FVAL                                                           0x9
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK10_FVAL                                                          0xa
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK11_FVAL                                                          0xb
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK12_FVAL                                                          0xc
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK13_FVAL                                                          0xd
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK14_FVAL                                                          0xe
#define HWIO_GCC_USB30_MP_MASTER_CBCR_WAKEUP_CLOCK15_FVAL                                                          0xf
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_BMSK                                                                  0xf0
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_SHFT                                                                     4
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK0_FVAL                                                            0x0
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK1_FVAL                                                            0x1
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK2_FVAL                                                            0x2
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK3_FVAL                                                            0x3
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK4_FVAL                                                            0x4
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK5_FVAL                                                            0x5
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK6_FVAL                                                            0x6
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK7_FVAL                                                            0x7
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK8_FVAL                                                            0x8
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK9_FVAL                                                            0x9
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK10_FVAL                                                           0xa
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK11_FVAL                                                           0xb
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK12_FVAL                                                           0xc
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK13_FVAL                                                           0xd
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK14_FVAL                                                           0xe
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SLEEP_CLOCK15_FVAL                                                           0xf
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SW_ONLY_EN_BMSK                                                              0x8
#define HWIO_GCC_USB30_MP_MASTER_CBCR_SW_ONLY_EN_SHFT                                                                3
#define HWIO_GCC_USB30_MP_MASTER_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_USB30_MP_MASTER_CBCR_CLK_ARES_SHFT                                                                  2
#define HWIO_GCC_USB30_MP_MASTER_CBCR_CLK_ARES_NO_RESET_FVAL                                                       0x0
#define HWIO_GCC_USB30_MP_MASTER_CBCR_CLK_ARES_RESET_FVAL                                                          0x1
#define HWIO_GCC_USB30_MP_MASTER_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_USB30_MP_MASTER_CBCR_CLK_ENABLE_SHFT                                                                0
#define HWIO_GCC_USB30_MP_MASTER_CBCR_CLK_ENABLE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB30_MP_MASTER_CBCR_CLK_ENABLE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_USB30_MP_MASTER_SREGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0xab014)
#define HWIO_GCC_USB30_MP_MASTER_SREGR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab014)
#define HWIO_GCC_USB30_MP_MASTER_SREGR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab014)
#define HWIO_GCC_USB30_MP_MASTER_SREGR_RMSK                                                                 0xfffffffe
#define HWIO_GCC_USB30_MP_MASTER_SREGR_POR                                                                  0x00010000
#define HWIO_GCC_USB30_MP_MASTER_SREGR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_USB30_MP_MASTER_SREGR_ATTR                                                                              0x3
#define HWIO_GCC_USB30_MP_MASTER_SREGR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_MASTER_SREGR_ADDR)
#define HWIO_GCC_USB30_MP_MASTER_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_MASTER_SREGR_ADDR, m)
#define HWIO_GCC_USB30_MP_MASTER_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_MASTER_SREGR_ADDR,v)
#define HWIO_GCC_USB30_MP_MASTER_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_MASTER_SREGR_ADDR,m,v,HWIO_GCC_USB30_MP_MASTER_SREGR_IN)
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                       0xff000000
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                               24
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                          0xff0000
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                16
#define HWIO_GCC_USB30_MP_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                             0x8000
#define HWIO_GCC_USB30_MP_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                 15
#define HWIO_GCC_USB30_MP_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                      0x0
#define HWIO_GCC_USB30_MP_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                         0x1
#define HWIO_GCC_USB30_MP_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                              0x4000
#define HWIO_GCC_USB30_MP_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                  14
#define HWIO_GCC_USB30_MP_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                 0x0
#define HWIO_GCC_USB30_MP_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                              0x1
#define HWIO_GCC_USB30_MP_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                             0x2000
#define HWIO_GCC_USB30_MP_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                 13
#define HWIO_GCC_USB30_MP_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                    0x0
#define HWIO_GCC_USB30_MP_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                       0x1
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                         0x1000
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                             12
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                   0x0
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                      0x1
#define HWIO_GCC_USB30_MP_MASTER_SREGR_MEM_CORE_ON_ACK_BMSK                                                      0x800
#define HWIO_GCC_USB30_MP_MASTER_SREGR_MEM_CORE_ON_ACK_SHFT                                                         11
#define HWIO_GCC_USB30_MP_MASTER_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                    0x400
#define HWIO_GCC_USB30_MP_MASTER_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                       10
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                             0x300
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                 8
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                      0x0
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                      0x1
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                      0x2
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                      0x3
#define HWIO_GCC_USB30_MP_MASTER_SREGR_MEM_CPH_ENABLE_BMSK                                                        0x80
#define HWIO_GCC_USB30_MP_MASTER_SREGR_MEM_CPH_ENABLE_SHFT                                                           7
#define HWIO_GCC_USB30_MP_MASTER_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB30_MP_MASTER_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                  0x1
#define HWIO_GCC_USB30_MP_MASTER_SREGR_FORCE_CLK_ON_BMSK                                                          0x40
#define HWIO_GCC_USB30_MP_MASTER_SREGR_FORCE_CLK_ON_SHFT                                                             6
#define HWIO_GCC_USB30_MP_MASTER_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                  0x0
#define HWIO_GCC_USB30_MP_MASTER_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                              0x1
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                    0x20
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                       5
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                            0x0
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                       0x1
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_RST_SLP_STG_BMSK                                                        0x10
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_RST_SLP_STG_SHFT                                                           4
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                               0x0
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                  0x1
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                       0x8
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                         3
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                            0x0
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                               0x1
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                  0x4
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                    2
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL              0x0
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                      0x2
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                        1
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                0x0
#define HWIO_GCC_USB30_MP_MASTER_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                 0x1

#define HWIO_GCC_USB30_MP_SLEEP_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xab018)
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab018)
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab018)
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_RMSK                                                                   0x81e0000d
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_POR                                                                    0x80000000
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_ATTR                                                                                0x3
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_SLEEP_CBCR_ADDR)
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB30_MP_SLEEP_CBCR_IN)
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_CLK_OFF_SHFT                                                                   31
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_IGNORE_ALL_ARES_BMSK                                                    0x1000000
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_IGNORE_ALL_ARES_SHFT                                                           24
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                  0x800000
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                        23
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_CLK_DIS_BMSK                                                             0x400000
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_CLK_DIS_SHFT                                                                   22
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                  0x200000
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                        21
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_SW_ONLY_EN_BMSK                                                               0x8
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_SW_ONLY_EN_SHFT                                                                 3
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_CLK_ARES_SHFT                                                                   2
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_CLK_ARES_NO_RESET_FVAL                                                        0x0
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_CLK_ARES_RESET_FVAL                                                           0x1
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_CLK_ENABLE_SHFT                                                                 0
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_CLK_ENABLE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_USB30_MP_SLEEP_CBCR_CLK_ENABLE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xab01c)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab01c)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab01c)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_RMSK                                                               0x81e0000d
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_POR                                                                0x80000000
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_ATTR                                                                            0x3
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_ADDR)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_IN)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                                               31
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_IGNORE_ALL_ARES_BMSK                                                0x1000000
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_IGNORE_ALL_ARES_SHFT                                                       24
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                              0x800000
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                    23
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_CLK_DIS_BMSK                                                         0x400000
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_CLK_DIS_SHFT                                                               22
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                              0x200000
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                    21
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_SW_ONLY_EN_BMSK                                                           0x8
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_SW_ONLY_EN_SHFT                                                             3
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_CLK_ARES_SHFT                                                               2
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_CLK_ARES_NO_RESET_FVAL                                                    0x0
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_CLK_ARES_RESET_FVAL                                                       0x1
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                                             0
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0xab020)
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab020)
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab020)
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_RMSK                                                              0x800000f3
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_POR                                                               0x80000000
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_ATTR                                                                           0x3
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_ADDR)
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                             31
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                            0x80
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                               7
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                            0x40
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                               6
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                            0x20
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                               5
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        4
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                               1
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_UPDATE_SHFT                                                                0
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_UPDATE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB30_MP_MASTER_CMD_RCGR_UPDATE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0xab024)
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab024)
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab024)
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_RMSK                                                                0x10371f
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_POR                                                               0x00100000
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_ATTR                                                                           0x3
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_ADDR)
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                 0x100000
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                       20
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                              0x0
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                               0x1
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_MODE_BMSK                                                             0x3000
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_MODE_SHFT                                                                 12
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_MODE_BYPASS_FVAL                                                         0x0
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_MODE_SWALLOW_FVAL                                                        0x1
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                                      0x2
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                                    0x3
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                               8
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                        0x0
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                        0x1
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                        0x2
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                        0x3
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                        0x4
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                        0x5
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                        0x6
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                        0x7
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                               0
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                      0x0
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                        0x1
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                      0x2
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                        0x3
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                      0x4
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                        0x5
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                      0x6
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                        0x7
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                      0x8
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                        0x9
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                      0xa
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                        0xb
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                      0xc
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                        0xd
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                      0xe
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                        0xf
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                     0x10
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                       0x11
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                     0x12
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                      0x13
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                    0x14
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                      0x15
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                    0x16
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                      0x17
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                    0x18
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                      0x19
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                    0x1a
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                      0x1b
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                    0x1c
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                      0x1d
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                    0x1e
#define HWIO_GCC_USB30_MP_MASTER_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                      0x1f

#define HWIO_GCC_USB30_MP_MASTER_M_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xab028)
#define HWIO_GCC_USB30_MP_MASTER_M_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab028)
#define HWIO_GCC_USB30_MP_MASTER_M_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab028)
#define HWIO_GCC_USB30_MP_MASTER_M_RMSK                                                                           0xff
#define HWIO_GCC_USB30_MP_MASTER_M_POR                                                                      0x00000000
#define HWIO_GCC_USB30_MP_MASTER_M_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB30_MP_MASTER_M_ATTR                                                                                  0x3
#define HWIO_GCC_USB30_MP_MASTER_M_IN                    \
                in_dword(HWIO_GCC_USB30_MP_MASTER_M_ADDR)
#define HWIO_GCC_USB30_MP_MASTER_M_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_MASTER_M_ADDR, m)
#define HWIO_GCC_USB30_MP_MASTER_M_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_MASTER_M_ADDR,v)
#define HWIO_GCC_USB30_MP_MASTER_M_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_MASTER_M_ADDR,m,v,HWIO_GCC_USB30_MP_MASTER_M_IN)
#define HWIO_GCC_USB30_MP_MASTER_M_M_BMSK                                                                         0xff
#define HWIO_GCC_USB30_MP_MASTER_M_M_SHFT                                                                            0

#define HWIO_GCC_USB30_MP_MASTER_N_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xab02c)
#define HWIO_GCC_USB30_MP_MASTER_N_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab02c)
#define HWIO_GCC_USB30_MP_MASTER_N_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab02c)
#define HWIO_GCC_USB30_MP_MASTER_N_RMSK                                                                           0xff
#define HWIO_GCC_USB30_MP_MASTER_N_POR                                                                      0x00000000
#define HWIO_GCC_USB30_MP_MASTER_N_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB30_MP_MASTER_N_ATTR                                                                                  0x3
#define HWIO_GCC_USB30_MP_MASTER_N_IN                    \
                in_dword(HWIO_GCC_USB30_MP_MASTER_N_ADDR)
#define HWIO_GCC_USB30_MP_MASTER_N_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_MASTER_N_ADDR, m)
#define HWIO_GCC_USB30_MP_MASTER_N_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_MASTER_N_ADDR,v)
#define HWIO_GCC_USB30_MP_MASTER_N_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_MASTER_N_ADDR,m,v,HWIO_GCC_USB30_MP_MASTER_N_IN)
#define HWIO_GCC_USB30_MP_MASTER_N_NOT_N_MINUS_M_BMSK                                                             0xff
#define HWIO_GCC_USB30_MP_MASTER_N_NOT_N_MINUS_M_SHFT                                                                0

#define HWIO_GCC_USB30_MP_MASTER_D_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xab030)
#define HWIO_GCC_USB30_MP_MASTER_D_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab030)
#define HWIO_GCC_USB30_MP_MASTER_D_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab030)
#define HWIO_GCC_USB30_MP_MASTER_D_RMSK                                                                           0xff
#define HWIO_GCC_USB30_MP_MASTER_D_POR                                                                      0x00000000
#define HWIO_GCC_USB30_MP_MASTER_D_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB30_MP_MASTER_D_ATTR                                                                                  0x3
#define HWIO_GCC_USB30_MP_MASTER_D_IN                    \
                in_dword(HWIO_GCC_USB30_MP_MASTER_D_ADDR)
#define HWIO_GCC_USB30_MP_MASTER_D_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_MASTER_D_ADDR, m)
#define HWIO_GCC_USB30_MP_MASTER_D_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_MASTER_D_ADDR,v)
#define HWIO_GCC_USB30_MP_MASTER_D_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_MASTER_D_ADDR,m,v,HWIO_GCC_USB30_MP_MASTER_D_IN)
#define HWIO_GCC_USB30_MP_MASTER_D_NOT_2D_BMSK                                                                    0xff
#define HWIO_GCC_USB30_MP_MASTER_D_NOT_2D_SHFT                                                                       0

#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xab038)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab038)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab038)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_POR                                                            0x80000000
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_ATTR                                                                        0x3
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_ADDR)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_ROOT_OFF_SHFT                                                          31
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     4
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_ROOT_EN_SHFT                                                            1
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_UPDATE_SHFT                                                             0
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_UPDATE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CMD_RCGR_UPDATE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xab03c)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab03c)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab03c)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_RMSK                                                             0x11071f
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_POR                                                            0x00100000
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_ATTR                                                                        0x3
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_ADDR)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_BMSK                                              0x100000
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                    20
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                           0x0
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                            0x1
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_BMSK                                              0x10000
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                   16
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                  0x0
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                 0x1
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_SEL_SHFT                                                            8
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                     0x0
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                     0x1
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                     0x2
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                     0x3
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                     0x4
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                     0x5
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                     0x6
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                     0x7
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_SHFT                                                            0
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                   0x0
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                     0x1
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                   0x2
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                     0x3
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                   0x4
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                     0x5
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                   0x6
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                     0x7
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                   0x8
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                     0x9
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                   0xa
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                     0xb
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                   0xc
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                     0xd
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                   0xe
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                     0xf
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                  0x10
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                    0x11
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                  0x12
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                   0x13
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                 0x14
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                   0x15
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                 0x16
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                   0x17
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                 0x18
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                   0x19
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                 0x1a
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                   0x1b
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                 0x1c
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                   0x1d
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                 0x1e
#define HWIO_GCC_USB30_MP_MOCK_UTMI_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                   0x1f

#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xab050)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab050)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab050)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_RMSK                                                             0xf
#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_POR                                                       0x00000000
#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_ATTR                                                                   0x3
#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_IN                    \
                in_dword(HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_ADDR)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_ADDR, m)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_OUT(v)            \
                out_dword(HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_ADDR,v)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_ADDR,m,v,HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_IN)
#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_CLK_DIV_BMSK                                                     0xf
#define HWIO_GCC_USB30_MP_MOCK_UTMI_POSTDIV_CDIVR_CLK_DIV_SHFT                                                       0

#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0xab054)
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab054)
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab054)
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_RMSK                                                                  0x81e0000d
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_POR                                                                   0x80000000
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_ATTR                                                                               0x3
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_IN                    \
                in_dword(HWIO_GCC_USB3_MP_PHY_AUX_CBCR_ADDR)
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_MP_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_MP_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_MP_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_MP_PHY_AUX_CBCR_IN)
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_CLK_OFF_SHFT                                                                  31
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_IGNORE_ALL_ARES_BMSK                                                   0x1000000
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_IGNORE_ALL_ARES_SHFT                                                          24
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                 0x800000
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                       23
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_CLK_DIS_BMSK                                                            0x400000
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_CLK_DIS_SHFT                                                                  22
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                 0x200000
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                       21
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_SW_ONLY_EN_BMSK                                                              0x8
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_SW_ONLY_EN_SHFT                                                                3
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_CLK_ARES_SHFT                                                                  2
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_CLK_ARES_NO_RESET_FVAL                                                       0x0
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_CLK_ARES_RESET_FVAL                                                          0x1
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                                0
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_CLK_ENABLE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB3_MP_PHY_AUX_CBCR_CLK_ENABLE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0xab058)
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab058)
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab058)
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_RMSK                                                              0x81e0000d
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_POR                                                               0x80000000
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_ATTR                                                                           0x3
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_IN                    \
                in_dword(HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_ADDR)
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_IN)
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_CLK_OFF_SHFT                                                              31
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_IGNORE_ALL_ARES_BMSK                                               0x1000000
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_IGNORE_ALL_ARES_SHFT                                                      24
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                             0x800000
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                   23
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_CLK_DIS_BMSK                                                        0x400000
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_CLK_DIS_SHFT                                                              22
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                             0x200000
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                   21
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_SW_ONLY_EN_BMSK                                                          0x8
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_SW_ONLY_EN_SHFT                                                            3
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_CLK_ARES_SHFT                                                              2
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_CLK_ARES_NO_RESET_FVAL                                                   0x0
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_CLK_ARES_RESET_FVAL                                                      0x1
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_CLK_ENABLE_SHFT                                                            0
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_USB3_MP_PHY_COM_AUX_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xab05c)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab05c)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab05c)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_RMSK                                                               0x81e0000d
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_POR                                                                0x80000000
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_ATTR                                                                            0x3
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_IN                    \
                in_dword(HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_ADDR)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_ADDR, m)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_ADDR,v)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_ADDR,m,v,HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_IN)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_CLK_OFF_SHFT                                                               31
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_IGNORE_ALL_ARES_BMSK                                                0x1000000
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_IGNORE_ALL_ARES_SHFT                                                       24
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                              0x800000
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                    23
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_CLK_DIS_BMSK                                                         0x400000
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_CLK_DIS_SHFT                                                               22
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                              0x200000
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                    21
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_SW_ONLY_EN_BMSK                                                           0x8
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_SW_ONLY_EN_SHFT                                                             3
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_CLK_ARES_SHFT                                                               2
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_CLK_ARES_NO_RESET_FVAL                                                    0x0
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_CLK_ARES_RESET_FVAL                                                       0x1
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_CLK_ENABLE_SHFT                                                             0
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_CLK_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_CBCR_CLK_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xab060)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab060)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab060)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_RMSK                                                                      0x3
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_POR                                                                0x00000000
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_ATTR                                                                            0x3
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_IN                    \
                in_dword(HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_ADDR)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_ADDR, m)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_ADDR,v)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_ADDR,m,v,HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_IN)
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_MUX_SEL_BMSK                                                              0x3
#define HWIO_GCC_USB3_MP_PHY_PIPE_0_MUXR_MUX_SEL_SHFT                                                                0

#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xab064)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab064)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab064)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_RMSK                                                               0x81e0000d
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_POR                                                                0x80000000
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_ATTR                                                                            0x3
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_IN                    \
                in_dword(HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_ADDR)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_ADDR, m)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_ADDR,v)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_ADDR,m,v,HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_IN)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_CLK_OFF_SHFT                                                               31
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_IGNORE_ALL_ARES_BMSK                                                0x1000000
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_IGNORE_ALL_ARES_SHFT                                                       24
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                              0x800000
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                    23
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_CLK_DIS_BMSK                                                         0x400000
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_CLK_DIS_SHFT                                                               22
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                              0x200000
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                    21
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_SW_ONLY_EN_BMSK                                                           0x8
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_SW_ONLY_EN_SHFT                                                             3
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_CLK_ARES_SHFT                                                               2
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_CLK_ARES_NO_RESET_FVAL                                                    0x0
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_CLK_ARES_RESET_FVAL                                                       0x1
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_CLK_ENABLE_SHFT                                                             0
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_CLK_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_CBCR_CLK_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xab068)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab068)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab068)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_RMSK                                                                      0x3
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_POR                                                                0x00000000
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_ATTR                                                                            0x3
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_IN                    \
                in_dword(HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_ADDR)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_ADDR, m)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_ADDR,v)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_ADDR,m,v,HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_IN)
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_MUX_SEL_BMSK                                                              0x3
#define HWIO_GCC_USB3_MP_PHY_PIPE_1_MUXR_MUX_SEL_SHFT                                                                0

#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0xab06c)
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab06c)
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab06c)
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_RMSK                                                              0x80000013
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_POR                                                               0x80000000
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_ATTR                                                                           0x3
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_ADDR)
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_IN)
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                             31
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        4
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_ROOT_EN_SHFT                                                               1
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_UPDATE_SHFT                                                                0
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_UPDATE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB3_MP_PHY_AUX_CMD_RCGR_UPDATE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0xab070)
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab070)
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab070)
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_RMSK                                                                0x11071f
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_POR                                                               0x00000000
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_ATTR                                                                           0x3
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_ADDR)
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_IN)
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                 0x100000
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                       20
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                              0x0
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                               0x1
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                 0x10000
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                      16
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                     0x0
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                    0x1
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_SEL_SHFT                                                               8
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                        0x0
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                        0x1
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                        0x2
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                        0x3
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                        0x4
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                        0x5
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                        0x6
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                        0x7
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_SHFT                                                               0
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                      0x0
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                        0x1
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                      0x2
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                        0x3
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                      0x4
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                        0x5
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                      0x6
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                        0x7
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                      0x8
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                        0x9
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                      0xa
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                        0xb
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                      0xc
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                        0xd
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                      0xe
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                        0xf
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                     0x10
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                       0x11
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                     0x12
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                      0x13
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                    0x14
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                      0x15
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                    0x16
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                      0x17
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                    0x18
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                      0x19
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                    0x1a
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                      0x1b
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                    0x1c
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                      0x1d
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                    0x1e
#define HWIO_GCC_USB3_MP_PHY_AUX_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                      0x1f

#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0xab084)
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab084)
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab084)
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_RMSK                                                                0x81e0000f
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_POR                                                                 0x80000000
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_ATTR                                                                             0x3
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_CLK_OFF_SHFT                                                                31
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                                 0x1000000
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                        24
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                               0x800000
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                     23
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_CLK_DIS_BMSK                                                          0x400000
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_CLK_DIS_SHFT                                                                22
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                               0x200000
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                     21
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_SW_ONLY_EN_BMSK                                                            0x8
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_SW_ONLY_EN_SHFT                                                              3
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_CLK_ARES_SHFT                                                                2
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                     0x0
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_CLK_ARES_RESET_FVAL                                                        0x1
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_HW_CTL_BMSK                                                                0x2
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_HW_CTL_SHFT                                                                  1
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                         0x1
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_CLK_ENABLE_SHFT                                                              0
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_USB3_MP_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0xab088)
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xab088)
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xab088)
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_RMSK                                                              0x81e0000f
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_POR                                                               0x80000000
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_ATTR                                                                           0x3
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_ADDR)
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_IN)
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_CLK_OFF_SHFT                                                              31
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                               0x1000000
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                      24
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                             0x800000
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                   23
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_CLK_DIS_BMSK                                                        0x400000
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_CLK_DIS_SHFT                                                              22
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                             0x200000
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                   21
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_SW_ONLY_EN_BMSK                                                          0x8
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_SW_ONLY_EN_SHFT                                                            3
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_CLK_ARES_SHFT                                                              2
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                   0x0
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_CLK_ARES_RESET_FVAL                                                      0x1
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_HW_CTL_BMSK                                                              0x2
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_HW_CTL_SHFT                                                                1
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_CLK_ENABLE_SHFT                                                            0
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_CFG_NOC_USB3_MP_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE            + 0xb0004)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_PHYS                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb0004)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb0004)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                          0x80000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR                                           0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR_RMSK                                      0xffffffff
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ATTR                                                       0x3
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                          31
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                        0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                              0x0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                               0x1

#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xb0008)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb0008)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb0008)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                               0x80000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR                                                0x00000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR_RMSK                                           0xffffffff
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ATTR                                                            0x3
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN                    \
                in_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                               31
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                             0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xb000c)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb000c)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb000c)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                               0x80000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR                                                0x00000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR_RMSK                                           0xffffffff
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ATTR                                                            0x3
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN                    \
                in_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                               31
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                             0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xb0010)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb0010)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb0010)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                           0x80000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR                                            0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR_RMSK                                       0xffffffff
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ATTR                                                        0x3
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                   0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                           31
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                       0x1
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                         0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                               0x0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                0x1

#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE            + 0xb0040)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PHYS                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb0040)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb0040)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                          0x80000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR                                           0x00000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR_RMSK                                      0xffffffff
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ATTR                                                       0x3
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                   0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                           31
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                     0x1
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                       0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                             0x0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                              0x1

#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xb0044)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb0044)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb0044)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                               0x80000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR                                                0x00000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR_RMSK                                           0xffffffff
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ATTR                                                            0x3
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN                    \
                in_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                                31
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                            0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_ENABLE_FVAL                                   0x1

#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xb0048)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb0048)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb0048)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                               0x80000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR                                                0x00000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR_RMSK                                           0xffffffff
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ATTR                                                            0x3
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN                    \
                in_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                                31
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                            0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_ENABLE_FVAL                                   0x1

#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xb004c)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb004c)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb004c)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                           0x80000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR                                            0x00000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR_RMSK                                       0xffffffff
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ATTR                                                        0x3
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                    0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                            31
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                      0x1
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                        0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                              0x0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                               0x1

#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xb0090)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb0090)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb0090)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_RMSK                                            0x80000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR                                             0x00000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR_RMSK                                        0xffffffff
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ATTR                                                         0x3
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR, m)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,v)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,m,v,HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_BMSK                                     0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_SHFT                                             31
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_BMSK                                       0x1
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_SHFT                                         0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                               0x0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                0x1

#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xb0094)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb0094)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb0094)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_RMSK                                            0x80000001
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR                                             0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR_RMSK                                        0xffffffff
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ATTR                                                         0x3
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR, m)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,v)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,m,v,HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN)
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_SHFT                                            31
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_SHFT                                          0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                0x0
#define HWIO_GCC_TURING1_DSP_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                 0x1

#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0xb1004)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb1004)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb1004)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR                                                  0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_POR_RMSK                                             0xffffffff
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ATTR                                                              0x3
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR, m)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,v)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_ADDR,m,v,HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_IN)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_OFF_SHFT                                                 31
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_SHFT                                               0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                      0x1

#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xb1008)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb1008)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb1008)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_RMSK                                                      0x80000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR                                                       0x00000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ATTR                                                                   0x3
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN                    \
                in_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR, m)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUT(v)            \
                out_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,v)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_ADDR,m,v,HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_IN)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_OFF_SHFT                                                      31
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_SHFT                                                    0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_CLK_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xb100c)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb100c)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb100c)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_RMSK                                                      0x80000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR                                                       0x00000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ATTR                                                                   0x3
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN                    \
                in_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR, m)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUT(v)            \
                out_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,v)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_ADDR,m,v,HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_IN)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_OFF_SHFT                                                      31
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_SHFT                                                    0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_CLK_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0xb1010)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb1010)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb1010)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR                                                   0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_POR_RMSK                                              0xffffffff
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ATTR                                                               0x3
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR, m)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,v)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_ADDR,m,v,HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_IN)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_OFF_SHFT                                                  31
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_SHFT                                                0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0xb1040)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb1040)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb1040)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_RMSK                                                 0x80000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR                                                  0x00000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_POR_RMSK                                             0xffffffff
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ATTR                                                              0x3
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR, m)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,v)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_ADDR,m,v,HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_IN)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_BMSK                                          0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_PWR_ON_SHFT                                                  31
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_BMSK                                            0x1
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_SHFT                                              0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_AUDIO_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                     0x1

#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xb1044)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb1044)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb1044)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_RMSK                                                      0x80000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR                                                       0x00000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ATTR                                                                   0x3
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN                    \
                in_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR, m)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUT(v)            \
                out_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,v)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_ADDR,m,v,HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_IN)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_BMSK                                               0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_PWR_ON_SHFT                                                       31
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_BMSK                                                 0x1
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_SHFT                                                   0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU1_GDS_SW_COLLAPSE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xb1048)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb1048)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb1048)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_RMSK                                                      0x80000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR                                                       0x00000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ATTR                                                                   0x3
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN                    \
                in_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR, m)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUT(v)            \
                out_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,v)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_ADDR,m,v,HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_IN)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_BMSK                                               0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_PWR_ON_SHFT                                                       31
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_BMSK                                                 0x1
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_SHFT                                                   0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_TBU2_GDS_SW_COLLAPSE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0xb104c)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb104c)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb104c)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_RMSK                                                  0x80000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR                                                   0x00000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_POR_RMSK                                              0xffffffff
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ATTR                                                               0x3
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR, m)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,v)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_ADDR,m,v,HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_IN)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_BMSK                                           0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_PWR_ON_SHFT                                                   31
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_BMSK                                             0x1
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_SHFT                                               0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_PCIE_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                      0x1

#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xb1090)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb1090)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb1090)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_RMSK                                                   0x80000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR                                                    0x00000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_POR_RMSK                                               0xffffffff
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ATTR                                                                0x3
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN                    \
                in_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_INM(m)            \
                in_dword_masked(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR, m)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUT(v)            \
                out_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,v)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_ADDR,m,v,HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_IN)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_BMSK                                            0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_PWR_ON_SHFT                                                    31
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_BMSK                                              0x1
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_SHFT                                                0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_GDS_SW_COLLAPSE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xb1094)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb1094)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb1094)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_RMSK                                                   0x80000001
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR                                                    0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_POR_RMSK                                               0xffffffff
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ATTR                                                                0x3
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN                    \
                in_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_INM(m)            \
                in_dword_masked(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR, m)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUT(v)            \
                out_dword(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,v)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_ADDR,m,v,HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_IN)
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_OFF_SHFT                                                   31
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_SHFT                                                 0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_SMSS_VOTE_AGGRE_NOC_MMU_USB_TBU_CLK_CLK_ENABLE_ENABLE_FVAL                                        0x1

#define HWIO_GCC_USB4_1_BCR_ADDR                                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xb8000)
#define HWIO_GCC_USB4_1_BCR_PHYS                                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8000)
#define HWIO_GCC_USB4_1_BCR_OFFS                                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8000)
#define HWIO_GCC_USB4_1_BCR_RMSK                                                                                   0x1
#define HWIO_GCC_USB4_1_BCR_POR                                                                             0x00000000
#define HWIO_GCC_USB4_1_BCR_POR_RMSK                                                                        0xffffffff
#define HWIO_GCC_USB4_1_BCR_ATTR                                                                                         0x3
#define HWIO_GCC_USB4_1_BCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_BCR_ADDR)
#define HWIO_GCC_USB4_1_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_BCR_ADDR, m)
#define HWIO_GCC_USB4_1_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_BCR_ADDR,v)
#define HWIO_GCC_USB4_1_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_BCR_ADDR,m,v,HWIO_GCC_USB4_1_BCR_IN)
#define HWIO_GCC_USB4_1_BCR_BLK_ARES_BMSK                                                                          0x1
#define HWIO_GCC_USB4_1_BCR_BLK_ARES_SHFT                                                                            0
#define HWIO_GCC_USB4_1_BCR_BLK_ARES_DISABLE_FVAL                                                                  0x0
#define HWIO_GCC_USB4_1_BCR_BLK_ARES_ENABLE_FVAL                                                                   0x1

#define HWIO_GCC_USB4_1_GDSCR_ADDR                                                                          (GCC_CLK_CTL_REG_REG_BASE            + 0xb8004)
#define HWIO_GCC_USB4_1_GDSCR_PHYS                                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8004)
#define HWIO_GCC_USB4_1_GDSCR_OFFS                                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8004)
#define HWIO_GCC_USB4_1_GDSCR_RMSK                                                                          0xf8ffffff
#define HWIO_GCC_USB4_1_GDSCR_POR                                                                           0x0022f001
#define HWIO_GCC_USB4_1_GDSCR_POR_RMSK                                                                      0xffffffff
#define HWIO_GCC_USB4_1_GDSCR_ATTR                                                                                       0x3
#define HWIO_GCC_USB4_1_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_GDSCR_ADDR)
#define HWIO_GCC_USB4_1_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_GDSCR_ADDR, m)
#define HWIO_GCC_USB4_1_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_GDSCR_ADDR,v)
#define HWIO_GCC_USB4_1_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_GDSCR_ADDR,m,v,HWIO_GCC_USB4_1_GDSCR_IN)
#define HWIO_GCC_USB4_1_GDSCR_PWR_ON_BMSK                                                                   0x80000000
#define HWIO_GCC_USB4_1_GDSCR_PWR_ON_SHFT                                                                           31
#define HWIO_GCC_USB4_1_GDSCR_GDSC_STATE_BMSK                                                               0x78000000
#define HWIO_GCC_USB4_1_GDSCR_GDSC_STATE_SHFT                                                                       27
#define HWIO_GCC_USB4_1_GDSCR_EN_REST_WAIT_BMSK                                                               0xf00000
#define HWIO_GCC_USB4_1_GDSCR_EN_REST_WAIT_SHFT                                                                     20
#define HWIO_GCC_USB4_1_GDSCR_EN_FEW_WAIT_BMSK                                                                 0xf0000
#define HWIO_GCC_USB4_1_GDSCR_EN_FEW_WAIT_SHFT                                                                      16
#define HWIO_GCC_USB4_1_GDSCR_CLK_DIS_WAIT_BMSK                                                                 0xf000
#define HWIO_GCC_USB4_1_GDSCR_CLK_DIS_WAIT_SHFT                                                                     12
#define HWIO_GCC_USB4_1_GDSCR_RETAIN_FF_ENABLE_BMSK                                                              0x800
#define HWIO_GCC_USB4_1_GDSCR_RETAIN_FF_ENABLE_SHFT                                                                 11
#define HWIO_GCC_USB4_1_GDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB4_1_GDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                                         0x1
#define HWIO_GCC_USB4_1_GDSCR_RESTORE_BMSK                                                                       0x400
#define HWIO_GCC_USB4_1_GDSCR_RESTORE_SHFT                                                                          10
#define HWIO_GCC_USB4_1_GDSCR_RESTORE_DISABLE_FVAL                                                                 0x0
#define HWIO_GCC_USB4_1_GDSCR_RESTORE_ENABLE_FVAL                                                                  0x1
#define HWIO_GCC_USB4_1_GDSCR_SAVE_BMSK                                                                          0x200
#define HWIO_GCC_USB4_1_GDSCR_SAVE_SHFT                                                                              9
#define HWIO_GCC_USB4_1_GDSCR_SAVE_DISABLE_FVAL                                                                    0x0
#define HWIO_GCC_USB4_1_GDSCR_SAVE_ENABLE_FVAL                                                                     0x1
#define HWIO_GCC_USB4_1_GDSCR_RETAIN_BMSK                                                                        0x100
#define HWIO_GCC_USB4_1_GDSCR_RETAIN_SHFT                                                                            8
#define HWIO_GCC_USB4_1_GDSCR_RETAIN_DISABLE_FVAL                                                                  0x0
#define HWIO_GCC_USB4_1_GDSCR_RETAIN_ENABLE_FVAL                                                                   0x1
#define HWIO_GCC_USB4_1_GDSCR_EN_REST_BMSK                                                                        0x80
#define HWIO_GCC_USB4_1_GDSCR_EN_REST_SHFT                                                                           7
#define HWIO_GCC_USB4_1_GDSCR_EN_REST_DISABLE_FVAL                                                                 0x0
#define HWIO_GCC_USB4_1_GDSCR_EN_REST_ENABLE_FVAL                                                                  0x1
#define HWIO_GCC_USB4_1_GDSCR_EN_FEW_BMSK                                                                         0x40
#define HWIO_GCC_USB4_1_GDSCR_EN_FEW_SHFT                                                                            6
#define HWIO_GCC_USB4_1_GDSCR_EN_FEW_DISABLE_FVAL                                                                  0x0
#define HWIO_GCC_USB4_1_GDSCR_EN_FEW_ENABLE_FVAL                                                                   0x1
#define HWIO_GCC_USB4_1_GDSCR_CLAMP_IO_BMSK                                                                       0x20
#define HWIO_GCC_USB4_1_GDSCR_CLAMP_IO_SHFT                                                                          5
#define HWIO_GCC_USB4_1_GDSCR_CLAMP_IO_DISABLE_FVAL                                                                0x0
#define HWIO_GCC_USB4_1_GDSCR_CLAMP_IO_ENABLE_FVAL                                                                 0x1
#define HWIO_GCC_USB4_1_GDSCR_CLK_DISABLE_BMSK                                                                    0x10
#define HWIO_GCC_USB4_1_GDSCR_CLK_DISABLE_SHFT                                                                       4
#define HWIO_GCC_USB4_1_GDSCR_CLK_DISABLE_CLK_NOT_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_USB4_1_GDSCR_CLK_DISABLE_CLK_IS_DISABLE_FVAL                                                      0x1
#define HWIO_GCC_USB4_1_GDSCR_PD_ARES_BMSK                                                                         0x8
#define HWIO_GCC_USB4_1_GDSCR_PD_ARES_SHFT                                                                           3
#define HWIO_GCC_USB4_1_GDSCR_PD_ARES_NO_RESET_FVAL                                                                0x0
#define HWIO_GCC_USB4_1_GDSCR_PD_ARES_RESET_FVAL                                                                   0x1
#define HWIO_GCC_USB4_1_GDSCR_SW_OVERRIDE_BMSK                                                                     0x4
#define HWIO_GCC_USB4_1_GDSCR_SW_OVERRIDE_SHFT                                                                       2
#define HWIO_GCC_USB4_1_GDSCR_SW_OVERRIDE_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB4_1_GDSCR_SW_OVERRIDE_ENABLE_FVAL                                                              0x1
#define HWIO_GCC_USB4_1_GDSCR_HW_CONTROL_BMSK                                                                      0x2
#define HWIO_GCC_USB4_1_GDSCR_HW_CONTROL_SHFT                                                                        1
#define HWIO_GCC_USB4_1_GDSCR_HW_CONTROL_DISABLE_FVAL                                                              0x0
#define HWIO_GCC_USB4_1_GDSCR_HW_CONTROL_ENABLE_FVAL                                                               0x1
#define HWIO_GCC_USB4_1_GDSCR_SW_COLLAPSE_BMSK                                                                     0x1
#define HWIO_GCC_USB4_1_GDSCR_SW_COLLAPSE_SHFT                                                                       0
#define HWIO_GCC_USB4_1_GDSCR_SW_COLLAPSE_DISABLE_FVAL                                                             0x0
#define HWIO_GCC_USB4_1_GDSCR_SW_COLLAPSE_ENABLE_FVAL                                                              0x1

#define HWIO_GCC_USB4_1_CFG_GDSCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xb8008)
#define HWIO_GCC_USB4_1_CFG_GDSCR_PHYS                                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8008)
#define HWIO_GCC_USB4_1_CFG_GDSCR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8008)
#define HWIO_GCC_USB4_1_CFG_GDSCR_RMSK                                                                      0xffffffff
#define HWIO_GCC_USB4_1_CFG_GDSCR_POR                                                                       0x00088000
#define HWIO_GCC_USB4_1_CFG_GDSCR_POR_RMSK                                                                  0xffffffff
#define HWIO_GCC_USB4_1_CFG_GDSCR_ATTR                                                                                   0x3
#define HWIO_GCC_USB4_1_CFG_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_CFG_GDSCR_ADDR)
#define HWIO_GCC_USB4_1_CFG_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_CFG_GDSCR_ADDR, m)
#define HWIO_GCC_USB4_1_CFG_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_CFG_GDSCR_ADDR,v)
#define HWIO_GCC_USB4_1_CFG_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_CFG_GDSCR_ADDR,m,v,HWIO_GCC_USB4_1_CFG_GDSCR_IN)
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_SPARE_CTRL_IN_BMSK                                                   0xf0000000
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_SPARE_CTRL_IN_SHFT                                                           28
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_BMSK                                                   0xc000000
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_SPARE_CTRL_OUT_SHFT                                                          26
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_PWR_DWN_START_BMSK                                                    0x2000000
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_PWR_DWN_START_SHFT                                                           25
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_PWR_UP_START_BMSK                                                     0x1000000
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_PWR_UP_START_SHFT                                                            24
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_BMSK                                              0xf00000
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_CFG_FSM_STATE_STATUS_SHFT                                                    20
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_BMSK                                                 0x80000
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_MEM_PWR_ACK_STATUS_SHFT                                                      19
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_ENR_ACK_STATUS_BMSK                                                     0x40000
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_ENR_ACK_STATUS_SHFT                                                          18
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_ENF_ACK_STATUS_BMSK                                                     0x20000
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_ENF_ACK_STATUS_SHFT                                                          17
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_BMSK                                                  0x10000
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_POWER_UP_COMPLETE_SHFT                                                       16
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_BMSK                                                 0x8000
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_POWER_DOWN_COMPLETE_SHFT                                                     15
#define HWIO_GCC_USB4_1_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_BMSK                                                0x7800
#define HWIO_GCC_USB4_1_CFG_GDSCR_SOFTWARE_CONTROL_OVERRIDE_SHFT                                                    11
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_HANDSHAKE_DIS_BMSK                                                        0x400
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_HANDSHAKE_DIS_SHFT                                                           10
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_BMSK                                                 0x200
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_MEM_PERI_FORCE_IN_SW_SHFT                                                     9
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_BMSK                                                 0x100
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_MEM_CORE_FORCE_IN_SW_SHFT                                                     8
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_BMSK                                                     0x80
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_PHASE_RESET_EN_SW_SHFT                                                        7
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_BMSK                                            0x60
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_PHASE_RESET_DELAY_COUNT_SW_SHFT                                               5
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_BMSK                                                      0x10
#define HWIO_GCC_USB4_1_CFG_GDSCR_GDSC_PSCBC_PWR_DWN_SW_SHFT                                                         4
#define HWIO_GCC_USB4_1_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                                0x8
#define HWIO_GCC_USB4_1_CFG_GDSCR_UNCLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                                  3
#define HWIO_GCC_USB4_1_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_BMSK                                              0x4
#define HWIO_GCC_USB4_1_CFG_GDSCR_SAVE_RESTORE_SOFTWARE_OVERRIDE_SHFT                                                2
#define HWIO_GCC_USB4_1_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_BMSK                                                  0x2
#define HWIO_GCC_USB4_1_CFG_GDSCR_CLAMP_IO_SOFTWARE_OVERRIDE_SHFT                                                    1
#define HWIO_GCC_USB4_1_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_BMSK                                               0x1
#define HWIO_GCC_USB4_1_CFG_GDSCR_DISABLE_CLK_SOFTWARE_OVERRIDE_SHFT                                                 0

#define HWIO_GCC_USB4_1_CFG2_GDSCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xb800c)
#define HWIO_GCC_USB4_1_CFG2_GDSCR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb800c)
#define HWIO_GCC_USB4_1_CFG2_GDSCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb800c)
#define HWIO_GCC_USB4_1_CFG2_GDSCR_RMSK                                                                        0x7ffff
#define HWIO_GCC_USB4_1_CFG2_GDSCR_POR                                                                      0x0002022a
#define HWIO_GCC_USB4_1_CFG2_GDSCR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB4_1_CFG2_GDSCR_ATTR                                                                                  0x3
#define HWIO_GCC_USB4_1_CFG2_GDSCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_CFG2_GDSCR_ADDR)
#define HWIO_GCC_USB4_1_CFG2_GDSCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_CFG2_GDSCR_ADDR, m)
#define HWIO_GCC_USB4_1_CFG2_GDSCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_CFG2_GDSCR_ADDR,v)
#define HWIO_GCC_USB4_1_CFG2_GDSCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_CFG2_GDSCR_ADDR,m,v,HWIO_GCC_USB4_1_CFG2_GDSCR_IN)
#define HWIO_GCC_USB4_1_CFG2_GDSCR_GDSC_MEM_PWRUP_ACK_OVERRIDE_BMSK                                            0x40000
#define HWIO_GCC_USB4_1_CFG2_GDSCR_GDSC_MEM_PWRUP_ACK_OVERRIDE_SHFT                                                 18
#define HWIO_GCC_USB4_1_CFG2_GDSCR_GDSC_PWRDWN_ENABLE_ACK_OVERRIDE_BMSK                                        0x20000
#define HWIO_GCC_USB4_1_CFG2_GDSCR_GDSC_PWRDWN_ENABLE_ACK_OVERRIDE_SHFT                                             17
#define HWIO_GCC_USB4_1_CFG2_GDSCR_GDSC_CLAMP_MEM_SW_BMSK                                                      0x10000
#define HWIO_GCC_USB4_1_CFG2_GDSCR_GDSC_CLAMP_MEM_SW_SHFT                                                           16
#define HWIO_GCC_USB4_1_CFG2_GDSCR_DLY_MEM_PWR_UP_BMSK                                                          0xf000
#define HWIO_GCC_USB4_1_CFG2_GDSCR_DLY_MEM_PWR_UP_SHFT                                                              12
#define HWIO_GCC_USB4_1_CFG2_GDSCR_DLY_DEASSERT_CLAMP_MEM_BMSK                                                   0xf00
#define HWIO_GCC_USB4_1_CFG2_GDSCR_DLY_DEASSERT_CLAMP_MEM_SHFT                                                       8
#define HWIO_GCC_USB4_1_CFG2_GDSCR_DLY_ASSERT_CLAMP_MEM_BMSK                                                      0xf0
#define HWIO_GCC_USB4_1_CFG2_GDSCR_DLY_ASSERT_CLAMP_MEM_SHFT                                                         4
#define HWIO_GCC_USB4_1_CFG2_GDSCR_MEM_PWR_DWN_TIMEOUT_BMSK                                                        0xf
#define HWIO_GCC_USB4_1_CFG2_GDSCR_MEM_PWR_DWN_TIMEOUT_SHFT                                                          0

#define HWIO_GCC_USB4_1_MASTER_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE            + 0xb8010)
#define HWIO_GCC_USB4_1_MASTER_CBCR_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8010)
#define HWIO_GCC_USB4_1_MASTER_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8010)
#define HWIO_GCC_USB4_1_MASTER_CBCR_RMSK                                                                    0x81e07ffd
#define HWIO_GCC_USB4_1_MASTER_CBCR_POR                                                                     0x80000220
#define HWIO_GCC_USB4_1_MASTER_CBCR_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_USB4_1_MASTER_CBCR_ATTR                                                                                 0x3
#define HWIO_GCC_USB4_1_MASTER_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_MASTER_CBCR_ADDR)
#define HWIO_GCC_USB4_1_MASTER_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_MASTER_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_MASTER_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_MASTER_CBCR_IN)
#define HWIO_GCC_USB4_1_MASTER_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_USB4_1_MASTER_CBCR_CLK_OFF_SHFT                                                                    31
#define HWIO_GCC_USB4_1_MASTER_CBCR_IGNORE_ALL_ARES_BMSK                                                     0x1000000
#define HWIO_GCC_USB4_1_MASTER_CBCR_IGNORE_ALL_ARES_SHFT                                                            24
#define HWIO_GCC_USB4_1_MASTER_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                   0x800000
#define HWIO_GCC_USB4_1_MASTER_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                         23
#define HWIO_GCC_USB4_1_MASTER_CBCR_CLK_DIS_BMSK                                                              0x400000
#define HWIO_GCC_USB4_1_MASTER_CBCR_CLK_DIS_SHFT                                                                    22
#define HWIO_GCC_USB4_1_MASTER_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                   0x200000
#define HWIO_GCC_USB4_1_MASTER_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                         21
#define HWIO_GCC_USB4_1_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                                      0x4000
#define HWIO_GCC_USB4_1_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                          14
#define HWIO_GCC_USB4_1_MASTER_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_USB4_1_MASTER_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                            0x1
#define HWIO_GCC_USB4_1_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                    0x2000
#define HWIO_GCC_USB4_1_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                        13
#define HWIO_GCC_USB4_1_MASTER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_USB4_1_MASTER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                          0x1
#define HWIO_GCC_USB4_1_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                   0x1000
#define HWIO_GCC_USB4_1_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                       12
#define HWIO_GCC_USB4_1_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_USB4_1_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                         0x1
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_BMSK                                                                  0xf00
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_SHFT                                                                      8
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK0_FVAL                                                             0x0
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK1_FVAL                                                             0x1
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK2_FVAL                                                             0x2
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK3_FVAL                                                             0x3
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK4_FVAL                                                             0x4
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK5_FVAL                                                             0x5
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK6_FVAL                                                             0x6
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK7_FVAL                                                             0x7
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK8_FVAL                                                             0x8
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK9_FVAL                                                             0x9
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK10_FVAL                                                            0xa
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK11_FVAL                                                            0xb
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK12_FVAL                                                            0xc
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK13_FVAL                                                            0xd
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK14_FVAL                                                            0xe
#define HWIO_GCC_USB4_1_MASTER_CBCR_WAKEUP_CLOCK15_FVAL                                                            0xf
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_BMSK                                                                    0xf0
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_SHFT                                                                       4
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK0_FVAL                                                              0x0
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK1_FVAL                                                              0x1
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK2_FVAL                                                              0x2
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK3_FVAL                                                              0x3
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK4_FVAL                                                              0x4
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK5_FVAL                                                              0x5
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK6_FVAL                                                              0x6
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK7_FVAL                                                              0x7
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK8_FVAL                                                              0x8
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK9_FVAL                                                              0x9
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK10_FVAL                                                             0xa
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK11_FVAL                                                             0xb
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK12_FVAL                                                             0xc
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK13_FVAL                                                             0xd
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK14_FVAL                                                             0xe
#define HWIO_GCC_USB4_1_MASTER_CBCR_SLEEP_CLOCK15_FVAL                                                             0xf
#define HWIO_GCC_USB4_1_MASTER_CBCR_SW_ONLY_EN_BMSK                                                                0x8
#define HWIO_GCC_USB4_1_MASTER_CBCR_SW_ONLY_EN_SHFT                                                                  3
#define HWIO_GCC_USB4_1_MASTER_CBCR_CLK_ARES_BMSK                                                                  0x4
#define HWIO_GCC_USB4_1_MASTER_CBCR_CLK_ARES_SHFT                                                                    2
#define HWIO_GCC_USB4_1_MASTER_CBCR_CLK_ARES_NO_RESET_FVAL                                                         0x0
#define HWIO_GCC_USB4_1_MASTER_CBCR_CLK_ARES_RESET_FVAL                                                            0x1
#define HWIO_GCC_USB4_1_MASTER_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_USB4_1_MASTER_CBCR_CLK_ENABLE_SHFT                                                                  0
#define HWIO_GCC_USB4_1_MASTER_CBCR_CLK_ENABLE_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB4_1_MASTER_CBCR_CLK_ENABLE_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB4_1_MASTER_SREGR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xb8014)
#define HWIO_GCC_USB4_1_MASTER_SREGR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8014)
#define HWIO_GCC_USB4_1_MASTER_SREGR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8014)
#define HWIO_GCC_USB4_1_MASTER_SREGR_RMSK                                                                   0xfffffffe
#define HWIO_GCC_USB4_1_MASTER_SREGR_POR                                                                    0x00010000
#define HWIO_GCC_USB4_1_MASTER_SREGR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB4_1_MASTER_SREGR_ATTR                                                                                0x3
#define HWIO_GCC_USB4_1_MASTER_SREGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_MASTER_SREGR_ADDR)
#define HWIO_GCC_USB4_1_MASTER_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_MASTER_SREGR_ADDR, m)
#define HWIO_GCC_USB4_1_MASTER_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_MASTER_SREGR_ADDR,v)
#define HWIO_GCC_USB4_1_MASTER_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_MASTER_SREGR_ADDR,m,v,HWIO_GCC_USB4_1_MASTER_SREGR_IN)
#define HWIO_GCC_USB4_1_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                         0xff000000
#define HWIO_GCC_USB4_1_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                                 24
#define HWIO_GCC_USB4_1_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                            0xff0000
#define HWIO_GCC_USB4_1_MASTER_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                  16
#define HWIO_GCC_USB4_1_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                               0x8000
#define HWIO_GCC_USB4_1_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                   15
#define HWIO_GCC_USB4_1_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                        0x0
#define HWIO_GCC_USB4_1_MASTER_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                           0x1
#define HWIO_GCC_USB4_1_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                                0x4000
#define HWIO_GCC_USB4_1_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                    14
#define HWIO_GCC_USB4_1_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                   0x0
#define HWIO_GCC_USB4_1_MASTER_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                                0x1
#define HWIO_GCC_USB4_1_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                               0x2000
#define HWIO_GCC_USB4_1_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                   13
#define HWIO_GCC_USB4_1_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                      0x0
#define HWIO_GCC_USB4_1_MASTER_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                         0x1
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                           0x1000
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                               12
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                     0x0
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                        0x1
#define HWIO_GCC_USB4_1_MASTER_SREGR_MEM_CORE_ON_ACK_BMSK                                                        0x800
#define HWIO_GCC_USB4_1_MASTER_SREGR_MEM_CORE_ON_ACK_SHFT                                                           11
#define HWIO_GCC_USB4_1_MASTER_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                      0x400
#define HWIO_GCC_USB4_1_MASTER_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                         10
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                               0x300
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                   8
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                        0x0
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                        0x1
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                        0x2
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                        0x3
#define HWIO_GCC_USB4_1_MASTER_SREGR_MEM_CPH_ENABLE_BMSK                                                          0x80
#define HWIO_GCC_USB4_1_MASTER_SREGR_MEM_CPH_ENABLE_SHFT                                                             7
#define HWIO_GCC_USB4_1_MASTER_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB4_1_MASTER_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                    0x1
#define HWIO_GCC_USB4_1_MASTER_SREGR_FORCE_CLK_ON_BMSK                                                            0x40
#define HWIO_GCC_USB4_1_MASTER_SREGR_FORCE_CLK_ON_SHFT                                                               6
#define HWIO_GCC_USB4_1_MASTER_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                    0x0
#define HWIO_GCC_USB4_1_MASTER_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                                0x1
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                      0x20
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                         5
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                              0x0
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                         0x1
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_RST_SLP_STG_BMSK                                                          0x10
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_RST_SLP_STG_SHFT                                                             4
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                                 0x0
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                    0x1
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                         0x8
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                           3
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                              0x0
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                                 0x1
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                    0x4
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                      2
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL                0x0
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                        0x2
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                          1
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                  0x0
#define HWIO_GCC_USB4_1_MASTER_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                   0x1

#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0xb8018)
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8018)
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8018)
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_RMSK                                                                0x800000f3
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_POR                                                                 0x80000000
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_ATTR                                                                             0x3
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_MASTER_CMD_RCGR_ADDR)
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB4_1_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                               31
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                              0x80
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                                 7
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                              0x40
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                                 6
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                              0x20
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                                 5
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                          4
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                                 1
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                        0x1
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_UPDATE_SHFT                                                                  0
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_UPDATE_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB4_1_MASTER_CMD_RCGR_UPDATE_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0xb801c)
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb801c)
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb801c)
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_RMSK                                                                  0x10371f
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_POR                                                                 0x00100000
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_ATTR                                                                             0x3
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_MASTER_CFG_RCGR_ADDR)
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB4_1_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                   0x100000
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                         20
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                                0x0
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_MODE_BMSK                                                               0x3000
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_MODE_SHFT                                                                   12
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_MODE_BYPASS_FVAL                                                           0x0
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_MODE_SWALLOW_FVAL                                                          0x1
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                                        0x2
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                                      0x3
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                                 8
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                          0x0
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                          0x1
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                          0x2
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                          0x3
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                          0x4
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                          0x5
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                          0x6
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                          0x7
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                                 0
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                        0x0
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                          0x1
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                        0x2
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                          0x3
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                        0x4
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                          0x5
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                        0x6
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                          0x7
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                        0x8
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                          0x9
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                        0xa
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                          0xb
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                        0xc
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                          0xd
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                        0xe
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                          0xf
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                       0x10
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                         0x11
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                       0x12
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                        0x13
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                      0x14
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                        0x15
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                      0x16
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                        0x17
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                      0x18
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                        0x19
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                      0x1a
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                        0x1b
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                      0x1c
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                        0x1d
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                      0x1e
#define HWIO_GCC_USB4_1_MASTER_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                        0x1f

#define HWIO_GCC_USB4_1_MASTER_M_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0xb8020)
#define HWIO_GCC_USB4_1_MASTER_M_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8020)
#define HWIO_GCC_USB4_1_MASTER_M_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8020)
#define HWIO_GCC_USB4_1_MASTER_M_RMSK                                                                             0xff
#define HWIO_GCC_USB4_1_MASTER_M_POR                                                                        0x00000000
#define HWIO_GCC_USB4_1_MASTER_M_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB4_1_MASTER_M_ATTR                                                                                    0x3
#define HWIO_GCC_USB4_1_MASTER_M_IN                    \
                in_dword(HWIO_GCC_USB4_1_MASTER_M_ADDR)
#define HWIO_GCC_USB4_1_MASTER_M_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_MASTER_M_ADDR, m)
#define HWIO_GCC_USB4_1_MASTER_M_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_MASTER_M_ADDR,v)
#define HWIO_GCC_USB4_1_MASTER_M_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_MASTER_M_ADDR,m,v,HWIO_GCC_USB4_1_MASTER_M_IN)
#define HWIO_GCC_USB4_1_MASTER_M_M_BMSK                                                                           0xff
#define HWIO_GCC_USB4_1_MASTER_M_M_SHFT                                                                              0

#define HWIO_GCC_USB4_1_MASTER_N_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0xb8024)
#define HWIO_GCC_USB4_1_MASTER_N_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8024)
#define HWIO_GCC_USB4_1_MASTER_N_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8024)
#define HWIO_GCC_USB4_1_MASTER_N_RMSK                                                                             0xff
#define HWIO_GCC_USB4_1_MASTER_N_POR                                                                        0x00000000
#define HWIO_GCC_USB4_1_MASTER_N_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB4_1_MASTER_N_ATTR                                                                                    0x3
#define HWIO_GCC_USB4_1_MASTER_N_IN                    \
                in_dword(HWIO_GCC_USB4_1_MASTER_N_ADDR)
#define HWIO_GCC_USB4_1_MASTER_N_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_MASTER_N_ADDR, m)
#define HWIO_GCC_USB4_1_MASTER_N_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_MASTER_N_ADDR,v)
#define HWIO_GCC_USB4_1_MASTER_N_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_MASTER_N_ADDR,m,v,HWIO_GCC_USB4_1_MASTER_N_IN)
#define HWIO_GCC_USB4_1_MASTER_N_NOT_N_MINUS_M_BMSK                                                               0xff
#define HWIO_GCC_USB4_1_MASTER_N_NOT_N_MINUS_M_SHFT                                                                  0

#define HWIO_GCC_USB4_1_MASTER_D_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0xb8028)
#define HWIO_GCC_USB4_1_MASTER_D_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8028)
#define HWIO_GCC_USB4_1_MASTER_D_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8028)
#define HWIO_GCC_USB4_1_MASTER_D_RMSK                                                                             0xff
#define HWIO_GCC_USB4_1_MASTER_D_POR                                                                        0x00000000
#define HWIO_GCC_USB4_1_MASTER_D_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB4_1_MASTER_D_ATTR                                                                                    0x3
#define HWIO_GCC_USB4_1_MASTER_D_IN                    \
                in_dword(HWIO_GCC_USB4_1_MASTER_D_ADDR)
#define HWIO_GCC_USB4_1_MASTER_D_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_MASTER_D_ADDR, m)
#define HWIO_GCC_USB4_1_MASTER_D_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_MASTER_D_ADDR,v)
#define HWIO_GCC_USB4_1_MASTER_D_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_MASTER_D_ADDR,m,v,HWIO_GCC_USB4_1_MASTER_D_IN)
#define HWIO_GCC_USB4_1_MASTER_D_NOT_2D_BMSK                                                                      0xff
#define HWIO_GCC_USB4_1_MASTER_D_NOT_2D_SHFT                                                                         0

#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xb8030)
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8030)
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8030)
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_RMSK                                                                   0x1
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_POR                                                             0x00000000
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_ATTR                                                                         0x3
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_ADDR)
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_ADDR, m)
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_ADDR,v)
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_ADDR,m,v,HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_IN)
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_DCD_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_DCD_ENABLE_SHFT                                                          0
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_USB4_1_MASTER_POSTDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_USB4_1_SB_IF_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xb8034)
#define HWIO_GCC_USB4_1_SB_IF_CBCR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8034)
#define HWIO_GCC_USB4_1_SB_IF_CBCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8034)
#define HWIO_GCC_USB4_1_SB_IF_CBCR_RMSK                                                                     0x81e0000d
#define HWIO_GCC_USB4_1_SB_IF_CBCR_POR                                                                      0x80000000
#define HWIO_GCC_USB4_1_SB_IF_CBCR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB4_1_SB_IF_CBCR_ATTR                                                                                  0x3
#define HWIO_GCC_USB4_1_SB_IF_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_SB_IF_CBCR_ADDR)
#define HWIO_GCC_USB4_1_SB_IF_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_SB_IF_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_SB_IF_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_SB_IF_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_SB_IF_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_SB_IF_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_SB_IF_CBCR_IN)
#define HWIO_GCC_USB4_1_SB_IF_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_USB4_1_SB_IF_CBCR_CLK_OFF_SHFT                                                                     31
#define HWIO_GCC_USB4_1_SB_IF_CBCR_IGNORE_ALL_ARES_BMSK                                                      0x1000000
#define HWIO_GCC_USB4_1_SB_IF_CBCR_IGNORE_ALL_ARES_SHFT                                                             24
#define HWIO_GCC_USB4_1_SB_IF_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                    0x800000
#define HWIO_GCC_USB4_1_SB_IF_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                          23
#define HWIO_GCC_USB4_1_SB_IF_CBCR_CLK_DIS_BMSK                                                               0x400000
#define HWIO_GCC_USB4_1_SB_IF_CBCR_CLK_DIS_SHFT                                                                     22
#define HWIO_GCC_USB4_1_SB_IF_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                    0x200000
#define HWIO_GCC_USB4_1_SB_IF_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                          21
#define HWIO_GCC_USB4_1_SB_IF_CBCR_SW_ONLY_EN_BMSK                                                                 0x8
#define HWIO_GCC_USB4_1_SB_IF_CBCR_SW_ONLY_EN_SHFT                                                                   3
#define HWIO_GCC_USB4_1_SB_IF_CBCR_CLK_ARES_BMSK                                                                   0x4
#define HWIO_GCC_USB4_1_SB_IF_CBCR_CLK_ARES_SHFT                                                                     2
#define HWIO_GCC_USB4_1_SB_IF_CBCR_CLK_ARES_NO_RESET_FVAL                                                          0x0
#define HWIO_GCC_USB4_1_SB_IF_CBCR_CLK_ARES_RESET_FVAL                                                             0x1
#define HWIO_GCC_USB4_1_SB_IF_CBCR_CLK_ENABLE_BMSK                                                                 0x1
#define HWIO_GCC_USB4_1_SB_IF_CBCR_CLK_ENABLE_SHFT                                                                   0
#define HWIO_GCC_USB4_1_SB_IF_CBCR_CLK_ENABLE_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB4_1_SB_IF_CBCR_CLK_ENABLE_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0xb8038)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8038)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8038)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_RMSK                                                             0x81e07ffc
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_POR                                                              0x80000220
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_ATTR                                                                          0x3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_ADDR)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_IN)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_CLK_OFF_SHFT                                                             31
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_IGNORE_ALL_ARES_BMSK                                              0x1000000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_IGNORE_ALL_ARES_SHFT                                                     24
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                            0x800000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                  23
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_CLK_DIS_BMSK                                                       0x400000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_CLK_DIS_SHFT                                                             22
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                            0x200000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                  21
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   14
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 13
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                12
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_SHFT                                                               8
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK0_FVAL                                                      0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK1_FVAL                                                      0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK2_FVAL                                                      0x2
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK3_FVAL                                                      0x3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK4_FVAL                                                      0x4
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK5_FVAL                                                      0x5
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK6_FVAL                                                      0x6
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK7_FVAL                                                      0x7
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK8_FVAL                                                      0x8
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK9_FVAL                                                      0x9
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK10_FVAL                                                     0xa
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK11_FVAL                                                     0xb
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK12_FVAL                                                     0xc
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK13_FVAL                                                     0xd
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK14_FVAL                                                     0xe
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_WAKEUP_CLOCK15_FVAL                                                     0xf
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_SHFT                                                                4
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK0_FVAL                                                       0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK1_FVAL                                                       0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK2_FVAL                                                       0x2
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK3_FVAL                                                       0x3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK4_FVAL                                                       0x4
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK5_FVAL                                                       0x5
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK6_FVAL                                                       0x6
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK7_FVAL                                                       0x7
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK8_FVAL                                                       0x8
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK9_FVAL                                                       0x9
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK10_FVAL                                                      0xa
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK11_FVAL                                                      0xb
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK12_FVAL                                                      0xc
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK13_FVAL                                                      0xd
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK14_FVAL                                                      0xe
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SLEEP_CLOCK15_FVAL                                                      0xf
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SW_ONLY_EN_BMSK                                                         0x8
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_SW_ONLY_EN_SHFT                                                           3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_CLK_ARES_SHFT                                                             2
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_CLK_ARES_NO_RESET_FVAL                                                  0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CBCR_CLK_ARES_RESET_FVAL                                                     0x1

#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xb803c)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb803c)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb803c)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_RMSK                                                            0xfffffffe
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_POR                                                             0x00010000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_ATTR                                                                         0x3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_ADDR)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_IN)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                  0xff000000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                          24
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                     0xff0000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                           16
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                        0x8000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                            15
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                 0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                    0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                         0x4000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                             14
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                            0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                         0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                        0x2000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                            13
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                               0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                  0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                    0x1000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                        12
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                              0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                 0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_MEM_CORE_ON_ACK_BMSK                                                 0x800
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_MEM_CORE_ON_ACK_SHFT                                                    11
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_MEM_PERIPH_ON_ACK_BMSK                                               0x400
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                  10
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                        0x300
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                            8
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                 0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                 0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                 0x2
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                 0x3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_MEM_CPH_ENABLE_BMSK                                                   0x80
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_MEM_CPH_ENABLE_SHFT                                                      7
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                             0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_FORCE_CLK_ON_BMSK                                                     0x40
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_FORCE_CLK_ON_SHFT                                                        6
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                             0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                         0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_RST_SEL_SLP_STG_BMSK                                               0x20
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                  5
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                       0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                  0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_RST_SLP_STG_BMSK                                                   0x10
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_RST_SLP_STG_SHFT                                                      4
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                          0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                             0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                  0x8
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                    3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                       0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                          0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                             0x4
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                               2
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL         0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                 0x2
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                   1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                           0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                            0x1

#define HWIO_GCC_USB4_1_SYS_CBCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0xb8040)
#define HWIO_GCC_USB4_1_SYS_CBCR_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8040)
#define HWIO_GCC_USB4_1_SYS_CBCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8040)
#define HWIO_GCC_USB4_1_SYS_CBCR_RMSK                                                                       0x81e07ffd
#define HWIO_GCC_USB4_1_SYS_CBCR_POR                                                                        0x80004220
#define HWIO_GCC_USB4_1_SYS_CBCR_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB4_1_SYS_CBCR_ATTR                                                                                    0x3
#define HWIO_GCC_USB4_1_SYS_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_SYS_CBCR_ADDR)
#define HWIO_GCC_USB4_1_SYS_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_SYS_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_SYS_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_SYS_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_SYS_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_SYS_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_SYS_CBCR_IN)
#define HWIO_GCC_USB4_1_SYS_CBCR_CLK_OFF_BMSK                                                               0x80000000
#define HWIO_GCC_USB4_1_SYS_CBCR_CLK_OFF_SHFT                                                                       31
#define HWIO_GCC_USB4_1_SYS_CBCR_IGNORE_ALL_ARES_BMSK                                                        0x1000000
#define HWIO_GCC_USB4_1_SYS_CBCR_IGNORE_ALL_ARES_SHFT                                                               24
#define HWIO_GCC_USB4_1_SYS_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                      0x800000
#define HWIO_GCC_USB4_1_SYS_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                            23
#define HWIO_GCC_USB4_1_SYS_CBCR_CLK_DIS_BMSK                                                                 0x400000
#define HWIO_GCC_USB4_1_SYS_CBCR_CLK_DIS_SHFT                                                                       22
#define HWIO_GCC_USB4_1_SYS_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                      0x200000
#define HWIO_GCC_USB4_1_SYS_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                            21
#define HWIO_GCC_USB4_1_SYS_CBCR_FORCE_MEM_CORE_ON_BMSK                                                         0x4000
#define HWIO_GCC_USB4_1_SYS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                             14
#define HWIO_GCC_USB4_1_SYS_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_USB4_1_SYS_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                               0x1
#define HWIO_GCC_USB4_1_SYS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                       0x2000
#define HWIO_GCC_USB4_1_SYS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                           13
#define HWIO_GCC_USB4_1_SYS_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_USB4_1_SYS_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                             0x1
#define HWIO_GCC_USB4_1_SYS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                      0x1000
#define HWIO_GCC_USB4_1_SYS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                          12
#define HWIO_GCC_USB4_1_SYS_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_USB4_1_SYS_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                            0x1
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_BMSK                                                                     0xf00
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_SHFT                                                                         8
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK0_FVAL                                                                0x0
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK1_FVAL                                                                0x1
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK2_FVAL                                                                0x2
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK3_FVAL                                                                0x3
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK4_FVAL                                                                0x4
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK5_FVAL                                                                0x5
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK6_FVAL                                                                0x6
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK7_FVAL                                                                0x7
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK8_FVAL                                                                0x8
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK9_FVAL                                                                0x9
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK10_FVAL                                                               0xa
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK11_FVAL                                                               0xb
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK12_FVAL                                                               0xc
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK13_FVAL                                                               0xd
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK14_FVAL                                                               0xe
#define HWIO_GCC_USB4_1_SYS_CBCR_WAKEUP_CLOCK15_FVAL                                                               0xf
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_BMSK                                                                       0xf0
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_SHFT                                                                          4
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK0_FVAL                                                                 0x0
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK1_FVAL                                                                 0x1
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK2_FVAL                                                                 0x2
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK3_FVAL                                                                 0x3
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK4_FVAL                                                                 0x4
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK5_FVAL                                                                 0x5
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK6_FVAL                                                                 0x6
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK7_FVAL                                                                 0x7
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK8_FVAL                                                                 0x8
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK9_FVAL                                                                 0x9
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK10_FVAL                                                                0xa
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK11_FVAL                                                                0xb
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK12_FVAL                                                                0xc
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK13_FVAL                                                                0xd
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK14_FVAL                                                                0xe
#define HWIO_GCC_USB4_1_SYS_CBCR_SLEEP_CLOCK15_FVAL                                                                0xf
#define HWIO_GCC_USB4_1_SYS_CBCR_SW_ONLY_EN_BMSK                                                                   0x8
#define HWIO_GCC_USB4_1_SYS_CBCR_SW_ONLY_EN_SHFT                                                                     3
#define HWIO_GCC_USB4_1_SYS_CBCR_CLK_ARES_BMSK                                                                     0x4
#define HWIO_GCC_USB4_1_SYS_CBCR_CLK_ARES_SHFT                                                                       2
#define HWIO_GCC_USB4_1_SYS_CBCR_CLK_ARES_NO_RESET_FVAL                                                            0x0
#define HWIO_GCC_USB4_1_SYS_CBCR_CLK_ARES_RESET_FVAL                                                               0x1
#define HWIO_GCC_USB4_1_SYS_CBCR_CLK_ENABLE_BMSK                                                                   0x1
#define HWIO_GCC_USB4_1_SYS_CBCR_CLK_ENABLE_SHFT                                                                     0
#define HWIO_GCC_USB4_1_SYS_CBCR_CLK_ENABLE_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB4_1_SYS_CBCR_CLK_ENABLE_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_USB4_1_SYS_SREGR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xb8044)
#define HWIO_GCC_USB4_1_SYS_SREGR_PHYS                                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8044)
#define HWIO_GCC_USB4_1_SYS_SREGR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8044)
#define HWIO_GCC_USB4_1_SYS_SREGR_RMSK                                                                      0xfffffffe
#define HWIO_GCC_USB4_1_SYS_SREGR_POR                                                                       0x00010000
#define HWIO_GCC_USB4_1_SYS_SREGR_POR_RMSK                                                                  0xffffffff
#define HWIO_GCC_USB4_1_SYS_SREGR_ATTR                                                                                   0x3
#define HWIO_GCC_USB4_1_SYS_SREGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_SYS_SREGR_ADDR)
#define HWIO_GCC_USB4_1_SYS_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_SYS_SREGR_ADDR, m)
#define HWIO_GCC_USB4_1_SYS_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_SYS_SREGR_ADDR,v)
#define HWIO_GCC_USB4_1_SYS_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_SYS_SREGR_ADDR,m,v,HWIO_GCC_USB4_1_SYS_SREGR_IN)
#define HWIO_GCC_USB4_1_SYS_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                            0xff000000
#define HWIO_GCC_USB4_1_SYS_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                                    24
#define HWIO_GCC_USB4_1_SYS_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                               0xff0000
#define HWIO_GCC_USB4_1_SYS_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                     16
#define HWIO_GCC_USB4_1_SYS_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                                  0x8000
#define HWIO_GCC_USB4_1_SYS_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                      15
#define HWIO_GCC_USB4_1_SYS_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                           0x0
#define HWIO_GCC_USB4_1_SYS_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                              0x1
#define HWIO_GCC_USB4_1_SYS_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                                   0x4000
#define HWIO_GCC_USB4_1_SYS_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                       14
#define HWIO_GCC_USB4_1_SYS_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                      0x0
#define HWIO_GCC_USB4_1_SYS_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                                   0x1
#define HWIO_GCC_USB4_1_SYS_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                                  0x2000
#define HWIO_GCC_USB4_1_SYS_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                      13
#define HWIO_GCC_USB4_1_SYS_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                         0x0
#define HWIO_GCC_USB4_1_SYS_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                            0x1
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                              0x1000
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                                  12
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                        0x0
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                           0x1
#define HWIO_GCC_USB4_1_SYS_SREGR_MEM_CORE_ON_ACK_BMSK                                                           0x800
#define HWIO_GCC_USB4_1_SYS_SREGR_MEM_CORE_ON_ACK_SHFT                                                              11
#define HWIO_GCC_USB4_1_SYS_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                         0x400
#define HWIO_GCC_USB4_1_SYS_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                            10
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                                  0x300
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                      8
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                           0x0
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                           0x1
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                           0x2
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                           0x3
#define HWIO_GCC_USB4_1_SYS_SREGR_MEM_CPH_ENABLE_BMSK                                                             0x80
#define HWIO_GCC_USB4_1_SYS_SREGR_MEM_CPH_ENABLE_SHFT                                                                7
#define HWIO_GCC_USB4_1_SYS_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB4_1_SYS_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_USB4_1_SYS_SREGR_FORCE_CLK_ON_BMSK                                                               0x40
#define HWIO_GCC_USB4_1_SYS_SREGR_FORCE_CLK_ON_SHFT                                                                  6
#define HWIO_GCC_USB4_1_SYS_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                       0x0
#define HWIO_GCC_USB4_1_SYS_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                         0x20
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                            5
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                                 0x0
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                            0x1
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_RST_SLP_STG_BMSK                                                             0x10
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_RST_SLP_STG_SHFT                                                                4
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                                    0x0
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                       0x1
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                            0x8
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                              3
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                                 0x0
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                                    0x1
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                       0x4
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                         2
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL                   0x0
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                           0x2
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                             1
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                     0x0
#define HWIO_GCC_USB4_1_SYS_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                      0x1

#define HWIO_GCC_USB4_1_DP_CBCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0xb8048)
#define HWIO_GCC_USB4_1_DP_CBCR_PHYS                                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8048)
#define HWIO_GCC_USB4_1_DP_CBCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8048)
#define HWIO_GCC_USB4_1_DP_CBCR_RMSK                                                                        0x81e07ffd
#define HWIO_GCC_USB4_1_DP_CBCR_POR                                                                         0x80000220
#define HWIO_GCC_USB4_1_DP_CBCR_POR_RMSK                                                                    0xffffffff
#define HWIO_GCC_USB4_1_DP_CBCR_ATTR                                                                                     0x3
#define HWIO_GCC_USB4_1_DP_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_DP_CBCR_ADDR)
#define HWIO_GCC_USB4_1_DP_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_DP_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_DP_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_DP_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_DP_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_DP_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_DP_CBCR_IN)
#define HWIO_GCC_USB4_1_DP_CBCR_CLK_OFF_BMSK                                                                0x80000000
#define HWIO_GCC_USB4_1_DP_CBCR_CLK_OFF_SHFT                                                                        31
#define HWIO_GCC_USB4_1_DP_CBCR_IGNORE_ALL_ARES_BMSK                                                         0x1000000
#define HWIO_GCC_USB4_1_DP_CBCR_IGNORE_ALL_ARES_SHFT                                                                24
#define HWIO_GCC_USB4_1_DP_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                       0x800000
#define HWIO_GCC_USB4_1_DP_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                             23
#define HWIO_GCC_USB4_1_DP_CBCR_CLK_DIS_BMSK                                                                  0x400000
#define HWIO_GCC_USB4_1_DP_CBCR_CLK_DIS_SHFT                                                                        22
#define HWIO_GCC_USB4_1_DP_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                       0x200000
#define HWIO_GCC_USB4_1_DP_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                             21
#define HWIO_GCC_USB4_1_DP_CBCR_FORCE_MEM_CORE_ON_BMSK                                                          0x4000
#define HWIO_GCC_USB4_1_DP_CBCR_FORCE_MEM_CORE_ON_SHFT                                                              14
#define HWIO_GCC_USB4_1_DP_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_USB4_1_DP_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                                0x1
#define HWIO_GCC_USB4_1_DP_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                        0x2000
#define HWIO_GCC_USB4_1_DP_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                            13
#define HWIO_GCC_USB4_1_DP_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_USB4_1_DP_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                              0x1
#define HWIO_GCC_USB4_1_DP_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                       0x1000
#define HWIO_GCC_USB4_1_DP_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                           12
#define HWIO_GCC_USB4_1_DP_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_USB4_1_DP_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                             0x1
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_BMSK                                                                      0xf00
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_SHFT                                                                          8
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK0_FVAL                                                                 0x0
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK1_FVAL                                                                 0x1
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK2_FVAL                                                                 0x2
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK3_FVAL                                                                 0x3
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK4_FVAL                                                                 0x4
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK5_FVAL                                                                 0x5
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK6_FVAL                                                                 0x6
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK7_FVAL                                                                 0x7
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK8_FVAL                                                                 0x8
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK9_FVAL                                                                 0x9
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK10_FVAL                                                                0xa
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK11_FVAL                                                                0xb
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK12_FVAL                                                                0xc
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK13_FVAL                                                                0xd
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK14_FVAL                                                                0xe
#define HWIO_GCC_USB4_1_DP_CBCR_WAKEUP_CLOCK15_FVAL                                                                0xf
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_BMSK                                                                        0xf0
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_SHFT                                                                           4
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK0_FVAL                                                                  0x0
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK1_FVAL                                                                  0x1
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK2_FVAL                                                                  0x2
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK3_FVAL                                                                  0x3
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK4_FVAL                                                                  0x4
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK5_FVAL                                                                  0x5
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK6_FVAL                                                                  0x6
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK7_FVAL                                                                  0x7
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK8_FVAL                                                                  0x8
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK9_FVAL                                                                  0x9
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK10_FVAL                                                                 0xa
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK11_FVAL                                                                 0xb
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK12_FVAL                                                                 0xc
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK13_FVAL                                                                 0xd
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK14_FVAL                                                                 0xe
#define HWIO_GCC_USB4_1_DP_CBCR_SLEEP_CLOCK15_FVAL                                                                 0xf
#define HWIO_GCC_USB4_1_DP_CBCR_SW_ONLY_EN_BMSK                                                                    0x8
#define HWIO_GCC_USB4_1_DP_CBCR_SW_ONLY_EN_SHFT                                                                      3
#define HWIO_GCC_USB4_1_DP_CBCR_CLK_ARES_BMSK                                                                      0x4
#define HWIO_GCC_USB4_1_DP_CBCR_CLK_ARES_SHFT                                                                        2
#define HWIO_GCC_USB4_1_DP_CBCR_CLK_ARES_NO_RESET_FVAL                                                             0x0
#define HWIO_GCC_USB4_1_DP_CBCR_CLK_ARES_RESET_FVAL                                                                0x1
#define HWIO_GCC_USB4_1_DP_CBCR_CLK_ENABLE_BMSK                                                                    0x1
#define HWIO_GCC_USB4_1_DP_CBCR_CLK_ENABLE_SHFT                                                                      0
#define HWIO_GCC_USB4_1_DP_CBCR_CLK_ENABLE_DISABLE_FVAL                                                            0x0
#define HWIO_GCC_USB4_1_DP_CBCR_CLK_ENABLE_ENABLE_FVAL                                                             0x1

#define HWIO_GCC_USB4_1_DP_SREGR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0xb804c)
#define HWIO_GCC_USB4_1_DP_SREGR_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb804c)
#define HWIO_GCC_USB4_1_DP_SREGR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb804c)
#define HWIO_GCC_USB4_1_DP_SREGR_RMSK                                                                       0xfffffffe
#define HWIO_GCC_USB4_1_DP_SREGR_POR                                                                        0x00010000
#define HWIO_GCC_USB4_1_DP_SREGR_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB4_1_DP_SREGR_ATTR                                                                                    0x3
#define HWIO_GCC_USB4_1_DP_SREGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_DP_SREGR_ADDR)
#define HWIO_GCC_USB4_1_DP_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_DP_SREGR_ADDR, m)
#define HWIO_GCC_USB4_1_DP_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_DP_SREGR_ADDR,v)
#define HWIO_GCC_USB4_1_DP_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_DP_SREGR_ADDR,m,v,HWIO_GCC_USB4_1_DP_SREGR_IN)
#define HWIO_GCC_USB4_1_DP_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                             0xff000000
#define HWIO_GCC_USB4_1_DP_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                                     24
#define HWIO_GCC_USB4_1_DP_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                                0xff0000
#define HWIO_GCC_USB4_1_DP_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                      16
#define HWIO_GCC_USB4_1_DP_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                                   0x8000
#define HWIO_GCC_USB4_1_DP_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                       15
#define HWIO_GCC_USB4_1_DP_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                            0x0
#define HWIO_GCC_USB4_1_DP_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                               0x1
#define HWIO_GCC_USB4_1_DP_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                                    0x4000
#define HWIO_GCC_USB4_1_DP_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                        14
#define HWIO_GCC_USB4_1_DP_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                       0x0
#define HWIO_GCC_USB4_1_DP_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                                    0x1
#define HWIO_GCC_USB4_1_DP_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                                   0x2000
#define HWIO_GCC_USB4_1_DP_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                       13
#define HWIO_GCC_USB4_1_DP_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                          0x0
#define HWIO_GCC_USB4_1_DP_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                             0x1
#define HWIO_GCC_USB4_1_DP_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                               0x1000
#define HWIO_GCC_USB4_1_DP_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                                   12
#define HWIO_GCC_USB4_1_DP_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                         0x0
#define HWIO_GCC_USB4_1_DP_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                            0x1
#define HWIO_GCC_USB4_1_DP_SREGR_MEM_CORE_ON_ACK_BMSK                                                            0x800
#define HWIO_GCC_USB4_1_DP_SREGR_MEM_CORE_ON_ACK_SHFT                                                               11
#define HWIO_GCC_USB4_1_DP_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                          0x400
#define HWIO_GCC_USB4_1_DP_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                             10
#define HWIO_GCC_USB4_1_DP_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                                   0x300
#define HWIO_GCC_USB4_1_DP_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                       8
#define HWIO_GCC_USB4_1_DP_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                            0x0
#define HWIO_GCC_USB4_1_DP_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                            0x1
#define HWIO_GCC_USB4_1_DP_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                            0x2
#define HWIO_GCC_USB4_1_DP_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                            0x3
#define HWIO_GCC_USB4_1_DP_SREGR_MEM_CPH_ENABLE_BMSK                                                              0x80
#define HWIO_GCC_USB4_1_DP_SREGR_MEM_CPH_ENABLE_SHFT                                                                 7
#define HWIO_GCC_USB4_1_DP_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_USB4_1_DP_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                        0x1
#define HWIO_GCC_USB4_1_DP_SREGR_FORCE_CLK_ON_BMSK                                                                0x40
#define HWIO_GCC_USB4_1_DP_SREGR_FORCE_CLK_ON_SHFT                                                                   6
#define HWIO_GCC_USB4_1_DP_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                        0x0
#define HWIO_GCC_USB4_1_DP_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                                    0x1
#define HWIO_GCC_USB4_1_DP_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                          0x20
#define HWIO_GCC_USB4_1_DP_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                             5
#define HWIO_GCC_USB4_1_DP_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                                  0x0
#define HWIO_GCC_USB4_1_DP_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                             0x1
#define HWIO_GCC_USB4_1_DP_SREGR_SW_RST_SLP_STG_BMSK                                                              0x10
#define HWIO_GCC_USB4_1_DP_SREGR_SW_RST_SLP_STG_SHFT                                                                 4
#define HWIO_GCC_USB4_1_DP_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                                     0x0
#define HWIO_GCC_USB4_1_DP_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                        0x1
#define HWIO_GCC_USB4_1_DP_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                             0x8
#define HWIO_GCC_USB4_1_DP_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                               3
#define HWIO_GCC_USB4_1_DP_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                                  0x0
#define HWIO_GCC_USB4_1_DP_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                                     0x1
#define HWIO_GCC_USB4_1_DP_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                        0x4
#define HWIO_GCC_USB4_1_DP_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                          2
#define HWIO_GCC_USB4_1_DP_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL                    0x0
#define HWIO_GCC_USB4_1_DP_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB4_1_DP_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                            0x2
#define HWIO_GCC_USB4_1_DP_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                              1
#define HWIO_GCC_USB4_1_DP_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                      0x0
#define HWIO_GCC_USB4_1_DP_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                       0x1

#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE            + 0xb8050)
#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8050)
#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8050)
#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_RMSK                                                                      0x3
#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_POR                                                                0x00000000
#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_ATTR                                                                            0x3
#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_ADDR)
#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_IN)
#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_MUX_SEL_BMSK                                                              0x3
#define HWIO_GCC_USB4_1_PHY_DP_PCLK_MUXR_MUX_SEL_SHFT                                                                0

#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xb8054)
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8054)
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8054)
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_RMSK                                                                   0x80000013
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_POR                                                                    0x80000000
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_ATTR                                                                                0x3
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_TMU_CMD_RCGR_ADDR)
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_TMU_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_TMU_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_TMU_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB4_1_TMU_CMD_RCGR_IN)
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_ROOT_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_ROOT_OFF_SHFT                                                                  31
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                          0x10
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                             4
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_ROOT_EN_BMSK                                                                  0x2
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_ROOT_EN_SHFT                                                                    1
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                           0x1
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_UPDATE_BMSK                                                                   0x1
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_UPDATE_SHFT                                                                     0
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_UPDATE_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB4_1_TMU_CMD_RCGR_UPDATE_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xb8058)
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8058)
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8058)
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_RMSK                                                                     0x11071f
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_POR                                                                    0x00000000
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_ATTR                                                                                0x3
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_TMU_CFG_RCGR_ADDR)
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_TMU_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_TMU_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_TMU_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB4_1_TMU_CFG_RCGR_IN)
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                      0x100000
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                            20
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                                    0x1
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                      0x10000
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                           16
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                          0x0
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                         0x1
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_SEL_BMSK                                                                0x700
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_SEL_SHFT                                                                    8
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                             0x0
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                             0x1
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                             0x2
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                             0x3
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                             0x4
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                             0x5
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                             0x6
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                             0x7
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_BMSK                                                                 0x1f
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_SHFT                                                                    0
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                           0x0
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                             0x1
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                           0x2
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                             0x3
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                           0x4
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                             0x5
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                           0x6
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                             0x7
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                           0x8
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                             0x9
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                           0xa
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                             0xb
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                           0xc
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                             0xd
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                           0xe
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                             0xf
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                          0x10
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                            0x11
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                          0x12
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                           0x13
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                         0x14
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                           0x15
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                         0x16
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                           0x17
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                         0x18
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                           0x19
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                         0x1a
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                           0x1b
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                         0x1c
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                           0x1d
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                         0x1e
#define HWIO_GCC_USB4_1_TMU_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                           0x1f

#define HWIO_GCC_USB4_1_TMU_CBCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0xb806c)
#define HWIO_GCC_USB4_1_TMU_CBCR_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb806c)
#define HWIO_GCC_USB4_1_TMU_CBCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb806c)
#define HWIO_GCC_USB4_1_TMU_CBCR_RMSK                                                                       0x81e0000f
#define HWIO_GCC_USB4_1_TMU_CBCR_POR                                                                        0x80000000
#define HWIO_GCC_USB4_1_TMU_CBCR_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB4_1_TMU_CBCR_ATTR                                                                                    0x3
#define HWIO_GCC_USB4_1_TMU_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_TMU_CBCR_ADDR)
#define HWIO_GCC_USB4_1_TMU_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_TMU_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_TMU_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_TMU_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_TMU_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_TMU_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_TMU_CBCR_IN)
#define HWIO_GCC_USB4_1_TMU_CBCR_CLK_OFF_BMSK                                                               0x80000000
#define HWIO_GCC_USB4_1_TMU_CBCR_CLK_OFF_SHFT                                                                       31
#define HWIO_GCC_USB4_1_TMU_CBCR_IGNORE_ALL_ARES_BMSK                                                        0x1000000
#define HWIO_GCC_USB4_1_TMU_CBCR_IGNORE_ALL_ARES_SHFT                                                               24
#define HWIO_GCC_USB4_1_TMU_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                      0x800000
#define HWIO_GCC_USB4_1_TMU_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                            23
#define HWIO_GCC_USB4_1_TMU_CBCR_CLK_DIS_BMSK                                                                 0x400000
#define HWIO_GCC_USB4_1_TMU_CBCR_CLK_DIS_SHFT                                                                       22
#define HWIO_GCC_USB4_1_TMU_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                      0x200000
#define HWIO_GCC_USB4_1_TMU_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                            21
#define HWIO_GCC_USB4_1_TMU_CBCR_SW_ONLY_EN_BMSK                                                                   0x8
#define HWIO_GCC_USB4_1_TMU_CBCR_SW_ONLY_EN_SHFT                                                                     3
#define HWIO_GCC_USB4_1_TMU_CBCR_CLK_ARES_BMSK                                                                     0x4
#define HWIO_GCC_USB4_1_TMU_CBCR_CLK_ARES_SHFT                                                                       2
#define HWIO_GCC_USB4_1_TMU_CBCR_CLK_ARES_NO_RESET_FVAL                                                            0x0
#define HWIO_GCC_USB4_1_TMU_CBCR_CLK_ARES_RESET_FVAL                                                               0x1
#define HWIO_GCC_USB4_1_TMU_CBCR_HW_CTL_BMSK                                                                       0x2
#define HWIO_GCC_USB4_1_TMU_CBCR_HW_CTL_SHFT                                                                         1
#define HWIO_GCC_USB4_1_TMU_CBCR_HW_CTL_DISABLE_FVAL                                                               0x0
#define HWIO_GCC_USB4_1_TMU_CBCR_HW_CTL_ENABLE_FVAL                                                                0x1
#define HWIO_GCC_USB4_1_TMU_CBCR_CLK_ENABLE_BMSK                                                                   0x1
#define HWIO_GCC_USB4_1_TMU_CBCR_CLK_ENABLE_SHFT                                                                     0
#define HWIO_GCC_USB4_1_TMU_CBCR_CLK_ENABLE_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB4_1_TMU_CBCR_CLK_ENABLE_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0xb8070)
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8070)
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8070)
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_RMSK                                                                 0x80000013
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_POR                                                                  0x80000000
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_ATTR                                                                              0x3
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_ADDR)
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_IN)
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_ROOT_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_ROOT_OFF_SHFT                                                                31
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                        0x10
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                           4
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_ROOT_EN_BMSK                                                                0x2
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_ROOT_EN_SHFT                                                                  1
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                         0x1
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_UPDATE_BMSK                                                                 0x1
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_UPDATE_SHFT                                                                   0
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_UPDATE_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB4_1_SB_IF_CMD_RCGR_UPDATE_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0xb8074)
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8074)
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8074)
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_RMSK                                                                   0x11071f
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_POR                                                                  0x00000000
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_ATTR                                                                              0x3
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_ADDR)
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_IN)
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_HW_CLK_CONTROL_BMSK                                                    0x100000
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                          20
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                                  0x1
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_RCGLITE_DISABLE_BMSK                                                    0x10000
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                         16
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                        0x0
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                       0x1
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_SEL_BMSK                                                              0x700
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_SEL_SHFT                                                                  8
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                           0x0
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                           0x1
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                           0x2
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                           0x3
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                           0x4
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                           0x5
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                           0x6
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                           0x7
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_BMSK                                                               0x1f
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_SHFT                                                                  0
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                         0x0
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                           0x1
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                         0x2
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                           0x3
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                         0x4
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                           0x5
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                         0x6
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                           0x7
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                         0x8
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                           0x9
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                         0xa
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                           0xb
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                         0xc
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                           0xd
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                         0xe
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                           0xf
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                        0x10
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                          0x11
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                        0x12
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                         0x13
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                       0x14
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                         0x15
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                       0x16
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                         0x17
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                       0x18
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                         0x19
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                       0x1a
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                         0x1b
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                       0x1c
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                         0x1d
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                       0x1e
#define HWIO_GCC_USB4_1_SB_IF_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                         0x1f

#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0xb8088)
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8088)
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8088)
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_RMSK                                                              0x81e0000f
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_POR                                                               0x80000000
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_ATTR                                                                           0x3
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_ADDR)
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_IN)
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_CLK_OFF_SHFT                                                              31
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_IGNORE_ALL_ARES_BMSK                                               0x1000000
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_IGNORE_ALL_ARES_SHFT                                                      24
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                             0x800000
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                   23
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_CLK_DIS_BMSK                                                        0x400000
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_CLK_DIS_SHFT                                                              22
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                             0x200000
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                   21
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_SW_ONLY_EN_BMSK                                                          0x8
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_SW_ONLY_EN_SHFT                                                            3
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_CLK_ARES_SHFT                                                              2
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_CLK_ARES_NO_RESET_FVAL                                                   0x0
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_CLK_ARES_RESET_FVAL                                                      0x1
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_HW_CTL_BMSK                                                              0x2
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_HW_CTL_SHFT                                                                1
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_HW_CTL_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_HW_CTL_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_CLK_ENABLE_SHFT                                                            0
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_USB4_1_PHY_USB_PIPE_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xb808c)
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb808c)
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb808c)
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_RMSK                                                                   0x81f0000f
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_POR                                                                    0x80000008
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_ATTR                                                                                0x3
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_CFG_AHB_CBCR_ADDR)
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_CFG_AHB_CBCR_IN)
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_CLK_OFF_SHFT                                                                   31
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_IGNORE_ALL_ARES_BMSK                                                    0x1000000
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_IGNORE_ALL_ARES_SHFT                                                           24
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                  0x800000
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                        23
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_CLK_DIS_BMSK                                                             0x400000
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_CLK_DIS_SHFT                                                                   22
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                  0x200000
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                        21
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                 0x100000
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                       20
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_SW_ONLY_EN_BMSK                                                               0x8
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_SW_ONLY_EN_SHFT                                                                 3
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_CLK_ARES_SHFT                                                                   2
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_CLK_ARES_NO_RESET_FVAL                                                        0x0
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_CLK_ARES_RESET_FVAL                                                           0x1
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_HW_CTL_BMSK                                                                   0x2
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_HW_CTL_SHFT                                                                     1
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_HW_CTL_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_HW_CTL_ENABLE_FVAL                                                            0x1
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                                 0
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_USB4_1_CFG_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xb8090)
#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8090)
#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8090)
#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_RMSK                                                                          0x3
#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_POR                                                                    0x00000002
#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_ATTR                                                                                0x3
#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_RX0_MUXR_ADDR)
#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_RX0_MUXR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_RX0_MUXR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_RX0_MUXR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_RX0_MUXR_IN)
#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_MUX_SEL_BMSK                                                                  0x3
#define HWIO_GCC_USB4_1_PHY_RX0_MUXR_MUX_SEL_SHFT                                                                    0

#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xb8094)
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8094)
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8094)
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_RMSK                                                                   0x81e07ffd
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_POR                                                                    0x80000220
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_ATTR                                                                                0x3
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_RX0_CBCR_ADDR)
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_RX0_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_RX0_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_RX0_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_RX0_CBCR_IN)
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_CLK_OFF_SHFT                                                                   31
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_IGNORE_ALL_ARES_BMSK                                                    0x1000000
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_IGNORE_ALL_ARES_SHFT                                                           24
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                  0x800000
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                        23
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_CLK_DIS_BMSK                                                             0x400000
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_CLK_DIS_SHFT                                                                   22
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                  0x200000
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                        21
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_FORCE_MEM_CORE_ON_SHFT                                                         14
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                           0x1
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                       13
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                         0x1
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                      12
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                        0x1
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_SHFT                                                                     8
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK0_FVAL                                                            0x0
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK1_FVAL                                                            0x1
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK2_FVAL                                                            0x2
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK3_FVAL                                                            0x3
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK4_FVAL                                                            0x4
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK5_FVAL                                                            0x5
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK6_FVAL                                                            0x6
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK7_FVAL                                                            0x7
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK8_FVAL                                                            0x8
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK9_FVAL                                                            0x9
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK10_FVAL                                                           0xa
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK11_FVAL                                                           0xb
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK12_FVAL                                                           0xc
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK13_FVAL                                                           0xd
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK14_FVAL                                                           0xe
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_WAKEUP_CLOCK15_FVAL                                                           0xf
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_SHFT                                                                      4
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK0_FVAL                                                             0x0
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK1_FVAL                                                             0x1
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK2_FVAL                                                             0x2
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK3_FVAL                                                             0x3
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK4_FVAL                                                             0x4
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK5_FVAL                                                             0x5
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK6_FVAL                                                             0x6
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK7_FVAL                                                             0x7
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK8_FVAL                                                             0x8
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK9_FVAL                                                             0x9
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK10_FVAL                                                            0xa
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK11_FVAL                                                            0xb
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK12_FVAL                                                            0xc
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK13_FVAL                                                            0xd
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK14_FVAL                                                            0xe
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SLEEP_CLOCK15_FVAL                                                            0xf
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SW_ONLY_EN_BMSK                                                               0x8
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_SW_ONLY_EN_SHFT                                                                 3
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_CLK_ARES_SHFT                                                                   2
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_CLK_ARES_NO_RESET_FVAL                                                        0x0
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_CLK_ARES_RESET_FVAL                                                           0x1
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_CLK_ENABLE_SHFT                                                                 0
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_CLK_ENABLE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_USB4_1_PHY_RX0_CBCR_CLK_ENABLE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0xb8098)
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb8098)
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb8098)
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_RMSK                                                                  0xfffffffe
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_POR                                                                   0x00010000
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_ATTR                                                                               0x3
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_RX0_SREGR_ADDR)
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_RX0_SREGR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_RX0_SREGR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_RX0_SREGR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_RX0_SREGR_IN)
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                        0xff000000
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                                24
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                           0xff0000
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                 16
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                              0x8000
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                  15
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                       0x0
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                          0x1
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                               0x4000
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                   14
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                  0x0
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                               0x1
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                              0x2000
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                  13
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                     0x0
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                        0x1
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                          0x1000
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                              12
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                    0x0
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                       0x1
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_MEM_CORE_ON_ACK_BMSK                                                       0x800
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_MEM_CORE_ON_ACK_SHFT                                                          11
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                     0x400
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                        10
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                              0x300
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                  8
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                       0x0
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                       0x1
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                       0x2
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                       0x3
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_MEM_CPH_ENABLE_BMSK                                                         0x80
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_MEM_CPH_ENABLE_SHFT                                                            7
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_FORCE_CLK_ON_BMSK                                                           0x40
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_FORCE_CLK_ON_SHFT                                                              6
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                   0x0
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                               0x1
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                     0x20
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                        5
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                             0x0
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                        0x1
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_RST_SLP_STG_BMSK                                                         0x10
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_RST_SLP_STG_SHFT                                                            4
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                                0x0
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                   0x1
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                        0x8
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                          3
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                             0x0
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                                0x1
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                   0x4
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                     2
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL               0x0
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                       0x2
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                         1
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4_1_PHY_RX0_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                  0x1

#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xb809c)
#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb809c)
#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb809c)
#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_RMSK                                                                          0x3
#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_POR                                                                    0x00000002
#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_ATTR                                                                                0x3
#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_RX1_MUXR_ADDR)
#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_RX1_MUXR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_RX1_MUXR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_RX1_MUXR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_RX1_MUXR_IN)
#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_MUX_SEL_BMSK                                                                  0x3
#define HWIO_GCC_USB4_1_PHY_RX1_MUXR_MUX_SEL_SHFT                                                                    0

#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xb80a0)
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80a0)
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80a0)
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_RMSK                                                                   0x81e07ffd
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_POR                                                                    0x80000220
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_ATTR                                                                                0x3
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_RX1_CBCR_ADDR)
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_RX1_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_RX1_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_RX1_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_RX1_CBCR_IN)
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_CLK_OFF_SHFT                                                                   31
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_IGNORE_ALL_ARES_BMSK                                                    0x1000000
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_IGNORE_ALL_ARES_SHFT                                                           24
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                  0x800000
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                        23
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_CLK_DIS_BMSK                                                             0x400000
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_CLK_DIS_SHFT                                                                   22
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                  0x200000
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                        21
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_FORCE_MEM_CORE_ON_SHFT                                                         14
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                           0x1
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                       13
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                         0x1
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                      12
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                        0x1
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_SHFT                                                                     8
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK0_FVAL                                                            0x0
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK1_FVAL                                                            0x1
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK2_FVAL                                                            0x2
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK3_FVAL                                                            0x3
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK4_FVAL                                                            0x4
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK5_FVAL                                                            0x5
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK6_FVAL                                                            0x6
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK7_FVAL                                                            0x7
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK8_FVAL                                                            0x8
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK9_FVAL                                                            0x9
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK10_FVAL                                                           0xa
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK11_FVAL                                                           0xb
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK12_FVAL                                                           0xc
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK13_FVAL                                                           0xd
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK14_FVAL                                                           0xe
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_WAKEUP_CLOCK15_FVAL                                                           0xf
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_SHFT                                                                      4
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK0_FVAL                                                             0x0
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK1_FVAL                                                             0x1
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK2_FVAL                                                             0x2
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK3_FVAL                                                             0x3
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK4_FVAL                                                             0x4
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK5_FVAL                                                             0x5
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK6_FVAL                                                             0x6
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK7_FVAL                                                             0x7
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK8_FVAL                                                             0x8
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK9_FVAL                                                             0x9
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK10_FVAL                                                            0xa
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK11_FVAL                                                            0xb
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK12_FVAL                                                            0xc
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK13_FVAL                                                            0xd
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK14_FVAL                                                            0xe
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SLEEP_CLOCK15_FVAL                                                            0xf
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SW_ONLY_EN_BMSK                                                               0x8
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_SW_ONLY_EN_SHFT                                                                 3
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_CLK_ARES_SHFT                                                                   2
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_CLK_ARES_NO_RESET_FVAL                                                        0x0
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_CLK_ARES_RESET_FVAL                                                           0x1
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_CLK_ENABLE_SHFT                                                                 0
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_CLK_ENABLE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_USB4_1_PHY_RX1_CBCR_CLK_ENABLE_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0xb80a4)
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80a4)
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80a4)
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_RMSK                                                                  0xfffffffe
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_POR                                                                   0x00010000
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_ATTR                                                                               0x3
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_RX1_SREGR_ADDR)
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_RX1_SREGR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_RX1_SREGR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_RX1_SREGR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_RX1_SREGR_IN)
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_BMSK                                        0xff000000
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SREG_PSCBC_SPARE_CTRL_OUT_SHFT                                                24
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SREG_PSCBC_SPARE_CTRL_IN_BMSK                                           0xff0000
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SREG_PSCBC_SPARE_CTRL_IN_SHFT                                                 16
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_IGNORE_GDSC_PWR_DWN_CSR_BMSK                                              0x8000
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_IGNORE_GDSC_PWR_DWN_CSR_SHFT                                                  15
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_IGNORE_GDSC_PWR_DWN_CSR_NO_IGNORE_FVAL                                       0x0
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_IGNORE_GDSC_PWR_DWN_CSR_IGNORE_FVAL                                          0x1
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_PSCBC_SLP_STG_MODE_CSR_BMSK                                               0x4000
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_PSCBC_SLP_STG_MODE_CSR_SHFT                                                   14
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_PSCBC_SLP_STG_MODE_CSR_SREG_PSCBC_MODE_FVAL                                  0x0
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_PSCBC_SLP_STG_MODE_CSR_PSCBC_SLP_STG_MODE_FVAL                               0x1
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_MEM_CPH_RST_SW_OVERRIDE_BMSK                                              0x2000
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_MEM_CPH_RST_SW_OVERRIDE_SHFT                                                  13
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_MEM_CPH_RST_SW_OVERRIDE_NO_OVERRIDE_FVAL                                     0x0
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_MEM_CPH_RST_SW_OVERRIDE_OVERRIDE_FVAL                                        0x1
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_BMSK                                          0x1000
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_SHFT                                              12
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_NO_RESET_FVAL                                    0x0
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_SM_PSCBC_SEQ_IN_OVERRIDE_RESET_FVAL                                       0x1
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_MEM_CORE_ON_ACK_BMSK                                                       0x800
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_MEM_CORE_ON_ACK_SHFT                                                          11
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_MEM_PERIPH_ON_ACK_BMSK                                                     0x400
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_MEM_PERIPH_ON_ACK_SHFT                                                        10
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_BMSK                                              0x300
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_SHFT                                                  8
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_1_FVAL                                       0x0
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_2_FVAL                                       0x1
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_4_FVAL                                       0x2
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_DIV_RATIO_SLP_STG_CLK_DIV_BY_8_FVAL                                       0x3
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_MEM_CPH_ENABLE_BMSK                                                         0x80
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_MEM_CPH_ENABLE_SHFT                                                            7
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_MEM_CPH_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_MEM_CPH_ENABLE_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_FORCE_CLK_ON_BMSK                                                           0x40
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_FORCE_CLK_ON_SHFT                                                              6
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_FORCE_CLK_ON_NO_FORCE_FVAL                                                   0x0
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_FORCE_CLK_ON_FORCE_ENABLE_FVAL                                               0x1
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_RST_SEL_SLP_STG_BMSK                                                     0x20
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_RST_SEL_SLP_STG_SHFT                                                        5
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_HARDWARE_ARES_FVAL                             0x0
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_RST_SEL_SLP_STG_SELECT_THE_SW_RST_SLP_STG_BIT_FVAL                        0x1
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_RST_SLP_STG_BMSK                                                         0x10
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_RST_SLP_STG_SHFT                                                            4
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_RST_SLP_STG_DE_ASSERTION_OF_THE_RESET_FVAL                                0x0
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_RST_SLP_STG_ASSERTION_OF_THE_RESET_FVAL                                   0x1
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_CTRL_PWR_DOWN_BMSK                                                        0x8
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_CTRL_PWR_DOWN_SHFT                                                          3
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_CTRL_PWR_DOWN_NO_SW_CTRL_FVAL                                             0x0
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_CTRL_PWR_DOWN_SW_CTRL_FVAL                                                0x1
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_CLK_EN_SEL_SLP_STG_BMSK                                                   0x4
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_CLK_EN_SEL_SLP_STG_SHFT                                                     2
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_HW_FSM_FVAL               0x0
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_CLK_EN_SEL_SLP_STG_SLP_STG_CLK_GATE_CONTROLD_BY_SW_CLK_EN_SLP_STG_BIT_FVAL        0x1
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_CLK_EN_SLP_STG_BMSK                                                       0x2
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_CLK_EN_SLP_STG_SHFT                                                         1
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4_1_PHY_RX1_SREGR_SW_CLK_EN_SLP_STG_SLP_STG_CLOCK_ENABLE_FVAL                                  0x1

#define HWIO_GCC_USB4_1_AT_CBCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE            + 0xb80a8)
#define HWIO_GCC_USB4_1_AT_CBCR_PHYS                                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80a8)
#define HWIO_GCC_USB4_1_AT_CBCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80a8)
#define HWIO_GCC_USB4_1_AT_CBCR_RMSK                                                                        0x81f0000f
#define HWIO_GCC_USB4_1_AT_CBCR_POR                                                                         0x80000000
#define HWIO_GCC_USB4_1_AT_CBCR_POR_RMSK                                                                    0xffffffff
#define HWIO_GCC_USB4_1_AT_CBCR_ATTR                                                                                     0x3
#define HWIO_GCC_USB4_1_AT_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_AT_CBCR_ADDR)
#define HWIO_GCC_USB4_1_AT_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_AT_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_AT_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_AT_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_AT_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_AT_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_AT_CBCR_IN)
#define HWIO_GCC_USB4_1_AT_CBCR_CLK_OFF_BMSK                                                                0x80000000
#define HWIO_GCC_USB4_1_AT_CBCR_CLK_OFF_SHFT                                                                        31
#define HWIO_GCC_USB4_1_AT_CBCR_IGNORE_ALL_ARES_BMSK                                                         0x1000000
#define HWIO_GCC_USB4_1_AT_CBCR_IGNORE_ALL_ARES_SHFT                                                                24
#define HWIO_GCC_USB4_1_AT_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                       0x800000
#define HWIO_GCC_USB4_1_AT_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                             23
#define HWIO_GCC_USB4_1_AT_CBCR_CLK_DIS_BMSK                                                                  0x400000
#define HWIO_GCC_USB4_1_AT_CBCR_CLK_DIS_SHFT                                                                        22
#define HWIO_GCC_USB4_1_AT_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                       0x200000
#define HWIO_GCC_USB4_1_AT_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                             21
#define HWIO_GCC_USB4_1_AT_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                                      0x100000
#define HWIO_GCC_USB4_1_AT_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                            20
#define HWIO_GCC_USB4_1_AT_CBCR_SW_ONLY_EN_BMSK                                                                    0x8
#define HWIO_GCC_USB4_1_AT_CBCR_SW_ONLY_EN_SHFT                                                                      3
#define HWIO_GCC_USB4_1_AT_CBCR_CLK_ARES_BMSK                                                                      0x4
#define HWIO_GCC_USB4_1_AT_CBCR_CLK_ARES_SHFT                                                                        2
#define HWIO_GCC_USB4_1_AT_CBCR_CLK_ARES_NO_RESET_FVAL                                                             0x0
#define HWIO_GCC_USB4_1_AT_CBCR_CLK_ARES_RESET_FVAL                                                                0x1
#define HWIO_GCC_USB4_1_AT_CBCR_HW_CTL_BMSK                                                                        0x2
#define HWIO_GCC_USB4_1_AT_CBCR_HW_CTL_SHFT                                                                          1
#define HWIO_GCC_USB4_1_AT_CBCR_HW_CTL_DISABLE_FVAL                                                                0x0
#define HWIO_GCC_USB4_1_AT_CBCR_HW_CTL_ENABLE_FVAL                                                                 0x1
#define HWIO_GCC_USB4_1_AT_CBCR_CLK_ENABLE_BMSK                                                                    0x1
#define HWIO_GCC_USB4_1_AT_CBCR_CLK_ENABLE_SHFT                                                                      0
#define HWIO_GCC_USB4_1_AT_CBCR_CLK_ENABLE_DISABLE_FVAL                                                            0x0
#define HWIO_GCC_USB4_1_AT_CBCR_CLK_ENABLE_ENABLE_FVAL                                                             0x1

#define HWIO_GCC_USB4_1_APB_CBCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0xb80ac)
#define HWIO_GCC_USB4_1_APB_CBCR_PHYS                                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80ac)
#define HWIO_GCC_USB4_1_APB_CBCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80ac)
#define HWIO_GCC_USB4_1_APB_CBCR_RMSK                                                                       0x81e0000f
#define HWIO_GCC_USB4_1_APB_CBCR_POR                                                                        0x80000000
#define HWIO_GCC_USB4_1_APB_CBCR_POR_RMSK                                                                   0xffffffff
#define HWIO_GCC_USB4_1_APB_CBCR_ATTR                                                                                    0x3
#define HWIO_GCC_USB4_1_APB_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_APB_CBCR_ADDR)
#define HWIO_GCC_USB4_1_APB_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_APB_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_APB_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_APB_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_APB_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_APB_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_APB_CBCR_IN)
#define HWIO_GCC_USB4_1_APB_CBCR_CLK_OFF_BMSK                                                               0x80000000
#define HWIO_GCC_USB4_1_APB_CBCR_CLK_OFF_SHFT                                                                       31
#define HWIO_GCC_USB4_1_APB_CBCR_IGNORE_ALL_ARES_BMSK                                                        0x1000000
#define HWIO_GCC_USB4_1_APB_CBCR_IGNORE_ALL_ARES_SHFT                                                               24
#define HWIO_GCC_USB4_1_APB_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                      0x800000
#define HWIO_GCC_USB4_1_APB_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                            23
#define HWIO_GCC_USB4_1_APB_CBCR_CLK_DIS_BMSK                                                                 0x400000
#define HWIO_GCC_USB4_1_APB_CBCR_CLK_DIS_SHFT                                                                       22
#define HWIO_GCC_USB4_1_APB_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                      0x200000
#define HWIO_GCC_USB4_1_APB_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                            21
#define HWIO_GCC_USB4_1_APB_CBCR_SW_ONLY_EN_BMSK                                                                   0x8
#define HWIO_GCC_USB4_1_APB_CBCR_SW_ONLY_EN_SHFT                                                                     3
#define HWIO_GCC_USB4_1_APB_CBCR_CLK_ARES_BMSK                                                                     0x4
#define HWIO_GCC_USB4_1_APB_CBCR_CLK_ARES_SHFT                                                                       2
#define HWIO_GCC_USB4_1_APB_CBCR_CLK_ARES_NO_RESET_FVAL                                                            0x0
#define HWIO_GCC_USB4_1_APB_CBCR_CLK_ARES_RESET_FVAL                                                               0x1
#define HWIO_GCC_USB4_1_APB_CBCR_HW_CTL_BMSK                                                                       0x2
#define HWIO_GCC_USB4_1_APB_CBCR_HW_CTL_SHFT                                                                         1
#define HWIO_GCC_USB4_1_APB_CBCR_HW_CTL_DISABLE_FVAL                                                               0x0
#define HWIO_GCC_USB4_1_APB_CBCR_HW_CTL_ENABLE_FVAL                                                                0x1
#define HWIO_GCC_USB4_1_APB_CBCR_CLK_ENABLE_BMSK                                                                   0x1
#define HWIO_GCC_USB4_1_APB_CBCR_CLK_ENABLE_SHFT                                                                     0
#define HWIO_GCC_USB4_1_APB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                           0x0
#define HWIO_GCC_USB4_1_APB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                            0x1

#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xb80b0)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80b0)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80b0)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_RMSK                                                                  0x3
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_POR                                                            0x00000000
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_ATTR                                                                        0x3
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_ADDR)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_IN)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_MUX_SEL_BMSK                                                          0x3
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_MUXR_MUX_SEL_SHFT                                                            0

#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xb80b4)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80b4)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80b4)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_RMSK                                                           0x81e0000d
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_POR                                                            0x80000000
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_ATTR                                                                        0x3
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_ADDR)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_IN)
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_CLK_OFF_SHFT                                                           31
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_IGNORE_ALL_ARES_BMSK                                            0x1000000
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_IGNORE_ALL_ARES_SHFT                                                   24
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                          0x800000
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                23
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_CLK_DIS_BMSK                                                     0x400000
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_CLK_DIS_SHFT                                                           22
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                          0x200000
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                21
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_SW_ONLY_EN_BMSK                                                       0x8
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_SW_ONLY_EN_SHFT                                                         3
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_CLK_ARES_SHFT                                                           2
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_CLK_ARES_NO_RESET_FVAL                                                0x0
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_CLK_ARES_RESET_FVAL                                                   0x1
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_CLK_ENABLE_SHFT                                                         0
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_CLK_ENABLE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_USB4_1_PHY_P2RR2P_PIPE_CBCR_CLK_ENABLE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_USB4_1_MBIST_MUXR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE            + 0xb80b8)
#define HWIO_GCC_USB4_1_MBIST_MUXR_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80b8)
#define HWIO_GCC_USB4_1_MBIST_MUXR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80b8)
#define HWIO_GCC_USB4_1_MBIST_MUXR_RMSK                                                                            0x1
#define HWIO_GCC_USB4_1_MBIST_MUXR_POR                                                                      0x00000000
#define HWIO_GCC_USB4_1_MBIST_MUXR_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_USB4_1_MBIST_MUXR_ATTR                                                                                  0x3
#define HWIO_GCC_USB4_1_MBIST_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_1_MBIST_MUXR_ADDR)
#define HWIO_GCC_USB4_1_MBIST_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_MBIST_MUXR_ADDR, m)
#define HWIO_GCC_USB4_1_MBIST_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_MBIST_MUXR_ADDR,v)
#define HWIO_GCC_USB4_1_MBIST_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_MBIST_MUXR_ADDR,m,v,HWIO_GCC_USB4_1_MBIST_MUXR_IN)
#define HWIO_GCC_USB4_1_MBIST_MUXR_MUX_SEL_BMSK                                                                    0x1
#define HWIO_GCC_USB4_1_MBIST_MUXR_MUX_SEL_SHFT                                                                      0

#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0xb80bc)
#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80bc)
#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80bc)
#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_RMSK                                                                0x1
#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_POR                                                          0x00000000
#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_ATTR                                                                      0x3
#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_ADDR)
#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_ADDR, m)
#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_ADDR,v)
#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_ADDR,m,v,HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_IN)
#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_MUX_SEL_BMSK                                                        0x1
#define HWIO_GCC_USB4_1_MBIST_PLL_TEST_SE_MUXR_MUX_SEL_SHFT                                                          0

#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE            + 0xb80c0)
#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80c0)
#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80c0)
#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_RMSK                                                                     0x3
#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_POR                                                               0x00000000
#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_ATTR                                                                           0x3
#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_ADDR)
#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_IN)
#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_MUX_SEL_BMSK                                                             0x3
#define HWIO_GCC_USB4_1_PHY_SYS_PIPE_MUXR_MUX_SEL_SHFT                                                               0

#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0xb80c4)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80c4)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80c4)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_POR                                                          0x80000000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_ATTR                                                                      0x3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_ADDR)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_IN)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_ROOT_OFF_SHFT                                                        31
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   4
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_ROOT_EN_SHFT                                                          1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_UPDATE_SHFT                                                           0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_UPDATE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CMD_RCGR_UPDATE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE            + 0xb80c8)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80c8)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80c8)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_RMSK                                                           0x11071f
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_POR                                                          0x00100000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_ATTR                                                                      0x3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_ADDR)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_IN)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_HW_CLK_CONTROL_BMSK                                            0x100000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                  20
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                         0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                          0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_RCGLITE_DISABLE_BMSK                                            0x10000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                 16
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                               0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SHFT                                                          8
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                   0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                   0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                   0x2
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                   0x3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                   0x4
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                   0x5
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                   0x6
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                   0x7
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_SHFT                                                          0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                 0x0
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                   0x1
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                 0x2
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                   0x3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                 0x4
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                   0x5
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                 0x6
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                   0x7
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                 0x8
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                   0x9
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                 0xa
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                   0xb
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                 0xc
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                   0xd
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                 0xe
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                   0xf
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                0x10
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                  0x11
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                0x12
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                 0x13
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                               0x14
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                 0x15
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                               0x16
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                 0x17
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                               0x18
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                 0x19
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                               0x1a
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                 0x1b
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                               0x1c
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                 0x1d
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                               0x1e
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                 0x1f

#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0xb80dc)
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80dc)
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80dc)
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_RMSK                                                                    0x3
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_POR                                                              0x00000002
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_ATTR                                                                          0x3
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_ADDR)
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_IN)
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_CLKON_DIS_BMSK                                                          0x2
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_CLKON_DIS_SHFT                                                            1
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_MUX_SEL_BMSK                                                            0x1
#define HWIO_GCC_USB4_1_PHY_PCIEPIPE_GMUXR_MUX_SEL_SHFT                                                              0

#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE            + 0xb80e0)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80e0)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80e0)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_RMSK                                                                    0x3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_POR                                                              0x00000000
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_ATTR                                                                          0x3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_ADDR)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_IN)
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_MUX_SEL_BMSK                                                            0x3
#define HWIO_GCC_USB4_1_PHY_PCIE_PIPE_MUXR_MUX_SEL_SHFT                                                              0

#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE            + 0xb80e4)
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80e4)
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80e4)
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_RMSK                                                                 0x81e0000f
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_POR                                                                  0x80000000
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_ATTR                                                                              0x3
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_CLK_OFF_SHFT                                                                 31
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                                  0x1000000
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                         24
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                                0x800000
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                      23
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_CLK_DIS_BMSK                                                           0x400000
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_CLK_DIS_SHFT                                                                 22
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                                0x200000
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                      21
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_SW_ONLY_EN_BMSK                                                             0x8
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_SW_ONLY_EN_SHFT                                                               3
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_CLK_ARES_BMSK                                                               0x4
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_CLK_ARES_SHFT                                                                 2
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                      0x0
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_CLK_ARES_RESET_FVAL                                                         0x1
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_HW_CTL_BMSK                                                                 0x2
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_HW_CTL_SHFT                                                                   1
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                          0x1
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_CLK_ENABLE_SHFT                                                               0
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_AGGRE_USB4_1_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_USB4CIO_1_MISC_RESET_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0xb80f8)
#define HWIO_GCC_USB4CIO_1_MISC_RESET_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb80f8)
#define HWIO_GCC_USB4CIO_1_MISC_RESET_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb80f8)
#define HWIO_GCC_USB4CIO_1_MISC_RESET_RMSK                                                                       0x3ff
#define HWIO_GCC_USB4CIO_1_MISC_RESET_POR                                                                   0x00000000
#define HWIO_GCC_USB4CIO_1_MISC_RESET_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB4CIO_1_MISC_RESET_ATTR                                                                               0x3
#define HWIO_GCC_USB4CIO_1_MISC_RESET_IN                    \
                in_dword(HWIO_GCC_USB4CIO_1_MISC_RESET_ADDR)
#define HWIO_GCC_USB4CIO_1_MISC_RESET_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4CIO_1_MISC_RESET_ADDR, m)
#define HWIO_GCC_USB4CIO_1_MISC_RESET_OUT(v)            \
                out_dword(HWIO_GCC_USB4CIO_1_MISC_RESET_ADDR,v)
#define HWIO_GCC_USB4CIO_1_MISC_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4CIO_1_MISC_RESET_ADDR,m,v,HWIO_GCC_USB4CIO_1_MISC_RESET_IN)
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_DP_MAX_PCLK_BCR_BLK_ARES_BMSK                                    0x200
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_DP_MAX_PCLK_BCR_BLK_ARES_SHFT                                        9
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_DP_MAX_PCLK_BCR_BLK_ARES_DISABLE_FVAL                              0x0
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_DP_MAX_PCLK_BCR_BLK_ARES_ENABLE_FVAL                               0x1
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_AHB_BCR_BLK_ARES_BMSK                                            0x100
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_AHB_BCR_BLK_ARES_SHFT                                                8
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_AHB_BCR_BLK_ARES_DISABLE_FVAL                                      0x0
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_AHB_BCR_BLK_ARES_ENABLE_FVAL                                       0x1
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_HIA_MSTR_BCR_BLK_ARES_BMSK                                        0x80
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_HIA_MSTR_BCR_BLK_ARES_SHFT                                           7
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_HIA_MSTR_BCR_BLK_ARES_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_HIA_MSTR_BCR_BLK_ARES_ENABLE_FVAL                                  0x1
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_SB_IF_BCR_BLK_ARES_BMSK                                           0x40
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_SB_IF_BCR_BLK_ARES_SHFT                                              6
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_SB_IF_BCR_BLK_ARES_DISABLE_FVAL                                    0x0
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_SB_IF_BCR_BLK_ARES_ENABLE_FVAL                                     0x1
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_TMU_BCR_BLK_ARES_BMSK                                             0x20
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_TMU_BCR_BLK_ARES_SHFT                                                5
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_TMU_BCR_BLK_ARES_DISABLE_FVAL                                      0x0
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_TMU_BCR_BLK_ARES_ENABLE_FVAL                                       0x1
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_PCIE_PIPE_BCR_BLK_ARES_BMSK                                       0x10
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_PCIE_PIPE_BCR_BLK_ARES_SHFT                                          4
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_PCIE_PIPE_BCR_BLK_ARES_DISABLE_FVAL                                0x0
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_PCIE_PIPE_BCR_BLK_ARES_ENABLE_FVAL                                 0x1
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_USB_PIPE_BCR_BLK_ARES_BMSK                                         0x8
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_USB_PIPE_BCR_BLK_ARES_SHFT                                           3
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_USB_PIPE_BCR_BLK_ARES_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_USB_PIPE_BCR_BLK_ARES_ENABLE_FVAL                                  0x1
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_RX_CLK_1_BCR_BLK_ARES_BMSK                                         0x4
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_RX_CLK_1_BCR_BLK_ARES_SHFT                                           2
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_RX_CLK_1_BCR_BLK_ARES_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_RX_CLK_1_BCR_BLK_ARES_ENABLE_FVAL                                  0x1
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_RX_CLK_0_BCR_BLK_ARES_BMSK                                         0x2
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_RX_CLK_0_BCR_BLK_ARES_SHFT                                           1
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_RX_CLK_0_BCR_BLK_ARES_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_RX_CLK_0_BCR_BLK_ARES_ENABLE_FVAL                                  0x1
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_USB4_SYS_BCR_BLK_ARES_BMSK                                         0x1
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_USB4_SYS_BCR_BLK_ARES_SHFT                                           0
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_USB4_SYS_BCR_BLK_ARES_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB4CIO_1_MISC_RESET_USB4CIO_1_USB4_SYS_BCR_BLK_ARES_ENABLE_FVAL                                  0x1

#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE            + 0xb9018)
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb9018)
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb9018)
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_RMSK                                                                          0x1
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_POR                                                                    0x00000000
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_ATTR                                                                                0x3
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_PHY_PRIM_BCR_ADDR)
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB4_1_PHY_PRIM_BCR_IN)
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_BLK_ARES_SHFT                                                                   0
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_BLK_ARES_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_USB4_1_PHY_PRIM_BCR_BLK_ARES_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0xb901c)
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb901c)
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb901c)
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_RMSK                                                                       0x1
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_POR                                                                 0x00000000
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_ATTR                                                                             0x3
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_IN                    \
                in_dword(HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_ADDR)
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_IN)
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_BLK_ARES_SHFT                                                                0
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_BLK_ARES_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB4PHY_1_PHY_PRIM_BCR_BLK_ARES_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE            + 0xb9020)
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb9020)
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb9020)
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_RMSK                                                                       0x1
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_POR                                                                 0x00000001
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_ATTR                                                                             0x3
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_ADDR)
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_IN)
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_BLK_ARES_SHFT                                                                0
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_BLK_ARES_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB4_1_DP_PHY_PRIM_BCR_BLK_ARES_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE            + 0xb9024)
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xb9024)
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xb9024)
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_RMSK                                                                         0x1
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_POR                                                                   0x00000000
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_ATTR                                                                               0x3
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_IN                    \
                in_dword(HWIO_GCC_USB4_1_DPPHY_AUX_BCR_ADDR)
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_INM(m)            \
                in_dword_masked(HWIO_GCC_USB4_1_DPPHY_AUX_BCR_ADDR, m)
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_OUT(v)            \
                out_dword(HWIO_GCC_USB4_1_DPPHY_AUX_BCR_ADDR,v)
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_USB4_1_DPPHY_AUX_BCR_ADDR,m,v,HWIO_GCC_USB4_1_DPPHY_AUX_BCR_IN)
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_BLK_ARES_SHFT                                                                  0
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_USB4_1_DPPHY_AUX_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xbf13c)
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf13c)
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf13c)
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_RMSK                                                      0x81f0000e
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_POR                                                       0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_CLK_OFF_SHFT                                                      31
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                       0x1000000
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                              24
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                     0x800000
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                           23
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_CLK_DIS_BMSK                                                0x400000
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_CLK_DIS_SHFT                                                      22
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                     0x200000
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                           21
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                    0x100000
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                          20
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_SW_ONLY_EN_BMSK                                                  0x8
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_SW_ONLY_EN_SHFT                                                    3
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_CLK_ARES_SHFT                                                      2
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                           0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_CLK_ARES_RESET_FVAL                                              0x1
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_HW_CTL_BMSK                                                      0x2
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_HW_CTL_SHFT                                                        1
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_HW_CTL_DISABLE_FVAL                                              0x0
#define HWIO_GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CBCR_HW_CTL_ENABLE_FVAL                                               0x1

#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xbf140)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf140)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf140)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_RMSK                                                            0x81f0000e
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_POR                                                             0x80000000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_ATTR                                                                         0x3
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_ADDR)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_CLK_OFF_SHFT                                                            31
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_IGNORE_ALL_ARES_BMSK                                             0x1000000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_IGNORE_ALL_ARES_SHFT                                                    24
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_IGNORE_ALL_CLK_DIS_BMSK                                           0x800000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_IGNORE_ALL_CLK_DIS_SHFT                                                 23
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_CLK_DIS_BMSK                                                      0x400000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_CLK_DIS_SHFT                                                            22
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_IGNORE_PMU_CLK_DIS_BMSK                                           0x200000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_IGNORE_PMU_CLK_DIS_SHFT                                                 21
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_IGNORE_RPMH_CLK_DIS_BMSK                                          0x100000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_IGNORE_RPMH_CLK_DIS_SHFT                                                20
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_SW_ONLY_EN_BMSK                                                        0x8
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_SW_ONLY_EN_SHFT                                                          3
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_CLK_ARES_SHFT                                                            2
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_CLK_ARES_NO_RESET_FVAL                                                 0x0
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_CLK_ARES_RESET_FVAL                                                    0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_HW_CTL_SHFT                                                              1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_HW_CTL_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_NOC_EAST_SF_AXI_CBCR_HW_CTL_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xbf144)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf144)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf144)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_POR                                                             0x80000000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ATTR                                                                         0x3
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ROOT_OFF_SHFT                                                           31
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      4
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ROOT_EN_SHFT                                                             1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                    0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_UPDATE_SHFT                                                              0
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_UPDATE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CMD_RCGR_UPDATE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE            + 0xbf148)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf148)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf148)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_RMSK                                                              0x11071f
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_POR                                                             0x00100000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_ATTR                                                                         0x3
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_ADDR)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_IN)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_HW_CLK_CONTROL_BMSK                                               0x100000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_HW_CLK_CONTROL_SHFT                                                     20
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_HW_CLK_CONTROL_DISABLE_FVAL                                            0x0
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_HW_CLK_CONTROL_ENABLE_FVAL                                             0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_RCGLITE_DISABLE_BMSK                                               0x10000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_RCGLITE_DISABLE_SHFT                                                    16
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_ENABLED_FVAL                                   0x0
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_RCGLITE_DISABLE_RCGLITE_DISABLED_FVAL                                  0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_SEL_SHFT                                                             8
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                      0x0
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                      0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                      0x2
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                      0x3
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                      0x4
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                      0x5
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                      0x6
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                      0x7
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_SHFT                                                             0
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                    0x0
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                      0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                    0x2
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                      0x3
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                    0x4
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                      0x5
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                    0x6
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                      0x7
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                    0x8
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                      0x9
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                    0xa
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                      0xb
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                    0xc
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                      0xd
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                    0xe
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                      0xf
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                   0x10
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                     0x11
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                   0x12
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                    0x13
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                  0x14
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                    0x15
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                  0x16
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                    0x17
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                  0x18
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                    0x19
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                  0x1a
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                    0x1b
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                  0x1c
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                    0x1d
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                  0x1e
#define HWIO_GCC_AGGRE_NOC_EAST_SF_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                    0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xbf160)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf160)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf160)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_POR                                            0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_ATTR                                                        0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_SEL_SHFT                                            8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_SEL_SRC0_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_SEL_SRC1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_SEL_SRC2_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_SEL_SRC3_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_SEL_SRC4_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_SEL_SRC5_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_SEL_SRC6_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_SEL_SRC7_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_SHFT                                            0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_BYPASS_FVAL                                   0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV1_5_FVAL                                   0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV2_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV2_5_FVAL                                   0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV3_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV3_5_FVAL                                   0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV4_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV4_5_FVAL                                   0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV5_FVAL                                     0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV5_5_FVAL                                   0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV6_FVAL                                     0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV6_5_FVAL                                   0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV7_FVAL                                     0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV7_5_FVAL                                   0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV8_FVAL                                     0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV8_5_FVAL                                  0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV9_FVAL                                    0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV9_5_FVAL                                  0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV10_FVAL                                   0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV10_5_FVAL                                 0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV11_FVAL                                   0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV11_5_FVAL                                 0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV12_FVAL                                   0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV12_5_FVAL                                 0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV13_FVAL                                   0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV13_5_FVAL                                 0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV14_FVAL                                   0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV14_5_FVAL                                 0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV15_FVAL                                   0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV15_5_FVAL                                 0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF0_DFSR_SRC_DIV_DIV16_FVAL                                   0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xbf164)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf164)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf164)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_POR                                            0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_ATTR                                                        0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_SEL_SHFT                                            8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_SEL_SRC0_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_SEL_SRC1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_SEL_SRC2_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_SEL_SRC3_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_SEL_SRC4_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_SEL_SRC5_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_SEL_SRC6_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_SEL_SRC7_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_SHFT                                            0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_BYPASS_FVAL                                   0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV1_5_FVAL                                   0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV2_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV2_5_FVAL                                   0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV3_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV3_5_FVAL                                   0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV4_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV4_5_FVAL                                   0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV5_FVAL                                     0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV5_5_FVAL                                   0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV6_FVAL                                     0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV6_5_FVAL                                   0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV7_FVAL                                     0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV7_5_FVAL                                   0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV8_FVAL                                     0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV8_5_FVAL                                  0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV9_FVAL                                    0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV9_5_FVAL                                  0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV10_FVAL                                   0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV10_5_FVAL                                 0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV11_FVAL                                   0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV11_5_FVAL                                 0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV12_FVAL                                   0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV12_5_FVAL                                 0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV13_FVAL                                   0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV13_5_FVAL                                 0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV14_FVAL                                   0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV14_5_FVAL                                 0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV15_FVAL                                   0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV15_5_FVAL                                 0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF1_DFSR_SRC_DIV_DIV16_FVAL                                   0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xbf168)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf168)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf168)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_POR                                            0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_ATTR                                                        0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_SEL_SHFT                                            8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_SEL_SRC0_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_SEL_SRC1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_SEL_SRC2_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_SEL_SRC3_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_SEL_SRC4_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_SEL_SRC5_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_SEL_SRC6_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_SEL_SRC7_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_SHFT                                            0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_BYPASS_FVAL                                   0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV1_5_FVAL                                   0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV2_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV2_5_FVAL                                   0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV3_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV3_5_FVAL                                   0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV4_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV4_5_FVAL                                   0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV5_FVAL                                     0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV5_5_FVAL                                   0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV6_FVAL                                     0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV6_5_FVAL                                   0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV7_FVAL                                     0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV7_5_FVAL                                   0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV8_FVAL                                     0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV8_5_FVAL                                  0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV9_FVAL                                    0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV9_5_FVAL                                  0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV10_FVAL                                   0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV10_5_FVAL                                 0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV11_FVAL                                   0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV11_5_FVAL                                 0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV12_FVAL                                   0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV12_5_FVAL                                 0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV13_FVAL                                   0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV13_5_FVAL                                 0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV14_FVAL                                   0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV14_5_FVAL                                 0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV15_FVAL                                   0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV15_5_FVAL                                 0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF2_DFSR_SRC_DIV_DIV16_FVAL                                   0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xbf16c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf16c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf16c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_POR                                            0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_ATTR                                                        0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_SEL_SHFT                                            8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_SEL_SRC0_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_SEL_SRC1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_SEL_SRC2_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_SEL_SRC3_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_SEL_SRC4_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_SEL_SRC5_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_SEL_SRC6_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_SEL_SRC7_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_SHFT                                            0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_BYPASS_FVAL                                   0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV1_5_FVAL                                   0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV2_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV2_5_FVAL                                   0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV3_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV3_5_FVAL                                   0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV4_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV4_5_FVAL                                   0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV5_FVAL                                     0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV5_5_FVAL                                   0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV6_FVAL                                     0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV6_5_FVAL                                   0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV7_FVAL                                     0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV7_5_FVAL                                   0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV8_FVAL                                     0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV8_5_FVAL                                  0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV9_FVAL                                    0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV9_5_FVAL                                  0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV10_FVAL                                   0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV10_5_FVAL                                 0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV11_FVAL                                   0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV11_5_FVAL                                 0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV12_FVAL                                   0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV12_5_FVAL                                 0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV13_FVAL                                   0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV13_5_FVAL                                 0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV14_FVAL                                   0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV14_5_FVAL                                 0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV15_FVAL                                   0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV15_5_FVAL                                 0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF3_DFSR_SRC_DIV_DIV16_FVAL                                   0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xbf170)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf170)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf170)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_POR                                            0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_ATTR                                                        0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_SEL_SHFT                                            8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_SEL_SRC0_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_SEL_SRC1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_SEL_SRC2_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_SEL_SRC3_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_SEL_SRC4_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_SEL_SRC5_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_SEL_SRC6_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_SEL_SRC7_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_SHFT                                            0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_BYPASS_FVAL                                   0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV1_5_FVAL                                   0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV2_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV2_5_FVAL                                   0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV3_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV3_5_FVAL                                   0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV4_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV4_5_FVAL                                   0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV5_FVAL                                     0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV5_5_FVAL                                   0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV6_FVAL                                     0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV6_5_FVAL                                   0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV7_FVAL                                     0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV7_5_FVAL                                   0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV8_FVAL                                     0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV8_5_FVAL                                  0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV9_FVAL                                    0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV9_5_FVAL                                  0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV10_FVAL                                   0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV10_5_FVAL                                 0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV11_FVAL                                   0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV11_5_FVAL                                 0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV12_FVAL                                   0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV12_5_FVAL                                 0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV13_FVAL                                   0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV13_5_FVAL                                 0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV14_FVAL                                   0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV14_5_FVAL                                 0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV15_FVAL                                   0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV15_5_FVAL                                 0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF4_DFSR_SRC_DIV_DIV16_FVAL                                   0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xbf174)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf174)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf174)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_POR                                            0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_ATTR                                                        0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_SEL_SHFT                                            8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_SEL_SRC0_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_SEL_SRC1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_SEL_SRC2_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_SEL_SRC3_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_SEL_SRC4_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_SEL_SRC5_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_SEL_SRC6_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_SEL_SRC7_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_SHFT                                            0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_BYPASS_FVAL                                   0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV1_5_FVAL                                   0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV2_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV2_5_FVAL                                   0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV3_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV3_5_FVAL                                   0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV4_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV4_5_FVAL                                   0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV5_FVAL                                     0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV5_5_FVAL                                   0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV6_FVAL                                     0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV6_5_FVAL                                   0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV7_FVAL                                     0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV7_5_FVAL                                   0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV8_FVAL                                     0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV8_5_FVAL                                  0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV9_FVAL                                    0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV9_5_FVAL                                  0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV10_FVAL                                   0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV10_5_FVAL                                 0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV11_FVAL                                   0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV11_5_FVAL                                 0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV12_FVAL                                   0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV12_5_FVAL                                 0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV13_FVAL                                   0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV13_5_FVAL                                 0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV14_FVAL                                   0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV14_5_FVAL                                 0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV15_FVAL                                   0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV15_5_FVAL                                 0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF5_DFSR_SRC_DIV_DIV16_FVAL                                   0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xbf178)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf178)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf178)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_POR                                            0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_ATTR                                                        0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_SEL_SHFT                                            8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_SEL_SRC0_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_SEL_SRC1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_SEL_SRC2_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_SEL_SRC3_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_SEL_SRC4_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_SEL_SRC5_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_SEL_SRC6_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_SEL_SRC7_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_SHFT                                            0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_BYPASS_FVAL                                   0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV1_5_FVAL                                   0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV2_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV2_5_FVAL                                   0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV3_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV3_5_FVAL                                   0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV4_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV4_5_FVAL                                   0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV5_FVAL                                     0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV5_5_FVAL                                   0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV6_FVAL                                     0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV6_5_FVAL                                   0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV7_FVAL                                     0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV7_5_FVAL                                   0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV8_FVAL                                     0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV8_5_FVAL                                  0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV9_FVAL                                    0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV9_5_FVAL                                  0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV10_FVAL                                   0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV10_5_FVAL                                 0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV11_FVAL                                   0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV11_5_FVAL                                 0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV12_FVAL                                   0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV12_5_FVAL                                 0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV13_FVAL                                   0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV13_5_FVAL                                 0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV14_FVAL                                   0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV14_5_FVAL                                 0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV15_FVAL                                   0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV15_5_FVAL                                 0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF6_DFSR_SRC_DIV_DIV16_FVAL                                   0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xbf17c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf17c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf17c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_POR                                            0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_ATTR                                                        0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_SEL_SHFT                                            8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_SEL_SRC0_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_SEL_SRC1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_SEL_SRC2_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_SEL_SRC3_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_SEL_SRC4_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_SEL_SRC5_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_SEL_SRC6_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_SEL_SRC7_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_SHFT                                            0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_BYPASS_FVAL                                   0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV1_5_FVAL                                   0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV2_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV2_5_FVAL                                   0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV3_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV3_5_FVAL                                   0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV4_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV4_5_FVAL                                   0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV5_FVAL                                     0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV5_5_FVAL                                   0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV6_FVAL                                     0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV6_5_FVAL                                   0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV7_FVAL                                     0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV7_5_FVAL                                   0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV8_FVAL                                     0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV8_5_FVAL                                  0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV9_FVAL                                    0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV9_5_FVAL                                  0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV10_FVAL                                   0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV10_5_FVAL                                 0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV11_FVAL                                   0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV11_5_FVAL                                 0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV12_FVAL                                   0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV12_5_FVAL                                 0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV13_FVAL                                   0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV13_5_FVAL                                 0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV14_FVAL                                   0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV14_5_FVAL                                 0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV15_FVAL                                   0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV15_5_FVAL                                 0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF7_DFSR_SRC_DIV_DIV16_FVAL                                   0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xbf180)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf180)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf180)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_POR                                            0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_ATTR                                                        0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_SEL_SHFT                                            8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_SEL_SRC0_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_SEL_SRC1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_SEL_SRC2_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_SEL_SRC3_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_SEL_SRC4_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_SEL_SRC5_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_SEL_SRC6_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_SEL_SRC7_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_SHFT                                            0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_BYPASS_FVAL                                   0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV1_5_FVAL                                   0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV2_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV2_5_FVAL                                   0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV3_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV3_5_FVAL                                   0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV4_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV4_5_FVAL                                   0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV5_FVAL                                     0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV5_5_FVAL                                   0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV6_FVAL                                     0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV6_5_FVAL                                   0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV7_FVAL                                     0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV7_5_FVAL                                   0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV8_FVAL                                     0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV8_5_FVAL                                  0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV9_FVAL                                    0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV9_5_FVAL                                  0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV10_FVAL                                   0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV10_5_FVAL                                 0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV11_FVAL                                   0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV11_5_FVAL                                 0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV12_FVAL                                   0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV12_5_FVAL                                 0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV13_FVAL                                   0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV13_5_FVAL                                 0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV14_FVAL                                   0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV14_5_FVAL                                 0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV15_FVAL                                   0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV15_5_FVAL                                 0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF8_DFSR_SRC_DIV_DIV16_FVAL                                   0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE            + 0xbf184)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf184)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf184)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_RMSK                                                0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_POR                                            0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_ATTR                                                        0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_SEL_SHFT                                            8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_SEL_SRC0_FVAL                                     0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_SEL_SRC1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_SEL_SRC2_FVAL                                     0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_SEL_SRC3_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_SEL_SRC4_FVAL                                     0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_SEL_SRC5_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_SEL_SRC6_FVAL                                     0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_SEL_SRC7_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_SHFT                                            0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_BYPASS_FVAL                                   0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV1_FVAL                                     0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV1_5_FVAL                                   0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV2_FVAL                                     0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV2_5_FVAL                                   0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV3_FVAL                                     0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV3_5_FVAL                                   0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV4_FVAL                                     0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV4_5_FVAL                                   0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV5_FVAL                                     0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV5_5_FVAL                                   0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV6_FVAL                                     0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV6_5_FVAL                                   0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV7_FVAL                                     0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV7_5_FVAL                                   0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV8_FVAL                                     0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV8_5_FVAL                                  0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV9_FVAL                                    0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV9_5_FVAL                                  0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV10_FVAL                                   0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV10_5_FVAL                                 0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV11_FVAL                                   0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV11_5_FVAL                                 0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV12_FVAL                                   0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV12_5_FVAL                                 0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV13_FVAL                                   0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV13_5_FVAL                                 0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV14_FVAL                                   0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV14_5_FVAL                                 0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV15_FVAL                                   0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV15_5_FVAL                                 0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF9_DFSR_SRC_DIV_DIV16_FVAL                                   0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE            + 0xbf188)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_PHYS                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf188)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf188)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_POR                                           0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_POR_RMSK                                      0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_ATTR                                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_SEL_SHFT                                           8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_SEL_SRC0_FVAL                                    0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_SEL_SRC1_FVAL                                    0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_SEL_SRC2_FVAL                                    0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_SEL_SRC3_FVAL                                    0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_SEL_SRC4_FVAL                                    0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_SEL_SRC5_FVAL                                    0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_SEL_SRC6_FVAL                                    0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_SEL_SRC7_FVAL                                    0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_SHFT                                           0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_BYPASS_FVAL                                  0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV1_FVAL                                    0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV1_5_FVAL                                  0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV2_FVAL                                    0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV2_5_FVAL                                  0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV3_FVAL                                    0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV3_5_FVAL                                  0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV4_FVAL                                    0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV4_5_FVAL                                  0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV5_FVAL                                    0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV5_5_FVAL                                  0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV6_FVAL                                    0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV6_5_FVAL                                  0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV7_FVAL                                    0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV7_5_FVAL                                  0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV8_FVAL                                    0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV8_5_FVAL                                 0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV9_FVAL                                   0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV9_5_FVAL                                 0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV10_FVAL                                  0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV10_5_FVAL                                0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV11_FVAL                                  0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV11_5_FVAL                                0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV12_FVAL                                  0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV12_5_FVAL                                0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV13_FVAL                                  0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV13_5_FVAL                                0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV14_FVAL                                  0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV14_5_FVAL                                0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV15_FVAL                                  0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV15_5_FVAL                                0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF10_DFSR_SRC_DIV_DIV16_FVAL                                  0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE            + 0xbf18c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_PHYS                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf18c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf18c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_POR                                           0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_POR_RMSK                                      0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_ATTR                                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_SEL_SHFT                                           8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_SEL_SRC0_FVAL                                    0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_SEL_SRC1_FVAL                                    0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_SEL_SRC2_FVAL                                    0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_SEL_SRC3_FVAL                                    0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_SEL_SRC4_FVAL                                    0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_SEL_SRC5_FVAL                                    0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_SEL_SRC6_FVAL                                    0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_SEL_SRC7_FVAL                                    0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_SHFT                                           0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_BYPASS_FVAL                                  0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV1_FVAL                                    0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV1_5_FVAL                                  0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV2_FVAL                                    0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV2_5_FVAL                                  0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV3_FVAL                                    0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV3_5_FVAL                                  0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV4_FVAL                                    0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV4_5_FVAL                                  0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV5_FVAL                                    0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV5_5_FVAL                                  0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV6_FVAL                                    0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV6_5_FVAL                                  0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV7_FVAL                                    0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV7_5_FVAL                                  0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV8_FVAL                                    0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV8_5_FVAL                                 0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV9_FVAL                                   0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV9_5_FVAL                                 0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV10_FVAL                                  0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV10_5_FVAL                                0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV11_FVAL                                  0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV11_5_FVAL                                0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV12_FVAL                                  0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV12_5_FVAL                                0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV13_FVAL                                  0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV13_5_FVAL                                0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV14_FVAL                                  0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV14_5_FVAL                                0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV15_FVAL                                  0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV15_5_FVAL                                0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF11_DFSR_SRC_DIV_DIV16_FVAL                                  0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE            + 0xbf190)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_PHYS                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf190)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf190)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_POR                                           0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_POR_RMSK                                      0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_ATTR                                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_SEL_SHFT                                           8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_SEL_SRC0_FVAL                                    0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_SEL_SRC1_FVAL                                    0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_SEL_SRC2_FVAL                                    0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_SEL_SRC3_FVAL                                    0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_SEL_SRC4_FVAL                                    0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_SEL_SRC5_FVAL                                    0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_SEL_SRC6_FVAL                                    0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_SEL_SRC7_FVAL                                    0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_SHFT                                           0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_BYPASS_FVAL                                  0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV1_FVAL                                    0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV1_5_FVAL                                  0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV2_FVAL                                    0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV2_5_FVAL                                  0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV3_FVAL                                    0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV3_5_FVAL                                  0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV4_FVAL                                    0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV4_5_FVAL                                  0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV5_FVAL                                    0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV5_5_FVAL                                  0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV6_FVAL                                    0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV6_5_FVAL                                  0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV7_FVAL                                    0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV7_5_FVAL                                  0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV8_FVAL                                    0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV8_5_FVAL                                 0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV9_FVAL                                   0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV9_5_FVAL                                 0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV10_FVAL                                  0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV10_5_FVAL                                0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV11_FVAL                                  0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV11_5_FVAL                                0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV12_FVAL                                  0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV12_5_FVAL                                0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV13_FVAL                                  0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV13_5_FVAL                                0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV14_FVAL                                  0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV14_5_FVAL                                0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV15_FVAL                                  0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV15_5_FVAL                                0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF12_DFSR_SRC_DIV_DIV16_FVAL                                  0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE            + 0xbf194)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_PHYS                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf194)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf194)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_POR                                           0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_POR_RMSK                                      0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_ATTR                                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_SEL_SHFT                                           8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_SEL_SRC0_FVAL                                    0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_SEL_SRC1_FVAL                                    0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_SEL_SRC2_FVAL                                    0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_SEL_SRC3_FVAL                                    0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_SEL_SRC4_FVAL                                    0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_SEL_SRC5_FVAL                                    0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_SEL_SRC6_FVAL                                    0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_SEL_SRC7_FVAL                                    0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_SHFT                                           0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_BYPASS_FVAL                                  0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV1_FVAL                                    0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV1_5_FVAL                                  0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV2_FVAL                                    0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV2_5_FVAL                                  0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV3_FVAL                                    0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV3_5_FVAL                                  0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV4_FVAL                                    0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV4_5_FVAL                                  0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV5_FVAL                                    0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV5_5_FVAL                                  0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV6_FVAL                                    0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV6_5_FVAL                                  0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV7_FVAL                                    0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV7_5_FVAL                                  0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV8_FVAL                                    0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV8_5_FVAL                                 0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV9_FVAL                                   0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV9_5_FVAL                                 0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV10_FVAL                                  0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV10_5_FVAL                                0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV11_FVAL                                  0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV11_5_FVAL                                0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV12_FVAL                                  0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV12_5_FVAL                                0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV13_FVAL                                  0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV13_5_FVAL                                0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV14_FVAL                                  0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV14_5_FVAL                                0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV15_FVAL                                  0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV15_5_FVAL                                0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF13_DFSR_SRC_DIV_DIV16_FVAL                                  0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE            + 0xbf198)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_PHYS                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf198)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf198)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_POR                                           0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_POR_RMSK                                      0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_ATTR                                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_SEL_SHFT                                           8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_SEL_SRC0_FVAL                                    0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_SEL_SRC1_FVAL                                    0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_SEL_SRC2_FVAL                                    0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_SEL_SRC3_FVAL                                    0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_SEL_SRC4_FVAL                                    0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_SEL_SRC5_FVAL                                    0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_SEL_SRC6_FVAL                                    0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_SEL_SRC7_FVAL                                    0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_SHFT                                           0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_BYPASS_FVAL                                  0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV1_FVAL                                    0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV1_5_FVAL                                  0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV2_FVAL                                    0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV2_5_FVAL                                  0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV3_FVAL                                    0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV3_5_FVAL                                  0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV4_FVAL                                    0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV4_5_FVAL                                  0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV5_FVAL                                    0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV5_5_FVAL                                  0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV6_FVAL                                    0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV6_5_FVAL                                  0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV7_FVAL                                    0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV7_5_FVAL                                  0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV8_FVAL                                    0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV8_5_FVAL                                 0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV9_FVAL                                   0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV9_5_FVAL                                 0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV10_FVAL                                  0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV10_5_FVAL                                0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV11_FVAL                                  0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV11_5_FVAL                                0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV12_FVAL                                  0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV12_5_FVAL                                0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV13_FVAL                                  0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV13_5_FVAL                                0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV14_FVAL                                  0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV14_5_FVAL                                0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV15_FVAL                                  0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV15_5_FVAL                                0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF14_DFSR_SRC_DIV_DIV16_FVAL                                  0x1f

#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE            + 0xbf19c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_PHYS                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf19c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf19c)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_RMSK                                               0x71f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_POR                                           0x00000000
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_POR_RMSK                                      0xffffffff
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_ATTR                                                       0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_IN                    \
                in_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_ADDR)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_INM(m)            \
                in_dword_masked(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_ADDR, m)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_OUT(v)            \
                out_dword(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_ADDR,v)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_ADDR,m,v,HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_IN)
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_SEL_BMSK                                       0x700
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_SEL_SHFT                                           8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_SEL_SRC0_FVAL                                    0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_SEL_SRC1_FVAL                                    0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_SEL_SRC2_FVAL                                    0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_SEL_SRC3_FVAL                                    0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_SEL_SRC4_FVAL                                    0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_SEL_SRC5_FVAL                                    0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_SEL_SRC6_FVAL                                    0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_SEL_SRC7_FVAL                                    0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_BMSK                                        0x1f
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_SHFT                                           0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_BYPASS_FVAL                                  0x0
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV1_FVAL                                    0x1
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV1_5_FVAL                                  0x2
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV2_FVAL                                    0x3
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV2_5_FVAL                                  0x4
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV3_FVAL                                    0x5
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV3_5_FVAL                                  0x6
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV4_FVAL                                    0x7
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV4_5_FVAL                                  0x8
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV5_FVAL                                    0x9
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV5_5_FVAL                                  0xa
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV6_FVAL                                    0xb
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV6_5_FVAL                                  0xc
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV7_FVAL                                    0xd
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV7_5_FVAL                                  0xe
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV8_FVAL                                    0xf
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV8_5_FVAL                                 0x10
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV9_FVAL                                   0x11
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV9_5_FVAL                                 0x12
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV10_FVAL                                  0x13
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV10_5_FVAL                                0x14
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV11_FVAL                                  0x15
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV11_5_FVAL                                0x16
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV12_FVAL                                  0x17
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV12_5_FVAL                                0x18
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV13_FVAL                                  0x19
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV13_5_FVAL                                0x1a
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV14_FVAL                                  0x1b
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV14_5_FVAL                                0x1c
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV15_FVAL                                  0x1d
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV15_5_FVAL                                0x1e
#define HWIO_GCC_RPMH_PCIE_ANOC_AGGRE_NOC_EAST_SF_PERF15_DFSR_SRC_DIV_DIV16_FVAL                                  0x1f

#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE            + 0xbf270)
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf270)
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf270)
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_RMSK                                                             0x1
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_POR                                                       0x00000000
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_ATTR                                                                   0x3
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                    0
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_AGGRE_NOC_SOUTH_SF_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE            + 0xbf274)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0xbf274)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0xbf274)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_RMSK                                                              0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_POR                                                        0x00000000
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_ATTR                                                                    0x3
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_IN                    \
                in_dword(HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_ADDR)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_INM(m)            \
                in_dword_masked(HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_ADDR, m)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_OUT(v)            \
                out_dword(HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_ADDR,v)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_ADDR,m,v,HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_IN)
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_DCD_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_DCD_ENABLE_SHFT                                                     0
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_DCD_ENABLE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_AGGRE_NOC_EAST_SF_DCD_CDIV_DCDR_DCD_ENABLE_ENABLE_FVAL                                            0x1

/*----------------------------------------------------------------------------
 * MODULE: TCSR_TCSR_REGS
 *--------------------------------------------------------------------------*/

#define TCSR_TCSR_REGS_REG_BASE                                                                                         (CORE_TOP_CSR_BASE            + 0x000c0000)
#define TCSR_TCSR_REGS_REG_BASE_SIZE                                                                                    0x30000
#define TCSR_TCSR_REGS_REG_BASE_USED                                                                                    0x2f008
#define TCSR_TCSR_REGS_REG_BASE_PHYS                                                                                    (CORE_TOP_CSR_BASE_PHYS + 0x000c0000)
#define TCSR_TCSR_REGS_REG_BASE_OFFS                                                                                    0x000c0000

#define HWIO_TCSR_USB4_MODE_REG_ADDR                                                                                    (TCSR_TCSR_REGS_REG_BASE            + 0x7004)
#define HWIO_TCSR_USB4_MODE_REG_PHYS                                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x7004)
#define HWIO_TCSR_USB4_MODE_REG_OFFS                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x7004)
#define HWIO_TCSR_USB4_MODE_REG_RMSK                                                                                           0xf
#define HWIO_TCSR_USB4_MODE_REG_POR                                                                                     0x00000000
#define HWIO_TCSR_USB4_MODE_REG_POR_RMSK                                                                                0xffffffff
#define HWIO_TCSR_USB4_MODE_REG_ATTR                                                                                                 0x3
#define HWIO_TCSR_USB4_MODE_REG_IN                    \
                in_dword(HWIO_TCSR_USB4_MODE_REG_ADDR)
#define HWIO_TCSR_USB4_MODE_REG_INM(m)            \
                in_dword_masked(HWIO_TCSR_USB4_MODE_REG_ADDR, m)
#define HWIO_TCSR_USB4_MODE_REG_OUT(v)            \
                out_dword(HWIO_TCSR_USB4_MODE_REG_ADDR,v)
#define HWIO_TCSR_USB4_MODE_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_TCSR_USB4_MODE_REG_ADDR,m,v,HWIO_TCSR_USB4_MODE_REG_IN)
#define HWIO_TCSR_USB4_MODE_REG_USB4_MODE_REG_BMSK                                                                             0xf
#define HWIO_TCSR_USB4_MODE_REG_USB4_MODE_REG_SHFT                                                                               0


#endif /* __USB_GCC_HWIO_H__ */