{
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0r4  2019-12-20 bk=1.5203 VDI=41 GEI=36 GUI=JA:9.0 TLS
#  -string -flagsOSRD
preplace port EFUSE_IN -pg 1 -lvl 2 -x 490 -y 50 -defaultsOSRD
preplace port M_AXI_LITE_TO_HLS_PR_NORTH -pg 1 -lvl 2 -x 490 -y 70 -defaultsOSRD
preplace port SHELL_VERSION_IN -pg 1 -lvl 2 -x 490 -y 90 -defaultsOSRD
preplace port S_AXI_MM_0 -pg 1 -lvl 0 -x -30 -y 120 -defaultsOSRD
preplace port c1_ddr4 -pg 1 -lvl 2 -x 490 -y 110 -defaultsOSRD
preplace port deviceDNA_PA -pg 1 -lvl 2 -x 490 -y 130 -defaultsOSRD
preplace port deviceDNA_PB -pg 1 -lvl 2 -x 490 -y 150 -defaultsOSRD
preplace port deviceDNA_PC -pg 1 -lvl 2 -x 490 -y 170 -defaultsOSRD
preplace port deviceDNA_PD -pg 1 -lvl 2 -x 490 -y 190 -defaultsOSRD
preplace port S00_AXI_0 -pg 1 -lvl 0 -x -30 -y 140 -defaultsOSRD
preplace port BMC_UART -pg 1 -lvl 2 -x 490 -y 210 -defaultsOSRD
preplace port iiC -pg 1 -lvl 2 -x 490 -y 230 -defaultsOSRD
preplace port c1_init_calib_complete -pg 1 -lvl 2 -x 490 -y 330 -defaultsOSRD
preplace port clk_out_125M -pg 1 -lvl 2 -x 490 -y 350 -defaultsOSRD
preplace port clk_out_300M -pg 1 -lvl 2 -x 490 -y 370 -defaultsOSRD
preplace port clk_out_400M -pg 1 -lvl 2 -x 490 -y 390 -defaultsOSRD
preplace port clk_out_PROG -pg 1 -lvl 2 -x 490 -y 410 -defaultsOSRD
preplace port s_axi_aresetn -pg 1 -lvl 0 -x -30 -y 260 -defaultsOSRD
preplace port user_lnk_up_sd -pg 1 -lvl 0 -x -30 -y 240 -defaultsOSRD
preplace port clk_250M -pg 1 -lvl 0 -x -30 -y 280 -defaultsOSRD
preplace port C1_SYS_CLK -pg 1 -lvl 0 -x -30 -y 300 -defaultsOSRD
preplace port MIG_1_RST -pg 1 -lvl 0 -x -30 -y 340 -defaultsOSRD
preplace portBus C0_DDR_SREF_CTRL_IN -pg 1 -lvl 0 -x -30 -y 160 -defaultsOSRD
preplace portBus C0_DDR_SREF_CTRL_OUT -pg 1 -lvl 2 -x 490 -y 250 -defaultsOSRD
preplace portBus C2_DDR_SREF_CTRL_IN -pg 1 -lvl 0 -x -30 -y 180 -defaultsOSRD
preplace portBus C2_DDR_SREF_CTRL_OUT -pg 1 -lvl 2 -x 490 -y 270 -defaultsOSRD
preplace portBus C3_DDR_SREF_CTRL_IN -pg 1 -lvl 0 -x -30 -y 200 -defaultsOSRD
preplace portBus C3_DDR_SREF_CTRL_OUT -pg 1 -lvl 2 -x 490 -y 290 -defaultsOSRD
preplace portBus INIT_CAL_DONE -pg 1 -lvl 0 -x -30 -y 220 -defaultsOSRD
preplace portBus axi_reset_n_250M_out -pg 1 -lvl 2 -x 490 -y 310 -defaultsOSRD
preplace portBus BMC_GPIO -pg 1 -lvl 0 -x -30 -y 320 -defaultsOSRD
preplace inst PL_x -pg 1 -lvl 1 -x 230 -y 230 -defaultsOSRD
preplace netloc C0_DDR_SREF_CTRL_IN_1 1 0 1 NJ 160
preplace netloc C2_DDR_SREF_CTRL_IN_1 1 0 1 NJ 180
preplace netloc C3_DDR_SREF_CTRL_IN_1 1 0 1 NJ 200
preplace netloc INIT_CAL_DONE_1 1 0 1 NJ 220
preplace netloc PL_x_C0_DDR_SREF_CTRL_OUT 1 1 1 NJ 250
preplace netloc PL_x_C2_DDR_SREF_CTRL_OUT 1 1 1 NJ 270
preplace netloc PL_x_C3_DDR_SREF_CTRL_OUT 1 1 1 NJ 290
preplace netloc PL_x_axi_reset_n_250M_out 1 1 1 NJ 310
preplace netloc PL_x_c1_init_calib_complete 1 1 1 NJ 330
preplace netloc PL_x_clk_out_125M 1 1 1 NJ 350
preplace netloc PL_x_clk_out_300M 1 1 1 NJ 370
preplace netloc PL_x_clk_out_400M 1 1 1 NJ 390
preplace netloc PL_x_clk_out_PROG 1 1 1 NJ 410
preplace netloc s_axi_aresetn_0_1 1 0 1 NJ 260
preplace netloc user_lnk_up_sd_0_1 1 0 1 NJ 240
preplace netloc clk_out_250M_0_1 1 0 1 NJ 280
preplace netloc C1_SYS_CLK 1 0 1 NJ 300
preplace netloc BMC_GPIO 1 0 1 NJ 320
preplace netloc shell_sys_rst_in_0_1 1 0 1 NJ 340
preplace netloc PL_x_EFUSE_IN 1 1 1 NJ 50
preplace netloc PL_x_M_AXI_LITE_TO_HLS_PR_NORTH 1 1 1 NJ 70
preplace netloc PL_x_SHELL_VERSION_IN 1 1 1 NJ 90
preplace netloc PL_x_c1_ddr4 1 1 1 NJ 110
preplace netloc PL_x_deviceDNA_PA 1 1 1 NJ 130
preplace netloc PL_x_deviceDNA_PB 1 1 1 NJ 150
preplace netloc PL_x_deviceDNA_PC 1 1 1 NJ 170
preplace netloc PL_x_deviceDNA_PD 1 1 1 NJ 190
preplace netloc S_AXI_MM_0_1 1 0 1 NJ 120
preplace netloc BMC_UART 1 1 1 NJ 210
preplace netloc S00_AXI_0_1 1 0 1 NJ 140
preplace netloc iiC 1 1 1 NJ 230
levelinfo -pg 1 -30 230 490
pagesize -pg 1 -db -bbox -sgen -290 -10 770 460
"
}

