`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/04/13 16:43:28
// Design Name: 
// Module Name: hilo_reg
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module hilo_reg(
    input wire clk,
    input wire rst,
    
    // Ð´¶Ë¿Ú
    input wire we,
    input wire[`RegBus] hi_i,
    input wire[`RegBus] lo_i,
    
    // ¶Á¶Ë¿Ú
    output reg[`RegBus] hi_o,
    output reg[`RegBus] lo_o
    );
    
    always @ (posedge clk)
    begin
        if (rst == `RstEnable)
        begin
            hi_o <= `ZeroWord;
            lo_o <= `ZeroWord;
        end
        else if (we == `WriteEnable)
        begin
            hi_o <= hi_i;
            lo_o <= lo_i;
        end
    end
    
endmodule
