# 現状

## 2024-04-29

完成

## 2. 2024-04-16

- [UVM Register Model Example](https://www.chipverify.com/uvm/uvm-register-model-example) の 'Test' の直前。
- base_test 相当のものは作った。
- [x] (2024-04-19 に解決) `uvm_reg_field` の `write` でスタックしている。
   [Hanging register test](https://verificationacademy.com/forums/t/hanging-register-test/28695/3) を見るに、`uvm_reg_adapter.provides_responses` が 1 のときは `seq_item_port.item_done()` で応答を返す必要があるらしい。

TODO:

1. [x] `my_bus_driver` の `seq_item_port.item_done()` で応答を返す。
2. ~~`my_reg_seq` を作る。~~ UVM Register Model はそもそもシーケンスを自動で作ってくれるところに価値がある。
   1. `my_rt_sig_seq`（後述）の時間を考慮し、初期設定と第 2 回の設定の間に適当な時間を空ける。
3. `my_rt_sig_seq` を作る。
   1. ~~`my_rt_sig_seq`で行う設定操作の時間を考慮し、設定変更中は DUT への入力ストリームを停止する。~~
      `my_test` の `main_phase` で CSR の操作完了後に `my_rt_sig_seq` を開始する。 `my_rt_sig_seq` の所要時間は確定しているので `my_rt_sig_seq` に定数を持たせ、それを `my_test` の `main_phase` で参照して待つ。

## 1. 2024-04-14

[UVM Register Model Example](https://www.chipverify.com/uvm/uvm-register-model-example) の 'Testbench Environment' connect_phase() の直前。

TODO:

### 1.1. 案 1

1. `my_bus_seq_item` を拡張:
   1.1. read, write 同時実行可能にする。
   1.2. rresp, bresp を追加。
2. `my_bus_driver` を拡張:
  2.1. read, write 同時実行可能にする。
  2.2. rresp, bresp に対応。

結論：`uvm_reg_bus_op` が read, write 同時実行をサポートしていないため、不可能。

### 1.2. 案 2

1. `my_bus_seq_item` を拡張:
   1. status を追加。
2. `my_bus_monitor` を拡張:
   1. `m_analysis_port` を `m_analysis_port_to_scoreboard` に改名。
   2. `uvm_analysis_port#(my_bus_seq_item) m_analysis_port_to_reg_predictor` を追加。これを `uvm_reg_predictor.bus_in` に接続。
   3. `my_bus_monitor::write()` にて引数 item から `my_bus_seq_item` を作り、 `m_analysis_port_to_reg_predictor` へ write。
