学生姓名：解雲暄                         专业：信息安全                           学号：3190105871      <br />同组学生姓名：郭长洁                  指导老师：蔡铭   <br />实验地点：紫金港东四 - 509         实验日期：2020 年 10 月 19 日


## 1 实验原理

### 1.1 变量译码器
变量译码器是一个将 n 个输入变为 2 个最小项输出的多输出端的组合逻辑电路。以 74LS138 变量译码器为例：
![image.png](./assets/1603950316896-c2b4ed37-581c-494d-ba85-abc341b440cb.png)
图 1    74LS138 变量译码器的功能表

例如，变量输入 ![](https://cdn.nlark.com/yuque/__latex/078a6ed9abde24fec77204df005be601.svg#card=math&code=%5Ctext%7BCBA%7D%20%3D%20011&height=16&width=84) 时，由于 ![](https://cdn.nlark.com/yuque/__latex/5f42a7aa545451907c5e842bd2498522.svg#card=math&code=%28011%29_2%20%3D%20%283%29_%7B10%7D&height=20&width=103)，因此译码器输出中低电平的引脚为 ![](https://cdn.nlark.com/yuque/__latex/4ac199b2417126f1662a10e5a00b215a.svg#card=math&code=Y_3&height=18&width=17)。<br />带 3 个使能端的 3-8 译码器由三级门电路构成，输出低电平有效。
![image.png](./assets/1603950855309-7a7ec80b-87dc-4fbd-9b3c-c1c22388ad2a.png)
图 2    74LS138 变量译码器的实现

### 1.2 用变量译码器实现组合电路
变量译码器的输出对应所有输入变量的最小项组合。例如 1.1 中的例子里， ![](https://cdn.nlark.com/yuque/__latex/4ac199b2417126f1662a10e5a00b215a.svg#card=math&code=Y_3&height=18&width=17) 代表了变量输入 ![](https://cdn.nlark.com/yuque/__latex/078a6ed9abde24fec77204df005be601.svg#card=math&code=%5Ctext%7BCBA%7D%20%3D%20011&height=16&width=84)，亦即最小项 ![](https://cdn.nlark.com/yuque/__latex/f9b9a4393a91d89c655a400f66375326.svg#card=math&code=%5Coverline%20%7B%5Ctext%7BC%7D%7D%20%5Ctext%7BBA%7D&height=21&width=37)。<br />据此，我们可以将函数转为最小项和的形式，然后用变量译码器实现函数的组合电路。例如楼道灯控制问题对应的函数为： ![](https://cdn.nlark.com/yuque/__latex/31a9ea44870087ef641991c66fd5648d.svg#card=math&code=F%20%3D%20%5Cbar%7BS_3%7D%5Cbar%7BS_2%7DS_1%20%2B%20%5Cbar%7BS_3%7DS_2%5Cbar%7BS_1%7D%20%2B%20S_3%5Cbar%7BS_2%7D%5Cbar%7BS_1%7D%20%2B%20S_3S_2S_1&height=21&width=312)，我们可以利用 74LS138 变量译码器实现组合电路：
![image.png](./assets/1603951403413-09c51d32-9e30-46dd-8e0e-16f094a9044c.png)
图 3    利用 74LS138 变量译码器解决楼道灯问题


## 2 实验步骤与结果

### 2.1 原理图设计实现 74LS138 译码器模块

- 新建工程 D_74LS138_SCH。步骤同 [实验四 1.1](https://www.yuque.com/xianyuxuan/coding/uf9h88#wn3vE)，此略。
- 绘制原理图如下：

![image.png](./assets/1603951784551-9bda8f11-66a7-4108-845c-05b880a7bd19.png)
图 4    原理图设计实现 74LS138 译码器模块

- 双击 Check Design Rules 检查错误，无错误后双击 View HDL Functional Model 查看 Verilog HDL 代码（已将文首注释删除）：
```verilog
`timescale 1ns / 1ps

module D_74LS138(A, 
                 B, 
                 C, 
                 G, 
                 G2A, 
                 G2B, 
                 Y);

    input A;
    input B;
    input C;
    input G;
    input G2A;
    input G2B;
   output [7:0] Y;
   
   wire XLXN_15;
   wire XLXN_21;
   wire XLXN_32;
   wire XLXN_34;
   wire XLXN_38;
   wire XLXN_41;
   wire XLXN_43;
   wire XLXN_53;
   wire XLXN_83;
   
   INV  XLXI_2 (.I(A), 
               .O(XLXN_15));
   INV  XLXI_3 (.I(B), 
               .O(XLXN_21));
   INV  XLXI_4 (.I(G), 
               .O(XLXN_43));
   AND2  XLXI_5 (.I0(XLXN_21), 
                .I1(XLXN_15), 
                .O(XLXN_32));
   AND2  XLXI_6 (.I0(XLXN_21), 
                .I1(A), 
                .O(XLXN_34));
   AND2  XLXI_7 (.I0(B), 
                .I1(XLXN_15), 
                .O(XLXN_38));
   AND2  XLXI_8 (.I0(B), 
                .I1(A), 
                .O(XLXN_41));
   INV  XLXI_9 (.I(C), 
               .O(XLXN_83));
   NAND3  XLXI_10 (.I0(XLXN_83), 
                  .I1(XLXN_53), 
                  .I2(XLXN_32), 
                  .O(Y[0]));
   NAND3  XLXI_11 (.I0(XLXN_83), 
                  .I1(XLXN_53), 
                  .I2(XLXN_34), 
                  .O(Y[1]));
   NAND3  XLXI_12 (.I0(XLXN_83), 
                  .I1(XLXN_53), 
                  .I2(XLXN_38), 
                  .O(Y[2]));
   NAND3  XLXI_13 (.I0(XLXN_83), 
                  .I1(XLXN_53), 
                  .I2(XLXN_41), 
                  .O(Y[3]));
   NAND3  XLXI_14 (.I0(C), 
                  .I1(XLXN_53), 
                  .I2(XLXN_32), 
                  .O(Y[4]));
   NAND3  XLXI_15 (.I0(C), 
                  .I1(XLXN_53), 
                  .I2(XLXN_34), 
                  .O(Y[5]));
   NAND3  XLXI_16 (.I0(C), 
                  .I1(XLXN_53), 
                  .I2(XLXN_38), 
                  .O(Y[6]));
   NAND3  XLXI_17 (.I0(C), 
                  .I1(XLXN_53), 
                  .I2(XLXN_41), 
                  .O(Y[7]));
   NOR3  XLXI_18 (.I0(G2B), 
                 .I1(G2A), 
                 .I2(XLXN_43), 
                 .O(XLXN_53));
endmodule

```

- 对 D_74LS138 模块进行仿真，激励代码如下：
```verilog
    integer i;
		initial begin
			C = 0;
			B = 0;
			A = 0;
			
			G = 1;
			G2A = 0;
			G2B = 0;
			#50;

			for (i=0; i<=7;i=i+1) begin
				{C,B,A} = i;
				#50;
			end
			
			assign G = 0;
			assign G2A = 0;
			assign G2B = 0;
			#50;
			
			assign G = 1;
			assign G2A = 1;
			assign G2B = 0;
			#50;
			
			assign G = 1;
			assign G2A = 0;
			assign G2B = 1;
			#50;	
		end
```

- 生成的波形图如图 5 所示，经检验符合设计思路。

![image.png](./assets/1603952305203-d372ba75-6942-4a7f-8ed8-4eee346de44e.png)
图 5    波形图

- 双击 Create Schematic Symbol 生成 D_74LS138 模块的逻辑符号图文件（位于工程根目录）。


### 2.2 验证 D_74LS138

- 新建工程 D_74LS138_Test，复制 D_74LS138.sym 和 D_74LS138.vf 到工程目录。
- 绘图，在 symbols 框中的第一个原件就是 D_74LS138。绘图如下：

![image.png](./assets/1603952614198-b667eb73-c147-4193-ae61-65ca2e0d420a.png)
图 6    D_74LS138_Test 原理图

- 注：此处输入的顺序出现混乱情况，我们在 UCF 引脚定义中作了修改，使得结果仍然正确：
```verilog
NET"SW[0]"LOC=AB10 | IOSTANDARD=LVCMOS15; #B
NET"SW[1]"LOC=AA10 | IOSTANDARD=LVCMOS15; #A
NET"SW[2]"LOC=AA12 | IOSTANDARD=LVCMOS15; #G
NET"SW[3]"LOC=y13 | IOSTANDARD=LVCMOS15; #G2A
NET"SW[4]"LOC=Y12 | IOSTANDARD=LVCMOS15; #G2B
NET"SW[5]"LOC=AA13 | IOSTANDARD=LVCMOS15; #C

NET"LED[0]"LOC=W23  | IOSTANDARD=LVCMOS33 ;#D1
NET"LED[1]"LOC=AB26 | IOSTANDARD=LVCMOS33 ;#D2
NET"LED[2]"LOC=Y25  | IOSTANDARD=LVCMOS33 ;#D3
NET"LED[3]"LOC=AA23 | IOSTANDARD=LVCMOS33 ;#D4
NET"LED[4]"LOC=Y23  | IOSTANDARD=LVCMOS33 ;#D5
NET"LED[5]"LOC=Y22  | IOSTANDARD=LVCMOS33 ;#D6
NET"LED[6]"LOC=AE21 | IOSTANDARD=LVCMOS33 ;#D7
NET"LED[7]"LOC=AF24  | IOSTANDARD=LVCMOS33 ;#D8
```

- 下载到 sword 板上进行验证：

![image.png](./assets/1603953933181-7933f0f3-e940-4ba9-a13e-599e5058deb8.png)
![image.png](./assets/1603953329789-99ec58d9-bf3d-4a6e-9b8e-e4e3b97e06ca.png)
![image.png](./assets/1603953412837-bcddb7ae-4643-490b-bff6-c9e95903ab5e.png)
图 7~11    验证 D_74LS138 实验结果（部分）

- 经验证，模块设计正确。


### 2.3 实现楼道灯控制

- 新建工程 LampCtrl138，复制 D_74LS138.sym 和 D_74LS138.vf 到工程目录。绘图如下（原理见 1.2）：

![image.png](./assets/1603953777233-729572ab-9680-4de3-8e4b-3260c16a72ec.png)
图 12    楼道灯控制原理图

- 引脚分配：
```verilog
NET"F"LOC=U21 | IOSTANDARD=LVCMOS33;

NET"S1"LOC=AE13 | IOSTANDARD=LVCMOS15;
NET"S2"LOC=AF13 | IOSTANDARD=LVCMOS15;
NET"S3"LOC=AF10 | IOSTANDARD=LVCMOS15;

NET"G"LOC=AF8 | IOSTANDARD=LVCMOS15;
NET"G2A"LOC=AE8 | IOSTANDARD=LVCMOS15;
NET"G2B"LOC=AF12 | IOSTANDARD=LVCMOS15;
```

- 下载到 sword 板上进行验证：

![image.png](./assets/1603954807916-f7d5d4ee-bbab-4e7a-bb5a-7fabd361e845.png)
图 13~16    楼道灯控制实验结果（部分）


## 3 讨论与心得

- 本次实验中遇到的问题主要是因为将代码直接从 PPT 上复制到 ISE 中，但这两者的回车符格式不一样，导致错误。知道这一点之后，将代码重新编写即可解决问题。
- 通过本次实验，我完整地理解了变量译码器的实现思路，并且利用变量译码器完成了简单的组合电路设计，初步掌握了使用芯片模块的方法。
