易错：
1. 信号类型：wire默认值为Z，reg默认值为X
	     wire不可以赋初值（否则仿真结果受影响），reg可以
                     module中input为wire型，output为wire/reg型
                     testbench中input为reg型，output为wire型
2. always赋值：reg<=reg/wire（直接赋值/if-else/case/循环/task/function）
3. assign赋值：wire=wire/reg（不可以出现在过程块语句中）（assign赋值为连续赋值，所赋的值一旦改变，被赋值元素的值同时改变）
4. 顺序块中(begin...end)延迟针对上一条语句，并行块中(fork...join)延迟针对块语句，即fork
5. memory存储器没法直接赋值（memory=0不行！），需要用for循环对每一位赋值（for(i=0; i<len;i=i+1) mem[i]=4'h00;）
6.监控实时变量：initial:	$monitor("time=%t,a=%b,p=%b,out=%b",$time,a,p,out);
7.always@表示每次变量改变都进入触发，若存在计数等功能需在always语句中重新赋值

v文件：
1. v文件处出现error
    文件名不符合规范（如数字开头）
2. infer latch for variable...
    缺else/default导致生成锁存器
3. have mutiple drivers
    几个always语句冲突，不止一个信号驱动某个信号
4. mixed level sensitive and edge triggered event controls are not supported for synthesis
    同时使用边沿触发和敏感信号触发无法综合（如：always@(posedge clk or rst)）
5. ambiguous clock in event control 
    多个并行语句块对同一变量赋值



sim文件：
1. concurrent assignment to a non-net out is not permitted
    将输出reg型改为wire
2. check the TCL console output
    license过期/多次仿真冲突


xdc文件：
1. Poor placement for routing between an IO pin and BUFG. If this sub optimal condition is acceptable for this design, you may use the 
CLOCK_DEDICATED_ROUTE constraint in the .xdc file to demote this message to a WARNING.
    （将clk分配给了开关）在xdc文件中写入“set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets clk_IBUF]”


