# 第03周课堂实验

## 实验目的

目标：通过自设计逻辑模块，分别以无符号数、补码符号数，判断两个四位二进制数的大小。

　　module compare(input A[4],B[4], output ZF, SLTu, SLT);

　if(A==B)ZF=1; else ZF=0;

　if(A<B)SLTu=1; else SLTu=0; //无符号数

　if(A<B)SLT =1; else SLT =0; //补码符号数

输入：

　开　关：左右4位分别代表4位二进制被比较数与比较数。

　按　钮：自定。

输出：

　发光管：最右：ZF。如果用到加法器，发光管自左至右显示：SF、CF、OF、ZF、PF。否则自定

　数码管：数码管自左至右分别以十六进制显示：被比较数、比较数、SLTu、SLT。

考虑1：可以用发光管最右两位表示原码、移码之A < B。

考虑2：如果用加法器，按钮1:A+B；按钮2:A-B；按钮3:a < b；按钮3:A < B。

## 设计思路

由于本模块除了mux以外不依赖其他任何模块，因此设计电路如下

![Comparator4b 电路图](./img/2020-04-17-23-52-19.png)

这种设计能够减少生产成本。由于这个设计并非通过加法器相减得到结果，因此省掉了一个加法器的用料。

## 设计步骤

1. 绘制 Comparator4b 的电路图
1. 在电路图上进行初步的测试效果
1. 根据电路图编写 Comparator4b.v 模块
1. 编写 Comparator4b_tb.v 激励模块
1. 生成波形图，重点关注 Comparator4b 功能的实现
1. 编写 Top.v 顶层模块
1. 通过编译，生成bit文件

## 实验截图

![编译结果](./img/2020-03-22-23-00-06.png)

![Comparator4b_tb 波形图](./img/2020-03-22-22-23-59.png)
