static void\r\nF_1 ( T_1 * V_1 , int V_2 , T_2 * V_3 , T_3 * V_4 , int V_5 ) {\r\nT_4 V_6 ;\r\nT_5 V_7 ;\r\nT_6 V_8 ;\r\nT_7 V_9 ;\r\nint V_10 , V_11 ;\r\nint V_12 ;\r\nT_1 * V_13 ;\r\nV_12 = V_2 + V_5 ;\r\nF_2 ( V_4 , V_14 , V_1 , V_2 , 1 , V_15 ) ;\r\nV_2 ++ ;\r\nwhile ( V_2 < V_12 ) {\r\nV_10 = V_2 ;\r\nV_2 = F_3 ( V_1 , V_2 , & V_6 , & V_7 , & V_8 ) ;\r\nV_2 = F_4 ( V_1 , V_2 , & V_9 , NULL ) ;\r\nV_11 = V_2 + V_9 ;\r\nV_13 = F_5 ( V_1 , V_10 , V_11 - V_10 ) ;\r\nswitch ( V_6 ) {\r\ncase V_16 :\r\nswitch ( V_8 ) {\r\ncase 10 :\r\nF_6 ( V_13 , V_3 , V_4 , NULL ) ;\r\nbreak;\r\ncase 18 :\r\nF_7 ( V_13 , V_3 , V_4 , NULL ) ;\r\nbreak;\r\ncase 11 :\r\nF_8 ( V_13 , V_3 , V_4 , NULL ) ;\r\nbreak;\r\ncase 1 :\r\ncase 2 :\r\ncase 3 :\r\ncase 4 :\r\nV_17 . V_18 = 1 ;\r\nF_9 ( V_19 , V_13 , V_3 , V_4 , & V_17 ) ;\r\nbreak;\r\ncase 12 :\r\ncase 14 :\r\ncase 15 :\r\ncase 17 :\r\nV_2 = F_10 ( V_3 , V_4 , V_1 , V_10 , NULL , NULL , NULL ) ;\r\nV_2 = F_11 ( V_3 , V_4 , V_1 , V_2 , NULL , NULL ) ;\r\nF_12 ( V_4 , V_3 , & V_20 , V_1 , V_2 , V_9 ) ;\r\nbreak;\r\ndefault:\r\nV_2 = F_10 ( V_3 , V_4 , V_1 , V_10 , NULL , NULL , NULL ) ;\r\nV_2 = F_11 ( V_3 , V_4 , V_1 , V_2 , NULL , NULL ) ;\r\nF_12 ( V_4 , V_3 , & V_21 , V_1 , V_2 , V_9 ) ;\r\n}\r\nbreak;\r\ncase V_22 :\r\nswitch ( V_8 ) {\r\ncase 0 :\r\ncase 1 :\r\ncase 2 :\r\ncase 3 :\r\ncase 4 :\r\nV_2 = F_10 ( V_3 , V_4 , V_1 , V_10 , NULL , NULL , NULL ) ;\r\nV_2 = F_11 ( V_3 , V_4 , V_1 , V_2 , NULL , NULL ) ;\r\nF_12 ( V_4 , V_3 , & V_23 , V_1 , V_2 , V_9 ) ;\r\nbreak;\r\ndefault:\r\nV_2 = F_10 ( V_3 , V_4 , V_1 , V_10 , NULL , NULL , NULL ) ;\r\nV_2 = F_11 ( V_3 , V_4 , V_1 , V_2 , NULL , NULL ) ;\r\nF_12 ( V_4 , V_3 , & V_21 , V_1 , V_2 , V_9 ) ;\r\n}\r\nbreak;\r\ndefault:\r\nV_2 = F_10 ( V_3 , V_4 , V_1 , V_10 , NULL , NULL , NULL ) ;\r\nV_2 = F_11 ( V_3 , V_4 , V_1 , V_2 , NULL , NULL ) ;\r\nF_12 ( V_4 , V_3 , & V_21 , V_1 , V_2 , V_9 ) ;\r\n}\r\nV_2 = V_11 ;\r\n}\r\n}\r\nstatic void\r\nF_13 ( T_1 * V_1 , int V_2 , T_2 * V_3 , T_3 * V_4 , int V_5 ) {\r\nint V_24 = V_5 ;\r\nT_8 V_25 = 0 ;\r\nT_7 V_26 = 0 ;\r\nT_9 * V_27 ;\r\nwhile ( ( V_24 > 0 ) && ! ( V_25 & 0x80 ) ) {\r\nV_25 = F_14 ( V_1 , V_2 ++ ) ;\r\nV_24 -- ;\r\nV_26 <<= 7 ;\r\nV_26 |= V_25 & 0x7F ;\r\n}\r\nV_27 = F_15 ( V_4 , V_28 , V_1 , V_2 - ( V_5 - V_24 ) , V_5 - V_24 , V_26 ) ;\r\nif ( V_24 > 0 ) {\r\nF_16 ( V_3 , V_27 , & V_29 ) ;\r\n}\r\n}\r\nstatic int\r\nF_17 ( T_1 * V_1 , T_2 * V_3 , T_3 * V_4 , void * T_10 V_30 ) {\r\nT_11 V_2 ;\r\nT_9 * V_27 ;\r\nT_3 * V_31 ;\r\nT_8 V_32 , V_33 ;\r\nV_2 = 0 ;\r\nV_27 = F_2 ( V_4 , V_34 , V_1 , V_2 , - 1 , V_35 ) ;\r\nF_18 ( V_27 ) ;\r\nV_32 = F_14 ( V_1 , V_2 ) ;\r\nV_33 = F_14 ( V_1 , V_2 + 1 ) ;\r\nV_31 = F_19 ( V_4 , V_1 , V_2 , - 1 , V_36 , NULL ,\r\nF_20 ( V_32 , F_21 ( V_37 ) , L_1 ) ) ;\r\nF_2 ( V_31 , V_38 , V_1 , V_2 , 1 , V_15 ) ;\r\nF_2 ( V_31 , V_39 , V_1 , V_2 + 1 , 1 , V_15 ) ;\r\nV_2 += 2 ;\r\nif ( F_22 ( V_1 , V_2 ) <= 0 )\r\nreturn V_2 ;\r\nswitch ( V_32 ) {\r\ncase V_40 :\r\nF_1 ( V_1 , V_2 , V_3 , V_31 , V_33 ) ;\r\nbreak;\r\ncase V_41 :\r\nF_13 ( V_1 , V_2 , V_3 , V_31 , V_33 ) ;\r\nbreak;\r\ndefault:\r\nif ( V_33 > 0 ) {\r\nF_2 ( V_31 , V_42 , V_1 , V_2 , V_33 , V_35 ) ;\r\n}\r\n}\r\nreturn F_23 ( V_1 ) ;\r\n}\r\nstatic int\r\nF_24 ( T_1 * V_1 , T_2 * V_3 , T_3 * V_4 , void * T_10 V_30 ) {\r\nreturn F_25 ( V_19 , V_1 , V_3 , V_4 ) ;\r\n}\r\nvoid F_26 ( void ) {\r\nstatic T_12 V_43 [] = {\r\n{ & V_38 , { L_2 , L_3 ,\r\nV_44 , V_45 , F_21 ( V_37 ) , 0x0 ,\r\nL_4 , V_46 } } ,\r\n{ & V_39 , { L_5 , L_6 ,\r\nV_44 , V_47 , NULL , 0x0 ,\r\nL_7 , V_46 } } ,\r\n{ & V_42 , { L_8 , L_9 ,\r\nV_48 , V_49 , NULL , 0x0 ,\r\nNULL , V_46 } } ,\r\n{ & V_14 , { L_10 , L_11 ,\r\nV_44 , V_45 , F_21 ( V_50 ) , 0x1F ,\r\nNULL , V_46 } } ,\r\n{ & V_28 , { L_12 , L_13 ,\r\nV_44 , V_45 , F_21 ( V_51 ) , 0x0 ,\r\nNULL , V_46 } } ,\r\n#include "packet-q932-hfarr.c"\r\n} ;\r\nstatic T_11 * V_52 [] = {\r\n& V_53 ,\r\n& V_36 ,\r\n#include "packet-q932-ettarr.c"\r\n} ;\r\nstatic T_13 V_54 [] = {\r\n{ & V_20 , { L_14 , V_55 , V_56 , L_15 , V_57 } } ,\r\n{ & V_23 , { L_16 , V_55 , V_56 , L_17 , V_57 } } ,\r\n{ & V_21 , { L_18 , V_55 , V_56 , L_19 , V_57 } } ,\r\n{ & V_29 , { L_20 , V_55 , V_56 , L_21 , V_57 } } ,\r\n} ;\r\nT_14 * V_58 ;\r\nT_15 * V_59 ;\r\nstatic const T_16 V_60 [] = {\r\n{ L_22 , L_23 , V_61 } ,\r\n{ L_24 , L_25 , V_62 } ,\r\n{ NULL , NULL , - 1 }\r\n} ;\r\nV_34 = F_27 ( V_63 , V_64 , V_65 ) ;\r\nF_28 ( L_26 , F_24 , V_34 ) ;\r\nF_29 ( V_34 , V_43 , F_30 ( V_43 ) ) ;\r\nF_31 ( V_52 , F_30 ( V_52 ) ) ;\r\nV_59 = F_32 ( V_34 ) ;\r\nF_33 ( V_59 , V_54 , F_30 ( V_54 ) ) ;\r\nF_34 ( & V_17 ) ;\r\nV_17 . V_66 = F_35 ( L_27 , L_28 , V_34 , V_67 , V_49 ) ;\r\nV_17 . V_68 = F_35 ( L_29 , L_30 , V_34 , V_67 , V_49 ) ;\r\nV_17 . V_69 = F_35 ( L_31 , L_32 , V_34 , V_67 , V_49 ) ;\r\nV_70 = F_35 ( L_33 , L_34 , V_34 , V_71 , V_45 ) ;\r\nV_72 = F_35 ( L_35 , L_36 , V_34 , V_71 , V_45 ) ;\r\nV_73 = F_35 ( L_37 , L_38 , V_34 , V_71 , V_45 ) ;\r\nV_74 = F_35 ( L_39 , L_40 , V_34 , V_71 , V_45 ) ;\r\nV_75 = F_35 ( L_41 , L_42 , V_34 , V_71 , V_45 ) ;\r\nV_76 = F_35 ( L_43 , L_44 , V_34 , V_71 , V_45 ) ;\r\nV_58 = F_36 ( V_34 , V_77 ) ;\r\nF_37 ( V_58 , L_45 ,\r\nL_46 ,\r\nL_46 ,\r\n& V_78 , V_60 , FALSE ) ;\r\n}\r\nvoid V_77 ( void ) {\r\nT_17 V_79 ;\r\nstatic T_5 V_80 = FALSE ;\r\nif ( ! V_80 ) {\r\nV_79 = F_38 ( F_17 , V_34 ) ;\r\nF_39 ( L_47 , ( 0x00 << 8 ) | V_40 , V_79 ) ;\r\nF_39 ( L_47 , ( 0x00 << 8 ) | V_41 , V_79 ) ;\r\nV_19 = F_40 ( L_48 , V_34 ) ;\r\n}\r\nif( V_78 == V_61 ) {\r\nV_17 . V_81 = V_70 ;\r\nV_17 . V_82 = V_72 ;\r\nV_17 . V_83 = V_73 ;\r\n} else{\r\nV_17 . V_81 = V_74 ;\r\nV_17 . V_82 = V_75 ;\r\nV_17 . V_83 = V_76 ;\r\n}\r\n}
