---
audio: false
generated: true
image: false
lang: hant
layout: post
model: x-ai/grok-4-fast
title: JK觸發器改進SR觸發器
translated: true
type: note
---

### 理解 JK 觸發器：基於 SR 觸發器的改進

要理解您查詢中描述的 JK 觸發器，最好從 SR 觸發器（與其相似）的基礎知識開始，然後了解 JK 版本如何改進它。我將逐步分解，使用簡單的解釋、真值表，並重點關注那個防止未定義行為的關鍵「反饋機制」。這一切都基於邊緣觸發觸發器的背景，其中變化僅在時鐘上升邊緣（信號從低電平轉為高電平）時發生。

#### 1. 快速回顧：SR 觸發器
SR（Set-Reset）觸發器是數位電路中的基本記憶元件。它有兩個輸入端：
- **S（Set）**：當為高電平（1）時，它強制輸出 Q 變為 1。
- **R（Reset）**：當為高電平（1）時，它強制輸出 Q 變為 0。

它還有一個輸出端 **Q**（儲存的值），並且通常有一個互補輸出端 **Q̅**（反向的 Q）。

SR 觸發器的真值表如下所示（為簡化起見，假設沒有時鐘，但實際應用中是有時鐘的）：

| S | R | Q（下一個狀態） | 描述          |
|---|----|---------------|----------------------|
| 0 | 0 | Q            | 保持（不變）    |
| 0 | 1 | 0            | 重置（Q=0）         |
| 1 | 0 | 1            | 設置（Q=1）           |
| 1 | 1 | ?            | **未定義**（無效狀態） |

**問題所在**：當 S=1 且 R=1 時，觸發器進入不穩定或「未定義」狀態。兩個輸出（Q 和 Q̅）都試圖變為高電平，這可能導致振盪、高功耗或不可預測的行為。這就是為什麼 SR 觸發器在實際設計中很少單獨使用——它們太危險了。

#### 2. JK 觸發器登場：改進版本
JK 觸發器本質上是一個 SR 觸發器，增加了一個巧妙的**反饋機制**來修復那個未定義狀態。輸入端被重新命名：
- **J（類似 "Jump" 或 Set）**：類似於 S。
- **K（類似 "Kill" 或 Reset）**：類似於 R。

關鍵的升級是來自輸出端（Q 和 Q̅）的內部反饋，它反饋到閘極中。這使得當 J=1 且 K=1 時的行為變為**切換**，而不是未定義——這意味著輸出 Q 翻轉到其當前值的相反值（0 變 1，或 1 變 0）。

為什麼會這樣？
- 在 SR 中，S=1 和 R=1 直接衝突。
- 在 JK 中，反饋使用 AND 閘：J 輸入與 Q̅（非 Q）進行 AND 運算，K 與 Q 進行 AND 運算。這創建了一個「延遲」或有條件的設置/重置，通過切換來解決衝突。

以下是 JK 觸發器的真值表（在時鐘上升邊緣觸發）：

| J | K | Q（下一個狀態） | 描述          |
|---|----|---------------|----------------------|
| 0 | 0 | Q            | 保持（不變）    |
| 0 | 1 | 0            | 重置（Q=0）         |
| 1 | 0 | 1            | 設置（Q=1）           |
| 1 | 1 | Q̅           | **切換**（Q 翻轉）|

- **切換範例**：如果當前 Q=0 且 J=1, K=1 在時鐘邊緣 → Q 變為 1。下一次 → Q 變為 0。這在計數器或分頻器中非常有用。

#### 3. 反饋機制如何運作（直觀視角）
將 JK 視為具有「智能佈線」的 SR：
- 沒有反饋，J=1 和 K=1 會使 SR 陷入衝突。
- 反饋增加了邏輯：
  - 對於 J：僅當 Q 當前為 0 時才「設置」（通過 Q̅ 反饋）。
  - 對於 K：僅當 Q 當前為 1 時才「重置」（通過 Q 反饋）。
- 當兩者都為 1 時，它實際上執行「如果為低則設置，如果為高則重置」——這正是切換！

從視覺上看，基本的 JK 電路使用 NAND 閘（或 NOR 閘）並帶有交叉耦合反饋，但您暫時不需要畫出來——先專注於行為。

#### 4. 這為何重要：實際應用
- **與 SR 的相似性**：JK 在真值表的前三行中行為*完全*像 SR。它是一個即插即用的升級。
- **切換能力**：J=1, K=1 的情況使 JK 成為二進制計數器（例如，將時鐘頻率除以 2）或狀態機的多功能構建模塊。
- 在影片的背景下，「之前的探索」可能展示了 SR 的缺陷，而 JK 在不改變核心概念的情況下修復了它們。

#### 加深理解的技巧
- **模擬它**：使用像 Logisim 或 Tinkercad 這樣的免費工具從閘極構建一個 JK 觸發器，並觀察切換的發生。
- **時鐘邊緣**：記住，在時鐘上升之前沒有任何變化——它是同步的。
- **特徵方程式**：Q（下一個狀態）= J·Q̅ + K̅·Q（其中 · 是 AND，̅ 是 NOT）。代入數值以驗證表格。

如果這部分理解了，但您想要電路圖、激勵表或程式碼範例（例如 Verilog），請告訴我以獲取更多詳細資訊！