# TF-FPGA计划

在FPGA开发板上基于TrustZone构建可信执行环境，初步规划是构建一个轻量级的TEEOS，类似于[IceClave](https://dl.acm.org/doi/pdf/10.1145/3466752.3480109)。

# 工作框架

## 调研
IceClave的工作与当前工作相似度较高，因此需要学习论文的研究思路。

## TZ接口的汇总统一
目前主要的工作方向是基于TZ构建TEEOS，因此需要将TZ的接口进行汇总，并且在选择版本时，组内成员要进行一个统一。

# 思维导图
目前工作的思维导图如下所示：
![](images/TZ-FPGA%20MindPraph.png)
可以看到，TZ-FPGA分为三个部分：
+ TZ端TEE
+ FPGA端TEE
+ TZ和FPGA之间的安全通信

## TZ端TEE
在TZ端，我们需要设计出一个轻量级的TEE OS，它能够支持运行（开发）可信的应用程序。并且能够控制与FPGA之间的**安全通信**，例如对数据进行加密并发送；接受返回结果并且进行解密。

## FPGA端TEE
在FPGA端建立TEE主要是依据其物理不可复制功能（PUF）来建立信任根的。在此端需要设计一个安全监视器，负责数据的通信、加解密以及分发。

## TZ和FPGA之间的安全通信
为了确保数据在传输的过程中不被窃取、修改或破坏，需要在数据传输之前对数据进行加密，并且添加数据认证机制防止数据被修改或破坏。

# 架构图（截止23.3.28）
架构图如下所示：
![](images/TZ-FPGA%20Structure.png)

# 研究思路（23.4.13）
分成四个部分：
+ 查找相关文献。重点放在我们到底面临什么样的安全威胁、威胁模型以及其他文章是怎么做的。
+ 查找相关的应用。例如在PS端需要TEE保护的同时在PL端需要加速的应用，找出应用场景。
+ 搭建示例平台。利用相关的TrustOS场景，例如OPTEE在PS端搭建起可信执行平台，进行相关的评估测试。
+ 构建创新架构。利用上述学习到的知识，同时针对我们目前所面临的安全问题、应用场景搭建创新架构。