/* Capstone Disassembly Engine, https://www.capstone-engine.org */
/* By Nguyen Anh Quynh <aquynh@gmail.com>, 2013-2022, */
/*    Rot127 <unisono@quyllur.org> 2022-2024 */
/* Automatically generated file by Capstone's LLVM TableGen Disassembler Backend. */

/* LLVM-commit: <commit> */
/* LLVM-tag: <tag> */

/* Do not edit. */

/* Capstone's LLVM TableGen Backends: */
/* https://github.com/capstone-engine/llvm-capstone */

  "invalid", // XTENSA_INS_INVALID
  "abs", // XTENSA_INS_ABS
  "add", // XTENSA_INS_ADD
  "addi", // XTENSA_INS_ADDI
  "addmi", // XTENSA_INS_ADDMI
  "addx2", // XTENSA_INS_ADDX2
  "addx4", // XTENSA_INS_ADDX4
  "addx8", // XTENSA_INS_ADDX8
  "and", // XTENSA_INS_AND
  "ball", // XTENSA_INS_BALL
  "bany", // XTENSA_INS_BANY
  "bbc", // XTENSA_INS_BBC
  "bbci", // XTENSA_INS_BBCI
  "bbs", // XTENSA_INS_BBS
  "bbsi", // XTENSA_INS_BBSI
  "beq", // XTENSA_INS_BEQ
  "beqi", // XTENSA_INS_BEQI
  "beqz", // XTENSA_INS_BEQZ
  "bge", // XTENSA_INS_BGE
  "bgei", // XTENSA_INS_BGEI
  "bgeu", // XTENSA_INS_BGEU
  "bgeui", // XTENSA_INS_BGEUI
  "bgez", // XTENSA_INS_BGEZ
  "blt", // XTENSA_INS_BLT
  "blti", // XTENSA_INS_BLTI
  "bltu", // XTENSA_INS_BLTU
  "bltui", // XTENSA_INS_BLTUI
  "bltz", // XTENSA_INS_BLTZ
  "bnall", // XTENSA_INS_BNALL
  "bne", // XTENSA_INS_BNE
  "bnei", // XTENSA_INS_BNEI
  "bnez", // XTENSA_INS_BNEZ
  "bnone", // XTENSA_INS_BNONE
  "call0", // XTENSA_INS_CALL0
  "callx0", // XTENSA_INS_CALLX0
  "dsync", // XTENSA_INS_DSYNC
  "esync", // XTENSA_INS_ESYNC
  "extui", // XTENSA_INS_EXTUI
  "extw", // XTENSA_INS_EXTW
  "isync", // XTENSA_INS_ISYNC
  "j", // XTENSA_INS_J
  "jx", // XTENSA_INS_JX
  "l16si", // XTENSA_INS_L16SI
  "l16ui", // XTENSA_INS_L16UI
  "l32i", // XTENSA_INS_L32I
  "l32r", // XTENSA_INS_L32R
  "l8ui", // XTENSA_INS_L8UI
  "memw", // XTENSA_INS_MEMW
  "moveqz", // XTENSA_INS_MOVEQZ
  "movgez", // XTENSA_INS_MOVGEZ
  "movi", // XTENSA_INS_MOVI
  "movltz", // XTENSA_INS_MOVLTZ
  "movnez", // XTENSA_INS_MOVNEZ
  "neg", // XTENSA_INS_NEG
  "nop", // XTENSA_INS_NOP
  "or", // XTENSA_INS_OR
  "ret", // XTENSA_INS_RET
  "rsr", // XTENSA_INS_RSR
  "rsync", // XTENSA_INS_RSYNC
  "s16i", // XTENSA_INS_S16I
  "s32i", // XTENSA_INS_S32I
  "s8i", // XTENSA_INS_S8I
  "sll", // XTENSA_INS_SLL
  "slli", // XTENSA_INS_SLLI
  "sra", // XTENSA_INS_SRA
  "srai", // XTENSA_INS_SRAI
  "src", // XTENSA_INS_SRC
  "srl", // XTENSA_INS_SRL
  "srli", // XTENSA_INS_SRLI
  "ssa8l", // XTENSA_INS_SSA8L
  "ssai", // XTENSA_INS_SSAI
  "ssl", // XTENSA_INS_SSL
  "ssr", // XTENSA_INS_SSR
  "sub", // XTENSA_INS_SUB
  "subx2", // XTENSA_INS_SUBX2
  "subx4", // XTENSA_INS_SUBX4
  "subx8", // XTENSA_INS_SUBX8
  "wsr", // XTENSA_INS_WSR
  "xor", // XTENSA_INS_XOR
  "xsr", // XTENSA_INS_XSR
