Fitter report for M1C1
Thu Sep 12 14:19:02 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 12 14:19:02 2024      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; M1C1                                       ;
; Top-level Entity Name              ; Register_Bank                              ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 435 / 15,408 ( 3 % )                       ;
;     Total combinational functions  ; 250 / 15,408 ( 2 % )                       ;
;     Dedicated logic registers      ; 330 / 15,408 ( 2 % )                       ;
; Total registers                    ; 330                                        ;
; Total pins                         ; 278 / 347 ( 80 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;  14.3%      ;
;     Processors 9-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; MAR[31]     ; Incomplete set of assignments ;
; MAR[30]     ; Incomplete set of assignments ;
; MAR[29]     ; Incomplete set of assignments ;
; MAR[28]     ; Incomplete set of assignments ;
; MAR[27]     ; Incomplete set of assignments ;
; MAR[26]     ; Incomplete set of assignments ;
; MAR[25]     ; Incomplete set of assignments ;
; MAR[24]     ; Incomplete set of assignments ;
; MAR[23]     ; Incomplete set of assignments ;
; MAR[22]     ; Incomplete set of assignments ;
; MAR[21]     ; Incomplete set of assignments ;
; MAR[20]     ; Incomplete set of assignments ;
; MAR[19]     ; Incomplete set of assignments ;
; MAR[18]     ; Incomplete set of assignments ;
; MAR[17]     ; Incomplete set of assignments ;
; MAR[16]     ; Incomplete set of assignments ;
; MAR[15]     ; Incomplete set of assignments ;
; MAR[14]     ; Incomplete set of assignments ;
; MAR[13]     ; Incomplete set of assignments ;
; MAR[12]     ; Incomplete set of assignments ;
; MAR[11]     ; Incomplete set of assignments ;
; MAR[10]     ; Incomplete set of assignments ;
; MAR[9]      ; Incomplete set of assignments ;
; MAR[8]      ; Incomplete set of assignments ;
; MAR[7]      ; Incomplete set of assignments ;
; MAR[6]      ; Incomplete set of assignments ;
; MAR[5]      ; Incomplete set of assignments ;
; MAR[4]      ; Incomplete set of assignments ;
; MAR[3]      ; Incomplete set of assignments ;
; MAR[2]      ; Incomplete set of assignments ;
; MAR[1]      ; Incomplete set of assignments ;
; MAR[0]      ; Incomplete set of assignments ;
; MIR[35]     ; Incomplete set of assignments ;
; MIR[34]     ; Incomplete set of assignments ;
; MIR[33]     ; Incomplete set of assignments ;
; MIR[32]     ; Incomplete set of assignments ;
; MIR[31]     ; Incomplete set of assignments ;
; MIR[30]     ; Incomplete set of assignments ;
; MIR[29]     ; Incomplete set of assignments ;
; MIR[28]     ; Incomplete set of assignments ;
; MIR[27]     ; Incomplete set of assignments ;
; MIR[26]     ; Incomplete set of assignments ;
; MIR[25]     ; Incomplete set of assignments ;
; MIR[24]     ; Incomplete set of assignments ;
; MIR[23]     ; Incomplete set of assignments ;
; MIR[22]     ; Incomplete set of assignments ;
; MIR[21]     ; Incomplete set of assignments ;
; MIR[20]     ; Incomplete set of assignments ;
; MIR[19]     ; Incomplete set of assignments ;
; MIR[18]     ; Incomplete set of assignments ;
; MIR[17]     ; Incomplete set of assignments ;
; MIR[16]     ; Incomplete set of assignments ;
; MBR_OUT[7]  ; Incomplete set of assignments ;
; MBR_OUT[6]  ; Incomplete set of assignments ;
; MBR_OUT[5]  ; Incomplete set of assignments ;
; MBR_OUT[4]  ; Incomplete set of assignments ;
; MBR_OUT[3]  ; Incomplete set of assignments ;
; MBR_OUT[2]  ; Incomplete set of assignments ;
; MBR_OUT[1]  ; Incomplete set of assignments ;
; MBR_OUT[0]  ; Incomplete set of assignments ;
; MDR_OUT[31] ; Incomplete set of assignments ;
; MDR_OUT[30] ; Incomplete set of assignments ;
; MDR_OUT[29] ; Incomplete set of assignments ;
; MDR_OUT[28] ; Incomplete set of assignments ;
; MDR_OUT[27] ; Incomplete set of assignments ;
; MDR_OUT[26] ; Incomplete set of assignments ;
; MDR_OUT[25] ; Incomplete set of assignments ;
; MDR_OUT[24] ; Incomplete set of assignments ;
; MDR_OUT[23] ; Incomplete set of assignments ;
; MDR_OUT[22] ; Incomplete set of assignments ;
; MDR_OUT[21] ; Incomplete set of assignments ;
; MDR_OUT[20] ; Incomplete set of assignments ;
; MDR_OUT[19] ; Incomplete set of assignments ;
; MDR_OUT[18] ; Incomplete set of assignments ;
; MDR_OUT[17] ; Incomplete set of assignments ;
; MDR_OUT[16] ; Incomplete set of assignments ;
; MDR_OUT[15] ; Incomplete set of assignments ;
; MDR_OUT[14] ; Incomplete set of assignments ;
; MDR_OUT[13] ; Incomplete set of assignments ;
; MDR_OUT[12] ; Incomplete set of assignments ;
; MDR_OUT[11] ; Incomplete set of assignments ;
; MDR_OUT[10] ; Incomplete set of assignments ;
; MDR_OUT[9]  ; Incomplete set of assignments ;
; MDR_OUT[8]  ; Incomplete set of assignments ;
; MDR_OUT[7]  ; Incomplete set of assignments ;
; MDR_OUT[6]  ; Incomplete set of assignments ;
; MDR_OUT[5]  ; Incomplete set of assignments ;
; MDR_OUT[4]  ; Incomplete set of assignments ;
; MDR_OUT[3]  ; Incomplete set of assignments ;
; MDR_OUT[2]  ; Incomplete set of assignments ;
; MDR_OUT[1]  ; Incomplete set of assignments ;
; MDR_OUT[0]  ; Incomplete set of assignments ;
; OUT_A[31]   ; Incomplete set of assignments ;
; OUT_A[30]   ; Incomplete set of assignments ;
; OUT_A[29]   ; Incomplete set of assignments ;
; OUT_A[28]   ; Incomplete set of assignments ;
; OUT_A[27]   ; Incomplete set of assignments ;
; OUT_A[26]   ; Incomplete set of assignments ;
; OUT_A[25]   ; Incomplete set of assignments ;
; OUT_A[24]   ; Incomplete set of assignments ;
; OUT_A[23]   ; Incomplete set of assignments ;
; OUT_A[22]   ; Incomplete set of assignments ;
; OUT_A[21]   ; Incomplete set of assignments ;
; OUT_A[20]   ; Incomplete set of assignments ;
; OUT_A[19]   ; Incomplete set of assignments ;
; OUT_A[18]   ; Incomplete set of assignments ;
; OUT_A[17]   ; Incomplete set of assignments ;
; OUT_A[16]   ; Incomplete set of assignments ;
; OUT_A[15]   ; Incomplete set of assignments ;
; OUT_A[14]   ; Incomplete set of assignments ;
; OUT_A[13]   ; Incomplete set of assignments ;
; OUT_A[12]   ; Incomplete set of assignments ;
; OUT_A[11]   ; Incomplete set of assignments ;
; OUT_A[10]   ; Incomplete set of assignments ;
; OUT_A[9]    ; Incomplete set of assignments ;
; OUT_A[8]    ; Incomplete set of assignments ;
; OUT_A[7]    ; Incomplete set of assignments ;
; OUT_A[6]    ; Incomplete set of assignments ;
; OUT_A[5]    ; Incomplete set of assignments ;
; OUT_A[4]    ; Incomplete set of assignments ;
; OUT_A[3]    ; Incomplete set of assignments ;
; OUT_A[2]    ; Incomplete set of assignments ;
; OUT_A[1]    ; Incomplete set of assignments ;
; OUT_A[0]    ; Incomplete set of assignments ;
; OUT_B[31]   ; Incomplete set of assignments ;
; OUT_B[30]   ; Incomplete set of assignments ;
; OUT_B[29]   ; Incomplete set of assignments ;
; OUT_B[28]   ; Incomplete set of assignments ;
; OUT_B[27]   ; Incomplete set of assignments ;
; OUT_B[26]   ; Incomplete set of assignments ;
; OUT_B[25]   ; Incomplete set of assignments ;
; OUT_B[24]   ; Incomplete set of assignments ;
; OUT_B[23]   ; Incomplete set of assignments ;
; OUT_B[22]   ; Incomplete set of assignments ;
; OUT_B[21]   ; Incomplete set of assignments ;
; OUT_B[20]   ; Incomplete set of assignments ;
; OUT_B[19]   ; Incomplete set of assignments ;
; OUT_B[18]   ; Incomplete set of assignments ;
; OUT_B[17]   ; Incomplete set of assignments ;
; OUT_B[16]   ; Incomplete set of assignments ;
; OUT_B[15]   ; Incomplete set of assignments ;
; OUT_B[14]   ; Incomplete set of assignments ;
; OUT_B[13]   ; Incomplete set of assignments ;
; OUT_B[12]   ; Incomplete set of assignments ;
; OUT_B[11]   ; Incomplete set of assignments ;
; OUT_B[10]   ; Incomplete set of assignments ;
; OUT_B[9]    ; Incomplete set of assignments ;
; OUT_B[8]    ; Incomplete set of assignments ;
; OUT_B[7]    ; Incomplete set of assignments ;
; OUT_B[6]    ; Incomplete set of assignments ;
; OUT_B[5]    ; Incomplete set of assignments ;
; OUT_B[4]    ; Incomplete set of assignments ;
; OUT_B[3]    ; Incomplete set of assignments ;
; OUT_B[2]    ; Incomplete set of assignments ;
; OUT_B[1]    ; Incomplete set of assignments ;
; OUT_B[0]    ; Incomplete set of assignments ;
; PC[31]      ; Incomplete set of assignments ;
; PC[30]      ; Incomplete set of assignments ;
; PC[29]      ; Incomplete set of assignments ;
; PC[28]      ; Incomplete set of assignments ;
; PC[27]      ; Incomplete set of assignments ;
; PC[26]      ; Incomplete set of assignments ;
; PC[25]      ; Incomplete set of assignments ;
; PC[24]      ; Incomplete set of assignments ;
; PC[23]      ; Incomplete set of assignments ;
; PC[22]      ; Incomplete set of assignments ;
; PC[21]      ; Incomplete set of assignments ;
; PC[20]      ; Incomplete set of assignments ;
; PC[19]      ; Incomplete set of assignments ;
; PC[18]      ; Incomplete set of assignments ;
; PC[17]      ; Incomplete set of assignments ;
; PC[16]      ; Incomplete set of assignments ;
; PC[15]      ; Incomplete set of assignments ;
; PC[14]      ; Incomplete set of assignments ;
; PC[13]      ; Incomplete set of assignments ;
; PC[12]      ; Incomplete set of assignments ;
; PC[11]      ; Incomplete set of assignments ;
; PC[10]      ; Incomplete set of assignments ;
; PC[9]       ; Incomplete set of assignments ;
; PC[8]       ; Incomplete set of assignments ;
; PC[7]       ; Incomplete set of assignments ;
; PC[6]       ; Incomplete set of assignments ;
; PC[5]       ; Incomplete set of assignments ;
; PC[4]       ; Incomplete set of assignments ;
; PC[3]       ; Incomplete set of assignments ;
; PC[2]       ; Incomplete set of assignments ;
; PC[1]       ; Incomplete set of assignments ;
; PC[0]       ; Incomplete set of assignments ;
; IN_C[31]    ; Incomplete set of assignments ;
; LOAD        ; Incomplete set of assignments ;
; IN_C[30]    ; Incomplete set of assignments ;
; IN_C[29]    ; Incomplete set of assignments ;
; IN_C[28]    ; Incomplete set of assignments ;
; IN_C[27]    ; Incomplete set of assignments ;
; IN_C[26]    ; Incomplete set of assignments ;
; IN_C[25]    ; Incomplete set of assignments ;
; IN_C[24]    ; Incomplete set of assignments ;
; IN_C[23]    ; Incomplete set of assignments ;
; IN_C[22]    ; Incomplete set of assignments ;
; IN_C[21]    ; Incomplete set of assignments ;
; IN_C[20]    ; Incomplete set of assignments ;
; IN_C[19]    ; Incomplete set of assignments ;
; IN_C[18]    ; Incomplete set of assignments ;
; IN_C[17]    ; Incomplete set of assignments ;
; IN_C[16]    ; Incomplete set of assignments ;
; IN_C[15]    ; Incomplete set of assignments ;
; IN_C[14]    ; Incomplete set of assignments ;
; IN_C[13]    ; Incomplete set of assignments ;
; IN_C[12]    ; Incomplete set of assignments ;
; IN_C[11]    ; Incomplete set of assignments ;
; IN_C[10]    ; Incomplete set of assignments ;
; IN_C[9]     ; Incomplete set of assignments ;
; IN_C[8]     ; Incomplete set of assignments ;
; IN_C[7]     ; Incomplete set of assignments ;
; IN_C[6]     ; Incomplete set of assignments ;
; IN_C[5]     ; Incomplete set of assignments ;
; IN_C[4]     ; Incomplete set of assignments ;
; IN_C[3]     ; Incomplete set of assignments ;
; IN_C[2]     ; Incomplete set of assignments ;
; IN_C[1]     ; Incomplete set of assignments ;
; IN_C[0]     ; Incomplete set of assignments ;
; MBR_IN[7]   ; Incomplete set of assignments ;
; MBR_IN[6]   ; Incomplete set of assignments ;
; MBR_IN[5]   ; Incomplete set of assignments ;
; MBR_IN[4]   ; Incomplete set of assignments ;
; MBR_IN[3]   ; Incomplete set of assignments ;
; MBR_IN[2]   ; Incomplete set of assignments ;
; MBR_IN[1]   ; Incomplete set of assignments ;
; MBR_IN[0]   ; Incomplete set of assignments ;
; MIR[6]      ; Incomplete set of assignments ;
; MIR[3]      ; Incomplete set of assignments ;
; MIR[0]      ; Incomplete set of assignments ;
; MIR[2]      ; Incomplete set of assignments ;
; MIR[1]      ; Incomplete set of assignments ;
; CLOCK       ; Incomplete set of assignments ;
; MIR[7]      ; Incomplete set of assignments ;
; MDR_IN[31]  ; Incomplete set of assignments ;
; MDR_IN[30]  ; Incomplete set of assignments ;
; MDR_IN[29]  ; Incomplete set of assignments ;
; MDR_IN[28]  ; Incomplete set of assignments ;
; MDR_IN[27]  ; Incomplete set of assignments ;
; MDR_IN[26]  ; Incomplete set of assignments ;
; MDR_IN[25]  ; Incomplete set of assignments ;
; MDR_IN[24]  ; Incomplete set of assignments ;
; MDR_IN[23]  ; Incomplete set of assignments ;
; MDR_IN[22]  ; Incomplete set of assignments ;
; MDR_IN[21]  ; Incomplete set of assignments ;
; MDR_IN[20]  ; Incomplete set of assignments ;
; MDR_IN[19]  ; Incomplete set of assignments ;
; MDR_IN[18]  ; Incomplete set of assignments ;
; MDR_IN[17]  ; Incomplete set of assignments ;
; MDR_IN[16]  ; Incomplete set of assignments ;
; MDR_IN[15]  ; Incomplete set of assignments ;
; MDR_IN[14]  ; Incomplete set of assignments ;
; MDR_IN[13]  ; Incomplete set of assignments ;
; MDR_IN[12]  ; Incomplete set of assignments ;
; MDR_IN[11]  ; Incomplete set of assignments ;
; MDR_IN[10]  ; Incomplete set of assignments ;
; MDR_IN[9]   ; Incomplete set of assignments ;
; MDR_IN[8]   ; Incomplete set of assignments ;
; MDR_IN[7]   ; Incomplete set of assignments ;
; MDR_IN[6]   ; Incomplete set of assignments ;
; MDR_IN[5]   ; Incomplete set of assignments ;
; MDR_IN[4]   ; Incomplete set of assignments ;
; MDR_IN[3]   ; Incomplete set of assignments ;
; MDR_IN[2]   ; Incomplete set of assignments ;
; MDR_IN[1]   ; Incomplete set of assignments ;
; MDR_IN[0]   ; Incomplete set of assignments ;
; MIR[15]     ; Incomplete set of assignments ;
; MIR[9]      ; Incomplete set of assignments ;
; MIR[4]      ; Incomplete set of assignments ;
; MIR[5]      ; Incomplete set of assignments ;
; MIR[8]      ; Incomplete set of assignments ;
; MIR[11]     ; Incomplete set of assignments ;
; MIR[10]     ; Incomplete set of assignments ;
; MIR[13]     ; Incomplete set of assignments ;
; MIR[12]     ; Incomplete set of assignments ;
; MIR[14]     ; Incomplete set of assignments ;
+-------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1159 ) ; 0.00 % ( 0 / 1159 )        ; 0.00 % ( 0 / 1159 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1159 ) ; 0.00 % ( 0 / 1159 )        ; 0.00 % ( 0 / 1159 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1149 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Bruno/Videos/Bruno/output_files/M1C1.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 435 / 15,408 ( 3 % ) ;
;     -- Combinational with no register       ; 105                  ;
;     -- Register only                        ; 185                  ;
;     -- Combinational with a register        ; 145                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 170                  ;
;     -- 3 input functions                    ; 41                   ;
;     -- <=2 input functions                  ; 39                   ;
;     -- Register only                        ; 185                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 250                  ;
;     -- arithmetic mode                      ; 0                    ;
;                                             ;                      ;
; Total registers*                            ; 330 / 17,068 ( 2 % ) ;
;     -- Dedicated logic registers            ; 330 / 15,408 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )    ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 68 / 963 ( 7 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 278 / 347 ( 80 % )   ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 12                   ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 12 / 20 ( 60 % )     ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%         ;
; Peak interconnect usage (total/H/V)         ; 6% / 5% / 6%         ;
; Maximum fan-out                             ; 328                  ;
; Highest non-global fan-out                  ; 33                   ;
; Total fan-out                               ; 2511                 ;
; Average fan-out                             ; 1.96                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 435 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 105                 ; 0                              ;
;     -- Register only                        ; 185                 ; 0                              ;
;     -- Combinational with a register        ; 145                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 170                 ; 0                              ;
;     -- 3 input functions                    ; 41                  ; 0                              ;
;     -- <=2 input functions                  ; 39                  ; 0                              ;
;     -- Register only                        ; 185                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 250                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 330                 ; 0                              ;
;     -- Dedicated logic registers            ; 330 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 68 / 963 ( 7 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 278                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 12 / 24 ( 50 % )    ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2506                ; 5                              ;
;     -- Registered Connections               ; 435                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 110                 ; 0                              ;
;     -- Output Ports                         ; 168                 ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK      ; L15   ; 6        ; 41           ; 17           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[0]    ; V21   ; 5        ; 41           ; 8            ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[10]   ; AA22  ; 5        ; 41           ; 2            ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[11]   ; G12   ; 7        ; 26           ; 29           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[12]   ; K21   ; 6        ; 41           ; 19           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[13]   ; E14   ; 7        ; 28           ; 29           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[14]   ; AB18  ; 4        ; 32           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[15]   ; AB8   ; 3        ; 16           ; 0            ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[16]   ; B22   ; 6        ; 41           ; 26           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[17]   ; J16   ; 6        ; 41           ; 20           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[18]   ; E9    ; 8        ; 11           ; 29           ; 28           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[19]   ; B7    ; 8        ; 11           ; 29           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[1]    ; F8    ; 8        ; 5            ; 29           ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[20]   ; U15   ; 4        ; 39           ; 0            ; 28           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[21]   ; G11   ; 8        ; 14           ; 29           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[22]   ; T15   ; 4        ; 32           ; 0            ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[23]   ; AB7   ; 3        ; 11           ; 0            ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[24]   ; A6    ; 8        ; 11           ; 29           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[25]   ; R13   ; 4        ; 30           ; 0            ; 28           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[26]   ; P2    ; 2        ; 0            ; 11           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[27]   ; AA8   ; 3        ; 16           ; 0            ; 28           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[28]   ; W19   ; 5        ; 41           ; 3            ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[29]   ; AB5   ; 3        ; 9            ; 0            ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[2]    ; U19   ; 5        ; 41           ; 5            ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[30]   ; E4    ; 1        ; 0            ; 26           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[31]   ; K16   ; 6        ; 41           ; 20           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[3]    ; V9    ; 3        ; 14           ; 0            ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[4]    ; Y7    ; 3        ; 9            ; 0            ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[5]    ; W1    ; 2        ; 0            ; 7            ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[6]    ; G5    ; 1        ; 0            ; 27           ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[7]    ; T18   ; 5        ; 41           ; 3            ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[8]    ; H7    ; 1        ; 0            ; 25           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; IN_C[9]    ; H22   ; 6        ; 41           ; 20           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LOAD       ; AB11  ; 3        ; 21           ; 0            ; 14           ; 328                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MBR_IN[0]  ; D20   ; 6        ; 41           ; 27           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MBR_IN[1]  ; A18   ; 7        ; 32           ; 29           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MBR_IN[2]  ; C22   ; 6        ; 41           ; 26           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MBR_IN[3]  ; H16   ; 6        ; 41           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MBR_IN[4]  ; H19   ; 6        ; 41           ; 23           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MBR_IN[5]  ; J17   ; 6        ; 41           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MBR_IN[6]  ; G18   ; 6        ; 41           ; 25           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MBR_IN[7]  ; E22   ; 6        ; 41           ; 23           ; 14           ; 26                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[0]  ; AB20  ; 4        ; 37           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[10] ; M19   ; 5        ; 41           ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[11] ; J3    ; 1        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[12] ; A14   ; 7        ; 23           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[13] ; R17   ; 5        ; 41           ; 6            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[14] ; F16   ; 7        ; 39           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[15] ; L22   ; 6        ; 41           ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[16] ; J22   ; 6        ; 41           ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[17] ; AB19  ; 4        ; 35           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[18] ; L21   ; 6        ; 41           ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[19] ; M20   ; 5        ; 41           ; 14           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[1]  ; N14   ; 5        ; 41           ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[20] ; K15   ; 6        ; 41           ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[21] ; F12   ; 7        ; 28           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[22] ; V10   ; 3        ; 14           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[23] ; A10   ; 8        ; 16           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[24] ; H13   ; 7        ; 28           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[25] ; M5    ; 2        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[26] ; B16   ; 7        ; 28           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[27] ; AB16  ; 4        ; 28           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[28] ; AA16  ; 4        ; 28           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[29] ; B8    ; 8        ; 14           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[2]  ; Y17   ; 4        ; 35           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[30] ; P16   ; 5        ; 41           ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[31] ; G3    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[3]  ; F11   ; 7        ; 21           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[4]  ; W21   ; 5        ; 41           ; 5            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[5]  ; F20   ; 6        ; 41           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[6]  ; D22   ; 6        ; 41           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[7]  ; M16   ; 5        ; 41           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[8]  ; AA11  ; 3        ; 21           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MDR_IN[9]  ; E11   ; 7        ; 21           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[0]     ; A16   ; 7        ; 30           ; 29           ; 28           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[10]    ; E10   ; 8        ; 16           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[11]    ; N15   ; 5        ; 41           ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[12]    ; V22   ; 5        ; 41           ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[13]    ; V11   ; 3        ; 19           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[14]    ; R20   ; 5        ; 41           ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[15]    ; H11   ; 8        ; 19           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[16]    ; U7    ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[17]    ; P1    ; 2        ; 0            ; 11           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[18]    ; N6    ; 2        ; 0            ; 8            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[19]    ; AB3   ; 3        ; 7            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[1]     ; B17   ; 7        ; 30           ; 29           ; 21           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[20]    ; W22   ; 5        ; 41           ; 5            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[21]    ; Y22   ; 5        ; 41           ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[22]    ; V3    ; 2        ; 0            ; 4            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[23]    ; V5    ; 3        ; 3            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[24]    ; T7    ; 2        ; 0            ; 2            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[25]    ; Y1    ; 2        ; 0            ; 6            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[26]    ; R5    ; 2        ; 0            ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[27]    ; W7    ; 3        ; 9            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[28]    ; U9    ; 3        ; 9            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[29]    ; N7    ; 2        ; 0            ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[2]     ; A19   ; 7        ; 32           ; 29           ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[30]    ; G4    ; 1        ; 0            ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[31]    ; N8    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[32]    ; AA7   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[33]    ; U8    ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[34]    ; T1    ; 2        ; 0            ; 14           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[35]    ; T2    ; 2        ; 0            ; 14           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[3]     ; H18   ; 6        ; 41           ; 23           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[4]     ; A8    ; 8        ; 14           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[5]     ; L6    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[6]     ; H6    ; 1        ; 0            ; 25           ; 21           ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[7]     ; A9    ; 8        ; 16           ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[8]     ; Y13   ; 4        ; 26           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; MIR[9]     ; P17   ; 5        ; 41           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; MAR[0]      ; U21   ; 5        ; 41           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[10]     ; P14   ; 5        ; 41           ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[11]     ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[12]     ; N2    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[13]     ; P4    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[14]     ; V16   ; 4        ; 37           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[15]     ; F10   ; 8        ; 7            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[16]     ; H10   ; 8        ; 9            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[17]     ; D17   ; 7        ; 37           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[18]     ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[19]     ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[1]      ; L8    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[20]     ; T17   ; 5        ; 41           ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[21]     ; H9    ; 8        ; 7            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[22]     ; V14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[23]     ; AA5   ; 3        ; 9            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[24]     ; B6    ; 8        ; 11           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[25]     ; U13   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[26]     ; N1    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[27]     ; T11   ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[28]     ; T14   ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[29]     ; W2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[2]      ; U20   ; 5        ; 41           ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[30]     ; J7    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[31]     ; N18   ; 5        ; 41           ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[3]      ; V8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[4]      ; AA4   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[5]      ; R7    ; 2        ; 0            ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[6]      ; A3    ; 8        ; 3            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[7]      ; Y21   ; 5        ; 41           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[8]      ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR[9]      ; T12   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MBR_OUT[0]  ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MBR_OUT[1]  ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MBR_OUT[2]  ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MBR_OUT[3]  ; G13   ; 7        ; 30           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MBR_OUT[4]  ; E21   ; 6        ; 41           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MBR_OUT[5]  ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MBR_OUT[6]  ; AA20  ; 4        ; 37           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MBR_OUT[7]  ; A20   ; 7        ; 35           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[0]  ; M2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[10] ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[11] ; M6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[12] ; L7    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[13] ; B9    ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[14] ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[15] ; R22   ; 5        ; 41           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[16] ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[17] ; B3    ; 8        ; 3            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[18] ; E16   ; 7        ; 39           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[19] ; P22   ; 5        ; 41           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[1]  ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[20] ; N16   ; 5        ; 41           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[21] ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[22] ; AB13  ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[23] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[24] ; AB14  ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[25] ; M1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[26] ; C15   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[27] ; C10   ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[28] ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[29] ; W15   ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[2]  ; V15   ; 4        ; 32           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[30] ; AB9   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[31] ; U12   ; 4        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[3]  ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[4]  ; R21   ; 5        ; 41           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[5]  ; P20   ; 5        ; 41           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[6]  ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[7]  ; P21   ; 5        ; 41           ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[8]  ; AB15  ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MDR_OUT[9]  ; E7    ; 8        ; 3            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[0]    ; U22   ; 5        ; 41           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[10]   ; AA21  ; 5        ; 41           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[11]   ; E12   ; 7        ; 21           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[12]   ; AA15  ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[13]   ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[14]   ; R16   ; 4        ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[15]   ; T10   ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[16]   ; G14   ; 7        ; 37           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[17]   ; G17   ; 6        ; 41           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[18]   ; G9    ; 8        ; 9            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[19]   ; G10   ; 8        ; 9            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[1]    ; E5    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[20]   ; R14   ; 4        ; 39           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[21]   ; F9    ; 8        ; 7            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[22]   ; W14   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[23]   ; AB4   ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[24]   ; C7    ; 8        ; 9            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[25]   ; V13   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[26]   ; M3    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[27]   ; AA9   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[28]   ; AA18  ; 4        ; 35           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[29]   ; U10   ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[2]    ; R15   ; 4        ; 39           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[30]   ; A5    ; 8        ; 7            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[31]   ; C20   ; 6        ; 41           ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[3]    ; Y8    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[4]    ; V7    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[5]    ; P8    ; 2        ; 0            ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[6]    ; M4    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[7]    ; T16   ; 4        ; 37           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[8]    ; E3    ; 1        ; 0            ; 26           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_A[9]    ; J4    ; 1        ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[0]    ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[10]   ; C6    ; 8        ; 5            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[11]   ; B10   ; 8        ; 16           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[12]   ; W8    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[13]   ; D21   ; 6        ; 41           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[14]   ; F21   ; 6        ; 41           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[15]   ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[16]   ; C21   ; 6        ; 41           ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[17]   ; W17   ; 4        ; 35           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[18]   ; H15   ; 7        ; 35           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[19]   ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[1]    ; H14   ; 7        ; 35           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[20]   ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[21]   ; B20   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[22]   ; W10   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[23]   ; E13   ; 7        ; 23           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[24]   ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[25]   ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[26]   ; A4    ; 8        ; 5            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[27]   ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[28]   ; B4    ; 8        ; 5            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[29]   ; P15   ; 5        ; 41           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[2]    ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[30]   ; G8    ; 8        ; 5            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[31]   ; C8    ; 8        ; 9            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[3]    ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[4]    ; C17   ; 7        ; 35           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[5]    ; F17   ; 6        ; 41           ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[6]    ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[7]    ; J18   ; 6        ; 41           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[8]    ; D10   ; 8        ; 16           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OUT_B[9]    ; A7    ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[0]       ; N20   ; 5        ; 41           ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[10]      ; AA13  ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[11]      ; H2    ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[12]      ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[13]      ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[14]      ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[15]      ; M21   ; 5        ; 41           ; 14           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[16]      ; F22   ; 6        ; 41           ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[17]      ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[18]      ; K19   ; 6        ; 41           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[19]      ; F19   ; 6        ; 41           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[1]       ; N19   ; 5        ; 41           ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[20]      ; B21   ; 6        ; 41           ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[21]      ; K8    ; 1        ; 0            ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[22]      ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[23]      ; AA19  ; 4        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[24]      ; AA14  ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[25]      ; AA17  ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[26]      ; AB17  ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[27]      ; AA10  ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[28]      ; N17   ; 5        ; 41           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[29]      ; U11   ; 3        ; 19           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[2]       ; N22   ; 5        ; 41           ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[30]      ; AB10  ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[31]      ; J15   ; 6        ; 41           ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[3]       ; N21   ; 5        ; 41           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[4]       ; R19   ; 5        ; 41           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[5]       ; M22   ; 5        ; 41           ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[6]       ; M15   ; 5        ; 41           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[7]       ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[8]       ; L16   ; 6        ; 41           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC[9]       ; R18   ; 5        ; 41           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                       ; Use as regular IO        ; IN_C[30]                ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; DIFFIO_R21n, DEV_OE                      ; Use as regular IO        ; PC[2]                   ; Dual Purpose Pin          ;
; N21      ; DIFFIO_R21p, DEV_CLRn                    ; Use as regular IO        ; PC[3]                   ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO        ; MDR_IN[15]              ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO        ; MDR_IN[18]              ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO        ; IN_C[12]                ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R9n, nWE                          ; Use as regular IO        ; MBR_IN[7]               ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R9p, nOE                          ; Use as regular IO        ; MBR_OUT[4]              ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R6n, nAVD                         ; Use as regular IO        ; MDR_IN[5]               ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R6p                               ; Use as regular IO        ; PC[19]                  ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R5n, PADD23                       ; Use as regular IO        ; MBR_IN[6]               ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R3n, PADD22                       ; Use as regular IO        ; IN_C[16]                ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                       ; Use as regular IO        ; PC[20]                  ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; OUT_A[31]               ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO        ; OUT_B[3]                ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; PC[17]                  ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; MIR[1]                  ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; IN_C[13]                ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; OUT_B[24]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; PC[12]                  ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; OUT_B[20]               ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; MDR_OUT[23]             ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; OUT_B[15]               ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; MDR_IN[12]              ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; OUT_B[19]               ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; OUT_B[25]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; OUT_A[13]               ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; MDR_IN[9]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; MDR_IN[3]               ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; OUT_B[11]               ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; MIR[7]                  ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; MDR_OUT[13]             ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; MIR[4]                  ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; MDR_IN[29]              ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; OUT_B[9]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; IN_C[19]                ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; IN_C[24]                ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO        ; MAR[24]                 ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; OUT_B[31]               ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; OUT_A[24]               ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; OUT_A[30]               ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; MAR[15]                 ; Dual Purpose Pin          ;
; C6       ; DATA7                                    ; Use as regular IO        ; OUT_B[10]               ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; OUT_B[28]               ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; IN_C[1]                 ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; MAR[6]                  ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; MDR_OUT[17]             ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 21 / 33 ( 64 % ) ; 2.5V          ; --           ;
; 2        ; 26 / 48 ( 54 % ) ; 2.5V          ; --           ;
; 3        ; 34 / 46 ( 74 % ) ; 2.5V          ; --           ;
; 4        ; 38 / 41 ( 93 % ) ; 2.5V          ; --           ;
; 5        ; 43 / 46 ( 93 % ) ; 2.5V          ; --           ;
; 6        ; 41 / 43 ( 95 % ) ; 2.5V          ; --           ;
; 7        ; 45 / 47 ( 96 % ) ; 2.5V          ; --           ;
; 8        ; 35 / 43 ( 81 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; MAR[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 350        ; 8        ; OUT_B[26]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 345        ; 8        ; OUT_A[30]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 336        ; 8        ; IN_C[24]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 334        ; 8        ; OUT_B[9]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 332        ; 8        ; MIR[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 328        ; 8        ; MIR[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; MDR_IN[23]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; OUT_B[25]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; MDR_IN[12]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 307        ; 7        ; PC[12]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 298        ; 7        ; MIR[0]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 296        ; 7        ; PC[17]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 291        ; 7        ; MBR_IN[1]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 290        ; 7        ; MIR[2]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 284        ; 7        ; MBR_OUT[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; MAR[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; MAR[23]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; MIR[32]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 123        ; 3        ; IN_C[27]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; OUT_A[27]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; PC[27]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; MDR_IN[8]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; PC[10]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; PC[24]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; OUT_A[12]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; MDR_IN[28]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; PC[25]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; OUT_A[28]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ; 164        ; 4        ; PC[23]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA20     ; 169        ; 4        ; MBR_OUT[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; OUT_A[10]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA22     ; 178        ; 5        ; IN_C[10]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; MIR[19]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; OUT_A[23]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; IN_C[29]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; IN_C[23]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; IN_C[15]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; MDR_OUT[30]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; PC[30]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; LOAD                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; MDR_OUT[22]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; MDR_OUT[24]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; MDR_OUT[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; MDR_IN[27]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; PC[26]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; IN_C[14]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 165        ; 4        ; MDR_IN[17]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; MDR_IN[0]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; MDR_OUT[17]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 351        ; 8        ; OUT_B[28]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 346        ; 8        ; MDR_OUT[16]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 337        ; 8        ; MAR[24]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 335        ; 8        ; IN_C[19]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 333        ; 8        ; MDR_IN[29]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 329        ; 8        ; MDR_OUT[13]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 327        ; 8        ; OUT_B[11]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; OUT_A[13]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; OUT_B[19]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 308        ; 7        ; OUT_B[20]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 299        ; 7        ; MDR_IN[26]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 297        ; 7        ; MIR[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 292        ; 7        ; OUT_B[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 289        ; 7        ; MBR_OUT[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 285        ; 7        ; OUT_B[21]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 269        ; 6        ; PC[20]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B22      ; 268        ; 6        ; IN_C[16]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; MAR[8]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; OUT_B[10]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 340        ; 8        ; OUT_A[24]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 339        ; 8        ; OUT_B[31]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; MDR_OUT[27]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; MDR_OUT[23]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; MDR_OUT[26]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; OUT_B[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; MDR_OUT[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 270        ; 6        ; OUT_A[31]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 267        ; 6        ; OUT_B[16]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 266        ; 6        ; MBR_IN[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; OUT_B[8]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; OUT_B[15]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; OUT_B[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; MAR[17]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; MDR_OUT[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 271        ; 6        ; MBR_IN[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D21      ; 261        ; 6        ; OUT_B[13]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 260        ; 6        ; MDR_IN[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; OUT_A[8]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 4          ; 1        ; IN_C[30]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 363        ; 8        ; OUT_A[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; MDR_OUT[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; IN_C[18]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 325        ; 8        ; MIR[10]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; MDR_IN[9]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 316        ; 7        ; OUT_A[11]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; OUT_B[23]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; IN_C[13]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 294        ; 7        ; MBR_OUT[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 275        ; 7        ; MDR_OUT[18]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; MBR_OUT[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E22      ; 255        ; 6        ; MBR_IN[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; IN_C[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 347        ; 8        ; OUT_A[21]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 348        ; 8        ; MAR[15]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 318        ; 7        ; MDR_IN[3]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 302        ; 7        ; MDR_IN[21]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 306        ; 7        ; OUT_B[24]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 279        ; 7        ; MAR[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 276        ; 7        ; PC[14]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 274        ; 7        ; MDR_IN[14]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 272        ; 6        ; OUT_B[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; PC[19]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F20      ; 262        ; 6        ; MDR_IN[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F21      ; 251        ; 6        ; OUT_B[14]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 250        ; 6        ; PC[16]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; MDR_IN[31]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 17         ; 1        ; MIR[30]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 3          ; 1        ; IN_C[6]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; OUT_B[30]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 342        ; 8        ; OUT_A[18]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 341        ; 8        ; OUT_A[19]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 331        ; 8        ; IN_C[21]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; IN_C[11]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 295        ; 7        ; MBR_OUT[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 280        ; 7        ; OUT_A[16]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 278        ; 7        ; MBR_OUT[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 277        ; 7        ; MBR_OUT[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 273        ; 6        ; OUT_A[17]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 264        ; 6        ; MBR_IN[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; MDR_OUT[28]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 1        ; PC[11]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; MIR[6]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 10         ; 1        ; IN_C[8]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; MAR[21]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 343        ; 8        ; MAR[16]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 323        ; 8        ; MIR[15]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; MAR[18]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 303        ; 7        ; MDR_IN[24]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 288        ; 7        ; OUT_B[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 287        ; 7        ; OUT_B[18]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 259        ; 6        ; MBR_IN[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ; 265        ; 6        ; MDR_OUT[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H18      ; 257        ; 6        ; MIR[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H19      ; 254        ; 6        ; MBR_IN[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ; 253        ; 6        ; OUT_B[27]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H21      ; 246        ; 6        ; OUT_B[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 245        ; 6        ; IN_C[9]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 29         ; 1        ; PC[13]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 28         ; 1        ; MAR[19]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 27         ; 1        ; MDR_IN[11]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 24         ; 1        ; OUT_A[9]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; MAR[30]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; PC[31]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 243        ; 6        ; IN_C[17]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 258        ; 6        ; MBR_IN[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 249        ; 6        ; OUT_B[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; MDR_OUT[14]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 241        ; 6        ; MDR_IN[16]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; PC[21]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; MDR_IN[20]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 244        ; 6        ; IN_C[31]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 247        ; 6        ; PC[7]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K18      ; 248        ; 6        ; OUT_B[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 237        ; 6        ; PC[18]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; IN_C[12]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; MIR[5]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 50         ; 2        ; MDR_OUT[12]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 20         ; 1        ; MAR[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; CLOCK                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 232        ; 6        ; PC[8]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; MDR_IN[18]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 234        ; 6        ; MDR_IN[15]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 45         ; 2        ; MDR_OUT[25]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 44         ; 2        ; MDR_OUT[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 47         ; 2        ; OUT_A[26]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 46         ; 2        ; OUT_A[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 51         ; 2        ; MDR_IN[25]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 43         ; 2        ; MDR_OUT[11]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; PC[6]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 222        ; 5        ; MDR_IN[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; MDR_IN[10]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 220        ; 5        ; MDR_IN[19]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 219        ; 5        ; PC[15]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 218        ; 5        ; PC[5]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 49         ; 2        ; MAR[26]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 48         ; 2        ; MAR[12]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; MIR[18]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ; 73         ; 2        ; MIR[29]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 67         ; 2        ; MIR[31]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; MDR_IN[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 196        ; 5        ; MIR[11]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 205        ; 5        ; MDR_OUT[20]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 214        ; 5        ; PC[28]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 215        ; 5        ; MAR[31]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ; 213        ; 5        ; PC[1]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 212        ; 5        ; PC[0]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 217        ; 5        ; PC[3]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 216        ; 5        ; PC[2]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 53         ; 2        ; MIR[17]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 52         ; 2        ; IN_C[26]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; MAR[13]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; OUT_A[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; MAR[10]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 192        ; 5        ; OUT_B[29]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 193        ; 5        ; MDR_IN[30]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P17      ; 197        ; 5        ; MIR[9]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; MDR_OUT[5]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ; 211        ; 5        ; MDR_OUT[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ; 210        ; 5        ; MDR_OUT[19]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; MIR[26]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; MAR[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; IN_C[25]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 175        ; 4        ; OUT_A[20]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ; 176        ; 4        ; OUT_A[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R16      ; 172        ; 4        ; OUT_A[14]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R17      ; 194        ; 5        ; MDR_IN[13]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ; 203        ; 5        ; PC[9]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 204        ; 5        ; PC[4]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R20      ; 200        ; 5        ; MIR[14]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 207        ; 5        ; MDR_OUT[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 206        ; 5        ; MDR_OUT[15]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 41         ; 2        ; MIR[34]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 40         ; 2        ; MIR[35]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; MIR[24]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; OUT_A[15]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 125        ; 3        ; MAR[27]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 148        ; 4        ; MAR[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; MAR[28]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 161        ; 4        ; IN_C[22]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 171        ; 4        ; OUT_A[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ; 181        ; 5        ; MAR[20]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T18      ; 182        ; 5        ; IN_C[7]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; MIR[16]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ; 95         ; 3        ; MIR[33]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U9       ; 112        ; 3        ; MIR[28]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 122        ; 3        ; OUT_A[29]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 128        ; 3        ; PC[29]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 147        ; 4        ; MDR_OUT[31]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 156        ; 4        ; MAR[25]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; IN_C[20]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; IN_C[2]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U20      ; 187        ; 5        ; MAR[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 202        ; 5        ; MAR[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 201        ; 5        ; OUT_A[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; MIR[22]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; MIR[23]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; OUT_A[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 113        ; 3        ; MAR[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 119        ; 3        ; IN_C[3]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 120        ; 3        ; MDR_IN[22]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 129        ; 3        ; MIR[13]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 142        ; 4        ; MDR_OUT[21]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 154        ; 4        ; OUT_A[25]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 157        ; 4        ; MAR[22]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 158        ; 4        ; MDR_OUT[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 168        ; 4        ; MAR[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; IN_C[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 198        ; 5        ; MIR[12]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 69         ; 2        ; IN_C[5]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 68         ; 2        ; MAR[29]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; MIR[27]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 114        ; 3        ; OUT_B[12]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; OUT_B[22]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; MDR_OUT[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 155        ; 4        ; OUT_A[22]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 159        ; 4        ; MDR_OUT[29]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; OUT_B[17]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; IN_C[28]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; MDR_IN[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W22      ; 190        ; 5        ; MIR[20]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 71         ; 2        ; MIR[25]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; IN_C[4]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 117        ; 3        ; OUT_A[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; PC[22]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; MIR[8]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; MDR_IN[2]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; MAR[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y22      ; 185        ; 5        ; MIR[21]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                    ;
+----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                    ; Library Name ;
+----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------+--------------+
; |Register_Bank                   ; 435 (0)     ; 330 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 278  ; 0            ; 105 (0)      ; 185 (0)           ; 145 (0)          ; |Register_Bank                                                         ; work         ;
;    |CPP:inst52|                  ; 34 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 32 (0)           ; |Register_Bank|CPP:inst52                                              ; work         ;
;       |Register_32_bits:inst1|   ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (0)           ; |Register_Bank|CPP:inst52|Register_32_bits:inst1                       ; work         ;
;          |Register_8_bits:inst1| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1 ; work         ;
;          |Register_8_bits:inst2| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2 ; work         ;
;          |Register_8_bits:inst3| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3 ; work         ;
;          |Register_8_bits:inst|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst  ; work         ;
;    |H:inst5|                     ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 32 (0)            ; 0 (0)            ; |Register_Bank|H:inst5                                                 ; work         ;
;       |Register_32_bits:inst1|   ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (0)            ; 0 (0)            ; |Register_Bank|H:inst5|Register_32_bits:inst1                          ; work         ;
;          |Register_8_bits:inst1| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|H:inst5|Register_32_bits:inst1|Register_8_bits:inst1    ; work         ;
;          |Register_8_bits:inst2| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|H:inst5|Register_32_bits:inst1|Register_8_bits:inst2    ; work         ;
;          |Register_8_bits:inst3| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|H:inst5|Register_32_bits:inst1|Register_8_bits:inst3    ; work         ;
;          |Register_8_bits:inst|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|H:inst5|Register_32_bits:inst1|Register_8_bits:inst     ; work         ;
;    |LV:inst51|                   ; 34 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 28 (0)            ; 4 (0)            ; |Register_Bank|LV:inst51                                               ; work         ;
;       |Register_32_bits:inst1|   ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 28 (0)            ; 4 (0)            ; |Register_Bank|LV:inst51|Register_32_bits:inst1                        ; work         ;
;          |Register_8_bits:inst1| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1  ; work         ;
;          |Register_8_bits:inst2| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |Register_Bank|LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2  ; work         ;
;          |Register_8_bits:inst3| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3  ; work         ;
;          |Register_8_bits:inst|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |Register_Bank|LV:inst51|Register_32_bits:inst1|Register_8_bits:inst   ; work         ;
;    |MAR:inst|                    ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 32 (0)            ; 0 (0)            ; |Register_Bank|MAR:inst                                                ; work         ;
;       |Register_32_bits:inst2|   ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (0)            ; 0 (0)            ; |Register_Bank|MAR:inst|Register_32_bits:inst2                         ; work         ;
;          |Register_8_bits:inst1| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1   ; work         ;
;          |Register_8_bits:inst2| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2   ; work         ;
;          |Register_8_bits:inst3| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3   ; work         ;
;          |Register_8_bits:inst|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|MAR:inst|Register_32_bits:inst2|Register_8_bits:inst    ; work         ;
;    |MBR:inst3|                   ; 186 (3)     ; 41 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (2)       ; 32 (1)            ; 93 (0)           ; |Register_Bank|MBR:inst3                                               ; work         ;
;       |Register_32_bits:inst1|   ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 23 (0)            ; 9 (1)            ; |Register_Bank|MBR:inst3|Register_32_bits:inst1                        ; work         ;
;          |Register_8_bits:inst1| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1  ; work         ;
;          |Register_8_bits:inst2| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |Register_Bank|MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2  ; work         ;
;          |Register_8_bits:inst3| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3  ; work         ;
;          |Register_8_bits:inst|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |Register_Bank|MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst   ; work         ;
;       |Register_32_bits:inst|    ; 151 (143)   ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 8 (0)             ; 85 (85)          ; |Register_Bank|MBR:inst3|Register_32_bits:inst                         ; work         ;
;          |Register_8_bits:inst|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|MBR:inst3|Register_32_bits:inst|Register_8_bits:inst    ; work         ;
;    |MDR:inst1|                   ; 100 (2)     ; 33 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 7 (1)             ; 63 (0)           ; |Register_Bank|MDR:inst1                                               ; work         ;
;       |Register_32_bits:inst2|   ; 98 (66)     ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 6 (0)             ; 63 (52)          ; |Register_Bank|MDR:inst1|Register_32_bits:inst2                        ; work         ;
;          |Register_8_bits:inst1| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1  ; work         ;
;          |Register_8_bits:inst2| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |Register_Bank|MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2  ; work         ;
;          |Register_8_bits:inst3| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Register_Bank|MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3  ; work         ;
;          |Register_8_bits:inst|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst   ; work         ;
;    |OPC:inst4|                   ; 34 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 32 (0)           ; |Register_Bank|OPC:inst4                                               ; work         ;
;       |Register_32_bits:inst1|   ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (0)           ; |Register_Bank|OPC:inst4|Register_32_bits:inst1                        ; work         ;
;          |Register_8_bits:inst1| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1  ; work         ;
;          |Register_8_bits:inst2| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2  ; work         ;
;          |Register_8_bits:inst3| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3  ; work         ;
;          |Register_8_bits:inst|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst   ; work         ;
;    |PC:inst2|                    ; 34 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 23 (0)            ; 9 (0)            ; |Register_Bank|PC:inst2                                                ; work         ;
;       |Register_32_bits:inst1|   ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 23 (0)            ; 9 (0)            ; |Register_Bank|PC:inst2|Register_32_bits:inst1                         ; work         ;
;          |Register_8_bits:inst1| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |Register_Bank|PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1   ; work         ;
;          |Register_8_bits:inst2| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |Register_Bank|PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2   ; work         ;
;          |Register_8_bits:inst3| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |Register_Bank|PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3   ; work         ;
;          |Register_8_bits:inst|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |Register_Bank|PC:inst2|Register_32_bits:inst1|Register_8_bits:inst    ; work         ;
;    |SP:inst50|                   ; 34 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 32 (0)           ; |Register_Bank|SP:inst50                                               ; work         ;
;       |Register_32_bits:inst1|   ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (2)           ; |Register_Bank|SP:inst50|Register_32_bits:inst1                        ; work         ;
;          |Register_8_bits:inst1| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1  ; work         ;
;          |Register_8_bits:inst2| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2  ; work         ;
;          |Register_8_bits:inst3| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3  ; work         ;
;          |Register_8_bits:inst|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Register_Bank|SP:inst50|Register_32_bits:inst1|Register_8_bits:inst   ; work         ;
;    |TOS:inst53|                  ; 34 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 31 (0)            ; 1 (0)            ; |Register_Bank|TOS:inst53                                              ; work         ;
;       |Register_32_bits:inst1|   ; 33 (1)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 31 (0)            ; 1 (0)            ; |Register_Bank|TOS:inst53|Register_32_bits:inst1                       ; work         ;
;          |Register_8_bits:inst1| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1 ; work         ;
;          |Register_8_bits:inst2| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2 ; work         ;
;          |Register_8_bits:inst3| ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |Register_Bank|TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3 ; work         ;
;          |Register_8_bits:inst|  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |Register_Bank|TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst  ; work         ;
+----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; MAR[31]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[30]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[29]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[28]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[27]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[26]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[25]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[24]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[23]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[22]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[21]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[20]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[19]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[18]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[17]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[16]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[15]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[14]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[13]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MIR[35]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[34]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[33]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[32]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[31]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[30]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[29]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[28]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[27]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[26]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[25]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[24]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[23]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[22]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[21]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[20]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[19]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[18]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[17]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MIR[16]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MBR_OUT[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MBR_OUT[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MBR_OUT[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MBR_OUT[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MBR_OUT[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MBR_OUT[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MBR_OUT[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MBR_OUT[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MDR_OUT[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[31]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[30]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[29]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[28]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[27]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[26]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[25]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[24]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[23]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[22]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[21]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[20]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[19]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[18]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[17]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[16]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_A[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[31]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[30]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[29]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[28]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[27]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[26]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[25]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[24]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[23]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[22]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[21]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[20]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[19]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[18]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[17]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[16]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OUT_B[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[31]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[30]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[29]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[28]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[27]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[26]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[25]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[24]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[23]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[22]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[21]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[20]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[19]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[18]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IN_C[31]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; LOAD        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; IN_C[30]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[29]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[28]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[27]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[26]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[25]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[24]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[23]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[22]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[21]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[20]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[19]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[18]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[17]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[16]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[15]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[14]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[13]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[12]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[11]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[10]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[9]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[8]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[7]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[6]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[5]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[4]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[3]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; IN_C[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; IN_C[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MBR_IN[7]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MBR_IN[6]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MBR_IN[5]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MBR_IN[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MBR_IN[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MBR_IN[2]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MBR_IN[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MBR_IN[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MIR[6]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MIR[3]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MIR[0]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MIR[2]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MIR[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; MIR[7]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[31]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[30]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[29]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[28]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[27]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[26]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[25]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[24]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[23]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[22]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[21]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[20]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[19]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[18]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[17]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[16]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[15]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[14]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[13]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[12]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[11]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[10]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[9]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[8]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; MDR_IN[7]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[6]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[5]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[3]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MDR_IN[2]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MDR_IN[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MIR[15]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MIR[9]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MIR[4]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MIR[5]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MIR[8]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MIR[11]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; MIR[10]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MIR[13]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MIR[12]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MIR[14]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; MIR[35]                                                                      ;                   ;         ;
; MIR[34]                                                                      ;                   ;         ;
; MIR[33]                                                                      ;                   ;         ;
; MIR[32]                                                                      ;                   ;         ;
; MIR[31]                                                                      ;                   ;         ;
; MIR[30]                                                                      ;                   ;         ;
; MIR[29]                                                                      ;                   ;         ;
; MIR[28]                                                                      ;                   ;         ;
; MIR[27]                                                                      ;                   ;         ;
; MIR[26]                                                                      ;                   ;         ;
; MIR[25]                                                                      ;                   ;         ;
; MIR[24]                                                                      ;                   ;         ;
; MIR[23]                                                                      ;                   ;         ;
; MIR[22]                                                                      ;                   ;         ;
; MIR[21]                                                                      ;                   ;         ;
; MIR[20]                                                                      ;                   ;         ;
; MIR[19]                                                                      ;                   ;         ;
; MIR[18]                                                                      ;                   ;         ;
; MIR[17]                                                                      ;                   ;         ;
; MIR[16]                                                                      ;                   ;         ;
; IN_C[31]                                                                     ;                   ;         ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst             ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst           ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst           ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst          ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst           ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[31]~0                          ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst~feeder     ; 1                 ; 6       ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst~feeder     ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst~feeder   ; 1                 ; 6       ;
; LOAD                                                                         ;                   ;         ;
; IN_C[30]                                                                     ;                   ;         ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst5          ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst5          ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst5         ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst5         ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst5          ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[30]~1                          ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst5~feeder    ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst5~feeder     ; 0                 ; 6       ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst5~feeder    ; 0                 ; 6       ;
; IN_C[29]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst8           ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst8            ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst8          ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst8         ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst8         ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst8          ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[29]~2                          ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst8~feeder    ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst8~feeder   ; 0                 ; 6       ;
; IN_C[28]                                                                     ;                   ;         ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst12         ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst12        ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst12        ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst12         ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[28]~3                          ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst12~feeder    ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst12~feeder   ; 1                 ; 6       ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst12~feeder   ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst12~feeder  ; 1                 ; 6       ;
; IN_C[27]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst16          ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst16         ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst16        ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst16        ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst16         ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[27]~4                          ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst16~feeder   ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst16~feeder    ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst16~feeder  ; 0                 ; 6       ;
; IN_C[26]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst20          ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst20         ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst20         ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst20        ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst20        ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst20         ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[26]~5                          ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst20~feeder   ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst20~feeder    ; 0                 ; 6       ;
; IN_C[25]                                                                     ;                   ;         ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst24         ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst24        ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst24        ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst24         ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[25]~6                          ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst24~feeder   ; 0                 ; 6       ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst24~feeder   ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst24~feeder    ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst24~feeder  ; 0                 ; 6       ;
; IN_C[24]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst28          ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst28         ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst28         ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst28        ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst28         ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[24]~7                          ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst28~feeder   ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst28~feeder    ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst28~feeder ; 1                 ; 6       ;
; IN_C[23]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst            ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst             ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst            ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst           ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst           ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst          ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst           ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[23]~8                          ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst~feeder   ; 1                 ; 6       ;
; IN_C[22]                                                                     ;                   ;         ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst5          ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst5          ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst5         ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst5         ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst5          ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[22]~9                          ; 0                 ; 6       ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst5~feeder    ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst5~feeder    ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst5~feeder     ; 0                 ; 6       ;
; IN_C[21]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst8           ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst8          ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst8         ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst8         ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst8          ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[21]~10                         ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst8~feeder    ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst8~feeder     ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst8~feeder   ; 1                 ; 6       ;
; IN_C[20]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst12          ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst12         ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst12         ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst12        ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst12        ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst12         ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[20]~11                         ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst12~feeder   ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst12~feeder    ; 0                 ; 6       ;
; IN_C[19]                                                                     ;                   ;         ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst16           ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst16          ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst16         ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst16         ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst16        ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst16        ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst16         ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[19]~12                         ; 0                 ; 6       ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst16~feeder   ; 0                 ; 6       ;
; IN_C[18]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst20          ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst20         ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst20         ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst20        ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst20         ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[18]~13                         ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst20~feeder    ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst20~feeder ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst20~feeder   ; 1                 ; 6       ;
; IN_C[17]                                                                     ;                   ;         ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst24         ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst24         ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst24        ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst24         ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[17]~14                         ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst24~feeder    ; 0                 ; 6       ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst24~feeder   ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst24~feeder ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst24~feeder   ; 0                 ; 6       ;
; IN_C[16]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst28          ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst28          ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst28         ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst28         ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst28        ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst28        ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst28         ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[16]~15                         ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst28~feeder    ; 1                 ; 6       ;
; IN_C[15]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst            ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst            ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst           ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst          ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst          ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst           ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[15]~16                         ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst~feeder      ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst~feeder    ; 0                 ; 6       ;
; IN_C[14]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst5           ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst5          ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst5         ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst5          ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[14]~17                         ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst5~feeder    ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst5~feeder     ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst5~feeder   ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst5~feeder  ; 1                 ; 6       ;
; IN_C[13]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst8           ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst8            ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst8           ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst8          ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst8          ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst8         ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst8         ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst8          ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[13]~18                         ; 0                 ; 6       ;
; IN_C[12]                                                                     ;                   ;         ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst12           ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst12          ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst12         ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst12         ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst12        ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst12        ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst12         ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[12]~19                         ; 0                 ; 6       ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst12~feeder   ; 0                 ; 6       ;
; IN_C[11]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst16          ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst16           ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst16          ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst16         ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst16        ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst16        ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst16         ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[11]~20                         ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst16~feeder  ; 1                 ; 6       ;
; IN_C[10]                                                                     ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst20          ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst20         ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst20        ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst20         ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[10]~21                         ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst20~feeder   ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst20~feeder    ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst20~feeder  ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst20~feeder ; 1                 ; 6       ;
; IN_C[9]                                                                      ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst24          ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst24         ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst24         ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst24        ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst24        ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst24         ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[9]~22                          ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst24~feeder   ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst24~feeder    ; 0                 ; 6       ;
; IN_C[8]                                                                      ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst28          ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst28         ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst28         ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst28        ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst28        ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst28         ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[8]~23                          ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst28~feeder   ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst28~feeder    ; 1                 ; 6       ;
; IN_C[7]                                                                      ;                   ;         ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst28         ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst28          ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[7]~24                          ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst28~0        ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst28~0        ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst28~0       ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst28~feeder    ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst28~feeder     ; 1                 ; 6       ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst28~feeder    ; 1                 ; 6       ;
; IN_C[6]                                                                      ;                   ;         ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst24            ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst24          ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst24          ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst24         ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst24          ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[6]~25                          ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst24~feeder    ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst24~feeder  ; 1                 ; 6       ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst24~feeder    ; 1                 ; 6       ;
; IN_C[5]                                                                      ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst20           ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst20          ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst20         ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst20         ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst20          ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[5]~26                          ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst20~feeder    ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst20~feeder     ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst20~feeder   ; 1                 ; 6       ;
; IN_C[4]                                                                      ;                   ;         ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst16         ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst16          ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[4]~27                          ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst16~0        ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst16~0        ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst16~feeder    ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst16~feeder     ; 0                 ; 6       ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst16~feeder    ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst16~feeder  ; 0                 ; 6       ;
; IN_C[3]                                                                      ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst12           ; 1                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst12          ; 1                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst12          ; 1                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst12         ; 1                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst12          ; 1                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[3]~28                          ; 1                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst12~feeder    ; 1                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst12~feeder     ; 1                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst12~feeder  ; 1                 ; 6       ;
; IN_C[2]                                                                      ;                   ;         ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst8           ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst8           ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst8          ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst8           ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[2]~29                          ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst8~feeder     ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst8~feeder      ; 0                 ; 6       ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst8~feeder     ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst8~feeder   ; 0                 ; 6       ;
; IN_C[1]                                                                      ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst5            ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst5             ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst5           ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst5           ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst5          ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst5           ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[1]~30                          ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst5~feeder     ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst5~feeder   ; 0                 ; 6       ;
; IN_C[0]                                                                      ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst             ; 0                 ; 6       ;
;      - LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst            ; 0                 ; 6       ;
;      - SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst            ; 0                 ; 6       ;
;      - CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst           ; 0                 ; 6       ;
;      - OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst            ; 0                 ; 6       ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[0]~31                          ; 0                 ; 6       ;
;      - MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst~feeder      ; 0                 ; 6       ;
;      - H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst~feeder       ; 0                 ; 6       ;
;      - TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst~feeder    ; 0                 ; 6       ;
; MBR_IN[7]                                                                    ;                   ;         ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst           ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst8          ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst12         ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst28~feeder   ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst8~feeder   ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst20~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst24~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst28~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst~feeder    ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst5~feeder   ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst5~feeder   ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst16~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst28~feeder    ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst20~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst28~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst12~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst16~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst24~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst16~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst~feeder    ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst20~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst5~feeder   ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst24~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst28~feeder  ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst8~feeder   ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst12~feeder  ; 0                 ; 6       ;
; MBR_IN[6]                                                                    ;                   ;         ;
;      - MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst24           ; 1                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst24~feeder   ; 1                 ; 6       ;
; MBR_IN[5]                                                                    ;                   ;         ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst20          ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst20~feeder    ; 0                 ; 6       ;
; MBR_IN[4]                                                                    ;                   ;         ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst16          ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst16           ; 0                 ; 6       ;
; MBR_IN[3]                                                                    ;                   ;         ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst12          ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst12~feeder    ; 0                 ; 6       ;
; MBR_IN[2]                                                                    ;                   ;         ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst8           ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst8~feeder     ; 0                 ; 6       ;
; MBR_IN[1]                                                                    ;                   ;         ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst5           ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst5~feeder     ; 0                 ; 6       ;
; MBR_IN[0]                                                                    ;                   ;         ;
;      - MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst            ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst~feeder      ; 0                 ; 6       ;
; MIR[6]                                                                       ;                   ;         ;
;      - MDR_OUT[31]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[30]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[29]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[28]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[27]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[26]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[25]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[24]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[23]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[22]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[21]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[20]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[19]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[18]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[17]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[16]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[15]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[14]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[13]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[12]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[11]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[10]~output                                                    ; 0                 ; 6       ;
;      - MDR_OUT[9]~output                                                     ; 0                 ; 6       ;
;      - MDR_OUT[8]~output                                                     ; 0                 ; 6       ;
;      - MDR_OUT[7]~output                                                     ; 0                 ; 6       ;
;      - MDR_OUT[6]~output                                                     ; 0                 ; 6       ;
;      - MDR_OUT[5]~output                                                     ; 0                 ; 6       ;
;      - MDR_OUT[4]~output                                                     ; 0                 ; 6       ;
;      - MDR_OUT[3]~output                                                     ; 0                 ; 6       ;
;      - MDR_OUT[2]~output                                                     ; 0                 ; 6       ;
;      - MDR_OUT[1]~output                                                     ; 0                 ; 6       ;
;      - MDR_OUT[0]~output                                                     ; 0                 ; 6       ;
; MIR[3]                                                                       ;                   ;         ;
;      - MDR:inst1|inst15                                                      ; 0                 ; 6       ;
;      - PC:inst2|inst10                                                       ; 0                 ; 6       ;
;      - SP:inst50|inst10                                                      ; 0                 ; 6       ;
;      - LV:inst51|inst5                                                       ; 0                 ; 6       ;
;      - CPP:inst52|inst4                                                      ; 0                 ; 6       ;
;      - TOS:inst53|inst6                                                      ; 0                 ; 6       ;
;      - OPC:inst4|inst8                                                       ; 0                 ; 6       ;
;      - MBR:inst3|inst10                                                      ; 0                 ; 6       ;
;      - MBR:inst3|inst9                                                       ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst|inst4[31]~30                          ; 0                 ; 6       ;
; MIR[0]                                                                       ;                   ;         ;
;      - MDR:inst1|inst15                                                      ; 1                 ; 6       ;
;      - PC:inst2|inst10                                                       ; 1                 ; 6       ;
;      - SP:inst50|inst10                                                      ; 1                 ; 6       ;
;      - LV:inst51|inst5                                                       ; 1                 ; 6       ;
;      - CPP:inst52|inst4                                                      ; 1                 ; 6       ;
;      - TOS:inst53|inst6                                                      ; 1                 ; 6       ;
;      - OPC:inst4|inst8                                                       ; 1                 ; 6       ;
;      - MBR:inst3|inst10                                                      ; 1                 ; 6       ;
;      - MBR:inst3|inst9                                                       ; 1                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst|inst4[31]~30                          ; 1                 ; 6       ;
; MIR[2]                                                                       ;                   ;         ;
;      - MDR:inst1|inst15                                                      ; 1                 ; 6       ;
;      - PC:inst2|inst10                                                       ; 1                 ; 6       ;
;      - SP:inst50|inst10                                                      ; 1                 ; 6       ;
;      - LV:inst51|inst5                                                       ; 1                 ; 6       ;
;      - CPP:inst52|inst4                                                      ; 1                 ; 6       ;
;      - TOS:inst53|inst6                                                      ; 1                 ; 6       ;
;      - OPC:inst4|inst8                                                       ; 1                 ; 6       ;
;      - MBR:inst3|inst10                                                      ; 1                 ; 6       ;
;      - MBR:inst3|inst9                                                       ; 1                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst|inst4[31]~30                          ; 1                 ; 6       ;
; MIR[1]                                                                       ;                   ;         ;
;      - MDR:inst1|inst15                                                      ; 0                 ; 6       ;
;      - PC:inst2|inst10                                                       ; 0                 ; 6       ;
;      - SP:inst50|inst10                                                      ; 0                 ; 6       ;
;      - LV:inst51|inst5                                                       ; 0                 ; 6       ;
;      - CPP:inst52|inst4                                                      ; 0                 ; 6       ;
;      - TOS:inst53|inst6                                                      ; 0                 ; 6       ;
;      - OPC:inst4|inst8                                                       ; 0                 ; 6       ;
;      - MBR:inst3|inst10                                                      ; 0                 ; 6       ;
;      - MBR:inst3|inst9                                                       ; 0                 ; 6       ;
;      - MBR:inst3|Register_32_bits:inst|inst4[31]~30                          ; 0                 ; 6       ;
; CLOCK                                                                        ;                   ;         ;
;      - MAR:inst|Register_32_bits:inst2|inst12                                ; 0                 ; 0       ;
;      - MBR:inst3|inst13                                                      ; 0                 ; 0       ;
;      - MBR:inst3|Register_32_bits:inst1|inst12                               ; 0                 ; 0       ;
;      - MDR:inst1|inst13                                                      ; 0                 ; 0       ;
;      - H:inst5|Register_32_bits:inst1|inst12                                 ; 0                 ; 0       ;
;      - PC:inst2|Register_32_bits:inst1|inst12                                ; 0                 ; 0       ;
;      - MDR:inst1|Register_32_bits:inst2|inst12                               ; 0                 ; 0       ;
;      - LV:inst51|Register_32_bits:inst1|inst12                               ; 0                 ; 0       ;
;      - SP:inst50|Register_32_bits:inst1|inst12                               ; 0                 ; 0       ;
;      - TOS:inst53|Register_32_bits:inst1|inst12                              ; 0                 ; 0       ;
;      - CPP:inst52|Register_32_bits:inst1|inst12                              ; 0                 ; 0       ;
;      - OPC:inst4|Register_32_bits:inst1|inst12                               ; 0                 ; 0       ;
;      - MBR:inst3|Register_32_bits:inst|inst12                                ; 0                 ; 0       ;
; MIR[7]                                                                       ;                   ;         ;
;      - MAR:inst|Register_32_bits:inst2|inst12                                ; 0                 ; 6       ;
; MDR_IN[31]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[31]~0                          ; 1                 ; 6       ;
; MDR_IN[30]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[30]~1                          ; 0                 ; 6       ;
; MDR_IN[29]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[29]~2                          ; 0                 ; 6       ;
; MDR_IN[28]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[28]~3                          ; 1                 ; 6       ;
; MDR_IN[27]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[27]~4                          ; 1                 ; 6       ;
; MDR_IN[26]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[26]~5                          ; 1                 ; 6       ;
; MDR_IN[25]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[25]~6                          ; 1                 ; 6       ;
; MDR_IN[24]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[24]~7                          ; 0                 ; 6       ;
; MDR_IN[23]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[23]~8                          ; 0                 ; 6       ;
; MDR_IN[22]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[22]~9                          ; 1                 ; 6       ;
; MDR_IN[21]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[21]~10                         ; 1                 ; 6       ;
; MDR_IN[20]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[20]~11                         ; 1                 ; 6       ;
; MDR_IN[19]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[19]~12                         ; 0                 ; 6       ;
; MDR_IN[18]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[18]~13                         ; 0                 ; 6       ;
; MDR_IN[17]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[17]~14                         ; 1                 ; 6       ;
; MDR_IN[16]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[16]~15                         ; 0                 ; 6       ;
; MDR_IN[15]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[15]~16                         ; 0                 ; 6       ;
; MDR_IN[14]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[14]~17                         ; 0                 ; 6       ;
; MDR_IN[13]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[13]~18                         ; 0                 ; 6       ;
; MDR_IN[12]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[12]~19                         ; 1                 ; 6       ;
; MDR_IN[11]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[11]~20                         ; 0                 ; 6       ;
; MDR_IN[10]                                                                   ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[10]~21                         ; 1                 ; 6       ;
; MDR_IN[9]                                                                    ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[9]~22                          ; 1                 ; 6       ;
; MDR_IN[8]                                                                    ;                   ;         ;
; MDR_IN[7]                                                                    ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[7]~24                          ; 1                 ; 6       ;
; MDR_IN[6]                                                                    ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[6]~25                          ; 1                 ; 6       ;
; MDR_IN[5]                                                                    ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[5]~26                          ; 1                 ; 6       ;
; MDR_IN[4]                                                                    ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[4]~27                          ; 0                 ; 6       ;
; MDR_IN[3]                                                                    ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[3]~28                          ; 1                 ; 6       ;
; MDR_IN[2]                                                                    ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[2]~29                          ; 0                 ; 6       ;
; MDR_IN[1]                                                                    ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[1]~30                          ; 0                 ; 6       ;
; MDR_IN[0]                                                                    ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst9[0]~31                          ; 0                 ; 6       ;
; MIR[15]                                                                      ;                   ;         ;
;      - H:inst5|Register_32_bits:inst1|inst12                                 ; 1                 ; 6       ;
; MIR[9]                                                                       ;                   ;         ;
;      - PC:inst2|Register_32_bits:inst1|inst12                                ; 1                 ; 6       ;
; MIR[4]                                                                       ;                   ;         ;
;      - MBR:inst3|inst13~feeder                                               ; 0                 ; 6       ;
; MIR[5]                                                                       ;                   ;         ;
;      - MDR:inst1|inst13~feeder                                               ; 0                 ; 6       ;
; MIR[8]                                                                       ;                   ;         ;
;      - MDR:inst1|Register_32_bits:inst2|inst12                               ; 0                 ; 6       ;
; MIR[11]                                                                      ;                   ;         ;
;      - LV:inst51|Register_32_bits:inst1|inst12                               ; 1                 ; 6       ;
; MIR[10]                                                                      ;                   ;         ;
;      - SP:inst50|Register_32_bits:inst1|inst12                               ; 0                 ; 6       ;
; MIR[13]                                                                      ;                   ;         ;
;      - TOS:inst53|Register_32_bits:inst1|inst12                              ; 0                 ; 6       ;
; MIR[12]                                                                      ;                   ;         ;
;      - CPP:inst52|Register_32_bits:inst1|inst12                              ; 0                 ; 6       ;
; MIR[14]                                                                      ;                   ;         ;
;      - OPC:inst4|Register_32_bits:inst1|inst12                               ; 1                 ; 6       ;
+------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                            ;
+----------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                         ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; CLOCK                                        ; PIN_L15            ; 13      ; Clock         ; no     ; --                   ; --               ; --                        ;
; CPP:inst52|Register_32_bits:inst1|inst12     ; LCCOMB_X40_Y15_N6  ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; H:inst5|Register_32_bits:inst1|inst12        ; LCCOMB_X19_Y28_N10 ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; LOAD                                         ; PIN_AB11           ; 328     ; Async. clear  ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; LV:inst51|Register_32_bits:inst1|inst12      ; LCCOMB_X40_Y15_N4  ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; MAR:inst|Register_32_bits:inst2|inst12       ; LCCOMB_X19_Y28_N18 ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; MBR:inst3|Register_32_bits:inst1|inst12      ; LCCOMB_X19_Y28_N4  ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; MBR:inst3|Register_32_bits:inst|inst12       ; LCCOMB_X19_Y28_N0  ; 8       ; Clock         ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; MBR:inst3|Register_32_bits:inst|inst4[31]~30 ; LCCOMB_X31_Y21_N30 ; 32      ; Output enable ; no     ; --                   ; --               ; --                        ;
; MDR:inst1|Register_32_bits:inst2|inst12      ; LCCOMB_X29_Y17_N8  ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; MIR[6]                                       ; PIN_H6             ; 32      ; Output enable ; no     ; --                   ; --               ; --                        ;
; OPC:inst4|Register_32_bits:inst1|inst12      ; LCCOMB_X40_Y15_N10 ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; PC:inst2|Register_32_bits:inst1|inst12       ; LCCOMB_X40_Y15_N12 ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; SP:inst50|Register_32_bits:inst1|inst12      ; LCCOMB_X19_Y28_N8  ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; TOS:inst53|Register_32_bits:inst1|inst12     ; LCCOMB_X20_Y4_N6   ; 32      ; Clock         ; yes    ; Global Clock         ; GCLK17           ; --                        ;
+----------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                          ;
+------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                     ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CPP:inst52|Register_32_bits:inst1|inst12 ; LCCOMB_X40_Y15_N6  ; 32      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; H:inst5|Register_32_bits:inst1|inst12    ; LCCOMB_X19_Y28_N10 ; 32      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; LOAD                                     ; PIN_AB11           ; 328     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; LV:inst51|Register_32_bits:inst1|inst12  ; LCCOMB_X40_Y15_N4  ; 32      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; MAR:inst|Register_32_bits:inst2|inst12   ; LCCOMB_X19_Y28_N18 ; 32      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; MBR:inst3|Register_32_bits:inst1|inst12  ; LCCOMB_X19_Y28_N4  ; 32      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; MBR:inst3|Register_32_bits:inst|inst12   ; LCCOMB_X19_Y28_N0  ; 8       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; MDR:inst1|Register_32_bits:inst2|inst12  ; LCCOMB_X29_Y17_N8  ; 32      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; OPC:inst4|Register_32_bits:inst1|inst12  ; LCCOMB_X40_Y15_N10 ; 32      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; PC:inst2|Register_32_bits:inst1|inst12   ; LCCOMB_X40_Y15_N12 ; 32      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; SP:inst50|Register_32_bits:inst1|inst12  ; LCCOMB_X19_Y28_N8  ; 32      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; TOS:inst53|Register_32_bits:inst1|inst12 ; LCCOMB_X20_Y4_N6   ; 32      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                           ;
+-----------------------------------------------------------------+---------+
; Name                                                            ; Fan-Out ;
+-----------------------------------------------------------------+---------+
; MDR:inst1|inst13                                                ; 33      ;
; MIR[6]~input                                                    ; 32      ;
; MBR:inst3|Register_32_bits:inst|inst4[31]~30                    ; 32      ;
; MBR:inst3|inst9                                                 ; 32      ;
; MBR:inst3|inst10                                                ; 32      ;
; OPC:inst4|inst8                                                 ; 32      ;
; TOS:inst53|inst6                                                ; 32      ;
; CPP:inst52|inst4                                                ; 32      ;
; LV:inst51|inst5                                                 ; 32      ;
; SP:inst50|inst10                                                ; 32      ;
; PC:inst2|inst10                                                 ; 32      ;
; MDR:inst1|inst15                                                ; 32      ;
; MBR_IN[7]~input                                                 ; 26      ;
; CLOCK~input                                                     ; 13      ;
; MIR[1]~input                                                    ; 10      ;
; MIR[2]~input                                                    ; 10      ;
; MIR[0]~input                                                    ; 10      ;
; MIR[3]~input                                                    ; 10      ;
; IN_C[0]~input                                                   ; 9       ;
; IN_C[1]~input                                                   ; 9       ;
; IN_C[2]~input                                                   ; 9       ;
; IN_C[3]~input                                                   ; 9       ;
; IN_C[4]~input                                                   ; 9       ;
; IN_C[5]~input                                                   ; 9       ;
; IN_C[6]~input                                                   ; 9       ;
; IN_C[7]~input                                                   ; 9       ;
; IN_C[8]~input                                                   ; 9       ;
; IN_C[9]~input                                                   ; 9       ;
; IN_C[10]~input                                                  ; 9       ;
; IN_C[11]~input                                                  ; 9       ;
; IN_C[12]~input                                                  ; 9       ;
; IN_C[13]~input                                                  ; 9       ;
; IN_C[14]~input                                                  ; 9       ;
; IN_C[15]~input                                                  ; 9       ;
; IN_C[16]~input                                                  ; 9       ;
; IN_C[17]~input                                                  ; 9       ;
; IN_C[18]~input                                                  ; 9       ;
; IN_C[19]~input                                                  ; 9       ;
; IN_C[20]~input                                                  ; 9       ;
; IN_C[21]~input                                                  ; 9       ;
; IN_C[22]~input                                                  ; 9       ;
; IN_C[23]~input                                                  ; 9       ;
; IN_C[24]~input                                                  ; 9       ;
; IN_C[25]~input                                                  ; 9       ;
; IN_C[26]~input                                                  ; 9       ;
; IN_C[27]~input                                                  ; 9       ;
; IN_C[28]~input                                                  ; 9       ;
; IN_C[29]~input                                                  ; 9       ;
; IN_C[30]~input                                                  ; 9       ;
; IN_C[31]~input                                                  ; 9       ;
; MBR_IN[0]~input                                                 ; 2       ;
; MBR_IN[1]~input                                                 ; 2       ;
; MBR_IN[2]~input                                                 ; 2       ;
; MBR_IN[3]~input                                                 ; 2       ;
; MBR_IN[4]~input                                                 ; 2       ;
; MBR_IN[5]~input                                                 ; 2       ;
; MBR_IN[6]~input                                                 ; 2       ;
; MBR:inst3|inst13                                                ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst      ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst5     ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst8     ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst12    ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst16    ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst20    ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst24    ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst28    ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst28   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst24   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst20   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst16   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst12   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst8    ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst5    ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst     ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst28   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst24   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst20   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst16   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst12   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst8    ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst5    ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst     ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst28   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst24   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst20   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst16   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst12   ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst8    ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst5    ; 2       ;
; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst     ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst       ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst5      ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst8      ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst12     ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst16     ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst20     ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst24     ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst|inst28     ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst28    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst24    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst20    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst16    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst12    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst8     ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst5     ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst1|inst      ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst28    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst24    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst20    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst16    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst12    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst8     ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst5     ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst2|inst      ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst28    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst24    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst20    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst16    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst12    ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst8     ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst5     ; 2       ;
; PC:inst2|Register_32_bits:inst1|Register_8_bits:inst3|inst      ; 2       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst      ; 2       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst5     ; 2       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst8     ; 2       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst12    ; 2       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst16    ; 2       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst20    ; 2       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst24    ; 2       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst|inst28    ; 2       ;
; MIR[14]~input                                                   ; 1       ;
; MIR[12]~input                                                   ; 1       ;
; MIR[13]~input                                                   ; 1       ;
; MIR[10]~input                                                   ; 1       ;
; MIR[11]~input                                                   ; 1       ;
; MIR[8]~input                                                    ; 1       ;
; MIR[5]~input                                                    ; 1       ;
; MIR[4]~input                                                    ; 1       ;
; MIR[9]~input                                                    ; 1       ;
; MIR[15]~input                                                   ; 1       ;
; MDR_IN[0]~input                                                 ; 1       ;
; MDR_IN[1]~input                                                 ; 1       ;
; MDR_IN[2]~input                                                 ; 1       ;
; MDR_IN[3]~input                                                 ; 1       ;
; MDR_IN[4]~input                                                 ; 1       ;
; MDR_IN[5]~input                                                 ; 1       ;
; MDR_IN[6]~input                                                 ; 1       ;
; MDR_IN[7]~input                                                 ; 1       ;
; MDR_IN[8]~input                                                 ; 1       ;
; MDR_IN[9]~input                                                 ; 1       ;
; MDR_IN[10]~input                                                ; 1       ;
; MDR_IN[11]~input                                                ; 1       ;
; MDR_IN[12]~input                                                ; 1       ;
; MDR_IN[13]~input                                                ; 1       ;
; MDR_IN[14]~input                                                ; 1       ;
; MDR_IN[15]~input                                                ; 1       ;
; MDR_IN[16]~input                                                ; 1       ;
; MDR_IN[17]~input                                                ; 1       ;
; MDR_IN[18]~input                                                ; 1       ;
; MDR_IN[19]~input                                                ; 1       ;
; MDR_IN[20]~input                                                ; 1       ;
; MDR_IN[21]~input                                                ; 1       ;
; MDR_IN[22]~input                                                ; 1       ;
; MDR_IN[23]~input                                                ; 1       ;
; MDR_IN[24]~input                                                ; 1       ;
; MDR_IN[25]~input                                                ; 1       ;
; MDR_IN[26]~input                                                ; 1       ;
; MDR_IN[27]~input                                                ; 1       ;
; MDR_IN[28]~input                                                ; 1       ;
; MDR_IN[29]~input                                                ; 1       ;
; MDR_IN[30]~input                                                ; 1       ;
; MDR_IN[31]~input                                                ; 1       ;
; MIR[7]~input                                                    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst16~0  ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst16~0  ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst28~0 ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst28~0  ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst28~0  ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[0]~31                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[1]~30                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[2]~29                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[3]~28                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[4]~27                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[5]~26                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[6]~25                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[7]~24                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[8]~23                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[9]~22                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[10]~21                   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[11]~20                   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[12]~19                   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[13]~18                   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[14]~17                   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[15]~16                   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[16]~15                   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[17]~14                   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[18]~13                   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[19]~12                   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[20]~11                   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[21]~10                   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[22]~9                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[23]~8                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[24]~7                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[25]~6                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[26]~5                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[27]~4                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[28]~3                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[29]~2                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[30]~1                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst9[31]~0                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[0]~55                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[0]~54                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[0]~53                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst      ; 1       ;
; MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst       ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[0]~52                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst     ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst     ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[0]~51                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst      ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst      ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[0]~50                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[1]~49                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[1]~48                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[1]~47                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst5     ; 1       ;
; MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst5      ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[1]~46                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst5    ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst5    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[1]~45                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst5     ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst5     ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[1]~44                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[2]~43                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[2]~42                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[2]~41                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst8     ; 1       ;
; MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst8      ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[2]~40                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst8    ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst8    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[2]~39                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst8     ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst8     ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[2]~38                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[3]~37                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[3]~36                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[3]~35                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst12    ; 1       ;
; MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst12     ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[3]~34                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst12   ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst12   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[3]~33                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst12    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst12    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[3]~32                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[4]~31                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[4]~30                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[4]~29                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst16    ; 1       ;
; MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst16     ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[4]~28                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst16   ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst16   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[4]~27                    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst16    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst16    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[4]~26                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[5]~25                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[5]~24                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[5]~23                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst20    ; 1       ;
; MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst20     ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[5]~22                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst20   ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst20   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[5]~21                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst20    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst20    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[5]~20                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[6]~19                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[6]~18                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[6]~17                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst24    ; 1       ;
; MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst24     ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[6]~16                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst24   ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst24   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[6]~15                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst24    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst24    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[6]~14                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[7]~13                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[7]~12                    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[7]~11                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst|inst28    ; 1       ;
; MBR:inst3|Register_32_bits:inst|Register_8_bits:inst|inst28     ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[7]~10                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst|inst28   ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst|inst28   ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[7]~9                     ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst|inst28    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst|inst28    ; 1       ;
; MDR:inst1|Register_32_bits:inst2|inst4[7]~8                     ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[8]~165                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[8]~164                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[8]~163                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst28   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst28   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[8]~162                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst28  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst28  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[8]~161                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst28   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst28   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[8]~160                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[9]~159                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[9]~158                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[9]~157                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst24   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst24   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[9]~156                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst24  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst24  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[9]~155                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst24   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst24   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[9]~154                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[10]~153                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[10]~152                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[10]~151                   ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst20   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst20   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[10]~150                   ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst20  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst20  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[10]~149                   ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst20   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst20   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[10]~148                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[11]~147                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[11]~146                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[11]~145                   ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst16   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst16   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[11]~144                   ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst16  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst16  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[11]~143                   ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst16   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst16   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[11]~142                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[12]~141                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[12]~140                   ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst12   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst12   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[12]~139                   ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst12  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst12  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[12]~138                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[12]~137                   ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst12   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst12   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[12]~136                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[13]~135                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[13]~134                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[13]~133                   ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst8    ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst8    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[13]~132                   ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst8   ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst8   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[13]~131                   ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst8    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst8    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[13]~130                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[14]~129                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[14]~128                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[14]~127                   ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst5    ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst5    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[14]~126                   ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst5   ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst5   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[14]~125                   ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst5    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst5    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[14]~124                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[15]~123                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[15]~122                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[15]~121                   ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst1|inst     ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst1|inst     ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[15]~120                   ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst1|inst    ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst1|inst    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[15]~119                   ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst1|inst     ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst1|inst     ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[15]~118                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[16]~117                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[16]~116                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[16]~115                   ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst28   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst28   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[16]~114                   ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst28  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst28  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[16]~113                   ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst28   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst28   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[16]~112                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[17]~111                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[17]~110                   ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst24   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst24   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[17]~109                   ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst24  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst24  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[17]~108                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[17]~107                   ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst24   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst24   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[17]~106                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[18]~105                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[18]~104                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[18]~103                   ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst20   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst20   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[18]~102                   ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst20  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst20  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[18]~101                   ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst20   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst20   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[18]~100                   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[19]~99                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[19]~98                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst16   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst16   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[19]~97                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst16  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst16  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[19]~96                    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst16   ; 1       ;
; SP:inst50|Register_32_bits:inst1|inst4[19]~1                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst16   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[19]~95                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[20]~94                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[20]~93                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst12   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst12   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[20]~92                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst12  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst12  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[20]~91                    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst12   ; 1       ;
; SP:inst50|Register_32_bits:inst1|inst4[20]~0                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst12   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[20]~90                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[21]~89                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[21]~88                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[21]~87                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst8    ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst8    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[21]~86                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst8   ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst8   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[21]~85                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst8    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst8    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[21]~84                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[22]~83                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[22]~82                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[22]~81                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst5    ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst5    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[22]~80                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst5   ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst5   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[22]~79                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst5    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst5    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[22]~78                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[23]~77                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[23]~76                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst2|inst     ; 1       ;
; MBR:inst3|Register_32_bits:inst1|inst4[23]~0                    ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst2|inst     ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[23]~75                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst2|inst    ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst2|inst    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[23]~74                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst2|inst     ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst2|inst     ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[23]~73                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[24]~72                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[24]~71                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[24]~70                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst28   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst28   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[24]~69                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst28  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst28  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[24]~68                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst28   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst28   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[24]~67                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[25]~66                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[25]~65                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[25]~64                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst24   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst24   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[25]~63                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst24  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst24  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[25]~62                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst24   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst24   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[25]~61                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[26]~60                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[26]~59                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[26]~58                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst20   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst20   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[26]~57                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst20  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst20  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[26]~56                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst20   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst20   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[26]~55                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[27]~54                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[27]~53                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[27]~52                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst16   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst16   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[27]~51                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst16  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst16  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[27]~50                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst16   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst16   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[27]~49                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[28]~48                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[28]~47                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[28]~46                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst12   ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst12   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[28]~45                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst12  ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst12  ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[28]~44                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst12   ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst12   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[28]~43                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[29]~42                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[29]~41                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[29]~40                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst8    ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst8    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[29]~39                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst8   ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst8   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[29]~38                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst8    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst8    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[29]~37                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[30]~36                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[30]~35                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[30]~34                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst5    ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst5    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[30]~33                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst5   ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst5   ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[30]~32                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst5    ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst5    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[30]~31                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[31]~29                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[31]~28                    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[31]~27                    ; 1       ;
; OPC:inst4|Register_32_bits:inst1|Register_8_bits:inst3|inst     ; 1       ;
; MBR:inst3|Register_32_bits:inst1|Register_8_bits:inst3|inst     ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[31]~26                    ; 1       ;
; CPP:inst52|Register_32_bits:inst1|Register_8_bits:inst3|inst    ; 1       ;
; TOS:inst53|Register_32_bits:inst1|Register_8_bits:inst3|inst    ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[31]~25                    ; 1       ;
; SP:inst50|Register_32_bits:inst1|Register_8_bits:inst3|inst     ; 1       ;
; LV:inst51|Register_32_bits:inst1|Register_8_bits:inst3|inst     ; 1       ;
; MBR:inst3|Register_32_bits:inst|inst4[31]~24                    ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst        ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst5       ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst8       ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst12      ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst16      ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst20      ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst24      ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst|inst28      ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst28     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst24     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst20     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst16     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst12     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst8      ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst5      ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst1|inst       ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst28     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst24     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst20     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst16     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst12     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst8      ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst5      ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst2|inst       ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst28     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst24     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst20     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst16     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst12     ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst8      ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst5      ; 1       ;
; H:inst5|Register_32_bits:inst1|Register_8_bits:inst3|inst       ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst       ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst5      ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst8      ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst12     ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst16     ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst20     ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst24     ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst|inst28     ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst28    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst24    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst20    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst16    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst12    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst8     ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst5     ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst1|inst      ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst28    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst24    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst20    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst16    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst12    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst8     ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst5     ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst2|inst      ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst28    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst24    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst20    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst16    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst12    ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst8     ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst5     ; 1       ;
; MAR:inst|Register_32_bits:inst2|Register_8_bits:inst3|inst      ; 1       ;
+-----------------------------------------------------------------+---------+


+-----------------------------------------------+
; Routing Usage Summary                         ;
+-----------------------+-----------------------+
; Routing Resource Type ; Usage                 ;
+-----------------------+-----------------------+
; Block interconnects   ; 729 / 47,787 ( 2 % )  ;
; C16 interconnects     ; 142 / 1,804 ( 8 % )   ;
; C4 interconnects      ; 555 / 31,272 ( 2 % )  ;
; Direct links          ; 58 / 47,787 ( < 1 % ) ;
; Global clocks         ; 12 / 20 ( 60 % )      ;
; Local interconnects   ; 169 / 15,408 ( 1 % )  ;
; R24 interconnects     ; 123 / 1,775 ( 7 % )   ;
; R4 interconnects      ; 478 / 41,310 ( 1 % )  ;
+-----------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 6.40) ; Number of LABs  (Total = 68) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 19                           ;
; 2                                          ; 21                           ;
; 3                                          ; 2                            ;
; 4                                          ; 1                            ;
; 5                                          ; 0                            ;
; 6                                          ; 2                            ;
; 7                                          ; 0                            ;
; 8                                          ; 1                            ;
; 9                                          ; 0                            ;
; 10                                         ; 0                            ;
; 11                                         ; 1                            ;
; 12                                         ; 0                            ;
; 13                                         ; 0                            ;
; 14                                         ; 1                            ;
; 15                                         ; 1                            ;
; 16                                         ; 19                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.93) ; Number of LABs  (Total = 68) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 65                           ;
; 1 Clock                            ; 23                           ;
; 2 Clocks                           ; 43                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 10.29) ; Number of LABs  (Total = 68) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 7                            ;
; 2                                            ; 15                           ;
; 3                                            ; 2                            ;
; 4                                            ; 17                           ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 3                            ;
; 26                                           ; 4                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.66) ; Number of LABs  (Total = 68) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 19                           ;
; 2                                               ; 22                           ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 2                            ;
; 6                                               ; 3                            ;
; 7                                               ; 0                            ;
; 8                                               ; 6                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
; 17                                              ; 1                            ;
; 18                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.06) ; Number of LABs  (Total = 68) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 18                           ;
; 4                                           ; 21                           ;
; 5                                           ; 4                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 5                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 2                            ;
; 17                                          ; 1                            ;
; 18                                          ; 2                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 2                            ;
; 22                                          ; 1                            ;
; 23                                          ; 2                            ;
; 24                                          ; 1                            ;
; 25                                          ; 1                            ;
; 26                                          ; 0                            ;
; 27                                          ; 1                            ;
; 28                                          ; 1                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 278       ; 0            ; 0            ; 278       ; 278       ; 0            ; 168          ; 0            ; 0            ; 174          ; 0            ; 168          ; 174          ; 0            ; 0            ; 0            ; 168          ; 0            ; 0            ; 0            ; 0            ; 0            ; 278       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 278          ; 278          ; 278          ; 278          ; 278          ; 0         ; 278          ; 278          ; 0         ; 0         ; 278          ; 110          ; 278          ; 278          ; 104          ; 278          ; 110          ; 104          ; 278          ; 278          ; 278          ; 110          ; 278          ; 278          ; 278          ; 278          ; 278          ; 0         ; 278          ; 278          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; MAR[31]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[30]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[29]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[28]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[27]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[26]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[25]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[24]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[23]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[22]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[21]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[20]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[19]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[18]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[17]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[16]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAR[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[35]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[34]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[33]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[32]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[31]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[30]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[29]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[28]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[27]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[26]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[25]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[24]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[23]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[22]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[21]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[20]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[19]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[18]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[17]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[16]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_OUT[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_OUT[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_OUT[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_OUT[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_OUT[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_OUT[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_OUT[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_OUT[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_OUT[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[30]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[29]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[28]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[27]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[26]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[25]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[24]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[22]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[21]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[20]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[19]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[18]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_A[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[30]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[29]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[28]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[27]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[26]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[25]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[24]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[22]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[21]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[20]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[19]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[18]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUT_B[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[31]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[30]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[29]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[28]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[27]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[26]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[25]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[24]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[23]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[22]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[21]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[20]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[19]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[18]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PC[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LOAD               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IN_C[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_IN[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_IN[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_IN[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_IN[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_IN[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_IN[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_IN[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MBR_IN[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MDR_IN[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIR[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK           ; CLOCK                ; 13.5              ;
; CLOCK,I/O       ; CLOCK                ; 13.5              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                        ;
+------------------+---------------------------------------------------------------+-------------------+
; Source Register  ; Destination Register                                          ; Delay Added in ns ;
+------------------+---------------------------------------------------------------+-------------------+
; MDR:inst1|inst13 ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst12  ; 1.250             ;
; MDR_IN[3]        ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst12  ; 0.624             ;
; IN_C[3]          ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst12  ; 0.624             ;
; MDR_IN[25]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst24 ; 0.624             ;
; IN_C[25]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst24 ; 0.624             ;
; MDR_IN[26]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst20 ; 0.624             ;
; IN_C[26]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst20 ; 0.624             ;
; MDR_IN[28]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst12 ; 0.624             ;
; IN_C[28]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst12 ; 0.624             ;
; MDR_IN[29]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst8  ; 0.624             ;
; IN_C[29]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst8  ; 0.624             ;
; MDR_IN[30]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst5  ; 0.624             ;
; IN_C[30]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst5  ; 0.624             ;
; MDR_IN[17]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst24 ; 0.441             ;
; IN_C[17]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst24 ; 0.441             ;
; MDR_IN[18]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst20 ; 0.441             ;
; IN_C[18]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst20 ; 0.441             ;
; MDR_IN[27]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst16 ; 0.421             ;
; IN_C[27]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst16 ; 0.421             ;
; MDR_IN[0]        ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst    ; 0.382             ;
; IN_C[0]          ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst    ; 0.382             ;
; MDR_IN[2]        ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst8   ; 0.382             ;
; IN_C[2]          ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst8   ; 0.382             ;
; MDR_IN[1]        ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst5   ; 0.373             ;
; IN_C[1]          ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst5   ; 0.373             ;
; MDR_IN[4]        ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst16  ; 0.373             ;
; IN_C[4]          ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst16  ; 0.373             ;
; MDR_IN[5]        ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst20  ; 0.373             ;
; IN_C[5]          ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst20  ; 0.373             ;
; MDR_IN[6]        ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst24  ; 0.373             ;
; IN_C[6]          ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst24  ; 0.373             ;
; MDR_IN[7]        ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst28  ; 0.373             ;
; IN_C[7]          ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst|inst28  ; 0.373             ;
; MDR_IN[14]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst5  ; 0.373             ;
; IN_C[14]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst5  ; 0.373             ;
; MDR_IN[13]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst8  ; 0.373             ;
; IN_C[13]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst8  ; 0.373             ;
; MDR_IN[21]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst8  ; 0.367             ;
; IN_C[21]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst8  ; 0.367             ;
; MDR_IN[22]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst5  ; 0.367             ;
; IN_C[22]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst5  ; 0.367             ;
; MDR_IN[23]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst   ; 0.367             ;
; IN_C[23]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst   ; 0.367             ;
; MDR_IN[24]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst28 ; 0.367             ;
; IN_C[24]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst3|inst28 ; 0.367             ;
; MDR_IN[8]        ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst28 ; 0.366             ;
; IN_C[8]          ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst28 ; 0.366             ;
; MDR_IN[9]        ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst24 ; 0.366             ;
; IN_C[9]          ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst24 ; 0.366             ;
; MDR_IN[10]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst20 ; 0.366             ;
; IN_C[10]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst20 ; 0.366             ;
; MDR_IN[11]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst16 ; 0.366             ;
; IN_C[11]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst16 ; 0.366             ;
; MDR_IN[12]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst12 ; 0.366             ;
; IN_C[12]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst12 ; 0.366             ;
; MDR_IN[16]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst28 ; 0.344             ;
; IN_C[16]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst28 ; 0.344             ;
; MDR_IN[19]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst16 ; 0.344             ;
; IN_C[19]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst16 ; 0.344             ;
; MDR_IN[20]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst12 ; 0.344             ;
; IN_C[20]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst2|inst12 ; 0.344             ;
; MDR_IN[15]       ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst   ; 0.284             ;
; IN_C[15]         ; MDR:inst1|Register_32_bits:inst2|Register_8_bits:inst1|inst   ; 0.284             ;
+------------------+---------------------------------------------------------------+-------------------+
Note: This table only shows the top 63 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (119004): Automatically selected device EP3C16F484C6 for design M1C1
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 278 pins of 278 total pins
    Info (169086): Pin MAR[31] not assigned to an exact location on the device
    Info (169086): Pin MAR[30] not assigned to an exact location on the device
    Info (169086): Pin MAR[29] not assigned to an exact location on the device
    Info (169086): Pin MAR[28] not assigned to an exact location on the device
    Info (169086): Pin MAR[27] not assigned to an exact location on the device
    Info (169086): Pin MAR[26] not assigned to an exact location on the device
    Info (169086): Pin MAR[25] not assigned to an exact location on the device
    Info (169086): Pin MAR[24] not assigned to an exact location on the device
    Info (169086): Pin MAR[23] not assigned to an exact location on the device
    Info (169086): Pin MAR[22] not assigned to an exact location on the device
    Info (169086): Pin MAR[21] not assigned to an exact location on the device
    Info (169086): Pin MAR[20] not assigned to an exact location on the device
    Info (169086): Pin MAR[19] not assigned to an exact location on the device
    Info (169086): Pin MAR[18] not assigned to an exact location on the device
    Info (169086): Pin MAR[17] not assigned to an exact location on the device
    Info (169086): Pin MAR[16] not assigned to an exact location on the device
    Info (169086): Pin MAR[15] not assigned to an exact location on the device
    Info (169086): Pin MAR[14] not assigned to an exact location on the device
    Info (169086): Pin MAR[13] not assigned to an exact location on the device
    Info (169086): Pin MAR[12] not assigned to an exact location on the device
    Info (169086): Pin MAR[11] not assigned to an exact location on the device
    Info (169086): Pin MAR[10] not assigned to an exact location on the device
    Info (169086): Pin MAR[9] not assigned to an exact location on the device
    Info (169086): Pin MAR[8] not assigned to an exact location on the device
    Info (169086): Pin MAR[7] not assigned to an exact location on the device
    Info (169086): Pin MAR[6] not assigned to an exact location on the device
    Info (169086): Pin MAR[5] not assigned to an exact location on the device
    Info (169086): Pin MAR[4] not assigned to an exact location on the device
    Info (169086): Pin MAR[3] not assigned to an exact location on the device
    Info (169086): Pin MAR[2] not assigned to an exact location on the device
    Info (169086): Pin MAR[1] not assigned to an exact location on the device
    Info (169086): Pin MAR[0] not assigned to an exact location on the device
    Info (169086): Pin MIR[35] not assigned to an exact location on the device
    Info (169086): Pin MIR[34] not assigned to an exact location on the device
    Info (169086): Pin MIR[33] not assigned to an exact location on the device
    Info (169086): Pin MIR[32] not assigned to an exact location on the device
    Info (169086): Pin MIR[31] not assigned to an exact location on the device
    Info (169086): Pin MIR[30] not assigned to an exact location on the device
    Info (169086): Pin MIR[29] not assigned to an exact location on the device
    Info (169086): Pin MIR[28] not assigned to an exact location on the device
    Info (169086): Pin MIR[27] not assigned to an exact location on the device
    Info (169086): Pin MIR[26] not assigned to an exact location on the device
    Info (169086): Pin MIR[25] not assigned to an exact location on the device
    Info (169086): Pin MIR[24] not assigned to an exact location on the device
    Info (169086): Pin MIR[23] not assigned to an exact location on the device
    Info (169086): Pin MIR[22] not assigned to an exact location on the device
    Info (169086): Pin MIR[21] not assigned to an exact location on the device
    Info (169086): Pin MIR[20] not assigned to an exact location on the device
    Info (169086): Pin MIR[19] not assigned to an exact location on the device
    Info (169086): Pin MIR[18] not assigned to an exact location on the device
    Info (169086): Pin MIR[17] not assigned to an exact location on the device
    Info (169086): Pin MIR[16] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[7] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[6] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[5] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[4] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[3] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[2] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[1] not assigned to an exact location on the device
    Info (169086): Pin MBR_OUT[0] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[31] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[30] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[29] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[28] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[27] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[26] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[25] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[24] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[23] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[22] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[21] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[20] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[19] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[18] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[17] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[16] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[15] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[14] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[13] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[12] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[11] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[10] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[9] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[8] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[7] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[6] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[5] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[4] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[3] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[2] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[1] not assigned to an exact location on the device
    Info (169086): Pin MDR_OUT[0] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[31] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[30] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[29] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[28] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[27] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[26] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[25] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[24] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[23] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[22] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[21] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[20] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[19] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[18] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[17] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[16] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[15] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[14] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[13] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[12] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[11] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[10] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[9] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[8] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[7] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[6] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[5] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[4] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[3] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[2] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[1] not assigned to an exact location on the device
    Info (169086): Pin OUT_A[0] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[31] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[30] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[29] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[28] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[27] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[26] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[25] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[24] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[23] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[22] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[21] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[20] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[19] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[18] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[17] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[16] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[15] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[14] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[13] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[12] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[11] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[10] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[9] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[8] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[7] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[6] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[5] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[4] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[3] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[2] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[1] not assigned to an exact location on the device
    Info (169086): Pin OUT_B[0] not assigned to an exact location on the device
    Info (169086): Pin PC[31] not assigned to an exact location on the device
    Info (169086): Pin PC[30] not assigned to an exact location on the device
    Info (169086): Pin PC[29] not assigned to an exact location on the device
    Info (169086): Pin PC[28] not assigned to an exact location on the device
    Info (169086): Pin PC[27] not assigned to an exact location on the device
    Info (169086): Pin PC[26] not assigned to an exact location on the device
    Info (169086): Pin PC[25] not assigned to an exact location on the device
    Info (169086): Pin PC[24] not assigned to an exact location on the device
    Info (169086): Pin PC[23] not assigned to an exact location on the device
    Info (169086): Pin PC[22] not assigned to an exact location on the device
    Info (169086): Pin PC[21] not assigned to an exact location on the device
    Info (169086): Pin PC[20] not assigned to an exact location on the device
    Info (169086): Pin PC[19] not assigned to an exact location on the device
    Info (169086): Pin PC[18] not assigned to an exact location on the device
    Info (169086): Pin PC[17] not assigned to an exact location on the device
    Info (169086): Pin PC[16] not assigned to an exact location on the device
    Info (169086): Pin PC[15] not assigned to an exact location on the device
    Info (169086): Pin PC[14] not assigned to an exact location on the device
    Info (169086): Pin PC[13] not assigned to an exact location on the device
    Info (169086): Pin PC[12] not assigned to an exact location on the device
    Info (169086): Pin PC[11] not assigned to an exact location on the device
    Info (169086): Pin PC[10] not assigned to an exact location on the device
    Info (169086): Pin PC[9] not assigned to an exact location on the device
    Info (169086): Pin PC[8] not assigned to an exact location on the device
    Info (169086): Pin PC[7] not assigned to an exact location on the device
    Info (169086): Pin PC[6] not assigned to an exact location on the device
    Info (169086): Pin PC[5] not assigned to an exact location on the device
    Info (169086): Pin PC[4] not assigned to an exact location on the device
    Info (169086): Pin PC[3] not assigned to an exact location on the device
    Info (169086): Pin PC[2] not assigned to an exact location on the device
    Info (169086): Pin PC[1] not assigned to an exact location on the device
    Info (169086): Pin PC[0] not assigned to an exact location on the device
    Info (169086): Pin IN_C[31] not assigned to an exact location on the device
    Info (169086): Pin LOAD not assigned to an exact location on the device
    Info (169086): Pin IN_C[30] not assigned to an exact location on the device
    Info (169086): Pin IN_C[29] not assigned to an exact location on the device
    Info (169086): Pin IN_C[28] not assigned to an exact location on the device
    Info (169086): Pin IN_C[27] not assigned to an exact location on the device
    Info (169086): Pin IN_C[26] not assigned to an exact location on the device
    Info (169086): Pin IN_C[25] not assigned to an exact location on the device
    Info (169086): Pin IN_C[24] not assigned to an exact location on the device
    Info (169086): Pin IN_C[23] not assigned to an exact location on the device
    Info (169086): Pin IN_C[22] not assigned to an exact location on the device
    Info (169086): Pin IN_C[21] not assigned to an exact location on the device
    Info (169086): Pin IN_C[20] not assigned to an exact location on the device
    Info (169086): Pin IN_C[19] not assigned to an exact location on the device
    Info (169086): Pin IN_C[18] not assigned to an exact location on the device
    Info (169086): Pin IN_C[17] not assigned to an exact location on the device
    Info (169086): Pin IN_C[16] not assigned to an exact location on the device
    Info (169086): Pin IN_C[15] not assigned to an exact location on the device
    Info (169086): Pin IN_C[14] not assigned to an exact location on the device
    Info (169086): Pin IN_C[13] not assigned to an exact location on the device
    Info (169086): Pin IN_C[12] not assigned to an exact location on the device
    Info (169086): Pin IN_C[11] not assigned to an exact location on the device
    Info (169086): Pin IN_C[10] not assigned to an exact location on the device
    Info (169086): Pin IN_C[9] not assigned to an exact location on the device
    Info (169086): Pin IN_C[8] not assigned to an exact location on the device
    Info (169086): Pin IN_C[7] not assigned to an exact location on the device
    Info (169086): Pin IN_C[6] not assigned to an exact location on the device
    Info (169086): Pin IN_C[5] not assigned to an exact location on the device
    Info (169086): Pin IN_C[4] not assigned to an exact location on the device
    Info (169086): Pin IN_C[3] not assigned to an exact location on the device
    Info (169086): Pin IN_C[2] not assigned to an exact location on the device
    Info (169086): Pin IN_C[1] not assigned to an exact location on the device
    Info (169086): Pin IN_C[0] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[7] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[6] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[5] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[4] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[3] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[2] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[1] not assigned to an exact location on the device
    Info (169086): Pin MBR_IN[0] not assigned to an exact location on the device
    Info (169086): Pin MIR[6] not assigned to an exact location on the device
    Info (169086): Pin MIR[3] not assigned to an exact location on the device
    Info (169086): Pin MIR[0] not assigned to an exact location on the device
    Info (169086): Pin MIR[2] not assigned to an exact location on the device
    Info (169086): Pin MIR[1] not assigned to an exact location on the device
    Info (169086): Pin CLOCK not assigned to an exact location on the device
    Info (169086): Pin MIR[7] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[31] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[30] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[29] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[28] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[27] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[26] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[25] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[24] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[23] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[22] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[21] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[20] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[19] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[18] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[17] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[16] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[15] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[14] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[13] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[12] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[11] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[10] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[9] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[8] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[7] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[6] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[5] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[4] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[3] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[2] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[1] not assigned to an exact location on the device
    Info (169086): Pin MDR_IN[0] not assigned to an exact location on the device
    Info (169086): Pin MIR[15] not assigned to an exact location on the device
    Info (169086): Pin MIR[9] not assigned to an exact location on the device
    Info (169086): Pin MIR[4] not assigned to an exact location on the device
    Info (169086): Pin MIR[5] not assigned to an exact location on the device
    Info (169086): Pin MIR[8] not assigned to an exact location on the device
    Info (169086): Pin MIR[11] not assigned to an exact location on the device
    Info (169086): Pin MIR[10] not assigned to an exact location on the device
    Info (169086): Pin MIR[13] not assigned to an exact location on the device
    Info (169086): Pin MIR[12] not assigned to an exact location on the device
    Info (169086): Pin MIR[14] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M1C1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CPP:inst52|Register_32_bits:inst1|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node H:inst5|Register_32_bits:inst1|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node LV:inst51|Register_32_bits:inst1|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node MAR:inst|Register_32_bits:inst2|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node MBR:inst3|Register_32_bits:inst1|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node MDR:inst1|Register_32_bits:inst2|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node OPC:inst4|Register_32_bits:inst1|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node PC:inst2|Register_32_bits:inst1|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SP:inst50|Register_32_bits:inst1|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node TOS:inst53|Register_32_bits:inst1|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node MBR:inst3|Register_32_bits:inst|inst12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node LOAD~input (placed in PIN AB11 (CLK14, DIFFCLK_6n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 277 (unused VREF, 2.5V VCCIO, 109 input, 168 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  29 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.36 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/Bruno/Videos/Bruno/output_files/M1C1.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5698 megabytes
    Info: Processing ended: Thu Sep 12 14:19:03 2024
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Bruno/Videos/Bruno/output_files/M1C1.fit.smsg.


