//Verilog instantiation template

Clarity _inst (.IDDR_datain(), .IDDR_q(), .IDDR_alignwd(), .IDDR_clkin(), 
        .IDDR_ready(), .IDDR_sclk(), .IDDR_start(), .IDDR_sync_clk(), 
        .IDDR_sync_reset(), .PLL_DSP_CLKI(), .PLL_DSP_CLKOP(), .PLL_SerDes_PHASESEL(), 
        .PLL_SerDes_CLKI(), .PLL_SerDes_CLKOP(), .PLL_SerDes_CLKOS(), 
        .PLL_SerDes_CLKOS2(), .PLL_SerDes_CLKOS3(), .PLL_SerDes_LOCK(), 
        .PLL_SerDes_PHASEDIR(), .PLL_SerDes_PHASELOADREG(), .PLL_SerDes_PHASESTEP());