Xây dựng công nghệ nano trên nguyên lý mã hóa
Hãng Hewlett Packard (HP) đã phát triển một công nghệ "mang tính đột phá" với mạch điện tử nano thế hệ mới, dùng trong sản xuất chip kích cỡ chỉ bằng 1/3 và rẻ hơn 1.000 lần so với sản phẩm hiện tại.
Các tác giả Phil Kuekes, Warren Robinett, Gadiel Seroussi và Stan Williams giải thích rằng phương pháp này tập trung vào phát triển nguyên lý coding (mã hóa) - được dùng phổ biến trong ứng dụng toán học, mật mã và viễn thông.
"Chúng tôi đã phát minh ra một phương pháp hoàn toàn mới trong kết nối mạch điện tử nano nhờ sử dụng lý thuyết về coding trong hệ thống điện thoại di động ngày nay", Stan William, Trưởng nhóm nghiên cứu công nghệ lượng tử của HP, phát biểu.
Tiến sĩ Williams cho biết thiết kế mới sẽ nâng cao độ tinh tế cho cấu trúc thanh ngang (cross-bar) trong chip nano của hãng. Williams cũng tin tưởng rằng trong tương lai, chip điện tử, không ít thì nhiều, cũng sẽ phụ thuộc vào cấu trúc thanh ngang - hai bộ dây điện tử nano được đặt theo góc 90 độ, kẹp giữa lớp vật liệu chuyển điện. Khi vật liệu này khớp với những đường dây điện vuông góc, nó có thể hình thành một switch hiển thị chuỗi mã điện toán 1 và 0.
Cấu trúc thanh ngang có độ ổn định cao, do đó chi phí rẻ và tương đối dễ dàng để xây dựng, hơn là sản xuất cuộn dây điện, transistor, và nhiều thành phần phức tạp khác trong thiết bị xử lý hiện nay. Tuy nhiên, điểm bất lợi ở cross-bar là chúng chiếm nhiều diện tích trên bề mặt silicon.
Cải tiến của HP bao gồm việc nâng cấp thiết bị demultiplexer, cho phép dữ liệu được đọc và viết trên cùng một mạch qua kết nối dây điện tử nano thanh ngang với một lượng nhỏ dây điện theo công nghệ thông thường. Việc sử dụng dây điện thường cùng với phương pháp coding cho phép demultiplexer sẽ vẫn hoạt động kể cả khi kết nối này bị phá vỡ.
"Điều này giống như đặt tên cho bữa tiệc ở nhà hàng. Thay vì gọi 'Jones party', nhân viên ở đó sẽ xướng tên 'John Paul Jones party', và bạn sẽ nhận ra ngay đã đến lượt mình, cho dù âm thanh phát ra không rõ ràng trong đám đông ồn ào", Phil Kuekes giải thích.
Williams khẳng định nhóm nghiên cứu của HP đã xây dựng thành công những thiết bị với kích cỡ 30 nano half-pitch (1/2 khoảng cách giữa các ô trong chip), trong khi theo lộ trình phát triển công nghệ mà các nhà khoa học dự đoán thì phải đến 7 - 8 năm nữa mới có chip 32 nano half-pitch.

