TimeQuest Timing Analyzer report for msTimer
Wed Jun 05 22:17:37 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'clk_1hz:divid50M|temp'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk_1hz:divid50M|temp'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_1hz:divid50M|temp'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Setup: 'clk_1hz:divid50M|temp'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk_1hz:divid50M|temp'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_1hz:divid50M|temp'
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Setup: 'clk_1hz:divid50M|temp'
 42. Fast 1200mV 0C Model Hold: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk_1hz:divid50M|temp'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_1hz:divid50M|temp'
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Fast 1200mV 0C Model Metastability Report
 49. Multicorner Timing Analysis Summary
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; msTimer                                                        ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16F484C6                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 14     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                       ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; Clock Name            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                   ;
; clk_1hz:divid50M|temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_1hz:divid50M|temp } ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                          ;
+------------+-----------------+-----------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note ;
+------------+-----------------+-----------------------+------+
; 197.75 MHz ; 197.75 MHz      ; clk                   ;      ;
; 371.61 MHz ; 371.61 MHz      ; clk_1hz:divid50M|temp ;      ;
+------------+-----------------+-----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary            ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk                   ; -4.057 ; -128.217      ;
; clk_1hz:divid50M|temp ; -1.691 ; -27.862       ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk                   ; -0.146 ; -0.146        ;
; clk_1hz:divid50M|temp ; 0.339  ; 0.000         ;
+-----------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------------------+--------+------------------+
; Clock                 ; Slack  ; End Point TNS    ;
+-----------------------+--------+------------------+
; clk                   ; -3.000 ; -36.000          ;
; clk_1hz:divid50M|temp ; -1.000 ; -42.000          ;
+-----------------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.057 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.968      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.986 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.917      ;
; -3.978 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.889      ;
; -3.945 ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.858      ;
; -3.909 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.820      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.838      ;
; -3.906 ; clk_1hz:divid50M|countsec[4]  ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.819      ;
; -3.888 ; clk_1hz:divid50M|countsec[17] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.799      ;
; -3.856 ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.838 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.769      ;
; -3.790 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.701      ;
; -3.782 ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.082     ; 4.695      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[24] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[31] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[30] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[25] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[23] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[27] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[29] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[26] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[28] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[20] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.774 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[22] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.708      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.773 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.704      ;
; -3.769 ; clk_1hz:divid50M|countsec[16] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.680      ;
; -3.761 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.672      ;
; -3.695 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[19] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.629      ;
; -3.695 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[24] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.629      ;
; -3.695 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.629      ;
; -3.695 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[31] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.629      ;
; -3.695 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[30] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.629      ;
; -3.695 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[25] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.629      ;
; -3.695 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.629      ;
; -3.695 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[23] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.629      ;
; -3.695 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[27] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.629      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_1hz:divid50M|temp'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.691 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 2.625      ;
; -1.691 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 2.625      ;
; -1.691 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 2.625      ;
; -1.575 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.508      ;
; -1.496 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.431      ;
; -1.496 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.431      ;
; -1.496 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.431      ;
; -1.469 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 2.403      ;
; -1.469 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 2.403      ;
; -1.469 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 2.403      ;
; -1.437 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.372      ;
; -1.437 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.372      ;
; -1.437 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.372      ;
; -1.397 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.332      ;
; -1.397 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.332      ;
; -1.397 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.332      ;
; -1.390 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.323      ;
; -1.390 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.323      ;
; -1.390 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.323      ;
; -1.390 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.323      ;
; -1.324 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.063     ; 2.256      ;
; -1.324 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.063     ; 2.256      ;
; -1.324 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.063     ; 2.256      ;
; -1.324 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.063     ; 2.256      ;
; -1.318 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.251      ;
; -1.318 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.251      ;
; -1.318 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.251      ;
; -1.289 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 2.223      ;
; -1.289 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 2.223      ;
; -1.289 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 2.223      ;
; -1.282 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.217      ;
; -1.282 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.217      ;
; -1.282 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.217      ;
; -1.254 ; counter60:secCounter|countsec0[2] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.189      ;
; -1.254 ; counter60:secCounter|countsec0[2] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.189      ;
; -1.254 ; counter60:secCounter|countsec0[2] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.189      ;
; -1.252 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 2.186      ;
; -1.252 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 2.186      ;
; -1.252 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 2.186      ;
; -1.242 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.175      ;
; -1.242 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.175      ;
; -1.242 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.175      ;
; -1.210 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.143      ;
; -1.210 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.143      ;
; -1.210 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.143      ;
; -1.210 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.143      ;
; -1.173 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.106      ;
; -1.173 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.106      ;
; -1.173 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.106      ;
; -1.173 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 2.106      ;
; -1.145 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.080      ;
; -1.145 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.080      ;
; -1.145 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.080      ;
; -1.090 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.063     ; 2.022      ;
; -1.090 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.063     ; 2.022      ;
; -1.090 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.063     ; 2.022      ;
; -1.090 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.063     ; 2.022      ;
; -1.074 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.009      ;
; -1.074 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.009      ;
; -1.074 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 2.009      ;
; -1.051 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.063     ; 1.983      ;
; -1.051 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.063     ; 1.983      ;
; -1.051 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.063     ; 1.983      ;
; -1.051 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.063     ; 1.983      ;
; -1.037 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 1.972      ;
; -1.037 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 1.972      ;
; -1.037 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.060     ; 1.972      ;
; -0.799 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 1.732      ;
; -0.799 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 1.732      ;
; -0.799 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.062     ; 1.732      ;
; -0.773 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.721      ;
; -0.772 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.720      ;
; -0.768 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.716      ;
; -0.766 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.714      ;
; -0.760 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.708      ;
; -0.742 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.690      ;
; -0.708 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.656      ;
; -0.677 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 1.611      ;
; -0.676 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 1.610      ;
; -0.652 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 1.586      ;
; -0.652 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 1.586      ;
; -0.646 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 1.580      ;
; -0.640 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 1.574      ;
; -0.590 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.538      ;
; -0.584 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.532      ;
; -0.584 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 1.518      ;
; -0.584 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 1.518      ;
; -0.584 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.061     ; 1.518      ;
; -0.583 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.531      ;
; -0.581 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.529      ;
; -0.553 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.501      ;
; -0.549 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.497      ;
; -0.544 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.492      ;
; -0.449 ; counter60:minCounter|countsec1[1] ; fbcd7seg:min_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.397      ;
; -0.449 ; counter60:minCounter|countsec1[1] ; fbcd7seg:min_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.397      ;
; -0.446 ; counter60:minCounter|countsec1[1] ; fbcd7seg:min_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.394      ;
; -0.443 ; counter60:minCounter|countsec1[1] ; fbcd7seg:min_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.047     ; 1.391      ;
+--------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                     ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.146 ; clk_1hz:divid50M|temp         ; clk_1hz:divid50M|temp         ; clk_1hz:divid50M|temp ; clk         ; 0.000        ; 2.414      ; 2.654      ;
; 0.451  ; clk_1hz:divid50M|temp         ; clk_1hz:divid50M|temp         ; clk_1hz:divid50M|temp ; clk         ; -0.500       ; 2.414      ; 2.751      ;
; 0.548  ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|countsec[15] ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.548  ; clk_1hz:divid50M|countsec[13] ; clk_1hz:divid50M|countsec[13] ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.548  ; clk_1hz:divid50M|countsec[3]  ; clk_1hz:divid50M|countsec[3]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.549  ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|countsec[11] ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.549  ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|countsec[5]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.549  ; clk_1hz:divid50M|countsec[1]  ; clk_1hz:divid50M|countsec[1]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.550  ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.550  ; clk_1hz:divid50M|countsec[29] ; clk_1hz:divid50M|countsec[29] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.550  ; clk_1hz:divid50M|countsec[6]  ; clk_1hz:divid50M|countsec[6]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.551  ; clk_1hz:divid50M|countsec[31] ; clk_1hz:divid50M|countsec[31] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.551  ; clk_1hz:divid50M|countsec[27] ; clk_1hz:divid50M|countsec[27] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.551  ; clk_1hz:divid50M|countsec[7]  ; clk_1hz:divid50M|countsec[7]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.551  ; clk_1hz:divid50M|countsec[9]  ; clk_1hz:divid50M|countsec[9]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.552  ; clk_1hz:divid50M|countsec[16] ; clk_1hz:divid50M|countsec[16] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.552  ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.552  ; clk_1hz:divid50M|countsec[14] ; clk_1hz:divid50M|countsec[14] ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.552  ; clk_1hz:divid50M|countsec[2]  ; clk_1hz:divid50M|countsec[2]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.553  ; clk_1hz:divid50M|countsec[25] ; clk_1hz:divid50M|countsec[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.553  ; clk_1hz:divid50M|countsec[23] ; clk_1hz:divid50M|countsec[23] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.553  ; clk_1hz:divid50M|countsec[12] ; clk_1hz:divid50M|countsec[12] ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.553  ; clk_1hz:divid50M|countsec[4]  ; clk_1hz:divid50M|countsec[4]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.553  ; clk_1hz:divid50M|countsec[8]  ; clk_1hz:divid50M|countsec[8]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.553  ; clk_1hz:divid50M|countsec[10] ; clk_1hz:divid50M|countsec[10] ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.554  ; clk_1hz:divid50M|countsec[30] ; clk_1hz:divid50M|countsec[30] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.555  ; clk_1hz:divid50M|countsec[24] ; clk_1hz:divid50M|countsec[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.555  ; clk_1hz:divid50M|countsec[26] ; clk_1hz:divid50M|countsec[26] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.555  ; clk_1hz:divid50M|countsec[28] ; clk_1hz:divid50M|countsec[28] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.555  ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.570  ; clk_1hz:divid50M|countsec[17] ; clk_1hz:divid50M|countsec[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.808      ;
; 0.570  ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[21] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.808      ;
; 0.571  ; clk_1hz:divid50M|countsec[0]  ; clk_1hz:divid50M|countsec[0]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.572  ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 0.810      ;
; 0.821  ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|countsec[16] ; clk                   ; clk         ; 0.000        ; 0.064      ; 1.062      ;
; 0.823  ; clk_1hz:divid50M|countsec[13] ; clk_1hz:divid50M|countsec[14] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.062      ;
; 0.823  ; clk_1hz:divid50M|countsec[1]  ; clk_1hz:divid50M|countsec[2]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.062      ;
; 0.823  ; clk_1hz:divid50M|countsec[3]  ; clk_1hz:divid50M|countsec[4]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.062      ;
; 0.824  ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|countsec[6]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.824  ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|countsec[12] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.825  ; clk_1hz:divid50M|countsec[7]  ; clk_1hz:divid50M|countsec[8]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.825  ; clk_1hz:divid50M|countsec[9]  ; clk_1hz:divid50M|countsec[10] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.825  ; clk_1hz:divid50M|countsec[29] ; clk_1hz:divid50M|countsec[30] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.825  ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.826  ; clk_1hz:divid50M|countsec[27] ; clk_1hz:divid50M|countsec[28] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.827  ; clk_1hz:divid50M|countsec[23] ; clk_1hz:divid50M|countsec[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.827  ; clk_1hz:divid50M|countsec[25] ; clk_1hz:divid50M|countsec[26] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.838  ; clk_1hz:divid50M|countsec[0]  ; clk_1hz:divid50M|countsec[1]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.077      ;
; 0.838  ; clk_1hz:divid50M|countsec[6]  ; clk_1hz:divid50M|countsec[7]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.077      ;
; 0.839  ; clk_1hz:divid50M|countsec[14] ; clk_1hz:divid50M|countsec[15] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.839  ; clk_1hz:divid50M|countsec[2]  ; clk_1hz:divid50M|countsec[3]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.839  ; clk_1hz:divid50M|countsec[16] ; clk_1hz:divid50M|countsec[17] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.839  ; clk_1hz:divid50M|countsec[14] ; clk_1hz:divid50M|countsec[16] ; clk                   ; clk         ; 0.000        ; 0.064      ; 1.080      ;
; 0.840  ; clk_1hz:divid50M|countsec[12] ; clk_1hz:divid50M|countsec[13] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.840  ; clk_1hz:divid50M|countsec[10] ; clk_1hz:divid50M|countsec[11] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.840  ; clk_1hz:divid50M|countsec[4]  ; clk_1hz:divid50M|countsec[5]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.840  ; clk_1hz:divid50M|countsec[8]  ; clk_1hz:divid50M|countsec[9]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.840  ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[23] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.840  ; clk_1hz:divid50M|countsec[0]  ; clk_1hz:divid50M|countsec[2]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.840  ; clk_1hz:divid50M|countsec[6]  ; clk_1hz:divid50M|countsec[8]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.079      ;
; 0.841  ; clk_1hz:divid50M|countsec[30] ; clk_1hz:divid50M|countsec[31] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.841  ; clk_1hz:divid50M|countsec[16] ; clk_1hz:divid50M|countsec[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.841  ; clk_1hz:divid50M|countsec[2]  ; clk_1hz:divid50M|countsec[4]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.842  ; clk_1hz:divid50M|countsec[28] ; clk_1hz:divid50M|countsec[29] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.842  ; clk_1hz:divid50M|countsec[26] ; clk_1hz:divid50M|countsec[27] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.842  ; clk_1hz:divid50M|countsec[24] ; clk_1hz:divid50M|countsec[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.842  ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[21] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.842  ; clk_1hz:divid50M|countsec[12] ; clk_1hz:divid50M|countsec[14] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.081      ;
; 0.842  ; clk_1hz:divid50M|countsec[4]  ; clk_1hz:divid50M|countsec[6]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.081      ;
; 0.842  ; clk_1hz:divid50M|countsec[10] ; clk_1hz:divid50M|countsec[12] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.081      ;
; 0.842  ; clk_1hz:divid50M|countsec[8]  ; clk_1hz:divid50M|countsec[10] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.081      ;
; 0.842  ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[24] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.844  ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.844  ; clk_1hz:divid50M|countsec[28] ; clk_1hz:divid50M|countsec[30] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.844  ; clk_1hz:divid50M|countsec[26] ; clk_1hz:divid50M|countsec[28] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.844  ; clk_1hz:divid50M|countsec[24] ; clk_1hz:divid50M|countsec[26] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.844  ; clk_1hz:divid50M|countsec[17] ; clk_1hz:divid50M|countsec[18] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.845  ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[22] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.083      ;
; 0.859  ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[19] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.097      ;
; 0.861  ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[20] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.099      ;
; 0.931  ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|countsec[17] ; clk                   ; clk         ; 0.000        ; 0.064      ; 1.172      ;
; 0.933  ; clk_1hz:divid50M|countsec[13] ; clk_1hz:divid50M|countsec[15] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.172      ;
; 0.933  ; clk_1hz:divid50M|countsec[1]  ; clk_1hz:divid50M|countsec[3]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.172      ;
; 0.933  ; clk_1hz:divid50M|countsec[13] ; clk_1hz:divid50M|countsec[16] ; clk                   ; clk         ; 0.000        ; 0.064      ; 1.174      ;
; 0.933  ; clk_1hz:divid50M|countsec[3]  ; clk_1hz:divid50M|countsec[5]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.172      ;
; 0.933  ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|countsec[18] ; clk                   ; clk         ; 0.000        ; 0.064      ; 1.174      ;
; 0.934  ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|countsec[7]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.173      ;
; 0.934  ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|countsec[13] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.173      ;
; 0.935  ; clk_1hz:divid50M|countsec[9]  ; clk_1hz:divid50M|countsec[11] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.935  ; clk_1hz:divid50M|countsec[7]  ; clk_1hz:divid50M|countsec[9]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.935  ; clk_1hz:divid50M|countsec[29] ; clk_1hz:divid50M|countsec[31] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.935  ; clk_1hz:divid50M|countsec[1]  ; clk_1hz:divid50M|countsec[4]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.935  ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[21] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.935  ; clk_1hz:divid50M|countsec[3]  ; clk_1hz:divid50M|countsec[6]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.936  ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|countsec[8]  ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.936  ; clk_1hz:divid50M|countsec[27] ; clk_1hz:divid50M|countsec[29] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.936  ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|countsec[14] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.937  ; clk_1hz:divid50M|countsec[25] ; clk_1hz:divid50M|countsec[27] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.937  ; clk_1hz:divid50M|countsec[23] ; clk_1hz:divid50M|countsec[25] ; clk                   ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.937  ; clk_1hz:divid50M|countsec[9]  ; clk_1hz:divid50M|countsec[12] ; clk                   ; clk         ; 0.000        ; 0.062      ; 1.176      ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_1hz:divid50M|temp'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.339 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; counter60:secCounter|countsec0[2] ; counter60:secCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; counter60:secCounter|countsec1[2] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; counter60:secCounter|countsec1[1] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; counter60:minCounter|countsec1[2] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; counter60:minCounter|countsec1[1] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.577      ;
; 0.342 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.580      ;
; 0.342 ; counter60:secCounter|countsec1[0] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.580      ;
; 0.342 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.580      ;
; 0.342 ; counter60:minCounter|countsec1[0] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.580      ;
; 0.378 ; counter60:minCounter|countsec1[2] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.616      ;
; 0.379 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.617      ;
; 0.380 ; counter60:minCounter|countsec1[2] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.618      ;
; 0.385 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.623      ;
; 0.386 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.624      ;
; 0.386 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.624      ;
; 0.424 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.662      ;
; 0.427 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.665      ;
; 0.428 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.666      ;
; 0.429 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.667      ;
; 0.429 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.667      ;
; 0.430 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.668      ;
; 0.431 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.669      ;
; 0.435 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.673      ;
; 0.437 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.675      ;
; 0.438 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.676      ;
; 0.515 ; counter60:minCounter|countsec1[0] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.753      ;
; 0.528 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.766      ;
; 0.529 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.767      ;
; 0.530 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.768      ;
; 0.531 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.769      ;
; 0.537 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.775      ;
; 0.539 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.777      ;
; 0.540 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.778      ;
; 0.556 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.794      ;
; 0.556 ; counter60:minCounter|countsec1[0] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.794      ;
; 0.557 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.795      ;
; 0.557 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.795      ;
; 0.560 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.798      ;
; 0.560 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.798      ;
; 0.561 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.799      ;
; 0.561 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.799      ;
; 0.562 ; counter60:minCounter|countsec1[1] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.800      ;
; 0.568 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.806      ;
; 0.568 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.806      ;
; 0.573 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.811      ;
; 0.574 ; counter60:secCounter|countsec1[1] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.812      ;
; 0.574 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.812      ;
; 0.576 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.814      ;
; 0.577 ; counter60:secCounter|countsec1[1] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.815      ;
; 0.577 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.815      ;
; 0.578 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.816      ;
; 0.601 ; counter60:minCounter|countsec1[1] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.839      ;
; 0.607 ; counter60:secCounter|countsec1[0] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.845      ;
; 0.610 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.848      ;
; 0.611 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.849      ;
; 0.613 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.851      ;
; 0.617 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.855      ;
; 0.619 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.857      ;
; 0.619 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.857      ;
; 0.620 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.858      ;
; 0.620 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.858      ;
; 0.621 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.859      ;
; 0.624 ; counter60:secCounter|countsec1[0] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.862      ;
; 0.624 ; counter60:secCounter|countsec1[2] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.862      ;
; 0.624 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.862      ;
; 0.625 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.863      ;
; 0.625 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.863      ;
; 0.625 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.863      ;
; 0.626 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.864      ;
; 0.628 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.866      ;
; 0.633 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.871      ;
; 0.636 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.874      ;
; 0.639 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.877      ;
; 0.643 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.881      ;
; 0.645 ; counter60:secCounter|countsec1[2] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.883      ;
; 0.645 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.883      ;
; 0.655 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.893      ;
; 0.657 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.895      ;
; 0.658 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.896      ;
; 0.659 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.897      ;
; 0.661 ; counter60:secCounter|countsec0[2] ; fbcd7seg:sec_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.899      ;
; 0.662 ; counter60:secCounter|countsec0[2] ; fbcd7seg:sec_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.900      ;
; 0.663 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.901      ;
; 0.663 ; counter60:secCounter|countsec0[2] ; fbcd7seg:sec_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.901      ;
; 0.665 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.903      ;
; 0.670 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.908      ;
; 0.670 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.908      ;
; 0.671 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.909      ;
; 0.676 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.914      ;
; 0.681 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.919      ;
; 0.691 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.929      ;
; 0.692 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.930      ;
; 0.709 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.947      ;
; 0.735 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.973      ;
; 0.736 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.061      ; 0.974      ;
+-------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|temp         ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[9]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[16] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[17] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[18] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[19] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[20] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[21] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[22] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[23] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[24] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[25] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[26] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[27] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[28] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[29] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[30] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[31] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|temp         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[0]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[10]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[11]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[12]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[13]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[14]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[15]|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[1]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[2]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[3]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[4]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[5]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[6]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[7]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[8]|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[9]|clk      ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[16]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[17]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[18]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[19]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[20]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[21]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[22]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[23]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[24]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[25]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[26]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[27]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[28]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[29]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[30]|clk     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[31]|clk     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_1hz:divid50M|temp'                                                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[6]        ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[0]        ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[1]        ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[2]        ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[3]        ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[4]        ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[5]        ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[6]        ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[0]        ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[5]        ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[6]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[0] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[1] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[2] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[3] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[0] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[1] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[2] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[0] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[1] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[2] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[3] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[0] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[1] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[2] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[0]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[1]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[2]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[3]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[4]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[5]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[6]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[1]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[2]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[3]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[4]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[0]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[1]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[2]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[3]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[4]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[5]        ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[6]        ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[0] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[1] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[2] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[0] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[1] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[2] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[3] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[0] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[1] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[2] ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[1]        ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[2]        ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[3]        ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[4]        ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[0]        ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[1]        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; hex0[*]   ; clk_1hz:divid50M|temp ; 5.980 ; 5.964 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[0]  ; clk_1hz:divid50M|temp ; 5.980 ; 5.964 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[1]  ; clk_1hz:divid50M|temp ; 5.972 ; 5.950 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[2]  ; clk_1hz:divid50M|temp ; 5.554 ; 5.544 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[3]  ; clk_1hz:divid50M|temp ; 5.557 ; 5.543 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[4]  ; clk_1hz:divid50M|temp ; 5.559 ; 5.545 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[5]  ; clk_1hz:divid50M|temp ; 5.680 ; 5.644 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[6]  ; clk_1hz:divid50M|temp ; 5.667 ; 5.641 ; Rise       ; clk_1hz:divid50M|temp ;
; hex1[*]   ; clk_1hz:divid50M|temp ; 6.003 ; 5.972 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[0]  ; clk_1hz:divid50M|temp ; 5.980 ; 5.945 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[1]  ; clk_1hz:divid50M|temp ; 6.003 ; 5.972 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[2]  ; clk_1hz:divid50M|temp ; 5.780 ; 5.756 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[3]  ; clk_1hz:divid50M|temp ; 5.787 ; 5.767 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[4]  ; clk_1hz:divid50M|temp ; 5.806 ; 5.789 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[5]  ; clk_1hz:divid50M|temp ; 5.708 ; 5.687 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[6]  ; clk_1hz:divid50M|temp ; 5.762 ; 5.744 ; Rise       ; clk_1hz:divid50M|temp ;
; hex2[*]   ; clk_1hz:divid50M|temp ; 6.164 ; 6.126 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[0]  ; clk_1hz:divid50M|temp ; 5.761 ; 5.743 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[1]  ; clk_1hz:divid50M|temp ; 5.682 ; 5.706 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[2]  ; clk_1hz:divid50M|temp ; 5.551 ; 5.540 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[3]  ; clk_1hz:divid50M|temp ; 5.772 ; 5.759 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[4]  ; clk_1hz:divid50M|temp ; 5.797 ; 5.766 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[5]  ; clk_1hz:divid50M|temp ; 5.713 ; 5.738 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[6]  ; clk_1hz:divid50M|temp ; 6.164 ; 6.126 ; Rise       ; clk_1hz:divid50M|temp ;
; hex3[*]   ; clk_1hz:divid50M|temp ; 6.480 ; 6.426 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[0]  ; clk_1hz:divid50M|temp ; 6.005 ; 5.976 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[1]  ; clk_1hz:divid50M|temp ; 6.318 ; 6.275 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[2]  ; clk_1hz:divid50M|temp ; 6.204 ; 6.173 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[3]  ; clk_1hz:divid50M|temp ; 6.201 ; 6.175 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[4]  ; clk_1hz:divid50M|temp ; 6.420 ; 6.366 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[5]  ; clk_1hz:divid50M|temp ; 6.480 ; 6.426 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[6]  ; clk_1hz:divid50M|temp ; 6.190 ; 6.160 ; Rise       ; clk_1hz:divid50M|temp ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; hex0[*]   ; clk_1hz:divid50M|temp ; 5.405 ; 5.393 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[0]  ; clk_1hz:divid50M|temp ; 5.813 ; 5.796 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[1]  ; clk_1hz:divid50M|temp ; 5.806 ; 5.783 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[2]  ; clk_1hz:divid50M|temp ; 5.405 ; 5.394 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[3]  ; clk_1hz:divid50M|temp ; 5.408 ; 5.393 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[4]  ; clk_1hz:divid50M|temp ; 5.410 ; 5.395 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[5]  ; clk_1hz:divid50M|temp ; 5.525 ; 5.488 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[6]  ; clk_1hz:divid50M|temp ; 5.513 ; 5.486 ; Rise       ; clk_1hz:divid50M|temp ;
; hex1[*]   ; clk_1hz:divid50M|temp ; 5.553 ; 5.531 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[0]  ; clk_1hz:divid50M|temp ; 5.815 ; 5.779 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[1]  ; clk_1hz:divid50M|temp ; 5.837 ; 5.805 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[2]  ; clk_1hz:divid50M|temp ; 5.622 ; 5.597 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[3]  ; clk_1hz:divid50M|temp ; 5.630 ; 5.608 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[4]  ; clk_1hz:divid50M|temp ; 5.648 ; 5.630 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[5]  ; clk_1hz:divid50M|temp ; 5.553 ; 5.531 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[6]  ; clk_1hz:divid50M|temp ; 5.606 ; 5.586 ; Rise       ; clk_1hz:divid50M|temp ;
; hex2[*]   ; clk_1hz:divid50M|temp ; 5.403 ; 5.390 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[0]  ; clk_1hz:divid50M|temp ; 5.603 ; 5.585 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[1]  ; clk_1hz:divid50M|temp ; 5.528 ; 5.550 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[2]  ; clk_1hz:divid50M|temp ; 5.403 ; 5.390 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[3]  ; clk_1hz:divid50M|temp ; 5.615 ; 5.600 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[4]  ; clk_1hz:divid50M|temp ; 5.639 ; 5.608 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[5]  ; clk_1hz:divid50M|temp ; 5.560 ; 5.581 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[6]  ; clk_1hz:divid50M|temp ; 5.991 ; 5.953 ; Rise       ; clk_1hz:divid50M|temp ;
; hex3[*]   ; clk_1hz:divid50M|temp ; 5.839 ; 5.809 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[0]  ; clk_1hz:divid50M|temp ; 5.839 ; 5.809 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[1]  ; clk_1hz:divid50M|temp ; 6.138 ; 6.095 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[2]  ; clk_1hz:divid50M|temp ; 6.030 ; 5.998 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[3]  ; clk_1hz:divid50M|temp ; 6.027 ; 6.000 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[4]  ; clk_1hz:divid50M|temp ; 6.237 ; 6.183 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[5]  ; clk_1hz:divid50M|temp ; 6.295 ; 6.241 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[6]  ; clk_1hz:divid50M|temp ; 6.015 ; 5.984 ; Rise       ; clk_1hz:divid50M|temp ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                           ;
+------------+-----------------+-----------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note ;
+------------+-----------------+-----------------------+------+
; 219.73 MHz ; 219.73 MHz      ; clk                   ;      ;
; 416.15 MHz ; 416.15 MHz      ; clk_1hz:divid50M|temp ;      ;
+------------+-----------------+-----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary             ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk                   ; -3.551 ; -112.543      ;
; clk_1hz:divid50M|temp ; -1.403 ; -20.394       ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk                   ; -0.160 ; -0.160        ;
; clk_1hz:divid50M|temp ; 0.292  ; 0.000         ;
+-----------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------------+--------+-----------------+
; Clock                 ; Slack  ; End Point TNS   ;
+-----------------------+--------+-----------------+
; clk                   ; -3.000 ; -36.000         ;
; clk_1hz:divid50M|temp ; -1.000 ; -42.000         ;
+-----------------------+--------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.551 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.473      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.508 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.446      ;
; -3.484 ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.071     ; 4.408      ;
; -3.470 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.392      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.459 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.397      ;
; -3.446 ; clk_1hz:divid50M|countsec[4]  ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.071     ; 4.370      ;
; -3.431 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.353      ;
; -3.423 ; clk_1hz:divid50M|countsec[17] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.345      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.421 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.359      ;
; -3.398 ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.071     ; 4.322      ;
; -3.348 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.073     ; 4.270      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.341 ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.279      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.247      ;
; -3.309 ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.071     ; 4.233      ;
; -3.304 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[19] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.244      ;
; -3.304 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[24] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.244      ;
; -3.304 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[18] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.244      ;
; -3.304 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[31] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.244      ;
; -3.304 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[30] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.244      ;
; -3.304 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[25] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.244      ;
; -3.304 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[17] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.244      ;
; -3.304 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[23] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.244      ;
; -3.304 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[27] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.244      ;
; -3.304 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[29] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.244      ;
; -3.304 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[26] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.244      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_1hz:divid50M|temp'                                                                                                                     ;
+--------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.403 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.344      ;
; -1.403 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.344      ;
; -1.403 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.344      ;
; -1.310 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 2.250      ;
; -1.310 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 2.250      ;
; -1.310 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 2.250      ;
; -1.310 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 2.250      ;
; -1.232 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.173      ;
; -1.232 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.173      ;
; -1.232 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.173      ;
; -1.227 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.168      ;
; -1.227 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.168      ;
; -1.227 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.168      ;
; -1.202 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.143      ;
; -1.202 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.143      ;
; -1.202 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.143      ;
; -1.165 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 2.105      ;
; -1.165 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 2.105      ;
; -1.152 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.053     ; 2.094      ;
; -1.152 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.053     ; 2.094      ;
; -1.152 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.053     ; 2.094      ;
; -1.106 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.056     ; 2.045      ;
; -1.106 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.056     ; 2.045      ;
; -1.106 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.056     ; 2.045      ;
; -1.106 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.056     ; 2.045      ;
; -1.093 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 2.033      ;
; -1.093 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 2.033      ;
; -1.093 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 2.033      ;
; -1.076 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.017      ;
; -1.076 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.017      ;
; -1.076 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.017      ;
; -1.070 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.011      ;
; -1.070 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.011      ;
; -1.070 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 2.011      ;
; -1.038 ; counter60:secCounter|countsec0[2] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.053     ; 1.980      ;
; -1.038 ; counter60:secCounter|countsec0[2] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.053     ; 1.980      ;
; -1.038 ; counter60:secCounter|countsec0[2] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.053     ; 1.980      ;
; -1.037 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 1.978      ;
; -1.037 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 1.978      ;
; -1.037 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 1.978      ;
; -1.028 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.968      ;
; -1.028 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.968      ;
; -1.028 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.968      ;
; -1.014 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.954      ;
; -1.014 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.954      ;
; -1.014 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.954      ;
; -1.014 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.954      ;
; -0.975 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.915      ;
; -0.975 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.915      ;
; -0.975 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.915      ;
; -0.975 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.915      ;
; -0.945 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 1.886      ;
; -0.945 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 1.886      ;
; -0.945 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.054     ; 1.886      ;
; -0.888 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.056     ; 1.827      ;
; -0.888 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.056     ; 1.827      ;
; -0.888 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.056     ; 1.827      ;
; -0.888 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.056     ; 1.827      ;
; -0.887 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.053     ; 1.829      ;
; -0.887 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.053     ; 1.829      ;
; -0.887 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.053     ; 1.829      ;
; -0.858 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.056     ; 1.797      ;
; -0.858 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.056     ; 1.797      ;
; -0.858 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.056     ; 1.797      ;
; -0.858 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.056     ; 1.797      ;
; -0.848 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.053     ; 1.790      ;
; -0.848 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.053     ; 1.790      ;
; -0.848 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.053     ; 1.790      ;
; -0.620 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.560      ;
; -0.620 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.560      ;
; -0.620 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.055     ; 1.560      ;
; -0.585 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.541      ;
; -0.585 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.541      ;
; -0.580 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.536      ;
; -0.578 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.534      ;
; -0.578 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.534      ;
; -0.565 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.521      ;
; -0.527 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.483      ;
; -0.510 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.052     ; 1.453      ;
; -0.510 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.052     ; 1.453      ;
; -0.476 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.052     ; 1.419      ;
; -0.475 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.052     ; 1.418      ;
; -0.474 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.052     ; 1.417      ;
; -0.463 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.052     ; 1.406      ;
; -0.423 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.379      ;
; -0.420 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.052     ; 1.363      ;
; -0.420 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.052     ; 1.363      ;
; -0.420 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.052     ; 1.363      ;
; -0.418 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.374      ;
; -0.417 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.373      ;
; -0.417 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.373      ;
; -0.399 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.355      ;
; -0.393 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.349      ;
; -0.390 ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.346      ;
; -0.309 ; counter60:minCounter|countsec1[1] ; fbcd7seg:min_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.265      ;
; -0.308 ; counter60:minCounter|countsec1[1] ; fbcd7seg:min_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.264      ;
; -0.306 ; counter60:minCounter|countsec1[1] ; fbcd7seg:min_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.262      ;
; -0.306 ; counter60:minCounter|countsec1[1] ; fbcd7seg:min_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.039     ; 1.262      ;
+--------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.160 ; clk_1hz:divid50M|temp         ; clk_1hz:divid50M|temp         ; clk_1hz:divid50M|temp ; clk         ; 0.000        ; 2.225      ; 2.419      ;
; 0.381  ; clk_1hz:divid50M|temp         ; clk_1hz:divid50M|temp         ; clk_1hz:divid50M|temp ; clk         ; -0.500       ; 2.225      ; 2.460      ;
; 0.490  ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|countsec[15] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.490  ; clk_1hz:divid50M|countsec[13] ; clk_1hz:divid50M|countsec[13] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.490  ; clk_1hz:divid50M|countsec[3]  ; clk_1hz:divid50M|countsec[3]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.491  ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[19] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.491  ; clk_1hz:divid50M|countsec[29] ; clk_1hz:divid50M|countsec[29] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.491  ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|countsec[11] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.491  ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|countsec[5]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.492  ; clk_1hz:divid50M|countsec[31] ; clk_1hz:divid50M|countsec[31] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.492  ; clk_1hz:divid50M|countsec[27] ; clk_1hz:divid50M|countsec[27] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.492  ; clk_1hz:divid50M|countsec[6]  ; clk_1hz:divid50M|countsec[6]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.492  ; clk_1hz:divid50M|countsec[1]  ; clk_1hz:divid50M|countsec[1]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.493  ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[22] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.494  ; clk_1hz:divid50M|countsec[16] ; clk_1hz:divid50M|countsec[16] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.494  ; clk_1hz:divid50M|countsec[14] ; clk_1hz:divid50M|countsec[14] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.494  ; clk_1hz:divid50M|countsec[7]  ; clk_1hz:divid50M|countsec[7]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.494  ; clk_1hz:divid50M|countsec[9]  ; clk_1hz:divid50M|countsec[9]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.494  ; clk_1hz:divid50M|countsec[2]  ; clk_1hz:divid50M|countsec[2]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.495  ; clk_1hz:divid50M|countsec[25] ; clk_1hz:divid50M|countsec[25] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.495  ; clk_1hz:divid50M|countsec[23] ; clk_1hz:divid50M|countsec[23] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.495  ; clk_1hz:divid50M|countsec[12] ; clk_1hz:divid50M|countsec[12] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.495  ; clk_1hz:divid50M|countsec[4]  ; clk_1hz:divid50M|countsec[4]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.496  ; clk_1hz:divid50M|countsec[30] ; clk_1hz:divid50M|countsec[30] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.496  ; clk_1hz:divid50M|countsec[28] ; clk_1hz:divid50M|countsec[28] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.496  ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[20] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.496  ; clk_1hz:divid50M|countsec[8]  ; clk_1hz:divid50M|countsec[8]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.496  ; clk_1hz:divid50M|countsec[10] ; clk_1hz:divid50M|countsec[10] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.497  ; clk_1hz:divid50M|countsec[24] ; clk_1hz:divid50M|countsec[24] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.497  ; clk_1hz:divid50M|countsec[26] ; clk_1hz:divid50M|countsec[26] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.509  ; clk_1hz:divid50M|countsec[17] ; clk_1hz:divid50M|countsec[17] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.728      ;
; 0.509  ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[21] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.728      ;
; 0.509  ; clk_1hz:divid50M|countsec[0]  ; clk_1hz:divid50M|countsec[0]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.728      ;
; 0.512  ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[18] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.731      ;
; 0.732  ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|countsec[16] ; clk                   ; clk         ; 0.000        ; 0.057      ; 0.953      ;
; 0.734  ; clk_1hz:divid50M|countsec[13] ; clk_1hz:divid50M|countsec[14] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.734  ; clk_1hz:divid50M|countsec[3]  ; clk_1hz:divid50M|countsec[4]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.735  ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|countsec[6]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.735  ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|countsec[12] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.735  ; clk_1hz:divid50M|countsec[29] ; clk_1hz:divid50M|countsec[30] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.735  ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[20] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.736  ; clk_1hz:divid50M|countsec[27] ; clk_1hz:divid50M|countsec[28] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.737  ; clk_1hz:divid50M|countsec[1]  ; clk_1hz:divid50M|countsec[2]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.956      ;
; 0.739  ; clk_1hz:divid50M|countsec[7]  ; clk_1hz:divid50M|countsec[8]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.739  ; clk_1hz:divid50M|countsec[9]  ; clk_1hz:divid50M|countsec[10] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.740  ; clk_1hz:divid50M|countsec[23] ; clk_1hz:divid50M|countsec[24] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.740  ; clk_1hz:divid50M|countsec[25] ; clk_1hz:divid50M|countsec[26] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.741  ; clk_1hz:divid50M|countsec[6]  ; clk_1hz:divid50M|countsec[7]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.742  ; clk_1hz:divid50M|countsec[0]  ; clk_1hz:divid50M|countsec[1]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.742  ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[23] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.743  ; clk_1hz:divid50M|countsec[14] ; clk_1hz:divid50M|countsec[15] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.743  ; clk_1hz:divid50M|countsec[2]  ; clk_1hz:divid50M|countsec[3]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.743  ; clk_1hz:divid50M|countsec[16] ; clk_1hz:divid50M|countsec[17] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.744  ; clk_1hz:divid50M|countsec[12] ; clk_1hz:divid50M|countsec[13] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.744  ; clk_1hz:divid50M|countsec[4]  ; clk_1hz:divid50M|countsec[5]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.745  ; clk_1hz:divid50M|countsec[28] ; clk_1hz:divid50M|countsec[29] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.745  ; clk_1hz:divid50M|countsec[10] ; clk_1hz:divid50M|countsec[11] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.745  ; clk_1hz:divid50M|countsec[30] ; clk_1hz:divid50M|countsec[31] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.745  ; clk_1hz:divid50M|countsec[8]  ; clk_1hz:divid50M|countsec[9]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.745  ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[21] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.746  ; clk_1hz:divid50M|countsec[26] ; clk_1hz:divid50M|countsec[27] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.746  ; clk_1hz:divid50M|countsec[24] ; clk_1hz:divid50M|countsec[25] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.748  ; clk_1hz:divid50M|countsec[14] ; clk_1hz:divid50M|countsec[16] ; clk                   ; clk         ; 0.000        ; 0.057      ; 0.969      ;
; 0.748  ; clk_1hz:divid50M|countsec[6]  ; clk_1hz:divid50M|countsec[8]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.749  ; clk_1hz:divid50M|countsec[0]  ; clk_1hz:divid50M|countsec[2]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.749  ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[24] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.750  ; clk_1hz:divid50M|countsec[16] ; clk_1hz:divid50M|countsec[18] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.750  ; clk_1hz:divid50M|countsec[2]  ; clk_1hz:divid50M|countsec[4]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.751  ; clk_1hz:divid50M|countsec[12] ; clk_1hz:divid50M|countsec[14] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.751  ; clk_1hz:divid50M|countsec[4]  ; clk_1hz:divid50M|countsec[6]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.752  ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[22] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.752  ; clk_1hz:divid50M|countsec[10] ; clk_1hz:divid50M|countsec[12] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.752  ; clk_1hz:divid50M|countsec[28] ; clk_1hz:divid50M|countsec[30] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.752  ; clk_1hz:divid50M|countsec[8]  ; clk_1hz:divid50M|countsec[10] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.971      ;
; 0.753  ; clk_1hz:divid50M|countsec[26] ; clk_1hz:divid50M|countsec[28] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.753  ; clk_1hz:divid50M|countsec[24] ; clk_1hz:divid50M|countsec[26] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.753  ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[22] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.754  ; clk_1hz:divid50M|countsec[17] ; clk_1hz:divid50M|countsec[18] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.973      ;
; 0.761  ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[19] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.980      ;
; 0.768  ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[20] ; clk                   ; clk         ; 0.000        ; 0.055      ; 0.987      ;
; 0.821  ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|countsec[17] ; clk                   ; clk         ; 0.000        ; 0.057      ; 1.042      ;
; 0.823  ; clk_1hz:divid50M|countsec[13] ; clk_1hz:divid50M|countsec[15] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.042      ;
; 0.823  ; clk_1hz:divid50M|countsec[3]  ; clk_1hz:divid50M|countsec[5]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.042      ;
; 0.824  ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|countsec[7]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.824  ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|countsec[13] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.824  ; clk_1hz:divid50M|countsec[29] ; clk_1hz:divid50M|countsec[31] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.824  ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[21] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.825  ; clk_1hz:divid50M|countsec[27] ; clk_1hz:divid50M|countsec[29] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.826  ; clk_1hz:divid50M|countsec[1]  ; clk_1hz:divid50M|countsec[3]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.045      ;
; 0.828  ; clk_1hz:divid50M|countsec[9]  ; clk_1hz:divid50M|countsec[11] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.828  ; clk_1hz:divid50M|countsec[7]  ; clk_1hz:divid50M|countsec[9]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.828  ; clk_1hz:divid50M|countsec[13] ; clk_1hz:divid50M|countsec[16] ; clk                   ; clk         ; 0.000        ; 0.057      ; 1.049      ;
; 0.828  ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|countsec[18] ; clk                   ; clk         ; 0.000        ; 0.057      ; 1.049      ;
; 0.829  ; clk_1hz:divid50M|countsec[25] ; clk_1hz:divid50M|countsec[27] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.829  ; clk_1hz:divid50M|countsec[23] ; clk_1hz:divid50M|countsec[25] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.830  ; clk_1hz:divid50M|countsec[3]  ; clk_1hz:divid50M|countsec[6]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.831  ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|countsec[8]  ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.831  ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|countsec[14] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.831  ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[22] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.832  ; clk_1hz:divid50M|countsec[27] ; clk_1hz:divid50M|countsec[30] ; clk                   ; clk         ; 0.000        ; 0.055      ; 1.051      ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_1hz:divid50M|temp'                                                                                                                     ;
+-------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.292 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.511      ;
; 0.293 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; counter60:secCounter|countsec0[2] ; counter60:secCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; counter60:secCounter|countsec1[2] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; counter60:secCounter|countsec1[1] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; counter60:minCounter|countsec1[2] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; counter60:minCounter|countsec1[1] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.511      ;
; 0.300 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.519      ;
; 0.301 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.519      ;
; 0.301 ; counter60:secCounter|countsec1[0] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.519      ;
; 0.301 ; counter60:minCounter|countsec1[0] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.519      ;
; 0.335 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.554      ;
; 0.335 ; counter60:minCounter|countsec1[2] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.553      ;
; 0.341 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.559      ;
; 0.342 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.560      ;
; 0.342 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.560      ;
; 0.343 ; counter60:minCounter|countsec1[2] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.561      ;
; 0.375 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.594      ;
; 0.379 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.598      ;
; 0.380 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.599      ;
; 0.380 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.599      ;
; 0.381 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.600      ;
; 0.388 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.607      ;
; 0.389 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.608      ;
; 0.394 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.613      ;
; 0.395 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.614      ;
; 0.397 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.616      ;
; 0.463 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.681      ;
; 0.464 ; counter60:minCounter|countsec1[0] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.682      ;
; 0.465 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.683      ;
; 0.466 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.684      ;
; 0.469 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.687      ;
; 0.471 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.689      ;
; 0.473 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.691      ;
; 0.474 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.692      ;
; 0.498 ; counter60:minCounter|countsec1[0] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.716      ;
; 0.500 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.718      ;
; 0.500 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.719      ;
; 0.501 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.719      ;
; 0.502 ; counter60:minCounter|countsec1[1] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.720      ;
; 0.505 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.723      ;
; 0.506 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.724      ;
; 0.509 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.727      ;
; 0.510 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.728      ;
; 0.517 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.735      ;
; 0.518 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.736      ;
; 0.524 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.742      ;
; 0.527 ; counter60:secCounter|countsec1[1] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.745      ;
; 0.528 ; counter60:secCounter|countsec1[1] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.746      ;
; 0.528 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.746      ;
; 0.529 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.747      ;
; 0.529 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.747      ;
; 0.535 ; counter60:secCounter|countsec1[0] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.753      ;
; 0.536 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.754      ;
; 0.536 ; counter60:minCounter|countsec1[1] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.754      ;
; 0.537 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.755      ;
; 0.538 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.756      ;
; 0.540 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.758      ;
; 0.545 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.763      ;
; 0.547 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.765      ;
; 0.548 ; counter60:secCounter|countsec1[2] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.766      ;
; 0.548 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.767      ;
; 0.548 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.767      ;
; 0.548 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.766      ;
; 0.549 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.768      ;
; 0.549 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.768      ;
; 0.550 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.769      ;
; 0.552 ; counter60:secCounter|countsec1[0] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.770      ;
; 0.552 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.771      ;
; 0.555 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.774      ;
; 0.555 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.774      ;
; 0.556 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.775      ;
; 0.556 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.774      ;
; 0.558 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.776      ;
; 0.562 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.780      ;
; 0.563 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.781      ;
; 0.565 ; counter60:secCounter|countsec1[2] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.783      ;
; 0.571 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.790      ;
; 0.575 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.794      ;
; 0.576 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.794      ;
; 0.576 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.795      ;
; 0.577 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.796      ;
; 0.582 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.801      ;
; 0.584 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.802      ;
; 0.586 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.805      ;
; 0.592 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.811      ;
; 0.594 ; counter60:secCounter|countsec0[2] ; fbcd7seg:sec_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.812      ;
; 0.594 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.812      ;
; 0.596 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.814      ;
; 0.597 ; counter60:secCounter|countsec0[2] ; fbcd7seg:sec_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.815      ;
; 0.599 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.818      ;
; 0.603 ; counter60:secCounter|countsec0[2] ; fbcd7seg:sec_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.821      ;
; 0.607 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.825      ;
; 0.615 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.834      ;
; 0.616 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.055      ; 0.835      ;
; 0.666 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.884      ;
; 0.668 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.054      ; 0.886      ;
+-------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|temp         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[12] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[13] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[14] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[15] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[16] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[17] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[18] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[19] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[20] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[21] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[22] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[24] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[25] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[26] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[27] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[28] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[29] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[30] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[31] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|temp         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[0]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[10]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[11]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[12]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[13]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[14]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[15]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[16]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[17]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[18]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[19]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[1]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[20]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[21]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[22]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[23]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[24]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[25]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[26]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[27]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[28]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[29]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[2]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[30]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[31]|clk     ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[3]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[4]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[5]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[6]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[7]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[8]|clk      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[9]|clk      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_1hz:divid50M|temp'                                                                  ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[6]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[0]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[1]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[2]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[3]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[4]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[5]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[6]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[0]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[5]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[6]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[0] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[1] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[2] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[3] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[0] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[1] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[2] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[0] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[1] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[2] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[3] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[0] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[1] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[2] ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[0]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[1]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[2]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[3]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[4]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[5]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[6]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[1]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[2]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[3]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[4]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[0]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[1]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[2]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[3]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[4]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[5]        ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[6]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[0] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[1] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[2] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[0] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[1] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[2] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[3] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[0] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[1] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[2] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[1]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[2]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[3]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[4]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[0]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[1]        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; hex0[*]   ; clk_1hz:divid50M|temp ; 5.626 ; 5.560 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[0]  ; clk_1hz:divid50M|temp ; 5.626 ; 5.560 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[1]  ; clk_1hz:divid50M|temp ; 5.617 ; 5.546 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[2]  ; clk_1hz:divid50M|temp ; 5.213 ; 5.197 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[3]  ; clk_1hz:divid50M|temp ; 5.217 ; 5.194 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[4]  ; clk_1hz:divid50M|temp ; 5.221 ; 5.197 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[5]  ; clk_1hz:divid50M|temp ; 5.345 ; 5.277 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[6]  ; clk_1hz:divid50M|temp ; 5.334 ; 5.275 ; Rise       ; clk_1hz:divid50M|temp ;
; hex1[*]   ; clk_1hz:divid50M|temp ; 5.638 ; 5.567 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[0]  ; clk_1hz:divid50M|temp ; 5.616 ; 5.543 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[1]  ; clk_1hz:divid50M|temp ; 5.638 ; 5.567 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[2]  ; clk_1hz:divid50M|temp ; 5.434 ; 5.381 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[3]  ; clk_1hz:divid50M|temp ; 5.440 ; 5.389 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[4]  ; clk_1hz:divid50M|temp ; 5.457 ; 5.409 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[5]  ; clk_1hz:divid50M|temp ; 5.362 ; 5.306 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[6]  ; clk_1hz:divid50M|temp ; 5.412 ; 5.350 ; Rise       ; clk_1hz:divid50M|temp ;
; hex2[*]   ; clk_1hz:divid50M|temp ; 5.785 ; 5.716 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[0]  ; clk_1hz:divid50M|temp ; 5.409 ; 5.384 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[1]  ; clk_1hz:divid50M|temp ; 5.339 ; 5.340 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[2]  ; clk_1hz:divid50M|temp ; 5.213 ; 5.193 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[3]  ; clk_1hz:divid50M|temp ; 5.420 ; 5.391 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[4]  ; clk_1hz:divid50M|temp ; 5.441 ; 5.383 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[5]  ; clk_1hz:divid50M|temp ; 5.370 ; 5.373 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[6]  ; clk_1hz:divid50M|temp ; 5.785 ; 5.716 ; Rise       ; clk_1hz:divid50M|temp ;
; hex3[*]   ; clk_1hz:divid50M|temp ; 6.083 ; 5.969 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[0]  ; clk_1hz:divid50M|temp ; 5.650 ; 5.587 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[1]  ; clk_1hz:divid50M|temp ; 5.936 ; 5.843 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[2]  ; clk_1hz:divid50M|temp ; 5.829 ; 5.763 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[3]  ; clk_1hz:divid50M|temp ; 5.824 ; 5.742 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[4]  ; clk_1hz:divid50M|temp ; 6.029 ; 5.909 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[5]  ; clk_1hz:divid50M|temp ; 6.083 ; 5.969 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[6]  ; clk_1hz:divid50M|temp ; 5.813 ; 5.721 ; Rise       ; clk_1hz:divid50M|temp ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; hex0[*]   ; clk_1hz:divid50M|temp ; 5.080 ; 5.059 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[0]  ; clk_1hz:divid50M|temp ; 5.475 ; 5.409 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[1]  ; clk_1hz:divid50M|temp ; 5.467 ; 5.396 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[2]  ; clk_1hz:divid50M|temp ; 5.080 ; 5.063 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[3]  ; clk_1hz:divid50M|temp ; 5.084 ; 5.059 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[4]  ; clk_1hz:divid50M|temp ; 5.087 ; 5.062 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[5]  ; clk_1hz:divid50M|temp ; 5.205 ; 5.138 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[6]  ; clk_1hz:divid50M|temp ; 5.195 ; 5.136 ; Rise       ; clk_1hz:divid50M|temp ;
; hex1[*]   ; clk_1hz:divid50M|temp ; 5.223 ; 5.166 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[0]  ; clk_1hz:divid50M|temp ; 5.467 ; 5.395 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[1]  ; clk_1hz:divid50M|temp ; 5.488 ; 5.418 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[2]  ; clk_1hz:divid50M|temp ; 5.292 ; 5.239 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[3]  ; clk_1hz:divid50M|temp ; 5.298 ; 5.247 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[4]  ; clk_1hz:divid50M|temp ; 5.314 ; 5.266 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[5]  ; clk_1hz:divid50M|temp ; 5.223 ; 5.166 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[6]  ; clk_1hz:divid50M|temp ; 5.271 ; 5.210 ; Rise       ; clk_1hz:divid50M|temp ;
; hex2[*]   ; clk_1hz:divid50M|temp ; 5.079 ; 5.058 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[0]  ; clk_1hz:divid50M|temp ; 5.267 ; 5.240 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[1]  ; clk_1hz:divid50M|temp ; 5.200 ; 5.199 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[2]  ; clk_1hz:divid50M|temp ; 5.079 ; 5.058 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[3]  ; clk_1hz:divid50M|temp ; 5.277 ; 5.247 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[4]  ; clk_1hz:divid50M|temp ; 5.298 ; 5.241 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[5]  ; clk_1hz:divid50M|temp ; 5.230 ; 5.232 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[6]  ; clk_1hz:divid50M|temp ; 5.628 ; 5.559 ; Rise       ; clk_1hz:divid50M|temp ;
; hex3[*]   ; clk_1hz:divid50M|temp ; 5.500 ; 5.437 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[0]  ; clk_1hz:divid50M|temp ; 5.500 ; 5.437 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[1]  ; clk_1hz:divid50M|temp ; 5.773 ; 5.681 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[2]  ; clk_1hz:divid50M|temp ; 5.672 ; 5.607 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[3]  ; clk_1hz:divid50M|temp ; 5.667 ; 5.586 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[4]  ; clk_1hz:divid50M|temp ; 5.863 ; 5.746 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[5]  ; clk_1hz:divid50M|temp ; 5.915 ; 5.803 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[6]  ; clk_1hz:divid50M|temp ; 5.655 ; 5.565 ; Rise       ; clk_1hz:divid50M|temp ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary             ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk                   ; -1.955 ; -61.731       ;
; clk_1hz:divid50M|temp ; -0.514 ; -4.771        ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk                   ; -0.190 ; -0.190        ;
; clk_1hz:divid50M|temp ; 0.166  ; 0.000         ;
+-----------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------------+--------+-----------------+
; Clock                 ; Slack  ; End Point TNS   ;
+-----------------------+--------+-----------------+
; clk                   ; -3.000 ; -37.848         ;
; clk_1hz:divid50M|temp ; -1.000 ; -42.000         ;
+-----------------------+--------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.955 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.049     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.943 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.893      ;
; -1.919 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.049     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.907 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.857      ;
; -1.869 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.049     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.857 ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.807      ;
; -1.836 ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.048     ; 2.775      ;
; -1.809 ; clk_1hz:divid50M|countsec[4]  ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.048     ; 2.748      ;
; -1.795 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.049     ; 2.733      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[24] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[25] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[27] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[29] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[26] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.745      ;
; -1.793 ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.048     ; 2.732      ;
; -1.789 ; clk_1hz:divid50M|countsec[17] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.049     ; 2.727      ;
; -1.785 ; clk_1hz:divid50M|countsec[16] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.049     ; 2.723      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.783 ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.733      ;
; -1.781 ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|temp         ; clk          ; clk         ; 1.000        ; -0.048     ; 2.720      ;
; -1.757 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.709      ;
; -1.757 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[24] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.709      ;
; -1.757 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.709      ;
; -1.757 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[31] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.709      ;
; -1.757 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[30] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.709      ;
; -1.757 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[25] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.709      ;
; -1.757 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.709      ;
; -1.757 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.709      ;
; -1.757 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[27] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.709      ;
; -1.757 ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[29] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.709      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_1hz:divid50M|temp'                                                                                                                     ;
+--------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.514 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.464      ;
; -0.514 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.464      ;
; -0.514 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.464      ;
; -0.442 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.392      ;
; -0.442 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.392      ;
; -0.442 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.392      ;
; -0.442 ; counter60:secCounter|countsec0[0] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.392      ;
; -0.395 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.346      ;
; -0.395 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.346      ;
; -0.395 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.346      ;
; -0.370 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.321      ;
; -0.370 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.321      ;
; -0.370 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.321      ;
; -0.366 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.316      ;
; -0.366 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.316      ;
; -0.366 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.316      ;
; -0.348 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.299      ;
; -0.348 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.299      ;
; -0.348 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.299      ;
; -0.312 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.261      ;
; -0.312 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.261      ;
; -0.312 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.261      ;
; -0.312 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.261      ;
; -0.311 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.261      ;
; -0.311 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.261      ;
; -0.311 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.261      ;
; -0.311 ; counter60:secCounter|countsec0[2] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.261      ;
; -0.294 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.243      ;
; -0.294 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.243      ;
; -0.294 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.243      ;
; -0.273 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.223      ;
; -0.273 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.223      ;
; -0.259 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.208      ;
; -0.259 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.208      ;
; -0.259 ; counter60:secCounter|countsec1[2] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.208      ;
; -0.257 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.208      ;
; -0.257 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.208      ;
; -0.257 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.208      ;
; -0.243 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.193      ;
; -0.243 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.193      ;
; -0.243 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.193      ;
; -0.239 ; counter60:secCounter|countsec0[2] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.190      ;
; -0.239 ; counter60:secCounter|countsec0[2] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.190      ;
; -0.239 ; counter60:secCounter|countsec0[2] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.190      ;
; -0.201 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.151      ;
; -0.201 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.151      ;
; -0.201 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.151      ;
; -0.201 ; counter60:secCounter|countsec0[3] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.151      ;
; -0.188 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.138      ;
; -0.188 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.138      ;
; -0.188 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.138      ;
; -0.188 ; counter60:secCounter|countsec0[1] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.037     ; 1.138      ;
; -0.187 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.138      ;
; -0.187 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.138      ;
; -0.187 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.138      ;
; -0.157 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.106      ;
; -0.157 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.106      ;
; -0.157 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.106      ;
; -0.157 ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.106      ;
; -0.153 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.102      ;
; -0.153 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.102      ;
; -0.153 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.102      ;
; -0.153 ; counter60:secCounter|countsec1[1] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 1.102      ;
; -0.129 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.080      ;
; -0.116 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.067      ;
; -0.116 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.067      ;
; -0.116 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.036     ; 1.067      ;
; -0.060 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 1.022      ;
; -0.060 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 1.022      ;
; -0.057 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 1.019      ;
; -0.054 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 1.016      ;
; -0.052 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 1.014      ;
; -0.042 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 1.004      ;
; -0.026 ; counter60:minCounter|countsec1[2] ; fbcd7seg:min_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 0.988      ;
; 0.005  ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 0.944      ;
; 0.005  ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 0.944      ;
; 0.005  ; counter60:secCounter|countsec1[0] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.038     ; 0.944      ;
; 0.012  ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.035     ; 0.940      ;
; 0.012  ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.035     ; 0.940      ;
; 0.017  ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.035     ; 0.935      ;
; 0.017  ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.035     ; 0.935      ;
; 0.023  ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.035     ; 0.929      ;
; 0.034  ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.035     ; 0.918      ;
; 0.053  ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 0.909      ;
; 0.056  ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 0.906      ;
; 0.059  ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.035     ; 0.893      ;
; 0.060  ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.035     ; 0.892      ;
; 0.060  ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.035     ; 0.892      ;
; 0.062  ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 0.900      ;
; 0.063  ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 0.899      ;
; 0.078  ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 0.884      ;
; 0.087  ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 0.875      ;
; 0.087  ; counter60:minCounter|countsec1[0] ; fbcd7seg:min_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 0.875      ;
; 0.130  ; counter60:minCounter|countsec1[1] ; fbcd7seg:min_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 0.832      ;
; 0.133  ; counter60:minCounter|countsec1[1] ; fbcd7seg:min_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 0.829      ;
; 0.134  ; counter60:minCounter|countsec1[1] ; fbcd7seg:min_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 0.828      ;
; 0.136  ; counter60:minCounter|countsec1[1] ; fbcd7seg:min_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 1.000        ; -0.025     ; 0.826      ;
+--------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.190 ; clk_1hz:divid50M|temp         ; clk_1hz:divid50M|temp         ; clk_1hz:divid50M|temp ; clk         ; 0.000        ; 1.406      ; 1.435      ;
; 0.284  ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|countsec[15] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.284  ; clk_1hz:divid50M|countsec[13] ; clk_1hz:divid50M|countsec[13] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.284  ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|countsec[5]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.284  ; clk_1hz:divid50M|countsec[1]  ; clk_1hz:divid50M|countsec[1]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.284  ; clk_1hz:divid50M|countsec[3]  ; clk_1hz:divid50M|countsec[3]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.285  ; clk_1hz:divid50M|countsec[31] ; clk_1hz:divid50M|countsec[31] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.285  ; clk_1hz:divid50M|countsec[29] ; clk_1hz:divid50M|countsec[29] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.285  ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|countsec[11] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.285  ; clk_1hz:divid50M|countsec[6]  ; clk_1hz:divid50M|countsec[6]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.285  ; clk_1hz:divid50M|countsec[7]  ; clk_1hz:divid50M|countsec[7]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.286  ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[19] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.286  ; clk_1hz:divid50M|countsec[27] ; clk_1hz:divid50M|countsec[27] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.286  ; clk_1hz:divid50M|countsec[14] ; clk_1hz:divid50M|countsec[14] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.286  ; clk_1hz:divid50M|countsec[8]  ; clk_1hz:divid50M|countsec[8]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.286  ; clk_1hz:divid50M|countsec[9]  ; clk_1hz:divid50M|countsec[9]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.286  ; clk_1hz:divid50M|countsec[2]  ; clk_1hz:divid50M|countsec[2]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.287  ; clk_1hz:divid50M|countsec[25] ; clk_1hz:divid50M|countsec[25] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.287  ; clk_1hz:divid50M|countsec[23] ; clk_1hz:divid50M|countsec[23] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.287  ; clk_1hz:divid50M|countsec[16] ; clk_1hz:divid50M|countsec[16] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.287  ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[22] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.287  ; clk_1hz:divid50M|countsec[12] ; clk_1hz:divid50M|countsec[12] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.287  ; clk_1hz:divid50M|countsec[4]  ; clk_1hz:divid50M|countsec[4]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.287  ; clk_1hz:divid50M|countsec[10] ; clk_1hz:divid50M|countsec[10] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.288  ; clk_1hz:divid50M|countsec[24] ; clk_1hz:divid50M|countsec[24] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.288  ; clk_1hz:divid50M|countsec[30] ; clk_1hz:divid50M|countsec[30] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.288  ; clk_1hz:divid50M|countsec[28] ; clk_1hz:divid50M|countsec[28] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.288  ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[20] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.289  ; clk_1hz:divid50M|countsec[26] ; clk_1hz:divid50M|countsec[26] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.296  ; clk_1hz:divid50M|countsec[0]  ; clk_1hz:divid50M|countsec[0]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.298  ; clk_1hz:divid50M|countsec[17] ; clk_1hz:divid50M|countsec[17] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.298  ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[21] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.299  ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[18] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.424  ; clk_1hz:divid50M|temp         ; clk_1hz:divid50M|temp         ; clk_1hz:divid50M|temp ; clk         ; -0.500       ; 1.406      ; 1.549      ;
; 0.432  ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|countsec[16] ; clk                   ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.433  ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|countsec[6]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.433  ; clk_1hz:divid50M|countsec[13] ; clk_1hz:divid50M|countsec[14] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.433  ; clk_1hz:divid50M|countsec[1]  ; clk_1hz:divid50M|countsec[2]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.433  ; clk_1hz:divid50M|countsec[3]  ; clk_1hz:divid50M|countsec[4]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.434  ; clk_1hz:divid50M|countsec[7]  ; clk_1hz:divid50M|countsec[8]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.434  ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|countsec[12] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.434  ; clk_1hz:divid50M|countsec[29] ; clk_1hz:divid50M|countsec[30] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.435  ; clk_1hz:divid50M|countsec[9]  ; clk_1hz:divid50M|countsec[10] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.435  ; clk_1hz:divid50M|countsec[27] ; clk_1hz:divid50M|countsec[28] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.435  ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[20] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.436  ; clk_1hz:divid50M|countsec[23] ; clk_1hz:divid50M|countsec[24] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.436  ; clk_1hz:divid50M|countsec[25] ; clk_1hz:divid50M|countsec[26] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.443  ; clk_1hz:divid50M|countsec[0]  ; clk_1hz:divid50M|countsec[1]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.443  ; clk_1hz:divid50M|countsec[6]  ; clk_1hz:divid50M|countsec[7]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.444  ; clk_1hz:divid50M|countsec[14] ; clk_1hz:divid50M|countsec[15] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.444  ; clk_1hz:divid50M|countsec[2]  ; clk_1hz:divid50M|countsec[3]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.444  ; clk_1hz:divid50M|countsec[8]  ; clk_1hz:divid50M|countsec[9]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.445  ; clk_1hz:divid50M|countsec[12] ; clk_1hz:divid50M|countsec[13] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.445  ; clk_1hz:divid50M|countsec[4]  ; clk_1hz:divid50M|countsec[5]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.445  ; clk_1hz:divid50M|countsec[10] ; clk_1hz:divid50M|countsec[11] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.445  ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[23] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.445  ; clk_1hz:divid50M|countsec[16] ; clk_1hz:divid50M|countsec[17] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.446  ; clk_1hz:divid50M|countsec[30] ; clk_1hz:divid50M|countsec[31] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.446  ; clk_1hz:divid50M|countsec[28] ; clk_1hz:divid50M|countsec[29] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.446  ; clk_1hz:divid50M|countsec[24] ; clk_1hz:divid50M|countsec[25] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.446  ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[21] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.446  ; clk_1hz:divid50M|countsec[14] ; clk_1hz:divid50M|countsec[16] ; clk                   ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.446  ; clk_1hz:divid50M|countsec[0]  ; clk_1hz:divid50M|countsec[2]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.446  ; clk_1hz:divid50M|countsec[6]  ; clk_1hz:divid50M|countsec[8]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.447  ; clk_1hz:divid50M|countsec[26] ; clk_1hz:divid50M|countsec[27] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.447  ; clk_1hz:divid50M|countsec[21] ; clk_1hz:divid50M|countsec[22] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.447  ; clk_1hz:divid50M|countsec[17] ; clk_1hz:divid50M|countsec[18] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.447  ; clk_1hz:divid50M|countsec[2]  ; clk_1hz:divid50M|countsec[4]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.447  ; clk_1hz:divid50M|countsec[8]  ; clk_1hz:divid50M|countsec[10] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.448  ; clk_1hz:divid50M|countsec[4]  ; clk_1hz:divid50M|countsec[6]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.448  ; clk_1hz:divid50M|countsec[12] ; clk_1hz:divid50M|countsec[14] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.448  ; clk_1hz:divid50M|countsec[10] ; clk_1hz:divid50M|countsec[12] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.448  ; clk_1hz:divid50M|countsec[22] ; clk_1hz:divid50M|countsec[24] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.448  ; clk_1hz:divid50M|countsec[16] ; clk_1hz:divid50M|countsec[18] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.449  ; clk_1hz:divid50M|countsec[28] ; clk_1hz:divid50M|countsec[30] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.449  ; clk_1hz:divid50M|countsec[24] ; clk_1hz:divid50M|countsec[26] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.449  ; clk_1hz:divid50M|countsec[20] ; clk_1hz:divid50M|countsec[22] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.450  ; clk_1hz:divid50M|countsec[26] ; clk_1hz:divid50M|countsec[28] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.457  ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[19] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.596      ;
; 0.460  ; clk_1hz:divid50M|countsec[18] ; clk_1hz:divid50M|countsec[20] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.599      ;
; 0.495  ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|countsec[17] ; clk                   ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.496  ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|countsec[7]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.496  ; clk_1hz:divid50M|countsec[13] ; clk_1hz:divid50M|countsec[15] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.496  ; clk_1hz:divid50M|countsec[1]  ; clk_1hz:divid50M|countsec[3]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.496  ; clk_1hz:divid50M|countsec[3]  ; clk_1hz:divid50M|countsec[5]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.497  ; clk_1hz:divid50M|countsec[7]  ; clk_1hz:divid50M|countsec[9]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.497  ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|countsec[13] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.497  ; clk_1hz:divid50M|countsec[29] ; clk_1hz:divid50M|countsec[31] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.636      ;
; 0.498  ; clk_1hz:divid50M|countsec[9]  ; clk_1hz:divid50M|countsec[11] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.498  ; clk_1hz:divid50M|countsec[27] ; clk_1hz:divid50M|countsec[29] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.498  ; clk_1hz:divid50M|countsec[19] ; clk_1hz:divid50M|countsec[21] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.498  ; clk_1hz:divid50M|countsec[13] ; clk_1hz:divid50M|countsec[16] ; clk                   ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.498  ; clk_1hz:divid50M|countsec[15] ; clk_1hz:divid50M|countsec[18] ; clk                   ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.499  ; clk_1hz:divid50M|countsec[23] ; clk_1hz:divid50M|countsec[25] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.499  ; clk_1hz:divid50M|countsec[5]  ; clk_1hz:divid50M|countsec[8]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.499  ; clk_1hz:divid50M|countsec[25] ; clk_1hz:divid50M|countsec[27] ; clk                   ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.499  ; clk_1hz:divid50M|countsec[1]  ; clk_1hz:divid50M|countsec[4]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.499  ; clk_1hz:divid50M|countsec[3]  ; clk_1hz:divid50M|countsec[6]  ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.500  ; clk_1hz:divid50M|countsec[7]  ; clk_1hz:divid50M|countsec[10] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.500  ; clk_1hz:divid50M|countsec[11] ; clk_1hz:divid50M|countsec[14] ; clk                   ; clk         ; 0.000        ; 0.036      ; 0.640      ;
+--------+-------------------------------+-------------------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_1hz:divid50M|temp'                                                                                                                     ;
+-------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.166 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; counter60:secCounter|countsec0[2] ; counter60:secCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; counter60:secCounter|countsec1[2] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; counter60:secCounter|countsec1[1] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; counter60:minCounter|countsec1[2] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; counter60:minCounter|countsec1[1] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.307      ;
; 0.167 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.307      ;
; 0.173 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; counter60:secCounter|countsec1[0] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; counter60:minCounter|countsec1[0] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.314      ;
; 0.174 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.314      ;
; 0.188 ; counter60:minCounter|countsec1[2] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.329      ;
; 0.190 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.330      ;
; 0.192 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.333      ;
; 0.192 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.333      ;
; 0.192 ; counter60:secCounter|countsec0[0] ; counter60:secCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.333      ;
; 0.192 ; counter60:minCounter|countsec1[2] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.333      ;
; 0.216 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.356      ;
; 0.216 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.356      ;
; 0.217 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.357      ;
; 0.217 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.357      ;
; 0.217 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.357      ;
; 0.220 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.360      ;
; 0.221 ; counter60:minCounter|countsec0[2] ; fbcd7seg:min_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.361      ;
; 0.224 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.364      ;
; 0.225 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.365      ;
; 0.226 ; counter60:minCounter|countsec0[3] ; counter60:minCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.366      ;
; 0.256 ; counter60:minCounter|countsec1[0] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.397      ;
; 0.271 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.412      ;
; 0.275 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.416      ;
; 0.276 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.417      ;
; 0.277 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.418      ;
; 0.277 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.418      ;
; 0.278 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.419      ;
; 0.281 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.422      ;
; 0.281 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.422      ;
; 0.282 ; counter60:secCounter|countsec0[3] ; fbcd7seg:sec_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.423      ;
; 0.284 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.425      ;
; 0.285 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; counter60:secCounter|countsec1[0] ; fbcd7seg:sec_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; counter60:secCounter|countsec1[1] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.426      ;
; 0.286 ; counter60:minCounter|countsec1[0] ; counter60:minCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.427      ;
; 0.286 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.427      ;
; 0.286 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.427      ;
; 0.289 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.430      ;
; 0.289 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.430      ;
; 0.290 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.431      ;
; 0.290 ; counter60:secCounter|countsec1[1] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.431      ;
; 0.290 ; counter60:minCounter|countsec1[1] ; counter60:minCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.431      ;
; 0.290 ; counter60:minCounter|countsec0[0] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.430      ;
; 0.291 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.432      ;
; 0.296 ; counter60:secCounter|countsec1[1] ; fbcd7seg:sec_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.437      ;
; 0.312 ; counter60:minCounter|countsec1[1] ; counter60:minCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.453      ;
; 0.314 ; counter60:secCounter|countsec1[0] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.455      ;
; 0.317 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.458      ;
; 0.318 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.459      ;
; 0.319 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.460      ;
; 0.322 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.463      ;
; 0.323 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.464      ;
; 0.324 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.464      ;
; 0.326 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.466      ;
; 0.328 ; counter60:secCounter|countsec1[0] ; counter60:secCounter|countsec1[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.469      ;
; 0.328 ; counter60:secCounter|countsec1[2] ; counter60:secCounter|countsec1[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.469      ;
; 0.328 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec0[2] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.468      ;
; 0.328 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.468      ;
; 0.328 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.469      ;
; 0.328 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.468      ;
; 0.329 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.469      ;
; 0.329 ; counter60:secCounter|countsec0[1] ; fbcd7seg:sec_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.470      ;
; 0.330 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.470      ;
; 0.331 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[6]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.472      ;
; 0.333 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[5]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.473      ;
; 0.334 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.474      ;
; 0.334 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.474      ;
; 0.337 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.478      ;
; 0.337 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.478      ;
; 0.339 ; counter60:secCounter|countsec0[2] ; fbcd7seg:sec_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.480      ;
; 0.340 ; counter60:secCounter|countsec1[2] ; counter60:secCounter|countsec1[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.481      ;
; 0.340 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[1]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.481      ;
; 0.340 ; counter60:secCounter|countsec0[2] ; fbcd7seg:sec_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.481      ;
; 0.342 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.483      ;
; 0.343 ; counter60:secCounter|countsec0[2] ; fbcd7seg:sec_digSeg|dis[3]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.484      ;
; 0.344 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.484      ;
; 0.347 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.487      ;
; 0.348 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.488      ;
; 0.348 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[0]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.489      ;
; 0.349 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.489      ;
; 0.353 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec0[3] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.493      ;
; 0.356 ; counter60:minCounter|countsec0[1] ; fbcd7seg:min_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.496      ;
; 0.357 ; counter60:secCounter|countsec0[1] ; counter60:secCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.498      ;
; 0.358 ; counter60:minCounter|countsec0[3] ; fbcd7seg:min_digSeg|dis[2]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.498      ;
; 0.358 ; counter60:secCounter|countsec1[2] ; fbcd7seg:sec_tenSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.499      ;
; 0.359 ; counter60:minCounter|countsec0[2] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.499      ;
; 0.370 ; counter60:minCounter|countsec0[1] ; counter60:minCounter|countsec0[0] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.036      ; 0.510      ;
; 0.378 ; counter60:secCounter|countsec0[0] ; fbcd7seg:sec_digSeg|dis[4]        ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.519      ;
; 0.380 ; counter60:secCounter|countsec0[3] ; counter60:secCounter|countsec0[1] ; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 0.000        ; 0.037      ; 0.521      ;
+-------+-----------------------------------+-----------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|countsec[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_1hz:divid50M|temp         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[24] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[25] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[26] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[27] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[28] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[29] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[30] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[31] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|countsec[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_1hz:divid50M|temp         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[0]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[10]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[11]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[12]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[13]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[14]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[15]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[1]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[2]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[3]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[4]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[5]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[6]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[7]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[8]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[9]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|temp|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[16]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[17]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[18]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[19]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[20]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[21]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[22]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[23]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[24]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[25]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[26]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[27]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[28]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[29]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divid50M|countsec[30]|clk     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_1hz:divid50M|temp'                                                                  ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[6]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[0]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[1]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[2]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[3]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[4]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[5]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_tenSeg|dis[6]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[0]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[5]        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[6]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[0] ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[1] ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[2] ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[3] ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[0]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[1]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[2]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[3]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[4]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[5]        ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[6]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[0] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[1] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec1[2] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[0] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[1] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[2] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec0[3] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[0] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[1] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[2] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[1]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[2]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[3]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_digSeg|dis[4]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[0]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[1]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[2]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[3]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[4]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[5]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[6]        ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[0] ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[1] ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[2] ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:minCounter|countsec0[3] ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[0] ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[1] ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; counter60:secCounter|countsec1[2] ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[0]        ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[1]        ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[2]        ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[3]        ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[4]        ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[5]        ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:min_digSeg|dis[6]        ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[0]        ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_1hz:divid50M|temp ; Rise       ; fbcd7seg:sec_tenSeg|dis[1]        ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; hex0[*]   ; clk_1hz:divid50M|temp ; 3.544 ; 3.622 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[0]  ; clk_1hz:divid50M|temp ; 3.544 ; 3.622 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[1]  ; clk_1hz:divid50M|temp ; 3.542 ; 3.604 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[2]  ; clk_1hz:divid50M|temp ; 3.316 ; 3.368 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[3]  ; clk_1hz:divid50M|temp ; 3.316 ; 3.366 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[4]  ; clk_1hz:divid50M|temp ; 3.317 ; 3.367 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[5]  ; clk_1hz:divid50M|temp ; 3.370 ; 3.416 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[6]  ; clk_1hz:divid50M|temp ; 3.363 ; 3.412 ; Rise       ; clk_1hz:divid50M|temp ;
; hex1[*]   ; clk_1hz:divid50M|temp ; 3.557 ; 3.628 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[0]  ; clk_1hz:divid50M|temp ; 3.541 ; 3.609 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[1]  ; clk_1hz:divid50M|temp ; 3.557 ; 3.628 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[2]  ; clk_1hz:divid50M|temp ; 3.443 ; 3.493 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[3]  ; clk_1hz:divid50M|temp ; 3.451 ; 3.503 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[4]  ; clk_1hz:divid50M|temp ; 3.463 ; 3.517 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[5]  ; clk_1hz:divid50M|temp ; 3.384 ; 3.430 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[6]  ; clk_1hz:divid50M|temp ; 3.416 ; 3.470 ; Rise       ; clk_1hz:divid50M|temp ;
; hex2[*]   ; clk_1hz:divid50M|temp ; 3.644 ; 3.727 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[0]  ; clk_1hz:divid50M|temp ; 3.428 ; 3.491 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[1]  ; clk_1hz:divid50M|temp ; 3.415 ; 3.474 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[2]  ; clk_1hz:divid50M|temp ; 3.318 ; 3.367 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[3]  ; clk_1hz:divid50M|temp ; 3.431 ; 3.496 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[4]  ; clk_1hz:divid50M|temp ; 3.450 ; 3.507 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[5]  ; clk_1hz:divid50M|temp ; 3.442 ; 3.505 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[6]  ; clk_1hz:divid50M|temp ; 3.644 ; 3.727 ; Rise       ; clk_1hz:divid50M|temp ;
; hex3[*]   ; clk_1hz:divid50M|temp ; 3.802 ; 3.898 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[0]  ; clk_1hz:divid50M|temp ; 3.577 ; 3.635 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[1]  ; clk_1hz:divid50M|temp ; 3.732 ; 3.807 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[2]  ; clk_1hz:divid50M|temp ; 3.689 ; 3.748 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[3]  ; clk_1hz:divid50M|temp ; 3.677 ; 3.749 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[4]  ; clk_1hz:divid50M|temp ; 3.776 ; 3.863 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[5]  ; clk_1hz:divid50M|temp ; 3.802 ; 3.898 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[6]  ; clk_1hz:divid50M|temp ; 3.658 ; 3.728 ; Rise       ; clk_1hz:divid50M|temp ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; hex0[*]   ; clk_1hz:divid50M|temp ; 3.228 ; 3.276 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[0]  ; clk_1hz:divid50M|temp ; 3.448 ; 3.523 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[1]  ; clk_1hz:divid50M|temp ; 3.445 ; 3.504 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[2]  ; clk_1hz:divid50M|temp ; 3.229 ; 3.278 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[3]  ; clk_1hz:divid50M|temp ; 3.228 ; 3.276 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[4]  ; clk_1hz:divid50M|temp ; 3.229 ; 3.277 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[5]  ; clk_1hz:divid50M|temp ; 3.280 ; 3.325 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[6]  ; clk_1hz:divid50M|temp ; 3.274 ; 3.321 ; Rise       ; clk_1hz:divid50M|temp ;
; hex1[*]   ; clk_1hz:divid50M|temp ; 3.293 ; 3.337 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[0]  ; clk_1hz:divid50M|temp ; 3.445 ; 3.509 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[1]  ; clk_1hz:divid50M|temp ; 3.461 ; 3.528 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[2]  ; clk_1hz:divid50M|temp ; 3.350 ; 3.398 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[3]  ; clk_1hz:divid50M|temp ; 3.358 ; 3.408 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[4]  ; clk_1hz:divid50M|temp ; 3.370 ; 3.421 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[5]  ; clk_1hz:divid50M|temp ; 3.293 ; 3.337 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[6]  ; clk_1hz:divid50M|temp ; 3.325 ; 3.377 ; Rise       ; clk_1hz:divid50M|temp ;
; hex2[*]   ; clk_1hz:divid50M|temp ; 3.231 ; 3.278 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[0]  ; clk_1hz:divid50M|temp ; 3.336 ; 3.397 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[1]  ; clk_1hz:divid50M|temp ; 3.325 ; 3.381 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[2]  ; clk_1hz:divid50M|temp ; 3.231 ; 3.278 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[3]  ; clk_1hz:divid50M|temp ; 3.340 ; 3.401 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[4]  ; clk_1hz:divid50M|temp ; 3.359 ; 3.413 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[5]  ; clk_1hz:divid50M|temp ; 3.351 ; 3.412 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[6]  ; clk_1hz:divid50M|temp ; 3.545 ; 3.624 ; Rise       ; clk_1hz:divid50M|temp ;
; hex3[*]   ; clk_1hz:divid50M|temp ; 3.481 ; 3.537 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[0]  ; clk_1hz:divid50M|temp ; 3.481 ; 3.537 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[1]  ; clk_1hz:divid50M|temp ; 3.629 ; 3.701 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[2]  ; clk_1hz:divid50M|temp ; 3.590 ; 3.645 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[3]  ; clk_1hz:divid50M|temp ; 3.578 ; 3.647 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[4]  ; clk_1hz:divid50M|temp ; 3.672 ; 3.755 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[5]  ; clk_1hz:divid50M|temp ; 3.697 ; 3.789 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[6]  ; clk_1hz:divid50M|temp ; 3.558 ; 3.624 ; Rise       ; clk_1hz:divid50M|temp ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+------------------------+----------+--------+----------+---------+---------------------+
; Clock                  ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack       ; -4.057   ; -0.190 ; N/A      ; N/A     ; -3.000              ;
;  clk                   ; -4.057   ; -0.190 ; N/A      ; N/A     ; -3.000              ;
;  clk_1hz:divid50M|temp ; -1.691   ; 0.166  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS        ; -156.079 ; -0.19  ; 0.0      ; 0.0     ; -79.848             ;
;  clk                   ; -128.217 ; -0.190 ; N/A      ; N/A     ; -37.848             ;
;  clk_1hz:divid50M|temp ; -27.862  ; 0.000  ; N/A      ; N/A     ; -42.000             ;
+------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; hex0[*]   ; clk_1hz:divid50M|temp ; 5.980 ; 5.964 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[0]  ; clk_1hz:divid50M|temp ; 5.980 ; 5.964 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[1]  ; clk_1hz:divid50M|temp ; 5.972 ; 5.950 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[2]  ; clk_1hz:divid50M|temp ; 5.554 ; 5.544 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[3]  ; clk_1hz:divid50M|temp ; 5.557 ; 5.543 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[4]  ; clk_1hz:divid50M|temp ; 5.559 ; 5.545 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[5]  ; clk_1hz:divid50M|temp ; 5.680 ; 5.644 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[6]  ; clk_1hz:divid50M|temp ; 5.667 ; 5.641 ; Rise       ; clk_1hz:divid50M|temp ;
; hex1[*]   ; clk_1hz:divid50M|temp ; 6.003 ; 5.972 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[0]  ; clk_1hz:divid50M|temp ; 5.980 ; 5.945 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[1]  ; clk_1hz:divid50M|temp ; 6.003 ; 5.972 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[2]  ; clk_1hz:divid50M|temp ; 5.780 ; 5.756 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[3]  ; clk_1hz:divid50M|temp ; 5.787 ; 5.767 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[4]  ; clk_1hz:divid50M|temp ; 5.806 ; 5.789 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[5]  ; clk_1hz:divid50M|temp ; 5.708 ; 5.687 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[6]  ; clk_1hz:divid50M|temp ; 5.762 ; 5.744 ; Rise       ; clk_1hz:divid50M|temp ;
; hex2[*]   ; clk_1hz:divid50M|temp ; 6.164 ; 6.126 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[0]  ; clk_1hz:divid50M|temp ; 5.761 ; 5.743 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[1]  ; clk_1hz:divid50M|temp ; 5.682 ; 5.706 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[2]  ; clk_1hz:divid50M|temp ; 5.551 ; 5.540 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[3]  ; clk_1hz:divid50M|temp ; 5.772 ; 5.759 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[4]  ; clk_1hz:divid50M|temp ; 5.797 ; 5.766 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[5]  ; clk_1hz:divid50M|temp ; 5.713 ; 5.738 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[6]  ; clk_1hz:divid50M|temp ; 6.164 ; 6.126 ; Rise       ; clk_1hz:divid50M|temp ;
; hex3[*]   ; clk_1hz:divid50M|temp ; 6.480 ; 6.426 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[0]  ; clk_1hz:divid50M|temp ; 6.005 ; 5.976 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[1]  ; clk_1hz:divid50M|temp ; 6.318 ; 6.275 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[2]  ; clk_1hz:divid50M|temp ; 6.204 ; 6.173 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[3]  ; clk_1hz:divid50M|temp ; 6.201 ; 6.175 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[4]  ; clk_1hz:divid50M|temp ; 6.420 ; 6.366 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[5]  ; clk_1hz:divid50M|temp ; 6.480 ; 6.426 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[6]  ; clk_1hz:divid50M|temp ; 6.190 ; 6.160 ; Rise       ; clk_1hz:divid50M|temp ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; hex0[*]   ; clk_1hz:divid50M|temp ; 3.228 ; 3.276 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[0]  ; clk_1hz:divid50M|temp ; 3.448 ; 3.523 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[1]  ; clk_1hz:divid50M|temp ; 3.445 ; 3.504 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[2]  ; clk_1hz:divid50M|temp ; 3.229 ; 3.278 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[3]  ; clk_1hz:divid50M|temp ; 3.228 ; 3.276 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[4]  ; clk_1hz:divid50M|temp ; 3.229 ; 3.277 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[5]  ; clk_1hz:divid50M|temp ; 3.280 ; 3.325 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex0[6]  ; clk_1hz:divid50M|temp ; 3.274 ; 3.321 ; Rise       ; clk_1hz:divid50M|temp ;
; hex1[*]   ; clk_1hz:divid50M|temp ; 3.293 ; 3.337 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[0]  ; clk_1hz:divid50M|temp ; 3.445 ; 3.509 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[1]  ; clk_1hz:divid50M|temp ; 3.461 ; 3.528 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[2]  ; clk_1hz:divid50M|temp ; 3.350 ; 3.398 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[3]  ; clk_1hz:divid50M|temp ; 3.358 ; 3.408 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[4]  ; clk_1hz:divid50M|temp ; 3.370 ; 3.421 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[5]  ; clk_1hz:divid50M|temp ; 3.293 ; 3.337 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex1[6]  ; clk_1hz:divid50M|temp ; 3.325 ; 3.377 ; Rise       ; clk_1hz:divid50M|temp ;
; hex2[*]   ; clk_1hz:divid50M|temp ; 3.231 ; 3.278 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[0]  ; clk_1hz:divid50M|temp ; 3.336 ; 3.397 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[1]  ; clk_1hz:divid50M|temp ; 3.325 ; 3.381 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[2]  ; clk_1hz:divid50M|temp ; 3.231 ; 3.278 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[3]  ; clk_1hz:divid50M|temp ; 3.340 ; 3.401 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[4]  ; clk_1hz:divid50M|temp ; 3.359 ; 3.413 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[5]  ; clk_1hz:divid50M|temp ; 3.351 ; 3.412 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex2[6]  ; clk_1hz:divid50M|temp ; 3.545 ; 3.624 ; Rise       ; clk_1hz:divid50M|temp ;
; hex3[*]   ; clk_1hz:divid50M|temp ; 3.481 ; 3.537 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[0]  ; clk_1hz:divid50M|temp ; 3.481 ; 3.537 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[1]  ; clk_1hz:divid50M|temp ; 3.629 ; 3.701 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[2]  ; clk_1hz:divid50M|temp ; 3.590 ; 3.645 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[3]  ; clk_1hz:divid50M|temp ; 3.578 ; 3.647 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[4]  ; clk_1hz:divid50M|temp ; 3.672 ; 3.755 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[5]  ; clk_1hz:divid50M|temp ; 3.697 ; 3.789 ; Rise       ; clk_1hz:divid50M|temp ;
;  hex3[6]  ; clk_1hz:divid50M|temp ; 3.558 ; 3.624 ; Rise       ; clk_1hz:divid50M|temp ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; hex0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dot           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; hex3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; dot           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; hex3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-007 V                  ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-007 V                 ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-007 V                  ; 2.35 V              ; -0.00447 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-010 s                 ; 9.82e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-007 V                 ; 2.35 V             ; -0.00447 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-010 s                ; 9.82e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; dot           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; hex3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Transfers                                                                           ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; clk                   ; clk                   ; 1660     ; 0        ; 0        ; 0        ;
; clk_1hz:divid50M|temp ; clk                   ; 1        ; 1        ; 0        ; 0        ;
; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 219      ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Hold Transfers                                                                            ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; clk                   ; clk                   ; 1660     ; 0        ; 0        ; 0        ;
; clk_1hz:divid50M|temp ; clk                   ; 1        ; 1        ; 0        ; 0        ;
; clk_1hz:divid50M|temp ; clk_1hz:divid50M|temp ; 219      ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jun 05 22:17:37 2024
Info: Command: quartus_sta msTimer -c msTimer
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'msTimer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clk_1hz:divid50M|temp clk_1hz:divid50M|temp
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.057
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.057      -128.217 clk 
    Info:    -1.691       -27.862 clk_1hz:divid50M|temp 
Info: Worst-case hold slack is -0.146
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.146        -0.146 clk 
    Info:     0.339         0.000 clk_1hz:divid50M|temp 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -36.000 clk 
    Info:    -1.000       -42.000 clk_1hz:divid50M|temp 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.551
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.551      -112.543 clk 
    Info:    -1.403       -20.394 clk_1hz:divid50M|temp 
Info: Worst-case hold slack is -0.160
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.160        -0.160 clk 
    Info:     0.292         0.000 clk_1hz:divid50M|temp 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -36.000 clk 
    Info:    -1.000       -42.000 clk_1hz:divid50M|temp 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_1hz:divid50M|temp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk_1hz:divid50M|temp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.955
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.955       -61.731 clk 
    Info:    -0.514        -4.771 clk_1hz:divid50M|temp 
Info: Worst-case hold slack is -0.190
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.190        -0.190 clk 
    Info:     0.166         0.000 clk_1hz:divid50M|temp 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -37.848 clk 
    Info:    -1.000       -42.000 clk_1hz:divid50M|temp 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 263 megabytes
    Info: Processing ended: Wed Jun 05 22:17:37 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


