# RISC-V
Implementação de um RISC-V sem pipeline com instruções específicas.

Para simular o RISC-V é necessário ir para o diretótio "Makefile" e executar o comando "make".

O conjunto de instruções que será testado deve ser colocado em linguagem Assembly no diretório "AssemblyCode" (O Assembler to TP 1 irá gerar altomaticamente o código de máquina e passa-lo para o RISC-V)

Obs: O python deve estar instalado para que isso ocorra.
Obs: Se ocorrer qualquer problema, basta colocar o código de máquina no diretório Src/Txt_files/instructions_binary.txt
