`timescale 1ns/1ns
module compare_tb();
reg [2:0] data_in;
reg rst;
reg clk;
wire [2:0] data_out [5:0];

compare cc(.data_in(data_in),
			  .rst(rst),
			  .in_valid(1'b1),
			  .data_out({data_out[5],data_out[4],data_out[3],data_out[2],data_out[1],data_out[0]});