<?xml version="1.0" encoding="UTF-8"?>
<precedent xmlns="http://law.2nx.info/xml_precedent">
  <基本情報>
    <知的財産裁判例>
      <事件番号>平成17(行ケ)10041</事件番号>
      <事件名>審決取消請求事</事件名>
      <裁判年月日>平成18年03月30日</裁判年月日>
      <裁判所名>知的財産高等裁判所</裁判所名>
      <権利種別>特許権</権利種別>
      <訴訟類型>行政訴訟</訴訟類型>
      <PDFs>
        <PDF type="全文">http://www.courts.go.jp/hanrei/pdf/20060331131113.pdf</PDF>
      </PDFs>
      <URL>http://www.courts.go.jp/search/jhsp0030?hanreiid=32826&amp;hanreiKbn=07</URL>
    </知的財産裁判例>
  </基本情報>
  <判決文>
    <主文前>
      平成１７年（行ケ）第１００４１号審決取消請求事件（平成１８年３月１４日口頭弁論終結）判決原告インターナショナル・レクチファイヤー・コーポレーション訴訟代理人弁護士阿部隆徳訴訟代理人弁理士山田卓二同中野晴夫中嶋誠被告特許庁長官人阿部同川向同立川同宮下指定代理主寛和実功正之文原告の請求を棄却する。
      訴訟費用は原告の負担とする。
      この判決に対する上告及び上告受理申立てのための付加期間を３０日と定める。
      事第１実及び理由請求特許庁が不服２００１－１９８２４号事件について平成１６年８月１９日にした審決を取り消す。
      第２当事者間に争いがない事実１特許庁における手続の経緯原告は，平成７年３月３日に発明の名称を「安定器回路用ＭＯＳゲート駆動装置」とする特許出願（特願平７－４４４３８号，優先権主張１９９４年〔平-1-成６年〕３月４日・米国）をしたが，平成１３年７月２７日付けで拒絶査定を受けたので，同年１１月５日，拒絶査定に対する不服の審判を請求し，同年１２月５日付けで特許請求の範囲について手続補正（以下「本件手続補正」という。
      ）をした。
      特許庁は，これを不服２００１－１９８２４号事件として審理し，平成１６年８月１９日，本件手続補正を却下し，「本件審判の請求は，成り立たない。
      」との審決をし，同審決謄本は同年８月３１日，原告に送達された。
      ２平成１０年１月５日付け及び平成１２年１月６日付け各手続補正書により補正された明細書（甲２，１１，以下「本件明細書」という。
      ）の特許請求の範囲の請求項１９に記載された発明（以下「本願発明」という。
      ）の要旨「少なくとも１つの放電管と，該放電管に直列に接続された少なくとも１つのＬ－Ｃ回路と，それぞれゲート端子を有し，ハーフブリッジ回路構成に接続された第１及び第２の直列接続ＭＯＳゲートパワースイッチング素子と，上記第１及び第２の直列接続スイッチング素子と直列接続された１対のＤ－Ｃ電力端子の組み合わせからなり，上記ランプとＬ－Ｃの直列回路が第２のパワースイッチング素子を横切って接続され，ゲート駆動用回路が該第１及び第２のＭＯＳゲート素子双方を所定の振動周波数で交互にスイッチングさせるための論理レベル信号を受けるための入力端子を有し，該ゲート駆動回路が上記単体素子のそれぞれのゲートに接続された出力端子Ｈ０及びＬ０を有し，上記ゲート駆動回路が，その内部回路に動作電圧を供給するための端子ＶＣＣを有し，該端子ＶＣＣを該１組の端子の一方に接続するための外部抵抗とを有することを特徴とする電気安定器回路。
      」（なお，上記特許請求の範囲の記載において，「ゲート駆動用回路」と「ゲー-2-ト駆動回路」は，同一のものと認められるので，以下，いずれも「ゲート駆動用回路」と表記する。
      ）３審決の理由(1)審決は，別添審決謄本写し記載のとおり，本願発明が，特開平１ー１９４８６９号公報（甲３，以下「引用例」という。
      ）に記載された発明（以下「引用発明」という。
      ）及び周知慣用技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができないとした。
      (2)審決が認定した，本願発明と引用発明との一致点及び相違点は，それぞれ次のとおりである（審決謄本６頁最終段落～７頁第１段落）。
      ア一致点「放電管と，該放電管に直列接続されたＬ－Ｃ回路と，それぞれゲート端子を有し，ハーフブリッジ回路構成に接続された第１及び第２の直列接続ＭＯＳゲートパワースイッチング素子との組み合わせを含み，ランプとＬ－Ｃの直列回路が第２のパワースイッチング素子を横切って接続され，ゲート駆動用回路が，該第１及び第２のＭＯＳゲート素子双方を所定の振動周波数で交互にスイッチングさせ，該ゲート駆動用回路が，上記単体素子のそれぞれのゲートに接続された出力端子Ｈ０及びＬ０を有する回路。
      」イ(ｱ)相違点相違点１本願発明の「電気安定器回路」は，「第１及び第２の直列接続スイッチング素子と直列接続された１対のＤ－Ｃ電力端子」を有するのに対し，引用発明では，「直列接続されたパワーＭＯＳＦＥＴＱ１及びＱ２の両端は直流電源Ｅに接続された回路装置」であって，「直流電源Ｅ」を含め-3-た「回路装置」としている点。
      (ｲ)相違点２本願発明は，「ゲート駆動用回路が該第１及び第２のＭＯＳゲート素子双方を所定の振動周波数で交互にスイッチングさせるための論理レベル信号を受けるための入力端子を有し」ているのに対して，引用発明は，「駆動回路１は，矩形波発振回路を有し，検出回路２からの信号が入力されるものであり，該矩形波発振回路は外付けのＣＲ素子の時定数で決まる周波数の１対の発振出力を生じ，」としている点。
      (ｳ)相違点３本願発明は，「ゲート駆動用回路が内部回路に動作電圧を供給するための端子ＶＣＣを有し」かつ「端子ＶＣＣを該１組の端子の一方に接続するための外部抵抗」を有しているのに対して，引用発明は動作用の直流電源Ｅ１及びＥ２を有するものの，その具体的態様が明らかでない点。
      第３原告主張の審決取消事由審決は，本願発明の「ゲート駆動用回路」と引用発明の「駆動回路１」の構成に関する相違点を看過し（取消事由１），また，相違点２についての認定判断を誤った（取消事由２）結果，本願発明の進歩性を誤って否定したものであって，違法であるから，取り消されるべきである。
      １(1)取消事由１（相違点の看過）審決は，本願発明と引用発明の対比において，ＣＲ素子を外付けした矩形波発振回路を回路の内側に有する引用発明の「駆動回路１」が，本願発明の「ゲート駆動用回路」に相当するとしたが，①本願発明の｢ゲート駆動用回路」は，回路内にＣＴ，ＲＴの素子を含まないものであるところ，引用発明の「駆動回路１」は，その回路の内側にＣＲ素子を外付けした「矩形波発振回路」を有しており，本願発明の「ゲート駆動用回路」と引用発明の「駆動回路１」は，Ｃ（ＣＴ）・Ｒ（ＲＴ）素子を回路の内側に含むか否かの点で相-4-違し，②本願発明の「ゲート駆動用回路」は，パッケージ形態の集積回路であるところ，引用発明の「駆動回路１」は，パッケージ形態の集積回路のみならず周辺回路をも含んだ回路であり，本願発明の「ゲート駆動用回路」と引用発明の「駆動回路１」は，パッケージ形態の集積回路であるか否かの点で相違し，これらの点で，本願発明と引用発明は相違している。
      したがって，審決は，これらの相違点を看過して，一致点を誤って認定しており，上記相違点の看過は，審決の結論に影響を及ぼすものであるから，審決は，違法として取り消されるべきである。
      (2)本願発明の「ゲート駆動用回路」は，回路内にＣＴ，ＲＴ素子を含まない「チップ４０」に相当するものであり，本願発明の実施品であるインターナショナル・レクチファイヤー・コーポレーションＩＲ２１５５のデータシート（甲６）に「Package」（１頁中段）と記載されているとおり，８本の端子を備えたパッケージ形態の集積回路である。
      審決が，本願発明のゲート駆動用回路を本件明細書の図２等におけるチップ４０ととらえていることは，拒絶理由通知書における本願発明のゲート駆動用回路の認定からも明らかである。
      すなわち，平成９年６月４日付け拒絶理由通知書（甲８）において，当初請求項１９，２０（いずれもその後削除）に対する拒絶理由として，「放電管，Ｌ－Ｃ回路，スイッチング素子としてＭＯＳＦＥＴを使用した放電灯のハーフブリッジインバータ点灯回路が記載されている。
      ハーフブリッジインバータ点灯回路のスイッチング素子駆動制御用集積回路に動作用電源端子ＶＣＣやレジスタ手段を設けること，ＣＲを使用したタイミング回路は，周知技術である。
      」（３頁下から第２段落～４頁第１段落）と記載されており，引用例に，周知技術であるＣＲを使用したタイミング回路を組み合わせることにより当該発明に容易に想到できるため，発明の進歩性が否定される旨の判断をしている以上，「ゲート駆動用回路」を，少なくともＣＴ，ＲＴを含ま-5-ない，本件明細書におけるチップ４０と認定していたといえる。
      また，審決においても，原告に意見書提出の機会を与えることなく拒絶査定維持の審決をしていることから，本願発明の「ゲート駆動用回路」をチップ４０（ＣＴ，ＲＴを含まない回路）ととらえていたことが明らかであり，これを引用発明の「駆動回路１」と対比させていたものである。
      これに対し，審決が対比の対象とした引用発明の「駆動回路１」は，その回路の内側にＣＲ素子を外付けしたパッケージ形態の集積回路である「矩形波発振回路３」（例えば，ＮＥＣ製のμＰＣ４９４，なお，引用例〔甲３〕の１０頁左下欄第２段落の「μＣ４９４」は，乙１に照らし，「μＰＣ４９４」の誤記と認める。
      ）を含むもので，集積回路とその周辺回路（例えば，Ｃ５，Ｒ７，Ｑ５，Ｑ６）からなる回路である。
      (3)本件において，上記相違点に係る構成を当業者が容易に想到し得るものか否かを裁判所が審理判断することは，出願人である原告が専門行政機関であ大法廷判決・民集３０巻２号７９頁参照）を害するものであり，また，審判において新たな拒絶理由通知がされた場合に認められる特許請求の範囲等の補正の機会を原告から奪うものであって，許されない。
      ２取消事由２（相違点２についての認定判断の誤り）(1)審決は，本願発明と引用発明の認定において，ＣＲ素子を外付けした矩形波発振回路を回路の内側に有する引用発明の「駆動回路１」が，本願発明の「ゲート駆動用回路」に相当するとした上，相違点２について，「引用発明の『駆動回路１は，矩形波発振回路を有し，検出回路２からの信号が入力されるものであり，該矩形波発振回路は外付けのＣＲ素子の時定数で決まる周波数の１対の発振出力を生じ，』は，本願発明の『ゲート駆動用回路が該第１及び第２のＭＯＳゲート素子双方を所定の振動周波数で交互にスイッチングさせるための論理レベル信号を受けるための入力端子を有-6-し』を実質的に備えるものと言える。
      」（審決謄本８頁下から第２段落）としたが，誤りである。
      (2)まず，両者の「信号を受ける態様」についてみると，本願発明のゲート駆動用回路に入力する信号は，周期性を有し，規則正しく変動する電圧信号である。
      すなわち，本願発明の「端子ＣＴ」に入力する信号は，２つの状態（High状態／Low状態）に対応した情報を与えるための基礎となる電圧信号であり，具体的には，上記１(2)のＩＲ２１５５のデータシート（甲６）のFigure.１（６頁）にＣＴの符号を用いて示された周期的な信号である。
      他方，引用発明のゲート駆動用回路に入力する信号は，負荷電流に応じて任意に変動しうる電流信号である。
      すなわち，引用発明の「端子Ａ」に入力する信号は，「負荷電流が増大したときには，負荷Ｚと直列に挿入されたコンデンサＣ２の両端電圧の交流リップル分が大きくなり，検出回路２における平滑コンデンサＣ７の両端電圧が上昇し，トランジスタＱ９のベース電流が増えて，トランジスタＱ９のインピーダンスが低くなる」（引用例〔甲３〕１１頁右上欄７行目～１２行目）ような，負荷電流に応じて変動する電流信号である。
      以上のとおり，本願発明の「ゲート駆動用回路」が「信号を受ける態様」は，周期性を有し，規則正しく変動する電圧信号を受けるという態様であるのに対し，引用発明の「駆動回路１」が「信号を受ける態様」は，負荷電流に応じて任意に変動し得る電流信号を受けるという態様であり，両者の間には決定的な相違がある。
      (3)さらに，両者の信号を受ける態様の相違は，その作用効果の相違をもたらす。
      すなわち，本願発明は，端子ＣＴからの入力信号が，前掲ＩＲ２１５５のデータシートのFigure.１にＣＴの符号を用いて示されたような一定の周期をもつ電圧信号であるために，入力信号に同期するゲート駆動用回路（チッ-7-プ）４０からの出力を，きれいな方形波とすることができ，このような方形波は，ＭＯＳゲート素子の「スイッチ損失を最低にする」ことができる。
      この結果，本願発明は，「多くの場合，より小さなＭＯＳＦＥＴが選択でき，ヒートシンクも減少あるいは削除することができるかもしれない。
      」（本件明細書〔甲２〕の段落【００１２】）という作用効果を奏する。
      これに対して，引用発明は，引用例（甲３）の駆動回路１に含まれる矩形波発振回路３の発振周波数を，端子Ａからの入力信号により制御し，負荷Ｚに流れる負荷電流が一定になるように調整するものである。
      すなわち，負荷Ｚの「負荷電流が増大したときには，負荷Ｚと直列に挿入されたコンデンサＣ２の両端電圧の交流リップル分が大きくなり，検出回路２における平滑コンデンサＣ７の両端電圧が上昇し」，端子Ａから駆動回路１に入る信号（電流信号）が大きくなり，「トランジスタＱ９のベース電流が増えて，トランジスタＱ９のインピーダンスが低くなるので，矩形波発振回路３の時定数が小さくなる。
      これによって，駆動回路１の発振周波数が高くなり，負荷電流が減少するので，負荷電流の変動は抑制され，インバータ回路の動作が安定化される」（甲３の１１頁右上欄７行目～１６行目）という作用効果を奏する。
      以上のように，本願発明は，「端子ＣＴ」から入力する信号により「ゲート駆動用回路（チップ）４０」がきれいな方形波をＭＯＳＦＥＴに供給できるという作用効果を有するのに対し，引用発明は，「端子Ａ」から「駆動回路１」に入力する信号により，負荷Ｚの負荷電流を一定に調整するという作用効果を有し，両発明の奏する作用効果は全く異なったものとなっている。
      第４被告の反論審決の認定判断に誤りはなく，原告主張の取消事由はいずれも理由がない。
      １取消事由１（相違点の看過）について-8-(1)審決は，本願発明の入力信号自体，すなわち，入力信号が「論理レベル信号」であることだけでなく，その信号が入力される端子を有していることも引用発明との相違点として摘示している。
      その上で，審決は，本願発明の「論理レベル信号」，並びに，「その信号を受けるための端子」を条件付ける積極的な記載は，ゲートへの出力信号との間の関連事項のみであって，これ以外の記載は，特許請求の範囲はおろか，本件明細書（甲２）の実施例中にも見いだすことができないとし，他の関連記載箇所を参照しつつ，ゲート駆動用回路として想定している実態が，「ＩＲ２１５５」（図２ないし４）である点に着目し，「外付けのコンデンサ（ＣＴ）及び抵抗（ＲＴ）の値で決まる時定数（＝コンデンサ容量と抵抗値との積）で自走発振する発振器（チップ４０）」が，本願発明にいう「論理レベル信号を受けるための端子を備えたゲート駆動用回路」として認定すべき対象であるとしたものである。
      なお，原告は，本願発明の「ゲート駆動用回路」の端子ＣＴに現れる信号は，「論理レベル信号」（デジタル信号）であるのに対し，引用発明の「駆動回路１」の端子Ａに現れる信号は，アナログ信号であると主張していたが，ＣＴ端子に現れる周期的な信号も引用発明の「駆動回路１」の端子Ａと同様に，アナログ信号であり，しかも外部から入力されたものでもないことが明らかである。
      (2)このような検討を経て，審決は，相違点２についての判断において，引用発明の「駆動回路１は，矩形波発振回路を有し，・・・該矩形波発振回路は外付けのＣＲ素子の時定数で決まる周波数の１対の発振出力を生じ」ることが，本願発明の「ゲート駆動用回路が該第１及び第２のＭＯＳゲート素子双方を所定の振動周波数で交互にスイッチングさせる（発振出力を生じさせる）ための論理レベル信号を受けるための入力端子を有し」ていることと実質的に同じであると判断（審決謄本８頁下から第２段落）したものである。
      なお，引用発明の「矩形波発振回路３」は，例えば，ＮＥＣ製「μＰＣ４-9-９４」を想定しているが，この素子に関する技術情報（乙１）をみると，本願発明の実施品とされる「ＩＲ２１５５」において示されている端子ＣＴの電圧波形（甲６）とそっくりの周期的な信号が存在している。
      このことは，本願発明が「ゲート駆動用回路」として想定している素子と，引用発明が「矩形波発振回路」として想定している素子とが，本件訴訟において争点となっている技術的特徴部分において実質同一であることを裏付けるものである。
      ２(1)取消事由２（相違点２についての認定判断の誤り）について本願発明のゲート駆動用回路の「周波数」については，本願発明の要旨において，「所定」とのみ規定されており，原告が主張するような，「規則正しい」発振，言い換えると「一定」あるいは「固定」であるとまでは規定されていない。
      また，本件明細書（甲２）には，本願発明が，状況により発振周波数が変更される態様を含み得ないと解する積極的な記載も見当たらない。
      そうすると，周波数の態様の点で特段の規定がされていない本願発明と，発振周波数が負荷電流依存性を有する引用発明との間に，「信号を受ける態様」の相違があるとする原告の主張は，包含する態様間の動作上の相違を提起するものにすぎず，これをもって構成上の相違とすることはできないから，失当である。
      (2)また，回路が受ける信号の態様の違いから，本願発明と引用発明との作用効果の相違をいう原告主張の点は，飽くまで，包含する態様間で発生する作用効果の違いというべきであるから，引用発明が相違点２に係る本願発明の構成を実質的に備えているとした審決の判断に誤りはない。
      第５１(1)当裁判所の判断取消事由１（相違点の看過）について原告は，審決は，本願発明と引用発明の対比において，ＣＲ素子を外付けした矩形波発振回路を回路の内側に有する引用発明の「駆動回路１」が，本願発明の「ゲート駆動用回路」に相当するとしたが，①本願発明の｢ゲート駆動用回路」は，回路内にＣＴ，ＲＴの素子を含まないものであるところ，引用発明の「駆動回路１」は，その回路の内側にＣＲ素子を外付けした「矩形波発振回路」を有しており，本願発明の「ゲート駆動用回路」と引用発明の「駆動回路１」は，Ｃ（ＣＴ）・Ｒ（ＲＴ）素子を回路の内側に含むものか否かの点で相違し，②本願発明の「ゲート駆動用回路」は，パッケージ形態の集積回路であるところ，引用発明の「駆動回路１」は，パッケージ形態の集積回路のみならず周辺回路をも含んだ回路であり，本願発明の「ゲート駆動用回路」と引用発明の「駆動回路１」は，パッケージ形態の集積回路であるか否かの点で相違し，これらの点で，本願発明と引用発明は相違しており，審決は，この相違点を看過して，一致点を誤って認定していると主張する。
      (2)そこで，検討すると，本願発明の特許請求の範囲の記載に照らせば，本願発明のゲート駆動用回路は，第１及び第２のＭＯＳゲート素子双方を所定の振動周波数で交互にスイッチングさせるための論理レベル信号を受けるための入力端子を有する回路であること，上記単体素子のそれぞれのゲートに接続された出力端子を有する回路であること，また，内部回路に動作電圧を供給するための端子を有している回路であることが規定されており，要するに，本願発明のゲート駆動用回路は，内部回路に動作電圧が供給されるための端子を有するほか，２個のＭＯＳゲート素子を所定の振動周波数で交互にスイッチングさせることができるよう，論理レベル信号を受けて，上記ゲートを交互にスイッチングさせるための信号を出力する回路であることが認められる。
      しかしながら，本願発明の特許請求の範囲には，「ゲート駆動用回路」について，上記の構成を越えて，回路の内部にどのような素子を必要とするか，また，どのような素子を含まないものであるかを規定する記載はない。
      そして，審決は，本願発明と引用発明との構成の対比において，引用発明の「駆動回路１」の構成が，本願発明の「ゲート駆動用回路」に対応するものと認定しつつ，「本願発明は，『ゲート駆動用回路が該第１及び第２のＭＯＳゲート素子双方を所定の振動周波数で交互にスイッチングさせるための論理レベル信号を受けるための入力端子を有し』ているのに対して，引用発明は，『駆動回路１は，矩形波発振回路を有し，検出回路２からの信号が入力されるものであり，該矩形波発振回路は外付けのＣＲ素子の時定数で決まる周波数の１対の発振出力を生じ，』」（審決謄本６頁最終段落～７頁第１段落）として相違点２を摘示した上，相違点２についての判断において，本願発明の「論理レベル信号を受けるための端子」の技術的意義を探究するために，本件明細書の発明の詳細な説明を検討し，その結果，「外付けのコンデンサ及び抵抗の値で決まる時定数（＝コンデンサ容量と抵抗値との積）で自走発振する発振器」が示されていることに着目し，この発振器が引用発明の駆動回路１と実質的に同等であると説示（同７頁下から第２段落～８頁第４段落）しているのである。
      そうすると，審決は，相違点２に関し，発明の構成の上では，引用発明の「駆動回路１」の構成が本願発明の「ゲート駆動用回路」に対応するものとしながら，その具体的な対比の面では，本願発明の「ゲート駆動用回路」が，「外付けのコンデンサ及び抵抗の値で決まる時定数（＝コンデンサ容量と抵抗値との積）で自走発振する発振器」の機能を有しているから，引用発明の駆動回路１と実質的に同等であると結論付けているのであって，その認定判断において，原告が主張するところと同じく，本願発明の「ゲート駆動用回路」には，コンデンサ及び抵抗が外付けされていること，及び，引用発明の「駆動回路１」は，内部に，矩形波発振回路に外付けされたＣＲ素子を含むことを認定して，判断しているものである。
      以上によれば，審決は，相違点の判断における具体的な対比において，両発明の相違について，原告の主張するところと同様に認定判断しているのであるから，本願発明の「ゲート駆動用回路」と引用発明の「駆動回路１」が，Ｃ（ＣＴ）・Ｒ（ＲＴ）素子を回路の内側に含むものか否かの点で相違し，審決がこの相違点を看過したとする原告の上記(1)の①の主張は，失当というほかない。
      (3)また，本願発明のゲート駆動用回路について，上記の構成を越えて，明示的に，原告主張のようなパッケージ形態の集積回路に限る旨の記載がないことは明らかである。
      そして，上記の構成を有するゲート駆動用回路について，これがパッケージ形態の集積回路である技術的必然性は認められないし，特許請求の範囲に記載のその他の構成に照らしても，本願発明のゲート駆動用回路について，これをパッケージ形態の集積回路であると限定的に解さなければならない理由はなく，本願発明の「ゲート駆動用回路」は，パッケージ形態の集積回路に限られず，集積回路の周辺回路も含めて所定の構成を有する回路も含むと解される。
      そうとすれば，引用発明において，ゲート駆動用回路に対応する回路がパッケージ形態の集積回路でなかったとしても，その点は，本願発明と引用発明の対比において，相違点とはなり得ないものであり，本願発明の「ゲート駆動用回路」と引用発明の「駆動回路１」がパッケージ形態の集積回路であるか否かの点で相違し，審決がこの相違点を看過したとする原告の上記第３の１(1)の②の主張も採用の限りではない。
      (4)原告は，本願発明の「ゲート駆動用回路」は，回路内にＣＴ，ＲＴ素子を含まない「チップ４０」に相当するものであり，８本の端子を備えたパッケージ形態の集積回路であると主張し，また，拒絶理由通知や審決が，本願発明の「ゲート駆動用回路」を集積回路である「チップ４０」と考えていたことが明らかであると主張する。
      しかし，本願発明の「ゲート駆動用回路」は，回路内にＣＴ，ＲＴ素子を含まないとの主張については，審決は，相違点２に関する本願発明と引用発明との具体的な対比において，原告の主張するところと同様，「ゲート駆動用回路」にコンデンサ及び抵抗が外付けされていると認定して，判断を行っているのであり，前記(2)のとおり，その点は，審決の取消事由とはなり得ない。
      また，本願発明の「ゲート駆動用回路」が集積回路であるとの主張については，本願発明の実施例において，ゲート駆動用回路に対応する回路が｢チップ４０」として記載され（本件明細書〔甲２〕の段落【０００８】～【００２３】，【図２】～【図５】），実施例における「チップ４０」が集積回路であったとしても，それは実施例にすぎないのであり，実施例の構成によって，本願発明の構成が限定されるものではない。
      さらに，拒絶理由通知や審決において，本件明細書の実施例の記載に従い，「ゲート駆動用回路」に対応するものとして，集積回路が想定されて判断等がされていたとしても，これらが，本願発明の「ゲート駆動用回路」の構成を集積回路に限定する趣旨のものでないことは明らかであり，本願発明の「ゲート駆動用回路」の構成は，特許請求の範囲の記載に基づいて定めるべきものであるから，原告の主張は上記(3)の判断を左右しない。
      なお，原告は，本件において，原告主張の相違点の看過に係る構成を当業者が容易に想到し得るものか否かを裁判所が審理判断することは，出願人である原告が専門行政機関である特許庁の審判官による審判を経由する利益（最高裁昭和５１年３月１０日大法廷判決・民集３０巻２号７９頁参照）を害するものであり，また，審判において新たな拒絶理由通知がされた場合に認められる特許請求の範囲等の補正の機会を原告から奪うものであって，許されないと主張するが，相違点の看過をいう原告の主張が理由のないことは，上記判示のとおりであり，また，原告の引用する最高裁昭和５１年３月１０日大法廷判決は，審決の取消訴訟において，審判手続において審理判断されなかった公知事実との対比における無効原因あるいは拒絶理由の主張を許さないとするものであって，本件に適切でない。
      (5)２以上によれば，原告の取消事由１の主張は，理由がない。
      取消事由２（相違点２についての認定判断の誤り）について(1)原告は，相違点２について，「引用発明の『駆動回路１は，矩形波発振回路を有し，検出回路２からの信号が入力されるものであり，該矩形波発振回路は外付けのＣＲ素子の時定数で決まる周波数の１対の発振出力を生じ，』は，本願発明の『ゲート駆動用回路が該第１及び第２のＭＯＳゲート素子双方を所定の振動周波数で交互にスイッチングさせるための論理レベル信号を受けるための入力端子を有し』を実質的に備えるものと言える。
      」（審決謄本８頁下から第２段落）とした審決の判断は，誤りであると主張し，本願発明の「ゲート駆動用回路」が「信号を受ける態様」と，引用発明の「駆動回路１」が「信号を受ける態様」との間には，前者は周期性を有し，規則正しく変動する電圧信号を受ける態様であるのに対し，後者は負荷電流に応じて任意に変動し得る電流信号を受ける態様であるという決定的な相違があると主張する。
      (2)そこで，まず，本願発明の特許請求の範囲の記載についてみると，ゲート駆動用回路が信号を受ける態様に関して，「ゲート駆動用回路が該第１及び第２のＭＯＳゲート素子双方を所定の振動周波数で交互にスイッチングさせるための論理レベル信号を受けるための入力端子を有」する旨の記載及び「該ゲート駆動用回路が上記単体素子のそれぞれのゲートに接続された出力端子Ｈ０及びＬ０を有」する旨の記載がある。
      したがって，本願発明において，ゲート駆動用回路は，２個のゲート素子の双方を所定の振動周波数で交互にスイッチングさせるため，入力端子によって論理レベル信号を受け，２個のゲート素子に対し交互にスイッチングさせるための信号を出力する端子を有していることが認められる。
      前記第２の２のとおり，本願発明の要旨には，ゲート駆動用回路が受ける論理レベル信号の内容を直接的に規定するところはないが，ゲート駆動用回路に入力される信号は，２個のゲート素子の双方を「所定の振動周波数」で交互にスイッチングするための信号を出力するために入力されるものであることに照らすと，ゲート駆動用回路に入力される信号は，周期性を有する信号であるとも解される。
      しかしながら，ゲート駆動用回路に入力される信号について，その周波数が規則正しく変動するものに限定されているとか，電圧信号に限定されているものでないことは明らかであるし，また，本願発明自体の目的に照らし，本願発明において，負荷電流に応じてゲート駆動用回路に入力される信号の周波数が変更する態様を除外する趣旨であると解することもできない。
      そうすると，本願発明のゲート駆動用回路は，周期性を有する信号が入力されるものであるとしても，入力される信号の種類や周波数が限定されているものではなく，入力される信号の周波数が偶発的な要素により変動するものも含むものというべきであるから，原告の上記(1)の主張は，本願発明については，前提を欠く。
      (3)次に，引用発明についてみると，引用例（甲３）には，以下の記載がある。
      ア「第１３図(a)は本発明の他の実施例の回路図である。
      本実施例は，直流成分カット用のコンデンサＣ２の両端に検出回路２を接続したものである。
      直列インバータに接続される負荷は，直列共振回路の共振電圧によって付勢されるものであるが，負荷が高電圧を必要とする場合には共振を強めて共振電圧を高くする必要がある。
      ところが，共振を強めるほど，共振カーブが急峻となり，電源電圧等の変動による負荷電流等の変動率が悪くなる。
      このような理由により，負荷電流を検出して,スイッチング素子Ｑ１，Ｑ２の駆動回路１へフィードバックし，負荷電流を一定に保つようにしている。
      第１３図回路における検出回路２は，このようなフィードバック制御を行うために設けたものであり，負荷電流を検出回路２で検出し，その検出信号に応じて，スイッチング素子Ｑ１，Ｑ２の駆動条件を負荷電流の変動を軽減する方向へ変化させるようにしている。
      スイッチング素子Ｑ１，Ｑ２の駆動条件としては，発振周波数やオンデューティ等を制御することが考えられる。
      」（９頁右上欄４行目～左下欄３行目）イ「ここで，検出回路２は第１３図(b),(c)に示すような構成を有する。
      第１３図(b)に示す検出回路２は，コンデンサＣ６，抵抗Ｒ１からなるハイパスフィルターを有し，このハイパスフィルターを介して抽出された高周波成分をダイオードＤ３にて整流し，コンデンサＣ７，抵抗Ｒ２よりなる平滑回路で平滑して，検出出力を得ている。
      また，第１３図(c)に示す検出回路２は，抵抗Ｒ１１，チョークＬ３からなるハイパスフィルターを有し，このハイパスフィルターを介して抽出された高周波成分を，第１３図(b)の回路と同様に整流平滑して，検出出力を得ている。
      」（９頁左下欄１２行目～右下欄３行目）ウ「第１７図は本発明の別の実施例の回路図である。
      本実施例は第１３図回路をより具体化したものである。
      コンデンサＣ２の両端には，コンデンサＣ６と抵抗Ｒ１の直列回路が接続されており，コンデンサＣ２と負荷Ｚとの接続点にコンデンサＣ６が接続され，抵抗Ｒ１が直流電源Ｅの負端子側に接続されている。
      抵抗Ｒ１の両端には，抵抗Ｒ２とコンデンサＣ７の並列回路がダイオードＤ３を介して接続されている。
      コンデンサＣ７の一端は直流電源Ｅの負端子側に接続されており，他端は抵抗Ｒ３を介してトランジスタＱ９のベースに接続されている。
      トランジスタＱ９のコレクタ及びエミッタは，それぞれ抵抗Ｒ８，Ｒ９を介して抵抗Ｒ７の両端に接続されている。
      抵抗Ｒ７及びコンデンサＣ５は矩形波発振回路３の時定数回路を構成している。
      矩形波発振回路３としては，スイッチングレギュレータ用のＩＣ（例えば，ＮＥＣのμＣ４９４）を使用している。
      矩形波発振回路３の発振出力の一方は，抵抗Ｒ６を介してホトカプラＱ７の発光ダイオードに入力されており，発振出力の他方は抵抗Ｒ１０を介してトランジスタＱ８のベースに入力されている。
      直流電源Ｅ２は，矩形波発振回路３に電源電圧を供給している。
      この直流電源Ｅ２の負端子は直流電源Ｅの負端子に接続されている。
      トランジスタＱ８のエミッタは直流電源Ｅ２の負端子に接続され，コレクタは抵抗Ｒ５を介して直流電源Ｅ２の正端子に接続されている。
      ＮＰＮ及びＰＮＰ形の各トランジスタＱ５，Ｑ６はベース同士及びエミッタ同士を夫々接続され，相補接続形のエミッタホロアを構成しており，トランジスタＱ５のコレクタは直流電源Ｅ２の正端子に接続され，トランジスタＱ６のコレクタは直流電源Ｅ２の負端子に接続されている。
      トランジスタＱ５，Ｑ６のベースはトランジスタＱ８のコレクタに接続されており，エミッタはパワーＭＯＳＦＥＴよりなるスイッチング素子Ｑ２のゲートに接続されている。
      ホトカプラＱ７の受光部を構成するホトトランジスタのエミッタは直流電源Ｅ１の負端子に接続され，コレクタは抵抗Ｒ４を介して直流電源Ｅ１の正端子に接続されている。
      この直流電源Ｅ１の負端子は，スイッチング素子Ｑ１，Ｑ２の接続点に接続されている。
      ＮＰＮ及びＰＮＰ形の各トランジスタＱ３，Ｑ４はベース同士及びエミッタ同士を夫々接続され，相補接続形のエミッタホロアを構成しており，トランジスタＱ３のコレクタは直流電源Ｅ１の正端子に接続され，トランジスタＱ４のコレクタは直流電源Ｅ１の負端子に接続されている。
      トランジスタＱ３，Ｑ４のベースはホトカプラＱ７におけるホトトランジスタのコレクタに接続されており，エミッタはパワーＭＯＳＦＥＴよりなるスイッチング素子Ｑ１のゲートに接続されている。
      その他の回路構成については，第１３図回路と同様である。
      」（１０頁左下欄３行目～１１頁左上欄１５行目）エ「以下，その動作について説明する。
      矩形波発振回路３は外付けのＣＲ素子の時定数で決まる周波数の１対の発振出力を生じ，各発振出力によりトランジスタＱ８とホトカプラＱ７のホトトランジスタが交互にオンオフされる。
      トランジスタＱ８がオンされたときには，スイッチング素子Ｑ２のゲートが低レベルとなって，スイッチング素子Ｑ２がオフとなり，トランジスタＱ８がオフされたときには，スイッチング素子Ｑ２のゲートが高レベルとなって，スイッチング素子Ｑ２がオンとなる。
      スイッチング素子Ｑ１についても同様に動作する。
      負荷電流が増大したときには，負荷Ｚと直列に挿入されたコンデンサＣ２の両端電圧の交流リップル分が大きくなり，検出回路２における平滑コンデンサＣ７の両端電圧が上昇し，トランジスタＱ９のベース電流が増えて，トランジスタＱ９のインピーダンスが低くなるので，矩形波発振回路３の時定数が小さくなる。
      これによって，駆動回路１の発振周波数が高くなり，負荷電流が減少するので，負荷電流の変動は抑制され，インバータ回路の動作が安定化されるものである。
      本実施例のように，コンデンサＣ１，Ｃ２の一端が直流電源Ｅの一端（特に負端子）に共通に接続されるように構成すれば，駆動回路１と検出回路２のアースレベルを共通にすることができるので，検出回路２の出力により駆動回路１を制御することが容易となり，好都合である。
      」（１１頁左上欄１６行目～左下欄２行目）オ第１７図には，トランジスタＱ２に対し，負荷Ｚ，チョークＬ１及びコンデンサＣ２が並列に接続されている様が記載されている。
      カ以上によれば，引用例においては，審決の認定（審決謄本５頁最終段落）するとおり，「負荷Ｚと，該負荷Ｚに直列接続されたチョークＬ１及びコンデンサＣ２と，直列接続されたパワーＭＯＳＦＥＴＱ１及びＱ２と，前記直列接続されたパワーＭＯＳＦＥＴＱ１及びＱ２の両端は直流電源Ｅに接続された回路装置であって，該負荷Ｚと該チョークＬ１及びコンデンサＣ２がパワーＭＯＳＦＥＴＱ２に並列接続され，駆動回路１は，矩形波発振回路を有し，検出回路２からの信号が入力されるものであり，該矩形波発振回路は外付けのＣＲ素子の時定数で決まる周波数の１対の発振出力を生じ，駆動回路１は，該パワーＭＯＳＦＥＴＱ１及びＱ２のゲートへ，矩形波発振回路からの出力を用いて，該パワーＭＯＳＦＥＴを交互にオンさせる信号を発出し，該駆動回路１に，直流電源Ｅ１及びＥ２を有する回路装置。
      」の引用発明が記載されていることが認められる。
      (4)そうすると，引用発明のパワーＭＯＳＦＥＴＱ１及びＱ２は，本願発明の「第１及び第２のＭＯＳゲート素子」に相当するところ，引用発明のパワーＭＯＳＦＥＴＱ１及びＱ２は，駆動回路１に含まれる矩形波発振回路３からの出力に応じ，交互にスイッチングすることとなるのであるから，矩形波発振回路３は，それぞれのＭＯＳゲートに接続された端子を有するということができ，矩形波発振回路３の出力は，外付けのＣＲ素子の時定数で決まるのであるから，同発振回路が，ＭＯＳゲート素子双方を所定の振動周波数で交互にスイッチングさせるための論理レベル信号を受けるための入力端子を有することが明らかである。
      また，矩形波発振回路３は，直流電流Ｅ１及びＥ２を有する駆動回路１の内部の回路であるから，矩形波発振回路も，駆動用電流を直流電流Ｅ１及びＥ２から得ていることになる。
      そして，引用発明の矩形波発振回路は，「矩形波発振回路３は外付けのＣＲ素子の時定数で決まる周波数の１対の発振出力を生じ」（上記(3)エ）るとされていて，外付けのＣＲ素子によって規定される周期的な電圧信号の入力があると認められ，また，同回路に入力される信号は，前記(3)ア及びエのとおり，負荷電流により変動することが認められる。
      したがって，引用発明における矩形波発振回路の「信号を受ける態様」は，本願発明のゲート駆動用回路の「信号を受ける態様」と変わるところがないというべきである。
      (5)原告は，本願発明のゲート駆動用回路に入力する信号は，周期性を有し，規則正しく変動する電圧信号であって，本願発明の「端子ＣＴ」に入力する信号は，２つの状態（High状態／Low状態）に対応した情報を与えるための基礎となる電圧信号であり，具体的には，インターナショナル・レクチファイヤー・コーポレーションＩＲ２１５５のデータシート（甲６）のFigure.１（６頁）にＣＴの符号を用いて示された周期的な信号である，要するに，本願発明と引用発明とで，ゲート駆動用回路が受ける信号の態様が異なる旨主張する。
      しかし，本願発明において，ゲート駆動用回路に入力される信号は，上記のとおり，周期性を有する信号であるとも解されるとはいえ，ゲート駆動用回路に入力される信号について，その周波数が規則正しく変動するものに限定されているとか電圧信号に限定されているものでないことは明らかであるし，また，本願発明自体の目的に照らし，本願発明において，負荷電流に応じてゲート駆動用回路に入力される信号の周波数が変更する態様を除外する趣旨であると解することもできない。
      そうすると，本願発明のゲート駆動用回路は，周期性を有する信号が入力されるものであるとしても，入力される信号の種類や周波数が限定されているものではなく，入力される信号の周波数が偶発的な要素により変動するものも含むものというべきであるから，原告の主張は前提を欠く。
      そして，上記(4)のとおり，引用発明において，ゲート駆動用回路に対応する矩形波発振回路３は，外付けのＣＲ素子によって定まる周期性を有する電圧信号が入力されているのであるから，本願発明についてゲート駆動用回路が周期的な信号を受けると解しても，周期性を有する信号が入力されている点で，本願発明と引用発明との間に実質的な相違はないことになる。
      (6)さらに，原告は，本願発明と引用発明との駆動用回路が受ける信号の態様の相違から，その作用効果も全く異なると主張する。
      しかし，両発明の奏する作用効果において原告主張のような相違があるとしても，そのことから直ちに相違点２に係る構成が実質的に同等であるとの結論が左右されるものではなく，原告主張の点は，包含する「信号を受ける態様」間で発生する作用効果の相違にすぎないというべきであるから，原告の上記主張は失当である。
      (7)３以上のとおり，原告の取消事由２の主張は，採用することができない。
      以上によれば，原告主張の取消事由はいずれも理由がなく，他に審決を取り消すべき瑕疵は見当たらない。
      よって，原告の請求は理由がないから棄却することとし，主文のとおり判決する。
    知的財産高等裁判所第１部</主文前>
    <裁判官>
    </裁判官>
  </判決文>
</precedent>
