# ğŸ“˜ Semana 1 - InvestigaciÃ³n LiteX

## Â¿QuÃ© es LiteX?

LiteX es un **framework*ï¸âƒ£ open-source en Python** para crear **SoCs*ï¸âƒ£ sobre FPGAs** de forma modular.  
En vez de diseÃ±ar todo en Verilog/VHDL, ofrece bloques listos para conectar, simular y generar un sistema.

<small> ğŸ”¹ SoC: chip que integra CPU + memoria + perifÃ©ricos.
ğŸ”¹ Framework: como un kit de LEGO con piezas listas; en lugar de crear todo desde cero, solo armas con lo que ya viene.</small>


<p align="center">
  <img src="https://github.com/Carlos12001/study-tracker/blob/master/assitance/images/image_0001.png" width="500" alt="Ejemplo SoC"/>
</p>


## âš™ï¸ Â¿CÃ³mo funciona LiteX?

LiteX describe hardware usando Python + [Migen](https://m-labs.hk/misc/migen/) *ï¸âƒ£ y lo convierte en HDL (Verilog/VHDL).  
Luego se sintetiza con herramientas open-source o propietarias, generando el *bitstream* para cargar en la FPGA.

<small>ğŸ”¹ Migen: librerÃ­a de Python para describir circuitos digitales de forma mÃ¡s sencilla que en Verilog/VHDL.</small>


## ğŸ”„ Flujo de trabajo

```bash
Tu cÃ³digo Python (Migen/LiteX)
         â†“
GeneraciÃ³n HDL (Verilog)
         â†“
SÃ­ntesis (Vivado/Quartus/nextpnr/Yosys)
         â†“
Bitstream para FPGA
```


## ğŸ§° TecnologÃ­as que usa

- **Lenguaje base:** Python + Migen  
- **Compatibilidad:** Verilog Â· VHDL Â· nMigen Â· SpinalHDL  
- **SimulaciÃ³n:** [Verilator](https://www.veripool.org/verilator/)*ï¸âƒ£  
- **SÃ­ntesis:** Yosys/nextpnr Â· Vivado Â· Quartus  
- **CPUs soportadas:** VexRiscv Â· Rocket Â· PicoRV32 Â· LM32 Â· BlackParrot  

<small>ğŸ”¹ Verilator: simulador rÃ¡pido de diseÃ±os en Verilog, convierte el hardware en un modelo en C++ para probarlo sin FPGA.</small>


## ğŸ¯ Â¿Para quÃ© se usa?

- Crear SoCs rÃ¡pidos y flexibles sobre FPGA.  
- Integrar perifÃ©ricos complejos (PCIe, Ethernet, DRAM, SATAâ€¦).  
- Experimentar con CPUs RISC-V y correr sistemas operativos (ej. Linux).  
- Simular diseÃ±os completos sin hardware fÃ­sico.  
- Reutilizar cores ya probados en lugar de empezar desde cero.

## ğŸ§© Arquitectura de LiteX

LiteX actÃºa como **pegamento** entre:
- Los **softcores** (CPUs implementadas en lÃ³gica programable).  
- Los **perifÃ©ricos** (Ethernet, DRAM, SATA, PCIe, UART, etc.).  
- El **bus de interconexiÃ³n** (Wishbone, AXI, Avalon-ST).  

Todo se define en Python, y LiteX se encarga de generar el RTL, la conexiÃ³n entre bloques y el *CSR map* (registros de control).

## ğŸ–¥ï¸ Cores principales

LiteX tiene un ecosistema de mÃ³dulos reutilizables llamados **LiteX cores**:
- **LiteDRAM:** controlador de memoria SDR/DDR/DDR3.  
- **LiteEth:** Ethernet hasta 1 Gbps.  
- **LitePCIe:** PCIe hasta Gen2 x4.  
- **LiteSATA:** almacenamiento SATA 1/2/3.  
- **LiteScope:** analizador lÃ³gico embebido.  
- **LiteSDCard, LiteSPI, LiteUSB, LiteVideoâ€¦**  

Esto evita que los estudiantes tengan que programar perifÃ©ricos desde cero.

## ğŸ§  Softcores soportados

LiteX soporta varias CPUs â€œsoftâ€ que se implementan dentro de la FPGA:
- **VexRiscv (RISC-V):** flexible, rÃ¡pido, ideal para correr Linux.  
- **PicoRV32 (RISC-V):** muy pequeÃ±o, perfecto para demos educativas.  
- **LM32 (Lattice Micro32):** legado, simple de entender.  
- **Rocket Chip (RISC-V):** nÃºcleo de Berkeley, mÃ¡s avanzado.  
- **BlackParrot (RISC-V multicore).**

<small>ğŸ”¹ Softcore: procesador implementado en la FPGA por lÃ³gica programable, no grabado fÃ­sicamente como un ARM Cortex en un SoC comercial.</small>

## ğŸ§° TecnologÃ­as que usa

- **Lenguaje base:** Python + Migen  
- **Compatibilidad:** Verilog Â· VHDL Â· nMigen Â· SpinalHDL  
- **SimulaciÃ³n:** [Verilator](https://www.veripool.org/verilator/) *ï¸âƒ£  
- **SÃ­ntesis:** Yosys/nextpnr Â· Vivado Â· Quartus  
- **CPUs soportadas:** VexRiscv Â· Rocket Â· PicoRV32 Â· LM32 Â· BlackParrot  

<small>ğŸ”¹ Verilator: simulador rÃ¡pido de diseÃ±os en Verilog, convierte el hardware en un modelo en C++ para probarlo sin FPGA.</small>

## âš–ï¸ ComparaciÃ³n con Vivado

- **Vivado (Xilinx):**
  - Entorno grÃ¡fico, intuitivo para principiantes.  
  - Fuerte dependencia de IPs propietarios.  
  - Menos flexible fuera del ecosistema Xilinx.  

- **LiteX:**
  - Basado en scripts Python â†’ mÃ¡s flexible y portable.  
  - Ecosistema de IPs open-source (DRAM, Ethernet, PCIe, etc.).  
  - Curva de aprendizaje: requiere Linux/terminal.  

## ğŸ“ Notas de instalaciÃ³n

En Ubuntu, la instalaciÃ³n bÃ¡sica es con `apt`:

```bash
sudo apt update
sudo apt install python3 python3-pip git meson ninja-build \
                 libevent-dev libjson-c-dev verilator
```

DespuÃ©s instalar LiteX:

```bash
wget https://raw.githubusercontent.com/enjoy-digital/litex/master/litex_setup.py
chmod +x litex_setup.py
./litex_setup.py --init --install --user
```

Y para probar la simulaciÃ³n:

```bash
litex_sim --cpu-type=vexriscv
```

Si aparece el prompt del BIOS â†’ LiteX estÃ¡ funcionando.

## Implementaciones de SoCs de FPGA 

### Digilent Basys3 

### Terasic DE1-Standard
