
Signalintegrit√§tstests (SI-Tests) auf **Platinen- bzw. Baugruppenebene** dienen dazu, sicherzustellen, dass Hochgeschwindigkeitssignale ohne Verzerrung, √úbersprechen oder Timing-Probleme √ºbertragen werden.
Hier ist ein praxisnaher √úberblick, **was man macht** und **worauf man achten muss**.

---

# 1. Ziel von Signalintegrit√§tstests

* Einhaltung der **Signalformen** (Rise/Fall-Time, Overshoot, Ringing)
* Sicherstellung von **Timing-Margen** (Setup/Hold, Jitter)
* Minimierung von **Reflexionen und Crosstalk**
* Einhaltung der **Impedanz** von Leiterbahnen und Differenzpaaren
* Verifikation gegen **Schnittstellen-Standards** (z. B. DDR, PCIe, USB, LVDS)

---

# 2. Typische Messungen auf Baugruppenebene

## a) Zeitbereichsmessungen

**Werkzeug:** Hochbandbreiten-Oszilloskop + Tastkopf/TDR-Probe

Messgr√∂√üen:

* Rise/Fall-Time
* Overshoot/Undershoot
* Ringing
* Jitter (periodisch & zuf√§llig)
* Eye-Diagramm (bei seriellen Links)

üëâ Wichtig:

* Tastkopf-Kapazit√§t klein halten
* Massef√ºhrung extrem kurz
* Bandbreite ‚â• 3‚Äì5√ó Signalfrequenz

---

## b) Impedanz- und Reflexionsmessung

**Werkzeug:**

* TDR (Time Domain Reflectometry)
* VNA (f√ºr HF-Leitungen)

Pr√ºft:

* Leiterbahnimpedanz (z. B. 50 Œ©, 90 Œ© diff.)
* Via-Diskontinuit√§ten
* Stecker/√úberg√§nge
* Terminierungsnetzwerke

üëâ Typische Fehler:

* falsche Stackup-Annahme
* Via-Stubs
* fehlende oder falsche Terminierung

---

## c) Crosstalk-Analyse

Messung:

* Near-End Crosstalk (NEXT)
* Far-End Crosstalk (FEXT)

Ursachen:

* zu geringer Leiterbahnabstand
* lange parallele F√ºhrung
* Referenzebenen-Unterbrechungen

---

## d) Power-Integrity als Teil der SI

Ohne stabile Versorgung ‚Üí schlechte SI.

Tests:

* Ripple-Messung
* PDN-Impedanz
* Decoupling-Wirksamkeit

Werkzeuge:

* Oszi + Low-Inductance-Probe
* VNA f√ºr PDN-Sweep

---

# 3. Vorbereitung vor Messungen

## a) Layout-Review

Checkliste:

* durchgehende Referenzebene
* kontrollierte Impedanz
* saubere R√ºckstrompfade
* kurze Via-Stubs (Backdrilling ggf.)
* Differenzpaare:

  * gleiche L√§nge
  * gleicher Bezug
  * konstante Kopplung

---

## b) Simulation vor Hardwaretest

Typisch:

* Pre-Layout-SI-Simulation
* Post-Layout-Extraktion
* IBIS-/SPICE-Modelle

Ziel:
‚Üí Probleme **vor** Prototyp erkennen.

---

# 4. Praktische Messstrategie

**Schrittfolge in der Praxis:**

1. Visuelle Inspektion & Layoutcheck
2. Versorgung pr√ºfen (Ripple, PDN)
3. TDR-Messung der Leitungen
4. Zeitbereichssignal am Empf√§nger messen
5. Eye-Diagramm / Jitteranalyse
6. Crosstalk gezielt provozieren (Worst-Case-Pattern)
7. Vergleich mit Spezifikation

---

# 5. H√§ufige Probleme in der Praxis

* falsche Tastkopfmessung ‚Üí verf√§lschte Signale
* Ground-Bounce durch schlechte R√ºckstromf√ºhrung
* PDN-Resonanzen
* Steckverbinder als SI-Flaschenhals
* Temperatur- und Taktabh√§ngigkeit

---

# 6. Dokumentation & Bewertung

Am Ende wichtig:

* Messaufbau exakt dokumentieren
* Grenzwerte aus Interface-Standard heranziehen
* Margin-Analyse statt nur ‚Äûfunktioniert‚Äú
* Reproduzierbarkeit sicherstellen

---

Hier ist eine **kompakte, praxisnahe SI-Testcheckliste** f√ºr drei typische Hochgeschwindigkeitsschnittstellen auf Baugruppenebene:

* **DDR-Speicher**
* **PCIe-Links**
* **schnelle ADC-Digitalausg√§nge (z. B. LVDS/JESD-√§hnlich)**

wie man sie **im Labor wirklich abarbeitet**:

---

# 0. Allgemeine Vorbereitung (f√ºr alle drei gleich)

## Dokumente & Grenzwerte

* Eye-Masken, Jitter-Limits, Spannungspegel aus:

  * **JEDEC** (DDR)
  * **PCI-SIG** (PCIe)
  * Datenblatt/Interface-Spec des ADC
* Setup/Hold-Budget und erlaubter Skew bereitlegen.

## Messaufbau

* Bandbreite Oszi ‚â• **4‚Äì5√ó Flankenfrequenz**
* Aktive/differenzielle Tastk√∂pfe oder **50-Œ©-Koax-Messpunkte**
* **Deskew & Kalibrierung** vor jeder Messreihe
* Messung **am Empf√§nger-Pin**, nicht am Treiber.

## Statistik

* Grobe Signalform: ‚â• 1 k Ereignisse
* Jitter/Eye sinnvoll: ‚â• 10‚Åµ Bits
* Robuste Bewertung: ‚â• 10‚Å∂ Bits.

---

# 1. DDR-Signalintegrit√§t ‚Äì Labor-Checkliste

## A. Versorgung & Referenzen

* VDD/VDDQ-Ripple messen
* PDN-Resonanzen im **10‚Äì500 MHz-Bereich** vermeiden
  ‚Üí direkt relevant f√ºr Jitter & Eye-Height.

## B. Impedanz & Topologie

* TDR:

  * 40‚Äì50 Œ© single-ended
  * ~90‚Äì100 Œ© differenziell (DQS/CLK)
* Fly-by-Topologie pr√ºfen
* ODT-Widerst√§nde korrekt aktiv.

## C. Zeitbereichsmessung

Am DRAM-Pin messen:

* Rise/Fall-Time
* Overshoot/Undershoot
* Ringing-Dauer < ¬Ω UI
* DQS-zu-DQ-Alignment.

## D. Jitter & Eye

* DQS-referenziertes Eye aufnehmen
* Pr√ºfen:

  * Eye-Height ‚â• Spec
  * Eye-Width ‚â• Spec
  * **keine Mask-Hits**
* Byte-Lane-Vergleich ‚Üí Skew erkennen.

## E. Typische Fehlerbilder

* Zu kleines Eye ‚Üí Timing-Budget verletzt
* Starkes Ringing ‚Üí falsche ODT / Impedanzsprung
* Lane-Unterschiede ‚Üí L√§ngen-Mismatch.

---

# 2. PCIe-SI-Checkliste (SerDes-Link)

## A. Kanalcharakterisierung

* Differenzielle TDR-Messung:

  * ~85 Œ© diff.
* Via-Stubs / Stecker-Diskontinuit√§ten erkennen
* Insertion-Loss-Absch√§tzung.

## B. Senderpr√ºfung

* Differenzielles Auge **am Tx-Ausgang**:

  * Amplitude
  * De-Emphasis/Pre-Emphasis
  * Random vs. Deterministic Jitter.

## C. Empf√§nger-relevantes Eye

* Messung nach Kanal/Stecker
* Compliance-Mask-Test durchf√ºhren
* Total-Jitter gegen Bitrate-UI vergleichen.

## D. Link-Robustheit

* SSC ein/aus vergleichen
* Lane-to-Lane-Skew pr√ºfen
* BER-√§hnliche Langzeitmessung (wenn m√∂glich).

## E. Typische Fehler

* Eye-Closing durch Kanalverlust
* Reflexionen an Vias/Connectors
* Falsche Tx-Equalization.

---

# 3. Schnelle ADC-Digitalausg√§nge (LVDS/JESD-√§hnlich)

## A. Pegel & Terminierung

* Differenzspannung messen (typ. einige 100 mV)
* 100-Œ©-Terminierung **am Empf√§nger** verifizieren
* Common-Mode-Spannung im erlaubten Bereich.

## B. Takt-zu-Daten-Timing

* Setup/Hold relativ zur Sampling-Clock
* Kanal-zu-Kanal-Skew bei Multibit-ADC.

## C. Differenzielles Eye

* Eye-Height / Eye-Width ‚â• Datenblatt
* Crossing-Point nahe **50 %**
* Symmetrie oben/unten pr√ºfen.

## D. St√∂rquellen

* Versorgungsspur-Ripple ‚Üí Amplitudenmodulation
* Crosstalk zwischen Datenpaaren
* Jitter der Sampling-Clock.

## E. Typische Fehlerbilder

* Zu kleine Amplitude ‚Üí Terminierung falsch
* Asymmetrisches Eye ‚Üí Paar-Skew
* Wandernder Crossing-Point ‚Üí Clock-Jitter.

---

# 4. Schnelle Abschluss-Bewertung (f√ºr alle)

Ein Interface gilt **SI-seitig als bestanden**, wenn:

* Impedanz innerhalb **¬±10 %**
* Overshoot/Ringing innerhalb Spec
* Eye-Mask **ohne Treffer**
* Jitter-Budget eingehalten
* Verhalten √ºber Temperatur/Spannung stabil.

---



---

#### Quellen:

F√ºr SI-, Eye- und Jitter-Messungen sollte man sich auf **Hersteller-Applikationsschriften und Standards** st√ºtzen.
Hier sind **konkrete, fachlich belastbare Quellen**, aus denen die genannten Gr√∂√üenordnungen stammen.

---

#### 1. Oszilloskop- und Messtechnik-Hersteller (Praxisreferenz)

Diese Firmen ver√∂ffentlichen sehr detaillierte **Application Notes zu Eye- und Jitter-Statistik**:

* Keysight Technologies ‚Äì
  *Infiniium Oscilloscope Jitter Analysis* und *Eye Diagram Measurements Fundamentals*
  ‚Üí empfiehlt **‚â•10‚Åµ‚Äì10‚Å∂ Bits** f√ºr sinnvolle Eye-Bewertung und deutlich mehr f√ºr BER-Extrapolation.

* Tektronix ‚Äì
  *XYZs of Signal Integrity* sowie *Jitter, Noise and Eye Diagrams Primer*
  ‚Üí zeigt:

  * kleine Population ‚Üí zu optimistisches Eye
  * **10‚Å¥‚Äì10‚Åµ Events** Minimum f√ºr Jitter-Statistik
  * **10‚Å∂+** f√ºr robuste SI-Aussage.

* Rohde & Schwarz ‚Äì
  *Understanding Eye Diagram Measurements*
  ‚Üí beschreibt Zusammenhang zwischen **Messdauer, Bitrate und Statistik-Sicherheit**.

Diese Dokumente sind in der Praxis die **Standardreferenz im Labor**.

---

#### 2. Schnittstellen-Standards (normative Vorgaben)

Die eigentlichen Anforderungen an Eye-√ñffnung und Messdauer kommen aus den jeweiligen Standards:

* JEDEC ‚Äì DDR-Eye-Masken, Messmethoden, erforderliche Bitanzahl
* PCI-SIG ‚Äì Compliance-Tests mit sehr gro√üen Bitpopulationen (BER-Bezug)
* USB-IF ‚Äì definierte Eye-Mask-Tests und Messbedingungen

Dort steht auch, **wie viele Bits** f√ºr Compliance-Messungen notwendig sind
(oft **10‚Å∂ bis 10‚Åπ Bits** bzw. BER-basiert).

---

#### 3. Fachliteratur zur Signalintegrit√§t

Ein sehr h√§ufig zitierter Grundlagen-Text:

* Howard Johnson ‚Äì *High-Speed Digital Design*
  ‚Üí erkl√§rt statistische Natur von Jitter/Eye und warum **gro√üe Stichproben** n√∂tig sind.

---

#### Kurzfazit

Die Faustwerte aus meiner vorherigen Antwort basieren auf:

* **Application Notes f√ºhrender Messtechnik-Hersteller**
* **normativen Interface-Standards**
* **SI-Fachliteratur**

Alle drei Quellen stimmen darin √ºberein:

> F√ºr eine realistische Eye-/Jitter-Bewertung braucht man
> **mindestens ~10‚Åµ Bits, besser ‚â•10‚Å∂**.

---

Wenn du m√∂chtest, kann ich dir die **konkrete Gleichung zeigen, wie man aus BER-Ziel und Bitrate die n√∂tige Messzeit berechnet** ‚Äì das ist der n√§chste Schritt Richtung Compliance-Messung.

---
---

## Beispiel SPI:

 **30‚Äì50 MHz SPI** ist genau der Bereich, wo ein Layout noch ‚Äûdigital aussieht‚Äú, aber **elektrisch schon Hochgeschwindigkeit** ist.

Ich teile es in zwei Teile:

* **Layout-Regeln f√ºr 30‚Äì50 MHz**
* **Was man bei der SI-Messung konkret pr√ºft**

---

#### 1. Wichtiger Grundsatz bei 30‚Äì50 MHz

Nicht die Frequenz ist kritisch, sondern die **Flankenzeit**.

Typische MCU-Flanken:

* **1‚Äì3 ns Rise-Time**

Damit liegen relevante Spektralanteile schon bei:

* **100‚Äì300 MHz**

‚û°Ô∏è Deshalb gelten bereits **HF-Layoutregeln**.

---

#### 2. Layout-Regeln f√ºr SPI bei 30‚Äì50 MHz

##### a) Durchgehende Referenzmasse (wichtigster Punkt)

* Jede SPI-Leitung braucht **direkten R√ºckstrompfad unter der Leitung**
* **Keine GND-Splits unter SCLK/MOSI/MISO**
* Wenn Layerwechsel:

  * **GND-Via direkt daneben setzen**

Ohne das:

* √úberschwingen
* Jitter
* EMV-Probleme

---

##### b) Leitungsl√§ngen kurz halten

Faustwerte:

* **< 5 cm** ‚Üí meist unkritisch
* **5‚Äì10 cm** ‚Üí SI beachten
* **> 10 cm** ‚Üí Terminierung fast immer n√∂tig

Besonders kritisch:

* **SCLK** (f√ºhrt Timing)
* **MISO** (kommt zur√ºck mit Delay)

---

##### c) Stern- vs. Daisy-Chain-Topologie

###### Mehrere Slaves

**Nicht gut:**

* lange Stichleitungen zu jedem Slave

**Besser:**

* kurze Hauptleitung
* sehr kurze Abzweige (< 5 mm)

Oder:

* Daisy-Chain, wenn Protokoll erlaubt.

---

##### d) Serien-Terminierungswiderst√§nde

Ab ~30 MHz oft n√∂tig.

Typisch:

* **22‚Äì47 Œ© in Serie am Treiber**
* m√∂glichst **nah am Pin (< 2 mm)**

Wirkung:

* d√§mpft Reflexionen
* reduziert Overshoot/Ringing
* verbessert EMV

Meist nur auf:

* **SCLK**
* ggf. **MOSI**

---

##### e) Leitungsf√ºhrung

* Keine unn√∂tigen Vias
* Keine 90¬∞-Ecken (45¬∞ oder Bogen)
* Abstand zwischen SPI-Leitungen:

  * **‚â• 3√ó Leiterbahnbreite**

Reduziert:

* Crosstalk
* Jitter auf MISO

---

##### f) Lastkapazit√§t klein halten

Problemquellen:

* lange Leiterbahnen
* viele Slave-Pins parallel
* Messpunkte/Testpads

Zu hohe C ‚Üí langsamere Flanke ‚Üí Timingfehler.

---

#### 3. Was pr√ºft man bei einer SI-Messung?

##### a) Messaufbau

Wichtig:

* **sehr kurze Masse am Tastkopf**
* besser:

  * **aktiver Tastkopf**
  * oder **50-Œ©-Koax-Messpunkt**

Sonst misst du die **Tastspitze**, nicht das Signal.

---

##### b) Signalform ansehen (erster Schritt)

Am **Empf√§nger-Pin** messen:

Pr√ºfen:

* Rise/Fall-Time
* Overshoot/Undershoot
* Ringing nach Flanke
* High/Low-Level sicher erreicht?

###### Kritisch bei 30‚Äì50 MHz:

* √úberschwingen > ~10‚Äì20 %
* Ringing l√§nger als **¬Ω Taktperiode**

---

##### c) Timing-Reserve pr√ºfen

Messen:

* **Setup-Zeit am Slave**
* **Hold-Zeit**
* **Clock-to-Data-Skew**

Wenn m√∂glich:

* **Eye-√§hnliche √úberlagerung** von vielen Bits.

---

##### d) Reflexionen erkennen

Typische Zeichen:

* mehrere ‚ÄûTreppen‚Äú in der Flanke
* periodisches Nachschwingen

‚Üí spricht f√ºr:

* fehlende Serien-Terminierung
* zu lange Leitung
* Stichleitung.

---

##### e) Crosstalk testen

Praxis-Test:

* MOSI schnell toggeln
* auf MISO St√∂rungen beobachten.

Wenn sichtbar:

* Leitungsabstand erh√∂hen
* GND-Referenz verbessern.

---

#### 4. Schnelle Praxis-Checkliste

**Layout:**

* Durchgehende GND-Ebene ‚úî
* SCLK kurz ‚úî
* Serien-R 22‚Äì47 Œ© am Treiber ‚úî
* Abzweige < 5 mm ‚úî
* Abstand ‚â• 3√ó Breite ‚úî

**Messung:**

* Am Empf√§nger messen ‚úî
* Kurze Masse / aktiver Tastkopf ‚úî
* Overshoot < 20 % ‚úî
* Kein langes Ringing ‚úî
* Setup/Hold eingehalten ‚úî

---
---


Die maximale **SPI-Taktfrequenz** h√§ngt stark von **Controller, Peripherie, Leiterplattenlayout und Leitungsl√§nge** ab ‚Äì es gibt also **keinen festen Standardwert**.

Hier sind praxisnahe Bereiche aus der Entwicklung.

---

# 1. Typische SPI-Frequenzen in der Praxis

## Langsame bis robuste Kommunikation

* **100 kHz ‚Äì 5 MHz**
* funktioniert fast immer:

  * auch √ºber Kabel
  * mit einfachen Layouts
  * ohne besondere SI-Ma√ünahmen

Typisch f√ºr:

* Sensoren
* ADCs niedriger Geschwindigkeit
* einfache Displays

---

## Standard-Embedded-Bereich

* **10 MHz ‚Äì 30 MHz**

Das ist der **h√§ufigste Praxisbereich** moderner Mikrocontroller.

Voraussetzungen:

* kurze Leiterbahnen auf einer Platine
* saubere Massef√ºhrung
* moderate Lastkapazit√§t

---

## Schnelles SPI auf guter Leiterplatte

* **30 MHz ‚Äì 80 MHz**

M√∂glich bei:

* leistungsf√§higem MCU/SoC
* sehr kurzen Leitungen (< 2‚Äì3 cm)
* kontrollierter Impedanz
* gutem Layout

Hier beginnen bereits:

* Flanken-SI-Probleme
* Timing-Skew
* √úberschwingen

‚Üí aktiver Tastkopf bzw. saubere Messung n√∂tig.

---

## High-Speed-SPI / QSPI / OSPI

* **80 MHz ‚Äì 200 MHz+ (Takt)**
* durch DDR-Sampling effektiv noch h√∂here Datenrate

Nur mit:

* speziell daf√ºr ausgelegten Flash-Bausteinen
* sehr gutem PCB-Layout
* oft differenziell gef√ºhrten Clocks oder Delay-Training

---

# 2. Was begrenzt die SPI-Frequenz wirklich?

## a) Peripherie-Timing

Wichtigster Punkt:

* **Setup-/Hold-Zeit** des Slave
* max. spezifizierte SCLK-Frequenz im Datenblatt

Das ist fast immer der **harte Grenzwert**.

---

## b) Signalintegrit√§t auf der Leiterplatte

Ab ~30‚Äì50 MHz relevant:

* Reflexionen durch fehlende Terminierung
* √úbersprechen zwischen Leitungen
* Flankenverzerrung durch Kapazit√§t

---

## c) Leitungsl√§nge

Faustregel:

> Wenn Leitungsl√§nge ‚âà **> 1/10 der Flankenlaufstrecke**,
> muss man SI betrachten.

Bei 1 ns Flanke sind das nur wenige Zentimeter.

---

# 3. Schnelle Praxis-Faustregel

* **‚â§ 10 MHz** ‚Üí fast immer problemlos
* **10‚Äì30 MHz** ‚Üí Standard-Designbereich
* **30‚Äì80 MHz** ‚Üí gutes Layout n√∂tig
* **> 80 MHz** ‚Üí High-Speed-Design mit SI-Betrachtung

---

Wenn du m√∂chtest, kann ich dir als N√§chstes zeigen:

* **ab welcher SPI-Frequenz Terminierungswiderst√§nde sinnvoll werden**
* oder **konkrete Layout-Regeln f√ºr 50 MHz+ SPI**

Das ist meist der entscheidende Schritt, wenn SPI pl√∂tzlich instabil wird.

