# План лабораторных работ (ПМ)

[СОДЕРЖАНИЕ](../README.md)

В течение семестра будет проведено 8 лабораторных работ, общая цель которых – реализация процессора с архитектурой [RISC-V](https://riscv.org) на программируемой логической интегральной схеме (ПЛИС, *англ*. FPGA).

1. **Verilog HDL. Сумматор** // Основные языковые конструкции Verilog HDL, реализация и верификация блока сумматора
2. **Арифметико-логическое устройство** // Тестовое окружение, реализация и верификация АЛУ для RISC-V на основе ранее разработанного сумматора
3. **Сумматор для чисел с плавающей запятой по стандарту IEEE754** // Разработать и верифицировать сумматор для чисел с плавающей запятой
4. **Регистровый файл. Память. Примитивное программируемое устройство** // Реализация и верификация трехпортового регистрового файла, подключение блочной памяти. Подключение program counter к памяти, регистрового файла к АЛУ и реализация примитивного программируемого устройства, без поддержки ветвления
5. **Тракт данных RISC-V** // Реализация тракта данных процессора с поддержкой подгруппы команд
6. **Тракт данных RISC-V. Устройство управления** // Реализация поддержки оставшихся инструкций и устройства управления
7. **Верификиция процессора. Программирование на ассемблере** // Верификация, оценка временных параметров, создание программы на языке ассемблера
8. **Ввод/вывод. Программирование на C. Индивидуальное задание** // Организация ввода/вывода информации с ее последующей обработкой по заданному алгоритму

