---
title: "컴퓨터 구조: Basic Computer Organization and Design 1"

categories:
  - Computer System Architecture
tags:
  - Computer System Architecture
---

## Basic Computer Organization and Design 1

#### 1. Instruction codes, 명령어

---

- 프로그램은 명령어의 집합이고 명령어는 마이크로연산으로 이루어져 있다.

- 명령어의 format
  ![5-1](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/4d35c358-6a1a-4e96-bde8-e3d5f1515578)

- 우리는 5장에 걸쳐 16bit computer의 구조와 설계에 대해 공부할 것이므로, 우선 16비트 컴퓨터 명령어의 포멧을 알아보자.
- 메모리 참조 명령어의 상위 4bit는 Opcode로 명령어의 종류를 나타내고 상위 12bit는 address로 피연산자의 주소를 가르킨다.
- 피연산자는 instruction format 아래의 그림처럼 16비트의 연산코드로 이루어져있다.
- 우측의 메모리는 16bit 컴퓨터이므로 16bit 크기의 워드를 가지고 명령어의 주소가 0~11까지 12자리 이므로 2^12인 4096의 size를 가진다. (0 ~ 2^12 -1)

- 추가로 5장에서 배울 컴퓨터 구조에 AC(Accumulator) 라는 레지스터가 존재하는데 이는 마이크로 연산 결과가 저장되는 레지스터이다.

#### 2. Effective address, 유효 주소

---

- 실제 피연산자가 존재하는 주소, 이러한 주소를 지정하는 방법에는 3가지가 존재한다.

1. 직접 주소(direct address): 피연산자의 주소값이 직접 명령어에 명시되어 있는 경우
2. 간접 주소(indirect address): 명령어의 address가 피연산자가 위치하는 주소가 적힌 메모리의 위치를 명시하는 경우
3. Immediate: address 자체에 피연산자가 위치하는 경우

![5-2](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/f80701ab-e978-4bec-877b-22a57f828208)

- 직접주소와 간접주소의 예시를 나타낸 그림이다.
- 위쪽 명령어의 구조를 보면 최상위 1bit는 indirect code로 해당 명령어의 주소가 직접 주소인지 간접 주소인지를 표시한다.
- 왼쪽의 명령어는 I = 0으로 직접주소다.
- 즉 address에 적힌 457번지로 가면 피연산자가 위치하며 누산기(AC)와 명령어 ADD에 의해서 AC <- AC + M[457] 의 누적계산을 실시한다.
- 오른쪽의 명령어는 I = 1으로 간접주소이다.
- 이는 address에 있는 300번지로 가면 유효한 피연산자의 주소가 위치한다는 의미이다.
- 결과적으로 왼쪽 오른쪽 연산에서의 유효주소는 각각 457과 1350이 된다.

#### 3. Computer registers

---

- 기본 컴퓨터의 레지스터들은 범용 레지스터가 아닌 각각 특수한 목적을 가지는 레지스터로 구성되어 있다.

1. PC(program counter): 명령어의 주소가 저장되는 레지스터, 주소값을 저장하므로 12bit
2. AR(address register): 메모리가 참조되는 유효주소가 저장되는 레지스터, 12bit
3. IR(Instruction Register): 명령어를 저장하는 레지스터, 16bit
4. DR(Data Register): 피연산자가 저장되는 레지스터
5. TR(Temporary Register): 임시 데이터가 저장되는 레지스터
6. AC(Accumulator): 산술 논리 연산 처리 결과가 저장되는 레지스터
7. input/ output register: 8bit
8. memory: 12 \* 4096의 공간을 가지는 메모리

#### 4. Common bus system

---

![5-3](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/bef196e5-172a-445b-981a-14ccf911c5f9)

- 레지스터간 데이터 교환을 위해 위에서 살펴본 레지스터들과 메모리는 Common bus system에 연결되어 있다.
- 또한 각각의 레지스터에는 각각 LD, INR, CLR와 같은 Control input을 가진다.
  ![5-4](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/073e9074-643d-4152-bdd5-f4d829513fcf)

- 이전 챕터에서 살펴본 LD, INR, CLR를 가지는 병렬 레지스터 회로들이 Bus에 연결된 레지스터 처럼 축약되어 나타내져 있는 것이다.
- Bus에 연결된 레지스터들은 16bit이며 LD, INR, CLR를 모두 가질수도, LD만 가지는 레지스터일 수도 있다.

- 다시 BUS의 구조를 살펴보자.
- 그림에 나타나 있듯이 BUS에 의해서 선택될 수 있는 레지스터는 총 7가지이다.
- 각각의 레지스터는 Bus에 연결된 3개의 Selection Signal, S에 의해서 각각의 레지스터에 적힌 인덱스로 접근이 가능하다.
- S에 의해서 특정 레지스터가 선택되면 해당 레지스터의 값이 BUS에 올라가게 된다.
  > 복습해 보자면 BUS는 MUX로 구현된 레지스터 선택, 3-state-buffer로 구현된 레지스터 선택 등의 방식을 구현되어 있다.
- 이때 특정 레지스터의 LD값이 1로 설정되면 BUS에 올라와 있는 데이터가 해당 레지스터로 전송된다.

- 추가로 AR, PC는 12bit 레지스터이므로 BUS에 데이터가 올라갈 때 상위 4비트는 모두 0으로 채워져서 올라간다. (읽을때도 하위 12bit만 읽는다)

- Bus 회로도에서 AC와 DR은 특수하게 설계되어 있다.
- AC는 데이터를 받아올때 BUS가 아닌 Adder and logic이라는 장치에 연결되어 있는데 DR의 데이터도 연결되어 있다.
- 이러한 Adder and logic는 이전 챕터에서 배운 산술연산과 논리연산을 동시에 수행하는 회로로 DR의 데이터를 그대로 AC에 전달한다. (DR -> AC)
- 따라서 S = 4이고, DR과 AC의 LD값이 동시에 1인 경우를 가정해보자.
- AC의 데이터가 Bus에 올라감과 동시에 해당 데이터는 LD=1인 DR에 저장된다.
- 이때 AC의 LD도 1인데 현재 DR과 AC는 연결되어 있는 상태이므로 기존 DR의 값이 AC에 전달되면서 결과적으로 DR과 AC의 값이 교체되는 동작이 일어난다. (DR <- AC, AC <- DR)

#### 5. Computer Instructions

---

- 우리는 앞서 16비트 컴퓨터의 메모리 참조 명령어의 format을 살펴봤다.
- 좀 더 자세히 알아보면, 컴퓨터에는 참조 목적에 따라서 3가지의 명령어 format이 존재한다.

1. 메모리 참조 명령어
   ![5-5](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/bbef6dd8-dc78-4dbf-8c91-18c01e10b811)

- 앞서 살펴본 명령어의 format이 메모리 참조 명령어이다.
- I에 따라서 직접, 간접 주소의 종류가 결정되고 Opcode에 따라서 명령어의 종류가 결정되는데 opcode는 000~110까지만 설정된다.
- i = 0이면서 opcode가 111이면 해당 명령어는 레지스터 참조 명령어이다.
- i = 1이면서 opcode가 111이면 해당 명령어는 I/O 명령어이다.

2. 레지스터 참조 명령어
   ![5-6](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/b87d9e7d-3544-4695-8b8d-654e4fb705d0)

3. I/O 명령어
   ![5-7](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/751e0fee-e98b-4c37-82fc-cad6a80bc445)

![5-8](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/8480074a-f24d-4f0e-a535-0a6ad4fcfd56)

- 이번 장에서 다룰 기본컴퓨터의 모든 명령어를 나타낸 테이블이다.
- 가장 위 섹터가 메모리 참조 명령어로 가장 위쪽부터 000~110까지 7가지의 명령어 종류가 기입되어 있다.
- 다음 섹터는 레지스터 참조 명령어로 최상위 4비트가 0111이므로 code가 7로 시작함을 알 수있다.
- 마지막 섹터는 I/O명령어로 1111 = F로 시작한다.

#### 6. Timing and control

---

- 위에서 살펴본 명령어들이 어떠한 하드웨어 설계에 의해서 실행될 수 있는지 알아보자.
  ![5-9](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/30592c93-94c6-4826-b9bd-d9af321de80b)

- 명령어를 담고있는 IR의 각 bit들이 Control logic gate에 연결되어 있는 그림이다.
- 이때 opcode의 부분은 3x8 decoder에 연결되어 Control logic gate에서 어떤 연산을 수행할 지 결정할 수 있게 도와준다. (왼쪽 표 참고)

  > 메모리 참조 명령어는 D0 ~ D6까지의 output이 전달되므로 D7 = 1의 결과를 받는다면 I값에 의해서 레지스터 참조 명령어인지, IO 명령어인지 구분할 수 있다.

- 아래쪽에는 4 bit sequence counter(SC, 순차회로)가 4x16 decoder에 연결되어 Control logic gate에 전달된다.
- 즉 T0 ~ T15의 값이 Clock pulse에 맞춰 순차적으로 1의 값을 가지면서 Control logic gate에 전달된다는 의미이다.

![5-10](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/00a17931-3ffa-4563-a956-8a3ea7c9133e)

- 위 그림은 Clock pulse에 따른 Ti값과 특정 상황(D3T4 = 1)에서 SC에 Clear명령을 내리는 타임 테이블이다.
- 이처럼 SC는 Control logic gate에 Timing 변수를 전달하고 명령어의 마이크로 연산을 Timing 변수에 맞게 순차적으로 수행할 수 있게 도와준다.

![5-11](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/5d660c5c-a470-4f01-917e-d97200a78344)

- 앞으로 나올 명령어들은 위 그림의 예시처럼 T0:**\_** 의 형태로 주어지는데 이 명령어는 T0가 1이 되는 타이밍이 아닌 T0이 1이면서 Clock pulse가 상승하는 시점에 해당 명령어가 수행됨을 의미한다.
- 아래 타임 테이블을 보면 SC에 의해서 T0가 1인 순간들 중 Clock pulse에 의해 실제 T0값이 control logic gate에 전달되는 타이밍이 T0:\_\_\_\_명령어가 수행되는 타이밍임을 알리고 있다.

#### 7. Instruction cycle

---

- 하나의 명령어는 하나의 사이클로 이루어져 있고 사이클에 의해서 명령어가 수행된다.

1. Fetch : 명령어를 가져오는 동작
2. Decode: 어떠한 명령어인지 해독하는 동작
3. Read effective address (if indirect address): if indirect address라면 유효주소를 읽어오는 단계
4. Execute: 실행

- 앞으로 배울 모든 명령어는 위와같은 사이클을 가진다

#### 8. Fetch & Decode

---

- 명령어를 가져와서 해독하는 과정, 3개의 Clock동안 동작한다.

1. T0: AR <- PC
   PC에는 명령어가 위치하는 메모리의 주소가 들어있다.
   명령어를 메모리에서 읽어오기 위해 해당 주솟값을 AR에 읽는 과정이 T0에 이루어진다.
2. T1: IR <- M[AR], PC <- PC + 1
   메모리의 AR에 위치하는 명령어를 IR에 읽어들이는 과정. 명령어를 가져오는 동작이다.
   동시에 PC의 값을 1 증가시키는데, 프로그램의 명령어 집합은 메모리에 연속적으로 저장되어있다.
   따라서 다음 명령어를 읽어들일 준비를 하기 위해 PC값을 1 증가시킨다.
   이 T1까지의 과정이 Fetch이다.
3. T2: D0 ~ D7 <- Decoder IR(12-14), AR <- IR(0-11), I <- IR(15)
   명령어의 종류를 Decoder를 통해서 해석하고 명령어의 유효주소를 IR에 저장하고 직/간접주소를 구분하기 위해 IR의 최상위 비트를 I에 저장한다.

- Fetch & Decode과정은 모든 명령어에서 공통적으로 수행되는 부분이다.

- 이러한 과정들을 수행하기 위해서 하드웨어는 어떻게 설계되어야 할까?
- T0 = 1일때 PC가 Bus에 select되야 하며 AR이 Load되어야 한다.
- T1 = 1일때 Memory가 Bus에 select되야 하며 IR이 Load되어야 한다. 동시에 PC가 INR=1이 되어야한다.
- T2=1일때는
  IR과 Decoder는 연결되어 있으므로 값이 자동으로 설정되고, IR의 하위 12비트를 AR에 전달하기 위해 Bus에 IR이 select되고 AR이 Load되어야 한다.
  동시에 I레지스터와 IR이 연결되어 있는 상태에서 I레지스터가 IR로부터 직접 Load해야한다.

![5-12](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/d29a09d0-80fa-4081-b998-8c020a6a4559)

- T0, T1(Fetch)이 수행되게끔 하는 Bus회로의 일부를 나타낸 그림이다.
- T0 = 1 일때 PC가 선택되게 하기 위해서 T0가 bus의 s에 적절히 연결되어 있고, 동시에 AR의 Load에 연결되어 있다.
- T1 = 1 일때 Memory가 선택되게 하기 위해 T1이 S값이 7이 되게 연결되어 있고 IR의 LD와 PC의 INR에 동시에 연결되어 있다.

#### 9. Determine the type of instruction

---

- 앞선 Fetch & Decode는 모든 명령어에서 공통적으로 실행되며 그 다음 execution은 명령어마다 다른데 이를 구분하는 과정이다.
  ![5-13](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/a2779a28-6349-4050-bfa2-c97f8886a246)
- 전체적인 명령어 수행의 사이클을 나타낸 그림이다.
- T2까지는 Fetch & decode를 수행하고 T3부터 본격적으로 명령어를 수행하는데 그 중간에 있는 과정이 D7과 I값을 통해 어떤 명령어인지 구분하는 과정이다.
- D7’* I *T3: 메모리 참조 명령어의 간접 주소 방식을 의미한다. 유효 주소를 가져오기 위해 메모리에서 주소를 한번 더 읽어온다.
- D7’* I’ *T3: 메모리 참조 명령어의 직접 주소 방식을 의미한다. 아무 일도 하지 않는다.
- D7* I’ *T3: 레지스터 참조 명령어를 의미한다.
- D7* I *T3: IO 명령어를 의미한다.

- 레지스터 참조 명령어와 IO명령어는 T3부터 바로 명령어를 수행한다.
- 메모리 참조 명령어는 간접주소의 경우엔 T3에서 유효주소를 읽어오고 직접주소는 아무것도 하지 않으며 다음 clock에 명령어를 수행한다.
- 모든 명령어가 끝나면 SC <- 0으로 설정하여 다음 명령어가 수행될 수 있게 설정한다.
