<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:16:18.1618</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0175981</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>박막트랜지스터, 트랜지스터 어레이 기판 및 트랜지스터 어레이 기판의 제조 방법</inventionTitle><inventionTitleEng>THIN FILM TRANSISTOR, TRANSISTOR ARRAY  SUBSTRATE, AND METHOD FOR FABRICATING THE  TRANSISTOR ARRAY SUBSTRATE</inventionTitleEng><openDate>2024.04.16</openDate><openNumber>10-2024-0049097</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.31</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/66</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 박막트랜지스터, 이를 포함한 트랜지스터 어레이 기판, 및 트랜지스터 어레이 기판의 제조 방법이 제공된다. 박막트랜지스터는 기판, 상기 기판 상에 배치되고 채널영역, 상기 채널영역의 일측에 이어진 소스영역 및 상기 채널영역의 다른 일측에 이어진 드레인영역을 포함하는 액티브층, 상기 액티브층의 일부 상에 배치되는 게이트 절연층, 상기 게이트 절연층 상의 전극 도전층으로 이루어지고 상기 액티브층의 상기 채널 영역과 중첩되는 게이트 전극, 상기 전극 도전층으로 이루어지고 상기 액티브층의 상기 소스영역으로 연장되며 상기 소스영역의 일부와 접하는 소스 전극, 및 상기 전극 도전층으로 이루어지고 상기 액티브층의 상기 드레인영역으로 연장되며 상기 드레인영역의 일부와 접하는 드레인 전극을 포함한다. 상기 액티브층은 열처리에 의한 결정(crystal)을 포함하는 상태의 산화물 반도체로 이루어지고, 온전한 평면 형태로 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판; 상기 기판 상에 배치되고 채널영역, 상기 채널영역의 일측에 이어진 소스영역 및 상기 채널영역의 다른 일측에 이어진 드레인영역을 포함하는 액티브층;상기 액티브층의 일부 상에 배치되는 게이트 절연층;상기 게이트 절연층 상의 전극 도전층으로 이루어지고 상기 액티브층의 상기 채널 영역과 중첩되는 게이트 전극;상기 전극 도전층으로 이루어지고 상기 액티브층의 상기 소스영역으로 연장되며 상기 소스영역의 일부와 접하는 소스 전극; 및상기 전극 도전층으로 이루어지고 상기 액티브층의 상기 드레인영역으로 연장되며 상기 드레인영역의 일부와 접하는 드레인 전극을 포함하며,상기 액티브층은 결정(crystal)을 포함하는 상태의 산화물 반도체로 이루어지고, 온전한 평면 형태로 배치되는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 액티브층 중 상기 소스 전극 및 상기 드레인 전극 각각과 상기 게이트 전극 사이의 이격 영역들은 상기 채널 영역과 나란하게 연속되는 형태로 배치되는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 액티브층은 상기 기판을 덮는 버퍼층 상에 배치되고, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 층간 절연층으로 덮이며, 상기 액티브층 중 상기 소스 전극 및 상기 드레인 전극 각각과 상기 게이트 전극 사이의 이격 영역들은 상기 층간 절연층과 접하고 상기 층간 절연층을 상기 버퍼층으로부터 이격시키는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 액티브층 중 상기 채널 영역을 제외한 나머지의 적어도 일부는 도전화된 상태인 박막트랜지스터.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 액티브층 중 상기 소스전극 및 상기 드레인전극 각각과 상기 게이트 전극 사이의 이격 영역들은 도전화된 상태인 박막트랜지스터.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 전극 도전층은 상기 게이트 절연층 상에 배치되고 티타늄(Ti)으로 이루어진 제1 금속층; 상기 제1 금속층 상에 배치되고 상기 티타늄(Ti)보다 낮은 저항을 갖는 금속재료로 이루어진 제2 금속층; 및상기 제2 금속층 상에 배치되고 ITO(Indium Tin Oxide)로 이루어진 제3 금속층을 포함하는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>7. 서브 화소들이 배열되는 표시 영역과 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함한 기판; 및상기 기판 상에 배치되고 상기 서브 화소들에 각각 대응하는 화소 구동부들을 포함하는 회로층을 포함하고,상기 화소 구동부들 각각은 적어도 하나의 박막트랜지스터를 포함하며,상기 회로층 중 하나의 박막트랜지스터는 상기 기판 상에 배치되고 채널영역, 상기 채널영역의 일측에 이어진 소스영역 및 상기 채널영역의 다른 일측에 이어진 드레인영역을 포함하는 액티브층;상기 액티브층의 일부 상에 배치되는 게이트 절연층;상기 게이트 절연층 상의 전극 도전층으로 이루어지고 상기 액티브층의 상기 채널 영역과 중첩되는 게이트 전극;상기 전극 도전층으로 이루어지고 상기 액티브층의 상기 소스영역으로 연장되며 상기 소스영역의 일부와 접하는 소스 전극; 및상기 전극 도전층으로 이루어지고 상기 액티브층의 상기 드레인영역으로 연장되며 상기 드레인영역의 일부와 접하는 드레인 전극을 포함하며,상기 액티브층은 결정(crystal)을 포함하는 상태의 산화물 반도체로 이루어지고, 온전한 평면 형태로 배치되는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 액티브층 중 상기 소스 전극 및 상기 드레인 전극 각각과 상기 게이트 전극 사이의 이격 영역들은 상기 채널 영역과 나란하게 연속되는 형태로 배치되는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>9. 제7 항에 있어서,상기 회로층은 상기 기판 상의 차광 도전층으로 이루어지고 상기 액티브층 중 적어도 상기 채널영역과 중첩되는 차광 전극;상기 기판 상에 배치되고 상기 차광 도전층을 덮는 버퍼층;상기 버퍼층 상에 배치되고 상기 박막트랜지스터를 덮는 층간 절연층; 및상기 층간 절연층 상에 배치되는 평탄화층을 더 포함하고,상기 액티브층 중 상기 소스 전극 및 상기 드레인 전극 각각과 상기 게이트 전극 사이의 이격 영역들은 상기 층간 절연층과 접하고 상기 층간 절연층을 상기 버퍼층으로부터 이격시키는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 액티브층 중 상기 채널 영역을 제외한 나머지의 적어도 일부는 도전화된 상태인 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서, 상기 액티브층 중 상기 소스전극 및 상기 드레인전극 각각과 상기 게이트 전극 사이의 이격 영역들은 도전화된 상태인 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>12. 제9 항에 있어서,상기 전극 도전층은 상기 게이트 절연층 상에 배치되고 티타늄(Ti)으로 이루어진 제1 금속층; 상기 제1 금속층 상에 배치되고 상기 티타늄(Ti)보다 낮은 저항을 갖는 금속재료로 이루어진 제2 금속층; 및상기 제2 금속층 상에 배치되고 ITO(Indium Tin Oxide)로 이루어진 제3 금속층을 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 회로층은 상기 비표시 영역의 일부에 배치되는 신호 패드들을 더 포함하고, 상기 신호 패드들 중 하나의 신호 패드는 상기 차광 도전층과 동일층으로 이루어진 제1 패드층; 및 상기 전극 도전층과 동일층으로 이루어지고 상기 제1 패드층과 전기적으로 연결되는 제2 패드층을 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>14. 제9 항에 있어서,상기 회로층 상에 배치되고 상기 화소 구동부들 각각과 전기적으로 연결된 발광 소자들을 포함하는 발광 소자층을 더 포함하고,상기 회로층은 상기 화소 구동부들에 스캔 신호를 전달하는 스캔 게이트 배선; 상기 화소 구동부들에 데이터 신호를 전달하는 데이터 배선; 및상기 화소 구동부들에 초기화 전압을 전달하는 초기화 전압 배선을 더 포함하며,상기 화소 구동부들 중 하나의 화소 구동부는 상기 발광 소자들을 구동하기 위한 제1 전원과 제2 전원을 각각 전달하는 제1 전원 배선과 제2 전원 배선 사이에, 상기 발광 소자들 중 하나의 발광 소자와 직렬로 연결되는 제1 박막트랜지스터;상기 데이터 배선과 상기 제1 박막트랜지스터의 게이트 전극 사이에 전기적으로 연결되고 상기 스캔 게이트 배선의 스캔 신호에 기초하여 턴온되는 제2 박막트랜지스터; 상기 제1 박막트랜지스터의 게이트 전극과 상기 제2 박막트랜지스터 사이의 제1 노드, 및 상기 제1 박막트랜지스터와 상기 하나의 발광소자 사이의 제2 노드와 전기적으로 연결되는 화소 커패시터; 및상기 초기화 전압 배선과 상기 제2 노드 사이에 전기적으로 연결되고 초기화 게이트 배선의 초기화 제어 신호에 기초하여 턴온되는 제3 박막트랜지스터를 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제1 전원 배선은 상기 차광 도전층으로 이루어지고,상기 제1 박막트랜지스터의 소스 전극과 드레인 전극 중 하나는 상기 게이트 절연층과 상기 버퍼층을 관통하는 제1 전극 연결홀을 통해 상기 제1 전원 배선과 전기적으로 연결되며,상기 제1 박막트랜지스터의 소스 전극과 드레인 전극 중 다른 나머지 하나는 상기 게이트 절연층과 상기 버퍼층을 관통하는 제2 전극 연결홀을 통해 상기 차광 전극과 전기적으로 연결되는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,상기 하나의 발광 소자는 상기 평탄화층 상에 배치되고 상기 평탄화층과 상기 층간 절연층을 관통하는 애노드 콘택홀을 통해 상기 제1 박막트랜지스터와 전기적으로 연결되는 애노드 전극을 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>17. 제14 항에 있어서,상기 회로층은 상기 액티브층과 동일층으로 이루어지고 상기 제1 박막트랜지스터의 게이트전극과 전기적으로 연결되는 커패시터 전극을 더 포함하고,상기 화소 커패시터는 상기 커패시터 전극과 상기 차광 전극 간의 중첩 영역으로 마련되는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>18. 기판 상에 비결정 상태의 산화물 반도체로 이루어진 제1 반도체 재료층을 배치하는 단계;상기 제1 반도체 재료층에 대해 열처리를 실시하여, 상기 열처리에 의한 결정(crystal)을 포함하는 상태의 제2 반도체 재료층을 마련하는 단계;상기 기판 상에 상기 제2 반도체 재료층을 덮는 게이트 절연층을 배치하는 단계;상기 게이트 절연층을 부분적으로 제거하여, 상기 제2 반도체 재료층의 양단에 각각 인접한 제1 보조홀과 제2 보조홀을 배치하는 단계;상기 게이트 절연층 상에 전극 도전층을 배치하는 단계; 및상기 전극 도전층을 마스크로 이용한 상태에서 상기 게이트 절연층을 부분적으로 제거하고 제2 반도체 재료층의 일부를 도전화하여, 액티브층을 마련하는 단계를 포함하는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 제2 반도체 재료층을 마련하는 단계에서, 상기 제1 반도체 재료층에 대한 열처리는 섭씨 300도 내지 섭씨 450도 사이의 온도로 실시되는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 액티브층을 마련하는 단계에서, 상기 게이트 절연층을 부분적으로 제거하는 과정은 불소(F)를 포함하는 식각재료를 이용하여 실시되며,상기 불소(F)를 포함하는 식각재료에 대한 상기 제2 반도체 재료층의 식각율은 상기 제1 반도체 재료층의 식각율보다 낮고,상기 액티브층을 마련하는 단계 이후에, 상기 액티브층은 온전한 평면 형태로 배치되는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서,상기 전극 도전층을 배치하는 단계는 상기 게이트 절연층 상에 티타늄(Ti)을 포함하는 제1 금속층과, 상기 제1 금속층보다 낮은 저항의 금속 재료를 포함하는 제2 금속층과, ITO(Indium Tin Oxide)를 포함하는 제3 금속층을 순차적으로 배치하는 단계; 및상기 제1 금속층, 상기 제2 금속층 및 상기 제3 금속층의 적층물을 부분적으로 제거하여, 상기 전극 도전층을 마련하는 단계를 포함하고,상기 제1 금속층, 상기 제2 금속층 및 상기 제3 금속층의 적층물을 부분적으로 제거하는 과정은 상기 불소(F)를 포함하는 식각재료를 이용하여 실시되는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>22. 제21 항에 있어서,상기 제1 보조홀 및 상기 제2 보조홀을 배치하는 단계에서, 상기 제1 보조홀 및 상기 제2 보조홀이 배치된 이후에, 상기 제2 반도체 재료층 중 상기 제1 보조홀 및 상기 제2 보조홀을 통해 각각 노출된 제1 컨택 보조부 및 제2 컨택 보조부는 상기 게이트 절연층을 부분적으로 제거하기 위한 식각 재료와 접촉되어 도전화되는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서,상기 전극 도전층을 마련하는 단계에서, 상기 전극 도전층은 상기 제2 반도체 재료층의 중앙 일부와 중첩되는 게이트 전극, 상기 제2 반도체 재료층의 일측과 중첩되는 소스 전극 및 상기 제2 반도체 재료층의 다른 일측과 중첩되는 드레인 전극을 포함하며,상기 소스 전극은 상기 제1 보조홀을 통해 상기 제2 반도체 재료층의 상기 제1 컨택 보조부와 접하고, 상기 드레인 전극은 상기 제2 보조홀을 통해 상기 제2 반도체 재료층의 상기 제2 컨택 보조부와 접하는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서,상기 액티브층을 마련하는 단계에서, 상기 제2 반도체 재료층 중 상기 게이트 절연층으로 덮인 일부를 제외한 나머지 일부가 도전화되어, 상기 액티브층이 마련되고,상기 액티브층은 상기 게이트 전극과 중첩되는 채널영역, 상기 채널영역의 일측에 접하는 소스영역, 및 상기 채널영역의 다른 일측에 접하는 드레인영역을 포함하며,상기 소스영역은 상기 제1 컨택 보조부를 포함하고,상기 드레인영역은 상기 제2 컨택 보조부를 포함하는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>25. 제20 항에 있어서,상기 제1 반도체 재료층을 배치하는 단계 이전에, 상기 기판 상의 차광 도전층을 덮는 버퍼층을 배치하는 단계를 더 포함하고,상기 액티브층을 마련하는 단계 이후에, 상기 전극 도전층 및 상기 액티브층을 덮는 층간 절연층을 배치하는 단계를 더 포함하며,상기 층간 절연층을 배치하는 단계 이후에, 상기 액티브층 중 상기 소스 전극 및 상기 드레인 전극 각각과 상기 게이트 전극 사이의 이격 영역들은 상기 층간 절연층과 접하고 상기 층간 절연층을 상기 버퍼층으로부터 이격시키는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KANG, Dong Han</engName><name>강동한</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>MOON, Sung Gwon</engName><name>문성권</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Jee Hoon</engName><name>김지훈</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SON, Seung Sok</engName><name>손승석</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>YANG, Shin Hyuk</engName><name>양신혁</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Woo Geun</engName><name>이우근</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.10.06</priorityApplicationDate><priorityApplicationNumber>1020220128194</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.15</receiptDate><receiptNumber>1-1-2022-1352410-04</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.31</receiptDate><receiptNumber>1-1-2025-1215677-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220175981.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9331a95b292e3220ea4201ab3d8ea4380e1d469e0932ea8a2e7665b00997bf007fef55f63c72441feb9ef52d9a415a8002b3fa1e5a532b46f2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfef3d89fddf14f06b8efaf9a6f7824f60d0ab1cf0ee6e6972ce044b82cf53d2938e43bd73507abbea3cfa3ea8524cd0a6b62cc8c868c2b874</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>