---
layout : single
author_profile: true
sidebar: 
  nav: "sidebar-category"
  
title: "[컴퓨터구조] 처리장치 -4"

categories:
  - cs
tags:
  - CS
---

### 제어단어
- 제어변수(선택신호)들의 묶음<br><br>

- 선택신호<br>
	- 처리장치내에서 수행되는 마이크로 연산을 선택하는 변수<br>
	- 처리장치의 버스, ALU, 쉬프터, 도착 레지스터 등을 제어<br>
	- 선택신호 즉, 제어변수가 특정한 마이크로 연산을 선택<br>
	- 이러한 제어변수들의 묶음을 제어단어라 함<br><br>

- 제어단어를 살펴보기 위해 예를들어 처리장치의 구성이 다음과 같다고 가정<br>
	- 레지스터 세트 : 7개의 레지스터(R1~R7)<br>
	- 산술논리연산장치 : 12가지 연산을 수행<br>
	- 시프터 : 6가지 연산을 수행<br><br>

![화면 캡처 2023-09-10 230504](https://github.com/ejImDev/CollaboratorRepo/assets/102012107/e1acb102-7cbe-4276-88de-d8f1efde1bdc)

<br>

- A필드 : ALU로 입력되는 A버스 선택 (3비트, 8가지 공간)<br>
- B필드 : ALU로 입력되는 B버스 선택 (3비트, 8가지 공간)<br>
- D필드 : 도착 레지스터 선택 (3비트, 8가지 공간)<br>
- F필드 : ALU의 연산 선택 (4비트, 12가지 연산)<br>
- H필드 : 쉬프터의 연산 선택 (3비트, 6가지 연산)<br><br>

- 전체 16비트로 구성된 선택신호들의 모임(제어단어)을 처리장치의 각 구성요소에 가하면 해당 마이크로 연산이 수행됨<br><br>

- 제어단어의 내역표 (예)<br><br>

![화면 캡처 2023-09-10 231717](https://github.com/ejImDev/CollaboratorRepo/assets/102012107/bcdb7b38-a088-43ed-9353-ca53c65ce416)

<br>

- 제어단어 생성을 위한 효과적인 방법<br>
	- 작성된 제어단어를 기억장치에 저장하고, 기억장치의 출력을 처리장치의 각 구성요소의 선택신호로 연결<br>
	- 이렇게하면 기억장치로부터 연속적인 제어단어를 읽음으로써 처리장치에서의 마이크로 연산이 정해진 순서대로, 연속적으로 수행된다. → 제어장치의 역할<br><br>
