---
对象类型: 笔记
aliases: 
tags: 
number headings: auto, first-level 1, max 5, contents ^toc, 1.1.
---
>[! note]
>知道是什么就行，能够自己叙述出来。


# 1. 设计复杂性


## 1.1. 设计抽象层级
![[设计抽象层级.png|300]]
在进行数字电路设计的时候，我们需要遵循 3Y 原则。
![[三 Y 原则#^57679d]]

再分为 3 个域。行为域、物理域和结构域。
![[Gajski-Kuhn Y Diagram.png]]

# 2. 设计流程

![[设计层级.png]]

我们主要关注于 RTL 这一个层级。

## 2.1. EDA 工具

4 大类：
1. 设计入口
2. 分析与验证
3. 综合与实施
4. 测试

### 2.1.1. 设计输入工具

原理图编辑器 
- 单元库：包含要使用的元件
- 编辑功能：放置、移动、删除、连接、旋转/翻转、复制/粘贴
- 分层设计：模块包含较低级别的原理图
- 网表描述语言： EDIF，电子设计交换格式

# 3. 分析和验证

## 3.1. 仿真

### 3.1.1. 电路仿真

这里说的电路就是晶体管。晶体管模型（[[紧凑模型]]）需要描述其非线性电压和电流特性，仿真精度取决于模型的质量和复杂性。其产生的电压和电流信号表示为连续波形，准确但复杂且耗时，对于大型电路来说不切实际

### 3.1.2. 时序仿真

会使用更简单的晶体管模型，复杂性降低，仿真时间缩短，精度受到影响。

### 3.1.3. 开关级仿真

晶体管用开关级模型表示，非线性特性用线性电阻来近似。在关闭模式下，电阻为无穷大；在开启模式下，使用平均导通电阻。结果网络是一个由电阻器和电容器组成的时变线性网络，不太复杂且准确。

### 3.1.4. 门级仿真

也称为逻辑仿真网表，是一组逻辑门及其互连。使用逻辑门模型。门模型包括功能、输入引脚电容、输出引脚电容和延迟模型（用于计算延迟）。仿真结果是逻辑值的波形，其中或没有延迟。与电路仿真相比快。

### 3.1.5. 逻辑强度

在逻辑模拟中，逻辑有电平和强度，逻辑电平为 0 和 1 ，逻辑强度可以强也可以弱。强 0 具有强制强度的逻辑电平 0；弱 0 具有电阻强度的逻辑电平。逻辑没有任何级别具有高阻抗的逻辑强度

### 3.1.6. 信号分辨率表

信号解析表定义了逻辑函数运算。

![[取反NOT解析表.png]]

### 3.1.7. 延迟模型

延迟模型描述逻辑单元内部的延迟。

延迟包括：
- 引脚到引脚延迟：输入引脚和输出引脚之间。它表示没有互连的延迟
- 引脚延迟：与输入引脚集总的延迟
- 网络延迟（线路延迟）：互连延迟

### 3.1.8. 静态时序分析

静态时序分析计算： 
- 入口延迟：从输入点开始到时序逻辑单元的数据输入结束的路径（例如 D 触发器的 D 输入） 
- 阶段延迟：从时序逻辑单元的时钟输入开始的路径逻辑单元并结束于另一个顺序逻辑单元的数据输入
- 退出延迟：开始于顺序逻辑单元输出并结束于输出点的路径 

### 3.1.9. 功能仿真

逻辑仿真的扩展，电路可以包含任意复杂度的元素，例如 AND 门、寄存器、乘法器、RAM 每个元件的功能可以使用 HDL（VHDL 或 Verilog）描述输出结果是逻辑信号通常使用零延迟模型来加速仿真

### 3.1.10. 行为仿真

功能和行为描述之间的差异：
- 功能：表示预期的硬件结构，即连接在一起的块
- 行为：仅描述输入输出功能忽略定时并使用时钟周期，例如模拟 $\mu$ P 的指令集。
- VHDL 和 Verilog 的指令集可用于行为描述和模拟
- 输出可以是逻辑值或数值

## 3.2. 设计验证

仿真结果并不能保证设计的正确性和功能性，仿真仅说明设计在给定的一组输入激励下如何反应。设计验证用于检测电路中的设计错误。三种类型的设计验证：
- 电气验证
- 时序验证
- 形式验证

### 3.2.1. 电气验证

电气验证采用晶体管级原理图并检查一些规则：
- 两个 $\ce{ C^{2}MOS }$ 门之间的反转数量应该是偶数
- 在伪 NMOS 门中，PMOS 上拉和 NMOS 下拉器件之间有明确定义的比率
- 为确保上升和下降时间，应将驱动器晶体管的尺寸设置为扇出函数的最小界限

### 3.2.2. 时序验证

识别复杂电路中的关键延迟路径很困难。时序验证遍历电气网络并计算各种路径的延迟，智能验证器可以检测错误路径。

### 3.2.3. 形式验证

形式验证器试图在数学意义上证明电路的两种表示形式是等效的。在形式验证中，组件在行为上被描述为其输入和内部状态的函数。形式验证器将派生电路与其初始规格进行比较这两个电路不需要相同但等效，它报告任何差异。

# 4. 实施方法

![[实施方法.png]]

## 4.1. 门阵列

掩模可编程门阵列 (MPGA) 原始单元或晶体管由供应商制造逻辑门可以通过一层或多层连接层（掩模）从单元或晶体管配置设计时间与标准单元相同，因为使用了 EDA 工具制造时间比标准电池方法更短

## 4.2. 可编程逻辑器件

PLD 由“与”门和“或”门组成具有可编程连接。三种主要类型： 
- PROM - 可编程只读存储器
- PLA - 可编程逻辑阵列
- PAL - 可编程阵列逻辑
类型取决于 AND 阵列和 OR 阵列是否为可编程

### 4.2.1. PROM

PROM 具有固定 AND 阵列和可编程 OR 阵列。 AND 平面提供所有最小项。
![[PROM.png|200]]

### 4.2.2. PAL

可编程 AND 阵列，固定 OR 阵列。可以生成任何乘积项，乘积项的数量由 OR 数组固定。
![[PLA.png|250]]

## 4.3. PLA

可编程 AND 数组可编程 OR 数组可以生成任何乘积项乘积项的数量不由 OR 数组固定。

## 4.4. 现场可编程门阵列

无需定制掩模，混合可编程或基于 RAM 的逻辑单元。互连核心由逻辑单元组成，逻辑单元包含组合逻辑和时序逻辑（触发器） 可编程互连围绕单元可编程 I/O 单元围绕核心

## 4.5. 实施方法比较

| 特性   | FPGA / CPLD | Gate Arrays | 标准单元 | 定制单元 |
| ---- | ----------- | ----------- | ---- | ---- |
| 设计时间 | 短           | 短           | 短    | 长    |
| 制造时间 | -           | 短           | 长    | 长    |
| 芯片面积 | 非常大         | 大           | 中等   | 小    |
| 成本   | 非常低         | 低           | 中等   | 高    |
| 通用性  | 非常低         | 低           | 中等   | 高    |
| 设计周期 | 非常短         | 短           | 中等   | 长    |
## 4.6. 设计灵活性

![[设计灵活性.png]]

# 5. 设计综合
# 6. 测试