((Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 13) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 7) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 8) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 3) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 0) END END (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 14) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 11) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 0) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 4) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 10) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . SUB) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 9) (Expr Num . 4) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 9) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 8) END END END (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 11) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Expr Num . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Expr . ADD) (Reg . 6) (Reg . 6) (Reg . 2) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 1) END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . SUB) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 8) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 10) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 12) (Expr Num . 9) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . OUTPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 3) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 0) END END (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 5) END (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 14) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 5) (Expr Num . 2) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 9) END (Stat . LOAD) (Reg . 13) (Reg . 13) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 10) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 6) (Expr . ADD) (Reg . 8) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Expr Num . 1) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 8) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 9) END END END END END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 14) (Expr Num . 7) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 12) (Reg . 1) (Stat . LOAD) (Reg . 2) (Reg . 10) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 13) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 3) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 11) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 8) END END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END END END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Expr . SUB) (Reg . 5) (Expr Num . 3) (Expr Num . 2) (Expr Num . 5) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END END (Stat . LOAD) (Reg . 9) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) END (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 13) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . OUTPUT) (Reg . 3) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) END END (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 1) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 9) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr Num . 7) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . DIV) (Reg . 8) (Reg . 0) END END END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 12) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 2) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 8) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 4) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . LOAD) (Reg . 1) (Reg . 13) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . LOAD) (Reg . 1) (Reg . 13) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 7) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 9) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 8) END END END (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 11) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Expr Num . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 8) (Expr Num . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 8) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 6) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 7) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . OUTPUT) (Reg . 3) END END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 12) END END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 4) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 4) END (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 2) (Expr Num . 10) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 8) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 9) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr Num . 1) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 0) END END (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr . DIV) (Reg . 2) (Reg . 8) (Reg . 1) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 3))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 4) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 10) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr Num . 9) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 9) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 3) (Expr Num . 10) (Reg . 1) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . DIV) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 10) (Expr . ADD) (Reg . 4) (Expr . DIV) (Reg . 3) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 7))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 4) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 14) (Reg . 8) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 13) (Expr Num . 5) (Stat . INPUT) (Reg . 9) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 3) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 10) (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END END END END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 7) END END END END (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 2) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 4) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 4) END (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 2) (Expr Num . 10) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 8) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 9) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 12) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 9) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 2) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 2) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 7) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 7) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr Num . 5) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 8) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 6) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 9) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 7) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 0) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 7) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 0) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 8) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Expr Num . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 6) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr . SUB) (Expr Num . 4) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Expr Num . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Expr . ADD) (Expr Num . 4) (Reg . 9) (Reg . 0) END END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 1) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 7) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 4) (Expr Num . 2) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 10) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 9) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 9) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 6) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 10) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . SUB) (Reg . 8) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) END END END (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END END (Stat . INPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 5) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 2) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 4) (Expr Num . 2) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END END END END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) (Stat . OUTPUT) (Reg . 1) END (Stat . LOAD) (Reg . 0) (Reg . 7) END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 6) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 2) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . SUB) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 11) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 4) END (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 2) (Expr Num . 10) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 8) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 9) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr Num . 2) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 11) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 10) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 4) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 13) (Expr . ADD) (Reg . 6) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr Num . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) END END END END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 11) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 14) (Reg . 13) END END END END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 8) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 7) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 9) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 3) (Expr Num . 8) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 3) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 3) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 9) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 11) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 10) (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END END END END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 4) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 0) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 1) END END END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 4) END (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 2) (Expr Num . 10) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 8) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 9) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr Num . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END)
((Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Expr . SUB) (Reg . 9) (Expr . SUB) (Reg . 6) (Expr . ADD) (Reg . 0) (Reg . 2) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 0) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 14) (Reg . 3) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . LOAD) (Reg . 14) (Reg . 5) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 7) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 13) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . LOAD) (Reg . 10) (Expr . DIV) (Reg . 9) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 2) (Reg . 6) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 12) (Reg . 13) END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 1) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . LOAD) (Reg . 8) (Expr Num . 6) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END END END END END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 7) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 11) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 1) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 3) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) END END END)
((Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Expr . SUB) (Reg . 3) (Expr . DIV) (Reg . 6) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 4) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 0) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 4) END (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 2) (Expr Num . 10) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 8) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 9) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . SUB) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 10) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 2) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 6) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 4) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr . SUB) (Expr . SUB) (Reg . 0) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 9) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 9) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 6) (Stat . WHILE) (Expr . DIV) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . LOAD) (Reg . 14) (Expr . SUB) (Reg . 0) (Reg . 6) END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 10) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 11) END END END END)
((Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 11) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 13) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 9) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 8) END END END (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 11) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Expr Num . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Expr . ADD) (Reg . 6) (Reg . 6) (Reg . 2) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 1) END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . SUB) (Reg . 8) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Expr Num . 5) (Expr Num . 5) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 9) (Expr Num . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) END END END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 1) (Expr Num . 5) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 13) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 4) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 2) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 6) (Expr . ADD) (Reg . 8) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Expr Num . 1) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 8) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 9) END END END END END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 14) (Expr Num . 7) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 12) (Reg . 1) (Stat . LOAD) (Reg . 2) (Reg . 10) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 13) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . OUTPUT) (Reg . 3) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 3) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 11) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 9) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . LOAD) (Reg . 14) (Reg . 6) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 5) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 4) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 4) END (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 2) (Expr Num . 10) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 8) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 9) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 10) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 11) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 3) (Expr Num . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) END END (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 1) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 9) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr Num . 7) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . DIV) (Reg . 8) (Reg . 0) END END END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 12) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 8) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 9) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 2) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 2) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr Num . 5) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 1) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 4) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 10) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 14) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 2) (Reg . 7) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . LOAD) (Reg . 14) (Reg . 6) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 5) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 9) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 6) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 4) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 9) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 7) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 12) END END (Stat . LOAD) (Reg . 10) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 3) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 10) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 0) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 4) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr . SUB) (Reg . 7) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 6) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 14) (Expr Num . 3) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . SUB) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . LOAD) (Reg . 4) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . LOAD) (Reg . 1) (Reg . 13) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 11) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 12) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . LOAD) (Reg . 8) (Expr Num . 5) END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 13) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr . DIV) (Reg . 11) (Reg . 0) (Expr Num . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 7) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 5) END END (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 4) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 3) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 8) (Expr Num . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 11) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 4) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr Num . 9) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 13) END END END END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 8) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr . SUB) (Reg . 7) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 3) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 2) (Reg . 13) END END END END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) END (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 2) END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 13) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr Num . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Reg . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 7) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 3) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Expr . SUB) (Reg . 3) (Expr . DIV) (Reg . 6) (Reg . 9) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 4) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 0) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr Num . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 9) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 2) (Reg . 0) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr Num . 4) END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 10) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 1) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 5) END (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 4) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr Num . 9) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 13) END END END END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 8) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 10) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 5) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 11) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . ADD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . SUB) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Expr Num . 9) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 10) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Expr Num . 6) (Reg . 14) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 7) END END END END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 12) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 14) (Reg . 6) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 8) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 4) END END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 11) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 10) (Reg . 1) END END (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 8) (Expr . SUB) (Reg . 0) (Expr Num . 2) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 2) END END END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 3) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr . DIV) (Expr . SUB) (Reg . 13) (Reg . 5) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 2) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 4) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 14) END (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr Num . 9) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 8) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 11) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr . DIV) (Reg . 2) (Reg . 8) (Reg . 1) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 3))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 9) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr Num . 4) END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 1) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 2) (Expr Num . 8) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . DIV) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 7) END END END END (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 4) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 10) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr Num . 9) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 9) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 3) (Expr Num . 10) (Reg . 1) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr . ADD) (Reg . 12) (Reg . 2) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 0) END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 10) END (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 4) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 11) END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 3) (Expr Num . 9) END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 4) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 12) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 9) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 6) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 3) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 2) (Reg . 13) END END END END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) END (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . OUTPUT) (Expr Num . 1) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 1))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 6) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 13) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr Num . 8) (Reg . 2) (Expr . ADD) (Reg . 1) (Expr Num . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 8) (Expr Num . 5) (Stat . INPUT) (Reg . 9) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 10) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 9) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr Num . 4) END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 1) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 0) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 3) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 12) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 9) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . LOAD) (Reg . 8) (Expr Num . 5) END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 13) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 6) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr . DIV) (Reg . 11) (Reg . 0) (Expr Num . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 9) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 6) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Expr Num . 10) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 3) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 4) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 5) END END END END (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 4) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 2) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 10) (Reg . 11) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 8) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) END END END (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 6) END END END END END END (Stat . INPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 5) (Reg . 13) END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) (Stat . OUTPUT) (Reg . 1) END (Stat . LOAD) (Reg . 10) (Reg . 7) END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 6) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 2) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 0) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 1) END END END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 4) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 2) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 4) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 6) (Stat . WHILE) (Expr . DIV) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . LOAD) (Reg . 14) (Expr . SUB) (Reg . 0) (Reg . 6) END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 4) END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 11) (Expr Num . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 6) (Stat . WHILE) (Expr . DIV) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . LOAD) (Reg . 14) (Expr . SUB) (Reg . 0) (Reg . 6) END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 6) (Expr . DIV) (Expr . DIV) (Expr Num . 8) (Reg . 13) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 10) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 13) (Expr Num . 5) (Stat . INPUT) (Reg . 9) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr Num . 5) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 6) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 7) (Expr . ADD) (Reg . 8) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 7) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 5) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 2) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 2) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 6) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr Num . 10) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 1) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . SUB) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 4) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 7) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr Num . 1) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 0) END END (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr Num . 9) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END END END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 13) END END END END END (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 8) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 11) END END END END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . LOAD) (Reg . 10) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 8) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 13) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 7) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 7) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 9) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 9) END END (Stat . LOAD) (Reg . 8) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 14) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 6) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . LOAD) (Reg . 12) (Reg . 8) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 14) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 7) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 2) (Expr Num . 10) (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 11) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 7) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 14) (Expr Num . 3) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . SUB) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . LOAD) (Reg . 4) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 9) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr Num . 4) END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 1) END END END END END END END (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 14) (Expr Num . 3) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . SUB) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . LOAD) (Reg . 4) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 3) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 2) (Expr Num . 1) (Stat . LOAD) (Reg . 4) (Reg . 1) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . SUB) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 10) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 9) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 2) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Expr Num . 6) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 6) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 7) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . LOAD) (Reg . 8) (Expr Num . 5) END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 13) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr . DIV) (Reg . 11) (Reg . 0) (Expr Num . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 4) (Reg . 13) END END END END (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 12) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 1) END END END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 4) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 12) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 11) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 8) END END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END END END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Expr . SUB) (Reg . 5) (Expr Num . 3) (Expr Num . 2) (Expr Num . 5) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END END (Stat . LOAD) (Reg . 9) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) END (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 2) (Expr Num . 8) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr . SUB) (Reg . 7) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 3) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 12) (Reg . 4) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr Num . 7) (Reg . 6) END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 13) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 9) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . OUTPUT) (Reg . 3) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr Num . 3) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 4) (Reg . 10) END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 9) (Expr Num . 9) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 0) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . INPUT) (Reg . 10) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 9) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 7) END END END END (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 10) (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END END END END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 3) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 5) END (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 8) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr . DIV) (Reg . 2) (Reg . 8) (Reg . 1) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 3))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 12) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 9) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 6) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 2) (Reg . 6) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 12) (Reg . 13) END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 4) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 10) (Reg . 9) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 6) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 7) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 14) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 1) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END (Stat . LOAD) (Reg . 1) (Reg . 7) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 11) (Expr Num . 5) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Expr Num . 2) (Reg . 7) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr Num . 2) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr Num . 1) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 0) END END (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 7) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 0) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 7) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 13) (Expr Num . 5) (Stat . INPUT) (Reg . 9) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 0) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 1) END END END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 13) (Reg . 14) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 8) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . SUB) (Reg . 4) (Expr . ADD) (Reg . 12) (Expr Num . 7) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) END END (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 1) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 9) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr Num . 7) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . DIV) (Reg . 8) (Reg . 0) END END END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 12) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 9) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 9) (Expr Num . 9) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 0) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . INPUT) (Reg . 10) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 6) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr Num . 5) (Expr Num . 2) (Stat . LOAD) (Reg . 11) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 0) (Reg . 1) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . SUB) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 14) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 14) (Reg . 11) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 1) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 5) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 6) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr . SUB) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr Num . 2) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 3) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 4) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 5) END END END END (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 8) (Expr Num . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 6) (Stat . WHILE) (Expr . DIV) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . LOAD) (Reg . 14) (Expr . SUB) (Reg . 0) (Reg . 6) END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Expr Num . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr . ADD) (Expr . ADD) (Reg . 1) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . ADD) (Expr . SUB) (Expr Num . 4) (Reg . 5) (Reg . 10) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 6) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Expr Num . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 10) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 7) (Expr Num . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 8) (Expr Num . 5) (Stat . INPUT) (Reg . 9) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 7) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr Num . 7) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . DIV) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 10) (Expr . ADD) (Reg . 4) (Expr . DIV) (Reg . 3) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 7))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 12) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 8) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . LOAD) (Reg . 7) (Expr Num . 5) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 3) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 2) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 4) (Reg . 6) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 6) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 6) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 10) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 9) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 8) END END END (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 11) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Expr Num . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Expr . ADD) (Reg . 6) (Reg . 6) (Reg . 2) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 1) END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . SUB) (Reg . 8) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 4) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 12) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 1) END END END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 6) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 7) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . INPUT) (Reg . 1) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 14) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . DIV) (Expr . ADD) (Reg . 10) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 8) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 6) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 7) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . OUTPUT) (Reg . 3) END END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . LOAD) (Reg . 5) (Reg . 12) END END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 4) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Expr Num . 5) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 6) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 7) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 9) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 7) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 9) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 8) END END END (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 11) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Expr Num . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 3) (Expr Num . 8) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . LOAD) (Reg . 11) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . SUB) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 9) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 11) (Expr Num . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 4) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 8) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . INPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 2) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . LOAD) (Reg . 1) (Reg . 13) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 11) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 11) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 12) (Expr Num . 9) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . OUTPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 12) (Expr Num . 9) END END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 2) (Reg . 13) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 6) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 1) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 4) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 7) (Reg . 12) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 9) END END END END END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 4) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 8) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 2) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 4) (Expr Num . 2) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END END END END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 6) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 4) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 2) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 6) (Stat . WHILE) (Expr . DIV) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . LOAD) (Reg . 14) (Expr . SUB) (Reg . 0) (Reg . 6) END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 7) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr Num . 7) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . SUB) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 6) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 7) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 1) (Reg . 7) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 2) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 4) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 11) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 4) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 12) (Reg . 8) END END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Expr Num . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 2) (Reg . 13) END END END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Expr . SUB) (Expr Num . 9) (Reg . 14) (Expr . ADD) (Expr Num . 2) (Reg . 8) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 1) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 12) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 9) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 6) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 10) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 10) (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END END END END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 5) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr . DIV) (Expr . SUB) (Reg . 13) (Reg . 8) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 6) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 2) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 4) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 14) END (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Reg . 8) END (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr Num . 9) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END (Stat . LOAD) (Reg . 2) (Expr Num . 8) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 4) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 10) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 9) END (Stat . LOAD) (Reg . 13) (Reg . 13) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END END END (Stat . INPUT) (Reg . 10) END END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 8) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 11) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 5) END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) END (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 12) (Expr Num . 9) END END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 2) (Reg . 13) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 6) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 1) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 4) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 7) (Reg . 12) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 9) END END END END END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 6) (Expr . DIV) (Expr . DIV) (Expr Num . 8) (Reg . 13) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 10) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 9) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr . DIV) (Reg . 2) (Reg . 8) (Reg . 1) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 3))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 2) END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 13) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Reg . 10) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr Num . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Reg . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 7) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 3) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr Num . 8) (Reg . 2) (Expr . ADD) (Reg . 1) (Expr Num . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 8) (Expr Num . 5) (Stat . INPUT) (Reg . 9) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 10) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 11) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . SUB) (Reg . 8) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) END END END (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END END (Stat . INPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 5) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 2) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 4) (Expr Num . 2) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END END END END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) (Stat . OUTPUT) (Reg . 1) END (Stat . LOAD) (Reg . 0) (Reg . 7) END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 6) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 10) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 5) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 4) END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 11) (Expr Num . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 10) END (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 13) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Expr Num . 9) END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Expr Num . 10) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 6) (Stat . WHILE) (Expr . DIV) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . LOAD) (Reg . 14) (Expr . SUB) (Reg . 0) (Reg . 6) END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 10) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . SUB) (Reg . 8) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) END END END (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END END (Stat . INPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 5) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 2) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 4) (Expr Num . 2) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END END END END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) (Stat . OUTPUT) (Reg . 1) END (Stat . LOAD) (Reg . 0) (Reg . 7) END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 6) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 11) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 6) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr Num . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 7) END END END END (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 13) (Reg . 14) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 10) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . SUB) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 9) (Expr Num . 4) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 2) END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 13) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Reg . 10) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr Num . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Reg . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 7) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 3) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . OUTPUT) (Expr . SUB) (Reg . 2) (Reg . 2) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . OUTPUT) (Reg . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr . DIV) (Reg . 9) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr . SUB) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 8) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 7) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 10) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) END (Stat . LOAD) (Reg . 2) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 4) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 2) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 6) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 4) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 6) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 7) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 8) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 0) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 8) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 8) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Expr Num . 6) (Reg . 14) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 7) END END END END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 12) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 14) (Reg . 6) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 8) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 4) END END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 11) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 10) (Reg . 1) END END (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 8) (Expr . SUB) (Reg . 0) (Expr Num . 2) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 2) END END END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) END END END END END END)
((Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) END (Stat . LOAD) (Reg . 2) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr . SUB) (Expr Num . 4) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Expr Num . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Expr . ADD) (Expr Num . 4) (Reg . 9) (Reg . 0) END END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 1) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 7) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 4) (Expr Num . 2) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr . SUB) (Expr Num . 4) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Expr Num . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Expr . ADD) (Expr Num . 4) (Reg . 9) (Reg . 0) END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 4) (Expr Num . 2) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 3) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 0) END END (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 10) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . DIV) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 2) END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 13) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr Num . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Reg . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 7) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 3) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 9) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 7) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 2) END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 13) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr Num . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Reg . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 7) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 3) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . LOAD) (Reg . 8) (Expr Num . 5) END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 13) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr . DIV) (Reg . 11) (Reg . 0) (Expr Num . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 2) END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 13) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr Num . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Reg . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 7) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 3) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 9) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 2) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 2) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr Num . 5) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . LOAD) (Reg . 1) (Reg . 13) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END END END END END END)
((Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 10))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 0) (Reg . 4) (Reg . 3) END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 11) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr Num . 9) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END END END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 13) END END END END END (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 8) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 8) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 6) (Expr Num . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 3) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 12) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 12) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 5) END END END END (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 14) (Expr Num . 3) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . LOAD) (Reg . 4) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 7) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr . DIV) (Reg . 2) (Reg . 8) (Reg . 1) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Reg . 3))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 10) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 8) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 3) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Expr . DIV) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 12) (Reg . 1) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 11) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 10) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 3) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Reg . 3) END END END END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 7) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 6) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 9) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . DIV) (Expr Num . 4) (Reg . 11) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 7) END END END END (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 13) (Reg . 14) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 3) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 4) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 5) END END END END (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 12) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . OUTPUT) (Expr Num . 1) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 10) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 4) (Stat . LOAD) (Reg . 5) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 10) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 3) (Expr Num . 10) (Reg . 1) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 11) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 6) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 12) (Reg . 8) END END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Expr Num . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 2) (Reg . 13) END END END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Expr . SUB) (Expr Num . 9) (Reg . 14) (Expr . ADD) (Expr Num . 2) (Reg . 8) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 1) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 8) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Expr Num . 7) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr . DIV) (Reg . 2) (Reg . 8) (Reg . 1) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 3))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 4) (Reg . 12) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr . ADD) (Expr . ADD) (Reg . 0) (Expr Num . 10) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 0) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 10) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 10) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 4) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 0) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 10) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 0) END END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 9) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 8) END END END (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 11) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Expr Num . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Expr . ADD) (Reg . 6) (Reg . 6) (Reg . 2) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 1) END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . SUB) (Reg . 8) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 6) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 9) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr . DIV) (Reg . 2) (Reg . 8) (Reg . 1) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 3))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . LOAD) (Reg . 14) (Reg . 6) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 5) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Expr Num . 6) (Reg . 14) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 7) END END END END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 12) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 14) (Reg . 6) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 8) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 4) END END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 11) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 10) (Reg . 1) END END (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 8) (Expr . SUB) (Reg . 0) (Expr Num . 2) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 2) END END END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 9) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 4) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Expr . SUB) (Reg . 9) (Expr . SUB) (Reg . 6) (Expr . ADD) (Reg . 0) (Reg . 2) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 14) (Reg . 3) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 8) (Expr Num . 5) (Stat . INPUT) (Reg . 9) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr . ADD) (Expr Num . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 0) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . INPUT) (Reg . 5) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 4) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 9) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 7) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 12) END END (Stat . LOAD) (Reg . 10) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 5) END (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 9) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 6) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 3) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 0) END END (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 5) END (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 11) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 3) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 10) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . SUB) (Reg . 8) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) END END END (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END END (Stat . INPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 5) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 2) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 4) (Expr Num . 2) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END END END END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) (Stat . OUTPUT) (Reg . 1) END (Stat . LOAD) (Reg . 0) (Reg . 7) END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 6) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 14) (Reg . 5) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 7) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr . SUB) (Reg . 11) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 11) (Reg . 5) END END END (Stat . LOAD) (Reg . 11) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 12) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 2) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 7) (Reg . 3) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END (Stat . OUTPUT) (Expr Num . 10) END END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 4) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr Num . 5) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 11) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr Num . 9) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) END END END END END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 13) END END END END END (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 8) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 7) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 9) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 8) END END END (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Expr Num . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 2) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 6) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 4) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Expr Num . 5) (Expr Num . 5) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 9) (Expr Num . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) END END END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 1) (Expr Num . 5) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 13) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 10) END (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 4) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 0) END END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 2) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 10) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 3) (Reg . 13) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Reg . 3) (Expr . DIV) (Expr Num . 1) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 11) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Expr Num . 1) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 11) (Expr Num . 8) END (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 3) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 9) END END END END END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 13) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 3) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 10) (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END END END END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . OUTPUT) (Expr . SUB) (Reg . 2) (Reg . 2) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . OUTPUT) (Reg . 3) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr . DIV) (Reg . 9) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr . SUB) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 8) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 7) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 9) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 11) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 9) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr Num . 4) END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 1) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 2) (Expr Num . 8) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr . SUB) (Reg . 7) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Expr Num . 5) (Expr Num . 5) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 9) (Expr Num . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) END END END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 1) (Expr Num . 5) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 5) (Expr Num . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 13) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 5) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 4) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 2) END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 13) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr Num . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Reg . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 7) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 3) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 2) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 4) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 4) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 12) (Expr Num . 9) END END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 2) (Reg . 13) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 6) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 1) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 4) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 7) (Reg . 12) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 9) END END END END END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 2) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 10) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 9) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr Num . 4) END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 1) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 10) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 4) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 13) (Expr . ADD) (Reg . 6) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 13) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 8) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . INPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 4) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 11) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 11) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 12) (Reg . 8) END END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 2) (Reg . 13) END END END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Expr . SUB) (Expr Num . 9) (Reg . 14) (Expr . ADD) (Expr Num . 2) (Reg . 8) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 1) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . OUTPUT) (Reg . 3) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 13) (Expr Num . 5) (Stat . INPUT) (Reg . 9) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 10) (Expr Num . 6) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 3) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 3) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 8) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 11) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 12) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 2) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 7) (Reg . 3) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 10) END END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 4) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr Num . 5) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 13) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . LOAD) (Reg . 8) (Expr Num . 5) END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 13) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr . DIV) (Reg . 11) (Reg . 0) (Expr Num . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 4) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 10) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr Num . 9) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 9) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 3) (Expr Num . 10) (Reg . 1) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Expr Num . 6) (Reg . 14) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 7) END END END END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 12) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 14) (Reg . 6) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 8) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 4) END END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 11) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 10) (Reg . 1) END END (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 8) (Expr . SUB) (Reg . 0) (Expr Num . 2) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 2) END END END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 4) END (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 2) (Expr Num . 10) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 8) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 9) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 11) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 3) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 8) (Expr Num . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr Num . 2) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr . SUB) (Expr Num . 4) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Expr Num . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 4) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Expr . ADD) (Expr Num . 4) (Reg . 9) (Reg . 0) END END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 1) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 4) (Expr Num . 2) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 11) (Reg . 10) (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END END END END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 4) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 8) (Expr Num . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 9) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 6) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Expr Num . 1) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 3) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 9) END END END END END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 13) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 4))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 10) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 3) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 0) END END (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 14) (Expr Num . 3) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . SUB) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 5) (Stat . LOAD) (Reg . 4) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 11) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 13) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 7) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 11) (Reg . 9) (Stat . OUTPUT) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 3) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 1) END END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 10) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . LOAD) (Reg . 8) (Expr Num . 6) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END END END END END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 7) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 11) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 12) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . SUB) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 9) (Expr Num . 4) (Reg . 8) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Expr Num . 2) (Stat . OUTPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 3) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . OUTPUT) (Reg . 0) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 5) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 14) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 5) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 13) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 1) (Reg . 10) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 2) END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 5) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 8) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 8) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 8) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 8) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . LOAD) (Reg . 1) (Reg . 13) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr Num . 2) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 13) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . SUB) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 11) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 9) (Expr Num . 9) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 0) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . INPUT) (Reg . 10) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 3) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 4) (Reg . 8) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 0) END END (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 2) (Expr Num . 8) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . DIV) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 2) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 10) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 3) (Reg . 13) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Reg . 3) (Expr . DIV) (Expr Num . 1) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr . SUB) (Expr Num . 4) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Expr Num . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Expr . ADD) (Expr Num . 4) (Reg . 9) (Reg . 0) END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 4) (Expr Num . 2) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 12) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 8) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . LOAD) (Reg . 7) (Expr Num . 5) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 3) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 2) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Expr Num . 8) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 10) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 10) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 3) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 12) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 12) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 9) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 6) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 5) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 10) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 9) (Expr Num . 4) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 8) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 3) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 4) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . DIV) (Expr Num . 4) (Reg . 11) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 12) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 6) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 7) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 10) END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 3) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 2) (Expr Num . 1) (Stat . LOAD) (Reg . 4) (Reg . 1) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 3) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 4) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 5) END END END END (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 8) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 7) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 9) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 9) END END (Stat . LOAD) (Reg . 8) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . SUB) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 11) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 10) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 9) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 6) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . SUB) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 4) END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 11) (Expr Num . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 3) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . DIV) (Expr Num . 4) (Reg . 11) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 3) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 8) (Expr Num . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 4) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 8) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 6) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 7) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . OUTPUT) (Reg . 3) END END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 4) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 0) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 1) END END END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 9) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 6) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr . SUB) (Expr Num . 10) (Expr Num . 5) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 3) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr Num . 8) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 1) END END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 13) (Reg . 8) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 8) (Expr Num . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 3) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . OUTPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 11) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Expr . DIV) (Reg . 13) (Reg . 14) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 7) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 4) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . OUTPUT) (Reg . 10) END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 3) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 4) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 5) END END END END (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 11) END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 4) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 7) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 13) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . LOAD) (Reg . 10) (Expr . DIV) (Reg . 9) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 2) (Reg . 6) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 12) (Reg . 13) END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 1) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . LOAD) (Reg . 8) (Expr Num . 6) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END END END END END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 7) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 11) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 13) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 5) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 4) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 3) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 3) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 12) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 11) (Expr Num . 4) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Expr Num . 7) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 4) END END)
((Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 10) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . DIV) (Expr . ADD) (Reg . 10) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 4) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 14) (Reg . 8) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 8) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . INPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 10) (Expr Num . 6) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 7) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 12) (Expr Num . 9) END END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 2) (Reg . 13) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 6) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 1) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 4) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 7) (Reg . 12) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 9) END END END END END (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 10) END (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 0) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 3) (Expr Num . 9) END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 4) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 12) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 12) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 1) (Reg . 2) (Stat . OUTPUT) (Expr Num . 1) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 8) (Reg . 6) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 12) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . OUTPUT) (Expr Num . 2) END (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr Num . 5) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 0) END END (Stat . LOAD) (Reg . 5) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr . DIV) (Reg . 2) (Reg . 8) (Reg . 1) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . LOAD) (Reg . 0) (Reg . 3))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 11) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 9) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 2) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 4) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 6) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 7) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Expr . DIV) (Reg . 1) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . DIV) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 11) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 2) (Expr Num . 8) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . DIV) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 14) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 5) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 7) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr Num . 7) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 4) END (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 2) (Expr Num . 10) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 8) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 9) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 6) (Stat . WHILE) (Expr . DIV) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 9) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 6) (Expr Num . 4) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr Num . 8) (Reg . 2) (Expr . ADD) (Reg . 1) (Expr Num . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 8) (Expr Num . 5) (Stat . INPUT) (Reg . 9) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 7) (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 0) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 1) END END END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 2) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr . SUB) (Reg . 11) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . OUTPUT) (Reg . 3) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 0) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 6) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . OUTPUT) (Reg . 3) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 4) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 10) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 5) (Expr Num . 9) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 9) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 3) (Expr Num . 10) (Reg . 1) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 3) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr Num . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Reg . 3) END END END END END END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 8) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 3) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . DIV) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 12) END END (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . OUTPUT) (Reg . 3) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 7) END END END END (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 13) (Reg . 14) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 10) (Reg . 4) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 14) (Reg . 8) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 4) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . LOAD) (Reg . 14) (Reg . 6) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 5) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 10) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . SUB) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 9) (Expr Num . 4) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 4) (Reg . 13) END END END END (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 12) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 1) END END END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr Num . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 11) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 6) (Reg . 7) (Stat . LOAD) (Reg . 10) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 10) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 13) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 7) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . LOAD) (Reg . 8) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 12) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 11) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 14) END END END END (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 7) END END END END (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) END END (Stat . OUTPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 13) (Reg . 14) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 1) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 12) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Expr Num . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 7) (Stat . LOAD) (Reg . 11) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 1) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 11) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 14) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 10) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 10) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . LOAD) (Reg . 14) (Reg . 6) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 5) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 13) (Expr Num . 1) (Stat . LOAD) (Reg . 10) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 13) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 13) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 7) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr Num . 7) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 5) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 1) END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 8) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 3) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 2) (Expr Num . 1) (Stat . LOAD) (Reg . 4) (Reg . 1) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . OUTPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 3) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END END (Stat . WHILE) (Expr . DIV) (Expr Num . 4) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 14) END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 0) (Expr Num . 6) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 8) (Stat . LOAD) (Reg . 11) (Expr . ADD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 11) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . ADD) (Reg . 7) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 2) END END END (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Expr Num . 3) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 12) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) END END (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) END (Stat . LOAD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr . DIV) (Reg . 4) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Expr Num . 10) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 7) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 3) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 11) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr . SUB) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 14) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 14) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 9) END (Stat . INPUT) (Reg . 10) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr Num . 8) (Reg . 2) (Expr . ADD) (Reg . 1) (Expr Num . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 8) (Expr Num . 5) (Stat . INPUT) (Reg . 9) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 5) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 2) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . OUTPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 7) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 11) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 11) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 4) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 10) (Reg . 13) (Reg . 9) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 12) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 6) (Reg . 14) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 10) END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . WHILE) (Expr Num . 6) (Stat . OUTPUT) (Expr Num . 9) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 12) END (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 11) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr Num . 1) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 9) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 1) (Stat . LOAD) (Reg . 8) (Expr Num . 5) END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 13) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 10) (Stat . OUTPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr . DIV) (Reg . 11) (Reg . 0) (Expr Num . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 3) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . DIV) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 8) (Reg . 2) END END (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 3) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr Num . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 4) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 12) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 5) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 1) END END END END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 14) (Stat . OUTPUT) (Expr Num . 8) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . LOAD) (Reg . 1) (Reg . 13) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 12) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr Num . 6) END (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . DIV) (Reg . 1) (Reg . 7) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr Num . 7) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 11) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) END END (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 7) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 13) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . LOAD) (Reg . 10) (Expr . DIV) (Reg . 9) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 2) (Reg . 6) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 11) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 12) (Reg . 13) END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 1) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 13) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . LOAD) (Reg . 8) (Expr Num . 6) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 10) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 10) (Reg . 13) END END END END END END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 7) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 11) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . LOAD) (Reg . 9) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Expr Num . 5) (Expr Num . 5) (Reg . 11) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 9) (Expr Num . 2) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 1) END END END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 13) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 8) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) END END END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 11) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Expr . ADD) (Expr Num . 1) (Expr Num . 5) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 8) END (Stat . LOAD) (Reg . 6) (Reg . 8) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 13) (Expr . DIV) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 13) (Expr Num . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Expr Num . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 13) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 5) (Expr . SUB) (Reg . 7) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr . DIV) (Expr Num . 2) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) END END END (Stat . OUTPUT) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Expr . ADD) (Expr Num . 9) (Reg . 4) (Stat . LOAD) (Reg . 9) (Reg . 0) END END (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 3) END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . LOAD) (Reg . 1) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Expr Num . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 13) (Expr Num . 5) (Stat . INPUT) (Reg . 9) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 4) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 3) (Stat . OUTPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Expr . ADD) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Reg . 5) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 13) (Expr Num . 5) (Stat . INPUT) (Reg . 9) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 2) (Stat . LOAD) (Reg . 10) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 0) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 1) (Stat . OUTPUT) (Reg . 14) END END (Stat . LOAD) (Reg . 12) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 6) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 9) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . SUB) (Expr Num . 9) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 2) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 10) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 6) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 8) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr Num . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 3) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 7) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 10) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 0) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 4) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 13) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 7) (Stat . OUTPUT) (Expr . DIV) (Reg . 1) (Reg . 5) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 0) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 14) END END END END (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 2) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 13) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 3) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 6) (Stat . WHILE) (Expr . DIV) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . LOAD) (Reg . 14) (Expr Num . 6) END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 3) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Expr . ADD) (Reg . 9) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 4) END END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . DIV) (Reg . 11) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 4) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 3) (Stat . LOAD) (Reg . 12) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 13) (Reg . 13) (Stat . LOAD) (Reg . 13) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Reg . 8) (Stat . LOAD) (Reg . 8) (Reg . 9) END (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 12) END END END (Stat . LOAD) (Reg . 1) (Reg . 1) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 14) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) END END END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr . SUB) (Expr Num . 1) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 1) (Expr Num . 4) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 3) (Expr Num . 2) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 7) END END END END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr Num . 8) (Reg . 2) (Expr . ADD) (Reg . 1) (Expr Num . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Expr . SUB) (Expr Num . 1) (Expr Num . 10) (Stat . INPUT) (Reg . 4) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 4) (Reg . 1) (Stat . OUTPUT) (Expr Num . 3) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Expr . SUB) (Expr . ADD) (Reg . 2) (Expr Num . 6) (Reg . 6) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 4) (Reg . 10) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . INPUT) (Reg . 13) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 3) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 1) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 0) (Reg . 7) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 4) (Reg . 5) END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 13) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 7) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 3) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 5) (Stat . OUTPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 7) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 2) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . OUTPUT) (Reg . 2) (Stat . LOAD) (Reg . 1) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) END END END END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Expr Num . 6) (Stat . WHILE) (Expr . DIV) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 9) (Stat . LOAD) (Reg . 14) (Expr . SUB) (Reg . 0) (Reg . 6) END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 2) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 10) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . LOAD) (Reg . 13) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 4) (Reg . 4) END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr Num . 2) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 12) (Reg . 0) (Reg . 13) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . LOAD) (Reg . 3) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 11) (Reg . 11) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 4) END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 7) END END END END (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 13) (Reg . 14) (Stat . WHILE) (Expr Num . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 4) END END END END END END END (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . WHILE) (Expr Num . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 5) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 7) END END END END END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 1) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr Num . 8) (Reg . 2) (Expr . ADD) (Reg . 1) (Expr Num . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 10) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . LOAD) (Reg . 4) (Expr . SUB) (Expr Num . 1) (Expr Num . 10) (Stat . INPUT) (Reg . 4) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 6) (Stat . LOAD) (Reg . 12) (Reg . 0) END (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 5) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . OUTPUT) (Expr Num . 6) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 12) END (Stat . OUTPUT) (Expr Num . 3) END (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 10) (Reg . 1) END END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Expr . ADD) (Reg . 7) (Reg . 14) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Reg . 0) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 5) END (Stat . LOAD) (Reg . 4) (Expr Num . 10) (Stat . WHILE) (Expr Num . 4) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 13) END END END (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Expr . ADD) (Reg . 4) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 3) (Expr Num . 9) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 6) (Reg . 2) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Reg . 5) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 1) (Reg . 0) END (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 3) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 8) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr . ADD) (Reg . 10) (Reg . 11) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 7) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 4) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Expr Num . 3) (Expr . ADD) (Expr . ADD) (Expr . ADD) (Reg . 4) (Expr Num . 6) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 9) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Reg . 2) END END END (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Expr . SUB) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 6) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 2) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . LOAD) (Reg . 10) (Expr Num . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 5) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr Num . 8) (Stat . INPUT) (Reg . 9) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 14) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 5) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 0) END END END END (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 3) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr Num . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 4) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 0) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) END (Stat . LOAD) (Reg . 4) (Reg . 5) END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 13) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 4) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 5) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Expr . ADD) (Reg . 5) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 4) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 8) (Expr Num . 9) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 0) (Stat . LOAD) (Reg . 8) (Reg . 3) (Stat . LOAD) (Reg . 8) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . INPUT) (Reg . 11) END END END END END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Expr . ADD) (Reg . 7) (Expr Num . 7) (Stat . LOAD) (Reg . 5) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 5) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 8) (Expr Num . 10) (Stat . LOAD) (Reg . 13) (Expr Num . 4) END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 1) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 10) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 1) (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 12) END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 4) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 10) END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 7) (Reg . 10) (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 6) (Expr Num . 8) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 10) (Reg . 14) END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 6) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 9) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 1) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 7) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . SUB) (Reg . 13) (Expr Num . 2) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 1) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 4) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 2) END END END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Expr . DIV) (Expr Num . 2) (Reg . 5) END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr . SUB) (Reg . 12) (Reg . 3) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . ADD) (Reg . 8) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 4) END (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 5) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 12) (Expr . ADD) (Reg . 1) (Expr Num . 1) END (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Expr . SUB) (Reg . 10) (Reg . 8) (Stat . INPUT) (Reg . 9) END END END (Stat . LOAD) (Reg . 8) (Reg . 12) END (Stat . INPUT) (Reg . 6) END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 9) END (Stat . OUTPUT) (Reg . 9) END END END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 2) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 7) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 8) END END END END (Stat . INPUT) (Reg . 0) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . LOAD) (Reg . 12) (Reg . 5) END END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Expr . SUB) (Reg . 8) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) END END END (Stat . LOAD) (Reg . 10) (Expr Num . 6) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END END END (Stat . INPUT) (Reg . 5) END (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 7) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 5) (Reg . 13) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 6) (Stat . LOAD) (Reg . 14) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 5) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr . DIV) (Reg . 7) (Expr . ADD) (Reg . 6) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 2) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 8) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 4) (Stat . LOAD) (Reg . 14) (Reg . 14) (Stat . INPUT) (Reg . 2) END END (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 4) (Expr Num . 2) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Expr Num . 3) END END END END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 6) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . LOAD) (Reg . 3) (Reg . 11) (Stat . OUTPUT) (Reg . 1) END (Stat . LOAD) (Reg . 0) (Reg . 7) END END (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 10) END END END END (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 6) (Expr Num . 9) (Stat . LOAD) (Reg . 11) (Expr Num . 4) END END END END (Stat . LOAD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr Num . 3) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 10) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr Num . 1) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . SUB) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr . ADD) (Reg . 12) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) END END (Stat . LOAD) (Reg . 0) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 3) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 11) (Expr Num . 2) END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 3) END (Stat . LOAD) (Reg . 12) (Reg . 14) END (Stat . WHILE) (Expr Num . 1) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 1) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 13) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 7) END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 14) (Reg . 1) END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 8) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 6) (Expr Num . 1) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 11) END END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 1) END END (Stat . WHILE) (Expr Num . 10) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 1) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 4) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 7) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END END (Stat . INPUT) (Reg . 13) END (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 14) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 14) (Expr . DIV) (Expr . ADD) (Reg . 9) (Expr Num . 9) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 12) END END END (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . OUTPUT) (Expr Num . 2) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . LOAD) (Reg . 3) (Expr Num . 3) (Stat . OUTPUT) (Reg . 9) END END END END (Stat . LOAD) (Reg . 11) (Reg . 5) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 10) (Expr . SUB) (Reg . 10) (Expr Num . 8) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Expr Num . 3) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 4) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 3) (Reg . 14) END (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 12) END (Stat . INPUT) (Reg . 1) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . LOAD) (Reg . 6) (Expr . ADD) (Reg . 11) (Reg . 7) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Expr Num . 3) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 1) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 9) END (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 7) (Reg . 9) END (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . LOAD) (Reg . 11) (Reg . 2) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Expr . SUB) (Reg . 3) (Reg . 6) (Stat . INPUT) (Reg . 14) END END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 9) (Expr Num . 4) (Reg . 0) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 14) END (Stat . LOAD) (Reg . 6) (Reg . 1) END END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Expr Num . 10) (Stat . LOAD) (Reg . 4) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) END END (Stat . OUTPUT) (Expr Num . 8) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 10) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 13) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 9) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . LOAD) (Reg . 11) (Reg . 4) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 5) (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Expr . ADD) (Expr . ADD) (Expr . DIV) (Reg . 2) (Reg . 8) (Reg . 1) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 6) (Reg . 3))
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 7) END END (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . SUB) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr . ADD) (Reg . 14) (Expr . ADD) (Reg . 14) (Reg . 6) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 12) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr Num . 4) (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . INPUT) (Reg . 6) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 4) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Expr Num . 4) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 4) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 0) (Expr . SUB) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 1) (Reg . 1) END (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 9) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 10) (Reg . 4) (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Expr . DIV) (Reg . 5) (Reg . 7) END END (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Expr . ADD) (Reg . 9) (Reg . 13) (Reg . 13) (Reg . 0) (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 5) END END (Stat . WHILE) (Reg . 10) (Stat . LOAD) (Reg . 0) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 5) (Expr . ADD) (Reg . 9) (Expr Num . 3) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 1) (Reg . 9) (Stat . LOAD) (Reg . 14) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . OUTPUT) (Reg . 4) (Stat . LOAD) (Reg . 3) (Reg . 2) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . INPUT) (Reg . 11) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END END END END (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 14) (Reg . 5) (Stat . INPUT) (Reg . 4) END END (Stat . LOAD) (Reg . 6) (Expr Num . 2) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 5) END END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 5) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 7) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 13) END (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Reg . 13) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 3) (Expr . SUB) (Reg . 13) (Expr Num . 3) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 10) END END END (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 8) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . OUTPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 0) (Expr Num . 2) END END (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 3) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Expr Num . 2) (Stat . LOAD) (Reg . 0) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Reg . 0) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 1) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . ADD) (Reg . 5) (Reg . 1) (Stat . LOAD) (Reg . 5) (Expr Num . 5) (Stat . INPUT) (Reg . 8) END END END END END (Stat . LOAD) (Reg . 1) (Expr Num . 10) (Stat . OUTPUT) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 6) (Expr . ADD) (Expr Num . 10) (Expr . ADD) (Reg . 7) (Reg . 1) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) END END (Stat . OUTPUT) (Reg . 14) END (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Expr Num . 1) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 11) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 11) (Stat . LOAD) (Reg . 8) (Reg . 11) END END END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 1) (Expr Num . 2) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 3) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 6) (Expr . ADD) (Expr . SUB) (Reg . 9) (Expr Num . 5) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 3) (Reg . 9) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 1) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 8) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 13) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 9) (Stat . LOAD) (Reg . 12) (Reg . 7) END END (Stat . LOAD) (Reg . 8) (Reg . 1) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 13) (Expr Num . 8) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 11) (Reg . 12) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 10) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 12) (Stat . OUTPUT) (Expr Num . 6) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 1) END (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 6) (Expr Num . 5) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 5) END END END (Stat . LOAD) (Reg . 12) (Reg . 1) END END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 1) (Expr Num . 9) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 2) (Reg . 9) END (Stat . WHILE) (Expr . ADD) (Reg . 5) (Reg . 13) (Stat . LOAD) (Reg . 2) (Reg . 7) (Stat . INPUT) (Reg . 1) END (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Expr Num . 7) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 4) (Reg . 13) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 11) (Reg . 13) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 7) END (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 0) (Reg . 12) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 4) (Reg . 8) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 8) (Stat . WHILE) (Expr . SUB) (Reg . 2) (Expr Num . 9) (Stat . LOAD) (Reg . 0) (Reg . 3) END END END END (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . LOAD) (Reg . 4) (Reg . 9) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 8) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 2) (Expr . ADD) (Reg . 1) (Reg . 5) END (Stat . INPUT) (Reg . 6) END END (Stat . LOAD) (Reg . 10) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Expr Num . 6) (Reg . 3) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 0) (Reg . 0) END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 11) (Expr Num . 2) (Stat . OUTPUT) (Reg . 7) END (Stat . OUTPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 4) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) END (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 6) (Reg . 12) (Stat . INPUT) (Reg . 7) END END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) END END (Stat . LOAD) (Reg . 1) (Reg . 6) (Stat . LOAD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 13) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 14) (Reg . 1) END (Stat . OUTPUT) (Reg . 3) (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 11) (Reg . 6) END (Stat . WHILE) (Expr Num . 6) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 13) (Expr Num . 8) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr . ADD) (Reg . 9) (Reg . 2) (Stat . OUTPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr . ADD) (Reg . 0) (Expr . ADD) (Reg . 10) (Expr Num . 6) (Stat . LOAD) (Reg . 14) (Reg . 0) END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) END END END END (Stat . OUTPUT) (Expr Num . 8) (Stat . WHILE) (Expr Num . 5) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 3) END END (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 13) (Reg . 2) END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Expr Num . 5) (Stat . LOAD) (Reg . 13) (Reg . 9) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Expr Num . 9) (Stat . LOAD) (Reg . 13) (Reg . 7) END (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) END (Stat . OUTPUT) (Reg . 1) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr Num . 8) (Stat . OUTPUT) (Reg . 13) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 14) END END END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Expr . ADD) (Reg . 3) (Reg . 6) (Expr Num . 1) (Stat . LOAD) (Reg . 13) (Expr . SUB) (Expr Num . 7) (Expr . ADD) (Reg . 10) (Expr . ADD) (Reg . 0) (Reg . 11) (Stat . LOAD) (Reg . 7) (Reg . 8) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 13) (Reg . 9) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 1) (Expr . ADD) (Reg . 2) (Reg . 9) (Stat . INPUT) (Reg . 2) END (Stat . OUTPUT) (Reg . 8) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 1) (Stat . WHILE) (Reg . 1) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 5) (Stat . INPUT) (Reg . 6) END END END (Stat . OUTPUT) (Reg . 7) (Stat . LOAD) (Reg . 4) (Expr Num . 3) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 1) (Stat . LOAD) (Reg . 14) (Reg . 8) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 6) END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . OUTPUT) (Reg . 0) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 4) END (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Reg . 5) END END END (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 11) END END (Stat . INPUT) (Reg . 9) END (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 11) (Stat . LOAD) (Reg . 9) (Reg . 2) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 9) (Expr Num . 6) (Stat . LOAD) (Reg . 9) (Reg . 11) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 9) (Reg . 10) (Stat . LOAD) (Reg . 12) (Reg . 5) END END (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Expr Num . 7) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 4) (Stat . OUTPUT) (Expr . SUB) (Reg . 4) (Reg . 1) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END END END (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 7) (Stat . OUTPUT) (Expr Num . 3) (Stat . OUTPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 11) END (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 0) (Expr Num . 4) (Stat . LOAD) (Reg . 4) (Expr Num . 4) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Expr Num . 7) END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 13) END (Stat . INPUT) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 14) (Expr . ADD) (Reg . 3) (Reg . 6) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 7) (Stat . LOAD) (Reg . 9) (Reg . 11) (Stat . OUTPUT) (Expr . ADD) (Reg . 12) (Reg . 0) (Stat . WHILE) (Reg . 7) (Stat . OUTPUT) (Expr . ADD) (Expr . SUB) (Reg . 4) (Reg . 8) (Expr Num . 7) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 7) END (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 12) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 11) END (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 6) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 3) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 8) (Reg . 0) END (Stat . OUTPUT) (Expr . ADD) (Reg . 2) (Reg . 6) (Stat . WHILE) (Reg . 14) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 12) (Reg . 5) (Stat . WHILE) (Reg . 10) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 12) (Stat . INPUT) (Reg . 4) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 2) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . LOAD) (Reg . 0) (Reg . 11) END END END END END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 13) (Stat . OUTPUT) (Expr . ADD) (Expr Num . 6) (Reg . 10) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 8) (Expr . ADD) (Expr . SUB) (Reg . 11) (Reg . 4) (Reg . 5) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . WHILE) (Reg . 6) (Stat . LOAD) (Reg . 9) (Reg . 14) (Stat . OUTPUT) (Reg . 2) END (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 13) END END END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 10) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 7) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . LOAD) (Reg . 2) (Reg . 5) (Stat . LOAD) (Reg . 8) (Expr Num . 9) (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 4) (Expr Num . 5) (Stat . INPUT) (Reg . 12) END END (Stat . LOAD) (Reg . 0) (Reg . 13) END END (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 9) (Stat . WHILE) (Expr Num . 9) (Stat . OUTPUT) (Reg . 6) (Stat . LOAD) (Reg . 10) (Reg . 11) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 8) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . OUTPUT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 12) (Stat . LOAD) (Reg . 5) (Reg . 10) (Stat . OUTPUT) (Expr . ADD) (Reg . 0) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . OUTPUT) (Expr Num . 1) END END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . LOAD) (Reg . 8) (Expr . ADD) (Reg . 6) (Expr Num . 7) (Stat . WHILE) (Reg . 3) (Stat . OUTPUT) (Reg . 5) (Stat . WHILE) (Reg . 13) (Stat . LOAD) (Reg . 4) (Reg . 12) END END (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 12) (Reg . 9) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . LOAD) (Reg . 8) (Reg . 5) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 4) (Reg . 7) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 4) END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Expr Num . 8) (Stat . INPUT) (Reg . 12) END END (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 2) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 8) (Expr . ADD) (Reg . 3) (Reg . 4) (Stat . INPUT) (Reg . 7) END END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 7) (Reg . 0) (Stat . LOAD) (Reg . 13) (Reg . 1) END END (Stat . INPUT) (Reg . 8) (Stat . LOAD) (Reg . 10) (Reg . 10) (Stat . LOAD) (Reg . 11) (Reg . 2) END (Stat . INPUT) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 10) END (Stat . INPUT) (Reg . 10) END (Stat . LOAD) (Reg . 12) (Expr Num . 2) (Stat . INPUT) (Reg . 12) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 12) END END END END END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) END (Stat . WHILE) (Reg . 1) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 0) (Reg . 0) END END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 5) (Reg . 6) (Stat . INPUT) (Reg . 14) END END END (Stat . WHILE) (Reg . 8) (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END (Stat . WHILE) (Expr . ADD) (Reg . 1) (Expr . ADD) (Reg . 12) (Reg . 10) (Stat . INPUT) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 4) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 12) (Stat . OUTPUT) (Expr . ADD) (Reg . 8) (Expr Num . 1) (Stat . WHILE) (Expr . SUB) (Reg . 11) (Reg . 8) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 10) (Stat . LOAD) (Reg . 2) (Reg . 12) (Stat . LOAD) (Reg . 7) (Expr Num . 5) (Stat . LOAD) (Reg . 14) (Reg . 7) END END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 7) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 4) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . LOAD) (Reg . 12) (Reg . 14) (Stat . OUTPUT) (Reg . 8) (Stat . INPUT) (Reg . 1) (Stat . OUTPUT) (Expr . SUB) (Reg . 7) (Reg . 11) END (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 3) (Stat . LOAD) (Reg . 14) (Expr Num . 5) (Stat . OUTPUT) (Reg . 13) (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 1) (Reg . 14) (Stat . LOAD) (Reg . 9) (Expr . ADD) (Reg . 10) (Reg . 9) END (Stat . INPUT) (Reg . 13) (Stat . LOAD) (Reg . 1) (Expr . SUB) (Reg . 4) (Reg . 8) (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 3) (Reg . 14) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 1) END END END END (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr . DIV) (Reg . 13) (Expr Num . 2) (Stat . WHILE) (Reg . 1) (Stat . LOAD) (Reg . 9) (Reg . 5) END (Stat . INPUT) (Reg . 5) (Stat . WHILE) (Reg . 7) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END END END END (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . LOAD) (Reg . 3) (Expr . ADD) (Reg . 3) (Reg . 7) (Stat . LOAD) (Reg . 0) (Reg . 5) END END END (Stat . OUTPUT) (Expr . ADD) (Reg . 6) (Reg . 0) (Stat . WHILE) (Reg . 12) (Stat . INPUT) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 6) (Stat . WHILE) (Reg . 2) (Stat . OUTPUT) (Reg . 7) (Stat . OUTPUT) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) END END END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Reg . 5) (Stat . LOAD) (Reg . 14) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . OUTPUT) (Reg . 10) (Stat . INPUT) (Reg . 2) END END END END END END END)
((Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 10) (Expr . ADD) (Reg . 3) (Reg . 13) (Stat . INPUT) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 6) (Stat . INPUT) (Reg . 12) END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 6) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 5) (Stat . INPUT) (Reg . 9) (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Expr . DIV) (Expr . ADD) (Reg . 11) (Reg . 13) (Reg . 11) END (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Reg . 8) (Stat . LOAD) (Reg . 0) (Reg . 6) END END (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 12) (Stat . OUTPUT) (Reg . 5) END (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 11) (Stat . WHILE) (Expr Num . 9) (Stat . WHILE) (Reg . 14) (Stat . WHILE) (Reg . 4) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 8) END (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . INPUT) (Reg . 1) (Stat . WHILE) (Reg . 13) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 8) END (Stat . OUTPUT) (Reg . 8) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 13) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 12) END (Stat . LOAD) (Reg . 2) (Expr . SUB) (Reg . 8) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 9) (Stat . LOAD) (Reg . 0) (Reg . 14) END END END END END (Stat . INPUT) (Reg . 10) END (Stat . OUTPUT) (Reg . 3) (Stat . LOAD) (Reg . 2) (Reg . 9) END (Stat . WHILE) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 12) (Stat . WHILE) (Reg . 3) (Stat . WHILE) (Reg . 11) (Stat . LOAD) (Reg . 5) (Expr . SUB) (Expr . SUB) (Reg . 12) (Reg . 13) (Reg . 13) END (Stat . INPUT) (Reg . 0) (Stat . LOAD) (Reg . 6) (Reg . 9) END (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 13) (Stat . OUTPUT) (Expr Num . 5) (Stat . INPUT) (Reg . 0) (Stat . WHILE) (Reg . 8) (Stat . INPUT) (Reg . 9) (Stat . INPUT) (Reg . 11) (Stat . WHILE) (Reg . 12) (Stat . LOAD) (Reg . 2) (Reg . 0) END (Stat . LOAD) (Reg . 9) (Reg . 4) (Stat . WHILE) (Reg . 2) (Stat . LOAD) (Reg . 0) (Reg . 0) END (Stat . OUTPUT) (Reg . 6) (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Expr Num . 4) END (Stat . WHILE) (Reg . 5) (Stat . WHILE) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . WHILE) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . LOAD) (Reg . 7) (Expr . ADD) (Reg . 0) (Expr Num . 9) (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 13) END (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 12) END END (Stat . INPUT) (Reg . 2) (Stat . WHILE) (Reg . 9) (Stat . OUTPUT) (Reg . 1) (Stat . OUTPUT) (Reg . 5) END END END END (Stat . WHILE) (Reg . 4) (Stat . LOAD) (Reg . 6) (Reg . 0) (Stat . INPUT) (Reg . 1) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END (Stat . INPUT) (Reg . 10) (Stat . INPUT) (Reg . 6) END (Stat . LOAD) (Reg . 12) (Reg . 12) (Stat . WHILE) (Reg . 10) (Stat . WHILE) (Reg . 14) (Stat . INPUT) (Reg . 14) END (Stat . WHILE) (Reg . 2) (Stat . INPUT) (Reg . 13) (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 8) END END END END END (Stat . WHILE) (Reg . 1) (Stat . INPUT) (Reg . 6) (Stat . INPUT) (Reg . 10) (Stat . WHILE) (Expr . ADD) (Reg . 14) (Expr . SUB) (Reg . 7) (Reg . 3) (Stat . LOAD) (Reg . 0) (Reg . 14) END (Stat . INPUT) (Reg . 11) END (Stat . WHILE) (Reg . 9) (Stat . LOAD) (Reg . 13) (Reg . 5) (Stat . OUTPUT) (Expr . ADD) (Reg . 11) (Reg . 12) END (Stat . INPUT) (Reg . 12) (Stat . INPUT) (Reg . 6) END END END END)
