Fitter report for top_LevinsonDurbinTest
Mon May 25 22:21:22 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon May 25 22:21:22 2015      ;
; Quartus II 64-Bit Version       ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                   ; top_LevinsonDurbinTest                     ;
; Top-level Entity Name           ; top_LevinsonDurbinTest                     ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CEFA2F23C8                                ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 6,077 / 9,430 ( 64 % )                     ;
; Total registers                 ; 4094                                       ;
; Total pins                      ; 9 / 224 ( 4 % )                            ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 512 / 1,802,240 ( < 1 % )                  ;
; Total DSP Blocks                ; 0 / 25 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 0 / 4 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEFA2F23C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; led[7]   ; Missing drive strength and slew rate ;
; led[6]   ; Missing drive strength and slew rate ;
; led[5]   ; Missing drive strength and slew rate ;
; led[4]   ; Missing drive strength and slew rate ;
; led[3]   ; Missing drive strength and slew rate ;
; led[2]   ; Missing drive strength and slew rate ;
; led[1]   ; Missing drive strength and slew rate ;
; led[0]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                             ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                           ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a0                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a1                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a2                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[3]                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a3                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[4]                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a4                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[5]                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a5                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[6]                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a6                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[7]                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a7                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[2]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[2]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[4]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[4]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[5]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[5]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[10]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[10]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[14]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[14]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[15]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[15]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[2]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[2]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[8]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[8]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[12]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[12]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[5]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[5]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[7]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[7]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[11]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[11]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[12]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[12]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[15]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[15]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[1]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[1]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[2]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[2]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[4]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[4]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[8]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[8]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[11]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[11]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_tmp[4]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_tmp[4]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_tmp[5]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_tmp[5]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_tmp[5]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_tmp[5]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_tmp[15]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_tmp[15]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_tmp[3]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_tmp[3]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_tmp[4]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_tmp[4]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_tmp[7]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_tmp[7]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_tmp[14]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_tmp[14]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_tmp[2]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_tmp[2]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_tmp[4]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_tmp[4]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_tmp[5]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_tmp[5]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_tmp[11]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_tmp[11]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_tmp[15]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_tmp[15]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Rd_tmp[30]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Rd_tmp[30]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[4]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[4]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[11]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[11]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[1]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[1]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|a_next2[1]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|a_next2[1]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|a_next2[8]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|a_next2[8]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|vout                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|vout~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|count[0]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|count[0]~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[11]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[11]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[14]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[14]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[15]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[15]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[20]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[20]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[25]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|B_tmp2[25]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[4]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[4]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S10                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S10~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S13                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S13~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S48                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S48~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S51                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S51~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S53                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S53~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S72                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S72~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S86                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S86~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S103                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S103~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S105                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S105~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S107                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S107~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S116                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S116~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S131                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S131~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S135                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S135~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S142                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S142~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S147                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S147~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[1][0]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[1][0]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[1][14]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[1][14]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[7][8]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[7][8]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[7][15]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[7][15]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[11][6]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[11][6]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[12][1]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[12][1]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[12][14]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[12][14]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[13][7]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[13][7]~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[0]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[1]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[2]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[2]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[3]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[11]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[11]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[13]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[13]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[14]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[14]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[15]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[15]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[7]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[7]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_EXTRA~DUPLICATE                                                                                                                                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_ISSUE                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_ISSUE~DUPLICATE                                                                                                                               ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT~DUPLICATE                                                                                                                                    ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_valid                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_valid~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|received_esc                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|received_esc~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[0]~DUPLICATE ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[1]~DUPLICATE ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[4]~DUPLICATE ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[5] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[5]~DUPLICATE ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[6] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[6]~DUPLICATE ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[5]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[5]~DUPLICATE                                       ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decode_header_1                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decode_header_1~DUPLICATE                                             ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[4]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[4]~DUPLICATE                                               ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[1]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[1]~DUPLICATE                                    ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[2]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[2]~DUPLICATE                                    ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_all_valid                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_all_valid~DUPLICATE                                         ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[1]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[1]~DUPLICATE                                    ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[2]~DUPLICATE                                    ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[1]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[1]~DUPLICATE                                              ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[5]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[5]~DUPLICATE                                              ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[9]                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[9]~DUPLICATE                                 ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[12]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[12]~DUPLICATE                                ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[13]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[13]~DUPLICATE                                ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[14]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[14]~DUPLICATE                                ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[15]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[15]~DUPLICATE                                ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[17]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[17]~DUPLICATE                                ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[1]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[1]~DUPLICATE                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[3]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[3]~DUPLICATE                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[4]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[4]~DUPLICATE                     ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator|av_readdata_pre[0]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator|av_readdata_pre[0]~DUPLICATE                                                                                                      ;                  ;                       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator|wait_latency_counter[0]~DUPLICATE                                                                                                 ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                                                                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE                                                ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE                                                ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14572 ) ; 0.00 % ( 0 / 14572 )       ; 0.00 % ( 0 / 14572 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14572 ) ; 0.00 % ( 0 / 14572 )       ; 0.00 % ( 0 / 14572 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 14382 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 181 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/output_files/top_LevinsonDurbinTest.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6,077 / 9,430         ; 64 %  ;
; ALMs needed [=A-B+C]                                        ; 6,077                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,349 / 9,430         ; 67 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,103                 ;       ;
;         [b] ALMs used for LUT logic                         ; 4,384                 ;       ;
;         [c] ALMs used for registers                         ; 862                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 654 / 9,430           ; 7 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 382 / 9,430           ; 4 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 12                    ;       ;
;         [c] Due to LAB input limits                         ; 370                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 842 / 943             ; 89 %  ;
;     -- Logic LABs                                           ; 842                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 10,555                ;       ;
;     -- 7 input functions                                    ; 6                     ;       ;
;     -- 6 input functions                                    ; 605                   ;       ;
;     -- 5 input functions                                    ; 366                   ;       ;
;     -- 4 input functions                                    ; 4,462                 ;       ;
;     -- <=3 input functions                                  ; 5,116                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 959                   ;       ;
; Dedicated logic registers                                   ; 4,094                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,930 / 18,860        ; 21 %  ;
;         -- Secondary logic registers                        ; 164 / 18,860          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,980                 ;       ;
;         -- Routing optimization registers                   ; 114                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 9 / 224               ; 4 %   ;
;     -- Clock pins                                           ; 1 / 9                 ; 11 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                ; 27 %  ;
;                                                             ;                       ;       ;
; Global signals                                              ; 1                     ;       ;
; M10K blocks                                                 ; 1 / 176               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 512 / 1,802,240       ; < 1 % ;
; Total block memory implementation bits                      ; 10,240 / 1,802,240    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 25                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global clocks                                               ; 1 / 16                ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 11.0% / 11.2% / 10.2% ;       ;
; Peak interconnect usage (total/H/V)                         ; 31.3% / 31.0% / 32.4% ;       ;
; Maximum fan-out                                             ; 3769                  ;       ;
; Highest non-global fan-out                                  ; 743                   ;       ;
; Total fan-out                                               ; 57951                 ;       ;
; Average fan-out                                             ; 3.71                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6176 / 9430 ( 65 % )  ; 66 / 9430 ( < 1 % )  ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 6176                  ; 66                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6278 / 9430 ( 67 % )  ; 73 / 9430 ( < 1 % )  ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 1081                  ; 23                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4352                  ; 32                   ; 0                              ;
;         [c] ALMs used for registers                         ; 845                   ; 18                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 484 / 9430 ( 5 % )    ; 7 / 9430 ( < 1 % )   ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 382 / 9430 ( 4 % )    ; 0 / 9430 ( 0 % )     ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 12                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 370                   ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 836 / 943 ( 89 % )    ; 14 / 943 ( 1 % )     ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 836                   ; 14                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 10454                 ; 101                  ; 0                              ;
;     -- 7 input functions                                    ; 5                     ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 591                   ; 14                   ; 0                              ;
;     -- 5 input functions                                    ; 346                   ; 20                   ; 0                              ;
;     -- 4 input functions                                    ; 4447                  ; 15                   ; 0                              ;
;     -- <=3 input functions                                  ; 5065                  ; 51                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 948                   ; 11                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 3850 / 18860 ( 20 % ) ; 80 / 18860 ( < 1 % ) ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 161 / 18860 ( < 1 % ) ; 3 / 18860 ( < 1 % )  ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 3900                  ; 80                   ; 0                              ;
;         -- Routing optimization registers                   ; 111                   ; 3                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 9                     ; 0                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 512                   ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 10240                 ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 1 / 176 ( < 1 % )     ; 0 / 176 ( 0 % )      ; 0 / 176 ( 0 % )                ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )      ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 489                   ; 121                  ; 1                              ;
;     -- Registered Input Connections                         ; 247                   ; 91                   ; 0                              ;
;     -- Output Connections                                   ; 5                     ; 241                  ; 365                            ;
;     -- Registered Output Connections                        ; 0                     ; 240                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 59929                 ; 880                  ; 374                            ;
;     -- Registered Connections                               ; 28051                 ; 680                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 0                     ; 245                  ; 249                            ;
;     -- sld_hub:auto_hub                                     ; 245                   ; 0                    ; 117                            ;
;     -- hard_block:auto_generated_inst                       ; 249                   ; 117                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 29                    ; 37                   ; 4                              ;
;     -- Output Ports                                         ; 13                    ; 55                   ; 9                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 21                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 4                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 24                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 29                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 44                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                              ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk  ; H13   ; 7A       ; 38           ; 45           ; 0            ; 3769                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; led[0] ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[1] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[2] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[3] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[4] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[5] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[6] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[7] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; 2A       ; 8 / 16 ( 50 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 1 / 48 ( 2 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; led[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; led[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; led[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; led[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; led[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; led[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; led[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; led[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+
; Compilation Hierarchy Node                                                                          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                            ; Library Name       ;
+-----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+
; |top_LevinsonDurbinTest                                                                             ; 6077.0 (1.2)         ; 6348.5 (1.3)                     ; 652.5 (0.2)                                       ; 381.0 (0.0)                      ; 0.0 (0.0)            ; 10555 (3)           ; 4094 (0)                  ; 0 (0)         ; 512               ; 1     ; 0          ; 9    ; 0            ; |top_LevinsonDurbinTest                                                                                                                                                                                                                                                                                                        ; work               ;
;    |LevinsonDurbinTest:inst|                                                                        ; 6016.8 (0.0)         ; 6275.2 (0.0)                     ; 639.3 (0.0)                                       ; 381.0 (0.0)                      ; 0.0 (0.0)            ; 10451 (0)           ; 4011 (0)                  ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst                                                                                                                                                                                                                                                                                ; LevinsonDurbinTest ;
;       |LDRavalonWrapper:levinsondurbin_0|                                                           ; 5603.7 (233.8)       ; 5770.3 (289.5)                   ; 547.0 (57.5)                                      ; 380.4 (1.8)                      ; 0.0 (0.0)            ; 9799 (326)          ; 3432 (397)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0                                                                                                                                                                                                                                              ; LevinsonDurbinTest ;
;          |LDR:LDR|                                                                                  ; 5369.9 (986.9)       ; 5480.8 (1092.8)                  ; 489.5 (129.2)                                     ; 378.6 (23.2)                     ; 0.0 (0.0)            ; 9473 (1507)         ; 3035 (1456)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR                                                                                                                                                                                                                                      ; work               ;
;             |NumDen:numden|                                                                         ; 2733.5 (216.5)       ; 2476.4 (160.3)                   ; 0.0 (0.3)                                         ; 257.1 (56.5)                     ; 0.0 (0.0)            ; 4955 (320)          ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden                                                                                                                                                                                                                        ; work               ;
;                |lpm_mult:Add0_rtl_31|                                                               ; 116.5 (0.0)          ; 106.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.0 (0.0)                       ; 0.0 (0.0)            ; 213 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Add0_rtl_31                                                                                                                                                                                                   ; work               ;
;                   |mult_tc11:auto_generated|                                                        ; 116.5 (116.5)        ; 106.5 (106.5)                    ; 0.0 (0.0)                                         ; 10.0 (10.0)                      ; 0.0 (0.0)            ; 213 (213)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Add0_rtl_31|mult_tc11:auto_generated                                                                                                                                                                          ; work               ;
;                |lpm_mult:Add0_rtl_32|                                                               ; 122.0 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Add0_rtl_32                                                                                                                                                                                                   ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 122.0 (122.0)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.5 (10.5)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Add0_rtl_32|mult_vc11:auto_generated                                                                                                                                                                          ; work               ;
;                |lpm_mult:Add10_rtl_37|                                                              ; 121.7 (0.0)          ; 106.5 (0.0)                      ; 0.0 (0.0)                                         ; 15.2 (0.0)                       ; 0.0 (0.0)            ; 213 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Add10_rtl_37                                                                                                                                                                                                  ; work               ;
;                   |mult_tc11:auto_generated|                                                        ; 121.7 (121.7)        ; 106.5 (106.5)                    ; 0.0 (0.0)                                         ; 15.2 (15.2)                      ; 0.0 (0.0)            ; 213 (213)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Add10_rtl_37|mult_tc11:auto_generated                                                                                                                                                                         ; work               ;
;                |lpm_mult:Add10_rtl_38|                                                              ; 122.3 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.8 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Add10_rtl_38                                                                                                                                                                                                  ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 122.3 (122.3)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.8 (10.8)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Add10_rtl_38|mult_vc11:auto_generated                                                                                                                                                                         ; work               ;
;                |lpm_mult:Mult10_rtl_18|                                                             ; 99.3 (0.0)           ; 97.5 (0.0)                       ; 0.0 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 195 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult10_rtl_18                                                                                                                                                                                                 ; work               ;
;                   |mult_rc11:auto_generated|                                                        ; 99.3 (99.3)          ; 97.5 (97.5)                      ; 0.0 (0.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 195 (195)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult10_rtl_18|mult_rc11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult13_rtl_36|                                                             ; 121.5 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.0 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult13_rtl_36                                                                                                                                                                                                 ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 121.5 (121.5)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.0 (10.0)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult13_rtl_36|mult_vc11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult14_rtl_35|                                                             ; 122.1 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.6 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult14_rtl_35                                                                                                                                                                                                 ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 122.1 (122.1)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.6 (10.6)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult14_rtl_35|mult_vc11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult15_rtl_34|                                                             ; 126.9 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 15.4 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult15_rtl_34                                                                                                                                                                                                 ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 126.9 (126.9)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 15.4 (15.4)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult15_rtl_34|mult_vc11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult16_rtl_33|                                                             ; 131.9 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 20.4 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult16_rtl_33                                                                                                                                                                                                 ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 131.9 (131.9)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 20.4 (20.4)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult16_rtl_33|mult_vc11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult17_rtl_29|                                                             ; 123.1 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 11.6 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult17_rtl_29                                                                                                                                                                                                 ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 123.1 (123.1)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 11.6 (11.6)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult17_rtl_29|mult_vc11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult18_rtl_28|                                                             ; 113.9 (0.0)          ; 110.8 (0.0)                      ; 0.0 (0.0)                                         ; 3.1 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult18_rtl_28                                                                                                                                                                                                 ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 113.9 (113.9)        ; 110.8 (110.8)                    ; 0.0 (0.0)                                         ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult18_rtl_28|mult_vc11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult19_rtl_27|                                                             ; 117.3 (0.0)          ; 110.8 (0.0)                      ; 0.0 (0.0)                                         ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult19_rtl_27                                                                                                                                                                                                 ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 117.3 (117.3)        ; 110.8 (110.8)                    ; 0.0 (0.0)                                         ; 6.5 (6.5)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult19_rtl_27|mult_vc11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult20_rtl_26|                                                             ; 126.9 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 15.4 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult20_rtl_26                                                                                                                                                                                                 ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 126.9 (126.9)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 15.4 (15.4)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult20_rtl_26|mult_vc11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult2_rtl_30|                                                              ; 126.5 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 15.0 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult2_rtl_30                                                                                                                                                                                                  ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 126.5 (126.5)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 15.0 (15.0)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult2_rtl_30|mult_vc11:auto_generated                                                                                                                                                                         ; work               ;
;                |lpm_mult:Mult3_rtl_25|                                                              ; 122.0 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult3_rtl_25                                                                                                                                                                                                  ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 122.0 (122.0)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.5 (10.5)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult3_rtl_25|mult_vc11:auto_generated                                                                                                                                                                         ; work               ;
;                |lpm_mult:Mult4_rtl_24|                                                              ; 112.5 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult4_rtl_24                                                                                                                                                                                                  ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 112.5 (112.5)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult4_rtl_24|mult_vc11:auto_generated                                                                                                                                                                         ; work               ;
;                |lpm_mult:Mult5_rtl_23|                                                              ; 115.3 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 3.8 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult5_rtl_23                                                                                                                                                                                                  ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 115.3 (115.3)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 3.8 (3.8)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult5_rtl_23|mult_vc11:auto_generated                                                                                                                                                                         ; work               ;
;                |lpm_mult:Mult6_rtl_22|                                                              ; 111.6 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult6_rtl_22                                                                                                                                                                                                  ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 111.6 (111.6)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult6_rtl_22|mult_vc11:auto_generated                                                                                                                                                                         ; work               ;
;                |lpm_mult:Mult7_rtl_21|                                                              ; 114.5 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult7_rtl_21                                                                                                                                                                                                  ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 114.5 (114.5)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult7_rtl_21|mult_vc11:auto_generated                                                                                                                                                                         ; work               ;
;                |lpm_mult:Mult8_rtl_20|                                                              ; 127.0 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 15.5 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult8_rtl_20                                                                                                                                                                                                  ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 127.0 (127.0)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 15.5 (15.5)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult8_rtl_20|mult_vc11:auto_generated                                                                                                                                                                         ; work               ;
;                |lpm_mult:Mult9_rtl_19|                                                              ; 122.0 (0.0)          ; 111.5 (0.0)                      ; 0.0 (0.0)                                         ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 223 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult9_rtl_19                                                                                                                                                                                                  ; work               ;
;                   |mult_vc11:auto_generated|                                                        ; 122.0 (122.0)        ; 111.5 (111.5)                    ; 0.0 (0.0)                                         ; 10.5 (10.5)                      ; 0.0 (0.0)            ; 223 (223)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|lpm_mult:Mult9_rtl_19|mult_vc11:auto_generated                                                                                                                                                                         ; work               ;
;             |coeff_update:cu|                                                                       ; 1431.2 (227.9)       ; 1490.1 (365.9)                   ; 135.8 (140.9)                                     ; 76.9 (2.9)                       ; 0.0 (0.0)            ; 2697 (420)          ; 741 (741)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu                                                                                                                                                                                                                      ; work               ;
;                |lpm_mult:Mult1_rtl_17|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_17                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_17|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_17|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_17|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult1_rtl_8|                                                               ; 129.5 (0.0)          ; 119.0 (0.0)                      ; 0.0 (0.0)                                         ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 240 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_8                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 129.5 (129.5)        ; 119.0 (119.0)                    ; 0.0 (0.0)                                         ; 10.5 (10.5)                      ; 0.0 (0.0)            ; 240 (240)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult1_rtl_8|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult2_rtl_16|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_16                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_16|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_16|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_16|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult2_rtl_7|                                                               ; 121.5 (0.0)          ; 119.0 (0.0)                      ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 240 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_7                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 121.5 (121.5)        ; 119.0 (119.0)                    ; 0.0 (0.0)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 240 (240)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult2_rtl_7|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult3_rtl_15|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_15                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_15|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_15|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_15|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult3_rtl_6|                                                               ; 128.8 (0.0)          ; 119.0 (0.0)                      ; 0.0 (0.0)                                         ; 9.8 (0.0)                        ; 0.0 (0.0)            ; 240 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_6                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 128.8 (128.8)        ; 119.0 (119.0)                    ; 0.0 (0.0)                                         ; 9.8 (9.8)                        ; 0.0 (0.0)            ; 240 (240)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult3_rtl_6|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult4_rtl_14|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_14                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_14|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_14|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_14|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult4_rtl_5|                                                               ; 116.6 (0.0)          ; 115.8 (0.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 240 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_5                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 116.6 (116.6)        ; 115.8 (115.8)                    ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 240 (240)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult4_rtl_5|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult5_rtl_13|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_13                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_13|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_13|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_13|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult5_rtl_4|                                                               ; 129.1 (0.0)          ; 119.0 (0.0)                      ; 0.0 (0.0)                                         ; 10.1 (0.0)                       ; 0.0 (0.0)            ; 240 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_4                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 129.1 (129.1)        ; 119.0 (119.0)                    ; 0.0 (0.0)                                         ; 10.1 (10.1)                      ; 0.0 (0.0)            ; 240 (240)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult5_rtl_4|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult6_rtl_12|                                                              ; 6.2 (0.0)            ; 6.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_12                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 6.2 (0.0)            ; 6.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_12|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 6.2 (0.0)            ; 6.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_12|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 6.2 (6.2)            ; 6.2 (6.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_12|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult6_rtl_3|                                                               ; 129.5 (0.0)          ; 119.0 (0.0)                      ; 0.0 (0.0)                                         ; 10.5 (0.0)                       ; 0.0 (0.0)            ; 240 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_3                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 129.5 (129.5)        ; 119.0 (119.0)                    ; 0.0 (0.0)                                         ; 10.5 (10.5)                      ; 0.0 (0.0)            ; 240 (240)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult6_rtl_3|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult7_rtl_11|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_11                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_11|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_11|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_11|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult7_rtl_2|                                                               ; 129.1 (0.0)          ; 119.0 (0.0)                      ; 0.0 (0.0)                                         ; 10.1 (0.0)                       ; 0.0 (0.0)            ; 240 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_2                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 129.1 (129.1)        ; 119.0 (119.0)                    ; 0.0 (0.0)                                         ; 10.1 (10.1)                      ; 0.0 (0.0)            ; 240 (240)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult7_rtl_2|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult8_rtl_1|                                                               ; 128.3 (0.0)          ; 118.7 (0.0)                      ; 0.0 (0.0)                                         ; 9.6 (0.0)                        ; 0.0 (0.0)            ; 240 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_1                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 128.3 (128.3)        ; 118.7 (118.7)                    ; 0.0 (0.0)                                         ; 9.6 (9.6)                        ; 0.0 (0.0)            ; 240 (240)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_1|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult8_rtl_10|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_10                                                                                                                                                                                                ; work               ;
;                   |multcore:mult_core|                                                              ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_10|multcore:mult_core                                                                                                                                                                             ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_10|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                           ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult8_rtl_10|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                ; work               ;
;                |lpm_mult:Mult9_rtl_0|                                                               ; 128.8 (0.0)          ; 119.0 (0.0)                      ; 0.2 (0.0)                                         ; 9.9 (0.0)                        ; 0.0 (0.0)            ; 240 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_0                                                                                                                                                                                                 ; work               ;
;                   |mult_5d11:auto_generated|                                                        ; 128.8 (128.8)        ; 119.0 (119.0)                    ; 0.2 (0.2)                                         ; 9.9 (9.9)                        ; 0.0 (0.0)            ; 240 (240)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_0|mult_5d11:auto_generated                                                                                                                                                                        ; work               ;
;                |lpm_mult:Mult9_rtl_9|                                                               ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9                                                                                                                                                                                                 ; work               ;
;                   |multcore:mult_core|                                                              ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9|multcore:mult_core                                                                                                                                                                              ; work               ;
;                      |lpm_add_sub:adder|                                                            ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9|multcore:mult_core|lpm_add_sub:adder                                                                                                                                                            ; work               ;
;                         |add_sub_iug:auto_generated|                                                ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|lpm_mult:Mult9_rtl_9|multcore:mult_core|lpm_add_sub:adder|add_sub_iug:auto_generated                                                                                                                                 ; work               ;
;             |divide:div|                                                                            ; 180.6 (103.8)        ; 372.5 (114.3)                    ; 213.3 (31.3)                                      ; 21.4 (20.9)                      ; 0.0 (0.0)            ; 240 (166)           ; 679 (165)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div                                                                                                                                                                                                                           ; work               ;
;                |divide_stage:div|                                                                   ; 76.7 (76.7)          ; 258.2 (258.2)                    ; 182.0 (182.0)                                     ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 74 (74)             ; 514 (514)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div                                                                                                                                                                                                          ; work               ;
;             |reflect_coeff:rc|                                                                      ; 36.7 (36.7)          ; 49.0 (49.0)                      ; 12.3 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (74)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc                                                                                                                                                                                                                     ; work               ;
;       |LevinsonDurbinTest_master_0:master_0|                                                        ; 366.6 (0.0)          ; 448.5 (0.0)                      ; 82.0 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 566 (0)             ; 486 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0                                                                                                                                                                                                                                           ; LevinsonDurbinTest ;
;          |altera_avalon_packets_to_master:transacto|                                                ; 127.9 (0.0)          ; 147.5 (0.0)                      ; 19.7 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 209 (0)             ; 150 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto                                                                                                                                                                                                 ; LevinsonDurbinTest ;
;             |packets_to_master:p2m|                                                                 ; 127.9 (127.9)        ; 147.5 (147.5)                    ; 19.7 (19.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 209 (209)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m                                                                                                                                                                           ; LevinsonDurbinTest ;
;          |altera_avalon_sc_fifo:fifo|                                                               ; 15.6 (15.6)          ; 16.5 (16.5)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 17 (17)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo                                                                                                                                                                                                                ; LevinsonDurbinTest ;
;             |altsyncram:mem_rtl_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0                                                                                                                                                                                           ; work               ;
;                |altsyncram_g0n1:auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated                                                                                                                                                            ; work               ;
;          |altera_avalon_st_bytes_to_packets:b2p|                                                    ; 8.5 (8.5)            ; 9.7 (9.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p                                                                                                                                                                                                     ; LevinsonDurbinTest ;
;          |altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|                         ; 199.5 (0.0)          ; 259.5 (0.0)                      ; 60.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 291 (0)             ; 288 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master                                                                                                                                                                          ; LevinsonDurbinTest ;
;             |altera_jtag_dc_streaming:normal.jtag_dc_streaming|                                     ; 198.2 (0.0)          ; 258.2 (0.0)                      ; 60.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 288 (0)             ; 288 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming                                                                                                                        ; LevinsonDurbinTest ;
;                |altera_avalon_st_clock_crosser:sink_crosser|                                        ; 12.8 (4.7)           ; 23.9 (8.9)                       ; 11.1 (4.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (4)               ; 52 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser                                                                            ; LevinsonDurbinTest ;
;                   |altera_avalon_st_pipeline_base:output_stage|                                     ; 7.3 (7.3)            ; 10.1 (10.1)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage                                ; LevinsonDurbinTest ;
;                   |altera_std_synchronizer:in_to_out_synchronizer|                                  ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:in_to_out_synchronizer                             ; work               ;
;                   |altera_std_synchronizer:out_to_in_synchronizer|                                  ; 0.5 (0.5)            ; 4.0 (4.0)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_std_synchronizer:out_to_in_synchronizer                             ; work               ;
;                |altera_jtag_src_crosser:source_crosser|                                             ; 1.3 (0.8)            ; 12.5 (8.0)                       ; 11.2 (7.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser                                                                                 ; LevinsonDurbinTest ;
;                   |altera_jtag_control_signal_crosser:crosser|                                      ; 0.5 (0.2)            ; 4.5 (0.7)                        ; 4.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser                                      ; LevinsonDurbinTest ;
;                      |altera_std_synchronizer:synchronizer|                                         ; 0.3 (0.3)            ; 3.8 (3.8)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|altera_std_synchronizer:synchronizer ; work               ;
;                |altera_jtag_streaming:jtag_streaming|                                               ; 183.3 (176.4)        ; 220.5 (206.2)                    ; 37.2 (29.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 279 (269)           ; 206 (187)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming                                                                                   ; LevinsonDurbinTest ;
;                   |altera_avalon_st_idle_inserter:idle_inserter|                                    ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter                                      ; LevinsonDurbinTest ;
;                   |altera_avalon_st_idle_remover:idle_remover|                                      ; 2.3 (2.3)            ; 3.5 (3.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover                                        ; LevinsonDurbinTest ;
;                   |altera_std_synchronizer:clock_sense_reset_n_synchronizer|                        ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer                          ; work               ;
;                   |altera_std_synchronizer:clock_sensor_synchronizer|                               ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sensor_synchronizer                                 ; work               ;
;                   |altera_std_synchronizer:clock_to_sample_div2_synchronizer|                       ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer                         ; work               ;
;                   |altera_std_synchronizer:reset_to_sample_synchronizer|                            ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer                              ; work               ;
;                |altera_std_synchronizer:synchronizer|                                               ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer                                                                                   ; work               ;
;             |altera_jtag_sld_node:node|                                                             ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node                                                                                                                                                ; LevinsonDurbinTest ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_component|                                  ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component                                                                                              ; work               ;
;          |altera_avalon_st_packets_to_bytes:p2b|                                                    ; 14.3 (14.3)          ; 14.3 (14.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b                                                                                                                                                                                                     ; LevinsonDurbinTest ;
;          |altera_reset_controller:rst_controller|                                                   ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller                                                                                                                                                                                                    ; LevinsonDurbinTest ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                         ; LevinsonDurbinTest ;
;       |LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|                                      ; 45.6 (0.0)           ; 55.3 (0.0)                       ; 10.2 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 85 (0)              ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                         ; LevinsonDurbinTest ;
;          |altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|                     ; 5.3 (5.3)            ; 5.5 (5.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                    ; LevinsonDurbinTest ;
;          |altera_merlin_master_agent:master_0_master_agent|                                         ; 1.6 (1.6)            ; 2.8 (2.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent                                                                                                                                                                        ; LevinsonDurbinTest ;
;          |altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|                          ; 6.8 (4.8)            ; 7.4 (5.3)                        ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (10)             ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent                                                                                                                                                         ; LevinsonDurbinTest ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                         ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                           ; LevinsonDurbinTest ;
;          |altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator|                ; 6.6 (6.6)            ; 9.7 (9.7)                        ; 3.2 (3.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator                                                                                                                                               ; LevinsonDurbinTest ;
;          |altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|            ; 14.5 (14.5)          ; 19.3 (19.3)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter                                                                                                                                           ; LevinsonDurbinTest ;
;          |altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|            ; 10.7 (10.7)          ; 10.6 (10.6)                      ; 0.2 (0.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 26 (26)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter                                                                                                                                           ; LevinsonDurbinTest ;
;       |altera_reset_controller:rst_controller|                                                      ; 0.9 (0.0)            ; 1.0 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                         ; LevinsonDurbinTest ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                               ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                              ; LevinsonDurbinTest ;
;    |sld_hub:auto_hub|                                                                               ; 59.0 (0.5)           ; 72.0 (0.5)                       ; 13.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (1)             ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|sld_hub:auto_hub                                                                                                                                                                                                                                                                                       ; work               ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric| ; 58.5 (1.6)           ; 71.5 (3.2)                       ; 13.0 (1.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (1)             ; 83 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab        ;
;          |alt_sld_fab_sldfabric:sldfabric|                                                          ; 56.9 (0.0)           ; 68.3 (0.0)                       ; 11.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric                                                                                                                                                           ; alt_sld_fab        ;
;             |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                          ; 56.9 (36.9)          ; 68.3 (42.4)                      ; 11.4 (5.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (64)             ; 78 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                              ; work               ;
;                |sld_rom_sr:hub_info_reg|                                                            ; 9.2 (9.2)            ; 12.0 (12.0)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                      ; work               ;
;                |sld_shadow_jsm:shadow_jsm|                                                          ; 10.8 (10.8)          ; 13.9 (13.9)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_LevinsonDurbinTest|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                    ; work               ;
+-----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                   ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name   ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; led[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                    ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A1_tmp[15]~0                                                                                                                                                                                                          ; LABCELL_X12_Y11_N30  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A2_tmp[10]~0                                                                                                                                                                                                          ; LABCELL_X17_Y8_N15   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A3_tmp[13]~0                                                                                                                                                                                                          ; LABCELL_X17_Y7_N30   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A4_tmp[0]~0                                                                                                                                                                                                           ; MLABCELL_X23_Y7_N12  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A5_tmp[11]~0                                                                                                                                                                                                          ; LABCELL_X24_Y7_N0    ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A6_tmp[3]~0                                                                                                                                                                                                           ; LABCELL_X21_Y10_N33  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A7_tmp[8]~0                                                                                                                                                                                                           ; MLABCELL_X18_Y13_N6  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A8_tmp[11]~0                                                                                                                                                                                                          ; LABCELL_X14_Y14_N6   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A9_tmp[1]~0                                                                                                                                                                                                           ; LABCELL_X21_Y11_N12  ; 33      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Selector1198~0                                                                                                                                                                                                        ; LABCELL_X20_Y13_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Selector327~0                                                                                                                                                                                                         ; MLABCELL_X37_Y11_N27 ; 171     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Selector334~1                                                                                                                                                                                                         ; LABCELL_X25_Y16_N51  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Selector574~0                                                                                                                                                                                                         ; LABCELL_X41_Y16_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr167~0                                                                                                                                                                                                           ; LABCELL_X43_Y9_N48   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr170~0                                                                                                                                                                                                           ; LABCELL_X25_Y16_N18  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr174~0                                                                                                                                                                                                           ; LABCELL_X31_Y14_N27  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr176~0                                                                                                                                                                                                           ; LABCELL_X26_Y16_N27  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr178~0                                                                                                                                                                                                           ; LABCELL_X36_Y12_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr180~0                                                                                                                                                                                                           ; LABCELL_X40_Y13_N42  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr182~0                                                                                                                                                                                                           ; LABCELL_X39_Y16_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr184~0                                                                                                                                                                                                           ; LABCELL_X41_Y15_N42  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr186~0                                                                                                                                                                                                           ; LABCELL_X39_Y17_N9   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr187~0                                                                                                                                                                                                           ; MLABCELL_X23_Y11_N21 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr189~0                                                                                                                                                                                                           ; LABCELL_X20_Y12_N15  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr191~0                                                                                                                                                                                                           ; LABCELL_X20_Y12_N48  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr193~0                                                                                                                                                                                                           ; LABCELL_X20_Y12_N33  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr195~0                                                                                                                                                                                                           ; MLABCELL_X23_Y9_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr197~0                                                                                                                                                                                                           ; LABCELL_X24_Y7_N54   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr199~0                                                                                                                                                                                                           ; MLABCELL_X23_Y9_N33  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr201~0                                                                                                                                                                                                           ; LABCELL_X24_Y13_N33  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr203~0                                                                                                                                                                                                           ; LABCELL_X24_Y14_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr204~0                                                                                                                                                                                                           ; LABCELL_X25_Y13_N15  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr206~0                                                                                                                                                                                                           ; LABCELL_X19_Y12_N33  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr206~1                                                                                                                                                                                                           ; LABCELL_X16_Y11_N3   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr208~0                                                                                                                                                                                                           ; LABCELL_X16_Y11_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr208~1                                                                                                                                                                                                           ; LABCELL_X16_Y11_N39  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr210~0                                                                                                                                                                                                           ; LABCELL_X14_Y15_N39  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr210~1                                                                                                                                                                                                           ; LABCELL_X14_Y11_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr212~0                                                                                                                                                                                                           ; MLABCELL_X13_Y15_N51 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr213~0                                                                                                                                                                                                           ; LABCELL_X14_Y17_N51  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr217~0                                                                                                                                                                                                           ; LABCELL_X19_Y14_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr218                                                                                                                                                                                                             ; LABCELL_X20_Y12_N36  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr219~0                                                                                                                                                                                                           ; LABCELL_X20_Y12_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr220                                                                                                                                                                                                             ; LABCELL_X20_Y12_N54  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr221~0                                                                                                                                                                                                           ; LABCELL_X20_Y12_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr222                                                                                                                                                                                                             ; MLABCELL_X23_Y9_N42  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr223~0                                                                                                                                                                                                           ; LABCELL_X20_Y12_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr224                                                                                                                                                                                                             ; MLABCELL_X23_Y9_N27  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr225~0                                                                                                                                                                                                           ; LABCELL_X25_Y8_N48   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr226                                                                                                                                                                                                             ; MLABCELL_X23_Y9_N54  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr227~0                                                                                                                                                                                                           ; MLABCELL_X23_Y9_N36  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr228                                                                                                                                                                                                             ; MLABCELL_X18_Y13_N51 ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr229~0                                                                                                                                                                                                           ; MLABCELL_X18_Y13_N9  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr230                                                                                                                                                                                                             ; MLABCELL_X18_Y13_N36 ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr231~0                                                                                                                                                                                                           ; LABCELL_X19_Y11_N15  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr232~0                                                                                                                                                                                                           ; LABCELL_X20_Y13_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr234~0                                                                                                                                                                                                           ; LABCELL_X53_Y8_N57   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr236~2                                                                                                                                                                                                           ; LABCELL_X32_Y8_N36   ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr237                                                                                                                                                                                                             ; LABCELL_X26_Y9_N42   ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp1[19]~0                                                                                                                                                                                       ; LABCELL_X24_Y8_N36   ; 299     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[7]~0                                                                                                                                                                                        ; LABCELL_X24_Y8_N33   ; 290     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|a_next0[2]~0                                                                                                                                                                                          ; LABCELL_X24_Y8_N39   ; 148     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|comb~0                                                                                                                                                                                                                ; LABCELL_X25_Y15_N57  ; 743     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|comb~1                                                                                                                                                                                                                ; LABCELL_X32_Y8_N54   ; 520     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|d3                                                                                                                                                                                                         ; FF_X43_Y4_N50        ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|d3~0                                                                                                                                                                                                       ; LABCELL_X43_Y4_N15   ; 130     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_next[14]~0                                                                                                                                                                              ; LABCELL_X47_Y3_N18   ; 126     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|LessThan0~31                                                                                                                                                                              ; LABCELL_X50_Y2_N24   ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp3[20]~0                                                                                                                                                                              ; LABCELL_X47_Y3_N54   ; 125     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[18]~0                                                                                                                                                                              ; LABCELL_X43_Y4_N36   ; 133     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|run                                                                                                                                                                                                        ; FF_X43_Y4_N47        ; 129     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|sign3                                                                                                                                                                                                      ; FF_X34_Y6_N50        ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[1]~0                                                                                                                                                                                               ; LABCELL_X25_Y8_N18   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|v1                                                                                                                                                                                                   ; FF_X29_Y6_N14        ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|v2                                                                                                                                                                                                   ; FF_X25_Y8_N20        ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|run                                                                                                                                                                                                                   ; FF_X20_Y14_N17       ; 209     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S0                                                                                                                                                                                                              ; FF_X32_Y11_N17       ; 225     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S144                                                                                                                                                                                                            ; FF_X28_Y9_N41        ; 135     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S150                                                                                                                                                                                                            ; FF_X25_Y15_N26       ; 189     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|v_rc                                                                                                                                                                                                                  ; FF_X25_Y9_N23        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[0][0]                                                                                                                                                                                                                     ; FF_X32_Y8_N26        ; 237     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[0][0]~1                                                                                                                                                                                                                   ; LABCELL_X32_Y11_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[10][7]~10                                                                                                                                                                                                                 ; LABCELL_X32_Y11_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[11][7]~9                                                                                                                                                                                                                  ; LABCELL_X35_Y9_N6    ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[12][7]~7                                                                                                                                                                                                                  ; LABCELL_X32_Y14_N42  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[13][7]~5                                                                                                                                                                                                                  ; LABCELL_X29_Y12_N51  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[1][0]~0                                                                                                                                                                                                                   ; LABCELL_X35_Y9_N54   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[3][7]~12                                                                                                                                                                                                                  ; LABCELL_X35_Y9_N0    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[4][7]~8                                                                                                                                                                                                                   ; LABCELL_X32_Y14_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[5][7]~6                                                                                                                                                                                                                   ; MLABCELL_X28_Y12_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[6][7]~2                                                                                                                                                                                                                   ; LABCELL_X31_Y11_N45  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[7][7]~4                                                                                                                                                                                                                   ; LABCELL_X31_Y11_N57  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[8][7]~3                                                                                                                                                                                                                   ; LABCELL_X31_Y11_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[9][7]~11                                                                                                                                                                                                                  ; LABCELL_X35_Y9_N3    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[11]~3                                                                                                                                              ; MLABCELL_X28_Y5_N51  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[16]~4                                                                                                                                              ; LABCELL_X29_Y5_N3    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|address[4]~1                                                                                                                                               ; MLABCELL_X28_Y3_N51  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                                  ; LABCELL_X25_Y3_N36   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[13]~3                                                                                                                                              ; LABCELL_X24_Y3_N24   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[7]~2                                                                                                                                               ; LABCELL_X24_Y3_N45   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[1]~1                                                                                                                                          ; LABCELL_X24_Y3_N12   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data[5]~2                                                                                                                                              ; LABCELL_X24_Y3_N33   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~0                                                                                                                                                 ; LABCELL_X26_Y4_N45   ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR2                                                                                                                                            ; FF_X25_Y3_N44        ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR3                                                                                                                                            ; FF_X25_Y3_N2         ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                                       ; FF_X23_Y3_N56        ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|unshifted_byteenable[3]~1                                                                                                                                  ; MLABCELL_X23_Y2_N54  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[0]~0                                                                                                                                             ; LABCELL_X31_Y5_N21   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[16]~2                                                                                                                                            ; LABCELL_X24_Y3_N39   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[27]~3                                                                                                                                            ; LABCELL_X31_Y5_N45   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|writedata[8]~1                                                                                                                                             ; LABCELL_X29_Y5_N57   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|internal_out_ready                                                                                                                                                                              ; LABCELL_X20_Y2_N48   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|write                                                                                                                                                                                           ; LABCELL_X21_Y2_N9    ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|always2~0                                                                                                                                                                            ; LABCELL_X20_Y2_N45   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~1                                                                                                                                                                     ; LABCELL_X32_Y3_N12   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0           ; FF_X14_Y2_N2         ; 24      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1~1         ; LABCELL_X14_Y2_N33   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|take_in_data                                                ; LABCELL_X21_Y4_N48   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|altera_jtag_control_signal_crosser:crosser|sync_control_signal~0 ; LABCELL_X19_Y1_N21   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                          ; LABCELL_X10_Y1_N48   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~1                                                          ; LABCELL_X10_Y1_N27   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid               ; MLABCELL_X18_Y2_N57  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_sense_reset_n_synchronizer|dreg[6]   ; FF_X13_Y3_N59        ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[0]~0                                            ; MLABCELL_X9_Y3_N18   ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|bypass_bit_counter[0]~1                                            ; LABCELL_X5_Y3_N18    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|clock_sense_reset_n                                                ; FF_X1_Y3_N40         ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~1                                                    ; MLABCELL_X9_Y3_N36   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_in[1]~0                                                    ; LABCELL_X10_Y2_N45   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]~10                                                  ; LABCELL_X12_Y1_N9    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]~1                                                      ; LABCELL_X10_Y1_N9    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]~1                                                       ; MLABCELL_X9_Y2_N27   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~0                                                    ; LABCELL_X16_Y2_N57   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]~1                                         ; LABCELL_X6_Y3_N33    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]~2                                        ; LABCELL_X10_Y1_N36   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]~0                                        ; LABCELL_X16_Y2_N45   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|offset[7]~0                                                        ; MLABCELL_X13_Y2_N33  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~1                                            ; LABCELL_X12_Y2_N15   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]~2                                            ; LABCELL_X12_Y2_N6    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_bit_counter[0]~1                                         ; LABCELL_X10_Y1_N3    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[0]~0                                              ; LABCELL_X6_Y3_N27    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|resetrequest                                                       ; FF_X5_Y3_N11         ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~9                                      ; LABCELL_X7_Y1_N57    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[7]~0                                      ; MLABCELL_X9_Y1_N6    ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~1                          ; LABCELL_X6_Y3_N57    ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[8]~4                          ; LABCELL_X6_Y3_N6     ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[0]~1                                        ; LABCELL_X16_Y2_N48   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~2                                             ; LABCELL_X7_Y1_N30    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state~17                                                     ; LABCELL_X12_Y2_N30   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                            ; FF_X16_Y2_N29        ; 46      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~0                                                                                                                                                                           ; LABCELL_X21_Y4_N45   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                  ; FF_X31_Y3_N49        ; 235     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][57]                                                                                                                          ; FF_X31_Y4_N41        ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                       ; LABCELL_X31_Y4_N54   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                           ; LABCELL_X31_Y4_N36   ; 53      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|comb~1                                                                                                                                   ; LABCELL_X31_Y4_N3    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|m0_read                                                                                                                                  ; LABCELL_X32_Y4_N39   ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|rp_valid                                                                                                                                 ; LABCELL_X31_Y4_N15   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|data_reg[1]~0                                                                                                              ; LABCELL_X32_Y4_N12   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|use_reg                                                                                                                    ; FF_X32_Y4_N35        ; 60      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|always10~1                                                                                                                 ; LABCELL_X31_Y4_N48   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                       ; FF_X32_Y9_N44        ; 91      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                            ; JTAG_X0_Y4_N3        ; 326     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                            ; JTAG_X0_Y4_N3        ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                     ; PIN_H13              ; 3769    ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                       ; FF_X1_Y2_N38         ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                              ; MLABCELL_X4_Y1_N36   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                            ; LABCELL_X5_Y2_N21    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                                               ; LABCELL_X2_Y1_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~2                                                                               ; LABCELL_X1_Y1_N27    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~1                                                                                 ; LABCELL_X2_Y1_N57    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1                                                                  ; LABCELL_X2_Y3_N51    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~1                                                                        ; LABCELL_X1_Y1_N36    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]~1                                                          ; LABCELL_X1_Y3_N9     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                     ; LABCELL_X5_Y2_N45    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                            ; FF_X1_Y2_N14         ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                           ; FF_X1_Y3_N22         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                            ; FF_X1_Y2_N11         ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                            ; FF_X1_Y2_N5          ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                     ; LABCELL_X7_Y2_N54    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                           ; FF_X7_Y2_N2          ; 80      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|sldfabric_ident_writedata[0]~0                                                                                                                                             ; MLABCELL_X4_Y1_N15   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_H13  ; 3769    ; Global Clock         ; GCLK12           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|comb~0                                                                                                                                                                                                        ; 743     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|comb~1                                                                                                                                                                                                        ; 520     ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                    ; 326     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aL_0_tmp1[19]~0                                                                                                                                                                               ; 299     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|aR_3_tmp2[7]~0                                                                                                                                                                                ; 290     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a0[0]                                                                                                                                                                                                         ; 272     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[0][0]                                                                                                                                                                                                             ; 237     ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                          ; 235     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S0                                                                                                                                                                                                      ; 225     ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[26]~4                                                                                                     ; 220     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|run                                                                                                                                                                                                           ; 209     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S150                                                                                                                                                                                                    ; 189     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[6]                                                                                                                                                                                         ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[5]                                                                                                                                                                                         ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[7]                                                                                                                                                                                         ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[8]                                                                                                                                                                                         ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[9]                                                                                                                                                                                         ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[10]                                                                                                                                                                                        ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[11]                                                                                                                                                                                        ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[12]                                                                                                                                                                                        ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[1]                                                                                                                                                                                         ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[2]                                                                                                                                                                                         ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[3]                                                                                                                                                                                         ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[4]                                                                                                                                                                                         ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Selector327~0                                                                                                                                                                                                 ; 171     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S135~DUPLICATE                                                                                                                                                                                          ; 164     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[13]                                                                                                                                                                                        ; 162     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[0]                                                                                                                                                                                         ; 162     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|Equal0~4                                                                                                                                                                                                              ; 159     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[14]                                                                                                                                                                                        ; 153     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|a_next0[2]~0                                                                                                                                                                                  ; 148     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|k[15]                                                                                                                                                                                        ; 144     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S120                                                                                                                                                                                                    ; 136     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S144                                                                                                                                                                                                    ; 135     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|R_tmp2[18]~0                                                                                                                                                                      ; 133     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S105~DUPLICATE                                                                                                                                                                                          ; 131     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|d3~0                                                                                                                                                                                               ; 130     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|run                                                                                                                                                                                                ; 129     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|A_next[14]~0                                                                                                                                                                      ; 126     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|Q_tmp3[20]~0                                                                                                                                                                      ; 125     ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[25]~3                                                                                                     ; 120     ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[23]~2                                                                                                     ; 118     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S90                                                                                                                                                                                                     ; 117     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S75                                                                                                                                                                                                     ; 115     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S114                                                                                                                                                                                                    ; 104     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S129                                                                                                                                                                                                    ; 103     ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S60                                                                                                                                                                                                     ; 98      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|Equal24~0                                                                                                                                                                                                             ; 92      ;
; LevinsonDurbinTest:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                               ; 91      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S45                                                                                                                                                                                                     ; 88      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S99                                                                                                                                                                                                     ; 85      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S84                                                                                                                                                                                                     ; 83      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                    ; 82      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                   ; 80      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S30                                                                                                                                                                                                     ; 70      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S69                                                                                                                                                                                                     ; 66      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_0[3]                                                                                                                                        ; 65      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr170~0                                                                                                                                                                                                   ; 64      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|use_reg                                                                                                            ; 60      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[15]                                                                                                                                                                                                        ; 58      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[15]                                                                                                                                                                                                        ; 57      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[15]                                                                                                                                                                                                        ; 56      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[15]                                                                                                                                                                                                        ; 55      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[13]                                                                                                                                                                                        ; 55      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[15]                                                                                                                                                                                                        ; 54      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[15]                                                                                                                                                                                                        ; 53      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                   ; 53      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S54                                                                                                                                                                                                     ; 53      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[15]                                                                                                                                                                                                        ; 52      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S15                                                                                                                                                                                                     ; 52      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[15]                                                                                                                                                                                                        ; 51      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[15]                                                                                                                                                                                                        ; 50      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[24]~1                                                                                                     ; 50      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_std_synchronizer:synchronizer|dreg[1]                                                    ; 46      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[15]                                                                                                                                                                                                      ; 43      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[15]                                                                                                                                                                                                      ; 43      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[15]                                                                                                                                                                                                      ; 43      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[15]                                                                                                                                                                                                      ; 43      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[15]                                                                                                                                                                                                      ; 43      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[15]                                                                                                                                                                                                      ; 43      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[15]                                                                                                                                                                                                      ; 43      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[15]                                                                                                                                                                                                      ; 43      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[15]                                                                                                                                                                                                      ; 43      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S149                                                                                                                                                                                                    ; 43      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[8]                                                                                                                                                                                                         ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[0]                                                                                                                                                                                                         ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[9]                                                                                                                                                                                                         ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[10]                                                                                                                                                                                                        ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[11]                                                                                                                                                                                                        ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[12]                                                                                                                                                                                                        ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[13]                                                                                                                                                                                                        ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[14]                                                                                                                                                                                                        ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[1]                                                                                                                                                                                                         ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[2]                                                                                                                                                                                                         ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[3]                                                                                                                                                                                                         ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[4]                                                                                                                                                                                                         ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[5]                                                                                                                                                                                                         ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[6]                                                                                                                                                                                                         ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a1[7]                                                                                                                                                                                                         ; 42      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[8]                                                                                                                                                                                                         ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[0]                                                                                                                                                                                                         ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[9]                                                                                                                                                                                                         ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[10]                                                                                                                                                                                                        ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[11]                                                                                                                                                                                                        ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[12]                                                                                                                                                                                                        ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[13]                                                                                                                                                                                                        ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[14]                                                                                                                                                                                                        ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[1]                                                                                                                                                                                                         ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[2]                                                                                                                                                                                                         ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[3]                                                                                                                                                                                                         ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[4]                                                                                                                                                                                                         ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[5]                                                                                                                                                                                                         ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[6]                                                                                                                                                                                                         ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a2[7]                                                                                                                                                                                                         ; 41      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[8]                                                                                                                                                                                                         ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[0]                                                                                                                                                                                                         ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[9]                                                                                                                                                                                                         ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[10]                                                                                                                                                                                                        ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[12]                                                                                                                                                                                                        ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[13]                                                                                                                                                                                                        ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[14]                                                                                                                                                                                                        ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[1]                                                                                                                                                                                                         ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[2]                                                                                                                                                                                                         ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[3]                                                                                                                                                                                                         ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[5]                                                                                                                                                                                                         ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[6]                                                                                                                                                                                                         ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[7]                                                                                                                                                                                                         ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S2                                                                                                                                                                                                      ; 40      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[8]                                                                                                                                                                                                         ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[0]                                                                                                                                                                                                         ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[9]                                                                                                                                                                                                         ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[10]                                                                                                                                                                                                        ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[11]                                                                                                                                                                                                        ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[12]                                                                                                                                                                                                        ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[13]                                                                                                                                                                                                        ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[14]                                                                                                                                                                                                        ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[1]                                                                                                                                                                                                         ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[2]                                                                                                                                                                                                         ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[3]                                                                                                                                                                                                         ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[4]                                                                                                                                                                                                         ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[4]                                                                                                                                                                                                         ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[5]                                                                                                                                                                                                         ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[6]                                                                                                                                                                                                         ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a4[7]                                                                                                                                                                                                         ; 39      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_WAIT                                                                                                                               ; 39      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[8]                                                                                                                                                                                                         ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[0]                                                                                                                                                                                                         ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[9]                                                                                                                                                                                                         ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[10]                                                                                                                                                                                                        ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[11]                                                                                                                                                                                                        ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[12]                                                                                                                                                                                                        ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[13]                                                                                                                                                                                                        ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[14]                                                                                                                                                                                                        ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[1]                                                                                                                                                                                                         ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[2]                                                                                                                                                                                                         ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[3]                                                                                                                                                                                                         ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[4]                                                                                                                                                                                                         ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[5]                                                                                                                                                                                                         ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[6]                                                                                                                                                                                                         ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a5[7]                                                                                                                                                                                                         ; 38      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a3[11]~DUPLICATE                                                                                                                                                                                              ; 37      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                    ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[8]                                                                                                                                                                                                         ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[0]                                                                                                                                                                                                         ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[9]                                                                                                                                                                                                         ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[10]                                                                                                                                                                                                        ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[11]                                                                                                                                                                                                        ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[12]                                                                                                                                                                                                        ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[13]                                                                                                                                                                                                        ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[14]                                                                                                                                                                                                        ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[1]                                                                                                                                                                                                         ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[2]                                                                                                                                                                                                         ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[3]                                                                                                                                                                                                         ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[4]                                                                                                                                                                                                         ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[5]                                                                                                                                                                                                         ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[6]                                                                                                                                                                                                         ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a6[7]                                                                                                                                                                                                         ; 37      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[8]                                                                                                                                                                                                         ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[0]                                                                                                                                                                                                         ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[9]                                                                                                                                                                                                         ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[10]                                                                                                                                                                                                        ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[11]                                                                                                                                                                                                        ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[12]                                                                                                                                                                                                        ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[13]                                                                                                                                                                                                        ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a0[13]                                                                                                                                                                                                        ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[14]                                                                                                                                                                                                        ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[2]                                                                                                                                                                                                         ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[3]                                                                                                                                                                                                         ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[4]                                                                                                                                                                                                         ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[5]                                                                                                                                                                                                         ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[6]                                                                                                                                                                                                         ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[7]                                                                                                                                                                                                         ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S39                                                                                                                                                                                                     ; 36      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a7[1]~DUPLICATE                                                                                                                                                                                               ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|B[31]                                                                                                                                                                                                         ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[8]                                                                                                                                                                                                         ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[0]                                                                                                                                                                                                         ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[9]                                                                                                                                                                                                         ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[10]                                                                                                                                                                                                        ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[11]                                                                                                                                                                                                        ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[12]                                                                                                                                                                                                        ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[13]                                                                                                                                                                                                        ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[14]                                                                                                                                                                                                        ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[1]                                                                                                                                                                                                         ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[2]                                                                                                                                                                                                         ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[3]                                                                                                                                                                                                         ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[4]                                                                                                                                                                                                         ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[5]                                                                                                                                                                                                         ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[6]                                                                                                                                                                                                         ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a8[7]                                                                                                                                                                                                         ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|Equal2~0                                                                                                                                                                                                              ; 35      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|out_data~0                                                                                                                                         ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|Equal0~5                                                                                                                                                                                                              ; 35      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[8]                                                                                                                                                                                                         ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[0]                                                                                                                                                                                                         ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[9]                                                                                                                                                                                                         ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[10]                                                                                                                                                                                                        ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[11]                                                                                                                                                                                                        ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[12]                                                                                                                                                                                                        ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[13]                                                                                                                                                                                                        ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[14]                                                                                                                                                                                                        ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[1]                                                                                                                                                                                                         ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[2]                                                                                                                                                                                                         ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[3]                                                                                                                                                                                                         ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[4]                                                                                                                                                                                                         ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[5]                                                                                                                                                                                                         ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[6]                                                                                                                                                                                                         ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[7]                                                                                                                                                                                                         ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|Equal5~0                                                                                                                                                                                                              ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|Equal6~0                                                                                                                                                                                                              ; 34      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den~0                                                                                                                                                                                                      ; 33      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr236~2                                                                                                                                                                                                   ; 33      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr168~2                                                                                                                                                                                                   ; 33      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A9_tmp[1]~0                                                                                                                                                                                                   ; 33      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|v_rc                                                                                                                                                                                                          ; 33      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|data_reg[1]~0                                                                                                      ; 33      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S134                                                                                                                                                                                                    ; 33      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr171                                                                                                                                                                                                     ; 32      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr234~0                                                                                                                                                                                                   ; 32      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|divide_stage:div|LessThan0~31                                                                                                                                                                      ; 32      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr167~0                                                                                                                                                                                                   ; 32      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|v2                                                                                                                                                                                           ; 32      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_WRITE_DATA                                                                                                                               ; 32      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A[31]                                                                                                                                                                                                         ; 32      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|v1                                                                                                                                                                                           ; 31      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[1]~0                                                                                                                                                                                       ; 30      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr237                                                                                                                                                                                                     ; 29      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|d3                                                                                                                                                                                                 ; 29      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[1]                                                                                                                                    ; 29      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S119                                                                                                                                                                                                    ; 29      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|sign3                                                                                                                                                                                              ; 28      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|current_byte[0]~DUPLICATE                                                                                                                          ; 27      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[7]~0                              ; 26      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S104                                                                                                                                                                                                    ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                    ; 25      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Selector334~0                                                                                                                                                                                                 ; 24      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full0   ; 24      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S29                                                                                                                                                                                                     ; 24      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[15]                                                                                                                                                                                                    ; 23      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|always2~0                                                  ; 23      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|received_channel                                                                                                                                                             ; 23      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_WRITE_DATA                                  ; 23      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S44                                                                                                                                                                                                     ; 23      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[15]                                                                                                                                                                                                    ; 22      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[0]~1                  ; 22      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr187~0                                                                                                                                                                                                   ; 22      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem[0][57]                                                                                                                  ; 22      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|out_channel[7]~0                                                                                                                                                             ; 22      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S74                                                                                                                                                                                                     ; 22      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.WRITE_WAIT~DUPLICATE                                                                                                                         ; 21      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[15]                                                                                                                                                                                                   ; 21      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S89                                                                                                                                                                                                     ; 21      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|divide:div|done                                                                                                                                                                                               ; 20      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|vout                                                                                                                                                                                         ; 20      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|command[4]                                                                                                                                         ; 20      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~0                                                                                                                                                                   ; 20      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|NumDen:numden|vout                                                                                                                                                                                            ; 20      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S14                                                                                                                                                                                                     ; 20      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[10]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[10]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[10]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[10]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[10]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[8]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[8]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[8]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[8]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[8]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[6]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[6]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[6]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[6]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[6]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[10]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[10]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[10]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[10]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[8]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[8]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[8]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[8]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[6]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[6]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[6]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[6]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[4]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[4]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[4]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[4]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[4]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[2]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[2]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[2]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[2]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[2]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[12]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[12]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[12]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[12]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[12]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[4]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[4]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[4]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[4]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[2]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[2]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[2]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[2]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[0]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[0]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[0]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[0]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[0]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[12]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[12]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[12]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[12]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[0]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[0]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[0]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[0]                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[14]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[14]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[14]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[14]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[14]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[14]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[14]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[14]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[14]                                                                                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[8]                                                                                                                                                                                                        ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[0]                                                                                                                                                                                                        ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[10]                                                                                                                                                                                                       ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[12]                                                                                                                                                                                                       ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[2]                                                                                                                                                                                                        ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[4]                                                                                                                                                                                                        ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[6]                                                                                                                                                                                                        ; 19      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|m0_read                                                                                                                          ; 19      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|enable~1                                                                                                                                           ; 19      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR4                                                                                                                                    ; 19      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_HEADER                                       ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S24                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[8]                                                                                                                                                                                         ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[0]                                                                                                                                                                                         ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[9]                                                                                                                                                                                         ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[10]                                                                                                                                                                                        ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[11]                                                                                                                                                                                        ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[12]                                                                                                                                                                                        ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[1]                                                                                                                                                                                         ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[2]                                                                                                                                                                                         ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[3]                                                                                                                                                                                         ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[4]                                                                                                                                                                                         ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[5]                                                                                                                                                                                         ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[6]                                                                                                                                                                                         ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|reflect_coeff:rc|b[7]                                                                                                                                                                                         ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|state.S59                                                                                                                                                                                                     ; 19      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|coeff_update:cu|vout~DUPLICATE                                                                                                                                                                                ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[0]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[0]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[0]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[0]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[0]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[0]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[0]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[0]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[0]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[2]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[2]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[2]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[2]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[2]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[2]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[2]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[2]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[2]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[4]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[4]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[4]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[4]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[4]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[4]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[4]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[4]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[4]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[6]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[6]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[6]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[6]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[6]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[6]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[6]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[6]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[6]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[8]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[8]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[8]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[8]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[8]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[8]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[8]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[8]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[8]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[11]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[11]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[11]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[11]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[11]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[9]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[9]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[9]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[9]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[9]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[7]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[7]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[7]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[7]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[7]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[10]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[10]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[11]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[11]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[11]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[11]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[9]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[9]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[9]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[9]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[7]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[7]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[7]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[7]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[5]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[5]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[5]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[5]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[5]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[3]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[3]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[3]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[3]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[3]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[10]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[10]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[10]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[10]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[10]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[10]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[10]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[5]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[5]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[5]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[5]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[3]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[3]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[3]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[3]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[1]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[1]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[1]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[1]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[1]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[13]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[13]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[13]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[13]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[13]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[1]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[1]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[1]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[1]                                                                                                                                                                                                     ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[12]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[12]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[13]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[13]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[13]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[13]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[12]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[12]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[12]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[12]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[12]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[12]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[12]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_den[15]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_den[15]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_den[15]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_den[15]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_den[15]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[14]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[14]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_den[15]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_den[15]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_den[15]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_den[15]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[14]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[14]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[14]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[14]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[14]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[14]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[14]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Rd_tmp[31]                                                                                                                                                                                                    ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr213~1                                                                                                                                                                                                   ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[9]                                                                                                                                                                                                        ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[11]                                                                                                                                                                                                       ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr193~0                                                                                                                                                                                                   ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[13]                                                                                                                                                                                                       ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[1]                                                                                                                                                                                                        ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[3]                                                                                                                                                                                                        ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[5]                                                                                                                                                                                                        ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a10[7]                                                                                                                                                                                                        ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[12][7]~7                                                                                                                                                                                                          ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[7][7]~4                                                                                                                                                                                                           ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|Equal4~0                                                                                                                                                                                                              ; 18      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.RETURN_PACKET                                                                                                                                ; 18      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[1][0]~0                                                                                                                                                                                                           ; 18      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.READ_SEND_ISSUE~DUPLICATE                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[1]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[1]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[1]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[1]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[1]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[1]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[1]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[1]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[1]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[3]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[3]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[3]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[3]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[3]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[3]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[3]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[3]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[3]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[5]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[5]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[5]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[5]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[5]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[5]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[5]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[5]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[5]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[7]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[7]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[7]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[7]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[7]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[7]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[7]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[7]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[7]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[9]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[9]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[9]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[9]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[9]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[9]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[9]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[9]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[9]                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[11]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[11]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[11]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[11]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[11]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[11]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[11]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[11]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[11]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[13]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[13]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Selector334~3                                                                                                                                                                                                 ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[13]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[13]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[13]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[13]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[13]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[13]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[13]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr181~1                                                                                                                                                                                                   ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr181~0                                                                                                                                                                                                   ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr185~0                                                                                                                                                                                                   ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_num[15]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_num[15]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_num[15]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R4_num[15]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R5_num[15]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R6_num[15]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[15]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[15]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R9_num[15]                                                                                                                                                                                                    ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr213~0                                                                                                                                                                                                   ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr222                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr224                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr226                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr230                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr218                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr220                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr228                                                                                                                                                                                                     ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr196~0                                                                                                                                                                                                   ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr201~0                                                                                                                                                                                                   ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[11][7]~9                                                                                                                                                                                                          ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[13][7]~5                                                                                                                                                                                                          ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Selector334~1                                                                                                                                                                                                 ; 17      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|Equal6~1                                                                                                                                                                                                              ; 17      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal14~0                                                  ; 17      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                    ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[12]                                                                                                                                                                                                    ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[10]                                                                                                                                                                                                    ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[11]                                                                                                                                                                                                    ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[8]                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[9]                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[6]                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[7]                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[4]                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[5]                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[2]                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[3]                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[1]                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[13]                                                                                                                                                                                                    ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[14]                                                                                                                                                                                                    ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr175~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr177~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr174~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr176~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr178~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr180~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr182~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Selector512~0                                                                                                                                                                                                 ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R7_num[7]~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr184~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R8_num[1]~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr186~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Selector574~0                                                                                                                                                                                                 ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[1]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[1]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[1]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[1]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[1]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[1]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[1]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[1]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[1]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[10]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[11]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[12]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[13]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[8]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[9]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[6]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[7]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[14]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[4]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[5]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[2]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[3]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[10]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[11]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[12]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[13]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[8]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[9]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[6]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[7]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[14]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[4]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[5]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[2]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[3]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[10]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[11]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[12]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[13]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[8]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[9]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[6]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[7]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[14]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[4]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[5]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[2]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[3]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[10]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[11]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[12]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[13]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[8]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[9]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[6]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[7]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[14]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[4]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[5]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[2]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[3]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[10]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[11]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[12]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[13]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[8]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[9]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[6]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[7]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[14]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[4]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[5]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[2]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[3]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[10]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[11]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[12]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[13]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[8]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[9]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[6]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[7]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[14]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[4]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[5]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[2]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[3]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[10]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[11]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[12]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[13]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[8]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[9]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[6]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[7]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[14]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[4]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[5]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[2]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[3]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[10]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[11]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[12]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[13]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[8]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[9]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[6]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[7]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[14]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[4]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[5]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[2]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[3]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[10]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[11]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[12]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[13]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[8]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[9]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[6]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[7]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[14]                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[4]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[5]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[2]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[3]                                                                                                                                                                                                       ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr208~1                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr208~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr210~1                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr212~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[6]~0                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr206~1                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr206~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr210~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Selector1087~0                                                                                                                                                                                                ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|Selector1198~0                                                                                                                                                                                                ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr221~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A3_tmp[13]~0                                                                                                                                                                                                  ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr223~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A4_tmp[0]~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr225~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A5_tmp[11]~0                                                                                                                                                                                                  ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr229~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A7_tmp[8]~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr217~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A1_tmp[15]~0                                                                                                                                                                                                  ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr219~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A2_tmp[10]~0                                                                                                                                                                                                  ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr227~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A6_tmp[3]~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr231~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|A8_tmp[11]~0                                                                                                                                                                                                  ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr232~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr194                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr195~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr197~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr198                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr202                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr189~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr190                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr191~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr192                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr199~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr200                                                                                                                                                                                                     ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr203~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|a9[12]~0                                                                                                                                                                                                      ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr204~0                                                                                                                                                                                                   ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[3][7]~12                                                                                                                                                                                                          ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[9][7]~11                                                                                                                                                                                                          ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[10][7]~10                                                                                                                                                                                                         ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[4][7]~8                                                                                                                                                                                                           ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[5][7]~6                                                                                                                                                                                                           ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[8][7]~3                                                                                                                                                                                                           ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[6][7]~2                                                                                                                                                                                                           ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|Equal17~0                                                                                                                                                                                                             ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|Equal9~0                                                                                                                                                                                                              ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|Equal11~0                                                                                                                                                                                                             ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|Equal24~1                                                                                                                                                                                                             ; 16      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|rp_valid                                                                                                                         ; 16      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_rsp_width_adapter|always10~1                                                                                                         ; 16      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|mem[0][0]~1                                                                                                                                                                                                           ; 16      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[0]~9                              ; 16      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_state.ST_READ_DATA                                    ; 16      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|padded_bit_counter[0]                                      ; 16      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                               ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[1]                                                                                                                                                                                                     ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[2]                                                                                                                                                                                                     ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[3]                                                                                                                                                                                                     ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[4]                                                                                                                                                                                                     ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[5]                                                                                                                                                                                                     ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[6]                                                                                                                                                                                                     ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[7]                                                                                                                                                                                                     ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[8]                                                                                                                                                                                                     ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[9]                                                                                                                                                                                                     ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[10]                                                                                                                                                                                                    ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[11]                                                                                                                                                                                                    ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[12]                                                                                                                                                                                                    ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[13]                                                                                                                                                                                                    ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_num[14]                                                                                                                                                                                                    ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_3[0]                                                                                                                                                                                                       ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_7[0]                                                                                                                                                                                                       ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_1[0]                                                                                                                                                                                                       ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_2[0]                                                                                                                                                                                                       ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[0]                                                                                                                                                                                                       ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_8[0]                                                                                                                                                                                                       ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_9[0]                                                                                                                                                                                                       ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_4[0]                                                                                                                                                                                                       ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_5[0]                                                                                                                                                                                                       ; 15      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|aR_6[6]~0                                                                                                                                                                                                     ; 15      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_length[0]~0                                      ; 15      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[14]~10                                                                                                    ; 15      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_length[0]~0                                     ; 15      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_sld_node:node|sld_virtual_jtag_basic:sld_virtual_jtag_component|virtual_state_sdr~0                                                   ; 15      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[1]                                                                                                                                                                          ; 15      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[2]                                                                                                                                                                          ; 15      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[0]                                                                                                                                                                          ; 15      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                    ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[0]                                                                                                                                                                                                    ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[1]                                                                                                                                                                                                    ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[2]                                                                                                                                                                                                    ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[3]                                                                                                                                                                                                    ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[4]                                                                                                                                                                                                    ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[5]                                                                                                                                                                                                    ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[6]                                                                                                                                                                                                    ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[7]                                                                                                                                                                                                    ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[8]                                                                                                                                                                                                    ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[9]                                                                                                                                                                                                    ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[10]                                                                                                                                                                                                   ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[11]                                                                                                                                                                                                   ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[12]                                                                                                                                                                                                   ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[13]                                                                                                                                                                                                   ; 14      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R10_num[14]                                                                                                                                                                                                   ; 14      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|always1~0                                                                                                                                          ; 14      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[8]~19                                                                                                     ; 14      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[7]~18                                                                                                     ; 14      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[6]~17                                                                                                     ; 14      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[1]~13                                                                                                     ; 14      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[0]~12                                                                                                     ; 14      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[15]~11                                                                                                    ; 14      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal17~1                                                  ; 14      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|Equal17~0                                                  ; 14      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1   ; 14      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|clear_signal                                                  ; 13      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                           ; 13      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                   ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|out_startofpacket                                                                                                                                                            ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:master_0_master_agent|av_waitrequest                                                                                                                                  ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_BYPASS                                      ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[10]~21                                                                                                    ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[9]~20                                                                                                     ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[4]~16                                                                                                     ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[3]~15                                                                                                     ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[2]~14                                                                                                     ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[13]~9                                                                                                     ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[12]~8                                                                                                     ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[11]~7                                                                                                     ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:levinsondurbin_0_avalon_slave_0_translator|av_write                                                                                                               ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:levinsondurbin_0_avalon_slave_0_cmd_width_adapter|out_data[5]~0                                                                                                      ; 13      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1~1 ; 13      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                           ; 12      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                                                         ; 12      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                         ; 12      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[8]~4                  ; 12      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[13]~3                                                                                                                                      ; 12      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|counter[7]~2                                                                                                                                       ; 12      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in[14]~0                                            ; 12      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_packets_to_master:transacto|packets_to_master:p2m|state.GET_ADDR3                                                                                                                                    ; 12      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:levinsondurbin_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                 ; 12      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                           ; 11      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                           ; 11      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][2]                                                                         ; 11      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                    ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[9]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[7]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[8]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[9]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[6]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[6]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[7]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[5]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[3]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[3]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[11]                                                                                                                                                                                                    ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[10]                                                                                                                                                                                                    ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[11]                                                                                                                                                                                                    ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[4]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[1]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[1]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[0]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[0]                                                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[13]                                                                                                                                                                                                    ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[13]                                                                                                                                                                                                    ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[12]                                                                                                                                                                                                    ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[15]                                                                                                                                                                                                    ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[14]                                                                                                                                                                                                    ; 11      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|rd_ptr[0]                                                                                                                                                                               ; 11      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~5                                                                                                                                                                   ; 11      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready                                                                                                                                                                     ; 11      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~3                                                                                                                                                                   ; 11      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~2                                                                                                                                                                   ; 11      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:levinsondurbin_0_avalon_slave_0_agent|cp_ready                                                                                                                         ; 11      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[3]                                                                                                                                                                          ; 11      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[4]                                                                                                                                                                          ; 11      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[6]                                                                                                                                                                          ; 11      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|out_payload[7]                                                                                                                                                                          ; 11      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[4]~DUPLICATE                                                                                                                                                                                           ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R1_tmp[12]~DUPLICATE                                                                                                                                                                                          ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                            ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[9]                                                                                                                                                                                                     ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[8]                                                                                                                                                                                                     ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[6]                                                                                                                                                                                                     ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[3]                                                                                                                                                                                                     ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[10]                                                                                                                                                                                                    ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[4]                                                                                                                                                                                                     ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[2]                                                                                                                                                                                                     ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[1]                                                                                                                                                                                                     ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[0]                                                                                                                                                                                                     ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[13]                                                                                                                                                                                                    ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[14]                                                                                                                                                                                                    ; 10      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_packets_to_bytes:p2b|in_ready~1                                                                                                                                                                   ; 10      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_bytes_to_packets:b2p|out_data[5]~0                                                                                                                                                                ; 10      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_all_valid~2                                      ; 10      ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]~1                                            ; 10      ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[5]~DUPLICATE                                                                                                                                                                                           ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[2]~DUPLICATE                                                                                                                                                                                           ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R2_tmp[12]~DUPLICATE                                                                                                                                                                                          ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_tmp[14]~DUPLICATE                                                                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                               ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                            ; 9       ;
; ~GND                                                                                                                                                                                                                                                                            ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[9]                                                                                                                                                                                                     ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[7]                                                                                                                                                                                                     ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[6]                                                                                                                                                                                                     ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[5]                                                                                                                                                                                                     ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[3]                                                                                                                                                                                                     ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[10]                                                                                                                                                                                                    ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[0]                                                                                                                                                                                                     ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R0_den[0]                                                                                                                                                                                                     ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[13]                                                                                                                                                                                                    ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[12]                                                                                                                                                                                                    ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[15]                                                                                                                                                                                                    ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|R3_tmp[14]                                                                                                                                                                                                    ; 9       ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_remover:idle_remover|out_valid       ; 9       ;
; LevinsonDurbinTest:inst|LDRavalonWrapper:levinsondurbin_0|LDR:LDR|WideOr188~0                                                                                                                                                                                                   ; 9       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+----------------+----------------------+-----------------+-----------------+---------------------------------------------+
; Name                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+----------------+----------------------+-----------------+-----------------+---------------------------------------------+
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_sc_fifo:fifo|altsyncram:mem_rtl_0|altsyncram_g0n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None ; M10K_X22_Y2_N0 ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+----------------+----------------------+-----------------+-----------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 19,930 / 140,056 ( 14 % ) ;
; C12 interconnects            ; 124 / 6,048 ( 2 % )       ;
; C2 interconnects             ; 6,223 / 54,648 ( 11 % )   ;
; C4 interconnects             ; 3,226 / 25,920 ( 12 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 1,928 / 140,056 ( 1 % )   ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Local interconnects          ; 1,692 / 36,960 ( 5 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 247 / 5,984 ( 4 % )       ;
; R14/C12 interconnect drivers ; 340 / 9,504 ( 4 % )       ;
; R3 interconnects             ; 7,722 / 60,192 ( 13 % )   ;
; R6 interconnects             ; 11,949 / 127,072 ( 9 % )  ;
; Spine clocks                 ; 2 / 120 ( 2 % )           ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 9            ; 0            ; 9            ; 0            ; 0            ; 13        ; 9            ; 0            ; 13        ; 13        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 13           ; 4            ; 13           ; 13           ; 0         ; 4            ; 13           ; 0         ; 0         ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; led[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 354.8             ;
; I/O,altera_reserved_tck ; altera_reserved_tck  ; 16.0              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                        ; Destination Register                                                                                                                                                                                                                                                             ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                        ; 1.905             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_0[3]                                                                                                                                         ; 1.899             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                        ; 1.876             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                ; 1.717             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[3]       ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.578             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[3]                                         ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.565             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[6]       ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.498             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[7]       ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.443             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_valid                                                   ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.435             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[4]       ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.356             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[5]                                                                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                    ; 1.343             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                                                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                    ; 1.343             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                    ; 1.318             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                    ; 1.315             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[0]       ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.301             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                    ; 1.282             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                    ; 1.276             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[2]                                                       ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[1]                                                 ; 1.275             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_HEADER_1                                           ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decode_header_1                                             ; 1.270             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[0]                                          ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decode_header_1                                             ; 1.270             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[1]                                          ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decode_header_1                                             ; 1.270             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[2]                                          ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decode_header_1                                             ; 1.270             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_in_bit_counter[3]                                          ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|decode_header_1                                             ; 1.270             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[2]       ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.258             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:reset_to_sample_synchronizer|dreg[1]      ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[0]                                                 ; 1.245             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                     ; 1.242             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[1]       ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.241             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[2]                                         ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.219             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[1]                                         ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.217             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][2]                                                                          ; 1.216             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                    ; 1.213             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_std_synchronizer:clock_to_sample_div2_synchronizer|dreg[1] ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_debug[1]                                                 ; 1.206             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                     ; 1.200             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][2]                                                                                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][2]                                                                   ; 1.193             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                                                   ; 1.193             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|sldfabric_ident_writedata[1]                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                     ; 1.186             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][2]                                                                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][2]                                                                          ; 1.182             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                                                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                          ; 1.182             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|header_out_bit_counter[0]                                         ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.178             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                                                                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                                                                   ; 1.176             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                   ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                     ; 1.165             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                   ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                     ; 1.165             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                   ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                     ; 1.165             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                   ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                     ; 1.165             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                   ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                     ; 1.165             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                                                                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                                                          ; 1.162             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                  ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                            ; 1.162             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                     ; 1.153             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[3]                                                     ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[2]                                               ; 1.138             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|sldfabric_ident_writedata[3]                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                     ; 1.137             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|sldfabric_ident_writedata[2]                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                     ; 1.137             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                    ; 1.129             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[4]                                                     ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[3]                                               ; 1.120             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[2]                                                     ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[1]                                               ; 1.120             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|sldfabric_ident_writedata[0]                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                     ; 1.118             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][2]                                                                   ; 1.116             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                ; 1.112             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                                                   ; 1.103             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length[0]                                                    ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|valid_write_data_length_byte_counter[15]                    ; 1.102             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                     ; 1.096             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                   ; 1.090             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                  ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                            ; 1.089             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_HEADER_2                                           ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_state.ST_WRITE_DATA                                   ; 1.088             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[5]                                                        ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[4]                                                  ; 1.086             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[3]                                                        ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[2]                                                  ; 1.086             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[1]                                                        ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[0]                                                  ; 1.086             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                     ; 1.076             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                                                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                   ; 1.072             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data1[5]       ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 1.071             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                  ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                            ; 1.068             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[6]                                                        ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[5]                                                  ; 1.066             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[4]                                                        ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[3]                                                  ; 1.066             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[2]                                                        ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[1]                                                  ; 1.066             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[5]                                                     ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[4]                                               ; 1.061             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[1]                                                     ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[0]                                               ; 1.061             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[8]                                                     ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[7]                                               ; 1.059             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                     ; 1.050             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                     ; 1.048             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                  ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                          ; 1.040             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[1]                                         ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|sink_data_buffer[1]                                       ; 1.040             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[3]                                                    ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[2]                                              ; 1.032             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[6]                                                     ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_control[5]                                               ; 1.029             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|idle_remover_sink_data[0]                                         ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_src_crosser:source_crosser|sink_data_buffer[0]                                       ; 1.028             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_buffer[4]                                         ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data0[4] ; 1.027             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_0[3]                                                                                                                                               ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|write_data_bit_counter[2]                                   ; 1.025             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[7]                                                        ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_info[6]                                                  ; 1.014             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|out_data_buffer[1]                                         ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|data0[1] ; 1.011             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_0[3]                                                                                                                                         ; 1.009             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_0[3]                                                                                                                                         ; 1.009             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_0[3]                                                                                                                                         ; 1.009             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                     ; 1.006             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[1]                                                    ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[0]                                              ; 0.999             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|altera_avalon_st_idle_inserter:idle_inserter|received_esc         ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.999             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_avalon_st_clock_crosser:sink_crosser|altera_avalon_st_pipeline_base:output_stage|full1          ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.999             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|read_data_all_valid                                               ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.999             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[18]                                      ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.999             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[17]                                      ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.999             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[16]                                      ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.999             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[14]                                      ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.999             ;
; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|scan_length_byte_counter[13]                                      ; LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_avalon_st_jtag_interface:jtag_phy_embedded_in_jtag_master|altera_jtag_dc_streaming:normal.jtag_dc_streaming|altera_jtag_streaming:jtag_streaming|dr_data_out[6]                                              ; 0.999             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEFA2F23C8 for design "top_LevinsonDurbinTest"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 3697 fanout uses global clock CLKCTRL_G12
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'LevinsonDurbinTest/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'LevinsonDurbinTest/synthesis/submodules/altera_avalon_st_jtag_interface.sdc'
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register LevinsonDurbinTest:inst|LevinsonDurbinTest_master_0:master_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out is being clocked by clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:19
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:54
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X33_Y11 to location X43_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:35
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 13.71 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:23
Info (144001): Generated suppressed messages file C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/output_files/top_LevinsonDurbinTest.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 2124 megabytes
    Info: Processing ended: Mon May 25 22:21:30 2015
    Info: Elapsed time: 00:05:13
    Info: Total CPU time (on all processors): 00:07:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Eric/Documents/Altera/Verilog_stuff/LPC_FPGA/LevinsonDurbinTest/output_files/top_LevinsonDurbinTest.fit.smsg.


