TimeQuest Timing Analyzer report for Cache
Wed Mar 23 02:54:15 2016
Quartus II 64-Bit Version 14.0.2 Build 209 09/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Setup: 'reset'
 14. Slow 1200mV 85C Model Setup: 'CacheController:Unit1|send_block_out'
 15. Slow 1200mV 85C Model Setup: 'CacheController:Unit1|replaceStatusOut'
 16. Slow 1200mV 85C Model Setup: 'MainMemory:Unit2|slowClock'
 17. Slow 1200mV 85C Model Hold: 'reset'
 18. Slow 1200mV 85C Model Hold: 'CacheController:Unit1|replaceStatusOut'
 19. Slow 1200mV 85C Model Hold: 'clock'
 20. Slow 1200mV 85C Model Hold: 'MainMemory:Unit2|slowClock'
 21. Slow 1200mV 85C Model Hold: 'CacheController:Unit1|send_block_out'
 22. Slow 1200mV 85C Model Recovery: 'clock'
 23. Slow 1200mV 85C Model Recovery: 'reset'
 24. Slow 1200mV 85C Model Removal: 'clock'
 25. Slow 1200mV 85C Model Removal: 'reset'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'reset'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'MainMemory:Unit2|slowClock'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'CacheController:Unit1|send_block_out'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'CacheController:Unit1|replaceStatusOut'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 85C Model Metastability Report
 36. Slow 1200mV 0C Model Fmax Summary
 37. Slow 1200mV 0C Model Setup Summary
 38. Slow 1200mV 0C Model Hold Summary
 39. Slow 1200mV 0C Model Recovery Summary
 40. Slow 1200mV 0C Model Removal Summary
 41. Slow 1200mV 0C Model Minimum Pulse Width Summary
 42. Slow 1200mV 0C Model Setup: 'clock'
 43. Slow 1200mV 0C Model Setup: 'reset'
 44. Slow 1200mV 0C Model Setup: 'CacheController:Unit1|send_block_out'
 45. Slow 1200mV 0C Model Setup: 'CacheController:Unit1|replaceStatusOut'
 46. Slow 1200mV 0C Model Setup: 'MainMemory:Unit2|slowClock'
 47. Slow 1200mV 0C Model Hold: 'reset'
 48. Slow 1200mV 0C Model Hold: 'CacheController:Unit1|replaceStatusOut'
 49. Slow 1200mV 0C Model Hold: 'clock'
 50. Slow 1200mV 0C Model Hold: 'MainMemory:Unit2|slowClock'
 51. Slow 1200mV 0C Model Hold: 'CacheController:Unit1|send_block_out'
 52. Slow 1200mV 0C Model Recovery: 'clock'
 53. Slow 1200mV 0C Model Recovery: 'reset'
 54. Slow 1200mV 0C Model Removal: 'clock'
 55. Slow 1200mV 0C Model Removal: 'reset'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'reset'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'MainMemory:Unit2|slowClock'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|send_block_out'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|replaceStatusOut'
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Slow 1200mV 0C Model Metastability Report
 66. Fast 1200mV 0C Model Setup Summary
 67. Fast 1200mV 0C Model Hold Summary
 68. Fast 1200mV 0C Model Recovery Summary
 69. Fast 1200mV 0C Model Removal Summary
 70. Fast 1200mV 0C Model Minimum Pulse Width Summary
 71. Fast 1200mV 0C Model Setup: 'clock'
 72. Fast 1200mV 0C Model Setup: 'reset'
 73. Fast 1200mV 0C Model Setup: 'CacheController:Unit1|send_block_out'
 74. Fast 1200mV 0C Model Setup: 'CacheController:Unit1|replaceStatusOut'
 75. Fast 1200mV 0C Model Setup: 'MainMemory:Unit2|slowClock'
 76. Fast 1200mV 0C Model Hold: 'reset'
 77. Fast 1200mV 0C Model Hold: 'clock'
 78. Fast 1200mV 0C Model Hold: 'CacheController:Unit1|replaceStatusOut'
 79. Fast 1200mV 0C Model Hold: 'MainMemory:Unit2|slowClock'
 80. Fast 1200mV 0C Model Hold: 'CacheController:Unit1|send_block_out'
 81. Fast 1200mV 0C Model Recovery: 'clock'
 82. Fast 1200mV 0C Model Recovery: 'reset'
 83. Fast 1200mV 0C Model Removal: 'clock'
 84. Fast 1200mV 0C Model Removal: 'reset'
 85. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 86. Fast 1200mV 0C Model Minimum Pulse Width: 'reset'
 87. Fast 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|send_block_out'
 88. Fast 1200mV 0C Model Minimum Pulse Width: 'MainMemory:Unit2|slowClock'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|replaceStatusOut'
 90. Setup Times
 91. Hold Times
 92. Clock to Output Times
 93. Minimum Clock to Output Times
 94. Fast 1200mV 0C Model Metastability Report
 95. Multicorner Timing Analysis Summary
 96. Setup Times
 97. Hold Times
 98. Clock to Output Times
 99. Minimum Clock to Output Times
100. Board Trace Model Assignments
101. Input Transition Times
102. Signal Integrity Metrics (Slow 1200mv 0c Model)
103. Signal Integrity Metrics (Slow 1200mv 85c Model)
104. Signal Integrity Metrics (Fast 1200mv 0c Model)
105. Setup Transfers
106. Hold Transfers
107. Recovery Transfers
108. Removal Transfers
109. Report TCCS
110. Report RSKM
111. Unconstrained Paths
112. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 14.0.2 Build 209 09/17/2014 SJ Full Version ;
; Revision Name      ; Cache                                               ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE115F29C7                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; CacheController:Unit1|replaceStatusOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CacheController:Unit1|replaceStatusOut } ;
; CacheController:Unit1|send_block_out   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CacheController:Unit1|send_block_out }   ;
; clock                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                                  ;
; MainMemory:Unit2|slowClock             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MainMemory:Unit2|slowClock }             ;
; reset                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }                                  ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 83.28 MHz  ; 83.28 MHz       ; reset      ;      ;
; 113.87 MHz ; 113.87 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                             ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -7.782 ; -3425.737     ;
; reset                                  ; -7.473 ; -1614.475     ;
; CacheController:Unit1|send_block_out   ; -7.006 ; -365.604      ;
; CacheController:Unit1|replaceStatusOut ; -2.227 ; -15.693       ;
; MainMemory:Unit2|slowClock             ; -0.904 ; -18.843       ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; reset                                  ; -0.377 ; -4.033        ;
; CacheController:Unit1|replaceStatusOut ; -0.044 ; -0.087        ;
; clock                                  ; 0.291  ; 0.000         ;
; MainMemory:Unit2|slowClock             ; 0.387  ; 0.000         ;
; CacheController:Unit1|send_block_out   ; 1.072  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -4.348 ; -2212.067             ;
; reset ; -3.394 ; -1019.759             ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -1.074 ; -19.988              ;
; reset ; 0.348  ; 0.000                ;
+-------+--------+----------------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -3.000 ; -1176.205     ;
; reset                                  ; -3.000 ; -3.000        ;
; MainMemory:Unit2|slowClock             ; -2.693 ; -86.176       ;
; CacheController:Unit1|send_block_out   ; -1.285 ; -82.240       ;
; CacheController:Unit1|replaceStatusOut ; 0.414  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                           ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.782 ; CacheController:Unit1|data_block[13]                      ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; clock        ; clock       ; 1.000        ; 0.300      ; 9.080      ;
; -7.743 ; CacheController:Unit1|data_block[6]                       ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.340      ; 9.081      ;
; -7.411 ; CacheController:Unit1|data_block[40]                      ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; clock        ; clock       ; 1.000        ; 0.315      ; 8.724      ;
; -7.189 ; CacheController:Unit1|data_block[44]                      ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; clock        ; clock       ; 1.000        ; 0.320      ; 8.507      ;
; -7.146 ; CacheController:Unit1|data_block[4]                       ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; clock        ; clock       ; 1.000        ; 0.336      ; 8.480      ;
; -7.059 ; CacheController:Unit1|data_block[42]                      ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; clock        ; clock       ; 1.000        ; 0.377      ; 8.434      ;
; -7.050 ; CacheController:Unit1|data_block[50]                      ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; clock        ; clock       ; 1.000        ; 0.361      ; 8.409      ;
; -7.037 ; CacheController:Unit1|data_block[11]                      ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; clock        ; clock       ; 1.000        ; 0.340      ; 8.375      ;
; -6.995 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.598     ; 4.375      ;
; -6.910 ; CacheController:Unit1|data_block[16]                      ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; clock        ; clock       ; 1.000        ; 0.290      ; 8.198      ;
; -6.904 ; CacheController:Unit1|data_block[8]                       ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; clock        ; clock       ; 1.000        ; 0.284      ; 8.186      ;
; -6.889 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.669     ; 4.198      ;
; -6.878 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.603     ; 4.253      ;
; -6.867 ; CacheController:Unit1|data_block[28]                      ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; clock        ; clock       ; 1.000        ; 0.349      ; 8.214      ;
; -6.844 ; CacheController:Unit1|data_block[54]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.340      ; 8.182      ;
; -6.840 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.626     ; 4.192      ;
; -6.838 ; CacheController:Unit1|data_block[22]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; -0.057     ; 7.779      ;
; -6.805 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.609     ; 4.174      ;
; -6.792 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.831     ; 3.939      ;
; -6.785 ; CacheController:Unit1|data_block[32]                      ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; clock        ; clock       ; 1.000        ; 0.301      ; 8.084      ;
; -6.784 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.649     ; 4.113      ;
; -6.779 ; CacheController:Unit1|data_block[57]                      ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; clock        ; clock       ; 1.000        ; 0.359      ; 8.136      ;
; -6.766 ; CacheController:Unit1|data_block[1]                       ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; clock        ; clock       ; 1.000        ; 0.362      ; 8.126      ;
; -6.753 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.661     ; 4.070      ;
; -6.726 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.610     ; 4.094      ;
; -6.723 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.613     ; 4.088      ;
; -6.721 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.636     ; 4.063      ;
; -6.713 ; CacheController:Unit1|data_block[45]                      ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; clock        ; clock       ; 1.000        ; 0.298      ; 8.009      ;
; -6.707 ; CacheController:Unit1|data_block[20]                      ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; clock        ; clock       ; 1.000        ; 0.309      ; 8.014      ;
; -6.707 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.815     ; 3.870      ;
; -6.704 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.609     ; 4.073      ;
; -6.699 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.570     ; 4.107      ;
; -6.680 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -3.630     ; 4.028      ;
; -6.669 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.572     ; 4.075      ;
; -6.667 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.784     ; 3.861      ;
; -6.662 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -3.765     ; 3.875      ;
; -6.659 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.601     ; 4.036      ;
; -6.658 ; CacheController:Unit1|data_block[62]                      ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; clock        ; clock       ; 1.000        ; -0.102     ; 7.554      ;
; -6.658 ; CacheController:Unit1|data_block[36]                      ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; clock        ; clock       ; 1.000        ; 0.355      ; 8.011      ;
; -6.657 ; CacheController:Unit1|data_block[38]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.353      ; 8.008      ;
; -6.648 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.696     ; 3.930      ;
; -6.647 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.788     ; 3.837      ;
; -6.644 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.670     ; 3.952      ;
; -6.639 ; CacheController:Unit1|data_block[24]                      ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; clock        ; clock       ; 1.000        ; 0.322      ; 7.959      ;
; -6.636 ; CacheController:Unit1|data_block[49]                      ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; clock        ; clock       ; 1.000        ; 0.339      ; 7.973      ;
; -6.634 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.768     ; 3.844      ;
; -6.634 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.785     ; 3.827      ;
; -6.629 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.611     ; 3.996      ;
; -6.623 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.766     ; 3.835      ;
; -6.621 ; CacheController:Unit1|data_block[33]                      ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; clock        ; clock       ; 1.000        ; 0.334      ; 7.953      ;
; -6.618 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.787     ; 3.809      ;
; -6.614 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.668     ; 3.924      ;
; -6.611 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.803     ; 3.786      ;
; -6.610 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.655     ; 3.933      ;
; -6.604 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.776     ; 3.806      ;
; -6.602 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.608     ; 3.972      ;
; -6.597 ; CacheController:Unit1|data_block[43]                      ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; clock        ; clock       ; 1.000        ; 0.347      ; 7.942      ;
; -6.595 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -3.652     ; 3.921      ;
; -6.590 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -3.613     ; 3.955      ;
; -6.588 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.572     ; 3.994      ;
; -6.587 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -3.666     ; 3.899      ;
; -6.586 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -3.655     ; 3.909      ;
; -6.586 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -3.628     ; 3.936      ;
; -6.585 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.646     ; 3.917      ;
; -6.573 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.629     ; 3.922      ;
; -6.571 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.624     ; 3.925      ;
; -6.566 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.584     ; 3.960      ;
; -6.565 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.776     ; 3.767      ;
; -6.559 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.611     ; 3.926      ;
; -6.547 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.668     ; 3.857      ;
; -6.543 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.734     ; 3.787      ;
; -6.543 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -3.624     ; 3.897      ;
; -6.541 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -3.672     ; 3.847      ;
; -6.537 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -3.650     ; 3.865      ;
; -6.534 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -3.624     ; 3.888      ;
; -6.530 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.642     ; 3.866      ;
; -6.530 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.572     ; 3.936      ;
; -6.528 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -3.820     ; 3.686      ;
; -6.527 ; CacheController:Unit1|data_block[29]                      ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; clock        ; clock       ; 1.000        ; 0.282      ; 7.807      ;
; -6.526 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.626     ; 3.878      ;
; -6.525 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.569     ; 3.934      ;
; -6.523 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.630     ; 3.871      ;
; -6.517 ; CacheController:Unit1|data_block[18]                      ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; clock        ; clock       ; 1.000        ; 0.361      ; 7.876      ;
; -6.511 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.616     ; 3.873      ;
; -6.510 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.561     ; 3.927      ;
; -6.510 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -3.819     ; 3.669      ;
; -6.509 ; CacheController:Unit1|data_block[25]                      ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; clock        ; clock       ; 1.000        ; 0.354      ; 7.861      ;
; -6.509 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.832     ; 3.655      ;
; -6.509 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.808     ; 3.679      ;
; -6.507 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -3.648     ; 3.837      ;
; -6.506 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -3.637     ; 3.847      ;
; -6.498 ; CacheController:Unit1|data_block[30]                      ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; clock        ; clock       ; 1.000        ; 0.363      ; 7.859      ;
; -6.494 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.773     ; 3.699      ;
; -6.491 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.651     ; 3.818      ;
; -6.488 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.671     ; 3.795      ;
; -6.482 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.621     ; 3.839      ;
; -6.482 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.772     ; 3.688      ;
; -6.475 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.611     ; 3.842      ;
; -6.474 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.598     ; 3.854      ;
; -6.472 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.670     ; 3.780      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reset'                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.473 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; reset        ; reset       ; 1.000        ; -0.062     ; 7.396      ;
; -7.344 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 1.000        ; -0.061     ; 7.573      ;
; -7.209 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; reset        ; reset       ; 1.000        ; -0.058     ; 5.840      ;
; -7.172 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 7.210      ;
; -7.091 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 7.127      ;
; -6.662 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 6.223      ;
; -6.556 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 1.000        ; -0.057     ; 5.506      ;
; -6.331 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 6.366      ;
; -6.286 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 6.169      ;
; -6.201 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 6.261      ;
; -6.178 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1 ; reset        ; reset       ; 1.000        ; -0.057     ; 6.238      ;
; -6.030 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 6.080      ;
; -6.020 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; reset        ; reset       ; 1.000        ; -0.064     ; 5.941      ;
; -6.018 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; clock        ; reset       ; 1.000        ; 2.941      ; 9.229      ;
; -6.016 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; clock        ; reset       ; 1.000        ; 2.936      ; 8.917      ;
; -5.996 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 6.033      ;
; -5.951 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 5.994      ;
; -5.933 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 5.994      ;
; -5.833 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; clock        ; reset       ; 1.000        ; 2.826      ; 8.732      ;
; -5.829 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; reset        ; reset       ; 1.000        ; -0.054     ; 5.857      ;
; -5.814 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 5.878      ;
; -5.776 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 5.836      ;
; -5.702 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 5.905      ;
; -5.700 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 5.925      ;
; -5.683 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; clock        ; reset       ; 1.000        ; 2.791      ; 8.547      ;
; -5.680 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; reset        ; reset       ; 1.000        ; -0.058     ; 5.728      ;
; -5.673 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; clock        ; reset       ; 1.000        ; 3.434      ; 9.377      ;
; -5.673 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 1.000        ; -0.053     ; 5.569      ;
; -5.650 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; clock        ; reset       ; 1.000        ; 2.743      ; 8.310      ;
; -5.552 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 5.350      ;
; -5.539 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; reset        ; reset       ; 1.000        ; -0.062     ; 5.453      ;
; -5.513 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; clock        ; reset       ; 1.000        ; 3.254      ; 8.840      ;
; -5.504 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 0.500        ; 6.899      ; 12.193     ;
; -5.483 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; reset        ; reset       ; 0.500        ; 6.894      ; 11.862     ;
; -5.450 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; clock        ; reset       ; 1.000        ; 2.804      ; 7.241      ;
; -5.443 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1  ; reset        ; reset       ; 1.000        ; -0.062     ; 5.358      ;
; -5.409 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 5.294      ;
; -5.406 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~1 ; reset        ; reset       ; 1.000        ; -0.057     ; 5.461      ;
; -5.391 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 5.439      ;
; -5.382 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 5.426      ;
; -5.375 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 5.269      ;
; -5.368 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; clock        ; reset       ; 1.000        ; 2.796      ; 7.762      ;
; -5.366 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 5.401      ;
; -5.357 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 4.955      ;
; -5.344 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; clock        ; reset       ; 1.000        ; 2.823      ; 6.836      ;
; -5.338 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 5.395      ;
; -5.335 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 5.378      ;
; -5.324 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 5.366      ;
; -5.319 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; reset        ; reset       ; 0.500        ; 6.784      ; 11.696     ;
; -5.277 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~1 ; reset        ; reset       ; 1.000        ; -0.057     ; 5.317      ;
; -5.272 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 5.322      ;
; -5.266 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 5.317      ;
; -5.259 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; clock        ; reset       ; 1.000        ; 2.794      ; 8.149      ;
; -5.258 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 5.306      ;
; -5.256 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 5.307      ;
; -5.230 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 5.283      ;
; -5.221 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 5.287      ;
; -5.215 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 5.264      ;
; -5.199 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 5.248      ;
; -5.159 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; clock        ; reset       ; 1.000        ; 2.747      ; 7.968      ;
; -5.136 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; reset        ; reset       ; 0.500        ; 6.749      ; 11.478     ;
; -5.122 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; clock        ; reset       ; 1.000        ; 2.797      ; 7.990      ;
; -5.111 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; clock        ; reset       ; 1.000        ; 2.741      ; 7.781      ;
; -5.105 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 0.500        ; 6.701      ; 11.243     ;
; -5.062 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 4.869      ;
; -5.046 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 5.091      ;
; -5.045 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; clock        ; reset       ; 1.000        ; 3.319      ; 8.437      ;
; -5.041 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 5.091      ;
; -5.022 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; clock        ; reset       ; 1.000        ; 3.216      ; 7.225      ;
; -4.962 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; reset        ; reset       ; 1.000        ; 6.894      ; 11.841     ;
; -4.943 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 1.000        ; 6.899      ; 12.132     ;
; -4.942 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 0.500        ; 6.762      ; 10.211     ;
; -4.900 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; clock        ; reset       ; 1.000        ; 2.802      ; 7.789      ;
; -4.885 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 4.943      ;
; -4.880 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; clock        ; reset       ; 1.000        ; 2.784      ; 7.761      ;
; -4.865 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; clock        ; reset       ; 1.000        ; 2.762      ; 7.699      ;
; -4.852 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; reset        ; reset       ; 0.500        ; 6.754      ; 10.724     ;
; -4.848 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1 ; clock        ; reset       ; 1.000        ; 2.810      ; 7.755      ;
; -4.835 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; reset        ; reset       ; 1.000        ; -0.063     ; 5.059      ;
; -4.789 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.781      ; 9.759      ;
; -4.783 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; clock        ; reset       ; 1.000        ; 2.750      ; 7.620      ;
; -4.769 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; reset        ; reset       ; 1.000        ; 6.784      ; 11.646     ;
; -4.737 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; clock        ; reset       ; 1.000        ; 2.812      ; 7.811      ;
; -4.712 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; reset        ; reset       ; 0.500        ; 6.752      ; 11.080     ;
; -4.670 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; clock        ; reset       ; 1.000        ; 2.794      ; 7.299      ;
; -4.670 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 4.714      ;
; -4.663 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ; clock        ; reset       ; 1.000        ; 2.772      ; 7.513      ;
; -4.638 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; clock        ; reset       ; 1.000        ; 2.798      ; 7.532      ;
; -4.633 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; clock        ; reset       ; 1.000        ; 2.823      ; 7.542      ;
; -4.629 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; reset        ; reset       ; 1.000        ; 6.749      ; 11.471     ;
; -4.617 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; clock        ; reset       ; 1.000        ; 3.272      ; 6.558      ;
; -4.615 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; reset        ; reset       ; 0.500        ; 6.705      ; 10.902     ;
; -4.598 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1  ; clock        ; reset       ; 1.000        ; 2.749      ; 7.426      ;
; -4.596 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 1.000        ; 6.701      ; 11.234     ;
; -4.582 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; reset        ; reset       ; 0.500        ; 6.755      ; 10.928     ;
; -4.529 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1  ; clock        ; reset       ; 1.000        ; 2.792      ; 7.242      ;
; -4.498 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1  ; clock        ; reset       ; 1.000        ; 2.811      ; 7.239      ;
; -4.487 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; clock        ; reset       ; 1.000        ; 2.808      ; 6.930      ;
; -4.475 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; clock        ; reset       ; 1.000        ; 2.804      ; 7.363      ;
; -4.471 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 4.506      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CacheController:Unit1|send_block_out'                                                                                                                                                           ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -7.006 ; CacheController:Unit1|data_block[50]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.725      ; 8.719      ;
; -6.737 ; CacheController:Unit1|data_block[43]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.766      ; 8.491      ;
; -6.643 ; CacheController:Unit1|data_block[13]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.720      ; 8.351      ;
; -6.623 ; CacheController:Unit1|data_block[44]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.707      ; 8.318      ;
; -6.467 ; CacheController:Unit1|data_block[46]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.701      ; 8.156      ;
; -6.438 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.227     ; 4.199      ;
; -6.416 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.227     ; 4.177      ;
; -6.393 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.228     ; 4.153      ;
; -6.331 ; CacheController:Unit1|data_block[54]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.100      ; 8.419      ;
; -6.283 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.175     ; 4.096      ;
; -6.237 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.243     ; 3.982      ;
; -6.224 ; CacheController:Unit1|data_block[6]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.711      ; 7.923      ;
; -6.221 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.210     ; 3.999      ;
; -6.165 ; CacheController:Unit1|data_block[47]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.722      ; 7.875      ;
; -6.165 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.173     ; 3.980      ;
; -6.153 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.789     ; 4.352      ;
; -6.144 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.215     ; 3.917      ;
; -6.122 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.907     ; 4.203      ;
; -6.088 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.838     ; 4.238      ;
; -6.077 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.215     ; 3.850      ;
; -6.065 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.218     ; 3.835      ;
; -6.054 ; CacheController:Unit1|data_block[52]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.094      ; 8.136      ;
; -6.053 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.211     ; 3.830      ;
; -6.047 ; CacheController:Unit1|data_block[49]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.718      ; 7.753      ;
; -6.034 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.209     ; 3.813      ;
; -6.018 ; CacheController:Unit1|data_block[32]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.179      ; 8.185      ;
; -6.002 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.762     ; 4.228      ;
; -5.983 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.851     ; 4.120      ;
; -5.980 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.176     ; 3.792      ;
; -5.975 ; CacheController:Unit1|data_block[48]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.711      ; 7.674      ;
; -5.972 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.205     ; 3.755      ;
; -5.966 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.173     ; 3.781      ;
; -5.940 ; CacheController:Unit1|data_block[4]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.121      ; 8.049      ;
; -5.937 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.829     ; 4.096      ;
; -5.925 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.216     ; 3.697      ;
; -5.923 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.774     ; 4.137      ;
; -5.919 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.234     ; 3.673      ;
; -5.896 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.227     ; 3.657      ;
; -5.889 ; CacheController:Unit1|data_block[40]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.130      ; 8.007      ;
; -5.883 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.205     ; 3.666      ;
; -5.881 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.314     ; 3.555      ;
; -5.875 ; CacheController:Unit1|data_block[58]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.083      ; 7.946      ;
; -5.873 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.341     ; 3.520      ;
; -5.869 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.219     ; 3.638      ;
; -5.868 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.217     ; 3.639      ;
; -5.844 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.205     ; 3.627      ;
; -5.839 ; CacheController:Unit1|data_block[55]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.693      ; 7.520      ;
; -5.832 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.222     ; 3.598      ;
; -5.823 ; CacheController:Unit1|data_block[42]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.703      ; 7.514      ;
; -5.819 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.168     ; 3.639      ;
; -5.818 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.210     ; 3.596      ;
; -5.816 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.216     ; 3.588      ;
; -5.814 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.168     ; 3.634      ;
; -5.810 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.991     ; 3.807      ;
; -5.809 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.209     ; 3.588      ;
; -5.804 ; CacheController:Unit1|data_block[22]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.315      ; 7.107      ;
; -5.798 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.203     ; 3.583      ;
; -5.789 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.801     ; 3.976      ;
; -5.789 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.169     ; 3.608      ;
; -5.782 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.771     ; 3.999      ;
; -5.779 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.378     ; 3.389      ;
; -5.776 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.781     ; 3.983      ;
; -5.774 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.359     ; 3.403      ;
; -5.773 ; CacheController:Unit1|data_block[29]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.712      ; 7.473      ;
; -5.772 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.840     ; 3.920      ;
; -5.771 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.786     ; 3.973      ;
; -5.771 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.751     ; 4.008      ;
; -5.770 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.782     ; 3.976      ;
; -5.761 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.811     ; 3.938      ;
; -5.741 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.378     ; 3.351      ;
; -5.734 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.227     ; 3.495      ;
; -5.730 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.850     ; 3.868      ;
; -5.716 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.834     ; 3.870      ;
; -5.711 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.226     ; 3.473      ;
; -5.711 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.828     ; 3.871      ;
; -5.708 ; CacheController:Unit1|data_block[59]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.145      ; 7.841      ;
; -5.706 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.153     ; 3.541      ;
; -5.706 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.783     ; 3.911      ;
; -5.703 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.762     ; 3.929      ;
; -5.703 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.801     ; 3.890      ;
; -5.699 ; CacheController:Unit1|data_block[8]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.120      ; 7.807      ;
; -5.689 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.979     ; 3.698      ;
; -5.678 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.195     ; 3.471      ;
; -5.676 ; CacheController:Unit1|data_block[27]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.717      ; 7.381      ;
; -5.663 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.898     ; 3.753      ;
; -5.660 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.905     ; 3.743      ;
; -5.660 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.829     ; 3.819      ;
; -5.654 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.213     ; 3.429      ;
; -5.650 ; CacheController:Unit1|data_block[33]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.170      ; 7.808      ;
; -5.649 ; CacheController:Unit1|data_block[45]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.708      ; 7.345      ;
; -5.647 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.228     ; 3.407      ;
; -5.642 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.827     ; 3.803      ;
; -5.641 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.258     ; 3.371      ;
; -5.640 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.206     ; 3.422      ;
; -5.640 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.184     ; 3.444      ;
; -5.634 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.384     ; 3.238      ;
; -5.633 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.226     ; 3.395      ;
; -5.625 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.798     ; 3.815      ;
; -5.622 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.829     ; 3.781      ;
; -5.618 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.208     ; 3.398      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CacheController:Unit1|replaceStatusOut'                                                                                                                 ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -2.227 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.072      ; 1.622      ;
; -2.227 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.072      ; 1.622      ;
; -2.178 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.019     ; 1.604      ;
; -2.163 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.011     ; 1.620      ;
; -2.004 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.152     ; 1.425      ;
; -1.989 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.152     ; 1.429      ;
; -1.840 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.004     ; 1.297      ;
; -1.508 ; CacheController:Unit1|blockAddressOut[6] ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 1.153      ; 1.984      ;
; -0.999 ; CacheController:Unit1|blockAddressOut[4] ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.923      ; 1.495      ;
; -0.984 ; CacheController:Unit1|blockAddressOut[3] ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.923      ; 1.499      ;
; -0.856 ; CacheController:Unit1|blockAddressOut[5] ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 1.153      ; 1.332      ;
; -0.824 ; CacheController:Unit1|blockAddressOut[7] ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 1.070      ; 1.339      ;
; -0.804 ; CacheController:Unit1|blockAddressOut[8] ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 1.071      ; 1.336      ;
; -0.802 ; CacheController:Unit1|blockAddressOut[9] ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 1.070      ; 1.340      ;
; -0.650 ; CacheController:Unit1|addressOUT[6]      ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.923      ; 1.146      ;
; -0.633 ; CacheController:Unit1|addressOUT[5]      ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.923      ; 1.148      ;
; -0.525 ; CacheController:Unit1|addressOUT[7]      ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 1.153      ; 1.001      ;
; -0.524 ; CacheController:Unit1|addressOUT[8]      ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 1.153      ; 1.000      ;
; -0.486 ; CacheController:Unit1|addressOUT[9]      ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 1.070      ; 1.001      ;
; -0.468 ; CacheController:Unit1|addressOUT[10]     ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 1.071      ; 1.000      ;
; -0.463 ; CacheController:Unit1|addressOUT[11]     ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 1.070      ; 1.001      ;
; -0.369 ; CacheController:Unit1|addressOUT[2]      ; MainMemory:Unit2|blockAddress[0] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.934      ; 0.872      ;
; -0.360 ; CacheController:Unit1|addressOUT[3]      ; MainMemory:Unit2|blockAddress[1] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.936      ; 0.872      ;
; -0.336 ; CacheController:Unit1|addressOUT[4]      ; MainMemory:Unit2|blockAddress[2] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.934      ; 0.868      ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MainMemory:Unit2|slowClock'                                                                                                                                                                                                                         ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                          ; Launch Clock                           ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; -0.904 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.200     ; 1.242      ;
; -0.860 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.065      ; 1.463      ;
; -0.858 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.201     ; 1.195      ;
; -0.794 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.067      ; 1.399      ;
; -0.764 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.075     ; 1.227      ;
; -0.761 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.107     ; 1.192      ;
; -0.721 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.113     ; 1.146      ;
; -0.708 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.053      ; 1.789      ;
; -0.707 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.046      ; 1.781      ;
; -0.702 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 4.186      ; 5.658      ;
; -0.700 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.046      ; 1.774      ;
; -0.694 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 4.204      ; 5.668      ;
; -0.694 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 4.193      ; 5.657      ;
; -0.693 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 4.198      ; 5.661      ;
; -0.690 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 4.166      ; 5.626      ;
; -0.680 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.039      ; 1.747      ;
; -0.672 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.128     ; 1.082      ;
; -0.665 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.059      ; 1.752      ;
; -0.660 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.121     ; 1.077      ;
; -0.655 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 4.173      ; 5.598      ;
; -0.652 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.066      ; 1.746      ;
; -0.648 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 4.173      ; 5.591      ;
; -0.648 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.108     ; 1.078      ;
; -0.637 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.035      ; 1.210      ;
; -0.625 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 4.180      ; 5.575      ;
; -0.617 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.077      ; 1.722      ;
; -0.599 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.033      ; 1.170      ;
; -0.591 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.101     ; 1.028      ;
; -0.591 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.036      ; 1.165      ;
; -0.590 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.053      ; 1.181      ;
; -0.590 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.042      ; 1.170      ;
; -0.578 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.071      ; 1.677      ;
; -0.571 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.049      ; 1.158      ;
; -0.571 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.047      ; 1.156      ;
; -0.569 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.059      ; 1.166      ;
; -0.567 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.034      ; 1.139      ;
; -0.566 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.029      ; 1.133      ;
; -0.564 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.054      ; 1.156      ;
; -0.546 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.066      ; 1.150      ;
; -0.544 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.061      ; 1.143      ;
; -0.539 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.177     ; 0.900      ;
; -0.534 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.182     ; 0.890      ;
; -0.530 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.214     ; 0.854      ;
; -0.529 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.176     ; 0.891      ;
; -0.528 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.056      ; 1.122      ;
; -0.521 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.043      ; 1.102      ;
; -0.520 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.041      ; 1.099      ;
; -0.517 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.208     ; 0.847      ;
; -0.513 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.215     ; 0.836      ;
; -0.512 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.208     ; 0.842      ;
; -0.509 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.183     ; 0.864      ;
; -0.507 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.188     ; 0.857      ;
; -0.502 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.207     ; 0.833      ;
; -0.498 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.195     ; 0.841      ;
; -0.496 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.187     ; 0.847      ;
; -0.488 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.194     ; 0.832      ;
; -0.482 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.207     ; 0.813      ;
; -0.474 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.106     ; 0.906      ;
; -0.469 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.086     ; 0.921      ;
; -0.468 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.093     ; 0.913      ;
; -0.465 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.081     ; 0.922      ;
; -0.460 ; data_in_mem[33]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.109      ; 2.597      ;
; -0.449 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.121     ; 0.866      ;
; -0.447 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.121     ; 0.864      ;
; -0.438 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.060      ; 1.036      ;
; -0.427 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.046      ; 1.011      ;
; -0.427 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.083     ; 0.882      ;
; -0.422 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.114     ; 0.846      ;
; -0.421 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.099     ; 0.860      ;
; -0.416 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.114     ; 0.840      ;
; -0.412 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.101     ; 0.849      ;
; -0.399 ; data_in_mem[41]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.142      ; 2.569      ;
; -0.396 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.114     ; 0.820      ;
; -0.396 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.094     ; 0.840      ;
; -0.392 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.089     ; 0.841      ;
; -0.388 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.096     ; 0.830      ;
; -0.388 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.090     ; 0.836      ;
; -0.385 ; data_in_mem[10]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.147      ; 2.560      ;
; -0.370 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.025      ; 0.933      ;
; -0.354 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.106     ; 0.786      ;
; -0.353 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 1.000        ; 4.186      ; 5.809      ;
; -0.351 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 1.000        ; 4.204      ; 5.825      ;
; -0.349 ; data_in_mem[4]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.096      ; 2.473      ;
; -0.345 ; data_in_mem[40]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.142      ; 2.515      ;
; -0.343 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 1.000        ; 4.198      ; 5.811      ;
; -0.340 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.026      ; 0.904      ;
; -0.328 ; data_in_mem[51]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.113      ; 2.469      ;
; -0.328 ; data_in_mem[0]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.142      ; 2.498      ;
; -0.328 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.032      ; 0.898      ;
; -0.323 ; data_in_mem[31]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.119      ; 2.470      ;
; -0.320 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.032      ; 0.890      ;
; -0.318 ; data_in_mem[11]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.147      ; 2.493      ;
; -0.316 ; data_in_mem[52]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.113      ; 2.457      ;
; -0.316 ; data_in_mem[6]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.105      ; 2.449      ;
; -0.315 ; data_in_mem[14]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.119      ; 2.462      ;
; -0.314 ; data_in_mem[57]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.113      ; 2.455      ;
; -0.310 ; data_in_mem[39]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.142      ; 2.480      ;
; -0.303 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.040      ; 0.881      ;
; -0.300 ; data_in_mem[42]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.089      ; 2.417      ;
; -0.293 ; data_in_mem[13]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.127      ; 2.448      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reset'                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.377 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.161      ; 6.784      ;
; -0.309 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][13]~1 ; reset        ; reset       ; 0.000        ; 7.161      ; 6.852      ;
; -0.281 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; reset        ; reset       ; 0.000        ; 7.190      ; 6.909      ;
; -0.223 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; reset        ; reset       ; 0.000        ; 7.213      ; 6.990      ;
; -0.190 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~1 ; reset        ; reset       ; 0.000        ; 7.023      ; 6.833      ;
; -0.162 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.159      ; 6.997      ;
; -0.155 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][1][14]~1 ; reset        ; reset       ; 0.000        ; 7.154      ; 6.999      ;
; -0.126 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][3][5]~1  ; reset        ; reset       ; 0.000        ; 7.010      ; 6.884      ;
; -0.124 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ; reset        ; reset       ; 0.000        ; 6.996      ; 6.872      ;
; -0.116 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][0][11]~1 ; reset        ; reset       ; 0.000        ; 6.949      ; 6.833      ;
; -0.104 ; CacheController:Unit1|data_block[21]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1  ; clock        ; reset       ; 0.000        ; 4.230      ; 4.166      ;
; -0.104 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ; reset        ; reset       ; 0.000        ; 6.991      ; 6.887      ;
; -0.095 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; reset        ; reset       ; 0.000        ; 7.146      ; 7.051      ;
; -0.093 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][3][5]~1  ; reset        ; reset       ; 0.000        ; 7.018      ; 6.925      ;
; -0.088 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][3][4]~1  ; reset        ; reset       ; 0.000        ; 7.178      ; 7.090      ;
; -0.088 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][3][8]~1  ; reset        ; reset       ; 0.000        ; 7.131      ; 7.043      ;
; -0.085 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; reset        ; reset       ; 0.000        ; 6.985      ; 6.900      ;
; -0.080 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1  ; reset        ; reset       ; 0.000        ; 7.149      ; 7.069      ;
; -0.077 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][1][15]~1 ; reset        ; reset       ; 0.000        ; 7.166      ; 7.089      ;
; -0.077 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~1 ; reset        ; reset       ; 0.000        ; 6.976      ; 6.899      ;
; -0.077 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~1  ; reset        ; reset       ; 0.000        ; 7.192      ; 7.115      ;
; -0.076 ; CacheController:Unit1|data_block[59]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][3][11]~1 ; clock        ; reset       ; 0.000        ; 4.205      ; 4.169      ;
; -0.076 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][1][5]~1  ; reset        ; reset       ; 0.000        ; 7.008      ; 6.932      ;
; -0.069 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~1  ; reset        ; reset       ; 0.000        ; 6.996      ; 6.927      ;
; -0.063 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~1  ; reset        ; reset       ; 0.000        ; 7.178      ; 7.115      ;
; -0.063 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][10]~1 ; reset        ; reset       ; 0.000        ; 7.022      ; 6.959      ;
; -0.060 ; CacheController:Unit1|data_block[63]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~1 ; clock        ; reset       ; 0.000        ; 4.202      ; 4.182      ;
; -0.055 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][12]~1 ; reset        ; reset       ; 0.000        ; 7.156      ; 7.101      ;
; -0.050 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~1 ; reset        ; reset       ; 0.000        ; 7.151      ; 7.101      ;
; -0.049 ; CacheController:Unit1|data_block[32]                              ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1  ; clock        ; reset       ; 0.000        ; 4.196      ; 4.187      ;
; -0.047 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][2][10]~1 ; reset        ; reset       ; 0.000        ; 7.190      ; 7.143      ;
; -0.040 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][0][13]~1 ; reset        ; reset       ; 0.000        ; 7.001      ; 6.961      ;
; -0.030 ; CacheController:Unit1|data_block[52]                              ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; clock        ; reset       ; 0.000        ; 4.199      ; 4.209      ;
; -0.030 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ; reset        ; reset       ; 0.000        ; 7.183      ; 7.153      ;
; -0.030 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][3][4]~1  ; reset        ; reset       ; 0.000        ; 7.200      ; 7.170      ;
; -0.029 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][3][8]~1  ; reset        ; reset       ; 0.000        ; 7.127      ; 7.098      ;
; -0.028 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; reset        ; reset       ; 0.000        ; 7.006      ; 6.978      ;
; -0.028 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][12]~1 ; reset        ; reset       ; 0.000        ; 7.156      ; 7.128      ;
; -0.027 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][11]~1 ; reset        ; reset       ; 0.000        ; 6.942      ; 6.915      ;
; -0.024 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][2][0]~1  ; reset        ; reset       ; 0.000        ; 7.142      ; 7.118      ;
; -0.024 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~1  ; reset        ; reset       ; 0.000        ; 7.189      ; 7.165      ;
; -0.022 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~1  ; reset        ; reset       ; 0.000        ; 6.978      ; 6.956      ;
; -0.021 ; CacheController:Unit1|data_block[38]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~1  ; clock        ; reset       ; 0.000        ; 4.221      ; 4.240      ;
; -0.021 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; reset        ; reset       ; 0.000        ; 7.024      ; 7.003      ;
; -0.019 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][0][1]~1  ; reset        ; reset       ; 0.000        ; 6.984      ; 6.965      ;
; -0.019 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; reset        ; reset       ; 0.000        ; 7.160      ; 7.141      ;
; -0.015 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][13]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[7][1][13]~1 ; clock        ; reset       ; 0.000        ; 3.758      ; 3.783      ;
; -0.015 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; clock        ; reset       ; 0.000        ; 3.764      ; 3.789      ;
; -0.015 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][3][7]~1  ; reset        ; reset       ; 0.000        ; 7.191      ; 7.176      ;
; -0.013 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][14]~1 ; reset        ; reset       ; 0.000        ; 6.992      ; 6.979      ;
; -0.012 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][3][13]~1 ; reset        ; reset       ; 0.000        ; 6.983      ; 6.971      ;
; -0.010 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; reset        ; reset       ; 0.000        ; 7.185      ; 7.175      ;
; -0.008 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][6]~1  ; reset        ; reset       ; 0.000        ; 7.015      ; 7.007      ;
; -0.007 ; CacheController:Unit1|data_block[17]                              ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; clock        ; reset       ; 0.000        ; 4.216      ; 4.249      ;
; -0.006 ; CacheController:Unit1|data_block[27]                              ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~1 ; clock        ; reset       ; 0.000        ; 4.202      ; 4.236      ;
; -0.005 ; CacheController:Unit1|data_block[28]                              ; CacheController:Unit1|DataMemory:unit2|memory[2][1][12]~1 ; clock        ; reset       ; 0.000        ; 4.241      ; 4.276      ;
; -0.005 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][3][6]~1  ; reset        ; reset       ; 0.000        ; 7.023      ; 7.018      ;
; -0.002 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][0][0]~1  ; reset        ; reset       ; 0.000        ; 7.141      ; 7.139      ;
; -0.002 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; reset        ; reset       ; 0.000        ; 7.000      ; 6.998      ;
; -0.001 ; CacheController:Unit1|data_block[42]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][2][10]~1 ; clock        ; reset       ; 0.000        ; 4.195      ; 4.234      ;
; 0.001  ; CacheController:Unit1|data_block[48]                              ; CacheController:Unit1|DataMemory:unit2|memory[4][3][0]~1  ; clock        ; reset       ; 0.000        ; 4.183      ; 4.224      ;
; 0.006  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][3][5]~1  ; reset        ; reset       ; 0.000        ; 7.018      ; 7.024      ;
; 0.009  ; CacheController:Unit1|data_block[20]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][1][4]~1  ; clock        ; reset       ; 0.000        ; 4.215      ; 4.264      ;
; 0.010  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][0][6]~1  ; reset        ; reset       ; 0.000        ; 7.008      ; 7.018      ;
; 0.010  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ; reset        ; reset       ; 0.000        ; 6.975      ; 6.985      ;
; 0.011  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][3][10]~1 ; reset        ; reset       ; 0.000        ; 7.022      ; 7.033      ;
; 0.012  ; CacheController:Unit1|data_block[32]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][2][0]~1  ; clock        ; reset       ; 0.000        ; 4.189      ; 4.241      ;
; 0.012  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; reset        ; reset       ; 0.000        ; 6.986      ; 6.998      ;
; 0.012  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][1][12]~1 ; reset        ; reset       ; 0.000        ; 7.002      ; 7.014      ;
; 0.013  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; reset        ; reset       ; 0.000        ; 7.142      ; 7.155      ;
; 0.017  ; CacheController:Unit1|data_block[3]                               ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; clock        ; reset       ; 0.000        ; 4.208      ; 4.265      ;
; 0.017  ; CacheController:Unit1|data_block[3]                               ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~1  ; clock        ; reset       ; 0.000        ; 4.045      ; 4.102      ;
; 0.018  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][1][14]~1 ; reset        ; reset       ; 0.000        ; 7.174      ; 7.192      ;
; 0.020  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][15]~1 ; reset        ; reset       ; 0.000        ; 7.167      ; 7.187      ;
; 0.021  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][1][12]~1 ; reset        ; reset       ; 0.000        ; 7.001      ; 7.022      ;
; 0.022  ; CacheController:Unit1|data_block[27]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; clock        ; reset       ; 0.000        ; 4.207      ; 4.269      ;
; 0.023  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][1][4]~1  ; reset        ; reset       ; 0.000        ; 7.180      ; 7.203      ;
; 0.025  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; reset        ; reset       ; 0.000        ; 7.009      ; 7.034      ;
; 0.027  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][0][15]~1 ; reset        ; reset       ; 0.000        ; 7.000      ; 7.027      ;
; 0.027  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][2][13]~1 ; reset        ; reset       ; 0.000        ; 6.974      ; 7.001      ;
; 0.029  ; CacheController:Unit1|data_block[52]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][3][4]~1  ; clock        ; reset       ; 0.000        ; 4.192      ; 4.261      ;
; 0.030  ; CacheController:Unit1|data_block[21]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; clock        ; reset       ; 0.000        ; 4.049      ; 4.119      ;
; 0.030  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][3][1]~1  ; reset        ; reset       ; 0.000        ; 7.005      ; 7.035      ;
; 0.031  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][1][13]~1 ; reset        ; reset       ; 0.000        ; 7.154      ; 7.185      ;
; 0.032  ; CacheController:Unit1|data_block[43]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~1 ; clock        ; reset       ; 0.000        ; 4.190      ; 4.262      ;
; 0.032  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][1][14]~1 ; reset        ; reset       ; 0.000        ; 7.022      ; 7.054      ;
; 0.033  ; CacheController:Unit1|data_block[34]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; clock        ; reset       ; 0.000        ; 4.207      ; 4.280      ;
; 0.033  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; reset        ; reset       ; 0.000        ; 7.185      ; 7.218      ;
; 0.034  ; CacheController:Unit1|data_block[17]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ; clock        ; reset       ; 0.000        ; 4.214      ; 4.288      ;
; 0.036  ; CacheController:Unit1|data_block[37]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; clock        ; reset       ; 0.000        ; 4.212      ; 4.288      ;
; 0.039  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ; reset        ; reset       ; 0.000        ; 6.956      ; 6.995      ;
; 0.040  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][8]~1  ; reset        ; reset       ; 0.000        ; 6.954      ; 6.994      ;
; 0.040  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][2][11]~1 ; reset        ; reset       ; 0.000        ; 6.948      ; 6.988      ;
; 0.041  ; CacheController:Unit1|data_block[32]                              ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1  ; clock        ; reset       ; 0.000        ; 4.200      ; 4.281      ;
; 0.041  ; CacheController:Unit1|data_block[45]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][2][13]~1 ; clock        ; reset       ; 0.000        ; 4.029      ; 4.110      ;
; 0.041  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][2][3]~1  ; reset        ; reset       ; 0.000        ; 6.954      ; 6.995      ;
; 0.041  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; reset        ; reset       ; 0.000        ; 7.173      ; 7.214      ;
; 0.043  ; CacheController:Unit1|data_block[24]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; clock        ; reset       ; 0.000        ; 4.187      ; 4.270      ;
; 0.047  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][1][6]~1  ; reset        ; reset       ; 0.000        ; 7.182      ; 7.229      ;
; 0.048  ; CacheController:Unit1|data_block[18]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][1][2]~1  ; clock        ; reset       ; 0.000        ; 4.195      ; 4.283      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CacheController:Unit1|replaceStatusOut'                                                                                                                  ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.044 ; CacheController:Unit1|addressOUT[7]      ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.446      ; 0.932      ;
; -0.043 ; CacheController:Unit1|addressOUT[8]      ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.445      ; 0.932      ;
; 0.029  ; CacheController:Unit1|addressOUT[4]      ; MainMemory:Unit2|blockAddress[2] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.211      ; 0.770      ;
; 0.031  ; CacheController:Unit1|addressOUT[3]      ; MainMemory:Unit2|blockAddress[1] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.212      ; 0.773      ;
; 0.033  ; CacheController:Unit1|addressOUT[2]      ; MainMemory:Unit2|blockAddress[0] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.210      ; 0.773      ;
; 0.048  ; CacheController:Unit1|addressOUT[10]     ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.353      ; 0.931      ;
; 0.050  ; CacheController:Unit1|addressOUT[9]      ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.352      ; 0.932      ;
; 0.050  ; CacheController:Unit1|addressOUT[11]     ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.352      ; 0.932      ;
; 0.224  ; CacheController:Unit1|blockAddressOut[5] ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.446      ; 1.200      ;
; 0.317  ; CacheController:Unit1|blockAddressOut[9] ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.352      ; 1.199      ;
; 0.317  ; CacheController:Unit1|blockAddressOut[7] ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.352      ; 1.199      ;
; 0.321  ; CacheController:Unit1|blockAddressOut[8] ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.353      ; 1.204      ;
; 0.347  ; CacheController:Unit1|addressOUT[6]      ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.199      ; 1.076      ;
; 0.348  ; CacheController:Unit1|addressOUT[5]      ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.200      ; 1.078      ;
; 0.596  ; CacheController:Unit1|blockAddressOut[4] ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.199      ; 1.325      ;
; 0.598  ; CacheController:Unit1|blockAddressOut[3] ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.200      ; 1.328      ;
; 0.909  ; CacheController:Unit1|blockAddressOut[6] ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.445      ; 1.884      ;
; 1.326  ; write_back_mem                           ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.322      ; 1.178      ;
; 1.548  ; write_back_mem                           ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.409      ; 1.487      ;
; 1.550  ; write_back_mem                           ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.408      ; 1.488      ;
; 1.623  ; write_back_mem                           ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.168      ; 1.321      ;
; 1.625  ; write_back_mem                           ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.169      ; 1.324      ;
; 1.641  ; write_back_mem                           ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.315      ; 1.486      ;
; 1.643  ; write_back_mem                           ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.307      ; 1.480      ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                             ;
+-------+-----------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                           ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.291 ; CacheController:Unit1|send_block_out                ; state.s1                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 3.089      ; 3.828      ;
; 0.330 ; CacheController:Unit1|send_block_out                ; state.s2                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 3.089      ; 3.867      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[3][3]            ; CacheController:Unit1|dirtybit_mem[3][3]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[3][1]            ; CacheController:Unit1|dirtybit_mem[3][1]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[3][2]            ; CacheController:Unit1|dirtybit_mem[3][2]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[3][0]            ; CacheController:Unit1|dirtybit_mem[3][0]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[0][2]            ; CacheController:Unit1|dirtybit_mem[0][2]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[0][3]            ; CacheController:Unit1|dirtybit_mem[0][3]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[0][1]            ; CacheController:Unit1|dirtybit_mem[0][1]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[0][0]            ; CacheController:Unit1|dirtybit_mem[0][0]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[5][3]            ; CacheController:Unit1|dirtybit_mem[5][3]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[5][1]            ; CacheController:Unit1|dirtybit_mem[5][1]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[5][0]            ; CacheController:Unit1|dirtybit_mem[5][0]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[7][3]            ; CacheController:Unit1|dirtybit_mem[7][3]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[7][0]            ; CacheController:Unit1|dirtybit_mem[7][0]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[7][2]            ; CacheController:Unit1|dirtybit_mem[7][2]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; CacheController:Unit1|dirtybit_mem[7][1]            ; CacheController:Unit1|dirtybit_mem[7][1]                          ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; CacheController:Unit1|delayReq                      ; CacheController:Unit1|delayReq                                    ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; replaceStatusIn                                     ; replaceStatusIn                                                   ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; state.Sdelay                                        ; state.Sdelay                                                      ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[2][3]            ; CacheController:Unit1|dirtybit_mem[2][3]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[2][1]            ; CacheController:Unit1|dirtybit_mem[2][1]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[2][0]            ; CacheController:Unit1|dirtybit_mem[2][0]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[2][2]            ; CacheController:Unit1|dirtybit_mem[2][2]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[1][1]            ; CacheController:Unit1|dirtybit_mem[1][1]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[1][3]            ; CacheController:Unit1|dirtybit_mem[1][3]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[1][2]            ; CacheController:Unit1|dirtybit_mem[1][2]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[1][0]            ; CacheController:Unit1|dirtybit_mem[1][0]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[5][2]            ; CacheController:Unit1|dirtybit_mem[5][2]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[6][3]            ; CacheController:Unit1|dirtybit_mem[6][3]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[6][2]            ; CacheController:Unit1|dirtybit_mem[6][2]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[6][0]            ; CacheController:Unit1|dirtybit_mem[6][0]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[6][1]            ; CacheController:Unit1|dirtybit_mem[6][1]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[4][2]            ; CacheController:Unit1|dirtybit_mem[4][2]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[4][3]            ; CacheController:Unit1|dirtybit_mem[4][3]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[4][0]            ; CacheController:Unit1|dirtybit_mem[4][0]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; CacheController:Unit1|dirtybit_mem[4][1]            ; CacheController:Unit1|dirtybit_mem[4][1]                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; state_d[3]~reg0                                     ; state_d[3]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; state_d[2]~reg0                                     ; state_d[2]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; state_d[1]~reg0                                     ; state_d[1]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; state_d[0]~reg0                                     ; state_d[0]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; CacheController:Unit1|nextState.sWait               ; CacheController:Unit1|nextState.sWait                             ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; CacheController:Unit1|state.s8                      ; CacheController:Unit1|state.s8                                    ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; state.s1                                            ; state.s1                                                          ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.674      ;
; 0.440 ; CacheController:Unit1|done                          ; CacheController:Unit1|done                                        ; clock                                  ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; CacheController:Unit1|write_block                   ; CacheController:Unit1|write_block                                 ; clock                                  ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.457 ; CacheController:Unit1|state.s1c                     ; CacheController:Unit1|state.s4                                    ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.724      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[16]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[17]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[18]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[19]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[20]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[22]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[23]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[24]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[26]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[27]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[28]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[29]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[30]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.457 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[31]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.090      ; 3.995      ;
; 0.460 ; CacheController:Unit1|state.Sdelay                  ; CacheController:Unit1|state.s2                                    ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.726      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[0]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[1]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[2]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[3]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[4]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[5]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[6]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[7]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[8]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[9]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[10]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[11]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[12]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[13]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.485 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[14]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.008      ;
; 0.515 ; CacheController:Unit1|tempDataIn[14]                ; CacheController:Unit1|DataMemory:unit2|memory[6][3][14]~_emulated ; clock                                  ; clock       ; 0.000        ; 0.133      ; 0.834      ;
; 0.518 ; CacheController:Unit1|tempDataIn[12]                ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~_emulated ; clock                                  ; clock       ; 0.000        ; 0.132      ; 0.836      ;
; 0.522 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[15]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.045      ;
; 0.522 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[25]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.075      ; 4.045      ;
; 0.537 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[21]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.069      ; 4.054      ;
; 0.549 ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; CacheController:Unit1|data_out_cpu[8]                             ; clock                                  ; clock       ; 0.000        ; 0.132      ; 0.867      ;
; 0.550 ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; CacheController:Unit1|data_out_cpu[0]                             ; clock                                  ; clock       ; 0.000        ; 0.130      ; 0.866      ;
; 0.551 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; CacheController:Unit1|data_out_cpu[11]                            ; clock                                  ; clock       ; 0.000        ; 0.131      ; 0.868      ;
; 0.559 ; CacheController:Unit1|replaceStatusOut              ; state.s1                                                          ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.089      ; 4.096      ;
; 0.565 ; CacheController:Unit1|state.s2                      ; CacheController:Unit1|state.sReset                                ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.831      ;
; 0.603 ; CacheController:Unit1|TagMemory:unit1|tag_out[2]    ; CacheController:Unit1|blockAddressOut[5]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.868      ;
; 0.634 ; CacheController:Unit1|replaceStatusOut              ; nextState.s2                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.089      ; 4.171      ;
; 0.642 ; CacheController:Unit1|state.sWait                   ; CacheController:Unit1|state.s5                                    ; clock                                  ; clock       ; 0.000        ; 0.082      ; 0.910      ;
; 0.644 ; MainMemory:Unit2|slowClock                          ; MainMemory:Unit2|slowClock                                        ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 3.066      ; 4.158      ;
; 0.655 ; MainMemory:Unit2|counter[15]                        ; MainMemory:Unit2|counter[15]                                      ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; MainMemory:Unit2|counter[13]                        ; MainMemory:Unit2|counter[13]                                      ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; MainMemory:Unit2|counter[5]                         ; MainMemory:Unit2|counter[5]                                       ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; MainMemory:Unit2|counter[3]                         ; MainMemory:Unit2|counter[3]                                       ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.921      ;
; 0.656 ; MainMemory:Unit2|counter[29]                        ; MainMemory:Unit2|counter[29]                                      ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; MainMemory:Unit2|counter[21]                        ; MainMemory:Unit2|counter[21]                                      ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; MainMemory:Unit2|counter[19]                        ; MainMemory:Unit2|counter[19]                                      ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; MainMemory:Unit2|counter[11]                        ; MainMemory:Unit2|counter[11]                                      ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; MainMemory:Unit2|counter[1]                         ; MainMemory:Unit2|counter[1]                                       ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.922      ;
+-------+-----------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MainMemory:Unit2|slowClock'                                                                                                                                                                                                                         ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                          ; Launch Clock                           ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; 0.387 ; data_in_mem[8]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.427      ; 2.066      ;
; 0.440 ; data_in_mem[63]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.425      ; 2.117      ;
; 0.443 ; data_in_mem[7]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.393      ; 2.088      ;
; 0.448 ; data_in_mem[29]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.407      ; 2.107      ;
; 0.457 ; data_in_mem[60]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.393      ; 2.102      ;
; 0.466 ; data_in_mem[27]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.407      ; 2.125      ;
; 0.475 ; data_in_mem[22]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.385      ; 2.112      ;
; 0.478 ; data_in_mem[18]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.419      ; 2.149      ;
; 0.487 ; data_in_mem[15]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.420      ; 2.159      ;
; 0.489 ; data_in_mem[55]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.379      ; 2.120      ;
; 0.500 ; data_in_mem[3]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.419      ; 2.171      ;
; 0.504 ; data_in_mem[25]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.399      ; 2.155      ;
; 0.507 ; data_in_mem[23]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.385      ; 2.144      ;
; 0.509 ; data_in_mem[24]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.385      ; 2.146      ;
; 0.512 ; data_in_mem[12]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.408      ; 2.172      ;
; 0.514 ; data_in_mem[30]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.407      ; 2.173      ;
; 0.518 ; data_in_mem[62]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.379      ; 2.149      ;
; 0.519 ; data_in_mem[16]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.453      ; 2.224      ;
; 0.539 ; data_in_mem[34]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.397      ; 2.188      ;
; 0.548 ; data_in_mem[9]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.435      ; 2.235      ;
; 0.549 ; data_in_mem[5]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.378      ; 2.179      ;
; 0.554 ; data_in_mem[35]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.421      ; 2.227      ;
; 0.557 ; data_in_mem[20]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.371      ; 2.180      ;
; 0.575 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.355      ; 5.404      ;
; 0.582 ; data_in_mem[47]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.408      ; 2.242      ;
; 0.592 ; data_in_mem[54]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.394      ; 2.238      ;
; 0.595 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.348      ; 5.417      ;
; 0.596 ; data_in_mem[17]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.427      ; 2.275      ;
; 0.597 ; data_in_mem[61]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.409      ; 2.258      ;
; 0.601 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.348      ; 5.423      ;
; 0.611 ; data_in_mem[58]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.394      ; 2.257      ;
; 0.614 ; data_in_mem[28]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.397      ; 2.263      ;
; 0.624 ; data_in_mem[6]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.393      ; 2.269      ;
; 0.627 ; data_in_mem[59]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.409      ; 2.288      ;
; 0.629 ; data_in_mem[43]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.421      ; 2.302      ;
; 0.631 ; data_in_mem[2]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.419      ; 2.302      ;
; 0.634 ; data_in_mem[1]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.401      ; 2.287      ;
; 0.635 ; data_in_mem[56]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.394      ; 2.281      ;
; 0.635 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.340      ; 5.449      ;
; 0.639 ; data_in_mem[53]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.401      ; 2.292      ;
; 0.640 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.368      ; 5.482      ;
; 0.641 ; data_in_mem[48]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.408      ; 2.301      ;
; 0.641 ; data_in_mem[44]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.421      ; 2.314      ;
; 0.643 ; data_in_mem[32]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.397      ; 2.292      ;
; 0.649 ; data_in_mem[45]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.408      ; 2.309      ;
; 0.650 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.399      ; 0.791      ;
; 0.651 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.387      ; 0.780      ;
; 0.652 ; data_in_mem[46]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.408      ; 2.312      ;
; 0.653 ; data_in_mem[14]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.408      ; 2.313      ;
; 0.656 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.368      ; 0.766      ;
; 0.659 ; data_in_mem[42]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.378      ; 2.289      ;
; 0.659 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.376      ; 0.777      ;
; 0.660 ; data_in_mem[11]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.435      ; 2.347      ;
; 0.660 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.376      ; 0.778      ;
; 0.660 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.390      ; 0.792      ;
; 0.661 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.405      ; 0.808      ;
; 0.662 ; data_in_mem[39]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.429      ; 2.343      ;
; 0.663 ; data_in_mem[52]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.401      ; 2.316      ;
; 0.664 ; data_in_mem[37]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.377      ; 2.293      ;
; 0.666 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.366      ; 0.774      ;
; 0.667 ; data_in_mem[19]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.413      ; 2.332      ;
; 0.667 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.393      ; 0.802      ;
; 0.668 ; data_in_mem[38]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.403      ; 2.323      ;
; 0.669 ; data_in_mem[21]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.376      ; 2.297      ;
; 0.671 ; data_in_mem[36]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.403      ; 2.326      ;
; 0.672 ; data_in_mem[57]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.400      ; 2.324      ;
; 0.672 ; data_in_mem[4]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.384      ; 2.308      ;
; 0.673 ; data_in_mem[13]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.416      ; 2.341      ;
; 0.675 ; data_in_mem[50]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.408      ; 2.335      ;
; 0.676 ; data_in_mem[31]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.408      ; 2.336      ;
; 0.677 ; data_in_mem[49]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.408      ; 2.337      ;
; 0.677 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.405      ; 0.824      ;
; 0.678 ; data_in_mem[51]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.401      ; 2.331      ;
; 0.679 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.380      ; 0.801      ;
; 0.683 ; data_in_mem[0]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.427      ; 2.362      ;
; 0.686 ; data_in_mem[26]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.350      ; 2.288      ;
; 0.690 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.374      ; 5.538      ;
; 0.691 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.396      ; 0.829      ;
; 0.693 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.399      ; 0.834      ;
; 0.697 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.380      ; 5.551      ;
; 0.700 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.362      ; 5.536      ;
; 0.705 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.373      ; 0.820      ;
; 0.706 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.374      ; 0.822      ;
; 0.712 ; data_in_mem[40]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.429      ; 2.393      ;
; 0.715 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.380      ; 0.837      ;
; 0.725 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.373      ; 0.840      ;
; 0.730 ; data_in_mem[10]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.435      ; 2.417      ;
; 0.733 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.373      ; 0.848      ;
; 0.749 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.365      ; 0.856      ;
; 0.770 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.365      ; 0.877      ;
; 0.771 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.240      ; 0.753      ;
; 0.788 ; data_in_mem[41]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.429      ; 2.469      ;
; 0.793 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.251      ; 0.786      ;
; 0.793 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.257      ; 0.792      ;
; 0.797 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.258      ; 0.797      ;
; 0.801 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.252      ; 0.795      ;
; 0.804 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.232      ; 0.778      ;
; 0.817 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.246      ; 0.805      ;
; 0.821 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.232      ; 0.795      ;
; 0.823 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.387      ; 0.952      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CacheController:Unit1|send_block_out'                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 1.072 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.395      ; 5.683      ;
; 1.169 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.409      ; 5.794      ;
; 1.288 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.442      ; 5.946      ;
; 1.292 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.452      ; 5.960      ;
; 1.340 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.386      ; 5.942      ;
; 1.406 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.386      ; 6.008      ;
; 1.423 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.985      ; 5.624      ;
; 1.443 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.388      ; 6.047      ;
; 1.446 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.926      ; 5.588      ;
; 1.450 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.991      ; 5.657      ;
; 1.464 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.924      ; 5.604      ;
; 1.477 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.951      ; 5.644      ;
; 1.507 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.440      ; 6.163      ;
; 1.507 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.395      ; 5.618      ;
; 1.516 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.440      ; 6.172      ;
; 1.540 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.972      ; 5.728      ;
; 1.593 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.409      ; 5.718      ;
; 1.625 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.964      ; 5.805      ;
; 1.629 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.440      ; 6.285      ;
; 1.638 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.934      ; 5.788      ;
; 1.639 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.946      ; 5.801      ;
; 1.686 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.440      ; 6.342      ;
; 1.716 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.955      ; 5.887      ;
; 1.750 ; CacheController:Unit1|data_block[4]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.429      ; 3.395      ;
; 1.753 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.952      ; 5.921      ;
; 1.755 ; CacheController:Unit1|data_block[35]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.013      ; 2.984      ;
; 1.761 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.983      ; 5.960      ;
; 1.763 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.452      ; 5.931      ;
; 1.764 ; CacheController:Unit1|data_block[18]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.999      ; 2.979      ;
; 1.771 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.968      ; 5.955      ;
; 1.780 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.440      ; 6.436      ;
; 1.788 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.442      ; 5.946      ;
; 1.802 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.386      ; 5.904      ;
; 1.809 ; CacheController:Unit1|data_block[33]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.478      ; 3.503      ;
; 1.809 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.985      ; 5.510      ;
; 1.811 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.979      ; 6.006      ;
; 1.816 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.383      ; 6.415      ;
; 1.816 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.386      ; 6.418      ;
; 1.820 ; CacheController:Unit1|data_block[7]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.999      ; 3.035      ;
; 1.832 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.991      ; 5.539      ;
; 1.835 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.386      ; 6.437      ;
; 1.866 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.977      ; 6.059      ;
; 1.869 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.964      ; 6.049      ;
; 1.883 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.939      ; 6.038      ;
; 1.885 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.985      ; 6.086      ;
; 1.896 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.944      ; 6.056      ;
; 1.906 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.924      ; 5.546      ;
; 1.920 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.972      ; 5.608      ;
; 1.929 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.926      ; 5.571      ;
; 1.941 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.386      ; 6.043      ;
; 1.951 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.440      ; 6.107      ;
; 1.966 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.964      ; 6.146      ;
; 1.967 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.388      ; 6.071      ;
; 1.971 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.388      ; 6.575      ;
; 1.978 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.440      ; 6.134      ;
; 2.003 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.038      ; 3.257      ;
; 2.007 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.951      ; 5.674      ;
; 2.011 ; CacheController:Unit1|data_block[51]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.471      ; 3.698      ;
; 2.015 ; CacheController:Unit1|data_block[39]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.424      ; 3.655      ;
; 2.046 ; CacheController:Unit1|data_block[19]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.034      ; 3.296      ;
; 2.064 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.964      ; 5.744      ;
; 2.065 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.982      ; 6.263      ;
; 2.077 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.934      ; 5.727      ;
; 2.079 ; CacheController:Unit1|data_block[5]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.999      ; 3.294      ;
; 2.092 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.440      ; 6.248      ;
; 2.099 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.388      ; 6.703      ;
; 2.117 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.978      ; 6.311      ;
; 2.127 ; CacheController:Unit1|data_block[38]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.472      ; 3.815      ;
; 2.128 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.964      ; 6.308      ;
; 2.134 ; CacheController:Unit1|data_block[12]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.471      ; 3.821      ;
; 2.137 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.388      ; 6.741      ;
; 2.141 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.960      ; 6.317      ;
; 2.145 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.946      ; 5.807      ;
; 2.147 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.955      ; 5.818      ;
; 2.175 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.965      ; 6.356      ;
; 2.176 ; CacheController:Unit1|data_block[20]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.002      ; 3.394      ;
; 2.197 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.038      ; 3.451      ;
; 2.199 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.952      ; 5.867      ;
; 2.206 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.440      ; 6.362      ;
; 2.209 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.440      ; 6.365      ;
; 2.224 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.971      ; 6.411      ;
; 2.233 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.979      ; 5.928      ;
; 2.246 ; CacheController:Unit1|data_block[44]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.997      ; 3.459      ;
; 2.258 ; CacheController:Unit1|data_block[53]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.402      ; 3.876      ;
; 2.260 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.968      ; 5.944      ;
; 2.267 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.970      ; 6.453      ;
; 2.278 ; CacheController:Unit1|data_block[0]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.002      ; 3.496      ;
; 2.285 ; CacheController:Unit1|data_block[16]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.976      ; 3.477      ;
; 2.285 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.970      ; 6.471      ;
; 2.304 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.977      ; 5.997      ;
; 2.314 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.386      ; 6.416      ;
; 2.322 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.983      ; 6.021      ;
; 2.332 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.018      ; 3.566      ;
; 2.333 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.964      ; 6.013      ;
; 2.335 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.019      ; 3.570      ;
; 2.339 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.978      ; 6.533      ;
; 2.341 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.386      ; 6.943      ;
; 2.342 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.386      ; 6.444      ;
; 2.344 ; CacheController:Unit1|data_block[60]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.008      ; 3.568      ;
; 2.354 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.964      ; 6.534      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                                                              ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.348 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.635     ; 4.711      ;
; -4.347 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.631     ; 4.714      ;
; -4.347 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][0][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.623     ; 4.722      ;
; -4.346 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.621     ; 4.723      ;
; -4.346 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.621     ; 4.723      ;
; -4.346 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.621     ; 4.723      ;
; -4.346 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.621     ; 4.723      ;
; -4.346 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.621     ; 4.723      ;
; -4.346 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.621     ; 4.723      ;
; -4.346 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.621     ; 4.723      ;
; -4.346 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.621     ; 4.723      ;
; -4.346 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.621     ; 4.723      ;
; -4.346 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][3][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.617     ; 4.727      ;
; -4.342 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][0][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.600     ; 4.740      ;
; -4.342 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.605     ; 4.735      ;
; -4.341 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.611     ; 4.728      ;
; -4.339 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][0][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.634     ; 4.703      ;
; -4.339 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.625     ; 4.712      ;
; -4.339 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.625     ; 4.712      ;
; -4.339 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.642     ; 4.695      ;
; -4.339 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.625     ; 4.712      ;
; -4.339 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.619     ; 4.718      ;
; -4.338 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.633     ; 4.703      ;
; -4.338 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][1][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.610     ; 4.726      ;
; -4.338 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.644     ; 4.692      ;
; -4.338 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.625     ; 4.711      ;
; -4.338 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.611     ; 4.725      ;
; -4.337 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.618     ; 4.717      ;
; -4.337 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.645     ; 4.690      ;
; -4.337 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.618     ; 4.717      ;
; -4.337 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.618     ; 4.717      ;
; -4.337 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.614     ; 4.721      ;
; -4.337 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.618     ; 4.717      ;
; -4.336 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][0][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.654     ; 4.680      ;
; -4.336 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.591     ; 4.743      ;
; -4.336 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.592     ; 4.742      ;
; -4.336 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.591     ; 4.743      ;
; -4.336 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.597     ; 4.737      ;
; -4.336 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.656     ; 4.678      ;
; -4.336 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.614     ; 4.720      ;
; -4.336 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.591     ; 4.743      ;
; -4.336 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.599     ; 4.735      ;
; -4.336 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.598     ; 4.736      ;
; -4.335 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.653     ; 4.680      ;
; -4.335 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.653     ; 4.680      ;
; -4.335 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.619     ; 4.714      ;
; -4.335 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.605     ; 4.728      ;
; -4.335 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.620     ; 4.713      ;
; -4.335 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.607     ; 4.726      ;
; -4.334 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.620     ; 4.712      ;
; -4.334 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.611     ; 4.721      ;
; -4.334 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.611     ; 4.721      ;
; -4.334 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.606     ; 4.726      ;
; -4.334 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.585     ; 4.747      ;
; -4.334 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.611     ; 4.721      ;
; -4.334 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.611     ; 4.721      ;
; -4.332 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.577     ; 4.753      ;
; -4.332 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.645     ; 4.685      ;
; -4.332 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.645     ; 4.685      ;
; -4.332 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.599     ; 4.731      ;
; -4.332 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.600     ; 4.730      ;
; -4.331 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][1][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.621     ; 4.708      ;
; -4.331 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.576     ; 4.753      ;
; -4.331 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.575     ; 4.754      ;
; -4.331 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.588     ; 4.741      ;
; -4.329 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.636     ; 4.691      ;
; -4.329 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.600     ; 4.727      ;
; -4.329 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.600     ; 4.727      ;
; -4.328 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.602     ; 4.724      ;
; -4.327 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][1][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.627     ; 4.698      ;
; -4.327 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.591     ; 4.734      ;
; -4.327 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.582     ; 4.743      ;
; -4.327 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.582     ; 4.743      ;
; -4.327 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.601     ; 4.724      ;
; -4.327 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.601     ; 4.724      ;
; -4.327 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.601     ; 4.724      ;
; -4.327 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.628     ; 4.697      ;
; -4.327 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.586     ; 4.739      ;
; -4.327 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.582     ; 4.743      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.592     ; 4.732      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.624     ; 4.700      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.614     ; 4.710      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][1][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.624     ; 4.700      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.583     ; 4.741      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.614     ; 4.710      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.583     ; 4.741      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.606     ; 4.718      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.591     ; 4.733      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.590     ; 4.734      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][3][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.625     ; 4.699      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.583     ; 4.741      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.583     ; 4.741      ;
; -4.326 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.625     ; 4.699      ;
; -4.325 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.632     ; 4.691      ;
; -4.325 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.587     ; 4.736      ;
; -4.325 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.587     ; 4.736      ;
; -4.325 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.616     ; 4.707      ;
; -4.325 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.616     ; 4.707      ;
; -4.324 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.571     ; 4.751      ;
; -4.324 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.609     ; 4.713      ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'reset'                                                                                                              ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.394 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.781      ; 8.364      ;
; -3.119 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][14]~1 ; reset        ; reset       ; 0.500        ; 6.751      ; 8.413      ;
; -2.988 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 0.500        ; 6.762      ; 8.257      ;
; -2.806 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; reset        ; reset       ; 0.500        ; 6.743      ; 8.289      ;
; -2.729 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][8]~1  ; reset        ; reset       ; 0.500        ; 6.704      ; 8.557      ;
; -2.586 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; reset        ; reset       ; 1.000        ; 6.781      ; 8.056      ;
; -2.585 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][15]~1 ; reset        ; reset       ; 0.500        ; 6.747      ; 8.503      ;
; -2.564 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 1.000        ; 6.762      ; 8.333      ;
; -2.549 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; reset        ; reset       ; 0.500        ; 6.766      ; 8.470      ;
; -2.509 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~1  ; reset        ; reset       ; 0.500        ; 6.736      ; 8.407      ;
; -2.508 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][12]~1 ; reset        ; reset       ; 0.500        ; 6.752      ; 8.353      ;
; -2.505 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; reset        ; reset       ; 0.500        ; 6.754      ; 8.377      ;
; -2.419 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ; reset        ; reset       ; 0.500        ; 6.748      ; 8.387      ;
; -2.403 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; reset        ; reset       ; 1.000        ; 6.743      ; 8.386      ;
; -2.371 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][3]~1  ; reset        ; reset       ; 0.500        ; 6.707      ; 8.417      ;
; -2.361 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ; reset        ; reset       ; 0.500        ; 6.701      ; 8.369      ;
; -2.331 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.771      ; 8.473      ;
; -2.328 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][13]~1 ; reset        ; reset       ; 0.500        ; 6.738      ; 8.518      ;
; -2.323 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; reset        ; reset       ; 0.500        ; 6.749      ; 8.474      ;
; -2.320 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; reset        ; reset       ; 0.500        ; 6.771      ; 8.293      ;
; -2.312 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][14]~1 ; reset        ; reset       ; 1.000        ; 6.751      ; 8.106      ;
; -2.311 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][7]~1  ; reset        ; reset       ; 0.500        ; 6.744      ; 8.664      ;
; -2.275 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][5]~1  ; reset        ; reset       ; 0.500        ; 6.753      ; 8.640      ;
; -2.272 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][2]~1  ; reset        ; reset       ; 0.500        ; 6.723      ; 8.408      ;
; -2.272 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][13]~1 ; reset        ; reset       ; 0.500        ; 6.748      ; 8.404      ;
; -2.266 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][6]~1  ; reset        ; reset       ; 0.500        ; 6.771      ; 8.645      ;
; -2.265 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][2]~1  ; reset        ; reset       ; 0.500        ; 6.756      ; 8.371      ;
; -2.259 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][3]~1  ; reset        ; reset       ; 0.500        ; 6.708      ; 8.379      ;
; -2.258 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 0.500        ; 6.752      ; 8.365      ;
; -2.254 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 0.500        ; 6.754      ; 8.313      ;
; -2.251 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][9]~1  ; reset        ; reset       ; 0.500        ; 6.728      ; 8.584      ;
; -2.241 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][14]~1 ; reset        ; reset       ; 0.500        ; 6.731      ; 8.387      ;
; -2.239 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][13]~1 ; reset        ; reset       ; 0.500        ; 6.723      ; 8.367      ;
; -2.236 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][6]~1  ; reset        ; reset       ; 0.500        ; 6.762      ; 8.615      ;
; -2.234 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][8]~1  ; reset        ; reset       ; 0.500        ; 6.720      ; 8.289      ;
; -2.234 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~1  ; reset        ; reset       ; 0.500        ; 6.744      ; 8.444      ;
; -2.224 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 0.500        ; 6.699      ; 8.372      ;
; -2.218 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][6]~1  ; reset        ; reset       ; 0.500        ; 6.771      ; 8.430      ;
; -2.209 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1  ; reset        ; reset       ; 0.500        ; 6.753      ; 8.325      ;
; -2.203 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][12]~1 ; reset        ; reset       ; 0.500        ; 6.749      ; 8.557      ;
; -2.202 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][2]~1  ; reset        ; reset       ; 0.500        ; 6.723      ; 8.340      ;
; -2.197 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][3]~1  ; reset        ; reset       ; 0.500        ; 6.727      ; 8.312      ;
; -2.197 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~1  ; reset        ; reset       ; 0.500        ; 6.769      ; 8.566      ;
; -2.191 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][8]~1  ; reset        ; reset       ; 0.500        ; 6.729      ; 8.524      ;
; -2.189 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][11]~1 ; reset        ; reset       ; 0.500        ; 6.694      ; 8.482      ;
; -2.187 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][8]~1  ; reset        ; reset       ; 0.500        ; 6.732      ; 8.504      ;
; -2.185 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][8]~1  ; reset        ; reset       ; 0.500        ; 6.706      ; 8.334      ;
; -2.183 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][0]~1  ; reset        ; reset       ; 0.500        ; 6.710      ; 8.471      ;
; -2.181 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][11]~1 ; reset        ; reset       ; 0.500        ; 6.714      ; 8.310      ;
; -2.179 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~1 ; reset        ; reset       ; 0.500        ; 6.736      ; 8.526      ;
; -2.178 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][3]~1  ; reset        ; reset       ; 0.500        ; 6.720      ; 8.501      ;
; -2.175 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.755      ; 8.371      ;
; -2.175 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; reset        ; reset       ; 0.500        ; 6.708      ; 8.490      ;
; -2.175 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ; reset        ; reset       ; 0.500        ; 6.707      ; 8.486      ;
; -2.174 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1  ; reset        ; reset       ; 0.500        ; 6.750      ; 8.365      ;
; -2.173 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ; reset        ; reset       ; 0.500        ; 6.771      ; 8.389      ;
; -2.173 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][13]~1 ; reset        ; reset       ; 0.500        ; 6.740      ; 8.519      ;
; -2.169 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][0]~1  ; reset        ; reset       ; 0.500        ; 6.721      ; 8.497      ;
; -2.167 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][11]~1 ; reset        ; reset       ; 0.500        ; 6.691      ; 8.469      ;
; -2.162 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][1]~1  ; reset        ; reset       ; 0.500        ; 6.734      ; 8.341      ;
; -2.162 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][9]~1  ; reset        ; reset       ; 0.500        ; 6.743      ; 8.342      ;
; -2.162 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1  ; reset        ; reset       ; 0.500        ; 6.769      ; 8.381      ;
; -2.161 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 0.500        ; 6.701      ; 8.299      ;
; -2.157 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][3]~1  ; reset        ; reset       ; 0.500        ; 6.708      ; 8.479      ;
; -2.157 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][12]~1 ; reset        ; reset       ; 0.500        ; 6.761      ; 8.332      ;
; -2.156 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ; reset        ; reset       ; 0.500        ; 6.768      ; 8.366      ;
; -2.153 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.756      ; 8.521      ;
; -2.153 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~1  ; reset        ; reset       ; 0.500        ; 6.758      ; 8.518      ;
; -2.152 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][15]~1 ; reset        ; reset       ; 0.500        ; 6.728      ; 8.484      ;
; -2.150 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][15]~1 ; reset        ; reset       ; 0.500        ; 6.748      ; 8.505      ;
; -2.149 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][8]~1  ; reset        ; reset       ; 0.500        ; 6.748      ; 8.489      ;
; -2.149 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~1 ; reset        ; reset       ; 0.500        ; 6.725      ; 8.245      ;
; -2.147 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][0]~1  ; reset        ; reset       ; 0.500        ; 6.728      ; 8.478      ;
; -2.146 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ; reset        ; reset       ; 0.500        ; 6.724      ; 8.468      ;
; -2.146 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; reset        ; reset       ; 0.500        ; 6.734      ; 8.493      ;
; -2.145 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.748      ; 8.497      ;
; -2.140 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][13]~1 ; reset        ; reset       ; 0.500        ; 6.749      ; 8.328      ;
; -2.140 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~1  ; reset        ; reset       ; 0.500        ; 6.745      ; 8.493      ;
; -2.139 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.750      ; 8.495      ;
; -2.139 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~1  ; reset        ; reset       ; 0.500        ; 6.733      ; 8.496      ;
; -2.135 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ; reset        ; reset       ; 0.500        ; 6.724      ; 8.476      ;
; -2.133 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][7]~1  ; reset        ; reset       ; 0.500        ; 6.751      ; 8.490      ;
; -2.132 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][10]~1 ; reset        ; reset       ; 0.500        ; 6.750      ; 8.474      ;
; -2.131 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][6]~1  ; reset        ; reset       ; 0.500        ; 6.757      ; 8.492      ;
; -2.130 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][5]~1  ; reset        ; reset       ; 0.500        ; 6.766      ; 8.276      ;
; -2.129 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~1  ; reset        ; reset       ; 0.500        ; 6.706      ; 8.274      ;
; -2.129 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][1]~1  ; reset        ; reset       ; 0.500        ; 6.733      ; 8.335      ;
; -2.126 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; reset        ; reset       ; 0.500        ; 6.763      ; 8.486      ;
; -2.124 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.753      ; 8.491      ;
; -2.122 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ; reset        ; reset       ; 0.500        ; 6.744      ; 8.472      ;
; -2.122 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][7]~1  ; reset        ; reset       ; 0.500        ; 6.763      ; 8.484      ;
; -2.121 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~1 ; reset        ; reset       ; 0.500        ; 6.762      ; 8.483      ;
; -2.120 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][3]~1  ; reset        ; reset       ; 0.500        ; 6.729      ; 8.243      ;
; -2.119 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][7]~1  ; reset        ; reset       ; 0.500        ; 6.763      ; 8.486      ;
; -2.119 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][4]~1  ; reset        ; reset       ; 0.500        ; 6.922      ; 8.509      ;
; -2.117 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][15]~1 ; reset        ; reset       ; 0.500        ; 6.741      ; 8.460      ;
; -2.116 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~1  ; reset        ; reset       ; 0.500        ; 6.735      ; 8.455      ;
; -2.116 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~1  ; reset        ; reset       ; 0.500        ; 6.742      ; 8.450      ;
; -2.115 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~1 ; reset        ; reset       ; 0.500        ; 6.752      ; 8.464      ;
; -2.114 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][14]~1 ; reset        ; reset       ; 0.500        ; 6.747      ; 8.465      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                                        ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.074 ; reset     ; CacheController:Unit1|done                         ; reset        ; clock       ; 0.000        ; 3.995      ; 3.147      ;
; -0.476 ; reset     ; CacheController:Unit1|done                         ; reset        ; clock       ; -0.500       ; 3.995      ; 3.245      ;
; -0.187 ; reset     ; CacheController:Unit1|state.s6b                    ; reset        ; clock       ; 0.000        ; 3.108      ; 3.147      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[7][1]           ; reset        ; clock       ; 0.000        ; 3.108      ; 3.147      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[7][2]           ; reset        ; clock       ; 0.000        ; 3.108      ; 3.147      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[7][0]           ; reset        ; clock       ; 0.000        ; 3.108      ; 3.147      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[7][3]           ; reset        ; clock       ; 0.000        ; 3.108      ; 3.147      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[5][0]           ; reset        ; clock       ; 0.000        ; 3.108      ; 3.147      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[5][1]           ; reset        ; clock       ; 0.000        ; 3.108      ; 3.147      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[5][3]           ; reset        ; clock       ; 0.000        ; 3.108      ; 3.147      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[0][0]           ; reset        ; clock       ; 0.000        ; 3.102      ; 3.141      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[0][1]           ; reset        ; clock       ; 0.000        ; 3.102      ; 3.141      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[0][3]           ; reset        ; clock       ; 0.000        ; 3.102      ; 3.141      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[0][2]           ; reset        ; clock       ; 0.000        ; 3.102      ; 3.141      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[3][0]           ; reset        ; clock       ; 0.000        ; 3.102      ; 3.141      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[3][2]           ; reset        ; clock       ; 0.000        ; 3.102      ; 3.141      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[3][1]           ; reset        ; clock       ; 0.000        ; 3.102      ; 3.141      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[3][3]           ; reset        ; clock       ; 0.000        ; 3.102      ; 3.141      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s6                     ; reset        ; clock       ; 0.000        ; 3.087      ; 3.137      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s7                     ; reset        ; clock       ; 0.000        ; 3.083      ; 3.133      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s1b                    ; reset        ; clock       ; 0.000        ; 3.083      ; 3.133      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[4][1]           ; reset        ; clock       ; 0.000        ; 3.088      ; 3.138      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[4][0]           ; reset        ; clock       ; 0.000        ; 3.088      ; 3.138      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[4][3]           ; reset        ; clock       ; 0.000        ; 3.088      ; 3.138      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[4][2]           ; reset        ; clock       ; 0.000        ; 3.088      ; 3.138      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[6][1]           ; reset        ; clock       ; 0.000        ; 3.088      ; 3.138      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[6][0]           ; reset        ; clock       ; 0.000        ; 3.088      ; 3.138      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[6][2]           ; reset        ; clock       ; 0.000        ; 3.088      ; 3.138      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[6][3]           ; reset        ; clock       ; 0.000        ; 3.088      ; 3.138      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[5][2]           ; reset        ; clock       ; 0.000        ; 3.090      ; 3.140      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[1][0]           ; reset        ; clock       ; 0.000        ; 3.094      ; 3.144      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[1][2]           ; reset        ; clock       ; 0.000        ; 3.094      ; 3.144      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[1][3]           ; reset        ; clock       ; 0.000        ; 3.094      ; 3.144      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[1][1]           ; reset        ; clock       ; 0.000        ; 3.094      ; 3.144      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[2][2]           ; reset        ; clock       ; 0.000        ; 3.094      ; 3.144      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[2][0]           ; reset        ; clock       ; 0.000        ; 3.094      ; 3.144      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[2][1]           ; reset        ; clock       ; 0.000        ; 3.094      ; 3.144      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[2][3]           ; reset        ; clock       ; 0.000        ; 3.094      ; 3.144      ;
; -0.176 ; reset     ; CacheController:Unit1|state.sWait                  ; reset        ; clock       ; 0.000        ; 3.082      ; 3.132      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s5                     ; reset        ; clock       ; 0.000        ; 3.083      ; 3.133      ;
; -0.176 ; reset     ; CacheController:Unit1|write_tag                    ; reset        ; clock       ; 0.000        ; 3.087      ; 3.137      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s1c                    ; reset        ; clock       ; 0.000        ; 3.083      ; 3.133      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s4                     ; reset        ; clock       ; 0.000        ; 3.083      ; 3.133      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s1                     ; reset        ; clock       ; 0.000        ; 3.087      ; 3.138      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s8                     ; reset        ; clock       ; 0.000        ; 3.083      ; 3.134      ;
; -0.175 ; reset     ; CacheController:Unit1|state.Sdelay                 ; reset        ; clock       ; 0.000        ; 3.083      ; 3.134      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s2                     ; reset        ; clock       ; 0.000        ; 3.083      ; 3.134      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s3                     ; reset        ; clock       ; 0.000        ; 3.083      ; 3.134      ;
; -0.175 ; reset     ; CacheController:Unit1|state.sReset                 ; reset        ; clock       ; 0.000        ; 3.083      ; 3.134      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s0                     ; reset        ; clock       ; 0.000        ; 3.087      ; 3.138      ;
; -0.175 ; reset     ; CacheController:Unit1|replaceStatusOut             ; reset        ; clock       ; 0.000        ; 3.070      ; 3.121      ;
; -0.175 ; reset     ; CacheController:Unit1|send_block_out               ; reset        ; clock       ; 0.000        ; 3.083      ; 3.134      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][1] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][1] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][1] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][1] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][0] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][0] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][0] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][0] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][2] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][2] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][2] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][2] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][3] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][3] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][3] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][3] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][5] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][5] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][5] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][5] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][6] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][6] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][6] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][6] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][4] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][4] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][4] ; reset        ; clock       ; 0.000        ; 3.063      ; 3.114      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][4] ; reset        ; clock       ; 0.000        ; 3.064      ; 3.115      ;
; -0.175 ; reset     ; CacheController:Unit1|delayReq                     ; reset        ; clock       ; 0.000        ; 3.087      ; 3.138      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][1] ; reset        ; clock       ; 0.000        ; 3.044      ; 3.096      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][1] ; reset        ; clock       ; 0.000        ; 3.044      ; 3.096      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][1] ; reset        ; clock       ; 0.000        ; 3.045      ; 3.097      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][1] ; reset        ; clock       ; 0.000        ; 3.045      ; 3.097      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][0] ; reset        ; clock       ; 0.000        ; 3.045      ; 3.097      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][0] ; reset        ; clock       ; 0.000        ; 3.045      ; 3.097      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][0] ; reset        ; clock       ; 0.000        ; 3.044      ; 3.096      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][0] ; reset        ; clock       ; 0.000        ; 3.044      ; 3.096      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][2] ; reset        ; clock       ; 0.000        ; 3.044      ; 3.096      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][2] ; reset        ; clock       ; 0.000        ; 3.044      ; 3.096      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][2] ; reset        ; clock       ; 0.000        ; 3.045      ; 3.097      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][2] ; reset        ; clock       ; 0.000        ; 3.045      ; 3.097      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][3] ; reset        ; clock       ; 0.000        ; 3.045      ; 3.097      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][3] ; reset        ; clock       ; 0.000        ; 3.045      ; 3.097      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][3] ; reset        ; clock       ; 0.000        ; 3.044      ; 3.096      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][3] ; reset        ; clock       ; 0.000        ; 3.044      ; 3.096      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][5] ; reset        ; clock       ; 0.000        ; 3.044      ; 3.096      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][5] ; reset        ; clock       ; 0.000        ; 3.044      ; 3.096      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][5] ; reset        ; clock       ; 0.000        ; 3.045      ; 3.097      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'reset'                                                                                                              ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.348 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][0]~1  ; reset        ; reset       ; 0.000        ; 7.146      ; 7.494      ;
; 0.402 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; reset        ; reset       ; 0.000        ; 7.171      ; 7.573      ;
; 0.407 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][12]~1 ; reset        ; reset       ; 0.000        ; 7.181      ; 7.588      ;
; 0.413 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1  ; reset        ; reset       ; 0.000        ; 7.158      ; 7.571      ;
; 0.413 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][0]~1  ; reset        ; reset       ; 0.000        ; 7.142      ; 7.555      ;
; 0.415 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][0]~1  ; reset        ; reset       ; 0.000        ; 7.141      ; 7.556      ;
; 0.415 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; reset        ; reset       ; 0.000        ; 7.160      ; 7.575      ;
; 0.419 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][0]~1  ; reset        ; reset       ; 0.000        ; 7.128      ; 7.547      ;
; 0.421 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][0]~1  ; reset        ; reset       ; 0.000        ; 7.134      ; 7.555      ;
; 0.445 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][8]~1  ; reset        ; reset       ; 0.000        ; 7.127      ; 7.572      ;
; 0.446 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][14]~1 ; reset        ; reset       ; 0.000        ; 7.154      ; 7.600      ;
; 0.451 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][8]~1  ; reset        ; reset       ; 0.000        ; 7.131      ; 7.582      ;
; 0.452 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; reset        ; reset       ; 0.000        ; 7.130      ; 7.582      ;
; 0.457 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.161      ; 7.618      ;
; 0.459 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.159      ; 7.618      ;
; 0.488 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][0]~1  ; reset        ; reset       ; 0.000        ; 6.997      ; 7.485      ;
; 0.499 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; reset        ; reset       ; 0.000        ; 7.142      ; 7.641      ;
; 0.501 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][11]~1 ; reset        ; reset       ; 0.000        ; 7.141      ; 7.642      ;
; 0.507 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.165      ; 7.672      ;
; 0.508 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][3]~1  ; reset        ; reset       ; 0.000        ; 6.977      ; 7.485      ;
; 0.510 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 0.000        ; 7.156      ; 7.666      ;
; 0.512 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][4]~1  ; reset        ; reset       ; 0.000        ; 7.185      ; 7.697      ;
; 0.513 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][12]~1 ; reset        ; reset       ; 0.000        ; 6.998      ; 7.511      ;
; 0.516 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][8]~1  ; reset        ; reset       ; 0.000        ; 7.115      ; 7.631      ;
; 0.517 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][8]~1  ; reset        ; reset       ; 0.000        ; 7.114      ; 7.631      ;
; 0.527 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1 ; reset        ; reset       ; 0.000        ; 6.955      ; 7.482      ;
; 0.529 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][5]~1  ; reset        ; reset       ; 0.000        ; 7.199      ; 7.728      ;
; 0.531 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; reset        ; reset       ; 0.000        ; 6.980      ; 7.511      ;
; 0.536 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; reset        ; reset       ; 0.000        ; 7.190      ; 7.726      ;
; 0.536 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~1  ; reset        ; reset       ; 0.000        ; 7.192      ; 7.728      ;
; 0.537 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][12]~1 ; reset        ; reset       ; 0.000        ; 7.005      ; 7.542      ;
; 0.538 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~1 ; reset        ; reset       ; 0.000        ; 7.004      ; 7.542      ;
; 0.540 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][2]~1  ; reset        ; reset       ; 0.000        ; 7.122      ; 7.662      ;
; 0.548 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; reset        ; reset       ; 0.000        ; 7.213      ; 7.761      ;
; 0.549 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ; reset        ; reset       ; 0.000        ; 6.977      ; 7.526      ;
; 0.549 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][1]~1  ; reset        ; reset       ; 0.000        ; 6.977      ; 7.526      ;
; 0.549 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][12]~1 ; reset        ; reset       ; 0.000        ; 7.032      ; 7.581      ;
; 0.550 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; reset        ; reset       ; 0.000        ; 7.185      ; 7.735      ;
; 0.550 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1  ; reset        ; reset       ; 0.000        ; 7.213      ; 7.763      ;
; 0.551 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][1]~1  ; reset        ; reset       ; 0.000        ; 7.184      ; 7.735      ;
; 0.551 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ; reset        ; reset       ; 0.000        ; 7.183      ; 7.734      ;
; 0.551 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][12]~1 ; reset        ; reset       ; 0.000        ; 7.029      ; 7.580      ;
; 0.551 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; reset        ; reset       ; 0.000        ; 7.185      ; 7.736      ;
; 0.552 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][5]~1  ; reset        ; reset       ; 0.000        ; 7.180      ; 7.732      ;
; 0.553 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; reset        ; reset       ; 0.000        ; 6.992      ; 7.545      ;
; 0.557 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][1]~1  ; reset        ; reset       ; 0.000        ; 7.152      ; 7.709      ;
; 0.558 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][12]~1 ; reset        ; reset       ; 0.000        ; 6.999      ; 7.557      ;
; 0.559 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][15]~1 ; reset        ; reset       ; 0.000        ; 6.979      ; 7.538      ;
; 0.560 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1  ; reset        ; reset       ; 0.000        ; 7.149      ; 7.709      ;
; 0.560 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][10]~1 ; reset        ; reset       ; 0.000        ; 7.005      ; 7.565      ;
; 0.562 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][3]~1  ; reset        ; reset       ; 0.000        ; 6.980      ; 7.542      ;
; 0.562 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; reset        ; reset       ; 0.000        ; 7.003      ; 7.565      ;
; 0.563 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~1  ; reset        ; reset       ; 0.000        ; 6.996      ; 7.559      ;
; 0.563 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][3]~1  ; reset        ; reset       ; 0.000        ; 6.979      ; 7.542      ;
; 0.564 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1 ; reset        ; reset       ; 0.000        ; 7.014      ; 7.578      ;
; 0.564 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1 ; reset        ; reset       ; 0.000        ; 7.002      ; 7.566      ;
; 0.565 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][3]~1  ; reset        ; reset       ; 0.000        ; 7.141      ; 7.706      ;
; 0.565 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; reset        ; reset       ; 0.000        ; 7.002      ; 7.567      ;
; 0.566 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][3]~1  ; reset        ; reset       ; 0.000        ; 7.139      ; 7.705      ;
; 0.568 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][13]~1 ; reset        ; reset       ; 0.000        ; 7.144      ; 7.712      ;
; 0.569 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~1  ; reset        ; reset       ; 0.000        ; 6.998      ; 7.567      ;
; 0.570 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; reset        ; reset       ; 0.000        ; 7.000      ; 7.570      ;
; 0.571 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][15]~1 ; reset        ; reset       ; 0.000        ; 7.167      ; 7.738      ;
; 0.572 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1  ; reset        ; reset       ; 0.000        ; 7.199      ; 7.771      ;
; 0.572 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][15]~1 ; reset        ; reset       ; 0.000        ; 7.166      ; 7.738      ;
; 0.574 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; reset        ; reset       ; 0.000        ; 7.008      ; 7.582      ;
; 0.577 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][8]~1  ; reset        ; reset       ; 0.000        ; 6.997      ; 7.574      ;
; 0.577 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~1 ; reset        ; reset       ; 0.000        ; 6.976      ; 7.553      ;
; 0.578 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][3]~1  ; reset        ; reset       ; 0.000        ; 6.980      ; 7.558      ;
; 0.578 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][0]~1  ; reset        ; reset       ; 0.000        ; 6.996      ; 7.574      ;
; 0.579 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][9]~1  ; reset        ; reset       ; 0.000        ; 6.967      ; 7.546      ;
; 0.581 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ; reset        ; reset       ; 0.000        ; 6.981      ; 7.562      ;
; 0.582 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][7]~1  ; reset        ; reset       ; 0.000        ; 6.970      ; 7.552      ;
; 0.586 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][0]~1  ; reset        ; reset       ; 0.000        ; 6.984      ; 7.570      ;
; 0.588 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][4]~1  ; reset        ; reset       ; 0.000        ; 7.181      ; 7.769      ;
; 0.589 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][12]~1 ; reset        ; reset       ; 0.000        ; 7.010      ; 7.599      ;
; 0.590 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][5]~1  ; reset        ; reset       ; 0.000        ; 7.182      ; 7.772      ;
; 0.593 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~1  ; reset        ; reset       ; 0.000        ; 6.955      ; 7.548      ;
; 0.596 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][8]~1  ; reset        ; reset       ; 0.000        ; 6.997      ; 7.593      ;
; 0.599 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1  ; reset        ; reset       ; 0.000        ; 7.153      ; 7.752      ;
; 0.600 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][5]~1  ; reset        ; reset       ; 0.000        ; 7.022      ; 7.622      ;
; 0.601 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~1  ; reset        ; reset       ; 0.000        ; 7.178      ; 7.779      ;
; 0.601 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][1]~1  ; reset        ; reset       ; 0.000        ; 7.002      ; 7.603      ;
; 0.601 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][1]~1  ; reset        ; reset       ; 0.000        ; 7.000      ; 7.601      ;
; 0.610 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~1  ; reset        ; reset       ; 0.000        ; 6.998      ; 7.608      ;
; 0.612 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; reset        ; reset       ; 0.000        ; 7.184      ; 7.796      ;
; 0.612 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][13]~1 ; reset        ; reset       ; 0.000        ; 7.007      ; 7.619      ;
; 0.613 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; reset        ; reset       ; 0.000        ; 7.008      ; 7.621      ;
; 0.614 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; reset        ; reset       ; 0.000        ; 7.146      ; 7.760      ;
; 0.614 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; reset        ; reset       ; 0.000        ; 6.995      ; 7.609      ;
; 0.614 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][1]~1  ; reset        ; reset       ; 0.000        ; 7.146      ; 7.760      ;
; 0.616 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][6]~1  ; reset        ; reset       ; 0.000        ; 7.177      ; 7.793      ;
; 0.617 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][5]~1  ; reset        ; reset       ; 0.000        ; 7.019      ; 7.636      ;
; 0.620 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][11]~1 ; reset        ; reset       ; 0.000        ; 6.964      ; 7.584      ;
; 0.620 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][12]~1 ; reset        ; reset       ; 0.000        ; 7.013      ; 7.633      ;
; 0.620 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~1 ; reset        ; reset       ; 0.000        ; 7.008      ; 7.628      ;
; 0.620 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][15]~1 ; reset        ; reset       ; 0.000        ; 7.007      ; 7.627      ;
; 0.622 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][13]~1 ; reset        ; reset       ; 0.000        ; 7.001      ; 7.623      ;
; 0.622 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][13]~1 ; reset        ; reset       ; 0.000        ; 6.999      ; 7.621      ;
; 0.623 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; reset        ; reset       ; 0.000        ; 7.024      ; 7.647      ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~_emulated ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                                     ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                                             ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[10]$latch                                        ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[13]$latch                                        ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[4]$latch                                         ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[12]$latch                                        ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[15]$latch                                        ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[5]$latch                                         ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[6]$latch                                         ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[7]$latch                                         ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[1]$latch                                         ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[2]$latch                                         ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[3]$latch                                         ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[8]$latch                                         ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[14]$latch                                        ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[9]$latch                                         ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[0]$latch                                         ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[11]$latch                                        ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|inclk[0]                               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|outclk                                 ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[10]$latch|datad                                  ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[13]$latch|datad                                  ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[4]$latch|datad                                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[12]$latch|datad                                  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[15]$latch|datad                                  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[5]$latch|datad                                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[6]$latch|datad                                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[7]$latch|datad                                   ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[1]$latch|datad                                   ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[2]$latch|datad                                   ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[3]$latch|datad                                   ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[8]$latch|datad                                   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[14]$latch|datad                                  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[9]$latch|datad                                   ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[0]$latch|datad                                   ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[11]$latch|datad                                  ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; controller_en|dataa                                       ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; reset ; Rise       ; controller_en                                             ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; controller_en~3|combout                                   ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; reset ; Rise       ; controller_en~3|datab                                     ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~1 ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][2]~1  ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][2][7]~1  ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][15]~1 ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][13]~1 ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][10]~1 ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][6]~1  ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~1 ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][1]~1  ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][0]~1  ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][2][1]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][10]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][14]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][15]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][1]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][5]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][11]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][7]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][15]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][6]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][15]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][2]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][12]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][13]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][9]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][2][2]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][3][5]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][4]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][9]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][12]~1 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][2][2]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][2][9]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][0]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][8]~1  ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~1 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~1  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~1  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~1 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~1  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~1  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][12]~1 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][3]~1  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][12]~1 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][9]~1  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][11]~1 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'MainMemory:Unit2|slowClock'                                                                                                                                                ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.145  ; 0.380        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 0.145  ; 0.380        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; 0.145  ; 0.380        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; 0.145  ; 0.380        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; 0.145  ; 0.380        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; 0.145  ; 0.380        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; 0.145  ; 0.380        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; 0.145  ; 0.380        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; 0.145  ; 0.380        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.146  ; 0.381        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.146  ; 0.381        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.146  ; 0.381        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.146  ; 0.381        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; 0.146  ; 0.381        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; 0.146  ; 0.381        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; 0.147  ; 0.382        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.147  ; 0.382        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; 0.147  ; 0.382        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.147  ; 0.382        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 0.147  ; 0.382        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 0.147  ; 0.382        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; 0.147  ; 0.382        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; 0.147  ; 0.382        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; 0.147  ; 0.382        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.148  ; 0.383        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.148  ; 0.383        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; 0.148  ; 0.383        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; 0.148  ; 0.383        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; 0.148  ; 0.383        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; 0.149  ; 0.384        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.149  ; 0.384        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 0.357  ; 0.592        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.357  ; 0.592        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 0.357  ; 0.592        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; 0.358  ; 0.593        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.358  ; 0.593        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.360  ; 0.595        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.360  ; 0.595        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.360  ; 0.595        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.360  ; 0.595        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 0.360  ; 0.595        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; 0.360  ; 0.595        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; 0.360  ; 0.595        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; 0.361  ; 0.596        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; 0.361  ; 0.596        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; 0.361  ; 0.596        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; 0.361  ; 0.596        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; 0.361  ; 0.596        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; 0.361  ; 0.596        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.362  ; 0.597        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 0.362  ; 0.597        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; 0.362  ; 0.597        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|slowClock~clkctrl|inclk[0]                                                                                 ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|slowClock~clkctrl|outclk                                                                                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a27|clk0                                                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a36|clk0                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CacheController:Unit1|send_block_out'                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CacheController:Unit1|replaceStatusOut'                                                                      ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[5]|dataa             ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[6]|dataa             ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|datac           ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[9]|datac             ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[9]        ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|inclk[0] ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|outclk   ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|combout         ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[8]|datac             ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[7]|datac             ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[8]        ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[7]        ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[0]|datad             ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]|datad             ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[2]|datad             ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[3]|datad             ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[4]|datad             ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[5]        ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[6]        ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[0]        ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[1]        ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[2]        ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[3]        ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[4]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit1|replaceStatusOut|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit1|replaceStatusOut|q                ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[3]        ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[0]        ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[1]        ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[2]        ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[4]        ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[5]        ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[6]        ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[7]        ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[3]|datad             ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[0]|datad             ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]|datad             ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[2]|datad             ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[4]|datad             ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[8]        ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[7]|datac             ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[8]|datac             ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[9]        ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|inclk[0] ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|outclk   ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|combout         ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[9]|datac             ;
; 0.577 ; 0.577        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|datac           ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[5]|dataa             ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[6]|dataa             ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; 12.820 ; 13.334 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; 12.061 ; 12.562 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; 12.747 ; 13.214 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; 12.820 ; 13.334 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; 5.504  ; 5.437  ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; 1.193  ; 1.180  ; Rise       ; clock                                ;
; Mwe          ; clock                                ; 2.504  ; 2.937  ; Rise       ; clock                                ;
; address[*]   ; clock                                ; 13.025 ; 13.548 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; 7.775  ; 8.288  ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; 7.457  ; 7.980  ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; 12.266 ; 12.776 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; 12.952 ; 13.428 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; 13.025 ; 13.548 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; 2.977  ; 3.436  ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; 2.967  ; 3.448  ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; 3.229  ; 3.687  ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; 3.450  ; 3.853  ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; 3.298  ; 3.766  ; Rise       ; clock                                ;
;  address[10] ; clock                                ; 3.425  ; 3.810  ; Rise       ; clock                                ;
;  address[11] ; clock                                ; 3.133  ; 3.603  ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; 2.240  ; 2.742  ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; 1.548  ; 1.952  ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; 1.547  ; 1.968  ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; 1.536  ; 1.943  ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; 1.183  ; 1.590  ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; 1.170  ; 1.472  ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; 0.788  ; 1.111  ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; 0.999  ; 1.304  ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; 1.319  ; 1.721  ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; 2.162  ; 2.651  ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; 1.269  ; 1.674  ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; 1.045  ; 1.356  ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; 2.240  ; 2.742  ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; 2.098  ; 2.611  ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; 1.428  ; 1.864  ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; 0.491  ; 0.842  ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; 1.149  ; 1.529  ; Rise       ; clock                                ;
; reset        ; clock                                ; 5.903  ; 5.849  ; Rise       ; clock                                ;
; Mre          ; reset                                ; 1.786  ; 1.797  ; Rise       ; reset                                ;
; Mwe          ; reset                                ; 1.547  ; 1.946  ; Rise       ; reset                                ;
; address[*]   ; reset                                ; 9.096  ; 9.592  ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 8.337  ; 8.820  ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 9.023  ; 9.472  ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 9.096  ; 9.592  ; Rise       ; reset                                ;
; reset        ; reset                                ; 5.942  ; 5.984  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; -0.027 ; -0.468 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; -0.211 ; -0.610 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; -0.996 ; -1.438 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; -0.027 ; -0.468 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; -1.102 ; -1.037 ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; -0.758 ; -0.741 ; Rise       ; clock                                ;
; Mwe          ; clock                                ; -2.003 ; -2.416 ; Rise       ; clock                                ;
; address[*]   ; clock                                ; -0.780 ; -1.171 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; -1.429 ; -1.776 ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; -1.418 ; -1.743 ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; -1.342 ; -1.716 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; -1.159 ; -1.576 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; -0.780 ; -1.171 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; -1.320 ; -1.750 ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; -1.500 ; -1.957 ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; -1.822 ; -2.259 ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; -1.373 ; -1.752 ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; -1.514 ; -1.955 ; Rise       ; clock                                ;
;  address[10] ; clock                                ; -1.616 ; -1.984 ; Rise       ; clock                                ;
;  address[11] ; clock                                ; -1.442 ; -1.889 ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; -0.037 ; -0.370 ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; -1.056 ; -1.440 ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; -1.052 ; -1.452 ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; -1.044 ; -1.432 ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; -0.703 ; -1.090 ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; -0.703 ; -0.999 ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; -0.324 ; -0.630 ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; -0.525 ; -0.815 ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; -0.848 ; -1.240 ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; -1.659 ; -2.134 ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; -0.786 ; -1.172 ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; -0.569 ; -0.863 ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; -1.734 ; -2.222 ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; -1.583 ; -2.073 ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; -0.953 ; -1.378 ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; -0.037 ; -0.370 ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; -0.671 ; -1.033 ; Rise       ; clock                                ;
; reset        ; clock                                ; -1.068 ; -1.057 ; Rise       ; clock                                ;
; Mre          ; reset                                ; -0.311 ; -0.321 ; Rise       ; reset                                ;
; Mwe          ; reset                                ; -0.067 ; -0.452 ; Rise       ; reset                                ;
; address[*]   ; reset                                ; 0.359  ; -0.041 ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 0.164  ; -0.229 ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 0.359  ; -0.041 ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; -0.180 ; -0.705 ; Rise       ; reset                                ;
; reset        ; reset                                ; 0.377  ; 0.246  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 6.811  ;        ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;        ; 6.694  ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; cont_out_block[*]       ; CacheController:Unit1|send_block_out   ; 14.521 ; 14.512 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[0]      ; CacheController:Unit1|send_block_out   ; 10.657 ; 10.798 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[1]      ; CacheController:Unit1|send_block_out   ; 9.392  ; 9.361  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[2]      ; CacheController:Unit1|send_block_out   ; 10.304 ; 10.266 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[3]      ; CacheController:Unit1|send_block_out   ; 9.181  ; 9.229  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[4]      ; CacheController:Unit1|send_block_out   ; 8.625  ; 8.609  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[5]      ; CacheController:Unit1|send_block_out   ; 9.339  ; 9.339  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[6]      ; CacheController:Unit1|send_block_out   ; 10.297 ; 10.225 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[7]      ; CacheController:Unit1|send_block_out   ; 8.326  ; 8.277  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[8]      ; CacheController:Unit1|send_block_out   ; 10.800 ; 10.821 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[9]      ; CacheController:Unit1|send_block_out   ; 9.856  ; 9.877  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[10]     ; CacheController:Unit1|send_block_out   ; 12.893 ; 12.772 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[11]     ; CacheController:Unit1|send_block_out   ; 11.163 ; 11.210 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[12]     ; CacheController:Unit1|send_block_out   ; 8.520  ; 8.495  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[13]     ; CacheController:Unit1|send_block_out   ; 8.948  ; 8.877  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[14]     ; CacheController:Unit1|send_block_out   ; 8.528  ; 8.448  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[15]     ; CacheController:Unit1|send_block_out   ; 9.895  ; 9.799  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[16]     ; CacheController:Unit1|send_block_out   ; 10.855 ; 10.791 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[17]     ; CacheController:Unit1|send_block_out   ; 9.710  ; 9.705  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[18]     ; CacheController:Unit1|send_block_out   ; 9.070  ; 9.141  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[19]     ; CacheController:Unit1|send_block_out   ; 10.696 ; 10.563 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[20]     ; CacheController:Unit1|send_block_out   ; 8.308  ; 8.258  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[21]     ; CacheController:Unit1|send_block_out   ; 10.637 ; 10.387 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[22]     ; CacheController:Unit1|send_block_out   ; 9.853  ; 9.817  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[23]     ; CacheController:Unit1|send_block_out   ; 9.785  ; 9.776  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[24]     ; CacheController:Unit1|send_block_out   ; 9.014  ; 9.103  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[25]     ; CacheController:Unit1|send_block_out   ; 10.758 ; 10.706 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[26]     ; CacheController:Unit1|send_block_out   ; 8.056  ; 8.018  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[27]     ; CacheController:Unit1|send_block_out   ; 10.678 ; 10.844 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[28]     ; CacheController:Unit1|send_block_out   ; 10.053 ; 9.997  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[29]     ; CacheController:Unit1|send_block_out   ; 10.039 ; 10.092 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[30]     ; CacheController:Unit1|send_block_out   ; 10.043 ; 10.170 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[31]     ; CacheController:Unit1|send_block_out   ; 10.968 ; 10.858 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[32]     ; CacheController:Unit1|send_block_out   ; 10.041 ; 9.996  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[33]     ; CacheController:Unit1|send_block_out   ; 9.520  ; 9.521  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[34]     ; CacheController:Unit1|send_block_out   ; 8.969  ; 8.936  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[35]     ; CacheController:Unit1|send_block_out   ; 11.087 ; 11.287 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[36]     ; CacheController:Unit1|send_block_out   ; 10.665 ; 10.638 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[37]     ; CacheController:Unit1|send_block_out   ; 11.923 ; 12.037 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[38]     ; CacheController:Unit1|send_block_out   ; 11.363 ; 11.156 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[39]     ; CacheController:Unit1|send_block_out   ; 10.612 ; 10.545 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[40]     ; CacheController:Unit1|send_block_out   ; 9.742  ; 9.740  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[41]     ; CacheController:Unit1|send_block_out   ; 10.828 ; 10.754 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[42]     ; CacheController:Unit1|send_block_out   ; 8.033  ; 7.990  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[43]     ; CacheController:Unit1|send_block_out   ; 10.545 ; 10.623 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[44]     ; CacheController:Unit1|send_block_out   ; 10.620 ; 10.541 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[45]     ; CacheController:Unit1|send_block_out   ; 8.663  ; 8.619  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[46]     ; CacheController:Unit1|send_block_out   ; 9.767  ; 9.810  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[47]     ; CacheController:Unit1|send_block_out   ; 10.499 ; 10.305 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[48]     ; CacheController:Unit1|send_block_out   ; 10.736 ; 10.526 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[49]     ; CacheController:Unit1|send_block_out   ; 9.980  ; 10.090 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[50]     ; CacheController:Unit1|send_block_out   ; 10.245 ; 10.166 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[51]     ; CacheController:Unit1|send_block_out   ; 10.319 ; 10.267 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[52]     ; CacheController:Unit1|send_block_out   ; 9.679  ; 9.750  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[53]     ; CacheController:Unit1|send_block_out   ; 10.959 ; 10.887 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[54]     ; CacheController:Unit1|send_block_out   ; 10.620 ; 10.768 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[55]     ; CacheController:Unit1|send_block_out   ; 9.279  ; 9.253  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[56]     ; CacheController:Unit1|send_block_out   ; 12.899 ; 12.777 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[57]     ; CacheController:Unit1|send_block_out   ; 9.395  ; 9.513  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[58]     ; CacheController:Unit1|send_block_out   ; 14.521 ; 14.512 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[59]     ; CacheController:Unit1|send_block_out   ; 10.506 ; 10.551 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[60]     ; CacheController:Unit1|send_block_out   ; 10.856 ; 10.729 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[61]     ; CacheController:Unit1|send_block_out   ; 10.081 ; 10.186 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[62]     ; CacheController:Unit1|send_block_out   ; 7.815  ; 7.807  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[63]     ; CacheController:Unit1|send_block_out   ; 11.037 ; 11.061 ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ; 3.934  ;        ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ;        ; 3.922  ; Fall       ; CacheController:Unit1|send_block_out   ;
; mem_block_out_d[*]      ; MainMemory:Unit2|slowClock             ; 15.742 ; 15.565 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[0]     ; MainMemory:Unit2|slowClock             ; 13.490 ; 13.556 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[1]     ; MainMemory:Unit2|slowClock             ; 13.232 ; 13.278 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[2]     ; MainMemory:Unit2|slowClock             ; 14.499 ; 14.488 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[3]     ; MainMemory:Unit2|slowClock             ; 13.767 ; 13.800 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[4]     ; MainMemory:Unit2|slowClock             ; 13.363 ; 13.500 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[5]     ; MainMemory:Unit2|slowClock             ; 13.237 ; 13.203 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[6]     ; MainMemory:Unit2|slowClock             ; 12.528 ; 12.420 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[7]     ; MainMemory:Unit2|slowClock             ; 15.527 ; 15.475 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[8]     ; MainMemory:Unit2|slowClock             ; 15.639 ; 15.508 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[9]     ; MainMemory:Unit2|slowClock             ; 12.961 ; 13.007 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[10]    ; MainMemory:Unit2|slowClock             ; 13.326 ; 13.143 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[11]    ; MainMemory:Unit2|slowClock             ; 14.514 ; 14.611 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[12]    ; MainMemory:Unit2|slowClock             ; 13.170 ; 13.051 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[13]    ; MainMemory:Unit2|slowClock             ; 12.438 ; 12.311 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[14]    ; MainMemory:Unit2|slowClock             ; 13.100 ; 13.131 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[15]    ; MainMemory:Unit2|slowClock             ; 14.699 ; 14.759 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[16]    ; MainMemory:Unit2|slowClock             ; 13.498 ; 13.553 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[17]    ; MainMemory:Unit2|slowClock             ; 12.495 ; 12.420 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[18]    ; MainMemory:Unit2|slowClock             ; 15.501 ; 15.346 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[19]    ; MainMemory:Unit2|slowClock             ; 13.835 ; 13.815 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[20]    ; MainMemory:Unit2|slowClock             ; 12.682 ; 12.707 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[21]    ; MainMemory:Unit2|slowClock             ; 14.165 ; 14.209 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[22]    ; MainMemory:Unit2|slowClock             ; 13.224 ; 13.310 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[23]    ; MainMemory:Unit2|slowClock             ; 12.902 ; 12.960 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[24]    ; MainMemory:Unit2|slowClock             ; 13.292 ; 13.326 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[25]    ; MainMemory:Unit2|slowClock             ; 13.305 ; 13.271 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[26]    ; MainMemory:Unit2|slowClock             ; 13.107 ; 13.142 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[27]    ; MainMemory:Unit2|slowClock             ; 15.212 ; 14.993 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[28]    ; MainMemory:Unit2|slowClock             ; 12.816 ; 12.854 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[29]    ; MainMemory:Unit2|slowClock             ; 12.728 ; 12.740 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[30]    ; MainMemory:Unit2|slowClock             ; 14.348 ; 14.271 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[31]    ; MainMemory:Unit2|slowClock             ; 12.343 ; 12.396 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[32]    ; MainMemory:Unit2|slowClock             ; 12.540 ; 12.464 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[33]    ; MainMemory:Unit2|slowClock             ; 15.742 ; 15.565 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[34]    ; MainMemory:Unit2|slowClock             ; 13.883 ; 13.833 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[35]    ; MainMemory:Unit2|slowClock             ; 13.035 ; 13.113 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[36]    ; MainMemory:Unit2|slowClock             ; 12.420 ; 12.293 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[37]    ; MainMemory:Unit2|slowClock             ; 13.091 ; 12.977 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[38]    ; MainMemory:Unit2|slowClock             ; 13.591 ; 13.445 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[39]    ; MainMemory:Unit2|slowClock             ; 12.794 ; 12.657 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[40]    ; MainMemory:Unit2|slowClock             ; 13.616 ; 13.558 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[41]    ; MainMemory:Unit2|slowClock             ; 13.030 ; 12.927 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[42]    ; MainMemory:Unit2|slowClock             ; 14.021 ; 14.015 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[43]    ; MainMemory:Unit2|slowClock             ; 13.083 ; 13.118 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[44]    ; MainMemory:Unit2|slowClock             ; 14.029 ; 14.013 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[45]    ; MainMemory:Unit2|slowClock             ; 12.634 ; 12.567 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[46]    ; MainMemory:Unit2|slowClock             ; 13.219 ; 13.292 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[47]    ; MainMemory:Unit2|slowClock             ; 12.895 ; 12.936 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[48]    ; MainMemory:Unit2|slowClock             ; 12.948 ; 12.762 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[49]    ; MainMemory:Unit2|slowClock             ; 13.182 ; 13.155 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[50]    ; MainMemory:Unit2|slowClock             ; 12.066 ; 12.038 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[51]    ; MainMemory:Unit2|slowClock             ; 13.988 ; 13.999 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[52]    ; MainMemory:Unit2|slowClock             ; 12.536 ; 12.464 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[53]    ; MainMemory:Unit2|slowClock             ; 12.471 ; 12.402 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[54]    ; MainMemory:Unit2|slowClock             ; 12.470 ; 12.480 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[55]    ; MainMemory:Unit2|slowClock             ; 12.738 ; 12.773 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[56]    ; MainMemory:Unit2|slowClock             ; 12.816 ; 12.838 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[57]    ; MainMemory:Unit2|slowClock             ; 13.038 ; 13.041 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[58]    ; MainMemory:Unit2|slowClock             ; 14.308 ; 14.345 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[59]    ; MainMemory:Unit2|slowClock             ; 12.602 ; 12.640 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[60]    ; MainMemory:Unit2|slowClock             ; 12.673 ; 12.623 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[61]    ; MainMemory:Unit2|slowClock             ; 12.508 ; 12.519 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[62]    ; MainMemory:Unit2|slowClock             ; 13.543 ; 13.484 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[63]    ; MainMemory:Unit2|slowClock             ; 12.621 ; 12.670 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 4.568  ;        ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;        ; 4.583  ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 7.187  ; 7.163  ; Rise       ; clock                                  ;
; done_controller_d       ; clock                                  ; 8.237  ; 8.177  ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 7.977  ; 7.908  ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 7.218  ; 7.196  ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 8.219  ; 8.172  ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 8.015  ; 7.983  ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 8.052  ; 8.027  ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 8.219  ; 8.172  ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 8.035  ; 8.005  ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 8.519  ; 8.610  ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 7.892  ; 7.920  ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 7.434  ; 7.395  ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 7.711  ; 7.663  ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 8.519  ; 8.610  ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 12.878 ; 12.844 ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 8.583  ; 8.534  ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 8.735  ; 8.618  ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 11.330 ; 11.251 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 11.643 ; 11.513 ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 11.439 ; 11.304 ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 9.564  ; 9.390  ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 8.244  ; 8.299  ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 8.333  ; 8.244  ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 12.878 ; 12.844 ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 11.265 ; 11.156 ; Rise       ; clock                                  ;
; write_back_mem_d        ; clock                                  ; 10.938 ; 11.035 ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 10.622 ; 10.514 ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 11.495 ; 11.394 ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 8.193  ; 8.144  ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 8.429  ; 8.407  ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 7.853  ; 7.851  ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 7.940  ; 7.884  ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 6.576  ; 6.515  ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 6.568  ; 6.506  ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 6.819  ; 6.728  ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 11.495 ; 11.394 ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 10.529 ; 10.386 ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 6.523  ; 6.451  ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 6.614  ; 6.552  ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 8.348  ; 8.422  ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 8.183  ; 8.116  ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 6.629  ; 6.569  ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 7.221  ; 7.178  ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 8.866  ; 8.918  ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 6.567  ;        ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;        ; 6.453  ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; cont_out_block[*]       ; CacheController:Unit1|send_block_out   ; 7.520  ; 7.511  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[0]      ; CacheController:Unit1|send_block_out   ; 10.248 ; 10.381 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[1]      ; CacheController:Unit1|send_block_out   ; 9.034  ; 9.002  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[2]      ; CacheController:Unit1|send_block_out   ; 9.908  ; 9.870  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[3]      ; CacheController:Unit1|send_block_out   ; 8.828  ; 8.873  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[4]      ; CacheController:Unit1|send_block_out   ; 8.299  ; 8.282  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[5]      ; CacheController:Unit1|send_block_out   ; 8.983  ; 8.982  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[6]      ; CacheController:Unit1|send_block_out   ; 9.904  ; 9.833  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[7]      ; CacheController:Unit1|send_block_out   ; 8.010  ; 7.961  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[8]      ; CacheController:Unit1|send_block_out   ; 10.387 ; 10.406 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[9]      ; CacheController:Unit1|send_block_out   ; 9.480  ; 9.498  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[10]     ; CacheController:Unit1|send_block_out   ; 12.396 ; 12.278 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[11]     ; CacheController:Unit1|send_block_out   ; 10.732 ; 10.776 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[12]     ; CacheController:Unit1|send_block_out   ; 8.195  ; 8.169  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[13]     ; CacheController:Unit1|send_block_out   ; 8.608  ; 8.538  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[14]     ; CacheController:Unit1|send_block_out   ; 8.205  ; 8.126  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[15]     ; CacheController:Unit1|send_block_out   ; 9.517  ; 9.424  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[16]     ; CacheController:Unit1|send_block_out   ; 10.439 ; 10.376 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[17]     ; CacheController:Unit1|send_block_out   ; 9.338  ; 9.332  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[18]     ; CacheController:Unit1|send_block_out   ; 8.718  ; 8.785  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[19]     ; CacheController:Unit1|send_block_out   ; 10.283 ; 10.155 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[20]     ; CacheController:Unit1|send_block_out   ; 7.994  ; 7.944  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[21]     ; CacheController:Unit1|send_block_out   ; 10.223 ; 9.981  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[22]     ; CacheController:Unit1|send_block_out   ; 9.476  ; 9.441  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[23]     ; CacheController:Unit1|send_block_out   ; 9.410  ; 9.399  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[24]     ; CacheController:Unit1|send_block_out   ; 8.672  ; 8.756  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[25]     ; CacheController:Unit1|send_block_out   ; 10.347 ; 10.295 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[26]     ; CacheController:Unit1|send_block_out   ; 7.750  ; 7.712  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[27]     ; CacheController:Unit1|send_block_out   ; 10.267 ; 10.426 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[28]     ; CacheController:Unit1|send_block_out   ; 9.669  ; 9.613  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[29]     ; CacheController:Unit1|send_block_out   ; 9.655  ; 9.704  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[30]     ; CacheController:Unit1|send_block_out   ; 9.659  ; 9.779  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[31]     ; CacheController:Unit1|send_block_out   ; 10.544 ; 10.438 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[32]     ; CacheController:Unit1|send_block_out   ; 9.657  ; 9.611  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[33]     ; CacheController:Unit1|send_block_out   ; 9.156  ; 9.156  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[34]     ; CacheController:Unit1|send_block_out   ; 8.628  ; 8.594  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[35]     ; CacheController:Unit1|send_block_out   ; 10.714 ; 10.909 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[36]     ; CacheController:Unit1|send_block_out   ; 10.256 ; 10.229 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[37]     ; CacheController:Unit1|send_block_out   ; 11.462 ; 11.570 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[38]     ; CacheController:Unit1|send_block_out   ; 10.927 ; 10.726 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[39]     ; CacheController:Unit1|send_block_out   ; 10.203 ; 10.138 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[40]     ; CacheController:Unit1|send_block_out   ; 9.371  ; 9.367  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[41]     ; CacheController:Unit1|send_block_out   ; 10.410 ; 10.338 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[42]     ; CacheController:Unit1|send_block_out   ; 7.729  ; 7.686  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[43]     ; CacheController:Unit1|send_block_out   ; 10.195 ; 10.272 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[44]     ; CacheController:Unit1|send_block_out   ; 10.215 ; 10.138 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[45]     ; CacheController:Unit1|send_block_out   ; 8.335  ; 8.292  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[46]     ; CacheController:Unit1|send_block_out   ; 9.394  ; 9.433  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[47]     ; CacheController:Unit1|send_block_out   ; 10.100 ; 9.911  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[48]     ; CacheController:Unit1|send_block_out   ; 10.325 ; 10.122 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[49]     ; CacheController:Unit1|send_block_out   ; 9.598  ; 9.702  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[50]     ; CacheController:Unit1|send_block_out   ; 9.853  ; 9.775  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[51]     ; CacheController:Unit1|send_block_out   ; 9.918  ; 9.867  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[52]     ; CacheController:Unit1|send_block_out   ; 9.310  ; 9.377  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[53]     ; CacheController:Unit1|send_block_out   ; 10.537 ; 10.466 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[54]     ; CacheController:Unit1|send_block_out   ; 10.266 ; 10.411 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[55]     ; CacheController:Unit1|send_block_out   ; 8.927  ; 8.900  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[56]     ; CacheController:Unit1|send_block_out   ; 12.401 ; 12.282 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[57]     ; CacheController:Unit1|send_block_out   ; 9.037  ; 9.148  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[58]     ; CacheController:Unit1|send_block_out   ; 14.011 ; 14.005 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[59]     ; CacheController:Unit1|send_block_out   ; 10.102 ; 10.144 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[60]     ; CacheController:Unit1|send_block_out   ; 10.437 ; 10.314 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[61]     ; CacheController:Unit1|send_block_out   ; 9.695  ; 9.795  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[62]     ; CacheController:Unit1|send_block_out   ; 7.520  ; 7.511  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[63]     ; CacheController:Unit1|send_block_out   ; 10.612 ; 10.634 ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ; 3.804  ;        ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ;        ; 3.791  ; Fall       ; CacheController:Unit1|send_block_out   ;
; mem_block_out_d[*]      ; MainMemory:Unit2|slowClock             ; 11.611 ; 11.582 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[0]     ; MainMemory:Unit2|slowClock             ; 12.975 ; 13.038 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[1]     ; MainMemory:Unit2|slowClock             ; 12.730 ; 12.772 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[2]     ; MainMemory:Unit2|slowClock             ; 13.944 ; 13.931 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[3]     ; MainMemory:Unit2|slowClock             ; 13.240 ; 13.271 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[4]     ; MainMemory:Unit2|slowClock             ; 12.853 ; 12.984 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[5]     ; MainMemory:Unit2|slowClock             ; 12.735 ; 12.701 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[6]     ; MainMemory:Unit2|slowClock             ; 12.054 ; 11.948 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[7]     ; MainMemory:Unit2|slowClock             ; 14.932 ; 14.881 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[8]     ; MainMemory:Unit2|slowClock             ; 15.040 ; 14.913 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[9]     ; MainMemory:Unit2|slowClock             ; 12.465 ; 12.508 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[10]    ; MainMemory:Unit2|slowClock             ; 12.819 ; 12.641 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[11]    ; MainMemory:Unit2|slowClock             ; 13.957 ; 14.050 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[12]    ; MainMemory:Unit2|slowClock             ; 12.669 ; 12.554 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[13]    ; MainMemory:Unit2|slowClock             ; 11.965 ; 11.841 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[14]    ; MainMemory:Unit2|slowClock             ; 12.601 ; 12.629 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[15]    ; MainMemory:Unit2|slowClock             ; 14.138 ; 14.193 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[16]    ; MainMemory:Unit2|slowClock             ; 12.983 ; 13.034 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[17]    ; MainMemory:Unit2|slowClock             ; 12.019 ; 11.946 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[18]    ; MainMemory:Unit2|slowClock             ; 14.907 ; 14.756 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[19]    ; MainMemory:Unit2|slowClock             ; 13.306 ; 13.285 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[20]    ; MainMemory:Unit2|slowClock             ; 12.200 ; 12.222 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[21]    ; MainMemory:Unit2|slowClock             ; 13.624 ; 13.664 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[22]    ; MainMemory:Unit2|slowClock             ; 12.720 ; 12.801 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[23]    ; MainMemory:Unit2|slowClock             ; 12.413 ; 12.467 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[24]    ; MainMemory:Unit2|slowClock             ; 12.786 ; 12.817 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[25]    ; MainMemory:Unit2|slowClock             ; 12.797 ; 12.763 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[26]    ; MainMemory:Unit2|slowClock             ; 12.610 ; 12.642 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[27]    ; MainMemory:Unit2|slowClock             ; 14.626 ; 14.415 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[28]    ; MainMemory:Unit2|slowClock             ; 12.326 ; 12.362 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[29]    ; MainMemory:Unit2|slowClock             ; 12.244 ; 12.253 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[30]    ; MainMemory:Unit2|slowClock             ; 13.799 ; 13.724 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[31]    ; MainMemory:Unit2|slowClock             ; 11.876 ; 11.924 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[32]    ; MainMemory:Unit2|slowClock             ; 12.062 ; 11.989 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[33]    ; MainMemory:Unit2|slowClock             ; 15.137 ; 14.965 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[34]    ; MainMemory:Unit2|slowClock             ; 13.352 ; 13.302 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[35]    ; MainMemory:Unit2|slowClock             ; 12.539 ; 12.613 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[36]    ; MainMemory:Unit2|slowClock             ; 11.949 ; 11.826 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[37]    ; MainMemory:Unit2|slowClock             ; 12.593 ; 12.482 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[38]    ; MainMemory:Unit2|slowClock             ; 13.073 ; 12.931 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[39]    ; MainMemory:Unit2|slowClock             ; 12.308 ; 12.175 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[40]    ; MainMemory:Unit2|slowClock             ; 13.099 ; 13.041 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[41]    ; MainMemory:Unit2|slowClock             ; 12.533 ; 12.433 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[42]    ; MainMemory:Unit2|slowClock             ; 13.487 ; 13.480 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[43]    ; MainMemory:Unit2|slowClock             ; 12.585 ; 12.617 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[44]    ; MainMemory:Unit2|slowClock             ; 13.548 ; 13.535 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[45]    ; MainMemory:Unit2|slowClock             ; 12.155 ; 12.090 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[46]    ; MainMemory:Unit2|slowClock             ; 12.714 ; 12.783 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[47]    ; MainMemory:Unit2|slowClock             ; 12.406 ; 12.443 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[48]    ; MainMemory:Unit2|slowClock             ; 12.457 ; 12.277 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[49]    ; MainMemory:Unit2|slowClock             ; 12.679 ; 12.651 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[50]    ; MainMemory:Unit2|slowClock             ; 11.611 ; 11.582 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[51]    ; MainMemory:Unit2|slowClock             ; 13.453 ; 13.462 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[52]    ; MainMemory:Unit2|slowClock             ; 12.060 ; 11.989 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[53]    ; MainMemory:Unit2|slowClock             ; 11.997 ; 11.930 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[54]    ; MainMemory:Unit2|slowClock             ; 11.997 ; 12.005 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[55]    ; MainMemory:Unit2|slowClock             ; 12.253 ; 12.286 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[56]    ; MainMemory:Unit2|slowClock             ; 12.330 ; 12.349 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[57]    ; MainMemory:Unit2|slowClock             ; 12.543 ; 12.545 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[58]    ; MainMemory:Unit2|slowClock             ; 13.763 ; 13.797 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[59]    ; MainMemory:Unit2|slowClock             ; 12.123 ; 12.158 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[60]    ; MainMemory:Unit2|slowClock             ; 12.194 ; 12.145 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[61]    ; MainMemory:Unit2|slowClock             ; 12.034 ; 12.043 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[62]    ; MainMemory:Unit2|slowClock             ; 13.026 ; 12.968 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[63]    ; MainMemory:Unit2|slowClock             ; 12.139 ; 12.186 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 4.411  ;        ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;        ; 4.425  ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 6.947  ; 6.921  ; Rise       ; clock                                  ;
; done_controller_d       ; clock                                  ; 7.952  ; 7.893  ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 7.706  ; 7.638  ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 6.974  ; 6.952  ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 7.740  ; 7.708  ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 7.740  ; 7.708  ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 7.776  ; 7.750  ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 7.936  ; 7.890  ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 7.759  ; 7.729  ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 7.186  ; 7.147  ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 7.623  ; 7.648  ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 7.186  ; 7.147  ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 7.451  ; 7.404  ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 8.279  ; 8.369  ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 7.960  ; 7.960  ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 8.286  ; 8.238  ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 8.431  ; 8.317  ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 10.923 ; 10.845 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 11.226 ; 11.099 ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 11.030 ; 10.899 ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 9.227  ; 9.059  ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 7.960  ; 8.011  ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 8.048  ; 7.960  ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 12.463 ; 12.433 ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 10.862 ; 10.755 ; Rise       ; clock                                  ;
; write_back_mem_d        ; clock                                  ; 10.546 ; 10.638 ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 10.147 ; 10.042 ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 6.319  ; 6.248  ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 7.922  ; 7.873  ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 8.145  ; 8.123  ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 7.595  ; 7.591  ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 7.679  ; 7.624  ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 6.367  ; 6.307  ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 6.359  ; 6.299  ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 6.602  ; 6.514  ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 11.091 ; 10.993 ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 10.162 ; 10.023 ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 6.319  ; 6.248  ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 6.407  ; 6.346  ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 8.070  ; 8.140  ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 7.910  ; 7.844  ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 6.421  ; 6.362  ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 6.989  ; 6.947  ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 8.561  ; 8.610  ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 85.41 MHz  ; 85.41 MHz       ; reset      ;      ;
; 123.32 MHz ; 123.32 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -7.109 ; -3072.320     ;
; reset                                  ; -6.894 ; -1452.488     ;
; CacheController:Unit1|send_block_out   ; -6.492 ; -330.551      ;
; CacheController:Unit1|replaceStatusOut ; -2.081 ; -14.681       ;
; MainMemory:Unit2|slowClock             ; -0.744 ; -15.389       ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; reset                                  ; -0.327 ; -3.003        ;
; CacheController:Unit1|replaceStatusOut ; 0.078  ; 0.000         ;
; clock                                  ; 0.274  ; 0.000         ;
; MainMemory:Unit2|slowClock             ; 0.338  ; 0.000         ;
; CacheController:Unit1|send_block_out   ; 0.946  ; 0.000         ;
+----------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -3.820 ; -1941.327            ;
; reset ; -3.353 ; -1042.324            ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -1.008 ; -19.885             ;
; reset ; 0.355  ; 0.000               ;
+-------+--------+---------------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -3.000 ; -1176.205     ;
; reset                                  ; -3.000 ; -3.000        ;
; MainMemory:Unit2|slowClock             ; -2.649 ; -84.768       ;
; CacheController:Unit1|send_block_out   ; -1.285 ; -82.240       ;
; CacheController:Unit1|replaceStatusOut ; 0.429  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                            ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.109 ; CacheController:Unit1|data_block[6]                       ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.315      ; 8.423      ;
; -7.063 ; CacheController:Unit1|data_block[13]                      ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; clock        ; clock       ; 1.000        ; 0.274      ; 8.336      ;
; -6.826 ; CacheController:Unit1|data_block[40]                      ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; clock        ; clock       ; 1.000        ; 0.289      ; 8.114      ;
; -6.636 ; CacheController:Unit1|data_block[44]                      ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; clock        ; clock       ; 1.000        ; 0.294      ; 7.929      ;
; -6.569 ; CacheController:Unit1|data_block[4]                       ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; clock        ; clock       ; 1.000        ; 0.311      ; 7.879      ;
; -6.526 ; CacheController:Unit1|data_block[42]                      ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; clock        ; clock       ; 1.000        ; 0.350      ; 7.875      ;
; -6.522 ; CacheController:Unit1|data_block[50]                      ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; clock        ; clock       ; 1.000        ; 0.333      ; 7.854      ;
; -6.390 ; CacheController:Unit1|data_block[11]                      ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; clock        ; clock       ; 1.000        ; 0.313      ; 7.702      ;
; -6.374 ; CacheController:Unit1|data_block[8]                       ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; clock        ; clock       ; 1.000        ; 0.261      ; 7.634      ;
; -6.368 ; CacheController:Unit1|data_block[16]                      ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; clock        ; clock       ; 1.000        ; 0.265      ; 7.632      ;
; -6.325 ; CacheController:Unit1|data_block[28]                      ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; clock        ; clock       ; 1.000        ; 0.324      ; 7.648      ;
; -6.268 ; CacheController:Unit1|data_block[22]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; -0.047     ; 7.220      ;
; -6.261 ; CacheController:Unit1|data_block[54]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.314      ; 7.574      ;
; -6.240 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.215     ; 4.004      ;
; -6.195 ; CacheController:Unit1|data_block[1]                       ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; clock        ; clock       ; 1.000        ; 0.334      ; 7.528      ;
; -6.169 ; CacheController:Unit1|data_block[57]                      ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; clock        ; clock       ; 1.000        ; 0.333      ; 7.501      ;
; -6.149 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.281     ; 3.847      ;
; -6.148 ; CacheController:Unit1|data_block[20]                      ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; clock        ; clock       ; 1.000        ; 0.288      ; 7.435      ;
; -6.126 ; CacheController:Unit1|data_block[49]                      ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; clock        ; clock       ; 1.000        ; 0.310      ; 7.435      ;
; -6.116 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.215     ; 3.880      ;
; -6.108 ; CacheController:Unit1|data_block[32]                      ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; clock        ; clock       ; 1.000        ; 0.277      ; 7.384      ;
; -6.107 ; CacheController:Unit1|data_block[24]                      ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; clock        ; clock       ; 1.000        ; 0.296      ; 7.402      ;
; -6.105 ; CacheController:Unit1|data_block[36]                      ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; clock        ; clock       ; 1.000        ; 0.330      ; 7.434      ;
; -6.101 ; CacheController:Unit1|data_block[62]                      ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; clock        ; clock       ; 1.000        ; -0.090     ; 7.010      ;
; -6.080 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.272     ; 3.787      ;
; -6.079 ; CacheController:Unit1|data_block[38]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.326      ; 7.404      ;
; -6.065 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.263     ; 3.781      ;
; -6.064 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.235     ; 3.808      ;
; -6.062 ; CacheController:Unit1|data_block[43]                      ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; clock        ; clock       ; 1.000        ; 0.320      ; 7.381      ;
; -6.055 ; CacheController:Unit1|data_block[33]                      ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; clock        ; clock       ; 1.000        ; 0.304      ; 7.358      ;
; -6.048 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.224     ; 3.803      ;
; -6.026 ; CacheController:Unit1|data_block[45]                      ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; clock        ; clock       ; 1.000        ; 0.271      ; 7.296      ;
; -6.014 ; CacheController:Unit1|data_block[29]                      ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; clock        ; clock       ; 1.000        ; 0.258      ; 7.271      ;
; -5.992 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.427     ; 3.544      ;
; -5.988 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -3.244     ; 3.723      ;
; -5.987 ; CacheController:Unit1|data_block[18]                      ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; clock        ; clock       ; 1.000        ; 0.335      ; 7.321      ;
; -5.987 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.244     ; 3.722      ;
; -5.982 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.412     ; 3.549      ;
; -5.977 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.225     ; 3.731      ;
; -5.971 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.184     ; 3.766      ;
; -5.970 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.219     ; 3.730      ;
; -5.964 ; CacheController:Unit1|data_block[26]                      ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; clock        ; clock       ; 1.000        ; 0.353      ; 7.316      ;
; -5.962 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.368     ; 3.573      ;
; -5.957 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.281     ; 3.655      ;
; -5.953 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.381     ; 3.551      ;
; -5.949 ; CacheController:Unit1|data_block[30]                      ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; clock        ; clock       ; 1.000        ; 0.338      ; 7.286      ;
; -5.945 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.219     ; 3.705      ;
; -5.942 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -3.263     ; 3.658      ;
; -5.937 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.369     ; 3.547      ;
; -5.936 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.379     ; 3.536      ;
; -5.934 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.284     ; 3.629      ;
; -5.931 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -3.362     ; 3.548      ;
; -5.928 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.384     ; 3.523      ;
; -5.925 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.224     ; 3.680      ;
; -5.916 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.307     ; 3.588      ;
; -5.913 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.183     ; 3.709      ;
; -5.913 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -3.243     ; 3.649      ;
; -5.911 ; CacheController:Unit1|data_block[52]                      ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; clock        ; clock       ; 1.000        ; 0.284      ; 7.194      ;
; -5.905 ; CacheController:Unit1|data_block[27]                      ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; clock        ; clock       ; 1.000        ; 0.279      ; 7.183      ;
; -5.902 ; CacheController:Unit1|data_block[58]                      ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; clock        ; clock       ; 1.000        ; 0.347      ; 7.248      ;
; -5.902 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.280     ; 3.601      ;
; -5.900 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.223     ; 3.656      ;
; -5.898 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.337     ; 3.540      ;
; -5.892 ; CacheController:Unit1|data_block[0]                       ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; clock        ; clock       ; 1.000        ; 0.265      ; 7.156      ;
; -5.892 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.185     ; 3.686      ;
; -5.891 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.198     ; 3.672      ;
; -5.888 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.376     ; 3.491      ;
; -5.883 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.260     ; 3.602      ;
; -5.880 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.376     ; 3.483      ;
; -5.878 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -3.225     ; 3.632      ;
; -5.870 ; CacheController:Unit1|data_block[3]                       ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; clock        ; clock       ; 1.000        ; 0.271      ; 7.140      ;
; -5.867 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.218     ; 3.628      ;
; -5.866 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -3.419     ; 3.426      ;
; -5.861 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.236     ; 3.604      ;
; -5.860 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.396     ; 3.443      ;
; -5.857 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -3.275     ; 3.561      ;
; -5.850 ; CacheController:Unit1|data_block[25]                      ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; clock        ; clock       ; 1.000        ; 0.328      ; 7.177      ;
; -5.844 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -3.284     ; 3.539      ;
; -5.841 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.174     ; 3.646      ;
; -5.839 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.371     ; 3.447      ;
; -5.839 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -3.263     ; 3.555      ;
; -5.839 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -3.268     ; 3.550      ;
; -5.836 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.241     ; 3.574      ;
; -5.834 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.376     ; 3.437      ;
; -5.827 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.257     ; 3.549      ;
; -5.827 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -3.237     ; 3.569      ;
; -5.824 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -3.418     ; 3.385      ;
; -5.822 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.182     ; 3.619      ;
; -5.822 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.236     ; 3.565      ;
; -5.821 ; CacheController:Unit1|data_block[34]                      ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; clock        ; clock       ; 1.000        ; 0.340      ; 7.160      ;
; -5.821 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.267     ; 3.533      ;
; -5.818 ; CacheController:Unit1|data_block[60]                      ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; clock        ; clock       ; 1.000        ; 0.278      ; 7.095      ;
; -5.817 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.232     ; 3.564      ;
; -5.815 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.428     ; 3.366      ;
; -5.814 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.263     ; 3.530      ;
; -5.814 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -3.259     ; 3.534      ;
; -5.812 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.223     ; 3.568      ;
; -5.809 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.222     ; 3.566      ;
; -5.809 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.212     ; 3.576      ;
; -5.802 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.284     ; 3.497      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reset'                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.894 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 6.909      ;
; -6.787 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 7.076      ;
; -6.688 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; reset        ; reset       ; 1.000        ; -0.053     ; 5.477      ;
; -6.625 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 6.745      ;
; -6.513 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 6.632      ;
; -6.122 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 5.794      ;
; -6.054 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 1.000        ; -0.052     ; 5.149      ;
; -5.806 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 5.930      ;
; -5.769 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 5.756      ;
; -5.688 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; clock        ; reset       ; 1.000        ; 2.606      ; 8.619      ;
; -5.687 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1 ; reset        ; reset       ; 1.000        ; -0.052     ; 5.827      ;
; -5.683 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 5.822      ;
; -5.642 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; clock        ; reset       ; 1.000        ; 2.603      ; 8.296      ;
; -5.573 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; reset        ; reset       ; 1.000        ; -0.058     ; 5.586      ;
; -5.556 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 5.677      ;
; -5.514 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 5.646      ;
; -5.475 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; clock        ; reset       ; 1.000        ; 2.504      ; 8.130      ;
; -5.456 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ; reset        ; reset       ; 1.000        ; -0.050     ; 5.582      ;
; -5.440 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; reset        ; reset       ; 1.000        ; -0.051     ; 5.581      ;
; -5.374 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; clock        ; reset       ; 1.000        ; 3.072      ; 8.771      ;
; -5.357 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; reset        ; reset       ; 1.000        ; -0.049     ; 5.457      ;
; -5.355 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1 ; reset        ; reset       ; 1.000        ; -0.052     ; 5.489      ;
; -5.354 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 0.500        ; 6.218      ; 11.417     ;
; -5.332 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; clock        ; reset       ; 1.000        ; 2.468      ; 7.951      ;
; -5.329 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; reset        ; reset       ; 1.000        ; -0.052     ; 5.468      ;
; -5.308 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; clock        ; reset       ; 1.000        ; 2.421      ; 7.745      ;
; -5.308 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; reset        ; reset       ; 0.500        ; 6.215      ; 11.094     ;
; -5.242 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; reset        ; reset       ; 1.000        ; -0.053     ; 5.373      ;
; -5.239 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 5.524      ;
; -5.239 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 5.505      ;
; -5.206 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; clock        ; reset       ; 1.000        ; 2.905      ; 8.262      ;
; -5.141 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; reset        ; reset       ; 0.500        ; 6.116      ; 10.928     ;
; -5.123 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; clock        ; reset       ; 1.000        ; 2.483      ; 6.733      ;
; -5.064 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 5.044      ;
; -5.041 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; clock        ; reset       ; 1.000        ; 2.474      ; 7.218      ;
; -5.021 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; clock        ; reset       ; 1.000        ; 2.502      ; 6.345      ;
; -5.018 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 4.925      ;
; -4.998 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 5.004      ;
; -4.998 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; reset        ; reset       ; 0.500        ; 6.080      ; 10.749     ;
; -4.974 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 0.500        ; 6.033      ; 10.543     ;
; -4.958 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 4.940      ;
; -4.915 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 5.039      ;
; -4.908 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 4.916      ;
; -4.906 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 5.032      ;
; -4.903 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 4.619      ;
; -4.901 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 4.887      ;
; -4.892 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; clock        ; reset       ; 1.000        ; 2.470      ; 7.532      ;
; -4.890 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~1 ; reset        ; reset       ; 1.000        ; -0.051     ; 5.021      ;
; -4.884 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~1 ; reset        ; reset       ; 1.000        ; -0.052     ; 5.007      ;
; -4.872 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 4.997      ;
; -4.867 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; clock        ; reset       ; 1.000        ; 2.425      ; 7.421      ;
; -4.863 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 4.986      ;
; -4.862 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 4.988      ;
; -4.852 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~1 ; reset        ; reset       ; 1.000        ; -0.051     ; 4.976      ;
; -4.821 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 4.952      ;
; -4.821 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 0.500        ; 6.095      ; 9.563      ;
; -4.806 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 4.935      ;
; -4.802 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 4.934      ;
; -4.799 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 4.933      ;
; -4.797 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; clock        ; reset       ; 1.000        ; 2.475      ; 7.427      ;
; -4.793 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1 ; reset        ; reset       ; 1.000        ; -0.051     ; 4.925      ;
; -4.776 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 4.909      ;
; -4.768 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 4.896      ;
; -4.756 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 4.885      ;
; -4.743 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; clock        ; reset       ; 1.000        ; 2.871      ; 6.741      ;
; -4.737 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; clock        ; reset       ; 1.000        ; 2.970      ; 7.858      ;
; -4.707 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; reset        ; reset       ; 0.500        ; 6.086      ; 10.016     ;
; -4.687 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.114      ; 9.143      ;
; -4.633 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; reset        ; reset       ; 1.000        ; 6.215      ; 10.919     ;
; -4.622 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 4.537      ;
; -4.613 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 1.000        ; 6.218      ; 11.176     ;
; -4.608 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 4.735      ;
; -4.605 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; clock        ; reset       ; 1.000        ; 2.438      ; 7.194      ;
; -4.605 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 4.735      ;
; -4.575 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; clock        ; reset       ; 1.000        ; 2.418      ; 7.002      ;
; -4.564 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; clock        ; reset       ; 1.000        ; 2.479      ; 7.206      ;
; -4.558 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; reset        ; reset       ; 0.500        ; 6.082      ; 10.330     ;
; -4.551 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; clock        ; reset       ; 1.000        ; 2.460      ; 7.183      ;
; -4.533 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; reset        ; reset       ; 0.500        ; 6.037      ; 10.219     ;
; -4.517 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1 ; clock        ; reset       ; 1.000        ; 2.489      ; 7.178      ;
; -4.486 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 4.623      ;
; -4.463 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; reset        ; reset       ; 0.500        ; 6.087      ; 10.225     ;
; -4.459 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; clock        ; reset       ; 1.000        ; 2.489      ; 7.265      ;
; -4.441 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; clock        ; reset       ; 1.000        ; 2.432      ; 7.036      ;
; -4.420 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; reset        ; reset       ; 1.000        ; 6.116      ; 10.707     ;
; -4.416 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 4.702      ;
; -4.404 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; clock        ; reset       ; 1.000        ; 2.500      ; 7.068      ;
; -4.393 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; clock        ; reset       ; 1.000        ; 2.479      ; 7.043      ;
; -4.386 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; clock        ; reset       ; 1.000        ; 2.925      ; 6.133      ;
; -4.375 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ; clock        ; reset       ; 1.000        ; 2.451      ; 6.982      ;
; -4.319 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; reset        ; reset       ; 1.000        ; 6.080      ; 10.570     ;
; -4.276 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; clock        ; reset       ; 1.000        ; 2.473      ; 6.687      ;
; -4.273 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1 ; reset        ; reset       ; 1.000        ; -0.052     ; 4.397      ;
; -4.271 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; reset        ; reset       ; 0.500        ; 6.050      ; 9.992      ;
; -4.270 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1  ; clock        ; reset       ; 1.000        ; 2.431      ; 6.858      ;
; -4.261 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 1.000        ; 6.033      ; 10.330     ;
; -4.242 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1  ; clock        ; reset       ; 1.000        ; 2.490      ; 6.746      ;
; -4.230 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; reset        ; reset       ; 0.500        ; 6.091      ; 10.004     ;
; -4.221 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; clock        ; reset       ; 1.000        ; 2.483      ; 6.864      ;
; -4.221 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 0.500        ; 6.030      ; 9.780      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CacheController:Unit1|send_block_out'                                                                                                                                                            ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -6.492 ; CacheController:Unit1|data_block[50]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.666      ; 8.147      ;
; -6.168 ; CacheController:Unit1|data_block[43]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.708      ; 7.865      ;
; -6.136 ; CacheController:Unit1|data_block[44]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.647      ; 7.772      ;
; -6.013 ; CacheController:Unit1|data_block[13]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.662      ; 7.664      ;
; -5.976 ; CacheController:Unit1|data_block[46]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.642      ; 7.607      ;
; -5.855 ; CacheController:Unit1|data_block[54]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.010      ; 7.854      ;
; -5.752 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.876     ; 3.865      ;
; -5.725 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.875     ; 3.839      ;
; -5.721 ; CacheController:Unit1|data_block[6]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.654      ; 7.364      ;
; -5.716 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.875     ; 3.830      ;
; -5.677 ; CacheController:Unit1|data_block[47]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.662      ; 7.328      ;
; -5.620 ; CacheController:Unit1|data_block[49]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.659      ; 7.268      ;
; -5.619 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.890     ; 3.718      ;
; -5.604 ; CacheController:Unit1|data_block[52]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.005      ; 7.598      ;
; -5.603 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.862     ; 3.730      ;
; -5.579 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.820     ; 3.748      ;
; -5.525 ; CacheController:Unit1|data_block[48]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.652      ; 7.166      ;
; -5.516 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.865     ; 3.640      ;
; -5.499 ; CacheController:Unit1|data_block[4]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.030      ; 7.518      ;
; -5.485 ; CacheController:Unit1|data_block[32]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.085      ; 7.559      ;
; -5.483 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.579     ; 3.893      ;
; -5.475 ; CacheController:Unit1|data_block[40]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.040      ; 7.504      ;
; -5.459 ; CacheController:Unit1|data_block[58]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.994      ; 7.442      ;
; -5.445 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.865     ; 3.569      ;
; -5.444 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.818     ; 3.615      ;
; -5.443 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.869     ; 3.563      ;
; -5.438 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.468     ; 3.959      ;
; -5.415 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.862     ; 3.542      ;
; -5.412 ; CacheController:Unit1|data_block[55]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.634      ; 7.035      ;
; -5.406 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.515     ; 3.880      ;
; -5.385 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.448     ; 3.926      ;
; -5.375 ; CacheController:Unit1|data_block[42]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.647      ; 7.011      ;
; -5.363 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.508     ; 3.844      ;
; -5.357 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.526     ; 3.820      ;
; -5.356 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.828     ; 3.517      ;
; -5.345 ; CacheController:Unit1|data_block[22]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.293      ; 6.627      ;
; -5.341 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.821     ; 3.509      ;
; -5.321 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.856     ; 3.454      ;
; -5.319 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.457     ; 3.851      ;
; -5.308 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.885     ; 3.412      ;
; -5.299 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.867     ; 3.421      ;
; -5.294 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.860     ; 3.423      ;
; -5.289 ; CacheController:Unit1|data_block[59]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.054      ; 7.332      ;
; -5.276 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.946     ; 3.319      ;
; -5.264 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.863     ; 3.390      ;
; -5.262 ; CacheController:Unit1|data_block[8]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.029      ; 7.280      ;
; -5.248 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.866     ; 3.371      ;
; -5.248 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.876     ; 3.361      ;
; -5.247 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.855     ; 3.381      ;
; -5.240 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.982     ; 3.247      ;
; -5.215 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.862     ; 3.342      ;
; -5.212 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.862     ; 3.339      ;
; -5.211 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.656     ; 3.544      ;
; -5.205 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.861     ; 3.333      ;
; -5.201 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.815     ; 3.375      ;
; -5.197 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.815     ; 3.371      ;
; -5.194 ; CacheController:Unit1|data_block[29]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.654      ; 6.837      ;
; -5.190 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.450     ; 3.729      ;
; -5.188 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.822     ; 3.355      ;
; -5.186 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.852     ; 3.323      ;
; -5.186 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.465     ; 3.710      ;
; -5.180 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.463     ; 3.706      ;
; -5.175 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.465     ; 3.699      ;
; -5.174 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.872     ; 3.291      ;
; -5.166 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.487     ; 3.668      ;
; -5.165 ; CacheController:Unit1|data_block[33]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.074      ; 7.228      ;
; -5.164 ; CacheController:Unit1|data_block[27]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.659      ; 6.812      ;
; -5.163 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.478     ; 3.674      ;
; -5.154 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.995     ; 3.148      ;
; -5.149 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.876     ; 3.262      ;
; -5.142 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.857     ; 3.274      ;
; -5.139 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.517     ; 3.611      ;
; -5.134 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.508     ; 3.615      ;
; -5.132 ; CacheController:Unit1|data_block[7]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.648      ; 6.769      ;
; -5.132 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.525     ; 3.596      ;
; -5.124 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.478     ; 3.635      ;
; -5.122 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.513     ; 3.598      ;
; -5.117 ; CacheController:Unit1|data_block[36]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.074      ; 7.180      ;
; -5.107 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.461     ; 3.635      ;
; -5.103 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.434     ; 3.658      ;
; -5.103 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.874     ; 3.218      ;
; -5.097 ; CacheController:Unit1|data_block[16]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.629      ; 6.715      ;
; -5.091 ; CacheController:Unit1|data_block[10]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.997      ; 7.077      ;
; -5.091 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.010     ; 3.070      ;
; -5.086 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.011     ; 3.064      ;
; -5.081 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.645     ; 3.425      ;
; -5.080 ; CacheController:Unit1|data_block[45]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.648      ; 6.717      ;
; -5.072 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.571     ; 3.490      ;
; -5.071 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.876     ; 3.184      ;
; -5.066 ; CacheController:Unit1|data_block[61]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.051      ; 7.106      ;
; -5.063 ; CacheController:Unit1|data_block[24]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.655      ; 6.707      ;
; -5.061 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.475     ; 3.575      ;
; -5.059 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.801     ; 3.247      ;
; -5.058 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.017     ; 3.030      ;
; -5.055 ; CacheController:Unit1|data_block[11]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.075      ; 7.119      ;
; -5.055 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.447     ; 3.597      ;
; -5.050 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.907     ; 3.132      ;
; -5.045 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.508     ; 3.526      ;
; -5.044 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.876     ; 3.157      ;
; -5.039 ; CacheController:Unit1|data_block[51]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.077      ; 7.105      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CacheController:Unit1|replaceStatusOut'                                                                                                                  ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -2.081 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.042     ; 1.468      ;
; -2.077 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.041     ; 1.466      ;
; -2.024 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.113     ; 1.452      ;
; -2.014 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.109     ; 1.466      ;
; -1.868 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.238     ; 1.288      ;
; -1.854 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.237     ; 1.292      ;
; -1.722 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.101     ; 1.176      ;
; -1.445 ; CacheController:Unit1|blockAddressOut[6] ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.967      ; 1.841      ;
; -0.925 ; CacheController:Unit1|blockAddressOut[4] ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.764      ; 1.347      ;
; -0.911 ; CacheController:Unit1|blockAddressOut[3] ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.765      ; 1.351      ;
; -0.800 ; CacheController:Unit1|blockAddressOut[5] ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.968      ; 1.198      ;
; -0.760 ; CacheController:Unit1|blockAddressOut[7] ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.904      ; 1.205      ;
; -0.747 ; CacheController:Unit1|blockAddressOut[8] ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.901      ; 1.203      ;
; -0.745 ; CacheController:Unit1|blockAddressOut[9] ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.900      ; 1.206      ;
; -0.607 ; CacheController:Unit1|addressOUT[6]      ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.764      ; 1.029      ;
; -0.591 ; CacheController:Unit1|addressOUT[5]      ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.765      ; 1.031      ;
; -0.515 ; CacheController:Unit1|addressOUT[8]      ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.967      ; 0.911      ;
; -0.513 ; CacheController:Unit1|addressOUT[7]      ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.968      ; 0.911      ;
; -0.467 ; CacheController:Unit1|addressOUT[9]      ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.904      ; 0.912      ;
; -0.455 ; CacheController:Unit1|addressOUT[10]     ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.901      ; 0.911      ;
; -0.451 ; CacheController:Unit1|addressOUT[11]     ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.900      ; 0.912      ;
; -0.359 ; CacheController:Unit1|addressOUT[2]      ; MainMemory:Unit2|blockAddress[0] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.777      ; 0.791      ;
; -0.351 ; CacheController:Unit1|addressOUT[3]      ; MainMemory:Unit2|blockAddress[1] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.779      ; 0.791      ;
; -0.331 ; CacheController:Unit1|addressOUT[4]      ; MainMemory:Unit2|blockAddress[2] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.778      ; 0.788      ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MainMemory:Unit2|slowClock'                                                                                                                                                                                                                          ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                          ; Launch Clock                           ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; -0.744 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.100     ; 1.174      ;
; -0.711 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.134      ; 1.375      ;
; -0.701 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.101     ; 1.130      ;
; -0.645 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.136      ; 1.311      ;
; -0.614 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.011      ; 1.645      ;
; -0.612 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.019      ; 1.651      ;
; -0.607 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.011      ; 1.638      ;
; -0.602 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.005      ; 1.137      ;
; -0.599 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.024     ; 1.105      ;
; -0.593 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.003      ; 1.616      ;
; -0.576 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.036     ; 1.070      ;
; -0.571 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.026      ; 1.617      ;
; -0.562 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.032      ; 1.614      ;
; -0.551 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 3.796      ; 5.090      ;
; -0.549 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 3.802      ; 5.094      ;
; -0.549 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 3.773      ; 5.065      ;
; -0.542 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 3.814      ; 5.099      ;
; -0.542 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 3.808      ; 5.093      ;
; -0.528 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.044      ; 1.592      ;
; -0.528 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.049     ; 1.009      ;
; -0.516 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 3.781      ; 5.040      ;
; -0.514 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.041     ; 1.003      ;
; -0.513 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.026     ; 1.017      ;
; -0.510 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.102      ; 1.142      ;
; -0.509 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 3.781      ; 5.033      ;
; -0.494 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.038      ; 1.552      ;
; -0.487 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 3.789      ; 5.019      ;
; -0.461 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.101      ; 1.092      ;
; -0.460 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.103      ; 1.093      ;
; -0.453 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.122      ; 1.105      ;
; -0.450 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.020     ; 0.960      ;
; -0.448 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.110      ; 1.088      ;
; -0.440 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.095      ; 1.065      ;
; -0.438 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.128      ; 1.096      ;
; -0.438 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.118      ; 1.086      ;
; -0.437 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.101      ; 1.068      ;
; -0.434 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.122      ; 1.086      ;
; -0.431 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.116      ; 1.077      ;
; -0.414 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.130      ; 1.074      ;
; -0.406 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.135      ; 1.071      ;
; -0.402 ; data_in_mem[33]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.003      ; 2.425      ;
; -0.400 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.124      ; 1.054      ;
; -0.395 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.111      ; 1.036      ;
; -0.393 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.109      ; 1.032      ;
; -0.387 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 1.000        ; 3.796      ; 5.426      ;
; -0.379 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 1.000        ; 3.814      ; 5.436      ;
; -0.377 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 1.000        ; 3.808      ; 5.428      ;
; -0.375 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.116     ; 0.789      ;
; -0.373 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.076     ; 0.827      ;
; -0.371 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.081     ; 0.820      ;
; -0.366 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.075     ; 0.821      ;
; -0.364 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.109     ; 0.785      ;
; -0.356 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.117     ; 0.769      ;
; -0.354 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.109     ; 0.775      ;
; -0.347 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.108     ; 0.769      ;
; -0.346 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.082     ; 0.794      ;
; -0.345 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.088     ; 0.787      ;
; -0.341 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.028     ; 0.843      ;
; -0.338 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.087     ; 0.781      ;
; -0.337 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.094     ; 0.773      ;
; -0.334 ; data_in_mem[41]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.035      ; 2.389      ;
; -0.330 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.108     ; 0.752      ;
; -0.329 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.093     ; 0.766      ;
; -0.326 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.007     ; 0.849      ;
; -0.325 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.013     ; 0.842      ;
; -0.323 ; data_in_mem[10]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.041      ; 2.384      ;
; -0.321 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.001     ; 0.850      ;
; -0.317 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 1.000        ; 3.802      ; 5.362      ;
; -0.315 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 1.000        ; 3.773      ; 5.331      ;
; -0.312 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.041     ; 0.801      ;
; -0.311 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.040     ; 0.801      ;
; -0.309 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.129      ; 0.968      ;
; -0.309 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.116      ; 0.955      ;
; -0.289 ; data_in_mem[40]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.035      ; 2.344      ;
; -0.287 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.033     ; 0.784      ;
; -0.285 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.020     ; 0.795      ;
; -0.284 ; data_in_mem[51]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.006      ; 2.310      ;
; -0.282 ; data_in_mem[0]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.033      ; 2.335      ;
; -0.282 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 1.000        ; 3.781      ; 5.306      ;
; -0.282 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.001      ; 0.813      ;
; -0.278 ; data_in_mem[31]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.013      ; 2.311      ;
; -0.276 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.032     ; 0.774      ;
; -0.275 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 1.000        ; 3.781      ; 5.299      ;
; -0.271 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.017     ; 0.784      ;
; -0.265 ; data_in_mem[57]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.005      ; 2.290      ;
; -0.259 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.032     ; 0.757      ;
; -0.254 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.011     ; 0.773      ;
; -0.253 ; data_in_mem[39]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.035      ; 2.308      ;
; -0.253 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 1.000        ; 3.789      ; 5.285      ;
; -0.251 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.005     ; 0.776      ;
; -0.249 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.014     ; 0.765      ;
; -0.249 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.008     ; 0.771      ;
; -0.241 ; data_in_mem[56]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.998      ; 2.259      ;
; -0.241 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.028     ; 0.743      ;
; -0.238 ; data_in_mem[32]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.003      ; 2.261      ;
; -0.238 ; data_in_mem[4]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.986      ; 2.244      ;
; -0.237 ; data_in_mem[26]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.954      ; 2.211      ;
; -0.235 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.092      ; 0.857      ;
; -0.233 ; data_in_mem[53]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.006      ; 2.259      ;
; -0.228 ; data_in_mem[52]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.006      ; 2.254      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reset'                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.327 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.456      ; 6.129      ;
; -0.264 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][13]~1 ; reset        ; reset       ; 0.000        ; 6.455      ; 6.191      ;
; -0.245 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; reset        ; reset       ; 0.000        ; 6.481      ; 6.236      ;
; -0.176 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; reset        ; reset       ; 0.000        ; 6.498      ; 6.322      ;
; -0.161 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~1 ; reset        ; reset       ; 0.000        ; 6.327      ; 6.166      ;
; -0.138 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.455      ; 6.317      ;
; -0.108 ; CacheController:Unit1|data_block[21]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1  ; clock        ; reset       ; 0.000        ; 3.793      ; 3.725      ;
; -0.105 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][1][14]~1 ; reset        ; reset       ; 0.000        ; 6.449      ; 6.344      ;
; -0.103 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][3][5]~1  ; reset        ; reset       ; 0.000        ; 6.316      ; 6.213      ;
; -0.097 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ; reset        ; reset       ; 0.000        ; 6.304      ; 6.207      ;
; -0.081 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][3][5]~1  ; reset        ; reset       ; 0.000        ; 6.324      ; 6.243      ;
; -0.076 ; CacheController:Unit1|data_block[59]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][3][11]~1 ; clock        ; reset       ; 0.000        ; 3.767      ; 3.731      ;
; -0.074 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][0][11]~1 ; reset        ; reset       ; 0.000        ; 6.254      ; 6.180      ;
; -0.073 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~1  ; reset        ; reset       ; 0.000        ; 6.483      ; 6.410      ;
; -0.069 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][3][4]~1  ; reset        ; reset       ; 0.000        ; 6.470      ; 6.401      ;
; -0.066 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][1][5]~1  ; reset        ; reset       ; 0.000        ; 6.315      ; 6.249      ;
; -0.064 ; CacheController:Unit1|data_block[63]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~1 ; clock        ; reset       ; 0.000        ; 3.769      ; 3.745      ;
; -0.064 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; reset        ; reset       ; 0.000        ; 6.438      ; 6.374      ;
; -0.063 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1  ; reset        ; reset       ; 0.000        ; 6.441      ; 6.378      ;
; -0.060 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ; reset        ; reset       ; 0.000        ; 6.299      ; 6.239      ;
; -0.058 ; CacheController:Unit1|data_block[32]                              ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1  ; clock        ; reset       ; 0.000        ; 3.761      ; 3.743      ;
; -0.053 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][3][8]~1  ; reset        ; reset       ; 0.000        ; 6.415      ; 6.362      ;
; -0.052 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~1  ; reset        ; reset       ; 0.000        ; 6.305      ; 6.253      ;
; -0.051 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][1][15]~1 ; reset        ; reset       ; 0.000        ; 6.459      ; 6.408      ;
; -0.050 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; reset        ; reset       ; 0.000        ; 6.293      ; 6.243      ;
; -0.041 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][10]~1 ; reset        ; reset       ; 0.000        ; 6.327      ; 6.286      ;
; -0.041 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~1 ; reset        ; reset       ; 0.000        ; 6.285      ; 6.244      ;
; -0.035 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~1  ; reset        ; reset       ; 0.000        ; 6.472      ; 6.437      ;
; -0.031 ; CacheController:Unit1|data_block[38]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~1  ; clock        ; reset       ; 0.000        ; 3.779      ; 3.788      ;
; -0.028 ; CacheController:Unit1|data_block[28]                              ; CacheController:Unit1|DataMemory:unit2|memory[2][1][12]~1 ; clock        ; reset       ; 0.000        ; 3.806      ; 3.818      ;
; -0.027 ; CacheController:Unit1|data_block[52]                              ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; clock        ; reset       ; 0.000        ; 3.761      ; 3.774      ;
; -0.025 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][2][10]~1 ; reset        ; reset       ; 0.000        ; 6.483      ; 6.458      ;
; -0.024 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~1 ; reset        ; reset       ; 0.000        ; 6.444      ; 6.420      ;
; -0.023 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][12]~1 ; reset        ; reset       ; 0.000        ; 6.449      ; 6.426      ;
; -0.022 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ; reset        ; reset       ; 0.000        ; 6.471      ; 6.449      ;
; -0.020 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; reset        ; reset       ; 0.000        ; 6.311      ; 6.291      ;
; -0.015 ; CacheController:Unit1|data_block[48]                              ; CacheController:Unit1|DataMemory:unit2|memory[4][3][0]~1  ; clock        ; reset       ; 0.000        ; 3.747      ; 3.772      ;
; -0.012 ; CacheController:Unit1|data_block[42]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][2][10]~1 ; clock        ; reset       ; 0.000        ; 3.761      ; 3.789      ;
; -0.011 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][12]~1 ; reset        ; reset       ; 0.000        ; 6.449      ; 6.438      ;
; -0.011 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][3][4]~1  ; reset        ; reset       ; 0.000        ; 6.488      ; 6.477      ;
; -0.010 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; reset        ; reset       ; 0.000        ; 6.326      ; 6.316      ;
; -0.010 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][3][7]~1  ; reset        ; reset       ; 0.000        ; 6.481      ; 6.471      ;
; -0.007 ; CacheController:Unit1|data_block[27]                              ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~1 ; clock        ; reset       ; 0.000        ; 3.767      ; 3.800      ;
; -0.005 ; CacheController:Unit1|data_block[32]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][2][0]~1  ; clock        ; reset       ; 0.000        ; 3.755      ; 3.790      ;
; -0.004 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][0][13]~1 ; reset        ; reset       ; 0.000        ; 6.306      ; 6.302      ;
; -0.002 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~1  ; reset        ; reset       ; 0.000        ; 6.477      ; 6.475      ;
; 0.000  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][0][0]~1  ; reset        ; reset       ; 0.000        ; 6.434      ; 6.434      ;
; 0.004  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][2][0]~1  ; reset        ; reset       ; 0.000        ; 6.435      ; 6.439      ;
; 0.004  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][3][5]~1  ; reset        ; reset       ; 0.000        ; 6.324      ; 6.328      ;
; 0.005  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; reset        ; reset       ; 0.000        ; 6.306      ; 6.311      ;
; 0.006  ; CacheController:Unit1|DataMemory:unit2|memory[7][1][13]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[7][1][13]~1 ; clock        ; reset       ; 0.000        ; 3.360      ; 3.406      ;
; 0.006  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][14]~1 ; reset        ; reset       ; 0.000        ; 6.300      ; 6.306      ;
; 0.006  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][3][6]~1  ; reset        ; reset       ; 0.000        ; 6.328      ; 6.334      ;
; 0.007  ; CacheController:Unit1|data_block[20]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][1][4]~1  ; clock        ; reset       ; 0.000        ; 3.775      ; 3.822      ;
; 0.007  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][0][1]~1  ; reset        ; reset       ; 0.000        ; 6.289      ; 6.296      ;
; 0.009  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; reset        ; reset       ; 0.000        ; 6.473      ; 6.482      ;
; 0.009  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; reset        ; reset       ; 0.000        ; 6.450      ; 6.459      ;
; 0.010  ; CacheController:Unit1|data_block[3]                               ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; clock        ; reset       ; 0.000        ; 3.770      ; 3.820      ;
; 0.012  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][11]~1 ; reset        ; reset       ; 0.000        ; 6.247      ; 6.259      ;
; 0.013  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~1  ; reset        ; reset       ; 0.000        ; 6.283      ; 6.296      ;
; 0.013  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][3][13]~1 ; reset        ; reset       ; 0.000        ; 6.286      ; 6.299      ;
; 0.013  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][3][8]~1  ; reset        ; reset       ; 0.000        ; 6.411      ; 6.424      ;
; 0.014  ; CacheController:Unit1|data_block[32]                              ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1  ; clock        ; reset       ; 0.000        ; 3.767      ; 3.821      ;
; 0.016  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][1][14]~1 ; reset        ; reset       ; 0.000        ; 6.468      ; 6.484      ;
; 0.017  ; CacheController:Unit1|data_block[3]                               ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~1  ; clock        ; reset       ; 0.000        ; 3.621      ; 3.678      ;
; 0.018  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][6]~1  ; reset        ; reset       ; 0.000        ; 6.323      ; 6.341      ;
; 0.019  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][1][12]~1 ; reset        ; reset       ; 0.000        ; 6.308      ; 6.327      ;
; 0.020  ; CacheController:Unit1|data_block[27]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; clock        ; reset       ; 0.000        ; 3.769      ; 3.829      ;
; 0.020  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; reset        ; reset       ; 0.000        ; 6.476      ; 6.496      ;
; 0.021  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][0][6]~1  ; reset        ; reset       ; 0.000        ; 6.316      ; 6.337      ;
; 0.023  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][3][10]~1 ; reset        ; reset       ; 0.000        ; 6.326      ; 6.349      ;
; 0.025  ; CacheController:Unit1|data_block[43]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~1 ; clock        ; reset       ; 0.000        ; 3.752      ; 3.817      ;
; 0.026  ; CacheController:Unit1|data_block[52]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][3][4]~1  ; clock        ; reset       ; 0.000        ; 3.755      ; 3.821      ;
; 0.029  ; CacheController:Unit1|data_block[34]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; clock        ; reset       ; 0.000        ; 3.772      ; 3.841      ;
; 0.030  ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; clock        ; reset       ; 0.000        ; 3.361      ; 3.431      ;
; 0.031  ; CacheController:Unit1|data_block[21]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; clock        ; reset       ; 0.000        ; 3.626      ; 3.697      ;
; 0.032  ; CacheController:Unit1|data_block[37]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; clock        ; reset       ; 0.000        ; 3.771      ; 3.843      ;
; 0.033  ; CacheController:Unit1|data_block[40]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; clock        ; reset       ; 0.000        ; 3.772      ; 3.845      ;
; 0.034  ; CacheController:Unit1|data_block[3]                               ; CacheController:Unit1|DataMemory:unit2|memory[2][0][3]~1  ; clock        ; reset       ; 0.000        ; 3.767      ; 3.841      ;
; 0.035  ; CacheController:Unit1|data_block[6]                               ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~1  ; clock        ; reset       ; 0.000        ; 3.764      ; 3.839      ;
; 0.036  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; reset        ; reset       ; 0.000        ; 6.291      ; 6.327      ;
; 0.037  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; reset        ; reset       ; 0.000        ; 6.432      ; 6.469      ;
; 0.037  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][15]~1 ; reset        ; reset       ; 0.000        ; 6.459      ; 6.496      ;
; 0.037  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; reset        ; reset       ; 0.000        ; 6.316      ; 6.353      ;
; 0.040  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][1][13]~1 ; reset        ; reset       ; 0.000        ; 6.447      ; 6.487      ;
; 0.043  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ; reset        ; reset       ; 0.000        ; 6.284      ; 6.327      ;
; 0.043  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][1][4]~1  ; reset        ; reset       ; 0.000        ; 6.471      ; 6.514      ;
; 0.044  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][1][14]~1 ; reset        ; reset       ; 0.000        ; 6.328      ; 6.372      ;
; 0.047  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[2][0][15]~1 ; reset        ; reset       ; 0.000        ; 6.306      ; 6.353      ;
; 0.047  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][1][12]~1 ; reset        ; reset       ; 0.000        ; 6.309      ; 6.356      ;
; 0.047  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; reset        ; reset       ; 0.000        ; 6.463      ; 6.510      ;
; 0.048  ; CacheController:Unit1|data_block[18]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][1][2]~1  ; clock        ; reset       ; 0.000        ; 3.753      ; 3.841      ;
; 0.049  ; CacheController:Unit1|data_block[21]                              ; CacheController:Unit1|DataMemory:unit2|memory[4][1][5]~1  ; clock        ; reset       ; 0.000        ; 3.624      ; 3.713      ;
; 0.051  ; CacheController:Unit1|data_block[9]                               ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; clock        ; reset       ; 0.000        ; 3.784      ; 3.875      ;
; 0.051  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.303      ; 6.354      ;
; 0.054  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; reset        ; reset       ; 0.000        ; 6.462      ; 6.516      ;
; 0.054  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][3][1]~1  ; reset        ; reset       ; 0.000        ; 6.308      ; 6.362      ;
; 0.056  ; CacheController:Unit1|data_block[4]                               ; CacheController:Unit1|DataMemory:unit2|memory[4][0][4]~1  ; clock        ; reset       ; 0.000        ; 3.769      ; 3.865      ;
; 0.056  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][4]~1  ; reset        ; reset       ; 0.000        ; 6.486      ; 6.542      ;
; 0.058  ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][1][6]~1  ; reset        ; reset       ; 0.000        ; 6.473      ; 6.531      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CacheController:Unit1|replaceStatusOut'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.078 ; CacheController:Unit1|addressOUT[7]      ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.228      ; 0.836      ;
; 0.079 ; CacheController:Unit1|addressOUT[8]      ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.227      ; 0.836      ;
; 0.151 ; CacheController:Unit1|addressOUT[4]      ; MainMemory:Unit2|blockAddress[2] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.025      ; 0.706      ;
; 0.152 ; CacheController:Unit1|addressOUT[9]      ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.155      ; 0.837      ;
; 0.153 ; CacheController:Unit1|addressOUT[10]     ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.153      ; 0.836      ;
; 0.153 ; CacheController:Unit1|addressOUT[3]      ; MainMemory:Unit2|blockAddress[1] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.026      ; 0.709      ;
; 0.155 ; CacheController:Unit1|addressOUT[11]     ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.151      ; 0.836      ;
; 0.155 ; CacheController:Unit1|addressOUT[2]      ; MainMemory:Unit2|blockAddress[0] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.024      ; 0.709      ;
; 0.345 ; CacheController:Unit1|blockAddressOut[5] ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.228      ; 1.103      ;
; 0.415 ; CacheController:Unit1|blockAddressOut[7] ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.155      ; 1.100      ;
; 0.420 ; CacheController:Unit1|blockAddressOut[9] ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.151      ; 1.101      ;
; 0.424 ; CacheController:Unit1|blockAddressOut[8] ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.153      ; 1.107      ;
; 0.439 ; CacheController:Unit1|addressOUT[5]      ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.012      ; 0.981      ;
; 0.439 ; CacheController:Unit1|addressOUT[6]      ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.011      ; 0.980      ;
; 0.673 ; CacheController:Unit1|blockAddressOut[4] ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.011      ; 1.214      ;
; 0.675 ; CacheController:Unit1|blockAddressOut[3] ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.012      ; 1.217      ;
; 0.924 ; CacheController:Unit1|blockAddressOut[6] ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.227      ; 1.681      ;
; 1.357 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.191      ; 1.078      ;
; 1.582 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.259      ; 1.371      ;
; 1.584 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.258      ; 1.372      ;
; 1.639 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.049      ; 1.218      ;
; 1.641 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.050      ; 1.221      ;
; 1.655 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.178      ; 1.363      ;
; 1.658 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.182      ; 1.370      ;
+-------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                              ;
+-------+-----------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                           ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.274 ; CacheController:Unit1|send_block_out                ; state.s1                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 2.806      ; 3.494      ;
; 0.310 ; CacheController:Unit1|send_block_out                ; state.s2                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 2.806      ; 3.530      ;
; 0.353 ; state.Sdelay                                        ; state.Sdelay                                                      ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[2][3]            ; CacheController:Unit1|dirtybit_mem[2][3]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[2][1]            ; CacheController:Unit1|dirtybit_mem[2][1]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[2][0]            ; CacheController:Unit1|dirtybit_mem[2][0]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[2][2]            ; CacheController:Unit1|dirtybit_mem[2][2]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[3][3]            ; CacheController:Unit1|dirtybit_mem[3][3]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[3][1]            ; CacheController:Unit1|dirtybit_mem[3][1]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[3][2]            ; CacheController:Unit1|dirtybit_mem[3][2]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[3][0]            ; CacheController:Unit1|dirtybit_mem[3][0]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[1][1]            ; CacheController:Unit1|dirtybit_mem[1][1]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[1][3]            ; CacheController:Unit1|dirtybit_mem[1][3]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[1][2]            ; CacheController:Unit1|dirtybit_mem[1][2]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[1][0]            ; CacheController:Unit1|dirtybit_mem[1][0]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[0][2]            ; CacheController:Unit1|dirtybit_mem[0][2]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[0][3]            ; CacheController:Unit1|dirtybit_mem[0][3]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[0][1]            ; CacheController:Unit1|dirtybit_mem[0][1]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[0][0]            ; CacheController:Unit1|dirtybit_mem[0][0]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[5][3]            ; CacheController:Unit1|dirtybit_mem[5][3]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[5][1]            ; CacheController:Unit1|dirtybit_mem[5][1]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[5][0]            ; CacheController:Unit1|dirtybit_mem[5][0]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[7][3]            ; CacheController:Unit1|dirtybit_mem[7][3]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[7][0]            ; CacheController:Unit1|dirtybit_mem[7][0]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[7][2]            ; CacheController:Unit1|dirtybit_mem[7][2]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; CacheController:Unit1|dirtybit_mem[7][1]            ; CacheController:Unit1|dirtybit_mem[7][1]                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; CacheController:Unit1|delayReq                      ; CacheController:Unit1|delayReq                                    ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CacheController:Unit1|nextState.sWait               ; CacheController:Unit1|nextState.sWait                             ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; replaceStatusIn                                     ; replaceStatusIn                                                   ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CacheController:Unit1|dirtybit_mem[5][2]            ; CacheController:Unit1|dirtybit_mem[5][2]                          ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CacheController:Unit1|dirtybit_mem[6][3]            ; CacheController:Unit1|dirtybit_mem[6][3]                          ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CacheController:Unit1|dirtybit_mem[6][2]            ; CacheController:Unit1|dirtybit_mem[6][2]                          ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CacheController:Unit1|dirtybit_mem[6][0]            ; CacheController:Unit1|dirtybit_mem[6][0]                          ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CacheController:Unit1|dirtybit_mem[6][1]            ; CacheController:Unit1|dirtybit_mem[6][1]                          ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CacheController:Unit1|dirtybit_mem[4][2]            ; CacheController:Unit1|dirtybit_mem[4][2]                          ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CacheController:Unit1|dirtybit_mem[4][3]            ; CacheController:Unit1|dirtybit_mem[4][3]                          ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CacheController:Unit1|dirtybit_mem[4][0]            ; CacheController:Unit1|dirtybit_mem[4][0]                          ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CacheController:Unit1|dirtybit_mem[4][1]            ; CacheController:Unit1|dirtybit_mem[4][1]                          ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CacheController:Unit1|state.s8                      ; CacheController:Unit1|state.s8                                    ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; state_d[3]~reg0                                     ; state_d[3]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; state_d[2]~reg0                                     ; state_d[2]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; state_d[1]~reg0                                     ; state_d[1]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; state_d[0]~reg0                                     ; state_d[0]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.364 ; state.s1                                            ; state.s1                                                          ; clock                                  ; clock       ; 0.000        ; 0.073      ; 0.608      ;
; 0.387 ; CacheController:Unit1|done                          ; CacheController:Unit1|done                                        ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; CacheController:Unit1|write_block                   ; CacheController:Unit1|write_block                                 ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.422 ; CacheController:Unit1|state.s1c                     ; CacheController:Unit1|state.s4                                    ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.665      ;
; 0.424 ; CacheController:Unit1|state.Sdelay                  ; CacheController:Unit1|state.s2                                    ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.667      ;
; 0.463 ; CacheController:Unit1|tempDataIn[14]                ; CacheController:Unit1|DataMemory:unit2|memory[6][3][14]~_emulated ; clock                                  ; clock       ; 0.000        ; 0.123      ; 0.757      ;
; 0.466 ; CacheController:Unit1|tempDataIn[12]                ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~_emulated ; clock                                  ; clock       ; 0.000        ; 0.122      ; 0.759      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[16]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[17]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[18]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[19]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[20]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[22]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[23]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[24]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[26]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[27]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[28]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[29]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[30]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.466 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[31]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.807      ; 3.687      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[0]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[1]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[2]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[3]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[4]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[5]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[6]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[7]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[8]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[9]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[10]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[11]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[12]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[13]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.494 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[14]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.698      ;
; 0.500 ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; CacheController:Unit1|data_out_cpu[0]                             ; clock                                  ; clock       ; 0.000        ; 0.120      ; 0.791      ;
; 0.501 ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; CacheController:Unit1|data_out_cpu[8]                             ; clock                                  ; clock       ; 0.000        ; 0.120      ; 0.792      ;
; 0.502 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; CacheController:Unit1|data_out_cpu[11]                            ; clock                                  ; clock       ; 0.000        ; 0.120      ; 0.793      ;
; 0.512 ; CacheController:Unit1|state.s2                      ; CacheController:Unit1|state.sReset                                ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.755      ;
; 0.531 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[15]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.735      ;
; 0.531 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[25]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.790      ; 3.735      ;
; 0.545 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[21]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.785      ; 3.744      ;
; 0.551 ; CacheController:Unit1|TagMemory:unit1|tag_out[2]    ; CacheController:Unit1|blockAddressOut[5]                          ; clock                                  ; clock       ; 0.000        ; 0.071      ; 0.793      ;
; 0.593 ; CacheController:Unit1|replaceStatusOut              ; state.s1                                                          ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.806      ; 3.813      ;
; 0.598 ; MainMemory:Unit2|counter[15]                        ; MainMemory:Unit2|counter[15]                                      ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; MainMemory:Unit2|counter[13]                        ; MainMemory:Unit2|counter[13]                                      ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; MainMemory:Unit2|counter[3]                         ; MainMemory:Unit2|counter[3]                                       ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; MainMemory:Unit2|counter[11]                        ; MainMemory:Unit2|counter[11]                                      ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; MainMemory:Unit2|counter[5]                         ; MainMemory:Unit2|counter[5]                                       ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; MainMemory:Unit2|counter[29]                        ; MainMemory:Unit2|counter[29]                                      ; clock                                  ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; MainMemory:Unit2|counter[21]                        ; MainMemory:Unit2|counter[21]                                      ; clock                                  ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; MainMemory:Unit2|counter[19]                        ; MainMemory:Unit2|counter[19]                                      ; clock                                  ; clock       ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; MainMemory:Unit2|counter[6]                         ; MainMemory:Unit2|counter[6]                                       ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; MainMemory:Unit2|counter[31]                        ; MainMemory:Unit2|counter[31]                                      ; clock                                  ; clock       ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; MainMemory:Unit2|counter[27]                        ; MainMemory:Unit2|counter[27]                                      ; clock                                  ; clock       ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; MainMemory:Unit2|counter[1]                         ; MainMemory:Unit2|counter[1]                                       ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.844      ;
+-------+-----------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MainMemory:Unit2|slowClock'                                                                                                                                                                                                                          ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                          ; Launch Clock                           ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; 0.338 ; data_in_mem[8]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.295      ; 1.864      ;
; 0.395 ; data_in_mem[63]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.294      ; 1.920      ;
; 0.395 ; data_in_mem[29]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.277      ; 1.903      ;
; 0.408 ; data_in_mem[60]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.261      ; 1.900      ;
; 0.415 ; data_in_mem[18]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.287      ; 1.933      ;
; 0.427 ; data_in_mem[22]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.253      ; 1.911      ;
; 0.427 ; data_in_mem[15]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.288      ; 1.946      ;
; 0.448 ; data_in_mem[25]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.267      ; 1.946      ;
; 0.450 ; data_in_mem[24]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.253      ; 1.934      ;
; 0.451 ; data_in_mem[12]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.278      ; 1.960      ;
; 0.453 ; data_in_mem[23]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.253      ; 1.937      ;
; 0.456 ; data_in_mem[16]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.323      ; 2.010      ;
; 0.458 ; data_in_mem[30]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.277      ; 1.966      ;
; 0.461 ; data_in_mem[7]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.261      ; 1.953      ;
; 0.477 ; data_in_mem[34]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.268      ; 1.976      ;
; 0.480 ; data_in_mem[3]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.287      ; 1.998      ;
; 0.482 ; data_in_mem[9]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.305      ; 2.018      ;
; 0.483 ; data_in_mem[27]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.277      ; 1.991      ;
; 0.496 ; data_in_mem[5]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.244      ; 1.971      ;
; 0.501 ; data_in_mem[55]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.247      ; 1.979      ;
; 0.514 ; data_in_mem[47]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.278      ; 2.023      ;
; 0.524 ; data_in_mem[17]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.297      ; 2.052      ;
; 0.525 ; data_in_mem[54]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.261      ; 2.017      ;
; 0.533 ; data_in_mem[35]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.291      ; 2.055      ;
; 0.535 ; data_in_mem[62]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.247      ; 2.013      ;
; 0.542 ; data_in_mem[58]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.261      ; 2.034      ;
; 0.560 ; data_in_mem[43]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.292      ; 2.083      ;
; 0.562 ; data_in_mem[32]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.268      ; 2.061      ;
; 0.562 ; data_in_mem[20]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.239      ; 2.032      ;
; 0.565 ; data_in_mem[28]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.268      ; 2.064      ;
; 0.566 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.440      ; 0.727      ;
; 0.566 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.428      ; 0.715      ;
; 0.569 ; data_in_mem[56]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.261      ; 2.061      ;
; 0.569 ; data_in_mem[53]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.269      ; 2.069      ;
; 0.569 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.415      ; 0.705      ;
; 0.569 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.448      ; 0.738      ;
; 0.570 ; data_in_mem[44]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.292      ; 2.093      ;
; 0.570 ; data_in_mem[1]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.269      ; 2.070      ;
; 0.575 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.406      ; 0.702      ;
; 0.576 ; data_in_mem[39]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.299      ; 2.106      ;
; 0.577 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.414      ; 0.712      ;
; 0.578 ; data_in_mem[61]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.277      ; 2.086      ;
; 0.578 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.405      ; 0.704      ;
; 0.579 ; data_in_mem[2]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.288      ; 2.098      ;
; 0.580 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.430      ; 0.731      ;
; 0.581 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.434      ; 0.736      ;
; 0.588 ; data_in_mem[48]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.278      ; 2.097      ;
; 0.589 ; data_in_mem[45]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.278      ; 2.098      ;
; 0.590 ; data_in_mem[46]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.278      ; 2.099      ;
; 0.591 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.447      ; 0.759      ;
; 0.593 ; data_in_mem[31]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.277      ; 2.101      ;
; 0.596 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.420      ; 0.737      ;
; 0.598 ; data_in_mem[51]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.269      ; 2.098      ;
; 0.598 ; data_in_mem[38]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.274      ; 2.103      ;
; 0.599 ; data_in_mem[57]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.268      ; 2.098      ;
; 0.600 ; data_in_mem[19]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.282      ; 2.113      ;
; 0.600 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.441      ; 0.762      ;
; 0.601 ; data_in_mem[36]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.274      ; 2.106      ;
; 0.605 ; data_in_mem[59]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.277      ; 2.113      ;
; 0.605 ; data_in_mem[50]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.278      ; 2.114      ;
; 0.605 ; data_in_mem[37]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.246      ; 2.082      ;
; 0.606 ; data_in_mem[0]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.295      ; 2.132      ;
; 0.610 ; data_in_mem[49]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.278      ; 2.119      ;
; 0.611 ; data_in_mem[21]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.244      ; 2.086      ;
; 0.611 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.436      ; 0.768      ;
; 0.614 ; data_in_mem[42]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.249      ; 2.094      ;
; 0.616 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.413      ; 0.750      ;
; 0.617 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.413      ; 0.751      ;
; 0.623 ; data_in_mem[26]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.219      ; 2.073      ;
; 0.624 ; data_in_mem[13]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.285      ; 2.140      ;
; 0.625 ; data_in_mem[40]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.299      ; 2.155      ;
; 0.626 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.421      ; 0.768      ;
; 0.634 ; data_in_mem[52]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.269      ; 2.134      ;
; 0.635 ; data_in_mem[11]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.305      ; 2.171      ;
; 0.638 ; data_in_mem[6]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.259      ; 2.128      ;
; 0.639 ; data_in_mem[14]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.277      ; 2.147      ;
; 0.641 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.412      ; 0.774      ;
; 0.644 ; data_in_mem[10]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.305      ; 2.180      ;
; 0.649 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 3.953      ; 5.036      ;
; 0.650 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.412      ; 0.783      ;
; 0.651 ; data_in_mem[4]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.250      ; 2.132      ;
; 0.663 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.405      ; 0.789      ;
; 0.670 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 3.945      ; 5.049      ;
; 0.677 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 3.945      ; 5.056      ;
; 0.678 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.288      ; 0.687      ;
; 0.687 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.404      ; 0.812      ;
; 0.697 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.311      ; 0.729      ;
; 0.698 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.304      ; 0.723      ;
; 0.699 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.312      ; 0.732      ;
; 0.704 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.306      ; 0.731      ;
; 0.705 ; data_in_mem[41]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.299      ; 2.235      ;
; 0.708 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 3.967      ; 5.109      ;
; 0.709 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 3.937      ; 5.080      ;
; 0.709 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.284      ; 0.714      ;
; 0.712 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.429      ; 0.862      ;
; 0.718 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.300      ; 0.739      ;
; 0.726 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.442      ; 0.889      ;
; 0.726 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.284      ; 0.731      ;
; 0.728 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.319      ; 0.768      ;
; 0.729 ; data_in_mem[33]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.268      ; 2.228      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CacheController:Unit1|send_block_out'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 0.946 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.001      ; 5.148      ;
; 1.031 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.017      ; 5.249      ;
; 1.128 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.044      ; 5.373      ;
; 1.129 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.057      ; 5.387      ;
; 1.178 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.994      ; 5.373      ;
; 1.244 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.994      ; 5.439      ;
; 1.260 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.627      ; 5.088      ;
; 1.274 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.996      ; 5.471      ;
; 1.289 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.632      ; 5.122      ;
; 1.294 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.567      ; 5.062      ;
; 1.312 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.564      ; 5.077      ;
; 1.314 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.593      ; 5.108      ;
; 1.330 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.043      ; 5.574      ;
; 1.335 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.043      ; 5.579      ;
; 1.374 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.613      ; 5.188      ;
; 1.439 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.043      ; 5.683      ;
; 1.463 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.574      ; 5.238      ;
; 1.464 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.604      ; 5.269      ;
; 1.467 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.588      ; 5.256      ;
; 1.500 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.043      ; 5.744      ;
; 1.527 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.001      ; 5.229      ;
; 1.530 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.596      ; 5.327      ;
; 1.562 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.625      ; 5.388      ;
; 1.563 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.594      ; 5.358      ;
; 1.573 ; CacheController:Unit1|data_block[35]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.927      ; 2.701      ;
; 1.581 ; CacheController:Unit1|data_block[33]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.353      ; 3.135      ;
; 1.582 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.609      ; 5.392      ;
; 1.584 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.043      ; 5.828      ;
; 1.585 ; CacheController:Unit1|data_block[4]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.308      ; 3.094      ;
; 1.605 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.620      ; 5.426      ;
; 1.609 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.994      ; 5.804      ;
; 1.610 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.017      ; 5.328      ;
; 1.616 ; CacheController:Unit1|data_block[18]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.912      ; 2.729      ;
; 1.629 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.989      ; 5.819      ;
; 1.635 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.994      ; 5.830      ;
; 1.643 ; CacheController:Unit1|data_block[7]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.910      ; 2.754      ;
; 1.655 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.618      ; 5.474      ;
; 1.678 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.604      ; 5.483      ;
; 1.680 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.580      ; 5.461      ;
; 1.681 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.626      ; 5.508      ;
; 1.698 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.585      ; 5.484      ;
; 1.738 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.057      ; 5.496      ;
; 1.750 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.604      ; 5.555      ;
; 1.757 ; CacheController:Unit1|data_block[51]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.351      ; 3.309      ;
; 1.766 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.951      ; 2.918      ;
; 1.771 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.996      ; 5.968      ;
; 1.777 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.994      ; 5.472      ;
; 1.778 ; CacheController:Unit1|data_block[39]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.304      ; 3.283      ;
; 1.789 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.627      ; 5.117      ;
; 1.791 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.044      ; 5.536      ;
; 1.798 ; CacheController:Unit1|data_block[19]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.948      ; 2.947      ;
; 1.813 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.632      ; 5.146      ;
; 1.843 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.623      ; 5.667      ;
; 1.862 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.996      ; 6.059      ;
; 1.865 ; CacheController:Unit1|data_block[12]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.345      ; 3.411      ;
; 1.875 ; CacheController:Unit1|data_block[5]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.910      ; 2.986      ;
; 1.892 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.564      ; 5.157      ;
; 1.896 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.620      ; 5.717      ;
; 1.900 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.604      ; 5.705      ;
; 1.902 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.996      ; 6.099      ;
; 1.904 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.613      ; 5.218      ;
; 1.908 ; CacheController:Unit1|data_block[38]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.345      ; 3.454      ;
; 1.916 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.996      ; 5.613      ;
; 1.921 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.567      ; 5.189      ;
; 1.923 ; CacheController:Unit1|data_block[20]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.916      ; 3.040      ;
; 1.929 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.043      ; 5.673      ;
; 1.938 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.994      ; 5.633      ;
; 1.941 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.605      ; 5.747      ;
; 1.943 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.602      ; 5.746      ;
; 1.950 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.043      ; 5.694      ;
; 1.960 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.593      ; 5.254      ;
; 1.985 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.949      ; 3.135      ;
; 1.985 ; CacheController:Unit1|data_block[53]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.282      ; 3.468      ;
; 1.992 ; CacheController:Unit1|data_block[44]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.908      ; 3.101      ;
; 1.993 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.611      ; 5.805      ;
; 2.002 ; CacheController:Unit1|data_block[0]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.917      ; 3.120      ;
; 2.006 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.604      ; 5.311      ;
; 2.024 ; CacheController:Unit1|data_block[16]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.889      ; 3.114      ;
; 2.045 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.043      ; 5.789      ;
; 2.046 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.611      ; 5.858      ;
; 2.047 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.574      ; 5.322      ;
; 2.050 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.611      ; 5.862      ;
; 2.088 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.619      ; 5.908      ;
; 2.091 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.604      ; 5.896      ;
; 2.093 ; CacheController:Unit1|data_block[61]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.327      ; 3.621      ;
; 2.094 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.043      ; 6.338      ;
; 2.095 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.931      ; 3.227      ;
; 2.098 ; CacheController:Unit1|data_block[31]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.312      ; 3.611      ;
; 2.099 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.994      ; 6.294      ;
; 2.103 ; CacheController:Unit1|data_block[60]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.920      ; 3.224      ;
; 2.109 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.588      ; 5.398      ;
; 2.115 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.596      ; 5.412      ;
; 2.116 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.928      ; 3.245      ;
; 2.126 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.043      ; 5.870      ;
; 2.126 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.043      ; 5.870      ;
; 2.152 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.944      ; 3.297      ;
; 2.156 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][8]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.547      ; 2.904      ;
; 2.165 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.594      ; 5.460      ;
; 2.168 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.996      ; 6.365      ;
; 2.213 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 3.620      ; 5.534      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                                                               ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.820 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.593     ; 4.226      ;
; -3.819 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.594     ; 4.224      ;
; -3.818 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.580     ; 4.237      ;
; -3.818 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.580     ; 4.237      ;
; -3.818 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.580     ; 4.237      ;
; -3.818 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.580     ; 4.237      ;
; -3.818 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.580     ; 4.237      ;
; -3.818 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.580     ; 4.237      ;
; -3.818 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.580     ; 4.237      ;
; -3.818 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.580     ; 4.237      ;
; -3.818 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.580     ; 4.237      ;
; -3.814 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][0][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.580     ; 4.233      ;
; -3.814 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.589     ; 4.224      ;
; -3.814 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.589     ; 4.224      ;
; -3.814 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.589     ; 4.224      ;
; -3.814 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][3][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.574     ; 4.239      ;
; -3.813 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][0][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.559     ; 4.253      ;
; -3.813 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.603     ; 4.209      ;
; -3.813 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.582     ; 4.230      ;
; -3.812 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.605     ; 4.206      ;
; -3.811 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][1][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.572     ; 4.238      ;
; -3.811 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.573     ; 4.237      ;
; -3.810 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][0][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.593     ; 4.216      ;
; -3.809 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.579     ; 4.229      ;
; -3.809 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.562     ; 4.246      ;
; -3.809 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.593     ; 4.215      ;
; -3.809 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.574     ; 4.234      ;
; -3.809 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.553     ; 4.255      ;
; -3.809 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.585     ; 4.223      ;
; -3.809 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.569     ; 4.239      ;
; -3.808 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.566     ; 4.241      ;
; -3.808 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.572     ; 4.235      ;
; -3.808 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.580     ; 4.227      ;
; -3.808 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.572     ; 4.235      ;
; -3.808 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.572     ; 4.235      ;
; -3.808 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.572     ; 4.235      ;
; -3.807 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][0][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.613     ; 4.193      ;
; -3.807 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.612     ; 4.194      ;
; -3.807 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.612     ; 4.194      ;
; -3.807 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.551     ; 4.255      ;
; -3.807 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.552     ; 4.254      ;
; -3.807 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.551     ; 4.255      ;
; -3.807 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.580     ; 4.226      ;
; -3.807 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.576     ; 4.230      ;
; -3.807 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.606     ; 4.200      ;
; -3.807 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.576     ; 4.230      ;
; -3.807 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.577     ; 4.229      ;
; -3.807 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.576     ; 4.230      ;
; -3.806 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.540     ; 4.265      ;
; -3.806 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.539     ; 4.266      ;
; -3.806 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.605     ; 4.200      ;
; -3.806 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.617     ; 4.188      ;
; -3.806 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.605     ; 4.200      ;
; -3.806 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.546     ; 4.259      ;
; -3.806 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.558     ; 4.247      ;
; -3.806 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.557     ; 4.248      ;
; -3.805 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.556     ; 4.248      ;
; -3.805 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.538     ; 4.266      ;
; -3.805 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.559     ; 4.245      ;
; -3.805 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.571     ; 4.233      ;
; -3.805 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.566     ; 4.238      ;
; -3.804 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.564     ; 4.239      ;
; -3.804 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.549     ; 4.254      ;
; -3.804 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.560     ; 4.243      ;
; -3.801 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.596     ; 4.204      ;
; -3.801 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][1][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.579     ; 4.221      ;
; -3.800 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][1][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.588     ; 4.211      ;
; -3.799 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.573     ; 4.225      ;
; -3.799 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.588     ; 4.210      ;
; -3.799 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.573     ; 4.225      ;
; -3.799 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.573     ; 4.225      ;
; -3.799 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.558     ; 4.240      ;
; -3.799 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.558     ; 4.240      ;
; -3.799 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][3][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.586     ; 4.212      ;
; -3.799 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.573     ; 4.225      ;
; -3.799 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.586     ; 4.212      ;
; -3.799 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.573     ; 4.225      ;
; -3.799 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.542     ; 4.256      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.552     ; 4.245      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.585     ; 4.212      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.593     ; 4.204      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.574     ; 4.223      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][1][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.585     ; 4.212      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.543     ; 4.254      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.544     ; 4.253      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.543     ; 4.254      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.574     ; 4.223      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.545     ; 4.252      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.566     ; 4.231      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.550     ; 4.247      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.545     ; 4.252      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.545     ; 4.252      ;
; -3.798 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.545     ; 4.252      ;
; -3.797 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][1][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.560     ; 4.236      ;
; -3.797 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][1][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.560     ; 4.236      ;
; -3.797 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.551     ; 4.245      ;
; -3.797 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.576     ; 4.220      ;
; -3.797 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.576     ; 4.220      ;
; -3.796 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][0][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.550     ; 4.245      ;
; -3.796 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.550     ; 4.245      ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'reset'                                                                                                               ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.353 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.114      ; 7.809      ;
; -3.097 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][14]~1 ; reset        ; reset       ; 0.500        ; 6.086      ; 7.860      ;
; -2.979 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 0.500        ; 6.095      ; 7.721      ;
; -2.805 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; reset        ; reset       ; 0.500        ; 6.080      ; 7.748      ;
; -2.747 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][8]~1  ; reset        ; reset       ; 0.500        ; 6.034      ; 7.988      ;
; -2.598 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][15]~1 ; reset        ; reset       ; 0.500        ; 6.081      ; 7.937      ;
; -2.555 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; reset        ; reset       ; 0.500        ; 6.099      ; 7.922      ;
; -2.540 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][12]~1 ; reset        ; reset       ; 0.500        ; 6.085      ; 7.803      ;
; -2.524 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~1  ; reset        ; reset       ; 0.500        ; 6.071      ; 7.850      ;
; -2.514 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; reset        ; reset       ; 0.500        ; 6.086      ; 7.823      ;
; -2.438 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ; reset        ; reset       ; 0.500        ; 6.080      ; 7.822      ;
; -2.401 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][3]~1  ; reset        ; reset       ; 0.500        ; 6.043      ; 7.865      ;
; -2.391 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ; reset        ; reset       ; 0.500        ; 6.039      ; 7.814      ;
; -2.372 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.103      ; 7.917      ;
; -2.356 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; reset        ; reset       ; 0.500        ; 6.102      ; 7.752      ;
; -2.355 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; reset        ; reset       ; 0.500        ; 6.083      ; 7.912      ;
; -2.340 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; reset        ; reset       ; 1.000        ; 6.114      ; 7.296      ;
; -2.339 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][13]~1 ; reset        ; reset       ; 0.500        ; 6.073      ; 7.951      ;
; -2.332 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][7]~1  ; reset        ; reset       ; 0.500        ; 6.080      ; 8.085      ;
; -2.320 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][13]~1 ; reset        ; reset       ; 0.500        ; 6.081      ; 7.851      ;
; -2.310 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][2]~1  ; reset        ; reset       ; 0.500        ; 6.052      ; 7.857      ;
; -2.294 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 1.000        ; 6.095      ; 7.536      ;
; -2.290 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][5]~1  ; reset        ; reset       ; 0.500        ; 6.087      ; 8.066      ;
; -2.290 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][14]~1 ; reset        ; reset       ; 0.500        ; 6.068      ; 7.835      ;
; -2.289 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 0.500        ; 6.090      ; 7.761      ;
; -2.287 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][6]~1  ; reset        ; reset       ; 0.500        ; 6.104      ; 8.076      ;
; -2.282 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][8]~1  ; reset        ; reset       ; 0.500        ; 6.053      ; 7.744      ;
; -2.279 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][3]~1  ; reset        ; reset       ; 0.500        ; 6.044      ; 7.816      ;
; -2.273 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][9]~1  ; reset        ; reset       ; 0.500        ; 6.061      ; 8.017      ;
; -2.272 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 0.500        ; 6.085      ; 7.815      ;
; -2.272 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][2]~1  ; reset        ; reset       ; 0.500        ; 6.088      ; 7.818      ;
; -2.271 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][6]~1  ; reset        ; reset       ; 0.500        ; 6.096      ; 8.050      ;
; -2.271 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][13]~1 ; reset        ; reset       ; 0.500        ; 6.056      ; 7.817      ;
; -2.257 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~1  ; reset        ; reset       ; 0.500        ; 6.081      ; 7.883      ;
; -2.256 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][3]~1  ; reset        ; reset       ; 0.500        ; 6.062      ; 7.775      ;
; -2.252 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 0.500        ; 6.030      ; 7.811      ;
; -2.249 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][6]~1  ; reset        ; reset       ; 0.500        ; 6.104      ; 7.889      ;
; -2.236 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][8]~1  ; reset        ; reset       ; 0.500        ; 6.064      ; 7.956      ;
; -2.232 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][8]~1  ; reset        ; reset       ; 0.500        ; 6.060      ; 7.972      ;
; -2.231 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][2]~1  ; reset        ; reset       ; 0.500        ; 6.052      ; 7.779      ;
; -2.226 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~1  ; reset        ; reset       ; 0.500        ; 6.102      ; 8.006      ;
; -2.223 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1  ; reset        ; reset       ; 0.500        ; 6.083      ; 7.772      ;
; -2.220 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][0]~1  ; reset        ; reset       ; 0.500        ; 6.042      ; 7.918      ;
; -2.218 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][8]~1  ; reset        ; reset       ; 0.500        ; 6.035      ; 7.789      ;
; -2.216 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][11]~1 ; reset        ; reset       ; 0.500        ; 6.030      ; 7.923      ;
; -2.213 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][12]~1 ; reset        ; reset       ; 0.500        ; 6.085      ; 7.982      ;
; -2.212 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~1 ; reset        ; reset       ; 0.500        ; 6.072      ; 7.971      ;
; -2.211 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ; reset        ; reset       ; 0.500        ; 6.043      ; 7.934      ;
; -2.210 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; reset        ; reset       ; 0.500        ; 6.044      ; 7.937      ;
; -2.209 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ; reset        ; reset       ; 0.500        ; 6.104      ; 7.852      ;
; -2.208 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][3]~1  ; reset        ; reset       ; 0.500        ; 6.054      ; 7.942      ;
; -2.208 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][11]~1 ; reset        ; reset       ; 0.500        ; 6.046      ; 7.750      ;
; -2.206 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][0]~1  ; reset        ; reset       ; 0.500        ; 6.055      ; 7.944      ;
; -2.205 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][11]~1 ; reset        ; reset       ; 0.500        ; 6.024      ; 7.917      ;
; -2.202 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.091      ; 7.830      ;
; -2.199 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][1]~1  ; reset        ; reset       ; 0.500        ; 6.067      ; 7.792      ;
; -2.196 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~1 ; reset        ; reset       ; 0.500        ; 6.063      ; 7.700      ;
; -2.195 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][12]~1 ; reset        ; reset       ; 0.500        ; 6.093      ; 7.783      ;
; -2.195 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][13]~1 ; reset        ; reset       ; 0.500        ; 6.075      ; 7.951      ;
; -2.193 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1  ; reset        ; reset       ; 0.500        ; 6.083      ; 7.814      ;
; -2.189 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][3]~1  ; reset        ; reset       ; 0.500        ; 6.044      ; 7.923      ;
; -2.189 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1  ; reset        ; reset       ; 0.500        ; 6.102      ; 7.825      ;
; -2.187 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ; reset        ; reset       ; 0.500        ; 6.057      ; 7.927      ;
; -2.185 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][9]~1  ; reset        ; reset       ; 0.500        ; 6.080      ; 7.797      ;
; -2.183 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 0.500        ; 6.033      ; 7.752      ;
; -2.182 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ; reset        ; reset       ; 0.500        ; 6.101      ; 7.822      ;
; -2.179 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][8]~1  ; reset        ; reset       ; 0.500        ; 6.079      ; 7.935      ;
; -2.178 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~1  ; reset        ; reset       ; 0.500        ; 6.093      ; 7.953      ;
; -2.177 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.091      ; 7.957      ;
; -2.177 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; reset        ; reset       ; 0.500        ; 6.070      ; 7.927      ;
; -2.175 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~1  ; reset        ; reset       ; 0.500        ; 6.069      ; 7.930      ;
; -2.175 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][5]~1  ; reset        ; reset       ; 0.500        ; 6.100      ; 7.730      ;
; -2.174 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][0]~1  ; reset        ; reset       ; 0.500        ; 6.065      ; 7.920      ;
; -2.173 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][3]~1  ; reset        ; reset       ; 0.500        ; 6.061      ; 7.695      ;
; -2.172 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~1  ; reset        ; reset       ; 0.500        ; 6.076      ; 7.938      ;
; -2.171 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][15]~1 ; reset        ; reset       ; 0.500        ; 6.083      ; 7.939      ;
; -2.171 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][15]~1 ; reset        ; reset       ; 0.500        ; 6.066      ; 7.924      ;
; -2.169 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][13]~1 ; reset        ; reset       ; 0.500        ; 6.082      ; 7.774      ;
; -2.167 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.082      ; 7.929      ;
; -2.167 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.087      ; 7.930      ;
; -2.165 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ; reset        ; reset       ; 0.500        ; 6.062      ; 7.903      ;
; -2.162 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.084      ; 7.928      ;
; -2.161 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][15]~1 ; reset        ; reset       ; 0.500        ; 6.074      ; 7.921      ;
; -2.160 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~1  ; reset        ; reset       ; 0.500        ; 6.076      ; 7.895      ;
; -2.158 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~1 ; reset        ; reset       ; 0.500        ; 6.095      ; 7.936      ;
; -2.158 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][0]~1  ; reset        ; reset       ; 0.500        ; 6.066      ; 7.907      ;
; -2.157 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~1  ; reset        ; reset       ; 0.500        ; 6.035      ; 7.724      ;
; -2.156 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][7]~1  ; reset        ; reset       ; 0.500        ; 6.085      ; 7.923      ;
; -2.155 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][7]~1  ; reset        ; reset       ; 0.500        ; 6.098      ; 7.933      ;
; -2.154 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][1]~1  ; reset        ; reset       ; 0.500        ; 6.067      ; 7.786      ;
; -2.154 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][10]~1 ; reset        ; reset       ; 0.500        ; 6.085      ; 7.910      ;
; -2.154 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~1  ; reset        ; reset       ; 0.500        ; 6.067      ; 7.901      ;
; -2.154 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][3]~1  ; reset        ; reset       ; 0.500        ; 6.053      ; 7.896      ;
; -2.154 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][3]~1  ; reset        ; reset       ; 0.500        ; 6.067      ; 7.914      ;
; -2.154 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][3]~1  ; reset        ; reset       ; 0.500        ; 6.060      ; 7.891      ;
; -2.154 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][6]~1  ; reset        ; reset       ; 0.500        ; 6.091      ; 7.925      ;
; -2.150 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; reset        ; reset       ; 0.500        ; 6.096      ; 7.926      ;
; -2.149 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; reset        ; reset       ; 1.000        ; 6.080      ; 7.592      ;
; -2.149 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][10]~1 ; reset        ; reset       ; 0.500        ; 6.102      ; 7.910      ;
; -2.148 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.082      ; 7.916      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                                         ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.008 ; reset     ; CacheController:Unit1|done                         ; reset        ; clock       ; 0.000        ; 3.644      ; 2.847      ;
; -0.425 ; reset     ; CacheController:Unit1|done                         ; reset        ; clock       ; -0.500       ; 3.644      ; 2.930      ;
; -0.187 ; reset     ; CacheController:Unit1|state.s6b                    ; reset        ; clock       ; 0.000        ; 2.823      ; 2.847      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[7][1]           ; reset        ; clock       ; 0.000        ; 2.823      ; 2.847      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[7][2]           ; reset        ; clock       ; 0.000        ; 2.823      ; 2.847      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[7][0]           ; reset        ; clock       ; 0.000        ; 2.823      ; 2.847      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[7][3]           ; reset        ; clock       ; 0.000        ; 2.823      ; 2.847      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[5][0]           ; reset        ; clock       ; 0.000        ; 2.823      ; 2.847      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[5][1]           ; reset        ; clock       ; 0.000        ; 2.823      ; 2.847      ;
; -0.187 ; reset     ; CacheController:Unit1|dirtybit_mem[5][3]           ; reset        ; clock       ; 0.000        ; 2.823      ; 2.847      ;
; -0.186 ; reset     ; CacheController:Unit1|dirtybit_mem[0][0]           ; reset        ; clock       ; 0.000        ; 2.817      ; 2.842      ;
; -0.186 ; reset     ; CacheController:Unit1|dirtybit_mem[0][1]           ; reset        ; clock       ; 0.000        ; 2.817      ; 2.842      ;
; -0.186 ; reset     ; CacheController:Unit1|dirtybit_mem[0][3]           ; reset        ; clock       ; 0.000        ; 2.817      ; 2.842      ;
; -0.186 ; reset     ; CacheController:Unit1|dirtybit_mem[0][2]           ; reset        ; clock       ; 0.000        ; 2.817      ; 2.842      ;
; -0.186 ; reset     ; CacheController:Unit1|dirtybit_mem[3][0]           ; reset        ; clock       ; 0.000        ; 2.817      ; 2.842      ;
; -0.186 ; reset     ; CacheController:Unit1|dirtybit_mem[3][2]           ; reset        ; clock       ; 0.000        ; 2.817      ; 2.842      ;
; -0.186 ; reset     ; CacheController:Unit1|dirtybit_mem[3][1]           ; reset        ; clock       ; 0.000        ; 2.817      ; 2.842      ;
; -0.186 ; reset     ; CacheController:Unit1|dirtybit_mem[3][3]           ; reset        ; clock       ; 0.000        ; 2.817      ; 2.842      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s6                     ; reset        ; clock       ; 0.000        ; 2.802      ; 2.837      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[1][0]           ; reset        ; clock       ; 0.000        ; 2.809      ; 2.844      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[1][2]           ; reset        ; clock       ; 0.000        ; 2.809      ; 2.844      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[1][3]           ; reset        ; clock       ; 0.000        ; 2.809      ; 2.844      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[1][1]           ; reset        ; clock       ; 0.000        ; 2.809      ; 2.844      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[2][2]           ; reset        ; clock       ; 0.000        ; 2.809      ; 2.844      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[2][0]           ; reset        ; clock       ; 0.000        ; 2.809      ; 2.844      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[2][1]           ; reset        ; clock       ; 0.000        ; 2.809      ; 2.844      ;
; -0.176 ; reset     ; CacheController:Unit1|dirtybit_mem[2][3]           ; reset        ; clock       ; 0.000        ; 2.809      ; 2.844      ;
; -0.176 ; reset     ; CacheController:Unit1|write_tag                    ; reset        ; clock       ; 0.000        ; 2.802      ; 2.837      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s1                     ; reset        ; clock       ; 0.000        ; 2.802      ; 2.838      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s7                     ; reset        ; clock       ; 0.000        ; 2.800      ; 2.836      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s8                     ; reset        ; clock       ; 0.000        ; 2.800      ; 2.836      ;
; -0.175 ; reset     ; CacheController:Unit1|state.Sdelay                 ; reset        ; clock       ; 0.000        ; 2.800      ; 2.836      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s1b                    ; reset        ; clock       ; 0.000        ; 2.800      ; 2.836      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s2                     ; reset        ; clock       ; 0.000        ; 2.800      ; 2.836      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s3                     ; reset        ; clock       ; 0.000        ; 2.800      ; 2.836      ;
; -0.175 ; reset     ; CacheController:Unit1|state.sReset                 ; reset        ; clock       ; 0.000        ; 2.800      ; 2.836      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s0                     ; reset        ; clock       ; 0.000        ; 2.802      ; 2.838      ;
; -0.175 ; reset     ; CacheController:Unit1|replaceStatusOut             ; reset        ; clock       ; 0.000        ; 2.786      ; 2.822      ;
; -0.175 ; reset     ; CacheController:Unit1|dirtybit_mem[4][1]           ; reset        ; clock       ; 0.000        ; 2.803      ; 2.839      ;
; -0.175 ; reset     ; CacheController:Unit1|dirtybit_mem[4][0]           ; reset        ; clock       ; 0.000        ; 2.803      ; 2.839      ;
; -0.175 ; reset     ; CacheController:Unit1|dirtybit_mem[4][3]           ; reset        ; clock       ; 0.000        ; 2.803      ; 2.839      ;
; -0.175 ; reset     ; CacheController:Unit1|dirtybit_mem[4][2]           ; reset        ; clock       ; 0.000        ; 2.803      ; 2.839      ;
; -0.175 ; reset     ; CacheController:Unit1|dirtybit_mem[6][1]           ; reset        ; clock       ; 0.000        ; 2.803      ; 2.839      ;
; -0.175 ; reset     ; CacheController:Unit1|dirtybit_mem[6][0]           ; reset        ; clock       ; 0.000        ; 2.803      ; 2.839      ;
; -0.175 ; reset     ; CacheController:Unit1|dirtybit_mem[6][2]           ; reset        ; clock       ; 0.000        ; 2.803      ; 2.839      ;
; -0.175 ; reset     ; CacheController:Unit1|dirtybit_mem[6][3]           ; reset        ; clock       ; 0.000        ; 2.803      ; 2.839      ;
; -0.175 ; reset     ; CacheController:Unit1|dirtybit_mem[5][2]           ; reset        ; clock       ; 0.000        ; 2.806      ; 2.842      ;
; -0.175 ; reset     ; CacheController:Unit1|send_block_out               ; reset        ; clock       ; 0.000        ; 2.800      ; 2.836      ;
; -0.175 ; reset     ; CacheController:Unit1|state.sWait                  ; reset        ; clock       ; 0.000        ; 2.799      ; 2.835      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s5                     ; reset        ; clock       ; 0.000        ; 2.800      ; 2.836      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][1] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][1] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][0] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][0] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][2] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][2] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][3] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][3] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][5] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][5] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][6] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][6] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][4] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][4] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.816      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s1c                    ; reset        ; clock       ; 0.000        ; 2.800      ; 2.836      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s4                     ; reset        ; clock       ; 0.000        ; 2.800      ; 2.836      ;
; -0.175 ; reset     ; CacheController:Unit1|delayReq                     ; reset        ; clock       ; 0.000        ; 2.802      ; 2.838      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][1] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.817      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][1] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.817      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][1] ; reset        ; clock       ; 0.000        ; 2.759      ; 2.796      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][1] ; reset        ; clock       ; 0.000        ; 2.759      ; 2.796      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][1] ; reset        ; clock       ; 0.000        ; 2.760      ; 2.797      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][1] ; reset        ; clock       ; 0.000        ; 2.760      ; 2.797      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][0] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.817      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][0] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.817      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][0] ; reset        ; clock       ; 0.000        ; 2.760      ; 2.797      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][0] ; reset        ; clock       ; 0.000        ; 2.760      ; 2.797      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][0] ; reset        ; clock       ; 0.000        ; 2.759      ; 2.796      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][0] ; reset        ; clock       ; 0.000        ; 2.759      ; 2.796      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][2] ; reset        ; clock       ; 0.000        ; 2.759      ; 2.796      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][2] ; reset        ; clock       ; 0.000        ; 2.759      ; 2.796      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][2] ; reset        ; clock       ; 0.000        ; 2.760      ; 2.797      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][2] ; reset        ; clock       ; 0.000        ; 2.760      ; 2.797      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][2] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.817      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][2] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.817      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][3] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.817      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][3] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.817      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][3] ; reset        ; clock       ; 0.000        ; 2.760      ; 2.797      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][3] ; reset        ; clock       ; 0.000        ; 2.760      ; 2.797      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][3] ; reset        ; clock       ; 0.000        ; 2.759      ; 2.796      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][3] ; reset        ; clock       ; 0.000        ; 2.759      ; 2.796      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][5] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.817      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][5] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.817      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][5] ; reset        ; clock       ; 0.000        ; 2.759      ; 2.796      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][5] ; reset        ; clock       ; 0.000        ; 2.759      ; 2.796      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][5] ; reset        ; clock       ; 0.000        ; 2.760      ; 2.797      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][5] ; reset        ; clock       ; 0.000        ; 2.760      ; 2.797      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][6] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.817      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][6] ; reset        ; clock       ; 0.000        ; 2.780      ; 2.817      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][6] ; reset        ; clock       ; 0.000        ; 2.759      ; 2.796      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'reset'                                                                                                               ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][0]~1  ; reset        ; reset       ; 0.000        ; 6.438      ; 6.793      ;
; 0.403 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][12]~1 ; reset        ; reset       ; 0.000        ; 6.473      ; 6.876      ;
; 0.404 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; reset        ; reset       ; 0.000        ; 6.462      ; 6.866      ;
; 0.407 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][0]~1  ; reset        ; reset       ; 0.000        ; 6.435      ; 6.842      ;
; 0.409 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][0]~1  ; reset        ; reset       ; 0.000        ; 6.434      ; 6.843      ;
; 0.414 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1  ; reset        ; reset       ; 0.000        ; 6.448      ; 6.862      ;
; 0.414 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; reset        ; reset       ; 0.000        ; 6.450      ; 6.864      ;
; 0.415 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][0]~1  ; reset        ; reset       ; 0.000        ; 6.425      ; 6.840      ;
; 0.417 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][0]~1  ; reset        ; reset       ; 0.000        ; 6.429      ; 6.846      ;
; 0.443 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][8]~1  ; reset        ; reset       ; 0.000        ; 6.411      ; 6.854      ;
; 0.444 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][14]~1 ; reset        ; reset       ; 0.000        ; 6.449      ; 6.893      ;
; 0.451 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.456      ; 6.907      ;
; 0.453 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.455      ; 6.908      ;
; 0.455 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; reset        ; reset       ; 0.000        ; 6.414      ; 6.869      ;
; 0.455 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][8]~1  ; reset        ; reset       ; 0.000        ; 6.415      ; 6.870      ;
; 0.485 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; reset        ; reset       ; 0.000        ; 6.432      ; 6.917      ;
; 0.485 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][0]~1  ; reset        ; reset       ; 0.000        ; 6.302      ; 6.787      ;
; 0.488 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][11]~1 ; reset        ; reset       ; 0.000        ; 6.431      ; 6.919      ;
; 0.494 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][4]~1  ; reset        ; reset       ; 0.000        ; 6.478      ; 6.972      ;
; 0.496 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.457      ; 6.953      ;
; 0.502 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][8]~1  ; reset        ; reset       ; 0.000        ; 6.410      ; 6.912      ;
; 0.502 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][3]~1  ; reset        ; reset       ; 0.000        ; 6.281      ; 6.783      ;
; 0.503 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][8]~1  ; reset        ; reset       ; 0.000        ; 6.409      ; 6.912      ;
; 0.503 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][12]~1 ; reset        ; reset       ; 0.000        ; 6.307      ; 6.810      ;
; 0.509 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 0.000        ; 6.446      ; 6.955      ;
; 0.512 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][5]~1  ; reset        ; reset       ; 0.000        ; 6.490      ; 7.002      ;
; 0.518 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; reset        ; reset       ; 0.000        ; 6.481      ; 6.999      ;
; 0.518 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~1  ; reset        ; reset       ; 0.000        ; 6.483      ; 7.001      ;
; 0.519 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; reset        ; reset       ; 0.000        ; 6.288      ; 6.807      ;
; 0.525 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][12]~1 ; reset        ; reset       ; 0.000        ; 6.311      ; 6.836      ;
; 0.526 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~1 ; reset        ; reset       ; 0.000        ; 6.310      ; 6.836      ;
; 0.529 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1 ; reset        ; reset       ; 0.000        ; 6.258      ; 6.787      ;
; 0.531 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; reset        ; reset       ; 0.000        ; 6.473      ; 7.004      ;
; 0.532 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][1]~1  ; reset        ; reset       ; 0.000        ; 6.472      ; 7.004      ;
; 0.532 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ; reset        ; reset       ; 0.000        ; 6.471      ; 7.003      ;
; 0.532 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; reset        ; reset       ; 0.000        ; 6.298      ; 6.830      ;
; 0.533 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][5]~1  ; reset        ; reset       ; 0.000        ; 6.469      ; 7.002      ;
; 0.534 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][12]~1 ; reset        ; reset       ; 0.000        ; 6.336      ; 6.870      ;
; 0.534 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][2]~1  ; reset        ; reset       ; 0.000        ; 6.408      ; 6.942      ;
; 0.536 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1  ; reset        ; reset       ; 0.000        ; 6.441      ; 6.977      ;
; 0.536 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][12]~1 ; reset        ; reset       ; 0.000        ; 6.333      ; 6.869      ;
; 0.538 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ; reset        ; reset       ; 0.000        ; 6.285      ; 6.823      ;
; 0.538 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][1]~1  ; reset        ; reset       ; 0.000        ; 6.285      ; 6.823      ;
; 0.538 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][1]~1  ; reset        ; reset       ; 0.000        ; 6.445      ; 6.983      ;
; 0.539 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; reset        ; reset       ; 0.000        ; 6.476      ; 7.015      ;
; 0.541 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][15]~1 ; reset        ; reset       ; 0.000        ; 6.288      ; 6.829      ;
; 0.542 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; reset        ; reset       ; 0.000        ; 6.498      ; 7.040      ;
; 0.543 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][12]~1 ; reset        ; reset       ; 0.000        ; 6.307      ; 6.850      ;
; 0.544 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1  ; reset        ; reset       ; 0.000        ; 6.498      ; 7.042      ;
; 0.545 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][3]~1  ; reset        ; reset       ; 0.000        ; 6.431      ; 6.976      ;
; 0.545 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~1  ; reset        ; reset       ; 0.000        ; 6.305      ; 6.850      ;
; 0.546 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][3]~1  ; reset        ; reset       ; 0.000        ; 6.429      ; 6.975      ;
; 0.547 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][13]~1 ; reset        ; reset       ; 0.000        ; 6.439      ; 6.986      ;
; 0.548 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1 ; reset        ; reset       ; 0.000        ; 6.318      ; 6.866      ;
; 0.549 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][3]~1  ; reset        ; reset       ; 0.000        ; 6.283      ; 6.832      ;
; 0.549 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][3]~1  ; reset        ; reset       ; 0.000        ; 6.283      ; 6.832      ;
; 0.549 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][10]~1 ; reset        ; reset       ; 0.000        ; 6.307      ; 6.856      ;
; 0.551 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1  ; reset        ; reset       ; 0.000        ; 6.490      ; 7.041      ;
; 0.551 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; reset        ; reset       ; 0.000        ; 6.308      ; 6.859      ;
; 0.551 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1 ; reset        ; reset       ; 0.000        ; 6.308      ; 6.859      ;
; 0.551 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~1 ; reset        ; reset       ; 0.000        ; 6.285      ; 6.836      ;
; 0.552 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; reset        ; reset       ; 0.000        ; 6.315      ; 6.867      ;
; 0.552 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; reset        ; reset       ; 0.000        ; 6.305      ; 6.857      ;
; 0.555 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~1  ; reset        ; reset       ; 0.000        ; 6.304      ; 6.859      ;
; 0.555 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][0]~1  ; reset        ; reset       ; 0.000        ; 6.305      ; 6.860      ;
; 0.556 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][9]~1  ; reset        ; reset       ; 0.000        ; 6.276      ; 6.832      ;
; 0.557 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; reset        ; reset       ; 0.000        ; 6.303      ; 6.860      ;
; 0.557 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][3]~1  ; reset        ; reset       ; 0.000        ; 6.283      ; 6.840      ;
; 0.560 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][4]~1  ; reset        ; reset       ; 0.000        ; 6.471      ; 7.031      ;
; 0.561 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][15]~1 ; reset        ; reset       ; 0.000        ; 6.459      ; 7.020      ;
; 0.561 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][15]~1 ; reset        ; reset       ; 0.000        ; 6.459      ; 7.020      ;
; 0.562 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][5]~1  ; reset        ; reset       ; 0.000        ; 6.472      ; 7.034      ;
; 0.563 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][7]~1  ; reset        ; reset       ; 0.000        ; 6.279      ; 6.842      ;
; 0.565 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][8]~1  ; reset        ; reset       ; 0.000        ; 6.299      ; 6.864      ;
; 0.566 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ; reset        ; reset       ; 0.000        ; 6.285      ; 6.851      ;
; 0.568 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][12]~1 ; reset        ; reset       ; 0.000        ; 6.317      ; 6.885      ;
; 0.571 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][0]~1  ; reset        ; reset       ; 0.000        ; 6.290      ; 6.861      ;
; 0.574 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1  ; reset        ; reset       ; 0.000        ; 6.447      ; 7.021      ;
; 0.575 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][8]~1  ; reset        ; reset       ; 0.000        ; 6.299      ; 6.874      ;
; 0.576 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][5]~1  ; reset        ; reset       ; 0.000        ; 6.328      ; 6.904      ;
; 0.583 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~1  ; reset        ; reset       ; 0.000        ; 6.256      ; 6.839      ;
; 0.584 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][1]~1  ; reset        ; reset       ; 0.000        ; 6.307      ; 6.891      ;
; 0.584 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][1]~1  ; reset        ; reset       ; 0.000        ; 6.305      ; 6.889      ;
; 0.588 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~1  ; reset        ; reset       ; 0.000        ; 6.472      ; 7.060      ;
; 0.588 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][5]~1  ; reset        ; reset       ; 0.000        ; 6.324      ; 6.912      ;
; 0.592 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; reset        ; reset       ; 0.000        ; 6.438      ; 7.030      ;
; 0.592 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; reset        ; reset       ; 0.000        ; 6.474      ; 7.066      ;
; 0.592 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; reset        ; reset       ; 0.000        ; 6.304      ; 6.896      ;
; 0.593 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][13]~1 ; reset        ; reset       ; 0.000        ; 6.315      ; 6.908      ;
; 0.593 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][5]~1  ; reset        ; reset       ; 0.000        ; 6.324      ; 6.917      ;
; 0.593 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][1]~1  ; reset        ; reset       ; 0.000        ; 6.437      ; 7.030      ;
; 0.594 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~1  ; reset        ; reset       ; 0.000        ; 6.304      ; 6.898      ;
; 0.598 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; reset        ; reset       ; 0.000        ; 6.312      ; 6.910      ;
; 0.599 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][6]~1  ; reset        ; reset       ; 0.000        ; 6.306      ; 6.905      ;
; 0.599 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][6]~1  ; reset        ; reset       ; 0.000        ; 6.470      ; 7.069      ;
; 0.601 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.313      ; 6.914      ;
; 0.601 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~1 ; reset        ; reset       ; 0.000        ; 6.312      ; 6.913      ;
; 0.601 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][15]~1 ; reset        ; reset       ; 0.000        ; 6.311      ; 6.912      ;
; 0.602 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][12]~1 ; reset        ; reset       ; 0.000        ; 6.317      ; 6.919      ;
; 0.604 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][13]~1 ; reset        ; reset       ; 0.000        ; 6.306      ; 6.910      ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~_emulated ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; reset ; Rise       ; reset                                                     ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][10]~1 ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][10]~1 ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][11]~1 ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][10]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~1  ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~1  ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][14]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][2]~1  ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][15]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][15]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][13]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][2][14]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][11]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][14]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][8]~1  ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][3][14]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][14]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][4]~1  ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][11]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][15]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][15]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][10]~1 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][15]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][9]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][8]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][2][9]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][13]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][11]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][14]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][2]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][2][11]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][3][2]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][3][9]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][1][2]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][1]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][10]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][11]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][15]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][2]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][8]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][10]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][15]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][14]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][8]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][11]~1 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][3]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][8]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][3]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][3][14]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][15]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][8]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][10]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][3]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][8]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][2]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][2][10]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][2][13]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][10]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][15]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][3]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][3][0]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][3][3]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][15]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][1][10]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][14]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][3][5]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][14]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][1]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][5]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][10]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][1]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][3]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][8]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][0]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][14]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][13]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][9]~1  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][14]~1 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][9]~1  ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'MainMemory:Unit2|slowClock'                                                                                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.231  ; 0.464        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; 0.231  ; 0.464        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; 0.231  ; 0.464        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; 0.231  ; 0.464        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; 0.231  ; 0.464        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; 0.231  ; 0.464        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.232  ; 0.465        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.232  ; 0.465        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.232  ; 0.465        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.232  ; 0.465        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; 0.232  ; 0.465        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; 0.232  ; 0.465        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; 0.232  ; 0.465        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 0.232  ; 0.465        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; 0.232  ; 0.465        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; 0.232  ; 0.465        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; 0.232  ; 0.465        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.233  ; 0.466        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.233  ; 0.466        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.233  ; 0.466        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; 0.233  ; 0.466        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.233  ; 0.466        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 0.233  ; 0.466        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; 0.233  ; 0.466        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; 0.233  ; 0.466        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 0.233  ; 0.466        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; 0.233  ; 0.466        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; 0.233  ; 0.466        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; 0.233  ; 0.466        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; 0.234  ; 0.467        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.234  ; 0.467        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 0.234  ; 0.467        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; 0.297  ; 0.530        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 0.298  ; 0.531        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.298  ; 0.531        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.298  ; 0.531        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 0.298  ; 0.531        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; 0.298  ; 0.531        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; 0.298  ; 0.531        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; 0.298  ; 0.531        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; 0.299  ; 0.532        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.300  ; 0.533        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; 0.300  ; 0.533        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; 0.300  ; 0.533        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; 0.300  ; 0.533        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; 0.300  ; 0.533        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; 0.300  ; 0.533        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; 0.300  ; 0.533        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; 0.300  ; 0.533        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; 0.300  ; 0.533        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a18|clk0                                                     ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a27|clk0                                                     ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a63|clk0                                                     ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|send_block_out'                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ;
; 0.176  ; 0.394        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ;
; 0.177  ; 0.395        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ;
; 0.177  ; 0.395        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ;
; 0.180  ; 0.398        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ;
; 0.186  ; 0.404        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ;
; 0.186  ; 0.404        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ;
; 0.186  ; 0.404        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ;
; 0.186  ; 0.404        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ;
; 0.186  ; 0.404        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ;
; 0.186  ; 0.404        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ;
; 0.186  ; 0.404        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ;
; 0.186  ; 0.404        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ;
; 0.195  ; 0.413        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ;
; 0.195  ; 0.413        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ;
; 0.196  ; 0.414        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ;
; 0.196  ; 0.414        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ;
; 0.196  ; 0.414        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ;
; 0.197  ; 0.415        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ;
; 0.197  ; 0.415        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ;
; 0.197  ; 0.415        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ;
; 0.197  ; 0.415        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ;
; 0.197  ; 0.415        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|replaceStatusOut'                                                                       ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|datac           ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[4]        ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[3]        ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[0]        ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[1]        ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[2]        ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|combout         ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[5]        ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[6]        ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[7]        ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[8]        ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[4]|datad             ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[3]|datad             ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[9]        ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[0]|datad             ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]|datad             ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[2]|datad             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[7]|datac             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[8]|datac             ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[9]|datac             ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[5]|dataa             ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[6]|dataa             ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|inclk[0] ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit1|replaceStatusOut|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit1|replaceStatusOut|q                ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|inclk[0] ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|outclk   ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[5]|dataa             ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[6]|dataa             ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[9]|datac             ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[7]|datac             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[8]|datac             ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[9]        ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[2]|datad             ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[0]|datad             ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]|datad             ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[3]|datad             ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[4]|datad             ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[7]        ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[8]        ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[5]        ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[6]        ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|combout         ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[2]        ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[0]        ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[1]        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[3]        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[4]        ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|datac           ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; 11.813 ; 12.256 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; 11.075 ; 11.556 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; 11.722 ; 12.137 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; 11.813 ; 12.256 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; 4.958  ; 5.126  ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; 1.104  ; 1.170  ; Rise       ; clock                                ;
; Mwe          ; clock                                ; 2.223  ; 2.495  ; Rise       ; clock                                ;
; address[*]   ; clock                                ; 11.953 ; 12.396 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; 7.137  ; 7.469  ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; 6.863  ; 7.129  ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; 11.215 ; 11.696 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; 11.862 ; 12.277 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; 11.953 ; 12.396 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; 2.663  ; 2.987  ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; 2.622  ; 3.003  ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; 2.920  ; 3.201  ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; 3.090  ; 3.342  ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; 2.961  ; 3.280  ; Rise       ; clock                                ;
;  address[10] ; clock                                ; 3.102  ; 3.324  ; Rise       ; clock                                ;
;  address[11] ; clock                                ; 2.801  ; 3.142  ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; 1.985  ; 2.331  ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; 1.348  ; 1.610  ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; 1.348  ; 1.615  ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; 1.330  ; 1.601  ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; 1.006  ; 1.278  ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; 0.982  ; 1.179  ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; 0.634  ; 0.851  ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; 0.830  ; 1.016  ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; 1.130  ; 1.403  ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; 1.915  ; 2.249  ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; 1.083  ; 1.354  ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; 0.869  ; 1.065  ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; 1.985  ; 2.331  ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; 1.864  ; 2.204  ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; 1.221  ; 1.538  ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; 0.357  ; 0.604  ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; 0.976  ; 1.222  ; Rise       ; clock                                ;
; reset        ; clock                                ; 5.325  ; 5.484  ; Rise       ; clock                                ;
; Mre          ; reset                                ; 1.658  ; 1.758  ; Rise       ; reset                                ;
; Mwe          ; reset                                ; 1.345  ; 1.619  ; Rise       ; reset                                ;
; address[*]   ; reset                                ; 8.393  ; 8.832  ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 7.655  ; 8.132  ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 8.302  ; 8.713  ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 8.393  ; 8.832  ; Rise       ; reset                                ;
; reset        ; reset                                ; 5.613  ; 5.834  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; 0.049  ; -0.271 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; -0.105 ; -0.399 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; -0.827 ; -1.143 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; 0.049  ; -0.271 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; -0.976 ; -1.057 ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; -0.711 ; -0.771 ; Rise       ; clock                                ;
; Mwe          ; clock                                ; -1.776 ; -2.032 ; Rise       ; clock                                ;
; address[*]   ; clock                                ; -0.646 ; -0.908 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; -1.222 ; -1.437 ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; -1.207 ; -1.447 ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; -1.131 ; -1.397 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; -0.984 ; -1.302 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; -0.646 ; -0.908 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; -1.150 ; -1.444 ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; -1.309 ; -1.643 ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; -1.620 ; -1.912 ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; -1.201 ; -1.442 ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; -1.327 ; -1.641 ; Rise       ; clock                                ;
;  address[10] ; clock                                ; -1.423 ; -1.646 ; Rise       ; clock                                ;
;  address[11] ; clock                                ; -1.252 ; -1.564 ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; 0.046  ; -0.186 ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; -0.911 ; -1.156 ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; -0.906 ; -1.156 ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; -0.893 ; -1.148 ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; -0.580 ; -0.834 ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; -0.568 ; -0.759 ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; -0.222 ; -0.424 ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; -0.409 ; -0.581 ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; -0.711 ; -0.975 ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; -1.466 ; -1.789 ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; -0.654 ; -0.908 ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; -0.446 ; -0.628 ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; -1.535 ; -1.869 ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; -1.404 ; -1.723 ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; -0.799 ; -1.105 ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; 0.046  ; -0.186 ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; -0.551 ; -0.781 ; Rise       ; clock                                ;
; reset        ; clock                                ; -0.956 ; -1.078 ; Rise       ; clock                                ;
; Mre          ; reset                                ; -0.318 ; -0.416 ; Rise       ; reset                                ;
; Mwe          ; reset                                ; -0.007 ; -0.273 ; Rise       ; reset                                ;
; address[*]   ; reset                                ; 0.324  ; 0.100  ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 0.156  ; -0.061 ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 0.324  ; 0.100  ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; -0.126 ; -0.569 ; Rise       ; reset                                ;
; reset        ; reset                                ; 0.327  ; 0.026  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 6.219  ;        ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;        ; 5.976  ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; cont_out_block[*]       ; CacheController:Unit1|send_block_out   ; 13.245 ; 13.017 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[0]      ; CacheController:Unit1|send_block_out   ; 9.704  ; 9.714  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[1]      ; CacheController:Unit1|send_block_out   ; 8.529  ; 8.436  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[2]      ; CacheController:Unit1|send_block_out   ; 9.385  ; 9.225  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[3]      ; CacheController:Unit1|send_block_out   ; 8.356  ; 8.302  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[4]      ; CacheController:Unit1|send_block_out   ; 7.805  ; 7.769  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[5]      ; CacheController:Unit1|send_block_out   ; 8.487  ; 8.400  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[6]      ; CacheController:Unit1|send_block_out   ; 9.414  ; 9.199  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[7]      ; CacheController:Unit1|send_block_out   ; 7.532  ; 7.453  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[8]      ; CacheController:Unit1|send_block_out   ; 9.844  ; 9.744  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[9]      ; CacheController:Unit1|send_block_out   ; 8.965  ; 8.899  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[10]     ; CacheController:Unit1|send_block_out   ; 11.796 ; 11.526 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[11]     ; CacheController:Unit1|send_block_out   ; 10.194 ; 10.078 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[12]     ; CacheController:Unit1|send_block_out   ; 7.706  ; 7.652  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[13]     ; CacheController:Unit1|send_block_out   ; 8.108  ; 7.996  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[14]     ; CacheController:Unit1|send_block_out   ; 7.733  ; 7.608  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[15]     ; CacheController:Unit1|send_block_out   ; 9.043  ; 8.812  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[16]     ; CacheController:Unit1|send_block_out   ; 9.922  ; 9.710  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[17]     ; CacheController:Unit1|send_block_out   ; 8.844  ; 8.733  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[18]     ; CacheController:Unit1|send_block_out   ; 8.229  ; 8.219  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[19]     ; CacheController:Unit1|send_block_out   ; 9.857  ; 9.480  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[20]     ; CacheController:Unit1|send_block_out   ; 7.523  ; 7.442  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[21]     ; CacheController:Unit1|send_block_out   ; 9.694  ; 9.333  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[22]     ; CacheController:Unit1|send_block_out   ; 8.986  ; 8.836  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[23]     ; CacheController:Unit1|send_block_out   ; 8.922  ; 8.781  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[24]     ; CacheController:Unit1|send_block_out   ; 8.174  ; 8.189  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[25]     ; CacheController:Unit1|send_block_out   ; 9.845  ; 9.639  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[26]     ; CacheController:Unit1|send_block_out   ; 7.276  ; 7.220  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[27]     ; CacheController:Unit1|send_block_out   ; 9.731  ; 9.749  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[28]     ; CacheController:Unit1|send_block_out   ; 9.161  ; 8.995  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[29]     ; CacheController:Unit1|send_block_out   ; 9.144  ; 9.077  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[30]     ; CacheController:Unit1|send_block_out   ; 9.141  ; 9.145  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[31]     ; CacheController:Unit1|send_block_out   ; 10.094 ; 9.751  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[32]     ; CacheController:Unit1|send_block_out   ; 9.121  ; 9.000  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[33]     ; CacheController:Unit1|send_block_out   ; 8.634  ; 8.576  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[34]     ; CacheController:Unit1|send_block_out   ; 8.114  ; 8.063  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[35]     ; CacheController:Unit1|send_block_out   ; 10.036 ; 10.067 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[36]     ; CacheController:Unit1|send_block_out   ; 9.711  ; 9.577  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[37]     ; CacheController:Unit1|send_block_out   ; 10.880 ; 10.828 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[38]     ; CacheController:Unit1|send_block_out   ; 10.366 ; 10.039 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[39]     ; CacheController:Unit1|send_block_out   ; 9.746  ; 9.480  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[40]     ; CacheController:Unit1|send_block_out   ; 8.858  ; 8.773  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[41]     ; CacheController:Unit1|send_block_out   ; 9.945  ; 9.663  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[42]     ; CacheController:Unit1|send_block_out   ; 7.272  ; 7.192  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[43]     ; CacheController:Unit1|send_block_out   ; 9.528  ; 9.487  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[44]     ; CacheController:Unit1|send_block_out   ; 9.662  ; 9.497  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[45]     ; CacheController:Unit1|send_block_out   ; 7.843  ; 7.758  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[46]     ; CacheController:Unit1|send_block_out   ; 8.877  ; 8.830  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[47]     ; CacheController:Unit1|send_block_out   ; 9.563  ; 9.283  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[48]     ; CacheController:Unit1|send_block_out   ; 9.775  ; 9.468  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[49]     ; CacheController:Unit1|send_block_out   ; 9.074  ; 9.077  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[50]     ; CacheController:Unit1|send_block_out   ; 9.311  ; 9.149  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[51]     ; CacheController:Unit1|send_block_out   ; 9.439  ; 9.232  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[52]     ; CacheController:Unit1|send_block_out   ; 8.792  ; 8.784  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[53]     ; CacheController:Unit1|send_block_out   ; 10.058 ; 9.784  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[54]     ; CacheController:Unit1|send_block_out   ; 9.587  ; 9.628  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[55]     ; CacheController:Unit1|send_block_out   ; 8.442  ; 8.331  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[56]     ; CacheController:Unit1|send_block_out   ; 11.809 ; 11.535 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[57]     ; CacheController:Unit1|send_block_out   ; 8.524  ; 8.560  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[58]     ; CacheController:Unit1|send_block_out   ; 13.245 ; 13.017 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[59]     ; CacheController:Unit1|send_block_out   ; 9.560  ; 9.499  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[60]     ; CacheController:Unit1|send_block_out   ; 9.996  ; 9.623  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[61]     ; CacheController:Unit1|send_block_out   ; 9.170  ; 9.176  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[62]     ; CacheController:Unit1|send_block_out   ; 7.049  ; 7.035  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[63]     ; CacheController:Unit1|send_block_out   ; 10.077 ; 9.950  ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ; 3.523  ;        ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ;        ; 3.494  ; Fall       ; CacheController:Unit1|send_block_out   ;
; mem_block_out_d[*]      ; MainMemory:Unit2|slowClock             ; 14.361 ; 14.046 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[0]     ; MainMemory:Unit2|slowClock             ; 12.257 ; 12.205 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[1]     ; MainMemory:Unit2|slowClock             ; 12.019 ; 11.962 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[2]     ; MainMemory:Unit2|slowClock             ; 13.195 ; 13.022 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[3]     ; MainMemory:Unit2|slowClock             ; 12.497 ; 12.415 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[4]     ; MainMemory:Unit2|slowClock             ; 12.157 ; 12.153 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[5]     ; MainMemory:Unit2|slowClock             ; 12.023 ; 11.881 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[6]     ; MainMemory:Unit2|slowClock             ; 11.375 ; 11.190 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[7]     ; MainMemory:Unit2|slowClock             ; 14.207 ; 13.920 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[8]     ; MainMemory:Unit2|slowClock             ; 14.266 ; 13.992 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[9]     ; MainMemory:Unit2|slowClock             ; 11.771 ; 11.715 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[10]    ; MainMemory:Unit2|slowClock             ; 12.096 ; 11.848 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[11]    ; MainMemory:Unit2|slowClock             ; 13.260 ; 13.145 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[12]    ; MainMemory:Unit2|slowClock             ; 11.974 ; 11.749 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[13]    ; MainMemory:Unit2|slowClock             ; 11.271 ; 11.096 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[14]    ; MainMemory:Unit2|slowClock             ; 11.895 ; 11.823 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[15]    ; MainMemory:Unit2|slowClock             ; 13.413 ; 13.279 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[16]    ; MainMemory:Unit2|slowClock             ; 12.273 ; 12.195 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[17]    ; MainMemory:Unit2|slowClock             ; 11.332 ; 11.186 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[18]    ; MainMemory:Unit2|slowClock             ; 14.138 ; 13.841 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[19]    ; MainMemory:Unit2|slowClock             ; 12.601 ; 12.427 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[20]    ; MainMemory:Unit2|slowClock             ; 11.507 ; 11.432 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[21]    ; MainMemory:Unit2|slowClock             ; 12.879 ; 12.799 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[22]    ; MainMemory:Unit2|slowClock             ; 12.004 ; 11.980 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[23]    ; MainMemory:Unit2|slowClock             ; 11.716 ; 11.670 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[24]    ; MainMemory:Unit2|slowClock             ; 12.065 ; 11.984 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[25]    ; MainMemory:Unit2|slowClock             ; 12.100 ; 11.938 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[26]    ; MainMemory:Unit2|slowClock             ; 11.909 ; 11.828 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[27]    ; MainMemory:Unit2|slowClock             ; 13.984 ; 13.471 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[28]    ; MainMemory:Unit2|slowClock             ; 11.614 ; 11.571 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[29]    ; MainMemory:Unit2|slowClock             ; 11.531 ; 11.491 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[30]    ; MainMemory:Unit2|slowClock             ; 13.098 ; 12.843 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[31]    ; MainMemory:Unit2|slowClock             ; 11.183 ; 11.177 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[32]    ; MainMemory:Unit2|slowClock             ; 11.390 ; 11.218 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[33]    ; MainMemory:Unit2|slowClock             ; 14.361 ; 14.046 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[34]    ; MainMemory:Unit2|slowClock             ; 12.629 ; 12.451 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[35]    ; MainMemory:Unit2|slowClock             ; 11.854 ; 11.813 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[36]    ; MainMemory:Unit2|slowClock             ; 11.253 ; 11.070 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[37]    ; MainMemory:Unit2|slowClock             ; 11.883 ; 11.685 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[38]    ; MainMemory:Unit2|slowClock             ; 12.344 ; 12.100 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[39]    ; MainMemory:Unit2|slowClock             ; 11.614 ; 11.403 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[40]    ; MainMemory:Unit2|slowClock             ; 12.380 ; 12.214 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[41]    ; MainMemory:Unit2|slowClock             ; 11.854 ; 11.637 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[42]    ; MainMemory:Unit2|slowClock             ; 12.772 ; 12.610 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[43]    ; MainMemory:Unit2|slowClock             ; 11.894 ; 11.805 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[44]    ; MainMemory:Unit2|slowClock             ; 12.681 ; 12.547 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[45]    ; MainMemory:Unit2|slowClock             ; 11.452 ; 11.322 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[46]    ; MainMemory:Unit2|slowClock             ; 12.021 ; 11.960 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[47]    ; MainMemory:Unit2|slowClock             ; 11.699 ; 11.652 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[48]    ; MainMemory:Unit2|slowClock             ; 11.750 ; 11.491 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[49]    ; MainMemory:Unit2|slowClock             ; 11.979 ; 11.835 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[50]    ; MainMemory:Unit2|slowClock             ; 10.928 ; 10.849 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[51]    ; MainMemory:Unit2|slowClock             ; 12.715 ; 12.599 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[52]    ; MainMemory:Unit2|slowClock             ; 11.366 ; 11.229 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[53]    ; MainMemory:Unit2|slowClock             ; 11.310 ; 11.168 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[54]    ; MainMemory:Unit2|slowClock             ; 11.298 ; 11.247 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[55]    ; MainMemory:Unit2|slowClock             ; 11.563 ; 11.498 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[56]    ; MainMemory:Unit2|slowClock             ; 11.625 ; 11.563 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[57]    ; MainMemory:Unit2|slowClock             ; 11.846 ; 11.746 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[58]    ; MainMemory:Unit2|slowClock             ; 13.017 ; 12.909 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[59]    ; MainMemory:Unit2|slowClock             ; 11.443 ; 11.384 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[60]    ; MainMemory:Unit2|slowClock             ; 11.490 ; 11.375 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[61]    ; MainMemory:Unit2|slowClock             ; 11.335 ; 11.283 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[62]    ; MainMemory:Unit2|slowClock             ; 12.307 ; 12.134 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[63]    ; MainMemory:Unit2|slowClock             ; 11.464 ; 11.413 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 4.154  ;        ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;        ; 4.081  ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 6.478  ; 6.437  ; Rise       ; clock                                  ;
; done_controller_d       ; clock                                  ; 7.460  ; 7.367  ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 7.224  ; 7.096  ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 6.506  ; 6.472  ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 7.447  ; 7.364  ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 7.253  ; 7.196  ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 7.292  ; 7.236  ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 7.447  ; 7.364  ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 7.275  ; 7.218  ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 7.646  ; 7.665  ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 7.167  ; 7.106  ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 6.719  ; 6.645  ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 6.981  ; 6.886  ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 7.646  ; 7.665  ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 11.722 ; 11.501 ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 7.788  ; 7.660  ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 7.921  ; 7.735  ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 10.355 ; 10.121 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 10.648 ; 10.376 ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 10.468 ; 10.183 ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 8.720  ; 8.424  ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 7.492  ; 7.439  ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 7.546  ; 7.411  ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 11.722 ; 11.501 ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 10.298 ; 10.047 ; Rise       ; clock                                  ;
; write_back_mem_d        ; clock                                  ; 10.001 ; 9.930  ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 9.628  ; 9.454  ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 10.508 ; 10.225 ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 7.426  ; 7.318  ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 7.670  ; 7.535  ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 7.109  ; 7.037  ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 7.247  ; 7.063  ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 5.913  ; 5.851  ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 5.902  ; 5.839  ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 6.138  ; 6.044  ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 10.508 ; 10.225 ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 9.618  ; 9.341  ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 5.868  ; 5.791  ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 5.947  ; 5.885  ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 7.572  ; 7.550  ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 7.402  ; 7.302  ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 5.963  ; 5.901  ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 6.525  ; 6.446  ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 8.071  ; 7.992  ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 5.977  ;        ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;        ; 5.743  ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; cont_out_block[*]       ; CacheController:Unit1|send_block_out   ; 6.766  ; 6.751  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[0]      ; CacheController:Unit1|send_block_out   ; 9.312  ; 9.320  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[1]      ; CacheController:Unit1|send_block_out   ; 8.185  ; 8.095  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[2]      ; CacheController:Unit1|send_block_out   ; 9.007  ; 8.852  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[3]      ; CacheController:Unit1|send_block_out   ; 8.020  ; 7.967  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[4]      ; CacheController:Unit1|send_block_out   ; 7.490  ; 7.456  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[5]      ; CacheController:Unit1|send_block_out   ; 8.145  ; 8.060  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[6]      ; CacheController:Unit1|send_block_out   ; 9.036  ; 8.829  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[7]      ; CacheController:Unit1|send_block_out   ; 7.228  ; 7.151  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[8]      ; CacheController:Unit1|send_block_out   ; 9.449  ; 9.352  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[9]      ; CacheController:Unit1|send_block_out   ; 8.604  ; 8.539  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[10]     ; CacheController:Unit1|send_block_out   ; 11.321 ; 11.061 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[11]     ; CacheController:Unit1|send_block_out   ; 9.785  ; 9.672  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[12]     ; CacheController:Unit1|send_block_out   ; 7.394  ; 7.341  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[13]     ; CacheController:Unit1|send_block_out   ; 7.780  ; 7.672  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[14]     ; CacheController:Unit1|send_block_out   ; 7.421  ; 7.301  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[15]     ; CacheController:Unit1|send_block_out   ; 8.680  ; 8.458  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[16]     ; CacheController:Unit1|send_block_out   ; 9.523  ; 9.318  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[17]     ; CacheController:Unit1|send_block_out   ; 8.491  ; 8.383  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[18]     ; CacheController:Unit1|send_block_out   ; 7.894  ; 7.883  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[19]     ; CacheController:Unit1|send_block_out   ; 9.461  ; 9.098  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[20]     ; CacheController:Unit1|send_block_out   ; 7.220  ; 7.141  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[21]     ; CacheController:Unit1|send_block_out   ; 9.300  ; 8.952  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[22]     ; CacheController:Unit1|send_block_out   ; 8.624  ; 8.480  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[23]     ; CacheController:Unit1|send_block_out   ; 8.562  ; 8.426  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[24]     ; CacheController:Unit1|send_block_out   ; 7.845  ; 7.859  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[25]     ; CacheController:Unit1|send_block_out   ; 9.450  ; 9.252  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[26]     ; CacheController:Unit1|send_block_out   ; 6.981  ; 6.926  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[27]     ; CacheController:Unit1|send_block_out   ; 9.338  ; 9.354  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[28]     ; CacheController:Unit1|send_block_out   ; 8.795  ; 8.634  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[29]     ; CacheController:Unit1|send_block_out   ; 8.776  ; 8.710  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[30]     ; CacheController:Unit1|send_block_out   ; 8.773  ; 8.776  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[31]     ; CacheController:Unit1|send_block_out   ; 9.689  ; 9.359  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[32]     ; CacheController:Unit1|send_block_out   ; 8.752  ; 8.635  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[33]     ; CacheController:Unit1|send_block_out   ; 8.285  ; 8.228  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[34]     ; CacheController:Unit1|send_block_out   ; 7.786  ; 7.736  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[35]     ; CacheController:Unit1|send_block_out   ; 9.677  ; 9.709  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[36]     ; CacheController:Unit1|send_block_out   ; 9.319  ; 9.190  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[37]     ; CacheController:Unit1|send_block_out   ; 10.441 ; 10.390 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[38]     ; CacheController:Unit1|send_block_out   ; 9.949  ; 9.634  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[39]     ; CacheController:Unit1|send_block_out   ; 9.354  ; 9.098  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[40]     ; CacheController:Unit1|send_block_out   ; 8.501  ; 8.419  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[41]     ; CacheController:Unit1|send_block_out   ; 9.546  ; 9.273  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[42]     ; CacheController:Unit1|send_block_out   ; 6.978  ; 6.901  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[43]     ; CacheController:Unit1|send_block_out   ; 9.191  ; 9.153  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[44]     ; CacheController:Unit1|send_block_out   ; 9.275  ; 9.115  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[45]     ; CacheController:Unit1|send_block_out   ; 7.527  ; 7.445  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[46]     ; CacheController:Unit1|send_block_out   ; 8.519  ; 8.473  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[47]     ; CacheController:Unit1|send_block_out   ; 9.181  ; 8.910  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[48]     ; CacheController:Unit1|send_block_out   ; 9.382  ; 9.086  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[49]     ; CacheController:Unit1|send_block_out   ; 8.708  ; 8.710  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[50]     ; CacheController:Unit1|send_block_out   ; 8.935  ; 8.779  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[51]     ; CacheController:Unit1|send_block_out   ; 9.057  ; 8.858  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[52]     ; CacheController:Unit1|send_block_out   ; 8.439  ; 8.430  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[53]     ; CacheController:Unit1|send_block_out   ; 9.655  ; 9.391  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[54]     ; CacheController:Unit1|send_block_out   ; 9.248  ; 9.289  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[55]     ; CacheController:Unit1|send_block_out   ; 8.102  ; 7.995  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[56]     ; CacheController:Unit1|send_block_out   ; 11.335 ; 11.071 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[57]     ; CacheController:Unit1|send_block_out   ; 8.181  ; 8.214  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[58]     ; CacheController:Unit1|send_block_out   ; 12.760 ; 12.542 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[59]     ; CacheController:Unit1|send_block_out   ; 9.173  ; 9.114  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[60]     ; CacheController:Unit1|send_block_out   ; 9.596  ; 9.236  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[61]     ; CacheController:Unit1|send_block_out   ; 8.800  ; 8.805  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[62]     ; CacheController:Unit1|send_block_out   ; 6.766  ; 6.751  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[63]     ; CacheController:Unit1|send_block_out   ; 9.670  ; 9.548  ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ; 3.388  ;        ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ;        ; 3.359  ; Fall       ; CacheController:Unit1|send_block_out   ;
; mem_block_out_d[*]      ; MainMemory:Unit2|slowClock             ; 10.491 ; 10.413 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[0]     ; MainMemory:Unit2|slowClock             ; 11.763 ; 11.713 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[1]     ; MainMemory:Unit2|slowClock             ; 11.538 ; 11.482 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[2]     ; MainMemory:Unit2|slowClock             ; 12.664 ; 12.497 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[3]     ; MainMemory:Unit2|slowClock             ; 11.993 ; 11.913 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[4]     ; MainMemory:Unit2|slowClock             ; 11.671 ; 11.666 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[5]     ; MainMemory:Unit2|slowClock             ; 11.541 ; 11.404 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[6]     ; MainMemory:Unit2|slowClock             ; 10.918 ; 10.740 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[7]     ; MainMemory:Unit2|slowClock             ; 13.637 ; 13.360 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[8]     ; MainMemory:Unit2|slowClock             ; 13.693 ; 13.430 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[9]     ; MainMemory:Unit2|slowClock             ; 11.298 ; 11.244 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[10]    ; MainMemory:Unit2|slowClock             ; 11.610 ; 11.371 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[11]    ; MainMemory:Unit2|slowClock             ; 12.729 ; 12.618 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[12]    ; MainMemory:Unit2|slowClock             ; 11.497 ; 11.279 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[13]    ; MainMemory:Unit2|slowClock             ; 10.816 ; 10.647 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[14]    ; MainMemory:Unit2|slowClock             ; 11.416 ; 11.346 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[15]    ; MainMemory:Unit2|slowClock             ; 12.874 ; 12.745 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[16]    ; MainMemory:Unit2|slowClock             ; 11.779 ; 11.703 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[17]    ; MainMemory:Unit2|slowClock             ; 10.875 ; 10.733 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[18]    ; MainMemory:Unit2|slowClock             ; 13.569 ; 13.283 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[19]    ; MainMemory:Unit2|slowClock             ; 12.095 ; 11.927 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[20]    ; MainMemory:Unit2|slowClock             ; 11.043 ; 10.970 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[21]    ; MainMemory:Unit2|slowClock             ; 12.360 ; 12.282 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[22]    ; MainMemory:Unit2|slowClock             ; 11.520 ; 11.496 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[23]    ; MainMemory:Unit2|slowClock             ; 11.246 ; 11.200 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[24]    ; MainMemory:Unit2|slowClock             ; 11.579 ; 11.500 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[25]    ; MainMemory:Unit2|slowClock             ; 11.614 ; 11.458 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[26]    ; MainMemory:Unit2|slowClock             ; 11.431 ; 11.352 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[27]    ; MainMemory:Unit2|slowClock             ; 13.423 ; 12.929 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[28]    ; MainMemory:Unit2|slowClock             ; 11.145 ; 11.102 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[29]    ; MainMemory:Unit2|slowClock             ; 11.066 ; 11.027 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[30]    ; MainMemory:Unit2|slowClock             ; 12.571 ; 12.325 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[31]    ; MainMemory:Unit2|slowClock             ; 10.734 ; 10.727 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[32]    ; MainMemory:Unit2|slowClock             ; 10.934 ; 10.769 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[33]    ; MainMemory:Unit2|slowClock             ; 13.782 ; 13.479 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[34]    ; MainMemory:Unit2|slowClock             ; 12.120 ; 11.948 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[35]    ; MainMemory:Unit2|slowClock             ; 11.381 ; 11.340 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[36]    ; MainMemory:Unit2|slowClock             ; 10.799 ; 10.623 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[37]    ; MainMemory:Unit2|slowClock             ; 11.404 ; 11.212 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[38]    ; MainMemory:Unit2|slowClock             ; 11.847 ; 11.612 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[39]    ; MainMemory:Unit2|slowClock             ; 11.146 ; 10.942 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[40]    ; MainMemory:Unit2|slowClock             ; 11.883 ; 11.722 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[41]    ; MainMemory:Unit2|slowClock             ; 11.379 ; 11.169 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[42]    ; MainMemory:Unit2|slowClock             ; 12.262 ; 12.105 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[43]    ; MainMemory:Unit2|slowClock             ; 11.418 ; 11.331 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[44]    ; MainMemory:Unit2|slowClock             ; 12.218 ; 12.091 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[45]    ; MainMemory:Unit2|slowClock             ; 10.993 ; 10.867 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[46]    ; MainMemory:Unit2|slowClock             ; 11.540 ; 11.479 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[47]    ; MainMemory:Unit2|slowClock             ; 11.229 ; 11.184 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[48]    ; MainMemory:Unit2|slowClock             ; 11.280 ; 11.030 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[49]    ; MainMemory:Unit2|slowClock             ; 11.496 ; 11.357 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[50]    ; MainMemory:Unit2|slowClock             ; 10.491 ; 10.413 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[51]    ; MainMemory:Unit2|slowClock             ; 12.203 ; 12.090 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[52]    ; MainMemory:Unit2|slowClock             ; 10.908 ; 10.776 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[53]    ; MainMemory:Unit2|slowClock             ; 10.854 ; 10.718 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[54]    ; MainMemory:Unit2|slowClock             ; 10.843 ; 10.794 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[55]    ; MainMemory:Unit2|slowClock             ; 11.097 ; 11.033 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[56]    ; MainMemory:Unit2|slowClock             ; 11.158 ; 11.097 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[57]    ; MainMemory:Unit2|slowClock             ; 11.371 ; 11.275 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[58]    ; MainMemory:Unit2|slowClock             ; 12.495 ; 12.391 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[59]    ; MainMemory:Unit2|slowClock             ; 10.986 ; 10.928 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[60]    ; MainMemory:Unit2|slowClock             ; 11.030 ; 10.919 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[61]    ; MainMemory:Unit2|slowClock             ; 10.879 ; 10.829 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[62]    ; MainMemory:Unit2|slowClock             ; 11.811 ; 11.645 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[63]    ; MainMemory:Unit2|slowClock             ; 11.004 ; 10.954 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 3.995  ;        ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;        ; 3.924  ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 6.246  ; 6.205  ; Rise       ; clock                                  ;
; done_controller_d       ; clock                                  ; 7.186  ; 7.096  ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 6.962  ; 6.839  ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 6.270  ; 6.237  ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 6.987  ; 6.932  ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 6.987  ; 6.932  ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 7.025  ; 6.970  ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 7.174  ; 7.093  ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 7.008  ; 6.953  ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 6.479  ; 6.407  ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 6.909  ; 6.849  ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 6.479  ; 6.407  ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 6.730  ; 6.638  ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 7.414  ; 7.433  ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 7.220  ; 7.140  ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 7.501  ; 7.377  ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 7.628  ; 7.449  ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 9.965  ; 9.739  ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 10.249 ; 9.988  ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 10.076 ; 9.802  ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 8.399  ; 8.113  ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 7.220  ; 7.168  ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 7.270  ; 7.140  ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 11.325 ; 11.114 ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 9.912  ; 9.670  ; Rise       ; clock                                  ;
; write_back_mem_d        ; clock                                  ; 9.630  ; 9.560  ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 9.186  ; 9.019  ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 5.667  ; 5.592  ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 7.164  ; 7.059  ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 7.399  ; 7.268  ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 6.859  ; 6.789  ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 6.995  ; 6.817  ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 5.709  ; 5.649  ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 5.698  ; 5.637  ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 5.927  ; 5.836  ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 10.122 ; 9.850  ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 9.267  ; 9.000  ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 5.667  ; 5.592  ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 5.745  ; 5.685  ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 7.304  ; 7.281  ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 7.138  ; 7.042  ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 5.759  ; 5.699  ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 6.299  ; 6.222  ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 7.780  ; 7.703  ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -3.619 ; -1384.122     ;
; reset                                  ; -3.485 ; -539.377      ;
; CacheController:Unit1|send_block_out   ; -3.296 ; -168.546      ;
; CacheController:Unit1|replaceStatusOut ; -0.901 ; -5.784        ;
; MainMemory:Unit2|slowClock             ; -0.363 ; -4.840        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; reset                                  ; -0.400 ; -103.562      ;
; clock                                  ; -0.009 ; -0.126        ;
; CacheController:Unit1|replaceStatusOut ; 0.124  ; 0.000         ;
; MainMemory:Unit2|slowClock             ; 0.165  ; 0.000         ;
; CacheController:Unit1|send_block_out   ; 0.626  ; 0.000         ;
+----------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -1.991 ; -1019.499            ;
; reset ; -1.430 ; -356.988             ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clock ; -0.596 ; -11.705             ;
; reset ; 0.269  ; 0.000               ;
+-------+--------+---------------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -3.000 ; -984.381      ;
; reset                                  ; -3.000 ; -3.000        ;
; CacheController:Unit1|send_block_out   ; -1.000 ; -64.000       ;
; MainMemory:Unit2|slowClock             ; -1.000 ; -32.000       ;
; CacheController:Unit1|replaceStatusOut ; 0.341  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                            ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.619 ; CacheController:Unit1|data_block[13]                      ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; clock        ; clock       ; 1.000        ; 0.139      ; 4.745      ;
; -3.516 ; CacheController:Unit1|data_block[6]                       ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.158      ; 4.661      ;
; -3.422 ; CacheController:Unit1|data_block[40]                      ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; clock        ; clock       ; 1.000        ; 0.137      ; 4.546      ;
; -3.333 ; CacheController:Unit1|data_block[44]                      ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; clock        ; clock       ; 1.000        ; 0.152      ; 4.472      ;
; -3.290 ; CacheController:Unit1|data_block[50]                      ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; clock        ; clock       ; 1.000        ; 0.157      ; 4.434      ;
; -3.276 ; CacheController:Unit1|data_block[42]                      ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; clock        ; clock       ; 1.000        ; 0.173      ; 4.436      ;
; -3.273 ; CacheController:Unit1|data_block[11]                      ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; clock        ; clock       ; 1.000        ; 0.157      ; 4.417      ;
; -3.239 ; CacheController:Unit1|data_block[32]                      ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; clock        ; clock       ; 1.000        ; 0.137      ; 4.363      ;
; -3.237 ; CacheController:Unit1|data_block[8]                       ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; clock        ; clock       ; 1.000        ; 0.114      ; 4.338      ;
; -3.228 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.015     ; 2.180      ;
; -3.206 ; CacheController:Unit1|data_block[4]                       ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; clock        ; clock       ; 1.000        ; 0.155      ; 4.348      ;
; -3.183 ; CacheController:Unit1|data_block[57]                      ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; clock        ; clock       ; 1.000        ; 0.163      ; 4.333      ;
; -3.149 ; CacheController:Unit1|data_block[54]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.157      ; 4.293      ;
; -3.149 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.065     ; 2.051      ;
; -3.147 ; CacheController:Unit1|data_block[16]                      ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; clock        ; clock       ; 1.000        ; 0.125      ; 4.259      ;
; -3.137 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.040     ; 2.064      ;
; -3.134 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -2.066     ; 2.035      ;
; -3.128 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.017     ; 2.078      ;
; -3.126 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -2.056     ; 2.037      ;
; -3.117 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.043     ; 2.041      ;
; -3.096 ; CacheController:Unit1|data_block[25]                      ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; clock        ; clock       ; 1.000        ; 0.160      ; 4.243      ;
; -3.095 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.020     ; 2.042      ;
; -3.085 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -2.089     ; 1.963      ;
; -3.080 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.028     ; 2.019      ;
; -3.078 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.022     ; 2.023      ;
; -3.077 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.104     ; 1.940      ;
; -3.072 ; CacheController:Unit1|data_block[22]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; -0.031     ; 4.028      ;
; -3.072 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -2.032     ; 2.007      ;
; -3.072 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.109     ; 1.930      ;
; -3.070 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.119     ; 1.918      ;
; -3.067 ; CacheController:Unit1|data_block[49]                      ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; clock        ; clock       ; 1.000        ; 0.156      ; 4.210      ;
; -3.067 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -2.133     ; 1.901      ;
; -3.063 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -2.132     ; 1.898      ;
; -3.062 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.021     ; 2.008      ;
; -3.061 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.107     ; 1.921      ;
; -3.060 ; CacheController:Unit1|data_block[1]                       ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; clock        ; clock       ; 1.000        ; 0.179      ; 4.226      ;
; -3.059 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -2.018     ; 2.008      ;
; -3.058 ; CacheController:Unit1|data_block[28]                      ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; clock        ; clock       ; 1.000        ; 0.178      ; 4.223      ;
; -3.056 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -2.103     ; 1.920      ;
; -3.054 ; CacheController:Unit1|data_block[20]                      ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; clock        ; clock       ; 1.000        ; 0.134      ; 4.175      ;
; -3.052 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -2.054     ; 1.965      ;
; -3.048 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -2.051     ; 1.964      ;
; -3.044 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -2.070     ; 1.941      ;
; -3.040 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.105     ; 1.902      ;
; -3.039 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -2.094     ; 1.912      ;
; -3.038 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -2.010     ; 1.995      ;
; -3.036 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -2.012     ; 1.991      ;
; -3.034 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -2.049     ; 1.952      ;
; -3.031 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.022     ; 1.976      ;
; -3.025 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -2.072     ; 1.920      ;
; -3.024 ; CacheController:Unit1|data_block[24]                      ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; clock        ; clock       ; 1.000        ; 0.143      ; 4.154      ;
; -3.020 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.023     ; 1.964      ;
; -3.020 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -2.025     ; 1.962      ;
; -3.019 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.037     ; 1.949      ;
; -3.018 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.104     ; 1.881      ;
; -3.016 ; CacheController:Unit1|data_block[33]                      ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; clock        ; clock       ; 1.000        ; 0.150      ; 4.153      ;
; -3.016 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.028     ; 1.955      ;
; -3.010 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -2.061     ; 1.916      ;
; -3.006 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -2.099     ; 1.874      ;
; -3.006 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.027     ; 1.946      ;
; -3.006 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -2.042     ; 1.931      ;
; -3.006 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -2.039     ; 1.934      ;
; -3.006 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -2.031     ; 1.942      ;
; -3.004 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -2.027     ; 1.944      ;
; -3.003 ; CacheController:Unit1|data_block[43]                      ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; clock        ; clock       ; 1.000        ; 0.160      ; 4.150      ;
; -3.002 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.006     ; 1.963      ;
; -3.001 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -2.047     ; 1.921      ;
; -2.998 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -2.033     ; 1.932      ;
; -2.998 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -2.018     ; 1.947      ;
; -2.997 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -2.055     ; 1.909      ;
; -2.997 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -2.138     ; 1.826      ;
; -2.996 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.086     ; 1.877      ;
; -2.995 ; CacheController:Unit1|data_block[62]                      ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; clock        ; clock       ; 1.000        ; -0.052     ; 3.930      ;
; -2.995 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.008     ; 1.954      ;
; -2.994 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -2.030     ; 1.931      ;
; -2.986 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -2.071     ; 1.882      ;
; -2.984 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -2.056     ; 1.895      ;
; -2.983 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.027     ; 1.923      ;
; -2.982 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -2.052     ; 1.897      ;
; -2.982 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.001     ; 1.948      ;
; -2.977 ; CacheController:Unit1|data_block[45]                      ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; clock        ; clock       ; 1.000        ; 0.138      ; 4.102      ;
; -2.977 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.048     ; 1.896      ;
; -2.975 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -2.131     ; 1.811      ;
; -2.974 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.054     ; 1.887      ;
; -2.973 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -2.044     ; 1.896      ;
; -2.970 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.106     ; 1.831      ;
; -2.969 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.069     ; 1.867      ;
; -2.967 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.003     ; 1.931      ;
; -2.967 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -2.070     ; 1.864      ;
; -2.965 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.027     ; 1.905      ;
; -2.965 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.048     ; 1.884      ;
; -2.964 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -2.104     ; 1.827      ;
; -2.963 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -2.010     ; 1.920      ;
; -2.963 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; reset        ; clock       ; 1.000        ; -2.137     ; 1.793      ;
; -2.963 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -2.013     ; 1.917      ;
; -2.960 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -2.063     ; 1.864      ;
; -2.959 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -2.117     ; 1.809      ;
; -2.959 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[12] ; reset        ; clock       ; 1.000        ; -2.034     ; 1.892      ;
; -2.958 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -2.010     ; 1.915      ;
; -2.958 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -2.058     ; 1.867      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reset'                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.485 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; reset        ; reset       ; 1.000        ; -0.032     ; 3.961      ;
; -3.399 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 1.000        ; -0.032     ; 4.028      ;
; -3.378 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; reset        ; reset       ; 1.000        ; -0.031     ; 3.151      ;
; -3.341 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 3.870      ;
; -3.275 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; reset        ; reset       ; 1.000        ; -0.031     ; 3.802      ;
; -3.137 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 3.396      ;
; -2.950 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 1.000        ; -0.030     ; 2.897      ;
; -2.928 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 3.451      ;
; -2.898 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 3.438      ;
; -2.848 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1 ; reset        ; reset       ; 1.000        ; -0.031     ; 3.388      ;
; -2.830 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 3.278      ;
; -2.785 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 3.320      ;
; -2.758 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; reset        ; reset       ; 0.500        ; 3.724      ; 6.490      ;
; -2.750 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; clock        ; reset       ; 1.000        ; 1.592      ; 4.830      ;
; -2.708 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 0.500        ; 3.730      ; 6.599      ;
; -2.700 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; clock        ; reset       ; 1.000        ; 1.598      ; 4.939      ;
; -2.676 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; reset        ; reset       ; 1.000        ; -0.034     ; 3.151      ;
; -2.653 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 3.182      ;
; -2.623 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; reset        ; reset       ; 1.000        ; -0.029     ; 3.164      ;
; -2.621 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 1.000        ; -0.027     ; 3.076      ;
; -2.610 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; reset        ; reset       ; 0.500        ; 3.699      ; 6.367      ;
; -2.595 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ; reset        ; reset       ; 1.000        ; -0.029     ; 3.127      ;
; -2.588 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; reset        ; reset       ; 1.000        ; -0.033     ; 3.058      ;
; -2.576 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; reset        ; reset       ; 1.000        ; -0.028     ; 3.096      ;
; -2.574 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; clock        ; reset       ; 1.000        ; 1.567      ; 4.679      ;
; -2.562 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 2.955      ;
; -2.549 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; reset        ; reset       ; 0.500        ; 3.662      ; 6.269      ;
; -2.541 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; reset        ; reset       ; 1.000        ; -0.031     ; 3.163      ;
; -2.530 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; clock        ; reset       ; 1.000        ; 1.530      ; 4.598      ;
; -2.526 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1 ; reset        ; reset       ; 1.000        ; -0.031     ; 3.062      ;
; -2.516 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; clock        ; reset       ; 1.000        ; 1.494      ; 4.466      ;
; -2.515 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1  ; reset        ; reset       ; 1.000        ; -0.032     ; 2.987      ;
; -2.513 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 0.500        ; 3.626      ; 6.115      ;
; -2.473 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 2.912      ;
; -2.467 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 3.078      ;
; -2.465 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; clock        ; reset       ; 1.000        ; 1.535      ; 4.269      ;
; -2.464 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; reset        ; reset       ; 0.500        ; 3.667      ; 5.920      ;
; -2.454 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; clock        ; reset       ; 1.000        ; 1.909      ; 5.004      ;
; -2.451 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 2.973      ;
; -2.442 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; reset        ; reset       ; 1.000        ; -0.030     ; 2.982      ;
; -2.434 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~1 ; reset        ; reset       ; 1.000        ; -0.030     ; 2.968      ;
; -2.425 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; clock        ; reset       ; 1.000        ; 1.532      ; 4.507      ;
; -2.422 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; reset        ; reset       ; 0.500        ; 3.664      ; 6.156      ;
; -2.416 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~1 ; reset        ; reset       ; 1.000        ; -0.030     ; 2.949      ;
; -2.394 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; clock        ; reset       ; 1.000        ; 1.832      ; 4.764      ;
; -2.390 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; reset        ; reset       ; 1.000        ; -0.031     ; 2.924      ;
; -2.370 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 2.903      ;
; -2.369 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; reset        ; reset       ; 0.500        ; 3.693      ; 5.366      ;
; -2.366 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 0.500        ; 3.677      ; 5.520      ;
; -2.355 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; clock        ; reset       ; 1.000        ; 1.545      ; 3.857      ;
; -2.346 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 2.878      ;
; -2.346 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 2.878      ;
; -2.341 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1  ; reset        ; reset       ; 1.000        ; -0.031     ; 2.792      ;
; -2.334 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; clock        ; reset       ; 1.000        ; 1.561      ; 3.679      ;
; -2.321 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~1  ; reset        ; reset       ; 1.000        ; -0.031     ; 2.855      ;
; -2.314 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; reset        ; reset       ; 0.500        ; 3.668      ; 6.035      ;
; -2.299 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; reset        ; reset       ; 1.000        ; -0.031     ; 2.598      ;
; -2.298 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; clock        ; reset       ; 1.000        ; 1.490      ; 4.250      ;
; -2.291 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 2.826      ;
; -2.289 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 2.820      ;
; -2.284 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~1 ; reset        ; reset       ; 1.000        ; -0.031     ; 2.814      ;
; -2.278 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; clock        ; reset       ; 1.000        ; 1.536      ; 4.347      ;
; -2.278 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1  ; reset        ; reset       ; 1.000        ; -0.031     ; 2.811      ;
; -2.273 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~1  ; reset        ; reset       ; 1.000        ; -0.031     ; 2.810      ;
; -2.271 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1 ; reset        ; reset       ; 1.000        ; -0.030     ; 2.806      ;
; -2.269 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 0.500        ; 3.622      ; 5.873      ;
; -2.264 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 2.798      ;
; -2.240 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; clock        ; reset       ; 1.000        ; 1.498      ; 4.266      ;
; -2.240 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 2.776      ;
; -2.237 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; reset        ; reset       ; 0.500        ; 3.630      ; 5.915      ;
; -2.230 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 2.764      ;
; -2.219 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; reset        ; reset       ; 1.000        ; 3.724      ; 6.451      ;
; -2.200 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; reset        ; reset       ; 0.500        ; 3.666      ; 5.931      ;
; -2.190 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 2.585      ;
; -2.189 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 2.723      ;
; -2.180 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; clock        ; reset       ; 1.000        ; 1.534      ; 4.259      ;
; -2.169 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 1.000        ; 3.730      ; 6.560      ;
; -2.128 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1 ; reset        ; reset       ; 0.500        ; 3.683      ; 5.882      ;
; -2.111 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~1 ; clock        ; reset       ; 1.000        ; 1.551      ; 4.213      ;
; -2.109 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 2.642      ;
; -2.105 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; clock        ; reset       ; 1.000        ; 1.878      ; 4.521      ;
; -2.088 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; reset        ; reset       ; 0.500        ; 3.657      ; 5.815      ;
; -2.082 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 0.500        ; 3.670      ; 5.675      ;
; -2.079 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; reset        ; reset       ; 0.500        ; 3.634      ; 5.771      ;
; -2.076 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; clock        ; reset       ; 1.000        ; 1.525      ; 4.151      ;
; -2.062 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; clock        ; reset       ; 1.000        ; 1.502      ; 4.102      ;
; -2.060 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; clock        ; reset       ; 1.000        ; 1.538      ; 4.001      ;
; -2.045 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; clock        ; reset       ; 1.000        ; 1.819      ; 3.821      ;
; -2.044 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.031     ; 2.582      ;
; -2.043 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; reset        ; reset       ; 1.000        ; 3.699      ; 6.300      ;
; -2.016 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; reset        ; reset       ; 0.500        ; 3.684      ; 5.853      ;
; -2.005 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; clock        ; reset       ; 1.000        ; 1.503      ; 4.053      ;
; -2.001 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; clock        ; reset       ; 1.000        ; 1.552      ; 4.186      ;
; -1.999 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; reset        ; reset       ; 1.000        ; 3.662      ; 6.219      ;
; -1.997 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1  ; reset        ; reset       ; 0.500        ; 3.729      ; 5.730      ;
; -1.996 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; reset        ; reset       ; 1.000        ; -0.034     ; 2.621      ;
; -1.995 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1  ; reset        ; reset       ; 0.500        ; 3.669      ; 5.632      ;
; -1.985 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 1.000        ; 3.626      ; 6.087      ;
; -1.980 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1  ; clock        ; reset       ; 1.000        ; 1.597      ; 4.061      ;
; -1.980 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; reset        ; reset       ; 0.500        ; 3.635      ; 5.680      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CacheController:Unit1|send_block_out'                                                                                                                                                            ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -3.296 ; CacheController:Unit1|data_block[50]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.324      ; 4.597      ;
; -3.146 ; CacheController:Unit1|data_block[43]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.356      ; 4.479      ;
; -3.116 ; CacheController:Unit1|data_block[44]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.307      ; 4.400      ;
; -3.113 ; CacheController:Unit1|data_block[13]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.317      ; 4.407      ;
; -3.063 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.876     ; 2.164      ;
; -3.049 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.876     ; 2.150      ;
; -3.040 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.876     ; 2.141      ;
; -3.020 ; CacheController:Unit1|data_block[54]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.480      ; 4.477      ;
; -3.013 ; CacheController:Unit1|data_block[46]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.293      ; 4.283      ;
; -2.989 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.869     ; 2.097      ;
; -2.950 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.869     ; 2.058      ;
; -2.935 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.882     ; 2.030      ;
; -2.929 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.820     ; 2.086      ;
; -2.926 ; CacheController:Unit1|data_block[32]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.541      ; 4.444      ;
; -2.878 ; CacheController:Unit1|data_block[47]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.315      ; 4.170      ;
; -2.878 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.691     ; 2.164      ;
; -2.871 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.699     ; 2.149      ;
; -2.866 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.863     ; 1.980      ;
; -2.866 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.818     ; 2.025      ;
; -2.864 ; CacheController:Unit1|data_block[52]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.476      ; 4.317      ;
; -2.858 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.868     ; 1.967      ;
; -2.852 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.862     ; 1.967      ;
; -2.850 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.698     ; 2.129      ;
; -2.843 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.649     ; 2.171      ;
; -2.836 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.862     ; 1.951      ;
; -2.827 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.648     ; 2.156      ;
; -2.826 ; CacheController:Unit1|data_block[6]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.310      ; 4.113      ;
; -2.822 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.859     ; 1.940      ;
; -2.798 ; CacheController:Unit1|data_block[49]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.317      ; 4.092      ;
; -2.795 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.876     ; 1.896      ;
; -2.790 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.639     ; 2.128      ;
; -2.774 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.862     ; 1.889      ;
; -2.771 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.689     ; 2.059      ;
; -2.770 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.861     ; 1.886      ;
; -2.767 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.827     ; 1.917      ;
; -2.755 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.861     ; 1.871      ;
; -2.753 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.856     ; 1.874      ;
; -2.749 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.878     ; 1.848      ;
; -2.744 ; CacheController:Unit1|data_block[40]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.514      ; 4.235      ;
; -2.742 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.819     ; 1.900      ;
; -2.741 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.881     ; 1.837      ;
; -2.740 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.651     ; 2.066      ;
; -2.731 ; CacheController:Unit1|data_block[58]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.471      ; 4.179      ;
; -2.730 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.698     ; 2.009      ;
; -2.724 ; CacheController:Unit1|data_block[29]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.311      ; 4.012      ;
; -2.717 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.760     ; 1.934      ;
; -2.716 ; CacheController:Unit1|data_block[8]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.485      ; 4.178      ;
; -2.714 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.663     ; 2.028      ;
; -2.713 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.693     ; 1.997      ;
; -2.710 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.633     ; 2.054      ;
; -2.707 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.855     ; 1.829      ;
; -2.705 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.666     ; 2.016      ;
; -2.702 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.862     ; 1.817      ;
; -2.702 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.911     ; 1.768      ;
; -2.700 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.647     ; 2.030      ;
; -2.693 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.857     ; 1.813      ;
; -2.685 ; CacheController:Unit1|data_block[48]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.311      ; 3.973      ;
; -2.685 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.858     ; 1.804      ;
; -2.684 ; CacheController:Unit1|data_block[4]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.502      ; 4.163      ;
; -2.676 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.850     ; 1.803      ;
; -2.675 ; CacheController:Unit1|data_block[42]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.306      ; 3.958      ;
; -2.673 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.696     ; 1.954      ;
; -2.668 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.685     ; 1.960      ;
; -2.667 ; CacheController:Unit1|data_block[25]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.316      ; 3.960      ;
; -2.666 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.818     ; 1.825      ;
; -2.666 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.818     ; 1.825      ;
; -2.664 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.647     ; 1.994      ;
; -2.664 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.854     ; 1.787      ;
; -2.658 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.870     ; 1.765      ;
; -2.658 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.657     ; 1.978      ;
; -2.658 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.809     ; 1.826      ;
; -2.657 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.852     ; 1.782      ;
; -2.651 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.688     ; 1.940      ;
; -2.647 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.645     ; 1.979      ;
; -2.646 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.628     ; 1.995      ;
; -2.643 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.657     ; 1.963      ;
; -2.639 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.688     ; 1.928      ;
; -2.636 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.827     ; 1.786      ;
; -2.635 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.915     ; 1.697      ;
; -2.632 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.691     ; 1.918      ;
; -2.631 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.698     ; 1.910      ;
; -2.629 ; CacheController:Unit1|data_block[55]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.297      ; 3.903      ;
; -2.628 ; CacheController:Unit1|data_block[22]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.123      ; 3.728      ;
; -2.627 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.752     ; 1.852      ;
; -2.625 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.689     ; 1.913      ;
; -2.615 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.770     ; 1.822      ;
; -2.614 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.898     ; 1.693      ;
; -2.613 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.928     ; 1.662      ;
; -2.612 ; CacheController:Unit1|data_block[33]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.529      ; 4.118      ;
; -2.612 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.682     ; 1.907      ;
; -2.610 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.859     ; 1.728      ;
; -2.610 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.868     ; 1.719      ;
; -2.608 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.692     ; 1.893      ;
; -2.605 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.694     ; 1.888      ;
; -2.604 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.675     ; 1.906      ;
; -2.601 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.867     ; 1.711      ;
; -2.597 ; CacheController:Unit1|data_block[59]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.524      ; 4.098      ;
; -2.595 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.644     ; 1.928      ;
; -2.593 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.932     ; 1.638      ;
; -2.593 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.694     ; 1.876      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CacheController:Unit1|replaceStatusOut'                                                                                                                  ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.901 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.014     ; 0.805      ;
; -0.897 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.013     ; 0.802      ;
; -0.886 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.066     ; 0.795      ;
; -0.874 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.061     ; 0.801      ;
; -0.773 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.120     ; 0.689      ;
; -0.764 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.119     ; 0.693      ;
; -0.689 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; -0.054     ; 0.622      ;
; -0.453 ; CacheController:Unit1|blockAddressOut[6] ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.618      ; 0.989      ;
; -0.175 ; CacheController:Unit1|blockAddressOut[4] ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.505      ; 0.716      ;
; -0.164 ; CacheController:Unit1|blockAddressOut[3] ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.506      ; 0.718      ;
; -0.104 ; CacheController:Unit1|blockAddressOut[5] ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.619      ; 0.641      ;
; -0.093 ; CacheController:Unit1|blockAddressOut[7] ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.574      ; 0.642      ;
; -0.089 ; CacheController:Unit1|blockAddressOut[8] ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.571      ; 0.647      ;
; -0.084 ; CacheController:Unit1|blockAddressOut[9] ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.571      ; 0.643      ;
; -0.003 ; CacheController:Unit1|addressOUT[6]      ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.505      ; 0.544      ;
; 0.008  ; CacheController:Unit1|addressOUT[5]      ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.506      ; 0.546      ;
; 0.064  ; CacheController:Unit1|addressOUT[8]      ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.618      ; 0.472      ;
; 0.067  ; CacheController:Unit1|addressOUT[7]      ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.619      ; 0.470      ;
; 0.078  ; CacheController:Unit1|addressOUT[9]      ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.574      ; 0.471      ;
; 0.086  ; CacheController:Unit1|addressOUT[10]     ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.571      ; 0.472      ;
; 0.089  ; CacheController:Unit1|addressOUT[11]     ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.571      ; 0.470      ;
; 0.139  ; CacheController:Unit1|addressOUT[2]      ; MainMemory:Unit2|blockAddress[0] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.514      ; 0.411      ;
; 0.142  ; CacheController:Unit1|addressOUT[3]      ; MainMemory:Unit2|blockAddress[1] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.516      ; 0.411      ;
; 0.155  ; CacheController:Unit1|addressOUT[4]      ; MainMemory:Unit2|blockAddress[2] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.515      ; 0.408      ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MainMemory:Unit2|slowClock'                                                                                                                                                                                                                          ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                          ; Launch Clock                           ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; -0.363 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.120      ; 3.097      ;
; -0.358 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.147      ; 3.119      ;
; -0.346 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.050     ; 0.805      ;
; -0.344 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.141      ; 3.099      ;
; -0.341 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.127      ; 3.082      ;
; -0.334 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.127      ; 3.075      ;
; -0.333 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.158      ; 3.105      ;
; -0.333 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.153      ; 3.100      ;
; -0.314 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.191     ; 0.632      ;
; -0.313 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.134      ; 3.061      ;
; -0.297 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.141     ; 0.665      ;
; -0.296 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.192     ; 0.613      ;
; -0.292 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.048     ; 0.753      ;
; -0.286 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.111     ; 0.684      ;
; -0.269 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.149     ; 0.629      ;
; -0.228 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.162     ; 0.575      ;
; -0.221 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.085     ; 0.645      ;
; -0.216 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.079     ; 0.646      ;
; -0.215 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.155     ; 0.569      ;
; -0.212 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.141     ; 0.580      ;
; -0.205 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.073     ; 0.641      ;
; -0.203 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.065     ; 0.647      ;
; -0.198 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.086     ; 0.621      ;
; -0.196 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.065     ; 0.640      ;
; -0.195 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.067     ; 0.637      ;
; -0.195 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.061     ; 0.643      ;
; -0.194 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.081     ; 0.622      ;
; -0.193 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.080     ; 0.622      ;
; -0.187 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.055     ; 0.641      ;
; -0.178 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.049     ; 0.638      ;
; -0.177 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.053     ; 0.633      ;
; -0.173 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.059     ; 0.623      ;
; -0.168 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.072     ; 0.605      ;
; -0.167 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.135     ; 0.541      ;
; -0.167 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.074     ; 0.602      ;
; -0.160 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.205     ; 0.464      ;
; -0.154 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.168     ; 0.495      ;
; -0.153 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.206     ; 0.456      ;
; -0.152 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.199     ; 0.462      ;
; -0.151 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.172     ; 0.488      ;
; -0.147 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.167     ; 0.489      ;
; -0.145 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.199     ; 0.455      ;
; -0.145 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.198     ; 0.456      ;
; -0.139 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.173     ; 0.475      ;
; -0.138 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.179     ; 0.468      ;
; -0.130 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.185     ; 0.454      ;
; -0.130 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.178     ; 0.461      ;
; -0.127 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.198     ; 0.438      ;
; -0.123 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.184     ; 0.448      ;
; -0.123 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.142     ; 0.490      ;
; -0.121 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.122     ; 0.508      ;
; -0.118 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.128     ; 0.499      ;
; -0.117 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.155     ; 0.471      ;
; -0.116 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.116     ; 0.509      ;
; -0.116 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.155     ; 0.470      ;
; -0.099 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.054     ; 0.554      ;
; -0.099 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.071     ; 0.537      ;
; -0.099 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.148     ; 0.460      ;
; -0.095 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.093     ; 0.511      ;
; -0.093 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.117     ; 0.485      ;
; -0.092 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.148     ; 0.453      ;
; -0.090 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.135     ; 0.464      ;
; -0.081 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.148     ; 0.442      ;
; -0.081 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.134     ; 0.456      ;
; -0.079 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.092     ; 0.496      ;
; -0.077 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.128     ; 0.458      ;
; -0.074 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.122     ; 0.461      ;
; -0.073 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.124     ; 0.458      ;
; -0.072 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.129     ; 0.452      ;
; -0.070 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.086     ; 0.493      ;
; -0.061 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.086     ; 0.484      ;
; -0.060 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.142     ; 0.427      ;
; -0.048 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; -0.117     ; 0.930      ;
; -0.045 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.085     ; 0.469      ;
; -0.044 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.078     ; 0.475      ;
; -0.041 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.081     ; 0.469      ;
; -0.040 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; -0.117     ; 0.922      ;
; -0.035 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; -0.110     ; 0.924      ;
; -0.033 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.060     ; 0.482      ;
; -0.028 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; -0.124     ; 0.903      ;
; -0.025 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.079     ; 0.455      ;
; -0.024 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.059     ; 0.474      ;
; -0.021 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.055     ; 0.475      ;
; -0.019 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.088     ; 0.440      ;
; -0.014 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.080     ; 0.443      ;
; -0.013 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.066     ; 0.456      ;
; -0.011 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.079     ; 0.441      ;
; -0.011 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.087     ; 0.433      ;
; -0.011 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.066     ; 0.454      ;
; -0.010 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.072     ; 0.447      ;
; -0.009 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.054     ; 0.464      ;
; -0.006 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; -0.060     ; 0.455      ;
; -0.003 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; -0.103     ; 0.899      ;
; 0.005  ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; -0.097     ; 0.897      ;
; 0.027  ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; -0.086     ; 0.886      ;
; 0.050  ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; -0.091     ; 0.858      ;
; 0.101  ; data_in_mem[41]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.527      ; 1.425      ;
; 0.108  ; data_in_mem[33]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.500      ; 1.391      ;
; 0.154  ; data_in_mem[14]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.502      ; 1.347      ;
; 0.157  ; data_in_mem[52]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.502      ; 1.344      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reset'                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.400 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][13]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[7][1][13]~1 ; clock        ; reset       ; 0.000        ; 2.097      ; 1.737      ;
; -0.376 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; clock        ; reset       ; 0.000        ; 2.103      ; 1.767      ;
; -0.357 ; CacheController:Unit1|data_block[21]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1  ; clock        ; reset       ; 0.000        ; 2.325      ; 2.008      ;
; -0.349 ; CacheController:Unit1|data_block[32]                              ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1  ; clock        ; reset       ; 0.000        ; 2.300      ; 1.991      ;
; -0.340 ; CacheController:Unit1|data_block[59]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][3][11]~1 ; clock        ; reset       ; 0.000        ; 2.306      ; 2.006      ;
; -0.339 ; CacheController:Unit1|data_block[28]                              ; CacheController:Unit1|DataMemory:unit2|memory[2][1][12]~1 ; clock        ; reset       ; 0.000        ; 2.340      ; 2.041      ;
; -0.331 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][8]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[7][3][8]~1  ; clock        ; reset       ; 0.000        ; 2.105      ; 1.814      ;
; -0.331 ; CacheController:Unit1|data_block[63]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~1 ; clock        ; reset       ; 0.000        ; 2.305      ; 2.014      ;
; -0.326 ; CacheController:Unit1|data_block[48]                              ; CacheController:Unit1|DataMemory:unit2|memory[4][3][0]~1  ; clock        ; reset       ; 0.000        ; 2.287      ; 2.001      ;
; -0.324 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][9]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[7][1][9]~1  ; clock        ; reset       ; 0.000        ; 2.118      ; 1.834      ;
; -0.322 ; CacheController:Unit1|data_block[17]                              ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; clock        ; reset       ; 0.000        ; 2.306      ; 2.024      ;
; -0.322 ; CacheController:Unit1|data_block[38]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~1  ; clock        ; reset       ; 0.000        ; 2.315      ; 2.033      ;
; -0.319 ; CacheController:Unit1|data_block[32]                              ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1  ; clock        ; reset       ; 0.000        ; 2.306      ; 2.027      ;
; -0.314 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][13]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[5][3][13]~1 ; clock        ; reset       ; 0.000        ; 2.035      ; 1.761      ;
; -0.313 ; CacheController:Unit1|data_block[43]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~1 ; clock        ; reset       ; 0.000        ; 2.293      ; 2.020      ;
; -0.313 ; CacheController:Unit1|data_block[36]                              ; CacheController:Unit1|DataMemory:unit2|memory[4][2][4]~1  ; clock        ; reset       ; 0.000        ; 2.322      ; 2.049      ;
; -0.310 ; CacheController:Unit1|data_block[24]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; clock        ; reset       ; 0.000        ; 2.287      ; 2.017      ;
; -0.309 ; CacheController:Unit1|data_block[3]                               ; CacheController:Unit1|DataMemory:unit2|memory[2][0][3]~1  ; clock        ; reset       ; 0.000        ; 2.305      ; 2.036      ;
; -0.307 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][13]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[2][0][13]~1 ; clock        ; reset       ; 0.000        ; 2.021      ; 1.754      ;
; -0.306 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; clock        ; reset       ; 0.000        ; 2.102      ; 1.836      ;
; -0.306 ; CacheController:Unit1|data_block[17]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ; clock        ; reset       ; 0.000        ; 2.304      ; 2.038      ;
; -0.305 ; CacheController:Unit1|data_block[6]                               ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~1  ; clock        ; reset       ; 0.000        ; 2.301      ; 2.036      ;
; -0.305 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; clock        ; reset       ; 0.000        ; 2.086      ; 1.821      ;
; -0.304 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~1  ; clock        ; reset       ; 0.000        ; 2.103      ; 1.839      ;
; -0.303 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; clock        ; reset       ; 0.000        ; 2.107      ; 1.844      ;
; -0.302 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][15]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[7][1][15]~1 ; clock        ; reset       ; 0.000        ; 2.104      ; 1.842      ;
; -0.302 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~1 ; clock        ; reset       ; 0.000        ; 2.037      ; 1.775      ;
; -0.301 ; CacheController:Unit1|data_block[32]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][2][0]~1  ; clock        ; reset       ; 0.000        ; 2.294      ; 2.033      ;
; -0.300 ; CacheController:Unit1|data_block[3]                               ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; clock        ; reset       ; 0.000        ; 2.309      ; 2.049      ;
; -0.298 ; CacheController:Unit1|data_block[21]                              ; CacheController:Unit1|DataMemory:unit2|memory[4][1][5]~1  ; clock        ; reset       ; 0.000        ; 2.234      ; 1.976      ;
; -0.296 ; CacheController:Unit1|data_block[4]                               ; CacheController:Unit1|DataMemory:unit2|memory[4][0][4]~1  ; clock        ; reset       ; 0.000        ; 2.305      ; 2.049      ;
; -0.296 ; CacheController:Unit1|data_block[27]                              ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~1 ; clock        ; reset       ; 0.000        ; 2.307      ; 2.051      ;
; -0.296 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~1 ; clock        ; reset       ; 0.000        ; 2.090      ; 1.834      ;
; -0.295 ; CacheController:Unit1|data_block[42]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][2][10]~1 ; clock        ; reset       ; 0.000        ; 2.301      ; 2.046      ;
; -0.294 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[6][2][3]~1  ; clock        ; reset       ; 0.000        ; 2.024      ; 1.770      ;
; -0.292 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][11]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[7][0][11]~1 ; clock        ; reset       ; 0.000        ; 2.029      ; 1.777      ;
; -0.292 ; CacheController:Unit1|data_block[38]                              ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; clock        ; reset       ; 0.000        ; 2.223      ; 1.971      ;
; -0.289 ; CacheController:Unit1|data_block[52]                              ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; clock        ; reset       ; 0.000        ; 2.298      ; 2.049      ;
; -0.289 ; CacheController:Unit1|data_block[51]                              ; CacheController:Unit1|DataMemory:unit2|memory[4][3][3]~1  ; clock        ; reset       ; 0.000        ; 2.248      ; 1.999      ;
; -0.285 ; CacheController:Unit1|data_block[17]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][1][1]~1  ; clock        ; reset       ; 0.000        ; 2.306      ; 2.061      ;
; -0.285 ; CacheController:Unit1|data_block[21]                              ; CacheController:Unit1|DataMemory:unit2|memory[1][1][5]~1  ; clock        ; reset       ; 0.000        ; 2.225      ; 1.980      ;
; -0.284 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; clock        ; reset       ; 0.000        ; 2.044      ; 1.800      ;
; -0.283 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][1]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[3][3][1]~1  ; clock        ; reset       ; 0.000        ; 2.086      ; 1.843      ;
; -0.282 ; CacheController:Unit1|data_block[18]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][1][2]~1  ; clock        ; reset       ; 0.000        ; 2.294      ; 2.052      ;
; -0.282 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; clock        ; reset       ; 0.000        ; 2.119      ; 1.877      ;
; -0.282 ; CacheController:Unit1|data_block[45]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][2][13]~1 ; clock        ; reset       ; 0.000        ; 2.223      ; 1.981      ;
; -0.281 ; CacheController:Unit1|data_block[9]                               ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; clock        ; reset       ; 0.000        ; 2.319      ; 2.078      ;
; -0.281 ; CacheController:Unit1|data_block[46]                              ; CacheController:Unit1|DataMemory:unit2|memory[1][2][14]~1 ; clock        ; reset       ; 0.000        ; 2.230      ; 1.989      ;
; -0.280 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][6]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[3][0][6]~1  ; clock        ; reset       ; 0.000        ; 2.021      ; 1.781      ;
; -0.280 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[2][1][3]~1  ; clock        ; reset       ; 0.000        ; 2.014      ; 1.774      ;
; -0.280 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ; clock        ; reset       ; 0.000        ; 2.046      ; 1.806      ;
; -0.280 ; CacheController:Unit1|data_block[38]                              ; CacheController:Unit1|DataMemory:unit2|memory[6][2][6]~1  ; clock        ; reset       ; 0.000        ; 2.222      ; 1.982      ;
; -0.279 ; CacheController:Unit1|data_block[20]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][1][4]~1  ; clock        ; reset       ; 0.000        ; 2.309      ; 2.070      ;
; -0.279 ; CacheController:Unit1|data_block[35]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; clock        ; reset       ; 0.000        ; 2.280      ; 2.041      ;
; -0.279 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][14]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[3][1][14]~1 ; clock        ; reset       ; 0.000        ; 2.087      ; 1.848      ;
; -0.279 ; CacheController:Unit1|data_block[17]                              ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; clock        ; reset       ; 0.000        ; 2.283      ; 2.044      ;
; -0.278 ; CacheController:Unit1|data_block[49]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][3][1]~1  ; clock        ; reset       ; 0.000        ; 2.216      ; 1.978      ;
; -0.277 ; CacheController:Unit1|data_block[12]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][0][12]~1 ; clock        ; reset       ; 0.000        ; 2.295      ; 2.058      ;
; -0.276 ; CacheController:Unit1|data_block[25]                              ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; clock        ; reset       ; 0.000        ; 2.230      ; 1.994      ;
; -0.276 ; CacheController:Unit1|data_block[48]                              ; CacheController:Unit1|DataMemory:unit2|memory[1][3][0]~1  ; clock        ; reset       ; 0.000        ; 2.283      ; 2.047      ;
; -0.276 ; CacheController:Unit1|data_block[48]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][3][0]~1  ; clock        ; reset       ; 0.000        ; 2.221      ; 1.985      ;
; -0.276 ; CacheController:Unit1|data_block[40]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; clock        ; reset       ; 0.000        ; 2.309      ; 2.073      ;
; -0.274 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; clock        ; reset       ; 0.000        ; 2.087      ; 1.853      ;
; -0.273 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; clock        ; reset       ; 0.000        ; 2.112      ; 1.879      ;
; -0.273 ; CacheController:Unit1|data_block[39]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; clock        ; reset       ; 0.000        ; 2.240      ; 2.007      ;
; -0.272 ; CacheController:Unit1|data_block[52]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][3][4]~1  ; clock        ; reset       ; 0.000        ; 2.299      ; 2.067      ;
; -0.271 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[6][0][12]~1 ; clock        ; reset       ; 0.000        ; 2.030      ; 1.799      ;
; -0.271 ; CacheController:Unit1|data_block[51]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][3][3]~1  ; clock        ; reset       ; 0.000        ; 2.251      ; 2.020      ;
; -0.270 ; CacheController:Unit1|data_block[51]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][3][3]~1  ; clock        ; reset       ; 0.000        ; 2.246      ; 2.016      ;
; -0.270 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][13]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[7][2][13]~1 ; clock        ; reset       ; 0.000        ; 2.044      ; 1.814      ;
; -0.269 ; CacheController:Unit1|data_block[45]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][2][13]~1 ; clock        ; reset       ; 0.000        ; 2.294      ; 2.065      ;
; -0.267 ; CacheController:Unit1|data_block[53]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][3][5]~1  ; clock        ; reset       ; 0.000        ; 2.224      ; 1.997      ;
; -0.267 ; CacheController:Unit1|data_block[56]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][3][8]~1  ; clock        ; reset       ; 0.000        ; 2.301      ; 2.074      ;
; -0.266 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; clock        ; reset       ; 0.000        ; 2.038      ; 1.812      ;
; -0.266 ; CacheController:Unit1|data_block[52]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][3][4]~1  ; clock        ; reset       ; 0.000        ; 2.308      ; 2.082      ;
; -0.264 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; clock        ; reset       ; 0.000        ; 2.028      ; 1.804      ;
; -0.264 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][10]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[3][0][10]~1 ; clock        ; reset       ; 0.000        ; 2.020      ; 1.796      ;
; -0.263 ; CacheController:Unit1|data_block[28]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1 ; clock        ; reset       ; 0.000        ; 2.251      ; 2.028      ;
; -0.263 ; CacheController:Unit1|data_block[31]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][1][15]~1 ; clock        ; reset       ; 0.000        ; 2.310      ; 2.087      ;
; -0.262 ; CacheController:Unit1|data_block[9]                               ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ; clock        ; reset       ; 0.000        ; 2.227      ; 2.005      ;
; -0.262 ; CacheController:Unit1|data_block[20]                              ; CacheController:Unit1|DataMemory:unit2|memory[4][1][4]~1  ; clock        ; reset       ; 0.000        ; 2.237      ; 2.015      ;
; -0.261 ; CacheController:Unit1|data_block[0]                               ; CacheController:Unit1|DataMemory:unit2|memory[7][0][0]~1  ; clock        ; reset       ; 0.000        ; 2.226      ; 2.005      ;
; -0.261 ; CacheController:Unit1|data_block[50]                              ; CacheController:Unit1|DataMemory:unit2|memory[2][3][2]~1  ; clock        ; reset       ; 0.000        ; 2.238      ; 2.017      ;
; -0.260 ; CacheController:Unit1|data_block[10]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ; clock        ; reset       ; 0.000        ; 2.226      ; 2.006      ;
; -0.260 ; CacheController:Unit1|data_block[25]                              ; CacheController:Unit1|DataMemory:unit2|memory[7][1][9]~1  ; clock        ; reset       ; 0.000        ; 2.305      ; 2.085      ;
; -0.259 ; CacheController:Unit1|data_block[3]                               ; CacheController:Unit1|DataMemory:unit2|memory[6][0][3]~1  ; clock        ; reset       ; 0.000        ; 2.306      ; 2.087      ;
; -0.259 ; CacheController:Unit1|data_block[2]                               ; CacheController:Unit1|DataMemory:unit2|memory[5][0][2]~1  ; clock        ; reset       ; 0.000        ; 2.214      ; 1.995      ;
; -0.259 ; CacheController:Unit1|data_block[46]                              ; CacheController:Unit1|DataMemory:unit2|memory[4][2][14]~1 ; clock        ; reset       ; 0.000        ; 2.223      ; 2.004      ;
; -0.258 ; CacheController:Unit1|data_block[16]                              ; CacheController:Unit1|DataMemory:unit2|memory[5][1][0]~1  ; clock        ; reset       ; 0.000        ; 2.207      ; 1.989      ;
; -0.258 ; CacheController:Unit1|data_block[23]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; clock        ; reset       ; 0.000        ; 2.316      ; 2.098      ;
; -0.258 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][11]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[3][2][11]~1 ; clock        ; reset       ; 0.000        ; 2.028      ; 1.810      ;
; -0.257 ; CacheController:Unit1|data_block[1]                               ; CacheController:Unit1|DataMemory:unit2|memory[7][0][1]~1  ; clock        ; reset       ; 0.000        ; 2.254      ; 2.037      ;
; -0.257 ; CacheController:Unit1|data_block[45]                              ; CacheController:Unit1|DataMemory:unit2|memory[0][2][13]~1 ; clock        ; reset       ; 0.000        ; 2.237      ; 2.020      ;
; -0.257 ; CacheController:Unit1|data_block[61]                              ; CacheController:Unit1|DataMemory:unit2|memory[6][3][13]~1 ; clock        ; reset       ; 0.000        ; 2.239      ; 2.022      ;
; -0.257 ; CacheController:Unit1|data_block[30]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][1][14]~1 ; clock        ; reset       ; 0.000        ; 2.303      ; 2.086      ;
; -0.256 ; CacheController:Unit1|data_block[25]                              ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; clock        ; reset       ; 0.000        ; 2.287      ; 2.071      ;
; -0.256 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[1][2][3]~1  ; clock        ; reset       ; 0.000        ; 2.033      ; 1.817      ;
; -0.256 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; clock        ; reset       ; 0.000        ; 2.038      ; 1.822      ;
; -0.255 ; CacheController:Unit1|data_block[3]                               ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~1  ; clock        ; reset       ; 0.000        ; 2.232      ; 2.017      ;
; -0.254 ; CacheController:Unit1|data_block[31]                              ; CacheController:Unit1|DataMemory:unit2|memory[3][1][15]~1 ; clock        ; reset       ; 0.000        ; 2.310      ; 2.096      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                               ;
+--------+-----------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                           ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[16]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[17]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[18]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[19]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[20]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[22]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[23]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[24]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[26]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[27]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[28]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[29]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[30]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; -0.009 ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[31]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.654      ; 1.864      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[0]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[1]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[2]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[3]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[4]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[5]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[6]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[7]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[8]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[9]                                                 ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[10]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[11]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[12]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[13]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.006  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[14]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.641      ; 1.866      ;
; 0.021  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[15]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.640      ; 1.880      ;
; 0.021  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[25]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.640      ; 1.880      ;
; 0.024  ; CacheController:Unit1|send_block_out                ; state.s1                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 1.652      ; 1.895      ;
; 0.043  ; CacheController:Unit1|replaceStatusOut              ; NumDelayCycles[21]                                                ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.635      ; 1.897      ;
; 0.047  ; CacheController:Unit1|send_block_out                ; state.s2                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 1.652      ; 1.918      ;
; 0.054  ; CacheController:Unit1|replaceStatusOut              ; nextState.s2                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.653      ; 1.926      ;
; 0.087  ; CacheController:Unit1|replaceStatusOut              ; nextState.s4                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.636      ; 1.942      ;
; 0.087  ; CacheController:Unit1|replaceStatusOut              ; state.Sdelay                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.652      ; 1.958      ;
; 0.089  ; CacheController:Unit1|replaceStatusOut              ; state.s1                                                          ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.652      ; 1.960      ;
; 0.121  ; MainMemory:Unit2|slowClock                          ; MainMemory:Unit2|slowClock                                        ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 1.634      ; 1.974      ;
; 0.149  ; CacheController:Unit1|send_block_out                ; state.s3                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 1.654      ; 2.022      ;
; 0.176  ; CacheController:Unit1|replaceStatusOut              ; CacheController:Unit1|replaceStatusOut                            ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.636      ; 2.031      ;
; 0.181  ; CacheController:Unit1|delayReq                      ; CacheController:Unit1|delayReq                                    ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|nextState.sWait               ; CacheController:Unit1|nextState.sWait                             ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; replaceStatusIn                                     ; replaceStatusIn                                                   ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[2][3]            ; CacheController:Unit1|dirtybit_mem[2][3]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[2][1]            ; CacheController:Unit1|dirtybit_mem[2][1]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[2][0]            ; CacheController:Unit1|dirtybit_mem[2][0]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[2][2]            ; CacheController:Unit1|dirtybit_mem[2][2]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[3][3]            ; CacheController:Unit1|dirtybit_mem[3][3]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[3][1]            ; CacheController:Unit1|dirtybit_mem[3][1]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[3][2]            ; CacheController:Unit1|dirtybit_mem[3][2]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[3][0]            ; CacheController:Unit1|dirtybit_mem[3][0]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[1][1]            ; CacheController:Unit1|dirtybit_mem[1][1]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[1][3]            ; CacheController:Unit1|dirtybit_mem[1][3]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[1][2]            ; CacheController:Unit1|dirtybit_mem[1][2]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[1][0]            ; CacheController:Unit1|dirtybit_mem[1][0]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[0][2]            ; CacheController:Unit1|dirtybit_mem[0][2]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[0][3]            ; CacheController:Unit1|dirtybit_mem[0][3]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[0][1]            ; CacheController:Unit1|dirtybit_mem[0][1]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[0][0]            ; CacheController:Unit1|dirtybit_mem[0][0]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[5][3]            ; CacheController:Unit1|dirtybit_mem[5][3]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[5][1]            ; CacheController:Unit1|dirtybit_mem[5][1]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[5][0]            ; CacheController:Unit1|dirtybit_mem[5][0]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[5][2]            ; CacheController:Unit1|dirtybit_mem[5][2]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[7][3]            ; CacheController:Unit1|dirtybit_mem[7][3]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[7][0]            ; CacheController:Unit1|dirtybit_mem[7][0]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[7][2]            ; CacheController:Unit1|dirtybit_mem[7][2]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[7][1]            ; CacheController:Unit1|dirtybit_mem[7][1]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[6][3]            ; CacheController:Unit1|dirtybit_mem[6][3]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[6][2]            ; CacheController:Unit1|dirtybit_mem[6][2]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[6][0]            ; CacheController:Unit1|dirtybit_mem[6][0]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[6][1]            ; CacheController:Unit1|dirtybit_mem[6][1]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[4][2]            ; CacheController:Unit1|dirtybit_mem[4][2]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[4][3]            ; CacheController:Unit1|dirtybit_mem[4][3]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[4][0]            ; CacheController:Unit1|dirtybit_mem[4][0]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|dirtybit_mem[4][1]            ; CacheController:Unit1|dirtybit_mem[4][1]                          ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; CacheController:Unit1|state.s8                      ; CacheController:Unit1|state.s8                                    ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.307      ;
; 0.182  ; state_d[3]~reg0                                     ; state_d[3]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; state_d[2]~reg0                                     ; state_d[2]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; state_d[1]~reg0                                     ; state_d[1]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; state_d[0]~reg0                                     ; state_d[0]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; state.Sdelay                                        ; state.Sdelay                                                      ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.189  ; state.s1                                            ; state.s1                                                          ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; CacheController:Unit1|send_block_out                ; CacheController:Unit1|send_block_out                              ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 1.651      ; 2.059      ;
; 0.201  ; CacheController:Unit1|done                          ; CacheController:Unit1|done                                        ; clock                                  ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; CacheController:Unit1|write_block                   ; CacheController:Unit1|write_block                                 ; clock                                  ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.203  ; CacheController:Unit1|state.s1c                     ; CacheController:Unit1|state.s4                                    ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.329      ;
; 0.205  ; CacheController:Unit1|state.Sdelay                  ; CacheController:Unit1|state.s2                                    ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.331      ;
; 0.237  ; CacheController:Unit1|tempDataIn[14]                ; CacheController:Unit1|DataMemory:unit2|memory[6][3][14]~_emulated ; clock                                  ; clock       ; 0.000        ; 0.064      ; 0.385      ;
; 0.238  ; CacheController:Unit1|tempDataIn[12]                ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~_emulated ; clock                                  ; clock       ; 0.000        ; 0.064      ; 0.386      ;
; 0.240  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; CacheController:Unit1|data_out_cpu[0]                             ; clock                                  ; clock       ; 0.000        ; 0.063      ; 0.387      ;
; 0.242  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; CacheController:Unit1|data_out_cpu[8]                             ; clock                                  ; clock       ; 0.000        ; 0.062      ; 0.388      ;
; 0.243  ; CacheController:Unit1|DataMemory:unit2|data_out[11] ; CacheController:Unit1|data_out_cpu[11]                            ; clock                                  ; clock       ; 0.000        ; 0.062      ; 0.389      ;
; 0.257  ; CacheController:Unit1|state.s2                      ; CacheController:Unit1|state.sReset                                ; clock                                  ; clock       ; 0.000        ; 0.042      ; 0.383      ;
; 0.265  ; CacheController:Unit1|TagMemory:unit1|tag_out[2]    ; CacheController:Unit1|blockAddressOut[5]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.389      ;
; 0.276  ; CacheController:Unit1|state.s6                      ; CacheController:Unit1|write_block                                 ; clock                                  ; clock       ; 0.000        ; 0.541      ; 0.901      ;
; 0.280  ; CacheController:Unit1|state.sWait                   ; CacheController:Unit1|state.s5                                    ; clock                                  ; clock       ; 0.000        ; 0.043      ; 0.407      ;
; 0.298  ; MainMemory:Unit2|counter[15]                        ; MainMemory:Unit2|counter[15]                                      ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.423      ;
; 0.299  ; MainMemory:Unit2|counter[31]                        ; MainMemory:Unit2|counter[31]                                      ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.424      ;
; 0.299  ; MainMemory:Unit2|counter[13]                        ; MainMemory:Unit2|counter[13]                                      ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.424      ;
+--------+-----------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CacheController:Unit1|replaceStatusOut'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.124 ; CacheController:Unit1|addressOUT[7]      ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.774      ; 0.428      ;
; 0.126 ; CacheController:Unit1|addressOUT[8]      ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.773      ; 0.429      ;
; 0.160 ; CacheController:Unit1|addressOUT[4]      ; MainMemory:Unit2|blockAddress[2] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.663      ; 0.353      ;
; 0.162 ; CacheController:Unit1|addressOUT[3]      ; MainMemory:Unit2|blockAddress[1] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.664      ; 0.356      ;
; 0.164 ; CacheController:Unit1|addressOUT[2]      ; MainMemory:Unit2|blockAddress[0] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.662      ; 0.356      ;
; 0.173 ; CacheController:Unit1|addressOUT[9]      ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.725      ; 0.428      ;
; 0.175 ; CacheController:Unit1|addressOUT[10]     ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.723      ; 0.428      ;
; 0.175 ; CacheController:Unit1|addressOUT[11]     ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.723      ; 0.428      ;
; 0.243 ; CacheController:Unit1|blockAddressOut[5] ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.774      ; 0.547      ;
; 0.291 ; CacheController:Unit1|blockAddressOut[7] ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.725      ; 0.546      ;
; 0.294 ; CacheController:Unit1|blockAddressOut[9] ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.723      ; 0.547      ;
; 0.297 ; CacheController:Unit1|blockAddressOut[8] ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.723      ; 0.550      ;
; 0.304 ; CacheController:Unit1|addressOUT[6]      ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.653      ; 0.487      ;
; 0.305 ; CacheController:Unit1|addressOUT[5]      ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.654      ; 0.489      ;
; 0.424 ; CacheController:Unit1|blockAddressOut[4] ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.653      ; 0.607      ;
; 0.425 ; CacheController:Unit1|blockAddressOut[3] ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.654      ; 0.609      ;
; 0.543 ; CacheController:Unit1|blockAddressOut[6] ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.773      ; 0.846      ;
; 0.888 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.123      ; 0.541      ;
; 0.995 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.167      ; 0.692      ;
; 0.998 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.166      ; 0.694      ;
; 1.014 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.053      ; 0.597      ;
; 1.016 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.054      ; 0.600      ;
; 1.045 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.116      ; 0.691      ;
; 1.049 ; write_back_mem                           ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.110      ; 0.689      ;
+-------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MainMemory:Unit2|slowClock'                                                                                                                                                                                                                          ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                          ; Launch Clock                           ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; 0.165 ; data_in_mem[8]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.686      ; 0.985      ;
; 0.175 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.234      ; 2.638      ;
; 0.194 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.226      ; 2.649      ;
; 0.201 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.226      ; 2.656      ;
; 0.202 ; data_in_mem[18]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.679      ; 1.015      ;
; 0.202 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.259      ; 2.690      ;
; 0.202 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.254      ; 2.685      ;
; 0.205 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.248      ; 2.682      ;
; 0.212 ; data_in_mem[29]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.669      ; 1.015      ;
; 0.212 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.241      ; 2.682      ;
; 0.215 ; data_in_mem[63]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.678      ; 1.027      ;
; 0.216 ; data_in_mem[60]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.654      ; 1.004      ;
; 0.218 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.219      ; 2.666      ;
; 0.225 ; data_in_mem[16]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.714      ; 1.073      ;
; 0.227 ; data_in_mem[24]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.647      ; 1.008      ;
; 0.229 ; data_in_mem[22]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.647      ; 1.010      ;
; 0.229 ; data_in_mem[7]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.654      ; 1.017      ;
; 0.232 ; data_in_mem[12]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.672      ; 1.038      ;
; 0.233 ; data_in_mem[15]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.675      ; 1.042      ;
; 0.235 ; data_in_mem[30]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.669      ; 1.038      ;
; 0.235 ; data_in_mem[25]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.657      ; 1.026      ;
; 0.235 ; data_in_mem[3]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.677      ; 1.046      ;
; 0.236 ; data_in_mem[9]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.693      ; 1.063      ;
; 0.239 ; data_in_mem[27]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.669      ; 1.042      ;
; 0.241 ; data_in_mem[23]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.647      ; 1.022      ;
; 0.248 ; data_in_mem[34]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.660      ; 1.042      ;
; 0.252 ; data_in_mem[17]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.688      ; 1.074      ;
; 0.261 ; data_in_mem[47]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.668      ; 1.063      ;
; 0.268 ; data_in_mem[5]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.636      ; 1.038      ;
; 0.273 ; data_in_mem[55]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.633      ; 1.040      ;
; 0.276 ; data_in_mem[28]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.660      ; 1.070      ;
; 0.277 ; data_in_mem[39]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.687      ; 1.098      ;
; 0.278 ; data_in_mem[2]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.680      ; 1.092      ;
; 0.283 ; data_in_mem[35]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.679      ; 1.096      ;
; 0.287 ; data_in_mem[54]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.654      ; 1.075      ;
; 0.290 ; data_in_mem[32]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.660      ; 1.084      ;
; 0.291 ; data_in_mem[62]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.633      ; 1.058      ;
; 0.293 ; data_in_mem[43]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.682      ; 1.109      ;
; 0.296 ; data_in_mem[58]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.654      ; 1.084      ;
; 0.297 ; data_in_mem[44]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.682      ; 1.113      ;
; 0.298 ; data_in_mem[61]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.665      ; 1.097      ;
; 0.305 ; data_in_mem[45]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.668      ; 1.107      ;
; 0.306 ; data_in_mem[50]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.668      ; 1.108      ;
; 0.306 ; data_in_mem[19]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.674      ; 1.114      ;
; 0.308 ; data_in_mem[36]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.667      ; 1.109      ;
; 0.309 ; data_in_mem[56]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.654      ; 1.097      ;
; 0.309 ; data_in_mem[20]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.626      ; 1.069      ;
; 0.311 ; data_in_mem[11]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.693      ; 1.138      ;
; 0.312 ; data_in_mem[1]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.660      ; 1.106      ;
; 0.313 ; data_in_mem[46]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.668      ; 1.115      ;
; 0.313 ; data_in_mem[48]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.668      ; 1.115      ;
; 0.314 ; data_in_mem[59]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.665      ; 1.113      ;
; 0.314 ; data_in_mem[38]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.667      ; 1.115      ;
; 0.316 ; data_in_mem[42]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.645      ; 1.095      ;
; 0.317 ; data_in_mem[49]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.668      ; 1.119      ;
; 0.317 ; data_in_mem[0]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.686      ; 1.137      ;
; 0.318 ; data_in_mem[53]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.662      ; 1.114      ;
; 0.319 ; data_in_mem[4]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.641      ; 1.094      ;
; 0.323 ; data_in_mem[13]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.678      ; 1.135      ;
; 0.324 ; data_in_mem[6]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.645      ; 1.103      ;
; 0.325 ; data_in_mem[52]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.662      ; 1.121      ;
; 0.326 ; data_in_mem[40]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.687      ; 1.147      ;
; 0.326 ; data_in_mem[31]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.669      ; 1.129      ;
; 0.327 ; data_in_mem[10]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.693      ; 1.154      ;
; 0.329 ; data_in_mem[51]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.662      ; 1.125      ;
; 0.329 ; data_in_mem[14]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.663      ; 1.126      ;
; 0.333 ; data_in_mem[37]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.642      ; 1.109      ;
; 0.334 ; data_in_mem[21]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.638      ; 1.106      ;
; 0.336 ; data_in_mem[57]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.658      ; 1.128      ;
; 0.346 ; data_in_mem[26]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.616      ; 1.096      ;
; 0.371 ; data_in_mem[41]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.687      ; 1.192      ;
; 0.386 ; data_in_mem[33]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.660      ; 1.180      ;
; 0.552 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.095      ; 0.781      ;
; 0.569 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.100      ; 0.803      ;
; 0.590 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.089      ; 0.813      ;
; 0.595 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.082      ; 0.811      ;
; 0.618 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.060      ; 0.812      ;
; 0.623 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.075      ; 0.832      ;
; 0.623 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.129      ; 0.376      ;
; 0.628 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.123      ; 0.375      ;
; 0.628 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.135      ; 0.387      ;
; 0.629 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.116      ; 0.369      ;
; 0.630 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.122      ; 0.376      ;
; 0.632 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.067      ; 0.833      ;
; 0.634 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.134      ; 0.392      ;
; 0.635 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.100      ; 0.359      ;
; 0.638 ; write_back_mem                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.067      ; 0.839      ;
; 0.638 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.107      ; 0.369      ;
; 0.640 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.130      ; 0.394      ;
; 0.642 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.129      ; 0.395      ;
; 0.645 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.108      ; 0.377      ;
; 0.645 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.109      ; 0.378      ;
; 0.651 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.099      ; 0.374      ;
; 0.658 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.110      ; 0.392      ;
; 0.659 ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.106      ; 0.389      ;
; 0.665 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.102      ; 0.391      ;
; 0.675 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.101      ; 0.400      ;
; 0.683 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.101      ; 0.408      ;
; 0.685 ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.064      ; 0.373      ;
; 0.686 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.048      ; 0.358      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CacheController:Unit1|send_block_out'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 0.626 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.229      ; 2.969      ;
; 0.683 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.258      ; 3.055      ;
; 0.692 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.280      ; 3.086      ;
; 0.702 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.236      ; 3.052      ;
; 0.738 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.266      ; 3.118      ;
; 0.749 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.063      ; 2.926      ;
; 0.759 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.065      ; 2.938      ;
; 0.760 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.031      ; 2.905      ;
; 0.772 ; CacheController:Unit1|data_block[4]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.665      ; 1.551      ;
; 0.772 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.236      ; 3.122      ;
; 0.773 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.239      ; 3.126      ;
; 0.774 ; CacheController:Unit1|data_block[35]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.472      ; 1.360      ;
; 0.791 ; CacheController:Unit1|data_block[18]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.458      ; 1.363      ;
; 0.806 ; CacheController:Unit1|data_block[33]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.691      ; 1.611      ;
; 0.813 ; CacheController:Unit1|data_block[7]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.461      ; 1.388      ;
; 0.814 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.001      ; 2.929      ;
; 0.818 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.004      ; 2.936      ;
; 0.818 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.266      ; 3.198      ;
; 0.821 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.050      ; 2.985      ;
; 0.837 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.038      ; 2.989      ;
; 0.848 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.266      ; 3.228      ;
; 0.888 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.266      ; 3.268      ;
; 0.897 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.006      ; 3.017      ;
; 0.900 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.492      ; 1.506      ;
; 0.900 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.022      ; 3.036      ;
; 0.903 ; CacheController:Unit1|data_block[19]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.494      ; 1.511      ;
; 0.908 ; CacheController:Unit1|data_block[51]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.702      ; 1.724      ;
; 0.914 ; CacheController:Unit1|data_block[39]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.661      ; 1.689      ;
; 0.919 ; CacheController:Unit1|data_block[5]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.461      ; 1.494      ;
; 0.920 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.266      ; 3.300      ;
; 0.934 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.061      ; 3.109      ;
; 0.934 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.032      ; 3.080      ;
; 0.935 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.266      ; 3.315      ;
; 0.940 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.033      ; 3.087      ;
; 0.961 ; CacheController:Unit1|data_block[20]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.464      ; 1.539      ;
; 0.986 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.052      ; 3.152      ;
; 0.987 ; CacheController:Unit1|data_block[12]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.683      ; 1.784      ;
; 0.989 ; CacheController:Unit1|data_block[38]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.680      ; 1.783      ;
; 0.999 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.481      ; 1.594      ;
; 1.002 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.038      ; 3.154      ;
; 1.008 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.043      ; 3.165      ;
; 1.009 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.054      ; 3.177      ;
; 1.010 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.236      ; 3.360      ;
; 1.019 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.236      ; 3.369      ;
; 1.021 ; CacheController:Unit1|data_block[0]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.466      ; 1.601      ;
; 1.021 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.038      ; 3.173      ;
; 1.022 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.063      ; 3.199      ;
; 1.027 ; CacheController:Unit1|data_block[44]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.459      ; 1.600      ;
; 1.033 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.014      ; 3.161      ;
; 1.038 ; CacheController:Unit1|data_block[53]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.642      ; 1.794      ;
; 1.045 ; CacheController:Unit1|data_block[60]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.472      ; 1.631      ;
; 1.046 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.021      ; 3.181      ;
; 1.052 ; CacheController:Unit1|data_block[16]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.439      ; 1.605      ;
; 1.053 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.485      ; 1.652      ;
; 1.058 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.468      ; 1.640      ;
; 1.059 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.470      ; 1.643      ;
; 1.073 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.213      ; 3.400      ;
; 1.077 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][8]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.281      ; 1.472      ;
; 1.083 ; CacheController:Unit1|data_block[31]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.665      ; 1.862      ;
; 1.084 ; CacheController:Unit1|data_block[61]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.682      ; 1.880      ;
; 1.097 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.487      ; 1.698      ;
; 1.105 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.491      ; 1.710      ;
; 1.107 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.470      ; 1.691      ;
; 1.116 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.056      ; 3.286      ;
; 1.118 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][15]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.289      ; 1.521      ;
; 1.120 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.493      ; 1.727      ;
; 1.120 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.056      ; 3.290      ;
; 1.121 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.239      ; 3.474      ;
; 1.129 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][9]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.282      ; 1.525      ;
; 1.131 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.038      ; 3.283      ;
; 1.139 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.520      ; 1.773      ;
; 1.140 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.239      ; 3.493      ;
; 1.146 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.486      ; 1.746      ;
; 1.147 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][14]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.272      ; 1.533      ;
; 1.153 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][11]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.490      ; 1.757      ;
; 1.153 ; CacheController:Unit1|data_block[3]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.679      ; 1.946      ;
; 1.158 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][6]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.286      ; 1.558      ;
; 1.163 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.047      ; 3.324      ;
; 1.175 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.039      ; 3.328      ;
; 1.181 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][8]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.460      ; 1.755      ;
; 1.183 ; CacheController:Unit1|data_block[58]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.633      ; 1.930      ;
; 1.188 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.239      ; 3.541      ;
; 1.190 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.038      ; 3.342      ;
; 1.208 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.291      ; 1.613      ;
; 1.208 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.493      ; 1.815      ;
; 1.212 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.471      ; 1.797      ;
; 1.217 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 2.229      ; 3.060      ;
; 1.218 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.038      ; 3.370      ;
; 1.222 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.050      ; 3.386      ;
; 1.225 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.269      ; 1.608      ;
; 1.227 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.507      ; 1.848      ;
; 1.227 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.463      ; 1.804      ;
; 1.240 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.270      ; 1.624      ;
; 1.241 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][5]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.483      ; 1.838      ;
; 1.243 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.280      ; 1.637      ;
; 1.244 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.247      ; 1.605      ;
; 1.244 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 2.258      ; 3.116      ;
; 1.250 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.291      ; 1.655      ;
; 1.250 ; CacheController:Unit1|data_block[48]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.463      ; 1.827      ;
; 1.251 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.472      ; 1.837      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                                       ;
+--------+-----------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.991 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.752      ; 4.210      ;
; -1.991 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.745      ; 4.203      ;
; -1.991 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.752      ; 4.210      ;
; -1.991 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~_emulated ; reset        ; clock       ; 0.500        ; 1.752      ; 4.210      ;
; -1.991 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ; reset        ; clock       ; 0.500        ; 1.752      ; 4.210      ;
; -1.991 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~_emulated  ; reset        ; clock       ; 0.500        ; 1.752      ; 4.210      ;
; -1.991 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~_emulated  ; reset        ; clock       ; 0.500        ; 1.752      ; 4.210      ;
; -1.991 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.752      ; 4.210      ;
; -1.991 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~_emulated  ; reset        ; clock       ; 0.500        ; 1.752      ; 4.210      ;
; -1.991 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~_emulated ; reset        ; clock       ; 0.500        ; 1.741      ; 4.199      ;
; -1.991 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~_emulated ; reset        ; clock       ; 0.500        ; 1.752      ; 4.210      ;
; -1.988 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.754      ; 4.209      ;
; -1.988 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.727      ; 4.182      ;
; -1.988 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][8]~_emulated  ; reset        ; clock       ; 0.500        ; 1.726      ; 4.181      ;
; -1.987 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.735      ; 4.189      ;
; -1.987 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~_emulated  ; reset        ; clock       ; 0.500        ; 1.740      ; 4.194      ;
; -1.987 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.740      ; 4.194      ;
; -1.987 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.740      ; 4.194      ;
; -1.987 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.763      ; 4.217      ;
; -1.986 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][6]~_emulated  ; reset        ; clock       ; 0.500        ; 1.775      ; 4.228      ;
; -1.986 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~_emulated  ; reset        ; clock       ; 0.500        ; 1.741      ; 4.194      ;
; -1.986 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][2]~_emulated  ; reset        ; clock       ; 0.500        ; 1.747      ; 4.200      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~_emulated  ; reset        ; clock       ; 0.500        ; 1.754      ; 4.206      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~_emulated  ; reset        ; clock       ; 0.500        ; 1.769      ; 4.221      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.758      ; 4.210      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][12]~_emulated ; reset        ; clock       ; 0.500        ; 1.763      ; 4.215      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~_emulated ; reset        ; clock       ; 0.500        ; 1.715      ; 4.167      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~_emulated  ; reset        ; clock       ; 0.500        ; 1.752      ; 4.204      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~_emulated  ; reset        ; clock       ; 0.500        ; 1.756      ; 4.208      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.747      ; 4.199      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.758      ; 4.210      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~_emulated ; reset        ; clock       ; 0.500        ; 1.753      ; 4.205      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][11]~_emulated ; reset        ; clock       ; 0.500        ; 1.723      ; 4.175      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~_emulated ; reset        ; clock       ; 0.500        ; 1.753      ; 4.205      ;
; -1.985 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.753      ; 4.205      ;
; -1.984 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][3]~_emulated  ; reset        ; clock       ; 0.500        ; 1.752      ; 4.203      ;
; -1.984 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.726      ; 4.177      ;
; -1.984 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~_emulated ; reset        ; clock       ; 0.500        ; 1.758      ; 4.209      ;
; -1.984 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~_emulated  ; reset        ; clock       ; 0.500        ; 1.726      ; 4.177      ;
; -1.984 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][5]~_emulated  ; reset        ; clock       ; 0.500        ; 1.758      ; 4.209      ;
; -1.984 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.758      ; 4.209      ;
; -1.984 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.758      ; 4.209      ;
; -1.984 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][9]~_emulated  ; reset        ; clock       ; 0.500        ; 1.753      ; 4.204      ;
; -1.984 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.766      ; 4.217      ;
; -1.983 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~_emulated  ; reset        ; clock       ; 0.500        ; 1.780      ; 4.230      ;
; -1.983 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.780      ; 4.230      ;
; -1.982 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~_emulated  ; reset        ; clock       ; 0.500        ; 1.732      ; 4.181      ;
; -1.982 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][6]~_emulated  ; reset        ; clock       ; 0.500        ; 1.781      ; 4.230      ;
; -1.982 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.781      ; 4.230      ;
; -1.982 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.773      ; 4.222      ;
; -1.982 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][5]~_emulated  ; reset        ; clock       ; 0.500        ; 1.777      ; 4.226      ;
; -1.982 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.777      ; 4.226      ;
; -1.982 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.778      ; 4.227      ;
; -1.982 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.761      ; 4.210      ;
; -1.982 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.767      ; 4.216      ;
; -1.981 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][3]~_emulated  ; reset        ; clock       ; 0.500        ; 1.741      ; 4.189      ;
; -1.981 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.767      ; 4.215      ;
; -1.981 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.789      ; 4.237      ;
; -1.981 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][3]~_emulated  ; reset        ; clock       ; 0.500        ; 1.740      ; 4.188      ;
; -1.981 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.774      ; 4.222      ;
; -1.981 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.772      ; 4.220      ;
; -1.980 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~_emulated  ; reset        ; clock       ; 0.500        ; 1.721      ; 4.168      ;
; -1.980 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~_emulated ; reset        ; clock       ; 0.500        ; 1.721      ; 4.168      ;
; -1.980 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~_emulated ; reset        ; clock       ; 0.500        ; 1.789      ; 4.236      ;
; -1.980 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][3]~_emulated  ; reset        ; clock       ; 0.500        ; 1.751      ; 4.198      ;
; -1.980 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.789      ; 4.236      ;
; -1.980 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.781      ; 4.228      ;
; -1.980 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.743      ; 4.190      ;
; -1.980 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~_emulated  ; reset        ; clock       ; 0.500        ; 1.743      ; 4.190      ;
; -1.979 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][8]~_emulated  ; reset        ; clock       ; 0.500        ; 1.721      ; 4.167      ;
; -1.979 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~_emulated  ; reset        ; clock       ; 0.500        ; 1.744      ; 4.190      ;
; -1.979 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][11]~_emulated ; reset        ; clock       ; 0.500        ; 1.744      ; 4.190      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.769      ; 4.214      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.769      ; 4.214      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~_emulated  ; reset        ; clock       ; 0.500        ; 1.769      ; 4.214      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][8]~_emulated  ; reset        ; clock       ; 0.500        ; 1.769      ; 4.214      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][7]~_emulated  ; reset        ; clock       ; 0.500        ; 1.769      ; 4.214      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][6]~_emulated  ; reset        ; clock       ; 0.500        ; 1.769      ; 4.214      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][5]~_emulated  ; reset        ; clock       ; 0.500        ; 1.769      ; 4.214      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.769      ; 4.214      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][2]~_emulated  ; reset        ; clock       ; 0.500        ; 1.769      ; 4.214      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~_emulated  ; reset        ; clock       ; 0.500        ; 1.756      ; 4.201      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.756      ; 4.201      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.756      ; 4.201      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.769      ; 4.214      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][12]~_emulated ; reset        ; clock       ; 0.500        ; 1.769      ; 4.214      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~_emulated ; reset        ; clock       ; 0.500        ; 1.769      ; 4.214      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.756      ; 4.201      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.755      ; 4.200      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.755      ; 4.200      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.755      ; 4.200      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.760      ; 4.205      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.771      ; 4.216      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.771      ; 4.216      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~_emulated ; reset        ; clock       ; 0.500        ; 1.755      ; 4.200      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][6]~_emulated  ; reset        ; clock       ; 0.500        ; 1.783      ; 4.228      ;
; -1.978 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~_emulated  ; reset        ; clock       ; 0.500        ; 1.755      ; 4.200      ;
; -1.977 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~_emulated  ; reset        ; clock       ; 0.500        ; 1.779      ; 4.223      ;
; -1.977 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.751      ; 4.195      ;
; -1.977 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.771      ; 4.215      ;
+--------+-----------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'reset'                                                                                                               ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.430 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; reset        ; reset       ; 0.500        ; 3.693      ; 4.427      ;
; -1.285 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][14]~1 ; reset        ; reset       ; 0.500        ; 3.680      ; 4.457      ;
; -1.275 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 0.500        ; 3.677      ; 4.429      ;
; -1.197 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; reset        ; reset       ; 0.500        ; 3.667      ; 4.470      ;
; -1.035 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][8]~1  ; reset        ; reset       ; 0.500        ; 3.624      ; 4.479      ;
; -0.986 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][12]~1 ; reset        ; reset       ; 0.500        ; 3.674      ; 4.457      ;
; -0.973 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 1.000        ; 3.677      ; 4.627      ;
; -0.972 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][15]~1 ; reset        ; reset       ; 0.500        ; 3.672      ; 4.489      ;
; -0.968 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; reset        ; reset       ; 1.000        ; 3.693      ; 4.465      ;
; -0.947 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; reset        ; reset       ; 0.500        ; 3.682      ; 4.459      ;
; -0.927 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; reset        ; reset       ; 0.500        ; 3.667      ; 4.383      ;
; -0.925 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][2]~1  ; reset        ; reset       ; 0.500        ; 3.637      ; 4.527      ;
; -0.918 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~1  ; reset        ; reset       ; 0.500        ; 3.666      ; 4.422      ;
; -0.911 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][13]~1 ; reset        ; reset       ; 0.500        ; 3.647      ; 4.517      ;
; -0.905 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; reset        ; reset       ; 1.000        ; 3.667      ; 4.678      ;
; -0.894 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][3]~1  ; reset        ; reset       ; 0.500        ; 3.635      ; 4.461      ;
; -0.893 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1  ; reset        ; reset       ; 0.500        ; 3.692      ; 4.523      ;
; -0.873 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][1]~1  ; reset        ; reset       ; 0.500        ; 3.650      ; 4.502      ;
; -0.871 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ; reset        ; reset       ; 0.500        ; 3.631      ; 4.407      ;
; -0.861 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ; reset        ; reset       ; 0.500        ; 3.660      ; 4.389      ;
; -0.860 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][8]~1  ; reset        ; reset       ; 0.500        ; 3.642      ; 4.429      ;
; -0.854 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][1]~1  ; reset        ; reset       ; 0.500        ; 3.649      ; 4.496      ;
; -0.841 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][3]~1  ; reset        ; reset       ; 0.500        ; 3.653      ; 4.443      ;
; -0.839 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; reset        ; reset       ; 0.500        ; 3.635      ; 4.539      ;
; -0.834 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; reset        ; reset       ; 0.500        ; 3.672      ; 4.469      ;
; -0.832 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; reset        ; reset       ; 0.500        ; 3.634      ; 4.524      ;
; -0.830 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~1  ; reset        ; reset       ; 0.500        ; 3.626      ; 4.509      ;
; -0.828 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][13]~1 ; reset        ; reset       ; 0.500        ; 3.662      ; 4.471      ;
; -0.827 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; reset        ; reset       ; 0.500        ; 3.685      ; 4.371      ;
; -0.827 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][9]~1  ; reset        ; reset       ; 0.500        ; 3.669      ; 4.463      ;
; -0.824 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][1]~1  ; reset        ; reset       ; 0.500        ; 3.664      ; 4.551      ;
; -0.823 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][14]~1 ; reset        ; reset       ; 0.500        ; 3.667      ; 4.453      ;
; -0.821 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][6]~1  ; reset        ; reset       ; 0.500        ; 3.691      ; 4.580      ;
; -0.820 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][13]~1 ; reset        ; reset       ; 0.500        ; 3.652      ; 4.521      ;
; -0.820 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][13]~1 ; reset        ; reset       ; 0.500        ; 3.653      ; 4.537      ;
; -0.819 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][14]~1 ; reset        ; reset       ; 1.000        ; 3.680      ; 4.491      ;
; -0.819 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~1  ; reset        ; reset       ; 0.500        ; 3.677      ; 4.486      ;
; -0.818 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][13]~1 ; reset        ; reset       ; 0.500        ; 3.668      ; 4.439      ;
; -0.817 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][6]~1  ; reset        ; reset       ; 0.500        ; 3.686      ; 4.568      ;
; -0.814 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][7]~1  ; reset        ; reset       ; 0.500        ; 3.671      ; 4.546      ;
; -0.810 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][3]~1  ; reset        ; reset       ; 0.500        ; 3.636      ; 4.411      ;
; -0.809 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 0.500        ; 3.670      ; 4.402      ;
; -0.807 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~1  ; reset        ; reset       ; 0.500        ; 3.650      ; 4.521      ;
; -0.807 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; reset        ; reset       ; 0.500        ; 3.657      ; 4.534      ;
; -0.803 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][0]~1  ; reset        ; reset       ; 0.500        ; 3.638      ; 4.496      ;
; -0.803 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][6]~1  ; reset        ; reset       ; 0.500        ; 3.691      ; 4.466      ;
; -0.801 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1  ; reset        ; reset       ; 0.500        ; 3.637      ; 4.502      ;
; -0.801 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][2]~1  ; reset        ; reset       ; 0.500        ; 3.626      ; 4.492      ;
; -0.800 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][5]~1  ; reset        ; reset       ; 0.500        ; 3.677      ; 4.545      ;
; -0.800 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~1  ; reset        ; reset       ; 0.500        ; 3.676      ; 4.537      ;
; -0.797 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1  ; reset        ; reset       ; 0.500        ; 3.634      ; 4.495      ;
; -0.797 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][0]~1  ; reset        ; reset       ; 0.500        ; 3.631      ; 4.465      ;
; -0.797 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][11]~1 ; reset        ; reset       ; 0.500        ; 3.629      ; 4.487      ;
; -0.796 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 0.500        ; 3.672      ; 4.375      ;
; -0.795 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 0.500        ; 3.622      ; 4.399      ;
; -0.795 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][9]~1  ; reset        ; reset       ; 0.500        ; 3.651      ; 4.512      ;
; -0.794 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][13]~1 ; reset        ; reset       ; 0.500        ; 3.669      ; 4.439      ;
; -0.792 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][11]~1 ; reset        ; reset       ; 0.500        ; 3.633      ; 4.476      ;
; -0.790 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ; reset        ; reset       ; 0.500        ; 3.693      ; 4.453      ;
; -0.790 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][11]~1 ; reset        ; reset       ; 0.500        ; 3.638      ; 4.407      ;
; -0.790 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][11]~1 ; reset        ; reset       ; 0.500        ; 3.621      ; 4.480      ;
; -0.790 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~1  ; reset        ; reset       ; 0.500        ; 3.686      ; 4.538      ;
; -0.789 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][7]~1  ; reset        ; reset       ; 0.500        ; 3.675      ; 4.529      ;
; -0.789 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ; reset        ; reset       ; 0.500        ; 3.638      ; 4.491      ;
; -0.789 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][11]~1 ; reset        ; reset       ; 0.500        ; 3.633      ; 4.479      ;
; -0.788 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][0]~1  ; reset        ; reset       ; 0.500        ; 3.644      ; 4.497      ;
; -0.788 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][3]~1  ; reset        ; reset       ; 0.500        ; 3.646      ; 4.498      ;
; -0.788 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][2]~1  ; reset        ; reset       ; 0.500        ; 3.669      ; 4.377      ;
; -0.788 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1  ; reset        ; reset       ; 0.500        ; 3.687      ; 4.457      ;
; -0.786 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][10]~1 ; reset        ; reset       ; 0.500        ; 3.689      ; 4.440      ;
; -0.785 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][11]~1 ; reset        ; reset       ; 0.500        ; 3.627      ; 4.479      ;
; -0.785 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][1]~1  ; reset        ; reset       ; 0.500        ; 3.649      ; 4.491      ;
; -0.784 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][2]~1  ; reset        ; reset       ; 0.500        ; 3.639      ; 4.389      ;
; -0.783 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; reset        ; reset       ; 0.500        ; 3.651      ; 4.503      ;
; -0.780 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][4]~1  ; reset        ; reset       ; 0.500        ; 3.679      ; 4.528      ;
; -0.780 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~1  ; reset        ; reset       ; 0.500        ; 3.681      ; 4.525      ;
; -0.780 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~1  ; reset        ; reset       ; 0.500        ; 3.689      ; 4.534      ;
; -0.780 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~1 ; reset        ; reset       ; 0.500        ; 3.672      ; 4.514      ;
; -0.780 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ; reset        ; reset       ; 0.500        ; 3.686      ; 4.435      ;
; -0.779 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][0]~1  ; reset        ; reset       ; 0.500        ; 3.667      ; 4.504      ;
; -0.779 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ; reset        ; reset       ; 0.500        ; 3.659      ; 4.499      ;
; -0.779 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][12]~1 ; reset        ; reset       ; 0.500        ; 3.672      ; 4.518      ;
; -0.777 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][11]~1 ; reset        ; reset       ; 0.500        ; 3.626      ; 4.470      ;
; -0.777 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][6]~1  ; reset        ; reset       ; 0.500        ; 3.683      ; 4.523      ;
; -0.776 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][3]~1  ; reset        ; reset       ; 0.500        ; 3.636      ; 4.481      ;
; -0.776 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ; reset        ; reset       ; 0.500        ; 3.645      ; 4.486      ;
; -0.775 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][15]~1 ; reset        ; reset       ; 0.500        ; 3.665      ; 4.502      ;
; -0.773 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][10]~1 ; reset        ; reset       ; 0.500        ; 3.692      ; 4.524      ;
; -0.773 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][8]~1  ; reset        ; reset       ; 0.500        ; 3.650      ; 4.484      ;
; -0.772 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][10]~1 ; reset        ; reset       ; 0.500        ; 3.690      ; 4.478      ;
; -0.772 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][2]~1  ; reset        ; reset       ; 0.500        ; 3.636      ; 4.476      ;
; -0.771 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][0]~1  ; reset        ; reset       ; 0.500        ; 3.637      ; 4.471      ;
; -0.771 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][14]~1 ; reset        ; reset       ; 0.500        ; 3.674      ; 4.511      ;
; -0.771 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1  ; reset        ; reset       ; 0.500        ; 3.676      ; 4.515      ;
; -0.771 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][11]~1 ; reset        ; reset       ; 0.500        ; 3.640      ; 4.461      ;
; -0.769 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][8]~1  ; reset        ; reset       ; 0.500        ; 3.651      ; 4.468      ;
; -0.769 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][8]~1  ; reset        ; reset       ; 0.500        ; 3.647      ; 4.480      ;
; -0.768 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][2]~1  ; reset        ; reset       ; 0.500        ; 3.631      ; 4.467      ;
; -0.768 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ; reset        ; reset       ; 0.500        ; 3.649      ; 4.482      ;
; -0.767 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][8]~1  ; reset        ; reset       ; 0.500        ; 3.625      ; 4.365      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                                         ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.596 ; reset     ; CacheController:Unit1|done                         ; reset        ; clock       ; 0.000        ; 2.153      ; 1.681      ;
; -0.110 ; reset     ; CacheController:Unit1|state.s6b                    ; reset        ; clock       ; 0.000        ; 1.667      ; 1.681      ;
; -0.110 ; reset     ; CacheController:Unit1|dirtybit_mem[7][1]           ; reset        ; clock       ; 0.000        ; 1.667      ; 1.681      ;
; -0.110 ; reset     ; CacheController:Unit1|dirtybit_mem[7][2]           ; reset        ; clock       ; 0.000        ; 1.667      ; 1.681      ;
; -0.110 ; reset     ; CacheController:Unit1|dirtybit_mem[7][0]           ; reset        ; clock       ; 0.000        ; 1.667      ; 1.681      ;
; -0.110 ; reset     ; CacheController:Unit1|dirtybit_mem[7][3]           ; reset        ; clock       ; 0.000        ; 1.667      ; 1.681      ;
; -0.110 ; reset     ; CacheController:Unit1|dirtybit_mem[5][0]           ; reset        ; clock       ; 0.000        ; 1.667      ; 1.681      ;
; -0.110 ; reset     ; CacheController:Unit1|dirtybit_mem[5][1]           ; reset        ; clock       ; 0.000        ; 1.667      ; 1.681      ;
; -0.110 ; reset     ; CacheController:Unit1|dirtybit_mem[5][3]           ; reset        ; clock       ; 0.000        ; 1.667      ; 1.681      ;
; -0.109 ; reset     ; CacheController:Unit1|dirtybit_mem[0][0]           ; reset        ; clock       ; 0.000        ; 1.664      ; 1.679      ;
; -0.109 ; reset     ; CacheController:Unit1|dirtybit_mem[0][1]           ; reset        ; clock       ; 0.000        ; 1.664      ; 1.679      ;
; -0.109 ; reset     ; CacheController:Unit1|dirtybit_mem[0][3]           ; reset        ; clock       ; 0.000        ; 1.664      ; 1.679      ;
; -0.109 ; reset     ; CacheController:Unit1|dirtybit_mem[0][2]           ; reset        ; clock       ; 0.000        ; 1.664      ; 1.679      ;
; -0.109 ; reset     ; CacheController:Unit1|dirtybit_mem[3][0]           ; reset        ; clock       ; 0.000        ; 1.664      ; 1.679      ;
; -0.109 ; reset     ; CacheController:Unit1|dirtybit_mem[3][2]           ; reset        ; clock       ; 0.000        ; 1.664      ; 1.679      ;
; -0.109 ; reset     ; CacheController:Unit1|dirtybit_mem[3][1]           ; reset        ; clock       ; 0.000        ; 1.664      ; 1.679      ;
; -0.109 ; reset     ; CacheController:Unit1|dirtybit_mem[3][3]           ; reset        ; clock       ; 0.000        ; 1.664      ; 1.679      ;
; -0.104 ; reset     ; CacheController:Unit1|state.s1                     ; reset        ; clock       ; 0.000        ; 1.654      ; 1.674      ;
; -0.104 ; reset     ; CacheController:Unit1|state.s6                     ; reset        ; clock       ; 0.000        ; 1.653      ; 1.673      ;
; -0.104 ; reset     ; CacheController:Unit1|state.s7                     ; reset        ; clock       ; 0.000        ; 1.651      ; 1.671      ;
; -0.104 ; reset     ; CacheController:Unit1|state.s8                     ; reset        ; clock       ; 0.000        ; 1.651      ; 1.671      ;
; -0.104 ; reset     ; CacheController:Unit1|state.Sdelay                 ; reset        ; clock       ; 0.000        ; 1.651      ; 1.671      ;
; -0.104 ; reset     ; CacheController:Unit1|state.s1b                    ; reset        ; clock       ; 0.000        ; 1.651      ; 1.671      ;
; -0.104 ; reset     ; CacheController:Unit1|state.s2                     ; reset        ; clock       ; 0.000        ; 1.651      ; 1.671      ;
; -0.104 ; reset     ; CacheController:Unit1|state.s3                     ; reset        ; clock       ; 0.000        ; 1.651      ; 1.671      ;
; -0.104 ; reset     ; CacheController:Unit1|state.sReset                 ; reset        ; clock       ; 0.000        ; 1.651      ; 1.671      ;
; -0.104 ; reset     ; CacheController:Unit1|state.s0                     ; reset        ; clock       ; 0.000        ; 1.654      ; 1.674      ;
; -0.104 ; reset     ; CacheController:Unit1|dirtybit_mem[5][2]           ; reset        ; clock       ; 0.000        ; 1.654      ; 1.674      ;
; -0.104 ; reset     ; CacheController:Unit1|dirtybit_mem[1][0]           ; reset        ; clock       ; 0.000        ; 1.657      ; 1.677      ;
; -0.104 ; reset     ; CacheController:Unit1|dirtybit_mem[1][2]           ; reset        ; clock       ; 0.000        ; 1.657      ; 1.677      ;
; -0.104 ; reset     ; CacheController:Unit1|dirtybit_mem[1][3]           ; reset        ; clock       ; 0.000        ; 1.657      ; 1.677      ;
; -0.104 ; reset     ; CacheController:Unit1|dirtybit_mem[1][1]           ; reset        ; clock       ; 0.000        ; 1.657      ; 1.677      ;
; -0.104 ; reset     ; CacheController:Unit1|dirtybit_mem[2][2]           ; reset        ; clock       ; 0.000        ; 1.657      ; 1.677      ;
; -0.104 ; reset     ; CacheController:Unit1|dirtybit_mem[2][0]           ; reset        ; clock       ; 0.000        ; 1.657      ; 1.677      ;
; -0.104 ; reset     ; CacheController:Unit1|dirtybit_mem[2][1]           ; reset        ; clock       ; 0.000        ; 1.657      ; 1.677      ;
; -0.104 ; reset     ; CacheController:Unit1|dirtybit_mem[2][3]           ; reset        ; clock       ; 0.000        ; 1.657      ; 1.677      ;
; -0.104 ; reset     ; CacheController:Unit1|send_block_out               ; reset        ; clock       ; 0.000        ; 1.651      ; 1.671      ;
; -0.104 ; reset     ; CacheController:Unit1|state.sWait                  ; reset        ; clock       ; 0.000        ; 1.650      ; 1.670      ;
; -0.104 ; reset     ; CacheController:Unit1|state.s5                     ; reset        ; clock       ; 0.000        ; 1.651      ; 1.671      ;
; -0.104 ; reset     ; CacheController:Unit1|write_tag                    ; reset        ; clock       ; 0.000        ; 1.653      ; 1.673      ;
; -0.104 ; reset     ; CacheController:Unit1|state.s1c                    ; reset        ; clock       ; 0.000        ; 1.651      ; 1.671      ;
; -0.104 ; reset     ; CacheController:Unit1|state.s4                     ; reset        ; clock       ; 0.000        ; 1.651      ; 1.671      ;
; -0.104 ; reset     ; CacheController:Unit1|delayReq                     ; reset        ; clock       ; 0.000        ; 1.654      ; 1.674      ;
; -0.103 ; reset     ; CacheController:Unit1|replaceStatusOut             ; reset        ; clock       ; 0.000        ; 1.636      ; 1.657      ;
; -0.103 ; reset     ; CacheController:Unit1|dirtybit_mem[4][1]           ; reset        ; clock       ; 0.000        ; 1.654      ; 1.675      ;
; -0.103 ; reset     ; CacheController:Unit1|dirtybit_mem[4][0]           ; reset        ; clock       ; 0.000        ; 1.654      ; 1.675      ;
; -0.103 ; reset     ; CacheController:Unit1|dirtybit_mem[4][3]           ; reset        ; clock       ; 0.000        ; 1.654      ; 1.675      ;
; -0.103 ; reset     ; CacheController:Unit1|dirtybit_mem[4][2]           ; reset        ; clock       ; 0.000        ; 1.654      ; 1.675      ;
; -0.103 ; reset     ; CacheController:Unit1|dirtybit_mem[6][1]           ; reset        ; clock       ; 0.000        ; 1.654      ; 1.675      ;
; -0.103 ; reset     ; CacheController:Unit1|dirtybit_mem[6][0]           ; reset        ; clock       ; 0.000        ; 1.654      ; 1.675      ;
; -0.103 ; reset     ; CacheController:Unit1|dirtybit_mem[6][2]           ; reset        ; clock       ; 0.000        ; 1.654      ; 1.675      ;
; -0.103 ; reset     ; CacheController:Unit1|dirtybit_mem[6][3]           ; reset        ; clock       ; 0.000        ; 1.654      ; 1.675      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][1] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][1] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][0] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][0] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][2] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][2] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][3] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][3] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][5] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][5] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][6] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][6] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][4] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.103 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][4] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.652      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][1] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.653      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][1] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.653      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][1] ; reset        ; clock       ; 0.000        ; 1.610      ; 1.632      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][1] ; reset        ; clock       ; 0.000        ; 1.610      ; 1.632      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][1] ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][1] ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][0] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.653      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][0] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.653      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][0] ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][0] ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][0] ; reset        ; clock       ; 0.000        ; 1.610      ; 1.632      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][0] ; reset        ; clock       ; 0.000        ; 1.610      ; 1.632      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][2] ; reset        ; clock       ; 0.000        ; 1.610      ; 1.632      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][2] ; reset        ; clock       ; 0.000        ; 1.610      ; 1.632      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][2] ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][2] ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][2] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.653      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][2] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.653      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][3] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.653      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][3] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.653      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][3] ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][3] ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][3] ; reset        ; clock       ; 0.000        ; 1.610      ; 1.632      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][3] ; reset        ; clock       ; 0.000        ; 1.610      ; 1.632      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][5] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.653      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][5] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.653      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][5] ; reset        ; clock       ; 0.000        ; 1.610      ; 1.632      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][5] ; reset        ; clock       ; 0.000        ; 1.610      ; 1.632      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][5] ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][5] ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][6] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.653      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][6] ; reset        ; clock       ; 0.000        ; 1.631      ; 1.653      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][6] ; reset        ; clock       ; 0.000        ; 1.610      ; 1.632      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][6] ; reset        ; clock       ; 0.000        ; 1.610      ; 1.632      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'reset'                                                                                                               ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.269 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][0]~1  ; reset        ; reset       ; 0.000        ; 3.862      ; 4.131      ;
; 0.285 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][12]~1 ; reset        ; reset       ; 0.000        ; 3.894      ; 4.179      ;
; 0.292 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; reset        ; reset       ; 0.000        ; 3.888      ; 4.180      ;
; 0.303 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; reset        ; reset       ; 0.000        ; 3.871      ; 4.174      ;
; 0.303 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][0]~1  ; reset        ; reset       ; 0.000        ; 3.858      ; 4.161      ;
; 0.308 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1  ; reset        ; reset       ; 0.000        ; 3.868      ; 4.176      ;
; 0.308 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][0]~1  ; reset        ; reset       ; 0.000        ; 3.857      ; 4.165      ;
; 0.311 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][0]~1  ; reset        ; reset       ; 0.000        ; 3.855      ; 4.166      ;
; 0.312 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][0]~1  ; reset        ; reset       ; 0.000        ; 3.852      ; 4.164      ;
; 0.315 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][14]~1 ; reset        ; reset       ; 0.000        ; 3.877      ; 4.192      ;
; 0.322 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][9]~1  ; reset        ; reset       ; 0.000        ; 3.879      ; 4.201      ;
; 0.325 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; reset        ; reset       ; 0.000        ; 3.879      ; 4.204      ;
; 0.329 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; reset        ; reset       ; 0.000        ; 3.859      ; 4.188      ;
; 0.331 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][12]~1 ; reset        ; reset       ; 0.000        ; 3.807      ; 4.138      ;
; 0.332 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][0]~1  ; reset        ; reset       ; 0.000        ; 3.797      ; 4.129      ;
; 0.332 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][11]~1 ; reset        ; reset       ; 0.000        ; 3.858      ; 4.190      ;
; 0.339 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][3]~1  ; reset        ; reset       ; 0.000        ; 3.784      ; 4.123      ;
; 0.344 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~1  ; reset        ; reset       ; 0.000        ; 3.807      ; 4.151      ;
; 0.346 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][12]~1 ; reset        ; reset       ; 0.000        ; 3.811      ; 4.157      ;
; 0.346 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~1 ; reset        ; reset       ; 0.000        ; 3.811      ; 4.157      ;
; 0.347 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][5]~1  ; reset        ; reset       ; 0.000        ; 3.907      ; 4.254      ;
; 0.349 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; reset        ; reset       ; 0.000        ; 3.842      ; 4.191      ;
; 0.349 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][8]~1  ; reset        ; reset       ; 0.000        ; 3.843      ; 4.192      ;
; 0.350 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][12]~1 ; reset        ; reset       ; 0.000        ; 3.828      ; 4.178      ;
; 0.351 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][12]~1 ; reset        ; reset       ; 0.000        ; 3.825      ; 4.176      ;
; 0.352 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; reset        ; reset       ; 0.000        ; 3.793      ; 4.145      ;
; 0.353 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1 ; reset        ; reset       ; 0.000        ; 3.823      ; 4.176      ;
; 0.355 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1 ; reset        ; reset       ; 0.000        ; 3.765      ; 4.120      ;
; 0.355 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][12]~1 ; reset        ; reset       ; 0.000        ; 3.808      ; 4.163      ;
; 0.356 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][8]~1  ; reset        ; reset       ; 0.000        ; 3.839      ; 4.195      ;
; 0.360 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; reset        ; reset       ; 0.000        ; 3.904      ; 4.264      ;
; 0.360 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; reset        ; reset       ; 0.000        ; 3.801      ; 4.161      ;
; 0.360 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~1  ; reset        ; reset       ; 0.000        ; 3.906      ; 4.266      ;
; 0.363 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][8]~1  ; reset        ; reset       ; 0.000        ; 3.842      ; 4.205      ;
; 0.364 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ; reset        ; reset       ; 0.000        ; 3.789      ; 4.153      ;
; 0.364 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][1]~1  ; reset        ; reset       ; 0.000        ; 3.789      ; 4.153      ;
; 0.364 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][8]~1  ; reset        ; reset       ; 0.000        ; 3.841      ; 4.205      ;
; 0.364 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ; reset        ; reset       ; 0.000        ; 3.785      ; 4.149      ;
; 0.366 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 0.000        ; 3.869      ; 4.235      ;
; 0.367 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][4]~1  ; reset        ; reset       ; 0.000        ; 3.898      ; 4.265      ;
; 0.368 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][3]~1  ; reset        ; reset       ; 0.000        ; 3.786      ; 4.154      ;
; 0.368 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][0]~1  ; reset        ; reset       ; 0.000        ; 3.805      ; 4.173      ;
; 0.369 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][5]~1  ; reset        ; reset       ; 0.000        ; 3.896      ; 4.265      ;
; 0.369 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][3]~1  ; reset        ; reset       ; 0.000        ; 3.785      ; 4.154      ;
; 0.369 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; reset        ; reset       ; 0.000        ; 3.806      ; 4.175      ;
; 0.369 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1 ; reset        ; reset       ; 0.000        ; 3.806      ; 4.175      ;
; 0.369 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][15]~1 ; reset        ; reset       ; 0.000        ; 3.793      ; 4.162      ;
; 0.370 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1  ; reset        ; reset       ; 0.000        ; 3.863      ; 4.233      ;
; 0.370 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; reset        ; reset       ; 0.000        ; 3.815      ; 4.185      ;
; 0.372 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][5]~1  ; reset        ; reset       ; 0.000        ; 3.824      ; 4.196      ;
; 0.373 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; reset        ; reset       ; 0.000        ; 3.798      ; 4.171      ;
; 0.374 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][1]~1  ; reset        ; reset       ; 0.000        ; 3.889      ; 4.263      ;
; 0.374 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; reset        ; reset       ; 0.000        ; 3.889      ; 4.263      ;
; 0.374 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~1  ; reset        ; reset       ; 0.000        ; 3.802      ; 4.176      ;
; 0.374 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][1]~1  ; reset        ; reset       ; 0.000        ; 3.867      ; 4.241      ;
; 0.375 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ; reset        ; reset       ; 0.000        ; 3.887      ; 4.262      ;
; 0.375 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][10]~1 ; reset        ; reset       ; 0.000        ; 3.802      ; 4.177      ;
; 0.376 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; reset        ; reset       ; 0.000        ; 3.880      ; 4.256      ;
; 0.376 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][3]~1  ; reset        ; reset       ; 0.000        ; 3.786      ; 4.162      ;
; 0.376 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; reset        ; reset       ; 0.000        ; 3.801      ; 4.177      ;
; 0.377 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][9]~1  ; reset        ; reset       ; 0.000        ; 3.786      ; 4.163      ;
; 0.380 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][13]~1 ; reset        ; reset       ; 0.000        ; 3.871      ; 4.251      ;
; 0.380 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][8]~1  ; reset        ; reset       ; 0.000        ; 3.795      ; 4.175      ;
; 0.380 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][10]~1 ; reset        ; reset       ; 0.000        ; 3.790      ; 4.170      ;
; 0.385 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; reset        ; reset       ; 0.000        ; 3.921      ; 4.306      ;
; 0.385 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][4]~1  ; reset        ; reset       ; 0.000        ; 3.897      ; 4.282      ;
; 0.386 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; reset        ; reset       ; 0.000        ; 3.823      ; 4.209      ;
; 0.387 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1  ; reset        ; reset       ; 0.000        ; 3.908      ; 4.295      ;
; 0.387 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][5]~1  ; reset        ; reset       ; 0.000        ; 3.822      ; 4.209      ;
; 0.387 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][0]~1  ; reset        ; reset       ; 0.000        ; 3.788      ; 4.175      ;
; 0.387 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][5]~1  ; reset        ; reset       ; 0.000        ; 3.898      ; 4.285      ;
; 0.387 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1  ; reset        ; reset       ; 0.000        ; 3.921      ; 4.308      ;
; 0.388 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][7]~1  ; reset        ; reset       ; 0.000        ; 3.777      ; 4.165      ;
; 0.389 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][5]~1  ; reset        ; reset       ; 0.000        ; 3.820      ; 4.209      ;
; 0.389 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][12]~1 ; reset        ; reset       ; 0.000        ; 3.812      ; 4.201      ;
; 0.389 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][6]~1  ; reset        ; reset       ; 0.000        ; 3.808      ; 4.197      ;
; 0.389 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][5]~1  ; reset        ; reset       ; 0.000        ; 3.821      ; 4.210      ;
; 0.391 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; reset        ; reset       ; 0.000        ; 3.823      ; 4.214      ;
; 0.391 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][8]~1  ; reset        ; reset       ; 0.000        ; 3.795      ; 4.186      ;
; 0.392 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; reset        ; reset       ; 0.000        ; 3.899      ; 4.291      ;
; 0.393 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][3]~1  ; reset        ; reset       ; 0.000        ; 3.855      ; 4.248      ;
; 0.393 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; reset        ; reset       ; 0.000        ; 3.806      ; 4.199      ;
; 0.394 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][3]~1  ; reset        ; reset       ; 0.000        ; 3.856      ; 4.250      ;
; 0.395 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][13]~1 ; reset        ; reset       ; 0.000        ; 3.810      ; 4.205      ;
; 0.395 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; reset        ; reset       ; 0.000        ; 3.818      ; 4.213      ;
; 0.396 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][1]~1  ; reset        ; reset       ; 0.000        ; 3.806      ; 4.202      ;
; 0.396 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][1]~1  ; reset        ; reset       ; 0.000        ; 3.804      ; 4.200      ;
; 0.397 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][2]~1  ; reset        ; reset       ; 0.000        ; 3.837      ; 4.234      ;
; 0.398 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; reset        ; reset       ; 0.000        ; 3.822      ; 4.220      ;
; 0.398 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; reset        ; reset       ; 0.000        ; 3.815      ; 4.213      ;
; 0.400 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][15]~1 ; reset        ; reset       ; 0.000        ; 3.884      ; 4.284      ;
; 0.400 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][15]~1 ; reset        ; reset       ; 0.000        ; 3.884      ; 4.284      ;
; 0.401 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~1 ; reset        ; reset       ; 0.000        ; 3.815      ; 4.216      ;
; 0.401 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][15]~1 ; reset        ; reset       ; 0.000        ; 3.814      ; 4.215      ;
; 0.402 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][6]~1  ; reset        ; reset       ; 0.000        ; 3.824      ; 4.226      ;
; 0.402 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][5]~1  ; reset        ; reset       ; 0.000        ; 3.808      ; 4.210      ;
; 0.402 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1  ; reset        ; reset       ; 0.000        ; 3.869      ; 4.271      ;
; 0.402 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][11]~1 ; reset        ; reset       ; 0.000        ; 3.767      ; 4.169      ;
; 0.403 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~1  ; reset        ; reset       ; 0.000        ; 3.802      ; 4.205      ;
; 0.403 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 0.000        ; 3.809      ; 4.212      ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~_emulated ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                                     ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[12]$latch                                        ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[13]$latch                                        ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[15]$latch                                        ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[7]$latch                                         ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[10]$latch                                        ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[3]$latch                                         ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[4]$latch                                         ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[5]$latch                                         ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[6]$latch                                         ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[9]$latch                                         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[0]$latch                                         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[14]$latch                                        ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[2]$latch                                         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[8]$latch                                         ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[11]$latch                                        ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[1]$latch                                         ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[12]$latch|datad                                  ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[13]$latch|datad                                  ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[15]$latch|datad                                  ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[6]$latch|datad                                   ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[7]$latch|datad                                   ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[10]$latch|datad                                  ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[3]$latch|datad                                   ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[4]$latch|datad                                   ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[5]$latch|datad                                   ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[9]$latch|datad                                   ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[0]$latch|datad                                   ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[14]$latch|datad                                  ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[2]$latch|datad                                   ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[8]$latch|datad                                   ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[11]$latch|datad                                  ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[1]$latch|datad                                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                                             ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|inclk[0]                               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|outclk                                 ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Unit1|unit2|memory[0][0][15]~7|datac                      ;
; 0.310  ; 0.310        ; 0.000          ; High Pulse Width ; reset ; Fall       ; Unit1|unit2|memory[0][0][15]~7|combout                    ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; reset ; Fall       ; controller_en~3|combout                                   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; controller_en~3|datab                                     ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; reset ; Fall       ; Unit1|unit2|memory[0][0][15]~7clkctrl|inclk[0]            ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; reset ; Fall       ; Unit1|unit2|memory[0][0][15]~7clkctrl|outclk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; controller_en                                             ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; reset ; Fall       ; controller_en|dataa                                       ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][11]~1 ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][13]~1 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~1 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][10]~1 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][14]~1 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][2]~1  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][7]~1  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][15]~1 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][11]~1 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~1 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][1]~1  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][0]~1  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][12]~1 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][14]~1 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][2][1]~1  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][11]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][1]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][5]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][2][13]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][2][7]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][13]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][15]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][11]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][11]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][2]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][2][11]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][3][2]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][3][9]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][8]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][1][12]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][1]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][3][5]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][11]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][15]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][1]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][2]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][5]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][8]~1  ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][14]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][11]~1 ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][15]~1 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|send_block_out'                                                                                         ;
+--------+--------------+----------------+-----------------+--------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+-----------------+--------------------------------------+------------+-----------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ;
+--------+--------------+----------------+-----------------+--------------------------------------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'MainMemory:Unit2|slowClock'                                                                                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; 0.120  ; 0.350        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 0.120  ; 0.350        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 0.120  ; 0.350        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; 0.120  ; 0.350        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; 0.120  ; 0.350        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; 0.120  ; 0.350        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 0.120  ; 0.350        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; 0.120  ; 0.350        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; 0.121  ; 0.351        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a54|clk0                                                     ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a27|clk0                                                     ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a45|clk0                                                     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a18|clk0                                                     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a36|clk0                                                     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a63|clk0                                                     ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a9|clk0                                                      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|slowClock~clkctrl|inclk[0]                                                                                 ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|slowClock~clkctrl|outclk                                                                                   ;
; 0.415  ; 0.645        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.416  ; 0.646        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.416  ; 0.646        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 0.416  ; 0.646        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 0.416  ; 0.646        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; 0.416  ; 0.646        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; 0.416  ; 0.646        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.417  ; 0.647        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.417  ; 0.647        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; 0.417  ; 0.647        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.417  ; 0.647        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|replaceStatusOut'                                                                       ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[5]|dataa             ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[6]|dataa             ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[9]        ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[5]        ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[6]        ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[7]        ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[8]        ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[9]|datac             ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[7]|datac             ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[8]|datac             ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[0]|datad             ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]|datad             ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[2]|datad             ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[3]|datad             ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[4]|datad             ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[0]        ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[1]        ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[2]        ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[3]        ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[4]        ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|inclk[0] ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|outclk   ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|combout         ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit1|replaceStatusOut|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit1|replaceStatusOut|q                ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|datac           ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|combout         ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|inclk[0] ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|outclk   ;
; 0.634 ; 0.634        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[3]        ;
; 0.634 ; 0.634        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[4]        ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[0]        ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[1]        ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[2]        ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[3]|datad             ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[4]|datad             ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[0]|datad             ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]|datad             ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[2]|datad             ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[8]|datac             ;
; 0.641 ; 0.641        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[7]|datac             ;
; 0.643 ; 0.643        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[8]        ;
; 0.643 ; 0.643        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[9]|datac             ;
; 0.644 ; 0.644        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[5]        ;
; 0.644 ; 0.644        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[6]        ;
; 0.644 ; 0.644        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[7]        ;
; 0.646 ; 0.646        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[9]        ;
; 0.652 ; 0.652        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[5]|dataa             ;
; 0.652 ; 0.652        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[6]|dataa             ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+--------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; 6.830 ; 7.363 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; 6.413 ; 6.909 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; 6.749 ; 7.268 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; 6.830 ; 7.363 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; 3.015 ; 3.020 ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; 0.630 ; 0.831 ; Rise       ; clock                                ;
; Mwe          ; clock                                ; 1.157 ; 1.864 ; Rise       ; clock                                ;
; address[*]   ; clock                                ; 6.893 ; 7.426 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; 3.865 ; 4.610 ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; 3.783 ; 4.593 ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; 6.476 ; 6.972 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; 6.812 ; 7.331 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; 6.893 ; 7.426 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; 1.483 ; 2.139 ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; 1.481 ; 2.135 ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; 1.624 ; 2.312 ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; 1.719 ; 2.388 ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; 1.653 ; 2.317 ; Rise       ; clock                                ;
;  address[10] ; clock                                ; 1.651 ; 2.321 ; Rise       ; clock                                ;
;  address[11] ; clock                                ; 1.546 ; 2.225 ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; 1.094 ; 1.806 ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; 0.718 ; 1.394 ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; 0.714 ; 1.386 ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; 0.726 ; 1.389 ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; 0.568 ; 1.211 ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; 0.491 ; 1.065 ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; 0.349 ; 0.925 ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; 0.430 ; 1.015 ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; 0.584 ; 1.218 ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; 1.043 ; 1.759 ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; 0.589 ; 1.242 ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; 0.481 ; 1.071 ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; 1.094 ; 1.806 ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; 1.059 ; 1.793 ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; 0.654 ; 1.302 ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; 0.186 ; 0.753 ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; 0.530 ; 1.159 ; Rise       ; clock                                ;
; reset        ; clock                                ; 3.146 ; 3.079 ; Rise       ; clock                                ;
; Mre          ; reset                                ; 0.887 ; 1.050 ; Rise       ; reset                                ;
; Mwe          ; reset                                ; 0.594 ; 1.209 ; Rise       ; reset                                ;
; address[*]   ; reset                                ; 4.750 ; 5.287 ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 4.333 ; 4.833 ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 4.669 ; 5.192 ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 4.750 ; 5.287 ; Rise       ; reset                                ;
; reset        ; reset                                ; 3.199 ; 3.238 ; Rise       ; reset                                ;
+--------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; -0.035 ; -0.683 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; -0.103 ; -0.713 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; -0.461 ; -1.120 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; -0.035 ; -0.683 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; -0.656 ; -0.747 ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; -0.412 ; -0.613 ; Rise       ; clock                                ;
; Mwe          ; clock                                ; -0.911 ; -1.599 ; Rise       ; clock                                ;
; address[*]   ; clock                                ; -0.365 ; -0.991 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; -0.599 ; -1.187 ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; -0.618 ; -1.188 ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; -0.582 ; -1.179 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; -0.535 ; -1.157 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; -0.365 ; -0.991 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; -0.638 ; -1.293 ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; -0.706 ; -1.366 ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; -0.895 ; -1.560 ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; -0.653 ; -1.287 ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; -0.734 ; -1.383 ; Rise       ; clock                                ;
;  address[10] ; clock                                ; -0.740 ; -1.397 ; Rise       ; clock                                ;
;  address[11] ; clock                                ; -0.678 ; -1.328 ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; 0.036  ; -0.517 ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; -0.477 ; -1.134 ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; -0.472 ; -1.125 ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; -0.485 ; -1.130 ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; -0.332 ; -0.957 ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; -0.261 ; -0.827 ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; -0.123 ; -0.684 ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; -0.199 ; -0.768 ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; -0.350 ; -0.974 ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; -0.792 ; -1.494 ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; -0.352 ; -0.987 ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; -0.247 ; -0.822 ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; -0.843 ; -1.541 ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; -0.802 ; -1.515 ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; -0.418 ; -1.054 ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; 0.036  ; -0.517 ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; -0.294 ; -0.906 ; Rise       ; clock                                ;
; reset        ; clock                                ; -0.530 ; -0.658 ; Rise       ; clock                                ;
; Mre          ; reset                                ; -0.156 ; -0.327 ; Rise       ; reset                                ;
; Mwe          ; reset                                ; 0.131  ; -0.473 ; Rise       ; reset                                ;
; address[*]   ; reset                                ; 0.491  ; -0.207 ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 0.415  ; -0.334 ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 0.491  ; -0.207 ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 0.098  ; -0.539 ; Rise       ; reset                                ;
; reset        ; reset                                ; 0.249  ; 0.209  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 3.503 ;       ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;       ; 3.749 ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; cont_out_block[*]       ; CacheController:Unit1|send_block_out   ; 7.672 ; 8.081 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[0]      ; CacheController:Unit1|send_block_out   ; 5.540 ; 5.844 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[1]      ; CacheController:Unit1|send_block_out   ; 4.893 ; 5.048 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[2]      ; CacheController:Unit1|send_block_out   ; 5.283 ; 5.496 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[3]      ; CacheController:Unit1|send_block_out   ; 4.740 ; 4.899 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[4]      ; CacheController:Unit1|send_block_out   ; 4.510 ; 4.592 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[5]      ; CacheController:Unit1|send_block_out   ; 4.860 ; 5.017 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[6]      ; CacheController:Unit1|send_block_out   ; 5.326 ; 5.530 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[7]      ; CacheController:Unit1|send_block_out   ; 4.330 ; 4.410 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[8]      ; CacheController:Unit1|send_block_out   ; 5.566 ; 5.804 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[9]      ; CacheController:Unit1|send_block_out   ; 5.099 ; 5.284 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[10]     ; CacheController:Unit1|send_block_out   ; 6.628 ; 6.963 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[11]     ; CacheController:Unit1|send_block_out   ; 5.731 ; 6.022 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[12]     ; CacheController:Unit1|send_block_out   ; 4.403 ; 4.473 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[13]     ; CacheController:Unit1|send_block_out   ; 4.657 ; 4.767 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[14]     ; CacheController:Unit1|send_block_out   ; 4.427 ; 4.516 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[15]     ; CacheController:Unit1|send_block_out   ; 5.113 ; 5.285 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[16]     ; CacheController:Unit1|send_block_out   ; 5.578 ; 5.837 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[17]     ; CacheController:Unit1|send_block_out   ; 5.050 ; 5.250 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[18]     ; CacheController:Unit1|send_block_out   ; 4.686 ; 4.876 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[19]     ; CacheController:Unit1|send_block_out   ; 5.461 ; 5.687 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[20]     ; CacheController:Unit1|send_block_out   ; 4.348 ; 4.423 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[21]     ; CacheController:Unit1|send_block_out   ; 5.405 ; 5.567 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[22]     ; CacheController:Unit1|send_block_out   ; 5.124 ; 5.311 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[23]     ; CacheController:Unit1|send_block_out   ; 5.042 ; 5.237 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[24]     ; CacheController:Unit1|send_block_out   ; 4.704 ; 4.875 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[25]     ; CacheController:Unit1|send_block_out   ; 5.574 ; 5.826 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[26]     ; CacheController:Unit1|send_block_out   ; 4.203 ; 4.269 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[27]     ; CacheController:Unit1|send_block_out   ; 5.547 ; 5.855 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[28]     ; CacheController:Unit1|send_block_out   ; 5.177 ; 5.349 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[29]     ; CacheController:Unit1|send_block_out   ; 5.206 ; 5.436 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[30]     ; CacheController:Unit1|send_block_out   ; 5.243 ; 5.483 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[31]     ; CacheController:Unit1|send_block_out   ; 5.596 ; 5.816 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[32]     ; CacheController:Unit1|send_block_out   ; 5.167 ; 5.333 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[33]     ; CacheController:Unit1|send_block_out   ; 4.930 ; 5.077 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[34]     ; CacheController:Unit1|send_block_out   ; 4.650 ; 4.755 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[35]     ; CacheController:Unit1|send_block_out   ; 5.958 ; 6.233 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[36]     ; CacheController:Unit1|send_block_out   ; 5.481 ; 5.695 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[37]     ; CacheController:Unit1|send_block_out   ; 6.142 ; 6.483 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[38]     ; CacheController:Unit1|send_block_out   ; 5.781 ; 5.974 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[39]     ; CacheController:Unit1|send_block_out   ; 5.413 ; 5.644 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[40]     ; CacheController:Unit1|send_block_out   ; 5.047 ; 5.213 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[41]     ; CacheController:Unit1|send_block_out   ; 5.522 ; 5.754 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[42]     ; CacheController:Unit1|send_block_out   ; 4.193 ; 4.254 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[43]     ; CacheController:Unit1|send_block_out   ; 5.687 ; 5.881 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[44]     ; CacheController:Unit1|send_block_out   ; 5.501 ; 5.722 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[45]     ; CacheController:Unit1|send_block_out   ; 4.514 ; 4.613 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[46]     ; CacheController:Unit1|send_block_out   ; 5.071 ; 5.270 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[47]     ; CacheController:Unit1|send_block_out   ; 5.412 ; 5.583 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[48]     ; CacheController:Unit1|send_block_out   ; 5.479 ; 5.669 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[49]     ; CacheController:Unit1|send_block_out   ; 5.194 ; 5.436 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[50]     ; CacheController:Unit1|send_block_out   ; 5.280 ; 5.485 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[51]     ; CacheController:Unit1|send_block_out   ; 5.280 ; 5.476 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[52]     ; CacheController:Unit1|send_block_out   ; 5.039 ; 5.219 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[53]     ; CacheController:Unit1|send_block_out   ; 5.600 ; 5.848 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[54]     ; CacheController:Unit1|send_block_out   ; 5.734 ; 5.938 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[55]     ; CacheController:Unit1|send_block_out   ; 4.825 ; 4.984 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[56]     ; CacheController:Unit1|send_block_out   ; 6.638 ; 6.963 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[57]     ; CacheController:Unit1|send_block_out   ; 4.920 ; 5.125 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[58]     ; CacheController:Unit1|send_block_out   ; 7.672 ; 8.081 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[59]     ; CacheController:Unit1|send_block_out   ; 5.419 ; 5.650 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[60]     ; CacheController:Unit1|send_block_out   ; 5.540 ; 5.791 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[61]     ; CacheController:Unit1|send_block_out   ; 5.239 ; 5.460 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[62]     ; CacheController:Unit1|send_block_out   ; 4.112 ; 4.172 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[63]     ; CacheController:Unit1|send_block_out   ; 5.695 ; 5.987 ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ; 2.110 ;       ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ;       ; 2.191 ; Fall       ; CacheController:Unit1|send_block_out   ;
; mem_block_out_d[*]      ; MainMemory:Unit2|slowClock             ; 7.788 ; 8.113 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[0]     ; MainMemory:Unit2|slowClock             ; 6.686 ; 6.937 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[1]     ; MainMemory:Unit2|slowClock             ; 6.581 ; 6.796 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[2]     ; MainMemory:Unit2|slowClock             ; 7.119 ; 7.405 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[3]     ; MainMemory:Unit2|slowClock             ; 6.769 ; 7.021 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[4]     ; MainMemory:Unit2|slowClock             ; 6.643 ; 6.914 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[5]     ; MainMemory:Unit2|slowClock             ; 6.529 ; 6.726 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[6]     ; MainMemory:Unit2|slowClock             ; 6.170 ; 6.299 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[7]     ; MainMemory:Unit2|slowClock             ; 7.664 ; 8.006 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[8]     ; MainMemory:Unit2|slowClock             ; 7.756 ; 8.090 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[9]     ; MainMemory:Unit2|slowClock             ; 6.405 ; 6.639 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[10]    ; MainMemory:Unit2|slowClock             ; 6.563 ; 6.715 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[11]    ; MainMemory:Unit2|slowClock             ; 7.203 ; 7.550 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[12]    ; MainMemory:Unit2|slowClock             ; 6.497 ; 6.678 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[13]    ; MainMemory:Unit2|slowClock             ; 6.113 ; 6.229 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[14]    ; MainMemory:Unit2|slowClock             ; 6.474 ; 6.688 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[15]    ; MainMemory:Unit2|slowClock             ; 7.281 ; 7.614 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[16]    ; MainMemory:Unit2|slowClock             ; 6.666 ; 6.911 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[17]    ; MainMemory:Unit2|slowClock             ; 6.132 ; 6.277 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[18]    ; MainMemory:Unit2|slowClock             ; 7.655 ; 7.971 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[19]    ; MainMemory:Unit2|slowClock             ; 6.805 ; 7.070 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[20]    ; MainMemory:Unit2|slowClock             ; 6.247 ; 6.423 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[21]    ; MainMemory:Unit2|slowClock             ; 7.021 ; 7.313 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[22]    ; MainMemory:Unit2|slowClock             ; 6.536 ; 6.773 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[23]    ; MainMemory:Unit2|slowClock             ; 6.392 ; 6.595 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[24]    ; MainMemory:Unit2|slowClock             ; 6.536 ; 6.751 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[25]    ; MainMemory:Unit2|slowClock             ; 6.546 ; 6.771 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[26]    ; MainMemory:Unit2|slowClock             ; 6.478 ; 6.689 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[27]    ; MainMemory:Unit2|slowClock             ; 7.429 ; 7.725 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[28]    ; MainMemory:Unit2|slowClock             ; 6.324 ; 6.518 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[29]    ; MainMemory:Unit2|slowClock             ; 6.313 ; 6.506 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[30]    ; MainMemory:Unit2|slowClock             ; 7.047 ; 7.320 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[31]    ; MainMemory:Unit2|slowClock             ; 6.136 ; 6.298 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[32]    ; MainMemory:Unit2|slowClock             ; 6.171 ; 6.321 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[33]    ; MainMemory:Unit2|slowClock             ; 7.788 ; 8.113 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[34]    ; MainMemory:Unit2|slowClock             ; 6.828 ; 7.069 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[35]    ; MainMemory:Unit2|slowClock             ; 6.482 ; 6.715 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[36]    ; MainMemory:Unit2|slowClock             ; 6.098 ; 6.213 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[37]    ; MainMemory:Unit2|slowClock             ; 6.429 ; 6.586 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[38]    ; MainMemory:Unit2|slowClock             ; 6.662 ; 6.851 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[39]    ; MainMemory:Unit2|slowClock             ; 6.276 ; 6.419 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[40]    ; MainMemory:Unit2|slowClock             ; 6.727 ; 6.952 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[41]    ; MainMemory:Unit2|slowClock             ; 6.411 ; 6.585 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[42]    ; MainMemory:Unit2|slowClock             ; 6.927 ; 7.201 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[43]    ; MainMemory:Unit2|slowClock             ; 6.476 ; 6.703 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[44]    ; MainMemory:Unit2|slowClock             ; 7.135 ; 7.327 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[45]    ; MainMemory:Unit2|slowClock             ; 6.228 ; 6.379 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[46]    ; MainMemory:Unit2|slowClock             ; 6.549 ; 6.789 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[47]    ; MainMemory:Unit2|slowClock             ; 6.384 ; 6.577 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[48]    ; MainMemory:Unit2|slowClock             ; 6.344 ; 6.471 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[49]    ; MainMemory:Unit2|slowClock             ; 6.469 ; 6.670 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[50]    ; MainMemory:Unit2|slowClock             ; 5.974 ; 6.092 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[51]    ; MainMemory:Unit2|slowClock             ; 6.897 ; 7.162 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[52]    ; MainMemory:Unit2|slowClock             ; 6.177 ; 6.315 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[53]    ; MainMemory:Unit2|slowClock             ; 6.120 ; 6.262 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[54]    ; MainMemory:Unit2|slowClock             ; 6.167 ; 6.323 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[55]    ; MainMemory:Unit2|slowClock             ; 6.281 ; 6.466 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[56]    ; MainMemory:Unit2|slowClock             ; 6.349 ; 6.536 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[57]    ; MainMemory:Unit2|slowClock             ; 6.449 ; 6.648 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[58]    ; MainMemory:Unit2|slowClock             ; 7.078 ; 7.366 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[59]    ; MainMemory:Unit2|slowClock             ; 6.247 ; 6.440 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[60]    ; MainMemory:Unit2|slowClock             ; 6.259 ; 6.424 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[61]    ; MainMemory:Unit2|slowClock             ; 6.186 ; 6.347 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[62]    ; MainMemory:Unit2|slowClock             ; 6.656 ; 6.866 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[63]    ; MainMemory:Unit2|slowClock             ; 6.254 ; 6.451 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 2.399 ;       ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;       ; 2.568 ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 3.830 ; 3.903 ; Rise       ; clock                                  ;
; done_controller_d       ; clock                                  ; 4.367 ; 4.436 ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 4.188 ; 4.302 ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 3.833 ; 3.910 ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 4.363 ; 4.440 ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 4.263 ; 4.332 ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 4.285 ; 4.359 ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 4.363 ; 4.440 ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 4.273 ; 4.346 ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 4.721 ; 4.856 ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 4.181 ; 4.334 ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 3.952 ; 4.036 ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 4.083 ; 4.181 ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 4.721 ; 4.856 ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 6.897 ; 7.279 ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 4.462 ; 4.629 ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 4.527 ; 4.680 ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 5.864 ; 6.210 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 6.070 ; 6.399 ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 5.951 ; 6.274 ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 4.925 ; 5.128 ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 4.344 ; 4.525 ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 4.365 ; 4.497 ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 6.897 ; 7.279 ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 5.865 ; 6.176 ; Rise       ; clock                                  ;
; write_back_mem_d        ; clock                                  ; 5.757 ; 6.069 ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 5.598 ; 5.781 ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 5.925 ; 6.283 ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 4.330 ; 4.485 ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 4.429 ; 4.628 ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 4.128 ; 4.274 ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 4.177 ; 4.325 ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 3.513 ; 3.554 ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 3.500 ; 3.540 ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 3.624 ; 3.672 ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 5.925 ; 6.283 ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 5.470 ; 5.755 ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 3.484 ; 3.516 ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 3.559 ; 3.596 ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 4.409 ; 4.614 ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 4.321 ; 4.486 ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 3.559 ; 3.599 ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 3.844 ; 3.936 ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 4.649 ; 4.886 ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 3.383 ;       ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;       ; 3.620 ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; cont_out_block[*]       ; CacheController:Unit1|send_block_out   ; 3.961 ; 4.020 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[0]      ; CacheController:Unit1|send_block_out   ; 5.330 ; 5.622 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[1]      ; CacheController:Unit1|send_block_out   ; 4.710 ; 4.860 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[2]      ; CacheController:Unit1|send_block_out   ; 5.084 ; 5.289 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[3]      ; CacheController:Unit1|send_block_out   ; 4.566 ; 4.720 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[4]      ; CacheController:Unit1|send_block_out   ; 4.344 ; 4.423 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[5]      ; CacheController:Unit1|send_block_out   ; 4.680 ; 4.831 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[6]      ; CacheController:Unit1|send_block_out   ; 5.127 ; 5.323 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[7]      ; CacheController:Unit1|send_block_out   ; 4.169 ; 4.246 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[8]      ; CacheController:Unit1|send_block_out   ; 5.359 ; 5.588 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[9]      ; CacheController:Unit1|send_block_out   ; 4.909 ; 5.086 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[10]     ; CacheController:Unit1|send_block_out   ; 6.376 ; 6.697 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[11]     ; CacheController:Unit1|send_block_out   ; 5.518 ; 5.797 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[12]     ; CacheController:Unit1|send_block_out   ; 4.240 ; 4.307 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[13]     ; CacheController:Unit1|send_block_out   ; 4.484 ; 4.590 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[14]     ; CacheController:Unit1|send_block_out   ; 4.263 ; 4.349 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[15]     ; CacheController:Unit1|send_block_out   ; 4.923 ; 5.088 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[16]     ; CacheController:Unit1|send_block_out   ; 5.369 ; 5.617 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[17]     ; CacheController:Unit1|send_block_out   ; 4.865 ; 5.058 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[18]     ; CacheController:Unit1|send_block_out   ; 4.511 ; 4.694 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[19]     ; CacheController:Unit1|send_block_out   ; 5.259 ; 5.477 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[20]     ; CacheController:Unit1|send_block_out   ; 4.187 ; 4.260 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[21]     ; CacheController:Unit1|send_block_out   ; 5.202 ; 5.358 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[22]     ; CacheController:Unit1|send_block_out   ; 4.933 ; 5.113 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[23]     ; CacheController:Unit1|send_block_out   ; 4.852 ; 5.039 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[24]     ; CacheController:Unit1|send_block_out   ; 4.530 ; 4.694 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[25]     ; CacheController:Unit1|send_block_out   ; 5.366 ; 5.607 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[26]     ; CacheController:Unit1|send_block_out   ; 4.047 ; 4.111 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[27]     ; CacheController:Unit1|send_block_out   ; 5.338 ; 5.634 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[28]     ; CacheController:Unit1|send_block_out   ; 4.987 ; 5.154 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[29]     ; CacheController:Unit1|send_block_out   ; 5.010 ; 5.231 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[30]     ; CacheController:Unit1|send_block_out   ; 5.046 ; 5.277 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[31]     ; CacheController:Unit1|send_block_out   ; 5.387 ; 5.600 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[32]     ; CacheController:Unit1|send_block_out   ; 4.973 ; 5.132 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[33]     ; CacheController:Unit1|send_block_out   ; 4.745 ; 4.886 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[34]     ; CacheController:Unit1|send_block_out   ; 4.476 ; 4.578 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[35]     ; CacheController:Unit1|send_block_out   ; 5.769 ; 6.036 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[36]     ; CacheController:Unit1|send_block_out   ; 5.274 ; 5.480 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[37]     ; CacheController:Unit1|send_block_out   ; 5.909 ; 6.236 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[38]     ; CacheController:Unit1|send_block_out   ; 5.564 ; 5.749 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[39]     ; CacheController:Unit1|send_block_out   ; 5.212 ; 5.435 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[40]     ; CacheController:Unit1|send_block_out   ; 4.859 ; 5.018 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[41]     ; CacheController:Unit1|send_block_out   ; 5.316 ; 5.540 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[42]     ; CacheController:Unit1|send_block_out   ; 4.040 ; 4.098 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[43]     ; CacheController:Unit1|send_block_out   ; 5.510 ; 5.698 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[44]     ; CacheController:Unit1|send_block_out   ; 5.296 ; 5.509 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[45]     ; CacheController:Unit1|send_block_out   ; 4.348 ; 4.444 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[46]     ; CacheController:Unit1|send_block_out   ; 4.882 ; 5.073 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[47]     ; CacheController:Unit1|send_block_out   ; 5.212 ; 5.376 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[48]     ; CacheController:Unit1|send_block_out   ; 5.274 ; 5.456 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[49]     ; CacheController:Unit1|send_block_out   ; 5.000 ; 5.232 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[50]     ; CacheController:Unit1|send_block_out   ; 5.082 ; 5.279 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[51]     ; CacheController:Unit1|send_block_out   ; 5.082 ; 5.271 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[52]     ; CacheController:Unit1|send_block_out   ; 4.852 ; 5.024 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[53]     ; CacheController:Unit1|send_block_out   ; 5.392 ; 5.631 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[54]     ; CacheController:Unit1|send_block_out   ; 5.553 ; 5.752 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[55]     ; CacheController:Unit1|send_block_out   ; 4.646 ; 4.798 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[56]     ; CacheController:Unit1|send_block_out   ; 6.385 ; 6.698 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[57]     ; CacheController:Unit1|send_block_out   ; 4.736 ; 4.933 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[58]     ; CacheController:Unit1|send_block_out   ; 7.414 ; 7.809 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[59]     ; CacheController:Unit1|send_block_out   ; 5.214 ; 5.435 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[60]     ; CacheController:Unit1|send_block_out   ; 5.335 ; 5.576 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[61]     ; CacheController:Unit1|send_block_out   ; 5.042 ; 5.254 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[62]     ; CacheController:Unit1|send_block_out   ; 3.961 ; 4.020 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[63]     ; CacheController:Unit1|send_block_out   ; 5.480 ; 5.760 ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ; 2.045 ;       ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ;       ; 2.122 ; Fall       ; CacheController:Unit1|send_block_out   ;
; mem_block_out_d[*]      ; MainMemory:Unit2|slowClock             ; 5.708 ; 5.821 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[0]     ; MainMemory:Unit2|slowClock             ; 6.390 ; 6.630 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[1]     ; MainMemory:Unit2|slowClock             ; 6.291 ; 6.498 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[2]     ; MainMemory:Unit2|slowClock             ; 6.805 ; 7.080 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[3]     ; MainMemory:Unit2|slowClock             ; 6.469 ; 6.711 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[4]     ; MainMemory:Unit2|slowClock             ; 6.353 ; 6.614 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[5]     ; MainMemory:Unit2|slowClock             ; 6.241 ; 6.431 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[6]     ; MainMemory:Unit2|slowClock             ; 5.896 ; 6.020 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[7]     ; MainMemory:Unit2|slowClock             ; 7.330 ; 7.659 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[8]     ; MainMemory:Unit2|slowClock             ; 7.419 ; 7.739 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[9]     ; MainMemory:Unit2|slowClock             ; 6.122 ; 6.347 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[10]    ; MainMemory:Unit2|slowClock             ; 6.272 ; 6.418 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[11]    ; MainMemory:Unit2|slowClock             ; 6.889 ; 7.223 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[12]    ; MainMemory:Unit2|slowClock             ; 6.213 ; 6.388 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[13]    ; MainMemory:Unit2|slowClock             ; 5.838 ; 5.950 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[14]    ; MainMemory:Unit2|slowClock             ; 6.185 ; 6.390 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[15]    ; MainMemory:Unit2|slowClock             ; 6.961 ; 7.281 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[16]    ; MainMemory:Unit2|slowClock             ; 6.369 ; 6.605 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[17]    ; MainMemory:Unit2|slowClock             ; 5.856 ; 5.996 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[18]    ; MainMemory:Unit2|slowClock             ; 7.319 ; 7.623 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[19]    ; MainMemory:Unit2|slowClock             ; 6.507 ; 6.763 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[20]    ; MainMemory:Unit2|slowClock             ; 5.967 ; 6.137 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[21]    ; MainMemory:Unit2|slowClock             ; 6.711 ; 6.992 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[22]    ; MainMemory:Unit2|slowClock             ; 6.246 ; 6.473 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[23]    ; MainMemory:Unit2|slowClock             ; 6.108 ; 6.303 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[24]    ; MainMemory:Unit2|slowClock             ; 6.245 ; 6.452 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[25]    ; MainMemory:Unit2|slowClock             ; 6.259 ; 6.475 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[26]    ; MainMemory:Unit2|slowClock             ; 6.191 ; 6.394 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[27]    ; MainMemory:Unit2|slowClock             ; 7.105 ; 7.390 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[28]    ; MainMemory:Unit2|slowClock             ; 6.040 ; 6.227 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[29]    ; MainMemory:Unit2|slowClock             ; 6.031 ; 6.217 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[30]    ; MainMemory:Unit2|slowClock             ; 6.736 ; 6.998 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[31]    ; MainMemory:Unit2|slowClock             ; 5.862 ; 6.019 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[32]    ; MainMemory:Unit2|slowClock             ; 5.900 ; 6.045 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[33]    ; MainMemory:Unit2|slowClock             ; 7.446 ; 7.759 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[34]    ; MainMemory:Unit2|slowClock             ; 6.525 ; 6.757 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[35]    ; MainMemory:Unit2|slowClock             ; 6.199 ; 6.424 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[36]    ; MainMemory:Unit2|slowClock             ; 5.824 ; 5.934 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[37]    ; MainMemory:Unit2|slowClock             ; 6.141 ; 6.292 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[38]    ; MainMemory:Unit2|slowClock             ; 6.365 ; 6.547 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[39]    ; MainMemory:Unit2|slowClock             ; 5.995 ; 6.133 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[40]    ; MainMemory:Unit2|slowClock             ; 6.430 ; 6.646 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[41]    ; MainMemory:Unit2|slowClock             ; 6.128 ; 6.296 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[42]    ; MainMemory:Unit2|slowClock             ; 6.626 ; 6.889 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[43]    ; MainMemory:Unit2|slowClock             ; 6.191 ; 6.410 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[44]    ; MainMemory:Unit2|slowClock             ; 6.856 ; 7.043 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[45]    ; MainMemory:Unit2|slowClock             ; 5.951 ; 6.096 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[46]    ; MainMemory:Unit2|slowClock             ; 6.261 ; 6.492 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[47]    ; MainMemory:Unit2|slowClock             ; 6.101 ; 6.286 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[48]    ; MainMemory:Unit2|slowClock             ; 6.063 ; 6.184 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[49]    ; MainMemory:Unit2|slowClock             ; 6.180 ; 6.373 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[50]    ; MainMemory:Unit2|slowClock             ; 5.708 ; 5.821 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[51]    ; MainMemory:Unit2|slowClock             ; 6.591 ; 6.846 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[52]    ; MainMemory:Unit2|slowClock             ; 5.900 ; 6.033 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[53]    ; MainMemory:Unit2|slowClock             ; 5.846 ; 5.982 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[54]    ; MainMemory:Unit2|slowClock             ; 5.892 ; 6.042 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[55]    ; MainMemory:Unit2|slowClock             ; 6.001 ; 6.179 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[56]    ; MainMemory:Unit2|slowClock             ; 6.068 ; 6.248 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[57]    ; MainMemory:Unit2|slowClock             ; 6.165 ; 6.355 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[58]    ; MainMemory:Unit2|slowClock             ; 6.768 ; 7.045 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[59]    ; MainMemory:Unit2|slowClock             ; 5.973 ; 6.159 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[60]    ; MainMemory:Unit2|slowClock             ; 5.983 ; 6.141 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[61]    ; MainMemory:Unit2|slowClock             ; 5.910 ; 6.065 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[62]    ; MainMemory:Unit2|slowClock             ; 6.361 ; 6.563 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[63]    ; MainMemory:Unit2|slowClock             ; 5.978 ; 6.167 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 2.326 ;       ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;       ; 2.488 ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 3.704 ; 3.774 ; Rise       ; clock                                  ;
; done_controller_d       ; clock                                  ; 4.219 ; 4.286 ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 4.049 ; 4.158 ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 3.706 ; 3.780 ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 4.119 ; 4.185 ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 4.119 ; 4.185 ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 4.140 ; 4.211 ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 4.215 ; 4.289 ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 4.128 ; 4.199 ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 3.824 ; 3.904 ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 4.046 ; 4.193 ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 3.824 ; 3.904 ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 3.949 ; 4.043 ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 4.596 ; 4.728 ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 4.201 ; 4.346 ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 4.310 ; 4.471 ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 4.372 ; 4.519 ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 5.656 ; 5.988 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 5.856 ; 6.172 ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 5.742 ; 6.052 ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 4.759 ; 4.955 ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 4.201 ; 4.376 ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 4.219 ; 4.346 ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 6.684 ; 7.054 ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 5.658 ; 5.957 ; Rise       ; clock                                  ;
; write_back_mem_d        ; clock                                  ; 5.559 ; 5.860 ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 5.357 ; 5.532 ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 3.379 ; 3.410 ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 4.191 ; 4.341 ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 4.289 ; 4.481 ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 3.997 ; 4.137 ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 4.050 ; 4.192 ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 3.406 ; 3.446 ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 3.392 ; 3.430 ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 3.512 ; 3.558 ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 5.722 ; 6.065 ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 5.284 ; 5.558 ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 3.379 ; 3.410 ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 3.451 ; 3.487 ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 4.268 ; 4.464 ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 4.180 ; 4.339 ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 3.452 ; 3.490 ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 3.725 ; 3.813 ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 4.498 ; 4.725 ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+-----------------------------------------+-----------+----------+-----------+---------+---------------------+
; Clock                                   ; Setup     ; Hold     ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+-----------+----------+-----------+---------+---------------------+
; Worst-case Slack                        ; -7.782    ; -0.400   ; -4.348    ; -1.074  ; -3.000              ;
;  CacheController:Unit1|replaceStatusOut ; -2.227    ; -0.044   ; N/A       ; N/A     ; 0.341               ;
;  CacheController:Unit1|send_block_out   ; -7.006    ; 0.626    ; N/A       ; N/A     ; -1.285              ;
;  MainMemory:Unit2|slowClock             ; -0.904    ; 0.165    ; N/A       ; N/A     ; -2.693              ;
;  clock                                  ; -7.782    ; -0.009   ; -4.348    ; -1.074  ; -3.000              ;
;  reset                                  ; -7.473    ; -0.400   ; -3.394    ; 0.269   ; -3.000              ;
; Design-wide TNS                         ; -5440.352 ; -103.688 ; -3231.826 ; -19.988 ; -1347.621           ;
;  CacheController:Unit1|replaceStatusOut ; -15.693   ; -0.087   ; N/A       ; N/A     ; 0.000               ;
;  CacheController:Unit1|send_block_out   ; -365.604  ; 0.000    ; N/A       ; N/A     ; -82.240             ;
;  MainMemory:Unit2|slowClock             ; -18.843   ; 0.000    ; N/A       ; N/A     ; -86.176             ;
;  clock                                  ; -3425.737 ; -0.126   ; -2212.067 ; -19.988 ; -1176.205           ;
;  reset                                  ; -1614.475 ; -103.562 ; -1042.324 ; 0.000   ; -3.000              ;
+-----------------------------------------+-----------+----------+-----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; 12.820 ; 13.334 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; 12.061 ; 12.562 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; 12.747 ; 13.214 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; 12.820 ; 13.334 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; 5.504  ; 5.437  ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; 1.193  ; 1.180  ; Rise       ; clock                                ;
; Mwe          ; clock                                ; 2.504  ; 2.937  ; Rise       ; clock                                ;
; address[*]   ; clock                                ; 13.025 ; 13.548 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; 7.775  ; 8.288  ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; 7.457  ; 7.980  ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; 12.266 ; 12.776 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; 12.952 ; 13.428 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; 13.025 ; 13.548 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; 2.977  ; 3.436  ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; 2.967  ; 3.448  ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; 3.229  ; 3.687  ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; 3.450  ; 3.853  ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; 3.298  ; 3.766  ; Rise       ; clock                                ;
;  address[10] ; clock                                ; 3.425  ; 3.810  ; Rise       ; clock                                ;
;  address[11] ; clock                                ; 3.133  ; 3.603  ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; 2.240  ; 2.742  ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; 1.548  ; 1.952  ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; 1.547  ; 1.968  ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; 1.536  ; 1.943  ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; 1.183  ; 1.590  ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; 1.170  ; 1.472  ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; 0.788  ; 1.111  ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; 0.999  ; 1.304  ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; 1.319  ; 1.721  ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; 2.162  ; 2.651  ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; 1.269  ; 1.674  ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; 1.045  ; 1.356  ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; 2.240  ; 2.742  ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; 2.098  ; 2.611  ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; 1.428  ; 1.864  ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; 0.491  ; 0.842  ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; 1.149  ; 1.529  ; Rise       ; clock                                ;
; reset        ; clock                                ; 5.903  ; 5.849  ; Rise       ; clock                                ;
; Mre          ; reset                                ; 1.786  ; 1.797  ; Rise       ; reset                                ;
; Mwe          ; reset                                ; 1.547  ; 1.946  ; Rise       ; reset                                ;
; address[*]   ; reset                                ; 9.096  ; 9.592  ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 8.337  ; 8.820  ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 9.023  ; 9.472  ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 9.096  ; 9.592  ; Rise       ; reset                                ;
; reset        ; reset                                ; 5.942  ; 5.984  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; 0.049  ; -0.271 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; -0.103 ; -0.399 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; -0.461 ; -1.120 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; 0.049  ; -0.271 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; -0.656 ; -0.747 ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; -0.412 ; -0.613 ; Rise       ; clock                                ;
; Mwe          ; clock                                ; -0.911 ; -1.599 ; Rise       ; clock                                ;
; address[*]   ; clock                                ; -0.365 ; -0.908 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; -0.599 ; -1.187 ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; -0.618 ; -1.188 ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; -0.582 ; -1.179 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; -0.535 ; -1.157 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; -0.365 ; -0.908 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; -0.638 ; -1.293 ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; -0.706 ; -1.366 ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; -0.895 ; -1.560 ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; -0.653 ; -1.287 ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; -0.734 ; -1.383 ; Rise       ; clock                                ;
;  address[10] ; clock                                ; -0.740 ; -1.397 ; Rise       ; clock                                ;
;  address[11] ; clock                                ; -0.678 ; -1.328 ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; 0.046  ; -0.186 ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; -0.477 ; -1.134 ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; -0.472 ; -1.125 ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; -0.485 ; -1.130 ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; -0.332 ; -0.834 ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; -0.261 ; -0.759 ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; -0.123 ; -0.424 ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; -0.199 ; -0.581 ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; -0.350 ; -0.974 ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; -0.792 ; -1.494 ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; -0.352 ; -0.908 ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; -0.247 ; -0.628 ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; -0.843 ; -1.541 ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; -0.802 ; -1.515 ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; -0.418 ; -1.054 ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; 0.046  ; -0.186 ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; -0.294 ; -0.781 ; Rise       ; clock                                ;
; reset        ; clock                                ; -0.530 ; -0.658 ; Rise       ; clock                                ;
; Mre          ; reset                                ; -0.156 ; -0.321 ; Rise       ; reset                                ;
; Mwe          ; reset                                ; 0.131  ; -0.273 ; Rise       ; reset                                ;
; address[*]   ; reset                                ; 0.491  ; 0.100  ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 0.415  ; -0.061 ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 0.491  ; 0.100  ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 0.098  ; -0.539 ; Rise       ; reset                                ;
; reset        ; reset                                ; 0.377  ; 0.246  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 6.811  ;        ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;        ; 6.694  ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; cont_out_block[*]       ; CacheController:Unit1|send_block_out   ; 14.521 ; 14.512 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[0]      ; CacheController:Unit1|send_block_out   ; 10.657 ; 10.798 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[1]      ; CacheController:Unit1|send_block_out   ; 9.392  ; 9.361  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[2]      ; CacheController:Unit1|send_block_out   ; 10.304 ; 10.266 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[3]      ; CacheController:Unit1|send_block_out   ; 9.181  ; 9.229  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[4]      ; CacheController:Unit1|send_block_out   ; 8.625  ; 8.609  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[5]      ; CacheController:Unit1|send_block_out   ; 9.339  ; 9.339  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[6]      ; CacheController:Unit1|send_block_out   ; 10.297 ; 10.225 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[7]      ; CacheController:Unit1|send_block_out   ; 8.326  ; 8.277  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[8]      ; CacheController:Unit1|send_block_out   ; 10.800 ; 10.821 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[9]      ; CacheController:Unit1|send_block_out   ; 9.856  ; 9.877  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[10]     ; CacheController:Unit1|send_block_out   ; 12.893 ; 12.772 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[11]     ; CacheController:Unit1|send_block_out   ; 11.163 ; 11.210 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[12]     ; CacheController:Unit1|send_block_out   ; 8.520  ; 8.495  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[13]     ; CacheController:Unit1|send_block_out   ; 8.948  ; 8.877  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[14]     ; CacheController:Unit1|send_block_out   ; 8.528  ; 8.448  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[15]     ; CacheController:Unit1|send_block_out   ; 9.895  ; 9.799  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[16]     ; CacheController:Unit1|send_block_out   ; 10.855 ; 10.791 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[17]     ; CacheController:Unit1|send_block_out   ; 9.710  ; 9.705  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[18]     ; CacheController:Unit1|send_block_out   ; 9.070  ; 9.141  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[19]     ; CacheController:Unit1|send_block_out   ; 10.696 ; 10.563 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[20]     ; CacheController:Unit1|send_block_out   ; 8.308  ; 8.258  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[21]     ; CacheController:Unit1|send_block_out   ; 10.637 ; 10.387 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[22]     ; CacheController:Unit1|send_block_out   ; 9.853  ; 9.817  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[23]     ; CacheController:Unit1|send_block_out   ; 9.785  ; 9.776  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[24]     ; CacheController:Unit1|send_block_out   ; 9.014  ; 9.103  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[25]     ; CacheController:Unit1|send_block_out   ; 10.758 ; 10.706 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[26]     ; CacheController:Unit1|send_block_out   ; 8.056  ; 8.018  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[27]     ; CacheController:Unit1|send_block_out   ; 10.678 ; 10.844 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[28]     ; CacheController:Unit1|send_block_out   ; 10.053 ; 9.997  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[29]     ; CacheController:Unit1|send_block_out   ; 10.039 ; 10.092 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[30]     ; CacheController:Unit1|send_block_out   ; 10.043 ; 10.170 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[31]     ; CacheController:Unit1|send_block_out   ; 10.968 ; 10.858 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[32]     ; CacheController:Unit1|send_block_out   ; 10.041 ; 9.996  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[33]     ; CacheController:Unit1|send_block_out   ; 9.520  ; 9.521  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[34]     ; CacheController:Unit1|send_block_out   ; 8.969  ; 8.936  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[35]     ; CacheController:Unit1|send_block_out   ; 11.087 ; 11.287 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[36]     ; CacheController:Unit1|send_block_out   ; 10.665 ; 10.638 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[37]     ; CacheController:Unit1|send_block_out   ; 11.923 ; 12.037 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[38]     ; CacheController:Unit1|send_block_out   ; 11.363 ; 11.156 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[39]     ; CacheController:Unit1|send_block_out   ; 10.612 ; 10.545 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[40]     ; CacheController:Unit1|send_block_out   ; 9.742  ; 9.740  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[41]     ; CacheController:Unit1|send_block_out   ; 10.828 ; 10.754 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[42]     ; CacheController:Unit1|send_block_out   ; 8.033  ; 7.990  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[43]     ; CacheController:Unit1|send_block_out   ; 10.545 ; 10.623 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[44]     ; CacheController:Unit1|send_block_out   ; 10.620 ; 10.541 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[45]     ; CacheController:Unit1|send_block_out   ; 8.663  ; 8.619  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[46]     ; CacheController:Unit1|send_block_out   ; 9.767  ; 9.810  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[47]     ; CacheController:Unit1|send_block_out   ; 10.499 ; 10.305 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[48]     ; CacheController:Unit1|send_block_out   ; 10.736 ; 10.526 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[49]     ; CacheController:Unit1|send_block_out   ; 9.980  ; 10.090 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[50]     ; CacheController:Unit1|send_block_out   ; 10.245 ; 10.166 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[51]     ; CacheController:Unit1|send_block_out   ; 10.319 ; 10.267 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[52]     ; CacheController:Unit1|send_block_out   ; 9.679  ; 9.750  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[53]     ; CacheController:Unit1|send_block_out   ; 10.959 ; 10.887 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[54]     ; CacheController:Unit1|send_block_out   ; 10.620 ; 10.768 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[55]     ; CacheController:Unit1|send_block_out   ; 9.279  ; 9.253  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[56]     ; CacheController:Unit1|send_block_out   ; 12.899 ; 12.777 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[57]     ; CacheController:Unit1|send_block_out   ; 9.395  ; 9.513  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[58]     ; CacheController:Unit1|send_block_out   ; 14.521 ; 14.512 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[59]     ; CacheController:Unit1|send_block_out   ; 10.506 ; 10.551 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[60]     ; CacheController:Unit1|send_block_out   ; 10.856 ; 10.729 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[61]     ; CacheController:Unit1|send_block_out   ; 10.081 ; 10.186 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[62]     ; CacheController:Unit1|send_block_out   ; 7.815  ; 7.807  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[63]     ; CacheController:Unit1|send_block_out   ; 11.037 ; 11.061 ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ; 3.934  ;        ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ;        ; 3.922  ; Fall       ; CacheController:Unit1|send_block_out   ;
; mem_block_out_d[*]      ; MainMemory:Unit2|slowClock             ; 15.742 ; 15.565 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[0]     ; MainMemory:Unit2|slowClock             ; 13.490 ; 13.556 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[1]     ; MainMemory:Unit2|slowClock             ; 13.232 ; 13.278 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[2]     ; MainMemory:Unit2|slowClock             ; 14.499 ; 14.488 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[3]     ; MainMemory:Unit2|slowClock             ; 13.767 ; 13.800 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[4]     ; MainMemory:Unit2|slowClock             ; 13.363 ; 13.500 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[5]     ; MainMemory:Unit2|slowClock             ; 13.237 ; 13.203 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[6]     ; MainMemory:Unit2|slowClock             ; 12.528 ; 12.420 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[7]     ; MainMemory:Unit2|slowClock             ; 15.527 ; 15.475 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[8]     ; MainMemory:Unit2|slowClock             ; 15.639 ; 15.508 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[9]     ; MainMemory:Unit2|slowClock             ; 12.961 ; 13.007 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[10]    ; MainMemory:Unit2|slowClock             ; 13.326 ; 13.143 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[11]    ; MainMemory:Unit2|slowClock             ; 14.514 ; 14.611 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[12]    ; MainMemory:Unit2|slowClock             ; 13.170 ; 13.051 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[13]    ; MainMemory:Unit2|slowClock             ; 12.438 ; 12.311 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[14]    ; MainMemory:Unit2|slowClock             ; 13.100 ; 13.131 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[15]    ; MainMemory:Unit2|slowClock             ; 14.699 ; 14.759 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[16]    ; MainMemory:Unit2|slowClock             ; 13.498 ; 13.553 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[17]    ; MainMemory:Unit2|slowClock             ; 12.495 ; 12.420 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[18]    ; MainMemory:Unit2|slowClock             ; 15.501 ; 15.346 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[19]    ; MainMemory:Unit2|slowClock             ; 13.835 ; 13.815 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[20]    ; MainMemory:Unit2|slowClock             ; 12.682 ; 12.707 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[21]    ; MainMemory:Unit2|slowClock             ; 14.165 ; 14.209 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[22]    ; MainMemory:Unit2|slowClock             ; 13.224 ; 13.310 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[23]    ; MainMemory:Unit2|slowClock             ; 12.902 ; 12.960 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[24]    ; MainMemory:Unit2|slowClock             ; 13.292 ; 13.326 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[25]    ; MainMemory:Unit2|slowClock             ; 13.305 ; 13.271 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[26]    ; MainMemory:Unit2|slowClock             ; 13.107 ; 13.142 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[27]    ; MainMemory:Unit2|slowClock             ; 15.212 ; 14.993 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[28]    ; MainMemory:Unit2|slowClock             ; 12.816 ; 12.854 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[29]    ; MainMemory:Unit2|slowClock             ; 12.728 ; 12.740 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[30]    ; MainMemory:Unit2|slowClock             ; 14.348 ; 14.271 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[31]    ; MainMemory:Unit2|slowClock             ; 12.343 ; 12.396 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[32]    ; MainMemory:Unit2|slowClock             ; 12.540 ; 12.464 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[33]    ; MainMemory:Unit2|slowClock             ; 15.742 ; 15.565 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[34]    ; MainMemory:Unit2|slowClock             ; 13.883 ; 13.833 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[35]    ; MainMemory:Unit2|slowClock             ; 13.035 ; 13.113 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[36]    ; MainMemory:Unit2|slowClock             ; 12.420 ; 12.293 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[37]    ; MainMemory:Unit2|slowClock             ; 13.091 ; 12.977 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[38]    ; MainMemory:Unit2|slowClock             ; 13.591 ; 13.445 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[39]    ; MainMemory:Unit2|slowClock             ; 12.794 ; 12.657 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[40]    ; MainMemory:Unit2|slowClock             ; 13.616 ; 13.558 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[41]    ; MainMemory:Unit2|slowClock             ; 13.030 ; 12.927 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[42]    ; MainMemory:Unit2|slowClock             ; 14.021 ; 14.015 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[43]    ; MainMemory:Unit2|slowClock             ; 13.083 ; 13.118 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[44]    ; MainMemory:Unit2|slowClock             ; 14.029 ; 14.013 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[45]    ; MainMemory:Unit2|slowClock             ; 12.634 ; 12.567 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[46]    ; MainMemory:Unit2|slowClock             ; 13.219 ; 13.292 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[47]    ; MainMemory:Unit2|slowClock             ; 12.895 ; 12.936 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[48]    ; MainMemory:Unit2|slowClock             ; 12.948 ; 12.762 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[49]    ; MainMemory:Unit2|slowClock             ; 13.182 ; 13.155 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[50]    ; MainMemory:Unit2|slowClock             ; 12.066 ; 12.038 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[51]    ; MainMemory:Unit2|slowClock             ; 13.988 ; 13.999 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[52]    ; MainMemory:Unit2|slowClock             ; 12.536 ; 12.464 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[53]    ; MainMemory:Unit2|slowClock             ; 12.471 ; 12.402 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[54]    ; MainMemory:Unit2|slowClock             ; 12.470 ; 12.480 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[55]    ; MainMemory:Unit2|slowClock             ; 12.738 ; 12.773 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[56]    ; MainMemory:Unit2|slowClock             ; 12.816 ; 12.838 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[57]    ; MainMemory:Unit2|slowClock             ; 13.038 ; 13.041 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[58]    ; MainMemory:Unit2|slowClock             ; 14.308 ; 14.345 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[59]    ; MainMemory:Unit2|slowClock             ; 12.602 ; 12.640 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[60]    ; MainMemory:Unit2|slowClock             ; 12.673 ; 12.623 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[61]    ; MainMemory:Unit2|slowClock             ; 12.508 ; 12.519 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[62]    ; MainMemory:Unit2|slowClock             ; 13.543 ; 13.484 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[63]    ; MainMemory:Unit2|slowClock             ; 12.621 ; 12.670 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 4.568  ;        ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;        ; 4.583  ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 7.187  ; 7.163  ; Rise       ; clock                                  ;
; done_controller_d       ; clock                                  ; 8.237  ; 8.177  ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 7.977  ; 7.908  ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 7.218  ; 7.196  ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 8.219  ; 8.172  ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 8.015  ; 7.983  ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 8.052  ; 8.027  ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 8.219  ; 8.172  ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 8.035  ; 8.005  ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 8.519  ; 8.610  ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 7.892  ; 7.920  ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 7.434  ; 7.395  ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 7.711  ; 7.663  ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 8.519  ; 8.610  ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 12.878 ; 12.844 ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 8.583  ; 8.534  ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 8.735  ; 8.618  ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 11.330 ; 11.251 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 11.643 ; 11.513 ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 11.439 ; 11.304 ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 9.564  ; 9.390  ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 8.244  ; 8.299  ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 8.333  ; 8.244  ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 12.878 ; 12.844 ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 11.265 ; 11.156 ; Rise       ; clock                                  ;
; write_back_mem_d        ; clock                                  ; 10.938 ; 11.035 ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 10.622 ; 10.514 ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 11.495 ; 11.394 ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 8.193  ; 8.144  ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 8.429  ; 8.407  ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 7.853  ; 7.851  ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 7.940  ; 7.884  ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 6.576  ; 6.515  ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 6.568  ; 6.506  ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 6.819  ; 6.728  ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 11.495 ; 11.394 ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 10.529 ; 10.386 ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 6.523  ; 6.451  ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 6.614  ; 6.552  ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 8.348  ; 8.422  ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 8.183  ; 8.116  ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 6.629  ; 6.569  ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 7.221  ; 7.178  ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 8.866  ; 8.918  ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 3.383 ;       ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;       ; 3.620 ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; cont_out_block[*]       ; CacheController:Unit1|send_block_out   ; 3.961 ; 4.020 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[0]      ; CacheController:Unit1|send_block_out   ; 5.330 ; 5.622 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[1]      ; CacheController:Unit1|send_block_out   ; 4.710 ; 4.860 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[2]      ; CacheController:Unit1|send_block_out   ; 5.084 ; 5.289 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[3]      ; CacheController:Unit1|send_block_out   ; 4.566 ; 4.720 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[4]      ; CacheController:Unit1|send_block_out   ; 4.344 ; 4.423 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[5]      ; CacheController:Unit1|send_block_out   ; 4.680 ; 4.831 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[6]      ; CacheController:Unit1|send_block_out   ; 5.127 ; 5.323 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[7]      ; CacheController:Unit1|send_block_out   ; 4.169 ; 4.246 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[8]      ; CacheController:Unit1|send_block_out   ; 5.359 ; 5.588 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[9]      ; CacheController:Unit1|send_block_out   ; 4.909 ; 5.086 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[10]     ; CacheController:Unit1|send_block_out   ; 6.376 ; 6.697 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[11]     ; CacheController:Unit1|send_block_out   ; 5.518 ; 5.797 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[12]     ; CacheController:Unit1|send_block_out   ; 4.240 ; 4.307 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[13]     ; CacheController:Unit1|send_block_out   ; 4.484 ; 4.590 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[14]     ; CacheController:Unit1|send_block_out   ; 4.263 ; 4.349 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[15]     ; CacheController:Unit1|send_block_out   ; 4.923 ; 5.088 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[16]     ; CacheController:Unit1|send_block_out   ; 5.369 ; 5.617 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[17]     ; CacheController:Unit1|send_block_out   ; 4.865 ; 5.058 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[18]     ; CacheController:Unit1|send_block_out   ; 4.511 ; 4.694 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[19]     ; CacheController:Unit1|send_block_out   ; 5.259 ; 5.477 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[20]     ; CacheController:Unit1|send_block_out   ; 4.187 ; 4.260 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[21]     ; CacheController:Unit1|send_block_out   ; 5.202 ; 5.358 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[22]     ; CacheController:Unit1|send_block_out   ; 4.933 ; 5.113 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[23]     ; CacheController:Unit1|send_block_out   ; 4.852 ; 5.039 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[24]     ; CacheController:Unit1|send_block_out   ; 4.530 ; 4.694 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[25]     ; CacheController:Unit1|send_block_out   ; 5.366 ; 5.607 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[26]     ; CacheController:Unit1|send_block_out   ; 4.047 ; 4.111 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[27]     ; CacheController:Unit1|send_block_out   ; 5.338 ; 5.634 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[28]     ; CacheController:Unit1|send_block_out   ; 4.987 ; 5.154 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[29]     ; CacheController:Unit1|send_block_out   ; 5.010 ; 5.231 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[30]     ; CacheController:Unit1|send_block_out   ; 5.046 ; 5.277 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[31]     ; CacheController:Unit1|send_block_out   ; 5.387 ; 5.600 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[32]     ; CacheController:Unit1|send_block_out   ; 4.973 ; 5.132 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[33]     ; CacheController:Unit1|send_block_out   ; 4.745 ; 4.886 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[34]     ; CacheController:Unit1|send_block_out   ; 4.476 ; 4.578 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[35]     ; CacheController:Unit1|send_block_out   ; 5.769 ; 6.036 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[36]     ; CacheController:Unit1|send_block_out   ; 5.274 ; 5.480 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[37]     ; CacheController:Unit1|send_block_out   ; 5.909 ; 6.236 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[38]     ; CacheController:Unit1|send_block_out   ; 5.564 ; 5.749 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[39]     ; CacheController:Unit1|send_block_out   ; 5.212 ; 5.435 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[40]     ; CacheController:Unit1|send_block_out   ; 4.859 ; 5.018 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[41]     ; CacheController:Unit1|send_block_out   ; 5.316 ; 5.540 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[42]     ; CacheController:Unit1|send_block_out   ; 4.040 ; 4.098 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[43]     ; CacheController:Unit1|send_block_out   ; 5.510 ; 5.698 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[44]     ; CacheController:Unit1|send_block_out   ; 5.296 ; 5.509 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[45]     ; CacheController:Unit1|send_block_out   ; 4.348 ; 4.444 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[46]     ; CacheController:Unit1|send_block_out   ; 4.882 ; 5.073 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[47]     ; CacheController:Unit1|send_block_out   ; 5.212 ; 5.376 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[48]     ; CacheController:Unit1|send_block_out   ; 5.274 ; 5.456 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[49]     ; CacheController:Unit1|send_block_out   ; 5.000 ; 5.232 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[50]     ; CacheController:Unit1|send_block_out   ; 5.082 ; 5.279 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[51]     ; CacheController:Unit1|send_block_out   ; 5.082 ; 5.271 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[52]     ; CacheController:Unit1|send_block_out   ; 4.852 ; 5.024 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[53]     ; CacheController:Unit1|send_block_out   ; 5.392 ; 5.631 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[54]     ; CacheController:Unit1|send_block_out   ; 5.553 ; 5.752 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[55]     ; CacheController:Unit1|send_block_out   ; 4.646 ; 4.798 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[56]     ; CacheController:Unit1|send_block_out   ; 6.385 ; 6.698 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[57]     ; CacheController:Unit1|send_block_out   ; 4.736 ; 4.933 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[58]     ; CacheController:Unit1|send_block_out   ; 7.414 ; 7.809 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[59]     ; CacheController:Unit1|send_block_out   ; 5.214 ; 5.435 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[60]     ; CacheController:Unit1|send_block_out   ; 5.335 ; 5.576 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[61]     ; CacheController:Unit1|send_block_out   ; 5.042 ; 5.254 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[62]     ; CacheController:Unit1|send_block_out   ; 3.961 ; 4.020 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  cont_out_block[63]     ; CacheController:Unit1|send_block_out   ; 5.480 ; 5.760 ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ; 2.045 ;       ; Rise       ; CacheController:Unit1|send_block_out   ;
; write_block_d           ; CacheController:Unit1|send_block_out   ;       ; 2.122 ; Fall       ; CacheController:Unit1|send_block_out   ;
; mem_block_out_d[*]      ; MainMemory:Unit2|slowClock             ; 5.708 ; 5.821 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[0]     ; MainMemory:Unit2|slowClock             ; 6.390 ; 6.630 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[1]     ; MainMemory:Unit2|slowClock             ; 6.291 ; 6.498 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[2]     ; MainMemory:Unit2|slowClock             ; 6.805 ; 7.080 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[3]     ; MainMemory:Unit2|slowClock             ; 6.469 ; 6.711 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[4]     ; MainMemory:Unit2|slowClock             ; 6.353 ; 6.614 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[5]     ; MainMemory:Unit2|slowClock             ; 6.241 ; 6.431 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[6]     ; MainMemory:Unit2|slowClock             ; 5.896 ; 6.020 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[7]     ; MainMemory:Unit2|slowClock             ; 7.330 ; 7.659 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[8]     ; MainMemory:Unit2|slowClock             ; 7.419 ; 7.739 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[9]     ; MainMemory:Unit2|slowClock             ; 6.122 ; 6.347 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[10]    ; MainMemory:Unit2|slowClock             ; 6.272 ; 6.418 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[11]    ; MainMemory:Unit2|slowClock             ; 6.889 ; 7.223 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[12]    ; MainMemory:Unit2|slowClock             ; 6.213 ; 6.388 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[13]    ; MainMemory:Unit2|slowClock             ; 5.838 ; 5.950 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[14]    ; MainMemory:Unit2|slowClock             ; 6.185 ; 6.390 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[15]    ; MainMemory:Unit2|slowClock             ; 6.961 ; 7.281 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[16]    ; MainMemory:Unit2|slowClock             ; 6.369 ; 6.605 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[17]    ; MainMemory:Unit2|slowClock             ; 5.856 ; 5.996 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[18]    ; MainMemory:Unit2|slowClock             ; 7.319 ; 7.623 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[19]    ; MainMemory:Unit2|slowClock             ; 6.507 ; 6.763 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[20]    ; MainMemory:Unit2|slowClock             ; 5.967 ; 6.137 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[21]    ; MainMemory:Unit2|slowClock             ; 6.711 ; 6.992 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[22]    ; MainMemory:Unit2|slowClock             ; 6.246 ; 6.473 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[23]    ; MainMemory:Unit2|slowClock             ; 6.108 ; 6.303 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[24]    ; MainMemory:Unit2|slowClock             ; 6.245 ; 6.452 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[25]    ; MainMemory:Unit2|slowClock             ; 6.259 ; 6.475 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[26]    ; MainMemory:Unit2|slowClock             ; 6.191 ; 6.394 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[27]    ; MainMemory:Unit2|slowClock             ; 7.105 ; 7.390 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[28]    ; MainMemory:Unit2|slowClock             ; 6.040 ; 6.227 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[29]    ; MainMemory:Unit2|slowClock             ; 6.031 ; 6.217 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[30]    ; MainMemory:Unit2|slowClock             ; 6.736 ; 6.998 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[31]    ; MainMemory:Unit2|slowClock             ; 5.862 ; 6.019 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[32]    ; MainMemory:Unit2|slowClock             ; 5.900 ; 6.045 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[33]    ; MainMemory:Unit2|slowClock             ; 7.446 ; 7.759 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[34]    ; MainMemory:Unit2|slowClock             ; 6.525 ; 6.757 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[35]    ; MainMemory:Unit2|slowClock             ; 6.199 ; 6.424 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[36]    ; MainMemory:Unit2|slowClock             ; 5.824 ; 5.934 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[37]    ; MainMemory:Unit2|slowClock             ; 6.141 ; 6.292 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[38]    ; MainMemory:Unit2|slowClock             ; 6.365 ; 6.547 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[39]    ; MainMemory:Unit2|slowClock             ; 5.995 ; 6.133 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[40]    ; MainMemory:Unit2|slowClock             ; 6.430 ; 6.646 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[41]    ; MainMemory:Unit2|slowClock             ; 6.128 ; 6.296 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[42]    ; MainMemory:Unit2|slowClock             ; 6.626 ; 6.889 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[43]    ; MainMemory:Unit2|slowClock             ; 6.191 ; 6.410 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[44]    ; MainMemory:Unit2|slowClock             ; 6.856 ; 7.043 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[45]    ; MainMemory:Unit2|slowClock             ; 5.951 ; 6.096 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[46]    ; MainMemory:Unit2|slowClock             ; 6.261 ; 6.492 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[47]    ; MainMemory:Unit2|slowClock             ; 6.101 ; 6.286 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[48]    ; MainMemory:Unit2|slowClock             ; 6.063 ; 6.184 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[49]    ; MainMemory:Unit2|slowClock             ; 6.180 ; 6.373 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[50]    ; MainMemory:Unit2|slowClock             ; 5.708 ; 5.821 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[51]    ; MainMemory:Unit2|slowClock             ; 6.591 ; 6.846 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[52]    ; MainMemory:Unit2|slowClock             ; 5.900 ; 6.033 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[53]    ; MainMemory:Unit2|slowClock             ; 5.846 ; 5.982 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[54]    ; MainMemory:Unit2|slowClock             ; 5.892 ; 6.042 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[55]    ; MainMemory:Unit2|slowClock             ; 6.001 ; 6.179 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[56]    ; MainMemory:Unit2|slowClock             ; 6.068 ; 6.248 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[57]    ; MainMemory:Unit2|slowClock             ; 6.165 ; 6.355 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[58]    ; MainMemory:Unit2|slowClock             ; 6.768 ; 7.045 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[59]    ; MainMemory:Unit2|slowClock             ; 5.973 ; 6.159 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[60]    ; MainMemory:Unit2|slowClock             ; 5.983 ; 6.141 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[61]    ; MainMemory:Unit2|slowClock             ; 5.910 ; 6.065 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[62]    ; MainMemory:Unit2|slowClock             ; 6.361 ; 6.563 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  mem_block_out_d[63]    ; MainMemory:Unit2|slowClock             ; 5.978 ; 6.167 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 2.326 ;       ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;       ; 2.488 ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 3.704 ; 3.774 ; Rise       ; clock                                  ;
; done_controller_d       ; clock                                  ; 4.219 ; 4.286 ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 4.049 ; 4.158 ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 3.706 ; 3.780 ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 4.119 ; 4.185 ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 4.119 ; 4.185 ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 4.140 ; 4.211 ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 4.215 ; 4.289 ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 4.128 ; 4.199 ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 3.824 ; 3.904 ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 4.046 ; 4.193 ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 3.824 ; 3.904 ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 3.949 ; 4.043 ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 4.596 ; 4.728 ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 4.201 ; 4.346 ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 4.310 ; 4.471 ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 4.372 ; 4.519 ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 5.656 ; 5.988 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 5.856 ; 6.172 ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 5.742 ; 6.052 ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 4.759 ; 4.955 ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 4.201 ; 4.376 ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 4.219 ; 4.346 ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 6.684 ; 7.054 ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 5.658 ; 5.957 ; Rise       ; clock                                  ;
; write_back_mem_d        ; clock                                  ; 5.559 ; 5.860 ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 5.357 ; 5.532 ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 3.379 ; 3.410 ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 4.191 ; 4.341 ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 4.289 ; 4.481 ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 3.997 ; 4.137 ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 4.050 ; 4.192 ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 3.406 ; 3.446 ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 3.392 ; 3.430 ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 3.512 ; 3.558 ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 5.722 ; 6.065 ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 5.284 ; 5.558 ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 3.379 ; 3.410 ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 3.451 ; 3.487 ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 4.268 ; 4.464 ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 4.180 ; 4.339 ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 3.452 ; 3.490 ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 3.725 ; 3.813 ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 4.498 ; 4.725 ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                    ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[8]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[9]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[10]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[11]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[12]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[13]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[14]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[15]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; delayReq               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_con_d[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_con_d[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_con_d[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_con_d[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_d[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_d[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_d[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_d[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done_cache             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done_controller_d      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; controller_en_d        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done_check_d           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; replaceStatusOut_d     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; replaceStatusIn_d      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[16]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[17]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[18]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[19]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[20]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[21]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[22]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[23]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[24]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[25]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[26]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[27]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[28]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[29]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[30]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[31]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[32]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[33]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[34]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[35]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[36]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[37]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[38]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[39]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[40]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[41]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[42]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[43]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[44]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[45]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[46]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[47]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[48]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[49]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[50]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[51]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[52]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[53]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[54]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[55]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[56]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[57]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[58]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[59]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[60]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[61]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[62]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_block_out_d[63]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; slowClock_d            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_block_d          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[24]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[25]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[26]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[27]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[28]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[29]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[30]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[31]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[32]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[33]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[34]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[35]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[36]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[37]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[38]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[39]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[40]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[41]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[42]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[43]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[44]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[45]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[46]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[47]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[48]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[49]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[50]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[51]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[52]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[53]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[54]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[55]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[56]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[57]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[58]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[59]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[60]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[61]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[62]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont_out_block[63]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_back_mem_d       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done_write_back_d      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[8] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[9] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; cache_en                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mre                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mwe                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[8]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[9]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[10]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[11]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[12]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[13]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[14]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[15]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; delayReq               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_con_d[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_con_d[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_con_d[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_con_d[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_d[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; state_d[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_d[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_d[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; done_cache             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; done_controller_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; controller_en_d        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; done_check_d           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; replaceStatusOut_d     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; replaceStatusIn_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[22]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[23]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[24]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[25]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[26]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[27]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[28]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[29]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[30]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[31]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[32]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[33]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[34]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[35]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[36]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[37]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[38]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[39]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[40]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[41]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[42]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[43]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[44]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[45]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[46]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[47]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[48]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[49]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[50]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[51]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[52]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[53]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[54]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[55]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[56]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[57]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[58]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[59]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[60]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[61]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[62]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[63]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; slowClock_d            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; write_block_d          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[32]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[33]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[34]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[35]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; cont_out_block[36]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[37]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[38]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[39]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[40]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[41]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[42]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[43]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; cont_out_block[44]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[45]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[46]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[47]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[48]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[49]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[50]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[51]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[52]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[53]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[54]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; cont_out_block[55]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[56]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[57]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[58]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; cont_out_block[59]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[60]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[61]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[62]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[63]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_back_mem_d       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; done_write_back_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[8]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[9]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[10]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[11]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[12]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[13]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[14]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[15]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; delayReq               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_d[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; state_d[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_d[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_d[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; done_cache             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; done_controller_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; controller_en_d        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; done_check_d           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; replaceStatusOut_d     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; replaceStatusIn_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[22]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[23]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[24]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[25]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[26]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[27]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[28]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[29]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[30]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[31]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[32]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[33]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[34]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[35]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[36]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[37]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[38]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[39]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[40]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[41]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[42]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[43]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[44]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[45]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[46]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[47]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[48]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[49]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[50]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[51]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[52]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[53]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[54]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[55]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[56]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[57]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[58]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[59]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[60]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[61]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[62]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[63]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; slowClock_d            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; write_block_d          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[32]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[33]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[34]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[35]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; cont_out_block[36]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[37]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[38]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[39]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[40]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[41]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[42]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[43]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; cont_out_block[44]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[45]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[46]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[47]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[48]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[49]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[50]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[51]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[52]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[53]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[54]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; cont_out_block[55]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[56]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[57]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[58]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; cont_out_block[59]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[60]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[61]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[62]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[63]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_back_mem_d       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; done_write_back_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_out[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_out[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[8]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[9]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[10]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[11]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[12]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[13]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[14]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[15]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; delayReq               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_d[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; state_d[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_d[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_d[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; done_cache             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; done_controller_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; controller_en_d        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; done_check_d           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; replaceStatusOut_d     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; replaceStatusIn_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[18]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[19]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[20]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[21]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[22]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[23]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[24]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[25]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[26]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[27]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[28]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[29]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[30]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[31]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[32]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[33]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[34]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[35]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[36]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[37]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[38]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[39]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[40]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[41]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[42]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[43]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[44]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; mem_block_out_d[45]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[46]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[47]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[48]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[49]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[50]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[51]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[52]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[53]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[54]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[55]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[56]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[57]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[58]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[59]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mem_block_out_d[60]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[61]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[62]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_block_out_d[63]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; slowClock_d            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; write_block_d          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[32]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[33]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[34]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[35]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; cont_out_block[36]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[37]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[38]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[39]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[40]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[41]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[42]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[43]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; cont_out_block[44]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[45]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[46]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[47]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[48]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[49]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[50]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[51]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[52]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[53]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[54]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; cont_out_block[55]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[56]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[57]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[58]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; cont_out_block[59]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[60]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cont_out_block[61]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[62]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cont_out_block[63]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_back_mem_d       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; done_write_back_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; write_address_mem_d[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clock                                  ; CacheController:Unit1|replaceStatusOut ; 0        ; 0        ; 24       ; 0        ;
; clock                                  ; CacheController:Unit1|send_block_out   ; 1536     ; 0        ; 0        ; 0        ;
; reset                                  ; CacheController:Unit1|send_block_out   ; 1536     ; 1024     ; 0        ; 0        ;
; CacheController:Unit1|replaceStatusOut ; clock                                  ; 38       ; 38       ; 0        ; 0        ;
; CacheController:Unit1|send_block_out   ; clock                                  ; 68       ; 4        ; 0        ; 0        ;
; clock                                  ; clock                                  ; 7595     ; 0        ; 0        ; 0        ;
; MainMemory:Unit2|slowClock             ; clock                                  ; 65       ; 1        ; 0        ; 0        ;
; reset                                  ; clock                                  ; 2489     ; 1254     ; 0        ; 0        ;
; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock             ; 8        ; 88       ; 0        ; 0        ;
; clock                                  ; MainMemory:Unit2|slowClock             ; 72       ; 0        ; 0        ; 0        ;
; clock                                  ; reset                                  ; 1556     ; 0        ; 0        ; 0        ;
; reset                                  ; reset                                  ; 1536     ; 1024     ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clock                                  ; CacheController:Unit1|replaceStatusOut ; 0        ; 0        ; 24       ; 0        ;
; clock                                  ; CacheController:Unit1|send_block_out   ; 1536     ; 0        ; 0        ; 0        ;
; reset                                  ; CacheController:Unit1|send_block_out   ; 1536     ; 1024     ; 0        ; 0        ;
; CacheController:Unit1|replaceStatusOut ; clock                                  ; 38       ; 38       ; 0        ; 0        ;
; CacheController:Unit1|send_block_out   ; clock                                  ; 68       ; 4        ; 0        ; 0        ;
; clock                                  ; clock                                  ; 7595     ; 0        ; 0        ; 0        ;
; MainMemory:Unit2|slowClock             ; clock                                  ; 65       ; 1        ; 0        ; 0        ;
; reset                                  ; clock                                  ; 2489     ; 1254     ; 0        ; 0        ;
; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock             ; 8        ; 88       ; 0        ; 0        ;
; clock                                  ; MainMemory:Unit2|slowClock             ; 72       ; 0        ; 0        ; 0        ;
; clock                                  ; reset                                  ; 1556     ; 0        ; 0        ; 0        ;
; reset                                  ; reset                                  ; 1536     ; 1024     ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 512      ; 0        ; 0        ; 0        ;
; reset      ; clock    ; 1138     ; 1138     ; 0        ; 0        ;
; reset      ; reset    ; 512      ; 512      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 512      ; 0        ; 0        ; 0        ;
; reset      ; clock    ; 1138     ; 1138     ; 0        ; 0        ;
; reset      ; reset    ; 512      ; 512      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 30    ; 30   ;
; Unconstrained Input Port Paths  ; 4830  ; 4830 ;
; Unconstrained Output Ports      ; 171   ; 171  ;
; Unconstrained Output Port Paths ; 171   ; 171  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.2 Build 209 09/17/2014 SJ Full Version
    Info: Processing started: Wed Mar 23 02:54:08 2016
Info: Command: quartus_sta Cache -c Cache
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 539 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Cache.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name MainMemory:Unit2|slowClock MainMemory:Unit2|slowClock
    Info (332105): create_clock -period 1.000 -name CacheController:Unit1|send_block_out CacheController:Unit1|send_block_out
    Info (332105): create_clock -period 1.000 -name CacheController:Unit1|replaceStatusOut CacheController:Unit1|replaceStatusOut
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~507|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][15]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~507|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~505|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~505|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~506|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~506|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~504|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][15]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~504|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~511|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~511|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~508|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~508|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~509|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][15]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[1][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~509|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~510|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~510|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~436|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~436|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~439|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~439|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~438|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][6]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~438|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~437|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][6]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~437|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~435|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][6]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[7][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~435|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~432|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][6]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[5][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~432|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~433|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~433|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~434|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][6]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[4][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~434|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~444|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][7]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~444|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~445|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~445|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~446|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~446|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~447|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~447|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~443|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~443|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~440|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][7]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[5][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~440|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~442|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~442|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~441|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~441|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~452|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~452|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~455|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][8]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~455|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~453|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][8]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~453|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~454|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][8]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~454|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~451|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~451|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~448|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~448|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~450|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][8]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~450|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~449|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][8]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~449|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~462|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~462|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~461|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~461|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~460|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~460|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~463|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~463|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~459|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~459|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~458|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][9]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~458|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~457|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][9]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~457|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~456|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~456|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~468|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~468|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~469|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~469|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~470|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~470|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~471|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][10]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[3][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~471|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~464|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~464|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~467|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~467|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~466|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~466|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~465|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~465|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~478|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~478|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~477|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~477|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~476|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~476|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~479|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~479|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~473|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~473|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~474|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~474|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~475|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~475|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~472|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~472|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~484|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~484|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~486|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~486|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~485|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~485|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~487|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~487|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~483|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~483|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~480|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~480|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~482|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~482|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~481|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~481|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~488|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~488|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~489|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~489|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~490|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~490|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~491|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~491|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~494|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~494|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~493|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~493|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~492|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][13]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~492|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~495|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][13]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~495|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~499|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~499|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~498|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~498|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~497|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][14]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[6][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~497|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~496|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~496|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~500|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~500|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~503|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~503|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~501|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][14]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~501|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~502|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][14]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~502|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~364|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][13]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~364|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~367|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~367|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~366|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~366|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~365|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~365|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~360|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][13]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[5][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~360|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~363|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~363|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~361|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~361|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~362|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~362|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~375|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~375|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~374|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~374|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~373|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~373|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~372|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][14]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[2][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~372|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~368|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~368|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~371|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~371|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~369|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~369|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~370|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~370|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~376|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~376|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~379|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][15]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[7][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~379|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~378|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~378|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~377|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][15]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~377|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~383|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~383|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~380|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~380|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~382|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~382|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~381|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~381|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~387|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~387|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~384|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~384|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~386|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~386|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~385|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~385|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~391|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~391|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~390|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~390|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~389|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~389|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~388|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~388|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~399|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~399|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~398|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~398|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~397|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~397|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~396|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~396|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~395|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~395|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~392|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~392|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~394|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~394|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~393|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~393|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~407|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~407|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~404|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~404|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~406|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~406|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~405|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~405|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~403|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~403|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~402|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~402|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~401|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~401|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~400|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~400|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~415|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][3]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[3][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~415|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~412|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~412|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~414|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~414|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~413|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~413|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~411|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~411|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~408|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~408|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~410|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~410|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~409|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~409|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~419|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~419|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~416|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~416|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~418|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~418|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~417|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~417|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~420|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~420|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~423|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~423|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~422|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~422|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~421|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~421|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~431|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~431|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~428|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~428|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~430|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~430|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~429|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~429|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~427|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~427|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~424|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~424|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~426|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~426|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~425|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~425|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~294|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~294|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~293|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~293|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~292|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~292|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~295|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~295|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~288|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~288|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~291|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~291|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~290|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~290|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~289|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~289|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~303|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~303|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~300|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~300|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~302|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~302|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~301|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~301|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~299|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~299|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~296|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][5]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~296|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~297|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~297|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~298|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~298|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~311|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~311|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~310|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~310|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~309|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~309|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~308|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~308|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~307|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][6]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~307|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~304|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~304|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~305|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~305|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~306|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~306|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~316|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~316|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~317|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~317|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~318|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~318|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~319|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][7]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[3][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~319|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~312|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~312|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~314|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~314|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~313|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~313|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~315|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~315|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~327|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~327|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~324|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~324|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~326|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~326|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~325|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~325|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~323|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][8]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~323|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~320|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][8]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~320|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~321|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~321|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~322|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~322|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~331|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~331|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~328|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~328|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~329|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~329|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~330|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~330|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~332|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~332|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~335|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~335|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~334|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~334|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~333|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][9]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~333|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~342|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~342|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~341|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~341|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~340|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~340|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~343|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~343|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~339|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~339|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~336|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~336|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~337|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~337|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~338|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~338|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~344|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~344|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~345|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~345|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~346|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~346|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~347|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~347|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~351|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~351|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~348|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~348|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~350|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~350|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~349|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~349|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~359|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][12]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[3][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~359|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~356|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][12]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[2][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~356|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~358|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~358|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~357|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~357|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~352|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][12]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[5][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~352|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~354|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~354|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~353|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][12]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[6][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~353|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~355|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~355|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~222|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~222|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~221|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][11]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[1][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~221|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~223|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~223|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~220|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~220|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~216|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~216|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~217|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~217|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~218|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~218|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~219|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~219|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~228|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~228|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~231|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~231|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~229|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~229|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~230|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~230|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~227|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~227|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~224|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~224|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~225|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~225|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~226|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~226|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~236|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~236|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~238|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~238|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~237|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~237|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~239|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~239|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~235|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~235|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~232|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][13]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~232|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~233|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~233|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~234|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~234|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~242|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~242|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~241|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~241|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~240|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~240|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~243|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~243|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~247|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~247|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~244|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~244|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~246|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~246|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~245|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~245|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~255|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][15]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~255|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~254|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~254|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~253|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~253|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~252|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][15]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[2][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~252|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~249|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][15]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[6][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~249|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~250|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][15]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[4][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~250|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~248|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~248|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~251|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~251|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~260|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~260|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~263|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~263|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~262|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~262|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~261|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~261|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~259|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~259|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~257|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~257|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~258|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~258|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~256|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][0]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~256|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~271|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][1]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~271|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~268|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~268|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~270|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~270|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~269|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~269|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~264|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~264|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~267|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~267|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~265|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~265|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~266|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~266|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~278|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~278|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~277|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~277|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~279|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~279|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~276|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~276|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~275|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~275|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~272|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~272|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~273|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~273|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~274|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~274|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~286|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~286|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~285|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~285|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~284|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][3]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~284|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~287|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][3]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~287|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~283|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][3]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~283|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~281|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~281|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~282|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~282|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~280|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~280|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~150|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~150|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~149|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][2]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[1][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~149|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~148|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~148|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~151|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~151|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~144|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~144|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~145|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~145|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~146|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][2]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[4][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~146|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~147|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~147|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~156|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~156|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~159|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~159|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~158|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~158|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~157|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~157|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~152|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~152|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~153|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~153|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~154|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~154|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~155|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~155|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~166|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~166|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~165|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~165|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~164|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~164|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~167|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~167|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~160|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~160|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~163|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~163|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~161|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~161|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~162|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~162|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~174|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~174|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~173|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~173|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~175|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~175|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~172|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~172|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~168|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~168|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~171|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~171|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~170|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~170|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~169|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~169|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~178|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~178|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~177|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~177|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~176|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][6]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[5][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~176|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~179|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][6]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~179|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~182|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~182|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~181|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][6]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~181|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~180|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~180|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~183|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~183|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~190|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~190|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~189|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~189|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~188|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~188|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~191|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~191|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~184|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][7]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[5][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~184|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~187|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~187|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~186|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][7]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~186|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~185|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~185|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~198|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~198|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~197|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~197|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~199|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~199|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~196|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~196|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~192|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~192|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~194|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~194|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~193|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~193|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~195|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][8]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[7][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~195|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~205|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~205|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~206|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~206|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~204|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~204|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~207|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~207|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~200|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~200|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~203|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~203|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~201|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~201|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~202|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~202|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~211|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~211|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~208|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~208|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~210|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~210|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~209|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~209|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~212|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~212|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~215|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][10]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[3][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~215|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~213|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~213|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~214|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~214|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~76|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][9]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~76|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~79|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~79|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~77|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][9]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~77|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~78|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~78|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~74|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~74|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~73|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~73|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~75|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~75|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~72|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~72|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~84|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][10]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[2][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~84|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~87|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~87|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~85|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~85|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~86|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][10]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[0][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~86|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~83|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~83|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~80|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~80|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~82|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~82|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~81|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~81|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~91|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~91|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~88|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~88|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~90|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~90|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~89|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~89|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~93|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~93|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~94|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~94|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~95|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~95|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~92|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~92|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~97|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~97|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~98|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~98|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~96|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~96|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~99|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~99|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~100|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][12]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[2][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~100|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~103|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~103|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~102|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~102|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~101|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~101|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~108|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][13]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~108|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~109|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~109|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~110|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~110|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~111|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~111|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~107|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~107|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~104|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~104|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~106|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~106|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~105|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~105|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~112|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~112|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~115|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~115|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~114|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~114|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~113|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~113|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~119|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~119|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~116|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~116|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~117|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~117|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~118|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][14]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~118|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~120|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~120|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~123|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~123|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~121|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][15]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[6][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~121|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~122|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][15]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[4][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~122|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~124|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~124|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~127|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][15]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[3][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~127|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~125|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][15]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[1][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~125|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~126|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][15]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~126|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~135|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~135|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~132|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][0]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~132|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~134|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~134|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~133|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~133|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~131|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~131|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~128|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~128|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~129|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~129|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~130|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~130|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~139|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~139|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~136|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~136|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~137|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][1]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~137|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~138|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~138|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~143|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~143|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~140|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~140|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~142|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~142|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~141|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~141|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~6|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~6|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~5|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~5|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~4|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~4|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~7|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][0]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~7|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~3|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~3|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~0|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~0|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~2|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~1|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][0]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~8|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~8|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~11|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~11|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~10|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][1]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~10|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~9|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~9|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~12|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][1]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~12|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~15|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][1]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~15|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~13|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~13|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~14|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][1]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~14|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~22|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~22|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~21|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~21|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~20|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~20|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~23|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~23|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~16|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~16|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~19|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~19|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~17|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~17|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~18|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~18|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~30|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][3]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~30|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~29|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][3]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~29|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~28|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~28|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~31|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~31|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~24|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~24|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~27|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][3]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~27|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~25|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][3]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~25|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~26|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~26|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~38|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~38|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~37|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~37|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~36|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~36|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~39|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~39|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~35|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~35|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~32|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~32|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~34|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~34|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~33|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~33|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~46|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][5]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~46|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~45|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~45|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~44|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~44|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~47|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~47|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~40|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~40|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~41|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~41|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~42|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~42|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~43|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~43|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~55|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~55|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~52|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~52|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~54|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~54|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~53|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~53|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~51|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~51|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~48|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~48|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~49|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~49|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~50|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][6]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[4][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~50|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~62|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~62|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~61|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~61|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~63|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~63|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~60|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~60|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~56|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~56|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~59|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~59|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~58|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~58|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~57|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~57|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory[2][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~68|dataa"
    Warning (332126): Node "Unit1|unit2|memory~68|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][8]~2|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory[1][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~69|datab"
    Warning (332126): Node "Unit1|unit2|memory~69|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][8]~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory[0][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~70|datad"
    Warning (332126): Node "Unit1|unit2|memory~70|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][8]~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory[3][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~71|datac"
    Warning (332126): Node "Unit1|unit2|memory~71|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][8]~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory[4][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~66|dataa"
    Warning (332126): Node "Unit1|unit2|memory~66|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][8]~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory[6][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~65|dataa"
    Warning (332126): Node "Unit1|unit2|memory~65|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][8]~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~64|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][8]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~64|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~67|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~67|datad"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.782
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.782           -3425.737 clock 
    Info (332119):    -7.473           -1614.475 reset 
    Info (332119):    -7.006            -365.604 CacheController:Unit1|send_block_out 
    Info (332119):    -2.227             -15.693 CacheController:Unit1|replaceStatusOut 
    Info (332119):    -0.904             -18.843 MainMemory:Unit2|slowClock 
Info (332146): Worst-case hold slack is -0.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.377              -4.033 reset 
    Info (332119):    -0.044              -0.087 CacheController:Unit1|replaceStatusOut 
    Info (332119):     0.291               0.000 clock 
    Info (332119):     0.387               0.000 MainMemory:Unit2|slowClock 
    Info (332119):     1.072               0.000 CacheController:Unit1|send_block_out 
Info (332146): Worst-case recovery slack is -4.348
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.348           -2212.067 clock 
    Info (332119):    -3.394           -1019.759 reset 
Info (332146): Worst-case removal slack is -1.074
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.074             -19.988 clock 
    Info (332119):     0.348               0.000 reset 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1176.205 clock 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -2.693             -86.176 MainMemory:Unit2|slowClock 
    Info (332119):    -1.285             -82.240 CacheController:Unit1|send_block_out 
    Info (332119):     0.414               0.000 CacheController:Unit1|replaceStatusOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.109
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.109           -3072.320 clock 
    Info (332119):    -6.894           -1452.488 reset 
    Info (332119):    -6.492            -330.551 CacheController:Unit1|send_block_out 
    Info (332119):    -2.081             -14.681 CacheController:Unit1|replaceStatusOut 
    Info (332119):    -0.744             -15.389 MainMemory:Unit2|slowClock 
Info (332146): Worst-case hold slack is -0.327
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.327              -3.003 reset 
    Info (332119):     0.078               0.000 CacheController:Unit1|replaceStatusOut 
    Info (332119):     0.274               0.000 clock 
    Info (332119):     0.338               0.000 MainMemory:Unit2|slowClock 
    Info (332119):     0.946               0.000 CacheController:Unit1|send_block_out 
Info (332146): Worst-case recovery slack is -3.820
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.820           -1941.327 clock 
    Info (332119):    -3.353           -1042.324 reset 
Info (332146): Worst-case removal slack is -1.008
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.008             -19.885 clock 
    Info (332119):     0.355               0.000 reset 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1176.205 clock 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -2.649             -84.768 MainMemory:Unit2|slowClock 
    Info (332119):    -1.285             -82.240 CacheController:Unit1|send_block_out 
    Info (332119):     0.429               0.000 CacheController:Unit1|replaceStatusOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.619
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.619           -1384.122 clock 
    Info (332119):    -3.485            -539.377 reset 
    Info (332119):    -3.296            -168.546 CacheController:Unit1|send_block_out 
    Info (332119):    -0.901              -5.784 CacheController:Unit1|replaceStatusOut 
    Info (332119):    -0.363              -4.840 MainMemory:Unit2|slowClock 
Info (332146): Worst-case hold slack is -0.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.400            -103.562 reset 
    Info (332119):    -0.009              -0.126 clock 
    Info (332119):     0.124               0.000 CacheController:Unit1|replaceStatusOut 
    Info (332119):     0.165               0.000 MainMemory:Unit2|slowClock 
    Info (332119):     0.626               0.000 CacheController:Unit1|send_block_out 
Info (332146): Worst-case recovery slack is -1.991
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.991           -1019.499 clock 
    Info (332119):    -1.430            -356.988 reset 
Info (332146): Worst-case removal slack is -0.596
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.596             -11.705 clock 
    Info (332119):     0.269               0.000 reset 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -984.381 clock 
    Info (332119):    -3.000              -3.000 reset 
    Info (332119):    -1.000             -64.000 CacheController:Unit1|send_block_out 
    Info (332119):    -1.000             -32.000 MainMemory:Unit2|slowClock 
    Info (332119):     0.341               0.000 CacheController:Unit1|replaceStatusOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2565 warnings
    Info: Peak virtual memory: 681 megabytes
    Info: Processing ended: Wed Mar 23 02:54:15 2016
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:08


