---
id: ATE-DC参数测试
title: ATE- DC 参数测试
---

## 参考与致谢

- 《The Fundamentals Of Digital Semiconductor Testing》
- 《DC Test Theory》
- [闩锁效应（Latch-up）详解](https://zhuanlan.zhihu.com/p/125519142)

## 基本术语

### 热切换（Hot Switching）

继电器在电流在流动时进行开关切换，这样可能会损坏继电器，需要通过编程来避免这样的情况。

### 闩锁效应（Latch-up）

当对某个引脚施加过高的电压时，导致 CMOS 器件中出现大电流状态，可能会损坏器件。

### Binning

Binning 是根据测试结果对 DUT 进行筛选分组，举个例子：

![](https://cos.wiki-power.com/img/20220728223700.png)

Binning 的过程至少需要有两个 bin，以区分某个测试结果通过或者不通过。

### 测试流程（Program Flow）

测试流程的设计对整个测试而言十分重要。比如说某些 DC 测试需要预处理（设定特定的设备逻辑，例如功能测试），少了预处理将导致后续步骤的结果毫无意义。

测试流程的设计需要考虑很多因素：测试量的大小、需要测试哪些参数、怎么去进行 Binning 等待。通常会使用流程图来呈现，确保测试流程满足需求。

![](https://cos.wiki-power.com/img/20220728131317.png)

## DC 测试与电阻率的关系

大部分 DC 测试，实质上是在验证半导体的电阻率，解释电阻率用的就是欧姆定律。如需对 DC 测试流程进行验证，也可以借用电阻器来等效 DUT，以排除 DUT 之外的问题变量。

比方说，在芯片规格书里出现一个参数 VOL：

| Parameter | Description        | Test Conditions       | Min | Max | Units |
| --------- | ------------------ | --------------------- | --- | --- | ----- |
| VOL       | Output Low Voltage | VDD = Mm, IOL = 8.0mA |     | 0.4 | V     |

我们可以看出，VOL 最大值为 0.4V，IOL 为 8mA，即当输出逻辑低电平的情况下，必须是在不大于 0.4V 的电压下产生 8mA 的电流，所以我们可以得出，这个器件的最大电阻不超过 50Ω。所以，可以借用不大于 50Ω 的电阻替代 DUT，以验证测试流程。我们的目的是把问题聚焦在 DUT 上，而非 DUT 以外的问题。

## VOH 与 IOH

VOH 表示输出（O）为高电平（H）时的最小电压值（V），即高电平输出下不会被识别成逻辑 0 的最低电压阈值。IOH 表示输出（O）为高电平时（H）时电流源的驱动能力（I）。

举个例子，下表是 256 x 4 Static RAM 的 VOH 和 IOH 参数：

| Parameter | Description         | Test Conditions           | Min | Max | Units |
| --------- | ------------------- | ------------------------- | --- | --- | ----- |
| VOH       | Output HIGH Voltage | VDD = 4.75V, IOH = -5.2mA | 2.4 |     | V     |

VOH 与 IOH 衡量的是引脚在高电平（逻辑 1）输出状态下的电阻，用来确保该电阻满足功能需求，保证在适当输出的电压下能维持特定的电流值。

### 串行 / 静态测试法

以上的参数可以通过串行 / 静态的方法进行测试，也可以通过动态的方法（后文会提）。如果使用静态（DC）测试方法，需要先通过预处理，将特定引脚输出设置为高电平，使用 PMU 向引脚吸收恒定的 IOH，等待 1-5 毫秒（在 PMU 设 delay），并将测得的 VOH 电压与规范值相比较，如果低于规范值则为不通过。

![](https://cos.wiki-power.com/img/20220728143124.png)

需要注意的事项：

- 这种方法测试的是引脚输出 buffer 的电阻。
- 因为 IOH 是从 DUT 流向 PMU，所以它是一个负电流值。
- 因为施加的是恒流，所以需要设置电压钳，如果测出电压超出了钳位电压，有可能是逻辑设成了低电平。
- VDDmin 参数表示能使 DUT 正常进行测试的最小供电电压，再小将无法得出准确的测试结果。

## VOL 与 IOL

VOL 表示输出（O）为低电平（L）时的最大电压值（V），即低电平输出下不会被识别成逻辑 1 的最高电压阈值。IOL 表示输出（O）为低电平时（L）时电流源的驱动能力（I）。

举个例子，下表是 256 x 4 Static RAM 的 VOL 和 IOL 参数：

| Parameter | Description        | Test Conditions          | Min | Max | Units |
| --------- | ------------------ | ------------------------ | --- | --- | ----- |
| VOL       | Output Low Voltage | VDD = 4.75V, IOL = 8.0mA |     | 0.4 | V     |

VOL 与 IOL 衡量的是引脚在低电平（逻辑 0）输出状态下的电阻，用来确保该电阻满足功能需求，保证在适当输出的电压下能维持吸收特定的电流值。

### 串行 / 静态测试法

如果使用静态（DC）测试方法，需要先通过预处理，将特定引脚输出设置为低电平，使用 PMU 向引脚施加恒定的 IOL，等待 1-5 毫秒（在 PMU 设 delay），并将测得的 VOL 电压与规范值相比较，如果高于规范值则为不通过。

![](https://cos.wiki-power.com/img/20220728150542.png)

需要注意的事项：

- 这种方法测试的是引脚输入 buffer 的电阻。
- 因为 IOL 是从 PMU 流向 DUT，所以它是一个正电流值。
- 因为施加的是恒流，所以需要设置电压钳，如果测出电压低于钳位电压，有可能是逻辑设成了高电平。
- VDDmin 参数表示能使 DUT 正常进行测试的最小供电电压，再小将无法得出准确的测试结果。

## IDD 与 Gross IDD

IDD 表示的是 CMOS 电路中从漏极（D）到漏极（D）的电流（I），如果是 TTL 电路则称为 ICC（从集电极到集电极的电流）。

Gross IDD 指的是流入 VDD 管脚的总电流，在 Wafer Probe 或成品阶段都可以进行测试。

测试 Gross IDD 的目的是判断能否继续对 DUT 进行测试，通常紧接于 Open-Short 测试之后，是 DUT 通电之后的第一个测试。如果 DUT 消耗的电流异常大，则有可能损坏测试的硬件。如果 Gross IDD 测试不通过，那之后的测试流程也不用继续下去了。

在 Gross IDD 测试阶段时，还不知道预处理是否可以正常进行，所以需要放宽 IDD 规范。待 Gross IDD 测试通过之后进行预处理程序，才可以准确定义出 IDD 规范电流。

Gross IDD 测试需要先通过重置，以将所有输入引脚设低 / 高电平，通常 VIL 设置为 0V、VIH 设置为 VDD，所有输出引脚空载（否则可能使 IDD 变大）。然后测量输入电源的总电流，如果电流值超限则视为不通过。其测试拓扑图如下：

![](https://cos.wiki-power.com/img/20220728162655.png)

需要注意的事项：

- 需要设置电流钳，防止电流过大损坏测试设备。
- 如果出现负电流，也代表测试不通过。
- 如果测试发生错误，可以先排除是测试设备的问题，不加芯片空着 socket 跑测试，其电流应该是 0，否则意味着 DUT 以外的设备也在消耗电流。

## IDD 静态测试

IDD 静态测试代表在 DUT 在测试时不改变其状态。静态 IDD 与 Gross IDD 测试的区别是，Gross IDD 还没有预处理程序，只是一种粗测，而静态 IDD 测试是已有预处理模式，通过预处理后再进行的测试。

举个例子，下表是一个 IDD 参数样本：

| Parameter  | Description          | Test Conditions                   | Min | Max | Units |
| ---------- | -------------------- | --------------------------------- | --- | --- | ----- |
| IDD Static | Power Supply Current | VDD = 5.25V, inputs = VDD, Iout=0 |     | +22 | µA    |

静态 IDD 是为了确保当 DUT 预处理到其最低电流消耗逻辑时，电流消耗不会超过规范值。

静态 IDD 测试是测量流入 VDD 引脚的总电流，通过测试向量模式，将器件预处理为消耗电流最少、且保持在静态的状态，随后将测试结果与规范值比较，得出结论。影响测试结果的因素有：VIL、VIH、VDD、向量序列、输出负载情况。

如果预计 IDD 比较小，通常需要在上电与测试之间加延时，以将旁路或寄生电容充满电，避免造成干扰。

![](https://cos.wiki-power.com/img/20220728162341.png)

如果需要测试不同逻辑下的静态电流，那么可以使用 IDDQ 测试，以提供更好的测试覆盖率。

## IDD 动态测试

IDD 动态测试的目的，是测试 DUT 在 **动态执行功能** 时（通常为 DUT 最大工频）消耗的电流，确保其不会超过规范值。影响测试结果的因素有：VIL、VIH、VDD、测试频率、向量序列和输出负载情况。

举个例子，下表是一个动态 IDD 参数样本：

| Parameter   | Description          | Test Conditions                             | Min | Max | Units |
| ----------- | -------------------- | ------------------------------------------- | --- | --- | ----- |
| IDD Dynamic | Power Supply Current | VDD = 5.25V（commercial）, f=f_max（66MHz） |     | +18 | mA    |

![](https://cos.wiki-power.com/img/20220728171447.png)

## IIL 与 IIH

IIL 指的是引脚低电平（L）时的输入（I）电流（I）；IIH 指的是引脚高电平（H）时的输入（I）电流（I）。举个例子，下表是 256 x 4 Static RAM 的 IIL 和 IIH 参数：

| Parameter | Description        | Test Conditions        | Min | Max | Units |
| --------- | ------------------ | ---------------------- | --- | --- | ----- |
| IIL, IIH  | Input Load Current | Vss ≤ Vin ≤ VDD(5.25V) | -10 | +10 | µA    |

IIL 用于衡量的是输入引脚到 VDD 的电阻值；IIH 衡量输入引脚到 VSS 的电阻值。该测试用于确保输入电阻满足设计需求、输入电流不会超标。IIL 与 IIH 可通过以下集中方法进行测试：

### 串行 / 静态测试法

测试 IIL，首先要供 VDDmax 的电源给 DUT，将 DUT 所有输入引脚设高电平（VIH），随后使用 PMU 将每个输入引脚拉低，最终将检测的电流与标称值比较。

测试 IIH，首先要供 VDDmax 的电源给 DUT，将 DUT 所有输入引脚设低电平（VIL），随后使用 PMU 将每个输入引脚拉高，最终将检测的电流与标称值比较。

如果同时拉高拉低所有引脚会导致 DUT 出问题，则可以改为一个一个引脚测试，在测试下一个引脚前，将当前被测引脚复位。其缺点是耗时间。

### 漏电流测 IIL（串行测试法）

![](https://cos.wiki-power.com/img/20220729095105.png)

漏电流方法测 IIL，首先要供 VDDmax 的电源给 DUT，将 DUT 所有输入引脚设高电平（VIH），随后使用 PMU 将单个输入引脚拉低到地，等待 1~5 微秒，将检测的电流与标称值比较。如果小于 -10uA（电流能够灌进 DUT）即视为不通过。

### 漏电流测 IIH（串行测试法）

![](https://cos.wiki-power.com/img/20220729095105.png)

漏电流方法测 IIH，首先要供 VDDmax 的电源给 DUT，将 DUT 所有输入引脚设低电平（VIL），随后使用 PMU 将单个输入引脚拉高到 VDDmax，等待 1~5 微秒，将检测的电流与标称值比较。如果小于 -10uA（电流能够灌进 DUT）即视为不通过。
