# **Pipeline com Previs√£o de Desvios**  
### Relat√≥rio ‚Äì Implementa√ß√£o da ISA REDUX V 

---

## **Integrantes**

| Nome Completo | GRR | 
|----------------|:----:|
| Jo√£o Pedro dos Santos Felipe| GRR20243340 | 
| Mateus Henrique Cheirubim Santos | GRR20245274 |
| Natan Felipe Ziojlo | GRR20232355  |
| Pedro Lucas | GRR20232366 | 
| Rafael Lima Dias | GRR20244378 | 


---

## **1. Introdu√ß√£o**

Este relat√≥rio documenta a **primeira etapa** do projeto de um processador RISC de 8 bits baseado na arquitetura **REDUX V**, implementado no software **Logisim** (simulador de circuitos l√≥gicos).  
Nesta fase, o processador ainda n√£o √© pipeline ‚Äî o objetivo foi validar o funcionamento da **ISA (Instruction Set Architecture)** completa e garantir a execu√ß√£o correta de todas as instru√ß√µes b√°sicas, incluindo opera√ß√µes aritm√©ticas, l√≥gicas, de salto e de mem√≥ria.

---

## **2. ISA REDUX V**

A **ISA (Instruction Set Architecture)** define o conjunto de instru√ß√µes suportadas pelo processador, seus formatos e a sem√¢ntica de execu√ß√£o.  
A REDUX V possui **instru√ß√µes de 8 bits**, divididas em dois tipos principais:

| Tipo | Bits | Formato | Campos |
|------|------|----------|--------|
| **I (Imediato)** | 8 bits | `[7‚Äì4]: Opcode`  | `[3‚Äì0]: Imm (valor imediato)` |
| **R (Registrador)** | 8 bits | `[7‚Äì4]: Opcode`  | `[3‚Äì2]: Ra`  | `[1‚Äì0]: Rb` |

As instru√ß√µes **Tipo R** operam sobre registradores do banco interno, enquanto as **Tipo I** utilizam valores imediatos embutidos na pr√≥pria instru√ß√£o.

---

## **3. Conjunto de Instru√ß√µes (ISA)**

| Opcode | Tipo | Mnemonic | Nome | Opera√ß√£o |  
|:------:|:----:|:---------|:------|:-----------|  
| `0000` | R | **brzr** | Branch On Zero Register | if (R[ra] == 0) ‚Üí PC = R[rb] |
| `0001` | I | **ji** | Jump Immediate | PC = PC + Imm |
| `0010` | R | **ld** | Load | R[ra] = M[R[rb]] |
| `0011` | R | **st** | Store | M[R[rb]] = R[ra] |
| `0100` | I | **addi** | Add Immediate | R[0] = R[0] + Imm |
| `1000` | R | **not** | Not | R[ra] = ¬¨R[rb] |
| `1001` | R | **and** | And | R[ra] = R[ra] & R[rb] |
| `1010` | R | **or** | Or | R[ra] = R[ra] ‚à® R[rb] |
| `1011` | R | **xor** | Xor | R[ra] = R[ra] ‚äï R[rb] |
| `1100` | R | **add** | Add | R[ra] = R[ra] + R[rb] |
| `1101` | R | **sub** | Sub | R[ra] = R[ra] ‚àí R[rb] |
| `1110` | R | **slr** | Shift Left | R[ra] = R[ra] << R[rb] |
| `1111` | R | **srr** | Shift Right | R[ra] = R[ra] >> R[rb] |

---

## **4. Unidade de Controle**

A unidade de controle foi projetada para gerar os sinais que coordenam o fluxo de dados entre os blocos do processador:  
- **Banco de Registradores**  
- **ULA (Unidade L√≥gica e Aritm√©tica)**  
- **Mem√≥ria de Dados e de Instru√ß√µes**  
- **Atualiza√ß√£o do PC**

Cada instru√ß√£o aciona uma combina√ß√£o espec√≠fica de sinais, conforme a tabela de controle abaixo.

---

### **Tabela de Sinais de Controle**

| Instru√ß√£o | `pc_sel` | `reg_a` | `wbreg` | `mux_ula` | `dado_breg` | `wm` | `op_ula` |
|------------|:--------:|:-------:|:--------:|:-----------:|:-------------:|:-----:|:----------:|
| **brzr** (0000) | `10` | `0` | `0` | `0` | `0` | `0` | `000` |
| **ji** (0001) | `01` | `0` | `0` | `1` | `0` | `0` | `000` |
| **ld** (0010) | `00` | `1` | `1` | `0` | `1` | `0` | `000` |
| **st** (0011) | `00` | `0` | `0` | `0` | `0` | `1` | `000` |
| **addi** (0100) | `00` | `0` | `1` | `1` | `0` | `0` | `100` |
| **not** (1000) | `00` | `0` | `1` | `0` | `0` | `0` | `000` |
| **and** (1001) | `00` | `0` | `1` | `0` | `0` | `0` | `001` |
| **or** (1010) | `00` | `0` | `1` | `0` | `0` | `0` | `010` |
| **xor** (1011) | `00` | `0` | `1` | `0` | `0` | `0` | `011` |
| **add** (1100) | `00` | `0` | `1` | `0` | `0` | `0` | `100` |
| **sub** (1101) | `00` | `0` | `1` | `0` | `0` | `0` | `101` |
| **slr** (1110) | `00` | `0` | `1` | `0` | `0` | `0` | `110` |
| **srr** (1111) | `00` | `0` | `1` | `0` | `0` | `0` | `111` |

---

## **5. Circuitos Implementados**

### **5.1. Banco de Registradores**
O **Banco de Registradores** √© composto por quatro registradores de 8 bits (R0‚ÄìR3).  

**Entradas:** `DADO`, `CLK`, `WE`, `RS1`, `RS2`  
**Sa√≠das:** `A` e `B`  
**Fun√ß√£o:** Armazena valores intermedi√°rios e fornece operandos √† ULA.  
**Controle:** O registrador a ser escrito √© selecionado via decodificador; a leitura √© feita por multiplexadores para as sa√≠das `A` e `B`.

> üîπ Cada registrador tem entrada de dado comum e controle de escrita individual.  
> üîπ O sinal `YES_NO` define se escreve ou n√£o.

---

### **5.2. ULA (Unidade L√≥gica e Aritm√©tica)**
A **ULA** realiza as opera√ß√µes l√≥gicas e aritm√©ticas definidas pelo campo `op_ula` da unidade de controle.

| Opera√ß√£o | Sinal `op_ula` | Fun√ß√£o |
|:-----------|:---------------:|:--------|
| `000` | NOT | Inverte os bits de `A` |
| `001` | AND | `A & B` |
| `010` | OR | `A ‚à® B` |
| `011` | XOR | `A ‚äï B` |
| `100` | ADD | Soma (`A + B`) |
| `101` | SUB | Subtra√ß√£o (`A ‚àí B`) |
| `110` | SLR | Deslocamento l√≥gico √† esquerda |
| `111` | SRR | Deslocamento l√≥gico √† direita |

A ULA tamb√©m gera o sinal **ZERO**, indicando se o resultado foi igual a zero ‚Äî √∫til para instru√ß√µes condicionais como `brzr`.

---

### **5.3. Unidade de Controle**
Implementada com base no **opcode** das instru√ß√µes, a unidade gera todos os sinais de controle do processador.  
Seu papel √© coordenar:
- **Sele√ß√£o do PC** (`pc_sel`)
- **Fonte de dados da ULA** (`mux_ula`)
- **Escrita em registradores** (`wbreg`)
- **Leitura/Escrita de mem√≥ria** (`wm`)
- **Opera√ß√£o da ULA** (`op_ula`)

---

### **5.4. Mem√≥ria e Atualiza√ß√£o de PC**
- O **PC (Program Counter)** √© atualizado conforme o tipo de instru√ß√£o (sequencial, salto ou branch).  
- O circuito possui um **MUX** para sele√ß√£o da pr√≥xima instru√ß√£o (`PC+1`, `PC+Imm` ou `R[rb]`).  
- A **mem√≥ria de instru√ß√µes** e a **mem√≥ria de dados** s√£o separadas, permitindo execu√ß√£o Harvard simples.

---

## **6. Considera√ß√µes Finais (Parciais)**

Esta etapa conclui a implementa√ß√£o **completa da ISA REDUX V** no modelo sequencial.  
Todos os m√≥dulos funcionam corretamente em conjunto, e o processador √© capaz de executar instru√ß√µes b√°sicas de:
- **Controle de fluxo (brzr, ji)**  
- **Acesso √† mem√≥ria (ld, st)**  
- **Opera√ß√µes aritm√©ticas e l√≥gicas (add, sub, and, or, xor, etc.)**

A pr√≥xima etapa consistir√° em:
- Introduzir **pipeline de 5 est√°gios** (IF, ID, EX, MEM, WB).  
- Implementar **previs√£o de desvio (branch prediction)**.  
- Otimizar o controle de **hazards** e **forwarding**.

---

## 7. Evolu√ß√£o para Pipeline com Previs√£o de Desvios

Depois de validar o processador sequencial da REDUX V, a segunda etapa do projeto consistiu em transformar essa arquitetura em um pipeline de 5 est√°gios com suporte a:

- Hazards de dados (especialmente *load‚Äìuse*);
- Hazards de controle (desvios condicionais);
- Uma forma simples de previs√£o de desvio (*branch prediction*) baseada em uma FSM de 2 bits;
- Registradores de pipeline entre todos os est√°gios (`IF/ID`, `ID/EX`, `EX/MEM`, `MEM/WB`).

O objetivo foi manter exatamente a mesma ISA da primeira etapa, por√©m agora permitindo que v√°rias instru√ß√µes estejam em execu√ß√£o ao mesmo tempo em est√°gios diferentes do pipeline.

---

## 8. Organiza√ß√£o Geral do Pipeline

### 8.1 Est√°gios

O processador passou a seguir o pipeline cl√°ssico de 5 est√°gios:

- **IF ‚Äì Instruction Fetch**  
  Busca da instru√ß√£o na mem√≥ria e c√°lculo do pr√≥ximo PC.

- **ID ‚Äì Instruction Decode / Register Fetch**  
  Decodifica√ß√£o da instru√ß√£o, leitura do banco de registradores e gera√ß√£o dos sinais de controle.

- **EX ‚Äì Execute / Address Calculation**  
  Execu√ß√£o das opera√ß√µes da ULA ou c√°lculo de endere√ßos de mem√≥ria.

- **MEM ‚Äì Memory Access**  
  Acesso √† mem√≥ria de dados para instru√ß√µes `ld` e `st`.

- **WB ‚Äì Write Back**  
  Escrita do resultado da ULA ou da mem√≥ria no banco de registradores.

### 8.2 Caminho de Dados Global

Na `main_pipeline` (circuito principal):

- O **PC** alimenta a **ROM de instru√ß√µes**.
- A sa√≠da da ROM passa pelo registrador **IF/ID**, que guarda:
  - Instru√ß√£o atual (`INSTRU_OUT`);
  - PC da instru√ß√£o (`PC_OUT`).

Em seguida, no est√°gio **ID**, a instru√ß√£o √© decodificada:

- A unidade de controle (ROM de 10 bits) gera os sinais:

  - `PC_SEL`
  - `A_OU_0`
  - `W_BREG`
  - `MUX_ULA`
  - `DADO_BREG`
  - `WM`
  - `OP_ULA`

- O banco de registradores (`BANCO_REGISTRADORES`) l√™ `RS1` e `RS2` e fornece operandos:

  - `REG_A`
  - `REG_B`

- O campo imediato √© extra√≠do e estendido para 8 bits (`IMM`).

Esses valores entram no registrador **ID/EX**.

No est√°gio **EX**:

- A ULA recebe `A`, `B` (ou imediato) e executa a opera√ß√£o selecionada por `OP_ULA`.
- Para `ld/st`, calcula-se o endere√ßo de mem√≥ria.
- Para `brzr`, ocorre o teste de condi√ß√£o (compara√ß√£o com zero).

Os resultados passam para o registrador **EX/MEM**.

No est√°gio **MEM**:

- A RAM de dados √© acessada com `ALU_OUT` como endere√ßo.
- `STORE_OUT` define o dado a ser escrito em `st`.
- Controle de escrita √© feito via `WM`.
- A sa√≠da da mem√≥ria e o resultado da ULA s√£o armazenados em **MEM/WB**.

No est√°gio **WB**:

- Um multiplexador escolhe entre:
  - Resultado da ULA;
  - Dado lido da mem√≥ria;
- A escolha depende de `DADO_BREG`.

O resultado √© escrito no banco de registradores em `RD` quando `W_BREG = 1`.

Paralelamente existe a **HAZARD_UNIT**, que observa:

- Registradores de origem/destino em ID e EX;
- Sinal de load no EX;
- Resultado da condi√ß√£o de desvio em EX;

E, a partir disso, gera:

- `PC_WRITE`;
- `IF_ID_WRITE`;
- `FLUSH_ID_EX`, `FLUSH_EX_MEM`, `FLUSH_MEM_WB`;
- `BRANCH_TAKEN_EX`;
- `PC_SEL_EX` (sele√ß√£o de PC que corrige a predi√ß√£o ou o comportamento padr√£o).

---

## 9. Est√°gio IF e Registrador IF/ID

### 9.1 Est√°gio IF (*Instruction Fetch*)

No `main_pipeline` o est√°gio IF √© formado por:

- Registrador **PC** (um `Register` de 8 bits);
- Dois somadores:
  - `PC + 1` ‚Äì incremento sequencial para pr√≥xima instru√ß√£o;
  - `PC + IMM` ‚Äì para saltos imediatos (`ji`) e branches com deslocamento.
- Multiplexadores que escolhem a pr√≥xima origem do PC:
  - `PC + 1`;
  - `PC + IMM`;
  - Valor em um registrador (para `brzr` com destino via registrador).
- Sinal de controle `PC_SEL` (2 bits) vindo da unidade de controle/hazard.

Al√©m disso, a unidade de hazards fornece:

- `PC_WRITE` ‚Äì se vale 0, o PC n√£o √© atualizado (stall do fetch).

A instru√ß√£o √© buscada em uma **ROM de 8 bits** cujo endere√ßo √© o PC. A sa√≠da da ROM √© `INSTRU`.

### 9.2 Registrador IF/ID

O circuito `IF_ID` √© exatamente o registrador de pipeline entre IF e ID. Ele tem:

**Entradas:**

- `PC_IN[7:0]` ‚Äì PC da instru√ß√£o buscada;
- `INSTRU_IN[7:0]` ‚Äì instru√ß√£o lida da ROM;
- `CLOCK` ‚Äì clock global;
- `ESCREVE_OU_NAO` ‚Äì sinal de *write enable* (vem de `IF_ID_WRITE` da hazard unit).

**Sa√≠das:**

- `PC_OUT[7:0]` ‚Äì PC repassado ao est√°gio ID;
- `INSTRU_OUT[7:0]` ‚Äì instru√ß√£o repassada ao est√°gio ID.

**Internamente:**

- Dois registradores:
  - `PC_REG` ‚Äì guarda o PC;
  - `IR_REG` ‚Äì guarda a instru√ß√£o.
- Ambos compartilham:
  - O clock;
  - O mesmo sinal de *write enable* (`ESCREVE_OU_NAO`).

**Comportamento:**

- Quando `ESCREVE_OU_NAO = 1` e h√° borda de subida do clock:
  - PC e instru√ß√£o s√£o latched normalmente.
- Quando `ESCREVE_OU_NAO = 0`:
  - Os registradores mant√™m o valor anterior, travando o front-end (*stall*).

Esse mecanismo √© usado para resolver o hazard de *load‚Äìuse*.

---

## 10. Est√°gio ID e Registrador ID/EX

### 10.1 Banco de Registradores no Pipeline

O m√≥dulo `BANCO_REGISTRADORES` √© o mesmo da etapa sequencial, agora alimentado por:

- `RD` vindo do est√°gio WB (via `MEM_WB`);
- `DADO` sendo o valor de *write-back* (resultado da ULA ou da mem√≥ria);
- `YES_NO = W_BREG` (sinal de escrita em registrador);
- `RS1`, `RS2` ‚Äì lidos da instru√ß√£o em ID.

Ele fornece:

- `A` ‚Äì conte√∫do de `R[RS1]`;
- `B` ‚Äì conte√∫do de `R[RS2]`.

Esses sinais s√£o nomeados como `REG_A` e `REG_B` no circuito principal.

### 10.2 Gera√ß√£o de Imediato

Da instru√ß√£o (`INSTRU_OUT`):

- Bits `[3:0]` representam o imediato para instru√ß√µes tipo I.

Esse campo passa por um **Bit Extender**:

- Entrada de 4 bits;
- Sa√≠da de 8 bits;
- Com extens√£o de sinal em complemento de 2, permitindo saltos negativos.

Esse valor √© rotulado como `IMM`.

### 10.3 Unidade de Controle no Pipeline

A unidade de controle continua sendo uma ROM com dados de 10 bits.  
O endere√ßo √© o **opcode** (bits `[7:4]` da instru√ß√£o), e cada palavra de controle cont√©m:

| Bits  | Sinal       | Fun√ß√£o                                                                 |
|-------|-------------|-------------------------------------------------------------------------|
| [2:0] | `OP_ULA`    | Seleciona opera√ß√£o da ULA                                              |
| [3]   | `WM`        | *Write Memory* ‚Äì 1 em `st`, 0 caso contr√°rio                           |
| [4]   | `DADO_BREG` | Fonte do *write-back*: 0 = ULA, 1 = Mem√≥ria                            |
| [5]   | `MUX_ULA`   | Fonte do operando B: 0 = `REG_B`, 1 = `IMM`                            |
| [6]   | `W_BREG`    | Habilita escrita no banco de registradores                             |
| [7]   | `A_OU_0`    | Seleciona se a ULA recebe `A` ou constante 0                           |
| [9:8] | `PC_SEL`    | Sele√ß√£o da pr√≥xima origem do PC (sequencial/salto/branch via reg/imm) |

Essa palavra de controle √© chamada de `CONTROL_ID` no pipeline (pois √© gerada em ID).

### 10.4 Registrador ID/EX

O circuito `ID_EX` guarda tudo o que o est√°gio EX precisa.

**Entradas:**

- `RS1_IN[1:0]`, `RS2_IN[1:0]` ‚Äì √≠ndices de registradores fonte (para forwarding/hazard);
- `A_IN[7:0]`, `B_IN[7:0]` ‚Äì operandos lidos do banco;
- `IMM_IN[7:0]` ‚Äì imediato estendido;
- `CONTROL_IN[9:0]` ‚Äì palavra de controle;
- `RD_IN[1:0]` ‚Äì registrador destino;
- `CLK` ‚Äì clock;
- `ESCREVE_OU_NAO` ‚Äì *write enable* do registrador (para stalls);
- `FLUSH` ‚Äì se ativo, zera `CONTROL_OUT`, transformando a instru√ß√£o em `nop`.

**Sa√≠das:**

- `RS1_OUT[1:0]`, `RS2_OUT[1:0]` ‚Äì repassados √† hazard/forwarding;
- `A_OUT[7:0]`, `B_OUT[7:0]` ‚Äì operandos para a ULA;
- `IMM_OUT[7:0]` ‚Äì imediato para EX;
- `CONTROL_OUT[9:0]` ‚Äì sinais de controle j√° alinhados com EX;
- `RD_OUT[1:0]` ‚Äì registrador destino da instru√ß√£o em EX.

**Internamente, h√°:**

- Registradores dedicados:
  - `RS1_REG`, `RS2_REG`, `A_REG`, `B_REG`, `IMM_REG`, `CTRL_REG`, `RD_REG`;
- Um MUX de 10 bits antes do `CTRL_REG`:
  - Entrada 0: `CONTROL_IN` normal;
  - Entrada 1: constante `0x000` ‚Äì usada quando `FLUSH = 1` para transformar a instru√ß√£o em `nop`.

---

## 11. Est√°gio EX e Registrador EX/MEM

### 11.1 ULA no Pipeline

A ULA √© o mesmo m√≥dulo da primeira etapa, com:

- **Entradas:** `A[7:0]`, `B[7:0]`, `OPULA[2:0]`;
- **Sa√≠das:**
  - `C[7:0]` ‚Äì resultado;
  - `ZERO` ‚Äì indica se `C == 0`.

No pipeline:

- Em instru√ß√µes tipo R:
  - `A_OUT` e `B_OUT` v√™m diretamente do banco de registradores (via `ID_EX`).
- Em instru√ß√µes tipo I (`addi`, `ji`):
  - O sinal `MUX_ULA` escolhe entre `B_OUT` ou `IMM_OUT` como segundo operando.
- O sinal `A_OU_0` define se o primeiro operando da ULA √© `A_OUT` ou constante 0:
  - Usado em `ji` (jump imediato) para fazer `PC = PC + Imm`, onde a ULA soma `0 + Imm`.

### 11.2 C√°lculo de Branch e Sintaxe L√≥gica

A instru√ß√£o de branch da ISA √©:

```asm
brzr RA, RB    ; if (R[RA] == 0) PC = R[RB]
```

No pipeline:

- `A_OUT` recebe `R[RA]`.
- A ULA calcula `ZERO = (A_OUT == 0)`.
- O bit correspondente na palavra de controle (`BRZ_EX`, derivado de `PC_SEL` da UC) indica que a instru√ß√£o √© um branch condicional.
- A *hazard unit* recebe:
  - `ZERO_EX` ‚Äì sa√≠da da ULA;
  - `BRZ_EX` ‚Äì bit da UC indicando ‚Äúesta instru√ß√£o √© `brzr`‚Äù.

Se `ZERO_EX && BRZ_EX` ‚Üí `BRANCH_TAKEN_EX = 1`.

Para o **jump imediato** (`ji`):

```asm
ji Imm    ; PC = PC + Imm
```

- O `PC + Imm` √© calculado no IF (somador `PC + IMM`);
- A UC configura `PC_SEL` adequadamente para selecionar esse caminho.

### 11.3 Load e Store na EX

Relembrando a sem√¢ntica:

**LOAD**

```asm
LOAD RA, [RB]
; V√° ao endere√ßo apontado por RB, pegue o valor e salve em RA
; R[RA] = M[R[RB]]
```

**STORE**

```asm
STORE RA, [RB]
; Grave o valor de RA no endere√ßo apontado por RB
; M[R[RB]] = R[RA]
```

No est√°gio EX:

- Para ambas (`ld` e `st`), a ULA calcula o endere√ßo:

  - `Endere√ßo = conte√∫do de R[RB]` (via `B_OUT` ou `IMM` dependendo da codifica√ß√£o);  
  - O projeto foi estruturado de forma que o operando ‚Äúque interessa‚Äù para `load/store` √© sempre o que entra como segundo operando da ULA.

- O resultado da ULA (`ALU_OUT`) √© o endere√ßo de mem√≥ria que ir√° para a RAM no est√°gio MEM.
- No caso de `st`, o dado a ser escrito em mem√≥ria vem de `A_OUT` (que corresponde a `R[RA]`).

### 11.4 Registrador EX/MEM

O circuito `EX_MEM` √© o registrador de pipeline entre EX e MEM.

**Entradas:**

- `ALU_IN[7:0]` ‚Äì resultado da ULA (endere√ßo ou resultado aritm√©tico);
- `STORE_IN[7:0]` ‚Äì dado a ser armazenado em mem√≥ria (para `st`);
- `CONTROL_IN[9:0]` ‚Äì sinais de controle da instru√ß√£o;
- `RD_IN[1:0]` ‚Äì registrador destino;
- `CLK`, `ESCREVE_OU_NAO`, `FLUSH`.

**Sa√≠das:**

- `ALU_OUT[7:0]` ‚Äì endere√ßo/resultado para MEM;
- `STORE_OUT[7:0]` ‚Äì dado a ser escrito em mem√≥ria;
- `CONTROL_OUT[9:0]` ‚Äì sinais de controle alinhados com MEM;
- `RD_OUT[1:0]` ‚Äì destino que chegar√° a WB.

Tal como em `ID_EX`, h√° um MUX antes de `CTRL_REG`:

- Entrada 0: `CONTROL_IN`;
- Entrada 1: `0x000` (`NOP`).

Quando `FLUSH_EX_MEM = 1` (vindo da hazard unit), a sa√≠da de controle √© zerada e a instru√ß√£o vira uma bolha.

---

## 12. Est√°gio MEM, Registrador MEM/WB e WB

### 12.1 Acesso √† Mem√≥ria de Dados (MEM)

O est√°gio MEM utiliza:

- RAM de 8 bits (RAM em `main_pipeline`).

**Entradas:**

- Endere√ßo: `ALU_OUT` proveniente de `EX_MEM`;
- Dado de escrita: `STORE_OUT`;
- `WM` ‚Äì bit de controle que habilita a escrita em mem√≥ria;
- `CLK`.

**Comportamentos:**

- Se `WM = 1` ‚Üí instru√ß√£o `st`  
  `M[ALU_OUT] ‚Üê STORE_OUT`
- Se `WM = 0` ‚Üí instru√ß√£o `ld` ou outra  
  `MEM_OUT ‚Üê M[ALU_OUT]` (dado lido para WB)

### 12.2 Registrador MEM/WB

O circuito `MEM_WB` recebe:

**Entradas:**

- `MEM_IN[7:0]` ‚Äì dado lido da mem√≥ria;
- `ALU_IN[7:0]` ‚Äì resultado da ULA;
- `CONTROL_IN[9:0]` ‚Äì sinais de controle;
- `RD_IN[1:0]` ‚Äì registrador destino;
- `CLK`, `ESCREVE_OU_NAO`, `FLUSH`.

**Sa√≠das:**

- `MEM_OUT[7:0]` ‚Äì dado de mem√≥ria alinhado com WB;
- `ALU_OUT[7:0]` ‚Äì resultado da ULA alinhado com WB;
- `CONTROL_OUT[9:0]` ‚Äì palavra de controle na fase WB;
- `RD_OUT[1:0]` ‚Äì registrador destino a ser escrito.

Assim como nos outros registradores:

- Um MUX de 10 bits permite zerar `CONTROL_OUT` quando `FLUSH_MEM_WB = 1`, inserindo uma bolha ap√≥s um desvio.

### 12.3 Est√°gio WB (*Write Back*)

No est√°gio WB (dentro do pr√≥prio `main_pipeline`), a partir de `MEM_WB` chegam:

- `ALU_OUT` (resultado aritm√©tico/l√≥gico ou endere√ßo calculado);
- `MEM_OUT` (dado retornado por um `ld`);
- `CONTROL_OUT` com os bits `W_BREG` e `DADO_BREG`;
- `RD_OUT` (registrador destino).

Com isso:

- Um multiplexador seleciona o dado de *write-back*:
  - Se `DADO_BREG = 0` ‚Üí escreve `ALU_OUT`;
  - Se `DADO_BREG = 1` ‚Üí escreve `MEM_OUT`.
- Se `W_BREG = 1`, o valor selecionado √© escrito em `R[RD_OUT]` no banco de registradores na pr√≥xima borda de clock.

---

## 13. Unidade de Hazards

A `HAZARD_UNIT` monitora perigos de dados e de controle.

### 13.1 Entradas

- `RD_EX[1:0]` ‚Äì registrador destino da instru√ß√£o atualmente em EX;
- `RS1_ID[1:0]`, `RS2_ID[1:0]` ‚Äì registradores fonte da instru√ß√£o em ID;
- `ZERO_EX` ‚Äì flag de zero para a instru√ß√£o em EX;
- `BRZ_EX` ‚Äì bit de controle indicando que a instru√ß√£o em EX √© `brzr`;
- `LOAD_EX` ‚Äì bit indicando que a instru√ß√£o em EX √© `ld`;
- `PC_SEL_UC[1:0]` ‚Äì sele√ß√£o de PC proposta pela Unidade de Controle (predi√ß√£o ou default).

### 13.2 Sa√≠das

- `HAZ_LOAD` ‚Äì indica detec√ß√£o de hazard de load;
- `PC_WRITE` ‚Äì 0 para travar atualiza√ß√£o do PC;
- `IF_ID_WRITE` ‚Äì 0 para travar registrador IF/ID;
- `FLUSH_ID_EX` ‚Äì limpa o registrador ID/EX (insere bolha);
- `FLUSH_EX_MEM` ‚Äì limpa EX/MEM;
- `FLUSH_MEM_WB` ‚Äì limpa MEM/WB;
- `BRANCH_TAKEN_EX` ‚Äì indica que um branch foi efetivamente tomado;
- `PC_SEL_EX[1:0]` ‚Äì nova sele√ß√£o de PC (corrigindo predi√ß√£o, se necess√°rio).

### 13.3 Hazard de Load‚ÄìUse

Caso cl√°ssico:

```asm
ld   R0, [R1]
add  R2, R0
```

No ciclo em que `add` est√° em ID e `ld` est√° em EX:

- `RD_EX = R0`;
- `RS1_ID` ou `RS2_ID = R0`;
- `LOAD_EX = 1` (porque a instru√ß√£o em EX √© `ld`).

A `HAZARD_UNIT`:

- Compara `RD_EX` com `RS1_ID` e com `RS2_ID` atrav√©s de dois comparadores de 2 bits;
- O resultado desses comparadores √© ORado;
- O resultado √© ANDado com `LOAD_EX`;
- Se o resultado √© 1 ‚Üí `HAZ_LOAD = 1`.

Quando `HAZ_LOAD = 1`:

- `PC_WRITE = 0` ‚Äì PC n√£o avan√ßa (repete o fetch da instru√ß√£o dependente);
- `IF_ID_WRITE = 0` ‚Äì IF/ID n√£o √© atualizado (ID continua com a mesma instru√ß√£o);
- `FLUSH_ID_EX = 1` ‚Äì o registrador ID/EX √© zerado (a instru√ß√£o em EX vira `nop`).

Isso implementa o cl√°ssico stall de 1 ciclo para depend√™ncia de load.

### 13.4 Hazard de Controle (Branches)

Quando uma instru√ß√£o `brzr` est√° em EX:

- `BRZ_EX = 1` pela UC;
- `ZERO_EX` vem da ULA.

A `HAZARD_UNIT` gera:

```text
BRANCH_TAKEN_EX = ZERO_EX AND BRZ_EX
```

Em caso de **branch tomado**:

- `PC_SEL_EX` √© ajustado para a origem correta do PC (endere√ßo de destino ‚Äì vindo de registrador ou imediato).
- Sinais de flush:
  - `FLUSH_ID_EX = 1` ‚Äì instru√ß√£o em ID/EX √© descartada;
  - `FLUSH_EX_MEM = 1` ‚Äì descarta instru√ß√£o seguinte;
  - `FLUSH_MEM_WB = 1` ‚Äì garante que qualquer instru√ß√£o errada √† frente seja convertida em `nop`.

Dessa forma, o pipeline corrige *mispredictions* ou comportamento padr√£o ‚Äú*not taken*‚Äù descartando instru√ß√µes que j√° estavam √† frente.

---

## 14. Predi√ß√£o de Desvios

### 14.1 Motiva√ß√£o

Sem predi√ß√£o, todo branch condicional causa:

- Fetch especulativo da pr√≥xima instru√ß√£o;
- Quando a condi√ß√£o √© avaliada em EX, descobre-se se o fetch estava correto;
- Se n√£o estava, o PC precisa ser corrigido e parte do pipeline deve ser *flushada*.

Isso gera um custo de v√°rios ciclos por branch, diminuindo o IPC.  
Para reduzir essa penalidade, foi projetada uma unidade de *predi√ß√£o de desvio*, que tenta adivinhar se o branch ser√° tomado ou n√£o.

### 14.2 Preditor de 2 Bits (FSM)

O segundo arquivo (`project source="2.7.1"`) descreve um circuito independente que implementa uma FSM com dois flip-flops (`D1`, `D0`), produzindo estados `Q1 Q0` e seus complementos `NQ1`, `NQ0`.

**Interpreta√ß√£o l√≥gica:**

Os dois bits de estado (`Q1`, `Q0`) codificam quatro estados poss√≠veis, como em um contador saturado de 2 bits:

- `00` ‚Äì fortemente ‚Äúnot taken‚Äù;
- `01` ‚Äì fracamente ‚Äúnot taken`;
- `10` ‚Äì fracamente ‚Äútaken`;
- `11` ‚Äì fortemente ‚Äútaken`.

Existem duas entradas principais:

- `E` ‚Äì (*taken* observado: desvio foi tomado de fato);
- `NE` ‚Äì (*not taken* observado: desvio n√£o foi tomado).

A l√≥gica de AND/OR combinada com `Q1`, `Q0`, `NQ1`, `NQ0` implementa as transi√ß√µes padr√£o:

- Se o desvio foi tomado (`E = 1`): o estado caminha em dire√ß√£o a ‚Äútaken`;
- Se o desvio foi n√£o tomado (`NE = 1`): o estado caminha em dire√ß√£o a ‚Äúnot taken`.

A sa√≠da conectada ao pino final (em coordenadas `980,150`) representa a predi√ß√£o do pr√≥ximo branch:

- `1 = take`;
- `0 = not take`.

Essa sa√≠da √© usada como palpite inicial sobre o valor de `PC_SEL` para branches, antes da execu√ß√£o no est√°gio EX.

### 14.3 Integra√ß√£o com o Pipeline

A integra√ß√£o conceitual funciona assim:

- No est√°gio ID (ou IF), quando √© decodada uma instru√ß√£o de branch (`brzr`):
  - A unidade de controle gera um valor padr√£o de `PC_SEL_UC` (por exemplo, assumindo ‚Äúnot taken‚Äù);
  - A sa√≠da do preditor pode sobrescrever esse valor, produzindo uma sele√ß√£o de PC que j√° aponta para o destino do branch quando a predi√ß√£o √© ‚Äútaken‚Äù.

- No est√°gio EX:
  - A condi√ß√£o √© realmente avaliada (`ZERO_EX` e `BRZ_EX`);
  - A `HAZARD_UNIT` gera `BRANCH_TAKEN_EX`;
  - Esse bit √© comparado √† predi√ß√£o:
    - Se a predi√ß√£o estava correta ‚Üí pipeline deveria continuar normalmente;
    - Se estava incorreta ‚Üí `FLUSH_ID_EX`, `FLUSH_EX_MEM`, `FLUSH_MEM_WB` s√£o ativados e `PC_SEL_EX` corrige o valor do PC.

- Em paralelo:
  - O preditor recebe `E` (branch tomado) ou `NE` (branch n√£o tomado) e atualiza seu estado (`Q1`, `Q0`) na borda de clock, tornando a pr√≥xima predi√ß√£o mais precisa.

**Observa√ß√£o:**  
No nosso projeto, a liga√ß√£o f√≠sica entre o preditor e `PC_SEL_UC` ficou parcialmente implementada e, por limita√ß√µes de tempo/debug, o comportamento efetivo dos testes ficou muito pr√≥ximo de um esquema ‚Äúalways not taken‚Äù. O circuito do preditor est√° funcional isoladamente, mas n√£o foi poss√≠vel validar sua integra√ß√£o plena devido a problemas na arquitetura pipeline que n√£o conseguimos localizar a tempo.

---

## 15. Forwarding (Tentativa e Ideia de Implementa√ß√£o)

### 15.1 Problema de Hazards de Dados Sem Load

Mesmo com o stall de *load‚Äìuse*, ainda restam hazards de dados do tipo:

```asm
add  R0, R1
sub  R2, R0     ; R0 ainda n√£o chegou ao banco quando o sub usa
```

Aqui a instru√ß√£o `sub` necessita do resultado de `add` antes de ele ser escrito de volta no banco de registradores (WB).  
A solu√ß√£o t√≠pica √© o **forwarding** (*bypass*):

- O resultado produzido em EX ou MEM √© ‚Äúdesviado‚Äù diretamente para a entrada da ULA da pr√≥xima instru√ß√£o dependente.

### 15.2 Estrutura Pensada

Na `main_pipeline` j√° h√° sinais e blocos previstos para forwarding:

- T√∫neis `RS1_EX` e `RS2_EX` (√≠ndices de registradores fonte da instru√ß√£o em EX);
- Sa√≠das `RD` dos est√°gios `EX/MEM` e `MEM/WB`;
- Sinais de controle planejados: `FWD_A[1:0]` e `FWD_B[1:0]`;
- Multiplexadores antes das entradas A e B da ULA (em coordenadas `4320,540` e `4740,320`).

A ideia era:

- **Comparadores de registradores:**
  - Comparar `RS1_EX` com `RD_EX_MEM` (destino da instru√ß√£o em MEM) e `RD_MEM_WB` (destino da instru√ß√£o em WB);
  - Repetir o mesmo para `RS2_EX`.

- **Gera√ß√£o de c√≥digos de forwarding (2 bits cada):**

  - `00` ‚Üí usar valor normal vindo do `ID_EX` (sem forwarding);
  - `01` ‚Üí encaminhar resultado do est√°gio `EX/MEM`;
  - `10` ‚Üí encaminhar resultado do est√°gio `MEM/WB`;
  - `11` ‚Üí reservado/n√£o usado.

- **MUX nas entradas da ULA:**

  - Para o operando A:
    - Entrada 0: `A_OUT` de `ID_EX`;
    - Entrada 1: resultado da ULA em `EX_MEM` (`ALU_OUT`);
    - Entrada 2: dado de *write-back* em `MEM_WB`.

  - Para o operando B:
    - Idem, considerando ainda o uso do imediato (`MUX_ULA`).

**Exemplo:**

```asm
add  R0, R1      ; produz R0 em EX
sub  R2, R0      ; precisa do novo R0 j√° no ciclo seguinte
```

No ciclo em que `sub` est√° em EX:

- `RS1_EX = R0`, `RD_EX_MEM = R0` (resultado de `add` no `EX/MEM`);
- O comparador detecta igualdade ‚Üí `FWD_A = 01`;
- O MUX da entrada A seleciona o dado vindo de `ALU_OUT` do `EX/MEM`;
- Assim, o valor atualizado de `R0` √© usado sem esperar o WB.

### 15.3 Dificuldades e Status Final

Na pr√°tica:

- Conseguimos desenhar boa parte da l√≥gica de compara√ß√£o e dos multiplexadores;
- Por√©m, surgiram problemas de:
  - Prioridade entre fontes (`EX/MEM` vs `MEM/WB`);
  - Intera√ß√£o entre forwarding e o stall de *load‚Äìuse* (era preciso desabilitar forwarding em alguns casos);
  - Depura√ß√£o visual em Logisim com m√∫ltiplas instru√ß√µes em voo.

Por quest√µes de tempo, acabamos n√£o finalizando a liga√ß√£o correta dos sinais `FWD_A` e `FWD_B` com todos os multiplexadores e comparadores e, na vers√£o que tentamos testar, a arquitetura pipeline apresentou comportamentos incorretos (travamentos e resultados inesperados) que apontam para algum erro estrutural na combina√ß√£o de hazards/forwarding/predi√ß√£o.

No relat√≥rio, portanto, registramos que:

- Forwarding foi planejado e parcialmente implementado, mas n√£o totalmente depurado nem validado.  
- A estrutura est√° desenhada para ser completada em trabalhos futuros, pois o caminho de dados e os sinais auxiliares (`RS1/RS2` em v√°rios est√°gios, `RD` em `EX/MEM` e `MEM/WB`) j√° est√£o presentes, por√©m os testes finais falharam e n√£o conseguimos identificar exatamente onde est√° o erro na arquitetura.

---

## 16. Testes e Valida√ß√£o

### 16.1 Programas de Teste

Foram carregados na ROM de instru√ß√µes pequenos programas que exercitam:

- **Opera√ß√µes aritm√©ticas e l√≥gicas:**

  - `add`, `sub`, `and`, `or`, `xor`, `not`, `slr`, `srr`;

- **Instru√ß√µes de mem√≥ria:**

  - `ld`, `st` com diferentes endere√ßos;

- **Controle de fluxo:**

  - `ji` para saltos incondicionais;
  - `brzr` com casos em que o branch √© tomado e n√£o tomado.

### 16.2 Observa√ß√£o Ciclo a Ciclo

Durante a simula√ß√£o em Logisim, foram observados:

- O PC (`PC_OUT`);
- O conte√∫do dos registradores de pipeline (`IF/ID`, `ID/EX`, `EX/MEM`, `MEM/WB`);
- Os sinais de hazard (`PC_WRITE`, `IF_ID_WRITE`, `FLUSH_*`);
- O comportamento da mem√≥ria de dados.

No entanto, os testes n√£o se comportaram como esperado:

- Em programas um pouco mais complexos (especialmente combinando `ld`, opera√ß√µes aritm√©ticas e `brzr` em sequ√™ncia), o pipeline apresentava:
  - travamentos ocasionais;
  - resultados incorretos em registradores ou mem√≥ria;
  - necessidade de flushes inesperados.

Esses sintomas indicam a exist√™ncia de um ou mais erros estruturais na arquitetura pipeline (provavelmente na intera√ß√£o entre hazard de *load‚Äìuse*, l√≥gica de flush de desvio e forwarding parcial).

Apesar de diversas tentativas de depura√ß√£o ciclo a ciclo, n√£o foi poss√≠vel localizar com precis√£o o ponto exato da falha dentro do prazo do projeto. Como consequ√™ncia, consideramos que:

- A arquitetura pipeline foi projetada e parcialmente implementada;
- Mas os testes finais falharam, isto √©, n√£o conseguimos demonstrar um funcionamento completamente correto para todos os programas de teste planejados.

---

## 17. Conclus√µes

Com esta etapa, o projeto passou de um processador sequencial para uma arquitetura pipeline de 5 est√°gios compat√≠vel com a ISA REDUX V, do ponto de vista conceitual e de desenho do caminho de dados, incluindo:

- Pipeline completo `IF‚ÄìID‚ÄìEX‚ÄìMEM‚ÄìWB` com registradores dedicados;
- Unidade de controle adaptada para gerar sinais utilizados em est√°gios diferentes;
- Tratamento de hazards projetado para:
  - Stall autom√°tico em depend√™ncias de *load* (*load‚Äìuse*);
  - Flush dos est√°gios quando um branch √© tomado;
- Infraestrutura de predi√ß√£o de desvio baseada em preditor de 2 bits, pronta para integra√ß√£o total;
- Estrutura de forwarding parcialmente implementada, com caminho de dados projetado e sinais auxiliares dispon√≠veis.

Entretanto, √© importante registrar explicitamente as limita√ß√µes e o estado real da implementa√ß√£o:

- A l√≥gica combinada de hazards (dados + controle), predi√ß√£o e forwarding n√£o se mostrou est√°vel nos testes finais;
- Os programas de teste mais completos revelaram:
  - travamentos do pipeline;
  - valores incorretos em registradores/mem√≥ria;
  - comportamento inconsistente de flush e stall;

Dentro do tempo dispon√≠vel, n√£o conseguimos identificar nem corrigir o erro (ou erros) presente(s) na arquitetura pipeline.

Como consequ√™ncia:

- Os testes finais falharam e a implementa√ß√£o pipeline n√£o pode ser considerada funcional/validada no mesmo n√≠vel do processador sequencial da primeira etapa;
- A arquitetura resultante deve ser vista como uma base de estudo e ponto de partida:
  - o caminho de dados principal e a divis√£o em est√°gios est√£o bem definidos;
  - os m√≥dulos de pipeline (`IF/ID`, `ID/EX`, `EX/MEM`, `MEM/WB`) est√£o implementados;
  - a hazard unit e o preditor de desvio foram desenhados e parcialmente integrados;
  - por√©m ainda h√° um bug estrutural (possivelmente na prioriza√ß√£o de forwarding vs. stall/flush) que precisa ser encontrado e corrigido.

Mesmo com essas limita√ß√µes, o trabalho foi importante para:

- Consolidar o entendimento de:
  - pipeline de 5 est√°gios;
  - hazards de dados e de controle;
  - *branch prediction* com contador saturado de 2 bits;
  - intera√ß√£o entre unidade de controle, mem√≥ria e banco de registradores;
- E fornecer uma plataforma concreta de experimenta√ß√£o em Logisim, que pode ser refinada em itera√ß√µes futuras at√© que a arquitetura pipeline funcione corretamente em todos os cen√°rios de teste desejados.
