Classic Timing Analyzer report for CPU
Thu Mar 25 21:40:55 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. Clock Hold: 'clock'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                              ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                   ; To                                      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 8.117 ns                         ; reset                                  ; multiplier:multiplier|product[59]       ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 17.747 ns                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1] ; MuxMemAddOut[30]                        ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -0.081 ns                        ; reset                                  ; Controle:Controle|RegDest[2]            ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 45.55 MHz ( period = 21.956 ns ) ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7] ; Controle:Controle|PCWrite               ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:XCHG|Saida[28]             ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; 705          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                        ;                                         ;            ;          ; 705          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                    ; To                                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 45.55 MHz ( period = 21.956 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 7.240 ns                ;
; N/A                                     ; 45.57 MHz ( period = 21.942 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.232 ns                ;
; N/A                                     ; 45.57 MHz ( period = 21.942 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.232 ns                ;
; N/A                                     ; 45.90 MHz ( period = 21.786 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 7.155 ns                ;
; N/A                                     ; 45.93 MHz ( period = 21.772 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.147 ns                ;
; N/A                                     ; 45.93 MHz ( period = 21.772 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.147 ns                ;
; N/A                                     ; 46.05 MHz ( period = 21.716 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 7.117 ns                ;
; N/A                                     ; 46.08 MHz ( period = 21.702 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.109 ns                ;
; N/A                                     ; 46.08 MHz ( period = 21.702 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.109 ns                ;
; N/A                                     ; 46.14 MHz ( period = 21.672 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 7.097 ns                ;
; N/A                                     ; 46.17 MHz ( period = 21.658 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.089 ns                ;
; N/A                                     ; 46.17 MHz ( period = 21.658 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.089 ns                ;
; N/A                                     ; 46.62 MHz ( period = 21.448 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.986 ns                ;
; N/A                                     ; 46.65 MHz ( period = 21.434 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.978 ns                ;
; N/A                                     ; 46.65 MHz ( period = 21.434 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.978 ns                ;
; N/A                                     ; 46.70 MHz ( period = 21.414 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.966 ns                ;
; N/A                                     ; 46.73 MHz ( period = 21.400 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.958 ns                ;
; N/A                                     ; 46.73 MHz ( period = 21.400 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.958 ns                ;
; N/A                                     ; 47.00 MHz ( period = 21.278 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.897 ns                ;
; N/A                                     ; 47.03 MHz ( period = 21.264 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.889 ns                ;
; N/A                                     ; 47.03 MHz ( period = 21.264 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.889 ns                ;
; N/A                                     ; 47.46 MHz ( period = 21.070 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.958 ns                ;
; N/A                                     ; 47.47 MHz ( period = 21.066 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.956 ns                ;
; N/A                                     ; 47.70 MHz ( period = 20.966 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.745 ns                ;
; N/A                                     ; 47.73 MHz ( period = 20.952 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.737 ns                ;
; N/A                                     ; 47.73 MHz ( period = 20.952 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.737 ns                ;
; N/A                                     ; 47.85 MHz ( period = 20.900 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.873 ns                ;
; N/A                                     ; 47.86 MHz ( period = 20.896 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.871 ns                ;
; N/A                                     ; 48.01 MHz ( period = 20.830 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.835 ns                ;
; N/A                                     ; 48.02 MHz ( period = 20.826 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.833 ns                ;
; N/A                                     ; 48.11 MHz ( period = 20.786 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.815 ns                ;
; N/A                                     ; 48.12 MHz ( period = 20.782 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.813 ns                ;
; N/A                                     ; 48.18 MHz ( period = 20.756 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.632 ns                ;
; N/A                                     ; 48.52 MHz ( period = 20.610 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.553 ns                ;
; N/A                                     ; 48.56 MHz ( period = 20.594 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.545 ns                ;
; N/A                                     ; 48.57 MHz ( period = 20.590 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.543 ns                ;
; N/A                                     ; 48.58 MHz ( period = 20.586 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.547 ns                ;
; N/A                                     ; 48.63 MHz ( period = 20.562 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.704 ns                ;
; N/A                                     ; 48.64 MHz ( period = 20.558 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.702 ns                ;
; N/A                                     ; 48.69 MHz ( period = 20.538 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 6.522 ns                ;
; N/A                                     ; 48.71 MHz ( period = 20.528 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.684 ns                ;
; N/A                                     ; 48.72 MHz ( period = 20.524 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.682 ns                ;
; N/A                                     ; 48.74 MHz ( period = 20.516 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.509 ns                ;
; N/A                                     ; 48.85 MHz ( period = 20.472 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.489 ns                ;
; N/A                                     ; 48.86 MHz ( period = 20.468 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.481 ns                ;
; N/A                                     ; 48.92 MHz ( period = 20.440 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.468 ns                ;
; N/A                                     ; 48.96 MHz ( period = 20.424 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.460 ns                ;
; N/A                                     ; 48.97 MHz ( period = 20.420 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.458 ns                ;
; N/A                                     ; 49.04 MHz ( period = 20.392 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.615 ns                ;
; N/A                                     ; 49.05 MHz ( period = 20.388 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.613 ns                ;
; N/A                                     ; 49.06 MHz ( period = 20.382 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.437 ns                ;
; N/A                                     ; 49.09 MHz ( period = 20.370 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.430 ns                ;
; N/A                                     ; 49.10 MHz ( period = 20.368 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 6.437 ns                ;
; N/A                                     ; 49.13 MHz ( period = 20.354 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.422 ns                ;
; N/A                                     ; 49.14 MHz ( period = 20.350 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.420 ns                ;
; N/A                                     ; 49.17 MHz ( period = 20.336 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.429 ns                ;
; N/A                                     ; 49.20 MHz ( period = 20.326 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.410 ns                ;
; N/A                                     ; 49.24 MHz ( period = 20.310 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.402 ns                ;
; N/A                                     ; 49.24 MHz ( period = 20.310 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.416 ns                ;
; N/A                                     ; 49.25 MHz ( period = 20.306 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.400 ns                ;
; N/A                                     ; 49.27 MHz ( period = 20.298 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.396 ns                ;
; N/A                                     ; 49.27 MHz ( period = 20.298 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 6.399 ns                ;
; N/A                                     ; 49.37 MHz ( period = 20.254 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 6.379 ns                ;
; N/A                                     ; 49.39 MHz ( period = 20.248 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.378 ns                ;
; N/A                                     ; 49.44 MHz ( period = 20.228 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.358 ns                ;
; N/A                                     ; 49.47 MHz ( period = 20.214 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.358 ns                ;
; N/A                                     ; 49.48 MHz ( period = 20.212 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.352 ns                ;
; N/A                                     ; 49.54 MHz ( period = 20.186 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.348 ns                ;
; N/A                                     ; 49.54 MHz ( period = 20.184 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.338 ns                ;
; N/A                                     ; 49.59 MHz ( period = 20.166 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.344 ns                ;
; N/A                                     ; 49.59 MHz ( period = 20.166 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.382 ns                ;
; N/A                                     ; 49.60 MHz ( period = 20.160 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.344 ns                ;
; N/A                                     ; 49.62 MHz ( period = 20.152 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.374 ns                ;
; N/A                                     ; 49.62 MHz ( period = 20.152 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.374 ns                ;
; N/A                                     ; 49.65 MHz ( period = 20.142 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.314 ns                ;
; N/A                                     ; 49.65 MHz ( period = 20.140 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.331 ns                ;
; N/A                                     ; 49.75 MHz ( period = 20.102 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.299 ns                ;
; N/A                                     ; 49.76 MHz ( period = 20.098 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.294 ns                ;
; N/A                                     ; 49.76 MHz ( period = 20.096 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.306 ns                ;
; N/A                                     ; 49.79 MHz ( period = 20.086 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.291 ns                ;
; N/A                                     ; 49.80 MHz ( period = 20.082 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.289 ns                ;
; N/A                                     ; 49.80 MHz ( period = 20.080 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.463 ns                ;
; N/A                                     ; 49.81 MHz ( period = 20.078 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.289 ns                ;
; N/A                                     ; 49.81 MHz ( period = 20.076 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.461 ns                ;
; N/A                                     ; 49.83 MHz ( period = 20.070 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.293 ns                ;
; N/A                                     ; 49.83 MHz ( period = 20.068 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.279 ns                ;
; N/A                                     ; 49.87 MHz ( period = 20.052 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.271 ns                ;
; N/A                                     ; 49.87 MHz ( period = 20.052 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.286 ns                ;
; N/A                                     ; 49.88 MHz ( period = 20.048 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.269 ns                ;
; N/A                                     ; 49.93 MHz ( period = 20.030 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 6.268 ns                ;
; N/A                                     ; 49.94 MHz ( period = 20.026 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.273 ns                ;
; N/A                                     ; 49.96 MHz ( period = 20.016 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.263 ns                ;
; N/A                                     ; 50.01 MHz ( period = 19.996 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 6.248 ns                ;
; N/A                                     ; 50.03 MHz ( period = 19.990 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.259 ns                ;
; N/A                                     ; 50.10 MHz ( period = 19.960 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.227 ns                ;
; N/A                                     ; 50.14 MHz ( period = 19.946 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.225 ns                ;
; N/A                                     ; 50.17 MHz ( period = 19.932 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.210 ns                ;
; N/A                                     ; 50.19 MHz ( period = 19.926 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.207 ns                ;
; N/A                                     ; 50.20 MHz ( period = 19.920 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.221 ns                ;
; N/A                                     ; 50.21 MHz ( period = 19.916 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.202 ns                ;
; N/A                                     ; 50.22 MHz ( period = 19.912 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.200 ns                ;
; N/A                                     ; 50.25 MHz ( period = 19.902 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.205 ns                ;
; N/A                                     ; 50.31 MHz ( period = 19.876 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.201 ns                ;
; N/A                                     ; 50.32 MHz ( period = 19.874 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.183 ns                ;
; N/A                                     ; 50.35 MHz ( period = 19.860 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 6.179 ns                ;
; N/A                                     ; 50.40 MHz ( period = 19.840 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.163 ns                ;
; N/A                                     ; 50.41 MHz ( period = 19.838 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.178 ns                ;
; N/A                                     ; 50.43 MHz ( period = 19.828 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.175 ns                ;
; N/A                                     ; 50.44 MHz ( period = 19.824 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.170 ns                ;
; N/A                                     ; 50.44 MHz ( period = 19.824 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.170 ns                ;
; N/A                                     ; 50.47 MHz ( period = 19.812 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 6.159 ns                ;
; N/A                                     ; 50.49 MHz ( period = 19.804 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.196 ns                ;
; N/A                                     ; 50.50 MHz ( period = 19.802 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.162 ns                ;
; N/A                                     ; 50.52 MHz ( period = 19.794 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.155 ns                ;
; N/A                                     ; 50.53 MHz ( period = 19.790 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.138 ns                ;
; N/A                                     ; 50.53 MHz ( period = 19.790 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.188 ns                ;
; N/A                                     ; 50.53 MHz ( period = 19.790 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.188 ns                ;
; N/A                                     ; 50.58 MHz ( period = 19.772 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.419 ns                ;
; N/A                                     ; 50.59 MHz ( period = 19.768 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.142 ns                ;
; N/A                                     ; 50.59 MHz ( period = 19.766 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.143 ns                ;
; N/A                                     ; 50.59 MHz ( period = 19.766 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.137 ns                ;
; N/A                                     ; 50.63 MHz ( period = 19.752 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.135 ns                ;
; N/A                                     ; 50.63 MHz ( period = 19.752 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.135 ns                ;
; N/A                                     ; 50.75 MHz ( period = 19.704 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.094 ns                ;
; N/A                                     ; 50.82 MHz ( period = 19.678 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.094 ns                ;
; N/A                                     ; 50.87 MHz ( period = 19.658 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.086 ns                ;
; N/A                                     ; 50.89 MHz ( period = 19.652 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.090 ns                ;
; N/A                                     ; 50.91 MHz ( period = 19.644 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.068 ns                ;
; N/A                                     ; 50.91 MHz ( period = 19.644 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.074 ns                ;
; N/A                                     ; 50.91 MHz ( period = 19.642 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 6.074 ns                ;
; N/A                                     ; 50.94 MHz ( period = 19.632 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.073 ns                ;
; N/A                                     ; 50.97 MHz ( period = 19.620 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.058 ns                ;
; N/A                                     ; 50.97 MHz ( period = 19.618 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.070 ns                ;
; N/A                                     ; 50.97 MHz ( period = 19.618 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.109 ns                ;
; N/A                                     ; 51.01 MHz ( period = 19.604 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.066 ns                ;
; N/A                                     ; 51.01 MHz ( period = 19.604 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.050 ns                ;
; N/A                                     ; 51.01 MHz ( period = 19.604 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.101 ns                ;
; N/A                                     ; 51.01 MHz ( period = 19.604 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.101 ns                ;
; N/A                                     ; 51.02 MHz ( period = 19.602 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.334 ns                ;
; N/A                                     ; 51.02 MHz ( period = 19.600 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.048 ns                ;
; N/A                                     ; 51.09 MHz ( period = 19.572 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 6.036 ns                ;
; N/A                                     ; 51.16 MHz ( period = 19.548 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 6.027 ns                ;
; N/A                                     ; 51.20 MHz ( period = 19.532 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.296 ns                ;
; N/A                                     ; 51.21 MHz ( period = 19.528 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 6.016 ns                ;
; N/A                                     ; 51.26 MHz ( period = 19.508 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.005 ns                ;
; N/A                                     ; 51.31 MHz ( period = 19.488 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.276 ns                ;
; N/A                                     ; 51.33 MHz ( period = 19.482 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.001 ns                ;
; N/A                                     ; 51.34 MHz ( period = 19.478 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 5.986 ns                ;
; N/A                                     ; 51.35 MHz ( period = 19.474 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 5.983 ns                ;
; N/A                                     ; 51.46 MHz ( period = 19.434 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.981 ns                ;
; N/A                                     ; 51.54 MHz ( period = 19.404 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 5.945 ns                ;
; N/A                                     ; 51.57 MHz ( period = 19.392 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 5.942 ns                ;
; N/A                                     ; 51.64 MHz ( period = 19.364 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.943 ns                ;
; N/A                                     ; 51.65 MHz ( period = 19.360 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 5.925 ns                ;
; N/A                                     ; 51.69 MHz ( period = 19.346 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 5.934 ns                ;
; N/A                                     ; 51.73 MHz ( period = 19.330 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:PC|Saida[30]              ; clock      ; clock    ; None                        ; None                      ; 5.915 ns                ;
; N/A                                     ; 51.76 MHz ( period = 19.320 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.923 ns                ;
; N/A                                     ; 51.76 MHz ( period = 19.320 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 5.921 ns                ;
; N/A                                     ; 51.80 MHz ( period = 19.304 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 5.905 ns                ;
; N/A                                     ; 51.87 MHz ( period = 19.280 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 51.88 MHz ( period = 19.276 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.098 ns                ;
; N/A                                     ; 51.88 MHz ( period = 19.274 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 5.901 ns                ;
; N/A                                     ; 51.89 MHz ( period = 19.270 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 5.885 ns                ;
; N/A                                     ; 51.91 MHz ( period = 19.264 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.165 ns                ;
; N/A                                     ; 51.92 MHz ( period = 19.260 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 5.893 ns                ;
; N/A                                     ; 51.92 MHz ( period = 19.260 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 5.893 ns                ;
; N/A                                     ; 52.00 MHz ( period = 19.230 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.145 ns                ;
; N/A                                     ; 52.09 MHz ( period = 19.196 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 5.853 ns                ;
; N/A                                     ; 52.16 MHz ( period = 19.170 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 5.849 ns                ;
; N/A                                     ; 52.19 MHz ( period = 19.160 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:PC|Saida[30]              ; clock      ; clock    ; None                        ; None                      ; 5.830 ns                ;
; N/A                                     ; 52.26 MHz ( period = 19.136 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 5.814 ns                ;
; N/A                                     ; 52.26 MHz ( period = 19.134 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 5.816 ns                ;
; N/A                                     ; 52.35 MHz ( period = 19.102 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 5.794 ns                ;
; N/A                                     ; 52.37 MHz ( period = 19.096 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.812 ns                ;
; N/A                                     ; 52.37 MHz ( period = 19.094 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.076 ns                ;
; N/A                                     ; 52.38 MHz ( period = 19.090 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:PC|Saida[30]              ; clock      ; clock    ; None                        ; None                      ; 5.792 ns                ;
; N/A                                     ; 52.46 MHz ( period = 19.062 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.792 ns                ;
; N/A                                     ; 52.49 MHz ( period = 19.050 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 5.771 ns                ;
; N/A                                     ; 52.50 MHz ( period = 19.046 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:PC|Saida[30]              ; clock      ; clock    ; None                        ; None                      ; 5.772 ns                ;
; N/A                                     ; 52.57 MHz ( period = 19.022 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 5.795 ns                ;
; N/A                                     ; 52.61 MHz ( period = 19.008 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 5.787 ns                ;
; N/A                                     ; 52.61 MHz ( period = 19.008 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 5.787 ns                ;
; N/A                                     ; 52.73 MHz ( period = 18.966 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 5.774 ns                ;
; N/A                                     ; 52.73 MHz ( period = 18.966 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 5.725 ns                ;
; N/A                                     ; 52.76 MHz ( period = 18.952 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 5.896 ns                ;
; N/A                                     ; 52.78 MHz ( period = 18.948 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 5.894 ns                ;
; N/A                                     ; 52.79 MHz ( period = 18.944 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 5.773 ns                ;
; N/A                                     ; 52.83 MHz ( period = 18.930 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 5.765 ns                ;
; N/A                                     ; 52.83 MHz ( period = 18.930 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 5.765 ns                ;
; N/A                                     ; 52.83 MHz ( period = 18.930 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[29]          ; clock      ; clock    ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 52.84 MHz ( period = 18.926 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.723 ns                ;
; N/A                                     ; 52.86 MHz ( period = 18.918 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 5.914 ns                ;
; N/A                                     ; 52.87 MHz ( period = 18.914 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 5.912 ns                ;
; N/A                                     ; 52.97 MHz ( period = 18.880 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 5.861 ns                ;
; N/A                                     ; 52.97 MHz ( period = 18.880 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:ALUOut|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 5.686 ns                ;
; N/A                                     ; 52.98 MHz ( period = 18.876 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 5.859 ns                ;
; N/A                                     ; 53.06 MHz ( period = 18.848 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[26]          ; clock      ; clock    ; None                        ; None                      ; 5.665 ns                ;
; N/A                                     ; 53.13 MHz ( period = 18.822 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:PC|Saida[30]              ; clock      ; clock    ; None                        ; None                      ; 5.661 ns                ;
; N/A                                     ; 53.13 MHz ( period = 18.822 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 5.664 ns                ;
; N/A                                     ; 53.13 MHz ( period = 18.820 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 5.695 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                         ;                                       ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[28]                          ; MuxRegData:MuxRegData|MuxRegDataOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 0.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[26]                          ; MuxRegData:MuxRegData|MuxRegDataOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[27]                          ; MuxRegData:MuxRegData|MuxRegDataOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 0.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[28]         ; MuxRegData:MuxRegData|MuxRegDataOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 0.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[31]                          ; MuxRegData:MuxRegData|MuxRegDataOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[24]                          ; MuxRegData:MuxRegData|MuxRegDataOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 0.767 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[29]                          ; MuxRegData:MuxRegData|MuxRegDataOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 0.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[22]                          ; MuxRegData:MuxRegData|MuxRegDataOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 0.793 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxRegData:MuxRegData|MuxRegDataOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 1.071 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[30]                          ; MuxRegData:MuxRegData|MuxRegDataOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.076 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[3]                           ; MuxRegData:MuxRegData|MuxRegDataOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 0.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadsize:loadsize|saida[18]                                       ; clock      ; clock    ; None                       ; None                       ; 0.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 0.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; loadsize:loadsize|saida[23]                                       ; clock      ; clock    ; None                       ; None                       ; 0.497 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadsize:loadsize|saida[17]                                       ; clock      ; clock    ; None                       ; None                       ; 0.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadsize:loadsize|saida[19]                                       ; clock      ; clock    ; None                       ; None                       ; 0.666 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[25]                          ; MuxRegData:MuxRegData|MuxRegDataOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadsize:loadsize|saida[21]                                       ; clock      ; clock    ; None                       ; None                       ; 0.668 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxRegData:MuxRegData|MuxRegDataOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.267 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 0.833 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; storesize:storesize|saida[4]                                      ; clock      ; clock    ; None                       ; None                       ; 0.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[20]                          ; MuxRegData:MuxRegData|MuxRegDataOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 1.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadsize:loadsize|saida[15]                                       ; clock      ; clock    ; None                       ; None                       ; 0.582 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxRegData:MuxRegData|MuxRegDataOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[13]                        ; MuxRegData:MuxRegData|MuxRegDataOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 1.149 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadsize:loadsize|saida[22]                                       ; clock      ; clock    ; None                       ; None                       ; 0.646 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[21]                          ; MuxRegData:MuxRegData|MuxRegDataOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; storesize:storesize|saida[31]                                     ; clock      ; clock    ; None                       ; None                       ; 0.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; storesize:storesize|saida[19]                                     ; clock      ; clock    ; None                       ; None                       ; 0.719 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[13]                          ; MuxRegData:MuxRegData|MuxRegDataOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 1.198 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[0]                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadsize:loadsize|saida[20]                                       ; clock      ; clock    ; None                       ; None                       ; 0.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 0.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[1]                           ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[8]       ; MuxRegData:MuxRegData|MuxRegDataOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 1.232 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[4]                           ; MuxRegData:MuxRegData|MuxRegDataOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.234 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 0.966 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[20]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 0.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 0.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; storesize:storesize|saida[3]                                      ; clock      ; clock    ; None                       ; None                       ; 0.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; storesize:storesize|saida[7]                                      ; clock      ; clock    ; None                       ; None                       ; 0.603 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; storesize:storesize|saida[5]                                      ; clock      ; clock    ; None                       ; None                       ; 0.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; storesize:storesize|saida[6]                                      ; clock      ; clock    ; None                       ; None                       ; 0.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; loadsize:loadsize|saida[14]                                       ; clock      ; clock    ; None                       ; None                       ; 0.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 0.958 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; storesize:storesize|saida[1]                                      ; clock      ; clock    ; None                       ; None                       ; 0.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[6]                         ; MuxRegData:MuxRegData|MuxRegDataOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.287 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 0.719 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[23]                          ; MuxRegData:MuxRegData|MuxRegDataOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[7]                             ; MuxRegData:MuxRegData|MuxRegDataOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.307 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadsize:loadsize|saida[2]                                        ; clock      ; clock    ; None                       ; None                       ; 0.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[7]                             ; MuxRegData:MuxRegData|MuxRegDataOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; storesize:storesize|saida[20]                                     ; clock      ; clock    ; None                       ; None                       ; 0.836 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[18]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 0.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadsize:loadsize|saida[29]                                       ; clock      ; clock    ; None                       ; None                       ; 0.827 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; storesize:storesize|saida[17]                                     ; clock      ; clock    ; None                       ; None                       ; 0.893 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[20]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 1.064 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 0.816 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxRegData:MuxRegData|MuxRegDataOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadsize:loadsize|saida[5]                                        ; clock      ; clock    ; None                       ; None                       ; 0.580 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[19]                          ; MuxRegData:MuxRegData|MuxRegDataOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 1.381 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[6]                           ; MuxRegData:MuxRegData|MuxRegDataOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.393 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[22]         ; MuxRegData:MuxRegData|MuxRegDataOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 1.379 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; storesize:storesize|saida[18]                                     ; clock      ; clock    ; None                       ; None                       ; 0.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; storesize:storesize|saida[23]                                     ; clock      ; clock    ; None                       ; None                       ; 0.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[16]                          ; MuxRegData:MuxRegData|MuxRegDataOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 1.434 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.037 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[26]         ; MuxRegData:MuxRegData|MuxRegDataOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadsize:loadsize|saida[8]                                        ; clock      ; clock    ; None                       ; None                       ; 0.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; storesize:storesize|saida[15]                                     ; clock      ; clock    ; None                       ; None                       ; 0.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[29]         ; MuxRegData:MuxRegData|MuxRegDataOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.440 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[17]                          ; MuxRegData:MuxRegData|MuxRegDataOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 1.473 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[7]          ; MuxRegData:MuxRegData|MuxRegDataOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.425 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[30]         ; MuxRegData:MuxRegData|MuxRegDataOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 0.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[27]         ; MuxRegData:MuxRegData|MuxRegDataOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 1.649 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadsize:loadsize|saida[31]                                       ; clock      ; clock    ; None                       ; None                       ; 0.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; storesize:storesize|saida[0]                                      ; clock      ; clock    ; None                       ; None                       ; 0.836 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.055 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[18]                          ; MuxRegData:MuxRegData|MuxRegDataOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.543 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; storesize:storesize|saida[13]                                     ; clock      ; clock    ; None                       ; None                       ; 0.865 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxRegData:MuxRegData|MuxRegDataOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.524 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 0.751 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadsize:loadsize|saida[13]                                       ; clock      ; clock    ; None                       ; None                       ; 1.029 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 1.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.324 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[2]                           ; MuxRegData:MuxRegData|MuxRegDataOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.559 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 1.069 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[8]                           ; MuxRegData:MuxRegData|MuxRegDataOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.603 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.593 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadsize:loadsize|saida[12]                                       ; clock      ; clock    ; None                       ; None                       ; 1.055 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 1.329 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadsize:loadsize|saida[30]                                       ; clock      ; clock    ; None                       ; None                       ; 1.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.101 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; storesize:storesize|saida[22]                                     ; clock      ; clock    ; None                       ; None                       ; 1.113 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.141 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 0.851 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadsize:loadsize|saida[7]                                        ; clock      ; clock    ; None                       ; None                       ; 1.050 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 0.874 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[9]                             ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.677 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 0.878 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 1.096 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadsize:loadsize|saida[24]                                       ; clock      ; clock    ; None                       ; None                       ; 1.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 1.189 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.302 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; storesize:storesize|saida[9]                                      ; clock      ; clock    ; None                       ; None                       ; 1.036 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; storesize:storesize|saida[29]                                     ; clock      ; clock    ; None                       ; None                       ; 1.260 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ExceptionAddress[0]               ; MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[0] ; clock      ; clock    ; None                       ; None                       ; 0.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[3]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.625 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 1.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 1.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[24]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 1.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 1.175 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadsize:loadsize|saida[27]                                       ; clock      ; clock    ; None                       ; None                       ; 1.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; storesize:storesize|saida[24]                                     ; clock      ; clock    ; None                       ; None                       ; 1.083 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[11]                            ; MuxRegData:MuxRegData|MuxRegDataOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxRegData:MuxRegData|MuxRegDataOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.777 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadsize:loadsize|saida[28]                                       ; clock      ; clock    ; None                       ; None                       ; 1.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; storesize:storesize|saida[21]                                     ; clock      ; clock    ; None                       ; None                       ; 1.114 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[11]                        ; MuxRegData:MuxRegData|MuxRegDataOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 1.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadsize:loadsize|saida[25]                                       ; clock      ; clock    ; None                       ; None                       ; 1.279 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.317 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 1.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 1.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadsize:loadsize|saida[3]                                        ; clock      ; clock    ; None                       ; None                       ; 1.243 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[14]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.361 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[2]                              ; storesize:storesize|saida[2]                                      ; clock      ; clock    ; None                       ; None                       ; 1.279 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.376 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[1]                             ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.865 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 1.085 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.509 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[25]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.400 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[26]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.411 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[1]          ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.918 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[22]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 1.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.393 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; storesize:storesize|saida[8]                                      ; clock      ; clock    ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[2]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[21]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 1.339 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[1]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 1.447 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.390 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxRegData:MuxRegData|MuxRegDataOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[11]                            ; MuxRegData:MuxRegData|MuxRegDataOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.970 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcA[0]                        ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 1.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[6]                             ; MuxRegData:MuxRegData|MuxRegDataOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadsize:loadsize|saida[1]                                        ; clock      ; clock    ; None                       ; None                       ; 1.194 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.393 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[2]          ; MuxRegData:MuxRegData|MuxRegDataOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 2.001 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[14]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[4]          ; MuxRegData:MuxRegData|MuxRegDataOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.426 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.635 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadsize:loadsize|saida[26]                                       ; clock      ; clock    ; None                       ; None                       ; 1.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[20]                             ; storesize:storesize|saida[20]                                     ; clock      ; clock    ; None                       ; None                       ; 1.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 1.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[11]                             ; MuxRegData:MuxRegData|MuxRegDataOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 2.038 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 1.258 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 1.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[1]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.827 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[29]                        ; MuxRegData:MuxRegData|MuxRegDataOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 2.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[21]                             ; storesize:storesize|saida[21]                                     ; clock      ; clock    ; None                       ; None                       ; 1.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.266 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[9]                             ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 2.069 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 1.579 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[0]                              ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 2.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[23]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.759 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[15]                          ; MuxRegData:MuxRegData|MuxRegDataOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 2.090 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.566 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadsize:loadsize|saida[11]                                       ; clock      ; clock    ; None                       ; None                       ; 1.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxRegData:MuxRegData|MuxRegDataOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 2.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.291 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.299 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadsize:loadsize|saida[4]                                        ; clock      ; clock    ; None                       ; None                       ; 1.452 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[3]                             ; MuxRegData:MuxRegData|MuxRegDataOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 2.089 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[6]                             ; MuxRegData:MuxRegData|MuxRegDataOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 2.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[5]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]                            ; clock      ; clock    ; None                       ; None                       ; 1.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; storesize:storesize|saida[27]                                     ; clock      ; clock    ; None                       ; None                       ; 1.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.500 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 1.534 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                                                   ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; tsu                                                                                                  ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                            ; To Clock ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; N/A   ; None         ; 8.117 ns   ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A   ; None         ; 8.110 ns   ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A   ; None         ; 7.448 ns   ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A   ; None         ; 7.079 ns   ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A   ; None         ; 6.825 ns   ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A   ; None         ; 6.773 ns   ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A   ; None         ; 6.773 ns   ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A   ; None         ; 6.773 ns   ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A   ; None         ; 6.773 ns   ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A   ; None         ; 6.773 ns   ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A   ; None         ; 6.773 ns   ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A   ; None         ; 6.773 ns   ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A   ; None         ; 6.773 ns   ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A   ; None         ; 6.657 ns   ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A   ; None         ; 6.643 ns   ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A   ; None         ; 6.613 ns   ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A   ; None         ; 6.594 ns   ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A   ; None         ; 6.586 ns   ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A   ; None         ; 6.586 ns   ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A   ; None         ; 6.586 ns   ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A   ; None         ; 6.586 ns   ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A   ; None         ; 6.586 ns   ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A   ; None         ; 6.586 ns   ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A   ; None         ; 6.586 ns   ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A   ; None         ; 6.568 ns   ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A   ; None         ; 6.568 ns   ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A   ; None         ; 6.568 ns   ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A   ; None         ; 6.568 ns   ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A   ; None         ; 6.568 ns   ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A   ; None         ; 6.568 ns   ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A   ; None         ; 6.568 ns   ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A   ; None         ; 6.568 ns   ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A   ; None         ; 6.516 ns   ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A   ; None         ; 6.426 ns   ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A   ; None         ; 6.341 ns   ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A   ; None         ; 6.329 ns   ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A   ; None         ; 6.314 ns   ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A   ; None         ; 6.307 ns   ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A   ; None         ; 6.286 ns   ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A   ; None         ; 6.286 ns   ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A   ; None         ; 6.286 ns   ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A   ; None         ; 6.286 ns   ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A   ; None         ; 6.286 ns   ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A   ; None         ; 6.286 ns   ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A   ; None         ; 6.286 ns   ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A   ; None         ; 6.219 ns   ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A   ; None         ; 6.219 ns   ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A   ; None         ; 6.219 ns   ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A   ; None         ; 6.219 ns   ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A   ; None         ; 6.219 ns   ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A   ; None         ; 6.219 ns   ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A   ; None         ; 6.219 ns   ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A   ; None         ; 6.206 ns   ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A   ; None         ; 6.206 ns   ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A   ; None         ; 6.206 ns   ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A   ; None         ; 6.206 ns   ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A   ; None         ; 6.206 ns   ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A   ; None         ; 6.206 ns   ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A   ; None         ; 6.206 ns   ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A   ; None         ; 6.206 ns   ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A   ; None         ; 6.168 ns   ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A   ; None         ; 6.065 ns   ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A   ; None         ; 6.058 ns   ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A   ; None         ; 6.039 ns   ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A   ; None         ; 6.029 ns   ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A   ; None         ; 6.028 ns   ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A   ; None         ; 6.017 ns   ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A   ; None         ; 5.994 ns   ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A   ; None         ; 5.918 ns   ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A   ; None         ; 5.886 ns   ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A   ; None         ; 5.841 ns   ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A   ; None         ; 5.817 ns   ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A   ; None         ; 5.788 ns   ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A   ; None         ; 5.739 ns   ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A   ; None         ; 5.724 ns   ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A   ; None         ; 5.716 ns   ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A   ; None         ; 5.675 ns   ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A   ; None         ; 5.668 ns   ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A   ; None         ; 5.634 ns   ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A   ; None         ; 5.623 ns   ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A   ; None         ; 5.606 ns   ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A   ; None         ; 5.606 ns   ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A   ; None         ; 5.606 ns   ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A   ; None         ; 5.606 ns   ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A   ; None         ; 5.606 ns   ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A   ; None         ; 5.606 ns   ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A   ; None         ; 5.606 ns   ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A   ; None         ; 5.606 ns   ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A   ; None         ; 5.589 ns   ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A   ; None         ; 5.542 ns   ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A   ; None         ; 5.517 ns   ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A   ; None         ; 5.516 ns   ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A   ; None         ; 5.516 ns   ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A   ; None         ; 5.516 ns   ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A   ; None         ; 5.516 ns   ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A   ; None         ; 5.516 ns   ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A   ; None         ; 5.516 ns   ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A   ; None         ; 5.471 ns   ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A   ; None         ; 5.467 ns   ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A   ; None         ; 5.452 ns   ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A   ; None         ; 5.440 ns   ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A   ; None         ; 5.358 ns   ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A   ; None         ; 5.333 ns   ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A   ; None         ; 5.329 ns   ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A   ; None         ; 5.320 ns   ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A   ; None         ; 5.208 ns   ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A   ; None         ; 5.192 ns   ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A   ; None         ; 5.142 ns   ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A   ; None         ; 5.142 ns   ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A   ; None         ; 5.142 ns   ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A   ; None         ; 5.142 ns   ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A   ; None         ; 5.142 ns   ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A   ; None         ; 5.142 ns   ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A   ; None         ; 5.142 ns   ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A   ; None         ; 5.142 ns   ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A   ; None         ; 5.142 ns   ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A   ; None         ; 5.142 ns   ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A   ; None         ; 5.142 ns   ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A   ; None         ; 5.142 ns   ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A   ; None         ; 4.794 ns   ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A   ; None         ; 4.772 ns   ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A   ; None         ; 4.726 ns   ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A   ; None         ; 4.720 ns   ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A   ; None         ; 4.685 ns   ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A   ; None         ; 4.669 ns   ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A   ; None         ; 4.666 ns   ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A   ; None         ; 4.607 ns   ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A   ; None         ; 4.509 ns   ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A   ; None         ; 4.491 ns   ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A   ; None         ; 4.455 ns   ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A   ; None         ; 4.455 ns   ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A   ; None         ; 4.396 ns   ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A   ; None         ; 4.396 ns   ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A   ; None         ; 4.388 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A   ; None         ; 4.388 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A   ; None         ; 4.317 ns   ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A   ; None         ; 4.234 ns   ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A   ; None         ; 4.234 ns   ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A   ; None         ; 4.159 ns   ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A   ; None         ; 4.159 ns   ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A   ; None         ; 4.159 ns   ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A   ; None         ; 4.159 ns   ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A   ; None         ; 4.146 ns   ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A   ; None         ; 4.105 ns   ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A   ; None         ; 4.097 ns   ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A   ; None         ; 4.062 ns   ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A   ; None         ; 3.983 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A   ; None         ; 3.983 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A   ; None         ; 3.983 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A   ; None         ; 3.887 ns   ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A   ; None         ; 3.559 ns   ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A   ; None         ; 3.534 ns   ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A   ; None         ; 3.323 ns   ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A   ; None         ; 3.323 ns   ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A   ; None         ; 3.254 ns   ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A   ; None         ; 3.238 ns   ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A   ; None         ; 3.238 ns   ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A   ; None         ; 3.217 ns   ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A   ; None         ; 3.177 ns   ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A   ; None         ; 3.064 ns   ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A   ; None         ; 3.064 ns   ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A   ; None         ; 3.059 ns   ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A   ; None         ; 3.034 ns   ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A   ; None         ; 3.034 ns   ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A   ; None         ; 3.034 ns   ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A   ; None         ; 3.034 ns   ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A   ; None         ; 3.034 ns   ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A   ; None         ; 3.034 ns   ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A   ; None         ; 3.034 ns   ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A   ; None         ; 3.034 ns   ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A   ; None         ; 3.034 ns   ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A   ; None         ; 3.013 ns   ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A   ; None         ; 3.013 ns   ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A   ; None         ; 3.000 ns   ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A   ; None         ; 2.994 ns   ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A   ; None         ; 2.994 ns   ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A   ; None         ; 2.934 ns   ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A   ; None         ; 1.144 ns   ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A   ; None         ; 1.144 ns   ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A   ; None         ; 0.577 ns   ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A   ; None         ; 0.427 ns   ; reset ; Controle:Controle|ExceptionAddress[1]         ; clock    ;
; N/A   ; None         ; 0.420 ns   ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A   ; None         ; 0.320 ns   ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A   ; None         ; 0.320 ns   ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                    ; To               ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+
; N/A                                     ; None                                                ; 17.747 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 17.611 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.483 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 17.416 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 17.347 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.321 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 17.259 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 17.243 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 17.154 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 17.152 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 17.123 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.107 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.058 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 17.057 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 17.034 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 17.008 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.973 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.957 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.928 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.922 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.912 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.898 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.890 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.872 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.837 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.833 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.821 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.817 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.810 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.792 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.727 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.712 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.703 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.685 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.677 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.666 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.650 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.642 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.632 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.626 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.609 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 16.608 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.583 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.582 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.569 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.549 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.547 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.546 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.531 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.528 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.498 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.470 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.465 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.463 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.448 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.447 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.441 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.441 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.429 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.415 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.380 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.364 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.362 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.358 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.354 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.345 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 16.334 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.331 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.329 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.327 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.322 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.312 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.306 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.305 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.305 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.304 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.293 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.288 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.259 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.252 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.244 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.239 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 16.235 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.235 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.224 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.208 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.195 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.193 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.176 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.167 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.157 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.139 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.132 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.121 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.121 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 16.110 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.108 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.105 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 16.103 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.099 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.099 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.098 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.097 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.094 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.092 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.088 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.081 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.079 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.072 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.071 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.065 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.053 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.046 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[22] ; clock      ;
; N/A                                     ; None                                                ; 16.044 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.037 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.036 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.023 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.020 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.018 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.015 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.003 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.002 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.000 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.999 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.998 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.990 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.981 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.975 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 15.973 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.952 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.938 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.933 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 15.922 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.920 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.913 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.905 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.905 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.904 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.904 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.903 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.898 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[13] ; clock      ;
; N/A                                     ; None                                                ; 15.896 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.886 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.881 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[16] ; clock      ;
; N/A                                     ; None                                                ; 15.880 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 15.877 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.870 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.870 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.870 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.856 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 15.854 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.848 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.836 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.835 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.830 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 15.819 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.818 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.809 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.809 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.795 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 15.782 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[22] ; clock      ;
; N/A                                     ; None                                                ; 15.779 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 15.757 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.755 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[20]    ; clock      ;
; N/A                                     ; None                                                ; 15.751 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 15.748 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 15.738 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.736 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.735 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 15.730 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.726 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 15.719 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.688 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.677 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.669 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.669 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 15.662 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.651 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.650 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.646 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 15.645 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.642 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.642 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.634 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[13] ; clock      ;
; N/A                                     ; None                                                ; 15.628 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.619 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.617 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[16] ; clock      ;
; N/A                                     ; None                                                ; 15.584 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.582 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 15.568 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.561 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 15.559 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 15.558 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[22] ; clock      ;
; N/A                                     ; None                                                ; 15.552 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.550 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 15.548 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.547 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.543 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.542 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[22] ; clock      ;
; N/A                                     ; None                                                ; 15.541 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[31] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                         ;                  ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+


+------------------------------------------------------------------------------------------------------------+
; th                                                                                                         ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                            ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; N/A           ; None        ; -0.081 ns ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A           ; None        ; -0.081 ns ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A           ; None        ; -0.181 ns ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A           ; None        ; -0.181 ns ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A           ; None        ; -0.181 ns ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A           ; None        ; -0.188 ns ; reset ; Controle:Controle|ExceptionAddress[1]         ; clock    ;
; N/A           ; None        ; -0.338 ns ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A           ; None        ; -0.474 ns ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A           ; None        ; -0.644 ns ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A           ; None        ; -0.797 ns ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A           ; None        ; -0.841 ns ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A           ; None        ; -0.895 ns ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A           ; None        ; -0.915 ns ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A           ; None        ; -0.996 ns ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A           ; None        ; -1.144 ns ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A           ; None        ; -1.147 ns ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A           ; None        ; -1.198 ns ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A           ; None        ; -1.450 ns ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A           ; None        ; -1.513 ns ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A           ; None        ; -1.884 ns ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A           ; None        ; -1.957 ns ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A           ; None        ; -1.987 ns ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A           ; None        ; -2.012 ns ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A           ; None        ; -2.146 ns ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A           ; None        ; -2.146 ns ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A           ; None        ; -2.618 ns ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A           ; None        ; -2.650 ns ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A           ; None        ; -2.695 ns ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A           ; None        ; -2.755 ns ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A           ; None        ; -2.755 ns ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A           ; None        ; -2.761 ns ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A           ; None        ; -2.774 ns ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A           ; None        ; -2.774 ns ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A           ; None        ; -2.782 ns ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A           ; None        ; -2.782 ns ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A           ; None        ; -2.795 ns ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A           ; None        ; -2.795 ns ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A           ; None        ; -2.795 ns ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A           ; None        ; -2.795 ns ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A           ; None        ; -2.795 ns ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A           ; None        ; -2.795 ns ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A           ; None        ; -2.795 ns ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A           ; None        ; -2.795 ns ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A           ; None        ; -2.795 ns ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A           ; None        ; -2.820 ns ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A           ; None        ; -2.825 ns ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A           ; None        ; -2.825 ns ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A           ; None        ; -2.935 ns ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A           ; None        ; -2.938 ns ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A           ; None        ; -2.978 ns ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A           ; None        ; -3.015 ns ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A           ; None        ; -3.034 ns ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A           ; None        ; -3.035 ns ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A           ; None        ; -3.035 ns ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A           ; None        ; -3.035 ns ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A           ; None        ; -3.040 ns ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A           ; None        ; -3.051 ns ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A           ; None        ; -3.051 ns ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A           ; None        ; -3.059 ns ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A           ; None        ; -3.066 ns ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A           ; None        ; -3.068 ns ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A           ; None        ; -3.082 ns ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A           ; None        ; -3.084 ns ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A           ; None        ; -3.084 ns ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A           ; None        ; -3.119 ns ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A           ; None        ; -3.120 ns ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A           ; None        ; -3.133 ns ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A           ; None        ; -3.136 ns ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A           ; None        ; -3.166 ns ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A           ; None        ; -3.166 ns ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A           ; None        ; -3.189 ns ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A           ; None        ; -3.219 ns ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A           ; None        ; -3.251 ns ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A           ; None        ; -3.254 ns ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A           ; None        ; -3.271 ns ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A           ; None        ; -3.275 ns ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A           ; None        ; -3.289 ns ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A           ; None        ; -3.289 ns ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A           ; None        ; -3.295 ns ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A           ; None        ; -3.297 ns ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A           ; None        ; -3.320 ns ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A           ; None        ; -3.350 ns ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A           ; None        ; -3.353 ns ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A           ; None        ; -3.382 ns ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A           ; None        ; -3.392 ns ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A           ; None        ; -3.406 ns ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A           ; None        ; -3.413 ns ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A           ; None        ; -3.417 ns ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A           ; None        ; -3.423 ns ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A           ; None        ; -3.425 ns ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A           ; None        ; -3.425 ns ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A           ; None        ; -3.426 ns ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A           ; None        ; -3.426 ns ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A           ; None        ; -3.426 ns ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A           ; None        ; -3.426 ns ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A           ; None        ; -3.427 ns ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A           ; None        ; -3.427 ns ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A           ; None        ; -3.428 ns ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A           ; None        ; -3.428 ns ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A           ; None        ; -3.429 ns ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A           ; None        ; -3.429 ns ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A           ; None        ; -3.429 ns ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A           ; None        ; -3.430 ns ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A           ; None        ; -3.430 ns ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A           ; None        ; -3.431 ns ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A           ; None        ; -3.431 ns ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A           ; None        ; -3.431 ns ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A           ; None        ; -3.431 ns ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A           ; None        ; -3.433 ns ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A           ; None        ; -3.433 ns ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A           ; None        ; -3.433 ns ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A           ; None        ; -3.433 ns ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A           ; None        ; -3.433 ns ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A           ; None        ; -3.433 ns ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A           ; None        ; -3.452 ns ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A           ; None        ; -3.455 ns ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A           ; None        ; -3.462 ns ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A           ; None        ; -3.470 ns ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A           ; None        ; -3.498 ns ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A           ; None        ; -3.498 ns ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A           ; None        ; -3.499 ns ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A           ; None        ; -3.499 ns ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A           ; None        ; -3.500 ns ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A           ; None        ; -3.500 ns ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A           ; None        ; -3.501 ns ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A           ; None        ; -3.501 ns ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A           ; None        ; -3.503 ns ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A           ; None        ; -3.506 ns ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A           ; None        ; -3.506 ns ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A           ; None        ; -3.507 ns ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A           ; None        ; -3.507 ns ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A           ; None        ; -3.519 ns ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A           ; None        ; -3.570 ns ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A           ; None        ; -3.614 ns ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A           ; None        ; -3.615 ns ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A           ; None        ; -3.620 ns ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A           ; None        ; -3.621 ns ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A           ; None        ; -3.631 ns ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A           ; None        ; -3.635 ns ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A           ; None        ; -3.649 ns ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A           ; None        ; -3.683 ns ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A           ; None        ; -3.688 ns ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A           ; None        ; -3.688 ns ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A           ; None        ; -3.690 ns ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A           ; None        ; -3.690 ns ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A           ; None        ; -3.691 ns ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A           ; None        ; -3.691 ns ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A           ; None        ; -3.691 ns ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A           ; None        ; -3.691 ns ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A           ; None        ; -3.692 ns ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A           ; None        ; -3.692 ns ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A           ; None        ; -3.694 ns ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A           ; None        ; -3.694 ns ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A           ; None        ; -3.694 ns ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A           ; None        ; -3.694 ns ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A           ; None        ; -3.694 ns ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A           ; None        ; -3.710 ns ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A           ; None        ; -3.717 ns ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A           ; None        ; -3.718 ns ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A           ; None        ; -3.744 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A           ; None        ; -3.744 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A           ; None        ; -3.744 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A           ; None        ; -3.748 ns ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A           ; None        ; -3.754 ns ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A           ; None        ; -3.768 ns ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A           ; None        ; -3.811 ns ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A           ; None        ; -3.819 ns ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A           ; None        ; -3.820 ns ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A           ; None        ; -3.823 ns ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A           ; None        ; -3.840 ns ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A           ; None        ; -3.858 ns ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A           ; None        ; -3.889 ns ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A           ; None        ; -3.947 ns ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A           ; None        ; -4.038 ns ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A           ; None        ; -4.100 ns ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A           ; None        ; -4.106 ns ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A           ; None        ; -4.106 ns ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A           ; None        ; -4.106 ns ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A           ; None        ; -4.149 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A           ; None        ; -4.149 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A           ; None        ; -4.157 ns ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A           ; None        ; -4.157 ns ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A           ; None        ; -4.270 ns ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A           ; None        ; -4.368 ns ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A           ; None        ; -4.436 ns ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A           ; None        ; -4.487 ns ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A           ; None        ; -4.510 ns ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A           ; None        ; -4.514 ns ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A           ; None        ; -5.201 ns ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A           ; None        ; -5.228 ns ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A           ; None        ; -5.500 ns ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Mar 25 21:40:55 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]" is a latch
    Warning: Node "storesize:storesize|saida[0]" is a latch
    Warning: Node "storesize:storesize|saida[1]" is a latch
    Warning: Node "storesize:storesize|saida[2]" is a latch
    Warning: Node "storesize:storesize|saida[3]" is a latch
    Warning: Node "storesize:storesize|saida[4]" is a latch
    Warning: Node "storesize:storesize|saida[5]" is a latch
    Warning: Node "storesize:storesize|saida[6]" is a latch
    Warning: Node "storesize:storesize|saida[7]" is a latch
    Warning: Node "storesize:storesize|saida[24]" is a latch
    Warning: Node "storesize:storesize|saida[25]" is a latch
    Warning: Node "storesize:storesize|saida[26]" is a latch
    Warning: Node "storesize:storesize|saida[27]" is a latch
    Warning: Node "storesize:storesize|saida[28]" is a latch
    Warning: Node "storesize:storesize|saida[29]" is a latch
    Warning: Node "storesize:storesize|saida[30]" is a latch
    Warning: Node "storesize:storesize|saida[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]" is a latch
    Warning: Node "MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[0]" is a latch
    Warning: Node "MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]" is a latch
    Warning: Node "storesize:storesize|saida[16]" is a latch
    Warning: Node "storesize:storesize|saida[17]" is a latch
    Warning: Node "storesize:storesize|saida[18]" is a latch
    Warning: Node "storesize:storesize|saida[19]" is a latch
    Warning: Node "storesize:storesize|saida[20]" is a latch
    Warning: Node "storesize:storesize|saida[21]" is a latch
    Warning: Node "storesize:storesize|saida[22]" is a latch
    Warning: Node "storesize:storesize|saida[23]" is a latch
    Warning: Node "storesize:storesize|saida[8]" is a latch
    Warning: Node "storesize:storesize|saida[9]" is a latch
    Warning: Node "storesize:storesize|saida[10]" is a latch
    Warning: Node "storesize:storesize|saida[11]" is a latch
    Warning: Node "storesize:storesize|saida[12]" is a latch
    Warning: Node "storesize:storesize|saida[13]" is a latch
    Warning: Node "storesize:storesize|saida[14]" is a latch
    Warning: Node "storesize:storesize|saida[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[0]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[3]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[2]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[4]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[7]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[5]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[9]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[13]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[12]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[28]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[27]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[29]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[30]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[31]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[14]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[2]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[20]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[22]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[25]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[23]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[21]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[24]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[16]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[18]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[15]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[19]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[1]" is a latch
    Warning: Node "loadsize:loadsize|saida[0]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[4]" is a latch
    Warning: Node "loadsize:loadsize|saida[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[3]" is a latch
    Warning: Node "loadsize:loadsize|saida[26]" is a latch
    Warning: Node "loadsize:loadsize|saida[5]" is a latch
    Warning: Node "loadsize:loadsize|saida[6]" is a latch
    Warning: Node "loadsize:loadsize|saida[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[28]" is a latch
    Warning: Node "loadsize:loadsize|saida[27]" is a latch
    Warning: Node "loadsize:loadsize|saida[29]" is a latch
    Warning: Node "loadsize:loadsize|saida[30]" is a latch
    Warning: Node "loadsize:loadsize|saida[31]" is a latch
    Warning: Node "loadsize:loadsize|saida[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[2]" is a latch
    Warning: Node "loadsize:loadsize|saida[20]" is a latch
    Warning: Node "loadsize:loadsize|saida[22]" is a latch
    Warning: Node "loadsize:loadsize|saida[25]" is a latch
    Warning: Node "loadsize:loadsize|saida[23]" is a latch
    Warning: Node "loadsize:loadsize|saida[21]" is a latch
    Warning: Node "loadsize:loadsize|saida[24]" is a latch
    Warning: Node "loadsize:loadsize|saida[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[18]" is a latch
    Warning: Node "loadsize:loadsize|saida[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[19]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 25 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadsize:loadsize|Equal0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[0]" as buffer
    Info: Detected gated clock "loadsize:loadsize|saida[7]~0" as buffer
    Info: Detected gated clock "MuxRegDest:MuxRegDest|Mux5~0" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[3]" as buffer
    Info: Detected gated clock "MuxRegData:MuxRegData|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ExceptionAddress[1]" as buffer
    Info: Detected gated clock "MuxExceptionAddress:MuxExceptionAddress|Mux0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|ExceptionAddress[0]" as buffer
    Info: Detected gated clock "storesize:storesize|saida[31]~0" as buffer
    Info: Detected gated clock "MuxALUSrcB:MuxALUSrcB|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[1]" as buffer
    Info: Detected gated clock "MuxALUSrcA:MuxALUSrcA|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[0]" as buffer
Info: Clock "clock" has Internal fmax of 45.55 MHz between source register "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]" and destination register "Controle:Controle|PCWrite" (period= 21.956 ns)
    Info: + Longest register to register delay is 7.240 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X23_Y13_N30; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]'
        Info: 2: + IC(0.260 ns) + CELL(0.272 ns) = 0.532 ns; Loc. = LCCOMB_X23_Y13_N24; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[7]~28'
        Info: 3: + IC(0.361 ns) + CELL(0.378 ns) = 1.271 ns; Loc. = LCCOMB_X22_Y13_N14; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[7]~10'
        Info: 4: + IC(0.225 ns) + CELL(0.053 ns) = 1.549 ns; Loc. = LCCOMB_X22_Y13_N0; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 5: + IC(0.226 ns) + CELL(0.053 ns) = 1.828 ns; Loc. = LCCOMB_X22_Y13_N4; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 6: + IC(0.223 ns) + CELL(0.053 ns) = 2.104 ns; Loc. = LCCOMB_X22_Y13_N10; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 7: + IC(0.216 ns) + CELL(0.053 ns) = 2.373 ns; Loc. = LCCOMB_X22_Y13_N28; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 8: + IC(0.654 ns) + CELL(0.053 ns) = 3.080 ns; Loc. = LCCOMB_X23_Y15_N0; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 9: + IC(0.229 ns) + CELL(0.053 ns) = 3.362 ns; Loc. = LCCOMB_X23_Y15_N4; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 10: + IC(0.208 ns) + CELL(0.053 ns) = 3.623 ns; Loc. = LCCOMB_X23_Y15_N26; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[21]~17'
        Info: 11: + IC(0.231 ns) + CELL(0.053 ns) = 3.907 ns; Loc. = LCCOMB_X23_Y15_N30; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 12: + IC(0.233 ns) + CELL(0.053 ns) = 4.193 ns; Loc. = LCCOMB_X23_Y15_N16; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[25]~19'
        Info: 13: + IC(0.222 ns) + CELL(0.053 ns) = 4.468 ns; Loc. = LCCOMB_X23_Y15_N22; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[27]~20DUPLICATE'
        Info: 14: + IC(0.566 ns) + CELL(0.053 ns) = 5.087 ns; Loc. = LCCOMB_X22_Y14_N4; Fanout = 9; COMB Node = 'Ula32:Alu|carry_temp[29]~21'
        Info: 15: + IC(0.232 ns) + CELL(0.053 ns) = 5.372 ns; Loc. = LCCOMB_X22_Y14_N8; Fanout = 14; COMB Node = 'Ula32:Alu|carry_temp[30]~22'
        Info: 16: + IC(0.229 ns) + CELL(0.154 ns) = 5.755 ns; Loc. = LCCOMB_X22_Y14_N30; Fanout = 2; COMB Node = 'Controle:Controle|Selector27~0'
        Info: 17: + IC(0.217 ns) + CELL(0.053 ns) = 6.025 ns; Loc. = LCCOMB_X22_Y14_N0; Fanout = 2; COMB Node = 'Controle:Controle|Selector27~4'
        Info: 18: + IC(0.223 ns) + CELL(0.053 ns) = 6.301 ns; Loc. = LCCOMB_X22_Y14_N20; Fanout = 1; COMB Node = 'Controle:Controle|Selector27~5'
        Info: 19: + IC(0.206 ns) + CELL(0.053 ns) = 6.560 ns; Loc. = LCCOMB_X22_Y14_N26; Fanout = 1; COMB Node = 'Controle:Controle|Selector27~6'
        Info: 20: + IC(0.208 ns) + CELL(0.053 ns) = 6.821 ns; Loc. = LCCOMB_X22_Y14_N14; Fanout = 1; COMB Node = 'Controle:Controle|Selector27~7'
        Info: 21: + IC(0.211 ns) + CELL(0.053 ns) = 7.085 ns; Loc. = LCCOMB_X22_Y14_N16; Fanout = 1; COMB Node = 'Controle:Controle|Selector27~1'
        Info: 22: + IC(0.000 ns) + CELL(0.155 ns) = 7.240 ns; Loc. = LCFF_X22_Y14_N17; Fanout = 8; REG Node = 'Controle:Controle|PCWrite'
        Info: Total cell delay = 1.860 ns ( 25.69 % )
        Info: Total interconnect delay = 5.380 ns ( 74.31 % )
    Info: - Smallest clock skew is -3.648 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.481 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1786; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.666 ns) + CELL(0.618 ns) = 2.481 ns; Loc. = LCFF_X22_Y14_N17; Fanout = 8; REG Node = 'Controle:Controle|PCWrite'
            Info: Total cell delay = 1.472 ns ( 59.33 % )
            Info: Total interconnect delay = 1.009 ns ( 40.67 % )
        Info: - Longest clock path from clock "clock" to source register is 6.129 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
            Info: 2: + IC(1.197 ns) + CELL(0.712 ns) = 2.763 ns; Loc. = LCFF_X13_Y13_N5; Fanout = 34; REG Node = 'Controle:Controle|ALUSrcA[1]'
            Info: 3: + IC(0.802 ns) + CELL(0.225 ns) = 3.790 ns; Loc. = LCCOMB_X18_Y15_N24; Fanout = 1; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0'
            Info: 4: + IC(1.363 ns) + CELL(0.000 ns) = 5.153 ns; Loc. = CLKCTRL_G15; Fanout = 32; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0clkctrl'
            Info: 5: + IC(0.923 ns) + CELL(0.053 ns) = 6.129 ns; Loc. = LCCOMB_X23_Y13_N30; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]'
            Info: Total cell delay = 1.844 ns ( 30.09 % )
            Info: Total interconnect delay = 4.285 ns ( 69.91 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:XCHG|Saida[28]" and destination pin or register "MuxRegData:MuxRegData|MuxRegDataOut[28]" for clock "clock" (Hold time is 3.462 ns)
    Info: + Largest clock skew is 4.317 ns
        Info: + Longest clock path from clock "clock" to destination register is 6.775 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
            Info: 2: + IC(1.145 ns) + CELL(0.712 ns) = 2.711 ns; Loc. = LCFF_X7_Y11_N29; Fanout = 13; REG Node = 'Controle:Controle|RegData[1]'
            Info: 3: + IC(0.597 ns) + CELL(0.225 ns) = 3.533 ns; Loc. = LCCOMB_X11_Y11_N28; Fanout = 1; COMB Node = 'MuxRegData:MuxRegData|Mux32~0'
            Info: 4: + IC(2.114 ns) + CELL(0.000 ns) = 5.647 ns; Loc. = CLKCTRL_G13; Fanout = 32; COMB Node = 'MuxRegData:MuxRegData|Mux32~0clkctrl'
            Info: 5: + IC(0.900 ns) + CELL(0.228 ns) = 6.775 ns; Loc. = LCCOMB_X17_Y19_N4; Fanout = 33; REG Node = 'MuxRegData:MuxRegData|MuxRegDataOut[28]'
            Info: Total cell delay = 2.019 ns ( 29.80 % )
            Info: Total interconnect delay = 4.756 ns ( 70.20 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.458 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1786; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.643 ns) + CELL(0.618 ns) = 2.458 ns; Loc. = LCFF_X17_Y19_N7; Fanout = 1; REG Node = 'Registrador:XCHG|Saida[28]'
            Info: Total cell delay = 1.472 ns ( 59.89 % )
            Info: Total interconnect delay = 0.986 ns ( 40.11 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.761 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X17_Y19_N7; Fanout = 1; REG Node = 'Registrador:XCHG|Saida[28]'
        Info: 2: + IC(0.000 ns) + CELL(0.333 ns) = 0.333 ns; Loc. = LCCOMB_X17_Y19_N6; Fanout = 1; COMB Node = 'MuxRegData:MuxRegData|Mux28~2'
        Info: 3: + IC(0.203 ns) + CELL(0.225 ns) = 0.761 ns; Loc. = LCCOMB_X17_Y19_N4; Fanout = 33; REG Node = 'MuxRegData:MuxRegData|MuxRegDataOut[28]'
        Info: Total cell delay = 0.558 ns ( 73.32 % )
        Info: Total interconnect delay = 0.203 ns ( 26.68 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "multiplier:multiplier|product[59]" (data pin = "reset", clock pin = "clock") is 8.117 ns
    Info: + Longest pin to register delay is 10.480 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 224; PIN Node = 'reset'
        Info: 2: + IC(4.475 ns) + CELL(0.516 ns) = 5.865 ns; Loc. = LCCOMB_X15_Y17_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~3'
        Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 5.900 ns; Loc. = LCCOMB_X15_Y17_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~7'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 5.935 ns; Loc. = LCCOMB_X15_Y17_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~11'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 5.970 ns; Loc. = LCCOMB_X15_Y17_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~15'
        Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 6.005 ns; Loc. = LCCOMB_X15_Y17_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~19'
        Info: 7: + IC(0.000 ns) + CELL(0.035 ns) = 6.040 ns; Loc. = LCCOMB_X15_Y17_N10; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~23'
        Info: 8: + IC(0.000 ns) + CELL(0.035 ns) = 6.075 ns; Loc. = LCCOMB_X15_Y17_N12; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~27'
        Info: 9: + IC(0.000 ns) + CELL(0.124 ns) = 6.199 ns; Loc. = LCCOMB_X15_Y17_N14; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~31'
        Info: 10: + IC(0.000 ns) + CELL(0.035 ns) = 6.234 ns; Loc. = LCCOMB_X15_Y17_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~35'
        Info: 11: + IC(0.000 ns) + CELL(0.035 ns) = 6.269 ns; Loc. = LCCOMB_X15_Y17_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~39'
        Info: 12: + IC(0.000 ns) + CELL(0.035 ns) = 6.304 ns; Loc. = LCCOMB_X15_Y17_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~43'
        Info: 13: + IC(0.000 ns) + CELL(0.035 ns) = 6.339 ns; Loc. = LCCOMB_X15_Y17_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~47'
        Info: 14: + IC(0.000 ns) + CELL(0.035 ns) = 6.374 ns; Loc. = LCCOMB_X15_Y17_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~51'
        Info: 15: + IC(0.000 ns) + CELL(0.035 ns) = 6.409 ns; Loc. = LCCOMB_X15_Y17_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~55'
        Info: 16: + IC(0.000 ns) + CELL(0.035 ns) = 6.444 ns; Loc. = LCCOMB_X15_Y17_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~59'
        Info: 17: + IC(0.000 ns) + CELL(0.178 ns) = 6.622 ns; Loc. = LCCOMB_X15_Y17_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~63'
        Info: 18: + IC(0.000 ns) + CELL(0.035 ns) = 6.657 ns; Loc. = LCCOMB_X15_Y16_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~67'
        Info: 19: + IC(0.000 ns) + CELL(0.035 ns) = 6.692 ns; Loc. = LCCOMB_X15_Y16_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~71'
        Info: 20: + IC(0.000 ns) + CELL(0.035 ns) = 6.727 ns; Loc. = LCCOMB_X15_Y16_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~75'
        Info: 21: + IC(0.000 ns) + CELL(0.035 ns) = 6.762 ns; Loc. = LCCOMB_X15_Y16_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~79'
        Info: 22: + IC(0.000 ns) + CELL(0.035 ns) = 6.797 ns; Loc. = LCCOMB_X15_Y16_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~83'
        Info: 23: + IC(0.000 ns) + CELL(0.035 ns) = 6.832 ns; Loc. = LCCOMB_X15_Y16_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~87'
        Info: 24: + IC(0.000 ns) + CELL(0.035 ns) = 6.867 ns; Loc. = LCCOMB_X15_Y16_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~91'
        Info: 25: + IC(0.000 ns) + CELL(0.168 ns) = 7.035 ns; Loc. = LCCOMB_X15_Y16_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~95'
        Info: 26: + IC(0.000 ns) + CELL(0.035 ns) = 7.070 ns; Loc. = LCCOMB_X15_Y15_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~99'
        Info: 27: + IC(0.000 ns) + CELL(0.035 ns) = 7.105 ns; Loc. = LCCOMB_X15_Y15_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~103'
        Info: 28: + IC(0.000 ns) + CELL(0.035 ns) = 7.140 ns; Loc. = LCCOMB_X15_Y15_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~107'
        Info: 29: + IC(0.000 ns) + CELL(0.035 ns) = 7.175 ns; Loc. = LCCOMB_X15_Y15_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~111'
        Info: 30: + IC(0.000 ns) + CELL(0.035 ns) = 7.210 ns; Loc. = LCCOMB_X15_Y15_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~115'
        Info: 31: + IC(0.000 ns) + CELL(0.125 ns) = 7.335 ns; Loc. = LCCOMB_X15_Y15_N10; Fanout = 1; COMB Node = 'multiplier:multiplier|Add0~118'
        Info: 32: + IC(1.304 ns) + CELL(0.225 ns) = 8.864 ns; Loc. = LCCOMB_X30_Y18_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Selector3~0'
        Info: 33: + IC(1.408 ns) + CELL(0.053 ns) = 10.325 ns; Loc. = LCCOMB_X14_Y17_N10; Fanout = 1; COMB Node = 'multiplier:multiplier|product[59]~feeder'
        Info: 34: + IC(0.000 ns) + CELL(0.155 ns) = 10.480 ns; Loc. = LCFF_X14_Y17_N11; Fanout = 3; REG Node = 'multiplier:multiplier|product[59]'
        Info: Total cell delay = 3.293 ns ( 31.42 % )
        Info: Total interconnect delay = 7.187 ns ( 68.58 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.453 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1786; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.638 ns) + CELL(0.618 ns) = 2.453 ns; Loc. = LCFF_X14_Y17_N11; Fanout = 3; REG Node = 'multiplier:multiplier|product[59]'
        Info: Total cell delay = 1.472 ns ( 60.01 % )
        Info: Total interconnect delay = 0.981 ns ( 39.99 % )
Info: tco from clock "clock" to destination pin "MuxMemAddOut[30]" through register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is 17.747 ns
    Info: + Longest clock path from clock "clock" to source register is 6.025 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
        Info: 2: + IC(1.197 ns) + CELL(0.712 ns) = 2.763 ns; Loc. = LCFF_X13_Y13_N25; Fanout = 38; REG Node = 'Controle:Controle|ALUSrcB[2]'
        Info: 3: + IC(0.616 ns) + CELL(0.053 ns) = 3.432 ns; Loc. = LCCOMB_X14_Y11_N18; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
        Info: 4: + IC(1.422 ns) + CELL(0.000 ns) = 4.854 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
        Info: 5: + IC(0.943 ns) + CELL(0.228 ns) = 6.025 ns; Loc. = LCCOMB_X29_Y14_N20; Fanout = 6; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]'
        Info: Total cell delay = 1.847 ns ( 30.66 % )
        Info: Total interconnect delay = 4.178 ns ( 69.34 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 11.722 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X29_Y14_N20; Fanout = 6; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]'
        Info: 2: + IC(1.226 ns) + CELL(0.053 ns) = 1.279 ns; Loc. = LCCOMB_X19_Y13_N20; Fanout = 5; COMB Node = 'Ula32:Alu|Mux62~0'
        Info: 3: + IC(0.615 ns) + CELL(0.272 ns) = 2.166 ns; Loc. = LCCOMB_X22_Y13_N24; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[2]~6'
        Info: 4: + IC(0.219 ns) + CELL(0.154 ns) = 2.539 ns; Loc. = LCCOMB_X22_Y13_N14; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[7]~10'
        Info: 5: + IC(0.225 ns) + CELL(0.053 ns) = 2.817 ns; Loc. = LCCOMB_X22_Y13_N0; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 6: + IC(0.226 ns) + CELL(0.053 ns) = 3.096 ns; Loc. = LCCOMB_X22_Y13_N4; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 7: + IC(0.223 ns) + CELL(0.053 ns) = 3.372 ns; Loc. = LCCOMB_X22_Y13_N10; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 8: + IC(0.216 ns) + CELL(0.053 ns) = 3.641 ns; Loc. = LCCOMB_X22_Y13_N28; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 9: + IC(0.654 ns) + CELL(0.053 ns) = 4.348 ns; Loc. = LCCOMB_X23_Y15_N0; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 10: + IC(0.229 ns) + CELL(0.053 ns) = 4.630 ns; Loc. = LCCOMB_X23_Y15_N4; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 11: + IC(0.208 ns) + CELL(0.053 ns) = 4.891 ns; Loc. = LCCOMB_X23_Y15_N26; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[21]~17'
        Info: 12: + IC(0.231 ns) + CELL(0.053 ns) = 5.175 ns; Loc. = LCCOMB_X23_Y15_N30; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 13: + IC(0.233 ns) + CELL(0.053 ns) = 5.461 ns; Loc. = LCCOMB_X23_Y15_N16; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[25]~19'
        Info: 14: + IC(0.222 ns) + CELL(0.053 ns) = 5.736 ns; Loc. = LCCOMB_X23_Y15_N22; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[27]~20DUPLICATE'
        Info: 15: + IC(0.566 ns) + CELL(0.053 ns) = 6.355 ns; Loc. = LCCOMB_X22_Y14_N4; Fanout = 9; COMB Node = 'Ula32:Alu|carry_temp[29]~21'
        Info: 16: + IC(0.873 ns) + CELL(0.378 ns) = 7.606 ns; Loc. = LCCOMB_X18_Y15_N12; Fanout = 1; COMB Node = 'MuxMemAdd:MuxMemAdd|Mux30~1'
        Info: 17: + IC(2.094 ns) + CELL(2.022 ns) = 11.722 ns; Loc. = PIN_AF24; Fanout = 0; PIN Node = 'MuxMemAddOut[30]'
        Info: Total cell delay = 3.462 ns ( 29.53 % )
        Info: Total interconnect delay = 8.260 ns ( 70.47 % )
Info: th for register "Controle:Controle|RegData[3]" (data pin = "reset", clock pin = "clock") is -0.081 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.606 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
        Info: 2: + IC(1.134 ns) + CELL(0.618 ns) = 2.606 ns; Loc. = LCFF_X6_Y11_N31; Fanout = 9; REG Node = 'Controle:Controle|RegData[3]'
        Info: Total cell delay = 1.472 ns ( 56.49 % )
        Info: Total interconnect delay = 1.134 ns ( 43.51 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 2.836 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 224; PIN Node = 'reset'
        Info: 2: + IC(1.565 ns) + CELL(0.397 ns) = 2.836 ns; Loc. = LCFF_X6_Y11_N31; Fanout = 9; REG Node = 'Controle:Controle|RegData[3]'
        Info: Total cell delay = 1.271 ns ( 44.82 % )
        Info: Total interconnect delay = 1.565 ns ( 55.18 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 171 warnings
    Info: Peak virtual memory: 197 megabytes
    Info: Processing ended: Thu Mar 25 21:40:56 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


