Classic Timing Analyzer report for UART_to_SPI
Thu Dec 06 22:39:11 2018
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'CLK'
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                  ;
+------------------------------+-------+---------------+----------------------------------+--------+----------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From   ; To             ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------+----------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.354 ns                         ; RX     ; rx2            ; --         ; CLK      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.577 ns                         ; idle   ; LED1           ; CLK        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -5.085 ns                        ; RX     ; rx_buf[0]      ; --         ; CLK      ; 0            ;
; Clock Setup: 'CLK'           ; N/A   ; None          ; 116.51 MHz ( period = 8.583 ns ) ; cnt[1] ; state.transfer ; CLK        ; CLK      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;        ;                ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------+----------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From           ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 116.51 MHz ( period = 8.583 ns )                    ; cnt[1]         ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 8.319 ns                ;
; N/A                                     ; 117.04 MHz ( period = 8.544 ns )                    ; cnt[0]         ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 8.280 ns                ;
; N/A                                     ; 118.69 MHz ( period = 8.425 ns )                    ; cnt[13]        ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 8.161 ns                ;
; N/A                                     ; 119.08 MHz ( period = 8.398 ns )                    ; cnt[2]         ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 8.134 ns                ;
; N/A                                     ; 119.39 MHz ( period = 8.376 ns )                    ; bits[3]        ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 8.112 ns                ;
; N/A                                     ; 119.80 MHz ( period = 8.347 ns )                    ; bits[2]        ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 8.083 ns                ;
; N/A                                     ; 120.00 MHz ( period = 8.333 ns )                    ; cnt[12]        ; rx_buf[8]      ; CLK        ; CLK      ; None                        ; None                      ; 8.079 ns                ;
; N/A                                     ; 120.00 MHz ( period = 8.333 ns )                    ; cnt[12]        ; rx_buf[7]      ; CLK        ; CLK      ; None                        ; None                      ; 8.079 ns                ;
; N/A                                     ; 120.00 MHz ( period = 8.333 ns )                    ; cnt[12]        ; rx_buf[6]      ; CLK        ; CLK      ; None                        ; None                      ; 8.079 ns                ;
; N/A                                     ; 120.00 MHz ( period = 8.333 ns )                    ; cnt[12]        ; rx_buf[5]      ; CLK        ; CLK      ; None                        ; None                      ; 8.079 ns                ;
; N/A                                     ; 120.00 MHz ( period = 8.333 ns )                    ; cnt[12]        ; rx_buf[4]      ; CLK        ; CLK      ; None                        ; None                      ; 8.079 ns                ;
; N/A                                     ; 120.00 MHz ( period = 8.333 ns )                    ; cnt[12]        ; rx_buf[3]      ; CLK        ; CLK      ; None                        ; None                      ; 8.079 ns                ;
; N/A                                     ; 120.00 MHz ( period = 8.333 ns )                    ; cnt[12]        ; rx_buf[2]      ; CLK        ; CLK      ; None                        ; None                      ; 8.079 ns                ;
; N/A                                     ; 120.00 MHz ( period = 8.333 ns )                    ; cnt[12]        ; rx_buf[1]      ; CLK        ; CLK      ; None                        ; None                      ; 8.079 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[6]         ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[5]         ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[9]         ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[7]         ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[4]         ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[12]        ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[10]        ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[8]         ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[3]         ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[2]         ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[1]         ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[0]         ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[13]        ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.39 MHz ( period = 8.306 ns )                    ; cnt[1]         ; cnt[11]        ; CLK        ; CLK      ; None                        ; None                      ; 8.042 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[6]         ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[5]         ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[9]         ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[7]         ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[4]         ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[12]        ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[10]        ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[8]         ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[3]         ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[2]         ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[1]         ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[0]         ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[13]        ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 120.96 MHz ( period = 8.267 ns )                    ; cnt[0]         ; cnt[11]        ; CLK        ; CLK      ; None                        ; None                      ; 8.003 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[6]         ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[5]         ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[9]         ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[7]         ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[4]         ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[12]        ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[10]        ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[8]         ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[3]         ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[2]         ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[1]         ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[0]         ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[13]        ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.40 MHz ( period = 8.237 ns )                    ; state.rd_sda_d ; cnt[11]        ; CLK        ; CLK      ; None                        ; None                      ; 7.984 ns                ;
; N/A                                     ; 121.55 MHz ( period = 8.227 ns )                    ; cnt[4]         ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 7.963 ns                ;
; N/A                                     ; 121.65 MHz ( period = 8.220 ns )                    ; bits[1]        ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 7.956 ns                ;
; N/A                                     ; 121.73 MHz ( period = 8.215 ns )                    ; cnt[11]        ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 7.951 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[6]         ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[5]         ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[9]         ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[7]         ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[4]         ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[12]        ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[10]        ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[8]         ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[3]         ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[2]         ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[1]         ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[0]         ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[13]        ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 122.73 MHz ( period = 8.148 ns )                    ; cnt[13]        ; cnt[11]        ; CLK        ; CLK      ; None                        ; None                      ; 7.884 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[6]         ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[5]         ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[9]         ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[7]         ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[4]         ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[12]        ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[10]        ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[8]         ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[3]         ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[2]         ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[1]         ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[0]         ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[13]        ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.14 MHz ( period = 8.121 ns )                    ; cnt[2]         ; cnt[11]        ; CLK        ; CLK      ; None                        ; None                      ; 7.857 ns                ;
; N/A                                     ; 123.58 MHz ( period = 8.092 ns )                    ; cnt[9]         ; rx_buf[8]      ; CLK        ; CLK      ; None                        ; None                      ; 7.838 ns                ;
; N/A                                     ; 123.58 MHz ( period = 8.092 ns )                    ; cnt[9]         ; rx_buf[7]      ; CLK        ; CLK      ; None                        ; None                      ; 7.838 ns                ;
; N/A                                     ; 123.58 MHz ( period = 8.092 ns )                    ; cnt[9]         ; rx_buf[6]      ; CLK        ; CLK      ; None                        ; None                      ; 7.838 ns                ;
; N/A                                     ; 123.58 MHz ( period = 8.092 ns )                    ; cnt[9]         ; rx_buf[5]      ; CLK        ; CLK      ; None                        ; None                      ; 7.838 ns                ;
; N/A                                     ; 123.58 MHz ( period = 8.092 ns )                    ; cnt[9]         ; rx_buf[4]      ; CLK        ; CLK      ; None                        ; None                      ; 7.838 ns                ;
; N/A                                     ; 123.58 MHz ( period = 8.092 ns )                    ; cnt[9]         ; rx_buf[3]      ; CLK        ; CLK      ; None                        ; None                      ; 7.838 ns                ;
; N/A                                     ; 123.58 MHz ( period = 8.092 ns )                    ; cnt[9]         ; rx_buf[2]      ; CLK        ; CLK      ; None                        ; None                      ; 7.838 ns                ;
; N/A                                     ; 123.58 MHz ( period = 8.092 ns )                    ; cnt[9]         ; rx_buf[1]      ; CLK        ; CLK      ; None                        ; None                      ; 7.838 ns                ;
; N/A                                     ; 124.13 MHz ( period = 8.056 ns )                    ; cnt[5]         ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 7.792 ns                ;
; N/A                                     ; 124.38 MHz ( period = 8.040 ns )                    ; cnt[3]         ; rx_buf[8]      ; CLK        ; CLK      ; None                        ; None                      ; 7.786 ns                ;
; N/A                                     ; 124.38 MHz ( period = 8.040 ns )                    ; cnt[3]         ; rx_buf[7]      ; CLK        ; CLK      ; None                        ; None                      ; 7.786 ns                ;
; N/A                                     ; 124.38 MHz ( period = 8.040 ns )                    ; cnt[3]         ; rx_buf[6]      ; CLK        ; CLK      ; None                        ; None                      ; 7.786 ns                ;
; N/A                                     ; 124.38 MHz ( period = 8.040 ns )                    ; cnt[3]         ; rx_buf[5]      ; CLK        ; CLK      ; None                        ; None                      ; 7.786 ns                ;
; N/A                                     ; 124.38 MHz ( period = 8.040 ns )                    ; cnt[3]         ; rx_buf[4]      ; CLK        ; CLK      ; None                        ; None                      ; 7.786 ns                ;
; N/A                                     ; 124.38 MHz ( period = 8.040 ns )                    ; cnt[3]         ; rx_buf[3]      ; CLK        ; CLK      ; None                        ; None                      ; 7.786 ns                ;
; N/A                                     ; 124.38 MHz ( period = 8.040 ns )                    ; cnt[3]         ; rx_buf[2]      ; CLK        ; CLK      ; None                        ; None                      ; 7.786 ns                ;
; N/A                                     ; 124.38 MHz ( period = 8.040 ns )                    ; cnt[3]         ; rx_buf[1]      ; CLK        ; CLK      ; None                        ; None                      ; 7.786 ns                ;
; N/A                                     ; 124.73 MHz ( period = 8.017 ns )                    ; cnt[1]         ; rx_buf[8]      ; CLK        ; CLK      ; None                        ; None                      ; 7.763 ns                ;
; N/A                                     ; 124.73 MHz ( period = 8.017 ns )                    ; cnt[1]         ; rx_buf[7]      ; CLK        ; CLK      ; None                        ; None                      ; 7.763 ns                ;
; N/A                                     ; 124.73 MHz ( period = 8.017 ns )                    ; cnt[1]         ; rx_buf[6]      ; CLK        ; CLK      ; None                        ; None                      ; 7.763 ns                ;
; N/A                                     ; 124.73 MHz ( period = 8.017 ns )                    ; cnt[1]         ; rx_buf[5]      ; CLK        ; CLK      ; None                        ; None                      ; 7.763 ns                ;
; N/A                                     ; 124.73 MHz ( period = 8.017 ns )                    ; cnt[1]         ; rx_buf[4]      ; CLK        ; CLK      ; None                        ; None                      ; 7.763 ns                ;
; N/A                                     ; 124.73 MHz ( period = 8.017 ns )                    ; cnt[1]         ; rx_buf[3]      ; CLK        ; CLK      ; None                        ; None                      ; 7.763 ns                ;
; N/A                                     ; 124.73 MHz ( period = 8.017 ns )                    ; cnt[1]         ; rx_buf[2]      ; CLK        ; CLK      ; None                        ; None                      ; 7.763 ns                ;
; N/A                                     ; 124.73 MHz ( period = 8.017 ns )                    ; cnt[1]         ; rx_buf[1]      ; CLK        ; CLK      ; None                        ; None                      ; 7.763 ns                ;
; N/A                                     ; 124.80 MHz ( period = 8.013 ns )                    ; bits[0]        ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 7.749 ns                ;
; N/A                                     ; 125.34 MHz ( period = 7.978 ns )                    ; cnt[0]         ; rx_buf[8]      ; CLK        ; CLK      ; None                        ; None                      ; 7.724 ns                ;
; N/A                                     ; 125.34 MHz ( period = 7.978 ns )                    ; cnt[0]         ; rx_buf[7]      ; CLK        ; CLK      ; None                        ; None                      ; 7.724 ns                ;
; N/A                                     ; 125.34 MHz ( period = 7.978 ns )                    ; cnt[0]         ; rx_buf[6]      ; CLK        ; CLK      ; None                        ; None                      ; 7.724 ns                ;
; N/A                                     ; 125.34 MHz ( period = 7.978 ns )                    ; cnt[0]         ; rx_buf[5]      ; CLK        ; CLK      ; None                        ; None                      ; 7.724 ns                ;
; N/A                                     ; 125.34 MHz ( period = 7.978 ns )                    ; cnt[0]         ; rx_buf[4]      ; CLK        ; CLK      ; None                        ; None                      ; 7.724 ns                ;
; N/A                                     ; 125.34 MHz ( period = 7.978 ns )                    ; cnt[0]         ; rx_buf[3]      ; CLK        ; CLK      ; None                        ; None                      ; 7.724 ns                ;
; N/A                                     ; 125.34 MHz ( period = 7.978 ns )                    ; cnt[0]         ; rx_buf[2]      ; CLK        ; CLK      ; None                        ; None                      ; 7.724 ns                ;
; N/A                                     ; 125.34 MHz ( period = 7.978 ns )                    ; cnt[0]         ; rx_buf[1]      ; CLK        ; CLK      ; None                        ; None                      ; 7.724 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[6]         ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[5]         ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[9]         ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[7]         ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[4]         ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[12]        ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[10]        ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[8]         ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[3]         ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[2]         ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[1]         ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[0]         ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[13]        ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.64 MHz ( period = 7.959 ns )                    ; state.transfer ; cnt[11]        ; CLK        ; CLK      ; None                        ; None                      ; 7.695 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[6]         ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[5]         ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[9]         ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[7]         ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[4]         ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[12]        ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[10]        ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[8]         ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[3]         ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[2]         ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[1]         ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[0]         ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[13]        ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.79 MHz ( period = 7.950 ns )                    ; cnt[4]         ; cnt[11]        ; CLK        ; CLK      ; None                        ; None                      ; 7.686 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[6]         ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[5]         ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[9]         ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[7]         ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[4]         ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[12]        ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[10]        ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[8]         ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[3]         ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[2]         ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[1]         ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[0]         ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[13]        ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; cnt[11]        ; cnt[11]        ; CLK        ; CLK      ; None                        ; None                      ; 7.674 ns                ;
; N/A                                     ; 126.21 MHz ( period = 7.923 ns )                    ; cnt[10]        ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 7.659 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[6]         ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[5]         ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[9]         ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[7]         ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[4]         ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[12]        ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[10]        ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[8]         ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[3]         ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[2]         ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[1]         ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[0]         ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[13]        ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 126.73 MHz ( period = 7.891 ns )                    ; state.rd_nss_d ; cnt[11]        ; CLK        ; CLK      ; None                        ; None                      ; 7.638 ns                ;
; N/A                                     ; 127.05 MHz ( period = 7.871 ns )                    ; cnt[6]         ; state.transfer ; CLK        ; CLK      ; None                        ; None                      ; 7.607 ns                ;
; N/A                                     ; 127.15 MHz ( period = 7.865 ns )                    ; cnt[1]         ; state.rd_wait  ; CLK        ; CLK      ; None                        ; None                      ; 7.589 ns                ;
; N/A                                     ; 127.24 MHz ( period = 7.859 ns )                    ; cnt[13]        ; rx_buf[8]      ; CLK        ; CLK      ; None                        ; None                      ; 7.605 ns                ;
; N/A                                     ; 127.24 MHz ( period = 7.859 ns )                    ; cnt[13]        ; rx_buf[7]      ; CLK        ; CLK      ; None                        ; None                      ; 7.605 ns                ;
; N/A                                     ; 127.24 MHz ( period = 7.859 ns )                    ; cnt[13]        ; rx_buf[6]      ; CLK        ; CLK      ; None                        ; None                      ; 7.605 ns                ;
; N/A                                     ; 127.24 MHz ( period = 7.859 ns )                    ; cnt[13]        ; rx_buf[5]      ; CLK        ; CLK      ; None                        ; None                      ; 7.605 ns                ;
; N/A                                     ; 127.24 MHz ( period = 7.859 ns )                    ; cnt[13]        ; rx_buf[4]      ; CLK        ; CLK      ; None                        ; None                      ; 7.605 ns                ;
; N/A                                     ; 127.24 MHz ( period = 7.859 ns )                    ; cnt[13]        ; rx_buf[3]      ; CLK        ; CLK      ; None                        ; None                      ; 7.605 ns                ;
; N/A                                     ; 127.24 MHz ( period = 7.859 ns )                    ; cnt[13]        ; rx_buf[2]      ; CLK        ; CLK      ; None                        ; None                      ; 7.605 ns                ;
; N/A                                     ; 127.24 MHz ( period = 7.859 ns )                    ; cnt[13]        ; rx_buf[1]      ; CLK        ; CLK      ; None                        ; None                      ; 7.605 ns                ;
; N/A                                     ; 127.68 MHz ( period = 7.832 ns )                    ; cnt[2]         ; rx_buf[8]      ; CLK        ; CLK      ; None                        ; None                      ; 7.578 ns                ;
; N/A                                     ; 127.68 MHz ( period = 7.832 ns )                    ; cnt[2]         ; rx_buf[7]      ; CLK        ; CLK      ; None                        ; None                      ; 7.578 ns                ;
; N/A                                     ; 127.68 MHz ( period = 7.832 ns )                    ; cnt[2]         ; rx_buf[6]      ; CLK        ; CLK      ; None                        ; None                      ; 7.578 ns                ;
; N/A                                     ; 127.68 MHz ( period = 7.832 ns )                    ; cnt[2]         ; rx_buf[5]      ; CLK        ; CLK      ; None                        ; None                      ; 7.578 ns                ;
; N/A                                     ; 127.68 MHz ( period = 7.832 ns )                    ; cnt[2]         ; rx_buf[4]      ; CLK        ; CLK      ; None                        ; None                      ; 7.578 ns                ;
; N/A                                     ; 127.68 MHz ( period = 7.832 ns )                    ; cnt[2]         ; rx_buf[3]      ; CLK        ; CLK      ; None                        ; None                      ; 7.578 ns                ;
; N/A                                     ; 127.68 MHz ( period = 7.832 ns )                    ; cnt[2]         ; rx_buf[2]      ; CLK        ; CLK      ; None                        ; None                      ; 7.578 ns                ;
; N/A                                     ; 127.68 MHz ( period = 7.832 ns )                    ; cnt[2]         ; rx_buf[1]      ; CLK        ; CLK      ; None                        ; None                      ; 7.578 ns                ;
; N/A                                     ; 127.78 MHz ( period = 7.826 ns )                    ; cnt[0]         ; state.rd_wait  ; CLK        ; CLK      ; None                        ; None                      ; 7.550 ns                ;
; N/A                                     ; 127.96 MHz ( period = 7.815 ns )                    ; cnt[7]         ; rx_buf[4]      ; CLK        ; CLK      ; None                        ; None                      ; 7.561 ns                ;
; N/A                                     ; 127.96 MHz ( period = 7.815 ns )                    ; cnt[7]         ; rx_buf[3]      ; CLK        ; CLK      ; None                        ; None                      ; 7.561 ns                ;
; N/A                                     ; 127.96 MHz ( period = 7.815 ns )                    ; cnt[7]         ; rx_buf[2]      ; CLK        ; CLK      ; None                        ; None                      ; 7.561 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                ;                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------+
; tsu                                                             ;
+-------+--------------+------------+------+-----------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To        ; To Clock ;
+-------+--------------+------------+------+-----------+----------+
; N/A   ; None         ; 5.354 ns   ; RX   ; rx2       ; CLK      ;
; N/A   ; None         ; 5.351 ns   ; RX   ; rx_buf[0] ; CLK      ;
+-------+--------------+------------+------+-----------+----------+


+--------------------------------------------------------------------+
; tco                                                                ;
+-------+--------------+------------+------------+------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To   ; From Clock ;
+-------+--------------+------------+------------+------+------------+
; N/A   ; None         ; 9.577 ns   ; idle       ; LED1 ; CLK        ;
; N/A   ; None         ; 8.693 ns   ; mosi_buf_1 ; MOSI ; CLK        ;
; N/A   ; None         ; 8.550 ns   ; sclk_buf   ; SCLK ; CLK        ;
; N/A   ; None         ; 8.196 ns   ; nss_buf_1  ; NSS  ; CLK        ;
+-------+--------------+------------+------------+------+------------+


+-----------------------------------------------------------------------+
; th                                                                    ;
+---------------+-------------+-----------+------+-----------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To        ; To Clock ;
+---------------+-------------+-----------+------+-----------+----------+
; N/A           ; None        ; -5.085 ns ; RX   ; rx_buf[0] ; CLK      ;
; N/A           ; None        ; -5.088 ns ; RX   ; rx2       ; CLK      ;
+---------------+-------------+-----------+------+-----------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Thu Dec 06 22:39:11 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off UART_to_SPI -c UART_to_SPI --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: Clock "CLK" has Internal fmax of 116.51 MHz between source register "cnt[1]" and destination register "state.transfer" (period= 8.583 ns)
    Info: + Longest register to register delay is 8.319 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X27_Y5_N3; Fanout = 3; REG Node = 'cnt[1]'
        Info: 2: + IC(1.126 ns) + CELL(0.534 ns) = 1.660 ns; Loc. = LCCOMB_X25_Y5_N24; Fanout = 3; COMB Node = 'Equal3~101'
        Info: 3: + IC(0.389 ns) + CELL(0.370 ns) = 2.419 ns; Loc. = LCCOMB_X25_Y5_N8; Fanout = 4; COMB Node = 'Equal0~97'
        Info: 4: + IC(1.765 ns) + CELL(0.206 ns) = 4.390 ns; Loc. = LCCOMB_X15_Y5_N4; Fanout = 2; COMB Node = 'Selector29~414'
        Info: 5: + IC(1.086 ns) + CELL(0.206 ns) = 5.682 ns; Loc. = LCCOMB_X15_Y4_N30; Fanout = 1; COMB Node = 'Selector29~416'
        Info: 6: + IC(0.370 ns) + CELL(0.202 ns) = 6.254 ns; Loc. = LCCOMB_X15_Y4_N0; Fanout = 2; COMB Node = 'Selector32~44'
        Info: 7: + IC(1.751 ns) + CELL(0.206 ns) = 8.211 ns; Loc. = LCCOMB_X25_Y5_N10; Fanout = 1; COMB Node = 'Selector32~45'
        Info: 8: + IC(0.000 ns) + CELL(0.108 ns) = 8.319 ns; Loc. = LCFF_X25_Y5_N11; Fanout = 30; REG Node = 'state.transfer'
        Info: Total cell delay = 1.832 ns ( 22.02 % )
        Info: Total interconnect delay = 6.487 ns ( 77.98 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "CLK" to destination register is 2.748 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'CLK'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 56; COMB Node = 'CLK~clkctrl'
            Info: 3: + IC(0.839 ns) + CELL(0.666 ns) = 2.748 ns; Loc. = LCFF_X25_Y5_N11; Fanout = 30; REG Node = 'state.transfer'
            Info: Total cell delay = 1.766 ns ( 64.26 % )
            Info: Total interconnect delay = 0.982 ns ( 35.74 % )
        Info: - Longest clock path from clock "CLK" to source register is 2.748 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'CLK'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 56; COMB Node = 'CLK~clkctrl'
            Info: 3: + IC(0.839 ns) + CELL(0.666 ns) = 2.748 ns; Loc. = LCFF_X27_Y5_N3; Fanout = 3; REG Node = 'cnt[1]'
            Info: Total cell delay = 1.766 ns ( 64.26 % )
            Info: Total interconnect delay = 0.982 ns ( 35.74 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Info: tsu for register "rx2" (data pin = "RX", clock pin = "CLK") is 5.354 ns
    Info: + Longest pin to register delay is 8.130 ns
        Info: 1: + IC(0.000 ns) + CELL(0.954 ns) = 0.954 ns; Loc. = PIN_72; Fanout = 2; PIN Node = 'RX'
        Info: 2: + IC(6.862 ns) + CELL(0.206 ns) = 8.022 ns; Loc. = LCCOMB_X17_Y5_N2; Fanout = 1; COMB Node = 'Selector1~226'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 8.130 ns; Loc. = LCFF_X17_Y5_N3; Fanout = 7; REG Node = 'rx2'
        Info: Total cell delay = 1.268 ns ( 15.60 % )
        Info: Total interconnect delay = 6.862 ns ( 84.40 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 2.736 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 56; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.827 ns) + CELL(0.666 ns) = 2.736 ns; Loc. = LCFF_X17_Y5_N3; Fanout = 7; REG Node = 'rx2'
        Info: Total cell delay = 1.766 ns ( 64.55 % )
        Info: Total interconnect delay = 0.970 ns ( 35.45 % )
Info: tco from clock "CLK" to destination pin "LED1" through register "idle" is 9.577 ns
    Info: + Longest clock path from clock "CLK" to source register is 2.736 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 56; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.827 ns) + CELL(0.666 ns) = 2.736 ns; Loc. = LCFF_X17_Y5_N25; Fanout = 2; REG Node = 'idle'
        Info: Total cell delay = 1.766 ns ( 64.55 % )
        Info: Total interconnect delay = 0.970 ns ( 35.45 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 6.537 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X17_Y5_N25; Fanout = 2; REG Node = 'idle'
        Info: 2: + IC(3.159 ns) + CELL(3.378 ns) = 6.537 ns; Loc. = PIN_3; Fanout = 0; PIN Node = 'LED1'
        Info: Total cell delay = 3.378 ns ( 51.68 % )
        Info: Total interconnect delay = 3.159 ns ( 48.32 % )
Info: th for register "rx_buf[0]" (data pin = "RX", clock pin = "CLK") is -5.085 ns
    Info: + Longest clock path from clock "CLK" to destination register is 2.736 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 56; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.827 ns) + CELL(0.666 ns) = 2.736 ns; Loc. = LCFF_X17_Y5_N19; Fanout = 1; REG Node = 'rx_buf[0]'
        Info: Total cell delay = 1.766 ns ( 64.55 % )
        Info: Total interconnect delay = 0.970 ns ( 35.45 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 8.127 ns
        Info: 1: + IC(0.000 ns) + CELL(0.954 ns) = 0.954 ns; Loc. = PIN_72; Fanout = 2; PIN Node = 'RX'
        Info: 2: + IC(6.859 ns) + CELL(0.206 ns) = 8.019 ns; Loc. = LCCOMB_X17_Y5_N18; Fanout = 1; COMB Node = 'Selector24~15'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 8.127 ns; Loc. = LCFF_X17_Y5_N19; Fanout = 1; REG Node = 'rx_buf[0]'
        Info: Total cell delay = 1.268 ns ( 15.60 % )
        Info: Total interconnect delay = 6.859 ns ( 84.40 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 169 megabytes
    Info: Processing ended: Thu Dec 06 22:39:11 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


