{"patent_id": "10-2023-0084990", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0117982", "출원번호": "10-2023-0084990", "발명의 명칭": "시냅스 회로와 그 동작 방법 및 시냅스 회로를 포함하는 뉴로모픽 소자", "출원인": "서울대학교산학협력단", "발명자": "김상범"}}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제 1 전극과 제 2 전극 및 이들 사이에 유전체층을 포함하고, 상기 제 1 전극은 양(+)의 전압 인가를 위한 전압원에 연결된 커패시터; 상기 제 2 전극에 연결된 제 1 소스, 제 1 전원에 연결된 제 1 드레인 및 제 1 제어 신호 인가를 위한 제 1 게이트를 구비한 강화(potentiation) 트랜지스터; 상기 제 2 전극에 연결된 제 2 드레인, 제 2 전원에 연결된 제 2 소스 및 제 2 제어 신호 인가를 위한 제 2 게이트를 구비한 약화(depression) 트랜지스터; 및 상기 제 2 전극에 연결된 제 3 게이트, 워드 라인에 연결된 제 3 소스 및 비트 라인에 연결된 제 3 드레인을 구비한 읽기(read) 트랜지스터를 포함하고, 상기 강화 트랜지스터, 상기 약화 트랜지스터 및 상기 읽기 트랜지스터는 산화물 반도체 채널을 포함하는 n형산화물 박막 트랜지스터이고, 상기 강화 트랜지스터, 상기 약화 트랜지스터, 상기 읽기 트랜지스터 및 상기 커패시터로 구성된 3T1C(3-transistor 1-capacitor) 단위 회로 구성을 갖는 시냅스 회로."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 산화물 반도체 채널은 비정질 InGaZnO, InGaO, InSnO 및 InSnZnO 중 적어도 하나를 포함하는 시냅스 회로."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서, 상기 제 1 게이트에 상기 제 1 제어 신호로서 제 1 게이트 전압이 인가되고, 상기 제 2 게이트에 상기 제 2 제어 신호로서 상기 제 1 게이트 전압 보다 낮은 제 2 게이트 전압이 인가되도록 구성된 시냅스 회로."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서, 상기 강화 트랜지스터를 이용한 상기 커패시터에 대한 강화(potentiation) 동작 및 상기 약화 트랜지스터를 이용한 상기 커패시터에 대한 약화(depression) 동작 시, 상기 전압원을 이용해서 상기 커패시터의 상기 제 1 전극에 상기 양(+)의 전압을 인가하도록 구성된 시냅스 회로."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 시냅스 회로는 단위 셀을 포함하고, 상기 단위 셀은 상기 3T1C 단위 회로 구성 및 이에 대한 선택 동작을 위한 선택 소자를 포함하는 시냅스 회로."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서, 상기 선택 소자는 상기 제 1 게이트에 연결된 제 1 AND 게이트 회로 및 상기 제 2 게이트에 연결된 제 2 AND 게이트 회로를 포함하는 시냅스 회로."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "공개특허 10-2024-0117982-3-제 5 항에 있어서, 상기 선택 소자는 상기 제 1 게이트에 연결된 제 1 선택 트랜지스터 및 상기 제 2 게이트에 연결된 제 2 선택트랜지스터를 포함하고, 상기 제 1 선택 트랜지스터 및 상기 제 2 선택 트랜지스터 각각은 듀얼 게이트 구조 또는 더블 게이트 구조를갖는 시냅스 회로."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 5 항에 있어서, 상기 선택 소자는 상기 제 1 게이트에 직렬로 연결된 제 1-1 선택 트랜지스터 및 제 1-2 선택 트랜지스터와, 상기 제 2 게이트에 직렬로 연결된 제 2-1 선택 트랜지스터 및 제 2-2 선택 트랜지스터를 포함하는 시냅스 회로."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서, 상기 강화 트랜지스터 및 상기 약화 트랜지스터 각각은 선택 동작을 위한 듀얼 게이트 구조 또는 더블 게이트구조를 갖는 시냅스 회로."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서, 상기 강화 트랜지스터는 상기 제 2 전극과 상기 제 1 전원 사이에 직렬로 두 개가 연결되어 배치되고, 상기 약화 트랜지스터는 상기 제 2 전극과 상기 제 2 전원 사이에 직렬로 두 개가 연결되어 배치되며, 상기 두 개의 강화 트랜지스터 및 상기 두 개의 약화 트랜지스터를 이용해서 선택 동작을 수행하도록 구성된 시냅스 회로."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 1 항에 있어서, 상기 시냅스 회로는, 복수의 상기 워드 라인; 상기 복수의 워드 라인과 교차하는 복수의 상기 비트 라인; 및 상기 복수의 워드 라인과 상기 복수의 비트 라인의 교차점에 배치된 것으로, 각각이 상기 3T1C 단위 회로 구성을 구비하는 복수의 단위 셀을 포함하는 시냅스 회로."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "청구항 1 내지 11 중 어느 한 항에 기재된 시냅스 회로를 포함하는 뉴로모픽 소자(neuromorphic device)."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "청구항 1에 기재된 시냅스 회로의 동작 방법으로서, 상기 약화 트랜지스터를 이용해서 상기 커패시터에 대한 약화(depression) 동작을 수행하는 단계를 포함하고, 상기 커패시터에 대한 약화 동작을 수행하는 단계에서 상기 전압원을 이용해서 상기 커패시터의 상기 제 1 전극에 상기 양(+)의 전압을 인가하는 시냅스 회로의 동작 방법."}
{"patent_id": "10-2023-0084990", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서, 상기 강화 트랜지스터를 이용해서 상기 커패시터에 대한 강화(potentiation) 동작을 수행하는 단계를 포함하고, 상기 커패시터에 대한 강화 동작을 수행하는 단계에서 상기 전압원을 이용해서 상기 커패시터의 상기 제 1 전극에 상기 양(+)의 전압을 인가하는 시냅스 회로의 동작 방법. 공개특허 10-2024-0117982-4-청구항 15 제 13 항에 있어서, 상기 제 1 제어 신호로서 상기 제 1 게이트에 인가되는 제 1 게이트 전압이 상기 제 2 제어 신호로서 상기 제 2게이트에 인가되는 제 2 게이트 전압 보다 높은 시냅스 회로의 동작 방법."}
{"patent_id": "10-2023-0084990", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "시냅스 회로와 그 동작 방법 및 시냅스 회로를 포함하는 뉴로모픽 소자에 관해 개시되어 있다. 개시된 시냅스 회 로는 제 1 전극과 제 2 전극 및 이들 사이에 유전체층을 포함하고, 상기 제 1 전극은 양(+)의 전압 인가를 위한 전압원에 연결된 커패시터, 상기 제 2 전극에 연결된 제 1 소스, 제 1 전원에 연결된 제 1 드레인 및 제 1 제어 (뒷면에 계속)"}
{"patent_id": "10-2023-0084990", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전자 회로/소자와 그 동작 방법 및 전자 회로/소자를 포함하는 장치에 관한 것으로서, 더욱 상세하게 는 시냅스 회로와 그 동작 방법 및 시냅스 회로를 포함하는 뉴로모픽 소자에 관한 것이다."}
{"patent_id": "10-2023-0084990", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "기존의 폰 노이만(von Neumann) 방식의 컴퓨터 시스템 체계의 한계를 극복할 수 있는 새로운 개념으로 뉴로모픽 컴퓨팅(neuromorphic computing) 시스템이 많은 관심을 받고 있다. 뉴로모픽 컴퓨팅은 인간의 뇌를 하드웨어적 으로 모방하여 인공지능 동작을 구현하는 것이다. 인간의 뇌가 매우 복잡한 기능을 수행하지만 소비하는 에너지 는 20W 정도 밖에 되지 않는 것에 착안해, 뉴로모픽 컴퓨팅은 인간의 뇌 구조 자체를 모방하여 기존 폰 노이만 방식 컴퓨팅보다 월등한 연상, 추론, 인식의 인공지능 동작을 초 저전력으로 수행할 수 있다. 뉴로모픽 크로스바(crossbar) 구조는 옴의 법칙과 키르히호프의 법칙을 통해 인공 신경망 연산에서 대부분을 차 지하는 행렬-곱 연산을 병렬적으로 처리할 수 있다는 장점이 있다. 한 방향으로 들어온 전압 벡터 입력이 전기 전도도 행렬과 곱해져 결과가 전류 형태로 출력될 수 있다. 신경망 학습 가속을 위해 크로스바 구조를 사용하기 위해서는, 선형적이고 대칭적인 가중치 갱신이 가능한 시냅스 소자가 요구된다. 시냅스 소자로는 RRAM(resistive random access memory) 및 PRAM(phase-change random access memory) 기반의 소자 등이 연구되 어 왔다. 그러나, RRAM이나 PRAM 등의 비휘발성 메모리는 비교적 우수한 데이터 보존 능력을 가지지만 일관성 있는 선형적이고 대칭적인 가중치 갱신이 어려운 문제가 있다. 비휘발성 메모리의 단점을 보완하기 위해, CMOS(complementary metal oxide semiconductor) 트랜지스터와 커패 시터를 이용한 시냅스 회로가 제안된 바 있다. 이러한 시냅스 회로의 경우, 비휘발성 메모리와는 반대로 선형적 이고 대칭적인 가중치 갱신은 어느 정도 가능하지만, 누설 전류로 인해 데이터 보존 능력이 나쁘다는 문제가 있 다. 또한, 기존의 시냅스 회로는 대규모 신경망의 학습이나 장시간 추론에는 불리하고, 결과를 저장하기 위한 추가적인 비휘발성 메모리가 필요하다는 단점이 있다."}
{"patent_id": "10-2023-0084990", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 기술적 과제는 산화물 반도체 채널을 포함하는 n형 산화물 박막 트랜지스터를 적용하 여 누설 전류가 적은 시냅스 회로를 제공하는데 있다. 본 발명이 이루고자 하는 기술적 과제는 n형 산화물 박막 트랜지스터를 이용해서 학습된 가중치를 오랜 시간 저 장할 수 있도록 하여 장시간 추론 및 학습 과정 시 높은 정확도를 가질 수 있는 시냅스 회로를 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 시냅스 회로의 동작에 있어서 가중치 갱신의 선형성 및 대칭성을 개선할 수 있는 시냅스 회로의 동작 방법을 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 시냅스 회로를 포함하는 뉴로모픽 소자(뉴로모픽 시스 템)를 제공하는데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0084990", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따르면, 제 1 전극과 제 2 전극 및 이들 사이에 유전체층을 포함하고, 상기 제 1 전극은 양(+)의 전압 인가를 위한 전압원에 연결된 커패시터; 상기 제 2 전극에 연결된 제 1 소스, 제 1 전원에 연결된 제 1 드레인 및 제 1 제어 신호 인가를 위한 제 1 게이트를 구비한 강화(potentiation) 트랜지스터; 상기 제 2 전극에 연결된 제 2 드레인, 제 2 전원에 연결된 제 2 소스 및 제 2 제어 신호 인가를 위한 제 2 게이트를 구비 한 약화(depression) 트랜지스터; 및 상기 제 2 전극에 연결된 제 3 게이트, 워드 라인에 연결된 제 3 소스 및 비트 라인에 연결된 제 3 드레인을 구비한 읽기(read) 트랜지스터를 포함하고, 상기 강화 트랜지스터, 상기 약 화 트랜지스터 및 상기 읽기 트랜지스터는 산화물 반도체 채널을 포함하는 n형 산화물 박막 트랜지스터이고, 상 기 강화 트랜지스터, 상기 약화 트랜지스터, 상기 읽기 트랜지스터 및 상기 커패시터로 구성된 3T1C(3- transistor 1-capacitor) 단위 회로 구성을 갖는 시냅스 회로가 제공된다. 상기 산화물 반도체 채널은 비정질 InGaZnO, InGaO, InSnO 및 InSnZnO 중 적어도 하나를 포함할 수 있다. 상기 시냅스 회로는 상기 제 1 게이트에 상기 제 1 제어 신호로서 제 1 게이트 전압이 인가되고, 상기 제 2 게 이트에 상기 제 2 제어 신호로서 제 2 게이트 전압이 인가되도록 구성될 수 있다. 상기 강화 트랜지스터를 이용한 상기 커패시터에 대한 강화(potentiation) 동작 및 상기 약화 트랜지스터를 이 용한 상기 커패시터에 대한 약화(depression) 동작 시, 상기 전압원을 이용해서 상기 커패시터의 상기 제 1 전 극에 상기 양(+)의 전압을 인가하도록 구성될 수 있다. 상기 시냅스 회로는 단위 셀을 포함할 수 있고, 상기 단위 셀은 상기 3T1C 단위 회로 구성 및 이에 대한 선택 동작을 위한 선택 소자를 포함할 수 있다. 상기 선택 소자는 상기 제 1 게이트에 연결된 제 1 AND 게이트 회로 및 상기 제 2 게이트에 연결된 제 2 AND 게 이트 회로를 포함할 수 있다. 상기 선택 소자는 상기 제 1 게이트에 연결된 제 1 선택 트랜지스터 및 상기 제 2 게이트에 연결된 제 2 선택 트랜지스터를 포함할 수 있고, 상기 제 1 선택 트랜지스터 및 상기 제 2 선택 트랜지스터 각각은 듀얼 게이트 구조 또는 더블 게이트 구조를 가질 수 있다. 상기 선택 소자는 상기 제 1 게이트에 직렬로 연결된 제 1-1 선택 트랜지스터 및 제 1-2 선택 트랜지스터와, 상 기 제 2 게이트에 직렬로 연결된 제 2-1 선택 트랜지스터 및 제 2-2 선택 트랜지스터를 포함할 수 있다. 상기 강화 트랜지스터 및 상기 약화 트랜지스터 각각은 선택 동작을 위한 듀얼 게이트 구조 또는 더블 게이트 구조를 가질 수 있다. 상기 강화 트랜지스터는 상기 제 2 전극과 상기 제 1 전원 사이에 직렬로 두 개가 연결되어 배치될 수 있고, 상 기 약화 트랜지스터는 상기 제 2 전극과 상기 제 2 전원 사이에 직렬로 두 개가 연결되어 배치될 수 있으며, 상 기 시냅스 소자는 상기 두 개의 강화 트랜지스터 및 상기 두 개의 약화 트랜지스터를 이용해서 선택 동작을 수 행하도록 구성될 수 있다. 상기 시냅스 회로는 복수의 상기 워드 라인; 상기 복수의 워드 라인과 교차하는 복수의 상기 비트 라인; 및 상 기 복수의 워드 라인과 상기 복수의 비트 라인의 교차점에 배치된 것으로, 각각이 상기 3T1C 단위 회로 구성을 구비하는 복수의 단위 셀을 포함할 수 있다. 본 발명의 다른 실시예에 따르면, 전술한 시냅스 회로를 포함하는 뉴로모픽 소자(neuromorphic device)가 제공 된다. 본 발명의 다른 실시예에 따르면, 전술한 시냅스 회로의 동작 방법으로서, 상기 약화 트랜지스터를 이용해서 상 기 커패시터에 대한 약화(depression) 동작을 수행하는 단계를 포함하고, 상기 커패시터에 대한 약화 동작을 수 행하는 단계에서 상기 전압원을 이용해서 상기 커패시터의 상기 제 1 전극에 상기 양(+)의 전압을 인가하는 시 냅스 회로의 동작 방법이 제공된다. 상기 강화 트랜지스터를 이용해서 상기 커패시터에 대한 강화(potentiation) 동작을 수행하는 단계를 포함할 수 있고, 상기 커패시터에 대한 강화 동작을 수행하는 단계에서 상기 전압원을 이용해서 상기 커패시터의 상기 제 1 전극에 상기 양(+)의 전압을 인가할 수 있다. 상기 제 1 제어 신호로서 상기 제 1 게이트에 인가되는 제 1 게이트 전압이 상기 제 2 제어 신호로서 상기 제 2 게이트에 인가되는 제 2 게이트 전압 보다 높을 수 있다."}
{"patent_id": "10-2023-0084990", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 따르면, 산화물 반도체 채널을 포함하는 n형 산화물 박막 트랜지스터를 적용하여 누설 전 류가 적은 시냅스 회로를 구현할 수 있다. 특히, 실시예들에 따르면, n형 산화물 박막 트랜지스터를 이용해서 학습된 가중치를 오랜 시간 저장할 수 있도록 하여 장시간 추론 및 학습 과정 시 높은 정확도를 가질 수 있는 시냅스 회로를 구현할 수 있다. 또한, 본 발명의 실시예들에 따르면, 상기한 시냅스 회로의 동작에 있어서 가중치 갱신의 선형성 및 대칭성을 개선할 수 있는 시냅스 회로의 동작 방법을 구현할 수 있다. 따라서, 본 발명의 실시예들에 따르면, 선형적이고 대칭적인 가중치 갱신이 가능하고, 아울러, 우수한 데이터 보존 능력을 갖는 시냅스 회로 및 그 동작 방법을 구현할 수 있다. 이러한 시냅스 회로는 선형적이고 대칭적인 가중치 갱신이 가능하고 가중치 보존 능력 또한 뛰어나기 때문에, 학습 주기가 긴 복잡한 인공 신경망에서도 높 은 최종 정확도를 나타낼 수 있고, 장시간 추론 및 대규모 신경망에 유용하게 적용될 수 있다. 본 발명의 실시예들에 따른 시냅스 회로를 적용하면, 우수한 성능을 갖는 뉴로모픽 소자(뉴로모픽 시스템)를 구 현할 수 있다."}
{"patent_id": "10-2023-0084990", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "그러나, 본 발명의 효과는 상기 효과들로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어 나지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2023-0084990", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하 게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있다. 본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태 를 포함할 수 있다. 또한, 본 명세서에서 사용되는 \"포함한다(comprise)\" 및/또는 \"포함하는(comprising)\"이라 는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이 상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 \"연결\"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다. 아울러, 본원 명세서에서 어떤 부재가 다른 부재 \"상에\" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용 어 \"및/또는\"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 \"약\", \"실질적으로\" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도 의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급 된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다. 도 1은 본 발명의 일 실시예에 따른 시냅스 회로(synapse circuit)를 보여주는 회로도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 시냅스 회로는 커패시터(CP), 강화(potentiation) 트랜지스터(TP), 약화(depression) 트랜지스터(TD) 및 읽기(read) 트랜지스터(TR)를 포함할 수 있다. 강화 트랜지스터(TP) 및 약 화 트랜지스터(TD)는 가중치를 갱신하기 위한 갱신(update) 트랜지스터라고 할 수 있다. 커패시터(CP)는 제 1 전극(E1)과 제 2 전극(E2) 및 이들 사이에 배치된 유전체층을 포함할 수 있다. 예를 들어, 제 1 전극(E1)은 하부 전극일 수 있고, 제 2 전극(E2)은 상부 전극일 수 있지만, 그 반대일 수도 있다. 제 1 전 극(E1)은 양(+)의 전압 인가를 위한 전압원(voltage source)에 연결될 수 있다. 여기서, 상기 양(+)의 전압은 VBE로 표시될 수 있다. 상기 전압원은 제 1 전극(E1)에 직접 연결될 수 있다. 상기 전압원은, 예컨대, 정전압원 (constant voltage source)일 수 있다. 강화 트랜지스터(TP)는 커패시터(CP)의 제 2 전극(E2)에 연결된 제 1 소스(S1), 제 1 전원에 연결된 제 1 드레 인(D1) 및 제 1 제어 신호 인가를 위한 제 1 게이트(G1)를 포함할 수 있다. 상기 제 1 전원에서 제 1 드레인 (D1)으로 인가되는 전원 전압은 VDD로 표시될 수 있다. VDD는 양(+)의 전압 레벨을 가질 수 있다. 상기 제 1 제 어 신호는 제 1 게이트 전압(VN1)일 수 있다. 약화 트랜지스터(TD)는 커패시터(CP)의 제 2 전극(E2)에 연결된 제 2 드레인(D2), 제 2 전원에 연결된 제 2 소 스(S2) 및 제 2 제어 신호 인가를 위한 제 2 게이트(G2)를 포함할 수 있다. 상기 제 2 전원에서 제 2 소스(S2) 로 인가되는 전원 전압은 VSS로 표시될 수 있다. VSS는 접지(GND) 전압일 수 있지만, 경우에 따라, 소정의 음 (-)의 전압일 수도 있다. 상기 제 2 제어 신호는 제 2 게이트 전압(VN2)일 수 있다. 강화 트랜지스터(TP)의 제 1 소스(S1)와 약화 트랜지스터(TD)의 제 2 드레인(D2)은 서로 연결되거나 일체화될 수 있다. 읽기 트랜지스터(TR)는 커패시터(CP)의 제 2 전극(E2)에 연결된 제 3 게이트(G3), 워드 라인(WL)에 연결된 제 3 소스(S3) 및 비트 라인(BL)에 연결된 제 3 드레인(D3)을 포함할 수 있다. 커패시터(CP)에 저장된 전하량에 따라 서 커패시터(CP)로부터 제 3 게이트(G3)에 인가되는 전압이 달라질 수 있고, 비트 라인(BL)을 통해서 흐르는 읽 기 전류가 달라질 수 있다. 다시 말해, 커패시터(CP)의 전압에 따라 상기 읽기 전류가 달라질 수 있다. 읽기 트 랜지스터(TR)를 이용해서 커패시터(CP)에 저장된 데이터(가중치)를 판별할 수 있다. 강화 트랜지스터(TP), 약화 트랜지스터(TD) 및 읽기 트랜지스터(TR)는 산화물 반도체 채널을 포함하는 n형 산화 물 박막 트랜지스터일 수 있다. 상기 산화물 반도체 채널은, 예를 들어, 비정질 InGaZnO, InGaO, InSnO,InSnZnO 등으로 구성된 물질 중 적어도 하나를 포함할 수 있다. InGaZnO는 인듐-갈륨-아연 산화물(indium- gallium-zinc oxide)로서 IGZO로 표시할 수 있다. InGaO는 인듐-갈륨 산화물(indium-gallium oxide)로서 IGO로 표시할 수 있다. InSnO는 인듐-주석 산화물(indium-tin oxide)로서 ITO로 표시할 수 있다. InSnZnO는 인듐-주 석-아연 산화물(indium-tin-zinc oxide)로서 ITZO로 표시할 수 있다. 상기 산화물 반도체 채널은 큰 밴드갭 (bandgap)을 가지며 매우 낮은 누설 전류 특성을 가질 수 있다. 따라서, 상기 산화물 반도체 채널을 포함하는 n 형 산화물 박막 트랜지스터를 적용하여 시냅스 회로를 제조하는 경우, 누설 전류를 억제할 수 있고 데이터 보존 성능을 크게 개선할 수 있다. DRAM(dynamic random access memory)과 같이 커패시터에 정보를 저장하는 메모리의 경우, 트랜지스터나 절연막 을 통한 전하 누설에 의해 시간에 따라 정보를 잃어버리게 된다. 인공 신경망 학습 시 학습한 가중치가 시간에 따라 사라지면 학습이 어려워지거나, 학습된 최종 결과를 오랜 시간 유지할 수 없는 문제가 있다. 본 발명의 실 시예에서 비정질 InGaZnO (a-IGZO)와 같은 물질로 구성된 산화물 반도체 채널은 높은 밴드갭에 의해 실리콘 트 랜지스터에 비해 현저히 낮은 누설 전류를 가질 수 있다. 따라서, 본 발명의 실시예에서는 커패시터(CP)에 저장 된 전하가 오랜 시간 저장되기 때문에 가중치가 장시간 보존될 수 있고, 실리콘을 기반으로 하여 CMOS 구조로 제작된 소자에 비해 장시간 추론 및 대규모 신경망의 학습에 유리할 수 있고, 학습의 정확도가 향상될 수 있다. 여기서, 상기 CMOS 구조로 제작된 소자는 PMOS(p-channel metal oxide semiconductor) 트랜지스터 및 NMOS(n- channel metal oxide semiconductor) 트랜지스터를 포함하여 구성된 것으로, 3T1C(3-transistor 1-capacitor) 구성을 가질 수 있다. 부가적으로, 강화 트랜지스터(TP)의 채널 물질, 약화 트랜지스터(TD)의 채널 물질 및 읽기 트랜지스터(TR)의 채 널 물질은 동일할 수도 있지만, 이 중에서 적어도 두 개는 서로 다를 수도 있다. 또한, 강화 트랜지스터(TP)의 채널, 약화 트랜지스터(TD)의 채널 및 읽기 트랜지스터(TR)의 채널에 동일하거나 유사한 채널 물질을 적용하면서 도, 이들 중 적어도 두 개의 공정 조건을 다르게 하여 상기 적어도 두 개의 물성을 다르게 조절할 수도 있다. 이를 통해, 물성 최적화 및 성능 향상이 가능할 수 있다. 본 발명의 실시예에 따른 시냅스 회로는 강화 트랜지스터(TP), 약화 트랜지스터(TD), 읽기 트랜지스터(TR) 및 커 패시터(CP)로 구성된 3T1C(3-transistor 1-capacitor) 단위 회로 구성을 가질 수 있다. 강화 트랜지스터(TP)를 이용해서 커패시터(CP)에 대한 가중치 강화(potentiation) 동작을 수행할 수 있고, 약화 트랜지스터(TD)를 이용 해서 커패시터(CP)에 대한 가중치 약화(depression) 동작을 수행할 수 있다. 가중치 강화 동작은 커패시터(CP) 의 전하량(전압)을 단계적으로/점진적으로 증가시키는 과정일 수 있다. 가중치 약화 동작은 커패시터(CP)의 전 하량(전압)을 단계적으로/점진적으로 감소시키는 과정일 수 있다. 읽기 트랜지스터(TR)를 이용해서 커패시터(C P)에 저장된 전하량(전압)을 읽어줄 수 있다. 도 2는 본 발명의 일 실시예에 따른 시냅스 회로에 적용될 수 있는 n형 산화물 박막 트랜지스터를 예시적으로 보여주는 단면도이다. 도 2를 참조하면, 본 발명의 실시예에 따른 시냅스 회로에 적용될 수 있는 n형 산화물 박막 트랜지스터는 기판 상에 배치된 버퍼층 상에 형성될 수 있다. 버퍼층은 절연층일 수 있다. 상기 n형 산화물 박막 트랜지스터는 버퍼층 상에 형성된 소스(120A) 및 드레인(120B)과, 소스(120A)와 드레인(120B)을 연결하도 록 형성된 채널층을 포함할 수 있다. 채널층은 산화물 반도체 물질을 포함할 수 있다. 상기 n형 산화 물 박막 트랜지스터는 채널층 상에 형성된 게이트 절연층 및 게이트 절연층 상에 형성된 게이트 를 포함할 수 있다. 그러나, 도 2에 도시된 n형 산화물 박막 트랜지스터의 구체적인 구조는 예시적인 것에 불과하고, 이는 다양하게 변화될 수 있다. 일례로, 상기 n형 산화물 박막 트랜지스터는 바텀-게이트 구조를 가 질 수도 있다. 앞서 설명한 바와 같이, 상기 n형 산화물 박막 트랜지스터를 적용하여 시냅스 회로를 제조하는 경우, 누설 전류 를 억제할 수 있고 데이터 보존 성능을 크게 개선할 수 있다. 도 3은 본 발명의 일 실시예에 따른 시냅스 회로의 데이터 보존 특성을 평가한 결과를 보여주는 그래프이다. 도 3에서 Y축의 ADC는 비트 라인에 흐르는 전류의 크기를 임의의 단위로 환산한 수치를 의미한다. 도 3에는 측정된 데이터(measured data)와 지수 피팅(exponential fiting) 데이터 및 확장된 지수 피팅(extended exponential fitting) 데이터가 포함된다. 도 3을 참조하면, 본 발명의 실시예에 따른 시냅스 회로는 우수한 데이터 보존 특성을 갖는 것을 확인할 수 있 다. 또한, 본 발명의 실시예에 따른 시냅스 회로는 선형적이고 대칭적인 가중치 갱신(강화/약화) 특성을 가질 수 있 다. 실시예에 따르면, 상기 시냅스 회로의 동작에 있어서, 가중치 갱신의 선형성 및 대칭성을 확보할 수 있는 시냅스 회로의 동작 방법을 구현할 수 있다. 이와 관련해서, 제 1 게이트(G1)에 상기 제 1 제어 신호로서 제 1 게이트 전압(VN1)이 인가될 수 있고, 제 2 게이트(G2)에 상기 제 2 제어 신호로서 제 1 게이트 전압(VN1) 보다 낮은 제 2 게이트 전압(VN2)이 인가될 수 있다. 상기 제 1 게이트 전압(VN1) 보다 상기 제 2 게이트 전압(VN2)이 낮을 수 있다. 다시 말해, 강화 동작 시에 제 1 게이트(G1)에 인가되는 제 1 게이트 전압(VN1) 보다 약화 동직 시에 제 2 게이트(G2)에 인가되는 제 2 게이트 전압(VN2)이 낮을 수 있다. 상기 제 1 게이트 전압(VN1)이 상기 제 2 게이트 전압(VN2) 보다 높을 수 있다. 강화 트랜지스터(TP)의 경우, n형 트랜지스터이고, 제 1 게이트(G1)와 제 1 드레인(D1) 각각은 외부에서 일정한 전압을 가해주는데, 제 1 소스(S1) 쪽 전압은 커패시터(CP)의 전압에 대응된다. 커패시터(CP)에 대한 프로그래 밍을 수행함에 따라서, 커패시터(CP)의 전압이 바뀌고, 강화 트랜지스터(TP)의 VGS (게이트-소스 간 전압)가 계 속해서 변화되고, 흐르는 전하량이 달라져서 비선형적인 업데이트가 일어날 수 있다. 그러나, 제 1 게이트 전압 (VN1)을 충분히 증가시키면, 커패시터(CP)의 전압이 바뀌어도 강화 트랜지스터(TP) 입장에서는 VGS가 변하는 비율 이 상당히 작기 때문에, 가중치 갱신의 선형성이 개선될 수 있다. 제 1 게이트 전압(VN1)을 증가시키고, 세밀한 프로그래밍을 하려면 제 1 게이트 전압(VN1)의 펄스 길이를 조절할 수 있다. 또한, 본 발명의 실시예에 따르면, 강화 트랜지스터(TP)를 이용한 커패시터(CP)에 대한 강화 동작 및 약화 트랜 지스터(TD)를 이용한 커패시터(CP)에 대한 약화 동작 시, 상기한 전압원을 이용해서 커패시터(CP)의 제 1 전극 (E1)에 양(+)의 전압(VBE)을 인가할 수 있다. 커패시터(CP)에 대한 약화 동작을 수행하는 단계에서 상기 전압원 을 이용해서 커패시터(CP)의 제 1 전극(E1)에 양(+)의 전압(VBE)을 인가할 수 있다. 이 경우, 약화 동작 시, 약 화 트랜지스터(TD)의 VDS (드레인-소스 간 전압)가 증가할 수 있다. 아울러, 커패시터(CP)에 대한 강화 동작을 수행하는 단계에서 상기 전압원을 이용해서 커패시터(CP)의 제 1 전극(E1)에 양(+)의 전압(VBE)을 인가할 수 있 다. 앞서 설명한 바와 같이, 제 1 게이트 전압(VN1)을 증가시키면, 강화 시의 전류량이 증가할 수 있다. 따라서, 약화 시의 전류량을 증가시켜서 가중치 갱신의 대칭성을 맞춰주기 위해서, 커패시터(CP)의 제 1 전극 (E1)에 양(+)의 전압(VBE)을 인가할 수 있다. 따라서, 본 발명의 실시예에 따르면, 가중치 갱신의 선형성 및 대 칭성을 모두 개선할 수 있고, 이상적인 가중치 갱신에 가까운 특성을 확보할 수 있다. 강화 트랜지스터(TP)를 이용한 커패시터(CP)에 대한 강화 동작에서는 제 1 소스(S1)에 인가되는 전압이 VBE 만큼 증가할 수 있는데, 이와 함께, 제 1 게이트(G1) 및 제 1 드레인(D1) 각각에 인가되는 전압도 VBE 만큼 증가시킬 수 있다. 따라서, 강화 트랜지스터(TP)에서는 세 개의 터미널(S1, G1, D1) 모두에서 전압이 VBE 만큼 증가할 수 있고, VBE의 영향은 상쇄될 수 있다. 그러므로, 강화 트랜지스터(TP)는 VBE를 인가하지 않는 경우와 동일하게 동 작할 수 있다. 일 실시예에 따르면, 제 1 게이트 전압(VN1)은 기준 게이트 전압과 VBE를 합한 전압일 수 있다. 여기서, 상기 기 준 게이트 전압은, 비제한적인 예로, 약 2 ∼ 4 V 정도일 수 있다. 제 2 게이트 전압(VN2)은, 비제한적인 예로, 약 0.5 ∼ 2 V 정도일 수 있다. 그러나, 전술한 제 1 게이트 전압(VN1) 및 제 2 게이트 전압(VN2)의 구체적인 범 위는 예시적인 것에 불과하고, 제시된 범위를 벗어나는 전압에서도 동작 가능하며, VBE에 따라서도 제 1 게이트 전압(VN1) 및 제 2 게이트 전압(VN2)의 범위는 달라질 수 있다. VBE는 넓은 전압 범위 내에서 적절히 선택될 수 있다. 도 4는 본 발명의 일 실시예에 따른 시냅스 회로의 가중치 갱신 특성을 보여주는 그래프이다. 도 4의 X축은 갱 신 펄스의 인가 횟수를 나타내고, Y축은 커패시터의 전압을 나타낸다. 도 4를 참조하면, 본 발명의 실시예에 따른 시냅스 회로는 가중치 갱신(강화/약화)에 있어서 우수한 선형성 및 대칭성을 나타내는 것을 확인할 수 있다. 본 발명의 일 실시예에 따른 시냅스 회로의 동작 방법은 상기 약화 트랜지스터를 이용해서 상기 커패시터에 대 한 약화(depression) 동작을 수행하는 단계를 포함할 수 있고, 상기 커패시터에 대한 약화 동작을 수행하는 단 계에서 상기 전압원을 이용해서 상기 커패시터의 상기 제 1 전극에 상기 양(+)의 전압을 인가할 수 있다. 상기 시냅스 회로의 동작 방법은 상기 강화 트랜지스터를 이용해서 상기 커패시터에 대한 강화(potentiation) 동작을 수행하는 단계를 포함할 수 있고, 상기 커패시터에 대한 강화 동작을 수행하는 단계에서 상기 전압원을 이용해 서 상기 커패시터의 상기 제 1 전극에 상기 양(+)의 전압을 인가할 수 있다. 또한, 상기 시냅스 회로의 동작 방 법에서 상기 제 1 제어 신호로서 상기 제 1 게이트에 인가되는 제 1 게이트 전압은 상기 제 2 제어 신호로서 상 기 제 2 게이트에 인가되는 제 2 게이트 전압 보다 높을 수 있다. 그 밖에도, 실시예에 따른 시냅스 회로의 동 작 방법에는 앞서 도 1 내지 도 4를 참조하여 설명한 바가 모두 적용될 수 있다. 본 발명의 실시예에 따른 시냅스 회로는 단위 셀을 포함하고, 상기 단위 셀은 상기 3T1C 단위 회로 구성 및 이 에 대한 선택 동작을 위한 선택 소자(selection device)를 포함할 수 있다. 복수의 단위 셀이 어레이를 이루도 록 배열될 수 있고, 상기 복수의 단위 셀 중에서 동작하고자 하는 단위 셀을 선택하여 동작시킬 수 있다. 상기 선택 소자는 이러한 선택 동작을 가능하게 하는 역할을 할 수 있다. 상기 선택 소자가 가질 수 있는 구체적인 구성에 대해서는 도 5 내지 도 8 등을 참조하여 설명하도록 한다. 도 5는 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 5를 참조하면, 본 실시예에 따른 시냅스 회로는 도 1에서 설명한 바와 같은 커패시터(CP), 강화 트랜지스터 (TP), 약화 트랜지스터(TD) 및 읽기 트랜지스터(TR)를 포함할 수 있다. 상기 시냅스 회로는 강화 트랜지스터 (TP), 약화 트랜지스터(TD), 읽기 트랜지스터(TR) 및 커패시터(CP)로 구성된 3T1C 단위 회로 구성을 가질 수 있 다. 또한, 상기 시냅스 회로는 선택 소자를 더 포함할 수 있다. 상기 선택 소자는 제 1 게이트(G1)에 연결된 제 1 AND 게이트 회로(GC1) 및 제 2 게이트(G2)에 연결된 제 2 AND 게이트 회로(GC2)를 포함할 수 있다. 제 1 AND 게이트 회로(GC1) 및 제 2 AND 게이트 회로(GC2)는 CMOS 트랜지스터 구성을 포함할 수 있다. 제 1 AND 게이트 회로(GC1)는 두 개의 입력단 및 하나의 출력단을 가질 수 있고, 상기 출력단이 제 1 게이트 (G1)에 연결될 수 있다. 제 1 AND 게이트 회로(GC1)의 두 개의 입력단에는 각각 N1 칼럼 신호선(N1 Col)과 N1 로우 신호선(N1 Row)이 연결될 수 있다. 여기서, N1은 강화 트랜지스터를 나타낸다. 제 2 AND 게이트 회로 (GC2)는 두 개의 입력단 및 하나의 출력단을 가질 수 있고, 상기 출력단이 제 2 게이트(G2)에 연결될 수 있다. 제 2 AND 게이트 회로(GC2)의 두 개의 입력단에는 각각 N2 칼럼 신호선(N2 Col)과 N2 로우 신호선(N2 Row)이 연 결될 수 있다. 여기서, N2는 약화 트랜지스터를 나타낸다. AND 게이트 회로(GC1 또는 GC2)의 두 개의 입력단 모두에 갱신 신호가 동시에 들어왔을 때만 갱신 트랜지스터 (TP 또는 TD)에 VON이 가해져서 커패시터(CP)의 전하량이 갱신되는 방식으로 선택 동작이 구현될 수 있다. 도 6은 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 6을 참조하면, 본 실시예에 따른 시냅스 회로는 도 1에서 설명한 바와 같은 커패시터(CP), 강화 트랜지스터 (TP), 약화 트랜지스터(TD) 및 읽기 트랜지스터(TR)를 포함할 수 있다. 상기 시냅스 회로는 강화 트랜지스터 (TP), 약화 트랜지스터(TD), 읽기 트랜지스터(TR) 및 커패시터(CP)로 구성된 3T1C 단위 회로 구성을 가질 수 있 다. 또한, 상기 시냅스 회로는 선택 소자를 더 포함할 수 있다. 상기 선택 소자는 제 1 게이트(G1)에 연결된 제 1 선택 트랜지스터(ST1) 및 제 2 게이트(G2)에 연결된 제 2 선택 트랜지스터(ST2)를 포함할 수 있다. 제 1 선택 트랜지스터(ST1) 및 제 2 선택 트랜지스터(ST2)는, 예를 들어, 산화물 반도체 채널을 포함하는 n형 산화물 박막 트랜지스터일 수 있다. 제 1 선택 트랜지스터(ST1) 및 제 2 선택 트랜지스터(ST2) 각각은 듀얼 게이트 구조를 가질 수 있다. 제 1 선택 트랜지스터(ST1)는 하부 게이트와 상부 게이트를 포함할 수 있다. 이와 유사하게, 제 2 선택 트랜지스터(ST2)는 하부 게이트와 상부 게이트를 포함할 수 있다. 제 1 선택 트랜지스터(ST1)의 두 개의 게이트(하부 게이트 및 상 부 게이트)에는 각각 N1 칼럼 신호선(N1 Col)과 N1 로우 신호선(N1 Row)이 연결될 수 있다. 제 2 선택 트랜지스 터(ST2)의 두 개의 게이트(하부 게이트 및 상부 게이트)에는 각각 N2 칼럼 신호선(N2 Col)과 N2 로우 신호선(N2Row)이 연결될 수 있다. 선택 트랜지스터(ST1 또는 ST2)의 두 개의 게이트 모두에 갱신 신호가 가해졌을 때만 갱신 트랜지스터(TP 또는 TD)에 VON이 가해져서 커패시터(CP)의 전하량이 갱신되는 방식으로 선택 동작이 구현될 수 있다. 한편, 제 1 게이트(G1)와 제 2 게이트(G2) 사이에 VOFF 전원이 더 연결될 수 있고, 제 1 게이트(G1)와 VOFF 전원 사이에 제 1 저항(R1)이 배치될 수 있고, 제 2 게이트(G2)와 VOFF 전원 사이에 제 2 저항(R2)이 배치될 수 있다. 제 1 선택 트랜지스터(ST1)와 제 2 선택 트랜지스터(ST2)가 오프(OFF) 상태인 경우, 제 1 선택 트랜지스터(ST 1)와 제 2 선택 트랜지스터(ST2)의 저항이 훨씬 크기 때문에, 제 1 게이트(G1)와 제 2 게이트(G2)는 VOFF 전원에 전기적으로 연결될 수 있다. 제 1 선택 트랜지스터(ST1)가 온(ON) 상태가 되면, 제 1 선택 트랜지스터(ST1)의 저항이 낮아지므로, 제 1 게이트(G1)는 VON에 전기적으로 연결될 수 있다. 이와 유사하게, 제 2 선택 트랜지스터 (ST2)가 온(ON) 상태가 되면, 제 2 선택 트랜지스터(ST2)의 저항이 낮아지므로, 제 2 게이트(G2)는 VON에 전기 적으로 연결될 수 있다. 도 7은 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 7을 참조하면, 본 실시예에 따른 시냅스 회로는 도 1에서 설명한 바와 같은 커패시터(CP), 강화 트랜지스터 (TP), 약화 트랜지스터(TD) 및 읽기 트랜지스터(TR)를 포함할 수 있다. 상기 시냅스 회로는 강화 트랜지스터 (TP), 약화 트랜지스터(TD), 읽기 트랜지스터(TR) 및 커패시터(CP)로 구성된 3T1C 단위 회로 구성을 가질 수 있 다. 또한, 상기 시냅스 회로는 선택 소자를 더 포함할 수 있다. 상기 선택 소자는 제 1 게이트(G1)에 연결된 제 1 선택 트랜지스터(ST1') 및 제 2 게이트(G2)에 연결된 제 2 선택 트랜지스터(ST2')를 포함할 수 있다. 제 1 선택 트랜지스터(ST1') 및 제 2 선택 트랜지스터(ST2')는, 예를 들어, 산화물 반도체 채널을 포함하는 n형 산화물 박 막 트랜지스터일 수 있다. 제 1 선택 트랜지스터(ST1') 및 제 2 선택 트랜지스터(ST2') 각각은 더블 게이트 구조를 가질 수 있다. 제 1 선 택 트랜지스터(ST1')는 측방으로 이격된 두 개의 게이트를 포함할 수 있다. 이와 유사하게, 제 2 선택 트랜지스 터(ST2')는 측방으로 이격된 두 개의 게이트를 포함할 수 있다. 제 1 선택 트랜지스터(ST1')의 두 개의 게이트 에는 각각 N1 칼럼 신호선(N1 Col)과 N1 로우 신호선(N1 Row)이 연결될 수 있다. 제 2 선택 트랜지스터(ST2')의 두 개의 게이트에는 각각 N2 칼럼 신호선(N2 Col)과 N2 로우 신호선(N2 Row)이 연결될 수 있다. 선택 트랜지스터(ST1' 또는 ST2')의 두 개의 게이트 모두에 갱신 신호가 가해졌을 때만 갱신 트랜지스터(TP 또 는 TD)에 VON이 가해져서 커패시터(CP)의 전하량이 갱신되는 방식으로 선택 동작이 구현될 수 있다. 도 8은 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 8을 참조하면, 본 실시예에 따른 시냅스 회로는 도 1에서 설명한 바와 같은 커패시터(CP), 강화 트랜지스터 (TP), 약화 트랜지스터(TD) 및 읽기 트랜지스터(TR)를 포함할 수 있다. 상기 시냅스 회로는 강화 트랜지스터 (TP), 약화 트랜지스터(TD), 읽기 트랜지스터(TR) 및 커패시터(CP)로 구성된 3T1C 단위 회로 구성을 가질 수 있 다. 또한, 상기 시냅스 회로는 선택 소자를 더 포함할 수 있다. 상기 선택 소자는 제 1 게이트(G1)에 직렬로 연결된 제 1-1 선택 트랜지스터(ST11) 및 제 1-2 선택 트랜지스터(ST12)와, 제 2 게이트(G2)에 직렬로 연결된 제 2-1 선택 트랜지스터(ST21) 및 제 2-2 선택 트랜지스터(ST22)를 포함할 수 있다. 제 1-1 선택 트랜지스터(ST11), 제 1-2 선택 트랜지스터(ST12), 제 2-1 선택 트랜지스터(ST21) 및 제 2-2 선택 트랜지스터(ST22)는, 예를 들어, 산 화물 반도체 채널을 포함하는 n형 산화물 박막 트랜지스터일 수 있다. 제 1-1 선택 트랜지스터(ST11)의 게이트 및 제 1-2 선택 트랜지스터(ST12)의 게이트에 각각 N1 로우 신호선(N1 Row)과 N1 칼럼 신호선(N1 Col)이 연결될 수 있다. 이와 유사하게, 제 2-1 선택 트랜지스터(ST21)의 게이트 및 제 2-2 선택 트랜지스터(ST22)의 게이트에 각각 N2 로우 신호선(N2 Row)과 N2 칼럼 신호선(N2 Col)이 연결될 수 있다. 제 1-1 선택 트랜지스터(ST11)의 게이트 및 제 1-2 선택 트랜지스터(ST12)의 게이트 모두에 갱신 신호가 가해졌 을 때만 강화 트랜지스터(TP)에 VON이 가해져서 커패시터(CP)의 전하량이 갱신되고, 제 2-1 선택 트랜지스터 (ST21)의 게이트 및 제 2-2 선택 트랜지스터(ST22)의 게이트 모두에 갱신 신호가 가해졌을 때만 약화 트랜지스 터(TD)에 VON이 가해져서 커패시터(CP)의 전하량이 갱신되는 방식으로 선택 동작이 구현될 수 있다. 본 발명의 다른 실시예에 따르면, 상기 강화 트랜지스터 및 상기 약화 트랜지스터는 선택 동작을 위한 듀얼 게 이트 구조 또는 더블 게이트 구조를 가질 수 있다. 이 경우, 별도의 선택 소자를 사용하지 않으면서, 상기 강화 트랜지스터 및 상기 약화 트랜지스터의 구조 자체를 이용해서 선택 동작을 구현할 수 있다. 그 예들이 도 9 내 지 도 12에 도시된다. 도 9는 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 9를 참조하면, 본 실시예에 따른 시냅스 회로에서 강화 트랜지스터(TP1)는 제 1 하부 게이트(G11) 및 제 1 상 부 게이트(G12)를 포함하는 듀얼 게이트 구조를 가질 수 있다. 또한, 약화 트랜지스터(TD1)는 제 2 하부 게이트 (G21) 및 제 2 상부 게이트(G22)를 포함하는 듀얼 게이트 구조를 가질 수 있다. 강화 트랜지스터(TP1)의 제 1 하 부 게이트(G11) 및 제 1 상부 게이트(G12)에는 각각 N1 칼럼 신호선(N1 Col)과 N1 로우 신호선(N1 Row)이 연결 될 수 있다. 약화 트랜지스터(TD1)의 제 2 하부 게이트(G21) 및 제 2 상부 게이트(G22)에는 각각 N2 칼럼 신호 선(N2 Col)과 N2 로우 신호선(N2 Row)이 연결될 수 있다. 강화 트랜지스터(TP1)의 제 1 하부 게이트(G11) 및 제 1 상부 게이트(G12) 모두에 갱신 신호가 가해졌을 때만 강 화 트랜지스터(TP1)가 턴-온(turn-on)되어 커패시터(CP)의 전하량이 갱신되고, 약화 트랜지스터(TD1)의 제 2 하 부 게이트(G21) 및 제 2 상부 게이트(G22) 모두에 갱신 신호가 가해졌을 때만 약화 트랜지스터(TD1)가 턴-온 (turn-on)되어 커패시터(CP)의 전하량이 갱신되는 방식으로 선택 동작이 구현될 수 있다. 도 10은 본 발명의 실시예에 따른 시냅스 회로에 적용될 수 있는 듀얼 게이트 구조를 갖는 트랜지스터를 보여주 는 단면도이다. 도 10을 참조하면, 듀얼 게이트 구조를 갖는 트랜지스터는 기판 상에 형성될 수 있다. 상기 트랜지스터는 기판 상에 배치된 하부 게이트와 하부 게이트 주위에 형성된 절연층을 포함할 수 있다. 상 기 트랜지스터는 하부 게이트 상에 순차로 배치된 제 1 게이트 절연층, 채널층, 제 2 게이트 절 연층 및 상부 게이트를 포함할 수 있다. 또한, 상기 트랜지스터는 채널층의 제 1 영역에 연결 (접촉)된 소스(171A) 및 채널층의 제 2 영역에 연결(접촉)된 드레인(171B)을 포함할 수 있다. 그러나, 도 10에 도시된 듀얼 게이트 구조를 갖는 트랜지스터의 구체적인 구조는 예시적인 것이고, 이는 다양하게 변화될 수 있다. 도 11은 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 11을 참조하면, 본 실시예에 따른 시냅스 회로에서 강화 트랜지스터(TP2)는 측방으로 이격된 제 1-1 게이트 (G11') 및 제 1-2 게이트(G12')를 포함하는 더블 게이트 구조를 가질 수 있다. 또한, 약화 트랜지스터(TD2)는 측방으로 이격된 제 2-1 게이트(G21') 및 제 2-2 게이트(G22')를 포함하는 더블 게이트 구조를 가질 수 있다. 강화 트랜지스터(TP2)의 제 1-1 게이트(G11') 및 제 1-2 게이트(G12')에는 각각 N1 로우 신호선(N1 Row) 및 N1 칼럼 신호선(N1 Col)이 연결될 수 있다. 약화 트랜지스터(TD2)의 제 2-1 게이트(G21') 및 제 2-2 게이트(G22') 에는 각각 N2 로우 신호선(N2 Row) 및 N2 칼럼 신호선(N2 Col)이 연결될 수 있다. 강화 트랜지스터(TP2)의 제 1-1 게이트(G11') 및 제 1-2 게이트(G12') 모두에 갱신 신호가 가해졌을 때만 강화 트랜지스터(TP2)가 턴-온(turn-on)되어 커패시터(CP)의 전하량이 갱신되고, 약화 트랜지스터(TD2)의 제 2-1 게이 트(G21') 및 제 2-2 게이트(G22') 모두에 갱신 신호가 가해졌을 때만 약화 트랜지스터(TD2)가 턴-온(turn-on)되 어 커패시터(CP)의 전하량이 갱신되는 방식으로 선택 동작이 구현될 수 있다. 도 12는 본 발명의 실시예에 따른 시냅스 회로에 적용될 수 있는 더블 게이트 구조를 갖는 트랜지스터를 보여주 는 단면도이다. 도 12를 참조하면, 더블 게이트 구조를 갖는 트랜지스터는 기판 상에 배치된 버퍼층 상에 형성될 수 있다. 버퍼층은 절연층일 수 있다. 상기 트랜지스터는 버퍼층 상에 배치된 채널층 및 채널층 상에 배치된 게이트 절연층를 포함할 수 있다. 상기 트랜지스터는 채널층의 제 1 영역에 연결 (접촉)된 소스(142A) 및 채널층의 제 2 영역에 연결(접촉)된 드레인(142B)을 포함할 수 있다. 또한, 상기 트랜지스터는 게이트 절연층 상에 배치된 두 개의 게이트(152A, 152B)를 포함할 수 있다. 두 개의 게이트 (152A, 152B)는 측방으로 상호 이격될 수 있다. 그러나, 도 12에 도시된 더블 게이트 구조를 갖는 트랜지스터의 구체적인 구조는 예시적인 것이고, 이는 다양하게 변화될 수 있다. 도 13은 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 13을 참조하면, 본 실시예에 따른 시냅스 회로에서 강화 트랜지스터(TP)는 커패시터(CP)의 제 2 전극(E2)과 상기 제 1 전원(즉, VDD 인가 전원) 사이에 직렬로 두 개가 연결되어 배치될 수 있다. 이와 유사하게, 약화 트랜 지스터(TD)는 커패시터(CP)의 제 2 전극(E2)과 상기 제 2 전원(즉, VSS 인가 전원) 사이에 직렬로 두 개가 연결 되어 배치될 수 있다. 상기 시냅스 회로는 두 개의 강화 트랜지스터(TP)와 두 개의 약화 트랜지스터(TD)를 이용 해서 선택 동작을 수행하도록 구성될 수 있다. 두 개의 강화 트랜지스터(TP)의 제 1 게이트(G1a, G1b)에는 각각 N1 로우 신호선(N1 Row) 및 N1 칼럼 신호선(N1 Col)이 연결될 수 있다. 두 개의 약화 트랜지스터(TD)의 제 2 게이트(G2a, G2b)에는 각각 N2 로우 신호선(N2 Row) 및 N2 칼럼 신호선(N2 Col)이 연결될 수 있다. 두 개의 강화 트랜지스터(TP)의 제 1 게이트(G1a, G1b) 모두에 갱신 신호가 가해졌을 때만 커패시터(CP)의 전하 량이 갱신(강화)되고, 두 개의 약화 트랜지스터(TD)의 제 2 게이트(G2a, G2b) 모두에 갱신 신호가 가해졌을 때 만 커패시터(CP)의 전하량이 갱신(약화)되는 방식으로 선택 동작이 구현될 수 있다. 도 14는 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 14를 참조하면, 본 발명의 실시예에 따른 시냅스 회로는 복수의 워드 라인(WLn), 복수의 워드 라인(WLn)과 교차하는 복수의 비트 라인(BLn) 및 복수의 워드 라인(WLn)과 복수의 비트 라인(BLn)의 교차점에 배치된 복수의 단위 셀(C10)을 포함할 수 있다. 복수의 단위 셀(C10) 각각은 앞서 설명한 3T1C 단위 회로 구성을 포함할 수 있 다. 또한, 복수의 단위 셀(C10) 각각은 상기 3T1C 단위 회로 구성 및 선택 동작을 위한 선택 소자를 포함할 수 있다. 또는, 복수의 단위 셀(C10) 각각은 상기 3T1C 단위 회로 구성을 포함하면서 상기 3T1C 단위 회로 구성 내 에 선택 동작을 위한 회로 구조를 포함할 수 있다. 상기 시냅스 회로는 복수의 N1 로우 신호선(N1_ROWn) 및 복수의 N2 로우 신호선(N2_ROWn)을 포함할 수 있다. 또 한, 상기 시냅스 회로는 복수의 N1 칼럼 신호선(N1_COLn) 및 복수의 N2 칼럼 신호선(N2_COLn)을 포함할 수 있다. 각각의 단위 셀(C10)에는 하나의 N1 로우 신호선(N1_ROWn), 하나의 N2 로우 신호선(N2_ROWn), 하나의 N1 칼럼 신호선(N1_COLn) 및 하나의 N2 칼럼 신호선(N2_COLn)이 연결될 수 있다. 아울러, 단위 셀(C10)에는 VDD를 인가하기 위한 제 1 전원, VSS를 인가하기 위한 제 2 전원, 양(+)의 전압(VBE)을 인가하기 위한 전압원이 연결될 수 있다. 상기 제 1 전원, 상기 제 2 전원 및 상기 전압원은 복수의 단위 셀(C10)에 공통으로 연결될 수 있다. 각각의 단위 셀(C10)은 도 1 내지 도 13을 참조하여 설명한 실시예들에 따른 시냅스 회로의 구성을 가질 수 있 다. 도 14의 시냅스 회로는 어레이 구조(크로스바 어레이 구조)를 갖는다고 할 수 있다. 본 발명의 실시예에 따르면, 전술한 실시예에 따른 시냅스 회로를 적용한 뉴로모픽(neuromorphic) 소자 및 시스 템을 구성할 수 있다. 시냅스 회로를 포함하는 뉴로모픽 소자 및 시스템의 구성은 잘 알려진 바, 이에 대한 구 체적인 설명은 생략한다. 도 15 및 도 16은 본 발명의 일 실시예에 따른 시냅스 회로의 동작 방법을 설명하기 위한 신호 파형도이다. 도 15 및 도 16을 참조하면, 본 발명의 실시예에 따른 시냅스 회로의 동작은 네 가지 동작 상태, 즉, 강화 (potentiation), 약화(depression), 읽기(read) 및 대기(idle) 상태로 구분할 수 있다. 가중치 갱신인 강화 (potentiation)와 약화(depression)는 각각 강화 트랜지스터 및 약화 트랜지스터에 온(ON) 신호가 가해졌을 때 발생할 수 있다. 상기 온(ON) 신호는 소정의 펄스 전압 신호일 수 있다. 읽기는 워드 라인(WL)에 소정의 전압 (펄스 전압)이 가해지면 비트 라인(BL)에 흐르는 전류로 가중치를 읽을 수 있다. 대기 상태에서는 강화 트랜지 스터 및 약화 트랜지스터에 음(-)의 전압을 가해 이 트랜지스터들을 오프(off)할 수 있고, 워드 라인(WL)과 비 트 라인(BL)에는 접지 전압(GND)을 인가하여 읽기 트랜지스터에 전류가 흐르지 않도록 할 수 있다. 전압 신호 (펄스 전압 신호)는 ns 수준까지 제어될 수 있다. 전압 신호의 길이와 수로 아날로그 프로그래밍이 가능할 수있다. 도 15 및 도 16에 표기된 전압의 레벨(수치)은 예시적인 것에 불과하고 변화될 수 있다. 또한, 도 15 및 도 16 에 표기된 전압의 레벨(수치)은 커패시터의 제 1 전극에 양(+)의 전압인 VBE를 인가하지 않고 접지 전압(GND)을 인가한 경우에 해당한다. 따라서, 실시예에 따라 커패시터의 제 1 전극에 양(+)의 전압인 VBE를 인가하는 경우에 는 전압의 레벨(수치)이 달라질 수 있다. 도 17은 본 발명의 일 실시예에 따른 시냅스 회로의 동작 방법을 설명하기 위한 회로도이다. 도 17을 참조하면, 본 발명의 실시예에 따르면, 전압 조건의 최적화를 통해 가중치 갱신의 선형성 및 대칭성을 개선할 수 있다. 강화 동작의 경우, 높은 제 1 게이트 전압을 사용하면, 동일 커패시터 전압 사용 구간에 대해 VGS가 변하는 비율이 상당히 낮아지기 때문에, 가중치 갱신의 선형성을 개선할 수 있다. 약화 동작의 경우, 포화 구간에서 약화 트랜지스터(TD)가 동작해야 선형적인 가중치 감소(약화)가 일어나기 때문에, 커패시터(CP)의 제 1 전극(E1)에 양(+)의 전압인 VBE를 인가하여 약화 트랜지스터(TD)의 VDS를 증가시킬 수 있다. VBE를 인가함으로 써, 약화 트랜지스터(TD)의 전구간 포화 구간 동작이 가능할 수 있다. 또한, VBE에 의해 약화 트랜지스터(TD)의 VDS가 증가됨에 따라, 강화 동작과 약화 동작의 가중치 갱신의 대칭성이 개선될 수 있다. 한편, 강화 트랜지스터(TP)를 이용한 커패시터(CP)에 대한 강화 동작에서는 제 1 소스(S1)에 인가되는 전압이 VBE 만큼 증가할 수 있는데, 이와 함께, 제 1 게이트(G1) 및 제 1 드레인(D1) 각각에 인가되는 전압도 VBE 만큼 증가시킬 수 있다. 따라서, 강화 트랜지스터(TP)에서는 세 개의 터미널(S1, G1, D1) 모두에서 전압이 VBE 만큼 증가할 수 있고, VBE의 영향은 상쇄될 수 있다. 그러므로, 강화 트랜지스터(TP)는 VBE를 인가하지 않는 경우와 동 일하게 동작할 수 있다. 도 17에서 VN1'은 VBE가 인가되지 않는 경우, 즉, 제 1 전극(E1)이 접지 상태인 경우의 제 1 게이트 전압을 의미 하고, VDD'은 VBE가 인가되지 않는 경우, 즉, 제 1 전극(E1)이 접지 상태인 경우의 제 1 드레인(D1) 측의 전원 전 압을 의미한다. 제 1 전극(E1)에 VBE가 인가되는 경우에는, 강화 트랜지스터(TP)의 제 1 게이트 전압은 VN1' + VBE 가 될 수 있고, 제 1 드레인(D1) 측의 전원 전압은 VDD' + VBE 가 될 수 있다. 도 18은 본 발명의 실시예에 따른 동작 방식에 의해 시냅스 회로의 가중치 갱신의 선형성 및 대칭성이 개선된 결과를 보여주는 그래프이다. 도 18의 (A)는 비교예에 따른 동작 방식에 의한 가중치 갱신 특성을 보여주는 그 래프이고, (B)는 실시예에 따른 동작 방식에 의한 가중치 갱신 특성을 보여주는 그래프이다. 도 18을 참조하면, 본 발명의 실시예에 따른 동작 방식에 의해 가중치 갱신의 선형성 및 대칭성이 크게 개선되 는 것을 확인할 수 있다. 본 발명의 실시예에 따르면, 가중치 갱신의 선형성 및 대칭성을 모두 개선할 수 있고, 이상적인 가중치 갱신에 가까운 특성을 확보할 수 있다. 부가적으로, 종래의 5T1C 시냅스 회로는 커패시터의 모든 전극에 두 개의 트랜지스터가 연결된 구조이다. 즉, 종래의 5T1C 시냅스 회로는 커패시터의 두 개의 전극 각각에 두 개의 트랜지스터가 연결된 구조를 갖는다. 이 경우, 모든 트랜지스터가 오프(off)된 상태에서는 커패시터가 플로팅 상태이다. 종래의 5T1C 회로는 오프 상태 에서는 커패시터 전압이 명확하게 정의되지 않기 때문에, 읽기 과정에서 하나의 트랜지스터를 턴-온(turn-on)시 켜 커패시터의 한쪽 전극에 전압을 인가하는 과정이 추가적으로 요구된다. 이 동작에서 트랜지스터의 기생 저항 에 의해 커패시터에 저장된 전하(전압)가 누설되는 문제가 있다. 그러나, 본 발명의 실시예에서 제시하는 시냅 스 회로는 커패시터 전압이 항상 정의된 상태를 가질 수 있기 때문에, 종래의 5T1C 시냅스 회로와 같은 문제가 발생하지 않는 장점이 있다. 이상에서 설명한 본 발명의 실시예들에 따르면, 산화물 반도체 채널을 포함하는 n형 산화물 박막 트랜지스터를 적용하여 누설 전류가 적은 시냅스 회로를 구현할 수 있다. 특히, 실시예들에 따르면, n형 산화물 박막 트랜지 스터를 이용해서 학습된 가중치를 오랜 시간 저장할 수 있도록 하여 장시간 추론 및 학습 과정 시 높은 정확도 를 가질 수 있는 시냅스 회로를 구현할 수 있다. 또한, 본 발명의 실시예들에 따르면, 상기한 시냅스 회로의 동 작에 있어서 가중치 갱신의 선형성 및 대칭성을 개선할 수 있는 시냅스 회로의 동작 방법을 구현할 수 있다. 따 라서, 본 발명의 실시예들에 따르면, 선형적이고 대칭적인 가중치 갱신이 가능하고, 아울러, 우수한 데이터 보 존 능력을 갖는 시냅스 회로 및 그 동작 방법을 구현할 수 있다. 이러한 시냅스 회로는 선형적이고 대칭적인 가중치 갱신이 가능하고 가중치 보존 능력 또한 뛰어나기 때문에, 학습 주기가 긴 복잡한 인공 신경망에서도 높은 최종 정확도를 나타낼 수 있고, 장시간 추론 및 대규모 신경망에 유용하게 적용될 수 있다. 본 발명의 실시예들 에 따른 시냅스 회로를 적용하면, 우수한 성능을 갖는 뉴로모픽 소자(뉴로모픽 시스템)를 구현할 수 있다. 본 발명의 실시예에서 제안하는 시냅스 회로는 크로스바 구조에서의 시냅스로 인공 신경망의 행렬-벡터 곱 연산 을 가속할 수 있을 것으로 기대된다. 상기 시냅스 회로는 복잡한 신경망에서 한계가 드러나는 기존의 폰 노이만 컴퓨팅 구조에서 벗어난 뉴로모픽 컴퓨팅의 발전을 위해 활용될 수 있다. 상기 시냅스 회로를 이용하면, 합리적 인 공정 난이도를 바탕으로 상용화할 수 있는 저전력, 고성능 연산 가속기 하드웨어가 구현 가능할 것으로 기대 된다. 또한, 본 발명의 실시예에 따른 회로는 뉴로모픽 분야 이외에도 수직 공정, 적층이 가능하다는 이점을 통해 고 밀도 메모리로도 동작할 수 있다. CMOS 회로 위에 증착하는 방식인 PUC(peri-under-cell)로 면적 감소 이점을 얻을 수 있고, 산화물 반도체 기반의 3T1C를 수직 적층하여 V-NAND(vertical-NAND)와 같은 높은 집적도를 가질 수 있으며, DRAM에 버금가는 빠른 동작 속도를 갖는 SCM(storage class memory)으로 활용될 수 있다. 또한, 본 발명에서 제안하는 3T1C 회로의 선형적, 대칭적인 가중치 갱신 방안은 n형 트랜지스터만 존재하는 3T1C 뿐만이 아닌 2T1C, 2T0C, 5T1C, 6T1C 등 다양한 시냅스 회로에도 적용이 가능할 수 있다. 본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발 명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것 이다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 18을 참조하여 설명한 실시예들에 따른 시 냅스 회로와 그 동작 방법 및 시냅스 회로를 포함하는 뉴로모픽 소자가, 본 발명의 기술적 사상이 벗어나지 않 는 범위 내에서, 다양하게 치환, 변경 및 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 도 5 내지 도 13을 참조하여 설명한 실시예들 중 적어도 두 개의 구성이 혼합/결합될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정 하여져야 한다."}
{"patent_id": "10-2023-0084990", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 시냅스 회로(synapse circuit)를 보여주는 회로도이다. 도 2는 본 발명의 일 실시예에 따른 시냅스 회로에 적용될 수 있는 n형 산화물 박막 트랜지스터를 예시적으로 보여주는 단면도이다. 도 3은 본 발명의 일 실시예에 따른 시냅스 회로의 데이터 보존 특성을 평가한 결과를 보여주는 그래프이다. 도 4는 본 발명의 일 실시예에 따른 시냅스 회로의 가중치 갱신 특성을 보여주는 그래프이다. 도 5는 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 6은 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 7은 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 8은 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 9는 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 10은 본 발명의 실시예에 따른 시냅스 회로에 적용될 수 있는 듀얼 게이트 구조를 갖는 트랜지스터를 보여주 는 단면도이다. 도 11은 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 12는 본 발명의 실시예에 따른 시냅스 회로에 적용될 수 있는 더블 게이트 구조를 갖는 트랜지스터를 보여주 는 단면도이다. 도 13은 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 14는 본 발명의 다른 실시예에 따른 시냅스 회로를 보여주는 회로도이다. 도 15 및 도 16은 본 발명의 일 실시예에 따른 시냅스 회로의 동작 방법을 설명하기 위한 신호 파형도이다. 도 17은 본 발명의 일 실시예에 따른 시냅스 회로의 동작 방법을 설명하기 위한 회로도이다. 도 18은 본 발명의 실시예에 따른 동작 방식에 의해 시냅스 회로의 가중치 갱신의 선형성 및 대칭성이 개선된 결과를 보여주는 그래프이다."}
