Classic Timing Analyzer report for System
Wed Jan 29 08:25:39 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                      ;
+------------------------------+-------+---------------+----------------------------------+---------------------+-----------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                ; To                    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------------+-----------------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 7.926 ns                         ; RAM:RAMc|Dout[6]~en ; Data_Read[6]          ; clk        ; --       ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 273.82 MHz ( period = 3.652 ns ) ; FSM:FSMc|PS.S1      ; ROM:ROMc|Dout[4]~reg0 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                     ;                       ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------------+-----------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                 ;
+-------+------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                  ; To                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 273.82 MHz ( period = 3.652 ns )               ; FSM:FSMc|PS.S1        ; ROM:ROMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.613 ns                ;
; N/A   ; 285.71 MHz ( period = 3.500 ns )               ; FSM:FSMc|PS.S5        ; ROM:ROMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.537 ns                ;
; N/A   ; 290.70 MHz ( period = 3.440 ns )               ; FSM:FSMc|PS.S1        ; RAM:RAMc|ram~23       ; clk        ; clk      ; None                        ; None                      ; 3.238 ns                ;
; N/A   ; 290.70 MHz ( period = 3.440 ns )               ; FSM:FSMc|PS.S1        ; RAM:RAMc|ram~24       ; clk        ; clk      ; None                        ; None                      ; 3.238 ns                ;
; N/A   ; 297.27 MHz ( period = 3.364 ns )               ; FSM:FSMc|PS.S5        ; RAM:RAMc|ram~23       ; clk        ; clk      ; None                        ; None                      ; 3.162 ns                ;
; N/A   ; 297.27 MHz ( period = 3.364 ns )               ; FSM:FSMc|PS.S5        ; RAM:RAMc|ram~24       ; clk        ; clk      ; None                        ; None                      ; 3.162 ns                ;
; N/A   ; 305.25 MHz ( period = 3.276 ns )               ; FSM:FSMc|PS.S7        ; ROM:ROMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.425 ns                ;
; N/A   ; 307.50 MHz ( period = 3.252 ns )               ; FSM:FSMc|PS.S7        ; RAM:RAMc|ram~23       ; clk        ; clk      ; None                        ; None                      ; 3.050 ns                ;
; N/A   ; 307.50 MHz ( period = 3.252 ns )               ; FSM:FSMc|PS.S7        ; RAM:RAMc|ram~24       ; clk        ; clk      ; None                        ; None                      ; 3.050 ns                ;
; N/A   ; 315.76 MHz ( period = 3.167 ns )               ; FSM:FSMc|PS.S6        ; RAM:RAMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.965 ns                ;
; N/A   ; 318.37 MHz ( period = 3.141 ns )               ; FSM:FSMc|PS.S1        ; RAM:RAMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A   ; 319.08 MHz ( period = 3.134 ns )               ; FSM:FSMc|PS.S2        ; RAM:RAMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.932 ns                ;
; N/A   ; 319.28 MHz ( period = 3.132 ns )               ; FSM:FSMc|PS.S3        ; RAM:RAMc|ram~23       ; clk        ; clk      ; None                        ; None                      ; 2.930 ns                ;
; N/A   ; 319.28 MHz ( period = 3.132 ns )               ; FSM:FSMc|PS.S3        ; RAM:RAMc|ram~24       ; clk        ; clk      ; None                        ; None                      ; 2.930 ns                ;
; N/A   ; 324.89 MHz ( period = 3.078 ns )               ; FSM:FSMc|PS.S6        ; RAM:RAMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.876 ns                ;
; N/A   ; 326.26 MHz ( period = 3.065 ns )               ; FSM:FSMc|PS.S5        ; RAM:RAMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.863 ns                ;
; N/A   ; 328.41 MHz ( period = 3.045 ns )               ; FSM:FSMc|PS.S2        ; RAM:RAMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.843 ns                ;
; N/A   ; 329.38 MHz ( period = 3.036 ns )               ; FSM:FSMc|PS.S3        ; ROM:ROMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.305 ns                ;
; N/A   ; 337.50 MHz ( period = 2.963 ns )               ; FSM:FSMc|PS.S6        ; RAM:RAMc|ram~23       ; clk        ; clk      ; None                        ; None                      ; 2.761 ns                ;
; N/A   ; 337.50 MHz ( period = 2.963 ns )               ; FSM:FSMc|PS.S6        ; RAM:RAMc|ram~24       ; clk        ; clk      ; None                        ; None                      ; 2.761 ns                ;
; N/A   ; 337.72 MHz ( period = 2.961 ns )               ; FSM:FSMc|PS.S4        ; RAM:RAMc|ram~23       ; clk        ; clk      ; None                        ; None                      ; 2.759 ns                ;
; N/A   ; 337.72 MHz ( period = 2.961 ns )               ; FSM:FSMc|PS.S4        ; RAM:RAMc|ram~24       ; clk        ; clk      ; None                        ; None                      ; 2.759 ns                ;
; N/A   ; 338.64 MHz ( period = 2.953 ns )               ; FSM:FSMc|PS.S7        ; RAM:RAMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.751 ns                ;
; N/A   ; 338.75 MHz ( period = 2.952 ns )               ; FSM:FSMc|PS.S2        ; RAM:RAMc|ram~23       ; clk        ; clk      ; None                        ; None                      ; 2.750 ns                ;
; N/A   ; 338.75 MHz ( period = 2.952 ns )               ; FSM:FSMc|PS.S2        ; RAM:RAMc|ram~24       ; clk        ; clk      ; None                        ; None                      ; 2.750 ns                ;
; N/A   ; 339.56 MHz ( period = 2.945 ns )               ; FSM:FSMc|PS.S1        ; RAM:RAMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.743 ns                ;
; N/A   ; 340.37 MHz ( period = 2.938 ns )               ; FSM:FSMc|PS.S6        ; ROM:ROMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.256 ns                ;
; N/A   ; 345.18 MHz ( period = 2.897 ns )               ; FSM:FSMc|PS.S1        ; RAM:RAMc|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.676 ns                ;
; N/A   ; 345.18 MHz ( period = 2.897 ns )               ; FSM:FSMc|PS.S1        ; RAM:RAMc|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.676 ns                ;
; N/A   ; 345.66 MHz ( period = 2.893 ns )               ; FSM:FSMc|PS.S1        ; RAM:RAMc|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.680 ns                ;
; N/A   ; 345.66 MHz ( period = 2.893 ns )               ; FSM:FSMc|PS.S1        ; RAM:RAMc|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.680 ns                ;
; N/A   ; 346.50 MHz ( period = 2.886 ns )               ; FSM:FSMc|PS.S1        ; RAM:RAMc|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.672 ns                ;
; N/A   ; 346.50 MHz ( period = 2.886 ns )               ; FSM:FSMc|PS.S1        ; RAM:RAMc|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.672 ns                ;
; N/A   ; 348.19 MHz ( period = 2.872 ns )               ; FSM:FSMc|PS.S2        ; ROM:ROMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.223 ns                ;
; N/A   ; 352.98 MHz ( period = 2.833 ns )               ; FSM:FSMc|PS.S3        ; RAM:RAMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.631 ns                ;
; N/A   ; 354.36 MHz ( period = 2.822 ns )               ; FSM:FSMc|PS.S5        ; RAM:RAMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.620 ns                ;
; N/A   ; 354.48 MHz ( period = 2.821 ns )               ; FSM:FSMc|PS.S5        ; RAM:RAMc|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.600 ns                ;
; N/A   ; 354.48 MHz ( period = 2.821 ns )               ; FSM:FSMc|PS.S5        ; RAM:RAMc|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.600 ns                ;
; N/A   ; 354.99 MHz ( period = 2.817 ns )               ; FSM:FSMc|PS.S5        ; RAM:RAMc|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.604 ns                ;
; N/A   ; 354.99 MHz ( period = 2.817 ns )               ; FSM:FSMc|PS.S5        ; RAM:RAMc|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.604 ns                ;
; N/A   ; 355.87 MHz ( period = 2.810 ns )               ; FSM:FSMc|PS.S5        ; RAM:RAMc|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.596 ns                ;
; N/A   ; 355.87 MHz ( period = 2.810 ns )               ; FSM:FSMc|PS.S5        ; RAM:RAMc|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.596 ns                ;
; N/A   ; 359.84 MHz ( period = 2.779 ns )               ; FSM:FSMc|PS.S6        ; RAM:RAMc|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.577 ns                ;
; N/A   ; 363.24 MHz ( period = 2.753 ns )               ; FSM:FSMc|PS.S1        ; RAM:RAMc|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.551 ns                ;
; N/A   ; 363.90 MHz ( period = 2.748 ns )               ; FSM:FSMc|PS.S6        ; RAM:RAMc|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.527 ns                ;
; N/A   ; 363.90 MHz ( period = 2.748 ns )               ; FSM:FSMc|PS.S6        ; RAM:RAMc|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.527 ns                ;
; N/A   ; 364.17 MHz ( period = 2.746 ns )               ; FSM:FSMc|PS.S2        ; RAM:RAMc|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.544 ns                ;
; N/A   ; 366.30 MHz ( period = 2.730 ns )               ; FSM:FSMc|PS.S6        ; RAM:RAMc|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.517 ns                ;
; N/A   ; 366.30 MHz ( period = 2.730 ns )               ; FSM:FSMc|PS.S6        ; RAM:RAMc|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.517 ns                ;
; N/A   ; 366.97 MHz ( period = 2.725 ns )               ; FSM:FSMc|PS.S6        ; RAM:RAMc|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.511 ns                ;
; N/A   ; 366.97 MHz ( period = 2.725 ns )               ; FSM:FSMc|PS.S6        ; RAM:RAMc|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.511 ns                ;
; N/A   ; 368.32 MHz ( period = 2.715 ns )               ; FSM:FSMc|PS.S2        ; RAM:RAMc|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.494 ns                ;
; N/A   ; 368.32 MHz ( period = 2.715 ns )               ; FSM:FSMc|PS.S2        ; RAM:RAMc|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.494 ns                ;
; N/A   ; 369.00 MHz ( period = 2.710 ns )               ; FSM:FSMc|PS.S7        ; RAM:RAMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.508 ns                ;
; N/A   ; 369.14 MHz ( period = 2.709 ns )               ; FSM:FSMc|PS.S7        ; RAM:RAMc|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.488 ns                ;
; N/A   ; 369.14 MHz ( period = 2.709 ns )               ; FSM:FSMc|PS.S7        ; RAM:RAMc|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.488 ns                ;
; N/A   ; 369.69 MHz ( period = 2.705 ns )               ; FSM:FSMc|PS.S7        ; RAM:RAMc|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.492 ns                ;
; N/A   ; 369.69 MHz ( period = 2.705 ns )               ; FSM:FSMc|PS.S7        ; RAM:RAMc|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.492 ns                ;
; N/A   ; 370.64 MHz ( period = 2.698 ns )               ; FSM:FSMc|PS.S7        ; RAM:RAMc|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.484 ns                ;
; N/A   ; 370.64 MHz ( period = 2.698 ns )               ; FSM:FSMc|PS.S7        ; RAM:RAMc|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.484 ns                ;
; N/A   ; 370.78 MHz ( period = 2.697 ns )               ; FSM:FSMc|PS.S2        ; RAM:RAMc|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.484 ns                ;
; N/A   ; 370.78 MHz ( period = 2.697 ns )               ; FSM:FSMc|PS.S2        ; RAM:RAMc|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.484 ns                ;
; N/A   ; 371.47 MHz ( period = 2.692 ns )               ; FSM:FSMc|PS.S2        ; RAM:RAMc|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.478 ns                ;
; N/A   ; 371.47 MHz ( period = 2.692 ns )               ; FSM:FSMc|PS.S2        ; RAM:RAMc|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.478 ns                ;
; N/A   ; 373.55 MHz ( period = 2.677 ns )               ; FSM:FSMc|PS.S5        ; RAM:RAMc|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.475 ns                ;
; N/A   ; 374.25 MHz ( period = 2.672 ns )               ; FSM:FSMc|PS.S1        ; ROM:ROMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.123 ns                ;
; N/A   ; 375.23 MHz ( period = 2.665 ns )               ; RAM:RAMc|ram~30       ; RAM:RAMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.470 ns                ;
; N/A   ; 386.10 MHz ( period = 2.590 ns )               ; FSM:FSMc|PS.S3        ; RAM:RAMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.388 ns                ;
; N/A   ; 386.25 MHz ( period = 2.589 ns )               ; FSM:FSMc|PS.S3        ; RAM:RAMc|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.368 ns                ;
; N/A   ; 386.25 MHz ( period = 2.589 ns )               ; FSM:FSMc|PS.S3        ; RAM:RAMc|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.368 ns                ;
; N/A   ; 386.85 MHz ( period = 2.585 ns )               ; FSM:FSMc|PS.S3        ; RAM:RAMc|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.372 ns                ;
; N/A   ; 386.85 MHz ( period = 2.585 ns )               ; FSM:FSMc|PS.S3        ; RAM:RAMc|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.372 ns                ;
; N/A   ; 387.90 MHz ( period = 2.578 ns )               ; FSM:FSMc|PS.S3        ; RAM:RAMc|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.364 ns                ;
; N/A   ; 387.90 MHz ( period = 2.578 ns )               ; FSM:FSMc|PS.S3        ; RAM:RAMc|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.364 ns                ;
; N/A   ; 389.71 MHz ( period = 2.566 ns )               ; ROM:ROMc|Dout[4]~reg0 ; RAM:RAMc|ram~23       ; clk        ; clk      ; None                        ; None                      ; 1.080 ns                ;
; N/A   ; 389.86 MHz ( period = 2.565 ns )               ; FSM:FSMc|PS.S7        ; RAM:RAMc|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.363 ns                ;
; N/A   ; 392.46 MHz ( period = 2.548 ns )               ; FSM:FSMc|PS.S6        ; RAM:RAMc|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.346 ns                ;
; N/A   ; 397.61 MHz ( period = 2.515 ns )               ; FSM:FSMc|PS.S2        ; RAM:RAMc|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.313 ns                ;
; N/A   ; 405.19 MHz ( period = 2.468 ns )               ; FSM:FSMc|PS.S4        ; RAM:RAMc|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.247 ns                ;
; N/A   ; 405.19 MHz ( period = 2.468 ns )               ; FSM:FSMc|PS.S4        ; RAM:RAMc|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.247 ns                ;
; N/A   ; 406.67 MHz ( period = 2.459 ns )               ; FSM:FSMc|PS.S4        ; RAM:RAMc|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.246 ns                ;
; N/A   ; 406.67 MHz ( period = 2.459 ns )               ; FSM:FSMc|PS.S4        ; RAM:RAMc|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.246 ns                ;
; N/A   ; 406.83 MHz ( period = 2.458 ns )               ; ROM:ROMc|Dout[5]~reg0 ; RAM:RAMc|ram~24       ; clk        ; clk      ; None                        ; None                      ; 1.026 ns                ;
; N/A   ; 407.33 MHz ( period = 2.455 ns )               ; FSM:FSMc|PS.S4        ; RAM:RAMc|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.241 ns                ;
; N/A   ; 407.33 MHz ( period = 2.455 ns )               ; FSM:FSMc|PS.S4        ; RAM:RAMc|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.241 ns                ;
; N/A   ; 409.00 MHz ( period = 2.445 ns )               ; FSM:FSMc|PS.S3        ; RAM:RAMc|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.243 ns                ;
; N/A   ; 414.08 MHz ( period = 2.415 ns )               ; FSM:FSMc|PS.S1        ; RAM:RAMc|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.213 ns                ;
; N/A   ; 415.97 MHz ( period = 2.404 ns )               ; FSM:FSMc|PS.S5        ; ROM:ROMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.989 ns                ;
; N/A   ; 423.55 MHz ( period = 2.361 ns )               ; RAM:RAMc|ram~29       ; RAM:RAMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.166 ns                ;
; N/A   ; 427.35 MHz ( period = 2.340 ns )               ; ROM:ROMc|Dout[4]~reg0 ; RAM:RAMc|ram~17       ; clk        ; clk      ; None                        ; None                      ; 0.955 ns                ;
; N/A   ; 427.35 MHz ( period = 2.340 ns )               ; ROM:ROMc|Dout[4]~reg0 ; RAM:RAMc|ram~11       ; clk        ; clk      ; None                        ; None                      ; 0.956 ns                ;
; N/A   ; 436.30 MHz ( period = 2.292 ns )               ; FSM:FSMc|PS.S5        ; RAM:RAMc|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.090 ns                ;
; N/A   ; 439.17 MHz ( period = 2.277 ns )               ; RAM:RAMc|ram~30       ; RAM:RAMc|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.082 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; ROM:ROMc|Dout[5]~reg0 ; RAM:RAMc|ram~18       ; clk        ; clk      ; None                        ; None                      ; 0.883 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; ROM:ROMc|Dout[5]~reg0 ; RAM:RAMc|ram~12       ; clk        ; clk      ; None                        ; None                      ; 0.882 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S7        ; RAM:RAMc|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.978 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; ROM:ROMc|Dout[5]~reg0 ; RAM:RAMc|ram~30       ; clk        ; clk      ; None                        ; None                      ; 0.862 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S1        ; RAM:RAMc|Dout[1]~en   ; clk        ; clk      ; None                        ; None                      ; 1.935 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S1        ; RAM:RAMc|Dout[2]~en   ; clk        ; clk      ; None                        ; None                      ; 1.931 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S1        ; RAM:RAMc|Dout[3]~en   ; clk        ; clk      ; None                        ; None                      ; 1.931 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S1        ; RAM:RAMc|Dout[4]~en   ; clk        ; clk      ; None                        ; None                      ; 1.930 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S1        ; RAM:RAMc|Dout[5]~en   ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S1        ; RAM:RAMc|Dout[7]~en   ; clk        ; clk      ; None                        ; None                      ; 1.929 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S3        ; RAM:RAMc|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.858 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S3        ; RAM:RAMc|Dout[1]~en   ; clk        ; clk      ; None                        ; None                      ; 1.858 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S3        ; RAM:RAMc|Dout[2]~en   ; clk        ; clk      ; None                        ; None                      ; 1.854 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S3        ; RAM:RAMc|Dout[3]~en   ; clk        ; clk      ; None                        ; None                      ; 1.854 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S3        ; RAM:RAMc|Dout[4]~en   ; clk        ; clk      ; None                        ; None                      ; 1.853 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S3        ; RAM:RAMc|Dout[5]~en   ; clk        ; clk      ; None                        ; None                      ; 1.852 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S3        ; RAM:RAMc|Dout[7]~en   ; clk        ; clk      ; None                        ; None                      ; 1.852 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S4        ; RAM:RAMc|Dout[1]~en   ; clk        ; clk      ; None                        ; None                      ; 1.762 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S4        ; RAM:RAMc|Dout[2]~en   ; clk        ; clk      ; None                        ; None                      ; 1.758 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S4        ; RAM:RAMc|Dout[3]~en   ; clk        ; clk      ; None                        ; None                      ; 1.758 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S4        ; RAM:RAMc|Dout[4]~en   ; clk        ; clk      ; None                        ; None                      ; 1.757 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S4        ; RAM:RAMc|Dout[5]~en   ; clk        ; clk      ; None                        ; None                      ; 1.756 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S4        ; RAM:RAMc|Dout[7]~en   ; clk        ; clk      ; None                        ; None                      ; 1.756 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S2        ; RAM:RAMc|Dout[1]~en   ; clk        ; clk      ; None                        ; None                      ; 1.753 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S2        ; RAM:RAMc|Dout[2]~en   ; clk        ; clk      ; None                        ; None                      ; 1.749 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S2        ; RAM:RAMc|Dout[3]~en   ; clk        ; clk      ; None                        ; None                      ; 1.749 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S2        ; RAM:RAMc|Dout[4]~en   ; clk        ; clk      ; None                        ; None                      ; 1.748 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S2        ; RAM:RAMc|Dout[5]~en   ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S2        ; RAM:RAMc|Dout[7]~en   ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; ROM:ROMc|Dout[4]~reg0 ; RAM:RAMc|ram~29       ; clk        ; clk      ; None                        ; None                      ; 0.723 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~18       ; RAM:RAMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.668 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~11       ; RAM:RAMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.637 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~29       ; RAM:RAMc|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.636 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~17       ; RAM:RAMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.583 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~12       ; RAM:RAMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.507 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S1        ; RAM:RAMc|Dout[0]~en   ; clk        ; clk      ; None                        ; None                      ; 1.438 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~24       ; RAM:RAMc|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.375 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S3        ; RAM:RAMc|Dout[0]~en   ; clk        ; clk      ; None                        ; None                      ; 1.361 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~23       ; RAM:RAMc|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.327 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~18       ; RAM:RAMc|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.280 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S4        ; RAM:RAMc|Dout[0]~en   ; clk        ; clk      ; None                        ; None                      ; 1.265 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S2        ; RAM:RAMc|Dout[0]~en   ; clk        ; clk      ; None                        ; None                      ; 1.256 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~12       ; RAM:RAMc|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.119 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~11       ; RAM:RAMc|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.107 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S5        ; FSM:FSMc|PS.S6        ; clk        ; clk      ; None                        ; None                      ; 1.096 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~17       ; RAM:RAMc|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.053 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S4        ; FSM:FSMc|PS.S5        ; clk        ; clk      ; None                        ; None                      ; 1.032 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~24       ; RAM:RAMc|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.987 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S1        ; RAM:RAMc|Dout[6]~en   ; clk        ; clk      ; None                        ; None                      ; 0.868 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S3        ; FSM:FSMc|PS.S4        ; clk        ; clk      ; None                        ; None                      ; 0.863 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; RAM:RAMc|ram~23       ; RAM:RAMc|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.797 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S3        ; RAM:RAMc|Dout[6]~en   ; clk        ; clk      ; None                        ; None                      ; 0.791 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S1        ; FSM:FSMc|PS.S2        ; clk        ; clk      ; None                        ; None                      ; 0.723 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S2        ; FSM:FSMc|PS.S3        ; clk        ; clk      ; None                        ; None                      ; 0.707 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S4        ; RAM:RAMc|Dout[6]~en   ; clk        ; clk      ; None                        ; None                      ; 0.695 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S2        ; RAM:RAMc|Dout[6]~en   ; clk        ; clk      ; None                        ; None                      ; 0.686 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S7        ; FSM:FSMc|PS.S8        ; clk        ; clk      ; None                        ; None                      ; 0.684 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S6        ; FSM:FSMc|PS.S7        ; clk        ; clk      ; None                        ; None                      ; 0.561 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; FSM:FSMc|PS.S8        ; FSM:FSMc|PS.S5        ; clk        ; clk      ; None                        ; None                      ; 0.547 ns                ;
+-------+------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------+
; tco                                                                                   ;
+-------+--------------+------------+-----------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From                  ; To           ; From Clock ;
+-------+--------------+------------+-----------------------+--------------+------------+
; N/A   ; None         ; 7.926 ns   ; RAM:RAMc|Dout[6]~en   ; Data_Read[6] ; clk        ;
; N/A   ; None         ; 7.924 ns   ; RAM:RAMc|Dout[1]~reg0 ; Data_Read[1] ; clk        ;
; N/A   ; None         ; 7.867 ns   ; RAM:RAMc|Dout[7]~en   ; Data_Read[7] ; clk        ;
; N/A   ; None         ; 7.763 ns   ; RAM:RAMc|Dout[4]~reg0 ; Data_Read[4] ; clk        ;
; N/A   ; None         ; 7.726 ns   ; RAM:RAMc|Dout[3]~en   ; Data_Read[3] ; clk        ;
; N/A   ; None         ; 7.720 ns   ; RAM:RAMc|Dout[2]~en   ; Data_Read[2] ; clk        ;
; N/A   ; None         ; 7.719 ns   ; RAM:RAMc|Dout[0]~reg0 ; Data_Read[0] ; clk        ;
; N/A   ; None         ; 7.718 ns   ; RAM:RAMc|Dout[5]~reg0 ; Data_Read[5] ; clk        ;
; N/A   ; None         ; 7.701 ns   ; RAM:RAMc|Dout[1]~en   ; Data_Read[1] ; clk        ;
; N/A   ; None         ; 7.694 ns   ; RAM:RAMc|Dout[0]~en   ; Data_Read[0] ; clk        ;
; N/A   ; None         ; 7.693 ns   ; RAM:RAMc|Dout[4]~en   ; Data_Read[4] ; clk        ;
; N/A   ; None         ; 7.679 ns   ; RAM:RAMc|Dout[5]~en   ; Data_Read[5] ; clk        ;
+-------+--------------+------------+-----------------------+--------------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jan 29 08:25:39 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off System -c System --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 273.82 MHz between source register "FSM:FSMc|PS.S1" and destination register "ROM:ROMc|Dout[4]~reg0" (period= 3.652 ns)
    Info: + Longest register to register delay is 1.613 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X60_Y12_N25; Fanout = 4; REG Node = 'FSM:FSMc|PS.S1'
        Info: 2: + IC(0.343 ns) + CELL(0.438 ns) = 0.781 ns; Loc. = LCCOMB_X60_Y12_N26; Fanout = 8; COMB Node = 'FSM:FSMc|WideOr1~0'
        Info: 3: + IC(0.466 ns) + CELL(0.366 ns) = 1.613 ns; Loc. = LCFF_X60_Y12_N17; Fanout = 4; REG Node = 'ROM:ROMc|Dout[4]~reg0'
        Info: Total cell delay = 0.804 ns ( 49.85 % )
        Info: Total interconnect delay = 0.809 ns ( 50.15 % )
    Info: - Smallest clock skew is 0.001 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.352 ns
            Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 30; CLK Node = 'clk'
            Info: 2: + IC(1.953 ns) + CELL(0.537 ns) = 3.352 ns; Loc. = LCFF_X60_Y12_N17; Fanout = 4; REG Node = 'ROM:ROMc|Dout[4]~reg0'
            Info: Total cell delay = 1.399 ns ( 41.74 % )
            Info: Total interconnect delay = 1.953 ns ( 58.26 % )
        Info: - Longest clock path from clock "clk" to source register is 3.351 ns
            Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 30; CLK Node = 'clk'
            Info: 2: + IC(1.952 ns) + CELL(0.537 ns) = 3.351 ns; Loc. = LCFF_X60_Y12_N25; Fanout = 4; REG Node = 'FSM:FSMc|PS.S1'
            Info: Total cell delay = 1.399 ns ( 41.75 % )
            Info: Total interconnect delay = 1.952 ns ( 58.25 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tco from clock "clk" to destination pin "Data_Read[6]" through register "RAM:RAMc|Dout[6]~en" is 7.926 ns
    Info: + Longest clock path from clock "clk" to source register is 3.351 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 30; CLK Node = 'clk'
        Info: 2: + IC(1.952 ns) + CELL(0.537 ns) = 3.351 ns; Loc. = LCFF_X60_Y12_N5; Fanout = 1; REG Node = 'RAM:RAMc|Dout[6]~en'
        Info: Total cell delay = 1.399 ns ( 41.75 % )
        Info: Total interconnect delay = 1.952 ns ( 58.25 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 4.325 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X60_Y12_N5; Fanout = 1; REG Node = 'RAM:RAMc|Dout[6]~en'
        Info: 2: + IC(1.458 ns) + CELL(2.867 ns) = 4.325 ns; Loc. = PIN_AA20; Fanout = 0; PIN Node = 'Data_Read[6]'
        Info: Total cell delay = 2.867 ns ( 66.29 % )
        Info: Total interconnect delay = 1.458 ns ( 33.71 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 133 megabytes
    Info: Processing ended: Wed Jan 29 08:25:39 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


