\section{Anexos}

\subsection{Descripciones del hardware}

\lstinputlisting[
language=vhdl,
label=prog:forgenerate1_vhdl,
caption={Descripci贸n en VHDL del arreglo de compuertas OR.}
]{
	../../Proyectos/ForGenerate1/ForGenerate1_VHDL/ForGenerate1_VHDL.vhd
}

\lstinputlisting[
language=vhdl,
label=prog:forgenerate2_vhdl,
caption={Descripci贸n en VHDL del arreglo de compuertas OR, AND y XOR.}
]{
	../../Proyectos/ForGenerate2/ForGenerate2_VHDL/ForGenerate2_VHDL.vhd
}

\lstinputlisting[
language=verilog,
label=prog:forgenerate1_verilog,
caption={Descripci贸n en Verilog del arreglo de compuertas OR.}
]{
	../../Proyectos/ForGenerate1/ForGenerate1_Verilog/ForGenerate1_Verilog.v
}

\lstinputlisting[
language=verilog,
label=prog:forgenerate2_verilog,
caption={Descripci贸n en Verilog del arreglo de compuertas OR, AND y XOR.}
]{
	../../Proyectos/ForGenerate2/ForGenerate2_Verilog/ForGenerate2_Verilog.v
}

\subsection{Bancos de pruebas (\textit{Test Benches})}

\lstinputlisting[
	language=verilog,
	%label=prog:asign,
	caption={Banco de prueba para el \autoref{prog:forgenerate1_vhdl}.}
]{
	../../Proyectos/ForGenerate1/ForGenerate1_VHDL/simulation/modelsim/ForGenerate1_VHDL.vht
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:forgenerate2_vhdl}.}
]{
	../../Proyectos/ForGenerate2/ForGenerate2_VHDL/simulation/modelsim/ForGenerate2_VHDL.vht
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:forgenerate1_verilog}.}
]{
	../../Proyectos/ForGenerate1/ForGenerate1_Verilog/simulation/modelsim/ForGenerate1_Verilog.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:forgenerate2_verilog}.}
]{
	../../Proyectos/ForGenerate2/ForGenerate2_Verilog/simulation/modelsim/ForGenerate2_Verilog.vt
}