channel backscattering, interface states, microscopic 
physics, and aggressively scaled process 
technologies. As to the third year, we will also 
enhance the quality of the works over the past two 
years. In addition, the following items will be 
conducted (primarily on the layout induced stress and 
with the feature size expected down to 32 nm and 
beyond): (1) measurement of channel stress via gate 
current； also extracted on the same devices are the 
carrier mobility and threshold voltage, as well as 
the channel backscattering coefficient； (2) 
measurement of lateral diffusion via edge current； 
(3) measurement of the interface states using the 
low-frequency noise along with the updated physical 
models； and (4) elaborating on the relation between 
electrical characteristics and physical mechanisms 
underlying the metal-gate/high-K strained MOSFETs. 
Eventually, we will integrate all experimentally 
determined stress values with the aim of constructing 
a 3-D stress physical model. The validity of the 3-D 
model will be compared with literature data while the 
followings will be incorporated as well: the 
interface states physical model, the stress induced 
dopant diffusion physical model, the subthreshold 
current physical model, the gate current physical 
model, the edge current physical model, the substrate 
current physical model, the carrier mobility physical 
model, the threshold voltage physical model, etc. The 
resulting integration tool can find practical 
applications in the areas of strain engineering. 
英文關鍵詞： Strain, Stress, MOSFETs, Diffusion, Nano, Scattering, 
Tunneling, Dielectric, Defects 
 
 2 
行政院國家科學委員會補助專題研究計畫成果報告 
高度微縮金氧半電晶體應變工程及物理機制之研究 
Strain Engineering and its Physical Mechanisms in Highly Scaled MOSFETs 
執行期限: 97/08/01 ~ 100/12/31 
計畫編號: NSC 97-2221-E-009-155- MY3 
主持人：陳明哲教授    國立交通大學電子工程學系及電子研究所 
一、中文摘要 
本計畫為期三年，針對應變矽技術重要議題進行研
究，如應力量測、雜質擴散、通道背向散射、表面缺陷
密度、微觀物理、以及製程演進等。 第一年將進行下列
項目(針對佈局引致應力的 n 型金氧半電晶體且特性尺度
低至40奈米左右): (1)量測閘極介電層穿隧電流以反推通
道內部應力。同一元件上的載子遷移率和臨界電壓將一
併萃取，也將萃取通道背向散射係數; (2)量測邊緣直接穿
隧電流以得到特定應力下所造成的橫向擴散; (3)使用低
頻雜訊量測技術萃取出介面缺陷密度，也將提出並量化
物理模式 ; (4)運作嶄新串聯電阻萃取方法，並檢驗串聯
電阻所造成的影響;以及(5)進行計算電洞能帶結構在不
同應力大小及方位下的重要物理參數值。 第二年除繼續
強化前一年研究品質外，亦將進行下列項目(針對佈局引
致應力的 p 型金氧半電晶體且特性尺度低至 40 奈米左
右): (1)量測閘極介電層穿隧電流以反推通道內部應力大
小。同一元件上的載子遷移率和臨界電壓將一併萃取，
也將萃取通道背向散射係數; (2)量測邊緣直接穿隧電流
決定橫向擴散; (3)使用低頻雜訊量測技術萃取出介面缺
陷密度，強化物理模式;以及(4)進行金屬閘高 K 介電層電
晶體完整的應變下電性量測: 次臨界電流、閘極電流、邊
緣電流、基座電流、載子遷移率、臨界電壓、介電層與
矽介面缺陷密度等，並與物理模式作一關聯。 第三年除
繼續強化前兩年研究品質外，亦將進行下列項目(針對佈
局技術製造應力電晶體且特性尺度可望至 32 奈米以下): 
(1)量測其閘極介電層電流反推通道內部應力大小。同一
元件上的載子遷移率和臨界電壓將一併萃取，也將萃取
通道背向散射係數; (2)量測邊緣電流以得到特定應力下
所造成的橫向擴散; (3)使用低頻雜訊量測技術萃取出元
件的介面缺陷密度;以及(4)繼續強化電性量測與金屬閘
高 K 介電層電晶體物理模式的關聯，並建立通道內部應
力之物理模式。 最終我們將整合所有不同實驗條件下萃
取的應力值嘗試提出一個三維應力物理模式。此模式的
驗證將與文獻數據作一比較，並嘗試納入介電層與矽介
面的缺陷密度物理模式，機械應力下雜質擴散物理模
式，次臨界電流物理模式，閘極電流物理模式，邊緣電
流物理模式，基座電流物理模式，載子遷移率物理模式，
臨界電壓物理模式等，以為應變工程實際所用。  
關鍵詞: 
應變，應力，金氧半電晶體，擴散，奈米，散射，穿隧，
介電層，缺陷 
英文摘要 
This is a three-year project dedicated to the strained 
silicon engineering in highly scaled MOSFETs concerning 
the stress measurement, dopant diffusion, channel 
backscattering, interface states, microscopic physics, and 
aggressively scaled process technologies. In the first year, 
the following items will be carried out (primarily on 
n-MOSFETs with the layout induced stress and with the 
feature size down to 40 nm or so): (1) measurement of 
channel stress via the gate tunneling current; also extracted 
are the carrier mobility and threshold voltage, as well as the 
channel backscattering coefficient, on the same devices; (2) 
measurement of dopant diffusion near the source/drain 
corner via edge direct tunneling; (3) measurement of 
interface states via the low-frequency noise, along with the 
quantified physical models; (4) with the novel series 
resistance extraction method, the effect of series resistance 
will be highlighted; and (5) calculation of the important 
physical parameters for the hole’s band structures under the 
stress magnitude and orientation. The goal of the second 
year is that we will further strengthen the quality of the 
works in the first year. Besides, we will explore the 
additional items (primarily on p-MOSFETs with the layout 
induced stress and feature size down to 40 nm or so): (1) 
measurement of channel stress via gate direct tunneling; 
also extracted on the same devices are the carrier mobility 
and threshold voltage, as well as the channel backscattering 
coefficient; (2) measurement of lateral diffusion via edge 
direct tunneling; (3) measurement of the interface states 
using the low-frequency noise along with the enhanced 
physical models; and (4) comprehensive electrical 
measurements for metal-gate/high-K strained MOSFETs, 
such as subthreshold current, gate current, edge current, 
substrate current, carrier mobility, threshold voltage, and 
interface states, along with a linkage to the underlying 
physical models. As to the third year, we will also enhance 
the quality of the works over the past two years. In addition, 
 4 
- 許義明博士: 2007 年畢業(with Ph.D. Dissertation entitled 
“Layout Dependent Effect on Advanced MOSFETs”) 即成
為 TSMC RD Manager. TCAD and Device Engineering 領域權
威, 曾發表多篇 IEDM 及 Symposium on VLSI Technology 會
議論文. 
- 黃煥宗博士：TSMC 32/22 奈米 RD 技術經理;  2003-2005
年選派為 Scientist to Freescale Company, USA. 曾發表多篇
IEDM 及 Symposium on VLSI Technology 會議論文; 今年就
以第一作者領銜一篇 IEDM 論文: 
H. T. Huang, et al., “45nm high-k/metal-gate CMOS technology 
for GPU/NPU applications with highest PFET performance,” 
IEEE IEDM Tech. Dig., p. 285, 2007. 
 
  然而, 應變矽技術領域至深且廣, 現階段已湧現諸多議
題: 
(1) 串聯電阻對應力量測之影響 
   源汲極串聯電阻會造成額外的電位降，減少本質電壓，
並且降低驅動能力。當通道長度減少的時候，串聯電阻所佔
比例也越大，這將使驅動電流降低的問題將會越來嚴重。因
此源汲極串聯電阻將對上面提到的應力量測產生不可忽視
的誤差，特別是在小於 100 奈米的應變矽奈米尺寸金氧半電
晶體中。但問題是產業標準的 Shift and Ratio 方法已經很久
不採用了。 
經過長久的努力我們最近已經提出了一個新的方法來
萃取串聯電阻，並經由實驗驗證，且不需要考慮閘極或通道
長度。這個方法是在一個載子遷移率(mobility)保持定值的電
壓區間內操作，而不需要考慮臨界電壓調整及摻雜擾動所造
成的不同通道摻雜濃度。這個方法和以往不同之處在於它不
需透過許多不一樣通道長度的元件和 C-V 實驗去萃取串聯
電阻，利用此新方法可以在單顆元件上簡易的萃取串聯電
阻。研究細節可參考我們發表的相關文獻:  
- D. W. Lin, M. L. Cheng, S. W. Wang, C. C. Wu, and M. J. 
Chen, “A constant mobility method to enable MOSFET 
series resistance extraction,” IEEE Electron Device Letters, 
vol. 28, pp. 1132-2234, December, 2007. 
 
(2) P-MOSFET 應力量測 
由於 Holes 本身的 Band Structures 就極特殊， 雖然我們
已有能計算 Hole Direct Tunneling 的論文發表: 
- K. N. Yang, H. T. Huang, M. J. Chen, Y. M. Lin, M. H. Yu, S. 
M. Jang, C. H. Yu, and M. S. Liang, “Edge hole direct 
tunneling in off-state ultrathin gate oxide p-channel 
MOSFETs,” IEEE International Electron Devices Meeting 
(IEDM) Technical Digest, pp. 679-682, Dec. 2000 (San 
Francisco). 
- K. N. Yang, H. T. Huang, M. C. Chang, C. M. Chu, Y. S. Chen, 
M. J. Chen, Y. M. Lin, M. H. Yu, S. M. Jang, C. H. Yu, and M. 
S. Liang,  “A physical model for hole direct tunneling current 
in p+ poly-gate pMOSFETs with ultrathin gate oxides,” IEEE 
Trans. Electron Devices, pp. 2161-2166, Nov. 2000.  
但關鍵處卻卡在 k dot p 方法的不易，因之我們尚未執行
P-MOSFET 應力量測。 最近，與中興大學張書通教授的合
作取得 k dot p 程式，經初步檢驗即與文獻上數據符合，因之
此種障礙已被解決。 
 
(3) 應變矽之通道背向散射研究 
    在通道背向散射(即波動導向的下世代奈米元件物理)
領域,我們這幾年完成了大量的實驗工作,改進了原先的理
論模式，發表了一系列相關論文，以 2002 IEDM 最為代表
性: 
- M. J. Chen, H. T. Huang, K. C. Huang, P. N. Chen, C. S. 
Chang, and Carlos H. Diaz, “Temperature dependent channel 
backscattering coefficients in nanoscale MOSFETs,” IEEE 
IEDM Technical Digest, pp. 39-42, Dec. 2002. 
雖然如前所述從事應變矽技術的研究者在 IEEE 
Symposium on VLSI Technology 國際會議上引用了我們的
此篇論文以萃取通道背向散射係數，但我們自信可以產
出更好的成果，只是需要更為充裕的時間以及更多的應
變數據。 
 
(4)  應變與表面缺陷密度之物理關聯 
我們已能並已經測量出應力下的 MOSFETs 表面缺陷密
度但相關物理機制尚待量化建立。部分原因是實驗樣本
數不足。另外需從純粹理論物理期刊如 Physical Review 
Letters 等尋找相似物理機制。 
 
(5) 製程之演進 
目前應變矽技術已演進入第三代 (詳見於上述黃煥宗博
士 2007 年 IEDM 論文) 。 展望未來數年，應變矽技術
將演進為 non-planar stress，即三維化 (通道長度方向，
通道寬度方向，以及垂直於通道平面方向) 。另一方面，
我 們 剛 從 工 業 界 取 得 High-K/metal gate strained 
MOSFETs 以及 capping layer 覆蓋層 induced stress 晶
片，尚未展開研究。 
 
因之，向國科會提出為期三年專題計畫書，針對上
述議題進行研究，期盼能再度對攸關下世代奈米 CMOS
半導體產業的應變矽技術領域作出實質的貢獻。 
 
三、研究方法與成果 
方法: 
進行下列項目: 
(1) 利用閘極直接穿隧電流估算應變矽 n 型金氧半場
效電晶體通道應力大小 
我們將從工業界取得針對幾組利用佈局技術製造單軸
應力 (縱向或橫向 ) 的 n-MOSFETs 元件 (down to 40 
nm) ，並且自行製作在不同長晶方向晶圓上的不同通道
方向元件，量測其閘極介電層傳導帶電子穿隧電流。透
過已知的製程參數、文獻上已發表的形變位能係數，以
及我們的閘極穿隧電流物理模型，可以從量測到的穿隧
電流對閘級電壓的關係曲線反推通道內部應力大小。之
後我們也會將此方法應用到使用覆蓋層技術製造應力的
元件上。為檢驗此方法的準確性，同元件上的載子遷移
率和臨界電壓將一併萃取，並將其得到之壓電係數及能
帶位移和文獻比較。佈局技巧與通道應力改變的關係將
一併驗證。我們也將萃取通道背向散射係數並與通道應
力作一關連。 
(2) 藉由邊緣直接穿隧電流量測在機械應力下雜質的
擴散情況 
   對於因佈局技術而造成縱向或橫向應力的
n-MOSFET，次臨界電流將以閘極邊緣到淺塹渠絕緣之
間間隙的函數呈現，期可藉由能帶改變推測出源極及汲
極的應力大小。萃取出來的局部應力會和在反轉時之閘
極穿隧電流、載子遷移率與臨界電壓之量測做一量化比
較。此外，萃取出來的應力和閘極邊緣到淺塹渠絕緣間
距離的關係將用來檢驗佈局技巧的有效性。在累積區時
所量測之邊緣直接穿隧電流可直接得到閘極和源極與汲
極的重疊面積。尤其是，對於特定應力下所造成橫向擴
散數值會具體地和製程模擬結果做比較。 
(3) 量測應變矽 n-MOSFETs 閘級介電層與矽介面的
缺陷密度 
我們將萃取元件工作在線性區時的臨界電壓及低電場載
子遷移率，並使用低頻雜訊量測技術，在頻率 3Hz 到
100kHz 及準平衡條件(VD= 0.05V) 下 ，以閘極過驅動
 6 
 
 
High-Mobility Sidewall Corner Structure 
 
 
 
 8 
Advanced Quantum Strain Simulator 
 
EV
EC
Calculation range
Given a surface field  Fs0
Then, initial V0(z)= Fs0 * z
Six-band k･p Schrodinger 
Equation Solver
1. DOS Effective Mass  <mvDOS>
2. Quantization Effective Mass  mvQN
3. Surface Potential Drop Vs
EMA Oriented Schrodinger-
Poisson Iteration Solver 
1. Surface Potential Profile  V1st(z)
Six-band k･p Schrodinger 
Equation Solver
1. Subband Levels  E1st
2. Wave-functions  ζ(z)1st
3. Fermi Level  Ef
1st
4. Inversion Layer Density  pinv
1st
5. Depletion Layer Density  pdep
1st
Poisson Equation 
Solver
1. Surface 
Potential Profile  
V2nd(z)
Are the 
convergence 
conditions satisfied?
End
Core Accelerator
Part 1. Computational Acceleration 
Part 2. Self-consistency
Ehole
0
validated by Ref. [3]
validated by Ref. [9]
 
       
 
 
-5 -4 -3 -2 -1 0 1 2 3 4 5
0
1
2
3
4
5
6
7
8
9
10
11
12
13
-1 0 1
1
2
3
4
5
  
 
 Phonon Scattering Only
 Phonon and Surface Roughness Scattering 
 Velocity-induced
 Fan's Sim.      [4]    Okada's Sim.   [5] 
 Wang's Sim.   [6]    Sun's Sim.       [7] 
 Pham's Sim.   [8]    Packan's Sim. [9] 
 Bufler's Sim.  [10]        
(This Work)
TransverseLongitudinal
Stress (GPa)
H
o
le
 M
o
b
il
it
y
 E
n
h
a
n
c
e
m
e
n
t 
 
 
 10 
HKMG Parameter Extraction 
 
 
                                      
 
 
 
 
 
 
 
 12 
Strain Induced Oxidation Retardation 
 
 
 
 
 
 
 
 
 
 14 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 16 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 1 
敬啟者: 
    
  本人執行第三年計畫未出國. 理由為研究已產生重大突破, 為爭取
時間, 全數投 IEEE EDL以及 IEEE TED期刊, 並已在短短兩個月內
全部接受發表.  所列核准出國費用業已繳回國庫. 
   
  
此 致  國科會 
 
 
 
 
國立交通大學電子工程學系及電子研究所 計畫主持人：陳明哲 敬上 
April 12, 2012 
97 年度專題研究計畫研究成果彙整表 
計畫主持人：陳明哲 計畫編號：97-2221-E-009-155-MY3 
計畫名稱：高度微縮金氧半電晶體應變工程及物理機制之研究 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 12 12 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 5 5 100%  
博士生 3 3 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
發表 IEEE T-ED 期刊論文 6篇,IEEE EDL 期刊論文 5篇,及 IEEE 會議論文 1篇. 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
奈米元件應變工程及應變物理已是目前重大議題之一，且今後數年對應變工程領域而言，
是極為關鍵的時期。而應變技術研究除可與國內半導體工業界製程微縮趨勢直接連線外，
在學理方面自有一片天空。我們過去數年在應變技術下了很大的工夫，首先從機械應力下
雜質擴散物理模式入手.再據此加強深度及廣度，產生系列學術論文 (主要系列物理模式: 
機械應力下雜質擴散物理模式， 閘極穿隧電流物理模式，邊緣穿隧電流物理模式，載子
遷移率物理模式，臨界電壓物理模式等； 以及 FUSI and embedded SiGe 應變工程等).
  
我們過去數年透過國科會支持的專題計畫身教言教，培育出年青一代精英，積極推動並見
證我國工業界往奈米之路前進。僅列一些名單，以為這幾年國科會支持的專題計畫在產生
人才方面之成果: 
1.楊國男博士，TSMC Design 部門經理，2012 年 3 月上任，負責 14-nm FinFET Design Flow。
2. 林大文博士，TSMC R&D Device Engineering 部門經理，負責 20-nm Extended Planar 
Bulk 及之後 10- and 7-nm FinFETs。 
3. 許義明博士，TSMC 科技委員，TSMC TCAD 主要負責人。 
4. 許智育博士，TSMC 2011 年研發替代役參與 10- and 7-nm FinFETs R&D 團隊。 
5. 兩位博士班，李建志和李韋漢，2012 年將畢業，已獲 2012 年 TSMC 研發替代役，將分
別加入 14-nm FinFETs R&D 團隊和 10- and 7-nm FinFETs R&D 團隊。  
