a)As arquiteturas RISC e CISC representam dois modelos diferentes de design de processadores, cada um com características próprias. A principal diferença entre eles está na complexidade e na quantidade de instruções que cada arquitetura oferece, o que impacta diretamente no desempenho, na eficiência e na forma como os programas são executados.
A arquitetura RISC é baseada em um conjunto reduzido e simplificado de instruções. Cada instrução é projetada para ser executada de forma rápida e em um único ciclo de clock. Como as instruções são simples, a execução é mais previsível e facilita a implementação de técnicas de paralelismo, como o pipeline. Isso torna a arquitetura RISC bastante eficiente em termos de velocidade e economia de energia, sendo muito utilizada em dispositivos móveis, embarcados e sistemas com restrições de desempenho ou consumo.
A arquitetura CISC é caracterizada por um conjunto extenso e complexo de instruções, muitas das quais podem realizar operações elaboradas em uma única instrução, como acessar a memória, realizar cálculos e armazenar o resultado de uma só vez. Ela foi desenvolvida com o objetivo de reduzir a quantidade de instruções que um programa precisa para executar uma tarefa, tornando o código mais compacto e facilitando a programação em linguagens de mais alto nível. No entanto, essa complexidade torna o projeto do processador mais sofisticado, e muitas instruções levam vários ciclos de clock para serem executadas. A arquitetura x86, utilizada em processadores da Intel e AMD.

b)A arquitetura MIPS foi desenvolvida com o propósito de implementar de forma prática e eficiente os princípios da arquitetura RISC. Criada nos anos 80 em  Stanford, a MIPS foi projetada com foco na simplicidade do conjunto de instruções, desempenho previsível e facilidade de implementação em hardware, especialmente para fins educacionais, sistemas embarcados e aplicações de alto desempenho.
O principal objetivo da MIPS é oferecer uma arquitetura limpa, onde cada instrução executa uma única operação simples,em um único ciclo de clock. Isso permite o uso eficaz de técnicas como pipeline, onde várias instruções podem ser processadas simultaneamente em diferentes estágios do processador. Com instruções de tamanho fixo (32 bits) e um conjunto reduzido de operações, a arquitetura MIPS favorece o paralelismo interno e torna a execução mais rápida e previsível, facilitando o desenvolvimento de compiladores e sistemas operacionais.