Fitter report for soc_system
Wed Apr 13 21:26:02 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. DLL Summary
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Apr 13 21:26:01 2022       ;
; Quartus Prime Version           ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                   ; soc_system                                  ;
; Top-level Entity Name           ; soc_system_top                              ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 27,154 / 32,070 ( 85 % )                    ;
; Total registers                 ; 54421                                       ;
; Total pins                      ; 362 / 457 ( 79 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 786,432 / 4,065,280 ( 19 % )                ;
; Total RAM Blocks                ; 96 / 397 ( 24 % )                           ;
; Total DSP Blocks                ; 1 / 87 ( 1 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; 4                                     ;                                       ;
; Regenerate Full Fit Report During ECO Compiles                     ; On                                    ; Off                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.35        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.9%      ;
;     Processor 3            ;  11.5%      ;
;     Processor 4            ;  11.4%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port                ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                         ; Destination Port         ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|~GND                                                                                                                                                                                                                                                  ; Deleted         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; HPS_DDR3_DM[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DM[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_N[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_P[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_P[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQS_P[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[4]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[5]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[6]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[7]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[8]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[9]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[10]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[11]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[12]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[13]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[14]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[15]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[16]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[17]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[18]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[19]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[20]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[21]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[22]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[23]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[24]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[25]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[26]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[27]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[28]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[29]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[30]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[31]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|seriesterminationcontrol[0]                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                 ; SERIESTERMINATIONCONTROL ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; soc_system:soc_system0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                          ;                          ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; CLKOUT                   ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|texture_row_select[0]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|Mult0~8                                                                                                                                                                                                                                                                                                           ; RESULTA                  ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|texture_row_select[1]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|Mult0~8                                                                                                                                                                                                                                                                                                           ; RESULTA                  ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|texture_row_select[2]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|Mult0~8                                                                                                                                                                                                                                                                                                           ; RESULTA                  ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|texture_row_select[3]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|Mult0~8                                                                                                                                                                                                                                                                                                           ; RESULTA                  ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|texture_row_select[4]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|Mult0~8                                                                                                                                                                                                                                                                                                           ; RESULTA                  ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|texture_row_select[5]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|Mult0~8                                                                                                                                                                                                                                                                                                           ; RESULTA                  ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|col_module_index_to_read[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|col_module_index_to_read[0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|col_module_index_to_write[0]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|col_module_index_to_write[0]~DUPLICATE                                                                                                                                                                                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|col_module_index_to_write[1]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|col_module_index_to_write[1]~DUPLICATE                                                                                                                                                                                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][0]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][0]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][3]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][3]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][6]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][6]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][9]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][9]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][0]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][0]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][2]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][2]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][3]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][3]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][6]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][6]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|cur_col_first_write_stage_data[0]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|cur_col_first_write_stage_data[0]~DUPLICATE                                                                                                                                                                                                                                                                       ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|cur_col_first_write_stage_data[9]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|cur_col_first_write_stage_data[9]~DUPLICATE                                                                                                                                                                                                                                                                       ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|cur_col_first_write_stage_data[10]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|cur_col_first_write_stage_data[10]~DUPLICATE                                                                                                                                                                                                                                                                      ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][24]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][24]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|s4_pixel_type.000                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|s4_pixel_type.000~DUPLICATE                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|s4_pixel_type.010                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|s4_pixel_type.010~DUPLICATE                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|textures:textures0|altsyncram:textures_rtl_0|altsyncram_cke1:auto_generated|address_reg_a[0]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|textures:textures0|altsyncram:textures_rtl_0|altsyncram_cke1:auto_generated|address_reg_a[0]~DUPLICATE                                                                                                                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|textures:textures0|altsyncram:textures_rtl_0|altsyncram_cke1:auto_generated|address_reg_a[1]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|textures:textures0|altsyncram:textures_rtl_0|altsyncram_cke1:auto_generated|address_reg_a[1]~DUPLICATE                                                                                                                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|VGA_CLK                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|VGA_CLK~DUPLICATE                                                                                                                                                                                                                                                                           ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|hcount[1]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|hcount[1]~DUPLICATE                                                                                                                                                                                                                                                                         ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|hcount[3]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|hcount[3]~DUPLICATE                                                                                                                                                                                                                                                                         ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|hcount[4]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|hcount[4]~DUPLICATE                                                                                                                                                                                                                                                                         ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|hcount[7]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|hcount[7]~DUPLICATE                                                                                                                                                                                                                                                                         ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|hcount[10]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|hcount[10]~DUPLICATE                                                                                                                                                                                                                                                                        ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|vcount[3]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|vcount[3]~DUPLICATE                                                                                                                                                                                                                                                                         ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|vcount[5]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|vcount[5]~DUPLICATE                                                                                                                                                                                                                                                                         ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|vcount[6]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|vcount[6]~DUPLICATE                                                                                                                                                                                                                                                                         ;                          ;                       ;
; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|vcount[7]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|vcount[7]~DUPLICATE                                                                                                                                                                                                                                                                         ;                          ;                       ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                       ;                          ;                       ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo|mem[0][19]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo|mem[0][19]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo|mem[0][39]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo|mem[0][39]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo|mem[0][59]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                         ;                          ;                       ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]~DUPLICATE                                                                                                                 ;                          ;                       ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[3]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[3]~DUPLICATE                                                                                                                 ;                          ;                       ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[13]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[13]~DUPLICATE                                                                                                                ;                          ;                       ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[1]~DUPLICATE                                                                                                            ;                          ;                       ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                  ;                          ;                       ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                    ;                          ;                       ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:column_decoder_0_avalon_slave_0_translator|waitrequest_reset_override                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:column_decoder_0_avalon_slave_0_translator|waitrequest_reset_override~DUPLICATE                                                                                                                                                                                     ;                          ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                           ;
+-----------------------------+---------------------------------------------+--------------+-------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                              ; Ignored From ; Ignored To                                                                                            ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------------------------------+--------------+-------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[0].oe_reg                                                                             ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[1].oe_reg                                                                             ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[2].oe_reg                                                                             ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[3].oe_reg                                                                             ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[4].oe_reg                                                                             ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[5].oe_reg                                                                             ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[6].oe_reg                                                                             ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[7].oe_reg                                                                             ; on            ; Compiler or HDL Assignment ;
; PLL Compensation Mode       ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|pll0|fbout                                             ; DIRECT        ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[1]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[2]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[3]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[1]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[2]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[3]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n               ; OFF           ; QSF Assignment             ;
; Global Signal               ; soc_system_top                              ;              ; soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                          ; OFF           ; QSF Assignment             ;
+-----------------------------+---------------------------------------------+--------------+-------------------------------------------------------------------------------------------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 76518 ) ; 0.00 % ( 0 / 76518 )       ; 0.00 % ( 0 / 76518 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 76518 ) ; 0.00 % ( 0 / 76518 )       ; 0.00 % ( 0 / 76518 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                                                                        ;
+---------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------------------------------------------------------------------------------------------+
; Partition Name                        ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                                                           ;
+---------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------------------------------------------------------------------------------------------+
; Top                                   ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                                                                    ;
; soc_system_hps_0_hps_io_border:border ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border ;
; hard_block:auto_generated_inst        ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                                                                     ;
+---------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                            ;
+---------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                        ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+---------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                                   ; 0.00 % ( 0 / 75676 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; soc_system_hps_0_hps_io_border:border ; 0.00 % ( 0 / 829 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst        ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+---------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/adam/Desktop/project/raycasting-prj/hardware/output_files/soc_system.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 27,154 / 32,070       ; 85 %  ;
; ALMs needed [=A-B+C]                                        ; 27,154                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 32,070 / 32,070       ; 100 % ;
;         [a] ALMs used for LUT logic and registers           ; 7,741                 ;       ;
;         [b] ALMs used for LUT logic                         ; 7,327                 ;       ;
;         [c] ALMs used for registers                         ; 17,002                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 5,112 / 32,070        ; 16 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 196 / 32,070          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 171                   ;       ;
;         [c] Due to LAB input limits                         ; 25                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 3,207 / 3,207         ; 100 % ;
;     -- Logic LABs                                           ; 3,207                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 20,747                ;       ;
;     -- 7 input functions                                    ; 19                    ;       ;
;     -- 6 input functions                                    ; 18,066                ;       ;
;     -- 5 input functions                                    ; 269                   ;       ;
;     -- 4 input functions                                    ; 1,387                 ;       ;
;     -- <=3 input functions                                  ; 1,006                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 16,258                ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 54,195                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 49,486 / 64,140       ; 77 %  ;
;         -- Secondary logic registers                        ; 4,709 / 64,140        ; 7 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 54,154                ;       ;
;         -- Routing optimization registers                   ; 41                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 362 / 457             ; 79 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 226                   ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 1 / 1 ( 100 % )       ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- I2C                                                  ; 2 / 4 ( 50 % )        ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- SPI Master                                           ; 1 / 2 ( 50 % )        ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- USB                                                  ; 1 / 2 ( 50 % )        ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 96 / 397              ; 24 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 786,432 / 4,065,280   ; 19 %  ;
; Total block memory implementation bits                      ; 983,040 / 4,065,280   ; 24 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 1 / 87                ; 1 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 1 / 4                 ; 25 %  ;
; Hard Memory Controllers                                     ; 1 / 2                 ; 50 %  ;
; Average interconnect usage (total/H/V)                      ; 39.7% / 38.6% / 43.3% ;       ;
; Peak interconnect usage (total/H/V)                         ; 59.3% / 59.7% / 60.8% ;       ;
; Maximum fan-out                                             ; 55700                 ;       ;
; Highest non-global fan-out                                  ; 55699                 ;       ;
; Total fan-out                                               ; 354797                ;       ;
; Average fan-out                                             ; 3.82                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                    ;
+-------------------------------------------------------------+-------------------------+---------------------------------------+--------------------------------+
; Statistic                                                   ; Top                     ; soc_system_hps_0_hps_io_border:border ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-------------------------+---------------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 27154 / 32070 ( 85 % )  ; 0 / 32070 ( 0 % )                     ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 27154                   ; 0                                     ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 32070 / 32070 ( 100 % ) ; 0 / 32070 ( 0 % )                     ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 7741                    ; 0                                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 7327                    ; 0                                     ; 0                              ;
;         [c] ALMs used for registers                         ; 17002                   ; 0                                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                       ; 0                                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 5112 / 32070 ( 16 % )   ; 0 / 32070 ( 0 % )                     ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 196 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )                     ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                       ; 0                                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 171                     ; 0                                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 25                      ; 0                                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                       ; 0                                     ; 0                              ;
;                                                             ;                         ;                                       ;                                ;
; Difficulty packing design                                   ; Low                     ; Low                                   ; Low                            ;
;                                                             ;                         ;                                       ;                                ;
; Total LABs:  partially or completely used                   ; 3207 / 3207 ( 100 % )   ; 0 / 3207 ( 0 % )                      ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 3207                    ; 0                                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                       ; 0                                     ; 0                              ;
;                                                             ;                         ;                                       ;                                ;
; Combinational ALUT usage for logic                          ; 20747                   ; 0                                     ; 0                              ;
;     -- 7 input functions                                    ; 19                      ; 0                                     ; 0                              ;
;     -- 6 input functions                                    ; 18066                   ; 0                                     ; 0                              ;
;     -- 5 input functions                                    ; 269                     ; 0                                     ; 0                              ;
;     -- 4 input functions                                    ; 1387                    ; 0                                     ; 0                              ;
;     -- <=3 input functions                                  ; 1006                    ; 0                                     ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 16258                   ; 0                                     ; 0                              ;
; Memory ALUT usage                                           ; 0                       ; 0                                     ; 0                              ;
;     -- 64-address deep                                      ; 0                       ; 0                                     ; 0                              ;
;     -- 32-address deep                                      ; 0                       ; 0                                     ; 0                              ;
;                                                             ;                         ;                                       ;                                ;
; Dedicated logic registers                                   ; 0                       ; 0                                     ; 0                              ;
;     -- By type:                                             ;                         ;                                       ;                                ;
;         -- Primary logic registers                          ; 49486 / 64140 ( 77 % )  ; 0 / 64140 ( 0 % )                     ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 4709 / 64140 ( 7 % )    ; 0 / 64140 ( 0 % )                     ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                         ;                                       ;                                ;
;         -- Design implementation registers                  ; 54154                   ; 0                                     ; 0                              ;
;         -- Routing optimization registers                   ; 41                      ; 0                                     ; 0                              ;
;                                                             ;                         ;                                       ;                                ;
;                                                             ;                         ;                                       ;                                ;
; Virtual pins                                                ; 0                       ; 0                                     ; 0                              ;
; I/O pins                                                    ; 289                     ; 72                                    ; 1                              ;
; I/O registers                                               ; 50                      ; 176                                   ; 0                              ;
; Total block memory bits                                     ; 786432                  ; 0                                     ; 0                              ;
; Total block memory implementation bits                      ; 983040                  ; 0                                     ; 0                              ;
; M10K block                                                  ; 96 / 397 ( 24 % )       ; 0 / 397 ( 0 % )                       ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 1 / 87 ( 1 % )          ; 0 / 87 ( 0 % )                        ; 0 / 87 ( 0 % )                 ;
; DLL                                                         ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                        ; 0 / 4 ( 0 % )                  ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )       ; 0 / 116 ( 0 % )                       ; 2 / 116 ( 1 % )                ;
; Impedance control block                                     ; 0 / 4 ( 0 % )           ; 1 / 4 ( 25 % )                        ; 0 / 4 ( 0 % )                  ;
; Double data rate I/O output circuitry                       ; 0 / 1325 ( 0 % )        ; 186 / 1325 ( 14 % )                   ; 0 / 1325 ( 0 % )               ;
; Double data rate I/O input circuitry                        ; 0 / 400 ( 0 % )         ; 32 / 400 ( 8 % )                      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 0 / 400 ( 0 % )         ; 66 / 400 ( 16 % )                     ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 0 / 425 ( 0 % )         ; 40 / 425 ( 9 % )                      ; 0 / 425 ( 0 % )                ;
; Impedance logic block                                       ; 0 / 8 ( 0 % )           ; 2 / 8 ( 25 % )                        ; 0 / 8 ( 0 % )                  ;
; DQS pin delay chain                                         ; 0 / 25 ( 0 % )          ; 4 / 25 ( 16 % )                       ; 0 / 25 ( 0 % )                 ;
; DQS pin enable control                                      ; 0 / 25 ( 0 % )          ; 4 / 25 ( 16 % )                       ; 0 / 25 ( 0 % )                 ;
; Delay chain                                                 ; 0 / 1300 ( 0 % )        ; 124 / 1300 ( 9 % )                    ; 0 / 1300 ( 0 % )               ;
; Pin configuration                                           ; 0 / 400 ( 0 % )         ; 40 / 400 ( 10 % )                     ; 0 / 400 ( 0 % )                ;
; DQS pin configuration                                       ; 0 / 25 ( 0 % )          ; 4 / 25 ( 16 % )                       ; 0 / 25 ( 0 % )                 ;
; Signal Splitter                                             ; 0 / 400 ( 0 % )         ; 5 / 400 ( 1 % )                       ; 0 / 400 ( 0 % )                ;
; Leveling delay chain                                        ; 0 / 36 ( 0 % )          ; 6 / 36 ( 16 % )                       ; 0 / 36 ( 0 % )                 ;
; Clock Phase Select                                          ; 0 / 175 ( 0 % )         ; 26 / 175 ( 14 % )                     ; 0 / 175 ( 0 % )                ;
; Read FIFO Read Clock Select Block                           ; 0 / 400 ( 0 % )         ; 32 / 400 ( 8 % )                      ; 0 / 400 ( 0 % )                ;
; LFIFO                                                       ; 0 / 25 ( 0 % )          ; 4 / 25 ( 16 % )                       ; 0 / 25 ( 0 % )                 ;
; HPS SDRAM PLL                                               ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                       ; 0 / 1 ( 0 % )                  ;
; HPS EMAC peripheral                                         ; 0 / 2 ( 0 % )           ; 1 / 2 ( 50 % )                        ; 0 / 2 ( 0 % )                  ;
; HPS GPIO peripheral                                         ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                       ; 0 / 1 ( 0 % )                  ;
; HPS I2C peripheral                                          ; 0 / 4 ( 0 % )           ; 2 / 4 ( 50 % )                        ; 0 / 4 ( 0 % )                  ;
; HPS SDMMC peripheral                                        ; 0 / 1 ( 0 % )           ; 1 / 1 ( 100 % )                       ; 0 / 1 ( 0 % )                  ;
; HPS SPI Master peripheral                                   ; 0 / 2 ( 0 % )           ; 1 / 2 ( 50 % )                        ; 0 / 2 ( 0 % )                  ;
; HPS UART peripheral                                         ; 0 / 2 ( 0 % )           ; 1 / 2 ( 50 % )                        ; 0 / 2 ( 0 % )                  ;
; HPS USB peripheral                                          ; 0 / 2 ( 0 % )           ; 1 / 2 ( 50 % )                        ; 0 / 2 ( 0 % )                  ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )                         ; 1 / 1 ( 100 % )                ;
; Hard Memory Controller                                      ; 0 / 2 ( 0 % )           ; 1 / 2 ( 50 % )                        ; 0 / 2 ( 0 % )                  ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )                         ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )                         ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )                         ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )                         ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )                         ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA lightweight interface                           ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )                         ; 1 / 1 ( 100 % )                ;
; HPS interrupts interface                                    ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )                         ; 1 / 1 ( 100 % )                ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )                         ; 1 / 1 ( 100 % )                ;
; IR FIFO USERDES Block                                       ; 0 / 400 ( 0 % )         ; 32 / 400 ( 8 % )                      ; 0 / 400 ( 0 % )                ;
; Hard Memory PHY                                             ; 0 / 2 ( 0 % )           ; 1 / 2 ( 50 % )                        ; 0 / 2 ( 0 % )                  ;
; VFIFO                                                       ; 0 / 25 ( 0 % )          ; 4 / 25 ( 16 % )                       ; 0 / 25 ( 0 % )                 ;
;                                                             ;                         ;                                       ;                                ;
; Connections                                                 ;                         ;                                       ;                                ;
;     -- Input Connections                                    ; 54590                   ; 77                                    ; 52                             ;
;     -- Registered Input Connections                         ; 54198                   ; 0                                     ; 0                              ;
;     -- Output Connections                                   ; 162                     ; 102                                   ; 54455                          ;
;     -- Registered Output Connections                        ; 24                      ; 0                                     ; 0                              ;
;                                                             ;                         ;                                       ;                                ;
; Internal Connections                                        ;                         ;                                       ;                                ;
;     -- Total Connections                                    ; 353487                  ; 5208                                  ; 54513                          ;
;     -- Registered Connections                               ; 257371                  ; 100                                   ; 0                              ;
;                                                             ;                         ;                                       ;                                ;
; External Connections                                        ;                         ;                                       ;                                ;
;     -- Top                                                  ; 196                     ; 49                                    ; 54507                          ;
;     -- soc_system_hps_0_hps_io_border:border                ; 49                      ; 130                                   ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 54507                   ; 0                                     ; 0                              ;
;                                                             ;                         ;                                       ;                                ;
; Partition Interface                                         ;                         ;                                       ;                                ;
;     -- Input Ports                                          ; 44                      ; 12                                    ; 53                             ;
;     -- Output Ports                                         ; 155                     ; 44                                    ; 88                             ;
;     -- Bidir Ports                                          ; 163                     ; 65                                    ; 0                              ;
;                                                             ;                         ;                                       ;                                ;
; Registered Ports                                            ;                         ;                                       ;                                ;
;     -- Registered Input Ports                               ; 0                       ; 0                                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                       ; 0                                     ; 0                              ;
;                                                             ;                         ;                                       ;                                ;
; Port Connectivity                                           ;                         ;                                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                       ; 0                                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                       ; 0                                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                       ; 0                                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                       ; 0                                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                       ; 0                                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                       ; 0                                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                       ; 0                                     ; 32                             ;
;     -- Output Ports with no Fanout                          ; 0                       ; 0                                     ; 0                              ;
+-------------------------------------------------------------+-------------------------+---------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                            ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+
; ADC_DOUT            ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; AUD_ADCDAT          ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; CLOCK2_50           ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50           ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50           ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50            ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 54295                 ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_DDR3_RZQ        ; D27   ; 6A       ; 89           ; 80           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; SSTL-15 Class I ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_CLK     ; G20   ; 7B       ; 68           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DATA[0] ; A21   ; 7B       ; 69           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DATA[1] ; B20   ; 7B       ; 68           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DATA[2] ; B18   ; 7B       ; 66           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DATA[3] ; D21   ; 7B       ; 66           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_DV      ; K17   ; 7B       ; 68           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_SPIM_MISO       ; E24   ; 7A       ; 74           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_UART_RX         ; B25   ; 7A       ; 79           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_USB_CLKOUT      ; N16   ; 7D       ; 52           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_USB_DIR         ; E14   ; 7D       ; 49           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; HPS_USB_NXT         ; A14   ; 7D       ; 49           ; 81           ; 6            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; IRDA_RXD            ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; KEY[0]              ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; KEY[1]              ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; KEY[2]              ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; KEY[3]              ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[0]               ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 128                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[1]               ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 104                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[2]               ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[3]               ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[4]               ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[5]               ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[6]               ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[7]               ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[8]               ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; SW[9]               ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_CLK27            ; H15   ; 8A       ; 40           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[0]          ; D2    ; 8A       ; 12           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[1]          ; B1    ; 8A       ; 16           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[2]          ; E2    ; 8A       ; 8            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[3]          ; B2    ; 8A       ; 16           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[4]          ; D1    ; 8A       ; 6            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[5]          ; E1    ; 8A       ; 6            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[6]          ; C2    ; 8A       ; 12           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[7]          ; B3    ; 8A       ; 14           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_HS               ; A5    ; 8A       ; 26           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
; TD_VS               ; A3    ; 8A       ; 24           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL     ; Off         ; --                        ; User                 ; no        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Termination                       ; Termination Control Block                                                                                                                                                         ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_DIN             ; AK4   ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCLK            ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT          ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK             ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]        ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]       ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]       ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]       ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]        ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]        ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]        ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]        ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]        ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]        ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]        ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]        ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]        ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]          ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]          ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N          ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE            ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK            ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N           ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM           ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N          ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM           ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N           ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FAN_CTRL            ; AA12  ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK       ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]             ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]             ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]             ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]             ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]             ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]             ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]             ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]             ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]             ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]             ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]             ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]             ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]             ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]             ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]             ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]             ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]             ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]             ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]             ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]             ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]             ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]             ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]             ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]             ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]             ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]             ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]             ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]             ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]             ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]             ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]             ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]             ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]             ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]             ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]             ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]             ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]             ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]             ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]             ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]             ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]             ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]             ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_DDR3_ADDR[0]    ; F26   ; 6A       ; 89           ; 71           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[10]   ; D29   ; 6A       ; 89           ; 78           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[11]   ; C30   ; 6A       ; 89           ; 78           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[12]   ; B30   ; 6A       ; 89           ; 79           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[13]   ; C29   ; 6A       ; 89           ; 79           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[14]   ; H25   ; 6A       ; 89           ; 80           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[1]    ; G30   ; 6A       ; 89           ; 71           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[2]    ; F28   ; 6A       ; 89           ; 72           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[3]    ; F30   ; 6A       ; 89           ; 72           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[4]    ; J25   ; 6A       ; 89           ; 72           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[5]    ; J27   ; 6A       ; 89           ; 72           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[6]    ; F29   ; 6A       ; 89           ; 73           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[7]    ; E28   ; 6A       ; 89           ; 73           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[8]    ; H27   ; 6A       ; 89           ; 78           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[9]    ; G26   ; 6A       ; 89           ; 78           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[0]      ; E29   ; 6A       ; 89           ; 74           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[1]      ; J24   ; 6A       ; 89           ; 74           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[2]      ; J23   ; 6A       ; 89           ; 74           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CAS_N      ; E27   ; 6A       ; 89           ; 77           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CKE        ; L29   ; 6A       ; 89           ; 57           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_N       ; L23   ; 6A       ; 89           ; 73           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_P       ; M23   ; 6A       ; 89           ; 73           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CS_N       ; H24   ; 6A       ; 89           ; 79           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[0]      ; K28   ; 6A       ; 89           ; 63           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[1]      ; M28   ; 6A       ; 89           ; 56           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[2]      ; R28   ; 6B       ; 89           ; 49           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[3]      ; W30   ; 6B       ; 89           ; 42           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ODT        ; H28   ; 6A       ; 89           ; 65           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RAS_N      ; D30   ; 6A       ; 89           ; 77           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RESET_N    ; P30   ; 6B       ; 89           ; 51           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_WE_N       ; C28   ; 6A       ; 89           ; 80           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_GTX_CLK    ; H19   ; 7B       ; 71           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_MDC        ; B21   ; 7B       ; 69           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_DATA[0] ; F20   ; 7B       ; 71           ; 81           ; 7            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_DATA[1] ; J19   ; 7B       ; 71           ; 81           ; 4            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_DATA[2] ; F21   ; 7B       ; 71           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_DATA[3] ; F19   ; 7B       ; 69           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_TX_EN      ; A20   ; 7B       ; 68           ; 81           ; 7            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_SD_CLK          ; A16   ; 7C       ; 55           ; 81           ; 7            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_SPIM_CLK        ; C23   ; 7A       ; 76           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_SPIM_MOSI       ; D22   ; 7A       ; 74           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_UART_TX         ; C25   ; 7A       ; 79           ; 81           ; 4            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_USB_STP         ; C15   ; 7D       ; 52           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IRDA_TXD            ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]             ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]             ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]             ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]             ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]             ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]             ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]             ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]             ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]             ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]             ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TD_RESET_N          ; F6    ; 8A       ; 2            ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N         ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]            ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]            ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]            ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]            ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]            ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]            ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]            ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]            ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK             ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]            ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]            ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]            ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]            ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]            ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]            ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]            ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]            ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS              ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]            ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]            ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]            ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]            ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]            ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]            ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]            ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]            ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N          ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS              ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                               ; --                                                                                                                                                                                ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+--------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Input Termination                ; Output Termination             ; Termination Control Block                                                                                                                                                         ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+--------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ADC_CS_N          ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; AUD_ADCLRCK       ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; AUD_BCLK          ; H7    ; 8A       ; 16           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; AUD_DACLRCK       ; H8    ; 8A       ; 24           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[0]        ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[10]       ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[11]       ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[12]       ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[13]       ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[14]       ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[15]       ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[1]        ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[2]        ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[3]        ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[4]        ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[5]        ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[6]        ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[7]        ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[8]        ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; DRAM_DQ[9]        ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; FPGA_I2C_SDAT     ; K12   ; 8A       ; 12           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[0]         ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[10]        ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[11]        ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[12]        ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[13]        ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[14]        ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[15]        ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[16]        ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[17]        ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[18]        ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[19]        ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[1]         ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[20]        ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[21]        ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[22]        ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[23]        ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[24]        ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[25]        ; AD20  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[26]        ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[27]        ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[28]        ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[29]        ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[2]         ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[30]        ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[31]        ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[32]        ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[33]        ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[34]        ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[35]        ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[3]         ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[4]         ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[5]         ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[6]         ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[7]         ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[8]         ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_0[9]         ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[0]         ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[10]        ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[11]        ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[12]        ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[13]        ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[14]        ; AK29  ; 4A       ; 82           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[15]        ; AK28  ; 4A       ; 82           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[16]        ; AK27  ; 4A       ; 80           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[17]        ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[18]        ; AK26  ; 4A       ; 76           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[19]        ; AH25  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[1]         ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[20]        ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[21]        ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[22]        ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[23]        ; AG23  ; 4A       ; 64           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[24]        ; AK23  ; 4A       ; 72           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[25]        ; AH23  ; 4A       ; 70           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[26]        ; AK22  ; 4A       ; 68           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[27]        ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[28]        ; AH22  ; 4A       ; 66           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[29]        ; AG22  ; 4A       ; 66           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[2]         ; AB21  ; 4A       ; 88           ; 0            ; 18           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[30]        ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[31]        ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[32]        ; AE22  ; 4A       ; 78           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[33]        ; AD21  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[34]        ; AA20  ; 4A       ; 84           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[35]        ; AC22  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[3]         ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[4]         ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[5]         ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[6]         ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[7]         ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[8]         ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; GPIO_1[9]         ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; HPS_CONV_USB_N    ; B15   ; 7D       ; 52           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[35] (inverted)                                                                                                                                                                                                                             ;
; HPS_DDR3_DQS_N[0] ; M19   ; 6A       ; 89           ; 65           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[1] ; N24   ; 6A       ; 89           ; 58           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[2] ; R18   ; 6B       ; 89           ; 51           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_N[3] ; R21   ; 6B       ; 89           ; 44           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; HPS_DDR3_DQS_P[0] ; N18   ; 6A       ; 89           ; 65           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[1] ; N25   ; 6A       ; 89           ; 58           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[2] ; R19   ; 6B       ; 89           ; 51           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQS_P[3] ; R22   ; 6B       ; 89           ; 44           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; HPS_DDR3_DQ[0]    ; K23   ; 6A       ; 89           ; 66           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[10]   ; K29   ; 6A       ; 89           ; 59           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[11]   ; K27   ; 6A       ; 89           ; 58           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[12]   ; M26   ; 6A       ; 89           ; 57           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[13]   ; M27   ; 6A       ; 89           ; 57           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[14]   ; L28   ; 6A       ; 89           ; 57           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[15]   ; M30   ; 6A       ; 89           ; 56           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[16]   ; U26   ; 6B       ; 89           ; 52           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[17]   ; T26   ; 6B       ; 89           ; 52           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[18]   ; N29   ; 6B       ; 89           ; 52           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[19]   ; N28   ; 6B       ; 89           ; 51           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[1]    ; K22   ; 6A       ; 89           ; 66           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[20]   ; P26   ; 6B       ; 89           ; 50           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[21]   ; P27   ; 6B       ; 89           ; 50           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[22]   ; N27   ; 6B       ; 89           ; 50           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[23]   ; R29   ; 6B       ; 89           ; 49           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[24]   ; P24   ; 6B       ; 89           ; 45           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[25]   ; P25   ; 6B       ; 89           ; 45           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_DDR3_DQ[26]   ; T29   ; 6B       ; 89           ; 45           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[27]   ; T28   ; 6B       ; 89           ; 44           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[28]   ; R27   ; 6B       ; 89           ; 43           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[29]   ; R26   ; 6B       ; 89           ; 43           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[2]    ; H30   ; 6A       ; 89           ; 66           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; HPS_DDR3_DQ[30]   ; V30   ; 6B       ; 89           ; 43           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[31]   ; W29   ; 6B       ; 89           ; 42           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[3]    ; G28   ; 6A       ; 89           ; 65           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; HPS_DDR3_DQ[4]    ; L25   ; 6A       ; 89           ; 64           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; HPS_DDR3_DQ[5]    ; L24   ; 6A       ; 89           ; 64           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; HPS_DDR3_DQ[6]    ; J30   ; 6A       ; 89           ; 64           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; HPS_DDR3_DQ[7]    ; J29   ; 6A       ; 89           ; 63           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; HPS_DDR3_DQ[8]    ; K26   ; 6A       ; 89           ; 59           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; HPS_DDR3_DQ[9]    ; L26   ; 6A       ; 89           ; 59           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; HPS_ENET_INT_N    ; C19   ; 7B       ; 60           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[37] (inverted)                                                                                                                                                                                                                             ;
; HPS_ENET_MDIO     ; E21   ; 7B       ; 69           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[1] (inverted)                                                                                                                                                                                                                              ;
; HPS_GSENSOR_INT   ; B22   ; 7A       ; 76           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[47] (inverted)                                                                                                                                                                                                                             ;
; HPS_I2C1_SCLK     ; E23   ; 7A       ; 77           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[31]                                                                                                                                                                                                                                        ;
; HPS_I2C1_SDAT     ; C24   ; 7A       ; 78           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[30]                                                                                                                                                                                                                                        ;
; HPS_I2C2_SCLK     ; H23   ; 7A       ; 78           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[33]                                                                                                                                                                                                                                        ;
; HPS_I2C2_SDAT     ; A25   ; 7A       ; 79           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[32]                                                                                                                                                                                                                                        ;
; HPS_I2C_CONTROL   ; B26   ; 7A       ; 79           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[41] (inverted)                                                                                                                                                                                                                             ;
; HPS_KEY           ; G21   ; 7A       ; 78           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[45] (inverted)                                                                                                                                                                                                                             ;
; HPS_LED           ; A24   ; 7A       ; 78           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[43] (inverted)                                                                                                                                                                                                                             ;
; HPS_LTC_GPIO      ; H17   ; 7C       ; 57           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[39] (inverted)                                                                                                                                                                                                                             ;
; HPS_SD_CMD        ; F18   ; 7C       ; 58           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[3] (inverted)                                                                                                                                                                                                                              ;
; HPS_SD_DATA[0]    ; G18   ; 7C       ; 58           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[5] (inverted)                                                                                                                                                                                                                              ;
; HPS_SD_DATA[1]    ; C17   ; 7C       ; 58           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[7] (inverted)                                                                                                                                                                                                                              ;
; HPS_SD_DATA[2]    ; D17   ; 7C       ; 55           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[9] (inverted)                                                                                                                                                                                                                              ;
; HPS_SD_DATA[3]    ; B16   ; 7C       ; 55           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[11] (inverted)                                                                                                                                                                                                                             ;
; HPS_SPIM_SS       ; D24   ; 7A       ; 74           ; 81           ; 4            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                                                                                          ;
; HPS_USB_DATA[0]   ; E16   ; 7D       ; 54           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[13] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[1]   ; G16   ; 7D       ; 54           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[15] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[2]   ; D16   ; 7D       ; 54           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[17] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[3]   ; D14   ; 7D       ; 53           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[19] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[4]   ; A15   ; 7D       ; 53           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[21] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[5]   ; C14   ; 7D       ; 53           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[23] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[6]   ; D15   ; 7D       ; 53           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[25] (inverted)                                                                                                                                                                                                                             ;
; HPS_USB_DATA[7]   ; M17   ; 7D       ; 52           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 8mA              ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[27] (inverted)                                                                                                                                                                                                                             ;
; PS2_CLK           ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; PS2_CLK2          ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; PS2_DAT           ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
; PS2_DAT2          ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; 16mA             ; Off                              ; Off                            ; --                                                                                                                                                                                ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SW[1]~input (inverted)                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+--------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 15 / 32 ( 47 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 48 / 48 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 80 / 80 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 23 / 44 ( 52 % )  ; 1.5V          ; 0.75V        ; 2.5V          ;
; 6A       ; 48 / 56 ( 86 % )  ; 1.5V          ; 0.75V        ; 2.5V          ;
; 7A       ; 14 / 19 ( 74 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7B       ; 15 / 22 ( 68 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7C       ; 7 / 12 ( 58 % )   ; 3.3V          ; --           ; 3.3V          ;
; 7D       ; 13 / 14 ( 93 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 50 / 80 ( 63 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                     ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard                    ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; TD_VS                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; TD_HS                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; HPS_USB_NXT                     ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ; 447        ; 7D             ; HPS_USB_DATA[4]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A16      ; 439        ; 7C             ; HPS_SD_CLK                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; HPS_ENET_TX_EN                  ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A21      ; 411        ; 7B             ; HPS_ENET_RX_DATA[0]             ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; HPS_LED                         ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A25      ; 389        ; 7A             ; HPS_I2C2_SDAT                   ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; FAN_CTRL                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; GPIO_1[34]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; GPIO_1[1]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; IRDA_RXD                        ; input  ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; GPIO_1[0]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; GPIO_1[2]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; IRDA_TXD                        ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; GPIO_1[35]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; GPIO_1[3]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; PS2_CLK2                        ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; GPIO_1[33]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; GPIO_1[4]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; PS2_DAT2                        ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; GPIO_1[32]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; GPIO_1[5]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; GPIO_1[6]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; GPIO_1[31]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; GPIO_1[30]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; GPIO_1[7]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; GPIO_1[8]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; GPIO_0[34]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; GPIO_1[29]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; GPIO_1[23]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; GPIO_1[9]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; GPIO_1[10]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; GPIO_1[28]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; GPIO_1[25]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; GPIO_1[11]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; GPIO_1[19]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; GPIO_1[12]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; ADC_CS_N                        ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; GPIO_0[35]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; GPIO_1[27]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; GPIO_1[21]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; GPIO_1[20]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; GPIO_1[17]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; GPIO_1[13]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; ADC_SCLK                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; ADC_DOUT                        ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; ADC_DIN                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; GPIO_1[26]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; GPIO_1[24]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; GPIO_1[22]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; GPIO_1[18]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; GPIO_1[16]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; GPIO_1[15]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; GPIO_1[14]                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; TD_DATA[1]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; TD_DATA[3]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; TD_DATA[7]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; HPS_CONV_USB_N                  ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ; 441        ; 7C             ; HPS_SD_DATA[3]                  ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; HPS_ENET_RX_DATA[2]             ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; HPS_ENET_RX_DATA[1]             ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B21      ; 413        ; 7B             ; HPS_ENET_MDC                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B22      ; 399        ; 7A             ; HPS_GSENSOR_INT                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; HPS_UART_RX                     ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B26      ; 386        ; 7A             ; HPS_I2C_CONTROL                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; HPS_DDR3_ADDR[12]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; TD_DATA[6]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; HPS_USB_DATA[5]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C15      ; 453        ; 7D             ; HPS_USB_STP                     ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; HPS_SD_DATA[1]                  ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; HPS_ENET_INT_N                  ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; HPS_SPIM_CLK                    ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C24      ; 393        ; 7A             ; HPS_I2C1_SDAT                   ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C25      ; 388        ; 7A             ; HPS_UART_TX                     ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C26      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; HPS_DDR3_WE_N                   ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C29      ; 367        ; 6A             ; HPS_DDR3_ADDR[13]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C30      ; 363        ; 6A             ; HPS_DDR3_ADDR[11]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D1       ; 529        ; 8A             ; TD_DATA[4]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 515        ; 8A             ; TD_DATA[0]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; HPS_USB_DATA[3]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D15      ; 449        ; 7D             ; HPS_USB_DATA[6]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D16      ; 445        ; 7D             ; HPS_USB_DATA[2]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D17      ; 440        ; 7C             ; HPS_SD_DATA[2]                  ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; HPS_ENET_RX_DATA[3]             ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D22      ; 402        ; 7A             ; HPS_SPIM_MOSI                   ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D23      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; HPS_SPIM_SS                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_DDR3_RZQ                    ; input  ; SSTL-15 Class I                 ;                     ; --           ; N               ; no       ; Off          ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; HPS_DDR3_ADDR[10]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D30      ; 359        ; 6A             ; HPS_DDR3_RAS_N                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E1       ; 527        ; 8A             ; TD_DATA[5]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ; 525        ; 8A             ; TD_DATA[2]                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; HPS_USB_DIR                     ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; HPS_USB_DATA[0]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; HPS_ENET_MDIO                   ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; HPS_I2C1_SCLK                   ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E24      ; 403        ; 7A             ; HPS_SPIM_MISO                   ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; HPS_DDR3_CAS_N                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E28      ; 351        ; 6A             ; HPS_DDR3_ADDR[7]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E29      ; 353        ; 6A             ; HPS_DDR3_BA[0]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; TD_RESET_N                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; HPS_SD_CMD                      ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F19      ; 410        ; 7B             ; HPS_ENET_TX_DATA[3]             ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F20      ; 407        ; 7B             ; HPS_ENET_TX_DATA[0]             ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F21      ; 409        ; 7B             ; HPS_ENET_TX_DATA[2]             ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; HPS_DDR3_ADDR[0]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; HPS_DDR3_ADDR[2]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F29      ; 349        ; 6A             ; HPS_DDR3_ADDR[6]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F30      ; 347        ; 6A             ; HPS_DDR3_ADDR[3]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G1       ;            ;                ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; AUD_XCK                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; HPS_USB_DATA[1]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; HPS_SD_DATA[0]                  ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; HPS_ENET_RX_CLK                 ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G21      ; 392        ; 7A             ; HPS_KEY                         ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; HPS_DDR3_ADDR[9]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G27      ; 339        ; 6A             ; VREFB6AN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; HPS_DDR3_DQ[3]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; HPS_DDR3_ADDR[1]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;                                 ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; TD_CLK27                        ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; HPS_LTC_GPIO                    ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; HPS_ENET_GTX_CLK                ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; HPS_I2C2_SCLK                   ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H24      ; 364        ; 6A             ; HPS_DDR3_CS_N                   ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H25      ; 368        ; 6A             ; HPS_DDR3_ADDR[14]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; HPS_DDR3_ADDR[8]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H28      ; 333        ; 6A             ; HPS_DDR3_ODT                    ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; HPS_DDR3_DQ[2]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; HPS_ENET_TX_DATA[1]             ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; HPS_DDR3_BA[2]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J24      ; 352        ; 6A             ; HPS_DDR3_BA[1]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J25      ; 344        ; 6A             ; HPS_DDR3_ADDR[4]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; HPS_DDR3_ADDR[5]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J28      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; HPS_DDR3_DQ[7]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J30      ; 329        ; 6A             ; HPS_DDR3_DQ[6]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; HPS_ENET_RX_DV                  ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; HPS_DDR3_DQ[1]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K23      ; 338        ; 6A             ; HPS_DDR3_DQ[0]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; HPS_DDR3_DQ[8]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K27      ; 319        ; 6A             ; HPS_DDR3_DQ[11]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K28      ; 325        ; 6A             ; HPS_DDR3_DM[0]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K29      ; 321        ; 6A             ; HPS_DDR3_DQ[10]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; HPS_DDR3_CK_N                   ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L24      ; 328        ; 6A             ; HPS_DDR3_DQ[5]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L25      ; 330        ; 6A             ; HPS_DDR3_DQ[4]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L26      ; 320        ; 6A             ; HPS_DDR3_DQ[9]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; HPS_DDR3_DQ[14]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L29      ; 315        ; 6A             ; HPS_DDR3_CKE                    ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; HPS_USB_DATA[7]                 ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; HPS_DDR3_DQS_N[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; HPS_DDR3_CK_P                   ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; HPS_DDR3_DQ[12]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M27      ; 312        ; 6A             ; HPS_DDR3_DQ[13]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M28      ; 309        ; 6A             ; HPS_DDR3_DM[1]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; HPS_DDR3_DQ[15]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; HPS_USB_CLKOUT                  ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; HPS_DDR3_DQS_P[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; HPS_DDR3_DQS_N[1]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N25      ; 316        ; 6A             ; HPS_DDR3_DQS_P[1]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N26      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; HPS_DDR3_DQ[22]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N28      ; 303        ; 6B             ; HPS_DDR3_DQ[19]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N29      ; 305        ; 6B             ; HPS_DDR3_DQ[18]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; HPS_DDR3_DQ[24]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P25      ; 288        ; 6B             ; HPS_DDR3_DQ[25]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P26      ; 298        ; 6B             ; HPS_DDR3_DQ[20]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P27      ; 296        ; 6B             ; HPS_DDR3_DQ[21]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; HPS_DDR3_RESET_N                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; HPS_DDR3_DQS_N[2]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R19      ; 300        ; 6B             ; HPS_DDR3_DQS_P[2]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; HPS_DDR3_DQS_N[3]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 284        ; 6B             ; HPS_DDR3_DQS_P[3]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; HPS_DDR3_DQ[29]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R27      ; 282        ; 6B             ; HPS_DDR3_DQ[28]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R28      ; 293        ; 6B             ; HPS_DDR3_DM[2]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R29      ; 295        ; 6B             ; HPS_DDR3_DQ[23]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; HPS_DDR3_DQ[17]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; HPS_DDR3_DQ[27]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T29      ; 289        ; 6B             ; HPS_DDR3_DQ[26]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; HPS_DDR3_DQ[16]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; VREFB6BN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; HPS_DDR3_DQ[30]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; HPS_DDR3_DQ[31]                 ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W30      ; 277        ; 6B             ; HPS_DDR3_DM[3]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL                     ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL                     ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; DLL                                                                                                                                                                                  ; Location       ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll|dll_wys_m ; DLL_X89_Y81_N3 ; Low Jitter           ; 1280                    ; normal                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; VGA_B[0]            ; Missing drive strength and slew rate ;
; VGA_B[1]            ; Missing drive strength and slew rate ;
; VGA_B[2]            ; Missing drive strength and slew rate ;
; VGA_B[3]            ; Missing drive strength and slew rate ;
; VGA_B[4]            ; Missing drive strength and slew rate ;
; VGA_B[5]            ; Missing drive strength and slew rate ;
; VGA_B[6]            ; Missing drive strength and slew rate ;
; VGA_B[7]            ; Missing drive strength and slew rate ;
; VGA_BLANK_N         ; Missing drive strength and slew rate ;
; VGA_CLK             ; Missing drive strength and slew rate ;
; VGA_G[0]            ; Missing drive strength and slew rate ;
; VGA_G[1]            ; Missing drive strength and slew rate ;
; VGA_G[2]            ; Missing drive strength and slew rate ;
; VGA_G[3]            ; Missing drive strength and slew rate ;
; VGA_G[4]            ; Missing drive strength and slew rate ;
; VGA_G[5]            ; Missing drive strength and slew rate ;
; VGA_G[6]            ; Missing drive strength and slew rate ;
; VGA_G[7]            ; Missing drive strength and slew rate ;
; VGA_HS              ; Missing drive strength and slew rate ;
; VGA_R[0]            ; Missing drive strength and slew rate ;
; VGA_R[1]            ; Missing drive strength and slew rate ;
; VGA_R[2]            ; Missing drive strength and slew rate ;
; VGA_R[3]            ; Missing drive strength and slew rate ;
; VGA_R[4]            ; Missing drive strength and slew rate ;
; VGA_R[5]            ; Missing drive strength and slew rate ;
; VGA_R[6]            ; Missing drive strength and slew rate ;
; VGA_R[7]            ; Missing drive strength and slew rate ;
; VGA_VS              ; Missing drive strength and slew rate ;
; ADC_DIN             ; Missing drive strength and slew rate ;
; ADC_SCLK            ; Missing drive strength and slew rate ;
; AUD_DACDAT          ; Missing drive strength and slew rate ;
; AUD_XCK             ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[10]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[11]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[12]       ; Missing drive strength and slew rate ;
; DRAM_BA[0]          ; Missing drive strength and slew rate ;
; DRAM_BA[1]          ; Missing drive strength and slew rate ;
; DRAM_CAS_N          ; Missing drive strength and slew rate ;
; DRAM_CKE            ; Missing drive strength and slew rate ;
; DRAM_CLK            ; Missing drive strength and slew rate ;
; DRAM_CS_N           ; Missing drive strength and slew rate ;
; DRAM_LDQM           ; Missing drive strength and slew rate ;
; DRAM_RAS_N          ; Missing drive strength and slew rate ;
; DRAM_UDQM           ; Missing drive strength and slew rate ;
; DRAM_WE_N           ; Missing drive strength and slew rate ;
; FAN_CTRL            ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK       ; Missing drive strength and slew rate ;
; HEX0[0]             ; Missing drive strength and slew rate ;
; HEX0[1]             ; Missing drive strength and slew rate ;
; HEX0[2]             ; Missing drive strength and slew rate ;
; HEX0[3]             ; Missing drive strength and slew rate ;
; HEX0[4]             ; Missing drive strength and slew rate ;
; HEX0[5]             ; Missing drive strength and slew rate ;
; HEX0[6]             ; Missing drive strength and slew rate ;
; HEX1[0]             ; Missing drive strength and slew rate ;
; HEX1[1]             ; Missing drive strength and slew rate ;
; HEX1[2]             ; Missing drive strength and slew rate ;
; HEX1[3]             ; Missing drive strength and slew rate ;
; HEX1[4]             ; Missing drive strength and slew rate ;
; HEX1[5]             ; Missing drive strength and slew rate ;
; HEX1[6]             ; Missing drive strength and slew rate ;
; HEX2[0]             ; Missing drive strength and slew rate ;
; HEX2[1]             ; Missing drive strength and slew rate ;
; HEX2[2]             ; Missing drive strength and slew rate ;
; HEX2[3]             ; Missing drive strength and slew rate ;
; HEX2[4]             ; Missing drive strength and slew rate ;
; HEX2[5]             ; Missing drive strength and slew rate ;
; HEX2[6]             ; Missing drive strength and slew rate ;
; HEX3[0]             ; Missing drive strength and slew rate ;
; HEX3[1]             ; Missing drive strength and slew rate ;
; HEX3[2]             ; Missing drive strength and slew rate ;
; HEX3[3]             ; Missing drive strength and slew rate ;
; HEX3[4]             ; Missing drive strength and slew rate ;
; HEX3[5]             ; Missing drive strength and slew rate ;
; HEX3[6]             ; Missing drive strength and slew rate ;
; HEX4[0]             ; Missing drive strength and slew rate ;
; HEX4[1]             ; Missing drive strength and slew rate ;
; HEX4[2]             ; Missing drive strength and slew rate ;
; HEX4[3]             ; Missing drive strength and slew rate ;
; HEX4[4]             ; Missing drive strength and slew rate ;
; HEX4[5]             ; Missing drive strength and slew rate ;
; HEX4[6]             ; Missing drive strength and slew rate ;
; HEX5[0]             ; Missing drive strength and slew rate ;
; HEX5[1]             ; Missing drive strength and slew rate ;
; HEX5[2]             ; Missing drive strength and slew rate ;
; HEX5[3]             ; Missing drive strength and slew rate ;
; HEX5[4]             ; Missing drive strength and slew rate ;
; HEX5[5]             ; Missing drive strength and slew rate ;
; HEX5[6]             ; Missing drive strength and slew rate ;
; HPS_DDR3_ADDR[0]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[1]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[2]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[3]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[4]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[5]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[6]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[7]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[8]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[9]    ; Missing slew rate                    ;
; HPS_DDR3_ADDR[10]   ; Missing slew rate                    ;
; HPS_DDR3_ADDR[11]   ; Missing slew rate                    ;
; HPS_DDR3_ADDR[12]   ; Missing slew rate                    ;
; HPS_DDR3_ADDR[13]   ; Missing slew rate                    ;
; HPS_DDR3_ADDR[14]   ; Missing slew rate                    ;
; HPS_DDR3_BA[0]      ; Missing slew rate                    ;
; HPS_DDR3_BA[1]      ; Missing slew rate                    ;
; HPS_DDR3_BA[2]      ; Missing slew rate                    ;
; HPS_DDR3_CAS_N      ; Missing slew rate                    ;
; HPS_DDR3_CKE        ; Missing slew rate                    ;
; HPS_DDR3_CS_N       ; Missing slew rate                    ;
; HPS_DDR3_ODT        ; Missing slew rate                    ;
; HPS_DDR3_RAS_N      ; Missing slew rate                    ;
; HPS_DDR3_RESET_N    ; Missing slew rate                    ;
; HPS_DDR3_WE_N       ; Missing slew rate                    ;
; HPS_ENET_GTX_CLK    ; Missing drive strength and slew rate ;
; HPS_ENET_MDC        ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[0] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[1] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[2] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[3] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_EN      ; Missing drive strength and slew rate ;
; HPS_SD_CLK          ; Missing drive strength and slew rate ;
; HPS_SPIM_CLK        ; Missing drive strength and slew rate ;
; HPS_SPIM_MOSI       ; Missing drive strength and slew rate ;
; HPS_UART_TX         ; Missing drive strength and slew rate ;
; HPS_USB_STP         ; Missing drive strength and slew rate ;
; IRDA_TXD            ; Missing drive strength and slew rate ;
; LEDR[0]             ; Missing drive strength and slew rate ;
; LEDR[1]             ; Missing drive strength and slew rate ;
; LEDR[2]             ; Missing drive strength and slew rate ;
; LEDR[3]             ; Missing drive strength and slew rate ;
; LEDR[4]             ; Missing drive strength and slew rate ;
; LEDR[5]             ; Missing drive strength and slew rate ;
; LEDR[6]             ; Missing drive strength and slew rate ;
; LEDR[7]             ; Missing drive strength and slew rate ;
; LEDR[8]             ; Missing drive strength and slew rate ;
; LEDR[9]             ; Missing drive strength and slew rate ;
; TD_RESET_N          ; Missing drive strength and slew rate ;
; VGA_SYNC_N          ; Missing drive strength and slew rate ;
; ADC_CS_N            ; Missing drive strength and slew rate ;
; AUD_ADCLRCK         ; Missing drive strength and slew rate ;
; AUD_BCLK            ; Missing drive strength and slew rate ;
; AUD_DACLRCK         ; Missing drive strength and slew rate ;
; DRAM_DQ[0]          ; Missing drive strength and slew rate ;
; DRAM_DQ[1]          ; Missing drive strength and slew rate ;
; DRAM_DQ[2]          ; Missing drive strength and slew rate ;
; DRAM_DQ[3]          ; Missing drive strength and slew rate ;
; DRAM_DQ[4]          ; Missing drive strength and slew rate ;
; DRAM_DQ[5]          ; Missing drive strength and slew rate ;
; DRAM_DQ[6]          ; Missing drive strength and slew rate ;
; DRAM_DQ[7]          ; Missing drive strength and slew rate ;
; DRAM_DQ[8]          ; Missing drive strength and slew rate ;
; DRAM_DQ[9]          ; Missing drive strength and slew rate ;
; DRAM_DQ[10]         ; Missing drive strength and slew rate ;
; DRAM_DQ[11]         ; Missing drive strength and slew rate ;
; DRAM_DQ[12]         ; Missing drive strength and slew rate ;
; DRAM_DQ[13]         ; Missing drive strength and slew rate ;
; DRAM_DQ[14]         ; Missing drive strength and slew rate ;
; DRAM_DQ[15]         ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT       ; Missing drive strength and slew rate ;
; GPIO_0[0]           ; Missing drive strength and slew rate ;
; GPIO_0[1]           ; Missing drive strength and slew rate ;
; GPIO_0[2]           ; Missing drive strength and slew rate ;
; GPIO_0[3]           ; Missing drive strength and slew rate ;
; GPIO_0[4]           ; Missing drive strength and slew rate ;
; GPIO_0[5]           ; Missing drive strength and slew rate ;
; GPIO_0[6]           ; Missing drive strength and slew rate ;
; GPIO_0[7]           ; Missing drive strength and slew rate ;
; GPIO_0[8]           ; Missing drive strength and slew rate ;
; GPIO_0[9]           ; Missing drive strength and slew rate ;
; GPIO_0[10]          ; Missing drive strength and slew rate ;
; GPIO_0[11]          ; Missing drive strength and slew rate ;
; GPIO_0[12]          ; Missing drive strength and slew rate ;
; GPIO_0[13]          ; Missing drive strength and slew rate ;
; GPIO_0[14]          ; Missing drive strength and slew rate ;
; GPIO_0[15]          ; Missing drive strength and slew rate ;
; GPIO_0[16]          ; Missing drive strength and slew rate ;
; GPIO_0[17]          ; Missing drive strength and slew rate ;
; GPIO_0[18]          ; Missing drive strength and slew rate ;
; GPIO_0[19]          ; Missing drive strength and slew rate ;
; GPIO_0[20]          ; Missing drive strength and slew rate ;
; GPIO_0[21]          ; Missing drive strength and slew rate ;
; GPIO_0[22]          ; Missing drive strength and slew rate ;
; GPIO_0[23]          ; Missing drive strength and slew rate ;
; GPIO_0[24]          ; Missing drive strength and slew rate ;
; GPIO_0[25]          ; Missing drive strength and slew rate ;
; GPIO_0[26]          ; Missing drive strength and slew rate ;
; GPIO_0[27]          ; Missing drive strength and slew rate ;
; GPIO_0[28]          ; Missing drive strength and slew rate ;
; GPIO_0[29]          ; Missing drive strength and slew rate ;
; GPIO_0[30]          ; Missing drive strength and slew rate ;
; GPIO_0[31]          ; Missing drive strength and slew rate ;
; GPIO_0[32]          ; Missing drive strength and slew rate ;
; GPIO_0[33]          ; Missing drive strength and slew rate ;
; GPIO_0[34]          ; Missing drive strength and slew rate ;
; GPIO_0[35]          ; Missing drive strength and slew rate ;
; GPIO_1[0]           ; Missing drive strength and slew rate ;
; GPIO_1[1]           ; Missing drive strength and slew rate ;
; GPIO_1[2]           ; Missing drive strength and slew rate ;
; GPIO_1[3]           ; Missing drive strength and slew rate ;
; GPIO_1[4]           ; Missing drive strength and slew rate ;
; GPIO_1[5]           ; Missing drive strength and slew rate ;
; GPIO_1[6]           ; Missing drive strength and slew rate ;
; GPIO_1[7]           ; Missing drive strength and slew rate ;
; GPIO_1[8]           ; Missing drive strength and slew rate ;
; GPIO_1[9]           ; Missing drive strength and slew rate ;
; GPIO_1[10]          ; Missing drive strength and slew rate ;
; GPIO_1[11]          ; Missing drive strength and slew rate ;
; GPIO_1[12]          ; Missing drive strength and slew rate ;
; GPIO_1[13]          ; Missing drive strength and slew rate ;
; GPIO_1[14]          ; Missing drive strength and slew rate ;
; GPIO_1[15]          ; Missing drive strength and slew rate ;
; GPIO_1[16]          ; Missing drive strength and slew rate ;
; GPIO_1[17]          ; Missing drive strength and slew rate ;
; GPIO_1[18]          ; Missing drive strength and slew rate ;
; GPIO_1[19]          ; Missing drive strength and slew rate ;
; GPIO_1[20]          ; Missing drive strength and slew rate ;
; GPIO_1[21]          ; Missing drive strength and slew rate ;
; GPIO_1[22]          ; Missing drive strength and slew rate ;
; GPIO_1[23]          ; Missing drive strength and slew rate ;
; GPIO_1[24]          ; Missing drive strength and slew rate ;
; GPIO_1[25]          ; Missing drive strength and slew rate ;
; GPIO_1[26]          ; Missing drive strength and slew rate ;
; GPIO_1[27]          ; Missing drive strength and slew rate ;
; GPIO_1[28]          ; Missing drive strength and slew rate ;
; GPIO_1[29]          ; Missing drive strength and slew rate ;
; GPIO_1[30]          ; Missing drive strength and slew rate ;
; GPIO_1[31]          ; Missing drive strength and slew rate ;
; GPIO_1[32]          ; Missing drive strength and slew rate ;
; GPIO_1[33]          ; Missing drive strength and slew rate ;
; GPIO_1[34]          ; Missing drive strength and slew rate ;
; GPIO_1[35]          ; Missing drive strength and slew rate ;
; HPS_CONV_USB_N      ; Missing drive strength and slew rate ;
; HPS_ENET_INT_N      ; Missing drive strength and slew rate ;
; HPS_ENET_MDIO       ; Missing drive strength and slew rate ;
; HPS_GSENSOR_INT     ; Missing drive strength and slew rate ;
; HPS_I2C1_SCLK       ; Missing drive strength and slew rate ;
; HPS_I2C1_SDAT       ; Missing drive strength and slew rate ;
; HPS_I2C2_SCLK       ; Missing drive strength and slew rate ;
; HPS_I2C2_SDAT       ; Missing drive strength and slew rate ;
; HPS_I2C_CONTROL     ; Missing drive strength and slew rate ;
; HPS_KEY             ; Missing drive strength and slew rate ;
; HPS_LED             ; Missing drive strength and slew rate ;
; HPS_LTC_GPIO        ; Missing drive strength and slew rate ;
; HPS_SD_CMD          ; Missing drive strength and slew rate ;
; HPS_SD_DATA[0]      ; Missing drive strength and slew rate ;
; HPS_SD_DATA[1]      ; Missing drive strength and slew rate ;
; HPS_SD_DATA[2]      ; Missing drive strength and slew rate ;
; HPS_SD_DATA[3]      ; Missing drive strength and slew rate ;
; HPS_SPIM_SS         ; Missing drive strength and slew rate ;
; HPS_USB_DATA[0]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[1]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[2]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[3]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[4]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[5]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[6]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[7]     ; Missing drive strength and slew rate ;
; PS2_CLK             ; Missing drive strength and slew rate ;
; PS2_CLK2            ; Missing drive strength and slew rate ;
; PS2_DAT             ; Missing drive strength and slew rate ;
; PS2_DAT2            ; Missing drive strength and slew rate ;
; HPS_DDR3_ADDR[0]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[1]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[2]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[3]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[4]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[5]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[6]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[7]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[8]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[9]    ; Missing location assignment          ;
; HPS_DDR3_ADDR[10]   ; Missing location assignment          ;
; HPS_DDR3_ADDR[11]   ; Missing location assignment          ;
; HPS_DDR3_ADDR[12]   ; Missing location assignment          ;
; HPS_DDR3_ADDR[13]   ; Missing location assignment          ;
; HPS_DDR3_ADDR[14]   ; Missing location assignment          ;
; HPS_DDR3_BA[0]      ; Missing location assignment          ;
; HPS_DDR3_BA[1]      ; Missing location assignment          ;
; HPS_DDR3_BA[2]      ; Missing location assignment          ;
; HPS_DDR3_CAS_N      ; Missing location assignment          ;
; HPS_DDR3_CKE        ; Missing location assignment          ;
; HPS_DDR3_CK_N       ; Missing location assignment          ;
; HPS_DDR3_CK_P       ; Missing location assignment          ;
; HPS_DDR3_CS_N       ; Missing location assignment          ;
; HPS_DDR3_DM[0]      ; Missing location assignment          ;
; HPS_DDR3_DM[1]      ; Missing location assignment          ;
; HPS_DDR3_DM[2]      ; Missing location assignment          ;
; HPS_DDR3_DM[3]      ; Missing location assignment          ;
; HPS_DDR3_ODT        ; Missing location assignment          ;
; HPS_DDR3_RAS_N      ; Missing location assignment          ;
; HPS_DDR3_RESET_N    ; Missing location assignment          ;
; HPS_DDR3_WE_N       ; Missing location assignment          ;
; HPS_DDR3_DQ[0]      ; Missing location assignment          ;
; HPS_DDR3_DQ[1]      ; Missing location assignment          ;
; HPS_DDR3_DQ[2]      ; Missing location assignment          ;
; HPS_DDR3_DQ[3]      ; Missing location assignment          ;
; HPS_DDR3_DQ[4]      ; Missing location assignment          ;
; HPS_DDR3_DQ[5]      ; Missing location assignment          ;
; HPS_DDR3_DQ[6]      ; Missing location assignment          ;
; HPS_DDR3_DQ[7]      ; Missing location assignment          ;
; HPS_DDR3_DQ[8]      ; Missing location assignment          ;
; HPS_DDR3_DQ[9]      ; Missing location assignment          ;
; HPS_DDR3_DQ[10]     ; Missing location assignment          ;
; HPS_DDR3_DQ[11]     ; Missing location assignment          ;
; HPS_DDR3_DQ[12]     ; Missing location assignment          ;
; HPS_DDR3_DQ[13]     ; Missing location assignment          ;
; HPS_DDR3_DQ[14]     ; Missing location assignment          ;
; HPS_DDR3_DQ[15]     ; Missing location assignment          ;
; HPS_DDR3_DQ[16]     ; Missing location assignment          ;
; HPS_DDR3_DQ[17]     ; Missing location assignment          ;
; HPS_DDR3_DQ[18]     ; Missing location assignment          ;
; HPS_DDR3_DQ[19]     ; Missing location assignment          ;
; HPS_DDR3_DQ[20]     ; Missing location assignment          ;
; HPS_DDR3_DQ[21]     ; Missing location assignment          ;
; HPS_DDR3_DQ[22]     ; Missing location assignment          ;
; HPS_DDR3_DQ[23]     ; Missing location assignment          ;
; HPS_DDR3_DQ[24]     ; Missing location assignment          ;
; HPS_DDR3_DQ[25]     ; Missing location assignment          ;
; HPS_DDR3_DQ[26]     ; Missing location assignment          ;
; HPS_DDR3_DQ[27]     ; Missing location assignment          ;
; HPS_DDR3_DQ[28]     ; Missing location assignment          ;
; HPS_DDR3_DQ[29]     ; Missing location assignment          ;
; HPS_DDR3_DQ[30]     ; Missing location assignment          ;
; HPS_DDR3_DQ[31]     ; Missing location assignment          ;
; HPS_DDR3_DQS_N[0]   ; Missing location assignment          ;
; HPS_DDR3_DQS_N[1]   ; Missing location assignment          ;
; HPS_DDR3_DQS_N[2]   ; Missing location assignment          ;
; HPS_DDR3_DQS_N[3]   ; Missing location assignment          ;
; HPS_DDR3_DQS_P[0]   ; Missing location assignment          ;
; HPS_DDR3_DQS_P[1]   ; Missing location assignment          ;
; HPS_DDR3_DQS_P[2]   ; Missing location assignment          ;
; HPS_DDR3_DQS_P[3]   ; Missing location assignment          ;
; HPS_DDR3_RZQ        ; Missing location assignment          ;
+---------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                         ; Entity Name                                       ; Library Name ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; |soc_system_top                                                                               ; 27153.5 (0.6)        ; 32069.1 (0.5)                    ; 5111.1 (0.0)                                      ; 195.5 (0.1)                      ; 0.0 (0.0)            ; 20747 (1)           ; 54195 (0)                 ; 226 (226)     ; 786432            ; 96    ; 1          ; 362  ; 0            ; |soc_system_top                                                                                                                                                                                                                                                                                                                                                             ; soc_system_top                                    ; work         ;
;    |soc_system:soc_system0|                                                                   ; 27152.9 (0.0)        ; 32068.6 (0.0)                    ; 5111.1 (0.0)                                      ; 195.5 (0.0)                      ; 0.0 (0.0)            ; 20746 (0)           ; 54195 (0)                 ; 0 (0)         ; 786432            ; 96    ; 1          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0                                                                                                                                                                                                                                                                                                                                      ; soc_system                                        ; soc_system   ;
;       |altera_reset_controller:rst_controller|                                                ; 0.3 (0.0)            ; 1.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                               ; altera_reset_controller                           ; soc_system   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                         ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                         ; soc_system   ;
;       |altera_reset_controller:rst_controller_001|                                            ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                           ; altera_reset_controller                           ; soc_system   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                         ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                ; altera_reset_synchronizer                         ; soc_system   ;
;       |column_decoder:column_decoder_0|                                                       ; 26982.6 (11418.2)    ; 31882.7 (11518.8)                ; 5095.5 (119.6)                                    ; 195.4 (19.1)                     ; 0.0 (0.0)            ; 20442 (18087)       ; 53997 (202)               ; 0 (0)         ; 786432            ; 96    ; 1          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|column_decoder:column_decoder_0                                                                                                                                                                                                                                                                                                      ; column_decoder                                    ; soc_system   ;
;          |columns:columns0|                                                                   ; 5135.8 (5135.8)      ; 6700.7 (6700.7)                  ; 1623.3 (1623.3)                                   ; 58.5 (58.5)                      ; 0.0 (0.0)            ; 735 (735)           ; 17920 (17920)             ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0                                                                                                                                                                                                                                                                                     ; columns                                           ; soc_system   ;
;          |columns:columns1|                                                                   ; 5153.2 (5153.2)      ; 6863.1 (6863.1)                  ; 1772.9 (1772.9)                                   ; 63.0 (63.0)                      ; 0.0 (0.0)            ; 735 (735)           ; 17920 (17920)             ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1                                                                                                                                                                                                                                                                                     ; columns                                           ; soc_system   ;
;          |columns:columns2|                                                                   ; 5159.0 (5159.0)      ; 6691.2 (6691.2)                  ; 1587.0 (1587.0)                                   ; 54.8 (54.8)                      ; 0.0 (0.0)            ; 735 (735)           ; 17920 (17920)             ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2                                                                                                                                                                                                                                                                                     ; columns                                           ; soc_system   ;
;          |scaling_factors:sf0|                                                                ; 72.6 (72.6)          ; 72.6 (72.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (93)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|column_decoder:column_decoder_0|scaling_factors:sf0                                                                                                                                                                                                                                                                                  ; scaling_factors                                   ; soc_system   ;
;          |textures:textures0|                                                                 ; 20.1 (0.0)           ; 20.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 4 (0)                     ; 0 (0)         ; 786432            ; 96    ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|column_decoder:column_decoder_0|textures:textures0                                                                                                                                                                                                                                                                                   ; textures                                          ; soc_system   ;
;             |altsyncram:textures_rtl_0|                                                       ; 20.1 (0.0)           ; 20.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 4 (0)                     ; 0 (0)         ; 786432            ; 96    ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|column_decoder:column_decoder_0|textures:textures0|altsyncram:textures_rtl_0                                                                                                                                                                                                                                                         ; altsyncram                                        ; work         ;
;                |altsyncram_cke1:auto_generated|                                               ; 20.1 (0.7)           ; 20.0 (1.0)                       ; 0.0 (0.3)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 4 (4)                     ; 0 (0)         ; 786432            ; 96    ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|column_decoder:column_decoder_0|textures:textures0|altsyncram:textures_rtl_0|altsyncram_cke1:auto_generated                                                                                                                                                                                                                          ; altsyncram_cke1                                   ; work         ;
;                   |mux_ahb:mux2|                                                              ; 19.1 (19.1)          ; 19.0 (19.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|column_decoder:column_decoder_0|textures:textures0|altsyncram:textures_rtl_0|altsyncram_cke1:auto_generated|mux_ahb:mux2                                                                                                                                                                                                             ; mux_ahb                                           ; work         ;
;          |vga_counters:counters|                                                              ; 16.2 (16.2)          ; 16.4 (16.4)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters                                                                                                                                                                                                                                                                                ; vga_counters                                      ; soc_system   ;
;       |soc_system_hps_0:hps_0|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0                                                                                                                                                                                                                                                                                                               ; soc_system_hps_0                                  ; soc_system   ;
;          |soc_system_hps_0_fpga_interfaces:fpga_interfaces|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces                                                                                                                                                                                                                                                              ; soc_system_hps_0_fpga_interfaces                  ; soc_system   ;
;          |soc_system_hps_0_hps_io:hps_io|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io                                                                                                                                                                                                                                                                                ; soc_system_hps_0_hps_io                           ; soc_system   ;
;             |soc_system_hps_0_hps_io_border:border|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border                                                                                                                                                                                                                                          ; soc_system_hps_0_hps_io_border                    ; soc_system   ;
;                |hps_sdram:hps_sdram_inst|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst                                                                                                                                                                                                                 ; hps_sdram                                         ; soc_system   ;
;                   |altera_mem_if_dll_cyclonev:dll|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll                                                                                                                                                                                  ; altera_mem_if_dll_cyclonev                        ; soc_system   ;
;                   |altera_mem_if_hard_memory_controller_top_cyclonev:c0|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_hard_memory_controller_top_cyclonev:c0                                                                                                                                                            ; altera_mem_if_hard_memory_controller_top_cyclonev ; soc_system   ;
;                   |altera_mem_if_oct_cyclonev:oct|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct                                                                                                                                                                                  ; altera_mem_if_oct_cyclonev                        ; soc_system   ;
;                   |hps_sdram_p0:p0|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0                                                                                                                                                                                                 ; hps_sdram_p0                                      ; soc_system   ;
;                      |hps_sdram_p0_acv_hard_memphy:umemphy|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy                                                                                                                                                            ; hps_sdram_p0_acv_hard_memphy                      ; soc_system   ;
;                         |hps_sdram_p0_acv_hard_io_pads:uio_pads|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads                                                                                                                     ; hps_sdram_p0_acv_hard_io_pads                     ; soc_system   ;
;                            |hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads                                                                  ; hps_sdram_p0_acv_hard_addr_cmd_pads               ; soc_system   ;
;                               |altddio_out:clock_gen[0].umem_ck_pad|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad                             ; altddio_out                                       ; work         ;
;                                  |ddio_out_uqe:auto_generated|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad|ddio_out_uqe:auto_generated ; ddio_out_uqe                                      ; work         ;
;                               |hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; soc_system   ;
;                               |hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; soc_system   ;
;                               |hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; soc_system   ;
;                               |hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; soc_system   ;
;                               |hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; soc_system   ;
;                               |hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator    ; hps_sdram_p0_clock_pair_generator                 ; soc_system   ;
;                               |hps_sdram_p0_generic_ddio:uaddress_pad|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:uaddress_pad                           ; hps_sdram_p0_generic_ddio                         ; soc_system   ;
;                               |hps_sdram_p0_generic_ddio:ubank_pad|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ubank_pad                              ; hps_sdram_p0_generic_ddio                         ; soc_system   ;
;                               |hps_sdram_p0_generic_ddio:ucmd_pad|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ucmd_pad                               ; hps_sdram_p0_generic_ddio                         ; soc_system   ;
;                               |hps_sdram_p0_generic_ddio:ureset_n_pad|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ureset_n_pad                           ; hps_sdram_p0_generic_ddio                         ; soc_system   ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; soc_system   ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; soc_system   ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; soc_system   ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; soc_system   ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; soc_system   ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; soc_system   ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; soc_system   ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; soc_system   ;
;                         |hps_sdram_p0_acv_ldc:memphy_ldc|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc                                                                                                                            ; hps_sdram_p0_acv_ldc                              ; soc_system   ;
;                   |hps_sdram_pll:pll|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll                                                                                                                                                                                               ; hps_sdram_pll                                     ; soc_system   ;
;       |soc_system_mm_interconnect_0:mm_interconnect_0|                                        ; 169.3 (0.0)          ; 183.3 (0.0)                      ; 14.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 302 (0)             ; 192 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                       ; soc_system_mm_interconnect_0                      ; soc_system   ;
;          |altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rdata_fifo|             ; 2.8 (2.8)            ; 2.9 (2.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                ; altera_avalon_sc_fifo                             ; soc_system   ;
;          |altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo|               ; 24.7 (24.7)          ; 31.0 (31.0)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                             ; soc_system   ;
;          |altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|                          ; 16.8 (11.5)          ; 18.0 (12.5)                      ; 1.2 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (22)             ; 8 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent                                                                                                                                                                                                                             ; altera_merlin_axi_master_ni                       ; soc_system   ;
;             |altera_merlin_address_alignment:align_address_to_size|                           ; 5.3 (5.3)            ; 5.5 (5.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size                                                                                                                                                                       ; altera_merlin_address_alignment                   ; soc_system   ;
;          |altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|          ; 49.2 (0.0)           ; 52.2 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter                                                                                                                                                                                                             ; altera_merlin_burst_adapter                       ; soc_system   ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 49.2 (48.8)          ; 52.2 (51.8)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (71)             ; 77 (77)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                             ; altera_merlin_burst_adapter_13_1                  ; soc_system   ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                       ; altera_merlin_address_alignment                   ; soc_system   ;
;          |altera_merlin_slave_agent:column_decoder_0_avalon_slave_0_agent|                    ; 19.8 (3.0)           ; 20.5 (3.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (7)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:column_decoder_0_avalon_slave_0_agent                                                                                                                                                                                                                       ; altera_merlin_slave_agent                         ; soc_system   ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 16.7 (16.7)          ; 17.5 (17.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:column_decoder_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                         ; altera_merlin_burst_uncompressor                  ; soc_system   ;
;          |altera_merlin_slave_translator:column_decoder_0_avalon_slave_0_translator|          ; 2.8 (2.8)            ; 3.3 (3.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:column_decoder_0_avalon_slave_0_translator                                                                                                                                                                                                             ; altera_merlin_slave_translator                    ; soc_system   ;
;          |altera_merlin_width_adapter:column_decoder_0_avalon_slave_0_cmd_width_adapter|      ; 29.0 (29.0)          ; 29.6 (29.6)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:column_decoder_0_avalon_slave_0_cmd_width_adapter                                                                                                                                                                                                         ; altera_merlin_width_adapter                       ; soc_system   ;
;          |altera_merlin_width_adapter:column_decoder_0_avalon_slave_0_rsp_width_adapter|      ; 4.5 (4.5)            ; 5.4 (5.4)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:column_decoder_0_avalon_slave_0_rsp_width_adapter                                                                                                                                                                                                         ; altera_merlin_width_adapter                       ; soc_system   ;
;          |soc_system_mm_interconnect_0_cmd_mux:cmd_mux|                                       ; 18.2 (15.2)          ; 18.4 (15.4)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (33)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                          ; soc_system_mm_interconnect_0_cmd_mux              ; soc_system   ;
;             |altera_merlin_arbitrator:arb|                                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                             ; altera_merlin_arbitrator                          ; soc_system   ;
;          |soc_system_mm_interconnect_0_rsp_demux:rsp_demux|                                   ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |soc_system_top|soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                      ; soc_system_mm_interconnect_0_rsp_demux            ; soc_system   ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                      ;
+---------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; Name                ; Pin Type ; D1    ; D3_0 ; D3_1 ; D4   ; D5    ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; VGA_B[0]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N         ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS              ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS              ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; ADC_DIN             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; ADC_DOUT            ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; ADC_SCLK            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50           ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50           ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50           ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10]       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11]       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12]       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; FAN_CTRL            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[0]    ; Output   ; --    ; --   ; --   ; --   ; (4)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[1]    ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[2]    ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[3]    ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[4]    ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[5]    ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[6]    ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[7]    ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[8]    ; Output   ; --    ; --   ; --   ; --   ; (8)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[9]    ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[10]   ; Output   ; --    ; --   ; --   ; --   ; (4)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[11]   ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[12]   ; Output   ; --    ; --   ; --   ; --   ; (4)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[13]   ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[14]   ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[0]      ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[1]      ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[2]      ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CAS_N      ; Output   ; --    ; --   ; --   ; --   ; (4)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CKE        ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_N       ; Output   ; --    ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_P       ; Output   ; --    ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; HPS_DDR3_CS_N       ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[0]      ; Output   ; --    ; --   ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DM[1]      ; Output   ; --    ; --   ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DM[2]      ; Output   ; --    ; --   ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DM[3]      ; Output   ; --    ; --   ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_ODT        ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RAS_N      ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RESET_N    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_WE_N       ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_GTX_CLK    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_MDC        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[0] ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[1] ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[2] ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[3] ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_TX_EN      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_CLK          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_CLK        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_MOSI       ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_UART_TX         ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_STP         ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; IRDA_RXD            ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; IRDA_TXD            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; KEY[0]              ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[1]              ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[2]              ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[3]              ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; LEDR[0]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]             ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; SW[8]               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[9]               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_CLK27            ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[0]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[1]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[2]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[3]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[4]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[5]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[6]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_DATA[7]          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_HS               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; TD_RESET_N          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; TD_VS               ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; VGA_SYNC_N          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; ADC_CS_N            ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK            ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT       ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[32]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[33]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[34]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[35]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[0]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[1]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[2]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[3]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[4]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[5]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[6]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[7]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[8]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[9]           ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[10]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[11]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[12]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[13]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[14]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[15]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[16]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[17]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[18]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[19]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[20]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[21]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[22]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[23]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[24]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[25]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[26]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[27]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[28]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[29]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[30]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[31]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[32]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[33]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[34]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[35]          ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_CONV_USB_N      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[0]      ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[1]      ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[2]      ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[3]      ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[4]      ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[5]      ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[6]      ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[7]      ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[8]      ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[9]      ; Bidir    ; (4)   ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[10]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[11]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[12]     ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[13]     ; Bidir    ; (4)   ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[14]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[15]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[16]     ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[17]     ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[18]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[19]     ; Bidir    ; (8)   ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[20]     ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[21]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (10)  ; (10)  ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[22]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[23]     ; Bidir    ; (8)   ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[24]     ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[25]     ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[26]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[27]     ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[28]     ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[29]     ; Bidir    ; (4)   ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[30]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[31]     ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQS_N[0]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_N[1]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_N[2]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_N[3]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[0]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[1]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[2]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[3]   ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_ENET_INT_N      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_MDIO       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_GSENSOR_INT     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C1_SCLK       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C1_SDAT       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C2_SCLK       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C2_SDAT       ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C_CONTROL     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_KEY             ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_LED             ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_LTC_GPIO        ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_CMD          ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[0]      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[1]      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[2]      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[3]      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_SS         ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[0]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[1]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[2]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[3]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[4]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[5]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[6]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[7]     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK             ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2            ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT             ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2            ; Bidir    ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50            ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[0]               ; Input    ; --    ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[1]               ; Input    ; --    ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[2]               ; Input    ; --    ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[3]               ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[4]               ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[5]               ; Input    ; --    ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[6]               ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[7]               ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[0] ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[1] ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[2] ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[3] ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_CLK     ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DV      ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_SPIM_MISO       ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_UART_RX         ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_USB_CLKOUT      ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_USB_DIR         ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_USB_NXT         ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RZQ        ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
+---------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_DOUT                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; CLOCK2_50                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; CLOCK3_50                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; CLOCK4_50                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; IRDA_RXD                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; SW[8]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; SW[9]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; TD_CLK27                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; TD_DATA[0]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; TD_DATA[1]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; TD_DATA[2]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; TD_DATA[3]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; TD_DATA[4]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; TD_DATA[5]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; TD_DATA[6]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; TD_DATA[7]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; TD_HS                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; TD_VS                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; ADC_CS_N                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; AUD_BCLK                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; FPGA_I2C_SDAT                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[0]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[1]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[9]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[34]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_0[35]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[0]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[1]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[2]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[3]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[4]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[5]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[6]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[7]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[8]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[9]                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; GPIO_1[10]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[11]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[12]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[13]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[14]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[15]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[16]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[17]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[18]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[21]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[22]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[23]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[24]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[26]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[28]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[29]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[30]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[31]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[32]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[33]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[34]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[35]                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_CONV_USB_N                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HPS_DDR3_DQ[0]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[1]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[2]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[3]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[4]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[5]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[6]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[7]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[8]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[9]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[10]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[11]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[12]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[13]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[14]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[15]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[16]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[17]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[18]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[19]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[20]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[21]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[22]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[23]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[24]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[25]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[26]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[27]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[28]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[29]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[30]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[31]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQS_N[0]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; HPS_DDR3_DQS_N[1]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; HPS_DDR3_DQS_N[2]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; HPS_DDR3_DQS_N[3]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; HPS_DDR3_DQS_P[0]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; HPS_DDR3_DQS_P[1]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; HPS_DDR3_DQS_P[2]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; HPS_DDR3_DQS_P[3]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; HPS_ENET_INT_N                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HPS_ENET_MDIO                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HPS_GSENSOR_INT                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_I2C1_SCLK                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HPS_I2C1_SDAT                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HPS_I2C2_SCLK                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HPS_I2C2_SDAT                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HPS_I2C_CONTROL                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_KEY                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; HPS_LED                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; HPS_LTC_GPIO                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; HPS_SD_CMD                                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; HPS_SD_DATA[0]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HPS_SD_DATA[1]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HPS_SD_DATA[2]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HPS_SD_DATA[3]                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HPS_SPIM_SS                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; HPS_USB_DATA[0]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_USB_DATA[1]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_USB_DATA[2]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_USB_DATA[3]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_USB_DATA[4]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_USB_DATA[5]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_USB_DATA[6]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_USB_DATA[7]                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; PS2_CLK                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; PS2_CLK2                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; PS2_DAT                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; PS2_DAT2                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; SW[0]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - PS2_DAT2~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - PS2_DAT~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - PS2_CLK2~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - PS2_CLK~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - GPIO_1[0]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[1]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[2]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[3]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[4]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[5]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[6]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[7]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[8]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[9]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[10]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[11]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[12]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[13]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[14]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[15]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[16]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[17]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[18]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[19]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[20]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[21]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[22]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[23]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[24]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[25]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[26]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[27]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[28]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[29]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[30]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[31]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[32]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[33]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[34]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[35]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[0]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[1]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[2]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[3]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[4]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[5]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[6]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[7]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[8]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[9]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[10]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[11]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[12]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[13]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[14]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[15]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[16]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[17]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[18]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[19]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[20]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[21]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[22]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[23]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[24]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[25]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[26]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[27]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[28]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[29]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[30]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[31]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[32]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[33]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[34]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[35]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - FPGA_I2C_SDAT~output                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - AUD_DACLRCK~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - AUD_BCLK~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - AUD_ADCLRCK~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - ADC_CS_N~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - ADC_DIN~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - ADC_SCLK~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - AUD_DACDAT~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - AUD_XCK~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_CKE~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - DRAM_CLK~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - DRAM_LDQM~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_UDQM~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - FAN_CTRL~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - FPGA_I2C_SCLK~output                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - IRDA_TXD~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - TD_RESET_N~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
; SW[1]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - PS2_DAT2~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - PS2_DAT~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - PS2_CLK2~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - PS2_CLK~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - GPIO_1[0]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[1]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[2]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[3]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[4]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[5]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[6]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[7]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[8]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[9]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_1[10]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[11]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[12]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[13]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[14]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[15]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[16]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[17]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[18]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[19]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[20]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[21]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[22]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[23]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[24]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[25]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[26]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[27]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[28]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[29]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[30]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[31]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[32]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[33]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[34]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_1[35]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[0]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[1]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[2]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[3]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[4]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[5]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[6]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[7]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[8]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[9]~output                                                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - GPIO_0[10]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[11]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[12]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[13]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[14]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[15]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[16]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[17]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[18]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[19]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[20]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[21]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[22]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[23]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[24]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[25]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[26]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[27]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[28]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[29]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[30]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[31]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[32]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[33]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[34]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - GPIO_0[35]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - FPGA_I2C_SDAT~output                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - AUD_DACLRCK~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - AUD_BCLK~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - AUD_ADCLRCK~output                                                                                                                                                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - ADC_CS_N~output                                                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - HEX0[0]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX0[1]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX0[2]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX0[3]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX0[4]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX0[5]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX0[6]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
; SW[2]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - HEX1[0]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX1[1]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX1[2]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX1[3]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX1[4]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX1[5]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX1[6]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
; SW[3]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - HEX2[0]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX2[1]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX2[2]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX2[3]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX2[4]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX2[5]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX2[6]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
; SW[4]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - HEX3[0]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX3[1]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX3[2]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX3[3]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX3[4]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX3[5]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX3[6]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
; SW[5]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - HEX4[0]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX4[1]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX4[2]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX4[3]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX4[4]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX4[5]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - HEX4[6]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 0       ;
; SW[6]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - HEX5[0]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX5[1]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX5[2]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX5[3]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX5[4]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX5[5]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - HEX5[6]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
; SW[7]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - LEDR[0]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - LEDR[1]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - LEDR[2]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - LEDR[3]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - LEDR[4]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - LEDR[5]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - LEDR[6]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - LEDR[7]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - LEDR[8]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - LEDR[9]~output                                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
; HPS_ENET_RX_DATA[0]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_ENET_RX_DATA[1]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_ENET_RX_DATA[2]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_ENET_RX_DATA[3]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; HPS_ENET_RX_CLK                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_ENET_RX_DV                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HPS_SPIM_MISO                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; HPS_UART_RX                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; HPS_USB_CLKOUT                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; HPS_USB_DIR                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; HPS_USB_NXT                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; HPS_DDR3_RZQ                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                 ; Location                              ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                             ; PIN_AF14                              ; 54295   ; Clock                     ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; SW[1]                                                                                                                                                                                                                                                                                                                                                                                ; PIN_AC12                              ; 104     ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                 ; FF_X45_Y36_N53                        ; 8       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                     ; FF_X88_Y12_N26                        ; 215     ; Async. clear              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; soc_system:soc_system0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                     ; FF_X88_Y12_N26                        ; 55700   ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|Decoder2~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X22_Y21_N51                   ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|Decoder2~1                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X25_Y59_N54                  ; 14      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|Decoder2~2                                                                                                                                                                                                                                                                                                                    ; LABCELL_X68_Y20_N12                   ; 14      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|col_module_index_to_read[0]~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X24_Y40_N12                   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|col_module_index_to_write~1                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y39_N45                   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][9]~20                                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y20_N39                   ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][9]~23                                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y20_N3                    ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][0]~16                                                                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y59_N9                   ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][0]~19                                                                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y59_N24                  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][0]~1                                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y13_N33                   ; 14      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][0]~6                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y21_N0                    ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[0][14]~0                                                                                                                                                                                                                                                                                             ; LABCELL_X53_Y10_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[100][14]~152                                                                                                                                                                                                                                                                                         ; LABCELL_X64_Y9_N27                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[101][14]~201                                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y7_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[102][15]~153                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y10_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[103][15]~214                                                                                                                                                                                                                                                                                         ; LABCELL_X57_Y6_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[104][14]~168                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y17_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[105][14]~202                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y2_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[106][15]~169                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y2_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[107][15]~218                                                                                                                                                                                                                                                                                         ; MLABCELL_X52_Y14_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[108][15]~184                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y12_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[109][14]~203                                                                                                                                                                                                                                                                                         ; LABCELL_X64_Y5_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[10][15]~40                                                                                                                                                                                                                                                                                           ; LABCELL_X66_Y19_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[110][14]~188                                                                                                                                                                                                                                                                                         ; LABCELL_X74_Y7_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[111][14]~222                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y7_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[112][15]~140                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y10_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[113][16]~204                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y11_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[114][14]~141                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y12_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[115][14]~211                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y12_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[116][15]~156                                                                                                                                                                                                                                                                                         ; LABCELL_X64_Y9_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[117][15]~205                                                                                                                                                                                                                                                                                         ; LABCELL_X56_Y4_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[118][15]~157                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y10_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[119][14]~215                                                                                                                                                                                                                                                                                         ; LABCELL_X55_Y11_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[11][14]~104                                                                                                                                                                                                                                                                                          ; LABCELL_X51_Y14_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[120][14]~172                                                                                                                                                                                                                                                                                         ; LABCELL_X57_Y18_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[121][14]~206                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y5_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[122][15]~173                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y21_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[123][15]~219                                                                                                                                                                                                                                                                                         ; MLABCELL_X52_Y14_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[124][14]~185                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y1_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[125][14]~207                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y7_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[126][15]~189                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y4_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[127][15]~223                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y3_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[128][15]~16                                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y13_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[129][14]~80                                                                                                                                                                                                                                                                                          ; LABCELL_X61_Y16_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[12][15]~12                                                                                                                                                                                                                                                                                           ; LABCELL_X60_Y19_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[130][14]~48                                                                                                                                                                                                                                                                                          ; MLABCELL_X65_Y13_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[131][14]~112                                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y16_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[132][15]~20                                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y13_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[133][16]~84                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y18_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[134][14]~52                                                                                                                                                                                                                                                                                          ; LABCELL_X71_Y13_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[135][14]~116                                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y16_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[136][15]~24                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y19_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[137][15]~88                                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y13_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[138][15]~56                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y14_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[139][14]~114                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y12_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[13][16]~76                                                                                                                                                                                                                                                                                           ; MLABCELL_X65_Y1_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[140][14]~28                                                                                                                                                                                                                                                                                          ; LABCELL_X70_Y19_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[141][14]~92                                                                                                                                                                                                                                                                                          ; LABCELL_X70_Y19_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[142][15]~60                                                                                                                                                                                                                                                                                          ; LABCELL_X68_Y12_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[143][15]~118                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y12_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[144][14]~17                                                                                                                                                                                                                                                                                          ; LABCELL_X53_Y10_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[145][14]~81                                                                                                                                                                                                                                                                                          ; MLABCELL_X47_Y3_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[146][15]~49                                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y11_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[147][15]~120                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y12_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[148][15]~21                                                                                                                                                                                                                                                                                          ; LABCELL_X64_Y9_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[149][14]~85                                                                                                                                                                                                                                                                                          ; LABCELL_X56_Y4_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[14][14]~44                                                                                                                                                                                                                                                                                           ; LABCELL_X66_Y19_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[150][14]~53                                                                                                                                                                                                                                                                                          ; LABCELL_X63_Y10_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[151][14]~124                                                                                                                                                                                                                                                                                         ; MLABCELL_X52_Y7_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[152][15]~25                                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y19_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[153][16]~89                                                                                                                                                                                                                                                                                          ; MLABCELL_X47_Y5_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[154][14]~57                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y21_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[155][14]~122                                                                                                                                                                                                                                                                                         ; LABCELL_X56_Y4_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[156][15]~29                                                                                                                                                                                                                                                                                          ; MLABCELL_X72_Y8_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[157][15]~93                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y7_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[158][15]~61                                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y19_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[159][14]~126                                                                                                                                                                                                                                                                                         ; LABCELL_X57_Y4_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[15][14]~105                                                                                                                                                                                                                                                                                          ; LABCELL_X60_Y19_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[160][15]~18                                                                                                                                                                                                                                                                                          ; MLABCELL_X47_Y8_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[161][14]~82                                                                                                                                                                                                                                                                                          ; MLABCELL_X65_Y11_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[162][15]~50                                                                                                                                                                                                                                                                                          ; MLABCELL_X65_Y11_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[163][15]~113                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y12_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[164][14]~22                                                                                                                                                                                                                                                                                          ; LABCELL_X55_Y7_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[165][14]~86                                                                                                                                                                                                                                                                                          ; LABCELL_X56_Y10_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[166][15]~54                                                                                                                                                                                                                                                                                          ; LABCELL_X63_Y10_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[167][15]~117                                                                                                                                                                                                                                                                                         ; LABCELL_X57_Y6_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[168][15]~26                                                                                                                                                                                                                                                                                          ; LABCELL_X61_Y17_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[169][14]~90                                                                                                                                                                                                                                                                                          ; LABCELL_X67_Y7_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[16][15]~1                                                                                                                                                                                                                                                                                            ; LABCELL_X53_Y10_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[170][14]~58                                                                                                                                                                                                                                                                                          ; MLABCELL_X65_Y11_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[171][14]~115                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y14_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[172][15]~30                                                                                                                                                                                                                                                                                          ; MLABCELL_X65_Y11_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[173][16]~94                                                                                                                                                                                                                                                                                          ; LABCELL_X55_Y7_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[174][14]~62                                                                                                                                                                                                                                                                                          ; LABCELL_X74_Y7_N24                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[175][14]~119                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y18_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[176][15]~19                                                                                                                                                                                                                                                                                          ; LABCELL_X53_Y10_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[177][15]~83                                                                                                                                                                                                                                                                                          ; MLABCELL_X47_Y3_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[178][15]~51                                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y11_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[179][14]~121                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y12_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[17][15]~65                                                                                                                                                                                                                                                                                           ; LABCELL_X61_Y6_N54                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[180][14]~23                                                                                                                                                                                                                                                                                          ; LABCELL_X64_Y9_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[181][14]~87                                                                                                                                                                                                                                                                                          ; LABCELL_X56_Y4_N27                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[182][15]~55                                                                                                                                                                                                                                                                                          ; LABCELL_X63_Y10_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[183][15]~125                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y3_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[184][14]~27                                                                                                                                                                                                                                                                                          ; MLABCELL_X59_Y18_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[185][14]~91                                                                                                                                                                                                                                                                                          ; MLABCELL_X47_Y5_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[186][15]~59                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y21_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[187][15]~123                                                                                                                                                                                                                                                                                         ; MLABCELL_X52_Y8_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[188][15]~31                                                                                                                                                                                                                                                                                          ; LABCELL_X68_Y6_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[189][14]~95                                                                                                                                                                                                                                                                                          ; LABCELL_X55_Y7_N18                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[18][15]~33                                                                                                                                                                                                                                                                                           ; LABCELL_X71_Y5_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[190][14]~63                                                                                                                                                                                                                                                                                          ; LABCELL_X68_Y11_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[191][14]~127                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y7_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[192][15]~130                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y13_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[193][16]~224                                                                                                                                                                                                                                                                                         ; LABCELL_X73_Y14_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[194][14]~131                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y13_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[195][14]~240                                                                                                                                                                                                                                                                                         ; LABCELL_X64_Y16_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[196][15]~146                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y14_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[197][15]~225                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y13_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[198][15]~147                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y14_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[199][14]~241                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y13_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[19][14]~100                                                                                                                                                                                                                                                                                          ; MLABCELL_X59_Y12_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[1][15]~64                                                                                                                                                                                                                                                                                            ; MLABCELL_X47_Y3_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[200][14]~162                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y19_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[201][14]~226                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y13_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[202][15]~163                                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y18_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[203][15]~242                                                                                                                                                                                                                                                                                         ; LABCELL_X74_Y15_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[204][14]~178                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y12_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[205][14]~227                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y12_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[206][15]~182                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y12_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[207][15]~243                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y12_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[208][15]~134                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y10_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[209][14]~228                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y3_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[20][15]~5                                                                                                                                                                                                                                                                                            ; LABCELL_X75_Y1_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[210][14]~135                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y4_N18                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[211][14]~244                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y12_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[212][15]~150                                                                                                                                                                                                                                                                                         ; LABCELL_X64_Y9_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[213][16]~229                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y1_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[214][14]~151                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y6_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[215][14]~245                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y6_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[216][15]~166                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y20_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[217][15]~230                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y5_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[218][15]~167                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y21_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[219][14]~246                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y14_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[21][14]~69                                                                                                                                                                                                                                                                                           ; LABCELL_X51_Y2_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[220][14]~179                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y7_N51                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[221][14]~231                                                                                                                                                                                                                                                                                         ; LABCELL_X55_Y7_N24                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[222][15]~183                                                                                                                                                                                                                                                                                         ; MLABCELL_X72_Y10_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[223][15]~247                                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y3_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[224][14]~138                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y2_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[225][14]~232                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y3_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[226][15]~139                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y12_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[227][15]~248                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y6_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[228][15]~154                                                                                                                                                                                                                                                                                         ; LABCELL_X64_Y9_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[229][14]~233                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y16_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[22][15]~37                                                                                                                                                                                                                                                                                           ; MLABCELL_X65_Y12_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[230][14]~155                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y6_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[231][14]~249                                                                                                                                                                                                                                                                                         ; LABCELL_X57_Y6_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[232][15]~170                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y17_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[233][16]~234                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y7_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[234][14]~171                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y2_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[235][14]~250                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y14_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[236][15]~186                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y12_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[237][15]~235                                                                                                                                                                                                                                                                                         ; MLABCELL_X52_Y3_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[238][15]~190                                                                                                                                                                                                                                                                                         ; LABCELL_X74_Y7_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[239][14]~251                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y7_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[23][15]~101                                                                                                                                                                                                                                                                                          ; LABCELL_X57_Y6_N54                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[240][14]~142                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y10_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[241][14]~236                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y7_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[242][15]~143                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y12_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[243][15]~252                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y15_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[244][14]~158                                                                                                                                                                                                                                                                                         ; LABCELL_X64_Y9_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[245][14]~237                                                                                                                                                                                                                                                                                         ; LABCELL_X56_Y4_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[246][15]~159                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y6_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[247][15]~253                                                                                                                                                                                                                                                                                         ; LABCELL_X55_Y11_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[248][15]~174                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y10_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[249][14]~238                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y5_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[24][14]~9                                                                                                                                                                                                                                                                                            ; LABCELL_X66_Y19_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[250][14]~175                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y21_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[251][14]~254                                                                                                                                                                                                                                                                                         ; MLABCELL_X52_Y8_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[252][15]~187                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y6_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[253][16]~239                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y7_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[254][14]~191                                                                                                                                                                                                                                                                                         ; MLABCELL_X72_Y10_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[255][14]~255                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y7_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[256][15]~256                                                                                                                                                                                                                                                                                         ; LABCELL_X73_Y23_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[257][15]~258                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y23_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[258][15]~320                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y23_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[259][14]~322                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y30_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[25][14]~73                                                                                                                                                                                                                                                                                           ; LABCELL_X55_Y7_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[260][14]~384                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y21_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[261][14]~392                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y23_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[262][15]~448                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y24_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[263][15]~452                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y30_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[264][14]~288                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y23_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[265][14]~290                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y22_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[266][15]~328                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y26_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[267][15]~330                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y22_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[268][15]~416                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y25_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[269][14]~418                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y26_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[26][15]~41                                                                                                                                                                                                                                                                                           ; MLABCELL_X59_Y25_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[270][14]~450                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y25_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[271][14]~454                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y26_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[272][15]~260                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y16_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[273][16]~262                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y29_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[274][14]~352                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y26_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[275][14]~354                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y27_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[276][15]~388                                                                                                                                                                                                                                                                                         ; MLABCELL_X72_Y10_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[277][15]~396                                                                                                                                                                                                                                                                                         ; LABCELL_X71_Y35_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[278][15]~464                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y35_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[279][14]~468                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y31_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[27][15]~108                                                                                                                                                                                                                                                                                          ; LABCELL_X56_Y3_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[280][14]~292                                                                                                                                                                                                                                                                                         ; LABCELL_X56_Y21_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[281][14]~294                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y28_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[282][15]~360                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y25_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[283][15]~362                                                                                                                                                                                                                                                                                         ; LABCELL_X57_Y29_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[284][14]~420                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y24_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[285][14]~422                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y34_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[286][15]~466                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y27_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[287][15]~470                                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y36_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[288][15]~272                                                                                                                                                                                                                                                                                         ; LABCELL_X73_Y21_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[289][14]~274                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y31_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[28][15]~13                                                                                                                                                                                                                                                                                           ; LABCELL_X68_Y7_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[290][14]~324                                                                                                                                                                                                                                                                                         ; MLABCELL_X72_Y25_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[291][14]~326                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y27_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[292][15]~400                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y20_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[293][16]~408                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y26_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[294][14]~449                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y35_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[295][14]~453                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y28_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[296][15]~304                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y22_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[297][15]~306                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y28_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[298][15]~332                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y32_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[299][14]~334                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y26_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[29][14]~77                                                                                                                                                                                                                                                                                           ; LABCELL_X55_Y7_N54                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[2][14]~32                                                                                                                                                                                                                                                                                            ; LABCELL_X66_Y19_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[300][14]~432                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y28_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[301][14]~436                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y36_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[302][15]~451                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y32_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[303][15]~455                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y31_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[304][14]~276                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y10_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[305][14]~278                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y30_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[306][15]~356                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y35_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[307][15]~358                                                                                                                                                                                                                                                                                         ; LABCELL_X74_Y32_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[308][15]~404                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[309][14]~412                                                                                                                                                                                                                                                                                         ; LABCELL_X71_Y35_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[30][14]~45                                                                                                                                                                                                                                                                                           ; MLABCELL_X65_Y8_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[310][14]~465                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y35_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[311][14]~469                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y32_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[312][15]~308                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y22_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[313][16]~310                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y30_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[314][14]~364                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y21_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[315][14]~366                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y32_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[316][15]~433                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[317][15]~437                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y30_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[318][15]~467                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y32_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[319][14]~471                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y35_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[31][14]~109                                                                                                                                                                                                                                                                                          ; LABCELL_X57_Y4_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[320][15]~257                                                                                                                                                                                                                                                                                         ; LABCELL_X71_Y20_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[321][15]~259                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y23_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[322][15]~321                                                                                                                                                                                                                                                                                         ; LABCELL_X71_Y20_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[323][15]~323                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y30_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[324][14]~386                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y22_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[325][15]~394                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y23_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[326][15]~456                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y24_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[327][15]~460                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y22_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[328][15]~289                                                                                                                                                                                                                                                                                         ; MLABCELL_X72_Y22_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[329][14]~291                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y20_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[32][15]~2                                                                                                                                                                                                                                                                                            ; LABCELL_X53_Y10_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[330][15]~329                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y26_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[331][15]~331                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y22_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[332][15]~424                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y25_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[333][15]~426                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y22_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[334][14]~458                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y25_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[335][15]~462                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y22_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[336][15]~261                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y10_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[337][15]~263                                                                                                                                                                                                                                                                                         ; LABCELL_X57_Y33_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[338][15]~353                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y26_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[339][14]~355                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y35_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[33][16]~66                                                                                                                                                                                                                                                                                           ; MLABCELL_X65_Y3_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[340][15]~390                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[341][15]~398                                                                                                                                                                                                                                                                                         ; LABCELL_X71_Y35_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[342][15]~472                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y35_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[343][15]~476                                                                                                                                                                                                                                                                                         ; LABCELL_X74_Y33_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[344][14]~293                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y20_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[345][15]~295                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y28_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[346][15]~361                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y23_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[347][15]~363                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y26_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[348][15]~428                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[349][14]~430                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y26_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[34][14]~34                                                                                                                                                                                                                                                                                           ; MLABCELL_X65_Y11_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[350][15]~474                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y26_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[351][15]~478                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y33_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[352][15]~273                                                                                                                                                                                                                                                                                         ; LABCELL_X74_Y28_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[353][15]~275                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[354][14]~325                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y36_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[355][15]~327                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y26_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[356][15]~402                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[357][15]~410                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y36_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[358][15]~457                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y36_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[359][14]~461                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y30_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[35][14]~98                                                                                                                                                                                                                                                                                           ; MLABCELL_X59_Y12_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[360][15]~305                                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y25_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[361][15]~307                                                                                                                                                                                                                                                                                         ; LABCELL_X73_Y27_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[362][15]~333                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y36_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[363][15]~335                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y26_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[364][14]~440                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[365][15]~444                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y20_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[366][15]~459                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y27_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[367][15]~463                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y32_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[368][15]~277                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y10_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[369][14]~279                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y33_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[36][15]~6                                                                                                                                                                                                                                                                                            ; LABCELL_X64_Y9_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[370][15]~357                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y32_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[371][15]~359                                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y34_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[372][15]~406                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y19_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[373][15]~414                                                                                                                                                                                                                                                                                         ; LABCELL_X71_Y35_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[374][14]~473                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y35_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[375][15]~477                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y33_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[376][15]~309                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y21_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[377][15]~311                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y28_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[378][15]~365                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y21_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[379][14]~367                                                                                                                                                                                                                                                                                         ; MLABCELL_X72_Y35_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[37][15]~70                                                                                                                                                                                                                                                                                           ; MLABCELL_X65_Y1_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[380][15]~441                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y23_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[381][15]~445                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y23_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[382][15]~475                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y32_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[383][15]~479                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y35_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[384][14]~264                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y23_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[385][15]~266                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y23_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[386][15]~336                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y23_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[387][15]~338                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y23_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[388][15]~385                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y23_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[389][14]~393                                                                                                                                                                                                                                                                                         ; LABCELL_X80_Y22_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[38][15]~38                                                                                                                                                                                                                                                                                           ; MLABCELL_X65_Y12_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[390][15]~480                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y23_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[391][15]~481                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y23_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[392][15]~296                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y23_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[393][15]~298                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y20_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[394][14]~344                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y26_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[395][15]~346                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y12_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[396][15]~417                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y19_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[397][15]~419                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y19_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[398][15]~488                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y23_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[399][14]~489                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y23_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[39][14]~99                                                                                                                                                                                                                                                                                           ; LABCELL_X61_Y9_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[3][15]~96                                                                                                                                                                                                                                                                                            ; LABCELL_X64_Y13_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[400][15]~268                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y24_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[401][15]~270                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y29_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[402][15]~368                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[403][15]~370                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[404][14]~389                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[405][15]~397                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[406][15]~496                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[407][15]~500                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y27_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[408][15]~300                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y20_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[409][14]~302                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y35_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[40][15]~10                                                                                                                                                                                                                                                                                           ; LABCELL_X61_Y17_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[410][15]~376                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y21_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[411][15]~378                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y31_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[412][15]~421                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y23_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[413][15]~423                                                                                                                                                                                                                                                                                         ; LABCELL_X56_Y36_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[414][14]~498                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y27_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[415][15]~502                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y33_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[416][15]~280                                                                                                                                                                                                                                                                                         ; LABCELL_X73_Y21_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[417][15]~282                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y19_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[418][15]~340                                                                                                                                                                                                                                                                                         ; MLABCELL_X72_Y25_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[419][14]~342                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y27_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[41][14]~74                                                                                                                                                                                                                                                                                           ; LABCELL_X55_Y7_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[420][15]~401                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y21_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[421][15]~409                                                                                                                                                                                                                                                                                         ; LABCELL_X71_Y35_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[422][15]~484                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y35_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[423][15]~485                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y28_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[424][14]~312                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y22_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[425][15]~314                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y28_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[426][15]~348                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y26_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[427][15]~350                                                                                                                                                                                                                                                                                         ; MLABCELL_X65_Y26_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[428][15]~434                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y19_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[429][14]~438                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y36_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[42][15]~42                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y17_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[430][15]~492                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y28_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[431][15]~493                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y35_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[432][15]~284                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[433][15]~286                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[434][14]~372                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[435][15]~374                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[436][15]~405                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[437][15]~413                                                                                                                                                                                                                                                                                         ; LABCELL_X71_Y35_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[438][15]~497                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y33_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[439][14]~501                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y33_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[43][15]~106                                                                                                                                                                                                                                                                                          ; MLABCELL_X52_Y14_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[440][15]~316                                                                                                                                                                                                                                                                                         ; LABCELL_X57_Y30_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[441][15]~318                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[442][15]~380                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y21_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[443][15]~382                                                                                                                                                                                                                                                                                         ; MLABCELL_X72_Y35_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[444][14]~435                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y21_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[445][15]~439                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[446][15]~499                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y32_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[447][15]~503                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y35_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[448][15]~265                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y23_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[449][14]~267                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y23_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[44][14]~14                                                                                                                                                                                                                                                                                           ; LABCELL_X73_Y7_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[450][15]~337                                                                                                                                                                                                                                                                                         ; LABCELL_X71_Y24_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[451][15]~339                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y23_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[452][15]~387                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y23_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[453][15]~395                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y24_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[454][14]~482                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y24_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[455][15]~483                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y23_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[456][15]~297                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y23_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[457][15]~299                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y20_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[458][15]~345                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y23_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[459][14]~347                                                                                                                                                                                                                                                                                         ; LABCELL_X74_Y15_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[45][14]~78                                                                                                                                                                                                                                                                                           ; LABCELL_X64_Y5_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[460][15]~425                                                                                                                                                                                                                                                                                         ; LABCELL_X80_Y23_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[461][15]~427                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y21_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[462][15]~490                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y28_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[463][15]~491                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y24_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[464][14]~269                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[465][15]~271                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y29_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[466][15]~369                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y32_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[467][15]~371                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[468][15]~391                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[469][14]~399                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[46][15]~46                                                                                                                                                                                                                                                                                           ; LABCELL_X73_Y7_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[470][15]~504                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[471][15]~508                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y33_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[472][15]~301                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y20_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[473][15]~303                                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y24_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[474][14]~377                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y21_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[475][15]~379                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y33_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[476][15]~429                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y21_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[477][15]~431                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y36_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[478][15]~506                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y32_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[479][14]~510                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y35_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[47][15]~107                                                                                                                                                                                                                                                                                          ; LABCELL_X61_Y9_N51                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[480][15]~281                                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y21_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[481][15]~283                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[482][15]~341                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y32_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[483][15]~343                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y29_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[484][14]~403                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[485][15]~411                                                                                                                                                                                                                                                                                         ; LABCELL_X74_Y34_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[486][15]~486                                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y30_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[487][15]~487                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y26_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[488][15]~313                                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y25_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[489][14]~315                                                                                                                                                                                                                                                                                         ; LABCELL_X73_Y27_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[48][15]~3                                                                                                                                                                                                                                                                                            ; LABCELL_X53_Y10_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[490][15]~349                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y28_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[491][15]~351                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y26_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[492][15]~442                                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y23_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[493][15]~446                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[494][14]~494                                                                                                                                                                                                                                                                                         ; LABCELL_X71_Y32_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[495][15]~495                                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y30_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[496][15]~285                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[497][15]~287                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y29_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[498][15]~373                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[499][14]~375                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y33_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[49][14]~67                                                                                                                                                                                                                                                                                           ; MLABCELL_X47_Y3_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[4][15]~4                                                                                                                                                                                                                                                                                             ; MLABCELL_X65_Y1_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[500][15]~407                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y21_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[501][15]~415                                                                                                                                                                                                                                                                                         ; LABCELL_X71_Y35_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[502][15]~505                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y34_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[503][15]~509                                                                                                                                                                                                                                                                                         ; MLABCELL_X59_Y33_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[504][14]~317                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y21_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[505][15]~319                                                                                                                                                                                                                                                                                         ; LABCELL_X51_Y16_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[506][15]~381                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y21_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[507][15]~383                                                                                                                                                                                                                                                                                         ; MLABCELL_X72_Y35_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[508][15]~443                                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y21_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[509][14]~447                                                                                                                                                                                                                                                                                         ; LABCELL_X63_Y36_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[50][14]~35                                                                                                                                                                                                                                                                                           ; LABCELL_X66_Y12_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[510][15]~507                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y32_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[511][15]~511                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y35_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[512][15]~512                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y17_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[513][15]~514                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y17_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[514][14]~528                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y21_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[515][15]~530                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y21_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[516][15]~544                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y17_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[517][15]~552                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y21_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[518][15]~560                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y21_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[519][14]~561                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y21_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[51][14]~102                                                                                                                                                                                                                                                                                          ; MLABCELL_X59_Y12_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[520][15]~520                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y22_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[521][15]~522                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y17_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[522][15]~536                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y21_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[523][15]~538                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y11_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[524][14]~546                                                                                                                                                                                                                                                                                         ; LABCELL_X74_Y19_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[525][15]~554                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y21_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[526][15]~568                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y21_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[527][15]~569                                                                                                                                                                                                                                                                                         ; LABCELL_X73_Y19_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[528][15]~513                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[529][14]~515                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[52][15]~7                                                                                                                                                                                                                                                                                            ; LABCELL_X64_Y9_N24                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[530][15]~529                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[531][15]~531                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[532][15]~545                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[533][15]~553                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[534][14]~564                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[535][15]~565                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[536][15]~521                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y20_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[537][15]~523                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[538][15]~537                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[539][14]~539                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[53][16]~71                                                                                                                                                                                                                                                                                           ; LABCELL_X56_Y5_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[540][15]~547                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y17_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[541][15]~555                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[542][15]~572                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[543][15]~573                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y20_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[544][14]~516                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y18_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[545][15]~518                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y16_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[546][15]~532                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y16_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[547][15]~534                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y16_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[548][15]~548                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y16_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[549][14]~556                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y16_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[54][14]~39                                                                                                                                                                                                                                                                                           ; LABCELL_X66_Y6_N54                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[550][15]~562                                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y17_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[551][15]~563                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y16_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[552][15]~524                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y21_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[553][15]~526                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y17_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[554][14]~540                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y16_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[555][15]~542                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y15_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[556][15]~550                                                                                                                                                                                                                                                                                         ; LABCELL_X74_Y21_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[557][15]~558                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y18_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[558][15]~570                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y21_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[559][14]~571                                                                                                                                                                                                                                                                                         ; LABCELL_X73_Y19_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[55][14]~103                                                                                                                                                                                                                                                                                          ; LABCELL_X61_Y3_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[560][15]~517                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y20_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[561][15]~519                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y16_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[562][15]~533                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y14_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[563][15]~535                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y16_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[564][14]~549                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y16_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[565][15]~557                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y16_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[566][15]~566                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y15_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[567][15]~567                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y15_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[568][15]~525                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y18_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[569][14]~527                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y16_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[56][15]~11                                                                                                                                                                                                                                                                                           ; LABCELL_X62_Y22_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[570][15]~541                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y18_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[571][15]~543                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y16_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[572][15]~551                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y18_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[573][15]~559                                                                                                                                                                                                                                                                                         ; MLABCELL_X82_Y18_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[574][14]~574                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y16_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[575][15]~575                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y16_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[576][15]~576                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y12_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[577][15]~584                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y15_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[578][15]~577                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y12_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[579][14]~585                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y10_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[57][15]~75                                                                                                                                                                                                                                                                                           ; MLABCELL_X47_Y5_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[580][15]~578                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y12_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[581][15]~586                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y5_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[582][15]~579                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y5_N51                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[583][15]~587                                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y11_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[584][14]~592                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y13_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[585][15]~594                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y15_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[586][15]~593                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y12_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[587][15]~595                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y11_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[588][15]~596                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y13_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[589][14]~598                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y7_N6                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[58][15]~43                                                                                                                                                                                                                                                                                           ; LABCELL_X62_Y21_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[590][15]~597                                                                                                                                                                                                                                                                                         ; LABCELL_X80_Y8_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[591][15]~599                                                                                                                                                                                                                                                                                         ; LABCELL_X80_Y8_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[592][15]~580                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y14_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[593][15]~588                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y12_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[594][14]~581                                                                                                                                                                                                                                                                                         ; LABCELL_X80_Y12_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[595][15]~589                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y12_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[596][15]~582                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y12_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[597][15]~590                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y12_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[598][15]~583                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y11_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[599][14]~591                                                                                                                                                                                                                                                                                         ; LABCELL_X79_Y9_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[59][14]~110                                                                                                                                                                                                                                                                                          ; MLABCELL_X47_Y14_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[5][15]~68                                                                                                                                                                                                                                                                                            ; MLABCELL_X65_Y1_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[600][15]~600                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y21_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[601][15]~602                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y11_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[602][15]~601                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y12_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[603][15]~603                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y7_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[604][14]~604                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y12_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[605][15]~606                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y13_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[606][15]~605                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y8_N24                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[607][15]~607                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y9_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[608][15]~608                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y5_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[609][14]~616                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y15_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[60][14]~15                                                                                                                                                                                                                                                                                           ; LABCELL_X60_Y19_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[610][15]~609                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y12_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[611][15]~617                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y6_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[612][15]~610                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y10_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[613][15]~618                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y7_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[614][14]~611                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y8_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[615][15]~619                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y6_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[616][15]~624                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y21_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[617][15]~632                                                                                                                                                                                                                                                                                         ; LABCELL_X77_Y15_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[618][15]~628                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y6_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[619][14]~636                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y11_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[61][14]~79                                                                                                                                                                                                                                                                                           ; LABCELL_X62_Y7_N24                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[620][15]~625                                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y9_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[621][15]~633                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y6_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[622][15]~629                                                                                                                                                                                                                                                                                         ; LABCELL_X80_Y8_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[623][15]~637                                                                                                                                                                                                                                                                                         ; LABCELL_X73_Y13_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[624][14]~612                                                                                                                                                                                                                                                                                         ; LABCELL_X83_Y13_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[625][15]~620                                                                                                                                                                                                                                                                                         ; MLABCELL_X84_Y7_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[626][15]~613                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y8_N3                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[627][15]~621                                                                                                                                                                                                                                                                                         ; MLABCELL_X87_Y6_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[628][15]~614                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y8_N54                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[629][14]~622                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y5_N18                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[62][15]~47                                                                                                                                                                                                                                                                                           ; MLABCELL_X72_Y7_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[630][15]~615                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y8_N6                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[631][15]~623                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y8_N48                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[632][15]~626                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y21_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[633][15]~634                                                                                                                                                                                                                                                                                         ; LABCELL_X74_Y13_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[634][14]~630                                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y12_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[635][15]~638                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y11_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[636][15]~627                                                                                                                                                                                                                                                                                         ; LABCELL_X88_Y12_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[637][14]~635                                                                                                                                                                                                                                                                                         ; LABCELL_X80_Y6_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[638][14]~631                                                                                                                                                                                                                                                                                         ; LABCELL_X81_Y8_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[639][14]~639                                                                                                                                                                                                                                                                                         ; MLABCELL_X78_Y12_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[63][15]~111                                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y3_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[64][14]~128                                                                                                                                                                                                                                                                                          ; MLABCELL_X65_Y15_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[65][14]~192                                                                                                                                                                                                                                                                                          ; LABCELL_X50_Y18_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[66][15]~129                                                                                                                                                                                                                                                                                          ; LABCELL_X64_Y17_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[67][15]~208                                                                                                                                                                                                                                                                                          ; LABCELL_X64_Y13_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[68][15]~144                                                                                                                                                                                                                                                                                          ; LABCELL_X75_Y1_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[69][14]~193                                                                                                                                                                                                                                                                                          ; LABCELL_X68_Y2_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[6][15]~36                                                                                                                                                                                                                                                                                            ; MLABCELL_X65_Y12_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[70][14]~145                                                                                                                                                                                                                                                                                          ; LABCELL_X68_Y2_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[71][14]~212                                                                                                                                                                                                                                                                                          ; LABCELL_X77_Y4_N54                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[72][15]~160                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y19_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[73][16]~194                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y6_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[74][14]~161                                                                                                                                                                                                                                                                                          ; LABCELL_X64_Y17_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[75][14]~216                                                                                                                                                                                                                                                                                          ; MLABCELL_X52_Y14_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[76][15]~176                                                                                                                                                                                                                                                                                          ; LABCELL_X75_Y1_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[77][15]~195                                                                                                                                                                                                                                                                                          ; LABCELL_X56_Y11_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[78][15]~180                                                                                                                                                                                                                                                                                          ; LABCELL_X61_Y21_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[79][14]~220                                                                                                                                                                                                                                                                                          ; LABCELL_X77_Y4_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[7][15]~97                                                                                                                                                                                                                                                                                            ; LABCELL_X57_Y3_N48                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[80][15]~132                                                                                                                                                                                                                                                                                          ; LABCELL_X53_Y10_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[81][14]~196                                                                                                                                                                                                                                                                                          ; MLABCELL_X47_Y3_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[82][15]~133                                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y12_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[83][15]~209                                                                                                                                                                                                                                                                                          ; MLABCELL_X59_Y12_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[84][14]~148                                                                                                                                                                                                                                                                                          ; LABCELL_X64_Y9_N54                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[85][14]~197                                                                                                                                                                                                                                                                                          ; LABCELL_X63_Y1_N48                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[86][15]~149                                                                                                                                                                                                                                                                                          ; LABCELL_X70_Y10_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[87][15]~213                                                                                                                                                                                                                                                                                          ; LABCELL_X57_Y6_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[88][15]~164                                                                                                                                                                                                                                                                                          ; LABCELL_X61_Y20_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[89][14]~198                                                                                                                                                                                                                                                                                          ; LABCELL_X67_Y7_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[8][15]~8                                                                                                                                                                                                                                                                                             ; LABCELL_X62_Y19_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[90][14]~165                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y21_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[91][14]~217                                                                                                                                                                                                                                                                                          ; LABCELL_X50_Y5_N3                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[92][15]~177                                                                                                                                                                                                                                                                                          ; LABCELL_X75_Y1_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[93][16]~199                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y7_N27                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[94][14]~181                                                                                                                                                                                                                                                                                          ; LABCELL_X68_Y4_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[95][14]~221                                                                                                                                                                                                                                                                                          ; LABCELL_X77_Y4_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[96][15]~136                                                                                                                                                                                                                                                                                          ; MLABCELL_X82_Y2_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[97][15]~200                                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y12_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[98][15]~137                                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y12_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[99][14]~210                                                                                                                                                                                                                                                                                          ; LABCELL_X62_Y6_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns0|columns[9][14]~72                                                                                                                                                                                                                                                                                            ; MLABCELL_X47_Y7_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[0][14]~0                                                                                                                                                                                                                                                                                             ; LABCELL_X29_Y76_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[100][14]~152                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y65_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[101][14]~201                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y66_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[102][15]~153                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y66_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[103][15]~214                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y66_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[104][14]~168                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y70_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[105][14]~202                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y73_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[106][15]~169                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y66_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[107][15]~218                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y75_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[108][15]~184                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y54_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[109][14]~203                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y78_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[10][15]~40                                                                                                                                                                                                                                                                                           ; MLABCELL_X21_Y78_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[110][14]~188                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y66_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[111][14]~222                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y63_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[112][15]~140                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y79_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[113][16]~204                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y74_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[114][14]~141                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y70_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[115][14]~211                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y72_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[116][15]~156                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y65_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[117][15]~205                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y71_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[118][15]~157                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y77_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[119][14]~215                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y77_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[11][14]~104                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y70_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[120][14]~172                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y70_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[121][14]~206                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y69_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[122][15]~173                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y79_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[123][15]~219                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y70_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[124][14]~185                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y70_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[125][14]~207                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y74_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[126][15]~189                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y69_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[127][15]~223                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y68_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[128][15]~16                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y72_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[129][14]~80                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y65_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[12][15]~12                                                                                                                                                                                                                                                                                           ; LABCELL_X17_Y77_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[130][14]~48                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y63_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[131][14]~112                                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y63_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[132][15]~20                                                                                                                                                                                                                                                                                          ; LABCELL_X13_Y75_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[133][16]~84                                                                                                                                                                                                                                                                                          ; LABCELL_X13_Y75_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[134][14]~52                                                                                                                                                                                                                                                                                          ; LABCELL_X13_Y72_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[135][14]~116                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y64_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[136][15]~24                                                                                                                                                                                                                                                                                          ; LABCELL_X13_Y75_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[137][15]~88                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y69_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[138][15]~56                                                                                                                                                                                                                                                                                          ; LABCELL_X13_Y75_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[139][14]~114                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y68_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[13][16]~76                                                                                                                                                                                                                                                                                           ; LABCELL_X17_Y77_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[140][14]~28                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y64_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[141][14]~92                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y64_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[142][15]~60                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y65_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[143][15]~118                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y65_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[144][14]~17                                                                                                                                                                                                                                                                                          ; LABCELL_X42_Y67_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[145][14]~81                                                                                                                                                                                                                                                                                          ; LABCELL_X35_Y67_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[146][15]~49                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y68_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[147][15]~120                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y73_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[148][15]~21                                                                                                                                                                                                                                                                                          ; LABCELL_X42_Y68_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[149][14]~85                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y76_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[14][14]~44                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y68_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[150][14]~53                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y77_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[151][14]~124                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y75_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[152][15]~25                                                                                                                                                                                                                                                                                          ; LABCELL_X37_Y70_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[153][16]~89                                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y71_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[154][14]~57                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y78_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[155][14]~122                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y70_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[156][15]~29                                                                                                                                                                                                                                                                                          ; LABCELL_X43_Y68_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[157][15]~93                                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y77_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[158][15]~61                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y68_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[159][14]~126                                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y75_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[15][14]~105                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y67_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[160][15]~18                                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y78_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[161][14]~82                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y77_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[162][15]~50                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y68_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[163][15]~113                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y75_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[164][14]~22                                                                                                                                                                                                                                                                                          ; LABCELL_X40_Y73_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[165][14]~86                                                                                                                                                                                                                                                                                          ; LABCELL_X40_Y75_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[166][15]~54                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y71_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[167][15]~117                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y75_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[168][15]~26                                                                                                                                                                                                                                                                                          ; LABCELL_X43_Y72_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[169][14]~90                                                                                                                                                                                                                                                                                          ; LABCELL_X45_Y74_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[16][15]~1                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y76_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[170][14]~58                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y74_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[171][14]~115                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y74_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[172][15]~30                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y78_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[173][16]~94                                                                                                                                                                                                                                                                                          ; LABCELL_X42_Y76_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[174][14]~62                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y68_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[175][14]~119                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y69_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[176][15]~19                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y79_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[177][15]~83                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y73_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[178][15]~51                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y73_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[179][14]~121                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y75_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[17][15]~65                                                                                                                                                                                                                                                                                           ; LABCELL_X35_Y67_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[180][14]~23                                                                                                                                                                                                                                                                                          ; LABCELL_X42_Y68_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[181][14]~87                                                                                                                                                                                                                                                                                          ; LABCELL_X35_Y72_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[182][15]~55                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y77_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[183][15]~125                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y74_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[184][14]~27                                                                                                                                                                                                                                                                                          ; LABCELL_X43_Y72_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[185][14]~91                                                                                                                                                                                                                                                                                          ; MLABCELL_X47_Y74_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[186][15]~59                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y78_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[187][15]~123                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y70_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[188][15]~31                                                                                                                                                                                                                                                                                          ; LABCELL_X43_Y68_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[189][14]~95                                                                                                                                                                                                                                                                                          ; LABCELL_X46_Y72_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[18][15]~33                                                                                                                                                                                                                                                                                           ; LABCELL_X16_Y75_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[190][14]~63                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y77_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[191][14]~127                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y72_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[192][15]~130                                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y63_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[193][16]~224                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y65_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[194][14]~131                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y63_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[195][14]~240                                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y63_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[196][15]~146                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y75_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[197][15]~225                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y75_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[198][15]~147                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y67_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[199][14]~241                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y64_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[19][14]~100                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y72_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[1][15]~64                                                                                                                                                                                                                                                                                            ; LABCELL_X17_Y77_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[200][14]~162                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y66_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[201][14]~226                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y69_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[202][15]~163                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y75_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[203][15]~242                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y71_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[204][14]~178                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y62_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[205][14]~227                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y62_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[206][15]~182                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y62_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[207][15]~243                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y62_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[208][15]~134                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y78_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[209][14]~228                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y72_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[20][15]~5                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y76_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[210][14]~135                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y71_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[211][14]~244                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y72_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[212][15]~150                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y77_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[213][16]~229                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y75_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[214][14]~151                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y77_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[215][14]~245                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y77_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[216][15]~166                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y67_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[217][15]~230                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y71_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[218][15]~167                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y78_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[219][14]~246                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y70_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[21][14]~69                                                                                                                                                                                                                                                                                           ; LABCELL_X40_Y75_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[220][14]~179                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y70_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[221][14]~231                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y78_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[222][15]~183                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y78_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[223][15]~247                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y72_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[224][14]~138                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y66_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[225][14]~232                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y71_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[226][15]~139                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y77_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[227][15]~248                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y66_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[228][15]~154                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y77_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[229][14]~233                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y66_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[22][15]~37                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y65_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[230][14]~155                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y66_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[231][14]~249                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y66_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[232][15]~170                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y70_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[233][16]~234                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y78_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[234][14]~171                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y66_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[235][14]~250                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y72_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[236][15]~186                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y68_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[237][15]~235                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y78_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[238][15]~190                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y66_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[239][14]~251                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y72_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[23][15]~101                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y75_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[240][14]~142                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y78_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[241][14]~236                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y71_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[242][15]~143                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y73_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[243][15]~252                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y72_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[244][14]~158                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y77_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[245][14]~237                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y75_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[246][15]~159                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y77_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[247][15]~253                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y77_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[248][15]~174                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y73_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[249][14]~238                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y69_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[24][14]~9                                                                                                                                                                                                                                                                                            ; LABCELL_X37_Y70_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[250][14]~175                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y79_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[251][14]~254                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y70_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[252][15]~187                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y70_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[253][16]~239                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y78_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[254][14]~191                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y78_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[255][14]~255                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y68_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[256][15]~256                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y46_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[257][15]~258                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[258][15]~320                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y45_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[259][14]~322                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y45_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[25][14]~73                                                                                                                                                                                                                                                                                           ; LABCELL_X42_Y71_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[260][14]~384                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N51                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[261][14]~392                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y48_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[262][15]~448                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y48_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[263][15]~452                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y49_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[264][14]~288                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N6                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[265][14]~290                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[266][15]~328                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y44_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[267][15]~330                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y48_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[268][15]~416                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y44_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[269][14]~418                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y48_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[26][15]~41                                                                                                                                                                                                                                                                                           ; MLABCELL_X21_Y78_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[270][14]~450                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y47_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[271][14]~454                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y48_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[272][15]~260                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y53_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[273][16]~262                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y53_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[274][14]~352                                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y54_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[275][14]~354                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y55_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[276][15]~388                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y53_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[277][15]~396                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y52_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[278][15]~464                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y55_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[279][14]~468                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y55_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[27][15]~108                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y70_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[280][14]~292                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y70_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[281][14]~294                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y52_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[282][15]~360                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y53_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[283][15]~362                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y59_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[284][14]~420                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y52_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[285][14]~422                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y56_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[286][15]~466                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y55_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[287][15]~470                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y59_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[288][15]~272                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y53_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[289][14]~274                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y53_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[28][15]~13                                                                                                                                                                                                                                                                                           ; LABCELL_X29_Y54_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[290][14]~324                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y47_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[291][14]~326                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y52_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[292][15]~400                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y48_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[293][16]~408                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y52_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[294][14]~449                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y55_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[295][14]~453                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y55_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[296][15]~304                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y48_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[297][15]~306                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y52_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[298][15]~332                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y52_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[299][14]~334                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y55_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[29][14]~77                                                                                                                                                                                                                                                                                           ; LABCELL_X33_Y77_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[2][14]~32                                                                                                                                                                                                                                                                                            ; LABCELL_X17_Y77_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[300][14]~432                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y48_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[301][14]~436                                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y56_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[302][15]~451                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y47_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[303][15]~455                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y58_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[304][14]~276                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y46_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[305][14]~278                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y46_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[306][15]~356                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y58_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[307][15]~358                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y52_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[308][15]~404                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y59_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[309][14]~412                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y54_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[30][14]~45                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y68_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[310][14]~465                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y57_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[311][14]~469                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y57_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[312][15]~308                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y58_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[313][16]~310                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y45_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[314][14]~364                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y58_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[315][14]~366                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y59_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[316][15]~433                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y68_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[317][15]~437                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y58_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[318][15]~467                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y53_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[319][14]~471                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y53_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[31][14]~109                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y70_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[320][15]~257                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[321][15]~259                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N18                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[322][15]~321                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y45_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[323][15]~323                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y47_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[324][14]~386                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N3                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[325][15]~394                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y49_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[326][15]~456                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y49_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[327][15]~460                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y49_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[328][15]~289                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[329][14]~291                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y45_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[32][15]~2                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y76_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[330][15]~329                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y46_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[331][15]~331                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y48_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[332][15]~424                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y44_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[333][15]~426                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y48_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[334][14]~458                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y44_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[335][15]~462                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y48_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[336][15]~261                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y53_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[337][15]~263                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y58_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[338][15]~353                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y51_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[339][14]~355                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y52_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[33][16]~66                                                                                                                                                                                                                                                                                           ; LABCELL_X35_Y67_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[340][15]~390                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y59_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[341][15]~398                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y52_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[342][15]~472                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y55_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[343][15]~476                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y55_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[344][14]~293                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y46_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[345][15]~295                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y52_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[346][15]~361                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y55_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[347][15]~363                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y55_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[348][15]~428                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y52_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[349][14]~430                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y51_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[34][14]~34                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y68_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[350][15]~474                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y58_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[351][15]~478                                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y56_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[352][15]~273                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y51_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[353][15]~275                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y48_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[354][14]~325                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y43_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[355][15]~327                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y51_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[356][15]~402                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y52_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[357][15]~410                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y53_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[358][15]~457                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y49_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[359][14]~461                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y53_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[35][14]~98                                                                                                                                                                                                                                                                                           ; LABCELL_X18_Y72_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[360][15]~305                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y70_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[361][15]~307                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y51_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[362][15]~333                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y45_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[363][15]~335                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y51_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[364][14]~440                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y54_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[365][15]~444                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y54_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[366][15]~459                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y51_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[367][15]~463                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y51_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[368][15]~277                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y43_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[369][14]~279                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y48_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[36][15]~6                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y76_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[370][15]~357                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y58_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[371][15]~359                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y45_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[372][15]~406                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y57_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[373][15]~414                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y52_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[374][14]~473                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y60_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[375][15]~477                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y57_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[376][15]~309                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y70_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[377][15]~311                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y57_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[378][15]~365                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y58_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[379][14]~367                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y55_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[37][15]~70                                                                                                                                                                                                                                                                                           ; LABCELL_X40_Y75_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[380][15]~441                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y52_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[381][15]~445                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y56_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[382][15]~475                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y58_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[383][15]~479                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y53_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[384][14]~264                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y45_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[385][15]~266                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N24                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[386][15]~336                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y45_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[387][15]~338                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y45_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[388][15]~385                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[389][14]~393                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[38][15]~38                                                                                                                                                                                                                                                                                           ; LABCELL_X18_Y71_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[390][15]~480                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N54                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[391][15]~481                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y49_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[392][15]~296                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N48                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[393][15]~298                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y45_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[394][14]~344                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y44_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[395][15]~346                                                                                                                                                                                                                                                                                         ; LABCELL_X1_Y48_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[396][15]~417                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y64_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[397][15]~419                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y64_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[398][15]~488                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y51_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[399][14]~489                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y51_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[39][14]~99                                                                                                                                                                                                                                                                                           ; LABCELL_X17_Y72_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[3][15]~96                                                                                                                                                                                                                                                                                            ; LABCELL_X18_Y72_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[400][15]~268                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y57_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[401][15]~270                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y48_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[402][15]~368                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y55_N51                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[403][15]~370                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y57_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[404][14]~389                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y59_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[405][15]~397                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y59_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[406][15]~496                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y58_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[407][15]~500                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y55_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[408][15]~300                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y48_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[409][14]~302                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y58_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[40][15]~10                                                                                                                                                                                                                                                                                           ; LABCELL_X43_Y72_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[410][15]~376                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y47_N18                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[411][15]~378                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y58_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[412][15]~421                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y54_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[413][15]~423                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y51_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[414][14]~498                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y55_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[415][15]~502                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y58_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[416][15]~280                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y39_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[417][15]~282                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y44_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[418][15]~340                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y54_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[419][14]~342                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y52_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[41][14]~74                                                                                                                                                                                                                                                                                           ; LABCELL_X29_Y77_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[420][15]~401                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y68_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[421][15]~409                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y52_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[422][15]~484                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y55_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[423][15]~485                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y55_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[424][14]~312                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y48_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[425][15]~314                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y52_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[426][15]~348                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y50_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[427][15]~350                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y58_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[428][15]~434                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y54_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[429][14]~438                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y41_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[42][15]~42                                                                                                                                                                                                                                                                                           ; MLABCELL_X21_Y78_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[430][15]~492                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y51_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[431][15]~493                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y53_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[432][15]~284                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y57_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[433][15]~286                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y48_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[434][14]~372                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y51_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[435][15]~374                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y54_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[436][15]~405                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y57_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[437][15]~413                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y59_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[438][15]~497                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y59_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[439][14]~501                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y55_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[43][15]~106                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y70_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[440][15]~316                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y58_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[441][15]~318                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y57_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[442][15]~380                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y51_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[443][15]~382                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y59_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[444][14]~435                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y51_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[445][15]~439                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y57_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[446][15]~499                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y53_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[447][15]~503                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y53_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[448][15]~265                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y46_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[449][14]~267                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N27                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[44][14]~14                                                                                                                                                                                                                                                                                           ; LABCELL_X29_Y79_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[450][15]~337                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y45_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[451][15]~339                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y45_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[452][15]~387                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[453][15]~395                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[454][14]~482                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y52_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[455][15]~483                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y49_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[456][15]~297                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[457][15]~299                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y45_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[458][15]~345                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y46_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[459][14]~347                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y51_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[45][14]~78                                                                                                                                                                                                                                                                                           ; LABCELL_X29_Y77_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[460][15]~425                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y50_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[461][15]~427                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y50_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[462][15]~490                                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y49_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[463][15]~491                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y50_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[464][14]~269                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y57_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[465][15]~271                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y58_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[466][15]~369                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y54_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[467][15]~371                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y57_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[468][15]~391                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y55_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[469][14]~399                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y53_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[46][15]~46                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y68_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[470][15]~504                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y58_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[471][15]~508                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y55_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[472][15]~301                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y46_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[473][15]~303                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y58_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[474][14]~377                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y54_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[475][15]~379                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y55_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[476][15]~429                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y54_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[477][15]~431                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y51_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[478][15]~506                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y50_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[479][14]~510                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y52_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[47][15]~107                                                                                                                                                                                                                                                                                          ; LABCELL_X16_Y64_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[480][15]~281                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y51_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[481][15]~283                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y50_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[482][15]~341                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y50_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[483][15]~343                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y51_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[484][14]~403                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y50_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[485][15]~411                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y53_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[486][15]~486                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y60_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[487][15]~487                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y60_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[488][15]~313                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y49_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[489][14]~315                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y51_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[48][15]~3                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y76_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[490][15]~349                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y45_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[491][15]~351                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y51_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[492][15]~442                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y50_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[493][15]~446                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y54_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[494][14]~494                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y51_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[495][15]~495                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y51_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[496][15]~285                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y57_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[497][15]~287                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y48_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[498][15]~373                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y54_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[499][14]~375                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y57_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[49][14]~67                                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y68_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[4][15]~4                                                                                                                                                                                                                                                                                             ; LABCELL_X29_Y76_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[500][15]~407                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y57_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[501][15]~415                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y53_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[502][15]~505                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y59_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[503][15]~509                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y59_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[504][14]~317                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y50_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[505][15]~319                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y57_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[506][15]~381                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y58_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[507][15]~383                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y55_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[508][15]~443                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y54_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[509][14]~447                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y58_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[50][14]~35                                                                                                                                                                                                                                                                                           ; MLABCELL_X15_Y73_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[510][15]~507                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y58_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[511][15]~511                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y52_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[512][15]~512                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y56_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[513][15]~514                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y56_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[514][14]~528                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y56_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[515][15]~530                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y56_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[516][15]~544                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y56_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[517][15]~552                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y56_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[518][15]~560                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y56_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[519][14]~561                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y56_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[51][14]~102                                                                                                                                                                                                                                                                                          ; LABCELL_X19_Y72_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[520][15]~520                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y53_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[521][15]~522                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y56_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[522][15]~536                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y56_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[523][15]~538                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y56_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[524][14]~546                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y67_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[525][15]~554                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y57_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[526][15]~568                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y57_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[527][15]~569                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y60_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[528][15]~513                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y60_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[529][14]~515                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y60_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[52][15]~7                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y76_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[530][15]~529                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y60_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[531][15]~531                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y60_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[532][15]~545                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y59_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[533][15]~553                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y62_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[534][14]~564                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y59_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[535][15]~565                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y60_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[536][15]~521                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y62_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[537][15]~523                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y63_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[538][15]~537                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y65_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[539][14]~539                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y60_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[53][16]~71                                                                                                                                                                                                                                                                                           ; LABCELL_X40_Y75_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[540][15]~547                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y72_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[541][15]~555                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y60_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[542][15]~572                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y60_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[543][15]~573                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y62_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[544][14]~516                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[545][15]~518                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[546][15]~532                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[547][15]~534                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[548][15]~548                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y58_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[549][14]~556                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[54][14]~39                                                                                                                                                                                                                                                                                           ; MLABCELL_X15_Y77_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[550][15]~562                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y58_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[551][15]~563                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[552][15]~524                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y53_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[553][15]~526                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[554][14]~540                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y58_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[555][15]~542                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y56_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[556][15]~550                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y67_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[557][15]~558                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[558][15]~570                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y57_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[559][14]~571                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y57_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[55][14]~103                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y75_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[560][15]~517                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[561][15]~519                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y65_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[562][15]~533                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[563][15]~535                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[564][14]~549                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y66_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[565][15]~557                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[566][15]~566                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y60_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[567][15]~567                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[568][15]~525                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y62_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[569][14]~527                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y60_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[56][15]~11                                                                                                                                                                                                                                                                                           ; LABCELL_X43_Y72_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[570][15]~541                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[571][15]~543                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[572][15]~551                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y67_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[573][15]~559                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[574][14]~574                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y61_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[575][15]~575                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y64_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[576][15]~576                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y46_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[577][15]~584                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y47_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[578][15]~577                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y45_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[579][14]~585                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y46_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[57][15]~75                                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y71_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[580][15]~578                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y53_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[581][15]~586                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y49_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[582][15]~579                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y46_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[583][15]~587                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y46_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[584][14]~592                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y50_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[585][15]~594                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y46_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[586][15]~593                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y49_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[587][15]~595                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y56_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[588][15]~596                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y67_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[589][14]~598                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y49_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[58][15]~43                                                                                                                                                                                                                                                                                           ; MLABCELL_X21_Y78_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[590][15]~597                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y57_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[591][15]~599                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y49_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[592][15]~580                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y46_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[593][15]~588                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y42_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[594][14]~581                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y46_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[595][15]~589                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y47_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[596][15]~582                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y53_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[597][15]~590                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y51_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[598][15]~583                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y50_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[599][14]~591                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y45_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[59][14]~110                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y70_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[5][15]~68                                                                                                                                                                                                                                                                                            ; LABCELL_X40_Y75_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[600][15]~600                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y48_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[601][15]~602                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y47_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[602][15]~601                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y49_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[603][15]~603                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y47_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[604][14]~604                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y67_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[605][15]~606                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y49_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[606][15]~605                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y42_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[607][15]~607                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y50_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[608][15]~608                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y48_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[609][14]~616                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y40_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[60][14]~15                                                                                                                                                                                                                                                                                           ; LABCELL_X29_Y79_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[610][15]~609                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y48_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[611][15]~617                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y48_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[612][15]~610                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y53_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[613][15]~618                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y52_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[614][14]~611                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y48_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[615][15]~619                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y48_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[616][15]~624                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y53_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[617][15]~632                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y51_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[618][15]~628                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y48_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[619][14]~636                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y56_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[61][14]~79                                                                                                                                                                                                                                                                                           ; LABCELL_X33_Y78_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[620][15]~625                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y67_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[621][15]~633                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y49_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[622][15]~629                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y57_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[623][15]~637                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y49_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[624][14]~612                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y47_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[625][15]~620                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y42_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[626][15]~613                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y49_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[627][15]~621                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y50_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[628][15]~614                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y53_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[629][14]~622                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y54_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[62][15]~47                                                                                                                                                                                                                                                                                           ; MLABCELL_X15_Y77_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[630][15]~615                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y46_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[631][15]~623                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y51_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[632][15]~626                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y42_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[633][15]~634                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y50_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[634][14]~630                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y49_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[635][15]~638                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y42_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[636][15]~627                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y67_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[637][14]~635                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y49_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[638][14]~631                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y42_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[639][14]~639                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y50_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[63][15]~111                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y70_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[64][14]~128                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y66_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[65][14]~192                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y77_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[66][15]~129                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y66_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[67][15]~208                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y72_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[68][15]~144                                                                                                                                                                                                                                                                                          ; MLABCELL_X39_Y65_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[69][14]~193                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y75_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[6][15]~36                                                                                                                                                                                                                                                                                            ; LABCELL_X22_Y64_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[70][14]~145                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y77_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[71][14]~212                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y61_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[72][15]~160                                                                                                                                                                                                                                                                                          ; LABCELL_X46_Y67_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[73][16]~194                                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y78_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[74][14]~161                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y66_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[75][14]~216                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y70_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[76][15]~176                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y63_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[77][15]~195                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y77_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[78][15]~180                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y66_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[79][14]~220                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y77_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[7][15]~97                                                                                                                                                                                                                                                                                            ; MLABCELL_X21_Y68_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[80][15]~132                                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y78_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[81][14]~196                                                                                                                                                                                                                                                                                          ; LABCELL_X22_Y72_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[82][15]~133                                                                                                                                                                                                                                                                                          ; LABCELL_X12_Y69_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[83][15]~209                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y72_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[84][14]~148                                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y77_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[85][14]~197                                                                                                                                                                                                                                                                                          ; LABCELL_X40_Y75_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[86][15]~149                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y65_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[87][15]~213                                                                                                                                                                                                                                                                                          ; MLABCELL_X25_Y75_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[88][15]~164                                                                                                                                                                                                                                                                                          ; LABCELL_X43_Y70_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[89][14]~198                                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y71_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[8][15]~8                                                                                                                                                                                                                                                                                             ; LABCELL_X17_Y77_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[90][14]~165                                                                                                                                                                                                                                                                                          ; LABCELL_X33_Y77_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[91][14]~217                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y70_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[92][15]~177                                                                                                                                                                                                                                                                                          ; LABCELL_X48_Y68_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[93][16]~199                                                                                                                                                                                                                                                                                          ; LABCELL_X33_Y78_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[94][14]~181                                                                                                                                                                                                                                                                                          ; LABCELL_X13_Y69_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[95][14]~221                                                                                                                                                                                                                                                                                          ; MLABCELL_X25_Y75_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[96][15]~136                                                                                                                                                                                                                                                                                          ; LABCELL_X37_Y73_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[97][15]~200                                                                                                                                                                                                                                                                                          ; LABCELL_X36_Y70_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[98][15]~137                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y66_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[99][14]~210                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y66_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns1|columns[9][14]~72                                                                                                                                                                                                                                                                                            ; LABCELL_X42_Y71_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[0][14]~0                                                                                                                                                                                                                                                                                             ; LABCELL_X13_Y28_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[100][14]~152                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y39_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[101][14]~201                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y35_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[102][15]~153                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y29_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[103][15]~214                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y39_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[104][14]~168                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y32_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[105][14]~202                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y36_N24                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[106][15]~169                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y30_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[107][15]~218                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y39_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[108][15]~184                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y40_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[109][14]~203                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y25_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[10][15]~40                                                                                                                                                                                                                                                                                           ; LABCELL_X30_Y32_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[110][14]~188                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y30_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[111][14]~222                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y38_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[112][15]~140                                                                                                                                                                                                                                                                                         ; MLABCELL_X6_Y34_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[113][16]~204                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y22_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[114][14]~141                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y26_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[115][14]~211                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y35_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[116][15]~156                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y37_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[117][15]~205                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y25_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[118][15]~157                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y30_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[119][14]~215                                                                                                                                                                                                                                                                                         ; LABCELL_X1_Y34_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[11][14]~104                                                                                                                                                                                                                                                                                          ; LABCELL_X37_Y39_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[120][14]~172                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y32_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[121][14]~206                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y40_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[122][15]~173                                                                                                                                                                                                                                                                                         ; LABCELL_X1_Y33_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[123][15]~219                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y36_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[124][14]~185                                                                                                                                                                                                                                                                                         ; MLABCELL_X6_Y32_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[125][14]~207                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y37_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[126][15]~189                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y28_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[127][15]~223                                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y35_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[128][15]~16                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y34_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[129][14]~80                                                                                                                                                                                                                                                                                          ; LABCELL_X46_Y32_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[12][15]~12                                                                                                                                                                                                                                                                                           ; LABCELL_X13_Y38_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[130][14]~48                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y28_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[131][14]~112                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y29_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[132][15]~20                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y32_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[133][16]~84                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y32_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[134][14]~52                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y30_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[135][14]~116                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y32_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[136][15]~24                                                                                                                                                                                                                                                                                          ; LABCELL_X42_Y32_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[137][15]~88                                                                                                                                                                                                                                                                                          ; LABCELL_X45_Y29_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[138][15]~56                                                                                                                                                                                                                                                                                          ; LABCELL_X37_Y29_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[139][14]~114                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y29_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[13][16]~76                                                                                                                                                                                                                                                                                           ; LABCELL_X7_Y38_N3                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[140][14]~28                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y32_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[141][14]~92                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y32_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[142][15]~60                                                                                                                                                                                                                                                                                          ; MLABCELL_X28_Y32_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[143][15]~118                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y32_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[144][14]~17                                                                                                                                                                                                                                                                                          ; LABCELL_X16_Y32_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[145][14]~81                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y22_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[146][15]~49                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y26_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[147][15]~120                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y35_N27                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[148][15]~21                                                                                                                                                                                                                                                                                          ; LABCELL_X22_Y25_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[149][14]~85                                                                                                                                                                                                                                                                                          ; LABCELL_X22_Y25_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[14][14]~44                                                                                                                                                                                                                                                                                           ; LABCELL_X27_Y26_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[150][14]~53                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y30_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[151][14]~124                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y30_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[152][15]~25                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y16_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[153][16]~89                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y40_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[154][14]~57                                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y27_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[155][14]~122                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y39_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[156][15]~29                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y32_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[157][15]~93                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y32_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[158][15]~61                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y28_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[159][14]~126                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y35_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[15][14]~105                                                                                                                                                                                                                                                                                          ; LABCELL_X33_Y38_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[160][15]~18                                                                                                                                                                                                                                                                                          ; LABCELL_X19_Y26_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[161][14]~82                                                                                                                                                                                                                                                                                          ; LABCELL_X7_Y38_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[162][15]~50                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y26_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[163][15]~113                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y37_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[164][14]~22                                                                                                                                                                                                                                                                                          ; LABCELL_X11_Y37_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[165][14]~86                                                                                                                                                                                                                                                                                          ; LABCELL_X16_Y25_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[166][15]~54                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y30_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[167][15]~117                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y34_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[168][15]~26                                                                                                                                                                                                                                                                                          ; MLABCELL_X39_Y29_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[169][14]~90                                                                                                                                                                                                                                                                                          ; MLABCELL_X39_Y38_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[16][15]~1                                                                                                                                                                                                                                                                                            ; LABCELL_X19_Y26_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[170][14]~58                                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y27_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[171][14]~115                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y39_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[172][15]~30                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y35_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[173][16]~94                                                                                                                                                                                                                                                                                          ; LABCELL_X7_Y38_N54                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[174][14]~62                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y28_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[175][14]~119                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y36_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[176][15]~19                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y32_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[177][15]~83                                                                                                                                                                                                                                                                                          ; LABCELL_X11_Y37_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[178][15]~51                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y26_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[179][14]~121                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y35_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[17][15]~65                                                                                                                                                                                                                                                                                           ; LABCELL_X11_Y25_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[180][14]~23                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y39_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[181][14]~87                                                                                                                                                                                                                                                                                          ; LABCELL_X11_Y33_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[182][15]~55                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y30_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[183][15]~125                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y30_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[184][14]~27                                                                                                                                                                                                                                                                                          ; MLABCELL_X6_Y33_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[185][14]~91                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y40_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[186][15]~59                                                                                                                                                                                                                                                                                          ; LABCELL_X1_Y33_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[187][15]~123                                                                                                                                                                                                                                                                                         ; MLABCELL_X8_Y38_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[188][15]~31                                                                                                                                                                                                                                                                                          ; LABCELL_X12_Y40_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[189][14]~95                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y32_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[18][15]~33                                                                                                                                                                                                                                                                                           ; LABCELL_X11_Y24_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[190][14]~63                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y28_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[191][14]~127                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y35_N51                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[192][15]~130                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y34_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[193][16]~224                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y32_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[194][14]~131                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y26_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[195][14]~240                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y29_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[196][15]~146                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y34_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[197][15]~225                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y35_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[198][15]~147                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y32_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[199][14]~241                                                                                                                                                                                                                                                                                         ; MLABCELL_X8_Y42_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[19][14]~100                                                                                                                                                                                                                                                                                          ; LABCELL_X7_Y35_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[1][15]~64                                                                                                                                                                                                                                                                                            ; LABCELL_X7_Y38_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[200][14]~162                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y32_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[201][14]~226                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y29_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[202][15]~163                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y29_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[203][15]~242                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y27_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[204][14]~178                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y36_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[205][14]~227                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y36_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[206][15]~182                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y36_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[207][15]~243                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y36_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[208][15]~134                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y37_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[209][14]~228                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y24_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[20][15]~5                                                                                                                                                                                                                                                                                            ; LABCELL_X13_Y24_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[210][14]~135                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y27_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[211][14]~244                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y35_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[212][15]~150                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y24_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[213][16]~229                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y25_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[214][14]~151                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y30_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[215][14]~245                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y30_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[216][15]~166                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y27_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[217][15]~230                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y40_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[218][15]~167                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y27_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[219][14]~246                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y39_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[21][14]~69                                                                                                                                                                                                                                                                                           ; LABCELL_X10_Y34_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[220][14]~179                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y32_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[221][14]~231                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y32_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[222][15]~183                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y28_N51                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[223][15]~247                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y35_N54                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[224][14]~138                                                                                                                                                                                                                                                                                         ; MLABCELL_X6_Y33_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[225][14]~232                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y40_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[226][15]~139                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y26_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[227][15]~248                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y30_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[228][15]~154                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y33_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[229][14]~233                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y35_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[22][15]~37                                                                                                                                                                                                                                                                                           ; MLABCELL_X21_Y28_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[230][14]~155                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y34_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[231][14]~249                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y39_N18                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[232][15]~170                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y32_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[233][16]~234                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y32_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[234][14]~171                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y30_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[235][14]~250                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y39_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[236][15]~186                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y40_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[237][15]~235                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y32_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[238][15]~190                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y30_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[239][14]~251                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y38_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[23][15]~101                                                                                                                                                                                                                                                                                          ; LABCELL_X13_Y31_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[240][14]~142                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y36_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[241][14]~236                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y36_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[242][15]~143                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y26_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[243][15]~252                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y36_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[244][14]~158                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y24_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[245][14]~237                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y25_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[246][15]~159                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y30_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[247][15]~253                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y34_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[248][15]~174                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y32_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[249][14]~238                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y40_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[24][14]~9                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y16_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[250][14]~175                                                                                                                                                                                                                                                                                         ; LABCELL_X1_Y33_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[251][14]~254                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y36_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[252][15]~187                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y40_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[253][16]~239                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y37_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[254][14]~191                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y28_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[255][14]~255                                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y35_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[256][15]~256                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y20_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[257][15]~258                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y19_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[258][15]~320                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y20_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[259][14]~322                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y20_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[25][14]~73                                                                                                                                                                                                                                                                                           ; MLABCELL_X34_Y40_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[260][14]~384                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y13_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[261][14]~392                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y16_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[262][15]~448                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y16_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[263][15]~452                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y14_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[264][14]~288                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y19_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[265][14]~290                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y16_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[266][15]~328                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y16_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[267][15]~330                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y18_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[268][15]~416                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y14_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[269][14]~418                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y16_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[26][15]~41                                                                                                                                                                                                                                                                                           ; MLABCELL_X15_Y28_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[270][14]~450                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y9_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[271][14]~454                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y10_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[272][15]~260                                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y26_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[273][16]~262                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y22_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[274][14]~352                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y19_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[275][14]~354                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y10_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[276][15]~388                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y24_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[277][15]~396                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y11_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[278][15]~464                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y6_N24                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[279][14]~468                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y11_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[27][15]~108                                                                                                                                                                                                                                                                                          ; LABCELL_X37_Y39_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[280][14]~292                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y16_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[281][14]~294                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y13_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[282][15]~360                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y19_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[283][15]~362                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y21_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[284][14]~420                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y18_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[285][14]~422                                                                                                                                                                                                                                                                                         ; LABCELL_X1_Y11_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[286][15]~466                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y6_N30                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[287][15]~470                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y7_N24                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[288][15]~272                                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y26_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[289][14]~274                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y22_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[28][15]~13                                                                                                                                                                                                                                                                                           ; MLABCELL_X6_Y32_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[290][14]~324                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y26_N27                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[291][14]~326                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y2_N48                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[292][15]~400                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y18_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[293][16]~408                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y11_N51                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[294][14]~449                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y6_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[295][14]~453                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y12_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[296][15]~304                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y23_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[297][15]~306                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y13_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[298][15]~332                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y11_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[299][14]~334                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y10_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[29][14]~77                                                                                                                                                                                                                                                                                           ; LABCELL_X11_Y33_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[2][14]~32                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y26_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[300][14]~432                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y9_N39                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[301][14]~436                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y11_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[302][15]~451                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y6_N0                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[303][15]~455                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y10_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[304][14]~276                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y21_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[305][14]~278                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y24_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[306][15]~356                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y26_N42                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[307][15]~358                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y10_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[308][15]~404                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y24_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[309][14]~412                                                                                                                                                                                                                                                                                         ; MLABCELL_X8_Y11_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[30][14]~45                                                                                                                                                                                                                                                                                           ; MLABCELL_X15_Y28_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[310][14]~465                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y4_N18                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[311][14]~469                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y7_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[312][15]~308                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y23_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[313][16]~310                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y13_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[314][14]~364                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y11_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[315][14]~366                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y10_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[316][15]~433                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y18_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[317][15]~437                                                                                                                                                                                                                                                                                         ; MLABCELL_X8_Y10_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[318][15]~467                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y8_N9                      ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[319][14]~471                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y7_N57                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[31][14]~109                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y30_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[320][15]~257                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y20_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[321][15]~259                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y19_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[322][15]~321                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y20_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[323][15]~323                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y20_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[324][14]~386                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y13_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[325][15]~394                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y13_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[326][15]~456                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y16_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[327][15]~460                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y10_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[328][15]~289                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y16_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[329][14]~291                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y16_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[32][15]~2                                                                                                                                                                                                                                                                                            ; LABCELL_X19_Y26_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[330][15]~329                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y16_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[331][15]~331                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y18_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[332][15]~424                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y14_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[333][15]~426                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y16_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[334][14]~458                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y9_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[335][15]~462                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y16_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[336][15]~261                                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y26_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[337][15]~263                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y14_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[338][15]~353                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y19_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[339][14]~355                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y10_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[33][16]~66                                                                                                                                                                                                                                                                                           ; LABCELL_X12_Y33_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[340][15]~390                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y15_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[341][15]~398                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y11_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[342][15]~472                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y6_N54                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[343][15]~476                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y7_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[344][14]~293                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y18_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[345][15]~295                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y12_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[346][15]~361                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y19_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[347][15]~363                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y21_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[348][15]~428                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y24_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[349][14]~430                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y11_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[34][14]~34                                                                                                                                                                                                                                                                                           ; MLABCELL_X15_Y26_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[350][15]~474                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y8_N6                      ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[351][15]~478                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y5_N42                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[352][15]~273                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y20_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[353][15]~275                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y24_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[354][14]~325                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y26_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[355][15]~327                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y20_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[356][15]~402                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y24_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[357][15]~410                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y8_N48                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[358][15]~457                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y8_N54                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[359][14]~461                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y8_N36                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[35][14]~98                                                                                                                                                                                                                                                                                           ; LABCELL_X9_Y38_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[360][15]~305                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y23_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[361][15]~307                                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y13_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[362][15]~333                                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y13_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[363][15]~335                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y9_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[364][14]~440                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y24_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[365][15]~444                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y10_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[366][15]~459                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y9_N24                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[367][15]~463                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y8_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[368][15]~277                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y21_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[369][14]~279                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y24_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[36][15]~6                                                                                                                                                                                                                                                                                            ; LABCELL_X10_Y39_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[370][15]~357                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y19_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[371][15]~359                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y21_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[372][15]~406                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y17_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[373][15]~414                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y11_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[374][14]~473                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y4_N15                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[375][15]~477                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y7_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[376][15]~309                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y23_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[377][15]~311                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y19_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[378][15]~365                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y11_N54                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[379][14]~367                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y10_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[37][15]~70                                                                                                                                                                                                                                                                                           ; LABCELL_X11_Y33_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[380][15]~441                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y17_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[381][15]~445                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y17_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[382][15]~475                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y8_N51                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[383][15]~479                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y7_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[384][14]~264                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y20_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[385][15]~266                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y19_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[386][15]~336                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y10_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[387][15]~338                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y19_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[388][15]~385                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y11_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[389][14]~393                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y15_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[38][15]~38                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y35_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[390][15]~480                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y8_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[391][15]~481                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y7_N48                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[392][15]~296                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y16_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[393][15]~298                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y26_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[394][14]~344                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y16_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[395][15]~346                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y23_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[396][15]~417                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y23_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[397][15]~419                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y23_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[398][15]~488                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y16_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[399][14]~489                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y16_N57                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[39][14]~99                                                                                                                                                                                                                                                                                           ; LABCELL_X17_Y32_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[3][15]~96                                                                                                                                                                                                                                                                                            ; LABCELL_X7_Y38_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[400][15]~268                                                                                                                                                                                                                                                                                         ; MLABCELL_X8_Y13_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[401][15]~270                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y22_N48                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[402][15]~368                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y21_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[403][15]~370                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y22_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[404][14]~389                                                                                                                                                                                                                                                                                         ; MLABCELL_X6_Y13_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[405][15]~397                                                                                                                                                                                                                                                                                         ; MLABCELL_X8_Y13_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[406][15]~496                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y14_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[407][15]~500                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y14_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[408][15]~300                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y16_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[409][14]~302                                                                                                                                                                                                                                                                                         ; MLABCELL_X8_Y13_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[40][15]~10                                                                                                                                                                                                                                                                                           ; LABCELL_X43_Y31_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[410][15]~376                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y11_N48                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[411][15]~378                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y11_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[412][15]~421                                                                                                                                                                                                                                                                                         ; MLABCELL_X6_Y13_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[413][15]~423                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y11_N51                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[414][14]~498                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y17_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[415][15]~502                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y9_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[416][15]~280                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y19_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[417][15]~282                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y22_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[418][15]~340                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y21_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[419][14]~342                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y12_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[41][14]~74                                                                                                                                                                                                                                                                                           ; MLABCELL_X34_Y40_N18                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[420][15]~401                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y21_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[421][15]~409                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y11_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[422][15]~484                                                                                                                                                                                                                                                                                         ; LABCELL_X12_Y6_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[423][15]~485                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y7_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[424][14]~312                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y23_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[425][15]~314                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y19_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[426][15]~348                                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y16_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[427][15]~350                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y10_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[428][15]~434                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y19_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[429][14]~438                                                                                                                                                                                                                                                                                         ; MLABCELL_X8_Y9_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[42][15]~42                                                                                                                                                                                                                                                                                           ; LABCELL_X1_Y33_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[430][15]~492                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y10_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[431][15]~493                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y9_N27                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[432][15]~284                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y21_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[433][15]~286                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y22_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[434][14]~372                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y18_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[435][15]~374                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y20_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[436][15]~405                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y18_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[437][15]~413                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y8_N0                      ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[438][15]~497                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y4_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[439][14]~501                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y9_N51                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[43][15]~106                                                                                                                                                                                                                                                                                          ; LABCELL_X37_Y39_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[440][15]~316                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y23_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[441][15]~318                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y12_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[442][15]~380                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y10_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[443][15]~382                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y10_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[444][14]~435                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y18_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[445][15]~439                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y10_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[446][15]~499                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y7_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[447][15]~503                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y10_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[448][15]~265                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y20_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[449][14]~267                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y19_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[44][14]~14                                                                                                                                                                                                                                                                                           ; LABCELL_X24_Y39_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[450][15]~337                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y16_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[451][15]~339                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y19_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[452][15]~387                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y11_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[453][15]~395                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y19_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[454][14]~482                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y7_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[455][15]~483                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y7_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[456][15]~297                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y18_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[457][15]~299                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y12_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[458][15]~345                                                                                                                                                                                                                                                                                         ; LABCELL_X22_Y16_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[459][14]~347                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y23_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[45][14]~78                                                                                                                                                                                                                                                                                           ; LABCELL_X7_Y38_N18                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[460][15]~425                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y24_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[461][15]~427                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y14_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[462][15]~490                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y14_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[463][15]~491                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y14_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[464][14]~269                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y22_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[465][15]~271                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y24_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[466][15]~369                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y19_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[467][15]~371                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y22_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[468][15]~391                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y15_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[469][14]~399                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y10_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[46][15]~46                                                                                                                                                                                                                                                                                           ; MLABCELL_X15_Y28_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[470][15]~504                                                                                                                                                                                                                                                                                         ; LABCELL_X19_Y11_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[471][15]~508                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y14_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[472][15]~301                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y18_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[473][15]~303                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y12_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[474][14]~377                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y18_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[475][15]~379                                                                                                                                                                                                                                                                                         ; LABCELL_X29_Y21_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[476][15]~429                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y24_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[477][15]~431                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y10_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[478][15]~506                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y7_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[479][14]~510                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y10_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[47][15]~107                                                                                                                                                                                                                                                                                          ; LABCELL_X9_Y38_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[480][15]~281                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y20_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[481][15]~283                                                                                                                                                                                                                                                                                         ; LABCELL_X2_Y40_N18                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[482][15]~341                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y26_N6                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[483][15]~343                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y20_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[484][14]~403                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y24_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[485][15]~411                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y11_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[486][15]~486                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y6_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[487][15]~487                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y5_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[488][15]~313                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y23_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[489][14]~315                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y13_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[48][15]~3                                                                                                                                                                                                                                                                                            ; LABCELL_X11_Y27_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[490][15]~349                                                                                                                                                                                                                                                                                         ; MLABCELL_X6_Y9_N51                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[491][15]~351                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y9_N18                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[492][15]~442                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y22_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[493][15]~446                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y10_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[494][14]~494                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y8_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[495][15]~495                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y8_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[496][15]~285                                                                                                                                                                                                                                                                                         ; MLABCELL_X8_Y13_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[497][15]~287                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y18_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[498][15]~373                                                                                                                                                                                                                                                                                         ; MLABCELL_X21_Y21_N3                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[499][14]~375                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y22_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[49][14]~67                                                                                                                                                                                                                                                                                           ; LABCELL_X10_Y22_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[4][15]~4                                                                                                                                                                                                                                                                                             ; LABCELL_X7_Y38_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[500][15]~407                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y17_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[501][15]~415                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y9_N39                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[502][15]~505                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y4_N3                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[503][15]~509                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y14_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[504][14]~317                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y23_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[505][15]~319                                                                                                                                                                                                                                                                                         ; LABCELL_X10_Y12_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[506][15]~381                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y10_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[507][15]~383                                                                                                                                                                                                                                                                                         ; LABCELL_X11_Y10_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[508][15]~443                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y17_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[509][14]~447                                                                                                                                                                                                                                                                                         ; MLABCELL_X3_Y10_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[50][14]~35                                                                                                                                                                                                                                                                                           ; MLABCELL_X15_Y26_N39                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[510][15]~507                                                                                                                                                                                                                                                                                         ; LABCELL_X13_Y7_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[511][15]~511                                                                                                                                                                                                                                                                                         ; LABCELL_X18_Y10_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[512][15]~512                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[513][15]~514                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[514][14]~528                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[515][15]~530                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[516][15]~544                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[517][15]~552                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[518][15]~560                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[519][14]~561                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[51][14]~102                                                                                                                                                                                                                                                                                          ; LABCELL_X7_Y35_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[520][15]~520                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y12_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[521][15]~522                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[522][15]~536                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[523][15]~538                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y21_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[524][14]~546                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y5_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[525][15]~554                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[526][15]~568                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y6_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[527][15]~569                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y7_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[528][15]~513                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y12_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[529][14]~515                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y15_N54                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[52][15]~7                                                                                                                                                                                                                                                                                            ; LABCELL_X13_Y23_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[530][15]~529                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y10_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[531][15]~531                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[532][15]~545                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[533][15]~553                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y2_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[534][14]~564                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y12_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[535][15]~565                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y11_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[536][15]~521                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y11_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[537][15]~523                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y20_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[538][15]~537                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y22_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[539][14]~539                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y2_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[53][16]~71                                                                                                                                                                                                                                                                                           ; LABCELL_X11_Y33_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[540][15]~547                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y14_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[541][15]~555                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y4_N48                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[542][15]~572                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y10_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[543][15]~573                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y4_N36                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[544][14]~516                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y14_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[545][15]~518                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y4_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[546][15]~532                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y10_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[547][15]~534                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y11_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[548][15]~548                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y14_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[549][14]~556                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y2_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[54][14]~39                                                                                                                                                                                                                                                                                           ; LABCELL_X23_Y30_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[550][15]~562                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y4_N27                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[551][15]~563                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y9_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[552][15]~524                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y12_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[553][15]~526                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y11_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[554][14]~540                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y10_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[555][15]~542                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y21_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[556][15]~550                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y14_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[557][15]~558                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y2_N21                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[558][15]~570                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y6_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[559][14]~571                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y5_N3                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[55][14]~103                                                                                                                                                                                                                                                                                          ; LABCELL_X11_Y30_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[560][15]~517                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y6_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[561][15]~519                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y9_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[562][15]~533                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y6_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[563][15]~535                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y14_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[564][14]~549                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y14_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[565][15]~557                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y3_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[566][15]~566                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y18_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[567][15]~567                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y3_N3                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[568][15]~525                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y9_N57                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[569][14]~527                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y8_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[56][15]~11                                                                                                                                                                                                                                                                                           ; LABCELL_X31_Y34_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[570][15]~541                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y7_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[571][15]~543                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y2_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[572][15]~551                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y14_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[573][15]~559                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y4_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[574][14]~574                                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y11_N24                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[575][15]~575                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y4_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[576][15]~576                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y20_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[577][15]~584                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y20_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[578][15]~577                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y20_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[579][14]~585                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y20_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[57][15]~75                                                                                                                                                                                                                                                                                           ; MLABCELL_X34_Y40_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[580][15]~578                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y20_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[581][15]~586                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y20_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[582][15]~579                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y20_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[583][15]~587                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y20_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[584][14]~592                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y20_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[585][15]~594                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y20_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[586][15]~593                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y20_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[587][15]~595                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y21_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[588][15]~596                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y19_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[589][14]~598                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y20_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[58][15]~43                                                                                                                                                                                                                                                                                           ; LABCELL_X1_Y33_N12                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[590][15]~597                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y7_N27                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[591][15]~599                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y22_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[592][15]~580                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y20_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[593][15]~588                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y20_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[594][14]~581                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y20_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[595][15]~589                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y22_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[596][15]~582                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y22_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[597][15]~590                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y23_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[598][15]~583                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y22_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[599][14]~591                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y23_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[59][14]~110                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y36_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[5][15]~68                                                                                                                                                                                                                                                                                            ; LABCELL_X7_Y38_N45                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[600][15]~600                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y20_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[601][15]~602                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y20_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[602][15]~601                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y22_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[603][15]~603                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y4_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[604][14]~604                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y14_N42                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[605][15]~606                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y23_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[606][15]~605                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y22_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[607][15]~607                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y23_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[608][15]~608                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y24_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[609][14]~616                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y24_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[60][14]~15                                                                                                                                                                                                                                                                                           ; LABCELL_X12_Y40_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[610][15]~609                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y24_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[611][15]~617                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y24_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[612][15]~610                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y24_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[613][15]~618                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y24_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[614][14]~611                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y24_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[615][15]~619                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y24_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[616][15]~624                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y12_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[617][15]~632                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y24_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[618][15]~628                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y24_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[619][14]~636                                                                                                                                                                                                                                                                                         ; MLABCELL_X47_Y21_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[61][14]~79                                                                                                                                                                                                                                                                                           ; LABCELL_X11_Y27_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[620][15]~625                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y19_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[621][15]~633                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y24_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[622][15]~629                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y19_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[623][15]~637                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y15_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[624][14]~612                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y24_N45                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[625][15]~620                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y23_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[626][15]~613                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y24_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[627][15]~621                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y24_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[628][15]~614                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y13_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[629][14]~622                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y23_N33                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[62][15]~47                                                                                                                                                                                                                                                                                           ; MLABCELL_X15_Y28_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[630][15]~615                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y23_N30                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[631][15]~623                                                                                                                                                                                                                                                                                         ; LABCELL_X42_Y13_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[632][15]~626                                                                                                                                                                                                                                                                                         ; LABCELL_X40_Y21_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[633][15]~634                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y23_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[634][14]~630                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y19_N0                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[635][15]~638                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y11_N33                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[636][15]~627                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y14_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[637][14]~635                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y23_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[638][14]~631                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y23_N54                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[639][14]~639                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y23_N27                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[63][15]~111                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y36_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[64][14]~128                                                                                                                                                                                                                                                                                          ; LABCELL_X1_Y33_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[65][14]~192                                                                                                                                                                                                                                                                                          ; LABCELL_X2_Y40_N33                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[66][15]~129                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y26_N0                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[67][15]~208                                                                                                                                                                                                                                                                                          ; LABCELL_X7_Y35_N18                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[68][15]~144                                                                                                                                                                                                                                                                                          ; LABCELL_X16_Y39_N6                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[69][14]~193                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y40_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[6][15]~36                                                                                                                                                                                                                                                                                            ; LABCELL_X23_Y30_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[70][14]~145                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y30_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[71][14]~212                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y40_N51                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[72][15]~160                                                                                                                                                                                                                                                                                          ; LABCELL_X33_Y28_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[73][16]~194                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y40_N21                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[74][14]~161                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y30_N12                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[75][14]~216                                                                                                                                                                                                                                                                                          ; LABCELL_X37_Y39_N39                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[76][15]~176                                                                                                                                                                                                                                                                                          ; LABCELL_X19_Y37_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[77][15]~195                                                                                                                                                                                                                                                                                          ; LABCELL_X7_Y38_N30                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[78][15]~180                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y30_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[79][14]~220                                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y36_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[7][15]~97                                                                                                                                                                                                                                                                                            ; LABCELL_X17_Y40_N36                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[80][15]~132                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y29_N9                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[81][14]~196                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y22_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[82][15]~133                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y26_N15                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[83][15]~209                                                                                                                                                                                                                                                                                          ; LABCELL_X4_Y36_N39                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[84][14]~148                                                                                                                                                                                                                                                                                          ; LABCELL_X16_Y39_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[85][14]~197                                                                                                                                                                                                                                                                                          ; LABCELL_X11_Y33_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[86][15]~149                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y30_N21                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[87][15]~213                                                                                                                                                                                                                                                                                          ; LABCELL_X4_Y34_N9                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[88][15]~164                                                                                                                                                                                                                                                                                          ; LABCELL_X18_Y27_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[89][14]~198                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y36_N30                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[8][15]~8                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y30_N3                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[90][14]~165                                                                                                                                                                                                                                                                                          ; LABCELL_X33_Y28_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[91][14]~217                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y36_N48                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[92][15]~177                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y32_N45                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[93][16]~199                                                                                                                                                                                                                                                                                          ; LABCELL_X4_Y36_N3                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[94][14]~181                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y28_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[95][14]~221                                                                                                                                                                                                                                                                                          ; LABCELL_X7_Y38_N0                     ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[96][15]~136                                                                                                                                                                                                                                                                                          ; MLABCELL_X6_Y33_N57                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[97][15]~200                                                                                                                                                                                                                                                                                          ; LABCELL_X2_Y40_N42                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[98][15]~137                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y26_N36                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[99][14]~210                                                                                                                                                                                                                                                                                          ; MLABCELL_X6_Y33_N18                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|columns:columns2|columns[9][14]~72                                                                                                                                                                                                                                                                                            ; MLABCELL_X34_Y40_N12                  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|cur_col_first_write_stage_data[0]~0                                                                                                                                                                                                                                                                                           ; LABCELL_X43_Y39_N3                    ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][0]~2                                                                                                                                                                                                                                                                                                           ; LABCELL_X43_Y39_N9                    ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][0]~1                                                                                                                                                                                                                                                                                                           ; LABCELL_X37_Y44_N18                   ; 29      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][0]~0                                                                                                                                                                                                                                                                                                           ; LABCELL_X43_Y39_N15                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|s2_pixel_type.001                                                                                                                                                                                                                                                                                                             ; FF_X52_Y26_N26                        ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|s2_pixel_type~6                                                                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y26_N24                  ; 29      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|s2_texture_offset[3]~5                                                                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y24_N24                  ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|s3_pixel_type.001                                                                                                                                                                                                                                                                                                             ; FF_X52_Y26_N11                        ; 102     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|Equal0~2                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y21_N24                   ; 31      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|column_decoder:column_decoder_0|vga_counters:counters|Equal1~2                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y26_N30                   ; 14      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                                                                                                                                                                                                                                                          ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 3       ; Async. clear              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y71_N7             ; 11      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y56_N7             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y63_N7             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y49_N7             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y77_N7             ; 11      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oebout[0] ; PSEUDODIFFOUT_X89_Y73_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oeout[0]  ; PSEUDODIFFOUT_X89_Y73_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|mem_ck_source[0]                                                                          ; CLKPHASESELECT_X89_Y71_N4             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y65_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y65_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y63_N8             ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y63_N4             ; 13      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y63_N22                ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y63_N10                   ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y63_N9             ; 42      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y65_N61                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y63_N101               ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y58_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y58_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y56_N8             ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y56_N4             ; 13      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y56_N22                ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y56_N10                   ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y56_N9             ; 42      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y58_N61                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y56_N101               ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y51_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y51_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y49_N8             ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y49_N4             ; 13      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y49_N22                ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y49_N10                   ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y49_N9             ; 42      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y51_N61                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y49_N101               ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y44_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y44_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y42_N8             ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y42_N4             ; 13      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y42_N22                ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y42_N10                   ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y42_N9             ; 42      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y44_N61                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y42_N101               ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                                ; HPSSDRAMPLL_X84_Y41_N111              ; 98      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk                                                                                                                                                                                                          ; HPSSDRAMPLL_X84_Y41_N111              ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[11]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111       ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[13]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[15]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[17]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[19]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[1]                                                                                                                                                                                                                                                   ; HPSPERIPHERALEMAC_X77_Y39_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[21]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[23]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[25]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[27]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[29]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSPIMASTER_X87_Y53_N111   ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[35]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[37]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[39]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[3]                                                                                                                                                                                                                                                   ; HPSPERIPHERALSDMMC_X87_Y39_N111       ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[41]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[43]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[45]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[47]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[5]                                                                                                                                                                                                                                                   ; HPSPERIPHERALSDMMC_X87_Y39_N111       ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[7]                                                                                                                                                                                                                                                   ; HPSPERIPHERALSDMMC_X87_Y39_N111       ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|intermediate[9]                                                                                                                                                                                                                                                   ; HPSPERIPHERALSDMMC_X87_Y39_N111       ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                 ; MLABCELL_X47_Y36_N36                  ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|wready~0                                                                                                                                                                                                                                             ; LABCELL_X46_Y38_N33                   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                   ; LABCELL_X48_Y38_N39                   ; 43      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|always10~0                                                                                                                                           ; LABCELL_X48_Y35_N3                    ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                    ; LABCELL_X45_Y36_N48                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                        ; FF_X45_Y39_N26                        ; 22      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                ; FF_X48_Y35_N32                        ; 12      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:column_decoder_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                                     ; MLABCELL_X47_Y36_N54                  ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:column_decoder_0_avalon_slave_0_cmd_width_adapter|address_reg~0                                                                                                                                                                                                                    ; LABCELL_X48_Y38_N36                   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:column_decoder_0_avalon_slave_0_rsp_width_adapter|always10~1                                                                                                                                                                                                                       ; LABCELL_X50_Y38_N57                   ; 1       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:column_decoder_0_avalon_slave_0_rsp_width_adapter|always9~0                                                                                                                                                                                                                        ; LABCELL_X50_Y38_N3                    ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                ; LABCELL_X50_Y39_N12                   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                                                                                    ; FF_X50_Y39_N41                        ; 52      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                    ; LABCELL_X50_Y39_N51                   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                             ; Location                              ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                         ; PIN_AF14                              ; 54295   ; Global Clock         ; GCLK5            ; --                        ;
; soc_system:soc_system0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X88_Y12_N26                        ; 215     ; Global Clock         ; GCLK1            ; --                        ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                      ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 3       ; Global Clock         ; GCLK9            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; soc_system:soc_system0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 55699   ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][6]                                                                              ; 1623    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][6]~DUPLICATE                                                                    ; 1622    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][7]                                                                              ; 1590    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][7]                                                                              ; 1590    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][7]                                                                              ; 1590    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][5]                                                                              ; 1535    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][5]                                                                              ; 1535    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][5]                                                                              ; 1535    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][0]                                                                              ; 1527    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][3]                                                                              ; 1512    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][3]~DUPLICATE                                                                    ; 1511    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][2]                                                                              ; 1510    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][2]                                                                              ; 1510    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][1]                                                                              ; 1507    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][4]                                                                              ; 1507    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][1]                                                                              ; 1507    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[1][4]                                                                              ; 1507    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][1]                                                                              ; 1507    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][4]                                                                              ; 1507    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[0][0]                                                                              ; 1341    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][0]~DUPLICATE                                                                    ; 1282    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][3]                                                                              ; 1130    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][6]                                                                              ; 1109    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][2]~DUPLICATE                                                                    ; 1019    ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][0]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][1]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][2]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][3]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][4]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][5]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][6]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][7]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][8]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][9]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][10]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][11]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][12]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][13]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][14]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][15]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][16]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][17]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][18]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][19]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][20]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][21]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][22]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][23]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][24]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][25]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][26]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[0][27]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][0]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][1]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][2]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][3]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][4]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][5]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][6]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][7]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][8]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][9]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][10]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][11]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][12]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][13]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][14]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][15]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][16]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][17]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][18]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][19]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][20]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][21]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][22]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][23]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][25]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][26]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][27]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][0]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][1]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][2]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][3]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][4]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][5]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][6]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][7]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][8]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][9]                                                                         ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][10]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][11]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][12]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][13]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][14]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][15]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][16]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][17]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][18]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][19]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][20]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][21]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][22]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][23]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][24]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][25]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][26]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[2][27]                                                                        ; 640     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|new_coldata[1][24]~DUPLICATE                                                              ; 639     ;
; soc_system:soc_system0|column_decoder:column_decoder_0|colnum[2][6]~DUPLICATE                                                                    ; 514     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                          ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                          ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; soc_system:soc_system0|column_decoder:column_decoder_0|textures:textures0|altsyncram:textures_rtl_0|altsyncram_cke1:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 32768        ; 28           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 917504 ; 32768                       ; 24                          ; --                          ; --                          ; 786432              ; 96          ; 0     ; db/soc_system.ram0_textures_ac6143b9.hdl.mif ; M10K_X41_Y37_N0, M10K_X41_Y24_N0, M10K_X14_Y33_N0, M10K_X49_Y35_N0, M10K_X41_Y32_N0, M10K_X69_Y33_N0, M10K_X41_Y26_N0, M10K_X41_Y22_N0, M10K_X26_Y23_N0, M10K_X41_Y33_N0, M10K_X38_Y27_N0, M10K_X49_Y28_N0, M10K_X49_Y25_N0, M10K_X49_Y20_N0, M10K_X26_Y21_N0, M10K_X41_Y19_N0, M10K_X49_Y32_N0, M10K_X41_Y20_N0, M10K_X69_Y36_N0, M10K_X58_Y33_N0, M10K_X38_Y34_N0, M10K_X58_Y34_N0, M10K_X14_Y35_N0, M10K_X14_Y28_N0, M10K_X41_Y23_N0, M10K_X58_Y20_N0, M10K_X26_Y29_N0, M10K_X49_Y23_N0, M10K_X26_Y26_N0, M10K_X38_Y30_N0, M10K_X58_Y23_N0, M10K_X49_Y26_N0, M10K_X58_Y19_N0, M10K_X49_Y19_N0, M10K_X69_Y26_N0, M10K_X69_Y22_N0, M10K_X38_Y26_N0, M10K_X58_Y31_N0, M10K_X58_Y28_N0, M10K_X38_Y28_N0, M10K_X41_Y29_N0, M10K_X38_Y31_N0, M10K_X58_Y29_N0, M10K_X38_Y20_N0, M10K_X38_Y29_N0, M10K_X38_Y23_N0, M10K_X41_Y31_N0, M10K_X26_Y31_N0, M10K_X38_Y19_N0, M10K_X49_Y33_N0, M10K_X69_Y34_N0, M10K_X49_Y30_N0, M10K_X49_Y34_N0, M10K_X14_Y34_N0, M10K_X41_Y28_N0, M10K_X41_Y30_N0, M10K_X49_Y21_N0, M10K_X41_Y34_N0, M10K_X49_Y24_N0, M10K_X26_Y30_N0, M10K_X58_Y32_N0, M10K_X26_Y32_N0, M10K_X38_Y32_N0, M10K_X14_Y32_N0, M10K_X14_Y37_N0, M10K_X41_Y27_N0, M10K_X26_Y36_N0, M10K_X69_Y35_N0, M10K_X41_Y25_N0, M10K_X26_Y35_N0, M10K_X58_Y35_N0, M10K_X41_Y35_N0, M10K_X49_Y18_N0, M10K_X38_Y22_N0, M10K_X38_Y21_N0, M10K_X49_Y22_N0, M10K_X69_Y21_N0, M10K_X58_Y21_N0, M10K_X41_Y21_N0, M10K_X58_Y24_N0, M10K_X38_Y24_N0, M10K_X58_Y25_N0, M10K_X41_Y18_N0, M10K_X49_Y36_N0, M10K_X58_Y36_N0, M10K_X49_Y27_N0, M10K_X49_Y31_N0, M10K_X38_Y36_N0, M10K_X38_Y25_N0, M10K_X69_Y27_N0, M10K_X26_Y28_N0, M10K_X58_Y26_N0, M10K_X58_Y30_N0, M10K_X58_Y27_N0, M10K_X69_Y32_N0, M10K_X58_Y22_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 1           ;
; Total number of DSP blocks      ; 1           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 1           ;
+---------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                           ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; soc_system:soc_system0|column_decoder:column_decoder_0|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+--------------------------------------------------------------------------+
; Routing Usage Summary                                                    ;
+---------------------------------------------+----------------------------+
; Routing Resource Type                       ; Usage                      ;
+---------------------------------------------+----------------------------+
; Block interconnects                         ; 113,300 / 289,320 ( 39 % ) ;
; C12 interconnects                           ; 4,996 / 13,420 ( 37 % )    ;
; C2 interconnects                            ; 42,054 / 119,108 ( 35 % )  ;
; C4 interconnects                            ; 27,028 / 56,300 ( 48 % )   ;
; DQS bus muxes                               ; 4 / 25 ( 16 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )             ;
; DQS-9 I/O buses                             ; 4 / 25 ( 16 % )            ;
; Direct links                                ; 3,545 / 289,320 ( 1 % )    ;
; Global clocks                               ; 3 / 16 ( 19 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )              ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )              ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )              ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )              ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 1 / 6 ( 17 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )             ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )             ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )             ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )             ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 1 / 287 ( < 1 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )            ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )            ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 1 / 165 ( < 1 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 53 / 67 ( 79 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 86 / 156 ( 55 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )             ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )             ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )              ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )              ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )              ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )             ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )             ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )            ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )             ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )             ;
; Local interconnects                         ; 19,934 / 84,580 ( 24 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )             ;
; R14 interconnects                           ; 5,262 / 12,676 ( 42 % )    ;
; R14/C12 interconnect drivers                ; 9,369 / 20,720 ( 45 % )    ;
; R3 interconnects                            ; 49,659 / 130,992 ( 38 % )  ;
; R6 interconnects                            ; 85,402 / 266,960 ( 32 % )  ;
; Spine clocks                                ; 18 / 360 ( 5 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )         ;
+---------------------------------------------+----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 13    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                       ; None     ; ----                                                                     ; Memory Interfaces      ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass          ; 0            ; 290          ; 290          ; 0            ; 32           ; 362       ; 290          ; 0            ; 0            ; 0            ; 0            ; 0            ; 71           ; 46           ; 4            ; 0            ; 0            ; 0            ; 46           ; 25           ; 0            ; 0            ; 0            ; 46           ; 25           ; 362       ; 362       ; 257          ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable  ; 362          ; 72           ; 72           ; 362          ; 330          ; 0         ; 72           ; 362          ; 362          ; 362          ; 362          ; 362          ; 291          ; 316          ; 358          ; 362          ; 362          ; 362          ; 316          ; 337          ; 362          ; 362          ; 362          ; 316          ; 337          ; 0         ; 0         ; 105          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; VGA_B[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_BLANK_N         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_CLK             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_HS              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_VS              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; ADC_DIN             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; ADC_DOUT            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; ADC_SCLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; AUD_ADCDAT          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; AUD_DACDAT          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; AUD_XCK             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; CLOCK2_50           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK3_50           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK4_50           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; DRAM_ADDR[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_ADDR[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_ADDR[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_ADDR[3]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_ADDR[4]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_ADDR[5]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_ADDR[6]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_ADDR[7]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_ADDR[8]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_ADDR[9]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_ADDR[10]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_ADDR[11]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_ADDR[12]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_BA[0]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_BA[1]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_CAS_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_CKE            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_CLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_CS_N           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_LDQM           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_RAS_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_UDQM           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_WE_N           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; FAN_CTRL            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; FPGA_I2C_SCLK       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX0[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX1[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX2[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX2[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX2[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX2[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX2[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX2[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX2[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX3[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX3[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX3[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX3[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX3[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX3[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX3[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX4[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX4[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX4[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX4[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX4[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX4[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX4[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX5[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX5[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX5[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX5[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX5[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX5[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HEX5[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_DDR3_ADDR[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[11]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[12]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[13]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ADDR[14]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_BA[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_BA[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_BA[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_CAS_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_CKE        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_CK_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_DDR3_CK_P       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_DDR3_CS_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DM[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DM[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DM[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DM[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_ODT        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_RAS_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_RESET_N    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_WE_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; HPS_ENET_GTX_CLK    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_ENET_MDC        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_ENET_TX_DATA[0] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_ENET_TX_DATA[1] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_ENET_TX_DATA[2] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_ENET_TX_DATA[3] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_ENET_TX_EN      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_SD_CLK          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_SPIM_CLK        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_SPIM_MOSI       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_UART_TX         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_USB_STP         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; IRDA_RXD            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; IRDA_TXD            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; KEY[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; LEDR[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[8]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; LEDR[9]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; SW[8]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[9]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_CLK27            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[0]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[1]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[2]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[3]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[4]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[5]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[6]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_DATA[7]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_HS               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; TD_RESET_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; TD_VS               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; VGA_SYNC_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; ADC_CS_N            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; AUD_ADCLRCK         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; AUD_BCLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; AUD_DACLRCK         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[0]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[1]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[2]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[3]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[4]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[5]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[6]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[7]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[8]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[9]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[10]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[11]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[12]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[13]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[14]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; DRAM_DQ[15]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; FPGA_I2C_SDAT       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[13]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[14]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[15]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[16]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[17]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[18]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[19]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[20]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[21]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[22]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[23]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[24]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[25]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[26]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[27]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[28]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[29]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[30]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[31]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[32]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[33]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[34]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_0[35]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[8]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[9]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[10]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[11]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[12]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[13]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[14]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[15]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[16]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[17]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[18]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[19]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[20]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[21]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[22]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[23]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[24]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[25]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[26]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[27]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[28]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[29]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[30]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[31]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[32]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[33]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[34]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; GPIO_1[35]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_CONV_USB_N      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_DDR3_DQ[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQ[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_DQS_N[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_DDR3_DQS_N[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_DDR3_DQS_N[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_DDR3_DQS_N[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_DDR3_DQS_P[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_DDR3_DQS_P[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_DDR3_DQS_P[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_DDR3_DQS_P[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_ENET_INT_N      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_ENET_MDIO       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_GSENSOR_INT     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_I2C1_SCLK       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_I2C1_SDAT       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_I2C2_SCLK       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_I2C2_SDAT       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_I2C_CONTROL     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_KEY             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_LED             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_LTC_GPIO        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_SD_CMD          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_SD_DATA[0]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_SD_DATA[1]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_SD_DATA[2]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_SD_DATA[3]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_SPIM_SS         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_USB_DATA[0]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_USB_DATA[1]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_USB_DATA[2]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_USB_DATA[3]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_USB_DATA[4]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_USB_DATA[5]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_USB_DATA[6]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; HPS_USB_DATA[7]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; PS2_CLK             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; PS2_CLK2            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; PS2_DAT             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; PS2_DAT2            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; CLOCK_50            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[0]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[1]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[2]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[3]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[4]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[5]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[6]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[7]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_ENET_RX_DATA[0] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_ENET_RX_DATA[1] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_ENET_RX_DATA[2] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_ENET_RX_DATA[3] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_ENET_RX_CLK     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_ENET_RX_DV      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_SPIM_MISO       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_UART_RX         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_USB_CLKOUT      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_USB_DIR         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_USB_NXT         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HPS_DDR3_RZQ        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock_50_1      ; clock_50_1           ; 125.7             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                             ; Destination Register                                                                                                                                                                                                                             ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1581                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|burst_bytecount[6]                                                                                               ; 0.841             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1675                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]   ; 0.762             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1666                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[10]  ; 0.756             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1667                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[9]   ; 0.753             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|burst_bytecount[6]                                                                                                          ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|burst_bytecount[6]                                                                                               ; 0.753             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|sop_enable                                                                                                                  ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|burst_bytecount[6]                                                                                               ; 0.753             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1578                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|burst_bytecount[6]                                                                                               ; 0.753             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1579                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|burst_bytecount[6]                                                                                               ; 0.753             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1580                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|burst_bytecount[6]                                                                                               ; 0.753             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1664                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[12]  ; 0.751             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1653                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[7]   ; 0.750             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1595                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.750             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1669                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[7]   ; 0.749             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1566                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[72]  ; 0.747             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1663                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[13]  ; 0.744             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1654                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[6]   ; 0.740             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1676                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[0]   ; 0.739             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1657                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[3]   ; 0.737             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1651                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[9]   ; 0.736             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1655                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[5]   ; 0.735             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1662                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[14]  ; 0.735             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1671                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[5]   ; 0.734             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1659                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]   ; 0.733             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1665                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[11]  ; 0.733             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1670                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[6]   ; 0.732             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1652                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[8]   ; 0.731             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1660                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[0]   ; 0.730             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1656                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[4]   ; 0.728             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1668                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[8]   ; 0.728             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1672                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[4]   ; 0.724             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1673                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[3]   ; 0.723             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1658                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[2]   ; 0.721             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1650                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[10]  ; 0.719             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1648                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[12]  ; 0.719             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1674                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[2]   ; 0.714             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1649                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[11]  ; 0.704             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1647                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[13]  ; 0.699             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_3761                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                              ; 0.696             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1646                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[14]  ; 0.694             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[0]                                                      ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[1]                                           ; 0.675             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[1]                                                      ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[1]                                           ; 0.675             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1554                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[1]                                           ; 0.675             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1553                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[1]                                           ; 0.675             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1594                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[1]                                           ; 0.675             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1596                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[1]                                           ; 0.675             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:column_decoder_0_avalon_slave_0_translator|wait_latency_counter[1]                                                                                     ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.658             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|burst_bytecount[5]                                                                                                          ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|burst_bytecount[6]                                                                                               ; 0.652             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                           ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.648             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_3765                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.648             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1568                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[70]  ; 0.645             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1560                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[78]  ; 0.630             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1564                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[74]  ; 0.629             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1515                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[76]  ; 0.627             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:column_decoder_0_avalon_slave_0_translator|waitrequest_reset_override                                                                                  ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.627             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1556                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[1]                                           ; 0.618             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1557                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[81]  ; 0.611             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1510                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[81]  ; 0.606             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1692                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[0] ; 0.594             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1519                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[72]  ; 0.558             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1689                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[1] ; 0.547             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1521                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[70]  ; 0.543             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1567                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[71]  ; 0.528             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1562                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[76]  ; 0.503             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1558                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[80]  ; 0.500             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1561                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[77]  ; 0.499             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1514                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[77]  ; 0.495             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:column_decoder_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                     ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.484             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1511                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[80]  ; 0.483             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[41]             ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.480             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1520                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[71]  ; 0.470             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1690                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[0] ; 0.467             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1691                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[1] ; 0.466             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_3762                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|sop_enable                                                                                                       ; 0.462             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1559                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[79]  ; 0.460             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1563                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[75]  ; 0.450             ;
; soc_system:soc_system0|column_decoder:column_decoder_0|texture_col_select[1]                                                                                                                                                                                ; soc_system:soc_system0|column_decoder:column_decoder_0|textures:textures0|altsyncram:textures_rtl_0|altsyncram_cke1:auto_generated|ram_block1a90~porta_address_reg0                                                                              ; 0.426             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1565                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[73]  ; 0.423             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_narrow_reg               ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[1]            ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg               ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS         ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_ready_hold               ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[0]            ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:column_decoder_0_avalon_slave_0_cmd_width_adapter|count[0]                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS       ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                      ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg               ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                                       ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]                                                                                                                           ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1527                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1526                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_3766                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|packet_in_progress                                                                                                            ; 0.418             ;
; soc_system:soc_system0|column_decoder:column_decoder_0|texture_col_select[0]                                                                                                                                                                                ; soc_system:soc_system0|column_decoder:column_decoder_0|textures:textures0|altsyncram:textures_rtl_0|altsyncram_cke1:auto_generated|ram_block1a90~porta_address_reg0                                                                              ; 0.402             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1513                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[78]  ; 0.392             ;
; soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_1512                                                                                                                                ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:column_decoder_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[79]  ; 0.388             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|burst_bytecount[4]                                                                                                          ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|burst_bytecount[6]                                                                                               ; 0.381             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                         ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|soc_system_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                              ; 0.376             ;
; soc_system:soc_system0|column_decoder:column_decoder_0|col_module_index_to_write[0]                                                                                                                                                                         ; soc_system:soc_system0|column_decoder:column_decoder_0|col_write[0]                                                                                                                                                                              ; 0.373             ;
; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:column_decoder_0_avalon_slave_0_agent_rsp_fifo|mem[0][47]                                                                                                       ; soc_system:soc_system0|soc_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:column_decoder_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                             ; 0.372             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (119006): Selected device 5CSEMA5F31C6 for design "soc_system"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 72 pins of 362 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (174073): No exact pin location assignment(s) for 1 RUP, RDN, or RZQ pins of 1 total RUP, RDN or RZQ pins
    Info (174074): RUP, RDN, or RZQ pin HPS_DDR3_RZQ not assigned to an exact location on the device File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 119
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 3 fanout uses global clock CLKCTRL_G9
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 54259 fanout uses global clock CLKCTRL_G5
    Info (11162): soc_system:soc_system0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0 with 193 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:03
Info (332104): Reading SDC File: 'soc_system/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'soc_system/synthesis/submodules/hps_sdram_p0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at hps_sdram_p0_pin_map.tcl(60): * could not be matched with a clock File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/hps_sdram_p0_pin_map.tcl Line: 60
Warning (332174): Ignored filter at hps_sdram_p0.sdc(551): *:soc_system0|*:hps_0|*:hps_io|*:border|*:hps_sdram_inst|*s0|* could not be matched with a clock or keeper or register or port or pin or cell or partition File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/hps_sdram_p0.sdc Line: 551
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(551): Argument <from> is not an object ID File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/hps_sdram_p0.sdc Line: 551
    Info (332050): set_false_path -from ${prefix}|*s0|* -to [get_clocks $local_pll_write_clk] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/hps_sdram_p0.sdc Line: 551
Warning (332174): Ignored filter at hps_sdram_p0.sdc(552): *:soc_system0|*:hps_0|*:hps_io|*:border|*:hps_sdram_inst|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] could not be matched with a clock or keeper or register or port or pin or cell or partition File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/hps_sdram_p0.sdc Line: 552
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(552): Argument <to> is not an object ID File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/hps_sdram_p0.sdc Line: 552
    Info (332050): set_false_path -from [get_clocks $local_pll_write_clk] -to ${prefix}|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/hps_sdram_p0.sdc Line: 552
Info (332104): Reading SDC File: 'soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc'
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(1): hps_io_hps_io_emac1_inst_TX_CLK could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 1
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(1): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 1
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TX_CLK] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 1
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(2): hps_io_hps_io_emac1_inst_TXD0 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 2
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(2): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 2
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TXD0] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 2
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(3): hps_io_hps_io_emac1_inst_TXD1 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 3
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(3): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 3
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TXD1] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 3
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(4): hps_io_hps_io_emac1_inst_TXD2 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 4
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(4): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 4
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TXD2] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 4
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(5): hps_io_hps_io_emac1_inst_TXD3 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 5
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(5): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 5
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TXD3] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 5
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(6): hps_io_hps_io_emac1_inst_RXD0 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 6
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(6): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 6
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RXD0] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 6
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(7): hps_io_hps_io_emac1_inst_MDIO could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 7
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(7): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 7
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_MDIO] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 7
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(8): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 8
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_MDIO] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 8
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(9): hps_io_hps_io_emac1_inst_MDC could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 9
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(9): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 9
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_MDC] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 9
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(10): hps_io_hps_io_emac1_inst_RX_CTL could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 10
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(10): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 10
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RX_CTL] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 10
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(11): hps_io_hps_io_emac1_inst_TX_CTL could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 11
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(11): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 11
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_emac1_inst_TX_CTL] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 11
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(12): hps_io_hps_io_emac1_inst_RX_CLK could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 12
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(12): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 12
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RX_CLK] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 12
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(13): hps_io_hps_io_emac1_inst_RXD1 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 13
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(13): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 13
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RXD1] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 13
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(14): hps_io_hps_io_emac1_inst_RXD2 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 14
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(14): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 14
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RXD2] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 14
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(15): hps_io_hps_io_emac1_inst_RXD3 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 15
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(15): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 15
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_emac1_inst_RXD3] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 15
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(16): hps_io_hps_io_sdio_inst_CMD could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 16
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(16): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 16
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_CMD] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 16
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(17): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 17
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_CMD] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 17
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(18): hps_io_hps_io_sdio_inst_D0 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 18
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(18): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 18
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_D0] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 18
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(19): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 19
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_D0] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 19
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(20): hps_io_hps_io_sdio_inst_D1 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 20
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(20): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 20
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_D1] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 20
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(21): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 21
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_D1] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 21
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(22): hps_io_hps_io_sdio_inst_CLK could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 22
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(22): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 22
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_CLK] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 22
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(23): hps_io_hps_io_sdio_inst_D2 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 23
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(23): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 23
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_D2] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 23
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(24): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 24
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_D2] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 24
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(25): hps_io_hps_io_sdio_inst_D3 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 25
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(25): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 25
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_sdio_inst_D3] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 25
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(26): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 26
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_sdio_inst_D3] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 26
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(27): hps_io_hps_io_usb1_inst_D0 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 27
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(27): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 27
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D0] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 27
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(28): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 28
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D0] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 28
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(29): hps_io_hps_io_usb1_inst_D1 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 29
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(29): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 29
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D1] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 29
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(30): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 30
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D1] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 30
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(31): hps_io_hps_io_usb1_inst_D2 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 31
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(31): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 31
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D2] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 31
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(32): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 32
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D2] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 32
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(33): hps_io_hps_io_usb1_inst_D3 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 33
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(33): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 33
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D3] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 33
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(34): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 34
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D3] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 34
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(35): hps_io_hps_io_usb1_inst_D4 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 35
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(35): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 35
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D4] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 35
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(36): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 36
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D4] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 36
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(37): hps_io_hps_io_usb1_inst_D5 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 37
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(37): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 37
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D5] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 37
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(38): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 38
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D5] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 38
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(39): hps_io_hps_io_usb1_inst_D6 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 39
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(39): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 39
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D6] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 39
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(40): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 40
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D6] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 40
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(41): hps_io_hps_io_usb1_inst_D7 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 41
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(41): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 41
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_D7] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 41
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(42): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 42
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_D7] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 42
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(43): hps_io_hps_io_usb1_inst_CLK could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 43
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(43): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 43
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_CLK] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 43
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(44): hps_io_hps_io_usb1_inst_STP could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 44
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(44): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 44
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_usb1_inst_STP] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 44
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(45): hps_io_hps_io_usb1_inst_DIR could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 45
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(45): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 45
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_DIR] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 45
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(46): hps_io_hps_io_usb1_inst_NXT could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 46
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(46): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 46
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_usb1_inst_NXT] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 46
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(47): hps_io_hps_io_spim1_inst_CLK could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 47
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(47): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 47
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_spim1_inst_CLK] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 47
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(48): hps_io_hps_io_spim1_inst_MOSI could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 48
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(48): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 48
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_spim1_inst_MOSI] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 48
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(49): hps_io_hps_io_spim1_inst_MISO could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 49
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(49): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 49
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_spim1_inst_MISO] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 49
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(50): hps_io_hps_io_spim1_inst_SS0 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 50
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(50): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 50
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_spim1_inst_SS0] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 50
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(51): hps_io_hps_io_uart0_inst_RX could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 51
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(51): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 51
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_uart0_inst_RX] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 51
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(52): hps_io_hps_io_uart0_inst_TX could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 52
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(52): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 52
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_uart0_inst_TX] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 52
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(53): hps_io_hps_io_i2c0_inst_SDA could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 53
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(53): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 53
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_i2c0_inst_SDA] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 53
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(54): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 54
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_i2c0_inst_SDA] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 54
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(55): hps_io_hps_io_i2c0_inst_SCL could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 55
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(55): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 55
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_i2c0_inst_SCL] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 55
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(56): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 56
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_i2c0_inst_SCL] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 56
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(57): hps_io_hps_io_i2c1_inst_SDA could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 57
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(57): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 57
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_i2c1_inst_SDA] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 57
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(58): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 58
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_i2c1_inst_SDA] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 58
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(59): hps_io_hps_io_i2c1_inst_SCL could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 59
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(59): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 59
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_i2c1_inst_SCL] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 59
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(60): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 60
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_i2c1_inst_SCL] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 60
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(61): hps_io_hps_io_gpio_inst_GPIO09 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 61
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(61): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 61
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO09] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 61
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(62): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 62
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO09] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 62
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(63): hps_io_hps_io_gpio_inst_GPIO35 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 63
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(63): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 63
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO35] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 63
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(64): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 64
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO35] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 64
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(65): hps_io_hps_io_gpio_inst_GPIO40 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 65
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(65): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 65
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO40] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 65
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(66): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 66
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO40] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 66
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(67): hps_io_hps_io_gpio_inst_GPIO48 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 67
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(67): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 67
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO48] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 67
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(68): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 68
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO48] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 68
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(69): hps_io_hps_io_gpio_inst_GPIO53 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 69
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(69): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 69
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO53] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 69
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(70): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 70
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO53] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 70
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(71): hps_io_hps_io_gpio_inst_GPIO54 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 71
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(71): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 71
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO54] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 71
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(72): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 72
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO54] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 72
Warning (332174): Ignored filter at soc_system_hps_0_hps_io_border.sdc(73): hps_io_hps_io_gpio_inst_GPIO61 could not be matched with a port File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 73
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(73): Argument <from> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 73
    Info (332050): set_false_path -from [get_ports hps_io_hps_io_gpio_inst_GPIO61] -to * File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 73
Warning (332049): Ignored set_false_path at soc_system_hps_0_hps_io_border.sdc(74): Argument <to> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 74
    Info (332050): set_false_path -from * -to [get_ports hps_io_hps_io_gpio_inst_GPIO61] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_hps_io_border.sdc Line: 74
Info (332104): Reading SDC File: 'soc_system/synthesis/submodules/soc_system_hps_0_fpga_interfaces.sdc'
Warning (332174): Ignored filter at soc_system_hps_0_fpga_interfaces.sdc(1): *|fpga_interfaces|clocks_resets|h2f_user1_clk could not be matched with a pin File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_fpga_interfaces.sdc Line: 1
Warning (332049): Ignored create_clock at soc_system_hps_0_fpga_interfaces.sdc(1): Argument <targets> is an empty collection File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_fpga_interfaces.sdc Line: 1
    Info (332050): create_clock -period 20.0 [get_pins -compatibility_mode *|fpga_interfaces|clocks_resets|h2f_user1_clk] File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system/synthesis/submodules/soc_system_hps_0_fpga_interfaces.sdc Line: 1
Info (332104): Reading SDC File: 'soc_system.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: HPS_USB_CLKOUT was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|usb1_inst~FF_3474 is being clocked by HPS_USB_CLKOUT
Warning (332060): Node: HPS_I2C1_SCLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|i2c0_inst~FF_3393 is being clocked by HPS_I2C1_SCLK
Warning (332060): Node: HPS_I2C2_SCLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|i2c1_inst~FF_3393 is being clocked by HPS_I2C2_SCLK
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: soc_system0|hps_0|fpga_interfaces|hps2fpga_light_weight|clk  to: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_3425
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: soc_system0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[0]_IN (Rise) to HPS_DDR3_DQS_P[0]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[0]_IN (Rise) to HPS_DDR3_DQS_P[0]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[1]_IN (Rise) to HPS_DDR3_DQS_P[1]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[1]_IN (Rise) to HPS_DDR3_DQS_P[1]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[2]_IN (Rise) to HPS_DDR3_DQS_P[2]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[2]_IN (Rise) to HPS_DDR3_DQS_P[2]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[3]_IN (Rise) to HPS_DDR3_DQS_P[3]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[3]_IN (Rise) to HPS_DDR3_DQS_P[3]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.260
    Info (332172): Setup clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.260
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 22 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   37.000   clock_27_1
    Info (332111):   20.000   clock_50_1
    Info (332111):   20.000   clock_50_2
    Info (332111):   20.000   clock_50_3
    Info (332111):   20.000   clock_50_4
    Info (332111):    2.500 HPS_DDR3_CK_N
    Info (332111):    2.500 HPS_DDR3_CK_P
    Info (332111):    2.500 HPS_DDR3_DQS_N[0]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_N[1]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_N[2]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_N[3]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[0]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[0]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[1]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[1]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[2]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[2]_OUT
    Info (332111):    2.500 HPS_DDR3_DQS_P[3]_IN
    Info (332111):    2.500 HPS_DDR3_DQS_P[3]_OUT
    Info (332111):    2.500 soc_system0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock
    Info (332111):    2.500 soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk
    Info (332111):    2.500 soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 6 registers into blocks of type DSP block
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:36
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:36
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:53
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 34% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 50% of the available device resources in the region that extends from location X67_Y23 to location X77_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:31
Info (11888): Total time spent on timing analysis during the Fitter is 66.72 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:46
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin HPS_SPIM_SS has a permanently enabled output enable File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 145
Info (169186): Following groups of pins have the same dynamic on-chip termination control
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[3] uses the Differential 1.5-V SSTL Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 115
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[2] uses the Differential 1.5-V SSTL Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 115
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[1] uses the Differential 1.5-V SSTL Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 115
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[0] uses the Differential 1.5-V SSTL Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 115
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[3] uses the Differential 1.5-V SSTL Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 114
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[2] uses the Differential 1.5-V SSTL Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 114
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[1] uses the Differential 1.5-V SSTL Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 114
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[0] uses the Differential 1.5-V SSTL Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 114
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[31] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[30] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[29] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[28] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[27] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[26] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[25] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[24] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[23] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[22] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[9] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[8] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[7] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[6] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[5] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[4] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[0] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[1] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[2] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[3] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[10] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[11] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[12] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[13] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[14] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[15] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[16] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[17] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[18] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[19] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[20] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
    Info (169185): Following pins have the same dynamic on-chip termination control: soc_system:soc_system0|soc_system_hps_0:hps_0|soc_system_hps_0_hps_io:hps_io|soc_system_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[21] uses the SSTL-15 Class I I/O standard File: /home/adam/Desktop/project/raycasting-prj/hardware/soc_system_top.sv Line: 113
Info (144001): Generated suppressed messages file /home/adam/Desktop/project/raycasting-prj/hardware/output_files/soc_system.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 139 warnings
    Info: Peak virtual memory: 3524 megabytes
    Info: Processing ended: Wed Apr 13 21:26:13 2022
    Info: Elapsed time: 00:08:41
    Info: Total CPU time (on all processors): 00:20:47


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/adam/Desktop/project/raycasting-prj/hardware/output_files/soc_system.fit.smsg.


