clk_get_parent,FUNC_0
clk_get_rate,FUNC_1
to_vc4_dsi_encoder,FUNC_2
vc4_dsi_encoder_mode_fixup,FUNC_3
encoder,VAR_0
mode,VAR_1
adjusted_mode,VAR_2
vc4_encoder,VAR_3
dsi,VAR_4
phy_parent,VAR_5
parent_rate,VAR_6
pixel_clock_hz,VAR_7
pll_clock,VAR_8
divider,VAR_9
