---
title: 计算机硬件
date: 2025-02-06T08:00:00+08:00
slug: 6MBGKbi9PesTbg
draft: false
tags:
  - 软考
  - 架构
  - 笔记
categories:
  - 学习
  - 笔记
---

## 计算机硬件组成

* 计算机的基本硬件系统由运算器、控制器、存储器、输入设备和输出设备5大部件组成
* **运算器、控制器等部件背继承在一起统称为中央处理单元**（Centeal Processing Unit，CPU）。CPU是硬件系统的核心，用于**数据的加工处理，能完成各种算出、逻辑运算及控制功能**。
* 存储器是计算机系统中的**记忆设备**，非为**内部存储器（内存）和外部存储器（一般为硬盘）**。
  * 前者速度高、容量小、一般用于临时存放程序、数据及中间结果
  * 而后者容量大、速度慢，可以长期保存程序和数据。
* 输入设备和输出设备合称为外部设备（简称为外设）
  * 输入设备用于输入原始数据及各种命令
  * 输出设备则用于输出计算机运行的结果。

## 中央处理单元（CPU）

### CPU的功能

1. **程序控制**: CPU通过执行指令来控制程序的执行顺序，这是 CPU 的重要功能。
2. **操作控制**: 一条指令功能的实现需要若干操作信号配合来完成，CPU产生每条指令的操作信号并将操作信号送往对应的部件，控制相应的部件按指令的功能要求进行操作。
3. **时间控制**: CPU对各种操作进行时间上的控制，即指令执行过程中操作信号的出现时间、持续时间及出现的时间顺序都需要进行严格控制
4. **数据处理**: CPU通过对数据进行算数运算及逻辑运算等方式进行加工处理，数据加工处理的结果被人们所利用。所以，对数据的加工处理也是 CPU 最根本的任务

此外，CPU还需要对**系统内部和外部的中断或者异常做出响应，进行相应的处理**

> 1、2、3 为控制器主要功能，4 为运算器主要功能

### CPU的组成

* CPU的组成: CPU主要由运算器、控制器、寄存器组和内部总线等部件组成
* 控制器
  * 一般由以下四种单元组成
    * **IR 指令寄存器**: 暂存 CPU 执行指令
    * **PC 程序计数器**: 存放指令执行地址
    * **AR 地址寄存器**: 保存当前 CPU 所访问的内存地址
    * **ID 指令译码器**: 分析指令操作码
  * 控制整个 CPU 的工作，最为重要
* 运算器
  * 一般由以下四种单元组成
    * **ALU 算数逻辑单元**: 实现对数据的算数和逻辑运算
    * **AC  累加寄存器**: 运算结果或源操作数的存放区
    * **DR  数据缓冲寄存器**: 暂时存放内存的指令或数据
    * **PSW 状态条件寄存器**: 保存指令运行结果的条件码内容，如溢出标志
  * 执行所有的算数运算，如加减乘除等
  * 执行所有的逻辑运算并进行逻辑测试，如与、或、非、比较等
* CPU 依据**指令周期的不同阶段**来区分二进制的指令和数据，因为在指令周期的不同阶段，指令会命令 CPU 分别去取指令或者数据
  * 取指 -> 分析 -> 执行

> 考点:
>
> * 寄存器的英文缩写
> * 不同寄存器所属的范围
> * 每个寄存器的作用
> * CPU 的指令周期

## 校验码

### 码距

* 就单个编码 A:00 而言，其码距为 1，应为其只需要高边以为就变成另一个编码
* 在两个编码中，从A码到B码转换所需要改变的位数称为码距，如 A:00 要转换为 B:11 码距为 2
* 一般来说，码距越大，越有利与纠错和检错

### 奇偶校验码

* 在编码中增加一位校验位来使编码中 1 的个数为奇数（奇校验）或者偶数（偶校验），从而使码距变为2
* **奇校验**: 在编码中，含有奇数个 1，发送给接受方，接受放收到后，会计算收到的编码有多少个 1，如果是奇数个，则正确，是偶数个，则错误
* **偶校验**: 同理，只是编码中有偶数个 1
* 例如
  * 原数据: 101110
  * 奇校验: 1011101
  * 偶校验: 1011100
* 由此我们可了解，**奇偶校验只能检 1 位错误，并且无法纠错**

### 循环冗余校验码 CRC

* CRC **只能检错，不能纠错**
* 使用 CRC 需要先约定一个生成多项式 G(x)
* 生成多项式的最高位和最低位必须是 1
* 假设原始信息有 m 位，则对应多项式 M(x)
* 生成校验码思想就是
  * **在原始信息位后追加若干校验位，使得追加的信息能被 G(x) 整除**
  * 接收方接受到带校验位的信息，然后用 G(x) 整除。余数为 0，则正确，反之则错误
* 例子
  * 假设原始数据为 10110，CRC 的生成多项式为 G(x)=x^4+x+1,求 CRC校验码
  * 步骤
    1. 在原始信息位后添0，添加的个数为多项式的阶 r 后作为被除数。
       * 本题中 G(x) 的阶为 4, 也就是 r = 4，添加后数据为 101100000
    2. 由多项式得到除数，多项式中 x 的幂指数存在的位置为 1，不存在的位置为 0（从低位到高位）
       * 本题中存在如下
         * x^0=1 存在
         * x^1=x 存在
         * x^2   不存在
         * x^3   不存在
         * x^4   存在
       * 所以得到的除数为 10011
    3. 计算 CRC 校验码，将前两步得到的除数和被除数进行模2除法运算（异或运算）
       * 本题中计算流程如下
         1. 101100000前5位异或运算除数 `10110 ^ 10011 = 00101`
         2. 补充两位后继续 `10100 ^ 10011 = 00111`
         3. 再补充后两位 `11100 ^ 10011 = 01111`
         4. 得到余数 1111
       * 如果余数不够 r 位，则后续用 0 补齐。如余数为 11，r=4 则为 0011
    4. 生成最终发送信息串，将余数添加到原始信息后
       * 本题中发送数据为 101101111
    5. 接收方进行校验，使用上述相同的计算方法。如求得余数为0则信息无错，如不为0则信息存在错误
       * 本题中计算流程如下
         1. 101101111前5位异或运算除数 `10110 ^ 10011 = 00101`
         2. 补充两位后继续 `10111 ^ 10011 = 00100`
         3. 再补充后两位 `00100 ^ 10011 = 00000`
         4. 得到余数 0
  * 注意: **收发信息双方多项式必须相同**

## 指令系统

* 计算机指令的组成
  * 一条指令由**操作码和操作数**两部分组成，操作码决定要完成的操作，操作数指参加运算的数据及其所在的单元地址
  * 在计算机中，操作要求和操作数地址都有二进制数码表示，分别称为操作码和地址码，整条指令以二进制编码的形式存放在存储器中
* 计算机指令的执行过程
  * 取指令 -> 分析指令 -> 执行指令 三个步骤
  * 首先将程序计数器 PC 中的指令地址取出，送入地址总线，CPU依据指令地址去内存中取出指令寄存器 IR
  * 而后由指令译码器进行分析，分析指令操作码
  * 最后取出指令所需的源操作数，执行指令
* 指令寻址方式
  * **顺序寻址**: 当执行一段程序时，是一条指令接着一条指令地顺序执行
  * **跳跃寻址**: 指下一条指令的地址码不是由程序计数器给出，而是由当前执行的指令直接给出。程序跳跃后，按照新的指令地址开始顺序执行。因此，程序计数器的内容也必须相应改变，以便及时跟踪新的指令地址
* 指令操作数的寻址方式
  * **立即寻址方式**: 指令的地址码字段指出的不是地址，而是操作数本身
  * **直接寻址方式**: 指令的地址码字段指出操作数在主存中的地址
  * **间接寻址方式**: 指令的地址码字段指出的是操作数的地址
  * **寄存器寻址方式**: 指令的地址码字段是寄存器的编号
  * **基址寻址方式**: 将基址寄存器的内容加上指令中的形式地址组合成操作数的有效地址，优点是能扩大寻址能力
  * **变址寻址方式**: 计算有效地址的方法与基址寻址方式很相似，它是将变指寄存器的内容加上指令中的形式地址组合成操作数的有效地址

### 指令集

* **CISC 是复杂指令系统**，兼容性强，指令繁多、长度可变，由微程序实现
* **RISC 是精简指令系统**，指令少，使用频率接近，主要依靠硬件实现（通用寄存器、硬布线逻辑控制）

具体区别

| 指令控制系统| 指令 | 寻址方式 | 实现方式 | 其他 |
| -- | -- | -- | -- | -- |
| CISC（复杂） | 数量多，使用频率差别大，可变长格式 | 支持多种 | 微程序控制技术（微码）| 研制周期长 |
| RISC（精简） | 数量少，使用频率接近，定长格式，大部分为单周期指令，操作寄存器，只有 Load/Store 操作内存 | 支持方式少 | 增加了通用寄存器，硬布线逻辑控制为主，适合采用流水线 | 优化编译，有效支持高级语言 |

> 后期复杂指令集也支持了流水线

### 流水线

* **指令流水线原理**: 将指令分成不同段，每段由不同的部分去处理，因此可以产生叠加的效果，所有的部件去处理指令的不同段
* **RISC 中的流水线技术**
  * 超流水线（Super Pipe Line）技术: 它通关细化流水、增加级数、提高主频，使得每个机器周期内能完成一个甚至两个浮点操作。其本质是以时间换取空间
  * 超标量（Super Scalar）技术: 它通过内装多条流水线来同时执行多个处理，虽然时钟频率与一般流水接近，却有更小的 CPI。其实质是以空间换取时间
  * 超长指令字（Very Long Instruction Word，VLIW）技术: VLIW 和超标量都是 20 世纪 80 年代出现的概念，其共同点是要同时执行多条指令，其不同在与超标量依靠硬件来实现并行处理的调度，VLIW则充分发挥**软件的作用**，而使硬件简化，性能提高

#### 流水线时间计算（考点）

* **流水线周期**: 指令分成不同执行段，其中执行时间最长的段为流水线周期
  * 例: 分成三段 取指令(4ns) -> 分析指令(3ns) -> 执行指令(8ns)，其周期为 8ns
* **流水线执行时间**: 1条指令的总执行时间 + ( 总指令条数 - 1 ) * 流水线周期
  * 例: 假设一共 10 条指令，(4+3+8)+(10-1)*8 = 87ns
* **流水线吞吐率计算**: 吞吐率即单位之间内执行的指令条数，公式: 指令条数 / 流水线执行时间
  * 例: 10/87 = 0.1149
* **流水线的加速比计算**: 加速比即使用流水线后的效率提升度，即比不使用流水线快了多少倍，越高表示流水线效率越高，公式: 不适用流水线执行时间 / 使用流水线执行时间
  * 例: (4+3+8)*10 / 87 = 1.72

## 存储系统

* 计算机采用分级存储体系的重要目的是为了解决存储容量、成本和速度之间的矛盾问题
  1. CPU内部寄存器 32Kb
  2. Cache Mb
  3. 主存储器（内存） GB
  4. 联机磁盘存储器 TB
  5. 脱机光盘、磁盘存储器 TB
* 两级存储: Cache-主存、主存-辅存 (虚拟存储体系)
* **局部性原理**: 总的来说，在 CPU 运行时，所访问的数据会趋向于一个较小的局部空间地址内，包括下面两个方面
  * 时间局部性原理: 如果一个数据项正在被访问，那么在近期它很可能会被再次访问，即在**相邻时间里会访问同一个数据项**
  * 空间局部性原理: 在最近的将来会用到的数据的地址和现在正在访问的数据地址很可能是相近的，即**相邻的空间地址会被连续访问**

### Cache

* 高速缓存 Cache 用来存储当前**最活跃的程序和数据，直接与 CPU 交互**，位于 **CPU 和主存之间**，容量小，速度为内存的 5-10 倍，由半导体材料构成。其内容是内存的副本拷贝，对于程序员来说是透明的
* Cache 由**控制部分和存储器**组成，存储器存储数据，控制部分判断 CPU 要访问的数据是否在 Cache 中，在则命中，不在则依据一定的算法从内存中替换

#### 地址映射

* 在 CPU 工作时，**送出的是主存单元地址，而应从 Cache 存储器中读/写信息**。这就需要将**主存地址转换为 Cache 存储器地址**，这种地址转换称为地址映像，由**硬件自动完成映射（考点）**，分为以下三种方法
  * 直接映像: 将 Cache 存储器等分成块，主存也等分成块并编号。主存中的块于 Cache 中的块的对应关系是固定的，也即**二者块号相同才能命中**。地址变换简单但不灵活，容易造成资源浪费
  * 全相联映像: 同样都等分成块并编号。**主存中任意一块都与 Cache 中任意一块对应**。因此**可以随意调入 Cache 任意位置**，但地址变换复杂，速度较慢。因为主存可以任意调入 Cache 任意块，只有当 Cache 满了才会发生块冲突，**是最不容易发生块冲突的映像方式**
  * 组组相连映像: **前面两种方式的结合**，将 Cache 存储器先分块再分组，主存也同样先分块再分组，**组间采用直接映像，即主存中组号与 Cache 中组号相同的组才能命中，但是组内全相联映像，也即组号相同的两个组内的所有块可以任意调换**
* 替换算法目标是**是 Cache 获得尽可能高的命中率**，常见如下
  * **随机替换算法**: 就是用随机数发生器产生一个要替换的块号。将该块替换出去
  * **先进先出算法**: 就是及那个最先进入 Cache 的信息块替换出去
  * **近期最少使用算法**: 这种方法是将近期最少使用的 Cache 中的信息块替换出去
  * **优化替换算法**: 这种方法必须先执行一次程序，统计 Cache 的替换情况。有了这样的先验信息，再第二次执行该程序时便可以用最有效的方法来替换

#### 命中率及平均时间

* 即当 CPU 所访问的数据在 Cache 中时，命中，直接从 Cache 中读取数据，设读取一次 Cache 时间为 1ns
* 若 CPU 访问的数据不在 Cache 中，则需要从内存中读取，设读取一次内存的时间为 1000ns
* 若在 CPU 多次读取数据过程中，有 90% 命中 Cache，则 CPU 读取一次的平均时间为 `(0.9*1 + 0.1*1000)ns`

### 磁盘

#### 结构

* 磁盘有正反两个盘面，每个盘面有多个同心圆，每个同心圆是一个磁道，每个同心圆又被划分为多个扇区，数据就被存放在一个个扇区中
* 磁头首先要寻找到对应的磁道，然后等待磁盘进行周期旋转，旋转到指定的扇区，才能读取到对应的数据，因此会产生寻道时间和等待时间
  * 公式：存取时间=寻道时间+等待时间（平均定位时间 + 转动延迟）
  * 注意：
    * 寻道时间是指磁头移动到磁道所需的时间
    * 等待时间为等待读写的扇区转到磁头下方所用的时间

#### 磁盘调度算法

* 磁盘数据的读取时间分为寻道时间+旋转时间，即先找到对应的磁道，然后经过旋转到对应的扇区才能读取到数据
* 其中**寻道时间耗时最长**，需要重点调度，常见算法如下
  * 先来先服务 FCFS: 根据进程请求访问磁盘的先后顺序进行调度
  * 最短寻道时间优先 SSTF: 请求访问的磁道与当前磁道最近的进程优先调度，使得每次的寻道时间最短。会产生饥饿现象，即需要访问远处磁道的进程可能永远无法访问
  * 扫描算法 SCAN: 又称为 “电梯算法”，磁头在磁盘上双向移动，其会选择离磁头当前所在磁道最近的请求所访问的磁道，并且与磁头移动方向一致，磁头永远都是从里向外，或者从外向里一直移动完才掉头，与电梯类似
  * 单向扫描调度算法 CSCAN: 与 SCAN 不同的是，其只做单向移动，即只能从里向外，或者从外向里

### 输入输出技术

计算机系统中存在多种内存与接口地址的编址方法，常见的下面两种：

1. 内存与接口地址独立编址方法
   * 内存地址和接口地址是完全独立的两个地址空间
   * 访问数据时所使用的指令也完全不同，用接口的指令只用于接口的读/写其余指令全都是用于内存的
   * 在编写程序时很容易使用和辨认
   * 缺点是用于接口的指令太少，功能太弱
2. 内存与接口地址统一编址方法
   * 内存地址和接口地址统一在一个公共的地址空间里，即内存单元和接口共用地址空间
   * 优点是原则上用于内存的指令全都可以用于接口，大大增强了对接口的操作功能，而且指令无需区分内存指令或接口指令
   * 缺点是整个地址空间被分为两部分，其中一部分分配给接口使用，剩余的为内存使用，这样经常会导致内存地址不连续

计算机和外设间的数据交互方式：（考点）

* 程序控制（查询）方式：
  * CPU **主动查询外设是否完成数据传输，效率极低**
* 程序中断方式：
  * 外设完成数据传输后，**向 CPU 发送中断**，等待 CPU 处理数据，效率相对较高
  * **中断响应时间**指的是从发出终端请求到开始静茹中断处理程序
  * **中断处理时间**指的是从中断处理开始到中断处理结束
  * **中断向量**提供终端服务程序的入口地址
  * 多级终端嵌套，使用堆栈来保护断点和现场
* DMA 方式（直接主存存取）：
  * CPU **只需要完成必要的初始化等操作，数据传输的整个过程都由 DMA 控制器来完成**
  * **在主存和外设之间建立直接的数据通路**，效率很高
  *** 在一个总线周期结束后，CPU 会响应 DMA 请求开始读取数据**
  * **CPU 响应程序中断方式请求是在一条指令执行结束时**

### 总线结构

* 总线（bus），是指**计算机设备和设备之间传输信息的公共数据通道**。总线是链接计算机硬件系统内多种设备的通信线路，它的一个重要特征是**由总线上的所有设备共享**，因此可以将计算机系统内的多种设备连接到总线上
* 从广义上来讲，任何连接两个以上电子元器件的导线都可以称为总线，通常分为以下三类
  * 内部总线：内部芯片级别的总线，芯片与处理器之间通信的总线
  * 系统总线：是板级总线，用于计算机内各部分之间的链接，具体分为
    * 数据总线：并行数据传输位数
    * 地址总线：系统可管理的内存空间大小
    * 控制总线：传送控制命令
    * 代表的由：ISA总线、EISA总线、PCI总线
    * **考试题目考总线分类回答上述3种**
  * 外部总线：设备一级的总线，微机和外部设备的总线。代表的有 RS232（串行总线）、SCSI（并行总线）、USB（通用串行总线，即插即用，支持热插拔）
