TimeQuest Timing Analyzer report for multiplicador_3
Mon Jan 11 14:57:27 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiplicador_3                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 367.65 MHz ; 367.65 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.720 ; -33.238       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -38.380               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                 ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.720 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.756      ;
; -1.653 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.689      ;
; -1.649 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.685      ;
; -1.582 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.618      ;
; -1.580 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.616      ;
; -1.578 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.614      ;
; -1.511 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.547      ;
; -1.509 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.545      ;
; -1.507 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.543      ;
; -1.490 ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.526      ;
; -1.461 ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.497      ;
; -1.440 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.476      ;
; -1.439 ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.475      ;
; -1.438 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.474      ;
; -1.436 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.472      ;
; -1.429 ; bo:BlocoOperativo|registrador_8b:regP|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.465      ;
; -1.419 ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.455      ;
; -1.390 ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.426      ;
; -1.369 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.405      ;
; -1.368 ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.404      ;
; -1.367 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.403      ;
; -1.365 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.401      ;
; -1.358 ; bo:BlocoOperativo|registrador_8b:regP|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.394      ;
; -1.354 ; bo:BlocoOperativo|registrador_8b:regP|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.390      ;
; -1.348 ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.384      ;
; -1.326 ; bo:BlocoOperativo|registrador_8b:regB|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.362      ;
; -1.323 ; bo:BlocoOperativo|registrador_8b:regP|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.359      ;
; -1.319 ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.355      ;
; -1.298 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.334      ;
; -1.297 ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.333      ;
; -1.296 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.332      ;
; -1.294 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.330      ;
; -1.287 ; bo:BlocoOperativo|registrador_8b:regP|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.323      ;
; -1.283 ; bo:BlocoOperativo|registrador_8b:regP|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.319      ;
; -1.277 ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.313      ;
; -1.255 ; bo:BlocoOperativo|registrador_8b:regB|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.291      ;
; -1.252 ; bo:BlocoOperativo|registrador_8b:regP|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.288      ;
; -1.248 ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.284      ;
; -1.227 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.263      ;
; -1.226 ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.262      ;
; -1.225 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.261      ;
; -1.223 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.259      ;
; -1.221 ; bo:BlocoOperativo|registrador_8b:regB|q[6] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.257      ;
; -1.216 ; bo:BlocoOperativo|registrador_8b:regP|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.252      ;
; -1.213 ; bo:BlocoOperativo|registrador_8b:regP|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.249      ;
; -1.212 ; bo:BlocoOperativo|registrador_8b:regP|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.248      ;
; -1.206 ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.242      ;
; -1.187 ; bo:BlocoOperativo|registrador_8b:regP|q[7] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.223      ;
; -1.184 ; bo:BlocoOperativo|registrador_8b:regB|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.220      ;
; -1.182 ; bo:BlocoOperativo|registrador_8b:regP|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.218      ;
; -1.181 ; bo:BlocoOperativo|registrador_8b:regB|q[7] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.217      ;
; -1.181 ; bo:BlocoOperativo|registrador_8b:regP|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.217      ;
; -1.177 ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.213      ;
; -1.156 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.192      ;
; -1.155 ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.191      ;
; -1.154 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.190      ;
; -1.150 ; bo:BlocoOperativo|registrador_8b:regB|q[6] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; bo:BlocoOperativo|registrador:regA|q[6]    ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.184      ;
; -1.147 ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.183      ;
; -1.145 ; bo:BlocoOperativo|registrador:regA|q[6]    ; bc:BlocoControle|state.S3                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.181      ;
; -1.145 ; bo:BlocoOperativo|registrador_8b:regP|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.181      ;
; -1.144 ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bc:BlocoControle|state.S3                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.180      ;
; -1.142 ; bo:BlocoOperativo|registrador_8b:regP|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.178      ;
; -1.141 ; bo:BlocoOperativo|registrador_8b:regP|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.177      ;
; -1.135 ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.171      ;
; -1.133 ; bo:BlocoOperativo|registrador:regA|q[3]    ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.169      ;
; -1.130 ; bo:BlocoOperativo|registrador:regA|q[3]    ; bc:BlocoControle|state.S3                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.166      ;
; -1.116 ; bo:BlocoOperativo|registrador_8b:regP|q[7] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.152      ;
; -1.113 ; bo:BlocoOperativo|registrador_8b:regB|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.149      ;
; -1.111 ; bo:BlocoOperativo|registrador_8b:regP|q[6] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.147      ;
; -1.111 ; bo:BlocoOperativo|registrador_8b:regP|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.147      ;
; -1.110 ; bo:BlocoOperativo|registrador_8b:regB|q[7] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.146      ;
; -1.110 ; bo:BlocoOperativo|registrador_8b:regP|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.146      ;
; -1.109 ; bo:BlocoOperativo|registrador:regA|q[7]    ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.145      ;
; -1.106 ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.142      ;
; -1.106 ; bo:BlocoOperativo|registrador:regA|q[7]    ; bc:BlocoControle|state.S3                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.142      ;
; -1.093 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.129      ;
; -1.092 ; bo:BlocoOperativo|registrador:regA|q[2]    ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.128      ;
; -1.090 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bc:BlocoControle|state.S3                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.126      ;
; -1.089 ; bo:BlocoOperativo|registrador:regA|q[2]    ; bc:BlocoControle|state.S3                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.125      ;
; -1.084 ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.120      ;
; -1.083 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.119      ;
; -1.079 ; bo:BlocoOperativo|registrador_8b:regB|q[6] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.115      ;
; -1.074 ; bo:BlocoOperativo|registrador_8b:regP|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.110      ;
; -1.071 ; bo:BlocoOperativo|registrador_8b:regP|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.107      ;
; -1.070 ; bo:BlocoOperativo|registrador_8b:regP|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.106      ;
; -1.065 ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.101      ;
; -1.064 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.100      ;
; -1.064 ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.100      ;
; -1.062 ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bc:BlocoControle|state.S3                   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.098      ;
; -1.049 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[1]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[2]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[5]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[6]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[7]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.085      ;
; -1.045 ; bo:BlocoOperativo|registrador_8b:regP|q[7] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.081      ;
; -1.042 ; bo:BlocoOperativo|registrador_8b:regB|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.078      ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; bc:BlocoControle|state.S0                   ; bc:BlocoControle|state.S0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; bo:BlocoOperativo|registrador:regA|q[7]     ; bo:BlocoOperativo|registrador:regA|q[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.763 ; bc:BlocoControle|state.S4                   ; bc:BlocoControle|state.S0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.029      ;
; 0.774 ; bc:BlocoControle|state.S2                   ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.788 ; bo:BlocoOperativo|registrador:regA|q[5]     ; bo:BlocoOperativo|registrador:regA|q[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.795 ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; bc:BlocoControle|state.S2                   ; bc:BlocoControle|state.S3                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.814 ; bo:BlocoOperativo|registrador:regA|q[0]     ; bo:BlocoOperativo|registrador:regA|q[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; bo:BlocoOperativo|registrador:regA|q[2]     ; bo:BlocoOperativo|registrador:regA|q[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.821 ; bo:BlocoOperativo|registrador:regA|q[1]     ; bo:BlocoOperativo|registrador:regA|q[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; bo:BlocoOperativo|registrador:regA|q[3]     ; bo:BlocoOperativo|registrador:regA|q[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.838 ; bo:BlocoOperativo|registrador:regA|q[6]     ; bo:BlocoOperativo|registrador:regA|q[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.846 ; bo:BlocoOperativo|registrador:regA|q[4]     ; bo:BlocoOperativo|registrador:regA|q[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.948 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.948 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.952 ; bo:BlocoOperativo|registrador_8b:regB|q[6]  ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.218      ;
; 0.975 ; bo:BlocoOperativo|registrador_8b:regB|q[7]  ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.241      ;
; 0.975 ; bo:BlocoOperativo|registrador_8b:regB|q[3]  ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.241      ;
; 0.982 ; bo:BlocoOperativo|registrador_8b:regB|q[5]  ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.248      ;
; 0.984 ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 1.021 ; bo:BlocoOperativo|registrador_8b:regB|q[0]  ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.287      ;
; 1.024 ; bo:BlocoOperativo|registrador_8b:regB|q[2]  ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.290      ;
; 1.025 ; bo:BlocoOperativo|registrador_8b:regB|q[4]  ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 1.026 ; bo:BlocoOperativo|registrador_8b:regB|q[1]  ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.292      ;
; 1.119 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.385      ;
; 1.119 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.385      ;
; 1.119 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.385      ;
; 1.119 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.385      ;
; 1.119 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.385      ;
; 1.119 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.385      ;
; 1.119 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.385      ;
; 1.119 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.385      ;
; 1.140 ; bc:BlocoControle|state.S1                   ; bc:BlocoControle|state.S2                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.406      ;
; 1.178 ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.184 ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.197 ; bo:BlocoOperativo|registrador:regA|q[0]     ; bo:BlocoOperativo|registrador:regA|q[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; bo:BlocoOperativo|registrador:regA|q[2]     ; bo:BlocoOperativo|registrador:regA|q[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.202 ; bc:BlocoControle|state.S0                   ; bc:BlocoControle|state.S1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.468      ;
; 1.224 ; bo:BlocoOperativo|registrador:regA|q[6]     ; bo:BlocoOperativo|registrador:regA|q[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.232 ; bo:BlocoOperativo|registrador:regA|q[4]     ; bo:BlocoOperativo|registrador:regA|q[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; bo:BlocoOperativo|registrador:regA|q[1]     ; bo:BlocoOperativo|registrador:regA|q[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; bo:BlocoOperativo|registrador:regA|q[3]     ; bo:BlocoOperativo|registrador:regA|q[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.249 ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.255 ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.268 ; bo:BlocoOperativo|registrador:regA|q[0]     ; bo:BlocoOperativo|registrador:regA|q[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.268 ; bo:BlocoOperativo|registrador:regA|q[2]     ; bo:BlocoOperativo|registrador:regA|q[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.290 ; bo:BlocoOperativo|registrador:regA|q[5]     ; bo:BlocoOperativo|registrador:regA|q[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.556      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S1                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S1                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S2                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S2                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S3                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S3                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S4                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S4                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S1|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S1|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S2|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S2|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S3|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S3|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S4|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S4|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[7]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; 3.764  ; 3.764  ; Rise       ; clk             ;
;  entA[0]  ; clk        ; 3.735  ; 3.735  ; Rise       ; clk             ;
;  entA[1]  ; clk        ; 3.506  ; 3.506  ; Rise       ; clk             ;
;  entA[2]  ; clk        ; 3.764  ; 3.764  ; Rise       ; clk             ;
;  entA[3]  ; clk        ; 3.743  ; 3.743  ; Rise       ; clk             ;
;  entA[4]  ; clk        ; 3.727  ; 3.727  ; Rise       ; clk             ;
;  entA[5]  ; clk        ; 3.732  ; 3.732  ; Rise       ; clk             ;
;  entA[6]  ; clk        ; 3.522  ; 3.522  ; Rise       ; clk             ;
;  entA[7]  ; clk        ; 3.763  ; 3.763  ; Rise       ; clk             ;
; entB[*]   ; clk        ; 3.648  ; 3.648  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; -0.670 ; -0.670 ; Rise       ; clk             ;
;  entB[1]  ; clk        ; -0.658 ; -0.658 ; Rise       ; clk             ;
;  entB[2]  ; clk        ; 3.166  ; 3.166  ; Rise       ; clk             ;
;  entB[3]  ; clk        ; 3.137  ; 3.137  ; Rise       ; clk             ;
;  entB[4]  ; clk        ; 3.648  ; 3.648  ; Rise       ; clk             ;
;  entB[5]  ; clk        ; 3.135  ; 3.135  ; Rise       ; clk             ;
;  entB[6]  ; clk        ; 3.623  ; 3.623  ; Rise       ; clk             ;
;  entB[7]  ; clk        ; 3.147  ; 3.147  ; Rise       ; clk             ;
; inicio    ; clk        ; 4.198  ; 4.198  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; -3.276 ; -3.276 ; Rise       ; clk             ;
;  entA[0]  ; clk        ; -3.505 ; -3.505 ; Rise       ; clk             ;
;  entA[1]  ; clk        ; -3.276 ; -3.276 ; Rise       ; clk             ;
;  entA[2]  ; clk        ; -3.534 ; -3.534 ; Rise       ; clk             ;
;  entA[3]  ; clk        ; -3.513 ; -3.513 ; Rise       ; clk             ;
;  entA[4]  ; clk        ; -3.497 ; -3.497 ; Rise       ; clk             ;
;  entA[5]  ; clk        ; -3.502 ; -3.502 ; Rise       ; clk             ;
;  entA[6]  ; clk        ; -3.292 ; -3.292 ; Rise       ; clk             ;
;  entA[7]  ; clk        ; -3.533 ; -3.533 ; Rise       ; clk             ;
; entB[*]   ; clk        ; 0.900  ; 0.900  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; 0.900  ; 0.900  ; Rise       ; clk             ;
;  entB[1]  ; clk        ; 0.888  ; 0.888  ; Rise       ; clk             ;
;  entB[2]  ; clk        ; -2.936 ; -2.936 ; Rise       ; clk             ;
;  entB[3]  ; clk        ; -2.907 ; -2.907 ; Rise       ; clk             ;
;  entB[4]  ; clk        ; -3.418 ; -3.418 ; Rise       ; clk             ;
;  entB[5]  ; clk        ; -2.905 ; -2.905 ; Rise       ; clk             ;
;  entB[6]  ; clk        ; -3.393 ; -3.393 ; Rise       ; clk             ;
;  entB[7]  ; clk        ; -2.917 ; -2.917 ; Rise       ; clk             ;
; inicio    ; clk        ; -3.428 ; -3.428 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; pronto     ; clk        ; 6.729 ; 6.729 ; Rise       ; clk             ;
; saida[*]   ; clk        ; 7.155 ; 7.155 ; Rise       ; clk             ;
;  saida[0]  ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
;  saida[1]  ; clk        ; 6.820 ; 6.820 ; Rise       ; clk             ;
;  saida[2]  ; clk        ; 6.620 ; 6.620 ; Rise       ; clk             ;
;  saida[3]  ; clk        ; 6.858 ; 6.858 ; Rise       ; clk             ;
;  saida[4]  ; clk        ; 6.852 ; 6.852 ; Rise       ; clk             ;
;  saida[5]  ; clk        ; 6.849 ; 6.849 ; Rise       ; clk             ;
;  saida[6]  ; clk        ; 6.838 ; 6.838 ; Rise       ; clk             ;
;  saida[7]  ; clk        ; 7.155 ; 7.155 ; Rise       ; clk             ;
;  saida[8]  ; clk        ; 6.853 ; 6.853 ; Rise       ; clk             ;
;  saida[9]  ; clk        ; 6.339 ; 6.339 ; Rise       ; clk             ;
;  saida[10] ; clk        ; 6.410 ; 6.410 ; Rise       ; clk             ;
;  saida[11] ; clk        ; 6.624 ; 6.624 ; Rise       ; clk             ;
;  saida[12] ; clk        ; 6.594 ; 6.594 ; Rise       ; clk             ;
;  saida[13] ; clk        ; 6.399 ; 6.399 ; Rise       ; clk             ;
;  saida[14] ; clk        ; 6.349 ; 6.349 ; Rise       ; clk             ;
;  saida[15] ; clk        ; 6.615 ; 6.615 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; pronto     ; clk        ; 6.729 ; 6.729 ; Rise       ; clk             ;
; saida[*]   ; clk        ; 6.339 ; 6.339 ; Rise       ; clk             ;
;  saida[0]  ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
;  saida[1]  ; clk        ; 6.820 ; 6.820 ; Rise       ; clk             ;
;  saida[2]  ; clk        ; 6.620 ; 6.620 ; Rise       ; clk             ;
;  saida[3]  ; clk        ; 6.858 ; 6.858 ; Rise       ; clk             ;
;  saida[4]  ; clk        ; 6.852 ; 6.852 ; Rise       ; clk             ;
;  saida[5]  ; clk        ; 6.849 ; 6.849 ; Rise       ; clk             ;
;  saida[6]  ; clk        ; 6.838 ; 6.838 ; Rise       ; clk             ;
;  saida[7]  ; clk        ; 7.155 ; 7.155 ; Rise       ; clk             ;
;  saida[8]  ; clk        ; 6.853 ; 6.853 ; Rise       ; clk             ;
;  saida[9]  ; clk        ; 6.339 ; 6.339 ; Rise       ; clk             ;
;  saida[10] ; clk        ; 6.410 ; 6.410 ; Rise       ; clk             ;
;  saida[11] ; clk        ; 6.624 ; 6.624 ; Rise       ; clk             ;
;  saida[12] ; clk        ; 6.594 ; 6.594 ; Rise       ; clk             ;
;  saida[13] ; clk        ; 6.399 ; 6.399 ; Rise       ; clk             ;
;  saida[14] ; clk        ; 6.349 ; 6.349 ; Rise       ; clk             ;
;  saida[15] ; clk        ; 6.615 ; 6.615 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.264 ; -1.364        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -38.380               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                 ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.264 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.296      ;
; -0.229 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.261      ;
; -0.229 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.261      ;
; -0.194 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.226      ;
; -0.194 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.226      ;
; -0.193 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.225      ;
; -0.162 ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.194      ;
; -0.159 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.191      ;
; -0.159 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.191      ;
; -0.158 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.190      ;
; -0.138 ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.170      ;
; -0.131 ; bo:BlocoOperativo|registrador_8b:regP|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.163      ;
; -0.127 ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.159      ;
; -0.126 ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.158      ;
; -0.124 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.156      ;
; -0.124 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.156      ;
; -0.123 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.155      ;
; -0.103 ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.135      ;
; -0.096 ; bo:BlocoOperativo|registrador_8b:regP|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.128      ;
; -0.095 ; bo:BlocoOperativo|registrador_8b:regP|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.127      ;
; -0.092 ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.124      ;
; -0.091 ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.123      ;
; -0.089 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.121      ;
; -0.089 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.121      ;
; -0.088 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.120      ;
; -0.075 ; bo:BlocoOperativo|registrador_8b:regP|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.107      ;
; -0.073 ; bo:BlocoOperativo|registrador_8b:regB|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.100      ;
; -0.061 ; bo:BlocoOperativo|registrador_8b:regP|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.093      ;
; -0.060 ; bo:BlocoOperativo|registrador_8b:regP|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.092      ;
; -0.057 ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.089      ;
; -0.056 ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.088      ;
; -0.054 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.086      ;
; -0.053 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.085      ;
; -0.040 ; bo:BlocoOperativo|registrador_8b:regP|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.072      ;
; -0.038 ; bo:BlocoOperativo|registrador_8b:regB|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.070      ;
; -0.033 ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.065      ;
; -0.030 ; bo:BlocoOperativo|registrador_8b:regB|q[6] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.062      ;
; -0.026 ; bo:BlocoOperativo|registrador_8b:regP|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.058      ;
; -0.025 ; bo:BlocoOperativo|registrador_8b:regP|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.057      ;
; -0.025 ; bo:BlocoOperativo|registrador_8b:regP|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.057      ;
; -0.022 ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.054      ;
; -0.021 ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.053      ;
; -0.019 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[1]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[2]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[5]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[6]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador:regA|q[7]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; bo:BlocoOperativo|registrador_8b:regB|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.051      ;
; -0.018 ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.050      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; bc:BlocoControle|state.S3                  ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.042      ;
; -0.006 ; bo:BlocoOperativo|registrador_8b:regP|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.038      ;
; -0.005 ; bo:BlocoOperativo|registrador_8b:regP|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.003 ; bo:BlocoOperativo|registrador_8b:regB|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.035      ;
; -0.002 ; bo:BlocoOperativo|registrador_8b:regP|q[7] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.034      ;
; 0.002  ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.030      ;
; 0.004  ; bo:BlocoOperativo|registrador_8b:regB|q[7] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.005  ; bo:BlocoOperativo|registrador_8b:regB|q[6] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.027      ;
; 0.009  ; bo:BlocoOperativo|registrador_8b:regP|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.023      ;
; 0.010  ; bo:BlocoOperativo|registrador_8b:regP|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.022      ;
; 0.010  ; bo:BlocoOperativo|registrador_8b:regP|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.022      ;
; 0.013  ; bo:BlocoOperativo|registrador_8b:regP|q[0] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.019      ;
; 0.014  ; bo:BlocoOperativo|registrador_8b:regB|q[4] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.018      ;
; 0.016  ; bo:BlocoOperativo|registrador_8b:regB|q[1] ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.017  ; bo:BlocoOperativo|registrador_8b:regB|q[2] ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.015      ;
; 0.026  ; bo:BlocoOperativo|registrador:regA|q[3]    ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.006      ;
; 0.027  ; bo:BlocoOperativo|registrador:regA|q[6]    ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.005      ;
; 0.029  ; bo:BlocoOperativo|registrador:regA|q[3]    ; bc:BlocoControle|state.S3                   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; bo:BlocoOperativo|registrador_8b:regP|q[6] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; bo:BlocoOperativo|registrador_8b:regP|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.003      ;
; 0.030  ; bo:BlocoOperativo|registrador_8b:regP|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.002      ;
; 0.030  ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.002      ;
; 0.030  ; bo:BlocoOperativo|registrador:regA|q[6]    ; bc:BlocoControle|state.S3                   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.002      ;
; 0.032  ; bo:BlocoOperativo|registrador_8b:regB|q[5] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.000      ;
; 0.033  ; bo:BlocoOperativo|registrador_8b:regP|q[7] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.999      ;
; 0.033  ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bc:BlocoControle|state.S3                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.999      ;
; 0.037  ; bo:BlocoOperativo|registrador_8b:regB|q[3] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.995      ;
; 0.038  ; bo:BlocoOperativo|registrador:regA|q[7]    ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.994      ;
; 0.039  ; bo:BlocoOperativo|registrador_8b:regB|q[7] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.993      ;
; 0.039  ; bo:BlocoOperativo|registrador:regA|q[2]    ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.993      ;
+--------+--------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; bc:BlocoControle|state.S0                   ; bc:BlocoControle|state.S0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; bo:BlocoOperativo|registrador:regA|q[7]     ; bo:BlocoOperativo|registrador:regA|q[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.358 ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; bc:BlocoControle|state.S2                   ; bc:BlocoControle|state.S3                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; bc:BlocoControle|state.S4                   ; bc:BlocoControle|state.S0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; bc:BlocoControle|state.S2                   ; bc:BlocoControle|state.S4                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; bo:BlocoOperativo|registrador:regA|q[0]     ; bo:BlocoOperativo|registrador:regA|q[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; bo:BlocoOperativo|registrador:regA|q[2]     ; bo:BlocoOperativo|registrador:regA|q[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; bo:BlocoOperativo|registrador:regA|q[5]     ; bo:BlocoOperativo|registrador:regA|q[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; bo:BlocoOperativo|registrador:regA|q[6]     ; bo:BlocoOperativo|registrador:regA|q[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.378 ; bo:BlocoOperativo|registrador:regA|q[1]     ; bo:BlocoOperativo|registrador:regA|q[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; bo:BlocoOperativo|registrador:regA|q[3]     ; bo:BlocoOperativo|registrador:regA|q[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; bo:BlocoOperativo|registrador:regA|q[4]     ; bo:BlocoOperativo|registrador:regA|q[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.433 ; bo:BlocoOperativo|registrador_8b:regB|q[6]  ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.585      ;
; 0.436 ; bo:BlocoOperativo|registrador_8b:regB|q[3]  ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.588      ;
; 0.438 ; bo:BlocoOperativo|registrador_8b:regB|q[7]  ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.590      ;
; 0.441 ; bo:BlocoOperativo|registrador_8b:regB|q[5]  ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.593      ;
; 0.443 ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.595      ;
; 0.454 ; bo:BlocoOperativo|registrador_8b:regB|q[2]  ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; bo:BlocoOperativo|registrador_8b:regB|q[0]  ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.607      ;
; 0.455 ; bo:BlocoOperativo|registrador_8b:regB|q[1]  ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.607      ;
; 0.457 ; bo:BlocoOperativo|registrador_8b:regB|q[4]  ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.493 ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.506 ; bo:BlocoOperativo|registrador:regA|q[0]     ; bo:BlocoOperativo|registrador:regA|q[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; bo:BlocoOperativo|registrador:regA|q[2]     ; bo:BlocoOperativo|registrador:regA|q[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; bc:BlocoControle|state.S1                   ; bc:BlocoControle|state.S2                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.511 ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; bo:BlocoOperativo|registrador:regA|q[6]     ; bo:BlocoOperativo|registrador:regA|q[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.517 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador_8b:regB|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; bo:BlocoOperativo|registrador:regA|q[1]     ; bo:BlocoOperativo|registrador:regA|q[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; bo:BlocoOperativo|registrador:regA|q[4]     ; bo:BlocoOperativo|registrador:regA|q[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; bo:BlocoOperativo|registrador:regA|q[3]     ; bo:BlocoOperativo|registrador:regA|q[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.528 ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; bc:BlocoControle|state.S0                   ; bc:BlocoControle|state.S1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; bo:BlocoOperativo|registrador_8b:regP|q[13] ; bo:BlocoOperativo|registrador_8b:regP|q[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.541 ; bo:BlocoOperativo|registrador:regA|q[0]     ; bo:BlocoOperativo|registrador:regA|q[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.541 ; bo:BlocoOperativo|registrador:regA|q[2]     ; bo:BlocoOperativo|registrador:regA|q[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.546 ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; bo:BlocoOperativo|registrador_8b:regP|q[10] ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.553 ; bo:BlocoOperativo|registrador:regA|q[1]     ; bo:BlocoOperativo|registrador:regA|q[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; bo:BlocoOperativo|registrador:regA|q[3]     ; bo:BlocoOperativo|registrador:regA|q[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.559 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; bc:BlocoControle|state.S1                   ; bo:BlocoOperativo|registrador:regA|q[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.561 ; bo:BlocoOperativo|registrador:regA|q[5]     ; bo:BlocoOperativo|registrador:regA|q[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ; bo:BlocoOperativo|registrador_8b:regP|q[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; bo:BlocoOperativo|registrador_8b:regP|q[11] ; bo:BlocoOperativo|registrador_8b:regP|q[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.571 ; bo:BlocoOperativo|registrador_8b:regB|q[6]  ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.723      ;
; 0.574 ; bo:BlocoOperativo|registrador_8b:regB|q[3]  ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; bo:BlocoOperativo|registrador:regA|q[0]     ; bo:BlocoOperativo|registrador:regA|q[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.728      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S1                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S1                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S2                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S2                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S3                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S3                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S4                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S4                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regB|q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador_8b:regP|q[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S0|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S1|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S1|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S2|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S2|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S3|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S3|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S4|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S4|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[7]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; 2.008  ; 2.008  ; Rise       ; clk             ;
;  entA[0]  ; clk        ; 1.985  ; 1.985  ; Rise       ; clk             ;
;  entA[1]  ; clk        ; 1.874  ; 1.874  ; Rise       ; clk             ;
;  entA[2]  ; clk        ; 2.008  ; 2.008  ; Rise       ; clk             ;
;  entA[3]  ; clk        ; 1.985  ; 1.985  ; Rise       ; clk             ;
;  entA[4]  ; clk        ; 1.971  ; 1.971  ; Rise       ; clk             ;
;  entA[5]  ; clk        ; 1.975  ; 1.975  ; Rise       ; clk             ;
;  entA[6]  ; clk        ; 1.895  ; 1.895  ; Rise       ; clk             ;
;  entA[7]  ; clk        ; 2.003  ; 2.003  ; Rise       ; clk             ;
; entB[*]   ; clk        ; 1.933  ; 1.933  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; -0.671 ; -0.671 ; Rise       ; clk             ;
;  entB[1]  ; clk        ; -0.663 ; -0.663 ; Rise       ; clk             ;
;  entB[2]  ; clk        ; 1.712  ; 1.712  ; Rise       ; clk             ;
;  entB[3]  ; clk        ; 1.690  ; 1.690  ; Rise       ; clk             ;
;  entB[4]  ; clk        ; 1.933  ; 1.933  ; Rise       ; clk             ;
;  entB[5]  ; clk        ; 1.689  ; 1.689  ; Rise       ; clk             ;
;  entB[6]  ; clk        ; 1.920  ; 1.920  ; Rise       ; clk             ;
;  entB[7]  ; clk        ; 1.699  ; 1.699  ; Rise       ; clk             ;
; inicio    ; clk        ; 2.175  ; 2.175  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; -1.754 ; -1.754 ; Rise       ; clk             ;
;  entA[0]  ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  entA[1]  ; clk        ; -1.754 ; -1.754 ; Rise       ; clk             ;
;  entA[2]  ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  entA[3]  ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  entA[4]  ; clk        ; -1.851 ; -1.851 ; Rise       ; clk             ;
;  entA[5]  ; clk        ; -1.855 ; -1.855 ; Rise       ; clk             ;
;  entA[6]  ; clk        ; -1.775 ; -1.775 ; Rise       ; clk             ;
;  entA[7]  ; clk        ; -1.883 ; -1.883 ; Rise       ; clk             ;
; entB[*]   ; clk        ; 0.791  ; 0.791  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; 0.791  ; 0.791  ; Rise       ; clk             ;
;  entB[1]  ; clk        ; 0.783  ; 0.783  ; Rise       ; clk             ;
;  entB[2]  ; clk        ; -1.592 ; -1.592 ; Rise       ; clk             ;
;  entB[3]  ; clk        ; -1.570 ; -1.570 ; Rise       ; clk             ;
;  entB[4]  ; clk        ; -1.813 ; -1.813 ; Rise       ; clk             ;
;  entB[5]  ; clk        ; -1.569 ; -1.569 ; Rise       ; clk             ;
;  entB[6]  ; clk        ; -1.800 ; -1.800 ; Rise       ; clk             ;
;  entB[7]  ; clk        ; -1.579 ; -1.579 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.819 ; -1.819 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; pronto     ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
; saida[*]   ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  saida[0]  ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  saida[1]  ; clk        ; 3.846 ; 3.846 ; Rise       ; clk             ;
;  saida[2]  ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  saida[3]  ; clk        ; 3.880 ; 3.880 ; Rise       ; clk             ;
;  saida[4]  ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  saida[5]  ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  saida[6]  ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  saida[7]  ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  saida[8]  ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  saida[9]  ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  saida[10] ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  saida[11] ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  saida[12] ; clk        ; 3.741 ; 3.741 ; Rise       ; clk             ;
;  saida[13] ; clk        ; 3.678 ; 3.678 ; Rise       ; clk             ;
;  saida[14] ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  saida[15] ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; pronto     ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
; saida[*]   ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  saida[0]  ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  saida[1]  ; clk        ; 3.846 ; 3.846 ; Rise       ; clk             ;
;  saida[2]  ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  saida[3]  ; clk        ; 3.880 ; 3.880 ; Rise       ; clk             ;
;  saida[4]  ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  saida[5]  ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  saida[6]  ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  saida[7]  ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  saida[8]  ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  saida[9]  ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  saida[10] ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  saida[11] ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  saida[12] ; clk        ; 3.741 ; 3.741 ; Rise       ; clk             ;
;  saida[13] ; clk        ; 3.678 ; 3.678 ; Rise       ; clk             ;
;  saida[14] ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  saida[15] ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.720  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -1.720  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -33.238 ; 0.0   ; 0.0      ; 0.0     ; -38.38              ;
;  clk             ; -33.238 ; 0.000 ; N/A      ; N/A     ; -38.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; 3.764  ; 3.764  ; Rise       ; clk             ;
;  entA[0]  ; clk        ; 3.735  ; 3.735  ; Rise       ; clk             ;
;  entA[1]  ; clk        ; 3.506  ; 3.506  ; Rise       ; clk             ;
;  entA[2]  ; clk        ; 3.764  ; 3.764  ; Rise       ; clk             ;
;  entA[3]  ; clk        ; 3.743  ; 3.743  ; Rise       ; clk             ;
;  entA[4]  ; clk        ; 3.727  ; 3.727  ; Rise       ; clk             ;
;  entA[5]  ; clk        ; 3.732  ; 3.732  ; Rise       ; clk             ;
;  entA[6]  ; clk        ; 3.522  ; 3.522  ; Rise       ; clk             ;
;  entA[7]  ; clk        ; 3.763  ; 3.763  ; Rise       ; clk             ;
; entB[*]   ; clk        ; 3.648  ; 3.648  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; -0.670 ; -0.670 ; Rise       ; clk             ;
;  entB[1]  ; clk        ; -0.658 ; -0.658 ; Rise       ; clk             ;
;  entB[2]  ; clk        ; 3.166  ; 3.166  ; Rise       ; clk             ;
;  entB[3]  ; clk        ; 3.137  ; 3.137  ; Rise       ; clk             ;
;  entB[4]  ; clk        ; 3.648  ; 3.648  ; Rise       ; clk             ;
;  entB[5]  ; clk        ; 3.135  ; 3.135  ; Rise       ; clk             ;
;  entB[6]  ; clk        ; 3.623  ; 3.623  ; Rise       ; clk             ;
;  entB[7]  ; clk        ; 3.147  ; 3.147  ; Rise       ; clk             ;
; inicio    ; clk        ; 4.198  ; 4.198  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; -1.754 ; -1.754 ; Rise       ; clk             ;
;  entA[0]  ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  entA[1]  ; clk        ; -1.754 ; -1.754 ; Rise       ; clk             ;
;  entA[2]  ; clk        ; -1.888 ; -1.888 ; Rise       ; clk             ;
;  entA[3]  ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  entA[4]  ; clk        ; -1.851 ; -1.851 ; Rise       ; clk             ;
;  entA[5]  ; clk        ; -1.855 ; -1.855 ; Rise       ; clk             ;
;  entA[6]  ; clk        ; -1.775 ; -1.775 ; Rise       ; clk             ;
;  entA[7]  ; clk        ; -1.883 ; -1.883 ; Rise       ; clk             ;
; entB[*]   ; clk        ; 0.900  ; 0.900  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; 0.900  ; 0.900  ; Rise       ; clk             ;
;  entB[1]  ; clk        ; 0.888  ; 0.888  ; Rise       ; clk             ;
;  entB[2]  ; clk        ; -1.592 ; -1.592 ; Rise       ; clk             ;
;  entB[3]  ; clk        ; -1.570 ; -1.570 ; Rise       ; clk             ;
;  entB[4]  ; clk        ; -1.813 ; -1.813 ; Rise       ; clk             ;
;  entB[5]  ; clk        ; -1.569 ; -1.569 ; Rise       ; clk             ;
;  entB[6]  ; clk        ; -1.800 ; -1.800 ; Rise       ; clk             ;
;  entB[7]  ; clk        ; -1.579 ; -1.579 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.819 ; -1.819 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; pronto     ; clk        ; 6.729 ; 6.729 ; Rise       ; clk             ;
; saida[*]   ; clk        ; 7.155 ; 7.155 ; Rise       ; clk             ;
;  saida[0]  ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
;  saida[1]  ; clk        ; 6.820 ; 6.820 ; Rise       ; clk             ;
;  saida[2]  ; clk        ; 6.620 ; 6.620 ; Rise       ; clk             ;
;  saida[3]  ; clk        ; 6.858 ; 6.858 ; Rise       ; clk             ;
;  saida[4]  ; clk        ; 6.852 ; 6.852 ; Rise       ; clk             ;
;  saida[5]  ; clk        ; 6.849 ; 6.849 ; Rise       ; clk             ;
;  saida[6]  ; clk        ; 6.838 ; 6.838 ; Rise       ; clk             ;
;  saida[7]  ; clk        ; 7.155 ; 7.155 ; Rise       ; clk             ;
;  saida[8]  ; clk        ; 6.853 ; 6.853 ; Rise       ; clk             ;
;  saida[9]  ; clk        ; 6.339 ; 6.339 ; Rise       ; clk             ;
;  saida[10] ; clk        ; 6.410 ; 6.410 ; Rise       ; clk             ;
;  saida[11] ; clk        ; 6.624 ; 6.624 ; Rise       ; clk             ;
;  saida[12] ; clk        ; 6.594 ; 6.594 ; Rise       ; clk             ;
;  saida[13] ; clk        ; 6.399 ; 6.399 ; Rise       ; clk             ;
;  saida[14] ; clk        ; 6.349 ; 6.349 ; Rise       ; clk             ;
;  saida[15] ; clk        ; 6.615 ; 6.615 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; pronto     ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
; saida[*]   ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  saida[0]  ; clk        ; 3.758 ; 3.758 ; Rise       ; clk             ;
;  saida[1]  ; clk        ; 3.846 ; 3.846 ; Rise       ; clk             ;
;  saida[2]  ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  saida[3]  ; clk        ; 3.880 ; 3.880 ; Rise       ; clk             ;
;  saida[4]  ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  saida[5]  ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  saida[6]  ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  saida[7]  ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  saida[8]  ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
;  saida[9]  ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
;  saida[10] ; clk        ; 3.689 ; 3.689 ; Rise       ; clk             ;
;  saida[11] ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  saida[12] ; clk        ; 3.741 ; 3.741 ; Rise       ; clk             ;
;  saida[13] ; clk        ; 3.678 ; 3.678 ; Rise       ; clk             ;
;  saida[14] ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  saida[15] ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 391      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 391      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 23    ; 23   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 11 14:57:25 2021
Info: Command: quartus_sta multiplicador_3 -c multiplicador_3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplicador_3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.720
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.720       -33.238 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -38.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.264
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.264        -1.364 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -38.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Mon Jan 11 14:57:27 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


