


                               ÿPÿOÿRÿTÿYÿ ÿZÿ8ÿ0

CPU-CTC (U 857)

bit 0 = 0 - vektor p©eru¨en¡:
                bit 0 = 0
                bit 1 a bit 2 = adresa kan lu
                bit 3 a‘ bit 7 = adresa vektoru


¡dic¡ slovo kan lu (z pis):

  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³INT³MOD³DIV³FLA³STR³KON³SET³ 1 ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³   bit:
  ³   ³   ³   ³   ³   ³   ³   ÀÄÄ> 0: ozna‡en¡ ©¡dic¡ho slova kan lu
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ÀÄÄÄÄÄÄ> 1: 0=‡¡ta‡ neovlivnˆn; 1=zastaven¡ ‡¡ta‡e
  ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ÀÄÄÄÄÄÄÄÄÄÄ> 2: 0=nen¡ ‡as.konst.; 1=n sleduje ‡as.konst.
  ³   ³   ³   ³   ³
  ³   ³   ³   ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 3: 0=start dal¨¡m strojov˜m cyklem
  ³   ³   ³   ³                       1=start vnˆj¨¡m sign lem
  ³   ³   ³   ³
  ³   ³   ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 4: 0=negativn¡ hrana; 1=pozitivn¡ hrana
  ³   ³   ³
  ³   ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 5: 0=p©eddˆli‡ 1/16; 1=p©eddˆli‡ 1/256
  ³   ³
  ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 6: 0=‡asova‡; 1=‡¡ta‡
  ³
  ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 7: 0=p©eru¨en¡ zak z no; 1=p©eru¨. povoleno

‡ten¡: aktu ln¡ obsah ‡¡ta‡e/‡asova‡e


CPU-PIO (U 855)

bit 0 = 0: vektor p©eru¨en¡


bit 0 = 1: ©¡zen¡ portu

nastaven¡ m¢du:
 7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³M1 ³M0 ³ x ³ x ³ 1 ³ 1 ³ 1 ³ 1 ³
ÀÄÂÄÁÄÂÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
  ³   ³ ÚÄÄÄ¿
  ³   ³ ³m¢d³
ÚÄÁÄÂÄÁÄÅÄÄÄÅÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿
³ 0 ³ 0 ³ 0 ³   bajtov˜ v˜stup                                                ³
³ 0 ³ 1 ³ 1 ³   bajtov˜ vstup                                                 ³
³ 1 ³ 0 ³ 2 ³   bajtov˜ vstup/v˜stup (pouze kan l A)                          ³
³ 1 ³ 1 ³ 3 ³   bitov˜ vstup/v˜stup (n sleduje bajt definice 1=vstup/0=v˜stup)³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ

©¡zen¡ p©eru¨en¡:
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³INT³AND³HIG³MAS³ 0 ³ 1 ³ 1 ³ 1 ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
  ³   ³   ³   ³                  bit
  ³   ³   ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 4: 1=n sleduje bajt masky (0=bit se projev¡)
  ³   ³   ³
  ³   ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 5: 1=p©eru¨en¡ zp–sob¡ £rove¤ HIGH bitu ("1")
  ³   ³
  ³   ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 6: 1=prov d¡ se AND mezi bity; 0=OR mezi bity
  ³
  ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 7: 1=p©eru¨en¡ povoleno; 0=z kaz p©eru¨en¡


zkr cen‚ ©¡zen¡ p©eru¨en¡:
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³INT³ x ³ x ³ x ³ 0 ³ 0 ³ 1 ³ 1 ³
ÀÄÂÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ
  ³                              bit
  ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ> 7: 1=p©eru¨en¡ povoleno; 0=z kaz p©eru¨en¡





CPU-SIO (U 856)


z pis:

WR0: nastaven¡ registru a reset stav– SIO
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ³   ³  volba registru:
  ³   ³   ³   ³   ³   0   0   0    registr 0
  ³   ³   ³   ³   ³   0   0   1    registr 1
  ³   ³   ³   ³   ³   0   1   0    registr 2
  ³   ³   ³   ³   ³   0   1   1    registr 3
  ³   ³   ³   ³   ³   1   0   0    registr 4
  ³   ³   ³   ³   ³   1   0   1    registr 5
  ³   ³   ³   ³   ³   1   1   0    registr 6
  ³   ³   ³   ³   ³   1   1   1    registr 7
  ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³
  ³   ³   0   0   0   nulov˜ povel
  ³   ³   0   0   1   p©eru¨en¡ vys¡l n¡
  ³   ³   0   1   0   reset p©eru¨en¡ od extern¡ho statutu kan lu
  ³   ³   0   1   1   reset kan lu
  ³   ³   1   0   0   uvolnˆn¡ INT pro n sleduj¡c¡ p©ijat˜ znak
  ³   ³   1   0   1   reset vys¡l n¡ - INT pending
  ³   ³   1   1   0   reset chyby
  ³   ³   1   1   1   RETI (pouze kan l A)
  ³   ³
  ³   ³
  0   0   nulov˜ k¢d
  0   1   reset bufferu CRC p©ij¡ma‡e
  1   0   reset gener toru CRC vys¡la‡e
  1   1   reset CRC/stavov‚ bu¤ky SYNC v RR0


WR1: Nastaven¡ zp–sobu p©eru¨en¡ a funkce WAIT/READY
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   1=uvolnˆn¡ p©eru¨en¡ vnˆj¨¡m stavem
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   1=uvolnˆn¡ p©eru¨en¡ vys¡la‡em
  ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   1=statut ovliv¤uje vektor p©eru¨en¡ (pouze kan l B)
  ³   ³   ³   ³   ³
  ³   ³   ³   0   0  z kaz p©eru¨en¡ od p©ij¡ma‡e
  ³   ³   ³   0   1  p©eru¨en¡ od p©ij¡ma‡e pouze prvn¡m znakem nebo chybou
  ³   ³   ³   1   0  p©eru¨en¡ ka‘d˜m p©ijat˜m znakem (parita ovlivn¡ vektor)
  ³   ³   ³   1   1  p©eru¨en¡ ka‘d˜m p©ijat˜m znakem (parita neovlivn¡ vektor)
  ³   ³   ³
  ³   ³   0=WAIT/READY p©i zaplnˆn¡ vys¡la‡e
  ³   ³   1=WAIT/READY p©i pr zdn‚m p©ij¡ma‡i
  ³   ³
  ³   0=funkce WAIT
  ³   1=funkce READY
  ³
  uvolnˆn¡ WAIT/READY


WR2: Vektor p©eru¨en¡ (pouze kan l B)
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³V7 ³V6 ³V5 ³V4 ³V3 ³V2 ³V1 ³ 0 ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÄÄÙ
                  ³   ³   ³
                  0   0   0  kan l B: vys¡lac¡ buffer je pr zdn˜
                  0   0   1  kan l B: zmˆna extern¡ho stavu
                  0   1   0  kan l B: je p©ipraven p©ijat˜ znak
                  0   1   1  kan l B: zvl ¨tn¡ podm¡nky p©¡jmu
                  1   0   0  kan l A: vys¡lac¡ buffer je pr zdn˜
                  1   0   1  kan l A: zmˆna extern¡ho stavu
                  1   1   0  kan l A: je p©ipraven p©ijat˜ znak
                  1   1   1  kan l A: zvl ¨tn¡ podm¡nky p©¡jmu
                (V1 a‘ V3 jsou ovlivnˆni stavem pouze je-li D2(WR1)=0)








WR3: Nastaven¡ parametr– p©ij¡ma‡e
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ³   uvolnˆn¡ p©ij¡ma‡e
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   blokov n¡ p©¡jmu synchroniza‡n¡ho znaku 16H
  ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   pracovn¡ re‘im hled n¡ adresy SDLC
  ³   ³   ³   ³   ³
  ³   ³   ³   ³   uvolnˆn¡ CRC p©ij¡ma‡e
  ³   ³   ³   ³
  ³   ³   ³   zah jen¡ hledac¡ f ze (HUNT-phase)
  ³   ³   ³
  ³   ³   uvolnˆn¡ d lkov‚ obsluhy (Auto Enables) - ovl d n¡ sign ly CTS a DCD
  ³   ³
  0   0   p©ij¡ma‡: 5 bit– na znak
  0   1   p©ij¡ma‡: 7 bit– na znak
  1   0   p©ij¡ma‡: 6 bit– na znak
  1   1   p©ij¡ma‡: 8 bit– na znak


WR4: Nastaven¡ re‘imu p©ij¡ma‡e a vys¡la‡e
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ³   p©enos s paritou
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   0=lich  parita; 1=sud  parita
  ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   0   0  synchronn¡ pracovn¡ re‘im
  ³   ³   ³   ³   0   1  1 stop-bit     Ä¿
  ³   ³   ³   ³   1   0  1 1/2 stop-bit  ÃÄ asynchronn¡ pracovn¡ re‘im
  ³   ³   ³   ³   1   1  2 stop-bity    ÄÙ
  ³   ³   ³   ³
  ³   ³   0   0  monosynchronn¡ m¢d (8-bitov˜ synchroniza‡n¡ znak) Ä¿  volby
  ³   ³   0   1  bisynchronn¡ m¢d (16-bitov˜ synchroniza‡n¡ znak)   ÃÄ  pro
  ³   ³   1   0  m¢d SDLC=hled n¡ adresy (n vˆ¨t¡ 01111110=7eh)     ³ synchronn¡
  ³   ³   1   1  m¢d s extern¡ synchronizac¡                       ÄÙ  provoz
  ³   ³
  0   0  dˆlen¡ taktu TxC a RxC 1/1
  0   1  dˆlen¡ taktu TxC a RxC 1/16
  1   0  dˆlen¡ taktu TxC a RxC 1/32
  1   1  dˆlen¡ taktu TxC a RxC 1/64


WR5: Nastaven¡ parametr– vys¡la‡e
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ³   uvolnˆn¡ CRC vys¡la‡e
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   po‘adavek k vys¡l n¡ (RTS)
  ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   0=m¢d SDLC-CRC (hled n¡ adresy); 1=m¢d CRC-16
  ³   ³   ³   ³   ³
  ³   ³   ³   ³   uvolnˆn¡ vys¡la‡e
  ³   ³   ³   ³
  ³   ³   ³   p©eru¨en¡ vys¡l n¡
  ³   ³   ³
  ³   0   0  vys¡la‡: 5 bit– na znak
  ³   0   1  vys¡la‡: 7 bit– na znak
  ³   1   0  vys¡la‡: 6 bit– na znak
  ³   1   1  vys¡la‡: 8 bit– na znak
  ³
  vys¡l n¡ v provozu (DTR)


WR6: vys¡lac¡ synch.bajt (MONO-SYNC), 1.synch.bajt (BI-SYNC), adresa pro SDLC
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ

WR7: p©ij¡m. synch.bajt (MONO-SYNC), 2.synch.bajt (BI-SINC), n vˆ¨t¡ SDLC (7Eh)
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ

‡ten¡:

RR0: Stavov‚ informace vnit©n¡ho stavu SIO
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ³   v p©ij¡mac¡m bufferu p©ipraven znak
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   p©eru¨en¡ prob¡h 
  ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   vys¡lac¡ buffer pr zdn˜
  ³   ³   ³   ³   ³
  ³   ³   ³   ³   DCD
  ³   ³   ³   ³
  ³   ³   ³   SYNC/HUNT
  ³   ³   ³
  ³   ³   CTS
  ³   ³
  ³   vysl n¡ znaku CRC resp. SYNC
  ³
  p©eru¨en¡


RR1: stavov‚ bity zvl ¨tn¡ch p©¡jmov˜ch podm¡nek
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³   ³   ³   ³   ³   ³   ³   ³   ³
ÀÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÂÄÙ
  ³   ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   ³   ³   ³   vys¡la‡ pr zdn˜
  ³   ³   ³   ³   ³   ³   ³
  ³   ³   ³   ³   0   0   0
  ³   ³   ³   ³   0   0   1
  ³   ³   ³   ³   0   1   0
  ³   ³   ³   ³   0   1   1
  ³   ³   ³   ³   1   0   0
  ³   ³   ³   ³   1   0   1
  ³   ³   ³   ³   1   1   0
  ³   ³   ³   ³   1   1   1
  ³   ³   ³   ³
  ³   ³   ³   chyba parity
  ³   ³   ³
  ³   ³   chyba p©ete‡en¡ p©ij¡ma‡e
  ³   ³
  ³   chyba r mu CRC
  ³
  konec r mu (SDLC)


RR2: vektor p©eru¨en¡ (V1 a‘ V3 jsou ovlivnˆni stavem pouze je-li D2(WR1)=0)
  7   6   5   4   3   2   1   0
ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿
³V7 ³V6 ³V5 ³V4 ³V3 ³V2 ³V1 ³ 0 ³
ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÂÄÁÄÂÄÁÄÂÄÁÄÄÄÙ
                  ³   ³   ³
                  0   0   0  kan l B: vys¡lac¡ buffer je pr zdn˜
                  0   0   1  kan l B: zmˆna extern¡ho stavu
                  0   1   0  kan l B: je p©ipraven p©ijat˜ znak
                  0   1   1  kan l B: zvl ¨tn¡ podm¡nky p©¡jmu
                  1   0   0  kan l A: vys¡lac¡ buffer je pr zdn˜
                  1   0   1  kan l A: zmˆna extern¡ho stavu
                  1   1   0  kan l A: je p©ipraven p©ijat˜ znak
                  1   1   1  kan l A: zvl ¨tn¡ podm¡nky p©¡jmu
