# PCIe

<http://jake.dothome.co.kr/pci-1>

GT/s : 물리적인 비트 전송 단위. 보내려는 정보이외 모든 비트 포함.

PCIe는 Legacy Interrupt들도 수용 가능.
    INTA - INTD : 4개의 인터럽트 핀 존재
    인터럽트 라인/핀은 PCI에서 구분되어야 함. 
        핀은 - 1 ~ 4 중 어느핀을 쓸건가
        라인은 - VIRQ 번호

인터럽트 라우팅 (PCI 슬롯이 여러개))
    핀에서 인터럽트 컨트롤러까지의 길을 라우팅
    라우팅 경로는 PC 시대에는 BIOS가 알고있고 APIC??
    
물리적인 라인을 이용하는 것들을 Legacy라고 부르고 MSI(Messagge Sinaled Interrupt))로 데이터를 보내는 경우에는 라우팅 필요 없음;
    
예전에(80x86) CPU랑 통신하기 위해서 CPU에서 ISA를 이용했음. 주소와 데이터 라인이 별도로 있음(8bit ISA). 286때는 데이터 핀과 주소 핀이 더 늘어남.

각 종단들이 마스터가 될 수 있음. 요구가 충돌이 날 수 있음. Arbiter 존재. 

Parity 존재 3개의 핀 이용
    PAR : Parity 부호 전송. 짝수 사이클에 주소와 데이터 비트에서 1의 수를 짝수를 만들기 위해 1 or 0을 전송. 얘는 컨트롤러가 보냄 (마스터가, 송신측)
    PERR# (#은 그림 그릴때 위에 짝대기. 인버스를 의미(low active)) : Parity에 에러 발생. 얘랑 아래 SERR은 종단 단말, 수신측에서 보내는 것.
    SERR# : 주소에 대한 문제 발생
    -> 패러티가 그렇듯 완벽치 못함.
    재전송을 하는지는 모르지만 에러가 발생하고 나서 이걸 동작시키는 것보다는 그냥 죽어버리는게 더 안전할 수 있음. 이건 pci 스펙이 아니라 알아서 해라. i2c도 리커버리는 드라이버에서 함. 

PCIe는 lane을 늘려 보내는 데이터를 늘릴 수 있음. 2x 장비를 그냥 4x, 8x, 16x에 꽂을 수 있음.

m.2 22 x 80이 가장 흔함.

PCIe는 tx, rx 핀이 따로 있음. 버스 공유가 되지 않은 버스의 각 종단에는 스위치 또는 장치가 있어야 함. PCI 버스와 CPU 사이에는 Root Complex Device가 존재

SoC 내부에 RC(Root Complex)가 있고 외부에도 있음 보통 8lane이 나와 있고 RC 2개 각 4개 lane. SoC 외부 하드웨어 설계를 바꿀순 있음

Root Complex가 다르면 버스 도메인이 다르다. 버스 시작 번호가 다름. Root Complex가 여러개면 도메인 개수가 늘어남. D:B:D.F (Domain:Bus:Device.Funtion 버스의 네이밍 구조) `lspci -D` 명령어 쳐보면 도메인이 0000으로 나오는데 예전에는 싱글 도메인이었음. 요즘들얼 멀티 도메인 나오는 추세

<https://prezi.com/abwyjs_zofyg/overview-of-pcie-subsystem/>
BAR address는 PCI Address map에서 MEM, CFG, IO 시작 주소를 가리키고 있음. 
device tree에서 
    ranges = < a b c d e f >;
    a, b, c PCI Address. d CPU address. e f는 size (시작 주소와 크기)

a : 4byte 0x[n][p][t][0][0][0][s][s]
    n : relocatable
    p : prefetchable(cacheable)
    t : ??
    ss : 01(I/O Space), 10 (32bit mem space), 11(64bit mem space)

멀티 도메인의 경우에는 device tree의 노드를 별도로 range도 별도 설정. 싱글 도메인은 하나의 pcie-controller 노드안에 여러개의 pci 노드

BAR Address에서 가장 오른쪽 4bit은 정보 28bit이 주소
32bit -> 4bit clear -> 28bit inverse

PCI driver의 예 : CPU가 PCI 메모리 맵에 접근 가능 하도록 매핑만 한 후에 i2c driver를 붙여버림 그럼 CPU는 자기가 보고 있는 메모리를 대상으로 I/O를 하면 됨.

Intel South bridge, North bridge. North bridge는 CPU 안에 있고 여기에 GPU랑 Memory가 붙어 있음. 나머지 PCI는 South bridge에 붙어 있음.

FSB (Front side bus) - L2 Cache 이후 Back-side bus는 L2 cache 이전

command는 I/O로 보낼지, Memory로 보낼지 Config로 보낼지 결정

WORD - ARM은 4byte, Intel은 2byte, DWORD를 4byte라고 이야기 함.

Pin
    FRAME# : 뭔가 전송할 때는 얘가 low로 되어있음. initiator start and duration of a transaction
    TRDY# : 지금 지정된 target이 Target Ready를 나타냄.
    IRDY# : master에 의해서 Initiator Ready를 나타냄, write할 때는 valid한 값이다를 보증. read일 때는 현재 주소로부터 읽어 들일 준비가 되었다. bus의 소유를 얻으려면 master는 FRAME#, IDRY# 둘다 deassert하고 GNT#은 assert해야함.(PCI CLK signal이 rising할 때)
    DEVSEL# : target이 자기 주소를 해석할 때 assert됨.