TimeQuest Timing Analyzer report for mp0
Thu Jan 25 14:56:45 2018
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp0                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp0.out.sdc   ; OK     ; Thu Jan 25 14:56:41 2018 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 137.51 MHz ; 137.51 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 2.728 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.304 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.376 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.316 ; 3.133 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.165 ; 2.981 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.316 ; 3.133 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.856 ; 2.718 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.314 ; 3.132 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.169 ; 2.997 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.706 ; 2.566 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.003 ; 2.840 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.945 ; 2.779 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.876 ; 2.760 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.944 ; 2.779 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.217 ; 3.021 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.014 ; 2.835 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.938 ; 2.779 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.287 ; 3.086 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.184 ; 3.003 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.186 ; 2.993 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.044 ; 2.860 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.189 ; -2.040 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.611 ; -2.404 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.753 ; -2.548 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.335 ; -2.188 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.752 ; -2.547 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.631 ; -2.452 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.189 ; -2.040 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.474 ; -2.304 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.418 ; -2.245 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.334 ; -2.192 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.418 ; -2.246 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.677 ; -2.475 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.485 ; -2.300 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.411 ; -2.244 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.728 ; -2.505 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.628 ; -2.423 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.628 ; -2.414 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.326 ; -2.134 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.434 ; 6.405 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.434 ; 6.405 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.350 ; 6.360 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.257 ; 6.214 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.948 ; 5.956 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.993 ; 5.998 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.270 ; 6.274 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.977 ; 5.992 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.205 ; 6.210 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.976 ; 5.979 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.977 ; 5.984 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.982 ; 5.985 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.018 ; 5.990 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.007 ; 6.001 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.127 ; 6.018 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.031 ; 6.033 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.992 ; 5.992 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.404 ; 6.434 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.482 ; 6.353 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.164 ; 6.111 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.286 ; 6.282 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.972 ; 5.949 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.220 ; 6.190 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.422 ; 6.353 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.213 ; 6.211 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.048 ; 6.004 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.172 ; 6.182 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.033 ; 5.928 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.040 ; 6.041 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.039 ; 6.052 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.326 ; 6.264 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.083 ; 6.088 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.226 ; 6.188 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.482 ; 6.325 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.379 ; 6.351 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.123 ; 6.041 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.667 ; 5.674 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.130 ; 6.099 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.052 ; 6.060 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.946 ; 5.902 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.667 ; 5.674 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.711 ; 5.715 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.976 ; 5.978 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.693 ; 5.709 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.914 ; 5.916 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.695 ; 5.697 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.697 ; 5.703 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.701 ; 5.703 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.716 ; 5.690 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.725 ; 5.717 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.821 ; 5.715 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.729 ; 5.729 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.709 ; 5.711 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.842 ; 5.862 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.691 ; 5.628 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.876 ; 5.823 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.992 ; 5.986 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.691 ; 5.668 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.928 ; 5.897 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.103 ; 6.034 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.921 ; 5.917 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.746 ; 5.703 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.883 ; 5.890 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.729 ; 5.628 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.757 ; 5.756 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.754 ; 5.764 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.029 ; 5.967 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.796 ; 5.798 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.916 ; 5.878 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.159 ; 6.007 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.080 ; 6.050 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.838 ; 5.759 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 148.52 MHz ; 148.52 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 3.267 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.279 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.374 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.071 ; 2.908 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.937 ; 2.783 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.070 ; 2.908 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.669 ; 2.548 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.071 ; 2.905 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.954 ; 2.792 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.525 ; 2.401 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.804 ; 2.665 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.748 ; 2.601 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.645 ; 2.555 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.749 ; 2.595 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.984 ; 2.830 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.814 ; 2.666 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.740 ; 2.587 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.051 ; 2.870 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.950 ; 2.797 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.954 ; 2.793 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.846 ; 2.673 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.083 ; -1.948 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.462 ; -2.284 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.588 ; -2.401 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.224 ; -2.093 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.589 ; -2.399 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.494 ; -2.323 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.083 ; -1.948 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.351 ; -2.202 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.296 ; -2.140 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.183 ; -2.064 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.298 ; -2.136 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.523 ; -2.360 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.362 ; -2.204 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.288 ; -2.126 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.572 ; -2.368 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.473 ; -2.295 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.476 ; -2.290 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.216 ; -2.038 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.096 ; 6.072 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.096 ; 6.072 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.007 ; 6.008 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.908 ; 5.825 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.627 ; 5.652 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.687 ; 5.691 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.948 ; 5.939 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.649 ; 5.682 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.869 ; 5.880 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.671 ; 5.675 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.657 ; 5.680 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.677 ; 5.681 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.686 ; 5.664 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.696 ; 5.681 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.797 ; 5.696 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.695 ; 5.658 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.667 ; 5.683 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.043 ; 6.072 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.122 ; 6.023 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.848 ; 5.798 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.951 ; 5.957 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.643 ; 5.633 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.897 ; 5.846 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.057 ; 5.979 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.880 ; 5.887 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.725 ; 5.684 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.857 ; 5.851 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.694 ; 5.613 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.736 ; 5.738 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.709 ; 5.729 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.005 ; 5.941 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.765 ; 5.760 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.877 ; 5.820 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.122 ; 5.975 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.056 ; 6.023 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.790 ; 5.729 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.375 ; 5.386 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.817 ; 5.795 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.736 ; 5.737 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.623 ; 5.545 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.375 ; 5.399 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.432 ; 5.436 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.679 ; 5.671 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.396 ; 5.427 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.604 ; 5.615 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.418 ; 5.422 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.404 ; 5.427 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.423 ; 5.428 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.416 ; 5.396 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.438 ; 5.424 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.517 ; 5.421 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.421 ; 5.386 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.416 ; 5.431 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.529 ; 5.550 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.389 ; 5.342 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.584 ; 5.537 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.682 ; 5.689 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.389 ; 5.381 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.630 ; 5.583 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.765 ; 5.691 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.613 ; 5.621 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.451 ; 5.412 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.592 ; 5.587 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.417 ; 5.342 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.477 ; 5.479 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.449 ; 5.468 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.733 ; 5.672 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.503 ; 5.498 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.594 ; 5.540 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.825 ; 5.685 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.782 ; 5.751 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.531 ; 5.474 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 5.451 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.654 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.121 ; 2.107 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.033 ; 2.022 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.116 ; 2.105 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 1.879 ; 1.893 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.121 ; 2.107 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.066 ; 2.072 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 1.746 ; 1.761 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 1.968 ; 1.981 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 1.910 ; 1.920 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 1.822 ; 1.835 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 1.913 ; 1.922 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.097 ; 2.094 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 1.980 ; 1.971 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 1.918 ; 1.910 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.091 ; 2.075 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.015 ; 2.003 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.026 ; 2.020 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 1.995 ; 1.974 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.447 ; -1.460 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.711 ; -1.687 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.790 ; -1.766 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.577 ; -1.589 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.795 ; -1.768 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.754 ; -1.759 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.447 ; -1.460 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.660 ; -1.672 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.605 ; -1.613 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.510 ; -1.509 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.609 ; -1.617 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.785 ; -1.780 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.674 ; -1.663 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.613 ; -1.603 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.768 ; -1.739 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.693 ; -1.668 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.703 ; -1.684 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.567 ; -1.551 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 4.482 ; 4.520 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.482 ; 4.520 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.440 ; 4.511 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.290 ; 4.315 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.177 ; 4.217 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.196 ; 4.245 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.402 ; 4.458 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.188 ; 4.232 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.349 ; 4.400 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.190 ; 4.232 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.194 ; 4.244 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.199 ; 4.238 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.160 ; 4.157 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.196 ; 4.239 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.281 ; 4.248 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.176 ; 4.192 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.201 ; 4.237 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.433 ; 4.424 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 4.485 ; 4.529 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.326 ; 4.347 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.425 ; 4.460 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.178 ; 4.187 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.340 ; 4.355 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.423 ; 4.442 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.355 ; 4.387 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.175 ; 4.171 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.358 ; 4.410 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.168 ; 4.135 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.239 ; 4.295 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.226 ; 4.276 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.429 ; 4.471 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.252 ; 4.301 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.275 ; 4.293 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.485 ; 4.445 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.474 ; 4.529 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.237 ; 4.284 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.953 ; 3.952 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.273 ; 4.308 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.236 ; 4.302 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.077 ; 4.100 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 3.984 ; 4.023 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.002 ; 4.050 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.199 ; 4.252 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 3.994 ; 4.037 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.149 ; 4.196 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 3.997 ; 4.038 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.002 ; 4.050 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.005 ; 4.043 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 3.953 ; 3.952 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.002 ; 4.042 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.068 ; 4.036 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 3.969 ; 3.984 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.009 ; 4.045 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.094 ; 4.092 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.962 ; 3.931 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.127 ; 4.146 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.224 ; 4.255 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 3.988 ; 3.996 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.141 ; 4.155 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.204 ; 4.221 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.155 ; 4.184 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 3.966 ; 3.964 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.158 ; 4.207 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 3.962 ; 3.931 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.045 ; 4.097 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.030 ; 4.077 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.225 ; 4.264 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.055 ; 4.101 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.062 ; 4.079 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.263 ; 4.224 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.268 ; 4.319 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.042 ; 4.088 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.728 ; 0.180 ; N/A      ; N/A     ; 4.374               ;
;  clk             ; 2.728 ; 0.180 ; N/A      ; N/A     ; 4.374               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.316 ; 3.133 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.165 ; 2.981 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.316 ; 3.133 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.856 ; 2.718 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.314 ; 3.132 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.169 ; 2.997 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.706 ; 2.566 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.003 ; 2.840 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.945 ; 2.779 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.876 ; 2.760 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.944 ; 2.779 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.217 ; 3.021 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.014 ; 2.835 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.938 ; 2.779 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.287 ; 3.086 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.184 ; 3.003 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.186 ; 2.993 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.044 ; 2.860 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.447 ; -1.460 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.711 ; -1.687 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.790 ; -1.766 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.577 ; -1.589 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.795 ; -1.768 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.754 ; -1.759 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.447 ; -1.460 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.660 ; -1.672 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.605 ; -1.613 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.510 ; -1.509 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.609 ; -1.617 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.785 ; -1.780 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.674 ; -1.663 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.613 ; -1.603 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.768 ; -1.739 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.693 ; -1.668 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.703 ; -1.684 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.567 ; -1.551 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.434 ; 6.405 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.434 ; 6.405 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.350 ; 6.360 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.257 ; 6.214 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.948 ; 5.956 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.993 ; 5.998 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.270 ; 6.274 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.977 ; 5.992 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.205 ; 6.210 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.976 ; 5.979 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.977 ; 5.984 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.982 ; 5.985 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.018 ; 5.990 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.007 ; 6.001 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.127 ; 6.018 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.031 ; 6.033 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.992 ; 5.992 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.404 ; 6.434 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.482 ; 6.353 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.164 ; 6.111 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.286 ; 6.282 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.972 ; 5.949 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.220 ; 6.190 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.422 ; 6.353 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.213 ; 6.211 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.048 ; 6.004 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.172 ; 6.182 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.033 ; 5.928 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.040 ; 6.041 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.039 ; 6.052 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.326 ; 6.264 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.083 ; 6.088 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.226 ; 6.188 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.482 ; 6.325 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.379 ; 6.351 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.123 ; 6.041 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.953 ; 3.952 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.273 ; 4.308 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.236 ; 4.302 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.077 ; 4.100 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 3.984 ; 4.023 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.002 ; 4.050 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.199 ; 4.252 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 3.994 ; 4.037 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.149 ; 4.196 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 3.997 ; 4.038 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.002 ; 4.050 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.005 ; 4.043 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 3.953 ; 3.952 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.002 ; 4.042 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.068 ; 4.036 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 3.969 ; 3.984 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.009 ; 4.045 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.094 ; 4.092 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.962 ; 3.931 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.127 ; 4.146 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.224 ; 4.255 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 3.988 ; 3.996 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.141 ; 4.155 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.204 ; 4.221 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.155 ; 4.184 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 3.966 ; 3.964 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.158 ; 4.207 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 3.962 ; 3.931 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.045 ; 4.097 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.030 ; 4.077 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.225 ; 4.264 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.055 ; 4.101 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.062 ; 4.079 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.263 ; 4.224 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.268 ; 4.319 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.042 ; 4.088 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73287    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73287    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Thu Jan 25 14:56:38 2018
Info: Command: quartus_sta mp0 -c mp0
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp0.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 2.728
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.728               0.000 clk 
Info (332146): Worst-case hold slack is 0.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.304               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 3.267
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.267               0.000 clk 
Info (332146): Worst-case hold slack is 0.279
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.279               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.374               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 5.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.451               0.000 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.654
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.654               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 511 megabytes
    Info: Processing ended: Thu Jan 25 14:56:45 2018
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:02


