TimeQuest Timing Analyzer report for control_unit
Thu May 23 14:09:25 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CLK'
 13. Slow 1200mV 85C Model Hold: 'i_CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'i_CLK'
 27. Slow 1200mV 0C Model Hold: 'i_CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'i_CLK'
 40. Fast 1200mV 0C Model Hold: 'i_CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; control_unit                                       ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_CLK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 452.49 MHz ; 250.0 MHz       ; i_CLK      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_CLK ; -1.210 ; -9.615             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_CLK ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_CLK ; -3.000 ; -13.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CLK'                                                                                     ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.210 ; r_state[3]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 2.143      ;
; -1.126 ; r_state[6]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 2.059      ;
; -1.111 ; r_state[5]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 2.044      ;
; -1.092 ; r_state[2]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 2.025      ;
; -1.070 ; r_state[6]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 2.003      ;
; -1.049 ; r_state[5]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.982      ;
; -1.041 ; r_state[2]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.974      ;
; -1.006 ; r_state[3]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.939      ;
; -0.998 ; r_state[4]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.931      ;
; -0.975 ; r_state[3]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.908      ;
; -0.973 ; r_state[6]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.906      ;
; -0.958 ; r_state[5]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.891      ;
; -0.939 ; r_state[2]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.872      ;
; -0.922 ; r_state[0]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.855      ;
; -0.920 ; r_state[4]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.853      ;
; -0.898 ; r_state[3]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.831      ;
; -0.893 ; r_state[3]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.826      ;
; -0.892 ; r_state[3]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.825      ;
; -0.889 ; r_state[3]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.822      ;
; -0.853 ; r_state[1]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.786      ;
; -0.849 ; r_state[3]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.782      ;
; -0.849 ; r_state[3]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.782      ;
; -0.846 ; r_state[0]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.779      ;
; -0.837 ; r_state[4]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.770      ;
; -0.830 ; r_state[0]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.763      ;
; -0.828 ; r_state[1]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.761      ;
; -0.821 ; r_state[4]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.754      ;
; -0.819 ; r_state[6]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.752      ;
; -0.814 ; r_state[6]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.747      ;
; -0.807 ; r_state[6]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.740      ;
; -0.800 ; r_state[4]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.733      ;
; -0.799 ; r_state[5]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.732      ;
; -0.798 ; r_state[5]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.731      ;
; -0.792 ; r_state[5]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.725      ;
; -0.790 ; r_state[2]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.723      ;
; -0.785 ; r_state[2]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.718      ;
; -0.782 ; r_state[1]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.715      ;
; -0.773 ; r_state[2]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.706      ;
; -0.766 ; r_INTERRUPT_request ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.699      ;
; -0.751 ; r_INTERRUPT_request ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.684      ;
; -0.734 ; r_state[0]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.667      ;
; -0.734 ; r_state[0]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.667      ;
; -0.731 ; r_state[6]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.664      ;
; -0.700 ; r_state[1]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.633      ;
; -0.688 ; r_state[0]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.621      ;
; -0.686 ; r_state[4]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.619      ;
; -0.681 ; r_state[4]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.614      ;
; -0.680 ; r_state[4]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.613      ;
; -0.674 ; r_state[4]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.607      ;
; -0.674 ; r_state[4]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.607      ;
; -0.661 ; r_INTERRUPT_active  ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.594      ;
; -0.627 ; r_INTERRUPT_active  ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.560      ;
; -0.610 ; r_state[0]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.543      ;
; -0.605 ; r_state[0]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.538      ;
; -0.605 ; r_state[6]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.538      ;
; -0.605 ; r_state[6]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.538      ;
; -0.604 ; r_state[0]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.537      ;
; -0.541 ; r_state[1]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.474      ;
; -0.538 ; r_state[5]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.471      ;
; -0.538 ; r_state[1]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.471      ;
; -0.535 ; r_state[6]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.468      ;
; -0.534 ; r_state[1]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.467      ;
; -0.529 ; r_state[2]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.462      ;
; -0.507 ; r_state[3]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.440      ;
; -0.405 ; r_INTERRUPT_request ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.338      ;
; -0.398 ; r_INTERRUPT_active  ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.331      ;
; -0.385 ; r_state[2]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.318      ;
; -0.372 ; r_INTERRUPT_request ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.305      ;
; -0.351 ; r_INTERRUPT_active  ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.284      ;
; -0.316 ; r_state[0]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.249      ;
; -0.309 ; r_state[2]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.242      ;
; -0.270 ; r_state[5]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.203      ;
; -0.199 ; r_state[5]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.132      ;
; -0.179 ; r_state[1]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.112      ;
; -0.177 ; r_state[1]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.110      ;
; -0.163 ; r_state[5]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 1.096      ;
; -0.036 ; r_INTERRUPT_active  ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 0.969      ;
; 0.002  ; r_state[1]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 0.931      ;
; 0.070  ; r_INTERRUPT_request ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 0.863      ;
; 0.274  ; r_state[2]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 0.659      ;
; 0.296  ; r_INTERRUPT_PC_set  ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.062     ; 0.637      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CLK'                                                                                     ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; r_INTERRUPT_PC_set  ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; r_state[5]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; r_state[1]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; r_state[2]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 0.580      ;
; 0.506 ; r_INTERRUPT_request ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 0.725      ;
; 0.601 ; r_INTERRUPT_active  ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 0.820      ;
; 0.602 ; r_state[1]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 0.821      ;
; 0.760 ; r_state[1]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 0.979      ;
; 0.761 ; r_state[1]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 0.980      ;
; 0.765 ; r_state[5]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 0.984      ;
; 0.782 ; r_state[5]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.001      ;
; 0.855 ; r_state[5]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.074      ;
; 0.876 ; r_INTERRUPT_active  ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.095      ;
; 0.894 ; r_state[0]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.113      ;
; 0.897 ; r_INTERRUPT_request ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.116      ;
; 0.900 ; r_state[0]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.119      ;
; 0.902 ; r_state[2]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.121      ;
; 0.921 ; r_INTERRUPT_active  ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.140      ;
; 0.975 ; r_state[1]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.194      ;
; 0.997 ; r_state[2]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.216      ;
; 1.000 ; r_state[2]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.219      ;
; 1.008 ; r_INTERRUPT_request ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.227      ;
; 1.041 ; r_state[3]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.260      ;
; 1.054 ; r_state[3]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.273      ;
; 1.057 ; r_state[5]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.276      ;
; 1.077 ; r_state[6]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.296      ;
; 1.154 ; r_state[1]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.373      ;
; 1.170 ; r_INTERRUPT_active  ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.389      ;
; 1.178 ; r_state[1]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.397      ;
; 1.181 ; r_state[0]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.400      ;
; 1.183 ; r_state[0]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.402      ;
; 1.193 ; r_state[0]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.412      ;
; 1.195 ; r_INTERRUPT_active  ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.414      ;
; 1.203 ; r_state[0]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.422      ;
; 1.204 ; r_state[6]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.423      ;
; 1.204 ; r_state[6]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.423      ;
; 1.263 ; r_state[4]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.482      ;
; 1.265 ; r_state[4]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.484      ;
; 1.266 ; r_state[4]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.485      ;
; 1.266 ; r_state[4]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.485      ;
; 1.275 ; r_state[4]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.494      ;
; 1.279 ; r_INTERRUPT_request ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.498      ;
; 1.285 ; r_state[4]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.504      ;
; 1.286 ; r_state[0]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.505      ;
; 1.286 ; r_state[0]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.505      ;
; 1.305 ; r_state[4]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.524      ;
; 1.312 ; r_state[6]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.531      ;
; 1.312 ; r_state[4]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.531      ;
; 1.312 ; r_INTERRUPT_request ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.531      ;
; 1.314 ; r_state[1]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.533      ;
; 1.354 ; r_state[3]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.573      ;
; 1.374 ; r_state[4]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.593      ;
; 1.382 ; r_state[1]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.601      ;
; 1.397 ; r_state[2]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.616      ;
; 1.403 ; r_state[2]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.622      ;
; 1.404 ; r_state[1]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.623      ;
; 1.407 ; r_state[0]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.626      ;
; 1.411 ; r_state[5]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.630      ;
; 1.411 ; r_state[2]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.630      ;
; 1.428 ; r_state[3]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.647      ;
; 1.428 ; r_state[3]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.647      ;
; 1.429 ; r_state[5]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.648      ;
; 1.430 ; r_state[5]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.649      ;
; 1.431 ; r_state[6]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.650      ;
; 1.444 ; r_state[6]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.663      ;
; 1.445 ; r_state[3]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.664      ;
; 1.449 ; r_state[6]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.668      ;
; 1.455 ; r_state[3]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.674      ;
; 1.460 ; r_state[0]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.679      ;
; 1.465 ; r_state[3]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.684      ;
; 1.536 ; r_state[3]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.755      ;
; 1.540 ; r_state[4]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.759      ;
; 1.563 ; r_state[2]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.782      ;
; 1.571 ; r_state[5]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.790      ;
; 1.591 ; r_state[6]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.810      ;
; 1.604 ; r_state[2]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.823      ;
; 1.625 ; r_state[2]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.844      ;
; 1.645 ; r_state[6]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.864      ;
; 1.652 ; r_state[5]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.871      ;
; 1.666 ; r_state[6]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.885      ;
; 1.714 ; r_state[3]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.062      ; 1.933      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_CLK ; Rise       ; i_CLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_PC_set          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_active          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_request         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[6]                  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_PC_set          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_active          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_request         ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[0]                  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[1]                  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[2]                  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[3]                  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[4]                  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[5]                  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[6]                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[0]|clk              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[2]|clk              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[3]|clk              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[4]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_PC_set|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_active|clk      ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_request|clk     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[1]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[5]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[6]|clk              ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_PC_set          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_active          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_request         ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[1]                  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[5]                  ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[6]                  ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[0]                  ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[2]                  ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[3]                  ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[4]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_PC_set|clk      ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_active|clk      ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_request|clk     ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[0]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[1]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[2]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[3]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[4]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[5]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[6]|clk              ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_HALT              ; i_CLK      ; 2.917 ; 3.272 ; Rise       ; i_CLK           ;
; i_INTERRUPT_enable  ; i_CLK      ; 2.459 ; 2.858 ; Rise       ; i_CLK           ;
; i_INTERRUPT_request ; i_CLK      ; 1.916 ; 2.375 ; Rise       ; i_CLK           ;
; i_MEM_access        ; i_CLK      ; 2.486 ; 2.868 ; Rise       ; i_CLK           ;
; i_MEM_state[*]      ; i_CLK      ; 2.332 ; 2.801 ; Rise       ; i_CLK           ;
;  i_MEM_state[1]     ; i_CLK      ; 2.332 ; 2.801 ; Rise       ; i_CLK           ;
; i_RESET             ; i_CLK      ; 3.200 ; 3.661 ; Rise       ; i_CLK           ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_HALT              ; i_CLK      ; -1.015 ; -1.417 ; Rise       ; i_CLK           ;
; i_INTERRUPT_enable  ; i_CLK      ; -1.129 ; -1.540 ; Rise       ; i_CLK           ;
; i_INTERRUPT_request ; i_CLK      ; -1.524 ; -1.964 ; Rise       ; i_CLK           ;
; i_MEM_access        ; i_CLK      ; -1.596 ; -2.090 ; Rise       ; i_CLK           ;
; i_MEM_state[*]      ; i_CLK      ; -1.684 ; -2.011 ; Rise       ; i_CLK           ;
;  i_MEM_state[1]     ; i_CLK      ; -1.684 ; -2.011 ; Rise       ; i_CLK           ;
; i_RESET             ; i_CLK      ; -1.166 ; -1.584 ; Rise       ; i_CLK           ;
+---------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_INTERRUPT_PC_set ; i_CLK      ; 5.233 ; 5.217 ; Rise       ; i_CLK           ;
; o_INTERRUPT_ack    ; i_CLK      ; 5.243 ; 5.227 ; Rise       ; i_CLK           ;
; o_STATE[*]         ; i_CLK      ; 5.566 ; 5.604 ; Rise       ; i_CLK           ;
;  o_STATE[0]        ; i_CLK      ; 5.249 ; 5.266 ; Rise       ; i_CLK           ;
;  o_STATE[1]        ; i_CLK      ; 5.383 ; 5.410 ; Rise       ; i_CLK           ;
;  o_STATE[2]        ; i_CLK      ; 5.259 ; 5.292 ; Rise       ; i_CLK           ;
;  o_STATE[3]        ; i_CLK      ; 5.566 ; 5.604 ; Rise       ; i_CLK           ;
;  o_STATE[4]        ; i_CLK      ; 5.508 ; 5.540 ; Rise       ; i_CLK           ;
;  o_STATE[5]        ; i_CLK      ; 5.370 ; 5.398 ; Rise       ; i_CLK           ;
;  o_STATE[6]        ; i_CLK      ; 5.276 ; 5.259 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_INTERRUPT_PC_set ; i_CLK      ; 5.128 ; 5.110 ; Rise       ; i_CLK           ;
; o_INTERRUPT_ack    ; i_CLK      ; 5.138 ; 5.120 ; Rise       ; i_CLK           ;
; o_STATE[*]         ; i_CLK      ; 5.141 ; 5.150 ; Rise       ; i_CLK           ;
;  o_STATE[0]        ; i_CLK      ; 5.141 ; 5.159 ; Rise       ; i_CLK           ;
;  o_STATE[1]        ; i_CLK      ; 5.278 ; 5.303 ; Rise       ; i_CLK           ;
;  o_STATE[2]        ; i_CLK      ; 5.158 ; 5.190 ; Rise       ; i_CLK           ;
;  o_STATE[3]        ; i_CLK      ; 5.453 ; 5.490 ; Rise       ; i_CLK           ;
;  o_STATE[4]        ; i_CLK      ; 5.397 ; 5.427 ; Rise       ; i_CLK           ;
;  o_STATE[5]        ; i_CLK      ; 5.264 ; 5.291 ; Rise       ; i_CLK           ;
;  o_STATE[6]        ; i_CLK      ; 5.168 ; 5.150 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 503.02 MHz ; 250.0 MHz       ; i_CLK      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_CLK ; -0.988 ; -7.671            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_CLK ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_CLK ; -3.000 ; -13.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CLK'                                                                                      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.988 ; r_state[3]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.928      ;
; -0.912 ; r_state[6]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.852      ;
; -0.899 ; r_state[2]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.839      ;
; -0.893 ; r_state[5]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.833      ;
; -0.848 ; r_state[6]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.788      ;
; -0.835 ; r_state[2]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.775      ;
; -0.829 ; r_state[5]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.769      ;
; -0.809 ; r_state[4]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.749      ;
; -0.795 ; r_state[3]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.735      ;
; -0.790 ; r_state[3]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.730      ;
; -0.786 ; r_state[6]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.726      ;
; -0.772 ; r_state[5]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.712      ;
; -0.757 ; r_state[2]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.697      ;
; -0.736 ; r_state[0]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.676      ;
; -0.713 ; r_state[3]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.653      ;
; -0.710 ; r_state[3]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.650      ;
; -0.710 ; r_state[3]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.650      ;
; -0.707 ; r_state[3]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.647      ;
; -0.701 ; r_state[4]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.641      ;
; -0.667 ; r_state[3]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.607      ;
; -0.667 ; r_state[3]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.607      ;
; -0.660 ; r_state[1]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.600      ;
; -0.646 ; r_state[0]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.586      ;
; -0.641 ; r_state[1]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.581      ;
; -0.639 ; r_state[0]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.579      ;
; -0.634 ; r_state[4]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.574      ;
; -0.632 ; r_state[4]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.572      ;
; -0.631 ; r_state[6]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.571      ;
; -0.630 ; r_state[4]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.570      ;
; -0.630 ; r_state[6]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.570      ;
; -0.621 ; r_state[6]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.561      ;
; -0.618 ; r_state[2]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.558      ;
; -0.616 ; r_state[5]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.556      ;
; -0.616 ; r_state[2]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.556      ;
; -0.612 ; r_state[5]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.552      ;
; -0.608 ; r_state[2]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.548      ;
; -0.604 ; r_state[5]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.544      ;
; -0.588 ; r_state[1]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.528      ;
; -0.580 ; r_INTERRUPT_request ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.520      ;
; -0.571 ; r_state[6]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.511      ;
; -0.562 ; r_INTERRUPT_request ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.502      ;
; -0.545 ; r_state[1]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.485      ;
; -0.542 ; r_state[0]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.482      ;
; -0.542 ; r_state[0]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.482      ;
; -0.534 ; r_state[4]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.474      ;
; -0.531 ; r_state[4]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.471      ;
; -0.528 ; r_state[4]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.468      ;
; -0.511 ; r_state[4]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.451      ;
; -0.511 ; r_state[4]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.451      ;
; -0.500 ; r_state[0]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.440      ;
; -0.488 ; r_INTERRUPT_active  ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.428      ;
; -0.461 ; r_state[0]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.401      ;
; -0.458 ; r_state[0]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.398      ;
; -0.455 ; r_state[0]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.395      ;
; -0.453 ; r_INTERRUPT_active  ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.393      ;
; -0.448 ; r_state[6]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.388      ;
; -0.448 ; r_state[6]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.388      ;
; -0.389 ; r_state[1]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.329      ;
; -0.382 ; r_state[1]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.322      ;
; -0.377 ; r_state[1]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.317      ;
; -0.370 ; r_state[5]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.310      ;
; -0.366 ; r_state[6]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.306      ;
; -0.363 ; r_state[2]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.303      ;
; -0.342 ; r_state[3]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.282      ;
; -0.265 ; r_INTERRUPT_request ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.205      ;
; -0.241 ; r_INTERRUPT_active  ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.181      ;
; -0.231 ; r_state[2]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.171      ;
; -0.225 ; r_INTERRUPT_request ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.165      ;
; -0.198 ; r_INTERRUPT_active  ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.138      ;
; -0.167 ; r_state[0]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.107      ;
; -0.164 ; r_state[2]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.104      ;
; -0.124 ; r_state[5]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.064      ;
; -0.061 ; r_state[5]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 1.001      ;
; -0.046 ; r_state[1]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 0.986      ;
; -0.040 ; r_state[1]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 0.980      ;
; -0.034 ; r_state[5]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 0.974      ;
; 0.074  ; r_INTERRUPT_active  ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 0.866      ;
; 0.106  ; r_state[1]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 0.834      ;
; 0.172  ; r_INTERRUPT_request ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 0.768      ;
; 0.357  ; r_state[2]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 0.583      ;
; 0.378  ; r_INTERRUPT_PC_set  ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.055     ; 0.562      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CLK'                                                                                      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; r_INTERRUPT_PC_set  ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_state[5]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_state[1]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; r_state[2]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.519      ;
; 0.454 ; r_INTERRUPT_request ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.653      ;
; 0.538 ; r_INTERRUPT_active  ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.737      ;
; 0.540 ; r_state[1]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.739      ;
; 0.692 ; r_state[1]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.891      ;
; 0.693 ; r_state[5]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.892      ;
; 0.695 ; r_state[1]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.894      ;
; 0.703 ; r_state[5]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.902      ;
; 0.788 ; r_INTERRUPT_active  ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.987      ;
; 0.790 ; r_state[5]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 0.989      ;
; 0.809 ; r_state[0]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.008      ;
; 0.809 ; r_INTERRUPT_request ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.008      ;
; 0.825 ; r_state[2]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.024      ;
; 0.826 ; r_state[0]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.025      ;
; 0.830 ; r_INTERRUPT_active  ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.029      ;
; 0.882 ; r_state[1]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.081      ;
; 0.894 ; r_state[2]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.093      ;
; 0.895 ; r_INTERRUPT_request ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.094      ;
; 0.909 ; r_state[2]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.108      ;
; 0.955 ; r_state[3]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.154      ;
; 0.956 ; r_state[5]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.155      ;
; 0.969 ; r_state[3]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.168      ;
; 0.983 ; r_state[6]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.182      ;
; 1.029 ; r_state[1]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.228      ;
; 1.054 ; r_state[1]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.253      ;
; 1.054 ; r_INTERRUPT_active  ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.253      ;
; 1.056 ; r_state[0]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.255      ;
; 1.058 ; r_state[0]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.257      ;
; 1.063 ; r_state[0]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.262      ;
; 1.073 ; r_INTERRUPT_active  ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.272      ;
; 1.079 ; r_state[0]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.278      ;
; 1.088 ; r_state[6]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.287      ;
; 1.088 ; r_state[6]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.287      ;
; 1.128 ; r_state[4]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.327      ;
; 1.130 ; r_state[4]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.329      ;
; 1.134 ; r_state[4]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.333      ;
; 1.134 ; r_state[4]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.333      ;
; 1.135 ; r_state[4]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.334      ;
; 1.151 ; r_INTERRUPT_request ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.350      ;
; 1.151 ; r_state[4]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.350      ;
; 1.168 ; r_state[1]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.367      ;
; 1.174 ; r_state[0]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.373      ;
; 1.175 ; r_state[0]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.374      ;
; 1.176 ; r_INTERRUPT_request ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.375      ;
; 1.187 ; r_state[6]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.386      ;
; 1.192 ; r_state[4]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.391      ;
; 1.194 ; r_state[4]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.393      ;
; 1.225 ; r_state[3]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.424      ;
; 1.231 ; r_state[1]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.430      ;
; 1.233 ; r_state[4]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.432      ;
; 1.255 ; r_state[2]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.454      ;
; 1.259 ; r_state[1]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.458      ;
; 1.261 ; r_state[5]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.460      ;
; 1.262 ; r_state[2]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.461      ;
; 1.274 ; r_state[2]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.473      ;
; 1.276 ; r_state[5]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.475      ;
; 1.278 ; r_state[5]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.477      ;
; 1.279 ; r_state[6]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.478      ;
; 1.289 ; r_state[6]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.488      ;
; 1.292 ; r_state[0]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.491      ;
; 1.294 ; r_state[3]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.493      ;
; 1.295 ; r_state[3]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.494      ;
; 1.295 ; r_state[3]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.494      ;
; 1.296 ; r_state[6]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.495      ;
; 1.298 ; r_state[0]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.497      ;
; 1.299 ; r_state[3]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.498      ;
; 1.315 ; r_state[3]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.514      ;
; 1.370 ; r_state[4]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.569      ;
; 1.394 ; r_state[3]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.593      ;
; 1.400 ; r_state[5]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.599      ;
; 1.405 ; r_state[2]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.604      ;
; 1.418 ; r_state[6]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.617      ;
; 1.444 ; r_state[2]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.643      ;
; 1.462 ; r_state[2]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.661      ;
; 1.471 ; r_state[6]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.670      ;
; 1.476 ; r_state[5]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.675      ;
; 1.489 ; r_state[6]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.688      ;
; 1.534 ; r_state[3]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.055      ; 1.733      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_CLK ; Rise       ; i_CLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_PC_set          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_active          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_request         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[6]                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_PC_set          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_active          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_request         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[0]                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[1]                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[2]                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[3]                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[4]                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[5]                  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[6]                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|o               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_PC_set|clk      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_active|clk      ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_request|clk     ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[0]|clk              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[1]|clk              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[2]|clk              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[3]|clk              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[4]|clk              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[5]|clk              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[6]|clk              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_PC_set          ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_active          ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_request         ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[0]                  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[1]                  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[2]                  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[3]                  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[4]                  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[5]                  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[6]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_PC_set|clk      ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_active|clk      ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_request|clk     ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[0]|clk              ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[1]|clk              ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[2]|clk              ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[3]|clk              ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[4]|clk              ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[5]|clk              ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[6]|clk              ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_HALT              ; i_CLK      ; 2.584 ; 2.827 ; Rise       ; i_CLK           ;
; i_INTERRUPT_enable  ; i_CLK      ; 2.111 ; 2.440 ; Rise       ; i_CLK           ;
; i_INTERRUPT_request ; i_CLK      ; 1.641 ; 2.008 ; Rise       ; i_CLK           ;
; i_MEM_access        ; i_CLK      ; 2.128 ; 2.486 ; Rise       ; i_CLK           ;
; i_MEM_state[*]      ; i_CLK      ; 2.025 ; 2.392 ; Rise       ; i_CLK           ;
;  i_MEM_state[1]     ; i_CLK      ; 2.025 ; 2.392 ; Rise       ; i_CLK           ;
; i_RESET             ; i_CLK      ; 2.776 ; 3.235 ; Rise       ; i_CLK           ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_HALT              ; i_CLK      ; -0.820 ; -1.165 ; Rise       ; i_CLK           ;
; i_INTERRUPT_enable  ; i_CLK      ; -0.926 ; -1.272 ; Rise       ; i_CLK           ;
; i_INTERRUPT_request ; i_CLK      ; -1.294 ; -1.649 ; Rise       ; i_CLK           ;
; i_MEM_access        ; i_CLK      ; -1.346 ; -1.759 ; Rise       ; i_CLK           ;
; i_MEM_state[*]      ; i_CLK      ; -1.419 ; -1.705 ; Rise       ; i_CLK           ;
;  i_MEM_state[1]     ; i_CLK      ; -1.419 ; -1.705 ; Rise       ; i_CLK           ;
; i_RESET             ; i_CLK      ; -0.942 ; -1.312 ; Rise       ; i_CLK           ;
+---------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_INTERRUPT_PC_set ; i_CLK      ; 4.979 ; 4.941 ; Rise       ; i_CLK           ;
; o_INTERRUPT_ack    ; i_CLK      ; 4.989 ; 4.951 ; Rise       ; i_CLK           ;
; o_STATE[*]         ; i_CLK      ; 5.291 ; 5.319 ; Rise       ; i_CLK           ;
;  o_STATE[0]        ; i_CLK      ; 4.967 ; 5.007 ; Rise       ; i_CLK           ;
;  o_STATE[1]        ; i_CLK      ; 5.135 ; 5.128 ; Rise       ; i_CLK           ;
;  o_STATE[2]        ; i_CLK      ; 5.010 ; 5.026 ; Rise       ; i_CLK           ;
;  o_STATE[3]        ; i_CLK      ; 5.291 ; 5.319 ; Rise       ; i_CLK           ;
;  o_STATE[4]        ; i_CLK      ; 5.239 ; 5.245 ; Rise       ; i_CLK           ;
;  o_STATE[5]        ; i_CLK      ; 5.121 ; 5.114 ; Rise       ; i_CLK           ;
;  o_STATE[6]        ; i_CLK      ; 5.017 ; 4.980 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_INTERRUPT_PC_set ; i_CLK      ; 4.885 ; 4.846 ; Rise       ; i_CLK           ;
; o_INTERRUPT_ack    ; i_CLK      ; 4.895 ; 4.856 ; Rise       ; i_CLK           ;
; o_STATE[*]         ; i_CLK      ; 4.872 ; 4.884 ; Rise       ; i_CLK           ;
;  o_STATE[0]        ; i_CLK      ; 4.872 ; 4.912 ; Rise       ; i_CLK           ;
;  o_STATE[1]        ; i_CLK      ; 5.041 ; 5.033 ; Rise       ; i_CLK           ;
;  o_STATE[2]        ; i_CLK      ; 4.921 ; 4.936 ; Rise       ; i_CLK           ;
;  o_STATE[3]        ; i_CLK      ; 5.191 ; 5.218 ; Rise       ; i_CLK           ;
;  o_STATE[4]        ; i_CLK      ; 5.141 ; 5.146 ; Rise       ; i_CLK           ;
;  o_STATE[5]        ; i_CLK      ; 5.027 ; 5.020 ; Rise       ; i_CLK           ;
;  o_STATE[6]        ; i_CLK      ; 4.921 ; 4.884 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_CLK ; -0.218 ; -0.831            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_CLK ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_CLK ; -3.000 ; -13.560                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CLK'                                                                                      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.218 ; r_state[3]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.169      ;
; -0.172 ; r_state[6]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.123      ;
; -0.165 ; r_state[5]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.116      ;
; -0.149 ; r_state[6]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.100      ;
; -0.145 ; r_state[2]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.096      ;
; -0.135 ; r_state[5]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.086      ;
; -0.130 ; r_state[2]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.081      ;
; -0.122 ; r_state[3]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 1.074      ;
; -0.093 ; r_state[6]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 1.045      ;
; -0.085 ; r_state[3]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.036      ;
; -0.085 ; r_state[4]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.036      ;
; -0.081 ; r_state[4]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 1.033      ;
; -0.079 ; r_state[5]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 1.031      ;
; -0.074 ; r_state[2]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 1.026      ;
; -0.049 ; r_state[0]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 1.000      ;
; -0.046 ; r_state[3]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.997      ;
; -0.044 ; r_state[3]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.995      ;
; -0.036 ; r_state[0]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.987      ;
; -0.033 ; r_state[3]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.984      ;
; -0.031 ; r_state[3]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.982      ;
; -0.028 ; r_state[4]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.980      ;
; -0.021 ; r_state[3]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.973      ;
; -0.020 ; r_state[3]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.972      ;
; -0.019 ; r_state[4]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.970      ;
; -0.016 ; r_state[1]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.968      ;
; -0.013 ; r_state[1]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.964      ;
; -0.011 ; r_state[0]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.963      ;
; -0.006 ; r_state[6]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.957      ;
; 0.000  ; r_state[6]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.951      ;
; 0.004  ; r_state[6]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.947      ;
; 0.005  ; r_state[1]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.946      ;
; 0.007  ; r_state[5]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.944      ;
; 0.008  ; r_state[5]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.943      ;
; 0.011  ; r_state[5]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.940      ;
; 0.013  ; r_state[2]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.938      ;
; 0.015  ; r_INTERRUPT_request ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.936      ;
; 0.023  ; r_state[4]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.928      ;
; 0.024  ; r_state[2]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.927      ;
; 0.027  ; r_state[2]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.924      ;
; 0.033  ; r_state[0]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.919      ;
; 0.033  ; r_state[0]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.919      ;
; 0.036  ; r_INTERRUPT_request ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.915      ;
; 0.049  ; r_state[0]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.902      ;
; 0.057  ; r_state[6]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.894      ;
; 0.061  ; r_state[1]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.891      ;
; 0.080  ; r_INTERRUPT_active  ; r_state[5]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.871      ;
; 0.084  ; r_state[4]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.867      ;
; 0.085  ; r_state[4]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.866      ;
; 0.087  ; r_state[4]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.864      ;
; 0.087  ; r_state[4]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.865      ;
; 0.088  ; r_state[4]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.864      ;
; 0.092  ; r_INTERRUPT_active  ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.859      ;
; 0.121  ; r_state[6]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.831      ;
; 0.122  ; r_state[6]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.830      ;
; 0.123  ; r_state[0]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.828      ;
; 0.125  ; r_state[0]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.826      ;
; 0.128  ; r_state[0]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.823      ;
; 0.139  ; r_state[6]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.813      ;
; 0.144  ; r_state[5]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.808      ;
; 0.148  ; r_state[1]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.803      ;
; 0.150  ; r_state[3]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.802      ;
; 0.152  ; r_state[2]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.800      ;
; 0.159  ; r_state[1]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.792      ;
; 0.162  ; r_state[1]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.789      ;
; 0.214  ; r_state[2]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.737      ;
; 0.216  ; r_INTERRUPT_active  ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.735      ;
; 0.220  ; r_INTERRUPT_request ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.731      ;
; 0.242  ; r_INTERRUPT_active  ; r_state[1]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.709      ;
; 0.244  ; r_INTERRUPT_request ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.707      ;
; 0.252  ; r_state[0]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.700      ;
; 0.262  ; r_state[2]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.690      ;
; 0.285  ; r_state[5]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.666      ;
; 0.322  ; r_state[5]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.630      ;
; 0.335  ; r_state[1]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.617      ;
; 0.335  ; r_state[1]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.617      ;
; 0.345  ; r_state[5]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.607      ;
; 0.416  ; r_INTERRUPT_active  ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.535      ;
; 0.443  ; r_state[1]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.508      ;
; 0.479  ; r_INTERRUPT_request ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.472      ;
; 0.593  ; r_state[2]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 1.000        ; -0.035     ; 0.359      ;
; 0.601  ; r_INTERRUPT_PC_set  ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 1.000        ; -0.036     ; 0.350      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CLK'                                                                                      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; r_INTERRUPT_PC_set  ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_state[5]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_state[1]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.307      ;
; 0.195 ; r_state[2]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.314      ;
; 0.270 ; r_INTERRUPT_request ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.390      ;
; 0.324 ; r_INTERRUPT_active  ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.444      ;
; 0.325 ; r_state[1]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.445      ;
; 0.403 ; r_state[1]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.523      ;
; 0.405 ; r_state[5]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.525      ;
; 0.406 ; r_state[1]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.526      ;
; 0.414 ; r_state[5]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.534      ;
; 0.447 ; r_state[5]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.567      ;
; 0.465 ; r_INTERRUPT_active  ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; r_state[0]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; r_state[2]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.587      ;
; 0.477 ; r_INTERRUPT_request ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.597      ;
; 0.487 ; r_state[0]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.606      ;
; 0.494 ; r_INTERRUPT_active  ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.614      ;
; 0.524 ; r_state[2]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.643      ;
; 0.531 ; r_state[1]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.651      ;
; 0.537 ; r_state[2]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.656      ;
; 0.552 ; r_state[3]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.671      ;
; 0.555 ; r_INTERRUPT_request ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.675      ;
; 0.560 ; r_state[3]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.679      ;
; 0.563 ; r_state[5]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.683      ;
; 0.567 ; r_state[6]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.687      ;
; 0.622 ; r_INTERRUPT_active  ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.742      ;
; 0.625 ; r_state[1]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.745      ;
; 0.633 ; r_state[0]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.752      ;
; 0.633 ; r_state[1]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.753      ;
; 0.645 ; r_INTERRUPT_active  ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.765      ;
; 0.654 ; r_state[6]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; r_state[6]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.774      ;
; 0.662 ; r_state[0]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.781      ;
; 0.662 ; r_state[0]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.781      ;
; 0.668 ; r_state[0]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.787      ;
; 0.674 ; r_state[0]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.793      ;
; 0.674 ; r_state[0]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.793      ;
; 0.686 ; r_INTERRUPT_request ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.806      ;
; 0.692 ; r_state[4]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.811      ;
; 0.692 ; r_state[4]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.811      ;
; 0.695 ; r_state[4]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.814      ;
; 0.695 ; r_state[4]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.814      ;
; 0.697 ; r_state[4]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.816      ;
; 0.697 ; r_state[4]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.816      ;
; 0.701 ; r_state[4]          ; r_state[0]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.820      ;
; 0.703 ; r_state[4]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.822      ;
; 0.712 ; r_state[1]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.832      ;
; 0.713 ; r_INTERRUPT_request ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.833      ;
; 0.714 ; r_state[3]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.833      ;
; 0.719 ; r_state[6]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.839      ;
; 0.735 ; r_state[0]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.854      ;
; 0.743 ; r_state[1]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.863      ;
; 0.753 ; r_state[1]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.873      ;
; 0.753 ; r_state[2]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.872      ;
; 0.757 ; r_state[4]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.876      ;
; 0.759 ; r_state[2]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.878      ;
; 0.761 ; r_state[2]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.880      ;
; 0.766 ; r_state[5]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.886      ;
; 0.776 ; r_state[5]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.896      ;
; 0.778 ; r_state[5]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.898      ;
; 0.779 ; r_state[6]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.899      ;
; 0.779 ; r_state[3]          ; r_state[2]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.898      ;
; 0.779 ; r_state[3]          ; r_state[3]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.898      ;
; 0.784 ; r_state[0]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.903      ;
; 0.785 ; r_state[6]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.905      ;
; 0.787 ; r_state[6]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.907      ;
; 0.803 ; r_state[3]          ; r_INTERRUPT_PC_set  ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.922      ;
; 0.803 ; r_state[3]          ; r_state[1]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.922      ;
; 0.807 ; r_state[3]          ; r_INTERRUPT_request ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.926      ;
; 0.819 ; r_state[4]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.938      ;
; 0.840 ; r_state[2]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.959      ;
; 0.844 ; r_state[3]          ; r_state[6]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.963      ;
; 0.859 ; r_state[5]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.979      ;
; 0.866 ; r_state[6]          ; r_state[4]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 0.986      ;
; 0.871 ; r_state[2]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 0.990      ;
; 0.881 ; r_state[2]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 1.000      ;
; 0.897 ; r_state[6]          ; r_state[5]          ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 1.017      ;
; 0.900 ; r_state[5]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 1.020      ;
; 0.907 ; r_state[6]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.036      ; 1.027      ;
; 0.926 ; r_state[3]          ; r_INTERRUPT_active  ; i_CLK        ; i_CLK       ; 0.000        ; 0.035      ; 1.045      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_CLK ; Rise       ; i_CLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_PC_set          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_active          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_INTERRUPT_request         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_CLK ; Rise       ; r_state[6]                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_PC_set          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_active          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_request         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[0]                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[1]                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[2]                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[3]                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[4]                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[5]                  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[6]                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_PC_set|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_active|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_INTERRUPT_request|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[1]|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[5]|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[6]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[0]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[2]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[3]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; r_state[4]|clk              ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_CLK ; Rise       ; i_CLK~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[0]                  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[2]                  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[3]                  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[4]                  ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_PC_set          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_active          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_request         ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[1]                  ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[5]                  ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; i_CLK ; Rise       ; r_state[6]                  ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~inputclkctrl|outclk   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_PC_set|clk      ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_active|clk      ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_INTERRUPT_request|clk     ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[0]|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[1]|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[2]|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[3]|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[4]|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[5]|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; r_state[6]|clk              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; i_CLK ; Rise       ; i_CLK~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_HALT              ; i_CLK      ; 1.542 ; 2.155 ; Rise       ; i_CLK           ;
; i_INTERRUPT_enable  ; i_CLK      ; 1.366 ; 1.925 ; Rise       ; i_CLK           ;
; i_INTERRUPT_request ; i_CLK      ; 1.047 ; 1.652 ; Rise       ; i_CLK           ;
; i_MEM_access        ; i_CLK      ; 1.386 ; 1.907 ; Rise       ; i_CLK           ;
; i_MEM_state[*]      ; i_CLK      ; 1.240 ; 1.880 ; Rise       ; i_CLK           ;
;  i_MEM_state[1]     ; i_CLK      ; 1.240 ; 1.880 ; Rise       ; i_CLK           ;
; i_RESET             ; i_CLK      ; 1.815 ; 2.304 ; Rise       ; i_CLK           ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_HALT              ; i_CLK      ; -0.528 ; -1.086 ; Rise       ; i_CLK           ;
; i_INTERRUPT_enable  ; i_CLK      ; -0.617 ; -1.188 ; Rise       ; i_CLK           ;
; i_INTERRUPT_request ; i_CLK      ; -0.832 ; -1.419 ; Rise       ; i_CLK           ;
; i_MEM_access        ; i_CLK      ; -0.879 ; -1.495 ; Rise       ; i_CLK           ;
; i_MEM_state[*]      ; i_CLK      ; -0.905 ; -1.428 ; Rise       ; i_CLK           ;
;  i_MEM_state[1]     ; i_CLK      ; -0.905 ; -1.428 ; Rise       ; i_CLK           ;
; i_RESET             ; i_CLK      ; -0.635 ; -1.211 ; Rise       ; i_CLK           ;
+---------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_INTERRUPT_PC_set ; i_CLK      ; 3.111 ; 3.146 ; Rise       ; i_CLK           ;
; o_INTERRUPT_ack    ; i_CLK      ; 3.121 ; 3.156 ; Rise       ; i_CLK           ;
; o_STATE[*]         ; i_CLK      ; 3.379 ; 3.427 ; Rise       ; i_CLK           ;
;  o_STATE[0]        ; i_CLK      ; 3.163 ; 3.128 ; Rise       ; i_CLK           ;
;  o_STATE[1]        ; i_CLK      ; 3.256 ; 3.287 ; Rise       ; i_CLK           ;
;  o_STATE[2]        ; i_CLK      ; 3.194 ; 3.218 ; Rise       ; i_CLK           ;
;  o_STATE[3]        ; i_CLK      ; 3.379 ; 3.427 ; Rise       ; i_CLK           ;
;  o_STATE[4]        ; i_CLK      ; 3.336 ; 3.381 ; Rise       ; i_CLK           ;
;  o_STATE[5]        ; i_CLK      ; 3.240 ; 3.273 ; Rise       ; i_CLK           ;
;  o_STATE[6]        ; i_CLK      ; 3.136 ; 3.170 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_INTERRUPT_PC_set ; i_CLK      ; 3.049 ; 3.083 ; Rise       ; i_CLK           ;
; o_INTERRUPT_ack    ; i_CLK      ; 3.059 ; 3.093 ; Rise       ; i_CLK           ;
; o_STATE[*]         ; i_CLK      ; 3.073 ; 3.067 ; Rise       ; i_CLK           ;
;  o_STATE[0]        ; i_CLK      ; 3.100 ; 3.067 ; Rise       ; i_CLK           ;
;  o_STATE[1]        ; i_CLK      ; 3.195 ; 3.224 ; Rise       ; i_CLK           ;
;  o_STATE[2]        ; i_CLK      ; 3.137 ; 3.159 ; Rise       ; i_CLK           ;
;  o_STATE[3]        ; i_CLK      ; 3.315 ; 3.360 ; Rise       ; i_CLK           ;
;  o_STATE[4]        ; i_CLK      ; 3.273 ; 3.315 ; Rise       ; i_CLK           ;
;  o_STATE[5]        ; i_CLK      ; 3.178 ; 3.210 ; Rise       ; i_CLK           ;
;  o_STATE[6]        ; i_CLK      ; 3.073 ; 3.105 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.210 ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  i_CLK           ; -1.210 ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -9.615 ; 0.0   ; 0.0      ; 0.0     ; -13.56              ;
;  i_CLK           ; -9.615 ; 0.000 ; N/A      ; N/A     ; -13.560             ;
+------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_HALT              ; i_CLK      ; 2.917 ; 3.272 ; Rise       ; i_CLK           ;
; i_INTERRUPT_enable  ; i_CLK      ; 2.459 ; 2.858 ; Rise       ; i_CLK           ;
; i_INTERRUPT_request ; i_CLK      ; 1.916 ; 2.375 ; Rise       ; i_CLK           ;
; i_MEM_access        ; i_CLK      ; 2.486 ; 2.868 ; Rise       ; i_CLK           ;
; i_MEM_state[*]      ; i_CLK      ; 2.332 ; 2.801 ; Rise       ; i_CLK           ;
;  i_MEM_state[1]     ; i_CLK      ; 2.332 ; 2.801 ; Rise       ; i_CLK           ;
; i_RESET             ; i_CLK      ; 3.200 ; 3.661 ; Rise       ; i_CLK           ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_HALT              ; i_CLK      ; -0.528 ; -1.086 ; Rise       ; i_CLK           ;
; i_INTERRUPT_enable  ; i_CLK      ; -0.617 ; -1.188 ; Rise       ; i_CLK           ;
; i_INTERRUPT_request ; i_CLK      ; -0.832 ; -1.419 ; Rise       ; i_CLK           ;
; i_MEM_access        ; i_CLK      ; -0.879 ; -1.495 ; Rise       ; i_CLK           ;
; i_MEM_state[*]      ; i_CLK      ; -0.905 ; -1.428 ; Rise       ; i_CLK           ;
;  i_MEM_state[1]     ; i_CLK      ; -0.905 ; -1.428 ; Rise       ; i_CLK           ;
; i_RESET             ; i_CLK      ; -0.635 ; -1.211 ; Rise       ; i_CLK           ;
+---------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_INTERRUPT_PC_set ; i_CLK      ; 5.233 ; 5.217 ; Rise       ; i_CLK           ;
; o_INTERRUPT_ack    ; i_CLK      ; 5.243 ; 5.227 ; Rise       ; i_CLK           ;
; o_STATE[*]         ; i_CLK      ; 5.566 ; 5.604 ; Rise       ; i_CLK           ;
;  o_STATE[0]        ; i_CLK      ; 5.249 ; 5.266 ; Rise       ; i_CLK           ;
;  o_STATE[1]        ; i_CLK      ; 5.383 ; 5.410 ; Rise       ; i_CLK           ;
;  o_STATE[2]        ; i_CLK      ; 5.259 ; 5.292 ; Rise       ; i_CLK           ;
;  o_STATE[3]        ; i_CLK      ; 5.566 ; 5.604 ; Rise       ; i_CLK           ;
;  o_STATE[4]        ; i_CLK      ; 5.508 ; 5.540 ; Rise       ; i_CLK           ;
;  o_STATE[5]        ; i_CLK      ; 5.370 ; 5.398 ; Rise       ; i_CLK           ;
;  o_STATE[6]        ; i_CLK      ; 5.276 ; 5.259 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; o_INTERRUPT_PC_set ; i_CLK      ; 3.049 ; 3.083 ; Rise       ; i_CLK           ;
; o_INTERRUPT_ack    ; i_CLK      ; 3.059 ; 3.093 ; Rise       ; i_CLK           ;
; o_STATE[*]         ; i_CLK      ; 3.073 ; 3.067 ; Rise       ; i_CLK           ;
;  o_STATE[0]        ; i_CLK      ; 3.100 ; 3.067 ; Rise       ; i_CLK           ;
;  o_STATE[1]        ; i_CLK      ; 3.195 ; 3.224 ; Rise       ; i_CLK           ;
;  o_STATE[2]        ; i_CLK      ; 3.137 ; 3.159 ; Rise       ; i_CLK           ;
;  o_STATE[3]        ; i_CLK      ; 3.315 ; 3.360 ; Rise       ; i_CLK           ;
;  o_STATE[4]        ; i_CLK      ; 3.273 ; 3.315 ; Rise       ; i_CLK           ;
;  o_STATE[5]        ; i_CLK      ; 3.178 ; 3.210 ; Rise       ; i_CLK           ;
;  o_STATE[6]        ; i_CLK      ; 3.073 ; 3.105 ; Rise       ; i_CLK           ;
+--------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_STATE[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_INTERRUPT_ack    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_INTERRUPT_PC_set ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_OPCODE[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_OPCODE[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_OPCODE[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_OPCODE[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MEM_state[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_RESET                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_HALT                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CLK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INTERRUPT_enable      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MEM_access            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MEM_state[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INTERRUPT_request     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_STATE[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_PC_set ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_STATE[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_STATE[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_STATE[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_STATE[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_STATE[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_STATE[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_PC_set ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_CLK      ; i_CLK    ; 100      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_CLK      ; i_CLK    ; 100      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Thu May 23 14:09:24 2019
Info: Command: quartus_sta control_unit -c control_unit
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'control_unit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLK i_CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.210
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.210              -9.615 i_CLK 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.000 i_CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.988
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.988              -7.671 i_CLK 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.000 i_CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.218
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.218              -0.831 i_CLK 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 i_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.560 i_CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4642 megabytes
    Info: Processing ended: Thu May 23 14:09:25 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


