|VgaTopFPGA
CLOCK_50 => CLOCK_50.IN1
KEY[0] => _.IN1
KEY[1] => ~NO_FANOUT~
KEY[2] => ~NO_FANOUT~
KEY[3] => ~NO_FANOUT~
VGA_CLK << CLOCK_50.DB_MAX_OUTPUT_PORT_TYPE
VGA_BLANK_N << VgaController:vgaDisplay.blank_n
VGA_SYNC_N << VgaController:vgaDisplay.sync_n
VGA_HS << VgaController:vgaDisplay.hSync_n
VGA_VS << VgaController:vgaDisplay.vSync_n
VGA_R[0] << VGA_R[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_R[1] << VGA_R[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_R[2] << VGA_R[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_R[3] << VGA_R[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_R[4] << VGA_R[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_R[5] << VGA_R[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_R[6] << VGA_R[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_R[7] << VGA_R[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_G[0] << VGA_G[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_G[1] << VGA_G[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_G[2] << VGA_G[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_G[3] << VGA_G[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_G[4] << VGA_G[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_G[5] << VGA_G[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_G[6] << VGA_G[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_G[7] << VGA_G[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_B[0] << VGA_B[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_B[1] << VGA_B[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_B[2] << VGA_B[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_B[3] << VGA_B[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_B[4] << VGA_B[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_B[5] << VGA_B[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_B[6] << VGA_B[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
VGA_B[7] << VGA_B[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|VgaTopFPGA|VgaController:vgaDisplay
Clock => vCount[0].CLK
Clock => vCount[1].CLK
Clock => vCount[2].CLK
Clock => vCount[3].CLK
Clock => vCount[4].CLK
Clock => vCount[5].CLK
Clock => vCount[6].CLK
Clock => vCount[7].CLK
Clock => vCount[8].CLK
Clock => vCount[9].CLK
Clock => hCount[0].CLK
Clock => hCount[1].CLK
Clock => hCount[2].CLK
Clock => hCount[3].CLK
Clock => hCount[4].CLK
Clock => hCount[5].CLK
Clock => hCount[6].CLK
Clock => hCount[7].CLK
Clock => hCount[8].CLK
Clock => hCount[9].CLK
Clock => hCount[10].CLK
Reset => vCount[0].ACLR
Reset => vCount[1].ACLR
Reset => vCount[2].ACLR
Reset => vCount[3].ACLR
Reset => vCount[4].ACLR
Reset => vCount[5].ACLR
Reset => vCount[6].ACLR
Reset => vCount[7].ACLR
Reset => vCount[8].ACLR
Reset => vCount[9].ACLR
Reset => hCount[0].ACLR
Reset => hCount[1].ACLR
Reset => hCount[2].ACLR
Reset => hCount[3].ACLR
Reset => hCount[4].ACLR
Reset => hCount[5].ACLR
Reset => hCount[6].ACLR
Reset => hCount[7].ACLR
Reset => hCount[8].ACLR
Reset => hCount[9].ACLR
Reset => hCount[10].ACLR
blank_n <= blank_n.DB_MAX_OUTPUT_PORT_TYPE
sync_n <= sync_n.DB_MAX_OUTPUT_PORT_TYPE
hSync_n <= hSync_n.DB_MAX_OUTPUT_PORT_TYPE
vSync_n <= vSync_n.DB_MAX_OUTPUT_PORT_TYPE
nextX[0] <= nextX.DB_MAX_OUTPUT_PORT_TYPE
nextX[1] <= nextX.DB_MAX_OUTPUT_PORT_TYPE
nextX[2] <= nextX.DB_MAX_OUTPUT_PORT_TYPE
nextX[3] <= nextX.DB_MAX_OUTPUT_PORT_TYPE
nextX[4] <= nextX.DB_MAX_OUTPUT_PORT_TYPE
nextX[5] <= nextX.DB_MAX_OUTPUT_PORT_TYPE
nextX[6] <= nextX.DB_MAX_OUTPUT_PORT_TYPE
nextX[7] <= nextX.DB_MAX_OUTPUT_PORT_TYPE
nextX[8] <= nextX.DB_MAX_OUTPUT_PORT_TYPE
nextX[9] <= nextX.DB_MAX_OUTPUT_PORT_TYPE
nextX[10] <= nextX.DB_MAX_OUTPUT_PORT_TYPE
nextY[0] <= nextY.DB_MAX_OUTPUT_PORT_TYPE
nextY[1] <= nextY.DB_MAX_OUTPUT_PORT_TYPE
nextY[2] <= nextY.DB_MAX_OUTPUT_PORT_TYPE
nextY[3] <= nextY.DB_MAX_OUTPUT_PORT_TYPE
nextY[4] <= nextY.DB_MAX_OUTPUT_PORT_TYPE
nextY[5] <= nextY.DB_MAX_OUTPUT_PORT_TYPE
nextY[6] <= nextY.DB_MAX_OUTPUT_PORT_TYPE
nextY[7] <= nextY.DB_MAX_OUTPUT_PORT_TYPE
nextY[8] <= nextY.DB_MAX_OUTPUT_PORT_TYPE
nextY[9] <= nextY.DB_MAX_OUTPUT_PORT_TYPE


