$date
	Sat Nov  9 11:42:02 2019
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module ALU32_sim $end
$var wire 1 ! zero $end
$var wire 32 " result [31:0] $end
$var reg 3 # ALUopcode [2:0] $end
$var reg 32 $ rega [31:0] $end
$var reg 32 % regb [31:0] $end
$scope module uut $end
$var wire 3 & ALUopcode [2:0] $end
$var wire 32 ' rega [31:0] $end
$var wire 32 ( regb [31:0] $end
$var wire 1 ! zero $end
$var reg 32 ) result [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b0 )
b0 (
b0 '
b0 &
b0 %
b0 $
b0 #
b0 "
1!
$end
#100
0!
b10 "
b10 )
b1 %
b1 (
b1 $
b1 '
#200
b1 "
b1 )
b10 $
b10 '
b1 #
b1 &
#300
b11111111111111111111111111111111 "
b11111111111111111111111111111111 )
b10 %
b10 (
b1 $
b1 '
#400
b1 "
b1 )
b1 %
b1 (
b101 $
b101 '
b10 #
b10 &
#500
b101 "
b101 )
b100 $
b100 '
b11 #
b11 &
#600
b1 "
b1 )
b101 %
b101 (
b100 #
b100 &
#700
1!
b0 "
b0 )
b100 %
b100 (
b101 $
b101 '
#800
0!
b1 "
b1 )
b101 %
b101 (
b100 $
b100 '
b101 #
b101 &
#900
1!
b0 "
b0 )
b11111111111111111111111111111110 %
b11111111111111111111111111111110 (
b11111111111111111111111111111111 $
b11111111111111111111111111111111 '
#1000
0!
b1 "
b1 )
b11111111111111111111111111111111 %
b11111111111111111111111111111111 (
b11111111111111111111111111111110 $
b11111111111111111111111111111110 '
#1100
b0 %
b0 (
b11111111111111111111111111111111 $
b11111111111111111111111111111111 '
#1200
1!
b0 "
b0 )
b11111111111111111111111111111110 %
b11111111111111111111111111111110 (
b0 $
b0 '
#1300
b11111111111111111111111111111111 %
b11111111111111111111111111111111 (
b11111111111111111111111111111111 $
b11111111111111111111111111111111 '
#1400
0!
b1 "
b1 )
b10 %
b10 (
b0 $
b0 '
#1500
1!
b0 "
b0 )
b0 %
b0 (
b1 $
b1 '
#1600
b10 %
b10 (
b10 $
b10 '
#1700
b0 %
b0 (
b0 $
b0 '
#1800
b101 %
b101 (
b1001 $
b1001 '
#1900
