# Verilog语法之七
