TimeQuest Timing Analyzer report for Microcomputer
Thu Jan 12 20:42:17 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 28. Slow Model Minimum Pulse Width: 'clk'
 29. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 30. Slow Model Minimum Pulse Width: 'cpuClock'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'cpuClock'
 46. Fast Model Setup: 'sdClock'
 47. Fast Model Setup: 'clk'
 48. Fast Model Setup: 'serialClkCount[15]'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'serialClkCount[15]'
 53. Fast Model Hold: 'cpuClock'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'serialClkCount[15]'
 59. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 64. Fast Model Minimum Pulse Width: 'cpuClock'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+--------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                                  ;
+------------+-----------------+--------------------+-------------------------------------------------------+
; 56.98 MHz  ; 56.98 MHz       ; cpuClock           ;                                                       ;
; 125.94 MHz ; 125.94 MHz      ; sdClock            ;                                                       ;
; 140.31 MHz ; 140.31 MHz      ; T80s:cpu1|IORQ_n   ;                                                       ;
; 175.96 MHz ; 175.96 MHz      ; serialClkCount[15] ;                                                       ;
; 246.85 MHz ; 180.05 MHz      ; clk                ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+--------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; cpuClock           ; -16.551 ; -4398.325     ;
; clk                ; -8.433  ; -605.607      ;
; sdClock            ; -7.670  ; -736.847      ;
; serialClkCount[15] ; -6.705  ; -1996.749     ;
; T80s:cpu1|IORQ_n   ; -6.127  ; -243.668      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.284 ; -2.284        ;
; T80s:cpu1|IORQ_n   ; -1.871 ; -29.308       ;
; cpuClock           ; 0.499  ; 0.000         ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -5.662 ; -291.408      ;
; sdClock            ; -1.628 ; -14.652       ;
; T80s:cpu1|IORQ_n   ; 0.249  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.708 ; -1.416        ;
; serialClkCount[15] ; 1.724  ; 0.000         ;
; sdClock            ; 2.231  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.495 ; -322.880      ;
; clk                ; -2.277 ; -940.121      ;
; serialClkCount[15] ; -0.742 ; -528.304      ;
; cpuClock           ; -0.742 ; -513.464      ;
; sdClock            ; -0.742 ; -210.728      ;
+--------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.551 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.577     ;
; -16.551 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.577     ;
; -16.550 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 17.583     ;
; -16.550 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 17.583     ;
; -16.529 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.576     ;
; -16.528 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 17.556     ;
; -16.513 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 17.553     ;
; -16.512 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 17.552     ;
; -16.496 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 17.540     ;
; -16.452 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 17.497     ;
; -16.443 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 17.488     ;
; -16.419 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 17.464     ;
; -16.417 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 17.451     ;
; -16.409 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 17.442     ;
; -16.407 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.438     ;
; -16.399 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 17.432     ;
; -16.393 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 17.438     ;
; -16.378 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 17.418     ;
; -16.376 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 17.416     ;
; -16.372 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 17.400     ;
; -16.370 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 17.418     ;
; -16.369 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 17.417     ;
; -16.368 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 17.396     ;
; -16.356 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 17.390     ;
; -16.335 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.366     ;
; -16.292 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 17.310     ;
; -16.292 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 17.310     ;
; -16.291 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.316     ;
; -16.291 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.316     ;
; -16.270 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.309     ;
; -16.269 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 17.289     ;
; -16.261 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 17.298     ;
; -16.261 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 17.298     ;
; -16.254 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.286     ;
; -16.253 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.285     ;
; -16.241 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 17.286     ;
; -16.238 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 17.283     ;
; -16.237 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.273     ;
; -16.195 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 17.232     ;
; -16.193 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 17.230     ;
; -16.184 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 17.221     ;
; -16.168 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 17.201     ;
; -16.166 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 17.199     ;
; -16.160 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 17.197     ;
; -16.158 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.184     ;
; -16.156 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.202     ;
; -16.150 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.175     ;
; -16.148 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.171     ;
; -16.145 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 17.173     ;
; -16.144 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 17.172     ;
; -16.140 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.165     ;
; -16.134 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 17.171     ;
; -16.119 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.151     ;
; -16.117 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.149     ;
; -16.113 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 17.133     ;
; -16.111 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 17.151     ;
; -16.110 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 17.150     ;
; -16.109 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 17.129     ;
; -16.108 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 17.136     ;
; -16.108 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.140     ;
; -16.108 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.140     ;
; -16.107 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 17.135     ;
; -16.107 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.146     ;
; -16.107 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.146     ;
; -16.097 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 17.123     ;
; -16.086 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 17.139     ;
; -16.085 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 17.119     ;
; -16.076 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 17.099     ;
; -16.073 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 17.118     ;
; -16.070 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.116     ;
; -16.069 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.115     ;
; -16.065 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 17.083     ;
; -16.065 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 17.083     ;
; -16.064 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.089     ;
; -16.064 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 17.089     ;
; -16.061 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.092     ;
; -16.060 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 17.091     ;
; -16.059 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.091     ;
; -16.059 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.091     ;
; -16.058 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.097     ;
; -16.058 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.097     ;
; -16.054 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 17.095     ;
; -16.053 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 17.094     ;
; -16.053 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.103     ;
; -16.043 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.082     ;
; -16.042 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 17.062     ;
; -16.037 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 17.090     ;
; -16.036 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 17.070     ;
; -16.027 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.059     ;
; -16.026 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.058     ;
; -16.025 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.057     ;
; -16.025 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 17.057     ;
; -16.024 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.063     ;
; -16.024 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 17.063     ;
; -16.021 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.067     ;
; -16.020 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 17.066     ;
; -16.017 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 17.057     ;
; -16.010 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 17.046     ;
; -16.009 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 17.060     ;
; -16.006 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 17.030     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                          ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                                                 ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -8.433 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.800     ; 5.173      ;
; -8.074 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.800     ; 4.814      ;
; -7.992 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.800     ; 4.732      ;
; -7.879 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.800     ; 4.619      ;
; -7.608 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.800     ; 4.348      ;
; -7.599 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.201     ; 4.938      ;
; -7.559 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.201     ; 4.898      ;
; -7.470 ; bufferedUART:io2|rxReadPointer[4] ; bufferedUART:io2|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.201     ; 4.809      ;
; -7.373 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.201     ; 4.712      ;
; -7.340 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.201     ; 4.679      ;
; -7.103 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.800     ; 3.843      ;
; -6.537 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -3.201     ; 3.876      ;
; -4.483 ; bufferedUART:io2|rxInPointer[1]   ; bufferedUART:io2|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.049      ; 5.572      ;
; -4.363 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.043      ; 5.446      ;
; -4.340 ; bufferedUART:io2|rxInPointer[2]   ; bufferedUART:io2|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.049      ; 5.429      ;
; -4.291 ; bufferedUART:io2|rxInPointer[3]   ; bufferedUART:io2|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.049      ; 5.380      ;
; -4.256 ; bufferedUART:io2|rxInPointer[0]   ; bufferedUART:io2|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.049      ; 5.345      ;
; -4.205 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.043      ; 5.288      ;
; -4.054 ; bufferedUART:io1|rxInPointer[2]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.043      ; 5.137      ;
; -3.935 ; bufferedUART:io2|rxInPointer[4]   ; bufferedUART:io2|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.049      ; 5.024      ;
; -3.912 ; bufferedUART:io1|rxInPointer[3]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.043      ; 4.995      ;
; -3.546 ; bufferedUART:io1|rxInPointer[4]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.043      ; 4.629      ;
; -3.515 ; bufferedUART:io1|rxInPointer[5]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.043      ; 4.598      ;
; -3.458 ; bufferedUART:io2|rxInPointer[5]   ; bufferedUART:io2|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.049      ; 4.547      ;
; -3.051 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxdFiltered                                                                                            ; clk                ; clk         ; 1.000        ; -0.006     ; 4.085      ;
; -3.036 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 4.076      ;
; -3.007 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.636     ; 3.325      ;
; -2.999 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.622     ; 3.331      ;
; -2.998 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.616     ; 3.336      ;
; -2.950 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 3.990      ;
; -2.927 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 3.967      ;
; -2.927 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 3.967      ;
; -2.927 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 3.967      ;
; -2.927 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 3.967      ;
; -2.916 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.591     ; 3.279      ;
; -2.916 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.591     ; 3.279      ;
; -2.916 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.591     ; 3.279      ;
; -2.916 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.591     ; 3.279      ;
; -2.916 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.591     ; 3.279      ;
; -2.916 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.591     ; 3.279      ;
; -2.916 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.591     ; 3.279      ;
; -2.916 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.591     ; 3.279      ;
; -2.916 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.591     ; 3.279      ;
; -2.916 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.591     ; 3.279      ;
; -2.916 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.591     ; 3.279      ;
; -2.916 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.591     ; 3.279      ;
; -2.910 ; T80s:cpu1|T80:u0|A[8]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.255      ;
; -2.895 ; bufferedUART:io2|rxFilter[1]      ; bufferedUART:io2|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 3.935      ;
; -2.887 ; T80s:cpu1|T80:u0|A[8]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.607     ; 3.234      ;
; -2.882 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -0.579     ; 3.257      ;
; -2.882 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -0.579     ; 3.257      ;
; -2.882 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -0.579     ; 3.257      ;
; -2.882 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.579     ; 3.257      ;
; -2.882 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -0.579     ; 3.257      ;
; -2.882 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -0.579     ; 3.257      ;
; -2.882 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -0.579     ; 3.257      ;
; -2.882 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; -0.579     ; 3.257      ;
; -2.882 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; -0.579     ; 3.257      ;
; -2.882 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; -0.579     ; 3.257      ;
; -2.882 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; -0.579     ; 3.257      ;
; -2.882 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.579     ; 3.257      ;
; -2.873 ; T80s:cpu1|T80:u0|A[8]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.605     ; 3.222      ;
; -2.872 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.581     ; 3.245      ;
; -2.872 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.581     ; 3.245      ;
; -2.872 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.581     ; 3.245      ;
; -2.872 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.581     ; 3.245      ;
; -2.872 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.581     ; 3.245      ;
; -2.872 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.581     ; 3.245      ;
; -2.872 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.581     ; 3.245      ;
; -2.872 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.581     ; 3.245      ;
; -2.872 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.581     ; 3.245      ;
; -2.872 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.581     ; 3.245      ;
; -2.872 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.581     ; 3.245      ;
; -2.872 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.581     ; 3.245      ;
; -2.871 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxdFiltered                                                                                            ; clk                ; clk         ; 1.000        ; -0.006     ; 3.905      ;
; -2.866 ; bufferedUART:io2|rxFilter[0]      ; bufferedUART:io2|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 3.906      ;
; -2.863 ; T80s:cpu1|T80:u0|A[4]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; 0.002      ; 3.819      ;
; -2.837 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxdFiltered                                                                                            ; clk                ; clk         ; 1.000        ; -0.006     ; 3.871      ;
; -2.835 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.608     ; 3.181      ;
; -2.833 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxdFiltered                                                                                            ; clk                ; clk         ; 1.000        ; -0.006     ; 3.867      ;
; -2.825 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.612     ; 3.167      ;
; -2.813 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.158      ;
; -2.813 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.158      ;
; -2.813 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.158      ;
; -2.813 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.158      ;
; -2.813 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.158      ;
; -2.813 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.158      ;
; -2.813 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.158      ;
; -2.813 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.158      ;
; -2.813 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.158      ;
; -2.813 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.158      ;
; -2.813 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.158      ;
; -2.813 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a7~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.609     ; 3.158      ;
; -2.809 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; -0.587     ; 3.176      ;
; -2.809 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; -0.587     ; 3.176      ;
; -2.809 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; -0.587     ; 3.176      ;
; -2.809 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; -0.587     ; 3.176      ;
; -2.809 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; -0.587     ; 3.176      ;
; -2.809 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; -0.587     ; 3.176      ;
; -2.809 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; -0.587     ; 3.176      ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -7.670 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.616     ; 5.594      ;
; -7.670 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.616     ; 5.594      ;
; -7.670 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.616     ; 5.594      ;
; -7.670 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.616     ; 5.594      ;
; -7.670 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.616     ; 5.594      ;
; -7.670 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.616     ; 5.594      ;
; -7.449 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.370     ; 4.619      ;
; -7.449 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.370     ; 4.619      ;
; -7.416 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.367     ; 4.589      ;
; -7.416 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.367     ; 4.589      ;
; -7.416 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.367     ; 4.589      ;
; -7.416 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.367     ; 4.589      ;
; -7.416 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.367     ; 4.589      ;
; -7.416 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.367     ; 4.589      ;
; -7.279 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.619     ; 5.200      ;
; -7.279 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.619     ; 5.200      ;
; -7.274 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.629     ; 5.185      ;
; -7.274 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.629     ; 5.185      ;
; -7.274 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.629     ; 5.185      ;
; -7.274 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.629     ; 5.185      ;
; -7.272 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.619     ; 5.193      ;
; -7.272 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.619     ; 5.193      ;
; -7.272 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.619     ; 5.193      ;
; -7.272 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.619     ; 5.193      ;
; -7.272 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.619     ; 5.193      ;
; -7.272 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.619     ; 5.193      ;
; -7.135 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.615     ; 5.060      ;
; -7.071 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.370     ; 4.241      ;
; -7.071 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.370     ; 4.241      ;
; -7.071 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.370     ; 4.241      ;
; -7.071 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.370     ; 4.241      ;
; -7.071 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.370     ; 4.241      ;
; -7.071 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.370     ; 4.241      ;
; -7.031 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.657     ; 4.914      ;
; -7.031 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.657     ; 4.914      ;
; -7.030 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.657     ; 4.913      ;
; -7.030 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.657     ; 4.913      ;
; -7.028 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.657     ; 4.911      ;
; -7.020 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.380     ; 4.180      ;
; -7.020 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.380     ; 4.180      ;
; -7.020 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.380     ; 4.180      ;
; -7.020 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.380     ; 4.180      ;
; -6.940 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.990      ;
; -6.940 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.990      ;
; -6.907 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[2]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.960      ;
; -6.907 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[3]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.960      ;
; -6.907 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[4]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.960      ;
; -6.907 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[9]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.960      ;
; -6.907 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[0]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.960      ;
; -6.907 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.960      ;
; -6.678 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.380     ; 3.838      ;
; -6.678 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.380     ; 3.838      ;
; -6.678 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.380     ; 3.838      ;
; -6.678 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.380     ; 3.838      ;
; -6.678 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.380     ; 3.838      ;
; -6.678 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.380     ; 3.838      ;
; -6.678 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.380     ; 3.838      ;
; -6.608 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.658      ;
; -6.608 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.658      ;
; -6.608 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.658      ;
; -6.608 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.658      ;
; -6.608 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.658      ;
; -6.608 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.658      ;
; -6.602 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.619     ; 4.523      ;
; -6.602 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.619     ; 4.523      ;
; -6.602 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.619     ; 4.523      ;
; -6.602 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.619     ; 4.523      ;
; -6.576 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.626      ;
; -6.576 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.626      ;
; -6.543 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[2]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.596      ;
; -6.543 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[3]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.596      ;
; -6.543 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[4]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.596      ;
; -6.543 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[9]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.596      ;
; -6.543 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[0]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.596      ;
; -6.543 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.596      ;
; -6.511 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[6]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.551      ;
; -6.511 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[7]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.551      ;
; -6.511 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[8]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.551      ;
; -6.511 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[5]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.551      ;
; -6.418 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.468      ;
; -6.418 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.468      ;
; -6.385 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|byte_counter[2]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.438      ;
; -6.385 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|byte_counter[3]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.438      ;
; -6.385 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|byte_counter[4]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.438      ;
; -6.385 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|byte_counter[9]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.438      ;
; -6.385 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|byte_counter[0]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.438      ;
; -6.385 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.013      ; 7.438      ;
; -6.367 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.cmd41            ; sdClock          ; sdClock     ; 1.000        ; -0.028     ; 7.379      ;
; -6.367 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.cmd55            ; sdClock          ; sdClock     ; 1.000        ; -0.028     ; 7.379      ;
; -6.366 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.poll_cmd         ; sdClock          ; sdClock     ; 1.000        ; -0.028     ; 7.378      ;
; -6.366 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.write_block_init ; sdClock          ; sdClock     ; 1.000        ; -0.028     ; 7.378      ;
; -6.364 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.read_block_wait  ; sdClock          ; sdClock     ; 1.000        ; -0.028     ; 7.376      ;
; -6.335 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.384     ; 3.491      ;
; -6.247 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.366     ; 3.421      ;
; -6.244 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.294      ;
; -6.244 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.294      ;
; -6.244 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.294      ;
; -6.244 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.294      ;
; -6.244 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.294      ;
; -6.244 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.294      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -6.705 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.748     ; 6.497      ;
; -6.632 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.132     ; 7.040      ;
; -6.620 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.138     ; 7.022      ;
; -6.618 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.137     ; 7.021      ;
; -6.615 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.125     ; 7.030      ;
; -6.590 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.763     ; 6.367      ;
; -6.584 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 6.996      ;
; -6.573 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~88  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.149     ; 6.964      ;
; -6.571 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.760     ; 6.351      ;
; -6.559 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.965      ;
; -6.559 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxBuffer~92  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.965      ;
; -6.549 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.955      ;
; -6.549 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.955      ;
; -6.546 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.952      ;
; -6.546 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.952      ;
; -6.546 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.952      ;
; -6.546 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.952      ;
; -6.546 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.952      ;
; -6.546 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.952      ;
; -6.546 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.952      ;
; -6.546 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.952      ;
; -6.525 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxBuffer~105 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.136     ; 6.929      ;
; -6.525 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.098     ; 6.967      ;
; -6.513 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.104     ; 6.949      ;
; -6.511 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.103     ; 6.948      ;
; -6.510 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.135     ; 6.915      ;
; -6.508 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.091     ; 6.957      ;
; -6.500 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.090     ; 6.950      ;
; -6.488 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.096     ; 6.932      ;
; -6.486 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.095     ; 6.931      ;
; -6.483 ; T80s:cpu1|RD_n         ; bufferedUART:io2|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.083     ; 6.940      ;
; -6.477 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.094     ; 6.923      ;
; -6.466 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~88  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.115     ; 6.891      ;
; -6.456 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.132     ; 6.864      ;
; -6.456 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.775     ; 6.221      ;
; -6.452 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.086     ; 6.906      ;
; -6.452 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 6.892      ;
; -6.452 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|rxBuffer~92  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 6.892      ;
; -6.444 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.138     ; 6.846      ;
; -6.442 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.137     ; 6.845      ;
; -6.442 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 6.882      ;
; -6.442 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 6.882      ;
; -6.441 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~88  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.874      ;
; -6.439 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io2|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.125     ; 6.854      ;
; -6.439 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 6.879      ;
; -6.439 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 6.879      ;
; -6.439 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 6.879      ;
; -6.439 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 6.879      ;
; -6.439 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 6.879      ;
; -6.439 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 6.879      ;
; -6.439 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 6.879      ;
; -6.439 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 6.879      ;
; -6.427 ; T80s:cpu1|RD_n         ; bufferedUART:io2|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 6.875      ;
; -6.427 ; T80s:cpu1|RD_n         ; bufferedUART:io2|rxBuffer~92  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 6.875      ;
; -6.418 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|rxBuffer~105 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.102     ; 6.856      ;
; -6.417 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 6.865      ;
; -6.417 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 6.865      ;
; -6.414 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 6.862      ;
; -6.414 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 6.862      ;
; -6.414 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 6.862      ;
; -6.414 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 6.862      ;
; -6.414 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 6.862      ;
; -6.414 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 6.862      ;
; -6.414 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 6.862      ;
; -6.414 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 6.862      ;
; -6.408 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 6.820      ;
; -6.403 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.101     ; 6.842      ;
; -6.399 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.126     ; 6.813      ;
; -6.399 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.126     ; 6.813      ;
; -6.397 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~88  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.149     ; 6.788      ;
; -6.393 ; T80s:cpu1|RD_n         ; bufferedUART:io2|rxBuffer~105 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.094     ; 6.839      ;
; -6.383 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io2|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.789      ;
; -6.383 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io2|rxBuffer~92  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.789      ;
; -6.378 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.093     ; 6.825      ;
; -6.373 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.755     ; 6.158      ;
; -6.373 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.779      ;
; -6.373 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.779      ;
; -6.370 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.776      ;
; -6.370 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.776      ;
; -6.370 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.776      ;
; -6.370 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.776      ;
; -6.370 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.776      ;
; -6.370 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.776      ;
; -6.370 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.776      ;
; -6.370 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.134     ; 6.776      ;
; -6.362 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.117     ; 6.785      ;
; -6.362 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.117     ; 6.785      ;
; -6.362 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.117     ; 6.785      ;
; -6.362 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.117     ; 6.785      ;
; -6.362 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.117     ; 6.785      ;
; -6.362 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.117     ; 6.785      ;
; -6.362 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.117     ; 6.785      ;
; -6.356 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~105 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.759     ; 6.137      ;
; -6.349 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io2|rxBuffer~105 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.136     ; 6.753      ;
; -6.347 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.149     ; 6.738      ;
; -6.347 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.149     ; 6.738      ;
; -6.347 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.149     ; 6.738      ;
; -6.347 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.149     ; 6.738      ;
; -6.347 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~48  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.149     ; 6.738      ;
; -6.341 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.757     ; 6.124      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------+------------------+--------------+------------+------------+
; -6.127 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.046     ; 6.121      ;
; -5.984 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.028     ; 5.996      ;
; -5.957 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.028     ; 5.969      ;
; -5.887 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.333     ; 6.594      ;
; -5.737 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.046     ; 5.731      ;
; -5.733 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.046     ; 5.727      ;
; -5.670 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.021     ; 5.689      ;
; -5.656 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.028     ; 5.668      ;
; -5.632 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.046     ; 5.626      ;
; -5.628 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.021     ; 5.647      ;
; -5.601 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.333     ; 6.308      ;
; -5.562 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.335     ; 6.267      ;
; -5.521 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.046     ; 5.515      ;
; -5.464 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.344     ; 6.160      ;
; -5.457 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.333     ; 6.164      ;
; -5.400 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.344     ; 6.096      ;
; -5.394 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.028     ; 5.406      ;
; -5.391 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.344     ; 6.087      ;
; -5.322 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.028     ; 5.334      ;
; -5.286 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.028     ; 5.298      ;
; -5.274 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.046     ; 5.268      ;
; -5.264 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.344     ; 5.960      ;
; -5.262 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.333     ; 5.969      ;
; -5.242 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.046     ; 5.236      ;
; -5.218 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.335     ; 5.923      ;
; -5.158 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.335     ; 5.863      ;
; -5.001 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.046     ; 4.995      ;
; -4.882 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.335     ; 5.587      ;
; -4.850 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.335     ; 5.555      ;
; -4.814 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.335     ; 5.519      ;
; -4.757 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.333     ; 5.464      ;
; -4.625 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.340     ; 5.325      ;
; -4.561 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.333     ; 5.268      ;
; -4.548 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 5.247      ;
; -4.548 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 5.247      ;
; -4.548 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 5.247      ;
; -4.548 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 5.247      ;
; -4.548 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 5.247      ;
; -4.548 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 5.247      ;
; -4.477 ; bufferedUART:io2|rxReadPointer[4] ; bufferedUART:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.333     ; 5.184      ;
; -4.468 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 5.167      ;
; -4.468 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 5.167      ;
; -4.468 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 5.167      ;
; -4.468 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 5.167      ;
; -4.468 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 5.167      ;
; -4.468 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 5.167      ;
; -4.417 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.340     ; 5.117      ;
; -4.281 ; bufferedUART:io2|rxReadPointer[4] ; bufferedUART:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.333     ; 4.988      ;
; -4.250 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.028     ; 4.262      ;
; -4.234 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.933      ;
; -4.234 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.933      ;
; -4.234 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.933      ;
; -4.234 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.933      ;
; -4.234 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.933      ;
; -4.234 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.933      ;
; -4.213 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.028     ; 4.225      ;
; -4.164 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.028     ; 4.176      ;
; -4.140 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.046     ; 4.134      ;
; -4.134 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.046     ; 4.128      ;
; -4.127 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.028     ; 4.139      ;
; -4.058 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.757      ;
; -4.058 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.757      ;
; -4.058 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.757      ;
; -4.058 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.757      ;
; -4.058 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.757      ;
; -4.058 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.757      ;
; -4.000 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 4.015      ;
; -4.000 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 4.015      ;
; -4.000 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 4.015      ;
; -4.000 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 4.015      ;
; -4.000 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 4.015      ;
; -4.000 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 4.015      ;
; -3.914 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.929      ;
; -3.914 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.929      ;
; -3.914 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.929      ;
; -3.914 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.929      ;
; -3.914 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.929      ;
; -3.914 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.929      ;
; -3.897 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.596      ;
; -3.897 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.596      ;
; -3.897 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.596      ;
; -3.897 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.596      ;
; -3.897 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.596      ;
; -3.897 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.341     ; 4.596      ;
; -3.838 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|host_read_flag  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.439      ; 4.817      ;
; -3.796 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.811      ;
; -3.796 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.811      ;
; -3.796 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.811      ;
; -3.796 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.811      ;
; -3.796 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.811      ;
; -3.796 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.811      ;
; -3.731 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.333     ; 4.438      ;
; -3.661 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.028     ; 3.673      ;
; -3.649 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.664      ;
; -3.649 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.664      ;
; -3.649 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.664      ;
; -3.649 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.664      ;
; -3.649 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.664      ;
; -3.649 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.025     ; 3.664      ;
; -3.624 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.028     ; 3.636      ;
+--------+-----------------------------------+-----------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                     ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.284 ; serialClkCount[15]           ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 2.733      ; 1.059      ;
; -1.784 ; serialClkCount[15]           ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 2.733      ; 1.059      ;
; 0.499  ; serialClkCount[4]            ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io2|rxdFiltered ; bufferedUART:io2|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.763  ; cpuClkCount[5]               ; cpuClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 1.130  ; serialClkCount[11]           ; serialClkCount[11]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.436      ;
; 1.164  ; serialClkCount[7]            ; serialClkCount[7]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164  ; serialClkCount[9]            ; serialClkCount[9]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.167  ; sdClkCount[0]                ; sdClkCount[0]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.167  ; cpuClkCount[1]               ; cpuClkCount[1]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.169  ; serialClkCount[13]           ; serialClkCount[13]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.169  ; serialClkCount[14]           ; serialClkCount[14]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.172  ; cpuClkCount[1]               ; cpuClock                                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.181  ; sdClkCount[1]                ; sdClkCount[1]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181  ; serialClkCount[5]            ; serialClkCount[5]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182  ; cpuClkCount[3]               ; cpuClkCount[3]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183  ; cpuClkCount[4]               ; cpuClkCount[4]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.185  ; sdClkCount[3]                ; sdClkCount[3]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.186  ; sdClkCount[5]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.191  ; sdClkCount[3]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.191  ; bufferedUART:io2|rxFilter[0] ; bufferedUART:io2|rxFilter[0]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.194  ; bufferedUART:io1|rxFilter[5] ; bufferedUART:io1|rxFilter[5]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.214  ; bufferedUART:io2|rxFilter[5] ; bufferedUART:io2|rxFilter[5]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.520      ;
; 1.217  ; serialClkCount[6]            ; serialClkCount[6]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.217  ; serialClkCount[10]           ; serialClkCount[10]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.218  ; serialClkCount[12]           ; serialClkCount[12]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.524      ;
; 1.221  ; cpuClkCount[0]               ; cpuClkCount[0]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221  ; cpuClkCount[2]               ; cpuClkCount[2]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221  ; serialClkCount[8]            ; serialClkCount[8]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.230  ; sdClkCount[2]                ; sdClkCount[2]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.233  ; sdClkCount[4]                ; sdClkCount[4]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.237  ; bufferedUART:io2|rxFilter[1] ; bufferedUART:io2|rxFilter[1]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.543      ;
; 1.241  ; sdClkCount[4]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.241  ; bufferedUART:io2|rxFilter[4] ; bufferedUART:io2|rxFilter[4]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.244  ; bufferedUART:io2|rxFilter[2] ; bufferedUART:io2|rxFilter[2]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.550      ;
; 1.255  ; bufferedUART:io1|rxFilter[2] ; bufferedUART:io1|rxFilter[2]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.258  ; bufferedUART:io1|rxFilter[4] ; bufferedUART:io1|rxFilter[4]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.258  ; bufferedUART:io1|rxFilter[0] ; bufferedUART:io1|rxFilter[0]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.280  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.286      ; 1.833      ;
; 1.331  ; cpuClkCount[4]               ; cpuClock                                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 1.637      ;
; 1.332  ; sdClkCount[2]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.638      ;
; 1.440  ; bufferedUART:io2|rxFilter[3] ; bufferedUART:io2|rxFilter[3]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.746      ;
; 1.444  ; cpuClkCount[2]               ; cpuClock                                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 1.750      ;
; 1.485  ; sdClkCount[5]                ; sdClkCount[5]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.791      ;
; 1.511  ; sdClkCount[1]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.817      ;
; 1.515  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.038      ; 1.820      ;
; 1.523  ; bufferedUART:io1|rxFilter[1] ; bufferedUART:io1|rxFilter[1]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.829      ;
; 1.525  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.038      ; 1.830      ;
; 1.528  ; bufferedUART:io1|rxFilter[3] ; bufferedUART:io1|rxFilter[3]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.834      ;
; 1.529  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.004      ; 1.800      ;
; 1.533  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.004      ; 1.804      ;
; 1.573  ; bufferedUART:io2|rxFilter[4] ; bufferedUART:io2|rxFilter[5]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.639  ; cpuClkCount[4]               ; cpuClkCount[0]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.945      ;
; 1.639  ; cpuClkCount[4]               ; cpuClkCount[1]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.945      ;
; 1.639  ; cpuClkCount[4]               ; cpuClkCount[2]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.945      ;
; 1.639  ; cpuClkCount[4]               ; cpuClkCount[3]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.945      ;
; 1.639  ; cpuClkCount[4]               ; cpuClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.945      ;
; 1.643  ; serialClkCount[4]            ; serialClkCount[5]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.949      ;
; 1.643  ; serialClkCount[9]            ; serialClkCount[10]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.949      ;
; 1.643  ; serialClkCount[11]           ; serialClkCount[12]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.949      ;
; 1.645  ; sdClkCount[0]                ; sdClkCount[1]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.951      ;
; 1.646  ; cpuClkCount[1]               ; cpuClkCount[2]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.952      ;
; 1.648  ; serialClkCount[14]           ; serialClkCount[15]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.954      ;
; 1.648  ; serialClkCount[13]           ; serialClkCount[14]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.954      ;
; 1.660  ; sdClkCount[1]                ; sdClkCount[2]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.966      ;
; 1.661  ; cpuClkCount[3]               ; cpuClkCount[4]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.967      ;
; 1.662  ; sdClkCount[0]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.968      ;
; 1.664  ; sdClkCount[3]                ; sdClkCount[4]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.970      ;
; 1.669  ; bufferedUART:io2|rxFilter[0] ; bufferedUART:io2|rxFilter[1]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.975      ;
; 1.693  ; serialClkCount[6]            ; serialClkCount[7]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.999      ;
; 1.693  ; serialClkCount[5]            ; serialClkCount[6]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.999      ;
; 1.697  ; serialClkCount[10]           ; serialClkCount[11]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 2.003      ;
; 1.697  ; serialClkCount[8]            ; serialClkCount[9]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 2.003      ;
; 1.697  ; cpuClkCount[0]               ; cpuClkCount[1]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 2.003      ;
; 1.698  ; serialClkCount[12]           ; serialClkCount[13]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 2.004      ;
; 1.701  ; cpuClkCount[2]               ; cpuClkCount[3]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 2.007      ;
; 1.710  ; sdClkCount[2]                ; sdClkCount[3]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 2.016      ;
; 1.713  ; sdClkCount[4]                ; sdClkCount[5]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 2.019      ;
; 1.714  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.292      ; 2.273      ;
; 1.718  ; bufferedUART:io2|rxFilter[1] ; bufferedUART:io2|rxFilter[2]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 2.024      ;
; 1.720  ; bufferedUART:io2|rxFilter[2] ; bufferedUART:io2|rxFilter[3]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 2.026      ;
; 1.724  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.308      ; 2.299      ;
; 1.727  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.272      ; 2.266      ;
; 1.728  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.297      ; 2.292      ;
; 1.729  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.310      ; 2.306      ;
; 1.729  ; serialClkCount[4]            ; serialClkCount[6]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 2.035      ;
; 1.729  ; serialClkCount[9]            ; serialClkCount[11]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 2.035      ;
; 1.729  ; serialClkCount[11]           ; serialClkCount[13]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 2.035      ;
; 1.731  ; sdClkCount[0]                ; sdClkCount[2]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 2.037      ;
; 1.731  ; bufferedUART:io1|rxFilter[2] ; bufferedUART:io1|rxFilter[3]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 2.037      ;
; 1.732  ; cpuClkCount[1]               ; cpuClkCount[3]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 2.038      ;
; 1.734  ; serialClkCount[13]           ; serialClkCount[15]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 2.040      ;
; 1.734  ; bufferedUART:io1|rxFilter[4] ; bufferedUART:io1|rxFilter[5]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 2.040      ;
; 1.734  ; bufferedUART:io1|rxFilter[0] ; bufferedUART:io1|rxFilter[1]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 2.040      ;
; 1.746  ; sdClkCount[1]                ; sdClkCount[3]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 2.052      ;
; 1.747  ; cpuClkCount[3]               ; cpuClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 2.053      ;
; 1.750  ; sdClkCount[3]                ; sdClkCount[5]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 2.056      ;
; 1.751  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.278      ; 2.296      ;
; 1.752  ; cpuClkCount[2]               ; cpuClkCount[0]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 2.058      ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                           ;
+--------+---------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                           ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.871 ; bufferedUART:io2|txByteSent     ; bufferedUART:io2|txByteWritten    ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 2.975      ; 1.410      ;
; -1.602 ; bufferedUART:io1|rxBuffer~120   ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.828      ; 2.032      ;
; -1.550 ; bufferedUART:io1|rxBuffer~130   ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 2.098      ;
; -1.494 ; bufferedUART:io1|rxBuffer~75    ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.846      ; 2.158      ;
; -1.465 ; bufferedUART:io1|rxBuffer~138   ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.827      ; 2.168      ;
; -1.448 ; sd_controller:sd1|sd_write_flag ; sd_controller:sd1|host_write_flag ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.366      ; 1.724      ;
; -1.415 ; bufferedUART:io1|rxBuffer~91    ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.843      ; 2.234      ;
; -1.330 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|dataOut[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.080      ; 2.056      ;
; -1.322 ; bufferedUART:io1|rxBuffer~114   ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 2.326      ;
; -1.211 ; bufferedUART:io1|rxBuffer~128   ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 2.437      ;
; -1.158 ; bufferedUART:io2|txByteSent     ; bufferedUART:io2|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.238      ; 1.886      ;
; -1.143 ; bufferedUART:io1|rxBuffer~108   ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.839      ; 2.502      ;
; -1.131 ; bufferedUART:io1|rxBuffer~136   ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.827      ; 2.502      ;
; -1.041 ; bufferedUART:io1|rxBuffer~137   ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.852      ; 2.617      ;
; -1.032 ; bufferedUART:io1|txByteSent     ; bufferedUART:io1|txByteWritten    ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 2.311      ; 1.585      ;
; -0.996 ; bufferedUART:io1|rxBuffer~127   ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 2.652      ;
; -0.953 ; bufferedUART:io2|rxBuffer~137   ; bufferedUART:io2|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.258      ; 2.111      ;
; -0.946 ; bufferedUART:io1|rxBuffer~123   ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.846      ; 2.706      ;
; -0.902 ; sd_controller:sd1|sd_read_flag  ; sd_controller:sd1|host_read_flag  ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 2.616      ; 1.520      ;
; -0.889 ; bufferedUART:io2|rxBuffer~139   ; bufferedUART:io2|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.241      ; 2.158      ;
; -0.889 ; bufferedUART:io1|rxBuffer~47    ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 2.759      ;
; -0.877 ; bufferedUART:io1|rxBuffer~69    ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 2.771      ;
; -0.865 ; bufferedUART:io2|rxBuffer~135   ; bufferedUART:io2|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.249      ; 2.190      ;
; -0.859 ; T80s:cpu1|T80:u0|DO[5]          ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.939      ; 1.886      ;
; -0.853 ; bufferedUART:io1|rxBuffer~97    ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.846      ; 2.799      ;
; -0.835 ; bufferedUART:io1|rxBuffer~110   ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 2.813      ;
; -0.829 ; T80s:cpu1|T80:u0|DO[2]          ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.939      ; 1.916      ;
; -0.827 ; T80s:cpu1|T80:u0|DO[7]          ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.925      ; 1.904      ;
; -0.819 ; bufferedUART:io1|rxBuffer~70    ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.828      ; 2.815      ;
; -0.804 ; T80s:cpu1|T80:u0|DO[1]          ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.939      ; 1.941      ;
; -0.791 ; bufferedUART:io1|rxBuffer~41    ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.855      ; 2.870      ;
; -0.778 ; bufferedUART:io1|rxBuffer~67    ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.846      ; 2.874      ;
; -0.772 ; bufferedUART:io2|rxBuffer~75    ; bufferedUART:io2|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.266      ; 2.300      ;
; -0.721 ; bufferedUART:io1|rxBuffer~80    ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 2.927      ;
; -0.709 ; bufferedUART:io1|rxBuffer~135   ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.827      ; 2.924      ;
; -0.700 ; bufferedUART:io1|rxBuffer~87    ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.841      ; 2.947      ;
; -0.665 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.073      ; 2.714      ;
; -0.654 ; bufferedUART:io1|rxBuffer~73    ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.853      ; 3.005      ;
; -0.653 ; bufferedUART:io1|rxBuffer~126   ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 2.995      ;
; -0.644 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.055      ; 2.717      ;
; -0.580 ; bufferedUART:io1|rxBuffer~125   ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.860      ; 3.086      ;
; -0.574 ; T80s:cpu1|T80:u0|DO[4]          ; sd_controller:sd1|din_latched[4]  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.954      ; 2.186      ;
; -0.568 ; bufferedUART:io1|rxBuffer~71    ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.828      ; 3.066      ;
; -0.566 ; bufferedUART:io1|rxBuffer~27    ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.844      ; 3.084      ;
; -0.565 ; sd_controller:sd1|block_write   ; sd_controller:sd1|block_write     ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.064      ; 0.805      ;
; -0.565 ; sd_controller:sd1|block_read    ; sd_controller:sd1|block_read      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 1.064      ; 0.805      ;
; -0.558 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.073      ; 2.821      ;
; -0.558 ; bufferedUART:io2|rxBuffer~66    ; bufferedUART:io2|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.266      ; 2.514      ;
; -0.554 ; bufferedUART:io1|rxBuffer~118   ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.828      ; 3.080      ;
; -0.532 ; bufferedUART:io1|rxBuffer~139   ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.845      ; 3.119      ;
; -0.514 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|dataOut[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.055      ; 2.847      ;
; -0.514 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|dataOut[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.055      ; 2.847      ;
; -0.514 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|dataOut[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.055      ; 2.847      ;
; -0.513 ; bufferedUART:io1|rxBuffer~82    ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 3.135      ;
; -0.484 ; bufferedUART:io1|rxBuffer~100   ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.839      ; 3.161      ;
; -0.483 ; bufferedUART:io2|rxBuffer~120   ; bufferedUART:io2|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.242      ; 2.565      ;
; -0.481 ; bufferedUART:io2|rxBuffer~136   ; bufferedUART:io2|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.253      ; 2.578      ;
; -0.467 ; T80s:cpu1|T80:u0|DO[0]          ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.931      ; 2.270      ;
; -0.454 ; bufferedUART:io1|txByteSent     ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.806      ; 3.158      ;
; -0.428 ; bufferedUART:io1|rxBuffer~61    ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.846      ; 3.224      ;
; -0.424 ; bufferedUART:io2|rxBuffer~138   ; bufferedUART:io2|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.258      ; 2.640      ;
; -0.420 ; bufferedUART:io1|rxBuffer~21    ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.844      ; 3.230      ;
; -0.417 ; T80s:cpu1|T80:u0|DO[5]          ; sd_controller:sd1|address[22]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.930      ; 2.319      ;
; -0.415 ; bufferedUART:io2|rxBuffer~128   ; bufferedUART:io2|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.260      ; 2.651      ;
; -0.415 ; T80s:cpu1|T80:u0|DO[1]          ; sd_controller:sd1|address[26]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.930      ; 2.321      ;
; -0.414 ; T80s:cpu1|T80:u0|DO[1]          ; sd_controller:sd1|address[18]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.930      ; 2.322      ;
; -0.414 ; T80s:cpu1|T80:u0|DO[5]          ; sd_controller:sd1|address[30]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 2.930      ; 2.322      ;
; -0.410 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io2|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.468      ; 2.364      ;
; -0.388 ; bufferedUART:io2|rxBuffer~69    ; bufferedUART:io2|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.268      ; 2.686      ;
; -0.383 ; bufferedUART:io1|rxBuffer~95    ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.821      ; 3.244      ;
; -0.381 ; bufferedUART:io1|rxBuffer~24    ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.826      ; 3.251      ;
; -0.369 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.073      ; 3.010      ;
; -0.369 ; bufferedUART:io1|rxBuffer~131   ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.860      ; 3.297      ;
; -0.343 ; bufferedUART:io1|rxBuffer~81    ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.867      ; 3.330      ;
; -0.337 ; bufferedUART:io1|rxBuffer~44    ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.848      ; 3.317      ;
; -0.324 ; bufferedUART:io1|rxBuffer~101   ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.839      ; 3.321      ;
; -0.305 ; bufferedUART:io1|rxBuffer~79    ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 3.343      ;
; -0.277 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io2|dataOut[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.468      ; 2.497      ;
; -0.275 ; bufferedUART:io1|rxBuffer~122   ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.828      ; 3.359      ;
; -0.260 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io2|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.479      ; 2.525      ;
; -0.258 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|rxReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.076      ; 3.124      ;
; -0.258 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|rxReadPointer[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.076      ; 3.124      ;
; -0.258 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|rxReadPointer[4] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.076      ; 3.124      ;
; -0.258 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|rxReadPointer[5] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.076      ; 3.124      ;
; -0.258 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|rxReadPointer[3] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.076      ; 3.124      ;
; -0.258 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io1|rxReadPointer[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.076      ; 3.124      ;
; -0.253 ; bufferedUART:io2|rxBuffer~41    ; bufferedUART:io2|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.252      ; 2.805      ;
; -0.241 ; bufferedUART:io1|rxBuffer~53    ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.859      ; 3.424      ;
; -0.236 ; T80s:cpu1|T80:u0|A[0]           ; bufferedUART:io2|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 2.479      ; 2.549      ;
; -0.203 ; bufferedUART:io1|rxBuffer~99    ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.839      ; 3.442      ;
; -0.185 ; bufferedUART:io2|rxBuffer~114   ; bufferedUART:io2|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.247      ; 2.868      ;
; -0.180 ; bufferedUART:io1|rxBuffer~58    ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.841      ; 3.467      ;
; -0.166 ; bufferedUART:io2|rxBuffer~48    ; bufferedUART:io2|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.241      ; 2.881      ;
; -0.160 ; bufferedUART:io1|rxBuffer~48    ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.842      ; 3.488      ;
; -0.157 ; bufferedUART:io1|rxBuffer~66    ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.828      ; 3.477      ;
; -0.154 ; bufferedUART:io2|rxBuffer~87    ; bufferedUART:io2|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.240      ; 2.892      ;
; -0.150 ; bufferedUART:io2|rxBuffer~127   ; bufferedUART:io2|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.256      ; 2.912      ;
; -0.143 ; bufferedUART:io1|rxBuffer~106   ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.827      ; 3.490      ;
; -0.142 ; bufferedUART:io1|rxBuffer~55    ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.841      ; 3.505      ;
; -0.106 ; bufferedUART:io2|rxBuffer~67    ; bufferedUART:io2|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.266      ; 2.966      ;
+--------+---------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.742 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.049      ;
; 0.910 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.216      ;
; 0.912 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.218      ;
; 0.917 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.223      ;
; 0.919 ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.225      ;
; 0.934 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.240      ;
; 0.944 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.250      ;
; 0.955 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[11]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.261      ;
; 0.957 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[8]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.263      ;
; 0.958 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[15]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.264      ;
; 0.964 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.270      ;
; 1.106 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|I[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.413      ;
; 1.155 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.461      ;
; 1.174 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.480      ;
; 1.180 ; T80s:cpu1|T80:u0|I[7]                     ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.487      ;
; 1.186 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.492      ;
; 1.226 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.535      ;
; 1.233 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.540      ;
; 1.246 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.552      ;
; 1.449 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]            ; sdClock          ; cpuClock    ; 0.000        ; 0.441      ; 2.196      ;
; 1.458 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[11]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.765      ;
; 1.458 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[8]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.765      ;
; 1.459 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[15]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.766      ;
; 1.464 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.006      ; 1.776      ;
; 1.466 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.006      ; 1.778      ;
; 1.466 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.006      ; 1.778      ;
; 1.469 ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]            ; sdClock          ; cpuClock    ; 0.000        ; 0.431      ; 2.206      ;
; 1.471 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.778      ;
; 1.496 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.803      ;
; 1.496 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[11]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.803      ;
; 1.496 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[8]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.803      ;
; 1.497 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[15]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.804      ;
; 1.508 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.814      ;
; 1.596 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.902      ;
; 1.651 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.011      ; 1.968      ;
; 1.660 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.966      ;
; 1.664 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.971      ;
; 1.664 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.970      ;
; 1.670 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; -0.005     ; 1.971      ;
; 1.697 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[2]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 1.997      ;
; 1.698 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[3]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 1.998      ;
; 1.700 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[0]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 2.000      ;
; 1.701 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[5]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 2.001      ;
; 1.706 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.714 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.020      ;
; 1.715 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.021      ;
; 1.731 ; T80s:cpu1|T80:u0|IncDecZ                  ; T80s:cpu1|T80:u0|IncDecZ       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.037      ;
; 1.738 ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|DI_Reg[4]            ; sdClock          ; cpuClock    ; 0.000        ; 0.435      ; 2.479      ;
; 1.746 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.052      ;
; 1.750 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.056      ;
; 1.770 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.076      ;
; 1.772 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.078      ;
; 1.792 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.098      ;
; 1.800 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.106      ;
; 1.813 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][5] ; T80s:cpu1|T80:u0|RegBusA_r[5]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 2.120      ;
; 1.816 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.122      ;
; 1.829 ; T80s:cpu1|T80:u0|Fp[4]                    ; T80s:cpu1|T80:u0|F[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.135      ;
; 1.832 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.138      ;
; 1.836 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.142      ;
; 1.852 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.461      ; 5.923      ;
; 1.865 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 2.165      ;
; 1.872 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[1]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 2.177      ;
; 1.873 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|A[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 2.186      ;
; 1.876 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[6]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 2.181      ;
; 1.886 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.192      ;
; 1.892 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 2.192      ;
; 1.896 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.202      ;
; 1.899 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.205      ;
; 1.900 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.006     ; 2.200      ;
; 1.902 ; T80s:cpu1|T80:u0|DO[2]                    ; T80s:cpu1|T80:u0|DO[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.208      ;
; 1.902 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.208      ;
; 1.909 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.006      ; 2.221      ;
; 1.922 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.228      ;
; 1.926 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock         ; cpuClock    ; 0.000        ; -0.027     ; 2.205      ;
; 1.932 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.012     ; 2.226      ;
; 1.958 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.264      ;
; 1.959 ; T80s:cpu1|T80:u0|DO[6]                    ; T80s:cpu1|T80:u0|DO[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.265      ;
; 1.968 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.460      ; 6.038      ;
; 1.972 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][3] ; T80s:cpu1|T80:u0|RegBusA_r[11] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.278      ;
; 1.972 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.278      ;
; 1.980 ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.012      ; 2.298      ;
; 1.982 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.288      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.743 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.049      ;
; 0.746 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.052      ;
; 0.749 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.057      ;
; 0.754 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.060      ;
; 0.792 ; sd_controller:sd1|state.poll_cmd                ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.098      ;
; 0.865 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.171      ;
; 0.902 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[24]                   ; sd_controller:sd1|cmd_out[25]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.213      ;
; 0.915 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.221      ;
; 0.919 ; sd_controller:sd1|cmd_out[39]                   ; sd_controller:sd1|cmd_out[40]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.225      ;
; 0.923 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.229      ;
; 0.942 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.248      ;
; 0.968 ; sd_controller:sd1|state.cmd41                   ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.274      ;
; 0.972 ; sd_controller:sd1|state.cmd41                   ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.278      ;
; 1.075 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|state.write_block_init        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.381      ;
; 1.078 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|state.poll_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.384      ;
; 1.155 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.461      ;
; 1.155 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.461      ;
; 1.161 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.467      ;
; 1.165 ; sd_controller:sd1|recv_data[7]                  ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.471      ;
; 1.168 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.171 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.477      ;
; 1.175 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.481      ;
; 1.178 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.484      ;
; 1.179 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.485      ;
; 1.182 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.489      ;
; 1.183 ; sd_controller:sd1|state.cmd41                   ; sd_controller:sd1|cmd_out[1]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.489      ;
; 1.184 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.490      ;
; 1.189 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.495      ;
; 1.193 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.499      ;
; 1.196 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.502      ;
; 1.196 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.502      ;
; 1.209 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.515      ;
; 1.219 ; sd_controller:sd1|state.poll_cmd                ; sd_controller:sd1|state.idle                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.525      ;
; 1.226 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.537      ;
; 1.232 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.538      ;
; 1.235 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.542      ;
; 1.237 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.543      ;
; 1.237 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.543      ;
; 1.238 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.544      ;
; 1.239 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.545      ;
; 1.239 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.545      ;
; 1.239 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.545      ;
; 1.241 ; sd_controller:sd1|state.rst                     ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.547      ;
; 1.242 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.548      ;
; 1.246 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.552      ;
; 1.256 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.562      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxState.idle           ; bufferedUART:io2|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxState.dataBit        ; bufferedUART:io2|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[1]          ; bufferedUART:io2|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[2]          ; bufferedUART:io2|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[3]          ; bufferedUART:io2|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxState.stopBit        ; bufferedUART:io2|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txBitCount[0]          ; bufferedUART:io2|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txBitCount[1]          ; bufferedUART:io2|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txBitCount[2]          ; bufferedUART:io2|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txBitCount[3]          ; bufferedUART:io2|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txState.idle           ; bufferedUART:io2|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txByteSent             ; bufferedUART:io2|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txBuffer[7]            ; bufferedUART:io2|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|txd                    ; bufferedUART:io2|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.744 ; bufferedUART:io2|txBuffer[2]            ; bufferedUART:io2|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.050      ;
; 0.746 ; bufferedUART:io2|rxCurrentByteBuffer[4] ; bufferedUART:io2|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.052      ;
; 0.753 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~140           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; bufferedUART:io2|rxCurrentByteBuffer[3] ; bufferedUART:io2|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; bufferedUART:io2|rxCurrentByteBuffer[3] ; bufferedUART:io2|rxBuffer~104           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.061      ;
; 0.757 ; bufferedUART:io2|txClockCount[5]        ; bufferedUART:io2|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; bufferedUART:io2|rxBitCount[0]          ; bufferedUART:io2|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.064      ;
; 0.761 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.067      ;
; 0.763 ; bufferedUART:io2|rxCurrentByteBuffer[6] ; bufferedUART:io2|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.069      ;
; 0.763 ; bufferedUART:io2|rxCurrentByteBuffer[2] ; bufferedUART:io2|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.069      ;
; 0.763 ; bufferedUART:io2|rxCurrentByteBuffer[2] ; bufferedUART:io2|rxBuffer~103           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.069      ;
; 0.763 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.069      ;
; 0.766 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.072      ;
; 0.766 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~135           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.072      ;
; 0.768 ; bufferedUART:io2|rxCurrentByteBuffer[6] ; bufferedUART:io2|rxBuffer~107           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.074      ;
; 0.778 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.084      ;
; 0.808 ; bufferedUART:io2|rxInPointer[5]         ; bufferedUART:io2|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.114      ;
; 0.910 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~133           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; bufferedUART:io2|rxCurrentByteBuffer[0] ; bufferedUART:io2|rxBuffer~101           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.217      ;
; 0.914 ; bufferedUART:io2|rxCurrentByteBuffer[7] ; bufferedUART:io2|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.220      ;
; 0.915 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.221      ;
; 0.915 ; bufferedUART:io2|rxCurrentByteBuffer[7] ; bufferedUART:io2|rxBuffer~108           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.221      ;
; 0.917 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~139           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.223      ;
; 1.070 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~119           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.375      ;
; 1.072 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~134           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.378      ;
; 1.072 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.378      ;
; 1.078 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~124           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.383      ;
; 1.079 ; bufferedUART:io2|rxState.dataBit        ; bufferedUART:io2|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.385      ;
; 1.079 ; bufferedUART:io2|rxState.dataBit        ; bufferedUART:io2|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.385      ;
; 1.089 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.397      ;
; 1.091 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.399      ;
; 1.108 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~117           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.413      ;
; 1.146 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.452      ;
; 1.166 ; bufferedUART:io2|txBuffer[1]            ; bufferedUART:io2|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; bufferedUART:io2|txBuffer[5]            ; bufferedUART:io2|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.473      ;
; 1.170 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.479      ;
; 1.177 ; bufferedUART:io2|txClockCount[2]        ; bufferedUART:io2|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.483      ;
; 1.182 ; bufferedUART:io2|txClockCount[4]        ; bufferedUART:io2|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.488      ;
; 1.186 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.492      ;
; 1.187 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.493      ;
; 1.188 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.494      ;
; 1.190 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.496      ;
; 1.190 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.496      ;
; 1.193 ; bufferedUART:io2|txBitCount[0]          ; bufferedUART:io2|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.499      ;
; 1.194 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.500      ;
; 1.196 ; bufferedUART:io2|rxClockCount[2]        ; bufferedUART:io2|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.502      ;
; 1.196 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.502      ;
; 1.197 ; bufferedUART:io2|rxClockCount[0]        ; bufferedUART:io2|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.503      ;
; 1.197 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.503      ;
; 1.210 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~137           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.516      ;
; 1.210 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.516      ;
; 1.212 ; bufferedUART:io2|rxClockCount[5]        ; bufferedUART:io2|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.518      ;
; 1.212 ; bufferedUART:io2|rxCurrentByteBuffer[1] ; bufferedUART:io2|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.518      ;
; 1.213 ; bufferedUART:io2|rxCurrentByteBuffer[1] ; bufferedUART:io2|rxBuffer~102           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.519      ;
; 1.218 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.524      ;
; 1.219 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.525      ;
; 1.220 ; bufferedUART:io2|txBuffer[4]            ; bufferedUART:io2|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.531      ;
; 1.229 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.535      ;
; 1.231 ; bufferedUART:io2|rxInPointer[0]         ; bufferedUART:io2|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.537      ;
; 1.240 ; bufferedUART:io2|rxClockCount[4]        ; bufferedUART:io2|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.546      ;
; 1.245 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.551      ;
; 1.246 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~136           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.552      ;
; 1.247 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.553      ;
; 1.247 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~122           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 1.552      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -5.662 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.115     ; 6.087      ;
; -5.555 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.081     ; 6.014      ;
; -5.530 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 5.997      ;
; -5.486 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.115     ; 5.911      ;
; -5.434 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.126     ; 5.848      ;
; -5.434 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.126     ; 5.848      ;
; -5.434 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.126     ; 5.848      ;
; -5.434 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.126     ; 5.848      ;
; -5.407 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.819      ;
; -5.407 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.819      ;
; -5.407 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.819      ;
; -5.407 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.819      ;
; -5.407 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.819      ;
; -5.407 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.819      ;
; -5.407 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.819      ;
; -5.407 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.819      ;
; -5.407 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.819      ;
; -5.402 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.146     ; 5.796      ;
; -5.402 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.146     ; 5.796      ;
; -5.402 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.146     ; 5.796      ;
; -5.402 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.146     ; 5.796      ;
; -5.402 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.146     ; 5.796      ;
; -5.402 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.146     ; 5.796      ;
; -5.402 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.146     ; 5.796      ;
; -5.391 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.132     ; 5.799      ;
; -5.391 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.132     ; 5.799      ;
; -5.391 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.132     ; 5.799      ;
; -5.391 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.132     ; 5.799      ;
; -5.391 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.132     ; 5.799      ;
; -5.391 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.132     ; 5.799      ;
; -5.391 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.132     ; 5.799      ;
; -5.391 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.132     ; 5.799      ;
; -5.391 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.132     ; 5.799      ;
; -5.391 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.132     ; 5.799      ;
; -5.380 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.144     ; 5.776      ;
; -5.380 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.144     ; 5.776      ;
; -5.380 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.144     ; 5.776      ;
; -5.380 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.144     ; 5.776      ;
; -5.380 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.144     ; 5.776      ;
; -5.380 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.144     ; 5.776      ;
; -5.380 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.144     ; 5.776      ;
; -5.380 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.144     ; 5.776      ;
; -5.380 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.144     ; 5.776      ;
; -5.380 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io2|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.144     ; 5.776      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.371 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.113     ; 5.798      ;
; -5.361 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.738     ; 5.163      ;
; -5.327 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 5.775      ;
; -5.327 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 5.775      ;
; -5.327 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 5.775      ;
; -5.327 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.092     ; 5.775      ;
; -5.302 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 5.758      ;
; -5.302 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 5.758      ;
; -5.302 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 5.758      ;
; -5.302 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 5.758      ;
; -5.300 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.094     ; 5.746      ;
; -5.300 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.094     ; 5.746      ;
; -5.300 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.094     ; 5.746      ;
; -5.300 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.094     ; 5.746      ;
; -5.300 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.094     ; 5.746      ;
; -5.300 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.094     ; 5.746      ;
; -5.300 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.094     ; 5.746      ;
; -5.300 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.094     ; 5.746      ;
; -5.300 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.094     ; 5.746      ;
; -5.295 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 5.723      ;
; -5.295 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 5.723      ;
; -5.295 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 5.723      ;
; -5.295 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 5.723      ;
; -5.295 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 5.723      ;
; -5.295 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 5.723      ;
; -5.295 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 5.723      ;
; -5.284 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.098     ; 5.726      ;
; -5.284 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.098     ; 5.726      ;
; -5.284 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.098     ; 5.726      ;
; -5.284 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.098     ; 5.726      ;
; -5.284 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.098     ; 5.726      ;
; -5.284 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.098     ; 5.726      ;
; -5.284 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.098     ; 5.726      ;
; -5.284 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.098     ; 5.726      ;
; -5.284 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.098     ; 5.726      ;
; -5.284 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io2|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.098     ; 5.726      ;
; -5.275 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.086     ; 5.729      ;
; -5.275 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.086     ; 5.729      ;
; -5.275 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.086     ; 5.729      ;
; -5.275 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.086     ; 5.729      ;
; -5.275 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.086     ; 5.729      ;
; -5.275 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.086     ; 5.729      ;
; -5.275 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.086     ; 5.729      ;
; -5.275 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.086     ; 5.729      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.628 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.663      ;
; -1.628 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.663      ;
; -1.628 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.663      ;
; -1.628 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.663      ;
; -1.628 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.663      ;
; -1.628 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.663      ;
; -1.628 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.663      ;
; -1.628 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.663      ;
; -1.628 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.663      ;
; -1.497 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.532      ;
; -1.497 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.532      ;
; -1.497 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.532      ;
; -1.497 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.532      ;
; -1.497 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.532      ;
; -1.497 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.532      ;
; -1.497 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.532      ;
; -1.497 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.532      ;
; -1.497 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; -0.005     ; 2.532      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.249 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.301      ; 2.592      ;
; 0.249 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.301      ; 2.592      ;
; 0.378 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.301      ; 2.463      ;
; 0.378 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.301      ; 2.463      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; -0.708 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.365      ; 2.463      ;
; -0.708 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.365      ; 2.463      ;
; -0.579 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.365      ; 2.592      ;
; -0.579 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.365      ; 2.592      ;
+--------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                     ;
+-------+------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.724 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.719      ; 5.053      ;
; 1.733 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.688      ; 5.031      ;
; 1.733 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.688      ; 5.031      ;
; 1.733 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.688      ; 5.031      ;
; 1.733 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.688      ; 5.031      ;
; 1.733 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.688      ; 5.031      ;
; 1.733 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.688      ; 5.031      ;
; 1.733 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.688      ; 5.031      ;
; 1.733 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.688      ; 5.031      ;
; 1.733 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.688      ; 5.031      ;
; 1.733 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.688      ; 5.031      ;
; 1.744 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.700      ; 5.054      ;
; 1.744 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.700      ; 5.054      ;
; 1.744 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.700      ; 5.054      ;
; 1.744 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.700      ; 5.054      ;
; 1.744 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.700      ; 5.054      ;
; 1.744 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.700      ; 5.054      ;
; 1.744 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.700      ; 5.054      ;
; 1.744 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.700      ; 5.054      ;
; 1.744 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.700      ; 5.054      ;
; 1.744 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.700      ; 5.054      ;
; 1.755 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.686      ; 5.051      ;
; 1.755 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.686      ; 5.051      ;
; 1.755 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.686      ; 5.051      ;
; 1.755 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.686      ; 5.051      ;
; 1.755 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.686      ; 5.051      ;
; 1.755 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.686      ; 5.051      ;
; 1.755 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.686      ; 5.051      ;
; 1.760 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.704      ; 5.074      ;
; 1.760 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.704      ; 5.074      ;
; 1.760 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.704      ; 5.074      ;
; 1.760 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.704      ; 5.074      ;
; 1.760 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.704      ; 5.074      ;
; 1.760 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.704      ; 5.074      ;
; 1.760 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.704      ; 5.074      ;
; 1.760 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.704      ; 5.074      ;
; 1.760 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.704      ; 5.074      ;
; 1.787 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.706      ; 5.103      ;
; 1.787 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.706      ; 5.103      ;
; 1.787 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.706      ; 5.103      ;
; 1.787 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.706      ; 5.103      ;
; 2.015 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.717      ; 5.342      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.224 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.719      ; 5.053      ;
; 2.233 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.688      ; 5.031      ;
; 2.233 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.688      ; 5.031      ;
; 2.233 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.688      ; 5.031      ;
; 2.233 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.688      ; 5.031      ;
; 2.233 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.688      ; 5.031      ;
; 2.233 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.688      ; 5.031      ;
; 2.233 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.688      ; 5.031      ;
; 2.233 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.688      ; 5.031      ;
; 2.233 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.688      ; 5.031      ;
; 2.233 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.688      ; 5.031      ;
; 2.244 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.700      ; 5.054      ;
; 2.244 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.700      ; 5.054      ;
; 2.244 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.700      ; 5.054      ;
; 2.244 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.700      ; 5.054      ;
; 2.244 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.700      ; 5.054      ;
; 2.244 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.700      ; 5.054      ;
; 2.244 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.700      ; 5.054      ;
; 2.244 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.700      ; 5.054      ;
; 2.244 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.700      ; 5.054      ;
; 2.244 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.700      ; 5.054      ;
; 2.255 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.686      ; 5.051      ;
; 2.255 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.686      ; 5.051      ;
; 2.255 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.686      ; 5.051      ;
; 2.255 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.686      ; 5.051      ;
; 2.255 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.686      ; 5.051      ;
; 2.255 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.686      ; 5.051      ;
; 2.255 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.686      ; 5.051      ;
; 2.260 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.704      ; 5.074      ;
; 2.260 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.704      ; 5.074      ;
; 2.260 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.704      ; 5.074      ;
; 2.260 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.704      ; 5.074      ;
; 2.260 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.704      ; 5.074      ;
; 2.260 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.704      ; 5.074      ;
+-------+------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.231 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.532      ;
; 2.231 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.532      ;
; 2.231 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.532      ;
; 2.231 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.532      ;
; 2.231 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.532      ;
; 2.231 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.532      ;
; 2.231 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.532      ;
; 2.231 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.532      ;
; 2.231 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.532      ;
; 2.362 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.663      ;
; 2.362 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.663      ;
; 2.362 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.663      ;
; 2.362 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.663      ;
; 2.362 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.663      ;
; 2.362 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.663      ;
; 2.362 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.663      ;
; 2.362 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.663      ;
; 2.362 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; -0.005     ; 2.663      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; -2.495 ; -1.253       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -2.495 ; -1.253       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]  ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]  ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]  ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]  ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]  ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]  ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[4]  ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[4]  ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[5]  ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[5]  ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[6]  ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[6]  ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[7]  ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[7]  ;
; -1.806 ; -0.564       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_write_flag ;
; -1.806 ; -0.564       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_write_flag ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -1.767 ; -0.525       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -1.767 ; -0.525       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -1.253 ; -1.253       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~11|combout                   ;
; -1.253 ; -1.253       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~11|combout                   ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; 8.684  ; 8.684  ; Fall       ; clk             ;
; rxd2         ; clk        ; 8.253  ; 8.253  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.546  ; 8.546  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.659  ; 7.659  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.546  ; 8.546  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.909  ; 7.909  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.417  ; 7.417  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.650  ; 7.650  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.938  ; 7.938  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.726  ; 6.726  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.019  ; 7.019  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 10.164 ; 10.164 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 8.741  ; 8.741  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; -5.450 ; -5.450 ; Fall       ; clk             ;
; rxd2         ; clk        ; -5.546 ; -5.546 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.888 ; -5.888 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -6.824 ; -6.824 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -7.710 ; -7.710 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -7.073 ; -7.073 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.578 ; -6.578 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.469 ; -6.469 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -6.416 ; -6.416 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -5.888 ; -5.888 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.187 ; -6.187 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -5.838 ; -5.838 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -4.174 ; -4.174 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.188 ; 10.188 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 10.997 ; 10.997 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.673 ; 11.673 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 10.040 ; 10.040 ; Fall       ; clk                ;
; rts2             ; clk                ; 9.100  ; 9.100  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.213 ; 11.213 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 12.022 ; 12.022 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 12.698 ; 12.698 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.819 ; 10.819 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.819 ; 10.819 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 9.020  ; 9.020  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.233  ; 8.233  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 8.356  ; 8.356  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.900  ; 8.900  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 9.001  ; 9.001  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.422  ; 8.422  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.573  ; 8.573  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.251 ; 10.251 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.140 ; 10.140 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.029 ; 10.029 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.079 ; 10.079 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.872  ; 9.872  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.663  ; 9.663  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.793  ; 9.793  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.169 ; 10.169 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.801 ; 10.801 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.467 ; 10.467 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.801 ; 10.801 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.761  ; 9.761  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.251 ; 10.251 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.407 ; 10.407 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.662  ; 9.662  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.655 ; 10.655 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 9.250  ; 9.250  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.911  ; 8.911  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.981  ; 8.981  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.854 ; 10.854 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.835  ; 8.835  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.110  ; 9.110  ; Fall       ; serialClkCount[15] ;
; txd2             ; serialClkCount[15] ; 8.719  ; 8.719  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.188 ; 10.188 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 10.997 ; 10.997 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.673 ; 11.673 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 10.040 ; 10.040 ; Fall       ; clk                ;
; rts2             ; clk                ; 9.100  ; 9.100  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.131 ; 11.131 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 9.333  ; 9.333  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 9.132  ; 9.132  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 8.233  ; 8.233  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.819 ; 10.819 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 9.020  ; 9.020  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.233  ; 8.233  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 8.356  ; 8.356  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.900  ; 8.900  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 9.001  ; 9.001  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.422  ; 8.422  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.573  ; 8.573  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.251 ; 10.251 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.140 ; 10.140 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.029 ; 10.029 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.079 ; 10.079 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.872  ; 9.872  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.663  ; 9.663  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.793  ; 9.793  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.169 ; 10.169 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 9.250  ; 9.250  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.467 ; 10.467 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.801 ; 10.801 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.761  ; 9.761  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.251 ; 10.251 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.407 ; 10.407 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.662  ; 9.662  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.655 ; 10.655 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 9.250  ; 9.250  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.911  ; 8.911  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.981  ; 8.981  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 9.981  ; 9.981  ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.835  ; 8.835  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.110  ; 9.110  ; Fall       ; serialClkCount[15] ;
; txd2             ; serialClkCount[15] ; 8.719  ; 8.719  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.479 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.489 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.614 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.603 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.603 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.945 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.479 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.490 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.490 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.988  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.998  ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.123 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.112 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.112 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.454 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.988  ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.999  ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.999  ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.479    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.489    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.614    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.603    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.603    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.945    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.479    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 10.490    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.490    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.988     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.998     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.123    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.112    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.112    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.454    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.988     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.999     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.999     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cpuClock           ; -4.494 ; -1133.350     ;
; sdClock            ; -2.195 ; -166.788      ;
; clk                ; -2.110 ; -34.228       ;
; serialClkCount[15] ; -1.876 ; -489.952      ;
; T80s:cpu1|IORQ_n   ; -1.368 ; -48.519       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.317 ; -1.350        ;
; T80s:cpu1|IORQ_n   ; -0.559 ; -2.208        ;
; serialClkCount[15] ; 0.000  ; 0.000         ;
; cpuClock           ; 0.095  ; 0.000         ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.526 ; -79.359       ;
; sdClock            ; -0.025 ; -0.225        ;
; T80s:cpu1|IORQ_n   ; 0.245  ; 0.000         ;
+--------------------+--------+---------------+


+--------------------------------------------+
; Fast Model Removal Summary                 ;
+--------------------+-------+---------------+
; Clock              ; Slack ; End Point TNS ;
+--------------------+-------+---------------+
; serialClkCount[15] ; 0.203 ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.269 ; 0.000         ;
; sdClock            ; 0.849 ; 0.000         ;
+--------------------+-------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.423 ; -590.812      ;
; T80s:cpu1|IORQ_n   ; -1.046 ; -125.992      ;
; serialClkCount[15] ; -0.500 ; -356.000      ;
; cpuClock           ; -0.500 ; -346.000      ;
; sdClock            ; -0.500 ; -142.000      ;
+--------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.494 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.519      ;
; -4.475 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.496      ;
; -4.465 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.498      ;
; -4.463 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.496      ;
; -4.458 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.478      ;
; -4.458 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 5.478      ;
; -4.457 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.494      ;
; -4.452 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.487      ;
; -4.446 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.472      ;
; -4.445 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.478      ;
; -4.443 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.476      ;
; -4.419 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.456      ;
; -4.415 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.433      ;
; -4.414 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.439      ;
; -4.413 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.434      ;
; -4.398 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.423      ;
; -4.396 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.410      ;
; -4.392 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.429      ;
; -4.387 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.424      ;
; -4.386 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.412      ;
; -4.384 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.410      ;
; -4.383 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.409      ;
; -4.379 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.392      ;
; -4.379 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.392      ;
; -4.378 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.408      ;
; -4.377 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.398      ;
; -4.374 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.400      ;
; -4.373 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.394      ;
; -4.373 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.410      ;
; -4.373 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.401      ;
; -4.370 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 5.407      ;
; -4.369 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.390      ;
; -4.367 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.386      ;
; -4.366 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.392      ;
; -4.364 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.390      ;
; -4.363 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.394      ;
; -4.363 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.386      ;
; -4.358 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.389      ;
; -4.358 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.376      ;
; -4.353 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.395      ;
; -4.353 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.395      ;
; -4.353 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.389      ;
; -4.348 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 5.373      ;
; -4.348 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.379      ;
; -4.346 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.377      ;
; -4.345 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.371      ;
; -4.344 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.371      ;
; -4.344 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 5.363      ;
; -4.343 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.374      ;
; -4.342 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.363      ;
; -4.341 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 5.362      ;
; -4.340 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.370      ;
; -4.339 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.366      ;
; -4.339 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.353      ;
; -4.338 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.378      ;
; -4.335 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.353      ;
; -4.334 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.373      ;
; -4.334 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.018     ; 5.348      ;
; -4.334 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.365      ;
; -4.332 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.371      ;
; -4.332 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.363      ;
; -4.329 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.368      ;
; -4.329 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.355      ;
; -4.328 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.359      ;
; -4.328 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.359      ;
; -4.327 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.354      ;
; -4.327 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.366      ;
; -4.327 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.353      ;
; -4.327 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.353      ;
; -4.327 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.353      ;
; -4.327 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.345      ;
; -4.327 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.345      ;
; -4.326 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.369      ;
; -4.326 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 5.361      ;
; -4.324 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 5.351      ;
; -4.322 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.348      ;
; -4.322 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.348      ;
; -4.322 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.335      ;
; -4.322 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.335      ;
; -4.321 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.364      ;
; -4.321 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.351      ;
; -4.321 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.362      ;
; -4.321 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.354      ;
; -4.319 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.337      ;
; -4.317 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.356      ;
; -4.316 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.357      ;
; -4.316 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 5.344      ;
; -4.315 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.354      ;
; -4.315 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 5.347      ;
; -4.315 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.339      ;
; -4.314 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.353      ;
; -4.314 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.353      ;
; -4.314 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.345      ;
; -4.313 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.343      ;
; -4.312 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|A[6]                     ; cpuClock     ; cpuClock    ; 1.000        ; -0.457     ; 4.887      ;
; -4.312 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.351      ;
; -4.312 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 5.351      ;
; -4.312 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 5.338      ;
; -4.312 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.343      ;
; -4.310 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.343      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.195 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.074     ; 1.653      ;
; -2.195 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.074     ; 1.653      ;
; -2.116 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.071     ; 1.577      ;
; -2.116 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.071     ; 1.577      ;
; -2.116 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.071     ; 1.577      ;
; -2.116 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.071     ; 1.577      ;
; -2.116 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.071     ; 1.577      ;
; -2.116 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.071     ; 1.577      ;
; -2.016 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.074     ; 1.474      ;
; -2.016 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.074     ; 1.474      ;
; -2.016 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.074     ; 1.474      ;
; -2.016 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.074     ; 1.474      ;
; -2.016 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.074     ; 1.474      ;
; -2.016 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.074     ; 1.474      ;
; -1.998 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 1.445      ;
; -1.998 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 1.445      ;
; -1.998 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 1.445      ;
; -1.998 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.085     ; 1.445      ;
; -1.928 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.491     ; 1.969      ;
; -1.928 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.491     ; 1.969      ;
; -1.928 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.491     ; 1.969      ;
; -1.928 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.491     ; 1.969      ;
; -1.928 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.491     ; 1.969      ;
; -1.928 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.491     ; 1.969      ;
; -1.890 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.338      ;
; -1.890 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.338      ;
; -1.890 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.338      ;
; -1.890 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.338      ;
; -1.890 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.338      ;
; -1.890 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.338      ;
; -1.890 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.338      ;
; -1.810 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.505     ; 1.837      ;
; -1.810 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.505     ; 1.837      ;
; -1.810 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.505     ; 1.837      ;
; -1.810 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.505     ; 1.837      ;
; -1.807 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.845      ;
; -1.807 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.845      ;
; -1.803 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.841      ;
; -1.803 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.841      ;
; -1.803 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.841      ;
; -1.803 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.841      ;
; -1.803 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.841      ;
; -1.803 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.841      ;
; -1.680 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.083     ; 1.129      ;
; -1.668 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.711      ;
; -1.668 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.711      ;
; -1.647 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.095      ;
; -1.625 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 1.087      ;
; -1.617 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd41            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.527     ; 1.622      ;
; -1.617 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.cmd55            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.527     ; 1.622      ;
; -1.616 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.poll_cmd         ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.527     ; 1.621      ;
; -1.616 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_init ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.527     ; 1.621      ;
; -1.614 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_wait  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.527     ; 1.619      ;
; -1.602 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.640      ;
; -1.602 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.640      ;
; -1.602 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.640      ;
; -1.602 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.494     ; 1.640      ;
; -1.596 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[2]               ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.642      ;
; -1.596 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[3]               ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.642      ;
; -1.596 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[4]               ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.642      ;
; -1.596 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[9]               ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.642      ;
; -1.596 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[0]               ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.642      ;
; -1.596 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.642      ;
; -1.586 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.490     ; 1.628      ;
; -1.556 ; sd_controller:sd1|din_latched[5]  ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.084     ; 1.004      ;
; -1.555 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.598      ;
; -1.555 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.598      ;
; -1.541 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.584      ;
; -1.541 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.584      ;
; -1.541 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.584      ;
; -1.541 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.584      ;
; -1.541 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.584      ;
; -1.541 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.584      ;
; -1.496 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 0.958      ;
; -1.483 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.526      ;
; -1.483 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.526      ;
; -1.483 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[2]               ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.529      ;
; -1.483 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[3]               ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.529      ;
; -1.483 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[4]               ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.529      ;
; -1.483 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[9]               ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.529      ;
; -1.483 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[0]               ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.529      ;
; -1.483 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|byte_counter[1]               ; sdClock          ; sdClock     ; 1.000        ; 0.014      ; 2.529      ;
; -1.478 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[6]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.510      ;
; -1.478 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[7]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.510      ;
; -1.478 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[8]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.510      ;
; -1.478 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|byte_counter[5]               ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.510      ;
; -1.456 ; sd_controller:sd1|din_latched[0]  ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.070     ; 0.918      ;
; -1.453 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.rst              ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.496      ;
; -1.453 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.write_block_wait ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.496      ;
; -1.453 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.read_block_data  ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.496      ;
; -1.453 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|return_state.idle             ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.496      ;
; -1.428 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[0]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.471      ;
; -1.428 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[2]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.471      ;
; -1.428 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.471      ;
; -1.428 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.471      ;
; -1.428 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.471      ;
; -1.428 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.471      ;
; -1.428 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.471      ;
; -1.428 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.011      ; 2.471      ;
; -1.412 ; sd_controller:sd1|address[11]     ; sd_controller:sd1|cmd_out[19]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -1.066     ; 0.878      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                          ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                                                 ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.110 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -1.048     ; 1.594      ;
; -2.002 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -1.048     ; 1.486      ;
; -2.000 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.888     ; 1.644      ;
; -1.980 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.888     ; 1.624      ;
; -1.971 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -1.048     ; 1.455      ;
; -1.924 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -1.048     ; 1.408      ;
; -1.910 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.888     ; 1.554      ;
; -1.894 ; bufferedUART:io2|rxReadPointer[4] ; bufferedUART:io2|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.888     ; 1.538      ;
; -1.881 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.888     ; 1.525      ;
; -1.838 ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -1.048     ; 1.322      ;
; -1.699 ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -1.048     ; 1.183      ;
; -1.620 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|n_rts                                                                                                  ; T80s:cpu1|IORQ_n   ; clk         ; 0.500        ; -0.888     ; 1.264      ;
; -0.536 ; bufferedUART:io2|rxInPointer[3]   ; bufferedUART:io2|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.170      ; 1.738      ;
; -0.505 ; bufferedUART:io1|rxInPointer[1]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.163      ; 1.700      ;
; -0.505 ; bufferedUART:io2|rxInPointer[1]   ; bufferedUART:io2|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.170      ; 1.707      ;
; -0.466 ; bufferedUART:io2|rxInPointer[2]   ; bufferedUART:io2|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.170      ; 1.668      ;
; -0.452 ; bufferedUART:io1|rxInPointer[0]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.163      ; 1.647      ;
; -0.447 ; bufferedUART:io2|rxInPointer[0]   ; bufferedUART:io2|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.170      ; 1.649      ;
; -0.406 ; bufferedUART:io1|rxInPointer[2]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.163      ; 1.601      ;
; -0.364 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.396      ;
; -0.364 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.396      ;
; -0.364 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.396      ;
; -0.364 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.396      ;
; -0.364 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.396      ;
; -0.364 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.396      ;
; -0.360 ; bufferedUART:io2|rxInPointer[4]   ; bufferedUART:io2|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.170      ; 1.562      ;
; -0.343 ; bufferedUART:io1|rxInPointer[3]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.163      ; 1.538      ;
; -0.341 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.373      ;
; -0.341 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.373      ;
; -0.341 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.373      ;
; -0.341 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.373      ;
; -0.341 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.373      ;
; -0.341 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.373      ;
; -0.328 ; bufferedUART:io2|rxFilter[0]      ; bufferedUART:io2|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; bufferedUART:io2|rxFilter[0]      ; bufferedUART:io2|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; bufferedUART:io2|rxFilter[0]      ; bufferedUART:io2|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; bufferedUART:io2|rxFilter[0]      ; bufferedUART:io2|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; bufferedUART:io2|rxFilter[0]      ; bufferedUART:io2|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; bufferedUART:io2|rxFilter[0]      ; bufferedUART:io2|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.313 ; bufferedUART:io2|rxFilter[1]      ; bufferedUART:io2|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.345      ;
; -0.306 ; bufferedUART:io2|rxFilter[1]      ; bufferedUART:io2|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.338      ;
; -0.306 ; bufferedUART:io2|rxFilter[1]      ; bufferedUART:io2|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.338      ;
; -0.306 ; bufferedUART:io2|rxFilter[1]      ; bufferedUART:io2|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.338      ;
; -0.306 ; bufferedUART:io2|rxFilter[1]      ; bufferedUART:io2|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.338      ;
; -0.306 ; bufferedUART:io2|rxFilter[1]      ; bufferedUART:io2|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.338      ;
; -0.294 ; bufferedUART:io1|rxFilter[2]      ; bufferedUART:io1|rxdFiltered                                                                                            ; clk                ; clk         ; 1.000        ; -0.006     ; 1.320      ;
; -0.264 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; bufferedUART:io1|rxFilter[1]      ; bufferedUART:io1|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.296      ;
; -0.258 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io2|rxFilter[3]      ; bufferedUART:io2|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io2|rxFilter[3]      ; bufferedUART:io2|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io2|rxFilter[3]      ; bufferedUART:io2|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io2|rxFilter[3]      ; bufferedUART:io2|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io2|rxFilter[3]      ; bufferedUART:io2|rxFilter[3]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io2|rxFilter[3]      ; bufferedUART:io2|rxFilter[2]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.290      ;
; -0.244 ; bufferedUART:io1|rxInPointer[5]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.163      ; 1.439      ;
; -0.239 ; bufferedUART:io1|rxInPointer[4]   ; bufferedUART:io1|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.163      ; 1.434      ;
; -0.235 ; bufferedUART:io1|rxFilter[3]      ; bufferedUART:io1|rxdFiltered                                                                                            ; clk                ; clk         ; 1.000        ; -0.006     ; 1.261      ;
; -0.232 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg11  ; cpuClock           ; clk         ; 1.000        ; -0.001     ; 1.230      ;
; -0.232 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg10  ; cpuClock           ; clk         ; 1.000        ; -0.001     ; 1.230      ;
; -0.232 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg9   ; cpuClock           ; clk         ; 1.000        ; -0.001     ; 1.230      ;
; -0.232 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg8   ; cpuClock           ; clk         ; 1.000        ; -0.001     ; 1.230      ;
; -0.232 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7   ; cpuClock           ; clk         ; 1.000        ; -0.001     ; 1.230      ;
; -0.232 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg6   ; cpuClock           ; clk         ; 1.000        ; -0.001     ; 1.230      ;
; -0.232 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg5   ; cpuClock           ; clk         ; 1.000        ; -0.001     ; 1.230      ;
; -0.232 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg4   ; cpuClock           ; clk         ; 1.000        ; -0.001     ; 1.230      ;
; -0.232 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg3   ; cpuClock           ; clk         ; 1.000        ; -0.001     ; 1.230      ;
; -0.232 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg2   ; cpuClock           ; clk         ; 1.000        ; -0.001     ; 1.230      ;
; -0.232 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1   ; cpuClock           ; clk         ; 1.000        ; -0.001     ; 1.230      ;
; -0.232 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.001     ; 1.230      ;
; -0.231 ; bufferedUART:io2|rxInPointer[5]   ; bufferedUART:io2|n_rts                                                                                                  ; serialClkCount[15] ; clk         ; 1.000        ; 0.170      ; 1.433      ;
; -0.225 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a6~porta_address_reg0   ; cpuClock           ; clk         ; 1.000        ; -0.048     ; 1.176      ;
; -0.220 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a14~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.034     ; 1.185      ;
; -0.219 ; T80s:cpu1|T80:u0|A[0]             ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; -0.028     ; 1.190      ;
; -0.211 ; bufferedUART:io1|rxFilter[0]      ; bufferedUART:io1|rxdFiltered                                                                                            ; clk                ; clk         ; 1.000        ; -0.006     ; 1.237      ;
; -0.207 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg11 ; cpuClock           ; clk         ; 1.000        ; 0.009      ; 1.215      ;
; -0.207 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg10 ; cpuClock           ; clk         ; 1.000        ; 0.009      ; 1.215      ;
; -0.207 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg9  ; cpuClock           ; clk         ; 1.000        ; 0.009      ; 1.215      ;
; -0.207 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg8  ; cpuClock           ; clk         ; 1.000        ; 0.009      ; 1.215      ;
; -0.207 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7  ; cpuClock           ; clk         ; 1.000        ; 0.009      ; 1.215      ;
; -0.207 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg6  ; cpuClock           ; clk         ; 1.000        ; 0.009      ; 1.215      ;
; -0.207 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg5  ; cpuClock           ; clk         ; 1.000        ; 0.009      ; 1.215      ;
; -0.207 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4  ; cpuClock           ; clk         ; 1.000        ; 0.009      ; 1.215      ;
; -0.207 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg3  ; cpuClock           ; clk         ; 1.000        ; 0.009      ; 1.215      ;
; -0.207 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2  ; cpuClock           ; clk         ; 1.000        ; 0.009      ; 1.215      ;
; -0.207 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg1  ; cpuClock           ; clk         ; 1.000        ; 0.009      ; 1.215      ;
; -0.207 ; T80s:cpu1|T80:u0|A[12]            ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg0  ; cpuClock           ; clk         ; 1.000        ; 0.009      ; 1.215      ;
; -0.204 ; bufferedUART:io2|rxFilter[2]      ; bufferedUART:io2|rxFilter[0]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; bufferedUART:io2|rxFilter[2]      ; bufferedUART:io2|rxFilter[4]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; bufferedUART:io2|rxFilter[2]      ; bufferedUART:io2|rxFilter[5]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; bufferedUART:io2|rxFilter[2]      ; bufferedUART:io2|rxFilter[1]                                                                                            ; clk                ; clk         ; 1.000        ; 0.000      ; 1.236      ;
+--------+-----------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.876 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.238     ; 2.170      ;
; -1.855 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.251     ; 2.136      ;
; -1.811 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.252     ; 2.091      ;
; -1.790 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 2.057      ;
; -1.786 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.264     ; 2.054      ;
; -1.786 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~37  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.264     ; 2.054      ;
; -1.786 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~44  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.264     ; 2.054      ;
; -1.776 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.259     ; 2.049      ;
; -1.776 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~40  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.259     ; 2.049      ;
; -1.771 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.245     ; 2.058      ;
; -1.771 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~92  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.245     ; 2.058      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.245     ; 2.055      ;
; -1.765 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~42  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.277     ; 2.020      ;
; -1.765 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~37  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.277     ; 2.020      ;
; -1.765 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~44  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.277     ; 2.020      ;
; -1.759 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~105 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.248     ; 2.043      ;
; -1.755 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 2.015      ;
; -1.755 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~40  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 2.015      ;
; -1.753 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.239     ; 2.046      ;
; -1.753 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.239     ; 2.046      ;
; -1.750 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.258     ; 2.024      ;
; -1.750 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~92  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.258     ; 2.024      ;
; -1.747 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.258     ; 2.021      ;
; -1.746 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.248     ; 2.030      ;
; -1.746 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.248     ; 2.030      ;
; -1.744 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.242     ; 2.034      ;
; -1.744 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~88  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 2.011      ;
; -1.744 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.236     ; 2.040      ;
; -1.744 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.236     ; 2.040      ;
; -1.744 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.236     ; 2.040      ;
; -1.744 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.236     ; 2.040      ;
; -1.744 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.236     ; 2.040      ;
; -1.744 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.236     ; 2.040      ;
; -1.744 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.236     ; 2.040      ;
; -1.738 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~105 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.261     ; 2.009      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.252     ; 2.012      ;
; -1.732 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.252     ; 2.012      ;
; -1.725 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.261     ; 1.996      ;
; -1.725 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.261     ; 1.996      ;
; -1.723 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~30  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.255     ; 2.000      ;
; -1.723 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~88  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.977      ;
; -1.723 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.249     ; 2.006      ;
; -1.723 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.249     ; 2.006      ;
; -1.723 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.249     ; 2.006      ;
; -1.723 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.249     ; 2.006      ;
; -1.723 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.249     ; 2.006      ;
; -1.723 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.249     ; 2.006      ;
; -1.723 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.249     ; 2.006      ;
; -1.718 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~118 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.241     ; 2.009      ;
; -1.713 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.248     ; 1.997      ;
; -1.706 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.973      ;
; -1.706 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~110 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.973      ;
; -1.706 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~115 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.973      ;
; -1.706 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~114 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.973      ;
; -1.706 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.973      ;
; -1.706 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.973      ;
; -1.706 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~112 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.973      ;
; -1.702 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.253     ; 1.981      ;
; -1.697 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~118 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.254     ; 1.975      ;
; -1.693 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.960      ;
; -1.693 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.960      ;
; -1.693 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.960      ;
; -1.693 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.960      ;
; -1.693 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.960      ;
; -1.693 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.265     ; 1.960      ;
; -1.692 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.261     ; 1.963      ;
; -1.685 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.939      ;
; -1.685 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~110 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.939      ;
; -1.685 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~115 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.939      ;
; -1.685 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~114 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.939      ;
; -1.685 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.939      ;
; -1.685 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.939      ;
; -1.685 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~112 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.939      ;
; -1.681 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.266     ; 1.947      ;
; -1.678 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io2|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.246     ; 1.964      ;
; -1.672 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.926      ;
; -1.672 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.926      ;
; -1.672 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.926      ;
; -1.672 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.926      ;
; -1.672 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.926      ;
; -1.672 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.278     ; 1.926      ;
; -1.653 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~76  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.243     ; 1.942      ;
; -1.651 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~89  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.263     ; 1.920      ;
; -1.651 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~86  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.263     ; 1.920      ;
; -1.651 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~90  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.263     ; 1.920      ;
; -1.651 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.263     ; 1.920      ;
; -1.651 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~85  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.263     ; 1.920      ;
; -1.651 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~92  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.263     ; 1.920      ;
; -1.641 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.241     ; 1.932      ;
; -1.641 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.241     ; 1.932      ;
; -1.632 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~76  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.256     ; 1.908      ;
; -1.630 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~89  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.276     ; 1.886      ;
; -1.630 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~86  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.276     ; 1.886      ;
; -1.630 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~90  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.276     ; 1.886      ;
; -1.630 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.276     ; 1.886      ;
; -1.630 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~85  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.276     ; 1.886      ;
; -1.630 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~92  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.276     ; 1.886      ;
; -1.629 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.189      ; 2.350      ;
; -1.623 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.181      ; 2.336      ;
; -1.620 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.254     ; 1.898      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------+------------------+--------------+------------+------------+
; -1.368 ; T80s:cpu1|T80:u0|A[0]             ; sd_controller:sd1|host_read_flag  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.204     ; 1.696      ;
; -1.192 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.298     ; 1.926      ;
; -1.187 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.085     ; 2.134      ;
; -1.184 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.298     ; 1.918      ;
; -1.175 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.319     ; 1.888      ;
; -1.065 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.294     ; 1.803      ;
; -1.065 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.085     ; 2.012      ;
; -1.063 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.085     ; 2.010      ;
; -1.059 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.319     ; 1.772      ;
; -1.056 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.294     ; 1.794      ;
; -1.048 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.319     ; 1.761      ;
; -1.044 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.319     ; 1.757      ;
; -1.033 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.094     ; 1.971      ;
; -1.031 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.084     ; 1.979      ;
; -1.013 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.094     ; 1.951      ;
; -1.009 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.298     ; 1.743      ;
; -1.008 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.094     ; 1.946      ;
; -0.997 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|controlReg[5]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.223     ; 1.306      ;
; -0.987 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.319     ; 1.700      ;
; -0.961 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.319     ; 1.674      ;
; -0.945 ; T80s:cpu1|T80:u0|DO[6]            ; bufferedUART:io1|controlReg[6]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.010      ; 1.487      ;
; -0.939 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.085     ; 1.886      ;
; -0.928 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.084     ; 1.876      ;
; -0.927 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.299     ; 1.660      ;
; -0.922 ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.298     ; 1.656      ;
; -0.922 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.299     ; 1.655      ;
; -0.921 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.084     ; 1.869      ;
; -0.905 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.094     ; 1.843      ;
; -0.898 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.319     ; 1.611      ;
; -0.858 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.084     ; 1.806      ;
; -0.853 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.319     ; 1.566      ;
; -0.836 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|txByteWritten    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.054      ; 1.422      ;
; -0.836 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|txByteLatch[4]   ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.054      ; 1.422      ;
; -0.833 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.084     ; 1.781      ;
; -0.822 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.084     ; 1.770      ;
; -0.790 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|txByteLatch[0]   ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.112      ; 1.434      ;
; -0.790 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|txByteLatch[1]   ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.112      ; 1.434      ;
; -0.790 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|txByteLatch[2]   ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.112      ; 1.434      ;
; -0.790 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|txByteLatch[3]   ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.112      ; 1.434      ;
; -0.790 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|txByteLatch[5]   ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.112      ; 1.434      ;
; -0.790 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|txByteLatch[6]   ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.112      ; 1.434      ;
; -0.790 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|txByteLatch[7]   ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.112      ; 1.434      ;
; -0.789 ; T80s:cpu1|T80:u0|A[0]             ; n_RomActive                       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.358     ; 0.963      ;
; -0.788 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.085     ; 1.735      ;
; -0.786 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|controlReg[6]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.011      ; 1.329      ;
; -0.783 ; T80s:cpu1|T80:u0|A[5]             ; n_RomActive                       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.089      ; 1.404      ;
; -0.763 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.703      ;
; -0.763 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.703      ;
; -0.763 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.703      ;
; -0.763 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.703      ;
; -0.763 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.703      ;
; -0.763 ; bufferedUART:io2|rxReadPointer[1] ; bufferedUART:io2|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.703      ;
; -0.749 ; T80s:cpu1|T80:u0|DO[5]            ; bufferedUART:io1|controlReg[5]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.210     ; 1.071      ;
; -0.736 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.676      ;
; -0.736 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.676      ;
; -0.736 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.676      ;
; -0.736 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.676      ;
; -0.736 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.676      ;
; -0.736 ; bufferedUART:io2|rxReadPointer[0] ; bufferedUART:io2|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.676      ;
; -0.709 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.085     ; 1.656      ;
; -0.706 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.088     ; 1.650      ;
; -0.691 ; T80s:cpu1|T80:u0|A[2]             ; sd_controller:sd1|host_read_flag  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.243      ; 1.466      ;
; -0.688 ; bufferedUART:io2|rxReadPointer[4] ; bufferedUART:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.085     ; 1.635      ;
; -0.682 ; T80s:cpu1|T80:u0|DO[3]            ; bufferedUART:io1|txByteLatch[3]   ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.104      ; 1.318      ;
; -0.679 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.088     ; 1.623      ;
; -0.677 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.617      ;
; -0.677 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.617      ;
; -0.677 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.617      ;
; -0.677 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.617      ;
; -0.677 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.617      ;
; -0.677 ; bufferedUART:io2|rxReadPointer[2] ; bufferedUART:io2|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.617      ;
; -0.661 ; T80s:cpu1|T80:u0|A[7]             ; n_RomActive                       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.089      ; 1.282      ;
; -0.657 ; T80s:cpu1|T80:u0|DO[6]            ; bufferedUART:io1|txByteLatch[6]   ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.111      ; 1.300      ;
; -0.645 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.585      ;
; -0.645 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.585      ;
; -0.645 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.585      ;
; -0.645 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.585      ;
; -0.645 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.585      ;
; -0.645 ; bufferedUART:io2|rxReadPointer[3] ; bufferedUART:io2|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.585      ;
; -0.636 ; T80s:cpu1|T80:u0|A[1]             ; sd_controller:sd1|host_read_flag  ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.260      ; 1.428      ;
; -0.633 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.296     ; 1.369      ;
; -0.633 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.296     ; 1.369      ;
; -0.633 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.296     ; 1.369      ;
; -0.633 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.296     ; 1.369      ;
; -0.633 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.296     ; 1.369      ;
; -0.633 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.296     ; 1.369      ;
; -0.623 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.296     ; 1.359      ;
; -0.623 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.296     ; 1.359      ;
; -0.623 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.296     ; 1.359      ;
; -0.623 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.296     ; 1.359      ;
; -0.623 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.296     ; 1.359      ;
; -0.623 ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.296     ; 1.359      ;
; -0.609 ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.298     ; 1.343      ;
; -0.609 ; bufferedUART:io2|rxReadPointer[4] ; bufferedUART:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.085     ; 1.556      ;
; -0.607 ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.319     ; 1.320      ;
; -0.605 ; T80s:cpu1|T80:u0|DO[7]            ; bufferedUART:io1|controlReg[7]    ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.090     ; 1.047      ;
; -0.604 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|rxReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.544      ;
; -0.604 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|rxReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.544      ;
; -0.604 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|rxReadPointer[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.544      ;
; -0.604 ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|rxReadPointer[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.092     ; 1.544      ;
+--------+-----------------------------------+-----------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                     ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.317 ; serialClkCount[15]           ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.419      ; 0.395      ;
; -0.817 ; serialClkCount[15]           ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.419      ; 0.395      ;
; -0.033 ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.545      ; 0.650      ;
; 0.077  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.422      ; 0.637      ;
; 0.084  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.405      ; 0.627      ;
; 0.084  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.422      ; 0.644      ;
; 0.085  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.405      ; 0.628      ;
; 0.104  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.551      ; 0.793      ;
; 0.118  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.555      ; 0.811      ;
; 0.118  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.563      ; 0.819      ;
; 0.119  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.531      ; 0.788      ;
; 0.122  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.566      ; 0.826      ;
; 0.139  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.535      ; 0.812      ;
; 0.144  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.552      ; 0.834      ;
; 0.187  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.440      ; 0.765      ;
; 0.202  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.428      ; 0.768      ;
; 0.206  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.411      ; 0.755      ;
; 0.210  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.411      ; 0.759      ;
; 0.210  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a4~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.411      ; 0.759      ;
; 0.211  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.408      ; 0.757      ;
; 0.214  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.432      ; 0.784      ;
; 0.215  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.443      ; 0.796      ;
; 0.215  ; serialClkCount[4]            ; serialClkCount[4]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxdFiltered ; bufferedUART:io1|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io2|rxdFiltered ; bufferedUART:io2|rxdFiltered                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.220  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.415      ; 0.773      ;
; 0.220  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.415      ; 0.773      ;
; 0.222  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.423      ; 0.783      ;
; 0.224  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.391      ; 0.753      ;
; 0.225  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.423      ; 0.786      ;
; 0.228  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.391      ; 0.757      ;
; 0.231  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.567      ; 0.936      ;
; 0.232  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.391      ; 0.761      ;
; 0.232  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.426      ; 0.796      ;
; 0.240  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a5~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.391      ; 0.769      ;
; 0.244  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.407      ; 0.789      ;
; 0.246  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.412      ; 0.796      ;
; 0.247  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.423      ; 0.808      ;
; 0.248  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.559      ; 0.945      ;
; 0.248  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.407      ; 0.793      ;
; 0.248  ; cpuClkCount[5]               ; cpuClkCount[5]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.412      ; 0.799      ;
; 0.250  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.395      ; 0.783      ;
; 0.251  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.424      ; 0.813      ;
; 0.253  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.415      ; 0.806      ;
; 0.255  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.395      ; 0.788      ;
; 0.256  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.407      ; 0.801      ;
; 0.257  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.423      ; 0.818      ;
; 0.260  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.555      ; 0.953      ;
; 0.269  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.547      ; 0.954      ;
; 0.270  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.395      ; 0.803      ;
; 0.270  ; T80s:cpu1|T80:u0|A[3]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.557      ; 0.965      ;
; 0.271  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.407      ; 0.816      ;
; 0.275  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.395      ; 0.808      ;
; 0.292  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.412      ; 0.842      ;
; 0.310  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.432      ; 0.880      ;
; 0.318  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.444      ; 0.900      ;
; 0.328  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.427      ; 0.893      ;
; 0.330  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a3~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.424      ; 0.892      ;
; 0.331  ; T80s:cpu1|T80:u0|A[6]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.412      ; 0.881      ;
; 0.332  ; T80s:cpu1|T80:u0|A[4]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.427      ; 0.897      ;
; 0.339  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.426      ; 0.903      ;
; 0.340  ; T80s:cpu1|T80:u0|A[2]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a2~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.426      ; 0.904      ;
; 0.356  ; serialClkCount[7]            ; serialClkCount[7]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; serialClkCount[9]            ; serialClkCount[9]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; serialClkCount[11]           ; serialClkCount[11]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; sdClkCount[0]                ; sdClkCount[0]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; cpuClkCount[1]               ; cpuClkCount[1]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.412      ; 0.908      ;
; 0.359  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.415      ; 0.912      ;
; 0.359  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.417      ; 0.914      ;
; 0.359  ; serialClkCount[13]           ; serialClkCount[13]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; serialClkCount[14]           ; serialClkCount[14]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.429      ; 0.927      ;
; 0.361  ; cpuClkCount[1]               ; cpuClock                                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.365  ; sdClkCount[1]                ; sdClkCount[1]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; cpuClkCount[3]               ; cpuClkCount[3]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; cpuClkCount[4]               ; cpuClkCount[4]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.432      ; 0.936      ;
; 0.366  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.440      ; 0.944      ;
; 0.367  ; sdClkCount[3]                ; sdClkCount[3]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; serialClkCount[5]            ; serialClkCount[5]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; serialClkCount[6]            ; serialClkCount[6]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; cpuClkCount[0]               ; cpuClkCount[0]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; serialClkCount[8]            ; serialClkCount[8]                                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; serialClkCount[10]           ; serialClkCount[10]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; bufferedUART:io2|rxFilter[0] ; bufferedUART:io2|rxFilter[0]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; serialClkCount[12]           ; serialClkCount[12]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; bufferedUART:io1|rxFilter[5] ; bufferedUART:io1|rxFilter[5]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.372  ; sdClkCount[3]                ; sdClock                                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; cpuClkCount[2]               ; cpuClkCount[2]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; T80s:cpu1|T80:u0|A[7]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.427      ; 0.939      ;
; 0.375  ; sdClkCount[2]                ; sdClkCount[2]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; T80s:cpu1|T80:u0|A[1]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.434      ; 0.948      ;
; 0.377  ; sdClkCount[4]                ; sdClkCount[4]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; T80s:cpu1|T80:u0|A[5]        ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.415      ; 0.931      ;
; 0.379  ; bufferedUART:io2|rxFilter[1] ; bufferedUART:io2|rxFilter[1]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380  ; bufferedUART:io2|rxFilter[4] ; bufferedUART:io2|rxFilter[4]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; bufferedUART:io2|rxFilter[5] ; bufferedUART:io2|rxFilter[5]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; bufferedUART:io2|rxFilter[2] ; bufferedUART:io2|rxFilter[2]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.532      ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                             ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.559 ; bufferedUART:io2|txByteSent       ; bufferedUART:io2|txByteWritten    ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 0.935      ; 0.528      ;
; -0.323 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.955      ; 0.784      ;
; -0.206 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.951      ; 0.897      ;
; -0.170 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.930      ; 0.912      ;
; -0.137 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|dataOut[1]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.785      ; 0.800      ;
; -0.130 ; bufferedUART:io1|rxBuffer~130     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.208      ; 0.730      ;
; -0.118 ; bufferedUART:io1|rxBuffer~75      ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.211      ; 0.745      ;
; -0.115 ; sd_controller:sd1|sd_write_flag   ; sd_controller:sd1|host_write_flag ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 1.070      ; 0.607      ;
; -0.102 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|dataOut[0]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.794      ; 0.844      ;
; -0.096 ; sd_controller:sd1|block_write     ; sd_controller:sd1|block_write     ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.311      ; 0.367      ;
; -0.096 ; sd_controller:sd1|block_read      ; sd_controller:sd1|block_read      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.311      ; 0.367      ;
; -0.093 ; bufferedUART:io1|rxBuffer~120     ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.191      ; 0.750      ;
; -0.085 ; bufferedUART:io1|rxBuffer~91      ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.208      ; 0.775      ;
; -0.060 ; bufferedUART:io2|txByteSent       ; bufferedUART:io2|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.045      ; 0.637      ;
; -0.060 ; bufferedUART:io1|rxBuffer~138     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.191      ; 0.783      ;
; -0.056 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.950      ; 1.046      ;
; -0.044 ; bufferedUART:io1|rxBuffer~114     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.208      ; 0.816      ;
; -0.039 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.930      ; 1.043      ;
; -0.039 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.930      ; 1.043      ;
; -0.039 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.930      ; 1.043      ;
; -0.021 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.951      ; 1.082      ;
; -0.019 ; bufferedUART:io1|rxBuffer~128     ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.208      ; 0.841      ;
; -0.003 ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|dataOut[2]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.785      ; 0.934      ;
; 0.002  ; bufferedUART:io1|rxBuffer~127     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.208      ; 0.862      ;
; 0.003  ; bufferedUART:io1|txByteSent       ; bufferedUART:io1|txByteWritten    ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 0.397      ; 0.552      ;
; 0.004  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.794      ; 0.950      ;
; 0.006  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|rxReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.953      ; 1.111      ;
; 0.006  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|rxReadPointer[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.953      ; 1.111      ;
; 0.006  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|rxReadPointer[4] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.953      ; 1.111      ;
; 0.006  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|rxReadPointer[5] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.953      ; 1.111      ;
; 0.006  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|rxReadPointer[3] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.953      ; 1.111      ;
; 0.006  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io1|rxReadPointer[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.953      ; 1.111      ;
; 0.017  ; bufferedUART:io1|rxBuffer~136     ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.191      ; 0.860      ;
; 0.023  ; bufferedUART:io1|rxBuffer~69      ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.208      ; 0.883      ;
; 0.032  ; bufferedUART:io1|rxBuffer~97      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.211      ; 0.895      ;
; 0.035  ; bufferedUART:io1|rxBuffer~67      ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.211      ; 0.898      ;
; 0.038  ; bufferedUART:io1|rxBuffer~123     ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.211      ; 0.901      ;
; 0.039  ; bufferedUART:io1|rxBuffer~137     ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.216      ; 0.907      ;
; 0.047  ; bufferedUART:io2|rxBuffer~139     ; bufferedUART:io2|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.047      ; 0.746      ;
; 0.049  ; bufferedUART:io2|rxBuffer~137     ; bufferedUART:io2|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.067      ; 0.768      ;
; 0.053  ; bufferedUART:io1|rxBuffer~108     ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.207      ; 0.912      ;
; 0.056  ; bufferedUART:io2|rxBuffer~135     ; bufferedUART:io2|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.057      ; 0.765      ;
; 0.066  ; bufferedUART:io1|rxBuffer~47      ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.207      ; 0.925      ;
; 0.067  ; bufferedUART:io1|rxReadPointer[2] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.296      ; 0.515      ;
; 0.069  ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.296      ; 0.517      ;
; 0.083  ; bufferedUART:io1|rxBuffer~110     ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.208      ; 0.943      ;
; 0.085  ; bufferedUART:io1|rxReadPointer[5] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.296      ; 0.533      ;
; 0.087  ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.296      ; 0.535      ;
; 0.088  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.296      ; 0.536      ;
; 0.089  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.296      ; 0.537      ;
; 0.097  ; bufferedUART:io1|rxBuffer~135     ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.191      ; 0.940      ;
; 0.100  ; bufferedUART:io2|rxBuffer~75      ; bufferedUART:io2|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.071      ; 0.823      ;
; 0.102  ; bufferedUART:io1|rxBuffer~139     ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.211      ; 0.965      ;
; 0.115  ; bufferedUART:io1|rxBuffer~80      ; bufferedUART:io1|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.207      ; 0.974      ;
; 0.117  ; bufferedUART:io1|rxBuffer~41      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.220      ; 0.989      ;
; 0.117  ; bufferedUART:io1|rxBuffer~70      ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.191      ; 0.960      ;
; 0.122  ; bufferedUART:io2|rxBuffer~120     ; bufferedUART:io2|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.048      ; 0.822      ;
; 0.122  ; T80s:cpu1|T80:u0|DO[2]            ; sd_controller:sd1|address[11]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 0.919      ; 0.693      ;
; 0.124  ; bufferedUART:io1|rxBuffer~87      ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.206      ; 0.982      ;
; 0.126  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|rxReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.787      ; 1.065      ;
; 0.126  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|rxReadPointer[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.787      ; 1.065      ;
; 0.126  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|rxReadPointer[3] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.787      ; 1.065      ;
; 0.126  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|rxReadPointer[4] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.787      ; 1.065      ;
; 0.126  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|rxReadPointer[5] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.787      ; 1.065      ;
; 0.126  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|rxReadPointer[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.787      ; 1.065      ;
; 0.133  ; T80s:cpu1|T80:u0|DO[7]            ; sd_controller:sd1|address[24]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 0.905      ; 0.690      ;
; 0.136  ; T80s:cpu1|T80:u0|DO[1]            ; sd_controller:sd1|address[10]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 0.919      ; 0.707      ;
; 0.137  ; bufferedUART:io1|rxBuffer~126     ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.208      ; 0.997      ;
; 0.138  ; T80s:cpu1|T80:u0|DO[5]            ; sd_controller:sd1|address[14]     ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 0.919      ; 0.709      ;
; 0.146  ; bufferedUART:io1|rxBuffer~73      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.216      ; 1.014      ;
; 0.148  ; bufferedUART:io1|controlReg[7]    ; bufferedUART:io1|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; -0.500       ; 1.049      ; 0.849      ;
; 0.150  ; bufferedUART:io2|rxBuffer~66      ; bufferedUART:io2|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.071      ; 0.873      ;
; 0.153  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|dataOut[4]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.795      ; 1.100      ;
; 0.153  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|dataOut[6]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.795      ; 1.100      ;
; 0.153  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|dataOut[5]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.795      ; 1.100      ;
; 0.157  ; bufferedUART:io1|rxBuffer~125     ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.229      ; 1.038      ;
; 0.157  ; bufferedUART:io1|rxBuffer~61      ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.212      ; 1.021      ;
; 0.160  ; bufferedUART:io2|rxReadPointer[5] ; bufferedUART:io2|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.092      ; 0.404      ;
; 0.166  ; bufferedUART:io1|rxBuffer~131     ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.228      ; 1.046      ;
; 0.172  ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.298      ; 0.622      ;
; 0.175  ; bufferedUART:io2|rxBuffer~136     ; bufferedUART:io2|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.063      ; 0.890      ;
; 0.182  ; bufferedUART:io1|rxBuffer~27      ; bufferedUART:io1|dataOut[6]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.209      ; 1.043      ;
; 0.184  ; bufferedUART:io1|rxBuffer~71      ; bufferedUART:io1|dataOut[2]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.191      ; 1.027      ;
; 0.190  ; bufferedUART:io1|rxBuffer~118     ; bufferedUART:io1|dataOut[1]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.191      ; 1.033      ;
; 0.193  ; T80s:cpu1|T80:u0|A[0]             ; bufferedUART:io2|dataOut[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.791      ; 1.136      ;
; 0.193  ; bufferedUART:io1|rxBuffer~100     ; bufferedUART:io1|dataOut[7]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.207      ; 1.052      ;
; 0.194  ; bufferedUART:io2|rxBuffer~128     ; bufferedUART:io2|dataOut[3]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.067      ; 0.913      ;
; 0.203  ; bufferedUART:io2|rxBuffer~138     ; bufferedUART:io2|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.067      ; 0.922      ;
; 0.206  ; bufferedUART:io1|rxBuffer~82      ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.207      ; 1.065      ;
; 0.207  ; bufferedUART:io1|rxReadPointer[4] ; bufferedUART:io1|rxReadPointer[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.296      ; 0.655      ;
; 0.215  ; n_RomActive                       ; n_RomActive                       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.367      ;
; 0.216  ; bufferedUART:io2|rxBuffer~69      ; bufferedUART:io2|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.070      ; 0.938      ;
; 0.216  ; bufferedUART:io1|rxBuffer~21      ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.210      ; 1.078      ;
; 0.221  ; bufferedUART:io1|rxBuffer~122     ; bufferedUART:io1|dataOut[5]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.191      ; 1.064      ;
; 0.224  ; bufferedUART:io1|rxBuffer~81      ; bufferedUART:io1|dataOut[4]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.232      ; 1.108      ;
; 0.227  ; bufferedUART:io1|rxReadPointer[3] ; bufferedUART:io1|rxReadPointer[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.296      ; 0.675      ;
; 0.228  ; bufferedUART:io1|rxReadPointer[0] ; bufferedUART:io1|rxReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.296      ; 0.676      ;
; 0.228  ; bufferedUART:io1|rxBuffer~101     ; bufferedUART:io1|dataOut[0]       ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.207      ; 1.087      ;
; 0.228  ; T80s:cpu1|T80:u0|DO[0]            ; sd_controller:sd1|address[9]      ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 0.911      ; 0.791      ;
; 0.229  ; bufferedUART:io1|rxReadPointer[1] ; bufferedUART:io1|rxReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.296      ; 0.677      ;
+--------+-----------------------------------+-----------------------------------+--------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.000 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.266      ; 1.559      ;
; 0.013 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.559      ;
; 0.069 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~41            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.264      ; 1.626      ;
; 0.069 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~43            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.264      ; 1.626      ;
; 0.069 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~39            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.264      ; 1.626      ;
; 0.076 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.279      ; 1.648      ;
; 0.078 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.279      ; 1.650      ;
; 0.136 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~121           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.698      ;
; 0.136 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~123           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.698      ;
; 0.136 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~122           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.698      ;
; 0.136 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~119           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.698      ;
; 0.136 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~117           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.698      ;
; 0.136 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~124           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.698      ;
; 0.136 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~120           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.698      ;
; 0.141 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~73            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.684      ;
; 0.141 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~70            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.684      ;
; 0.141 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~75            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.684      ;
; 0.141 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~74            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.684      ;
; 0.141 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~71            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.684      ;
; 0.141 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~69            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.684      ;
; 0.141 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~72            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.250      ; 1.684      ;
; 0.144 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~25            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.710      ;
; 0.144 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~22            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.710      ;
; 0.144 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~27            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.710      ;
; 0.144 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~26            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.710      ;
; 0.144 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~23            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.710      ;
; 0.144 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~21            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.710      ;
; 0.144 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~28            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.710      ;
; 0.144 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~24            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.710      ;
; 0.149 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~57            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.715      ;
; 0.149 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~59            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.715      ;
; 0.149 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~58            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.715      ;
; 0.149 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~55            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.715      ;
; 0.149 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~53            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.715      ;
; 0.149 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~60            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.273      ; 1.715      ;
; 0.190 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~102           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.734      ;
; 0.190 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~107           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.734      ;
; 0.190 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~106           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.734      ;
; 0.190 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~103           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.734      ;
; 0.190 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~101           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.734      ;
; 0.190 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~108           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.734      ;
; 0.190 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~104           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.251      ; 1.734      ;
; 0.196 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.268      ; 1.757      ;
; 0.196 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.268      ; 1.757      ;
; 0.196 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.268      ; 1.757      ;
; 0.196 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.268      ; 1.757      ;
; 0.196 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.268      ; 1.757      ;
; 0.196 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.268      ; 1.757      ;
; 0.206 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~113           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.768      ;
; 0.206 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~110           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.768      ;
; 0.206 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~115           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.768      ;
; 0.206 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~114           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.768      ;
; 0.206 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~109           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.768      ;
; 0.206 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~116           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.768      ;
; 0.206 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~112           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.768      ;
; 0.215 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxState.idle           ; bufferedUART:io2|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxState.dataBit        ; bufferedUART:io2|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[1]          ; bufferedUART:io2|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[2]          ; bufferedUART:io2|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[3]          ; bufferedUART:io2|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxState.stopBit        ; bufferedUART:io2|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txBitCount[0]          ; bufferedUART:io2|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txBitCount[1]          ; bufferedUART:io2|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txBitCount[2]          ; bufferedUART:io2|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txBitCount[3]          ; bufferedUART:io2|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txState.idle           ; bufferedUART:io2|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txByteSent             ; bufferedUART:io2|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txBuffer[7]            ; bufferedUART:io2|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|txd                    ; bufferedUART:io2|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.232 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~54            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.272      ; 1.797      ;
; 0.232 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~56            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.272      ; 1.797      ;
; 0.236 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~38            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.783      ;
; 0.236 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~40            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.783      ;
; 0.240 ; bufferedUART:io2|rxCurrentByteBuffer[4] ; bufferedUART:io2|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; bufferedUART:io2|txBuffer[2]            ; bufferedUART:io2|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~140           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bufferedUART:io2|rxCurrentByteBuffer[3] ; bufferedUART:io2|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; bufferedUART:io2|rxCurrentByteBuffer[3] ; bufferedUART:io2|rxBuffer~104           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; bufferedUART:io2|rxBitCount[0]          ; bufferedUART:io2|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~42            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.788      ;
; 0.246 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~37            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.788      ;
; 0.246 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io2|rxBuffer~44            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.249      ; 1.788      ;
; 0.247 ; bufferedUART:io2|rxCurrentByteBuffer[6] ; bufferedUART:io2|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; bufferedUART:io2|txClockCount[5]        ; bufferedUART:io2|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.399      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.095 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.517      ; 1.905      ;
; 0.127 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.516      ; 1.936      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.223 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.511      ; 2.027      ;
; 0.239 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.392      ;
; 0.258 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.517      ; 2.068      ;
; 0.261 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.517      ; 2.071      ;
; 0.269 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.515      ; 2.077      ;
; 0.290 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.442      ;
; 0.290 ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.442      ;
; 0.294 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.516      ; 2.103      ;
; 0.302 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.511      ; 2.106      ;
; 0.302 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.511      ; 2.106      ;
; 0.308 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[11]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.460      ;
; 0.311 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[8]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.463      ;
; 0.312 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[15]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.464      ;
; 0.330 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.335 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.487      ;
; 0.341 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.493      ;
; 0.348 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.500      ;
; 0.355 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; T80s:cpu1|T80:u0|I[7]                     ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|I[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.526      ;
; 0.372 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.527      ;
; 0.379 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.531      ;
; 0.390 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.511      ; 2.194      ;
; 0.420 ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]            ; sdClock          ; cpuClock    ; 0.000        ; 0.157      ; 0.729      ;
; 0.421 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]            ; sdClock          ; cpuClock    ; 0.000        ; 0.161      ; 0.734      ;
; 0.431 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.583      ;
; 0.455 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 0.614      ;
; 0.460 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 0.619      ;
; 0.461 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 0.620      ;
; 0.466 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.511      ; 2.270      ;
; 0.467 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.511      ; 2.271      ;
; 0.468 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.620      ;
; 0.469 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.572      ; 1.193      ;
; 0.471 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.624      ;
; 0.477 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.630      ;
; 0.478 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[11]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.631      ;
; 0.480 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[8]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.633      ;
; 0.480 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[15]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.633      ;
; 0.482 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[11]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.635      ;
; 0.482 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[8]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.635      ;
; 0.483 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[15]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.636      ;
; 0.496 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 0.646      ;
; 0.499 ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|DI_Reg[4]            ; sdClock          ; cpuClock    ; 0.000        ; 0.155      ; 0.806      ;
; 0.501 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.516      ; 2.313      ;
; 0.512 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.666      ;
; 0.521 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; -0.004     ; 0.669      ;
; 0.522 ; T80s:cpu1|T80:u0|IncDecZ                  ; T80s:cpu1|T80:u0|IncDecZ       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.009      ; 0.683      ;
; 0.528 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.682      ;
; 0.535 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[5]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.578      ; 1.267      ;
; 0.538 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.517      ; 2.348      ;
; 0.538 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.690      ;
; 0.547 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.572      ; 1.272      ;
; 0.548 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 0.572      ; 1.272      ;
; 0.549 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.701      ;
; 0.553 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[2]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.012     ; 0.693      ;
; 0.554 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[3]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.012     ; 0.694      ;
; 0.556 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[5]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.012     ; 0.697      ;
; 0.557 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|IR[0]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.012     ; 0.697      ;
; 0.568 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|A[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.006      ; 0.726      ;
; 0.571 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.723      ;
; 0.573 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.007     ; 0.720      ;
; 0.577 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.007     ; 0.722      ;
; 0.579 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.007     ; 0.724      ;
; 0.584 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.736      ;
; 0.587 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.005      ; 0.744      ;
; 0.588 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|T80:u0|IR[6]         ; sdClock          ; cpuClock    ; 0.000        ; 0.161      ; 0.901      ;
; 0.589 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][5] ; T80s:cpu1|T80:u0|RegBusA_r[5]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.741      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.242 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.394      ;
; 0.244 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.261 ; sd_controller:sd1|state.poll_cmd                ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.413      ;
; 0.288 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.440      ;
; 0.292 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.444      ;
; 0.294 ; sd_controller:sd1|cmd_out[39]                   ; sd_controller:sd1|cmd_out[40]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.446      ;
; 0.305 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.457      ;
; 0.314 ; sd_controller:sd1|state.cmd41                   ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.466      ;
; 0.319 ; sd_controller:sd1|state.cmd41                   ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.471      ;
; 0.327 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[16]                   ; sd_controller:sd1|cmd_out[17]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[24]                   ; sd_controller:sd1|cmd_out[25]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.484      ;
; 0.340 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.492      ;
; 0.341 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|state.write_block_init        ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.492      ;
; 0.342 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|state.poll_cmd                ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.493      ;
; 0.359 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sd_controller:sd1|recv_data[7]                  ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; sd_controller:sd1|state.rst                     ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.529      ;
; 0.381 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; sd_controller:sd1|state.poll_cmd                ; sd_controller:sd1|state.idle                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; sd_controller:sd1|state.cmd41                   ; sd_controller:sd1|cmd_out[1]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.537      ;
; 0.387 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.539      ;
; 0.392 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.545      ;
; 0.399 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.551      ;
; 0.399 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.551      ;
; 0.405 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.557      ;
; 0.425 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.577      ;
; 0.426 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.578      ;
; 0.427 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.579      ;
; 0.428 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.580      ;
; 0.429 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.581      ;
; 0.430 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.582      ;
; 0.430 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.582      ;
; 0.430 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.582      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.526 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.234     ; 1.824      ;
; -1.491 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.242     ; 1.781      ;
; -1.491 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.242     ; 1.781      ;
; -1.491 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.242     ; 1.781      ;
; -1.491 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.242     ; 1.781      ;
; -1.480 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.244     ; 1.768      ;
; -1.480 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.244     ; 1.768      ;
; -1.480 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.244     ; 1.768      ;
; -1.480 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.244     ; 1.768      ;
; -1.480 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.244     ; 1.768      ;
; -1.480 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.244     ; 1.768      ;
; -1.480 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.244     ; 1.768      ;
; -1.480 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.244     ; 1.768      ;
; -1.480 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.244     ; 1.768      ;
; -1.478 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.750      ;
; -1.478 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.750      ;
; -1.478 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.750      ;
; -1.478 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.750      ;
; -1.478 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.750      ;
; -1.478 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.750      ;
; -1.478 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.750      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.259     ; 1.740      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.259     ; 1.740      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.259     ; 1.740      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.259     ; 1.740      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.259     ; 1.740      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.259     ; 1.740      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.259     ; 1.740      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.259     ; 1.740      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.259     ; 1.740      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.259     ; 1.740      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.247     ; 1.752      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.247     ; 1.752      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.247     ; 1.752      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.247     ; 1.752      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.247     ; 1.752      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.247     ; 1.752      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.247     ; 1.752      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.247     ; 1.752      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.247     ; 1.752      ;
; -1.467 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io2|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.247     ; 1.752      ;
; -1.453 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.247     ; 1.738      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.451 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.232     ; 1.751      ;
; -1.423 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.242     ; 1.713      ;
; -1.418 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.255     ; 1.695      ;
; -1.418 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.255     ; 1.695      ;
; -1.418 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.255     ; 1.695      ;
; -1.418 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.255     ; 1.695      ;
; -1.407 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.257     ; 1.682      ;
; -1.407 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.257     ; 1.682      ;
; -1.407 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.257     ; 1.682      ;
; -1.407 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.257     ; 1.682      ;
; -1.407 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.257     ; 1.682      ;
; -1.407 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.257     ; 1.682      ;
; -1.407 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.257     ; 1.682      ;
; -1.407 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.257     ; 1.682      ;
; -1.407 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.257     ; 1.682      ;
; -1.402 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.273     ; 1.661      ;
; -1.402 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.273     ; 1.661      ;
; -1.402 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.273     ; 1.661      ;
; -1.402 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.273     ; 1.661      ;
; -1.402 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.273     ; 1.661      ;
; -1.402 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.273     ; 1.661      ;
; -1.402 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.273     ; 1.661      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 1.651      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 1.651      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 1.651      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 1.651      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 1.651      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 1.651      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 1.651      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 1.651      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 1.651      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.272     ; 1.651      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.663      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.663      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.663      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.663      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.663      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.663      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.663      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.663      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.663      ;
; -1.391 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io2|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.260     ; 1.663      ;
; -1.388 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.250     ; 1.670      ;
; -1.388 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.250     ; 1.670      ;
; -1.388 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.250     ; 1.670      ;
; -1.388 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.250     ; 1.670      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.025 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 1.049      ;
; -0.025 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 1.049      ;
; -0.025 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 1.049      ;
; -0.025 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 1.049      ;
; -0.025 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 1.049      ;
; -0.025 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 1.049      ;
; -0.025 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 1.049      ;
; -0.025 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 1.049      ;
; -0.025 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 1.049      ;
; 0.031  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 0.993      ;
; 0.031  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 0.993      ;
; 0.031  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 0.993      ;
; 0.031  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 0.993      ;
; 0.031  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 0.993      ;
; 0.031  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 0.993      ;
; 0.031  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 0.993      ;
; 0.031  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 0.993      ;
; 0.031  ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; -0.008     ; 0.993      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.245 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.758      ; 1.045      ;
; 0.245 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.758      ; 1.045      ;
; 0.300 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.758      ; 0.990      ;
; 0.300 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.758      ; 0.990      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                     ;
+-------+------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.203 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.281      ; 1.777      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.770      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.770      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.770      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.770      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.770      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.770      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.770      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.770      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.770      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.254      ; 1.770      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.266      ; 1.782      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.266      ; 1.782      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.266      ; 1.782      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.266      ; 1.782      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.266      ; 1.782      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.266      ; 1.782      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.266      ; 1.782      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.266      ; 1.782      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.266      ; 1.782      ;
; 0.223 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.266      ; 1.782      ;
; 0.232 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.794      ;
; 0.232 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.794      ;
; 0.232 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.794      ;
; 0.232 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.794      ;
; 0.232 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.794      ;
; 0.232 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.794      ;
; 0.232 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.794      ;
; 0.232 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.794      ;
; 0.232 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.269      ; 1.794      ;
; 0.234 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.780      ;
; 0.234 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.780      ;
; 0.234 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.780      ;
; 0.234 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.780      ;
; 0.234 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.780      ;
; 0.234 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.780      ;
; 0.234 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.253      ; 1.780      ;
; 0.243 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.271      ; 1.807      ;
; 0.243 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.271      ; 1.807      ;
; 0.243 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.271      ; 1.807      ;
; 0.243 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.271      ; 1.807      ;
; 0.278 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.279      ; 1.850      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.703 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.281      ; 1.777      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.254      ; 1.770      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.254      ; 1.770      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.254      ; 1.770      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.254      ; 1.770      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.254      ; 1.770      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.254      ; 1.770      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.254      ; 1.770      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.254      ; 1.770      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.254      ; 1.770      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.254      ; 1.770      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.266      ; 1.782      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.266      ; 1.782      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.266      ; 1.782      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.266      ; 1.782      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.266      ; 1.782      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.266      ; 1.782      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.266      ; 1.782      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.266      ; 1.782      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.266      ; 1.782      ;
; 0.723 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.266      ; 1.782      ;
; 0.732 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.269      ; 1.794      ;
; 0.732 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.269      ; 1.794      ;
; 0.732 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.269      ; 1.794      ;
; 0.732 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.269      ; 1.794      ;
; 0.732 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.269      ; 1.794      ;
; 0.732 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.269      ; 1.794      ;
; 0.732 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.269      ; 1.794      ;
; 0.732 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.269      ; 1.794      ;
; 0.732 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.269      ; 1.794      ;
; 0.734 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.253      ; 1.780      ;
; 0.734 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.253      ; 1.780      ;
; 0.734 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.253      ; 1.780      ;
; 0.734 ; T80s:cpu1|IORQ_n ; bufferedUART:io2|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.253      ; 1.780      ;
+-------+------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.269 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.069      ; 0.990      ;
; 0.269 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.069      ; 0.990      ;
; 0.324 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.069      ; 1.045      ;
; 0.324 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 1.069      ; 1.045      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.849 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 0.993      ;
; 0.849 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 0.993      ;
; 0.849 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 0.993      ;
; 0.849 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 0.993      ;
; 0.849 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 0.993      ;
; 0.849 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 0.993      ;
; 0.849 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 0.993      ;
; 0.849 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 0.993      ;
; 0.849 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 0.993      ;
; 0.905 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 1.049      ;
; 0.905 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 1.049      ;
; 0.905 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 1.049      ;
; 0.905 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 1.049      ;
; 0.905 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 1.049      ;
; 0.905 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 1.049      ;
; 0.905 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 1.049      ;
; 0.905 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 1.049      ;
; 0.905 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; -0.008     ; 1.049      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+
; -1.046 ; -0.046       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -1.046 ; -0.046       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag  ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]      ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read      ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write     ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]  ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]  ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]  ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]  ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]  ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]  ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[3]  ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[4]  ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[4]  ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[5]  ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[5]  ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[6]  ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[6]  ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[7]  ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[7]  ;
; -0.811 ; 0.189        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_write_flag ;
; -0.811 ; 0.189        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_write_flag ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]       ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]       ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]       ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]       ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]       ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]       ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]       ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]       ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0] ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1] ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2] ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3] ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4] ;
; -0.796 ; 0.204        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -0.796 ; 0.204        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5] ;
; -0.598 ; 0.402        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
; -0.598 ; 0.402        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]    ;
+--------+--------------+----------------+------------------+------------------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; rxd1         ; clk        ; 3.448 ; 3.448 ; Fall       ; clk             ;
; rxd2         ; clk        ; 3.391 ; 3.391 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.432 ; 3.432 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.111 ; 3.111 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.432 ; 3.432 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.313 ; 3.313 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.101 ; 3.101 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.203 ; 3.203 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.231 ; 3.231 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.870 ; 2.870 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.922 ; 2.922 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 4.207 ; 4.207 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 3.690 ; 3.690 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; -2.418 ; -2.418 ; Fall       ; clk             ;
; rxd2         ; clk        ; -2.437 ; -2.437 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.583 ; -2.583 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.827 ; -2.827 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -3.146 ; -3.146 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.028 ; -3.028 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.814 ; -2.814 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.814 ; -2.814 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.735 ; -2.735 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.583 ; -2.583 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.639 ; -2.639 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.809 ; -2.809 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.127 ; -2.127 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.942 ; 3.942 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.161 ; 4.161 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.310 ; 4.310 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 4.411 ; 4.411 ; Fall       ; clk                ;
; rts2             ; clk                ; 4.013 ; 4.013 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.564 ; 4.564 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.783 ; 4.783 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.932 ; 4.932 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.481 ; 4.481 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.481 ; 4.481 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.656 ; 3.656 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.405 ; 3.405 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.407 ; 3.407 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.590 ; 3.590 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.632 ; 3.632 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.420 ; 3.420 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.514 ; 3.514 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.302 ; 4.302 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.273 ; 4.273 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.224 ; 4.224 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.255 ; 4.255 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.070 ; 4.070 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 3.969 ; 3.969 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.138 ; 4.138 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.157 ; 4.157 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.515 ; 4.515 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.468 ; 4.468 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.466 ; 4.466 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.148 ; 4.148 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.376 ; 4.376 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.515 ; 4.515 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.104 ; 4.104 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.423 ; 4.423 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.977 ; 3.977 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.789 ; 3.789 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.760 ; 3.760 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.342 ; 4.342 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.755 ; 3.755 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.862 ; 3.862 ; Fall       ; serialClkCount[15] ;
; txd2             ; serialClkCount[15] ; 3.766 ; 3.766 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.942 ; 3.942 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.161 ; 4.161 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.310 ; 4.310 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 4.411 ; 4.411 ; Fall       ; clk                ;
; rts2             ; clk                ; 4.013 ; 4.013 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.540 ; 4.540 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.677 ; 3.677 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.579 ; 3.579 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.405 ; 3.405 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.481 ; 4.481 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.656 ; 3.656 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.405 ; 3.405 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.407 ; 3.407 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.590 ; 3.590 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.632 ; 3.632 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.420 ; 3.420 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.514 ; 3.514 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.302 ; 4.302 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.273 ; 4.273 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.224 ; 4.224 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.255 ; 4.255 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.070 ; 4.070 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 3.969 ; 3.969 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.138 ; 4.138 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.157 ; 4.157 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.977 ; 3.977 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.468 ; 4.468 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.466 ; 4.466 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.148 ; 4.148 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.376 ; 4.376 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.515 ; 4.515 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.104 ; 4.104 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.423 ; 4.423 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.977 ; 3.977 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.789 ; 3.789 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.760 ; 3.760 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.067 ; 4.067 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.755 ; 3.755 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.862 ; 3.862 ; Fall       ; serialClkCount[15] ;
; txd2             ; serialClkCount[15] ; 3.766 ; 3.766 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.317 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.327 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.378 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.370 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.370 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.466 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.317 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.324 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.324 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.943 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.953 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.004 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.996 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.996 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.092 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.943 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.950 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.950 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.317     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.327     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.378     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.370     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.370     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.466     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.317     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.324     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.324     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.943     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.953     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.004     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.996     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.996     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.092     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.943     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.950     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.950     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+---------------------+-----------+---------+----------+---------+---------------------+
; Clock               ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -16.551   ; -2.284  ; -5.662   ; -0.708  ; -2.495              ;
;  T80s:cpu1|IORQ_n   ; -6.127    ; -1.871  ; 0.245    ; -0.708  ; -2.495              ;
;  clk                ; -8.433    ; -2.284  ; N/A      ; N/A     ; -2.277              ;
;  cpuClock           ; -16.551   ; 0.095   ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -7.670    ; 0.215   ; -1.628   ; 0.849   ; -0.742              ;
;  serialClkCount[15] ; -6.705    ; 0.000   ; -5.662   ; 0.203   ; -0.742              ;
; Design-wide TNS     ; -7981.196 ; -31.592 ; -306.06  ; -1.416  ; -2515.497           ;
;  T80s:cpu1|IORQ_n   ; -243.668  ; -29.308 ; 0.000    ; -1.416  ; -322.880            ;
;  clk                ; -605.607  ; -2.284  ; N/A      ; N/A     ; -940.121            ;
;  cpuClock           ; -4398.325 ; 0.000   ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -736.847  ; 0.000   ; -14.652  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -1996.749 ; 0.000   ; -291.408 ; 0.000   ; -528.304            ;
+---------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; 8.684  ; 8.684  ; Fall       ; clk             ;
; rxd2         ; clk        ; 8.253  ; 8.253  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.546  ; 8.546  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.659  ; 7.659  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.546  ; 8.546  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.909  ; 7.909  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.417  ; 7.417  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.650  ; 7.650  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.938  ; 7.938  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.726  ; 6.726  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.019  ; 7.019  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 10.164 ; 10.164 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 8.741  ; 8.741  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; rxd1         ; clk        ; -2.418 ; -2.418 ; Fall       ; clk             ;
; rxd2         ; clk        ; -2.437 ; -2.437 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.583 ; -2.583 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.827 ; -2.827 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -3.146 ; -3.146 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.028 ; -3.028 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.814 ; -2.814 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.814 ; -2.814 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.735 ; -2.735 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.583 ; -2.583 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.639 ; -2.639 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.809 ; -2.809 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.127 ; -2.127 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.188 ; 10.188 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 10.997 ; 10.997 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 11.673 ; 11.673 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 10.040 ; 10.040 ; Fall       ; clk                ;
; rts2             ; clk                ; 9.100  ; 9.100  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 11.213 ; 11.213 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 12.022 ; 12.022 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 12.698 ; 12.698 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.819 ; 10.819 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.819 ; 10.819 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 9.020  ; 9.020  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.233  ; 8.233  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 8.356  ; 8.356  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 8.900  ; 8.900  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 9.001  ; 9.001  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.422  ; 8.422  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.573  ; 8.573  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.251 ; 10.251 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.140 ; 10.140 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.029 ; 10.029 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.079 ; 10.079 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 9.872  ; 9.872  ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.663  ; 9.663  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.793  ; 9.793  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.169 ; 10.169 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.801 ; 10.801 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.467 ; 10.467 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 10.801 ; 10.801 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.761  ; 9.761  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.251 ; 10.251 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.407 ; 10.407 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.662  ; 9.662  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.655 ; 10.655 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 9.250  ; 9.250  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.911  ; 8.911  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.981  ; 8.981  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.854 ; 10.854 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 8.835  ; 8.835  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 9.110  ; 9.110  ; Fall       ; serialClkCount[15] ;
; txd2             ; serialClkCount[15] ; 8.719  ; 8.719  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.942 ; 3.942 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.161 ; 4.161 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.310 ; 4.310 ; Fall       ; T80s:cpu1|IORQ_n   ;
; rts1             ; clk                ; 4.411 ; 4.411 ; Fall       ; clk                ;
; rts2             ; clk                ; 4.013 ; 4.013 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 4.540 ; 4.540 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.677 ; 3.677 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.579 ; 3.579 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.405 ; 3.405 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.481 ; 4.481 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.656 ; 3.656 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.405 ; 3.405 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.407 ; 3.407 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.590 ; 3.590 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.632 ; 3.632 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.420 ; 3.420 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.514 ; 3.514 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.302 ; 4.302 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.273 ; 4.273 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.224 ; 4.224 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.255 ; 4.255 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.070 ; 4.070 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 3.969 ; 3.969 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.138 ; 4.138 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.157 ; 4.157 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.977 ; 3.977 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.468 ; 4.468 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.466 ; 4.466 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.148 ; 4.148 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.376 ; 4.376 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.515 ; 4.515 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.104 ; 4.104 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.423 ; 4.423 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.977 ; 3.977 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.789 ; 3.789 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.760 ; 3.760 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.067 ; 4.067 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 3.755 ; 3.755 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.862 ; 3.862 ; Fall       ; serialClkCount[15] ;
; txd2             ; serialClkCount[15] ; 3.766 ; 3.766 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 190      ; 0        ; 0        ; 400      ;
; cpuClock           ; clk                ; 385      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 114      ;
; T80s:cpu1|IORQ_n   ; clk                ; 0        ; 0        ; 112      ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4953898  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 28       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 3926     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 4522     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 906      ; 968      ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 28       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 356      ; 0        ; 2        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 450      ; 10       ; 0        ; 11       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 190      ; 0        ; 0        ; 400      ;
; cpuClock           ; clk                ; 385      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 114      ;
; T80s:cpu1|IORQ_n   ; clk                ; 0        ; 0        ; 112      ; 0        ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4953898  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 28       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 3926     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 4522     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 906      ; 968      ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 28       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 356      ; 0        ; 2        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 450      ; 10       ; 0        ; 11       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 702      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 162      ; 162      ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 702      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 162      ; 162      ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 381   ; 381  ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File ../ROMS/6502/M6502_BASIC_ROM.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../ROMS/6502/M6502_BASIC_ROM.qip
Warning (125092): Tcl Script File ../ROMS/Z80/Z80_BASIC_ROM.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../ROMS/Z80/Z80_BASIC_ROM.qip
Warning (125092): Tcl Script File ../ROMS/6809/M6809_EXT_BASIC_ROM.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../ROMS/6809/M6809_EXT_BASIC_ROM.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jan 12 20:42:11 2017
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.551
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.551     -4398.325 cpuClock 
    Info (332119):    -8.433      -605.607 clk 
    Info (332119):    -7.670      -736.847 sdClock 
    Info (332119):    -6.705     -1996.749 serialClkCount[15] 
    Info (332119):    -6.127      -243.668 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -2.284
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.284        -2.284 clk 
    Info (332119):    -1.871       -29.308 T80s:cpu1|IORQ_n 
    Info (332119):     0.499         0.000 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -5.662
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.662      -291.408 serialClkCount[15] 
    Info (332119):    -1.628       -14.652 sdClock 
    Info (332119):     0.249         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.708
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.708        -1.416 T80s:cpu1|IORQ_n 
    Info (332119):     1.724         0.000 serialClkCount[15] 
    Info (332119):     2.231         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.495      -322.880 T80s:cpu1|IORQ_n 
    Info (332119):    -2.277      -940.121 clk 
    Info (332119):    -0.742      -528.304 serialClkCount[15] 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -210.728 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.494
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.494     -1133.350 cpuClock 
    Info (332119):    -2.195      -166.788 sdClock 
    Info (332119):    -2.110       -34.228 clk 
    Info (332119):    -1.876      -489.952 serialClkCount[15] 
    Info (332119):    -1.368       -48.519 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.317
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.317        -1.350 clk 
    Info (332119):    -0.559        -2.208 T80s:cpu1|IORQ_n 
    Info (332119):     0.000         0.000 serialClkCount[15] 
    Info (332119):     0.095         0.000 cpuClock 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.526
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.526       -79.359 serialClkCount[15] 
    Info (332119):    -0.025        -0.225 sdClock 
    Info (332119):     0.245         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 serialClkCount[15] 
    Info (332119):     0.269         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.849         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -590.812 clk 
    Info (332119):    -1.046      -125.992 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -356.000 serialClkCount[15] 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -142.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 467 megabytes
    Info: Processing ended: Thu Jan 12 20:42:17 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


