Timing Analyzer report for ShiftRegister_Demo
Thu Mar 30 14:23:02 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst|clkOut'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst|clkOut'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst|clkOut'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst|clkOut'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ShiftRegister_Demo                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processors 3-4         ;   0.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; ClkDividerN:inst|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst|clkOut } ;
; CLOCK_50                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                      ;
+------------+-----------------+-------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                           ;
+------------+-----------------+-------------------------+------------------------------------------------+
; 210.79 MHz ; 210.79 MHz      ; CLOCK_50                ;                                                ;
; 790.51 MHz ; 437.64 MHz      ; ClkDividerN:inst|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.744 ; -73.154       ;
; ClkDividerN:inst|clkOut ; -0.265 ; -2.504        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_50                ; 0.451 ; 0.000         ;
; ClkDividerN:inst|clkOut ; 0.455 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; CLOCK_50                ; -3.000 ; -37.695        ;
; ClkDividerN:inst|clkOut ; -1.285 ; -15.420        ;
+-------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                              ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.744 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.657      ;
; -3.666 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.579      ;
; -3.653 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.566      ;
; -3.613 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.526      ;
; -3.549 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.462      ;
; -3.535 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.455      ;
; -3.527 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.447      ;
; -3.438 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.351      ;
; -3.409 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.322      ;
; -3.387 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.307      ;
; -3.386 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.299      ;
; -3.353 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.273      ;
; -3.347 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.267      ;
; -3.341 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.261      ;
; -3.307 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.227      ;
; -3.229 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.149      ;
; -3.218 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.131      ;
; -3.168 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.088      ;
; -3.153 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.066      ;
; -3.140 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.060      ;
; -3.075 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.995      ;
; -3.070 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.990      ;
; -3.068 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.555      ;
; -2.992 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.912      ;
; -2.920 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.840      ;
; -2.918 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.405      ;
; -2.886 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.806      ;
; -2.854 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.774      ;
; -2.805 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.724      ;
; -2.805 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.724      ;
; -2.805 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.724      ;
; -2.805 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.724      ;
; -2.805 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.724      ;
; -2.805 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.724      ;
; -2.805 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.724      ;
; -2.805 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.724      ;
; -2.805 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.724      ;
; -2.805 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.724      ;
; -2.803 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.505     ; 3.296      ;
; -2.803 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.505     ; 3.296      ;
; -2.803 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.505     ; 3.296      ;
; -2.803 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.505     ; 3.296      ;
; -2.803 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.505     ; 3.296      ;
; -2.803 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.505     ; 3.296      ;
; -2.803 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.505     ; 3.296      ;
; -2.803 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.505     ; 3.296      ;
; -2.803 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.505     ; 3.296      ;
; -2.803 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.505     ; 3.296      ;
; -2.797 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.717      ;
; -2.775 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.695      ;
; -2.741 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.660      ;
; -2.741 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.660      ;
; -2.741 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.660      ;
; -2.741 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.660      ;
; -2.741 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.660      ;
; -2.741 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.660      ;
; -2.741 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.660      ;
; -2.741 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.660      ;
; -2.741 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.660      ;
; -2.741 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.660      ;
; -2.724 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.650      ;
; -2.724 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.650      ;
; -2.724 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.650      ;
; -2.724 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.650      ;
; -2.724 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.650      ;
; -2.724 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.650      ;
; -2.724 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.650      ;
; -2.724 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.650      ;
; -2.724 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.650      ;
; -2.724 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.650      ;
; -2.717 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.637      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.635      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.635      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.635      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.635      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.635      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.635      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.635      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.635      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.635      ;
; -2.709 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.635      ;
; -2.650 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.576      ;
; -2.650 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.576      ;
; -2.650 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.576      ;
; -2.650 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.576      ;
; -2.650 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.576      ;
; -2.650 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.576      ;
; -2.650 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.576      ;
; -2.650 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.576      ;
; -2.650 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.576      ;
; -2.650 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.576      ;
; -2.647 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.567      ;
; -2.646 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.572      ;
; -2.646 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.572      ;
; -2.646 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.572      ;
; -2.646 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.572      ;
; -2.646 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.572      ;
; -2.646 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.572      ;
; -2.646 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.572      ;
; -2.646 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.572      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst|clkOut'                                                                                                                          ;
+--------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.265 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 1.186      ;
; -0.261 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 1.182      ;
; -0.256 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 1.177      ;
; -0.254 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 1.175      ;
; -0.251 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 1.172      ;
; -0.247 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 1.168      ;
; -0.246 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 1.167      ;
; -0.245 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 1.166      ;
; -0.244 ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 1.165      ;
; -0.235 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 1.156      ;
; -0.057 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 0.978      ;
; -0.052 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 0.973      ;
; -0.039 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 0.960      ;
; 0.093  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 0.828      ;
; 0.093  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 0.828      ;
; 0.094  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 0.827      ;
; 0.095  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 0.826      ;
; 0.096  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 0.825      ;
; 0.096  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 0.825      ;
; 0.097  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 0.824      ;
; 0.098  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[11] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 0.823      ;
; 0.108  ; ShiftRegisterN:inst2|s_shiftReg[11] ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.077     ; 0.813      ;
+--------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.451 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.716      ;
; 0.643 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.644 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.644 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.645 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.646 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.911      ;
; 0.649 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.914      ;
; 0.649 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.914      ;
; 0.650 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.915      ;
; 0.657 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.659 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.662 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.667 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.932      ;
; 0.667 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.932      ;
; 0.668 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.933      ;
; 0.668 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.933      ;
; 0.677 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.942      ;
; 0.680 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.945      ;
; 0.960 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.225      ;
; 0.961 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.226      ;
; 0.961 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.226      ;
; 0.961 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.226      ;
; 0.962 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.227      ;
; 0.962 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.227      ;
; 0.963 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.228      ;
; 0.970 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.235      ;
; 0.971 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.236      ;
; 0.972 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.237      ;
; 0.975 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.977 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.981 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.246      ;
; 0.981 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.246      ;
; 0.982 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.247      ;
; 0.984 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.249      ;
; 0.985 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.250      ;
; 0.985 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.250      ;
; 0.986 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.251      ;
; 0.989 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.254      ;
; 0.990 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.991 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.256      ;
; 0.994 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.259      ;
; 0.994 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.259      ;
; 0.995 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.997 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.262      ;
; 0.999 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.264      ;
; 1.081 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.346      ;
; 1.082 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.347      ;
; 1.082 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.347      ;
; 1.082 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.347      ;
; 1.083 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.348      ;
; 1.083 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.348      ;
; 1.084 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.349      ;
; 1.086 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.351      ;
; 1.087 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.352      ;
; 1.087 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.352      ;
; 1.087 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.352      ;
; 1.088 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.353      ;
; 1.088 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.353      ;
; 1.089 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.354      ;
; 1.097 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.362      ;
; 1.098 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.363      ;
; 1.102 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.102 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.102 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.103 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.368      ;
; 1.103 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.368      ;
; 1.105 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.370      ;
; 1.106 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.371      ;
; 1.107 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.372      ;
; 1.108 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.380      ;
; 1.108 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.373      ;
; 1.110 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.375      ;
; 1.111 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.376      ;
; 1.112 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.377      ;
; 1.115 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.380      ;
; 1.116 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.381      ;
; 1.117 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.382      ;
; 1.120 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.385      ;
; 1.120 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.385      ;
; 1.125 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.390      ;
; 1.208 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.473      ;
; 1.208 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.473      ;
; 1.208 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.473      ;
; 1.209 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.474      ;
; 1.209 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.474      ;
; 1.210 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.475      ;
; 1.213 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.478      ;
; 1.213 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.478      ;
; 1.213 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.478      ;
; 1.214 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.479      ;
; 1.214 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.479      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst|clkOut'                                                                                                                          ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.455 ; ShiftRegisterN:inst2|s_shiftReg[11] ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.718      ;
; 0.462 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[11] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.725      ;
; 0.462 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.725      ;
; 0.462 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.725      ;
; 0.463 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.726      ;
; 0.463 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.726      ;
; 0.463 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.726      ;
; 0.464 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.727      ;
; 0.464 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.727      ;
; 0.618 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.881      ;
; 0.635 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.898      ;
; 0.638 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.901      ;
; 0.663 ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.926      ;
; 0.664 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.927      ;
; 0.668 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.931      ;
; 0.670 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.933      ;
; 0.671 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.934      ;
; 0.672 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.935      ;
; 0.672 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.935      ;
; 0.673 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.936      ;
; 0.685 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.948      ;
; 0.690 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.077      ; 0.953      ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                       ;
+------------+-----------------+-------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                           ;
+------------+-----------------+-------------------------+------------------------------------------------+
; 228.1 MHz  ; 228.1 MHz       ; CLOCK_50                ;                                                ;
; 880.28 MHz ; 437.64 MHz      ; ClkDividerN:inst|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.384 ; -65.169       ;
; ClkDividerN:inst|clkOut ; -0.136 ; -1.228        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLOCK_50                ; 0.408 ; 0.000         ;
; ClkDividerN:inst|clkOut ; 0.418 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.000 ; -37.695       ;
; ClkDividerN:inst|clkOut ; -1.285 ; -15.420       ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.384 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.305      ;
; -3.274 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.195      ;
; -3.272 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.193      ;
; -3.249 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.170      ;
; -3.194 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.123      ;
; -3.192 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.113      ;
; -3.187 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.116      ;
; -3.110 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.031      ;
; -3.098 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.019      ;
; -3.075 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.996      ;
; -3.073 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.002      ;
; -3.035 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.964      ;
; -2.972 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.901      ;
; -2.970 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.898      ;
; -2.969 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.898      ;
; -2.931 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.852      ;
; -2.922 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.851      ;
; -2.848 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.777      ;
; -2.843 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.764      ;
; -2.806 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.735      ;
; -2.784 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.713      ;
; -2.774 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.703      ;
; -2.750 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.279      ;
; -2.660 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.589      ;
; -2.602 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.470     ; 3.131      ;
; -2.558 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.487      ;
; -2.553 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.482      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.510 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.438      ;
; -2.476 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.463     ; 3.012      ;
; -2.476 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.463     ; 3.012      ;
; -2.476 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.463     ; 3.012      ;
; -2.476 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.463     ; 3.012      ;
; -2.476 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.463     ; 3.012      ;
; -2.476 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.463     ; 3.012      ;
; -2.476 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.463     ; 3.012      ;
; -2.476 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.463     ; 3.012      ;
; -2.476 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.463     ; 3.012      ;
; -2.476 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.463     ; 3.012      ;
; -2.469 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.398      ;
; -2.466 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.394      ;
; -2.450 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.386      ;
; -2.450 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.386      ;
; -2.450 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.386      ;
; -2.450 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.386      ;
; -2.450 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.386      ;
; -2.450 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.386      ;
; -2.450 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.386      ;
; -2.450 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.386      ;
; -2.450 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.386      ;
; -2.450 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.386      ;
; -2.426 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.355      ;
; -2.421 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.349      ;
; -2.421 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.349      ;
; -2.421 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.349      ;
; -2.421 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.349      ;
; -2.421 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.349      ;
; -2.421 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.349      ;
; -2.421 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.349      ;
; -2.421 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.349      ;
; -2.421 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.349      ;
; -2.421 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.349      ;
; -2.400 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.336      ;
; -2.400 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.336      ;
; -2.400 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.336      ;
; -2.400 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.336      ;
; -2.400 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.336      ;
; -2.400 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.336      ;
; -2.400 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.336      ;
; -2.400 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.336      ;
; -2.400 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.336      ;
; -2.400 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.336      ;
; -2.349 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.285      ;
; -2.349 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.285      ;
; -2.349 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.285      ;
; -2.349 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.285      ;
; -2.349 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.285      ;
; -2.349 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.285      ;
; -2.349 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.285      ;
; -2.349 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.285      ;
; -2.349 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.285      ;
; -2.349 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.285      ;
; -2.348 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.277      ;
; -2.346 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.282      ;
; -2.346 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.282      ;
; -2.346 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.282      ;
; -2.346 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.282      ;
; -2.346 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.282      ;
; -2.346 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.282      ;
; -2.346 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.282      ;
; -2.346 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.282      ;
; -2.346 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.282      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst|clkOut'                                                                                                                           ;
+--------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.136 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.064      ;
; -0.133 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.061      ;
; -0.127 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.055      ;
; -0.126 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.054      ;
; -0.123 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.051      ;
; -0.120 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.048      ;
; -0.119 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.047      ;
; -0.118 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.046      ;
; -0.117 ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.045      ;
; -0.109 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 1.037      ;
; 0.053  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.875      ;
; 0.053  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.875      ;
; 0.068  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.860      ;
; 0.182  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.746      ;
; 0.182  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.746      ;
; 0.183  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.745      ;
; 0.185  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.743      ;
; 0.186  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.742      ;
; 0.186  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.742      ;
; 0.187  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.741      ;
; 0.188  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[11] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.740      ;
; 0.196  ; ShiftRegisterN:inst2|s_shiftReg[11] ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.071     ; 0.732      ;
+--------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.650      ;
; 0.587 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.828      ;
; 0.588 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.829      ;
; 0.588 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.589 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.830      ;
; 0.590 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.831      ;
; 0.590 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.831      ;
; 0.591 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.832      ;
; 0.591 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.832      ;
; 0.591 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.833      ;
; 0.593 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.593 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.594 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.835      ;
; 0.601 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.842      ;
; 0.606 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.847      ;
; 0.609 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.851      ;
; 0.610 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.852      ;
; 0.610 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.852      ;
; 0.611 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.853      ;
; 0.620 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.861      ;
; 0.622 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.863      ;
; 0.874 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.116      ;
; 0.874 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.115      ;
; 0.875 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.116      ;
; 0.876 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.117      ;
; 0.877 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.118      ;
; 0.877 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.118      ;
; 0.878 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.119      ;
; 0.878 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.120      ;
; 0.878 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.119      ;
; 0.878 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.119      ;
; 0.881 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.123      ;
; 0.881 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.123      ;
; 0.882 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.123      ;
; 0.886 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.127      ;
; 0.888 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.129      ;
; 0.889 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.130      ;
; 0.889 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.130      ;
; 0.892 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.134      ;
; 0.894 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.135      ;
; 0.897 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.139      ;
; 0.897 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.139      ;
; 0.898 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.140      ;
; 0.898 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.140      ;
; 0.900 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.141      ;
; 0.900 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.142      ;
; 0.905 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.146      ;
; 0.908 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.150      ;
; 0.909 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.150      ;
; 0.973 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.215      ;
; 0.973 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.214      ;
; 0.975 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.216      ;
; 0.976 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.217      ;
; 0.977 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.218      ;
; 0.977 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.219      ;
; 0.977 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.218      ;
; 0.984 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.226      ;
; 0.984 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.225      ;
; 0.986 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.227      ;
; 0.987 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.228      ;
; 0.987 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.228      ;
; 0.988 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.229      ;
; 0.988 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.230      ;
; 0.988 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.229      ;
; 0.988 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.229      ;
; 0.991 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.233      ;
; 0.991 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.233      ;
; 0.992 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.233      ;
; 0.996 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.238      ;
; 0.997 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.998 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.239      ;
; 0.999 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.240      ;
; 0.999 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.240      ;
; 0.999 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.241      ;
; 1.002 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.251      ;
; 1.002 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.244      ;
; 1.003 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.244      ;
; 1.004 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.245      ;
; 1.007 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.249      ;
; 1.007 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.249      ;
; 1.010 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.251      ;
; 1.010 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.252      ;
; 1.015 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.256      ;
; 1.018 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.260      ;
; 1.083 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.325      ;
; 1.083 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.324      ;
; 1.086 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.327      ;
; 1.087 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.328      ;
; 1.087 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.329      ;
; 1.087 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.328      ;
; 1.094 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.336      ;
; 1.094 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.335      ;
; 1.097 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.338      ;
; 1.098 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.339      ;
; 1.098 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.347      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst|clkOut'                                                                                                                           ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.418 ; ShiftRegisterN:inst2|s_shiftReg[11] ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.660      ;
; 0.423 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[11] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.665      ;
; 0.423 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.665      ;
; 0.424 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.666      ;
; 0.424 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.666      ;
; 0.425 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.667      ;
; 0.426 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.668      ;
; 0.426 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.668      ;
; 0.427 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.669      ;
; 0.570 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.812      ;
; 0.582 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.824      ;
; 0.584 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.826      ;
; 0.604 ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.846      ;
; 0.606 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.848      ;
; 0.608 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.850      ;
; 0.610 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.852      ;
; 0.612 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.854      ;
; 0.612 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.854      ;
; 0.613 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.855      ;
; 0.614 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.856      ;
; 0.623 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.865      ;
; 0.628 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.071      ; 0.870      ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -1.466 ; -21.743       ;
; ClkDividerN:inst|clkOut ; 0.380  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; ClkDividerN:inst|clkOut ; 0.203 ; 0.000         ;
; CLOCK_50                ; 0.206 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLOCK_50                ; -3.000 ; -31.684       ;
; ClkDividerN:inst|clkOut ; -1.000 ; -12.000       ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.466 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.406      ;
; -1.423 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.363      ;
; -1.418 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.358      ;
; -1.357 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.297      ;
; -1.326 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.266      ;
; -1.284 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.224      ;
; -1.279 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.226      ;
; -1.279 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.226      ;
; -1.269 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.209      ;
; -1.259 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.206      ;
; -1.244 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.191      ;
; -1.241 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.188      ;
; -1.216 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.156      ;
; -1.193 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.140      ;
; -1.187 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.127      ;
; -1.163 ; ClkDividerN:inst|s_divCounter[15] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.110      ;
; -1.160 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.107      ;
; -1.135 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.082      ;
; -1.109 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.056      ;
; -1.107 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.054      ;
; -1.094 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.837      ;
; -1.076 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 2.016      ;
; -1.074 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.021      ;
; -1.068 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.015      ;
; -1.011 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.958      ;
; -0.962 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.909      ;
; -0.924 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.871      ;
; -0.915 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.862      ;
; -0.862 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.605      ;
; -0.850 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.797      ;
; -0.842 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.842 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.789      ;
; -0.841 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.788      ;
; -0.791 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 1.541      ;
; -0.791 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 1.541      ;
; -0.791 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 1.541      ;
; -0.791 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 1.541      ;
; -0.791 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 1.541      ;
; -0.791 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 1.541      ;
; -0.791 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 1.541      ;
; -0.791 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 1.541      ;
; -0.791 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 1.541      ;
; -0.791 ; ClkDividerN:inst|s_divCounter[14] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.237     ; 1.541      ;
; -0.788 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.735      ;
; -0.783 ; ClkDividerN:inst|s_divCounter[13] ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.730      ;
; -0.772 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.719      ;
; -0.771 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.718      ;
; -0.763 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.717      ;
; -0.763 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.717      ;
; -0.763 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.717      ;
; -0.763 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.717      ;
; -0.763 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.717      ;
; -0.763 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.717      ;
; -0.763 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.717      ;
; -0.763 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.717      ;
; -0.763 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.717      ;
; -0.763 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.717      ;
; -0.748 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.702      ;
; -0.748 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.702      ;
; -0.748 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.702      ;
; -0.748 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.702      ;
; -0.748 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.702      ;
; -0.748 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.702      ;
; -0.748 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.702      ;
; -0.748 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.702      ;
; -0.748 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.702      ;
; -0.748 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.702      ;
; -0.745 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.699      ;
; -0.745 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.699      ;
; -0.745 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.699      ;
; -0.745 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.699      ;
; -0.745 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.699      ;
; -0.745 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.699      ;
; -0.745 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.699      ;
; -0.745 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.699      ;
; -0.745 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.699      ;
; -0.745 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.699      ;
; -0.734 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.674      ;
; -0.734 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.674      ;
; -0.734 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.674      ;
; -0.734 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.674      ;
; -0.734 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.674      ;
; -0.734 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.674      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst|clkOut'                                                                                                                          ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.380 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.568      ;
; 0.380 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.568      ;
; 0.386 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.562      ;
; 0.388 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.560      ;
; 0.388 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.560      ;
; 0.389 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.559      ;
; 0.390 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.558      ;
; 0.390 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.558      ;
; 0.393 ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.555      ;
; 0.396 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.552      ;
; 0.474 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.474      ;
; 0.478 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.470      ;
; 0.484 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.464      ;
; 0.554 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.394      ;
; 0.554 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.394      ;
; 0.554 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.394      ;
; 0.555 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.393      ;
; 0.556 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[11] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.392      ;
; 0.556 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.392      ;
; 0.556 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.392      ;
; 0.557 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.391      ;
; 0.563 ; ShiftRegisterN:inst2|s_shiftReg[11] ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 1.000        ; -0.039     ; 0.385      ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst|clkOut'                                                                                                                           ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.203 ; ShiftRegisterN:inst2|s_shiftReg[11] ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.326      ;
; 0.207 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[11] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.330      ;
; 0.207 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.330      ;
; 0.207 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.330      ;
; 0.207 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.330      ;
; 0.208 ; ShiftRegisterN:inst2|s_shiftReg[10] ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.331      ;
; 0.208 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.331      ;
; 0.209 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.332      ;
; 0.209 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.332      ;
; 0.270 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.393      ;
; 0.278 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.401      ;
; 0.282 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.405      ;
; 0.304 ; ShiftRegisterN:inst2|s_shiftReg[0]  ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.427      ;
; 0.306 ; ShiftRegisterN:inst2|s_shiftReg[1]  ; ShiftRegisterN:inst2|s_shiftReg[2]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.429      ;
; 0.307 ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.430      ;
; 0.307 ; ShiftRegisterN:inst2|s_shiftReg[3]  ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.430      ;
; 0.308 ; ShiftRegisterN:inst2|s_shiftReg[7]  ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.431      ;
; 0.309 ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ShiftRegisterN:inst2|s_shiftReg[10] ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.432      ;
; 0.309 ; ShiftRegisterN:inst2|s_shiftReg[8]  ; ShiftRegisterN:inst2|s_shiftReg[9]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.432      ;
; 0.316 ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ShiftRegisterN:inst2|s_shiftReg[6]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.439      ;
; 0.318 ; ShiftRegisterN:inst2|s_shiftReg[4]  ; ShiftRegisterN:inst2|s_shiftReg[5]  ; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 0.000        ; 0.039      ; 0.441      ;
+-------+-------------------------------------+-------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.206 ; ClkDividerN:inst|s_divCounter[25] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.330      ;
; 0.293 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.417      ;
; 0.294 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.295 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.296 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.420      ;
; 0.297 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.421      ;
; 0.300 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.424      ;
; 0.302 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.307 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.431      ;
; 0.307 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.431      ;
; 0.307 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.431      ;
; 0.308 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.432      ;
; 0.310 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[0]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.434      ;
; 0.313 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.437      ;
; 0.442 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.566      ;
; 0.443 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.567      ;
; 0.443 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.567      ;
; 0.444 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.568      ;
; 0.444 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.568      ;
; 0.444 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.568      ;
; 0.444 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.568      ;
; 0.452 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.576      ;
; 0.453 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.577      ;
; 0.453 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.577      ;
; 0.454 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.578      ;
; 0.454 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.578      ;
; 0.455 ; ClkDividerN:inst|s_divCounter[10] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.579      ;
; 0.455 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.579      ;
; 0.456 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.580      ;
; 0.456 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.580      ;
; 0.456 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.580      ;
; 0.456 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.580      ;
; 0.457 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.581      ;
; 0.457 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.581      ;
; 0.458 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.582      ;
; 0.459 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[1]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.583      ;
; 0.460 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[17] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.584      ;
; 0.461 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.585      ;
; 0.462 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[2]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.586      ;
; 0.462 ; ClkDividerN:inst|s_divCounter[11] ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.586      ;
; 0.463 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[18] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.587      ;
; 0.464 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.588      ;
; 0.465 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.589      ;
; 0.466 ; ClkDividerN:inst|s_divCounter[24] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.590      ;
; 0.468 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.592      ;
; 0.505 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.629      ;
; 0.506 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.630      ;
; 0.506 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.630      ;
; 0.507 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.631      ;
; 0.507 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.631      ;
; 0.507 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.631      ;
; 0.507 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.631      ;
; 0.508 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.632      ;
; 0.509 ; ClkDividerN:inst|s_divCounter[9]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.633      ;
; 0.509 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.633      ;
; 0.510 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.634      ;
; 0.510 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.634      ;
; 0.510 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.634      ;
; 0.510 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.634      ;
; 0.516 ; ClkDividerN:inst|clkOut           ; ClkDividerN:inst|clkOut           ; ClkDividerN:inst|clkOut ; CLOCK_50    ; 0.000        ; 1.593      ; 2.328      ;
; 0.519 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.643      ;
; 0.519 ; ClkDividerN:inst|s_divCounter[23] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.643      ;
; 0.519 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.643      ;
; 0.519 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.643      ;
; 0.520 ; ClkDividerN:inst|s_divCounter[12] ; ClkDividerN:inst|s_divCounter[16] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.047      ; 0.651      ;
; 0.520 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.644      ;
; 0.520 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.644      ;
; 0.521 ; ClkDividerN:inst|s_divCounter[22] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.645      ;
; 0.522 ; ClkDividerN:inst|s_divCounter[17] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.646      ;
; 0.522 ; ClkDividerN:inst|s_divCounter[2]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.646      ;
; 0.522 ; ClkDividerN:inst|s_divCounter[8]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.646      ;
; 0.523 ; ClkDividerN:inst|s_divCounter[20] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.647      ;
; 0.523 ; ClkDividerN:inst|s_divCounter[4]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.647      ;
; 0.525 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[3]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.649      ;
; 0.526 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[19] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.650      ;
; 0.527 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.651      ;
; 0.528 ; ClkDividerN:inst|s_divCounter[0]  ; ClkDividerN:inst|s_divCounter[4]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.652      ;
; 0.529 ; ClkDividerN:inst|s_divCounter[16] ; ClkDividerN:inst|s_divCounter[20] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.653      ;
; 0.530 ; ClkDividerN:inst|s_divCounter[6]  ; ClkDividerN:inst|s_divCounter[10] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.654      ;
; 0.531 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[21] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.655      ;
; 0.534 ; ClkDividerN:inst|s_divCounter[18] ; ClkDividerN:inst|s_divCounter[22] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.658      ;
; 0.571 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[7]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.695      ;
; 0.572 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[11] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.696      ;
; 0.573 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[5]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.697      ;
; 0.573 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[23] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.697      ;
; 0.573 ; ClkDividerN:inst|s_divCounter[21] ; ClkDividerN:inst|s_divCounter[25] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.697      ;
; 0.573 ; ClkDividerN:inst|s_divCounter[5]  ; ClkDividerN:inst|s_divCounter[9]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.697      ;
; 0.574 ; ClkDividerN:inst|s_divCounter[3]  ; ClkDividerN:inst|s_divCounter[8]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.698      ;
; 0.575 ; ClkDividerN:inst|s_divCounter[7]  ; ClkDividerN:inst|s_divCounter[12] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.699      ;
; 0.576 ; ClkDividerN:inst|s_divCounter[1]  ; ClkDividerN:inst|s_divCounter[6]  ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.700      ;
; 0.576 ; ClkDividerN:inst|s_divCounter[19] ; ClkDividerN:inst|s_divCounter[24] ; CLOCK_50                ; CLOCK_50    ; 0.000        ; 0.040      ; 0.700      ;
+-------+-----------------------------------+-----------------------------------+-------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Clock                    ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -3.744  ; 0.203 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                ; -3.744  ; 0.206 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst|clkOut ; -0.265  ; 0.203 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS          ; -75.658 ; 0.0   ; 0.0      ; 0.0     ; -53.115             ;
;  CLOCK_50                ; -73.154 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst|clkOut ; -2.504  ; 0.000 ; N/A      ; N/A     ; -15.420             ;
+--------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 22       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst|clkOut ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                ; CLOCK_50                ; 1214     ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; 22       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst|clkOut ; CLOCK_50                ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                ; CLOCK_50                ; 1214     ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; CLOCK_50                ; CLOCK_50                ; Base ; Constrained ;
; ClkDividerN:inst|clkOut ; ClkDividerN:inst|clkOut ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Mar 30 14:23:00 2023
Info: Command: quartus_sta ShiftRegister_Demo -c ShiftRegister_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ShiftRegister_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst|clkOut ClkDividerN:inst|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.744
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.744             -73.154 CLOCK_50 
    Info (332119):    -0.265              -2.504 ClkDividerN:inst|clkOut 
Info (332146): Worst-case hold slack is 0.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.451               0.000 CLOCK_50 
    Info (332119):     0.455               0.000 ClkDividerN:inst|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -15.420 ClkDividerN:inst|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.384             -65.169 CLOCK_50 
    Info (332119):    -0.136              -1.228 ClkDividerN:inst|clkOut 
Info (332146): Worst-case hold slack is 0.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.408               0.000 CLOCK_50 
    Info (332119):     0.418               0.000 ClkDividerN:inst|clkOut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -15.420 ClkDividerN:inst|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.466
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.466             -21.743 CLOCK_50 
    Info (332119):     0.380               0.000 ClkDividerN:inst|clkOut 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.203               0.000 ClkDividerN:inst|clkOut 
    Info (332119):     0.206               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.684 CLOCK_50 
    Info (332119):    -1.000             -12.000 ClkDividerN:inst|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 523 megabytes
    Info: Processing ended: Thu Mar 30 14:23:02 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


