## 1. 实验内容



## 2. 实验所用技术



## 3. 实验遇到的困难及解决办法



## 4. 实验所学到的知识

rom

时钟，地址，输出

```verilog
`timescale 1ns/1ns

module rom_tb();
    reg [11:0]cnt;
    reg clk 
    wire [11:0]rom_q;
    
    rom rom (
        .addraess(cnt),
        .clock(clk),
        q(rom_q)
    );
    
    initial clk = 1;
    always#10 clk = ~clk;
    
    initial begin 
        cnt = 0;
        #200;
        forever begin 
            cnt = cnt + 1;
        	#20;
        end
    end
endmodule 
```

