[
{'ICLASS': 'PABSB', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x1C no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():w:q REG1=MMX_B():r:q'},
{'ICLASS': 'PABSB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x1C osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():w:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PABSD', 'EXCEPTIONS': 'mmx-mem', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar NOTSX', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x1E no_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  MODRM()', 'OPERANDS': 'REG0=MMX_R():w:q MEM0:r:q'},
{'ICLASS': 'PABSD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar NOTSX', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x1E no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():w:q REG1=MMX_B():r:q'},
{'ICLASS': 'PABSD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar REQUIRES_ALIGNMENT', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'PATTERN': '0x0F 0x38 0x1E osz_refining_prefix MOD[mm] MOD!=3 REG[rrr] RM[nnn]  REFINING66() MODRM()', 'OPERANDS': 'REG0=XMM_R():w:dq MEM0:r:dq'},
{'ICLASS': 'PABSD', 'CPL': '3', 'ATTRIBUTES': 'simd_scalar', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'PATTERN': '0x0F 0x38 0x1E osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():w:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PABSW', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x1D no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():w:q REG1=MMX_B():r:q'},
{'ICLASS': 'PABSW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x1D osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():w:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PALIGNR', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x3A 0x0F no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  UIMM8()', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q IMM0:r:b'},
{'ICLASS': 'PALIGNR', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x3A 0x0F osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66() UIMM8()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq IMM0:r:b'},
{'ICLASS': 'PHADDD', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x02 no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q'},
{'ICLASS': 'PHADDD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x02 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PHADDSW', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x03 no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q'},
{'ICLASS': 'PHADDSW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x03 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PHADDW', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x01 no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q'},
{'ICLASS': 'PHADDW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x01 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PHSUBD', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x06 no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q'},
{'ICLASS': 'PHSUBD', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x06 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PHSUBSW', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x07 no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q'},
{'ICLASS': 'PHSUBSW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x07 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PHSUBW', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x05 no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q'},
{'ICLASS': 'PHSUBW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x05 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PMADDUBSW', 'EXCEPTIONS': 'mmx-mem', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'ATTRIBUTES': 'DOUBLE_WIDE_OUTPUT NOTSX', 'PATTERN': '0x0F 0x38 0x04 no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q:i8 REG1=MMX_B():r:q:i8'},
{'ICLASS': 'PMADDUBSW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT DOUBLE_WIDE_OUTPUT', 'PATTERN': '0x0F 0x38 0x04 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq:i8 REG1=XMM_B():r:dq:i8'},
{'ICLASS': 'PMULHRSW', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x0B no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q'},
{'ICLASS': 'PMULHRSW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x0B osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSHUFB', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x00 no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q'},
{'ICLASS': 'PSHUFB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x00 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSIGNB', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x08 no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q'},
{'ICLASS': 'PSIGNB', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x08 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSIGND', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'EXCEPTIONS': 'mmx-mem', 'PATTERN': '0x0F 0x38 0x0A no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q'},
{'ICLASS': 'PSIGND', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x0A osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
{'ICLASS': 'PSIGNW', 'EXCEPTIONS': 'mmx-mem', 'ATTRIBUTES': 'NOTSX', 'CPL': '3', 'CATEGORY': 'MMX', 'EXTENSION': 'SSSE3', 'ISA_SET': 'SSSE3MMX', 'PATTERN': '0x0F 0x38 0x09 no_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]', 'OPERANDS': 'REG0=MMX_R():rw:q REG1=MMX_B():r:q'},
{'ICLASS': 'PSIGNW', 'CPL': '3', 'CATEGORY': 'SSE', 'EXTENSION': 'SSSE3', 'EXCEPTIONS': 'SSE_TYPE_4', 'ATTRIBUTES': 'REQUIRES_ALIGNMENT', 'PATTERN': '0x0F 0x38 0x09 osz_refining_prefix MOD[0b11] MOD=3 REG[rrr] RM[nnn]  REFINING66()', 'OPERANDS': 'REG0=XMM_R():rw:dq REG1=XMM_B():r:dq'},
]
