# RISC-V: Simula√ß√£o

Este reposit√≥rio cont√©m os arquivos Verilog, simula√ß√£o e documenta√ß√£o para a implementa√ß√£o de um processador RISC-V de 32 bits de ciclo √∫nico, desenvolvido para a disciplina CSI509 - Organiza√ß√£o e Arquitetura de Computadores II da Universidade Federal de Ouro Preto (UFOP), campus Jo√£o Monlevade.

## Vis√£o Geral do Projeto

O objetivo do projeto √© projetar, implementar em Verilog e validar um processador funcional capaz de executar um subconjunto espec√≠fico de instru√ß√µes do padr√£o RISC-V. A arquitetura segue o modelo cl√°ssico de ciclo √∫nico apresentado no livro "Organiza√ß√£o e Projeto de Computadores II" de Patterson e Hennessy.

---

## üöÄ Conjunto de Instru√ß√µes Implementado (Grupo 07)

O processador foi projetado para executar o seguinte conjunto de instru√ß√µes:

| Tipo        | Instru√ß√£o | Descri√ß√£o                                    |
|-------------|-----------|----------------------------------------------|
| **Tipo-R** | `add`     | Adi√ß√£o de dois registradores.                |
|             | `and`     | Opera√ß√£o AND bit a bit.                      |
|             | `or`      | Opera√ß√£o OR bit a bit.                       |
|             | `srl`     | Deslocamento l√≥gico para a direita.          |
| **Tipo-I** | `lb`      | Carrega um byte da mem√≥ria (com extens√£o de sinal). |
| **Tipo-S** | `sb`      | Armazena um byte na mem√≥ria.                 |
| **Tipo-B** | `beq`     | Desvio condicional se operandos forem iguais. |

---

## üìÅ Estrutura do Reposit√≥rio

O projeto est√° organizado com os seguintes arquivos Verilog:

* **`riscv_processor_g7.v`**: O m√≥dulo top-level que interconecta todos os outros componentes.
* **M√≥dulos de Controle:**
    * `control_g7.v`: Unidade de controle principal.
    * `alu_control_g7.v`: Unidade de controle da ALU.
* **M√≥dulos do Caminho de Dados:**
    * `pc.v`: Contador de Programa (PC).
    * `reg_file.v`: Banco de 32 registradores.
    * `alu_g7.v`: Unidade L√≥gica e Aritm√©tica.
* **M√≥dulos de Mem√≥ria:**
    * `instruction_memory.v`: Mem√≥ria de instru√ß√µes.
    * `data_memory_byte.v`: Mem√≥ria de dados com suporte a acesso de bytes.
* **Simula√ß√£o:**
    * `testbench_g7.v`: Testbench para simula√ß√£o e verifica√ß√£o funcional.
    * `riscv_defines_g7.v`: Arquivo com defini√ß√µes de constantes (opcodes, etc.).
    * `meu_programa_g7.hex`: Um pequeno programa em hexadecimal usado para o teste.
* **Documenta√ß√£o:**
    * `relatorio.pdf`: Documento final do projeto em formato SBC.
    * `README.md`: Este arquivo.

---

## üíª Como Simular o Projeto

Para compilar e simular este projeto, voc√™ precisar√° ter o **Icarus Verilog** e o **GTKWave** instalados e configurados no PATH do sistema.

1.  **Clone o Reposit√≥rio:**
    ```bash
    git clone [URL_DO_SEU_REPOSITORIO]
    cd [NOME_DA_PASTA]
    ```

2.  **Compile todos os m√≥dulos Verilog:**
    Abra um terminal na pasta do projeto e execute o seguinte comando:
    ```bash
    iverilog -o processador.out testbench_g7.v riscv_processor_g7.v pc.v instruction_memory.v control_g7.v reg_file.v alu_control_g7.v alu_g7.v data_memory_byte.v
    ```
    Se nenhum erro for exibido, um arquivo `processador.out` ser√° gerado.

3.  **Execute a Simula√ß√£o:**
    Este comando ir√° rodar a simula√ß√£o e gerar o arquivo de forma de onda.
    ```bash
    vvp processador.out
    ```

4.  **Visualize as Formas de Onda:**
    Abra o arquivo de resultado com o GTKWave para analisar os sinais.
    ```bash
    gtkwave waveform.vcd
    ```

---

## üìÑ Documenta√ß√£o

A documenta√ß√£o completa do projeto, incluindo a descri√ß√£o detalhada da implementa√ß√£o, an√°lise dos resultados e considera√ß√µes finais, est√° dispon√≠vel no arquivo `relatorio.pdf`, formatado seguindo as normas da Sociedade Brasileira de Computa√ß√£o (SBC).

---

**Autores:**
* Laila Ferraz Souza Lima
