TimeQuest Timing Analyzer report for Multiplier
Wed Mar 13 13:56:15 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'
 13. Slow 1200mV 85C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'
 31. Slow 1200mV 0C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'
 48. Fast 1200mV 0C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 49. Fast 1200mV 0C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 50. Fast 1200mV 0C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'
 52. Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Multiplier                                                        ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------+-----------+------------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period     ; Frequency  ; Rise  ; Fall      ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+------------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; Base      ; 1.000      ; 1000.0 MHz ; 0.000 ; 0.500     ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { clkDivider:CLOCK_DIVIDER|o_clk }                     ;
; i_clk                                              ; Base      ; 20.000     ; 50.0 MHz   ; 0.000 ; 10.000    ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { i_clk }                                              ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 100000.000 ; 0.01 MHz   ; 0.000 ; 50000.000 ; 50.00      ; 5000      ; 1           ;       ;        ;           ;            ; false    ; i_clk  ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0] ; { PLL_HZ|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+------------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 267.02 MHz ; 267.02 MHz      ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 313.87 MHz ; 313.87 MHz      ; clkDivider:CLOCK_DIVIDER|o_clk                     ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -2.186 ; -79.647       ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.181 ; -0.181        ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.201 ; -0.201        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; 0.384  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                              ;
+----------------------------------------------------+-----------+---------------+
; Clock                                              ; Slack     ; End Point TNS ;
+----------------------------------------------------+-----------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.285    ; -88.665       ;
; i_clk                                              ; 9.891     ; 0.000         ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 49999.709 ; 0.000         ;
+----------------------------------------------------+-----------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                  ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.186 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.102      ;
; -2.175 ; multiplier:MULTIPLIER|r_multiplier[4]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 3.093      ;
; -2.172 ; multiplier:MULTIPLIER|r_multiplier[3]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 3.090      ;
; -2.170 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.086      ;
; -2.153 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.072      ;
; -2.153 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.072      ;
; -2.153 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.072      ;
; -2.153 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.072      ;
; -2.153 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.072      ;
; -2.153 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.072      ;
; -2.153 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.072      ;
; -2.150 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.069      ;
; -2.150 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.069      ;
; -2.150 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.069      ;
; -2.150 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.069      ;
; -2.150 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.069      ;
; -2.150 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.069      ;
; -2.150 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 3.069      ;
; -2.130 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.046      ;
; -2.068 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.984      ;
; -2.057 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.973      ;
; -2.014 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.930      ;
; -2.001 ; multiplier:MULTIPLIER|r_multiplier[1]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.919      ;
; -1.995 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.914      ;
; -1.992 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.911      ;
; -1.984 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.902      ;
; -1.984 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.902      ;
; -1.984 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.902      ;
; -1.984 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.902      ;
; -1.984 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.902      ;
; -1.984 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.902      ;
; -1.984 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.902      ;
; -1.984 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.902      ;
; -1.981 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.899      ;
; -1.981 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.899      ;
; -1.981 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.899      ;
; -1.981 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.899      ;
; -1.981 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.899      ;
; -1.981 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.899      ;
; -1.981 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.899      ;
; -1.981 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.899      ;
; -1.979 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.898      ;
; -1.979 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.898      ;
; -1.979 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.898      ;
; -1.979 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.898      ;
; -1.979 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.898      ;
; -1.979 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.898      ;
; -1.979 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.898      ;
; -1.973 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.889      ;
; -1.959 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.875      ;
; -1.939 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.855      ;
; -1.922 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.838      ;
; -1.917 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.833      ;
; -1.903 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.819      ;
; -1.891 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.807      ;
; -1.887 ; switch:SW|r_data.multiplicand[4]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.803      ;
; -1.877 ; switch:SW|r_data.multiplier[0]              ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.792      ;
; -1.866 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.782      ;
; -1.865 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.781      ;
; -1.859 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.775      ;
; -1.855 ; multiplier:MULTIPLIER|r_multiplier[2]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.773      ;
; -1.843 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.759      ;
; -1.833 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.752      ;
; -1.833 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.752      ;
; -1.833 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.752      ;
; -1.833 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.752      ;
; -1.833 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.752      ;
; -1.833 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.752      ;
; -1.833 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.752      ;
; -1.830 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.746      ;
; -1.821 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.740      ;
; -1.820 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.736      ;
; -1.817 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.736      ;
; -1.817 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.736      ;
; -1.817 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.736      ;
; -1.817 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.736      ;
; -1.817 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.736      ;
; -1.817 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.736      ;
; -1.817 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.736      ;
; -1.813 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.732      ;
; -1.813 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.732      ;
; -1.813 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.732      ;
; -1.813 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.732      ;
; -1.813 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.732      ;
; -1.813 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.732      ;
; -1.813 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.079     ; 2.732      ;
; -1.810 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.728      ;
; -1.810 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.728      ;
; -1.810 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.728      ;
; -1.810 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.728      ;
; -1.810 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.728      ;
; -1.810 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.728      ;
; -1.810 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.728      ;
; -1.810 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.728      ;
; -1.808 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.724      ;
; -1.807 ; switch:SW|r_data.multiplicand[5]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.723      ;
; -1.805 ; multiplier:MULTIPLIER|r_multiplier[0]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.723      ;
; -1.801 ; multiplier:MULTIPLIER|r_multiplier[6]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.080     ; 2.719      ;
; -1.796 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 2.711      ;
; -1.789 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 2.705      ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                              ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.181    ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.127     ; 0.734      ;
; 0.288     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.127     ; 0.765      ;
; 99996.255 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.651      ;
; 99996.269 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.611      ;
; 99996.270 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.610      ;
; 99996.271 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.609      ;
; 99996.273 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.607      ;
; 99996.275 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.605      ;
; 99996.276 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.604      ;
; 99996.290 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.628      ;
; 99996.291 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.627      ;
; 99996.292 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.626      ;
; 99996.294 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.624      ;
; 99996.294 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.613      ;
; 99996.296 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.622      ;
; 99996.297 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.621      ;
; 99996.306 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.601      ;
; 99996.316 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.602      ;
; 99996.318 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.600      ;
; 99996.318 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.600      ;
; 99996.321 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.597      ;
; 99996.323 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.595      ;
; 99996.324 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.594      ;
; 99996.325 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.582      ;
; 99996.342 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.576      ;
; 99996.344 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.574      ;
; 99996.344 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.574      ;
; 99996.347 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.571      ;
; 99996.349 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.569      ;
; 99996.349 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.531      ;
; 99996.350 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.568      ;
; 99996.351 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.529      ;
; 99996.351 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.529      ;
; 99996.354 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.526      ;
; 99996.356 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.524      ;
; 99996.357 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.523      ;
; 99996.370 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.536      ;
; 99996.387 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.519      ;
; 99996.397 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.510      ;
; 99996.415 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.503      ;
; 99996.416 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.502      ;
; 99996.417 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.501      ;
; 99996.419 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.499      ;
; 99996.421 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.497      ;
; 99996.422 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.496      ;
; 99996.426 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.481      ;
; 99996.438 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.469      ;
; 99996.440 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.467      ;
; 99996.457 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.450      ;
; 99996.459 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.448      ;
; 99996.502 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.404      ;
; 99996.509 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.371      ;
; 99996.511 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.369      ;
; 99996.511 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.369      ;
; 99996.514 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.366      ;
; 99996.516 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.364      ;
; 99996.517 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.363      ;
; 99996.519 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.387      ;
; 99996.519 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.387      ;
; 99996.528 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.390      ;
; 99996.529 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.389      ;
; 99996.529 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.378      ;
; 99996.530 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.388      ;
; 99996.532 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.386      ;
; 99996.534 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.384      ;
; 99996.535 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.383      ;
; 99996.541 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.376      ;
; 99996.543 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.374      ;
; 99996.543 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.374      ;
; 99996.546 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.371      ;
; 99996.546 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.371      ;
; 99996.548 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.369      ;
; 99996.548 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.369      ;
; 99996.548 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.369      ;
; 99996.549 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.368      ;
; 99996.550 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.330      ;
; 99996.551 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.366      ;
; 99996.552 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.328      ;
; 99996.552 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.328      ;
; 99996.553 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.364      ;
; 99996.553 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.353      ;
; 99996.554 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.363      ;
; 99996.555 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.325      ;
; 99996.557 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.350      ;
; 99996.557 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.323      ;
; 99996.558 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.349      ;
; 99996.558 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.322      ;
; 99996.568 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.350      ;
; 99996.569 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.349      ;
; 99996.570 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.348      ;
; 99996.570 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.337      ;
; 99996.572 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.346      ;
; 99996.572 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.335      ;
; 99996.572 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.092     ; 3.334      ;
; 99996.572 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.091     ; 3.335      ;
; 99996.574 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.344      ;
; 99996.575 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.343      ;
; 99996.579 ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.339      ;
; 99996.580 ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.338      ;
; 99996.581 ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.337      ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.201 ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.359      ; 0.676      ;
; 0.292  ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.359      ; 0.669      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.921      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.921      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.921      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.921      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.656  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.657  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.658  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.659  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.660  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.926      ;
; 0.660  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.682  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.948      ;
; 0.935  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.239      ;
; 0.954  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.258      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.239      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.239      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.974  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.975  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.241      ;
; 0.975  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.984  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.251      ;
; 0.986  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.252      ;
; 0.986  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.253      ;
; 0.987  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.253      ;
; 0.987  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.254      ;
; 0.987  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.254      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.254      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.254      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.989  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.256      ;
; 0.991  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.258      ;
; 0.992  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.259      ;
; 0.992  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.259      ;
; 0.993  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.259      ;
; 0.993  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.259      ;
; 0.993  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.260      ;
; 1.056  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.360      ;
; 1.061  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.365      ;
; 1.061  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.365      ;
; 1.075  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.379      ;
; 1.080  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.384      ;
; 1.081  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 1.385      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.360      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.360      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.360      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.095  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.362      ;
; 1.096  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.363      ;
; 1.096  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.363      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.365      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.366      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.366      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.366      ;
; 1.100  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.367      ;
; 1.101  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.367      ;
; 1.101  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.368      ;
; 1.101  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.368      ;
; 1.110  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.377      ;
; 1.112  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.378      ;
; 1.112  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.379      ;
; 1.113  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.380      ;
; 1.113  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.380      ;
; 1.114  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.380      ;
; 1.114  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.380      ;
; 1.114  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.381      ;
; 1.114  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.381      ;
; 1.114  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.381      ;
; 1.115  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.382      ;
; 1.117  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.383      ;
; 1.117  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.118  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.385      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                   ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.384 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.081      ;
; 0.387 ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.084      ;
; 0.402 ; control:SM|r_control.count[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; control:SM|r_control.count[2]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; control:SM|r_control.state[1]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|shift              ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; control:SM|r_control.state[0]                ; control:SM|r_control.state[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.674      ;
; 0.443 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.710      ;
; 0.449 ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.716      ;
; 0.450 ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.717      ;
; 0.450 ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.717      ;
; 0.451 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.718      ;
; 0.456 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.723      ;
; 0.456 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.723      ;
; 0.466 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.733      ;
; 0.482 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.749      ;
; 0.573 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.840      ;
; 0.577 ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.844      ;
; 0.597 ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.294      ;
; 0.599 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.866      ;
; 0.605 ; multiplier:MULTIPLIER|r_multiplier[6]        ; multiplier:MULTIPLIER|r_multiplier[5]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.872      ;
; 0.605 ; multiplier:MULTIPLIER|r_multiplier[3]        ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.872      ;
; 0.605 ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.872      ;
; 0.606 ; multiplier:MULTIPLIER|r_multiplier[5]        ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.873      ;
; 0.607 ; multiplier:MULTIPLIER|r_multiplier[1]        ; multiplier:MULTIPLIER|r_multiplier[0]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.874      ;
; 0.621 ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.888      ;
; 0.623 ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.890      ;
; 0.624 ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.891      ;
; 0.640 ; adder:ADDER|r_product[13]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.098      ; 0.924      ;
; 0.641 ; adder:ADDER|r_product[11]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.098      ; 0.925      ;
; 0.641 ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.098      ; 0.925      ;
; 0.655 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.922      ;
; 0.657 ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; adder:ADDER|r_product[3]                     ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; adder:ADDER|r_product[5]                     ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; adder:ADDER|r_product[14]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; adder:ADDER|r_product[1]                     ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; adder:ADDER|r_product[15]                    ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.926      ;
; 0.661 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.928      ;
; 0.666 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.363      ;
; 0.667 ; control:SM|r_control.count[1]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.934      ;
; 0.671 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.368      ;
; 0.673 ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[0]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.940      ;
; 0.675 ; switch:SW|r_data.multiplicand[8]             ; sign_reg:SIGN|r_val2                         ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.942      ;
; 0.679 ; control:SM|r_control.count[3]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.946      ;
; 0.679 ; control:SM|r_control.state[0]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.946      ;
; 0.684 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.381      ;
; 0.689 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.386      ;
; 0.698 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.395      ;
; 0.707 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.974      ;
; 0.716 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.983      ;
; 0.720 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.417      ;
; 0.725 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.422      ;
; 0.729 ; control:SM|r_control.clean                   ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.513      ; 1.428      ;
; 0.729 ; control:SM|r_control.clean                   ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.513      ; 1.428      ;
; 0.729 ; control:SM|r_control.clean                   ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.513      ; 1.428      ;
; 0.736 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[1]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.003      ;
; 0.737 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[0]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.004      ;
; 0.737 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.004      ;
; 0.737 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.004      ;
; 0.739 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[5]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.006      ;
; 0.739 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.006      ;
; 0.740 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[3]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.007      ;
; 0.747 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.444      ;
; 0.751 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.017      ;
; 0.760 ; switch:SW|r_data.multiplier[8]               ; sign_reg:SIGN|r_val1                         ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.026      ;
; 0.760 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.457      ;
; 0.774 ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.041      ;
; 0.774 ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.041      ;
; 0.774 ; control:SM|r_control.state[1]                ; control:SM|r_control.state[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.041      ;
; 0.788 ; multiplier:MULTIPLIER|r_multiplier[4]        ; multiplier:MULTIPLIER|r_multiplier[3]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.055      ;
; 0.790 ; multiplier:MULTIPLIER|r_multiplier[2]        ; multiplier:MULTIPLIER|r_multiplier[1]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.057      ;
; 0.792 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.489      ;
; 0.792 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.489      ;
; 0.797 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.494      ;
; 0.799 ; adder:ADDER|r_product[4]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.066      ;
; 0.804 ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.071      ;
; 0.806 ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.072      ;
; 0.806 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.503      ;
; 0.808 ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.074      ;
; 0.809 ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.075      ;
; 0.810 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.507      ;
; 0.811 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.508      ;
; 0.813 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.510      ;
; 0.813 ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.079      ;
; 0.821 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.088      ;
; 0.834 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.531      ;
; 0.842 ; switch:SW|r_data.multiplier[2]               ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.108      ;
; 0.845 ; multiplier:MULTIPLIER|r_multiplier[2]        ; multiplicand:MULTIPLICAND|shift              ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.112      ;
; 0.846 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.543      ;
; 0.847 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.114      ;
; 0.855 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.122      ;
; 0.859 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.511      ; 1.556      ;
; 0.860 ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.127      ;
; 0.865 ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.131      ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|shift              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; sign_reg:SIGN|r_val1                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; sign_reg:SIGN|r_val2                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[8]               ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.894  ; 9.894        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 9.912  ; 9.912        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.087 ; 10.087       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.106 ; 10.106       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 10.107 ; 10.107       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.107 ; 10.107       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.712 ; 49999.932    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[16]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[17]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[18]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[19]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[20]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[21]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[22]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[23]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[24]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[25]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[26]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[27]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[28]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[29]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[30]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[31]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|o_clk|clk                                                  ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[0]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[10]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[11]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[12]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[13]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[14]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[15]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[1]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[2]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[3]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[4]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[5]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[6]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[7]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[8]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[9]|clk                                           ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_HZ|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.540 ; 2.840 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.482 ; 1.816 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.458 ; 2.851 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.515 ; 2.920 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.402 ; 2.796 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.405 ; 2.809 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.490 ; 2.890 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.381 ; 2.775 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.515 ; 2.911 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.464 ; 2.871 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.348 ; 2.770 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.191 ; 2.572 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.465 ; 2.886 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.725 ; 3.111 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.661 ; 3.050 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.629 ; 3.018 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.455 ; 2.864 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.707 ; 3.106 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.396 ; 2.802 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.415 ; 2.836 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.176 ; -2.462 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.009 ; -1.340 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.973 ; -2.351 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.027 ; -2.417 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.919 ; -2.298 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.922 ; -2.310 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.003 ; -2.387 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.898 ; -2.277 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.027 ; -2.408 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.978 ; -2.369 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.852 ; -2.247 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.701 ; -2.058 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.978 ; -2.383 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.227 ; -2.598 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.166 ; -2.539 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.136 ; -2.509 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.968 ; -2.360 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.210 ; -2.593 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.912 ; -2.302 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.929 ; -2.334 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.595 ; 12.463 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.285 ; 12.185 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.171 ; 13.063 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.895 ; 12.781 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.296 ; 13.226 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.189 ; 14.109 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.734 ; 14.641 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.868 ; 13.785 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.893 ; 15.981 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.377 ; 13.392 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.133 ; 15.036 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.744 ; 13.748 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.176 ; 13.262 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.934 ; 14.923 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.116 ; 15.286 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.956 ; 15.784 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.738 ; 10.655 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.535  ; 9.442  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.033 ; 10.853 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.108 ; 10.041 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.025 ; 10.867 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.388 ; 10.283 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.048 ; 10.925 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.439 ; 11.368 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.037 ; 11.907 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.189 ; 11.123 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.118 ; 13.175 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.491 ; 10.508 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.293 ; 12.146 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.821 ; 10.840 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.337 ; 10.378 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.928 ; 11.921 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.203 ; 12.316 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.462 ; 12.295 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.668  ; 9.645  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.646  ; 8.609  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                        ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 290.53 MHz ; 290.53 MHz      ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 345.18 MHz ; 345.18 MHz      ; clkDivider:CLOCK_DIVIDER|o_clk                     ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.897 ; -67.916       ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.295 ; -0.295        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; 0.354  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                               ;
+----------------------------------------------------+-----------+---------------+
; Clock                                              ; Slack     ; End Point TNS ;
+----------------------------------------------------+-----------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.285    ; -88.665       ;
; i_clk                                              ; 9.887     ; 0.000         ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 49999.711 ; 0.000         ;
+----------------------------------------------------+-----------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                   ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.897 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.823      ;
; -1.869 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.798      ;
; -1.869 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.798      ;
; -1.869 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.798      ;
; -1.869 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.798      ;
; -1.869 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.798      ;
; -1.869 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.798      ;
; -1.869 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.798      ;
; -1.868 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.794      ;
; -1.856 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.785      ;
; -1.856 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.785      ;
; -1.856 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.785      ;
; -1.856 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.785      ;
; -1.856 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.785      ;
; -1.856 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.785      ;
; -1.856 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.785      ;
; -1.844 ; multiplier:MULTIPLIER|r_multiplier[4]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.772      ;
; -1.839 ; multiplier:MULTIPLIER|r_multiplier[3]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.767      ;
; -1.822 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.748      ;
; -1.795 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.721      ;
; -1.759 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.685      ;
; -1.756 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.682      ;
; -1.704 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.633      ;
; -1.704 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.633      ;
; -1.704 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.633      ;
; -1.704 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.633      ;
; -1.704 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.633      ;
; -1.704 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.633      ;
; -1.704 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.633      ;
; -1.696 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.625      ;
; -1.692 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.620      ;
; -1.692 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.620      ;
; -1.692 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.620      ;
; -1.692 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.620      ;
; -1.692 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.620      ;
; -1.692 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.620      ;
; -1.692 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.620      ;
; -1.692 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.620      ;
; -1.689 ; multiplier:MULTIPLIER|r_multiplier[1]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.617      ;
; -1.687 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.615      ;
; -1.687 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.615      ;
; -1.687 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.615      ;
; -1.687 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.615      ;
; -1.687 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.615      ;
; -1.687 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.615      ;
; -1.687 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.615      ;
; -1.687 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.615      ;
; -1.683 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.609      ;
; -1.683 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.609      ;
; -1.683 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.612      ;
; -1.673 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.599      ;
; -1.658 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.584      ;
; -1.648 ; switch:SW|r_data.multiplicand[4]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.574      ;
; -1.637 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.563      ;
; -1.627 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.553      ;
; -1.626 ; switch:SW|r_data.multiplier[0]              ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 2.551      ;
; -1.625 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.551      ;
; -1.612 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.538      ;
; -1.603 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.532      ;
; -1.603 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.532      ;
; -1.603 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.532      ;
; -1.603 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.532      ;
; -1.603 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.532      ;
; -1.603 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.532      ;
; -1.603 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.532      ;
; -1.599 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.528      ;
; -1.599 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.528      ;
; -1.599 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.528      ;
; -1.599 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.528      ;
; -1.599 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.528      ;
; -1.599 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.528      ;
; -1.599 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.528      ;
; -1.586 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.515      ;
; -1.586 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.515      ;
; -1.586 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.515      ;
; -1.586 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.515      ;
; -1.586 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.515      ;
; -1.586 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.515      ;
; -1.586 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.515      ;
; -1.582 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.508      ;
; -1.581 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.507      ;
; -1.569 ; multiplier:MULTIPLIER|r_multiplier[2]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.497      ;
; -1.569 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.495      ;
; -1.567 ; switch:SW|r_data.multiplicand[5]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.493      ;
; -1.561 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.487      ;
; -1.551 ; multiplier:MULTIPLIER|r_multiplier[0]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.479      ;
; -1.550 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.476      ;
; -1.543 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 2.468      ;
; -1.538 ; multiplier:MULTIPLIER|r_multiplier[6]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.466      ;
; -1.537 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.465      ;
; -1.537 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.465      ;
; -1.537 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.465      ;
; -1.537 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.465      ;
; -1.537 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.465      ;
; -1.537 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.465      ;
; -1.537 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.465      ;
; -1.537 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.071     ; 2.465      ;
; -1.531 ; switch:SW|r_data.multiplicand[6]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 2.457      ;
; -1.531 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.070     ; 2.460      ;
; -1.510 ; switch:SW|r_data.multiplier[2]              ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 2.435      ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                               ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.000     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.007     ; 0.655      ;
; 0.472     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.007     ; 0.683      ;
; 99996.558 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.335      ;
; 99996.569 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.324      ;
; 99996.569 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.324      ;
; 99996.572 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.321      ;
; 99996.574 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.319      ;
; 99996.575 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.318      ;
; 99996.586 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.341      ;
; 99996.597 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.330      ;
; 99996.597 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.330      ;
; 99996.600 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.327      ;
; 99996.602 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.325      ;
; 99996.603 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.324      ;
; 99996.608 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.319      ;
; 99996.619 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.308      ;
; 99996.619 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.308      ;
; 99996.622 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.305      ;
; 99996.624 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.303      ;
; 99996.625 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.302      ;
; 99996.651 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.276      ;
; 99996.652 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.267      ;
; 99996.662 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.265      ;
; 99996.662 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.265      ;
; 99996.665 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.262      ;
; 99996.667 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.260      ;
; 99996.668 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.259      ;
; 99996.686 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.207      ;
; 99996.688 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.205      ;
; 99996.688 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.205      ;
; 99996.691 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.202      ;
; 99996.693 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.200      ;
; 99996.694 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.199      ;
; 99996.698 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.229      ;
; 99996.703 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.216      ;
; 99996.709 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.218      ;
; 99996.709 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.218      ;
; 99996.712 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.215      ;
; 99996.714 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.213      ;
; 99996.715 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.212      ;
; 99996.723 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.196      ;
; 99996.752 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.167      ;
; 99996.768 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.151      ;
; 99996.782 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.137      ;
; 99996.798 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.129      ;
; 99996.802 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.117      ;
; 99996.809 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.118      ;
; 99996.809 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.118      ;
; 99996.812 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.115      ;
; 99996.814 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.113      ;
; 99996.815 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.112      ;
; 99996.819 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.100      ;
; 99996.837 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.090      ;
; 99996.838 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.055      ;
; 99996.839 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.080      ;
; 99996.841 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.078      ;
; 99996.841 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.052      ;
; 99996.841 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.052      ;
; 99996.844 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.049      ;
; 99996.846 ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.081      ;
; 99996.846 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.047      ;
; 99996.847 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.046      ;
; 99996.848 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.079      ;
; 99996.848 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.079      ;
; 99996.851 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.076      ;
; 99996.853 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.074      ;
; 99996.854 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.073      ;
; 99996.857 ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.070      ;
; 99996.857 ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.070      ;
; 99996.860 ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.067      ;
; 99996.862 ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.065      ;
; 99996.863 ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.064      ;
; 99996.864 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.029      ;
; 99996.868 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.051      ;
; 99996.870 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.049      ;
; 99996.875 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.018      ;
; 99996.875 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.018      ;
; 99996.878 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.015      ;
; 99996.880 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.013      ;
; 99996.881 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.012      ;
; 99996.884 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.035      ;
; 99996.884 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.035      ;
; 99996.898 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.021      ;
; 99996.899 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.028      ;
; 99996.901 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.026      ;
; 99996.901 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.026      ;
; 99996.904 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.023      ;
; 99996.904 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.023      ;
; 99996.906 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.021      ;
; 99996.906 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.021      ;
; 99996.906 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.021      ;
; 99996.907 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.020      ;
; 99996.908 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.019      ;
; 99996.909 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.018      ;
; 99996.911 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.016      ;
; 99996.912 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.015      ;
; 99996.918 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.001      ;
; 99996.919 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.008      ;
; 99996.919 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.008      ;
; 99996.920 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.007      ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.295 ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 0.612      ;
; 0.190  ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.423      ; 0.597      ;
; 0.597  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.841      ;
; 0.597  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.841      ;
; 0.597  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.841      ;
; 0.598  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.599  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.600  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.601  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.602  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.847      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.847      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.847      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.604  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.605  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.848      ;
; 0.622  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.866      ;
; 0.849  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.127      ;
; 0.867  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.145      ;
; 0.883  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.127      ;
; 0.883  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.127      ;
; 0.885  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.128      ;
; 0.886  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.129      ;
; 0.888  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.888  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.889  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.133      ;
; 0.889  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.132      ;
; 0.890  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.134      ;
; 0.890  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.133      ;
; 0.890  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.133      ;
; 0.891  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.135      ;
; 0.891  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.135      ;
; 0.891  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.134      ;
; 0.892  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.135      ;
; 0.893  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.136      ;
; 0.900  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.143      ;
; 0.902  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.146      ;
; 0.902  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.146      ;
; 0.902  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.145      ;
; 0.903  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.146      ;
; 0.903  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.146      ;
; 0.904  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.147      ;
; 0.948  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.226      ;
; 0.959  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.237      ;
; 0.959  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.237      ;
; 0.966  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.244      ;
; 0.977  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.255      ;
; 0.978  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 1.256      ;
; 0.982  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.226      ;
; 0.982  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.226      ;
; 0.984  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.227      ;
; 0.984  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.227      ;
; 0.984  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.227      ;
; 0.985  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.228      ;
; 0.986  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.230      ;
; 0.987  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.230      ;
; 0.989  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.232      ;
; 0.989  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.232      ;
; 0.995  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.238      ;
; 0.995  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.238      ;
; 0.996  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.239      ;
; 0.997  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.241      ;
; 0.998  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.242      ;
; 0.998  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.241      ;
; 0.999  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.243      ;
; 0.999  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.242      ;
; 1.000  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.243      ;
; 1.000  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.243      ;
; 1.001  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.245      ;
; 1.001  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.245      ;
; 1.001  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.244      ;
; 1.002  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.245      ;
; 1.002  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.245      ;
; 1.003  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.246      ;
; 1.003  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.246      ;
; 1.003  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.246      ;
; 1.010  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.254      ;
; 1.010  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.253      ;
; 1.012  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.256      ;
; 1.012  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.255      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.354 ; control:SM|r_control.count[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; control:SM|r_control.count[2]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; control:SM|r_control.state[1]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|shift              ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.359 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 0.998      ;
; 0.362 ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.001      ;
; 0.365 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; control:SM|r_control.state[0]                ; control:SM|r_control.state[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.608      ;
; 0.404 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.647      ;
; 0.412 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.655      ;
; 0.413 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.656      ;
; 0.415 ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.658      ;
; 0.416 ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.659      ;
; 0.429 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.672      ;
; 0.441 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.526 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.769      ;
; 0.529 ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.772      ;
; 0.542 ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.181      ;
; 0.554 ; multiplier:MULTIPLIER|r_multiplier[6]        ; multiplier:MULTIPLIER|r_multiplier[5]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.797      ;
; 0.554 ; multiplier:MULTIPLIER|r_multiplier[5]        ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.797      ;
; 0.554 ; multiplier:MULTIPLIER|r_multiplier[3]        ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.797      ;
; 0.555 ; multiplier:MULTIPLIER|r_multiplier[1]        ; multiplier:MULTIPLIER|r_multiplier[0]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.798      ;
; 0.556 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.799      ;
; 0.560 ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.803      ;
; 0.567 ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.810      ;
; 0.568 ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.811      ;
; 0.569 ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.812      ;
; 0.571 ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.814      ;
; 0.584 ; adder:ADDER|r_product[13]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.088      ; 0.843      ;
; 0.585 ; adder:ADDER|r_product[11]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.088      ; 0.844      ;
; 0.587 ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.088      ; 0.846      ;
; 0.593 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.232      ;
; 0.600 ; adder:ADDER|r_product[3]                     ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; adder:ADDER|r_product[5]                     ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; adder:ADDER|r_product[15]                    ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; adder:ADDER|r_product[14]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; adder:ADDER|r_product[1]                     ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.243      ;
; 0.605 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.848      ;
; 0.607 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.246      ;
; 0.611 ; control:SM|r_control.count[1]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.854      ;
; 0.615 ; switch:SW|r_data.multiplicand[8]             ; sign_reg:SIGN|r_val2                         ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.858      ;
; 0.618 ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[0]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.861      ;
; 0.618 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.257      ;
; 0.621 ; control:SM|r_control.state[0]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.864      ;
; 0.622 ; control:SM|r_control.count[3]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.865      ;
; 0.644 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.283      ;
; 0.645 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.888      ;
; 0.648 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.287      ;
; 0.652 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.895      ;
; 0.656 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.295      ;
; 0.666 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.305      ;
; 0.668 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[1]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.911      ;
; 0.670 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[0]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.913      ;
; 0.671 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.914      ;
; 0.671 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.914      ;
; 0.672 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[5]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.915      ;
; 0.672 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[3]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.915      ;
; 0.672 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.915      ;
; 0.693 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.071      ; 0.935      ;
; 0.699 ; control:SM|r_control.clean                   ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.471      ; 1.341      ;
; 0.699 ; control:SM|r_control.clean                   ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.471      ; 1.341      ;
; 0.699 ; control:SM|r_control.clean                   ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.471      ; 1.341      ;
; 0.701 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.340      ;
; 0.703 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.342      ;
; 0.703 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.342      ;
; 0.705 ; control:SM|r_control.state[1]                ; control:SM|r_control.state[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.948      ;
; 0.707 ; switch:SW|r_data.multiplier[8]               ; sign_reg:SIGN|r_val1                         ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.071      ; 0.949      ;
; 0.713 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.352      ;
; 0.714 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.353      ;
; 0.715 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.354      ;
; 0.717 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.356      ;
; 0.718 ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.961      ;
; 0.719 ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.962      ;
; 0.724 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.363      ;
; 0.731 ; multiplier:MULTIPLIER|r_multiplier[4]        ; multiplier:MULTIPLIER|r_multiplier[3]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.974      ;
; 0.731 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.370      ;
; 0.733 ; multiplier:MULTIPLIER|r_multiplier[2]        ; multiplier:MULTIPLIER|r_multiplier[1]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.976      ;
; 0.743 ; adder:ADDER|r_product[4]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.986      ;
; 0.748 ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.991      ;
; 0.749 ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.071      ; 0.991      ;
; 0.750 ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.071      ; 0.992      ;
; 0.753 ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.071      ; 0.995      ;
; 0.754 ; switch:SW|r_data.multiplier[2]               ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.071      ; 0.996      ;
; 0.756 ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.071      ; 0.998      ;
; 0.758 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.397      ;
; 0.762 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.005      ;
; 0.766 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.405      ;
; 0.781 ; multiplier:MULTIPLIER|r_multiplier[2]        ; multiplicand:MULTIPLICAND|shift              ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.024      ;
; 0.784 ; switch:SW|r_data.multiplicand[6]             ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.071      ; 1.026      ;
; 0.786 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.468      ; 1.425      ;
; 0.787 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 1.030      ;
; 0.788 ; switch:SW|r_data.multiplicand[1]             ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.071      ; 1.030      ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|shift              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; sign_reg:SIGN|r_val1                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; sign_reg:SIGN|r_val2                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[8]               ;
; 0.260  ; 0.478        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; 0.260  ; 0.478        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; 0.260  ; 0.478        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ;
; 0.271  ; 0.489        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.887  ; 9.887        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.887  ; 9.887        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.916  ; 9.916        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 9.931  ; 9.931        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.068 ; 10.068       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.084 ; 10.084       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.712 ; 49999.930    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[16]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[17]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[18]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[19]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[20]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[21]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[22]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[23]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[24]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[25]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[26]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[27]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[28]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[29]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[30]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[31]|clk                                          ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[0]|clk                                           ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[10]|clk                                          ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[12]|clk                                          ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[13]|clk                                          ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[14]|clk                                          ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[15]|clk                                          ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[1]|clk                                           ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[3]|clk                                           ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[4]|clk                                           ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[5]|clk                                           ;
; 49999.970 ; 49999.970    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[9]|clk                                           ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|o_clk|clk                                                  ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[11]|clk                                          ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[2]|clk                                           ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[6]|clk                                           ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[7]|clk                                           ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[8]|clk                                           ;
; 49999.973 ; 49999.973    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_HZ|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.295 ; 2.470 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.305 ; 1.534 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.224 ; 2.481 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.273 ; 2.536 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.169 ; 2.420 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.170 ; 2.431 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.251 ; 2.507 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.153 ; 2.401 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.269 ; 2.530 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.234 ; 2.486 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.127 ; 2.390 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.983 ; 2.200 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.230 ; 2.505 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.480 ; 2.699 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.413 ; 2.647 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.392 ; 2.616 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.214 ; 2.481 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.459 ; 2.692 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.161 ; 2.423 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.177 ; 2.456 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.971 ; -2.137 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.885 ; -1.110 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.790 ; -2.036 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.838 ; -2.088 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.738 ; -1.977 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.739 ; -1.988 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.816 ; -2.060 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.722 ; -1.958 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.834 ; -2.082 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.799 ; -2.040 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.683 ; -1.925 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.545 ; -1.744 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.795 ; -2.057 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.035 ; -2.243 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.970 ; -2.193 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.951 ; -2.164 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.779 ; -2.033 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.014 ; -2.236 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.729 ; -1.978 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.743 ; -2.010 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.514 ; 11.283 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.201 ; 11.025 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.999 ; 11.827 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.781 ; 11.552 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.153 ; 11.958 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.986 ; 12.752 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.498 ; 13.218 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.671 ; 12.449 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.471 ; 14.357 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.189 ; 12.098 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.850 ; 13.581 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.525 ; 12.414 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.985 ; 11.979 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.665 ; 13.456 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.728 ; 13.720 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.619 ; 14.232 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.732  ; 9.538  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.529  ; 8.529  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.947  ; 9.692  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.102  ; 8.938  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.910  ; 9.701  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.369  ; 9.154  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.993  ; 9.763  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.358 ; 10.138 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.931 ; 10.618 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.131 ; 9.922  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.842 ; 11.692 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.444  ; 9.363  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.146 ; 10.845 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.792  ; 9.691  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.329  ; 9.281  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.844 ; 10.648 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.963 ; 10.915 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.369 ; 10.997 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.745  ; 8.621  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.712  ; 7.756  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -0.580 ; -14.744       ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.076  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.123 ; -0.123        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; 0.162  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                               ;
+----------------------------------------------------+-----------+---------------+
; Clock                                              ; Slack     ; End Point TNS ;
+----------------------------------------------------+-----------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.000    ; -69.000       ;
; i_clk                                              ; 9.574     ; 0.000         ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 49999.780 ; 0.000         ;
+----------------------------------------------------+-----------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                   ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.580 ; multiplier:MULTIPLIER|r_multiplier[3]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.039     ; 1.528      ;
; -0.580 ; multiplier:MULTIPLIER|r_multiplier[4]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.039     ; 1.528      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.555 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.502      ;
; -0.546 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.491      ;
; -0.527 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.472      ;
; -0.523 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.468      ;
; -0.517 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.462      ;
; -0.492 ; multiplier:MULTIPLIER|r_multiplier[1]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.039     ; 1.440      ;
; -0.485 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.432      ;
; -0.485 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.432      ;
; -0.483 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.428      ;
; -0.467 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.414      ;
; -0.467 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.414      ;
; -0.467 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.414      ;
; -0.467 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.414      ;
; -0.467 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.414      ;
; -0.467 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.414      ;
; -0.467 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.414      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[3]       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.462 ; multiplier:MULTIPLIER|r_multiplier[4]       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.408      ;
; -0.460 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.405      ;
; -0.446 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.391      ;
; -0.435 ; switch:SW|r_data.multiplicand[2]            ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.380      ;
; -0.429 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.374      ;
; -0.428 ; multiplier:MULTIPLIER|r_multiplier[2]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.039     ; 1.376      ;
; -0.408 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.353      ;
; -0.408 ; control:SM|r_control.load                   ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.355      ;
; -0.403 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.350      ;
; -0.403 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.350      ;
; -0.403 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.350      ;
; -0.403 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.350      ;
; -0.403 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.350      ;
; -0.403 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.350      ;
; -0.403 ; multiplier:MULTIPLIER|r_multiplier[2]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.350      ;
; -0.400 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.345      ;
; -0.397 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.344      ;
; -0.395 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.339      ;
; -0.394 ; multiplier:MULTIPLIER|r_multiplier[6]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.039     ; 1.342      ;
; -0.393 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.337      ;
; -0.392 ; multiplier:MULTIPLIER|r_multiplier[0]       ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.039     ; 1.340      ;
; -0.391 ; multiplicand:MULTIPLICAND|r_multiplicand[1] ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.335      ;
; -0.391 ; switch:SW|r_data.multiplicand[5]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.336      ;
; -0.390 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.335      ;
; -0.385 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.332      ;
; -0.385 ; multiplier:MULTIPLIER|r_multiplier[6]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.332      ;
; -0.384 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.329      ;
; -0.383 ; multiplicand:MULTIPLICAND|r_multiplicand[0] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.327      ;
; -0.383 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.330      ;
; -0.383 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.330      ;
; -0.383 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.330      ;
; -0.383 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.330      ;
; -0.383 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.330      ;
; -0.383 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.330      ;
; -0.383 ; multiplier:MULTIPLIER|r_multiplier[0]       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.040     ; 1.330      ;
; -0.382 ; switch:SW|r_data.multiplier[0]              ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.326      ;
; -0.379 ; switch:SW|r_data.multiplicand[4]            ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.324      ;
; -0.379 ; switch:SW|r_data.multiplicand[0]            ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.324      ;
; -0.374 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.320      ;
; -0.374 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.320      ;
; -0.374 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.320      ;
; -0.374 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.320      ;
; -0.374 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.320      ;
; -0.374 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.320      ;
; -0.374 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.320      ;
; -0.374 ; multiplier:MULTIPLIER|r_multiplier[1]       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.041     ; 1.320      ;
; -0.367 ; switch:SW|r_data.multiplicand[1]            ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.312      ;
; -0.366 ; switch:SW|r_data.multiplicand[3]            ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.311      ;
; -0.365 ; switch:SW|r_data.multiplier[1]              ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.310      ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                               ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.076     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.116     ; 0.350      ;
; 0.567     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.116     ; 0.359      ;
; 99998.149 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.790      ;
; 99998.153 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.786      ;
; 99998.158 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.781      ;
; 99998.158 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.764      ;
; 99998.163 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.783      ;
; 99998.163 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.776      ;
; 99998.164 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.758      ;
; 99998.164 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.758      ;
; 99998.167 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.755      ;
; 99998.168 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.754      ;
; 99998.169 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.777      ;
; 99998.169 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.777      ;
; 99998.169 ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.753      ;
; 99998.172 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.774      ;
; 99998.173 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.773      ;
; 99998.174 ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.772      ;
; 99998.174 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.772      ;
; 99998.180 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.766      ;
; 99998.180 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.766      ;
; 99998.183 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.763      ;
; 99998.184 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.762      ;
; 99998.185 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.761      ;
; 99998.186 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.760      ;
; 99998.188 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.751      ;
; 99998.192 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.754      ;
; 99998.192 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.754      ;
; 99998.195 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.751      ;
; 99998.196 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.750      ;
; 99998.197 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.749      ;
; 99998.201 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.738      ;
; 99998.212 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.710      ;
; 99998.217 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.722      ;
; 99998.218 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.704      ;
; 99998.218 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.704      ;
; 99998.220 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.719      ;
; 99998.221 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.718      ;
; 99998.221 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.701      ;
; 99998.222 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.724      ;
; 99998.222 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.700      ;
; 99998.223 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.699      ;
; 99998.224 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.715      ;
; 99998.226 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.713      ;
; 99998.228 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.718      ;
; 99998.228 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.718      ;
; 99998.231 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.715      ;
; 99998.231 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.708      ;
; 99998.232 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.714      ;
; 99998.233 ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.713      ;
; 99998.244 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.702      ;
; 99998.246 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.700      ;
; 99998.250 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.696      ;
; 99998.250 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.696      ;
; 99998.252 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.694      ;
; 99998.252 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.694      ;
; 99998.253 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.693      ;
; 99998.254 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.692      ;
; 99998.255 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.691      ;
; 99998.255 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.691      ;
; 99998.256 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.690      ;
; 99998.256 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.683      ;
; 99998.257 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.689      ;
; 99998.269 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.670      ;
; 99998.275 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.664      ;
; 99998.279 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.660      ;
; 99998.285 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.654      ;
; 99998.288 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.651      ;
; 99998.288 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.651      ;
; 99998.289 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.650      ;
; 99998.289 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.633      ;
; 99998.292 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.647      ;
; 99998.292 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.647      ;
; 99998.294 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.645      ;
; 99998.294 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.645      ;
; 99998.295 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.627      ;
; 99998.295 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.627      ;
; 99998.298 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.648      ;
; 99998.298 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.641      ;
; 99998.298 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.624      ;
; 99998.299 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.640      ;
; 99998.299 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.623      ;
; 99998.300 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.622      ;
; 99998.303 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.619      ;
; 99998.304 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.642      ;
; 99998.304 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.642      ;
; 99998.307 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.639      ;
; 99998.308 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.638      ;
; 99998.309 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.637      ;
; 99998.309 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.613      ;
; 99998.309 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.613      ;
; 99998.312 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.610      ;
; 99998.313 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.609      ;
; 99998.314 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.608      ;
; 99998.322 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.624      ;
; 99998.324 ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.622      ;
; 99998.324 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.615      ;
; 99998.324 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.048     ; 1.615      ;
; 99998.328 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.618      ;
; 99998.328 ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.618      ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.123 ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.141      ; 0.307      ;
; 0.297  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.423      ;
; 0.298  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.298  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.298  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.298  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.302  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.428      ;
; 0.302  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.428      ;
; 0.310  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.436      ;
; 0.384  ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.141      ; 0.314      ;
; 0.422  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.572      ;
; 0.437  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.587      ;
; 0.447  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.573      ;
; 0.447  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.573      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.449  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.457  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.583      ;
; 0.458  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.584      ;
; 0.458  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.584      ;
; 0.458  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.584      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.460  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.586      ;
; 0.461  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.587      ;
; 0.461  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.587      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.463  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.589      ;
; 0.463  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.589      ;
; 0.485  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.635      ;
; 0.488  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.638      ;
; 0.489  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.639      ;
; 0.500  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.650      ;
; 0.503  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.653      ;
; 0.504  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.654      ;
; 0.510  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.636      ;
; 0.510  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.636      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.512  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.638      ;
; 0.512  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.638      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.515  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.641      ;
; 0.515  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.641      ;
; 0.515  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.641      ;
; 0.523  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.649      ;
; 0.524  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.650      ;
; 0.524  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.650      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.526  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.652      ;
; 0.526  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.652      ;
; 0.526  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.652      ;
; 0.527  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.652      ;
; 0.527  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.653      ;
; 0.527  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.653      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.162 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.490      ;
; 0.164 ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.492      ;
; 0.181 ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; control:SM|r_control.count[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; control:SM|r_control.count[2]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; control:SM|r_control.state[1]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|shift              ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; control:SM|r_control.state[0]                ; control:SM|r_control.state[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.314      ;
; 0.198 ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.324      ;
; 0.199 ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.325      ;
; 0.204 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.329      ;
; 0.210 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.335      ;
; 0.213 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.338      ;
; 0.214 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.339      ;
; 0.226 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.351      ;
; 0.257 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.383      ;
; 0.258 ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.586      ;
; 0.259 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.385      ;
; 0.261 ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.387      ;
; 0.265 ; multiplier:MULTIPLIER|r_multiplier[3]        ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.390      ;
; 0.265 ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.391      ;
; 0.266 ; multiplier:MULTIPLIER|r_multiplier[6]        ; multiplier:MULTIPLIER|r_multiplier[5]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.391      ;
; 0.266 ; multiplier:MULTIPLIER|r_multiplier[5]        ; multiplier:MULTIPLIER|r_multiplier[4]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.391      ;
; 0.267 ; multiplier:MULTIPLIER|r_multiplier[1]        ; multiplier:MULTIPLIER|r_multiplier[0]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.392      ;
; 0.272 ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.398      ;
; 0.273 ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.399      ;
; 0.274 ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.400      ;
; 0.275 ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.401      ;
; 0.292 ; adder:ADDER|r_product[11]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; adder:ADDER|r_product[13]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.050      ; 0.427      ;
; 0.299 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; adder:ADDER|r_product[15]                    ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; adder:ADDER|r_product[1]                     ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; adder:ADDER|r_product[3]                     ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; adder:ADDER|r_product[5]                     ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; control:SM|r_control.clean                   ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.245      ; 0.629      ;
; 0.300 ; control:SM|r_control.clean                   ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.245      ; 0.629      ;
; 0.300 ; control:SM|r_control.clean                   ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.245      ; 0.629      ;
; 0.300 ; adder:ADDER|r_product[14]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.427      ;
; 0.304 ; switch:SW|r_data.multiplicand[8]             ; sign_reg:SIGN|r_val2                         ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.430      ;
; 0.305 ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[0]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.431      ;
; 0.307 ; control:SM|r_control.count[1]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.432      ;
; 0.310 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.638      ;
; 0.310 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.638      ;
; 0.311 ; control:SM|r_control.count[3]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.436      ;
; 0.313 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.641      ;
; 0.316 ; control:SM|r_control.state[0]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.441      ;
; 0.323 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.651      ;
; 0.324 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.652      ;
; 0.326 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.654      ;
; 0.327 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.655      ;
; 0.328 ; control:SM|r_control.state[0]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.453      ;
; 0.331 ; control:SM|r_control.count[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.456      ;
; 0.333 ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.459      ;
; 0.335 ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.461      ;
; 0.337 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.665      ;
; 0.338 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[7]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.463      ;
; 0.339 ; switch:SW|r_data.multiplier[8]               ; sign_reg:SIGN|r_val1                         ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.464      ;
; 0.340 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.668      ;
; 0.341 ; multiplier:MULTIPLIER|r_multiplier[4]        ; multiplier:MULTIPLIER|r_multiplier[3]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.466      ;
; 0.342 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.467      ;
; 0.343 ; multiplier:MULTIPLIER|r_multiplier[2]        ; multiplier:MULTIPLIER|r_multiplier[1]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.468      ;
; 0.343 ; control:SM|r_control.state[1]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.468      ;
; 0.346 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[1]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.471      ;
; 0.346 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[0]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.471      ;
; 0.348 ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.474      ;
; 0.349 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[5]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.474      ;
; 0.349 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.474      ;
; 0.350 ; switch:SW|r_data.multiplier[8]               ; multiplier:MULTIPLIER|r_multiplier[3]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.475      ;
; 0.357 ; adder:ADDER|r_product[4]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.483      ;
; 0.358 ; control:SM|r_control.state[1]                ; control:SM|r_control.state[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.483      ;
; 0.361 ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.486      ;
; 0.363 ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; adder:ADDER|r_product[7]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.488      ;
; 0.363 ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.488      ;
; 0.366 ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.491      ;
; 0.367 ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.493      ;
; 0.371 ; switch:SW|r_data.multiplier[2]               ; multiplier:MULTIPLIER|r_multiplier[2]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.496      ;
; 0.373 ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.701      ;
; 0.376 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.502      ;
; 0.376 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.704      ;
; 0.376 ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.704      ;
; 0.379 ; adder:ADDER|r_product[7]                     ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.707      ;
; 0.380 ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.506      ;
; 0.382 ; multiplier:MULTIPLIER|r_multiplier[2]        ; multiplicand:MULTIPLICAND|shift              ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.507      ;
; 0.384 ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.510      ;
; 0.385 ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.510      ;
; 0.385 ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.510      ;
; 0.385 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.713      ;
; 0.386 ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.511      ;
; 0.388 ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.716      ;
; 0.388 ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.716      ;
; 0.389 ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.244      ; 0.717      ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                            ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                          ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|shift              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; sign_reg:SIGN|r_val1                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; sign_reg:SIGN|r_val2                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[8]               ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|shift              ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[0]        ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[1]        ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[2]        ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[3]        ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[4]        ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[5]        ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[6]        ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[8]               ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.574  ; 9.574        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.574  ; 9.574        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 10.424 ; 10.424       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.424 ; 10.424       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.781 ; 49999.997    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.817 ; 50000.001    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.988 ; 49999.988    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_HZ|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 49999.988 ; 49999.988    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_HZ|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|o_clk|clk                                                  ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[11]|clk                                          ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[2]|clk                                           ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[6]|clk                                           ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[7]|clk                                           ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[8]|clk                                           ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[0]|clk                                           ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[10]|clk                                          ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[12]|clk                                          ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[13]|clk                                          ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[14]|clk                                          ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[15]|clk                                          ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[1]|clk                                           ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[3]|clk                                           ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[4]|clk                                           ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[5]|clk                                           ;
; 49999.997 ; 49999.997    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[9]|clk                                           ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[16]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[17]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[18]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[19]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[20]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[21]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[22]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[23]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[24]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[25]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[26]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[27]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[28]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[29]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[30]|clk                                          ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.185 ; 1.786 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.678 ; 1.247 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.199 ; 1.845 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.217 ; 1.872 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.156 ; 1.798 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.159 ; 1.804 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.204 ; 1.852 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.133 ; 1.774 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.217 ; 1.866 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.182 ; 1.834 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.148 ; 1.819 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.047 ; 1.691 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.191 ; 1.847 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.290 ; 1.955 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.259 ; 1.921 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.256 ; 1.908 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.165 ; 1.815 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.278 ; 1.951 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.131 ; 1.781 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.150 ; 1.801 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.998 ; -1.590 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.441 ; -1.010 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.954 ; -1.591 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.971 ; -1.617 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.912 ; -1.545 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.915 ; -1.551 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.958 ; -1.597 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.890 ; -1.522 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.971 ; -1.611 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.937 ; -1.579 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.899 ; -1.553 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.802 ; -1.430 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.945 ; -1.591 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.039 ; -1.694 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.009 ; -1.662 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.007 ; -1.650 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.919 ; -1.560 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.027 ; -1.691 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.887 ; -1.528 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.904 ; -1.546 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.546 ; 6.723 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.265 ; 6.387 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.814 ; 6.969 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.559 ; 6.711 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.878 ; 7.051 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.228 ; 7.479 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.585 ; 7.825 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.052 ; 7.258 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.433 ; 8.733 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.842 ; 7.037 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.812 ; 8.071 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.043 ; 7.251 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.869 ; 7.030 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.601 ; 7.873 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.075 ; 8.318 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.068 ; 8.364 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.550 ; 5.698 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.115 ; 4.879 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.603 ; 5.765 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.142 ; 5.253 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.592 ; 5.756 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.267 ; 5.409 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.599 ; 5.780 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.824 ; 6.061 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.093 ; 6.338 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.674 ; 5.866 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.894 ; 7.198 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.353 ; 5.537 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.230 ; 6.493 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.540 ; 5.734 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.293 ; 5.462 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.073 ; 6.330 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.445 ; 6.695 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.284 ; 6.557 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.994 ; 5.193 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.663 ; 4.464 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+-----------------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                               ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                                    ; -2.186  ; -0.295 ; N/A      ; N/A     ; -1.285              ;
;  PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.181  ; -0.295 ; N/A      ; N/A     ; 49999.709           ;
;  clkDivider:CLOCK_DIVIDER|o_clk                     ; -2.186  ; 0.162  ; N/A      ; N/A     ; -1.285              ;
;  i_clk                                              ; N/A     ; N/A    ; N/A      ; N/A     ; 9.574               ;
; Design-wide TNS                                     ; -79.828 ; -0.295 ; 0.0      ; 0.0     ; -88.665             ;
;  PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.181  ; -0.295 ; N/A      ; N/A     ; 0.000               ;
;  clkDivider:CLOCK_DIVIDER|o_clk                     ; -79.647 ; 0.000  ; N/A      ; N/A     ; -88.665             ;
;  i_clk                                              ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.540 ; 2.840 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.482 ; 1.816 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.458 ; 2.851 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.515 ; 2.920 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.402 ; 2.796 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.405 ; 2.809 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.490 ; 2.890 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.381 ; 2.775 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.515 ; 2.911 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.464 ; 2.871 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.348 ; 2.770 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.191 ; 2.572 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.465 ; 2.886 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.725 ; 3.111 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.661 ; 3.050 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.629 ; 3.018 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.455 ; 2.864 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.707 ; 3.106 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.396 ; 2.802 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.415 ; 2.836 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.998 ; -1.590 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.441 ; -1.010 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.954 ; -1.591 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.971 ; -1.617 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.912 ; -1.545 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.915 ; -1.551 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.958 ; -1.597 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.890 ; -1.522 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.971 ; -1.611 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.937 ; -1.579 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.899 ; -1.553 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.802 ; -1.430 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.945 ; -1.591 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.039 ; -1.694 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.009 ; -1.662 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.007 ; -1.650 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.919 ; -1.560 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.027 ; -1.691 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.887 ; -1.528 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.904 ; -1.546 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.595 ; 12.463 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.285 ; 12.185 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.171 ; 13.063 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.895 ; 12.781 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.296 ; 13.226 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.189 ; 14.109 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.734 ; 14.641 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.868 ; 13.785 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.893 ; 15.981 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.377 ; 13.392 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.133 ; 15.036 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.744 ; 13.748 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.176 ; 13.262 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.934 ; 14.923 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.116 ; 15.286 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 15.956 ; 15.784 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.738 ; 10.655 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.535  ; 9.442  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.603 ; 5.765 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.142 ; 5.253 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.592 ; 5.756 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.267 ; 5.409 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.599 ; 5.780 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.824 ; 6.061 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.093 ; 6.338 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.674 ; 5.866 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.894 ; 7.198 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.353 ; 5.537 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.230 ; 6.493 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.540 ; 5.734 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.293 ; 5.462 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.073 ; 6.330 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.445 ; 6.695 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.284 ; 6.557 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.994 ; 5.193 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.663 ; 4.464 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_led0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led5        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led6        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led7        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led8        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led9        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led10       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led11       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led12       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led13       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led14       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led15       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led16       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ready       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw17                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw8                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw7                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw6                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw5                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw4                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw3                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw2                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw1                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw0                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_start                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw9                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw10                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw11                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw12                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw13                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw14                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw15                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw16                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_led0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led5        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led6        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led7        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led8        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_led9        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led10       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led12       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led13       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led14       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_led15       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led16       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_led0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led5        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led6        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led7        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led8        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_led9        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led10       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led12       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led13       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led14       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_led15       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led16       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_led0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led5        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led6        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led7        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led8        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_led9        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led10       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led12       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led13       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led14       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_led15       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led16       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; clkDivider:CLOCK_DIVIDER|o_clk                     ; 677      ; 0        ; 0        ; 0        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 720      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; clkDivider:CLOCK_DIVIDER|o_clk                     ; 677      ; 0        ; 0        ; 0        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 720      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 105   ; 105  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 314   ; 314  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Mar 13 13:56:11 2019
Info: Command: quartus_sta Multiplier -c Multiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name i_clk i_clk
    Info (332110): create_generated_clock -source {PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5000 -duty_cycle 50.00 -name {PLL_HZ|altpll_component|auto_generated|pll1|clk[0]} {PLL_HZ|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDivider:CLOCK_DIVIDER|o_clk clkDivider:CLOCK_DIVIDER|o_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.186       -79.647 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):    -0.181        -0.181 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.201        -0.201 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.384         0.000 clkDivider:CLOCK_DIVIDER|o_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.285       -88.665 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     9.891         0.000 i_clk 
    Info (332119): 49999.709         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.897
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.897       -67.916 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     0.000         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.295
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.295        -0.295 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.354         0.000 clkDivider:CLOCK_DIVIDER|o_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.285       -88.665 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     9.887         0.000 i_clk 
    Info (332119): 49999.711         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.580       -14.744 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     0.076         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.123
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.123        -0.123 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.162         0.000 clkDivider:CLOCK_DIVIDER|o_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000       -69.000 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     9.574         0.000 i_clk 
    Info (332119): 49999.780         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 442 megabytes
    Info: Processing ended: Wed Mar 13 13:56:15 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


