{ "cfg_rx_offset" , 139 , 136 ; } , { "cfg_skp_max" , 135 , 132 ; } , { "cfg_skp_min" , 131 , 128 ; } , { "cfg_fast_pwrup" , 127 , 127 ; } , { "Unused6" , 126 , 100 ; } , { "detected_n" , 99 , 99 ; } , { "detected_p" , 98 , 98 ; } , { "dbg_res_rx" , 97 , 94 ; } , { "dbg_res_tx" , 93 , 90 ; } , { "cfg_tx_pol_set" , 89 , 89 ; } , { "cfg_tx_pol_clr" , 88 , 88 ; } , { "cfg_rx_pol_set" , 87 , 87 ; } , { "cfg_rx_pol_clr" , 86 , 86 ; } , { "cfg_rxd_set" , 85 , 85 ; } , { "cfg_rxd_clr" , 84 , 84 ; } , { "cfg_rxd_wait" , 83 , 80 ; } , { "cfg_cdr_limit" , 79 , 79 ; } , { "cfg_cdr_rotate" , 78 , 78 ; } , { "cfg_cdr_bw_ctl" , 77 , 76 ; } , { "cfg_cdr_trunc" , 75 , 74 ; } , { "cfg_cdr_rqoffs" , 73 , 64 ; } , { "cfg_cdr_inc2" , 63 , 58 ; } , { "cfg_cdr_inc1" , 57 , 52 ; } , { "fusopt_voter_sync" , 51 , 51 ; } , { "rndt" , 50 , 50 ; } , { "hcya" , 49 , 49 ; } , { "hyst" , 48 , 48 ; } , { "idle_dac" , 47 , 45 ; } , { "bg_ref_sel" , 44 , 44 ; } , { "ic50dac" , 43 , 39 ; } , { "ir50dac" , 38 , 34 ; } , { "tx_rout_comp_bypass" , 33 , 33 ; } , { "tx_rout_comp_value" , 32 , 29 ; } , { "tx_res_offset" , 28 , 25 ; } , { "rx_rout_comp_bypass" , 24 , 24 ; } , { "rx_rout_comp_value" , 23 , 20 ; } , { "rx_res_offset" , 19 , 16 ; } , { "rx_cap_gen2" , 15 , 12 ; } , { "rx_eq_gen2" , 11 , 8 ; } , { "rx_cap_gen1" , 7 , 4 ; } , { "rx_eq_gen1" , 3 , 0 ; } , { NULL , - 1 , ; } 