<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:53.2553</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2016.05.19</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-7028621</applicationNumber><claimCount>6</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>금속 산화물막, 반도체 장치, 및 표시 장치</inventionTitle><inventionTitleEng>METAL OXIDE FILM, SEMICONDUCTOR DEVICE, AND DISPLAY DEVICE</inventionTitleEng><openDate>2024.09.02</openDate><openNumber>10-2024-0132126</openNumber><originalApplicationDate>2016.05.19</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2023-7014103</originalApplicationNumber><originalExaminationRequestDate>2024.08.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.08.26</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020237014103</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 결정부를 포함하는 금속 산화물막을 제공한다. 또는 물성의 안정성이 높은 금속 산화물막을 제공한다. 또는 전기 특성이 향상된 금속 산화물막을 제공한다. 또는 전계 효과 이동도를 높일 수 있는 금속 산화물막을 제공한다. In과 M(M은 Al, Ga, Y, 또는 Sn)과 Zn을 갖는 금속 산화물막은 제 1 결정부와 제 2 결정부를 갖고, 제 1 결정부는 c축 배향성을 갖고, 제 2 결정부는 c축 배향성을 갖지 않고, 제 2 결정부의 존재 비율은 제 1 결정부의 존재 비율보다 많다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2017.07.27</internationOpenDate><internationOpenNumber>WO2017125796</internationOpenNumber><internationalApplicationDate>2016.05.19</internationalApplicationDate><internationalApplicationNumber>PCT/IB2016/052929</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,화소부를 포함하고, 상기 화소부는, 제1 트랜지스터; 및 제2 트랜지스터를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제2 절연막; 상기 제1 절연막과 상기 제2 절연막을 사이에 제공되고 상기 제1 도전막 위에서 중첩하는 상기 제1 트랜지스터의 제1 채널 영역; 상기 제1 트랜지스터의 상기 제1 채널 영역 위의 제3 절연막; 상기 제3 절연막 위의 제2 도전막; 상기 제3 절연막 위의 상기 제2 트랜지스터의 제2 채널 영역; 상기 제2 채널 영역 위의 제4 절연막; 상기 제4 절연막 위의 제3 도전막; 상기 제3 도전막 위의 제5 절연막; 상기 제5 절연막 위의 제6 절연막; 상기 제6 절연막 위의 제5 도전막; 상기 제6 절연막 위의 제6 도전막; 상기 제5 도전막 및 상기 제6 도전막 위의 제7 절연막; 상기 제7 절연막 위의 제7 도전막; 및 상기 제2 트랜지스터의 상기 제2 채널 영역 아래의 제8 도전막을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하고,상기 제3 도전막은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하고,상기 제3 도전막은 제4 도전막에 전기적으로 접속되고,상기 제4 도전막은 상기 제2 트랜지스터의 상기 제2 채널 영역의 아래에 중첩하여 제공되고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하고,상기 제6 도전막은 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나로서 기능하고,상기 제7 도전막은 화소 전극으로서 기능하고,상기 제5 도전막 및 상기 제6 도전막 중 하나는 상기 제7 도전막에 전기적으로 접속되고,단면도에서, 상기 제1 트랜지스터의 상기 제1 채널 영역은 상기 제2 트랜지스터의 상기 제2 채널 영역과 중첩하지 않고,상기 단면도에서, 상기 제2 도전막은 상기 제3 도전막과 중첩하지 않고,상기 제8 도전막은 상기 제4 도전막과 동일한 도전막으로부터 형성되고,상기 제8 도전막은 용량 소자의 하나의 전극으로서 기능하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,화소부를 포함하고, 상기 화소부는, 제1 트랜지스터; 및 제2 트랜지스터를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제2 절연막; 상기 제1 절연막과 상기 제2 절연막을 사이에 제공되고 상기 제1 도전막 위에서 중첩하는 상기 제1 트랜지스터의 제1 채널 영역; 상기 제1 트랜지스터의 상기 제1 채널 영역 위의 제3 절연막; 상기 제3 절연막 위의 제2 도전막; 상기 제3 절연막 위의 상기 제2 트랜지스터의 제2 채널 영역; 상기 제2 채널 영역 위의 제4 절연막; 상기 제4 절연막 위의 제3 도전막; 상기 제3 도전막 위의 제5 절연막; 상기 제5 절연막 위의 제6 절연막; 상기 제6 절연막 위의 제5 도전막; 상기 제6 절연막 위의 제6 도전막; 상기 제5 도전막 및 상기 제6 도전막 위의 제7 절연막; 상기 제7 절연막 위의 제7 도전막; 및 상기 제2 트랜지스터의 상기 제2 채널 영역 아래의 제8 도전막을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하고,상기 제3 도전막은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하고,상기 제3 도전막은 제4 도전막에 전기적으로 접속되고,상기 제4 도전막은 상기 제2 트랜지스터의 상기 제2 채널 영역의 아래에 중첩하여 제공되고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하고,상기 제6 도전막은 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나로서 기능하고,상기 제7 도전막은 화소 전극으로서 기능하고,단면도에서, 상기 제1 트랜지스터의 상기 제1 채널 영역은 상기 제2 트랜지스터의 상기 제2 채널 영역과 중첩하지 않고,상기 단면도에서, 상기 제2 도전막은 상기 제3 도전막과 중첩하지 않고,상기 제8 도전막은 상기 제4 도전막과 동일한 도전막으로부터 형성되고,상기 제8 도전막은 용량 소자의 하나의 전극으로서 기능하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,화소부를 포함하고, 상기 화소부는, 제1 트랜지스터; 및 제2 트랜지스터를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제2 절연막; 상기 제1 절연막과 상기 제2 절연막을 사이에 제공되고 상기 제1 도전막 위에서 중첩하는 상기 제1 트랜지스터의 제1 채널 영역; 상기 제1 트랜지스터의 상기 제1 채널 영역 위의 제3 절연막; 상기 제3 절연막 위의 제2 도전막; 상기 제3 절연막 위의 상기 제2 트랜지스터의 제2 채널 영역; 상기 제2 채널 영역 위의 제4 절연막; 상기 제4 절연막 위의 제3 도전막; 상기 제3 도전막 위의 제5 절연막; 상기 제5 절연막 위의 제6 절연막; 상기 제6 절연막 위의 제5 도전막; 상기 제6 절연막 위의 제6 도전막; 상기 제5 도전막 및 상기 제6 도전막 위의 제7 절연막; 상기 제7 절연막 위의 제7 도전막; 및 상기 제2 트랜지스터의 상기 제2 채널 영역 아래의 제8 도전막을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하고,상기 제3 도전막은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하고,상기 제3 도전막은 제4 도전막에 전기적으로 접속되고,상기 제4 도전막은 상기 제2 트랜지스터의 상기 제2 채널 영역의 아래에 중첩하여 제공되고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하고,상기 제6 도전막은 상기 제2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나로서 기능하고,상기 제7 도전막은 화소 전극으로서 기능하고,단면도에서, 상기 제1 트랜지스터의 상기 제1 채널 영역은 상기 제2 트랜지스터의 상기 제2 채널 영역과 중첩하지 않고,상기 단면도에서, 상기 제2 도전막은 상기 제3 도전막과 중첩하지 않고,상기 제2 채널 영역은 산화물 반도체를 포함하고,상기 산화물 반도체는 인듐, 갈륨 및 아연을 포함하고,상기 제8 도전막은 상기 제4 도전막과 동일한 도전막으로부터 형성되고,상기 제8 도전막은 용량 소자의 하나의 전극으로서 기능하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서,화소부를 포함하고, 상기 화소부는, 제1 트랜지스터; 및 제2 트랜지스터를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제2 절연막; 상기 제1 절연막과 상기 제2 절연막을 사이에 제공되고 상기 제1 도전막 위에서 중첩하는 상기 제1 트랜지스터의 제1 채널 영역; 상기 제1 트랜지스터의 상기 제1 채널 영역 위의 제3 절연막; 상기 제3 절연막 위의 제2 도전막; 상기 제3 절연막 위의 상기 제2 트랜지스터의 제2 채널 영역; 상기 제2 채널 영역 위의 제4 절연막; 상기 제4 절연막 위의 제3 도전막; 상기 제3 도전막 위의 제5 절연막; 상기 제5 절연막 위의 제6 절연막; 상기 제6 절연막 위의 제5 도전막; 상기 제6 절연막 위의 제6 도전막; 상기 제5 도전막 및 상기 제6 도전막 위의 제7 절연막; 및 상기 제7 절연막 위의 제7 도전막을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하고,상기 제3 도전막은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하고,상기 제3 도전막은 제4 도전막에 전기적으로 접속되고,상기 제4 도전막은 상기 제2 트랜지스터의 상기 제2 채널 영역의 아래에 중첩하여 제공되고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하고,상기 제6 도전막은 용량 소자의 한쪽의 전극으로서 기능하고,상기 제5 도전막과 상기 제6 도전막은 동일한 도전막으로부터 형성되고,상기 제7 도전막은 화소 전극으로서 기능하고,단면도에서, 상기 제1 트랜지스터의 상기 제1 채널 영역은 상기 제2 트랜지스터의 상기 제2 채널 영역과 중첩하지 않고,상기 단면도에서, 상기 제2 도전막은 상기 제3 도전막과 중첩하지 않고,상기 제2 트랜지스터의 상기 제2 채널 영역은 결정 배향의 규칙성을 갖지 않는 복수의 결정부를 포함하고,상기 복수의 결정부는 나노 결정들이고,상기 나노 결정들은 상기 제2 채널 영역에서 지배적인 결정 상태인, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 반도체 장치로서,화소부를 포함하고, 상기 화소부는, 제1 트랜지스터; 및 제2 트랜지스터를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제2 절연막; 상기 제1 절연막과 상기 제2 절연막을 사이에 제공되고 상기 제1 도전막 위에서 중첩하는 상기 제1 트랜지스터의 제1 채널 영역; 상기 제1 트랜지스터의 상기 제1 채널 영역 위의 제3 절연막; 상기 제3 절연막 위의 제2 도전막; 상기 제3 절연막 위의 상기 제2 트랜지스터의 제2 채널 영역; 상기 제2 채널 영역 위의 제4 절연막; 상기 제4 절연막 위의 제3 도전막; 상기 제3 도전막 위의 제5 절연막; 상기 제5 절연막 위의 제6 절연막; 상기 제6 절연막 위의 제5 도전막; 상기 제6 절연막 위의 제6 도전막; 상기 제5 도전막 및 상기 제6 도전막 위의 제7 절연막; 및 상기 제7 절연막 위의 제7 도전막을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하고,상기 제3 도전막은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하고,상기 제3 도전막은 제4 도전막에 전기적으로 접속되고,상기 제4 도전막은 상기 제2 트랜지스터의 상기 제2 채널 영역의 아래에 중첩하여 제공되고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하고,상기 제6 도전막은 용량 소자의 한쪽의 전극으로서 기능하고,상기 제5 도전막과 상기 제6 도전막은 동일한 도전막으로부터 형성되고,상기 제7 도전막은 화소 전극으로서 기능하고,단면도에서, 상기 제1 트랜지스터의 상기 제1 채널 영역은 상기 제2 트랜지스터의 상기 제2 채널 영역과 중첩하지 않고,상기 단면도에서, 상기 제2 도전막은 상기 제3 도전막과 중첩하지 않고,상기 제2 트랜지스터의 상기 제2 채널 영역은 산화물 반도체를 포함하고, 상기 산화물 반도체는 인듐, 갈륨 및 아연을 포함하고,상기 제2 트랜지스터의 상기 제2 채널 영역은 결정 배향의 규칙성을 갖지 않는 복수의 결정부를 포함하고,상기 복수의 결정부는 나노 결정들이고,상기 제2 트랜지스터의 상기 제2 채널 영역의 XRD 측정에서, 2θ=31° 부근에서 관찰되는 피크가 없고,상기 제2 트랜지스터의 상기 제2 채널 영역의 전자선 회절 측정에서, 서로 다른 반경을 갖는 제1 링 형상 회절 패턴 및 제2 링 형상 회절 패턴이 관찰되고, 상기 제1 링 형상 회절 패턴은 상기 제2 링 형상 회절 패턴에 비해 휘도가 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서,화소부를 포함하고, 상기 화소부는, 제1 트랜지스터; 및 제2 트랜지스터를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제2 절연막; 상기 제1 절연막과 상기 제2 절연막을 사이에 제공되고 상기 제1 도전막 위에서 중첩하는 상기 제1 트랜지스터의 제1 채널 영역; 상기 제1 트랜지스터의 상기 제1 채널 영역 위의 제3 절연막; 상기 제3 절연막 위의 제2 도전막; 상기 제3 절연막 위의 상기 제2 트랜지스터의 제2 채널 영역; 상기 제2 채널 영역 위의 제4 절연막; 상기 제4 절연막 위의 제3 도전막; 상기 제3 도전막 위의 제5 절연막; 상기 제5 절연막 위의 제6 절연막; 상기 제6 절연막 위의 제5 도전막; 상기 제6 절연막 위의 제6 도전막; 상기 제5 도전막 및 상기 제6 도전막 위의 제7 절연막; 및 상기 제7 절연막 위의 제7 도전막을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하고,상기 제3 도전막은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하고,상기 제3 도전막은 제4 도전막에 전기적으로 접속되고,상기 제4 도전막은 상기 제2 트랜지스터의 상기 제2 채널 영역의 아래에 중첩하여 제공되고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하고,상기 제6 도전막은 용량 소자의 한쪽의 전극으로서 기능하고,상기 제5 도전막과 상기 제6 도전막은 동일한 도전막으로부터 형성되고,상기 제7 도전막은 화소 전극으로서 기능하고,단면도에서, 상기 제1 트랜지스터의 상기 제1 채널 영역은 상기 제2 트랜지스터의 상기 제2 채널 영역과 중첩하지 않고,상기 단면도에서, 상기 제2 도전막은 상기 제3 도전막과 중첩하지 않고,상기 제2 트랜지스터의 상기 제2 채널 영역은 산화물 반도체를 포함하고, 상기 산화물 반도체는 인듐, 갈륨 및 아연을 포함하고,상기 제2 트랜지스터의 상기 제2 채널 영역은 결정 배향의 규칙성을 갖지 않는 복수의 결정부를 포함하고,상기 복수의 결정부는 나노 결정들이고,상기 산화물 반도체의 상대 휘도는 1 초과 3 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치로서,화소부를 포함하고, 상기 화소부는, 제1 트랜지스터; 및 제2 트랜지스터를 포함하고,상기 반도체 장치는, 기판 위의 제1 도전막; 상기 제1 도전막 위의 제1 절연막; 상기 제1 절연막 위의 제2 절연막; 상기 제1 절연막과 상기 제2 절연막을 사이에 제공되고 상기 제1 도전막 위에서 중첩하는 상기 제1 트랜지스터의 제1 채널 영역; 상기 제1 트랜지스터의 상기 제1 채널 영역 위의 제3 절연막; 상기 제3 절연막 위의 제2 도전막; 상기 제3 절연막 위의 상기 제2 트랜지스터의 제2 채널 영역; 상기 제2 채널 영역 위의 제4 절연막; 상기 제4 절연막 위의 제3 도전막; 상기 제3 도전막 위의 제5 절연막; 상기 제5 절연막 위의 제6 절연막; 및 상기 제6 절연막 위의 제5 도전막을 포함하고,상기 제2 도전막은 상기 제1 트랜지스터의 제1 게이트 전극으로서 기능하고,상기 제3 도전막은 상기 제2 트랜지스터의 제2 게이트 전극으로서 기능하고,상기 제3 도전막은 제4 도전막에 전기적으로 접속되고,상기 제4 도전막은 상기 제2 트랜지스터의 상기 제2 채널 영역의 아래에 중첩하여 제공되고,상기 제5 도전막은 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 중 하나로서 기능하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KOEZUKA, Junichi</engName><name>고에즈카 쥰이치</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>OKAZAKI, Kenichi</engName><name>오카자키 겐이치</name></inventorInfo><inventorInfo><address>일본 ***-**** 사이...</address><code> </code><country> </country><engName>TSUBUKU, Masashi</engName><name>츠부쿠 마사시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2016.01.18</priorityApplicationDate><priorityApplicationNumber>JP-P-2016-006812</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2024.08.26</receiptDate><receiptNumber>1-1-2024-0930261-34</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.10.28</receiptDate><receiptNumber>9-5-2024-0913026-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2024.11.14</receiptDate><receiptNumber>1-1-2024-1254464-51</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification for Extension of Designated Period</documentEngName><documentName>지정기간연장 관련 안내서</documentName><receiptDate>2024.11.19</receiptDate><receiptNumber>1-5-2024-0187790-39</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.04.01</receiptDate><receiptNumber>1-1-2025-0365025-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.04.01</receiptDate><receiptNumber>1-1-2025-0365016-02</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.11.11</receiptDate><receiptNumber>9-5-2025-1093910-17</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247028621.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a57145b6e990ec1fc443beadb6029a6b2a4e77ba64a7863e5b6fbfc44aaf27b54cddfb04d3f4fabe22d48682e0e1019992500ebb70d185f1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2ce0504e5c38208ad20569bab3a949ced6df74b114008ea1ca37d426f89c02c76b48a7247b1e9ffc9dbc0b6a9af6032b18379e6091530ca6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>