Timing Analyzer report for TubesSisdig
Sun Jan 12 14:32:16 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 13. Slow 1200mV 85C Model Setup: 'i_clk'
 14. Slow 1200mV 85C Model Hold: 'i_clk'
 15. Slow 1200mV 85C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 24. Slow 1200mV 0C Model Setup: 'i_clk'
 25. Slow 1200mV 0C Model Hold: 'i_clk'
 26. Slow 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 34. Fast 1200mV 0C Model Setup: 'i_clk'
 35. Fast 1200mV 0C Model Hold: 'i_clk'
 36. Fast 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; TubesSisdig                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.32        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.8%      ;
;     Processor 3            ;   3.6%      ;
;     Processor 4            ;   3.1%      ;
;     Processors 5-14        ;   2.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                             ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; Clock Name                                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                              ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockmodifier:clockmodifier_module|clk_out_intem } ;
; i_clk                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk }                                            ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 101.0 MHz  ; 101.0 MHz       ; i_clk                                            ;      ;
; 170.44 MHz ; 170.44 MHz      ; clockmodifier:clockmodifier_module|clk_out_intem ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; -15.211 ; -334.703      ;
; i_clk                                            ; -8.901  ; -2286.594     ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.452 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.562 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -4.000 ; -843.906      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.487 ; -101.116      ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                             ;
+---------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                  ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -15.211 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 16.149     ;
; -15.180 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 16.119     ;
; -15.060 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 15.998     ;
; -14.975 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 15.917     ;
; -14.972 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 15.914     ;
; -14.961 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 15.903     ;
; -14.944 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 15.887     ;
; -14.941 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 15.884     ;
; -14.930 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 15.873     ;
; -14.824 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 15.766     ;
; -14.821 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 15.763     ;
; -14.810 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 15.752     ;
; -14.621 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 15.559     ;
; -14.611 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 15.549     ;
; -14.590 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 15.529     ;
; -14.580 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 15.519     ;
; -14.470 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 15.408     ;
; -14.460 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 15.398     ;
; -14.456 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 15.394     ;
; -14.425 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 15.364     ;
; -14.378 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 15.316     ;
; -13.789 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 14.728     ;
; -13.757 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 14.700     ;
; -13.712 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 14.654     ;
; -13.610 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 14.552     ;
; -13.553 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 14.496     ;
; -13.550 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 14.493     ;
; -13.539 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 14.482     ;
; -13.199 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 14.138     ;
; -13.189 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 14.128     ;
; -13.034 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 13.973     ;
; -11.676 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 12.619     ;
; -10.963 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 11.902     ;
; -10.727 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 11.670     ;
; -10.724 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 11.667     ;
; -10.713 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 11.656     ;
; -10.373 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 11.312     ;
; -10.363 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 11.302     ;
; -10.348 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 11.287     ;
; -9.682  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 10.625     ;
; -8.739  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 9.674      ;
; -8.503  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 9.442      ;
; -8.500  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 9.439      ;
; -8.489  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 9.428      ;
; -8.149  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 9.084      ;
; -8.139  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 9.074      ;
; -7.984  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 8.919      ;
; -6.485  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 7.424      ;
; -5.394  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 6.329      ;
; -5.158  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 6.097      ;
; -5.155  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 6.094      ;
; -5.144  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 6.083      ;
; -4.867  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.821      ;
; -4.867  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.821      ;
; -4.867  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.821      ;
; -4.867  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.821      ;
; -4.867  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.821      ;
; -4.867  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.821      ;
; -4.867  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.821      ;
; -4.867  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.821      ;
; -4.857  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.811      ;
; -4.857  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.811      ;
; -4.857  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.811      ;
; -4.857  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.811      ;
; -4.857  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.811      ;
; -4.857  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.811      ;
; -4.857  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.811      ;
; -4.857  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.811      ;
; -4.830  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 5.752      ;
; -4.813  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 5.735      ;
; -4.804  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 5.739      ;
; -4.798  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 5.724      ;
; -4.798  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 5.724      ;
; -4.798  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 5.724      ;
; -4.794  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 5.729      ;
; -4.789  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 5.711      ;
; -4.786  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 5.708      ;
; -4.781  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 5.707      ;
; -4.781  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 5.707      ;
; -4.781  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 5.707      ;
; -4.772  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 5.694      ;
; -4.769  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 5.691      ;
; -4.639  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 5.574      ;
; -4.594  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.548      ;
; -4.594  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.548      ;
; -4.594  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.548      ;
; -4.594  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.548      ;
; -4.594  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.548      ;
; -4.594  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.548      ;
; -4.594  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.548      ;
; -4.594  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.548      ;
; -4.590  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.514      ;
; -4.580  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.504      ;
; -4.567  ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 5.520      ;
; -4.567  ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 5.520      ;
; -4.567  ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 5.520      ;
; -4.567  ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 5.520      ;
; -4.567  ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|curr_val[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 5.520      ;
; -4.567  ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|curr_val[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 5.520      ;
; -4.567  ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|curr_val[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 5.520      ;
+---------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.901 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 10.247     ;
; -8.900 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 10.246     ;
; -8.875 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 10.221     ;
; -8.868 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 10.214     ;
; -8.866 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 10.212     ;
; -8.858 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 10.204     ;
; -8.850 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 10.196     ;
; -8.846 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 10.206     ;
; -8.845 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 10.205     ;
; -8.842 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 10.188     ;
; -8.841 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.198     ;
; -8.840 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.197     ;
; -8.833 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 10.179     ;
; -8.828 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 10.174     ;
; -8.827 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.314      ; 10.189     ;
; -8.826 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.314      ; 10.188     ;
; -8.821 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 10.179     ;
; -8.820 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 10.180     ;
; -8.820 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 10.178     ;
; -8.815 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.172     ;
; -8.813 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 10.173     ;
; -8.811 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 10.171     ;
; -8.808 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.165     ;
; -8.806 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.163     ;
; -8.803 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 10.163     ;
; -8.801 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.314      ; 10.163     ;
; -8.798 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.155     ;
; -8.795 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 10.155     ;
; -8.795 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 10.153     ;
; -8.794 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.163     ;
; -8.794 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.314      ; 10.156     ;
; -8.793 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.162     ;
; -8.792 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.314      ; 10.154     ;
; -8.790 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.147     ;
; -8.788 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 10.146     ;
; -8.787 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 10.147     ;
; -8.786 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 10.144     ;
; -8.784 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.314      ; 10.146     ;
; -8.782 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.139     ;
; -8.778 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 10.138     ;
; -8.778 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 10.136     ;
; -8.776 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.314      ; 10.138     ;
; -8.773 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 10.133     ;
; -8.773 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.130     ;
; -8.770 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 10.128     ;
; -8.768 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.125     ;
; -8.768 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.314      ; 10.130     ;
; -8.768 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.137     ;
; -8.762 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 10.120     ;
; -8.761 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.130     ;
; -8.759 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.314      ; 10.121     ;
; -8.759 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.128     ;
; -8.754 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.314      ; 10.116     ;
; -8.753 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 10.111     ;
; -8.751 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.120     ;
; -8.748 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 10.106     ;
; -8.743 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.112     ;
; -8.740 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.315      ; 10.103     ;
; -8.739 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.315      ; 10.102     ;
; -8.735 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.104     ;
; -8.727 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.114     ;
; -8.726 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.095     ;
; -8.726 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.113     ;
; -8.721 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 10.090     ;
; -8.714 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.315      ; 10.077     ;
; -8.707 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.315      ; 10.070     ;
; -8.705 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.315      ; 10.068     ;
; -8.703 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.060     ;
; -8.702 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.059     ;
; -8.701 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.088     ;
; -8.697 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.315      ; 10.060     ;
; -8.694 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.081     ;
; -8.692 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.079     ;
; -8.689 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.315      ; 10.052     ;
; -8.684 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.071     ;
; -8.681 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.315      ; 10.044     ;
; -8.677 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.034     ;
; -8.676 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.063     ;
; -8.672 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.315      ; 10.035     ;
; -8.670 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.027     ;
; -8.668 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.055     ;
; -8.668 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.025     ;
; -8.667 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.315      ; 10.030     ;
; -8.660 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.017     ;
; -8.659 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.046     ;
; -8.654 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.041     ;
; -8.652 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.009     ;
; -8.644 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 10.001     ;
; -8.635 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 9.992      ;
; -8.630 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 9.987      ;
; -8.579 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.925      ;
; -8.561 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.907      ;
; -8.544 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.890      ;
; -8.524 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.884      ;
; -8.519 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.865      ;
; -8.519 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 9.876      ;
; -8.506 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.866      ;
; -8.505 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.314      ; 9.867      ;
; -8.501 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 9.858      ;
; -8.499 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 9.857      ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|r_TX_DATA[0]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]   ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|storedinram          ; uart:uart_module|uart_rx:u_RX|storedinram                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun         ; uart:uart_module|uart_rx:u_RX|rgb_firstrun                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed    ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en     ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|pixcount[0]          ; uart:uart_module|uart_rx:u_RX|pixcount[0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|img_state.initial    ; uart:uart_module|uart_rx:u_RX|img_state.initial                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.464 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.758      ;
; 0.477 ; uart:uart_module|uart_rx:u_RX|img_din[13]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.486      ; 1.217      ;
; 0.480 ; uart:uart_module|uart_rx:u_RX|img_din[13]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.499      ; 1.233      ;
; 0.498 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.493      ; 1.245      ;
; 0.499 ; uart:uart_module|uart_rx:u_RX|img_din[12]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.499      ; 1.252      ;
; 0.501 ; uart:uart_module|uart_rx:u_RX|img_din[14]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.499      ; 1.254      ;
; 0.509 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.803      ;
; 0.518 ; uart:uart_module|uart_rx:u_RX|img_din[12]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.494      ; 1.266      ;
; 0.527 ; uart:uart_module|uart_rx:u_RX|img_din[8]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.493      ; 1.274      ;
; 0.527 ; uart:uart_module|uart_rx:u_RX|img_din[9]           ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[30]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; uart:uart_module|uart_rx:u_RX|img_din[8]           ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[29]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.821      ;
; 0.528 ; uart:uart_module|uart_rx:u_RX|img_din[12]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[33]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.821      ;
; 0.528 ; uart:uart_module|uart_rx:u_RX|img_din[15]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[36]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.821      ;
; 0.540 ; uart:uart_module|uart_rx:u_RX|img_din[10]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.493      ; 1.287      ;
; 0.542 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_rx:u_RX|h_arr[0][0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.834      ;
; 0.555 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.848      ;
; 0.556 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.849      ;
; 0.566 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.496      ; 1.316      ;
; 0.632 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.574      ; 1.418      ;
; 0.632 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.574      ; 1.418      ;
; 0.634 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.574      ; 1.420      ;
; 0.642 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[31] ; uart:uart_module|uart_rx:u_RX|img_dout[10]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.935      ;
; 0.682 ; uart:uart_module|uart_rx:u_RX|parse.widthparse     ; uart:uart_module|uart_rx:u_RX|parse.rgbparse                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.974      ;
; 0.686 ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_tx:u_TX|o_TX_LINE                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.978      ;
; 0.698 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.992      ;
; 0.720 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.014      ;
; 0.721 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.015      ;
; 0.722 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.016      ;
; 0.725 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[32]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.018      ;
; 0.725 ; uart:uart_module|uart_rx:u_RX|img_din[14]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[35]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.018      ;
; 0.726 ; uart:uart_module|uart_rx:u_RX|img_din[13]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[34]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.019      ;
; 0.732 ; uart:uart_module|uart_rx:u_RX|img_din[14]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.486      ; 1.472      ;
; 0.740 ; clockmodifier:clockmodifier_module|counter[1]      ; clockmodifier:clockmodifier_module|counter[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.102      ; 1.054      ;
; 0.742 ; uart:uart_module|uart_rx:u_RX|pixcount[1]          ; uart:uart_module|uart_rx:u_RX|pixcount[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.054      ;
; 0.742 ; uart:uart_module|uart_rx:u_RX|pixcount[2]          ; uart:uart_module|uart_rx:u_RX|pixcount[2]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.054      ;
; 0.742 ; uart:uart_module|uart_rx:u_RX|pixcount[6]          ; uart:uart_module|uart_rx:u_RX|pixcount[6]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.054      ;
; 0.742 ; uart:uart_module|uart_rx:u_RX|pixcount[15]         ; uart:uart_module|uart_rx:u_RX|pixcount[15]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.054      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|pixcount[3]          ; uart:uart_module|uart_rx:u_RX|pixcount[3]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|pixcount[4]          ; uart:uart_module|uart_rx:u_RX|pixcount[4]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|pixcount[5]          ; uart:uart_module|uart_rx:u_RX|pixcount[5]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|pixcount[8]          ; uart:uart_module|uart_rx:u_RX|pixcount[8]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|pixcount[12]         ; uart:uart_module|uart_rx:u_RX|pixcount[12]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.055      ;
; 0.744 ; uart:uart_module|uart_rx:u_RX|pixcount[11]         ; uart:uart_module|uart_rx:u_RX|pixcount[11]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.056      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|pixcount[7]          ; uart:uart_module|uart_rx:u_RX|pixcount[7]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|pixcount[9]          ; uart:uart_module|uart_rx:u_RX|pixcount[9]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.752 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.045      ;
; 0.753 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.046      ;
; 0.753 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|s_TX_START                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.084      ; 1.049      ;
; 0.753 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.046      ;
; 0.753 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|r_TX_DATA[0]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.084      ; 1.049      ;
; 0.754 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.047      ;
; 0.754 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.047      ;
; 0.754 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.047      ;
; 0.755 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.048      ;
; 0.755 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.048      ;
; 0.755 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.574      ; 1.541      ;
; 0.756 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.049      ;
; 0.756 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.574      ; 1.542      ;
; 0.757 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[6]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[6]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.050      ;
; 0.757 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.050      ;
; 0.757 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.050      ;
; 0.759 ; clockmodifier:clockmodifier_module|counter[15]     ; clockmodifier:clockmodifier_module|counter[15]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; clockmodifier:clockmodifier_module|counter[3]      ; clockmodifier:clockmodifier_module|counter[3]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[19]     ; clockmodifier:clockmodifier_module|counter[19]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[13]     ; clockmodifier:clockmodifier_module|counter[13]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[11]     ; clockmodifier:clockmodifier_module|counter[11]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[1]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[1]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                            ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.562 ; uart:uart_module|uart_rx:u_RX|pixcount[20] ; sevensegment:sevs_module|curr_val[20] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.204      ; 1.008      ;
; 0.569 ; uart:uart_module|uart_rx:u_RX|pixcount[23] ; sevensegment:sevs_module|curr_val[23] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.204      ; 1.015      ;
; 0.590 ; uart:uart_module|uart_rx:u_RX|pixcount[17] ; sevensegment:sevs_module|curr_val[17] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.204      ; 1.036      ;
; 0.591 ; uart:uart_module|uart_rx:u_RX|pixcount[22] ; sevensegment:sevs_module|curr_val[22] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.204      ; 1.037      ;
; 0.593 ; uart:uart_module|uart_rx:u_RX|pixcount[21] ; sevensegment:sevs_module|curr_val[21] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.204      ; 1.039      ;
; 0.647 ; uart:uart_module|uart_rx:u_RX|pixcount[30] ; sevensegment:sevs_module|curr_val[30] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.221      ; 1.110      ;
; 0.661 ; uart:uart_module|uart_rx:u_RX|pixcount[24] ; sevensegment:sevs_module|curr_val[24] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.221      ; 1.124      ;
; 0.676 ; uart:uart_module|uart_rx:u_RX|pixcount[27] ; sevensegment:sevs_module|curr_val[27] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.221      ; 1.139      ;
; 0.699 ; uart:uart_module|uart_rx:u_RX|pixcount[28] ; sevensegment:sevs_module|curr_val[28] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.221      ; 1.162      ;
; 0.711 ; uart:uart_module|uart_rx:u_RX|pixcount[18] ; sevensegment:sevs_module|curr_val[18] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.204      ; 1.157      ;
; 0.761 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; sevensegment:sevs_module|counter[31]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[16]       ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[20]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.059      ;
; 0.786 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[1]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.078      ;
; 0.803 ; uart:uart_module|uart_rx:u_RX|pixcount[26] ; sevensegment:sevs_module|curr_val[26] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.221      ; 1.266      ;
; 0.971 ; uart:uart_module|uart_rx:u_RX|pixcount[29] ; sevensegment:sevs_module|curr_val[29] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.221      ; 1.434      ;
; 0.993 ; uart:uart_module|uart_rx:u_RX|pixcount[25] ; sevensegment:sevs_module|curr_val[25] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.273     ; 0.962      ;
; 0.994 ; uart:uart_module|uart_rx:u_RX|pixcount[16] ; sevensegment:sevs_module|curr_val[16] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.274     ; 0.962      ;
; 1.008 ; uart:uart_module|uart_rx:u_RX|pixcount[13] ; sevensegment:sevs_module|curr_val[13] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.287     ; 0.963      ;
; 1.023 ; uart:uart_module|uart_rx:u_RX|pixcount[19] ; sevensegment:sevs_module|curr_val[19] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.274     ; 0.991      ;
; 1.036 ; uart:uart_module|uart_rx:u_RX|pixcount[31] ; sevensegment:sevs_module|curr_val[31] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.273     ; 1.005      ;
; 1.053 ; uart:uart_module|uart_rx:u_RX|pixcount[15] ; sevensegment:sevs_module|curr_val[15] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.286     ; 1.009      ;
; 1.055 ; uart:uart_module|uart_rx:u_RX|pixcount[11] ; sevensegment:sevs_module|curr_val[11] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.286     ; 1.011      ;
; 1.057 ; uart:uart_module|uart_rx:u_RX|pixcount[9]  ; sevensegment:sevs_module|curr_val[9]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.286     ; 1.013      ;
; 1.082 ; uart:uart_module|uart_rx:u_RX|pixcount[12] ; sevensegment:sevs_module|curr_val[12] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.286     ; 1.038      ;
; 1.088 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.079      ; 1.379      ;
; 1.093 ; uart:uart_module|uart_rx:u_RX|pixcount[14] ; sevensegment:sevs_module|curr_val[14] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.286     ; 1.049      ;
; 1.098 ; uart:uart_module|uart_rx:u_RX|pixcount[10] ; sevensegment:sevs_module|curr_val[10] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.286     ; 1.054      ;
; 1.104 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.079      ; 1.395      ;
; 1.106 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.079      ; 1.397      ;
; 1.116 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.079      ; 1.408      ;
; 1.117 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[20]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.411      ;
; 1.125 ; uart:uart_module|uart_rx:u_RX|img_dout[8]  ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.174      ; 1.541      ;
; 1.125 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.420      ;
; 1.134 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.429      ;
; 1.218 ; uart:uart_module|uart_rx:u_RX|pixcount[8]  ; sevensegment:sevs_module|curr_val[8]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.286     ; 1.174      ;
; 1.247 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.539      ;
; 1.248 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.542      ;
; 1.256 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.548      ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 109.49 MHz ; 109.49 MHz      ; i_clk                                            ;      ;
; 184.09 MHz ; 184.09 MHz      ; clockmodifier:clockmodifier_module|clk_out_intem ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; -13.893 ; -300.210      ;
; i_clk                                            ; -8.133  ; -2093.088     ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.401 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.493 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -4.000 ; -843.178      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.487 ; -101.116      ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                              ;
+---------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                  ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -13.893 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 14.834     ;
; -13.845 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 14.786     ;
; -13.766 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 14.707     ;
; -13.668 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 14.614     ;
; -13.653 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 14.599     ;
; -13.645 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 14.591     ;
; -13.620 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 14.566     ;
; -13.605 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 14.551     ;
; -13.597 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 14.543     ;
; -13.541 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 14.487     ;
; -13.526 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 14.472     ;
; -13.518 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 14.464     ;
; -13.306 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 14.247     ;
; -13.299 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 14.240     ;
; -13.258 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 14.199     ;
; -13.251 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 14.192     ;
; -13.179 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 14.120     ;
; -13.172 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 14.113     ;
; -13.158 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 14.099     ;
; -13.118 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 14.059     ;
; -13.100 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 14.041     ;
; -12.651 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 13.592     ;
; -12.525 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 13.471     ;
; -12.507 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 13.453     ;
; -12.426 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 13.372     ;
; -12.411 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 13.357     ;
; -12.403 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 13.349     ;
; -12.382 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 13.328     ;
; -12.064 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 13.005     ;
; -12.057 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 12.998     ;
; -11.916 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 12.857     ;
; -10.630 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 11.576     ;
; -10.069 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 11.010     ;
; -9.844  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 10.790     ;
; -9.829  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 10.775     ;
; -9.821  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 10.767     ;
; -9.482  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 10.423     ;
; -9.475  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 10.416     ;
; -9.392  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 10.333     ;
; -8.799  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.046     ; 9.745      ;
; -7.956  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.054     ; 8.894      ;
; -7.731  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 8.674      ;
; -7.716  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 8.659      ;
; -7.708  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 8.651      ;
; -7.369  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.054     ; 8.307      ;
; -7.362  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.054     ; 8.300      ;
; -7.244  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.054     ; 8.182      ;
; -5.892  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 6.835      ;
; -5.027  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.054     ; 5.965      ;
; -4.825  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 5.768      ;
; -4.802  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 5.745      ;
; -4.779  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.049     ; 5.722      ;
; -4.440  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.054     ; 5.378      ;
; -4.433  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.054     ; 5.371      ;
; -4.432  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.071     ; 5.363      ;
; -4.420  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.071     ; 5.351      ;
; -4.415  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.375      ;
; -4.415  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.375      ;
; -4.415  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.375      ;
; -4.415  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.375      ;
; -4.415  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.375      ;
; -4.415  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.375      ;
; -4.415  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.375      ;
; -4.415  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.375      ;
; -4.408  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.368      ;
; -4.408  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.368      ;
; -4.408  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.368      ;
; -4.408  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.368      ;
; -4.408  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.368      ;
; -4.408  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.368      ;
; -4.408  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.368      ;
; -4.408  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.368      ;
; -4.389  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.071     ; 5.320      ;
; -4.387  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.071     ; 5.318      ;
; -4.377  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.071     ; 5.308      ;
; -4.375  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.071     ; 5.306      ;
; -4.372  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.308      ;
; -4.372  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.308      ;
; -4.372  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.308      ;
; -4.360  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.296      ;
; -4.360  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.296      ;
; -4.360  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.296      ;
; -4.292  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.054     ; 5.230      ;
; -4.238  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.068     ; 5.172      ;
; -4.231  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.068     ; 5.165      ;
; -4.204  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.071     ; 5.135      ;
; -4.195  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.131      ;
; -4.188  ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.066     ; 5.124      ;
; -4.183  ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.071     ; 5.114      ;
; -4.171  ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 5.101      ;
; -4.166  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.126      ;
; -4.166  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.126      ;
; -4.166  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.126      ;
; -4.166  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.126      ;
; -4.166  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.126      ;
; -4.166  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.126      ;
; -4.166  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.126      ;
; -4.166  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.042     ; 5.126      ;
; -4.161  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.071     ; 5.092      ;
; -4.159  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.071     ; 5.090      ;
+---------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.133 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.435      ;
; -8.129 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.431      ;
; -8.117 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.441      ;
; -8.113 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.437      ;
; -8.109 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.445      ;
; -8.107 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.409      ;
; -8.105 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.441      ;
; -8.102 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.404      ;
; -8.098 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.400      ;
; -8.097 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.411      ;
; -8.093 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.407      ;
; -8.091 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.415      ;
; -8.087 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.389      ;
; -8.086 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.410      ;
; -8.083 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.419      ;
; -8.082 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.406      ;
; -8.078 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.392      ;
; -8.078 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.414      ;
; -8.076 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.390      ;
; -8.075 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.377      ;
; -8.074 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.410      ;
; -8.074 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.388      ;
; -8.073 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.388      ;
; -8.072 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.386      ;
; -8.071 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.395      ;
; -8.071 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.385      ;
; -8.069 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.384      ;
; -8.068 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.370      ;
; -8.066 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.380      ;
; -8.064 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.366      ;
; -8.063 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.399      ;
; -8.062 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.376      ;
; -8.059 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.383      ;
; -8.058 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.360      ;
; -8.052 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.376      ;
; -8.052 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.366      ;
; -8.051 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.387      ;
; -8.051 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.365      ;
; -8.050 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.364      ;
; -8.048 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.372      ;
; -8.047 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.361      ;
; -8.047 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.362      ;
; -8.045 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.359      ;
; -8.044 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.380      ;
; -8.043 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.357      ;
; -8.042 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.366      ;
; -8.042 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.357      ;
; -8.041 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.355      ;
; -8.040 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.277      ; 9.356      ;
; -8.040 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.376      ;
; -8.039 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.353      ;
; -8.038 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.353      ;
; -8.036 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.277      ; 9.352      ;
; -8.034 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.370      ;
; -8.032 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.346      ;
; -8.032 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.346      ;
; -8.030 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.344      ;
; -8.028 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.342      ;
; -8.027 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.342      ;
; -8.022 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.336      ;
; -8.020 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.334      ;
; -8.018 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.332      ;
; -8.018 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.332      ;
; -8.015 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.330      ;
; -8.014 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.277      ; 9.330      ;
; -8.014 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.328      ;
; -8.013 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.327      ;
; -8.011 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.325      ;
; -8.009 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.323      ;
; -8.009 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.277      ; 9.325      ;
; -8.008 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.323      ;
; -8.007 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.321      ;
; -8.005 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.277      ; 9.321      ;
; -8.004 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.319      ;
; -8.003 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.317      ;
; -8.001 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.315      ;
; -7.998 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.313      ;
; -7.994 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.277      ; 9.310      ;
; -7.992 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.306      ;
; -7.987 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.301      ;
; -7.983 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.297      ;
; -7.982 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.277      ; 9.298      ;
; -7.975 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.277      ; 9.291      ;
; -7.972 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.286      ;
; -7.971 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.277      ; 9.287      ;
; -7.965 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.277      ; 9.281      ;
; -7.960 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.274      ;
; -7.953 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.267      ;
; -7.949 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.263      ;
; -7.943 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.257      ;
; -7.816 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.118      ;
; -7.800 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.124      ;
; -7.793 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.095      ;
; -7.792 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.128      ;
; -7.780 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.094      ;
; -7.777 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.263      ; 9.079      ;
; -7.777 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.101      ;
; -7.769 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.297      ; 9.105      ;
; -7.761 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.285      ; 9.085      ;
; -7.761 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.075      ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|r_TX_DATA[0]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed    ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|pixcount[0]          ; uart:uart_module|uart_rx:u_RX|pixcount[0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun         ; uart:uart_module|uart_rx:u_RX|rgb_firstrun                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|img_state.initial    ; uart:uart_module|uart_rx:u_RX|img_state.initial                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]   ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|storedinram          ; uart:uart_module|uart_rx:u_RX|storedinram                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en     ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.684      ;
; 0.451 ; uart:uart_module|uart_rx:u_RX|img_din[13]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.428      ; 1.109      ;
; 0.452 ; uart:uart_module|uart_rx:u_RX|img_din[13]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.440      ; 1.122      ;
; 0.470 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.137      ;
; 0.470 ; uart:uart_module|uart_rx:u_RX|img_din[12]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.440      ; 1.140      ;
; 0.470 ; uart:uart_module|uart_rx:u_RX|img_din[14]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.440      ; 1.140      ;
; 0.470 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.738      ;
; 0.486 ; uart:uart_module|uart_rx:u_RX|img_din[12]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.153      ;
; 0.492 ; uart:uart_module|uart_rx:u_RX|img_din[9]           ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[30]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.760      ;
; 0.492 ; uart:uart_module|uart_rx:u_RX|img_din[15]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[36]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.760      ;
; 0.493 ; uart:uart_module|uart_rx:u_RX|img_din[8]           ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[29]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.761      ;
; 0.493 ; uart:uart_module|uart_rx:u_RX|img_din[12]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[33]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.761      ;
; 0.497 ; uart:uart_module|uart_rx:u_RX|img_din[8]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.164      ;
; 0.501 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_rx:u_RX|h_arr[0][0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.768      ;
; 0.509 ; uart:uart_module|uart_rx:u_RX|img_din[10]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.176      ;
; 0.511 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.778      ;
; 0.512 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.779      ;
; 0.534 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.436      ; 1.200      ;
; 0.562 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.537      ; 1.294      ;
; 0.563 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.537      ; 1.295      ;
; 0.566 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.537      ; 1.298      ;
; 0.598 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[31] ; uart:uart_module|uart_rx:u_RX|img_dout[10]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.866      ;
; 0.607 ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_tx:u_TX|o_TX_LINE                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.875      ;
; 0.635 ; uart:uart_module|uart_rx:u_RX|parse.widthparse     ; uart:uart_module|uart_rx:u_RX|parse.rgbparse                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.902      ;
; 0.646 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.914      ;
; 0.657 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.537      ; 1.389      ;
; 0.662 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.930      ;
; 0.663 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.931      ;
; 0.663 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.931      ;
; 0.663 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.537      ; 1.395      ;
; 0.668 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[32]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.936      ;
; 0.668 ; uart:uart_module|uart_rx:u_RX|img_din[14]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[35]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.936      ;
; 0.668 ; uart:uart_module|uart_rx:u_RX|img_din[13]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[34]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.936      ;
; 0.670 ; uart:uart_module|uart_rx:u_RX|img_din[14]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.428      ; 1.328      ;
; 0.684 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.537      ; 1.416      ;
; 0.685 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.537      ; 1.417      ;
; 0.686 ; clockmodifier:clockmodifier_module|counter[1]      ; clockmodifier:clockmodifier_module|counter[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.093      ; 0.974      ;
; 0.686 ; uart:uart_module|uart_rx:u_RX|pixcount[6]          ; uart:uart_module|uart_rx:u_RX|pixcount[6]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.972      ;
; 0.687 ; uart:uart_module|uart_rx:u_RX|pixcount[3]          ; uart:uart_module|uart_rx:u_RX|pixcount[3]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; uart:uart_module|uart_rx:u_RX|pixcount[1]          ; uart:uart_module|uart_rx:u_RX|pixcount[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; uart:uart_module|uart_rx:u_RX|pixcount[15]         ; uart:uart_module|uart_rx:u_RX|pixcount[15]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.537      ; 1.419      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|pixcount[2]          ; uart:uart_module|uart_rx:u_RX|pixcount[2]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|pixcount[4]          ; uart:uart_module|uart_rx:u_RX|pixcount[4]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|pixcount[5]          ; uart:uart_module|uart_rx:u_RX|pixcount[5]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|pixcount[11]         ; uart:uart_module|uart_rx:u_RX|pixcount[11]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.952      ;
; 0.689 ; uart:uart_module|uart_rx:u_RX|pixcount[8]          ; uart:uart_module|uart_rx:u_RX|pixcount[8]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; uart:uart_module|uart_rx:u_RX|pixcount[12]         ; uart:uart_module|uart_rx:u_RX|pixcount[12]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.975      ;
; 0.691 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.090      ; 0.976      ;
; 0.691 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.090      ; 0.976      ;
; 0.692 ; uart:uart_module|uart_rx:u_RX|pixcount[7]          ; uart:uart_module|uart_rx:u_RX|pixcount[7]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.978      ;
; 0.692 ; uart:uart_module|uart_rx:u_RX|pixcount[9]          ; uart:uart_module|uart_rx:u_RX|pixcount[9]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.978      ;
; 0.692 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.090      ; 0.977      ;
; 0.698 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.966      ;
; 0.701 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.969      ;
; 0.702 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.969      ;
; 0.703 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.970      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[29]     ; clockmodifier:clockmodifier_module|counter[29]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[21]     ; clockmodifier:clockmodifier_module|counter[21]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[19]     ; clockmodifier:clockmodifier_module|counter[19]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[15]     ; clockmodifier:clockmodifier_module|counter[15]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[13]     ; clockmodifier:clockmodifier_module|counter[13]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[3]      ; clockmodifier:clockmodifier_module|counter[3]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.971      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[27]     ; clockmodifier:clockmodifier_module|counter[27]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[17]     ; clockmodifier:clockmodifier_module|counter[17]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[11]     ; clockmodifier:clockmodifier_module|counter[11]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                             ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.493 ; uart:uart_module|uart_rx:u_RX|pixcount[20] ; sevensegment:sevs_module|curr_val[20] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.184      ; 0.902      ;
; 0.499 ; uart:uart_module|uart_rx:u_RX|pixcount[23] ; sevensegment:sevs_module|curr_val[23] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.184      ; 0.908      ;
; 0.516 ; uart:uart_module|uart_rx:u_RX|pixcount[22] ; sevensegment:sevs_module|curr_val[22] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.184      ; 0.925      ;
; 0.516 ; uart:uart_module|uart_rx:u_RX|pixcount[17] ; sevensegment:sevs_module|curr_val[17] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.184      ; 0.925      ;
; 0.519 ; uart:uart_module|uart_rx:u_RX|pixcount[21] ; sevensegment:sevs_module|curr_val[21] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.184      ; 0.928      ;
; 0.593 ; uart:uart_module|uart_rx:u_RX|pixcount[30] ; sevensegment:sevs_module|curr_val[30] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.199      ; 1.017      ;
; 0.600 ; uart:uart_module|uart_rx:u_RX|pixcount[24] ; sevensegment:sevs_module|curr_val[24] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.199      ; 1.024      ;
; 0.612 ; uart:uart_module|uart_rx:u_RX|pixcount[27] ; sevensegment:sevs_module|curr_val[27] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.199      ; 1.036      ;
; 0.629 ; uart:uart_module|uart_rx:u_RX|pixcount[28] ; sevensegment:sevs_module|curr_val[28] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.199      ; 1.053      ;
; 0.657 ; uart:uart_module|uart_rx:u_RX|pixcount[18] ; sevensegment:sevs_module|curr_val[18] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.184      ; 1.066      ;
; 0.706 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.972      ;
; 0.707 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.973      ;
; 0.708 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.974      ;
; 0.709 ; sevensegment:sevs_module|counter[31]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.975      ;
; 0.710 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; sevensegment:sevs_module|counter[16]       ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.978      ;
; 0.713 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[20]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.979      ;
; 0.714 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.980      ;
; 0.730 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[1]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 0.996      ;
; 0.758 ; uart:uart_module|uart_rx:u_RX|pixcount[26] ; sevensegment:sevs_module|curr_val[26] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.199      ; 1.182      ;
; 0.857 ; uart:uart_module|uart_rx:u_RX|pixcount[29] ; sevensegment:sevs_module|curr_val[29] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.199      ; 1.281      ;
; 0.932 ; uart:uart_module|uart_rx:u_RX|pixcount[19] ; sevensegment:sevs_module|curr_val[19] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.269     ; 0.888      ;
; 0.934 ; uart:uart_module|uart_rx:u_RX|pixcount[25] ; sevensegment:sevs_module|curr_val[25] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.269     ; 0.890      ;
; 0.934 ; uart:uart_module|uart_rx:u_RX|pixcount[16] ; sevensegment:sevs_module|curr_val[16] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.269     ; 0.890      ;
; 0.944 ; uart:uart_module|uart_rx:u_RX|pixcount[13] ; sevensegment:sevs_module|curr_val[13] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.279     ; 0.890      ;
; 0.945 ; uart:uart_module|uart_rx:u_RX|pixcount[31] ; sevensegment:sevs_module|curr_val[31] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.269     ; 0.901      ;
; 0.954 ; uart:uart_module|uart_rx:u_RX|pixcount[15] ; sevensegment:sevs_module|curr_val[15] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.277     ; 0.902      ;
; 0.956 ; uart:uart_module|uart_rx:u_RX|pixcount[11] ; sevensegment:sevs_module|curr_val[11] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.277     ; 0.904      ;
; 0.958 ; uart:uart_module|uart_rx:u_RX|pixcount[9]  ; sevensegment:sevs_module|curr_val[9]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.277     ; 0.906      ;
; 0.973 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.069      ; 1.237      ;
; 0.978 ; uart:uart_module|uart_rx:u_RX|pixcount[12] ; sevensegment:sevs_module|curr_val[12] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.277     ; 0.926      ;
; 0.990 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.069      ; 1.254      ;
; 0.991 ; uart:uart_module|uart_rx:u_RX|pixcount[14] ; sevensegment:sevs_module|curr_val[14] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.277     ; 0.939      ;
; 0.993 ; uart:uart_module|uart_rx:u_RX|img_dout[8]  ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.155      ; 1.373      ;
; 0.993 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.069      ; 1.257      ;
; 0.995 ; uart:uart_module|uart_rx:u_RX|pixcount[10] ; sevensegment:sevs_module|curr_val[10] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.277     ; 0.943      ;
; 1.028 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.294      ;
; 1.029 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.070      ; 1.294      ;
; 1.029 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[20]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.295      ;
; 1.030 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.296      ;
; 1.031 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.297      ;
; 1.031 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.297      ;
; 1.031 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.297      ;
; 1.031 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.297      ;
; 1.032 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.298      ;
; 1.033 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.299      ;
; 1.034 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.300      ;
; 1.034 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.300      ;
; 1.034 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.300      ;
; 1.043 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.309      ;
; 1.043 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.309      ;
; 1.046 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.312      ;
; 1.046 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.312      ;
; 1.046 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.070      ; 1.311      ;
; 1.046 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.312      ;
; 1.047 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.313      ;
; 1.047 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.313      ;
; 1.047 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.313      ;
; 1.047 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.313      ;
; 1.048 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.314      ;
; 1.121 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.387      ;
; 1.122 ; uart:uart_module|uart_rx:u_RX|pixcount[8]  ; sevensegment:sevs_module|curr_val[8]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.277     ; 1.070      ;
; 1.122 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.388      ;
; 1.122 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.388      ;
; 1.123 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.389      ;
; 1.123 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.389      ;
; 1.123 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.389      ;
; 1.128 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.394      ;
; 1.128 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.394      ;
; 1.129 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.395      ;
; 1.130 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.396      ;
; 1.148 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.414      ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; -6.025 ; -109.313      ;
; i_clk                                            ; -3.405 ; -733.588      ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.160 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.211 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -3.000 ; -490.020      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.000 ; -68.000       ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                             ;
+--------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -6.025 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 6.950      ;
; -5.999 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 6.923      ;
; -5.946 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 6.876      ;
; -5.941 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 6.871      ;
; -5.931 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 6.855      ;
; -5.920 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 6.849      ;
; -5.918 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 6.848      ;
; -5.915 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 6.844      ;
; -5.892 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 6.821      ;
; -5.852 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 6.781      ;
; -5.847 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 6.776      ;
; -5.824 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 6.753      ;
; -5.778 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 6.703      ;
; -5.775 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 6.700      ;
; -5.752 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 6.676      ;
; -5.749 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 6.673      ;
; -5.695 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 6.620      ;
; -5.684 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 6.608      ;
; -5.681 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 6.605      ;
; -5.669 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 6.593      ;
; -5.601 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.053     ; 6.525      ;
; -5.426 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 6.351      ;
; -5.351 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 6.281      ;
; -5.347 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 6.277      ;
; -5.342 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 6.272      ;
; -5.319 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 6.249      ;
; -5.278 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 6.207      ;
; -5.265 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.048     ; 6.194      ;
; -5.179 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 6.104      ;
; -5.176 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 6.101      ;
; -5.096 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 6.021      ;
; -4.442 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.372      ;
; -4.181 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 5.106      ;
; -4.102 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.032      ;
; -4.097 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.027      ;
; -4.074 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 5.004      ;
; -3.934 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 4.859      ;
; -3.931 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 4.856      ;
; -3.868 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.052     ; 4.793      ;
; -3.584 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.047     ; 4.514      ;
; -3.336 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 4.257      ;
; -3.257 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 4.183      ;
; -3.252 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 4.178      ;
; -3.229 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 4.155      ;
; -3.089 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 4.010      ;
; -3.086 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 4.007      ;
; -3.006 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 3.927      ;
; -2.187 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 3.113      ;
; -1.737 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 2.658      ;
; -1.694 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 2.620      ;
; -1.671 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 2.597      ;
; -1.656 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.051     ; 2.582      ;
; -1.616 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.584      ;
; -1.616 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.584      ;
; -1.616 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.584      ;
; -1.616 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.584      ;
; -1.616 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.584      ;
; -1.616 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.584      ;
; -1.616 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.584      ;
; -1.616 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.584      ;
; -1.610 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.578      ;
; -1.610 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.578      ;
; -1.610 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.578      ;
; -1.610 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.578      ;
; -1.610 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.578      ;
; -1.610 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.578      ;
; -1.610 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.578      ;
; -1.610 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.578      ;
; -1.586 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 2.507      ;
; -1.549 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.035     ; 2.501      ;
; -1.543 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.035     ; 2.495      ;
; -1.527 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.035     ; 2.479      ;
; -1.524 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.035     ; 2.476      ;
; -1.521 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.035     ; 2.473      ;
; -1.518 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.035     ; 2.470      ;
; -1.503 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.471      ;
; -1.503 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.471      ;
; -1.503 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.471      ;
; -1.503 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.471      ;
; -1.503 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.471      ;
; -1.503 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.471      ;
; -1.503 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.471      ;
; -1.503 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.471      ;
; -1.488 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 2.409      ;
; -1.488 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.456      ;
; -1.488 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.456      ;
; -1.488 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.456      ;
; -1.488 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.456      ;
; -1.488 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.456      ;
; -1.488 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.456      ;
; -1.488 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.456      ;
; -1.488 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.019     ; 2.456      ;
; -1.485 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.056     ; 2.406      ;
; -1.483 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.030     ; 2.440      ;
; -1.483 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.030     ; 2.440      ;
; -1.483 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.030     ; 2.440      ;
; -1.477 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.020     ; 2.444      ;
; -1.477 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.020     ; 2.444      ;
; -1.477 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.020     ; 2.444      ;
; -1.477 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.020     ; 2.444      ;
+--------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.405 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.550      ;
; -3.402 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.547      ;
; -3.392 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.537      ;
; -3.389 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.534      ;
; -3.379 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.524      ;
; -3.378 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.530      ;
; -3.378 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.523      ;
; -3.376 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.521      ;
; -3.375 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.527      ;
; -3.371 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.516      ;
; -3.370 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.515      ;
; -3.369 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.514      ;
; -3.368 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.521      ;
; -3.365 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.517      ;
; -3.365 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.518      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.514      ;
; -3.355 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.508      ;
; -3.352 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.504      ;
; -3.352 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.505      ;
; -3.351 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.503      ;
; -3.350 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.503      ;
; -3.349 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.501      ;
; -3.348 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.501      ;
; -3.347 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.500      ;
; -3.346 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.504      ;
; -3.345 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.498      ;
; -3.344 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.496      ;
; -3.343 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.495      ;
; -3.343 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.501      ;
; -3.342 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.494      ;
; -3.342 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.495      ;
; -3.341 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.494      ;
; -3.339 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.492      ;
; -3.337 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.490      ;
; -3.335 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.488      ;
; -3.334 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.487      ;
; -3.334 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.487      ;
; -3.333 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.486      ;
; -3.333 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.491      ;
; -3.332 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.485      ;
; -3.332 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.485      ;
; -3.330 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.488      ;
; -3.324 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.477      ;
; -3.323 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.476      ;
; -3.322 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.475      ;
; -3.321 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.474      ;
; -3.321 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.474      ;
; -3.320 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.478      ;
; -3.319 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.472      ;
; -3.319 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.477      ;
; -3.317 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.475      ;
; -3.316 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.469      ;
; -3.315 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.468      ;
; -3.314 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.467      ;
; -3.314 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.467      ;
; -3.313 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.466      ;
; -3.312 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.465      ;
; -3.312 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.470      ;
; -3.311 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.469      ;
; -3.310 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.468      ;
; -3.306 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.459      ;
; -3.303 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.456      ;
; -3.295 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 4.459      ;
; -3.293 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.446      ;
; -3.292 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 4.456      ;
; -3.291 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.444      ;
; -3.290 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.443      ;
; -3.288 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.441      ;
; -3.282 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 4.446      ;
; -3.280 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.433      ;
; -3.279 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.432      ;
; -3.279 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 4.443      ;
; -3.278 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.431      ;
; -3.277 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.430      ;
; -3.275 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.428      ;
; -3.272 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.425      ;
; -3.271 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.424      ;
; -3.270 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.423      ;
; -3.269 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 4.433      ;
; -3.268 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 4.432      ;
; -3.266 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 4.430      ;
; -3.265 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.418      ;
; -3.264 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.417      ;
; -3.262 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.415      ;
; -3.261 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.406      ;
; -3.261 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 4.425      ;
; -3.260 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 4.424      ;
; -3.259 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.155      ; 4.423      ;
; -3.257 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.402      ;
; -3.257 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.410      ;
; -3.256 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.409      ;
; -3.255 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.408      ;
; -3.248 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.393      ;
; -3.240 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.385      ;
; -3.234 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.386      ;
; -3.230 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.382      ;
; -3.224 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.377      ;
; -3.221 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.373      ;
; -3.220 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.373      ;
; -3.213 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.365      ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.160 ; uart:uart_module|uart_rx:u_RX|img_din[13]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.231      ; 0.495      ;
; 0.166 ; uart:uart_module|uart_rx:u_RX|img_din[12]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.231      ; 0.501      ;
; 0.166 ; uart:uart_module|uart_rx:u_RX|img_din[13]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.224      ; 0.494      ;
; 0.173 ; uart:uart_module|uart_rx:u_RX|img_din[14]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.231      ; 0.508      ;
; 0.178 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.232      ; 0.514      ;
; 0.181 ; uart:uart_module|uart_rx:u_RX|img_din[12]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.229      ; 0.514      ;
; 0.183 ; uart:uart_module|uart_rx:u_RX|img_din[10]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.232      ; 0.519      ;
; 0.186 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|r_TX_DATA[0]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|img_din[8]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.232      ; 0.522      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|storedinram          ; uart:uart_module|uart_rx:u_RX|storedinram                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en     ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]   ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed    ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|pixcount[0]          ; uart:uart_module|uart_rx:u_RX|pixcount[0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun         ; uart:uart_module|uart_rx:u_RX|rgb_firstrun                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|img_state.initial    ; uart:uart_module|uart_rx:u_RX|img_state.initial                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.314      ;
; 0.201 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.232      ; 0.537      ;
; 0.206 ; uart:uart_module|uart_rx:u_RX|img_din[9]           ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[30]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; uart:uart_module|uart_rx:u_RX|img_din[15]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[36]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; uart:uart_module|uart_rx:u_RX|img_din[8]           ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[29]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; uart:uart_module|uart_rx:u_RX|img_din[12]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[33]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.327      ;
; 0.210 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.331      ;
; 0.226 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_rx:u_RX|h_arr[0][0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.346      ;
; 0.227 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.347      ;
; 0.228 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.348      ;
; 0.253 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[31] ; uart:uart_module|uart_rx:u_RX|img_dout[10]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.373      ;
; 0.261 ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_tx:u_TX|o_TX_LINE                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.381      ;
; 0.265 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.235      ; 0.584      ;
; 0.265 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.235      ; 0.584      ;
; 0.266 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.235      ; 0.585      ;
; 0.267 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.388      ;
; 0.273 ; uart:uart_module|uart_rx:u_RX|parse.widthparse     ; uart:uart_module|uart_rx:u_RX|parse.rgbparse                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.394      ;
; 0.275 ; uart:uart_module|uart_rx:u_RX|img_din[14]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.224      ; 0.603      ;
; 0.279 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.400      ;
; 0.280 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[32]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.400      ;
; 0.280 ; uart:uart_module|uart_rx:u_RX|img_din[14]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[35]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.400      ;
; 0.280 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.401      ;
; 0.280 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.401      ;
; 0.281 ; uart:uart_module|uart_rx:u_RX|img_din[13]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[34]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.401      ;
; 0.293 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.412      ;
; 0.295 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|s_TX_START                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.417      ;
; 0.295 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|r_TX_DATA[0]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.417      ;
; 0.296 ; clockmodifier:clockmodifier_module|counter[1]      ; clockmodifier:clockmodifier_module|counter[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart:uart_module|uart_rx:u_RX|pixcount[1]          ; uart:uart_module|uart_rx:u_RX|pixcount[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; uart:uart_module|uart_rx:u_RX|pixcount[6]          ; uart:uart_module|uart_rx:u_RX|pixcount[6]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; uart:uart_module|uart_rx:u_RX|pixcount[15]         ; uart:uart_module|uart_rx:u_RX|pixcount[15]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|pixcount[3]          ; uart:uart_module|uart_rx:u_RX|pixcount[3]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|pixcount[2]          ; uart:uart_module|uart_rx:u_RX|pixcount[2]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|pixcount[4]          ; uart:uart_module|uart_rx:u_RX|pixcount[4]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|pixcount[5]          ; uart:uart_module|uart_rx:u_RX|pixcount[5]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|pixcount[8]          ; uart:uart_module|uart_rx:u_RX|pixcount[8]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|pixcount[11]         ; uart:uart_module|uart_rx:u_RX|pixcount[11]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|pixcount[12]         ; uart:uart_module|uart_rx:u_RX|pixcount[12]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|pixcount[7]          ; uart:uart_module|uart_rx:u_RX|pixcount[7]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|pixcount[9]          ; uart:uart_module|uart_rx:u_RX|pixcount[9]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.427      ;
; 0.301 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; clockmodifier:clockmodifier_module|counter[15]     ; clockmodifier:clockmodifier_module|counter[15]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; clockmodifier:clockmodifier_module|counter[31]     ; clockmodifier:clockmodifier_module|counter[31]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; clockmodifier:clockmodifier_module|counter[13]     ; clockmodifier:clockmodifier_module|counter[13]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; clockmodifier:clockmodifier_module|counter[3]      ; clockmodifier:clockmodifier_module|counter[3]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[31]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[31]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[29]     ; clockmodifier:clockmodifier_module|counter[29]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[27]     ; clockmodifier:clockmodifier_module|counter[27]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[21]     ; clockmodifier:clockmodifier_module|counter[21]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[19]     ; clockmodifier:clockmodifier_module|counter[19]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[17]     ; clockmodifier:clockmodifier_module|counter[17]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[11]     ; clockmodifier:clockmodifier_module|counter[11]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[7]      ; clockmodifier:clockmodifier_module|counter[7]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[17]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[17]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[19]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[19]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                             ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.211 ; uart:uart_module|uart_rx:u_RX|pixcount[20] ; sevensegment:sevs_module|curr_val[20] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.069      ; 0.394      ;
; 0.215 ; uart:uart_module|uart_rx:u_RX|pixcount[23] ; sevensegment:sevs_module|curr_val[23] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.069      ; 0.398      ;
; 0.218 ; uart:uart_module|uart_rx:u_RX|pixcount[17] ; sevensegment:sevs_module|curr_val[17] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.069      ; 0.401      ;
; 0.220 ; uart:uart_module|uart_rx:u_RX|pixcount[22] ; sevensegment:sevs_module|curr_val[22] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.069      ; 0.403      ;
; 0.220 ; uart:uart_module|uart_rx:u_RX|pixcount[21] ; sevensegment:sevs_module|curr_val[21] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.069      ; 0.403      ;
; 0.256 ; uart:uart_module|uart_rx:u_RX|pixcount[30] ; sevensegment:sevs_module|curr_val[30] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.079      ; 0.449      ;
; 0.259 ; uart:uart_module|uart_rx:u_RX|pixcount[24] ; sevensegment:sevs_module|curr_val[24] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.079      ; 0.452      ;
; 0.262 ; uart:uart_module|uart_rx:u_RX|pixcount[27] ; sevensegment:sevs_module|curr_val[27] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.079      ; 0.455      ;
; 0.270 ; uart:uart_module|uart_rx:u_RX|pixcount[18] ; sevensegment:sevs_module|curr_val[18] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.069      ; 0.453      ;
; 0.272 ; uart:uart_module|uart_rx:u_RX|pixcount[28] ; sevensegment:sevs_module|curr_val[28] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.079      ; 0.465      ;
; 0.304 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.423      ;
; 0.305 ; sevensegment:sevs_module|counter[31]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sevensegment:sevs_module|counter[16]       ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[20]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.428      ;
; 0.309 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.428      ;
; 0.317 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[1]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.436      ;
; 0.321 ; uart:uart_module|uart_rx:u_RX|pixcount[26] ; sevensegment:sevs_module|curr_val[26] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.079      ; 0.514      ;
; 0.388 ; uart:uart_module|uart_rx:u_RX|pixcount[29] ; sevensegment:sevs_module|curr_val[29] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.079      ; 0.581      ;
; 0.394 ; uart:uart_module|uart_rx:u_RX|pixcount[19] ; sevensegment:sevs_module|curr_val[19] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.124     ; 0.384      ;
; 0.396 ; uart:uart_module|uart_rx:u_RX|pixcount[25] ; sevensegment:sevs_module|curr_val[25] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 0.387      ;
; 0.397 ; uart:uart_module|uart_rx:u_RX|pixcount[16] ; sevensegment:sevs_module|curr_val[16] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.124     ; 0.387      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|pixcount[31] ; sevensegment:sevs_module|curr_val[31] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 0.392      ;
; 0.403 ; uart:uart_module|uart_rx:u_RX|pixcount[13] ; sevensegment:sevs_module|curr_val[13] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.130     ; 0.387      ;
; 0.409 ; uart:uart_module|uart_rx:u_RX|pixcount[15] ; sevensegment:sevs_module|curr_val[15] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.129     ; 0.394      ;
; 0.410 ; uart:uart_module|uart_rx:u_RX|pixcount[11] ; sevensegment:sevs_module|curr_val[11] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.129     ; 0.395      ;
; 0.411 ; uart:uart_module|uart_rx:u_RX|pixcount[9]  ; sevensegment:sevs_module|curr_val[9]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.129     ; 0.396      ;
; 0.419 ; uart:uart_module|uart_rx:u_RX|pixcount[12] ; sevensegment:sevs_module|curr_val[12] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.129     ; 0.404      ;
; 0.427 ; uart:uart_module|uart_rx:u_RX|pixcount[14] ; sevensegment:sevs_module|curr_val[14] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.129     ; 0.412      ;
; 0.428 ; uart:uart_module|uart_rx:u_RX|pixcount[10] ; sevensegment:sevs_module|curr_val[10] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.129     ; 0.413      ;
; 0.432 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.551      ;
; 0.433 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.552      ;
; 0.434 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.553      ;
; 0.454 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.034      ; 0.572      ;
; 0.454 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; uart:uart_module|uart_rx:u_RX|img_dout[8]  ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.050      ; 0.619      ;
; 0.455 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[20]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.575      ;
; 0.464 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.583      ;
; 0.465 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.034      ; 0.587      ;
; 0.469 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.589      ;
; 0.472 ; uart:uart_module|uart_rx:u_RX|pixcount[8]  ; sevensegment:sevs_module|curr_val[8]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.129     ; 0.457      ;
; 0.517 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.636      ;
; 0.517 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.636      ;
; 0.518 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.637      ;
; 0.519 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.638      ;
; 0.519 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.638      ;
; 0.519 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.638      ;
; 0.520 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.035      ; 0.639      ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+---------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                             ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; -15.211   ; 0.160 ; N/A      ; N/A     ; -4.000              ;
;  clockmodifier:clockmodifier_module|clk_out_intem ; -15.211   ; 0.211 ; N/A      ; N/A     ; -1.487              ;
;  i_clk                                            ; -8.901    ; 0.160 ; N/A      ; N/A     ; -4.000              ;
; Design-wide TNS                                   ; -2621.297 ; 0.0   ; 0.0      ; 0.0     ; -945.022            ;
;  clockmodifier:clockmodifier_module|clk_out_intem ; -334.703  ; 0.000 ; N/A      ; N/A     ; -101.116            ;
;  i_clk                                            ; -2286.594 ; 0.000 ; N/A      ; N/A     ; -843.906            ;
+---------------------------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vga_hs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vga_vs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_buzz        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Tx          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_btn1                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_btn2                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_btn3                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_btn4                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_IR                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_Rx                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 3370     ; 0        ; 0        ; 0        ;
; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1737377  ; 0        ; 0        ; 0        ;
; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk                                            ; 1        ; 1        ; 0        ; 0        ;
; i_clk                                            ; i_clk                                            ; 67987    ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 3370     ; 0        ; 0        ; 0        ;
; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1737377  ; 0        ; 0        ; 0        ;
; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk                                            ; 1        ; 1        ; 0        ; 0        ;
; i_clk                                            ; i_clk                                            ; 67987    ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 229   ; 229  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                     ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; Target                                           ; Clock                                            ; Type ; Status      ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; Base ; Constrained ;
; i_clk                                            ; i_clk                                            ; Base ; Constrained ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sun Jan 12 14:32:14 2025
Info: Command: quartus_sta TubesSisdig -c TubesSisdig
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored 19 assignments for entity "PLL25" -- entity does not exist in design
Warning (20013): Ignored 74 assignments for entity "PLL25_altpll_0" -- entity does not exist in design
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TubesSisdig.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
    Info (332105): create_clock -period 1.000 -name clockmodifier:clockmodifier_module|clk_out_intem clockmodifier:clockmodifier_module|clk_out_intem
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.211
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.211            -334.703 clockmodifier:clockmodifier_module|clk_out_intem 
    Info (332119):    -8.901           -2286.594 i_clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 i_clk 
    Info (332119):     0.562               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -843.906 i_clk 
    Info (332119):    -1.487            -101.116 clockmodifier:clockmodifier_module|clk_out_intem 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.893
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.893            -300.210 clockmodifier:clockmodifier_module|clk_out_intem 
    Info (332119):    -8.133           -2093.088 i_clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 i_clk 
    Info (332119):     0.493               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -843.178 i_clk 
    Info (332119):    -1.487            -101.116 clockmodifier:clockmodifier_module|clk_out_intem 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.025
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.025            -109.313 clockmodifier:clockmodifier_module|clk_out_intem 
    Info (332119):    -3.405            -733.588 i_clk 
Info (332146): Worst-case hold slack is 0.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.160               0.000 i_clk 
    Info (332119):     0.211               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -490.020 i_clk 
    Info (332119):    -1.000             -68.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4865 megabytes
    Info: Processing ended: Sun Jan 12 14:32:15 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


