vendor_name = ModelSim
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/Zera.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/ULA.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/Tristate5bits.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/SomadorCompleto.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/Soma.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/Registrador5bits.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/PC.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/MemoriaROM.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/MemoriaRAM.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/MeioSomador.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/LinhaDeRAM.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/Displays.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/Display5bits.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/DecodificadorDeEndereco.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/Decodificador.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/Contador3Bits.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/Complementa.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/CelulaRAM.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/BlocoLogArit.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/Microprocessador5bits.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/ParadaDesvio.bdf
source_file = 1, /net/nfs1.fee.unicamp.br/export/vol1/home/EC16/ra188684/ea773/ProjetoFinal/Final/db/Final.cbx.xml
design_name = ParadaDesvio
instance = comp, \Somador|inst13|inst2~0\, Somador|inst13|inst2~0, ParadaDesvio, 1
instance = comp, \Inst[5]~I\, Inst[5], ParadaDesvio, 1
instance = comp, \Inst[7]~I\, Inst[7], ParadaDesvio, 1
instance = comp, \Inst[6]~I\, Inst[6], ParadaDesvio, 1
instance = comp, \Z~I\, Z, ParadaDesvio, 1
instance = comp, \inst9~0\, inst9~0, ParadaDesvio, 1
instance = comp, \Inst[4]~I\, Inst[4], ParadaDesvio, 1
instance = comp, \inst3~0\, inst3~0, ParadaDesvio, 1
instance = comp, \Inst[1]~I\, Inst[1], ParadaDesvio, 1
instance = comp, \Inst[0]~I\, Inst[0], ParadaDesvio, 1
instance = comp, \Inst[2]~I\, Inst[2], ParadaDesvio, 1
instance = comp, \inst3~1\, inst3~1, ParadaDesvio, 1
instance = comp, \Inst[3]~I\, Inst[3], ParadaDesvio, 1
instance = comp, \PC_IN[3]~I\, PC_IN[3], ParadaDesvio, 1
instance = comp, \Somador|inst13|inst2~1\, Somador|inst13|inst2~1, ParadaDesvio, 1
instance = comp, \PC_IN[4]~I\, PC_IN[4], ParadaDesvio, 1
instance = comp, \PC_IN[2]~I\, PC_IN[2], ParadaDesvio, 1
instance = comp, \PC_IN[1]~I\, PC_IN[1], ParadaDesvio, 1
instance = comp, \Somador|inst4|inst2~0\, Somador|inst4|inst2~0, ParadaDesvio, 1
instance = comp, \inst21~5\, inst21~5, ParadaDesvio, 1
instance = comp, \inst21~4\, inst21~4, ParadaDesvio, 1
instance = comp, \Somador|inst4|inst|inst~0\, Somador|inst4|inst|inst~0, ParadaDesvio, 1
instance = comp, \PC_IN[0]~I\, PC_IN[0], ParadaDesvio, 1
instance = comp, \LOAD_CONT~I\, LOAD_CONT, ParadaDesvio, 1
instance = comp, \PC_OUT[4]~I\, PC_OUT[4], ParadaDesvio, 1
instance = comp, \PC_OUT[3]~I\, PC_OUT[3], ParadaDesvio, 1
instance = comp, \PC_OUT[2]~I\, PC_OUT[2], ParadaDesvio, 1
instance = comp, \PC_OUT[1]~I\, PC_OUT[1], ParadaDesvio, 1
instance = comp, \PC_OUT[0]~I\, PC_OUT[0], ParadaDesvio, 1
