<!DOCTYPE html>
<html lang="es">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>Compudex: La Gu√≠a Modular de Arquitectura de Computadoras</title>
    <!-- Font Awesome para √≠conos elegantes -->
    <script src="https://kit.fontawesome.com/a076d05399.js" crossorigin="anonymous"></script>
    <!-- Tipograf√≠a orientada a inform√°tica -->
    <link href="https://fonts.googleapis.com/css2?family=Fira+Code:wght@300;400;700&display=swap" rel="stylesheet">
    <style>
        /* Estilos Globales: Dark Mode y Tipograf√≠a */
        :root {
            --color-bg-main: #14141d; /* Oscuro profundo */
            --color-bg-secondary: #212130; /* Oscuro medio */
            --color-text-main: #f0f0f0;
            --color-text-secondary: #aaaaaa;
            --color-accent-blue: #00bcd4; /* Cian futurista (Primario) */
            --color-accent-red: #ff6e40; /* Naranja/Rojo (Secundario) */
            --font-main: 'Fira Code', monospace;
        }
        
        body {
            font-family: var(--font-main);
            margin: 0;
            background-color: var(--color-bg-main);
            color: var(--color-text-main);
            line-height: 1.6;
        }

        /* Contenedor Principal */
        #app-container {
            display: flex;
            min-height: 100vh;
            max-width: 1400px;
            margin: auto;
            box-shadow: 0 0 25px rgba(0, 0, 0, 0.8);
            background-color: var(--color-bg-secondary);
            border-radius: 12px;
            overflow: hidden;
        }

        /* Navegaci√≥n Lateral (Sidebar) */
        #sidebar {
            width: 280px;
            background-color: #0d1217; 
            color: var(--color-text-main);
            padding: 20px 0;
            flex-shrink: 0;
            overflow-y: auto;
            border-right: 3px solid var(--color-accent-blue);
        }
        #sidebar h1 {
            text-align: center;
            font-size: 1.8em;
            margin-bottom: 30px;
            padding: 0 15px;
            color: var(--color-accent-blue);
            text-shadow: 0 0 8px rgba(0, 188, 212, 0.8);
        }
        .nav-link {
            padding: 15px 20px;
            cursor: pointer;
            border-left: 5px solid transparent;
            transition: background-color 0.3s, border-left-color 0.3s;
            display: block;
        }
        .nav-link:hover {
            background-color: #1f314d;
        }
        .nav-link.active {
            background-color: #00bcd433;
            border-left-color: var(--color-accent-blue);
            font-weight: bold;
            color: white;
        }
        .author-info {
            padding: 20px;
            font-size: 0.8em;
            opacity: 0.7;
            border-top: 1px solid #333;
            margin-top: 20px;
        }
        
        /* Contenido Principal */
        #content-area {
            flex-grow: 1;
            padding: 40px;
            overflow-y: auto;
        }
        .content-section {
            display: none;
        }
        .content-section.active {
            display: block;
        }
        h2 {
            color: var(--color-accent-red);
            border-bottom: 2px solid var(--color-accent-blue);
            padding-bottom: 10px;
            margin-top: 0;
            text-transform: uppercase;
        }
        h3 {
            color: var(--color-accent-blue);
            border-left: 4px solid var(--color-accent-red);
            padding-left: 15px;
            margin-top: 30px;
        }
        
        .tecnicismo {
            color: #ffc107;
            font-weight: 700;
        }
        .figure-box {
            background-color: #3d3d3d;
            border-radius: 8px;
            padding: 20px;
            margin: 20px 0;
            border-left: 6px solid var(--color-accent-blue);
            box-shadow: 0 4px 10px rgba(0, 0, 0, 0.5);
        }
        .figure-box strong {
            color: var(--color-accent-red);
        }

        /* --- L√ìGICA DE INTERACTIVIDAD --- */

        /* 3. Diagrama de Ciclo de Instrucciones (Mejorado) */
        .instruction-cycle {
            display: flex;
            justify-content: space-between;
            align-items: center;
            margin: 30px 0;
            padding: 20px;
            background-color: #2a2a40;
            border-radius: 10px;
            box-shadow: inset 0 0 10px rgba(0, 0, 0, 0.5);
        }
        .cycle-box {
            background-color: #33334d;
            border: 2px solid var(--color-accent-blue);
            padding: 15px 10px;
            border-radius: 8px;
            width: 18%;
            text-align: center;
            font-size: 0.9em;
            transition: all 0.5s ease-in-out;
            position: relative;
        }
        .cycle-box.active {
            background-color: var(--color-accent-blue);
            color: var(--color-bg-main);
            transform: scale(1.05);
            box-shadow: 0 0 20px var(--color-accent-blue);
        }
        .cycle-arrow {
            color: #ff6e40;
            font-size: 2em;
            transition: color 0.5s;
        }
        .cycle-controls {
            text-align: center;
            margin-top: 20px;
        }
        .cycle-controls button {
            background-color: var(--color-accent-red);
            color: white;
            border: none;
            padding: 10px 25px;
            border-radius: 5px;
            cursor: pointer;
            font-family: var(--font-main);
            transition: background-color 0.3s;
        }
        .cycle-controls button:hover {
            background-color: #e65100;
        }

        /* 5. Diagrama de Motherboard Realista (Hotspots y Tooltip Avanzado) */
        .motherboard-diagram-container {
            position: relative;
            width: 90%;
            max-width: 800px;
            height: 450px;
            margin: 30px auto;
            background: #111;
            border: 5px solid #000;
            border-radius: 10px;
            box-shadow: 0 0 15px rgba(0, 0, 0, 0.9);
        }
        
        .motherboard-diagram-container::before {
            content: 'Motherboard (Esquema Interactivo)';
            position: absolute;
            top: -15px;
            left: 20px;
            font-size: 0.9em;
            color: var(--color-accent-red);
            padding: 5px 10px;
            background: #111;
            border-radius: 5px;
            z-index: 10;
        }

        .mb-hotspot {
            position: absolute;
            border: 2px dashed rgba(0, 188, 212, 0.5);
            transition: all 0.3s ease;
            cursor: pointer;
            box-shadow: 0 0 10px rgba(0, 188, 212, 0.0);
            display: flex;
            align-items: center;
            justify-content: center;
            font-size: 0.8em;
            font-weight: bold;
            color: var(--color-text-main);
            text-shadow: 0 0 5px black;
        }

        .mb-hotspot:hover {
            border: 2px solid var(--color-accent-red);
            box-shadow: 0 0 15px var(--color-accent-red);
            background-color: rgba(255, 110, 64, 0.1);
        }
        
        /* Posiciones Realistas */
        #mb-cpu { top: 50px; left: 200px; width: 120px; height: 120px; border-radius: 5px; }
        #mb-ram1 { top: 80px; left: 350px; width: 15px; height: 160px; }
        #mb-ram2 { top: 80px; left: 375px; width: 15px; height: 160px; }
        #mb-pch { bottom: 50px; left: 180px; width: 60px; height: 60px; border-radius: 50%; }
        #mb-pcie-x16 { bottom: 80px; right: 150px; width: 250px; height: 20px; background-color: rgba(0, 188, 212, 0.1); }
        #mb-m2 { top: 250px; left: 300px; width: 80px; height: 15px; }
        #mb-sata { bottom: 30px; left: 350px; width: 50px; height: 30px; }

        /* Tooltip para el diagrama */
        #mb-tooltip {
            position: absolute;
            background-color: var(--color-bg-secondary);
            border: 3px solid var(--color-accent-blue);
            padding: 10px;
            border-radius: 8px;
            width: 250px;
            z-index: 100;
            display: none;
            pointer-events: none; /* Asegura que no interfiera con el mouse */
            box-shadow: 0 0 15px rgba(0, 0, 0, 0.8);
            transform: translate(15px, 15px);
        }
        #mb-tooltip h4 {
            margin: 0 0 5px 0;
            color: var(--color-accent-red);
        }
        #mb-tooltip p {
            font-size: 0.9em;
            margin: 0;
            line-height: 1.4;
        }

        /* 6. Contenido Multimedia */
        .media-container {
            margin: 30px 0;
            padding: 20px;
            background-color: #2a2a40;
            border-radius: 10px;
            display: flex;
            flex-direction: column;
            gap: 20px;
        }
        .media-item {
            display: flex;
            flex-direction: column;
            align-items: center;
            border: 1px solid #444;
            padding: 15px;
            border-radius: 8px;
        }
        .media-item h4 {
            color: var(--color-accent-blue);
            margin-top: 0;
        }
        .media-item iframe, .media-item audio {
            width: 100%;
            max-width: 560px;
            border-radius: 5px;
            border: none;
        }
        .media-item audio {
            height: 40px;
            background-color: #3d3d3d;
        }

        /* Estilos del Juego "8 Escalones" */
        #game-section {
            background-color: #3d3d3d;
            padding: 30px;
            border-radius: 8px;
            text-align: center;
        }
        .question-box {
            background-color: var(--color-bg-main);
            padding: 20px;
            border-radius: 5px;
            box-shadow: 0 0 10px rgba(0, 0, 0, 0.5);
            margin-bottom: 20px;
        }
        .options-container button {
            display: block;
            width: 80%;
            margin: 10px auto;
            padding: 12px;
            border: 2px solid var(--color-accent-blue);
            border-radius: 5px;
            background-color: var(--color-bg-secondary);
            color: var(--color-text-main);
            cursor: pointer;
            transition: background-color 0.2s, color 0.2s;
            font-family: var(--font-main);
            font-size: 1em;
        }
        .options-container button:hover {
            background-color: var(--color-accent-blue);
            color: var(--color-bg-main);
        }
        .options-container button.correct {
            background-color: #28a745;
            color: white;
            font-weight: bold;
        }
        .options-container button.incorrect {
            background-color: #dc3545;
            color: white;
            font-weight: bold;
        }
        #score, #game-result {
            font-size: 1.2em;
            margin-top: 20px;
            font-weight: bold;
            color: var(--color-accent-blue);
        }
        #restart-button {
            padding: 10px 20px;
            background-color: var(--color-accent-red);
            color: white;
            border: none;
            border-radius: 5px;
            cursor: pointer;
            margin-top: 15px;
            transition: opacity 0.3s;
        }
        #restart-button:hover {
            opacity: 0.8;
        }
    </style>
</head>
<body>

<!-- Tooltip de Motherboard (Punto 5) -->
<div id="mb-tooltip">
    <h4 id="tooltip-title"></h4>
    <p id="tooltip-body"></p>
</div>

<div id="app-container">
    
    <div id="sidebar">
        <h1>Compudex</h1>
        <!-- √çconos FontAwesome (Punto 2) -->
        <a class="nav-link active" data-target="intro"><i class="fas fa-desktop"></i> Inicio y Fundamentos</a>
        <a class="nav-link" data-target="unidad-cpu"><i class="fas fa-microchip"></i> Unidad 1: Microprocesador</a>
        <a class="nav-link" data-target="unidad-memoria"><i class="fas fa-memory"></i> Unidad 2: Jerarqu√≠a de Memoria</a>
        <a class="nav-link" data-target="unidad-motherboard"><i class="fas fa-cogs"></i> Unidad 3: Buses y Motherboard</a>
        <a class="nav-link" data-target="unidad-arranque"><i class="fas fa-bolt"></i> Unidad 4: Arranque y Firmware</a>
        <a class="nav-link" data-target="unidad-perifericos"><i class="fas fa-gamepad"></i> Unidad 5: Perif√©ricos</a>
        <a class="nav-link" data-target="juego-final"><i class="fas fa-trophy"></i> Juego Final: 8 Escalones</a>
        
        <div class="author-info">
            <p>Por: √Ångel G√≥mez</p>
            <p>Materia: Arquitectura de Computadoras</p>
        </div>
    </div>

    <div id="content-area">
        
        <div id="intro" class="content-section active">
            <h2>Introducci√≥n: Arquitectura, Organizaci√≥n e Infraestructura</h2>
            
            <p>Cuando se estudian los sistemas computacionales, es crucial diferenciar tres conceptos fundamentales que definen el dise√±o del sistema y su posterior implementaci√≥n.</p>

            <h3>Arquitectura de la Computadora</h3>
            <p>Define los atributos del sistema que son <span class="tecnicismo">visibles para el programador</span>. Esto incluye el Conjunto de Instrucciones (ISA, <span class="tecnicismo">Instruction Set Architecture</span>), las t√©cnicas de direccionamiento de memoria, y el n√∫mero de bits utilizados para representar datos (ej. 32 bits, 64 bits). La arquitectura responde a la pregunta de <span class="tecnicismo">qu√© hace</span> el sistema y establece los contratos de software.</p>

            <h3>Organizaci√≥n de la Computadora</h3>
            <p>Se refiere a las unidades funcionales del hardware y sus interconexiones, es decir, c√≥mo se <span class="tecnicismo">implementan</span> las especificaciones arquitect√≥nicas. Esto incluye el dise√±o de la Ruta de Datos (<span class="tecnicismo">Data Path</span>), las se√±ales de control, la tecnolog√≠a de memoria (DRAM o SRAM), y los tipos de buses internos. La organizaci√≥n responde a <span class="tecnicismo">c√≥mo se implementa</span> el sistema para lograr las funcionalidades definidas por la arquitectura.</p>

            <h3>Infraestructura Inform√°tica</h3>
            <p>Es el nivel m√°s amplio que engloba todos los componentes necesarios para el funcionamiento de una organizaci√≥n o servicio, incluyendo el hardware, el software base (Sistemas Operativos, Hipervisores), los sistemas de redes y servicios asociados (servidores, <span class="tecnicismo">data centers</span>).</p>
            
            <hr>
            
            <h2>Modelos Arquitect√≥nicos: Von Neumann vs. Harvard</h2>
            
            <div class="figure-box">
                <p>El <span class="tecnicismo">Core</span> de la Computadora se define principalmente por el tipo de arquitectura que utiliza para el flujo de instrucciones y datos. Comprender estos modelos es fundamental para el dise√±o de cualquier sistema.</p>
            </div>
            
            <p>Estos son los dos modelos fundacionales para el dise√±o de computadoras. Sus diferencias radican en el manejo de la memoria y los buses, impactando directamente en el rendimiento:</p>

            <table border="1" style="width: 100%; border-collapse: collapse; text-align: left; background-color: #3d3d3d; border: 1px solid #555;">
                <thead>
                    <tr style="background-color: var(--color-accent-blue); color: var(--color-bg-main);">
                        <th>Caracter√≠stica</th>
                        <th>Arquitectura Von Neumann</th>
                        <th>Arquitectura Harvard</th>
                    </tr>
                </thead>
                <tbody>
                    <tr style="border-top: 1px solid #555;">
                        <td><strong>Memoria</strong></td>
                        <td>Memoria √∫nica para datos e instrucciones.</td>
                        <td>Memorias separadas para datos y para instrucciones.</td>
                    </tr>
                    <tr style="border-top: 1px solid #555;">
                        <td><strong>Bus</strong></td>
                        <td>Bus √∫nico para datos y para instrucciones (Bus de Von Neumann).</td>
                        <td>Buses de datos y de instrucciones <span class="tecnicismo">separados</span>.</td>
                    </tr>
                    <tr style="border-top: 1px solid #555;">
                        <td><strong>Ventaja principal</strong></td>
                        <td>Dise√±o m√°s simple y m√°s flexible para programaci√≥n.</td>
                        <td><span class="tecnicismo">Mayor velocidad</span> de procesamiento: se pueden captar instrucciones y datos simult√°neamente.</td>
                    </tr>
                    <tr style="border-top: 1px solid #555;">
                        <td><strong>Inconveniente</strong></td>
                        <td>Presenta el <span class="tecnicismo">Cuello de botella de Von Neumann</span> (el bus √∫nico limita la tasa de transferencia de datos).</td>
                        <td>Menos flexible para el intercambio de informaci√≥n entre c√≥digo y datos.</td>
                    </tr>
                    <tr style="border-top: 1px solid #555;">
                        <td><strong>Uso T√≠pico</strong></td>
                        <td>Computadoras de uso general (PC, Laptops).</td>
                        <td>Sistemas embebidos, procesadores de se√±ales digitales (DSP) y microcontroladores de alto rendimiento, donde la velocidad es cr√≠tica.</td>
                    </tr>
                </tbody>
            </table>
            <p>üìå <span class="tecnicismo">Modelo H√≠brido:</span> Las computadoras modernas emplean una arquitectura <span class="tecnicismo">h√≠brida</span>: utilizan la estructura Von Neumann en la memoria principal (RAM) y la estructura Harvard en los niveles de cach√© m√°s cercanos al procesador (L1 y L2) para aprovechar la velocidad de procesamiento paralelo de los buses separados.</p>

        </div>
        
        <div id="unidad-cpu" class="content-section">
            <h2>Unidad 1: Microprocesador</h2>
            <p>El microprocesador es la Unidad Central de Procesamiento (CPU) y es el <span class="tecnicismo">cerebro de la computadora</span>. Es un circuito integrado que ejecuta instrucciones y controla el flujo de informaci√≥n a trav√©s del sistema.</p>

            <h3>Componentes Internos del Microprocesador</h3>
            <p>La <span class="tecnicismo">CPU</span> (n√∫cleo) contiene tres elementos esenciales para la ejecuci√≥n de tareas. Sus <span class="tecnicismo">componentes fundamentales</span> son:</p>
            <ul>
                <li>La <span class="tecnicismo">Unidad de Control (UC)</span> o <span class="tecnicismo">Control Unit</span>: Dirige y coordina el funcionamiento de la CPU. Su rol es interpretar las instrucciones y generar las <span class="tecnicismo">se√±ales de control</span> necesarias para que la ALU, los registros y las unidades de E/S realicen sus tareas.</li>
                <li>La <span class="tecnicismo">Unidad Aritm√©tico-L√≥gica (ALU)</span> o <span class="tecnicismo">Arithmetic Logic Unit</span>: Realiza las operaciones matem√°ticas (suma, resta, multiplicaci√≥n, divisi√≥n) y las operaciones l√≥gicas (AND, OR, NOT, comparaci√≥n). Es el punto de ejecuci√≥n de los c√°lculos.</li>
                <li>Los <span class="tecnicismo">Registros</span>:  Son <span class="tecnicismo">unidades de memoria extremadamente r√°pidas</span> dentro de la CPU que almacenan temporalmente datos, direcciones o estados. El <span class="tecnicismo">Contador de Programa (PC)</span> almacena la direcci√≥n de la pr√≥xima instrucci√≥n a ejecutar, y el <span class="tecnicismo">Registro de Instrucci√≥n (IR)</span> contiene la instrucci√≥n que se est√° ejecutando actualmente.</li>
            </ul>
            
            <h3>Ciclo de Instrucci√≥n (Diagrama de flujo)</h3>
            <!-- Punto 3: Implementaci√≥n interactiva mejorada con SVG/CSS -->
            <p>El funcionamiento del microprocesador se basa en el **Ciclo de Instrucci√≥n**, conocido como ciclo <span class="tecnicismo">Fetch-Decode-Execute-WriteBack</span>. A continuaci√≥n, se ilustra el <span class="tecnicismo">Diagrama de flujo</span> interactivo que simula el <span class="tecnicismo">pipeline</span> (tuber√≠a) del CPU. Haz clic para simular el avance de la instrucci√≥n.</p>

            <div class="cycle-controls">
                <button id="next-cycle-step"><i class="fas fa-play"></i> Siguiente Etapa</button>
            </div>
            <div class="instruction-cycle">
                <div class="cycle-box" id="cpu-step-1">
                    <i class="fas fa-download"></i><br>
                    <strong>1. Captaci√≥n (FETCH)</strong><br>
                    Busca la instrucci√≥n en la memoria.
                </div>
                <div class="cycle-arrow">‚ûî</div>
                <div class="cycle-box" id="cpu-step-2">
                    <i class="fas fa-code-branch"></i><br>
                    <strong>2. Decodificaci√≥n (DECODE)</strong><br>
                    La UC interpreta el <span class="tecnicismo">OpCode</span>.
                </div>
                <div class="cycle-arrow">‚ûî</div>
                <div class="cycle-box" id="cpu-step-3">
                    <i class="fas fa-calculator"></i><br>
                    <strong>3. Ejecuci√≥n (EXECUTE)</strong><br>
                    La ALU o registros realizan la operaci√≥n.
                </div>
                <div class="cycle-arrow">‚ûî</div>
                <div class="cycle-box" id="cpu-step-4">
                    <i class="fas fa-upload"></i><br>
                    <strong>4. Escritura (WRITE-BACK)</strong><br>
                    Guarda el resultado en registro o cach√©.
                </div>
            </div>
            
            <h3>Arquitecturas de Conjunto de Instrucciones</h3>
            <p>La complejidad de la ejecuci√≥n de instrucciones determina el tipo de arquitectura:</p>
            <ul>
                <li>**CISC** (<span class="tecnicismo">Complex Instruction Set Computing</span>): Posee un gran n√∫mero de instrucciones complejas que pueden tardar varios ciclos de reloj en completarse. <span class="tecnicismo">Ej: Arquitectura x86/x86-64</span>.</li>
                <li>**RISC** (<span class="tecnicismo">Reduced Instruction Set Computing</span>): Utiliza un conjunto reducido de instrucciones muy simples y estandarizadas, que buscan ejecutarse en <span class="tecnicismo">un solo ciclo de reloj</span>. Esto permite un <span class="tecnicismo">pipeline</span> m√°s profundo y menor consumo de energ√≠a. <span class="tecnicismo">Ej: Arquitectura ARM</span>.</li>
            </ul>
        </div>

        <div id="unidad-memoria" class="content-section">
            <h2>Unidad 2: Jerarqu√≠a de Memoria</h2>
            <p>La **Jerarqu√≠a de Memoria** es un dise√±o arquitect√≥nico piramidal. En la cima est√° la memoria m√°s r√°pida (Registros/Cach√© L1), que es peque√±a y costosa. En la base est√° la m√°s lenta (Almacenamiento Secundario), que es grande y econ√≥mica. Este equilibrio es vital para el rendimiento.</p>

            <h3>Memoria Cach√© y Pol√≠ticas de Reemplazo</h3>
            <p>La **Memoria Cach√©** (<span class="tecnicismo">Cache Memory</span>) es memoria SRAM muy r√°pida que minimiza la latencia de acceso a la RAM. La eficiencia de la cach√© se mide por la tasa de aciertos (<span class="tecnicismo">Hit Rate</span>).</p>
            <ul>
                <li>**Niveles:** **L1** (en el n√∫cleo, para instrucciones y datos por separado), **L2** (intermedia), **L3** (compartida entre todos los n√∫cleos).</li>
                <li>**Pol√≠tica LRU (Least Recently Used):** Es una de las pol√≠ticas de reemplazo de cach√© m√°s comunes. Cuando la cach√© est√° llena y se necesita cargar un nuevo bloque de datos, la pol√≠tica LRU descarta el bloque que ha permanecido <span class="tecnicismo">sin usarse por m√°s tiempo</span>.</li>
                <li>**Pol√≠ticas de Escritura:** <span class="tecnicismo">Write-Through</span> (escribe a la cach√© y a la RAM simult√°neamente) y <span class="tecnicismo">Write-Back</span> (solo escribe a la cach√© y pospone la escritura a la RAM hasta que el bloque sea reemplazado).</li>
            </ul>

            <h3>Memoria Virtual y Paginaci√≥n</h3>
            <p>La **Memoria Virtual** es un concepto abstracto gestionado por el Sistema Operativo que permite a los programas creer que tienen un espacio de memoria contiguo y mucho m√°s grande que la RAM f√≠sica disponible.</p>
            <ul>
                <li>**Paginaci√≥n:** Es el mecanismo central. Divide la memoria en bloques fijos de peque√±o tama√±o (P√°ginas, en la virtual; Marcos de P√°gina o <span class="tecnicismo">Page Frames</span>, en la f√≠sica). La Unidad de Gesti√≥n de Memoria (MMU) se encarga de traducir las direcciones virtuales a direcciones f√≠sicas.</li>
            </ul>
        </div>

        <h3>Nivel 1: Memoria Principal (RAM y ROM)</h3>
            <ul>
                <li>**RAM** (<span class="tecnicismo">Random Access Memory</span>): Memoria **Vol√°til** de trabajo. Almacena programas y datos activos. Mayoritariamente es **DRAM (<span class="tecnicismo">Dynamic RAM</span>)**, que necesita un constante ciclo de refresco para retener la informaci√≥n. La organizaci√≥n en **Dual Channel** (canales dobles) duplica el ancho de banda efectivo.</li>
                <li>**ROM** (<span class="tecnicismo">Read-Only Memory</span>): Memoria **No Vol√°til**. Contiene el *firmware* esencial para el arranque. En sistemas SoC (<span class="tecnicismo">System on Chip</span>), la ROM est√° integrada como bloques internos en el chip.</li>
            </ul>

        <div id="unidad-motherboard" class="content-section">
            <h2>Unidad 3: Buses y Motherboard</h2>
            <!-- Punto 4: Teor√≠a de Motherboard -->
            <p>La **Motherboard** (placa base) es la plataforma de interconexi√≥n. Su principal funci√≥n es proporcionar el medio f√≠sico y l√≥gico para que la CPU interact√∫e con el resto del hardware, garantizando el suministro de energ√≠a y la sincronizaci√≥n de las comunicaciones a trav√©s de sus **Buses** y el **Chipset**.</p>
            
            <h3>El Chipset y la Interconectividad (Punto 4: Profundizaci√≥n)</h3>
            <p>El <span class="tecnicismo">Chipset</span> es el conjunto de circuitos integrados que act√∫a como intermediario entre el microprocesador y el resto de los componentes. En arquitecturas modernas, se ha reducido a un √∫nico chip principal:</p>
            <ul>
                <li>**PCH** (<span class="tecnicismo">Platform Controller Hub</span>): Este chip asume las funciones del antiguo **Puente Sur** y gestiona las comunicaciones de baja a media velocidad (USB, SATA, LAN, Audio, ranuras PCI-e x1). El PCH se comunica con el CPU a trav√©s de un bus de alta velocidad exclusivo (como <span class="tecnicismo">DMI</span> o <span class="tecnicismo">FDI</span> en Intel).</li>
                <li>**CPU como Puente Norte:** En las arquitecturas modernas (desde Intel Core i en adelante), el CPU ha absorbido el **Controlador de Memoria** y el **Controlador PCI Express de alta velocidad (x16)**, eliminando la necesidad del antiguo Puente Norte.</li>
            </ul>
            
            <h3>Esquema Interactivo de la Motherboard (Moderno)</h3>
            <!-- Punto 5: Diagrama Motherboard Realista y Completo -->
            <p>A continuaci√≥n, explora los principales componentes de la Motherboard moderna y c√≥mo se interconectan. Mueve el rat√≥n sobre los elementos para ver su funci√≥n.</p>
            
            <div class="motherboard-diagram-container">
                <!-- El tooltip se mover√° con el rat√≥n -->
                
                <div class="mb-hotspot" id="mb-cpu" data-label="Z√≥calo CPU" 
                    data-info="Aqu√≠ reside el Microprocesador. Contiene el Controlador de Memoria y el Controlador Gr√°fico primario (PCIe x16). Es el centro de toda la comunicaci√≥n de alta velocidad.">
                    CPU
                </div>
                
                <div class="mb-hotspot" id="mb-ram1" data-label="Slots RAM (DDR)"
                    data-info="Ranuras para la memoria principal. Se conectan directamente al Controlador de Memoria integrado en el CPU, a trav√©s del Bus de Memoria, para la m√°xima velocidad de transferencia.">
                    RAM 1
                </div>
                
                <div class="mb-hotspot" id="mb-ram2" data-label="Slots RAM (DDR)"
                    data-info="Ranuras para la memoria principal. Se conectan directamente al Controlador de Memoria integrado en el CPU, a trav√©s del Bus de Memoria, para la m√°xima velocidad de transferencia.">
                    RAM 2
                </div>
                
                <div class="mb-hotspot" id="mb-pch" data-label="PCH / Chipset"
                    data-info="Platform Controller Hub. Gestiona todos los puertos de E/S de baja velocidad y el almacenamiento SATA. Se comunica con el CPU mediante el bus DMI.">
                    PCH
                </div>
                
                <div class="mb-hotspot" id="mb-pcie-x16" data-label="Slot PCIe x16"
                    data-info="Ranura de mayor ancho de banda (x16) para Tarjetas Gr√°ficas. Conectada directamente al CPU para latencia m√≠nima y m√°xima velocidad (Bus PCIe Serial).">
                    PCIe x16
                </div>

                <div class="mb-hotspot" id="mb-m2" data-label="Slot M.2 (NVMe)"
                    data-info="Conexi√≥n de SSD ultra-r√°pida. Puede estar conectada al CPU (para NVMe de alta velocidad) o al PCH. Utiliza el protocolo PCIe o SATA.">
                    M.2
                </div>

                <div class="mb-hotspot" id="mb-sata" data-label="Puertos SATA"
                    data-info="Puertos para discos duros y SSD tradicionales (SATA 3.0). Gestionados enteramente por el PCH. Protocolo AHCI o NVMe (en caso de M.2).">
                    SATA
                </div>
                
                <!-- Se podr√≠a a√±adir un indicador de bus DMI/FDI entre CPU y PCH para m√°s detalle -->
            </div>
            
            <h3>Buses Seriales vs. Paralelos</h3>
            <p>Los <span class="tecnicismo">Buses</span> se dividen en Bus de Datos, Bus de Direcciones y Bus de Control. Actualmente, los buses seriales dominan por su superioridad en altas frecuencias:</p>
            <ul>
                <li>**Bus Paralelo:** Transfiere varios bits a la vez. <span class="tecnicismo">Desventaja</span>: El problema de la inclinaci√≥n de las se√±ales (<span class="tecnicismo">skew</span>) dificulta la sincronizaci√≥n a alta velocidad.</li>
                <li>**Bus Serial (PCIe, USB, SATA):** Transfiere los bits uno a uno. <span class="tecnicismo">Ventaja</span>: Requiere menos l√≠neas f√≠sicas, es mucho m√°s f√°cil de sincronizar y logra <span class="tecnicismo">velocidades de transferencia m√°s altas</span> en las tecnolog√≠as modernas.</li>
            </ul>
        </div>

        <div id="unidad-arranque" class="content-section">
            <h2>Unidad 4: Sistema de Arranque y Firmware</h2>
            <p>El **proceso de arranque** (<span class="tecnicismo">boot-up</span>) es la secuencia que transforma un sistema inactivo en una plataforma operativa. Todo inicia con la CPU accediendo al <span class="tecnicismo">firmware</span> de arranque.</p>
            
            <h3>POST y UEFI/BIOS</h3>
            <ul>
                <li>**POST** (<span class="tecnicismo">Power-On Self Test</span>): Es la fase inicial. El firmware realiza pruebas de hardware para verificar el correcto funcionamiento de la CPU, la memoria RAM, los controladores de video y otros dispositivos cr√≠ticos. Si hay fallos, emite c√≥digos de error o pitidos.</li>
                <li>**UEFI** (<span class="tecnicismo">Unified Extensible Firmware Interface</span>): El est√°ndar moderno que reemplaza a la BIOS. Ofrece capacidades de 64 bits, arranque seguro (<span class="tecnicismo">Secure Boot</span>) y soporte para el esquema de partici√≥n GPT, crucial para manejar discos duros de gran capacidad (>2TB).</li>
            </ul>
            
            <!-- Punto 6: Contenido Multimedia REAL -->
            <div class="figure-box media-container">
                <h3><i class="fas fa-video"></i> Video Educativo: El Arranque de la PC</h3>
                <p>Este video explica la secuencia completa del proceso de arranque: desde el POST hasta la carga del Sistema Operativo.</p>
                <div class="media-item">
                    <!-- URL de video de YouTube simulada para fines de visualizaci√≥n -->
                    <iframe controls width="560" height="315" src="https://www.youtube.com/embed/xy5oq-r-V1s?si=22X7JFrP7422cR6O" frameborder="0" allow="accelerometer; autoplay; clipboard-write; encrypted-media; gyroscope; picture-in-picture" allowfullscreen></iframe>
                </div>
            </div>
            
            <h3>Secuencia de Carga y Gestor de Arranque</h3>
            <p>Una vez que el POST finaliza, el firmware carga el **Gestor de Arranque** (<span class="tecnicismo">Boot Loader</span>) en la memoria. Este programa es el encargado de localizar el n√∫cleo (*kernel*) del Sistema Operativo y transferirle el control para que pueda inicializar los <span class="tecnicismo">drivers</span> y el resto del sistema.</p>
        </div>
        
        <div id="unidad-perifericos" class="content-section">
            <h2>Unidad 5: Perif√©ricos y Controladores</h2>
            <p>Los **Perif√©ricos** son los dispositivos que act√∫an como interfaz entre la computadora y el mundo exterior, ya sea para entrada, salida o almacenamiento.</p>
            
            <h3>Controladores y Acceso Directo a Memoria (DMA)</h3>
            <p>Cada perif√©rico necesita un **Controlador** (compuesto por hardware y software, el <span class="tecnicismo">driver</span>) para gestionar la comunicaci√≥n con la CPU. Para mejorar la eficiencia en dispositivos de alta velocidad, se utiliza el **DMA**.</p>
            <ul>
                <li>**Interrupci√≥n:** Mecanismo de control donde un perif√©rico genera una se√±al (interrupci√≥n) para notificar a la CPU que requiere servicio, deteniendo temporalmente su tarea actual. Las interrupciones son gestionadas por un Controlador de Interrupciones Programable (<span class="tecnicismo">PIC</span>) o su equivalente moderno.</li>
                <li>**DMA** (<span class="tecnicismo">Direct Memory Access</span>): Es un m√©todo de transferencia de datos donde el controlador del perif√©rico (con la ayuda de un controlador DMA) mueve grandes bloques de datos <span class="tecnicismo">directamente entre el perif√©rico y la RAM</span> sin la intervenci√≥n continua de la CPU. Esto libera al CPU para que pueda dedicarse a tareas de procesamiento, siendo fundamental para discos duros (SSD/HDD) y tarjetas gr√°ficas.</li>
            </ul>
            
            <h3>Tipos de Interfaz de Usuario</h3>
            <p>La **Interfaz de Usuario** es el medio por el cual las personas interact√∫an con el software:</p>
            <ul>
                <li>**CLI** (<span class="tecnicismo">Command Line Interface</span>): Basada en texto, requiere comandos escritos. Ofrece control granular.</li>
                <li>**GUI** (<span class="tecnicismo">Graphical User Interface</span>): Basada en ventanas, iconos, men√∫s y punteros (modelo WIMP). Es la m√°s com√∫n.</li>
                <li>**NUI** (<span class="tecnicismo">Natural User Interface</span>): Interacci√≥n mediante gestos, voz o tacto.</li>
            </ul>

            <div class="figure-box media-container">
                <h3><i class="fas fa-podcast"></i> Podcast: Perif√©ricos inteligentes de Entrada/Salida.</h3>
                <p>Este podcast analiza el rol de los perif√©ricos. su funcionamiento y composici√≥n, y la importancia dentro de una computadora.</p>
                <div class="media-item">
                    <!-- URL de audio simulada (archivo de muestra) -->
                    <iframe width="100%" height="166" scrolling="no" frameborder="no" allow="autoplay" controls src="https://w.soundcloud.com/player/?url=https%3A//api.soundcloud.com/tracks/soundcloud%253Atracks%253A2197608003&color=%23ff5500&auto_play=false&hide_related=false&show_comments=true&show_user=true&show_reposts=false&show_teaser=true"
                    ></iframe>
                    <div style="font-size: 10px; color: #cccccc;line-break: anywhere;word-break: normal;overflow: hidden;white-space: nowrap;text-overflow: ellipsis; font-family: Interstate,Lucida Grande,Lucida Sans Unicode,Lucida Sans,Garuda,Verdana,Tahoma,sans-serif;font-weight: 100;"><a href="https://soundcloud.com/angel-794503420" title="√Ångel" target="_blank" style="color: #cccccc; text-decoration: none;">√Ångel</a> ¬∑ <a href="https://soundcloud.com/angel-794503420/perifericos-inteligentes-de-es" title="Perif√©ricos Inteligentes de E/S" target="_blank" style="color: #cccccc; text-decoration: none;">Perif√©ricos Inteligentes de E/S</a>
                    </div>
                </div>
            </div>
        </div>

        <div id="juego-final" class="content-section">
            <h2>üèÜ Juego Final: 8 Escalones de la Arquitectura</h2>
            <p>¬°Demuestra tu dominio conceptual! Responde correctamente las 8 preguntas seleccionadas aleatoriamente de un banco de 45. Cada pregunta err√≥nea termina el juego.</p>
            
            <div id="game-section">
                <div id="quiz-container">
                    <p>Cargando el desaf√≠o...</p>
                </div>
                <div id="score">Escal√≥n: 1 de 8</div>
                <div id="game-result"></div>
                <button id="restart-button" style="display: none;"><i class="fas fa-redo"></i> Reiniciar Desaf√≠o</button>
            </div>
        </div>

    </div>
</div>

<script>
    // --- L√ìGICA DE NAVEGACI√ìN Y CARGA DE CONTENIDO ---
    document.addEventListener('DOMContentLoaded', () => {
        const navLinks = document.querySelectorAll('.nav-link');
        const sections = document.querySelectorAll('.content-section');

        navLinks.forEach(link => {
            link.addEventListener('click', function() {
                navLinks.forEach(l => l.classList.remove('active'));
                sections.forEach(s => s.classList.remove('active'));

                this.classList.add('active');
                const targetId = this.getAttribute('data-target');
                document.getElementById(targetId).classList.add('active');

                if (targetId === 'juego-final') {
                    resetGame();
                }
            });
        });

        // --- 3. Diagrama de Ciclo de Instrucciones (Mejorado) ---
        const cycleSteps = document.querySelectorAll('.instruction-cycle .cycle-box');
        let currentCycleStep = 0;
        document.getElementById('next-cycle-step').addEventListener('click', () => {
            cycleSteps.forEach(step => step.classList.remove('active'));
            
            // Avanza de 1 a 4, luego vuelve a 1.
            currentCycleStep = (currentCycleStep % 4) + 1;
            
            document.getElementById(`cpu-step-${currentCycleStep}`).classList.add('active');
        });

        // Inicializa el diagrama
        document.getElementById('cpu-step-1').classList.add('active');

        // --- 5. Diagrama de Motherboard Realista (Hotspots y Tooltip Avanzado) ---
        const mbHotspots = document.querySelectorAll('.mb-hotspot');
        const mbTooltip = document.getElementById('mb-tooltip');
        const tooltipTitle = document.getElementById('tooltip-title');
        const tooltipBody = document.getElementById('tooltip-body');
        const motherboardContainer = document.querySelector('.motherboard-diagram-container');

        mbHotspots.forEach(hotspot => {
            hotspot.addEventListener('mousemove', (e) => {
                const label = hotspot.getAttribute('data-label');
                const info = hotspot.getAttribute('data-info');
                
                tooltipTitle.textContent = label;
                tooltipBody.innerHTML = info;
                
                // Posicionar el tooltip cerca del cursor
                mbTooltip.style.left = `${e.clientX - motherboardContainer.getBoundingClientRect().left + 15}px`;
                mbTooltip.style.top = `${e.clientY - motherboardContainer.getBoundingClientRect().top + 15}px`;
                mbTooltip.style.display = 'block';
            });

            hotspot.addEventListener('mouseleave', () => {
                mbTooltip.style.display = 'none';
            });
        });

        // --- 7. L√ìGICA DEL JUEGO "8 ESCALONES" AVANZADO (45 Preguntas √önicas) ---

        const fullQuizData = [
            // UNIDAD 1: Microprocesador
            { q: "¬øQu√© unidad de la CPU es responsable de interpretar las instrucciones y generar las se√±ales de control?", o: ["ALU", "Registro PC", "Unidad de Control (UC)", "Bus de Datos"], a: "Unidad de Control (UC)", j: "La Unidad de Control (UC) es el director de la CPU, encargada de decodificar la instrucci√≥n y generar las microoperaciones necesarias en el tiempo adecuado." },
            { q: "El ciclo de instrucci√≥n se compone de las etapas Fetch, Decode, Execute y...", o: ["Interrupt", "Write-Back", "Load", "Arithmetic"], a: "Write-Back", j: "El ciclo completo es Captaci√≥n (Fetch), Decodificaci√≥n (Decode), Ejecuci√≥n (Execute) y Escritura (Write-Back), donde se guarda el resultado." },
            { q: "¬øCu√°l es el principal inconveniente de la arquitectura Von Neumann?", o: ["Alto consumo energ√©tico", "Cuello de botella del bus √∫nico", "Falta de soporte para 64 bits", "Memoria separada para datos"], a: "Cuello de botella del bus √∫nico", j: "El 'cuello de botella de Von Neumann' surge porque el √∫nico bus debe manejar tanto datos como instrucciones, limitando la velocidad de transferencia." },
            { q: "Una arquitectura RISC (como ARM) se caracteriza por usar:", o: ["Instrucciones muy complejas", "Pocas instrucciones que tardan varios ciclos", "Instrucciones simples que se ejecutan en un ciclo", "Un √∫nico bus para datos y c√≥digo"], a: "Instrucciones simples que se ejecutan en un ciclo", j: "RISC (Reduced Instruction Set Computing) prioriza la sencillez y la ejecuci√≥n r√°pida (un ciclo) para optimizar el *pipeline* y la eficiencia energ√©tica." },
            { q: "¬øQu√© componente de la CPU realiza las operaciones l√≥gicas (AND, OR, NOT) y aritm√©ticas?", o: ["Memoria Cach√© L1", "Registro IR", "Unidad de Control", "Unidad Aritm√©tico-L√≥gica (ALU)"], a: "Unidad Aritm√©tico-L√≥gica (ALU)", j: "La ALU es la parte de la CPU dedicada exclusivamente a realizar los c√°lculos y las decisiones l√≥gicas." },
            { q: "El **Contador de Programa (PC)** tiene la funci√≥n de:", o: ["Almacenar el resultado de la ALU", "Contener la direcci√≥n de la siguiente instrucci√≥n a ejecutar", "Guardar la instrucci√≥n actual", "Controlar la velocidad del reloj"], a: "Contener la direcci√≥n de la siguiente instrucci√≥n a ejecutar", j: "El PC es un registro crucial que siempre apunta a la direcci√≥n de memoria de la instrucci√≥n que debe ser captada en el siguiente ciclo." },
            { q: "¬øQu√© tecnolog√≠a permite que m√∫ltiples instrucciones se superpongan en ejecuci√≥n dentro del CPU, como en una l√≠nea de ensamblaje?", o: ["Overclocking", "Virtualizaci√≥n", "Pipeline", "Multithreading"], a: "Pipeline", j: "El *Pipeline* es una t√©cnica que divide el ciclo de instrucci√≥n en etapas (Fetch, Decode, Execute) para trabajar en varias instrucciones simult√°neamente, mejorando el rendimiento." },
            { q: "La arquitectura que utiliza memorias separadas para datos y para instrucciones se conoce como:", o: ["Von Neumann", "RISC", "CISC", "Harvard"], a: "Harvard", j: "La arquitectura Harvard usa buses y memorias separadas, lo que le permite acceder a la instrucci√≥n y al dato al mismo tiempo, evitando el cuello de botella." },
            { q: "¬øQu√© es un 'registro' dentro de la CPU?", o: ["Un tipo de memoria lenta", "Un √°rea de almacenamiento de alta velocidad", "Un bus de comunicaci√≥n", "Un puerto de E/S"], a: "Un √°rea de almacenamiento de alta velocidad", j: "Los registros son la memoria m√°s r√°pida de la computadora, ubicados dentro del core de la CPU para acceso inmediato a datos y direcciones cruciales." },
            { q: "¬øCu√°l es una ventaja principal del dise√±o CISC (ej. x86) sobre RISC?", o: ["Menor consumo energ√©tico", "Dise√±o de CPU m√°s simple", "Instrucciones que pueden realizar tareas complejas en un solo c√≥digo", "Mejor rendimiento en dispositivos m√≥viles"], a: "Instrucciones que pueden realizar tareas complejas en un solo c√≥digo", j: "CISC tiene instrucciones complejas que reducen el tama√±o del programa, ya que una sola instrucci√≥n puede hacer el trabajo de varias instrucciones RISC." },
            
            // UNIDAD 2: Jerarqu√≠a de Memoria
            { q: "La memoria cach√© de nivel 1 (L1) se caracteriza por ser:", o: ["Lenta y grande", "SRAM, peque√±a y la m√°s r√°pida de la jerarqu√≠a", "DRAM, grande y econ√≥mica", "Externa al encapsulado del CPU"], a: "SRAM, peque√±a y la m√°s r√°pida de la jerarqu√≠a", j: "La cach√© L1 es la m√°s peque√±a y r√°pida, construida con tecnolog√≠a SRAM y generalmente dividida para datos e instrucciones, residiendo en el n√∫cleo del CPU." },
            { q: "El prop√≥sito principal de la Jerarqu√≠a de Memoria es:", o: ["Eliminar la necesidad de discos duros", "Equilibrar velocidad, tama√±o y coste de la memoria", "Aumentar la velocidad del bus de direcciones", "Reemplazar completamente a la RAM"], a: "Equilibrar velocidad, tama√±o y coste de la memoria", j: "La jerarqu√≠a busca ofrecer una gran cantidad de memoria (lenta y barata) junto con una peque√±a cantidad de memoria ultra-r√°pida (costosa) para optimizar el rendimiento general del sistema." },
            { q: "¬øQu√© pol√≠tica de reemplazo de cach√© elimina el bloque que lleva m√°s tiempo sin ser consultado?", o: ["FIFO", "LIFO", "LRU (Least Recently Used)", "MRU (Most Recently Used)"], a: "LRU (Least Recently Used)", j: "La pol√≠tica LRU se basa en la localidad temporal, asumiendo que el bloque que no se ha usado en m√°s tiempo es el menos probable de ser usado en el futuro." },
            { q: "El mecanismo de **Paginaci√≥n** se relaciona directamente con:", o: ["La velocidad del disco duro", "La Memoria Virtual", "El POST", "El Bus de Control"], a: "La Memoria Virtual", j: "La paginaci√≥n divide la memoria virtual en bloques fijos (p√°ginas) y la memoria f√≠sica en marcos de p√°gina (<span class='tecnicismo'>page frames</span>), permitiendo al sistema operativo gestionar el espacio de direcciones." },
            { q: "¬øQu√© componente del hardware es responsable de la traducci√≥n de direcciones virtuales a direcciones f√≠sicas?", o: ["El Gestor de Arranque", "El PCH", "La Unidad de Gesti√≥n de Memoria (MMU)", "El Controlador de DMA"], a: "La Unidad de Gesti√≥n de Memoria (MMU)", j: "La MMU (Memory Management Unit) es un circuito integrado que reside generalmente en el CPU y es esencial para el manejo de la memoria virtual." },
            { q: "¬øQu√© se considera un 'fallo de cach√©' (<span class='tecnicismo'>Cache Miss</span>)?", o: ["Cuando el CPU encuentra el dato", "Cuando el CPU no encuentra el dato en la cach√© y debe ir a la RAM", "Cuando el CPU accede a la RAM", "Cuando la RAM est√° llena"], a: "Cuando el CPU no encuentra el dato en la cach√© y debe ir a la RAM", j: "Un <span class='tecnicismo'>Cache Miss</span> es un evento costoso en tiempo, ya que obliga al CPU a buscar el dato en un nivel inferior de la jerarqu√≠a (m√°s lento)." },
            { q: "El nivel de cach√© L3 suele ser:", o: ["Exclusivo de cada Core", "Compartido por todos los Cores del CPU", "M√°s r√°pido que el L1", "Implementado con tecnolog√≠a DRAM"], a: "Compartido por todos los Cores del CPU", j: "La cach√© L3 act√∫a como una cach√© de respaldo grande, compartida entre todos los n√∫cleos del microprocesador antes de acceder a la memoria principal (RAM)." },
            { q: "Una ventaja de la pol√≠tica de escritura **Write-Back** es:", o: ["Mayor consistencia con la RAM", "Menor latencia de escritura en la cach√©", "Requiere menos hardware", "Asegura que la RAM siempre est√© actualizada"], a: "Menor latencia de escritura en la cach√©", j: "Write-Back es m√°s r√°pido porque solo escribe en la cach√© y pospone la actualizaci√≥n a la RAM hasta que el bloque sea expulsado (reemplazado), reduciendo el tr√°fico al bus de memoria." },
            { q: "La RAM principal utiliza tecnolog√≠a:", o: ["SRAM", "Flash", "DRAM (Dynamic RAM)", "NVRAM"], a: "DRAM (Dynamic RAM)", j: "La Memoria de Acceso Aleatorio Din√°mica (DRAM) es la m√°s utilizada para la memoria principal debido a su alta densidad y costo inferior al de la SRAM, aunque requiere refresco peri√≥dico." },
            { q: "¬øQu√© es el 'Espacio de Direcciones Virtuales'?", o: ["La direcci√≥n f√≠sica real en la RAM", "El espacio de direcciones que un programa 'cree' tener", "La direcci√≥n del disco duro", "El tama√±o de la cach√© L1"], a: "El espacio de direcciones que un programa 'cree' tener", j: "El espacio virtual es una abstracci√≥n que permite que cada programa opere como si fuera el √∫nico en el sistema, con un gran espacio de memoria contiguo." },

            // UNIDAD 3: Buses y Motherboard
            { q: "¬øQu√© componente de la Motherboard moderna ha absorbido las funciones del antiguo Puente Norte (Northbridge)?", o: ["El PCH", "El BIOS", "El Microprocesador (CPU)", "Los Slots PCIe x1"], a: "El Microprocesador (CPU)", j: "En las arquitecturas actuales, el Controlador de Memoria y el Controlador PCIe de la GPU est√°n integrados en el CPU, asumiendo el rol del Puente Norte." },
            { q: "El **PCH** (<span class='tecnicismo'>Platform Controller Hub</span>) es el equivalente moderno de:", o: ["El Puente Norte", "El Chip Gr√°fico", "El Puente Sur", "La ALU"], a: "El Puente Sur", j: "El PCH maneja las comunicaciones de baja velocidad y la E/S de la placa, tal como lo hac√≠a el antiguo Puente Sur." },
            { q: "¬øCu√°l de los siguientes buses es de naturaleza serial y de alta velocidad, utilizado principalmente para tarjetas gr√°ficas y SSDs NVMe?", o: ["Bus ISA", "Bus AGP", "PCI Express (PCIe)", "Bus de Memoria"], a: "PCI Express (PCIe)", j: "PCIe es el bus serial dominante que ofrece el mayor ancho de banda y la menor latencia para dispositivos de expansi√≥n modernos." },
            { q: "¬øQu√© determina la cantidad M√ÅXIMA de memoria RAM que una CPU puede direccionar?", o: ["El ancho del Bus de Datos", "La velocidad del reloj del CPU", "El ancho del Bus de Direcciones", "El tama√±o de la cach√© L3"], a: "El ancho del Bus de Direcciones", j: "El n√∫mero de l√≠neas del Bus de Direcciones (ej. 32 o 64 bits) establece directamente el espacio de direcciones f√≠sicas posible (2^N)." },
            { q: "El principal problema que llev√≥ al reemplazo de los buses paralelos por seriales a altas frecuencias es:", o: ["El costo de los cables", "El problema del 'skew' (inclinaci√≥n/desalineaci√≥n de las se√±ales)", "La falta de energ√≠a", "La incompatibilidad con la RAM"], a: "El problema del 'skew' (inclinaci√≥n/desalineaci√≥n de las se√±ales)", j: "A frecuencias muy altas, las se√±ales paralelas llegan al destino en momentos ligeramente diferentes (skew), dificultando la sincronizaci√≥n, un problema que los buses seriales resuelven." },
            { q: "¬øQu√© bus conecta directamente el PCH con el CPU en la mayor√≠a de las arquitecturas Intel modernas?", o: ["FSB (Front Side Bus)", "Bus de Memoria", "DMI (Direct Media Interface)", "Bus PCI"], a: "DMI (Direct Media Interface)", j: "El DMI es el enlace de alta velocidad que sirve como canal de comunicaci√≥n dedicado entre el PCH (E/S de baja velocidad) y el CPU (Controlador de Memoria/PCIe de alta velocidad)." },
            { q: "Los puertos SATA y USB son t√≠picamente gestionados por:", o: ["El Controlador de Memoria del CPU", "El Slot PCIe x16", "El PCH", "La ALU"], a: "El PCH", j: "El PCH (Puente Sur) es responsable de las interfaces de E/S de media y baja velocidad, incluyendo SATA, USB y Audio." },
            { q: "¬øQu√© tipo de ranura de expansi√≥n est√° conectada a un bus serial de alta velocidad?", o: ["PCI", "ISA", "AGP", "PCI Express (PCIe)"], a: "PCI Express (PCIe)", j: "A diferencia de sus predecesores paralelos (PCI, AGP), PCIe es un bus serial que utiliza enlaces punto a punto y es el est√°ndar actual." },
            { q: "El Bus de Datos tiene como funci√≥n principal:", o: ["Indicar d√≥nde leer o escribir", "Sincronizar el sistema", "Transportar la informaci√≥n (datos) entre componentes", "Gestionar las interrupciones"], a: "Transportar la informaci√≥n (datos) entre componentes", j: "El Bus de Datos es el canal f√≠sico por donde fluyen los datos binarios que se transfieren entre el CPU, la memoria y los dispositivos de E/S." },
            { q: "¬øQu√© implica que una arquitectura use un Bus de Memoria en 'Dual Channel'?", o: ["Solo se puede usar una ranura de RAM", "Se usa un √∫nico bus de 64 bits", "Se usan dos buses de 64 bits simult√°neamente, duplicando el ancho de banda", "Solo funciona con memorias DDR3"], a: "Se usan dos buses de 64 bits simult√°neamente, duplicando el ancho de banda", j: "Dual Channel permite que el controlador de memoria acceda a dos m√≥dulos de RAM al mismo tiempo, doblando el ancho de banda efectivo a la memoria principal." },

            // UNIDAD 4: Arranque y Firmware
            { q: "¬øQu√© significa la sigla POST en el proceso de arranque?", o: ["Program Operating System Test", "Power-On Self Test", "Peripheral Output System Transfer", "Processor Operating System Task"], a: "Power-On Self Test", j: "El POST es la autoprueba de encendido que realiza el firmware para verificar la funcionalidad b√°sica del hardware antes de cargar el Sistema Operativo." },
            { q: "El est√°ndar de firmware moderno que reemplaza al BIOS y soporta arranque seguro (<span class='tecnicismo'>Secure Boot</span>) es:", o: ["CMOS", "UEFI", "PCH", "GRUB"], a: "UEFI", j: "UEFI (Unified Extensible Firmware Interface) es el reemplazo moderno del BIOS, ofreciendo interfaz gr√°fica, soporte para particiones GPT y caracter√≠sticas de seguridad como Secure Boot." },
            { q: "¬øQu√© es la primera cosa que hace la CPU despu√©s de encender el sistema?", o: ["Cargar el Sistema Operativo", "Acceder a un punto de inicio predefinido en la Memoria ROM/Flash (Firmware)", "Inicializar la tarjeta gr√°fica", "Comenzar a ejecutar programas de usuario"], a: "Acceder a un punto de inicio predefinido en la Memoria ROM/Flash (Firmware)", j: "El CPU tiene una direcci√≥n de memoria preprogramada para buscar la primera instrucci√≥n, que siempre est√° en el firmware (BIOS/UEFI) para iniciar el POST." },
            { q: "El **Gestor de Arranque** (<span class='tecnicismo'>Boot Loader</span>) es un programa cuya funci√≥n es:", o: ["Realizar el POST", "Transferir datos por DMA", "Localizar y cargar el n√∫cleo (*kernel*) del Sistema Operativo", "Generar las se√±ales de reloj"], a: "Localizar y cargar el n√∫cleo (*kernel*) del Sistema Operativo", j: "El Boot Loader (como GRUB o el gestor de Windows) es el puente entre el firmware y el Sistema Operativo, responsable de encontrar y cargar el kernel en la RAM." },
            { q: "El <span class='tecnicismo'>Secure Boot</span> es una caracter√≠stica de seguridad ofrecida por UEFI que:", o: ["Cifra el disco duro completo", "Impide la carga de software malicioso o no firmado durante el arranque", "Acelera el proceso del POST", "Reemplaza al PCH"], a: "Impide la carga de software malicioso o no firmado durante el arranque", j: "Secure Boot garantiza que solo se carguen binarios de arranque y drivers verificados y confiables, protegiendo contra *rootkits*." },
            { q: "¬øQu√© tipo de memoria no vol√°til almacena el firmware (BIOS/UEFI)?", o: ["DRAM", "Cach√© L1", "ROM/Flash", "RAM est√°tica"], a: "ROM/Flash", j: "El firmware se almacena en un chip de memoria no vol√°til (que mantiene los datos sin energ√≠a), generalmente de tipo Flash ROM, ubicado en la Motherboard." },
            { q: "El <span class='tecnicismo'>Kernel</span> del Sistema Operativo es:", o: ["Una aplicaci√≥n de usuario", "El programa que realiza el POST", "El n√∫cleo central del SO que gestiona recursos", "Un tipo de memoria de baja velocidad"], a: "El n√∫cleo central del SO que gestiona recursos", j: "El kernel es el coraz√≥n del Sistema Operativo, encargado de gestionar la memoria, los procesos, los perif√©ricos y la comunicaci√≥n entre hardware y software." },
            { q: "En el proceso de arranque, ¬øqu√© sucede inmediatamente despu√©s de que el POST finaliza exitosamente?", o: ["El CPU se apaga", "Se carga el Gestor de Arranque", "Se ejecuta la primera aplicaci√≥n de usuario", "Se inicia el DMA"], a: "Se carga el Gestor de Arranque", j: "Una vez que el hardware ha sido verificado por el POST, el control pasa al gestor de arranque, que se encarga de iniciar el Sistema Operativo." },
            { q: "¬øPor qu√© el UEFI reemplaz√≥ al BIOS legacy?", o: ["Solo por la interfaz gr√°fica", "Para permitir el uso de discos con formato MBR", "Por su soporte nativo de 64 bits y capacidad de manejar particiones GPT (>2TB)", "Debido a que es m√°s lento"], a: "Por su soporte nativo de 64 bits y capacidad de manejar particiones GPT (>2TB)", j: "El l√≠mite de 2TB y el modo de 16 bits del BIOS eran limitantes que UEFI resolvi√≥ con sus capacidades modernas." },
            { q: "¬øQu√© es el 'firmware'?", o: ["Un programa de aplicaci√≥n", "Software de bajo nivel incrustado en hardware", "El Sistema Operativo completo", "Un driver de perif√©rico"], a: "Software de bajo nivel incrustado en hardware", j: "El firmware es software que proporciona control de bajo nivel para el hardware espec√≠fico del dispositivo, como el BIOS/UEFI de la Motherboard." },

            // UNIDAD 5: Perif√©ricos y Controladores
            { q: "La principal ventaja de la t√©cnica **DMA** es que permite:", o: ["Aumentar la frecuencia del CPU", "Transferir datos entre perif√©ricos y RAM sin la intervenci√≥n constante del CPU", "Reducir el tama√±o de la cach√© L1", "Mejorar la interfaz gr√°fica"], a: "Transferir datos entre perif√©ricos y RAM sin la intervenci√≥n constante del CPU", j: "El DMA (Acceso Directo a Memoria) libera al CPU, permitiendo transferencias de datos eficientes para dispositivos r√°pidos como SSDs y tarjetas de red de alta velocidad." },
            { q: "El mecanismo donde un perif√©rico llama la atenci√≥n del CPU para solicitar servicio se conoce como:", o: ["Polling", "Paginaci√≥n", "Interrupci√≥n", "Execute"], a: "Interrupci√≥n", j: "Una interrupci√≥n es una se√±al as√≠ncrona que detiene el procesamiento actual del CPU para que pueda atender una necesidad urgente del perif√©rico." },
            { q: "¬øQu√© se necesita para que la CPU pueda comunicarse y usar un perif√©rico (ej. un mouse o impresora)?", o: ["Un bus serial", "Un Chipset de alta velocidad", "Un Controlador (<span class='tecnicismo'>Driver</span>)", "La BIOS"], a: "Un Controlador (<span class='tecnicismo'>Driver</span>)", j: "El controlador (software y hardware) es el componente esencial que traduce las peticiones de la CPU en comandos que el perif√©rico puede entender y viceversa." },
            { q: "¬øCu√°l es el tipo de interfaz de usuario m√°s simple, basada √∫nicamente en comandos de texto?", o: ["GUI", "NUI", "WIMP", "CLI (Command Line Interface)"], a: "CLI (Command Line Interface)", j: "La CLI es la Interfaz de L√≠nea de Comandos, que ofrece el mayor control y es la m√°s ligera en recursos, ideal para administraci√≥n de servidores." },
            { q: "La Interfaz Gr√°fica de Usuario (GUI) se basa en el modelo WIMP, que significa:", o: ["Windows, Internet, Mouse, Protocol", "Windows, Icons, Menus, Pointers", "Wide, Internal, Main, Power", "Wireless, Integrated, Mobile, Protocol"], a: "Windows, Icons, Menus, Pointers", j: "WIMP describe los elementos fundamentales de una GUI: Ventanas, √çconos, Men√∫s y Punteros (mouse/rat√≥n)." },
            { q: "¬øQui√©n se encarga de gestionar las m√∫ltiples interrupciones provenientes de diferentes perif√©ricos y pasarlas al CPU de forma organizada?", o: ["El Controlador de DMA", "El Controlador de Interrupciones Programable (PIC)", "La ALU", "El Bus de Direcciones"], a: "El Controlador de Interrupciones Programable (PIC)", j: "El PIC (o su equivalente moderno) act√∫a como un multiplexor, priorizando y gestionando las solicitudes de interrupci√≥n antes de pasarlas a la Unidad de Control del CPU." },
            { q: "Los perif√©ricos de **entrada** son aquellos que:", o: ["Almacenan datos temporalmente", "Muestran informaci√≥n al usuario", "Transfieren datos desde el exterior al sistema", "Gestionan la energ√≠a"], a: "Transfieren datos desde el exterior al sistema", j: "Los perif√©ricos de entrada (teclado, rat√≥n, esc√°ner) capturan datos del entorno para ser procesados por la computadora." },
            { q: "Los perif√©ricos de **salida** son aquellos que:", o: ["Almacenan datos temporalmente", "Muestran informaci√≥n al usuario (gr√°fica, sonora o impresa)", "Transfieren datos desde el exterior al sistema", "Gestionan la energ√≠a"], a: "Muestran informaci√≥n al usuario (gr√°fica, sonora o impresa)", j: "Los perif√©ricos de salida (monitor, impresora, altavoces) presentan el resultado del procesamiento al usuario." },
            { q: "¬øQu√© puerto serial fue dise√±ado espec√≠ficamente para la conexi√≥n de dispositivos de baja velocidad y es gestionado por el PCH?", o: ["PCIe x16", "SATA", "USB", "Bus de Memoria"], a: "USB", j: "El USB (Universal Serial Bus) es el est√°ndar de conectividad serial m√°s com√∫n para perif√©ricos de baja y media velocidad, controlado por el Chipset (PCH)." },
            { q: "¬øCu√°l de los siguientes no es un dispositivo de almacenamiento secundario?", o: ["Disco Duro (HDD)", "SSD (Solid State Drive)", "Memoria RAM (DRAM)", "Unidad de cinta"], a: "Memoria RAM (DRAM)", j: "La Memoria RAM es el almacenamiento primario (<span class='tecnicismo'>primary storage</span>) de acceso r√°pido y vol√°til, mientras que los dem√°s son almacenamiento secundario (no vol√°til)." }
        ];

        let currentQuestionIndex = 0;
        const quizContainer = document.getElementById('quiz-container');
        const scoreDisplay = document.getElementById('score');
        const resultDisplay = document.getElementById('game-result');
        const restartButton = document.getElementById('restart-button');
        let selectedQuestions = []; // Array para almacenar las 8 preguntas √∫nicas de la sesi√≥n

        // 7. Funci√≥n para seleccionar 8 preguntas √∫nicas y aleatorias
        function selectRandomQuestions() {
            if (fullQuizData.length < 8) {
                console.error("No hay suficientes preguntas para el juego.");
                return;
            }
            
            // Crea una copia del banco de preguntas
            const availableQuestions = [...fullQuizData];
            selectedQuestions = [];

            // Selecciona 8 preguntas sin repetici√≥n
            for (let i = 0; i < 8; i++) {
                const randomIndex = Math.floor(Math.random() * availableQuestions.length);
                selectedQuestions.push(availableQuestions[randomIndex]);
                availableQuestions.splice(randomIndex, 1); // Elimina la pregunta seleccionada
            }
        }

        function loadQuestion() {
            if (currentQuestionIndex < selectedQuestions.length) {
                const qData = selectedQuestions[currentQuestionIndex];
                quizContainer.innerHTML = `
                    <div class="question-box">
                        <h3>Escal√≥n ${currentQuestionIndex + 1} de 8</h3>
                        <p style="font-size: 1.1em; font-weight: 600;">${qData.q}</p>
                        <div class="options-container">
                            ${qData.o.map((option, index) => 
                                `<button onclick="checkAnswer(this, ${currentQuestionIndex})">${option}</button>`
                            ).join('')}
                        </div>
                    </div>
                `;
                scoreDisplay.textContent = `Escal√≥n: ${currentQuestionIndex + 1} de 8`;
                resultDisplay.textContent = '';
            } else {
                quizContainer.innerHTML = '¬°Felicitaciones! Has completado los 8 escalones con √©xito y demostrado tu dominio de la Arquitectura de Computadoras.';
                resultDisplay.innerHTML = '<span style="color: #28a745;">üèÜ ¬°VICTORIA! üèÜ</span>';
                scoreDisplay.style.display = 'none';
                restartButton.style.display = 'block';
            }
        }

        window.checkAnswer = function(button, questionIndex) {
            const qData = selectedQuestions[questionIndex];
            const selectedAnswer = button.textContent;
            const buttons = button.parentElement.querySelectorAll('button');
            
            buttons.forEach(btn => {
                btn.disabled = true;
                if (btn.textContent === qData.a) {
                    btn.classList.add('correct');
                } else if (btn === button) {
                    btn.classList.add('incorrect');
                }
            });

            if (selectedAnswer === qData.a) {
                // Respuesta correcta
                resultDisplay.innerHTML = '<span style="color: #28a745;">‚úÖ ¬°Respuesta Correcta! Siguiente escal√≥n...</span>';
                setTimeout(() => {
                    currentQuestionIndex++;
                    loadQuestion();
                }, 1500); 
            } else {
                // Respuesta incorrecta: JUEGO PERDIDO (Justificaci√≥n)
                resultDisplay.innerHTML = `
                    <span style="color: #dc3545;">‚ùå ¬°HAS FALLADO! El desaf√≠o termina aqu√≠.</span>
                    <p style="margin-top: 10px; text-align: left; background-color: #4a4a4a; padding: 15px; border-radius: 5px;">
                        <strong style="color: #ffc107;">Respuesta Correcta:</strong> ${qData.a}
                        <br><br>
                        <strong style="color: #ffc107;">Justificaci√≥n Te√≥rica:</strong> ${qData.j}
                    </p>
                `;
                scoreDisplay.style.display = 'none';
                restartButton.style.display = 'block';
            }
        }

        function resetGame() {
            currentQuestionIndex = 0;
            scoreDisplay.style.display = 'block';
            resultDisplay.textContent = '';
            restartButton.style.display = 'none';
            selectRandomQuestions(); // Nueva selecci√≥n aleatoria y √∫nica de 8 preguntas
            loadQuestion();
        }

        restartButton.addEventListener('click', resetGame);
        
        // Inicializa el juego al cargar la p√°gina
        if (document.querySelector('.nav-link.active').getAttribute('data-target') === 'juego-final') {
            resetGame();
        }
    });

    // Funci√≥n para manejar el movimiento del tooltip de la Motherboard (Punto 5)
    document.addEventListener('mousemove', (e) => {
        const mbTooltip = document.getElementById('mb-tooltip');
        if (mbTooltip.style.display === 'block') {
            // Ajuste fino para seguir el cursor sin bloquear el hotspot
            mbTooltip.style.left = `${e.clientX + 10}px`;
            mbTooltip.style.top = `${e.clientY + 10}px`;
        }
    });
</script>

</body>
</html>
