Timing Analyzer report for Fernando_piano2
Tue May 27 13:29:59 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_50MHz'
 13. Slow 1200mV 85C Model Hold: 'CLK_50MHz'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK_50MHz'
 22. Slow 1200mV 0C Model Hold: 'CLK_50MHz'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK_50MHz'
 30. Fast 1200mV 0C Model Hold: 'CLK_50MHz'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Fernando_piano2                                     ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.1%      ;
;     Processors 3-4         ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; CLK_50MHz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50MHz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 236.13 MHz ; 236.13 MHz      ; CLK_50MHz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; CLK_50MHz ; -3.235 ; -286.795       ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; CLK_50MHz ; 0.434 ; 0.000          ;
+-----------+-------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; CLK_50MHz ; -3.000 ; -196.310                     ;
+-----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50MHz'                                                                                                                            ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.235 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.074     ; 4.162      ;
; -3.194 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.391      ; 4.586      ;
; -3.059 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.392      ; 4.452      ;
; -3.051 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.575     ; 3.477      ;
; -2.953 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.391      ; 4.345      ;
; -2.947 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.392      ; 4.340      ;
; -2.918 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.074     ; 3.845      ;
; -2.899 ; divisor_frecuencia_fa:inst6|contador[3]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.100     ; 3.800      ;
; -2.891 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.084     ; 3.808      ;
; -2.871 ; divisor_frecuencia_fa:inst6|contador[2]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.100     ; 3.772      ;
; -2.867 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.080     ; 3.788      ;
; -2.853 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.084     ; 3.770      ;
; -2.832 ; divisor_frecuencia_mi:inst5|contador[1]  ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.752      ;
; -2.830 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 3.255      ;
; -2.829 ; divisor_frecuencia_re:inst4|contador[1]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.749      ;
; -2.820 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[11]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.392      ; 4.213      ;
; -2.819 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.390      ; 4.210      ;
; -2.817 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.080     ; 3.738      ;
; -2.801 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.080     ; 3.722      ;
; -2.785 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_sol:inst7|contador[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.396      ; 4.182      ;
; -2.781 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[8]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.392      ; 4.174      ;
; -2.779 ; divisor_frecuencia_re:inst4|contador[1]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.699      ;
; -2.774 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[16]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 3.199      ;
; -2.772 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.074     ; 3.699      ;
; -2.767 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.392      ; 4.160      ;
; -2.747 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.392      ; 4.140      ;
; -2.742 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.391      ; 4.134      ;
; -2.739 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_sol:inst7|contador[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.396      ; 4.136      ;
; -2.728 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.392      ; 4.121      ;
; -2.720 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.084     ; 3.637      ;
; -2.708 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.074     ; 3.635      ;
; -2.705 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.085     ; 3.621      ;
; -2.700 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.080     ; 3.621      ;
; -2.694 ; divisor_frecuencia_fa:inst6|contador[4]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.100     ; 3.595      ;
; -2.685 ; divisor_frecuencia_si:inst1|counter[5]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 3.110      ;
; -2.676 ; divisor_frecuencia_re:inst4|contador[3]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.596      ;
; -2.675 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.085     ; 3.591      ;
; -2.675 ; divisor_frecuencia_re:inst4|contador[2]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.595      ;
; -2.637 ; divisor_frecuencia_mi:inst5|contador[3]  ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.557      ;
; -2.636 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|counter[6]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.080     ; 3.557      ;
; -2.628 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 3.053      ;
; -2.626 ; divisor_frecuencia_re:inst4|contador[3]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.546      ;
; -2.615 ; divisor_frecuencia_re:inst4|contador[2]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.535      ;
; -2.610 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.391      ; 4.002      ;
; -2.610 ; divisor_frecuencia_fa:inst6|contador[7]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.100     ; 3.511      ;
; -2.605 ; divisor_frecuencia_la:inst|contador[4]   ; divisor_frecuencia_la:inst|contador[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.100     ; 3.506      ;
; -2.599 ; divisor_frecuencia_fa:inst6|contador[2]  ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 3.024      ;
; -2.597 ; divisor_frecuencia_do:inst3|counter[3]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.080     ; 3.518      ;
; -2.596 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.391      ; 3.988      ;
; -2.596 ; divisor_frecuencia_re:inst4|contador[5]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.516      ;
; -2.591 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[6]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.392      ; 3.984      ;
; -2.587 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[13]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 3.012      ;
; -2.585 ; divisor_frecuencia_Do8:inst2|counter[1]  ; divisor_frecuencia_Do8:inst2|counter[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.082     ; 3.504      ;
; -2.580 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.500      ;
; -2.569 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[7]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.392      ; 3.962      ;
; -2.568 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_si:inst1|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.084     ; 3.485      ;
; -2.564 ; divisor_frecuencia_sol:inst7|contador[2] ; divisor_frecuencia_sol:inst7|contador[5]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.574     ; 2.991      ;
; -2.557 ; divisor_frecuencia_si:inst1|counter[5]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.100     ; 3.458      ;
; -2.546 ; divisor_frecuencia_re:inst4|contador[5]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.466      ;
; -2.539 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[8]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 2.964      ;
; -2.531 ; divisor_frecuencia_re:inst4|contador[4]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.451      ;
; -2.530 ; divisor_frecuencia_sol:inst7|contador[2] ; divisor_frecuencia_sol:inst7|contador[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.099     ; 3.432      ;
; -2.529 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.085     ; 3.445      ;
; -2.529 ; divisor_frecuencia_mi:inst5|contador[1]  ; divisor_frecuencia_mi:inst5|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.449      ;
; -2.524 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|counter[16]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.444      ;
; -2.506 ; divisor_frecuencia_sol:inst7|contador[8] ; divisor_frecuencia_sol:inst7|contador[5]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.575     ; 2.932      ;
; -2.501 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_fa:inst6|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.391      ; 3.893      ;
; -2.499 ; divisor_frecuencia_fa:inst6|contador[5]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.098     ; 3.402      ;
; -2.496 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[2]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.084     ; 3.413      ;
; -2.496 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[3]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.084     ; 3.413      ;
; -2.495 ; divisor_frecuencia_si:inst1|counter[7]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 2.920      ;
; -2.486 ; divisor_frecuencia_mi:inst5|contador[5]  ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.406      ;
; -2.486 ; divisor_frecuencia_Do8:inst2|counter[0]  ; divisor_frecuencia_Do8:inst2|counter[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.082     ; 3.405      ;
; -2.479 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.074     ; 3.406      ;
; -2.479 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.399      ;
; -2.477 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_si:inst1|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.392      ; 3.870      ;
; -2.477 ; divisor_frecuencia_si:inst1|counter[8]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.100     ; 3.378      ;
; -2.471 ; divisor_frecuencia_re:inst4|contador[4]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.391      ;
; -2.464 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_fa:inst6|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.085     ; 3.380      ;
; -2.463 ; divisor_frecuencia_si:inst1|counter[8]   ; divisor_frecuencia_si:inst1|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 2.888      ;
; -2.460 ; divisor_frecuencia_la:inst|contador[4]   ; divisor_frecuencia_la:inst|contador[11]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.100     ; 3.361      ;
; -2.459 ; divisor_frecuencia_si:inst1|counter[8]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 2.884      ;
; -2.458 ; divisor_frecuencia_do:inst3|counter[8]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.080     ; 3.379      ;
; -2.454 ; divisor_frecuencia_si:inst1|counter[7]   ; divisor_frecuencia_si:inst1|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 2.879      ;
; -2.453 ; divisor_frecuencia_mi:inst5|contador[2]  ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; divisor_frecuencia_fa:inst6|contador[2]  ; divisor_frecuencia_fa:inst6|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 2.878      ;
; -2.452 ; divisor_frecuencia_si:inst1|counter[2]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.396      ; 3.849      ;
; -2.451 ; divisor_frecuencia_do:inst3|counter[5]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.080     ; 3.372      ;
; -2.449 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_sol:inst7|contador[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.396      ; 3.846      ;
; -2.449 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.074     ; 3.376      ;
; -2.447 ; divisor_frecuencia_fa:inst6|contador[3]  ; divisor_frecuencia_fa:inst6|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.100     ; 3.348      ;
; -2.443 ; divisor_frecuencia_re:inst4|contador[2]  ; divisor_frecuencia_re:inst4|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.363      ;
; -2.442 ; divisor_frecuencia_sol:inst7|contador[2] ; divisor_frecuencia_sol:inst7|contador[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.099     ; 3.344      ;
; -2.440 ; divisor_frecuencia_Do8:inst2|counter[3]  ; divisor_frecuencia_Do8:inst2|counter[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.082     ; 3.359      ;
; -2.439 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.392      ; 3.832      ;
; -2.434 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.085     ; 3.350      ;
; -2.426 ; divisor_frecuencia_la:inst|contador[6]   ; divisor_frecuencia_la:inst|contador[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.100     ; 3.327      ;
; -2.425 ; divisor_frecuencia_mi:inst5|contador[2]  ; divisor_frecuencia_mi:inst5|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.080     ; 3.346      ;
; -2.423 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_do:inst3|counter[16]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.081     ; 3.343      ;
; -2.423 ; divisor_frecuencia_fa:inst6|contador[2]  ; divisor_frecuencia_fa:inst6|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.576     ; 2.848      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50MHz'                                                                                                                             ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; divisor_frecuencia_si:inst1|toggle        ; divisor_frecuencia_si:inst1|toggle        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; divisor_frecuencia_fa:inst6|salida        ; divisor_frecuencia_fa:inst6|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; divisor_frecuencia_do:inst3|counter[2]    ; divisor_frecuencia_do:inst3|counter[2]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.100      ; 0.746      ;
; 0.452 ; divisor_frecuencia_Do8:inst2|toggle       ; divisor_frecuencia_Do8:inst2|toggle       ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; divisor_frecuencia_re:inst4|salida        ; divisor_frecuencia_re:inst4|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; divisor_frecuencia_mi:inst5|salida        ; divisor_frecuencia_mi:inst5|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[1]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[1]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; divisor_frecuencia_sol:inst7|salida       ; divisor_frecuencia_sol:inst7|salida       ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; divisor_frecuencia_la:inst|salida         ; divisor_frecuencia_la:inst|salida         ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; divisor_frecuencia_do:inst3|toggle        ; divisor_frecuencia_do:inst3|toggle        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.705 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[5]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 0.998      ;
; 0.706 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 0.999      ;
; 0.709 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.002      ;
; 0.710 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.003      ;
; 0.742 ; divisor_frecuencia_sol:inst7|contador[2]  ; divisor_frecuencia_sol:inst7|contador[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.100      ; 1.054      ;
; 0.743 ; divisor_frecuencia_do:inst3|counter[7]    ; divisor_frecuencia_do:inst3|counter[7]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; divisor_frecuencia_do:inst3|counter[5]    ; divisor_frecuencia_do:inst3|counter[5]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; divisor_frecuencia_do:inst3|counter[11]   ; divisor_frecuencia_do:inst3|counter[11]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; divisor_frecuencia_do:inst3|counter[3]    ; divisor_frecuencia_do:inst3|counter[3]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.036      ;
; 0.745 ; divisor_frecuencia_fa:inst6|contador[5]   ; divisor_frecuencia_fa:inst6|contador[5]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.100      ; 1.057      ;
; 0.747 ; divisor_frecuencia_la:inst|contador[13]   ; divisor_frecuencia_la:inst|contador[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.099      ; 1.058      ;
; 0.747 ; divisor_frecuencia_do:inst3|counter[15]   ; divisor_frecuencia_do:inst3|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; divisor_frecuencia_do:inst3|counter[4]    ; divisor_frecuencia_do:inst3|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.039      ;
; 0.761 ; divisor_frecuencia_si:inst1|counter[6]    ; divisor_frecuencia_si:inst1|counter[6]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; divisor_frecuencia_Do8:inst2|counter[5]   ; divisor_frecuencia_Do8:inst2|counter[5]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; divisor_frecuencia_fa:inst6|contador[14]  ; divisor_frecuencia_fa:inst6|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; divisor_frecuencia_fa:inst6|contador[6]   ; divisor_frecuencia_fa:inst6|contador[6]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; divisor_frecuencia_sol:inst7|contador[6]  ; divisor_frecuencia_sol:inst7|contador[6]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; divisor_frecuencia_sol:inst7|contador[4]  ; divisor_frecuencia_sol:inst7|contador[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; divisor_frecuencia_la:inst|contador[2]    ; divisor_frecuencia_la:inst|contador[2]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; divisor_frecuencia_re:inst4|contador[12]  ; divisor_frecuencia_re:inst4|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; divisor_frecuencia_mi:inst5|contador[6]   ; divisor_frecuencia_mi:inst5|contador[6]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; divisor_frecuencia_mi:inst5|contador[14]  ; divisor_frecuencia_mi:inst5|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; divisor_frecuencia_mi:inst5|contador[4]   ; divisor_frecuencia_mi:inst5|contador[4]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; divisor_frecuencia_mi:inst5|contador[2]   ; divisor_frecuencia_mi:inst5|contador[2]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; divisor_frecuencia_Do8:inst2|counter[13]  ; divisor_frecuencia_Do8:inst2|counter[13]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; divisor_frecuencia_Do8:inst2|counter[3]   ; divisor_frecuencia_Do8:inst2|counter[3]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; divisor_frecuencia_Do8:inst2|counter[1]   ; divisor_frecuencia_Do8:inst2|counter[1]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; divisor_frecuencia_si:inst1|counter[11]   ; divisor_frecuencia_si:inst1|counter[11]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; divisor_frecuencia_si:inst1|counter[13]   ; divisor_frecuencia_si:inst1|counter[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; divisor_frecuencia_si:inst1|counter[12]   ; divisor_frecuencia_si:inst1|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; divisor_frecuencia_re:inst4|contador[8]   ; divisor_frecuencia_re:inst4|contador[8]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; divisor_frecuencia_re:inst4|contador[7]   ; divisor_frecuencia_re:inst4|contador[7]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; divisor_frecuencia_mi:inst5|contador[12]  ; divisor_frecuencia_mi:inst5|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; divisor_frecuencia_do:inst3|counter[9]    ; divisor_frecuencia_do:inst3|counter[9]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; divisor_frecuencia_Do8:inst2|counter[9]   ; divisor_frecuencia_Do8:inst2|counter[9]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; divisor_frecuencia_Do8:inst2|counter[7]   ; divisor_frecuencia_Do8:inst2|counter[7]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; divisor_frecuencia_Do8:inst2|counter[2]   ; divisor_frecuencia_Do8:inst2|counter[2]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; divisor_frecuencia_sol:inst7|contador[10] ; divisor_frecuencia_sol:inst7|contador[10] ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; divisor_frecuencia_sol:inst7|contador[7]  ; divisor_frecuencia_sol:inst7|contador[7]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; divisor_frecuencia_re:inst4|contador[15]  ; divisor_frecuencia_re:inst4|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; divisor_frecuencia_mi:inst5|contador[10]  ; divisor_frecuencia_mi:inst5|contador[10]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; divisor_frecuencia_mi:inst5|contador[8]   ; divisor_frecuencia_mi:inst5|contador[8]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; divisor_frecuencia_mi:inst5|contador[7]   ; divisor_frecuencia_mi:inst5|contador[7]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; divisor_frecuencia_si:inst1|counter[9]    ; divisor_frecuencia_si:inst1|counter[9]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; divisor_frecuencia_fa:inst6|contador[15]  ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; divisor_frecuencia_sol:inst7|contador[3]  ; divisor_frecuencia_sol:inst7|contador[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; divisor_frecuencia_la:inst|contador[3]    ; divisor_frecuencia_la:inst|contador[3]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; divisor_frecuencia_re:inst4|contador[13]  ; divisor_frecuencia_re:inst4|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; divisor_frecuencia_re:inst4|contador[9]   ; divisor_frecuencia_re:inst4|contador[9]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; divisor_frecuencia_mi:inst5|contador[15]  ; divisor_frecuencia_mi:inst5|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; divisor_frecuencia_fa:inst6|contador[13]  ; divisor_frecuencia_fa:inst6|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; divisor_frecuencia_fa:inst6|contador[11]  ; divisor_frecuencia_fa:inst6|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; divisor_frecuencia_sol:inst7|contador[9]  ; divisor_frecuencia_sol:inst7|contador[9]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; divisor_frecuencia_la:inst|contador[9]    ; divisor_frecuencia_la:inst|contador[9]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; divisor_frecuencia_mi:inst5|contador[9]   ; divisor_frecuencia_mi:inst5|contador[9]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.782 ; divisor_frecuencia_la:inst|contador[9]    ; divisor_frecuencia_la:inst|contador[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.574      ; 1.568      ;
; 0.795 ; divisor_frecuencia_do:inst3|counter[1]    ; divisor_frecuencia_do:inst3|counter[1]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.087      ;
; 0.807 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.100      ;
; 0.809 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[3]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.102      ;
; 0.821 ; divisor_frecuencia_do:inst3|counter[0]    ; divisor_frecuencia_do:inst3|counter[0]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.113      ;
; 0.839 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.132      ;
; 0.840 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[6]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.133      ;
; 0.840 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[5]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.133      ;
; 0.840 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[4]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.133      ;
; 0.840 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[2]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.133      ;
; 0.841 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.134      ;
; 0.841 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[10]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.134      ;
; 0.842 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.135      ;
; 0.842 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[3]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.135      ;
; 0.843 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.136      ;
; 0.950 ; divisor_frecuencia_Do8:inst2|counter[12]  ; divisor_frecuencia_Do8:inst2|counter[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.579      ; 1.741      ;
; 0.967 ; divisor_frecuencia_Do8:inst2|counter[2]   ; divisor_frecuencia_Do8:inst2|counter[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.578      ; 1.757      ;
; 0.979 ; divisor_frecuencia_do:inst3|counter[6]    ; divisor_frecuencia_do:inst3|counter[2]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.575      ; 1.766      ;
; 1.040 ; divisor_frecuencia_si:inst1|counter[3]    ; divisor_frecuencia_si:inst1|counter[8]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.576      ; 1.828      ;
; 1.069 ; divisor_frecuencia_Do8:inst2|counter[11]  ; divisor_frecuencia_Do8:inst2|counter[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.579      ; 1.860      ;
; 1.085 ; divisor_frecuencia_do:inst3|counter[16]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.377      ;
; 1.086 ; divisor_frecuencia_do:inst3|counter[16]   ; divisor_frecuencia_do:inst3|counter[8]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.378      ;
; 1.098 ; divisor_frecuencia_la:inst|contador[12]   ; divisor_frecuencia_la:inst|contador[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.099      ; 1.409      ;
; 1.099 ; divisor_frecuencia_do:inst3|counter[3]    ; divisor_frecuencia_do:inst3|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.391      ;
; 1.100 ; divisor_frecuencia_Do8:inst2|counter[1]   ; divisor_frecuencia_Do8:inst2|counter[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.578      ; 1.890      ;
; 1.108 ; divisor_frecuencia_do:inst3|counter[4]    ; divisor_frecuencia_do:inst3|counter[5]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.400      ;
; 1.109 ; divisor_frecuencia_do:inst3|counter[6]    ; divisor_frecuencia_do:inst3|counter[7]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.401      ;
; 1.111 ; divisor_frecuencia_do:inst3|counter[14]   ; divisor_frecuencia_do:inst3|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.403      ;
; 1.116 ; divisor_frecuencia_Do8:inst2|counter[1]   ; divisor_frecuencia_Do8:inst2|counter[2]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; divisor_frecuencia_la:inst|contador[2]    ; divisor_frecuencia_la:inst|contador[3]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; divisor_frecuencia_si:inst1|counter[12]   ; divisor_frecuencia_si:inst1|counter[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; divisor_frecuencia_sol:inst7|contador[6]  ; divisor_frecuencia_sol:inst7|contador[7]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; divisor_frecuencia_mi:inst5|contador[6]   ; divisor_frecuencia_mi:inst5|contador[7]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.080      ; 1.409      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 256.67 MHz ; 250.0 MHz       ; CLK_50MHz  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; CLK_50MHz ; -2.896 ; -254.763      ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CLK_50MHz ; 0.383 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; CLK_50MHz ; -3.000 ; -196.310                    ;
+-----------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                                             ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.896 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.069     ; 3.829      ;
; -2.877 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.369      ; 4.248      ;
; -2.757 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.371      ; 4.130      ;
; -2.717 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.537     ; 3.182      ;
; -2.649 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.371      ; 4.022      ;
; -2.637 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.369      ; 4.008      ;
; -2.611 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.069     ; 3.544      ;
; -2.586 ; divisor_frecuencia_fa:inst6|contador[3]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.091     ; 3.497      ;
; -2.573 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.078     ; 3.497      ;
; -2.560 ; divisor_frecuencia_fa:inst6|contador[2]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.091     ; 3.471      ;
; -2.545 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.475      ;
; -2.544 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.078     ; 3.468      ;
; -2.531 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[11]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.371      ; 3.904      ;
; -2.529 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[8]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.371      ; 3.902      ;
; -2.523 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.366      ; 3.891      ;
; -2.513 ; divisor_frecuencia_re:inst4|contador[1]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.443      ;
; -2.510 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.069     ; 3.443      ;
; -2.509 ; divisor_frecuencia_mi:inst5|contador[1]  ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.439      ;
; -2.504 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.371      ; 3.877      ;
; -2.503 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.069     ; 3.436      ;
; -2.486 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_sol:inst7|contador[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.374      ; 3.862      ;
; -2.485 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.415      ;
; -2.476 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.369      ; 3.847      ;
; -2.468 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.073     ; 3.397      ;
; -2.462 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.078     ; 3.386      ;
; -2.461 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.538     ; 2.925      ;
; -2.454 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|counter[6]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.073     ; 3.383      ;
; -2.453 ; divisor_frecuencia_re:inst4|contador[1]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.383      ;
; -2.447 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.371      ; 3.820      ;
; -2.436 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_sol:inst7|contador[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.374      ; 3.812      ;
; -2.407 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.079     ; 3.330      ;
; -2.402 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[16]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.538     ; 2.866      ;
; -2.402 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.371      ; 3.775      ;
; -2.390 ; divisor_frecuencia_si:inst1|counter[5]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.540     ; 2.852      ;
; -2.383 ; divisor_frecuencia_fa:inst6|contador[4]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.091     ; 3.294      ;
; -2.381 ; divisor_frecuencia_re:inst4|contador[3]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.311      ;
; -2.377 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.073     ; 3.306      ;
; -2.373 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.369      ; 3.744      ;
; -2.368 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.079     ; 3.291      ;
; -2.355 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[6]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.371      ; 3.728      ;
; -2.354 ; divisor_frecuencia_re:inst4|contador[2]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.284      ;
; -2.349 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.369      ; 3.720      ;
; -2.344 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_si:inst1|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.078     ; 3.268      ;
; -2.336 ; divisor_frecuencia_fa:inst6|contador[7]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.091     ; 3.247      ;
; -2.331 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[7]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.371      ; 3.704      ;
; -2.330 ; divisor_frecuencia_mi:inst5|contador[3]  ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.260      ;
; -2.321 ; divisor_frecuencia_re:inst4|contador[3]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.251      ;
; -2.320 ; divisor_frecuencia_re:inst4|contador[5]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.250      ;
; -2.294 ; divisor_frecuencia_re:inst4|contador[2]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.224      ;
; -2.291 ; divisor_frecuencia_do:inst3|counter[3]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.073     ; 3.220      ;
; -2.276 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.538     ; 2.740      ;
; -2.274 ; divisor_frecuencia_do:inst3|counter[8]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.204      ;
; -2.267 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[13]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.538     ; 2.731      ;
; -2.264 ; divisor_frecuencia_si:inst1|counter[5]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.091     ; 3.175      ;
; -2.260 ; divisor_frecuencia_re:inst4|contador[5]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.190      ;
; -2.253 ; divisor_frecuencia_Do8:inst2|counter[1]  ; divisor_frecuencia_Do8:inst2|counter[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.073     ; 3.182      ;
; -2.252 ; divisor_frecuencia_la:inst|contador[4]   ; divisor_frecuencia_la:inst|contador[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.091     ; 3.163      ;
; -2.245 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[2]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.078     ; 3.169      ;
; -2.244 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[3]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.078     ; 3.168      ;
; -2.242 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.079     ; 3.165      ;
; -2.241 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|salida        ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.069     ; 3.174      ;
; -2.239 ; divisor_frecuencia_sol:inst7|contador[2] ; divisor_frecuencia_sol:inst7|contador[5]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.536     ; 2.705      ;
; -2.236 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_fa:inst6|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.369      ; 3.607      ;
; -2.229 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[1]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.069     ; 3.162      ;
; -2.229 ; divisor_frecuencia_re:inst4|contador[4]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.159      ;
; -2.226 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.069     ; 3.159      ;
; -2.224 ; divisor_frecuencia_mi:inst5|contador[1]  ; divisor_frecuencia_mi:inst5|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.154      ;
; -2.222 ; divisor_frecuencia_sol:inst7|contador[8] ; divisor_frecuencia_sol:inst7|contador[5]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.537     ; 2.687      ;
; -2.217 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_si:inst1|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.371      ; 3.590      ;
; -2.215 ; divisor_frecuencia_fa:inst6|contador[2]  ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.539     ; 2.678      ;
; -2.213 ; divisor_frecuencia_si:inst1|counter[7]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.540     ; 2.675      ;
; -2.212 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.074     ; 3.140      ;
; -2.210 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[8]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.538     ; 2.674      ;
; -2.203 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[5]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.371      ; 3.576      ;
; -2.201 ; divisor_frecuencia_mi:inst5|contador[5]  ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.131      ;
; -2.199 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_do:inst3|counter[6]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.073     ; 3.128      ;
; -2.198 ; divisor_frecuencia_fa:inst6|contador[5]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.087     ; 3.113      ;
; -2.193 ; divisor_frecuencia_sol:inst7|contador[2] ; divisor_frecuencia_sol:inst7|contador[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.090     ; 3.105      ;
; -2.185 ; divisor_frecuencia_fa:inst6|contador[3]  ; divisor_frecuencia_fa:inst6|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.091     ; 3.096      ;
; -2.179 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_sol:inst7|contador[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.374      ; 3.555      ;
; -2.178 ; divisor_frecuencia_do:inst3|counter[12]  ; divisor_frecuencia_do:inst3|counter[6]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.071     ; 3.109      ;
; -2.176 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.369      ; 3.547      ;
; -2.175 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.069     ; 3.108      ;
; -2.172 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.371      ; 3.545      ;
; -2.169 ; divisor_frecuencia_re:inst4|contador[4]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.099      ;
; -2.167 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_fa:inst6|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.079     ; 3.090      ;
; -2.166 ; divisor_frecuencia_do:inst3|counter[5]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.073     ; 3.095      ;
; -2.162 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|toggle        ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.073     ; 3.091      ;
; -2.162 ; divisor_frecuencia_re:inst4|contador[6]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.072     ; 3.092      ;
; -2.162 ; divisor_frecuencia_Do8:inst2|counter[0]  ; divisor_frecuencia_Do8:inst2|counter[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.073     ; 3.091      ;
; -2.160 ; divisor_frecuencia_si:inst1|counter[8]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.091     ; 3.071      ;
; -2.159 ; divisor_frecuencia_la:inst|contador[4]   ; divisor_frecuencia_la:inst|contador[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.091     ; 3.070      ;
; -2.159 ; divisor_frecuencia_fa:inst6|contador[2]  ; divisor_frecuencia_fa:inst6|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.091     ; 3.070      ;
; -2.153 ; divisor_frecuencia_fa:inst6|contador[9]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.091     ; 3.064      ;
; -2.153 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|counter[16]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.074     ; 3.081      ;
; -2.152 ; divisor_frecuencia_si:inst1|counter[8]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.540     ; 2.614      ;
; -2.149 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|salida         ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.079     ; 3.072      ;
; -2.147 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.369      ; 3.518      ;
; -2.147 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[9]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.079     ; 3.070      ;
; -2.146 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.369      ; 3.517      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; divisor_frecuencia_si:inst1|toggle        ; divisor_frecuencia_si:inst1|toggle        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; divisor_frecuencia_fa:inst6|salida        ; divisor_frecuencia_fa:inst6|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; divisor_frecuencia_do:inst3|counter[2]    ; divisor_frecuencia_do:inst3|counter[2]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.090      ; 0.669      ;
; 0.401 ; divisor_frecuencia_do:inst3|toggle        ; divisor_frecuencia_do:inst3|toggle        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; divisor_frecuencia_Do8:inst2|toggle       ; divisor_frecuencia_Do8:inst2|toggle       ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; divisor_frecuencia_sol:inst7|salida       ; divisor_frecuencia_sol:inst7|salida       ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; divisor_frecuencia_la:inst|salida         ; divisor_frecuencia_la:inst|salida         ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; divisor_frecuencia_re:inst4|salida        ; divisor_frecuencia_re:inst4|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; divisor_frecuencia_mi:inst5|salida        ; divisor_frecuencia_mi:inst5|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[1]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[1]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.661 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[5]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.928      ;
; 0.662 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.929      ;
; 0.665 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.932      ;
; 0.666 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.933      ;
; 0.689 ; divisor_frecuencia_sol:inst7|contador[2]  ; divisor_frecuencia_sol:inst7|contador[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.090      ; 0.974      ;
; 0.690 ; divisor_frecuencia_do:inst3|counter[7]    ; divisor_frecuencia_do:inst3|counter[7]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; divisor_frecuencia_do:inst3|counter[5]    ; divisor_frecuencia_do:inst3|counter[5]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; divisor_frecuencia_do:inst3|counter[3]    ; divisor_frecuencia_do:inst3|counter[3]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.958      ;
; 0.692 ; divisor_frecuencia_do:inst3|counter[11]   ; divisor_frecuencia_do:inst3|counter[11]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; divisor_frecuencia_fa:inst6|contador[5]   ; divisor_frecuencia_fa:inst6|contador[5]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.090      ; 0.978      ;
; 0.694 ; divisor_frecuencia_la:inst|contador[13]   ; divisor_frecuencia_la:inst|contador[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.090      ; 0.979      ;
; 0.696 ; divisor_frecuencia_do:inst3|counter[15]   ; divisor_frecuencia_do:inst3|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; divisor_frecuencia_do:inst3|counter[4]    ; divisor_frecuencia_do:inst3|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.964      ;
; 0.705 ; divisor_frecuencia_fa:inst6|contador[14]  ; divisor_frecuencia_fa:inst6|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; divisor_frecuencia_sol:inst7|contador[4]  ; divisor_frecuencia_sol:inst7|contador[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; divisor_frecuencia_mi:inst5|contador[4]   ; divisor_frecuencia_mi:inst5|contador[4]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; divisor_frecuencia_Do8:inst2|counter[5]   ; divisor_frecuencia_Do8:inst2|counter[5]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; divisor_frecuencia_la:inst|contador[9]    ; divisor_frecuencia_la:inst|contador[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.535      ; 1.435      ;
; 0.706 ; divisor_frecuencia_si:inst1|counter[6]    ; divisor_frecuencia_si:inst1|counter[6]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; divisor_frecuencia_fa:inst6|contador[6]   ; divisor_frecuencia_fa:inst6|contador[6]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; divisor_frecuencia_sol:inst7|contador[6]  ; divisor_frecuencia_sol:inst7|contador[6]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; divisor_frecuencia_re:inst4|contador[12]  ; divisor_frecuencia_re:inst4|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; divisor_frecuencia_mi:inst5|contador[6]   ; divisor_frecuencia_mi:inst5|contador[6]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; divisor_frecuencia_mi:inst5|contador[14]  ; divisor_frecuencia_mi:inst5|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; divisor_frecuencia_mi:inst5|contador[12]  ; divisor_frecuencia_mi:inst5|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; divisor_frecuencia_Do8:inst2|counter[2]   ; divisor_frecuencia_Do8:inst2|counter[2]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; divisor_frecuencia_Do8:inst2|counter[1]   ; divisor_frecuencia_Do8:inst2|counter[1]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; divisor_frecuencia_si:inst1|counter[13]   ; divisor_frecuencia_si:inst1|counter[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; divisor_frecuencia_la:inst|contador[2]    ; divisor_frecuencia_la:inst|contador[2]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; divisor_frecuencia_mi:inst5|contador[2]   ; divisor_frecuencia_mi:inst5|contador[2]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; divisor_frecuencia_do:inst3|counter[9]    ; divisor_frecuencia_do:inst3|counter[9]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; divisor_frecuencia_Do8:inst2|counter[13]  ; divisor_frecuencia_Do8:inst2|counter[13]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; divisor_frecuencia_Do8:inst2|counter[3]   ; divisor_frecuencia_Do8:inst2|counter[3]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; divisor_frecuencia_si:inst1|counter[11]   ; divisor_frecuencia_si:inst1|counter[11]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; divisor_frecuencia_si:inst1|counter[12]   ; divisor_frecuencia_si:inst1|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; divisor_frecuencia_sol:inst7|contador[7]  ; divisor_frecuencia_sol:inst7|contador[7]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; divisor_frecuencia_re:inst4|contador[7]   ; divisor_frecuencia_re:inst4|contador[7]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; divisor_frecuencia_mi:inst5|contador[7]   ; divisor_frecuencia_mi:inst5|contador[7]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; divisor_frecuencia_Do8:inst2|counter[9]   ; divisor_frecuencia_Do8:inst2|counter[9]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; divisor_frecuencia_Do8:inst2|counter[7]   ; divisor_frecuencia_Do8:inst2|counter[7]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; divisor_frecuencia_sol:inst7|contador[10] ; divisor_frecuencia_sol:inst7|contador[10] ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; divisor_frecuencia_re:inst4|contador[8]   ; divisor_frecuencia_re:inst4|contador[8]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; divisor_frecuencia_mi:inst5|contador[10]  ; divisor_frecuencia_mi:inst5|contador[10]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; divisor_frecuencia_mi:inst5|contador[8]   ; divisor_frecuencia_mi:inst5|contador[8]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; divisor_frecuencia_sol:inst7|contador[3]  ; divisor_frecuencia_sol:inst7|contador[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; divisor_frecuencia_fa:inst6|contador[15]  ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; divisor_frecuencia_fa:inst6|contador[13]  ; divisor_frecuencia_fa:inst6|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; divisor_frecuencia_la:inst|contador[3]    ; divisor_frecuencia_la:inst|contador[3]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; divisor_frecuencia_re:inst4|contador[15]  ; divisor_frecuencia_re:inst4|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; divisor_frecuencia_re:inst4|contador[13]  ; divisor_frecuencia_re:inst4|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; divisor_frecuencia_mi:inst5|contador[15]  ; divisor_frecuencia_mi:inst5|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; divisor_frecuencia_si:inst1|counter[9]    ; divisor_frecuencia_si:inst1|counter[9]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; divisor_frecuencia_fa:inst6|contador[11]  ; divisor_frecuencia_fa:inst6|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; divisor_frecuencia_sol:inst7|contador[9]  ; divisor_frecuencia_sol:inst7|contador[9]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; divisor_frecuencia_la:inst|contador[9]    ; divisor_frecuencia_la:inst|contador[9]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; divisor_frecuencia_re:inst4|contador[9]   ; divisor_frecuencia_re:inst4|contador[9]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; divisor_frecuencia_mi:inst5|contador[9]   ; divisor_frecuencia_mi:inst5|contador[9]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 0.979      ;
; 0.737 ; divisor_frecuencia_do:inst3|counter[1]    ; divisor_frecuencia_do:inst3|counter[1]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 1.005      ;
; 0.753 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.020      ;
; 0.754 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[3]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.021      ;
; 0.763 ; divisor_frecuencia_do:inst3|counter[0]    ; divisor_frecuencia_do:inst3|counter[0]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 1.031      ;
; 0.793 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[4]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.060      ;
; 0.793 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.060      ;
; 0.794 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[6]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.061      ;
; 0.794 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[5]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.061      ;
; 0.794 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[2]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.061      ;
; 0.795 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[10]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.062      ;
; 0.796 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.063      ;
; 0.796 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[3]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.063      ;
; 0.797 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.064      ;
; 0.797 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.064      ;
; 0.878 ; divisor_frecuencia_Do8:inst2|counter[2]   ; divisor_frecuencia_Do8:inst2|counter[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.539      ; 1.612      ;
; 0.883 ; divisor_frecuencia_Do8:inst2|counter[12]  ; divisor_frecuencia_Do8:inst2|counter[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.539      ; 1.617      ;
; 0.920 ; divisor_frecuencia_do:inst3|counter[6]    ; divisor_frecuencia_do:inst3|counter[2]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.537      ; 1.652      ;
; 0.975 ; divisor_frecuencia_si:inst1|counter[3]    ; divisor_frecuencia_si:inst1|counter[8]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.540      ; 1.710      ;
; 0.987 ; divisor_frecuencia_Do8:inst2|counter[1]   ; divisor_frecuencia_Do8:inst2|counter[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.539      ; 1.721      ;
; 0.998 ; divisor_frecuencia_Do8:inst2|counter[11]  ; divisor_frecuencia_Do8:inst2|counter[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.539      ; 1.732      ;
; 1.010 ; divisor_frecuencia_la:inst|contador[12]   ; divisor_frecuencia_la:inst|contador[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.090      ; 1.295      ;
; 1.012 ; divisor_frecuencia_do:inst3|counter[3]    ; divisor_frecuencia_do:inst3|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 1.280      ;
; 1.013 ; divisor_frecuencia_do:inst3|counter[16]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.280      ;
; 1.013 ; divisor_frecuencia_do:inst3|counter[6]    ; divisor_frecuencia_do:inst3|counter[7]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; divisor_frecuencia_do:inst3|counter[16]   ; divisor_frecuencia_do:inst3|counter[8]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.281      ;
; 1.015 ; divisor_frecuencia_do:inst3|counter[4]    ; divisor_frecuencia_do:inst3|counter[5]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; divisor_frecuencia_Do8:inst2|counter[0]   ; divisor_frecuencia_Do8:inst2|counter[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.539      ; 1.750      ;
; 1.017 ; divisor_frecuencia_do:inst3|counter[14]   ; divisor_frecuencia_do:inst3|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.284      ;
; 1.025 ; divisor_frecuencia_Do8:inst2|counter[2]   ; divisor_frecuencia_Do8:inst2|counter[3]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; divisor_frecuencia_Do8:inst2|counter[0]   ; divisor_frecuencia_Do8:inst2|counter[1]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; divisor_frecuencia_sol:inst7|contador[7]  ; divisor_frecuencia_sol:inst7|contador[8]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.537      ; 1.759      ;
; 1.027 ; divisor_frecuencia_fa:inst6|contador[14]  ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.072      ; 1.294      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; CLK_50MHz ; -0.801 ; -53.098       ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CLK_50MHz ; 0.179 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; CLK_50MHz ; -3.000 ; -142.382                    ;
+-----------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                                             ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.801 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.149      ; 1.937      ;
; -0.794 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.033     ; 1.748      ;
; -0.783 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.151      ; 1.921      ;
; -0.747 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.236     ; 1.498      ;
; -0.738 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.033     ; 1.692      ;
; -0.733 ; divisor_frecuencia_fa:inst6|contador[2]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.044     ; 1.676      ;
; -0.732 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.151      ; 1.870      ;
; -0.719 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[11]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.151      ; 1.857      ;
; -0.701 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.149      ; 1.837      ;
; -0.696 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.151      ; 1.834      ;
; -0.695 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.040     ; 1.642      ;
; -0.691 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.040     ; 1.638      ;
; -0.684 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.151      ; 1.822      ;
; -0.670 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.033     ; 1.624      ;
; -0.668 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.237     ; 1.418      ;
; -0.664 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.033     ; 1.618      ;
; -0.663 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.036     ; 1.614      ;
; -0.659 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.040     ; 1.606      ;
; -0.652 ; divisor_frecuencia_fa:inst6|contador[4]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.044     ; 1.595      ;
; -0.649 ; divisor_frecuencia_fa:inst6|contador[3]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.044     ; 1.592      ;
; -0.643 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.041     ; 1.589      ;
; -0.642 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.036     ; 1.593      ;
; -0.642 ; divisor_frecuencia_re:inst4|contador[2]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.592      ;
; -0.641 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.151      ; 1.779      ;
; -0.635 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[16]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.237     ; 1.385      ;
; -0.625 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|counter[6]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.036     ; 1.576      ;
; -0.623 ; divisor_frecuencia_re:inst4|contador[1]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.573      ;
; -0.619 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.036     ; 1.570      ;
; -0.619 ; divisor_frecuencia_re:inst4|contador[2]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.569      ;
; -0.616 ; divisor_frecuencia_mi:inst5|contador[1]  ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.036     ; 1.567      ;
; -0.614 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.036     ; 1.565      ;
; -0.609 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_sol:inst7|contador[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.156      ; 1.752      ;
; -0.605 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[8]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.151      ; 1.743      ;
; -0.602 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[7]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.151      ; 1.740      ;
; -0.602 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_sol:inst7|contador[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.156      ; 1.745      ;
; -0.600 ; divisor_frecuencia_re:inst4|contador[1]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.550      ;
; -0.595 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.151      ; 1.733      ;
; -0.588 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.149      ; 1.724      ;
; -0.584 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.534      ;
; -0.579 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.041     ; 1.525      ;
; -0.578 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[3]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.040     ; 1.525      ;
; -0.576 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|counter[2]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.040     ; 1.523      ;
; -0.576 ; divisor_frecuencia_la:inst|contador[4]   ; divisor_frecuencia_la:inst|contador[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.044     ; 1.519      ;
; -0.575 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.041     ; 1.521      ;
; -0.575 ; divisor_frecuencia_fa:inst6|contador[2]  ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.234     ; 1.328      ;
; -0.575 ; divisor_frecuencia_re:inst4|contador[4]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.525      ;
; -0.574 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_si:inst1|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.040     ; 1.521      ;
; -0.571 ; divisor_frecuencia_sol:inst7|contador[2] ; divisor_frecuencia_sol:inst7|contador[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.044     ; 1.514      ;
; -0.567 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.237     ; 1.317      ;
; -0.567 ; divisor_frecuencia_do:inst3|counter[3]   ; divisor_frecuencia_do:inst3|counter[10]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.036     ; 1.518      ;
; -0.565 ; divisor_frecuencia_Do8:inst2|counter[1]  ; divisor_frecuencia_Do8:inst2|counter[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.514      ;
; -0.556 ; divisor_frecuencia_re:inst4|contador[3]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.506      ;
; -0.552 ; divisor_frecuencia_re:inst4|contador[4]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.502      ;
; -0.551 ; divisor_frecuencia_sol:inst7|contador[2] ; divisor_frecuencia_sol:inst7|contador[5]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.235     ; 1.303      ;
; -0.551 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_do:inst3|counter[16]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.501      ;
; -0.549 ; divisor_frecuencia_si:inst1|counter[5]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.044     ; 1.492      ;
; -0.543 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.033     ; 1.497      ;
; -0.541 ; divisor_frecuencia_mi:inst5|contador[2]  ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.036     ; 1.492      ;
; -0.541 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.041     ; 1.487      ;
; -0.537 ; divisor_frecuencia_mi:inst5|contador[1]  ; divisor_frecuencia_mi:inst5|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.036     ; 1.488      ;
; -0.536 ; divisor_frecuencia_si:inst1|counter[5]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.235     ; 1.288      ;
; -0.535 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.485      ;
; -0.534 ; divisor_frecuencia_do:inst3|counter[8]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.036     ; 1.485      ;
; -0.533 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[8]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.237     ; 1.283      ;
; -0.533 ; divisor_frecuencia_mi:inst5|contador[3]  ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.036     ; 1.484      ;
; -0.533 ; divisor_frecuencia_re:inst4|contador[3]  ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.483      ;
; -0.532 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[5]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.151      ; 1.670      ;
; -0.532 ; divisor_frecuencia_do:inst3|counter[2]   ; divisor_frecuencia_do:inst3|counter[13]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.237     ; 1.282      ;
; -0.532 ; divisor_frecuencia_si:inst1|counter[2]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.155      ; 1.674      ;
; -0.531 ; divisor_frecuencia_sol:inst7|contador[8] ; divisor_frecuencia_sol:inst7|contador[5]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.236     ; 1.282      ;
; -0.528 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.149      ; 1.664      ;
; -0.526 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.149      ; 1.662      ;
; -0.525 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|salida        ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.033     ; 1.479      ;
; -0.525 ; divisor_frecuencia_la:inst|contador[4]   ; divisor_frecuencia_la:inst|contador[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.044     ; 1.468      ;
; -0.524 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_sol:inst7|contador[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.156      ; 1.667      ;
; -0.524 ; divisor_frecuencia_re:inst4|contador[6]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.474      ;
; -0.523 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[1]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.033     ; 1.477      ;
; -0.521 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[6]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.151      ; 1.659      ;
; -0.520 ; divisor_frecuencia_fa:inst6|contador[2]  ; divisor_frecuencia_fa:inst6|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.044     ; 1.463      ;
; -0.520 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_sol:inst7|contador[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.156      ; 1.663      ;
; -0.519 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.149      ; 1.655      ;
; -0.519 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.149      ; 1.655      ;
; -0.519 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.149      ; 1.655      ;
; -0.518 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_mi:inst5|contador[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.033     ; 1.472      ;
; -0.517 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[2]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.149      ; 1.653      ;
; -0.517 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_la:inst|contador[9]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.041     ; 1.463      ;
; -0.517 ; divisor_frecuencia_fa:inst6|contador[8]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.044     ; 1.460      ;
; -0.516 ; divisor_frecuencia_Do8:inst2|counter[0]  ; divisor_frecuencia_Do8:inst2|counter[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.465      ;
; -0.514 ; divisor_frecuencia_fa:inst6|contador[7]  ; divisor_frecuencia_fa:inst6|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.044     ; 1.457      ;
; -0.514 ; divisor_frecuencia_si:inst1|counter[8]   ; divisor_frecuencia_si:inst1|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.044     ; 1.457      ;
; -0.512 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[4]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.149      ; 1.648      ;
; -0.512 ; divisor_frecuencia_la:inst|contador[4]   ; divisor_frecuencia_la:inst|contador[11]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.044     ; 1.455      ;
; -0.511 ; divisor_frecuencia_fa:inst6|contador[2]  ; divisor_frecuencia_fa:inst6|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.234     ; 1.264      ;
; -0.509 ; divisor_frecuencia_do:inst3|counter[0]   ; divisor_frecuencia_si:inst1|toggle        ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.151      ; 1.647      ;
; -0.509 ; divisor_frecuencia_si:inst1|counter[8]   ; divisor_frecuencia_si:inst1|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.235     ; 1.261      ;
; -0.507 ; divisor_frecuencia_do:inst3|counter[1]   ; divisor_frecuencia_fa:inst6|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.041     ; 1.453      ;
; -0.507 ; divisor_frecuencia_fa:inst6|contador[2]  ; divisor_frecuencia_fa:inst6|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.234     ; 1.260      ;
; -0.507 ; divisor_frecuencia_si:inst1|counter[7]   ; divisor_frecuencia_si:inst1|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.235     ; 1.259      ;
; -0.505 ; divisor_frecuencia_si:inst1|counter[8]   ; divisor_frecuencia_si:inst1|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.235     ; 1.257      ;
; -0.505 ; divisor_frecuencia_re:inst4|contador[5]  ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.037     ; 1.455      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; divisor_frecuencia_si:inst1|toggle        ; divisor_frecuencia_si:inst1|toggle        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; divisor_frecuencia_fa:inst6|salida        ; divisor_frecuencia_fa:inst6|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; divisor_frecuencia_do:inst3|counter[2]    ; divisor_frecuencia_do:inst3|counter[2]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; divisor_frecuencia_re:inst4|salida        ; divisor_frecuencia_re:inst4|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; divisor_frecuencia_Do8:inst2|toggle       ; divisor_frecuencia_Do8:inst2|toggle       ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[1]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; divisor_frecuencia_sol:inst7|salida       ; divisor_frecuencia_sol:inst7|salida       ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; divisor_frecuencia_la:inst|salida         ; divisor_frecuencia_la:inst|salida         ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; divisor_frecuencia_mi:inst5|salida        ; divisor_frecuencia_mi:inst5|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; divisor_frecuencia_do:inst3|toggle        ; divisor_frecuencia_do:inst3|toggle        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[1]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.285 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[5]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.405      ;
; 0.286 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.406      ;
; 0.290 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.410      ;
; 0.290 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.410      ;
; 0.296 ; divisor_frecuencia_do:inst3|counter[7]    ; divisor_frecuencia_do:inst3|counter[7]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; divisor_frecuencia_sol:inst7|contador[2]  ; divisor_frecuencia_sol:inst7|contador[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; divisor_frecuencia_do:inst3|counter[5]    ; divisor_frecuencia_do:inst3|counter[5]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; divisor_frecuencia_do:inst3|counter[11]   ; divisor_frecuencia_do:inst3|counter[11]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; divisor_frecuencia_do:inst3|counter[3]    ; divisor_frecuencia_do:inst3|counter[3]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; divisor_frecuencia_fa:inst6|contador[5]   ; divisor_frecuencia_fa:inst6|contador[5]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; divisor_frecuencia_do:inst3|counter[15]   ; divisor_frecuencia_do:inst3|counter[15]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; divisor_frecuencia_do:inst3|counter[4]    ; divisor_frecuencia_do:inst3|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; divisor_frecuencia_la:inst|contador[13]   ; divisor_frecuencia_la:inst|contador[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.043      ; 0.427      ;
; 0.303 ; divisor_frecuencia_sol:inst7|contador[4]  ; divisor_frecuencia_sol:inst7|contador[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; divisor_frecuencia_si:inst1|counter[6]    ; divisor_frecuencia_si:inst1|counter[6]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; divisor_frecuencia_fa:inst6|contador[14]  ; divisor_frecuencia_fa:inst6|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; divisor_frecuencia_sol:inst7|contador[6]  ; divisor_frecuencia_sol:inst7|contador[6]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; divisor_frecuencia_mi:inst5|contador[4]   ; divisor_frecuencia_mi:inst5|contador[4]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; divisor_frecuencia_Do8:inst2|counter[5]   ; divisor_frecuencia_Do8:inst2|counter[5]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; divisor_frecuencia_Do8:inst2|counter[13]  ; divisor_frecuencia_Do8:inst2|counter[13]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; divisor_frecuencia_Do8:inst2|counter[2]   ; divisor_frecuencia_Do8:inst2|counter[2]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; divisor_frecuencia_Do8:inst2|counter[1]   ; divisor_frecuencia_Do8:inst2|counter[1]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; divisor_frecuencia_si:inst1|counter[13]   ; divisor_frecuencia_si:inst1|counter[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; divisor_frecuencia_fa:inst6|contador[6]   ; divisor_frecuencia_fa:inst6|contador[6]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; divisor_frecuencia_sol:inst7|contador[10] ; divisor_frecuencia_sol:inst7|contador[10] ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divisor_frecuencia_sol:inst7|contador[7]  ; divisor_frecuencia_sol:inst7|contador[7]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divisor_frecuencia_sol:inst7|contador[3]  ; divisor_frecuencia_sol:inst7|contador[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divisor_frecuencia_la:inst|contador[2]    ; divisor_frecuencia_la:inst|contador[2]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; divisor_frecuencia_re:inst4|contador[12]  ; divisor_frecuencia_re:inst4|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; divisor_frecuencia_mi:inst5|contador[6]   ; divisor_frecuencia_mi:inst5|contador[6]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; divisor_frecuencia_mi:inst5|contador[14]  ; divisor_frecuencia_mi:inst5|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; divisor_frecuencia_mi:inst5|contador[12]  ; divisor_frecuencia_mi:inst5|contador[12]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; divisor_frecuencia_mi:inst5|contador[2]   ; divisor_frecuencia_mi:inst5|contador[2]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; divisor_frecuencia_do:inst3|counter[9]    ; divisor_frecuencia_do:inst3|counter[9]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; divisor_frecuencia_Do8:inst2|counter[9]   ; divisor_frecuencia_Do8:inst2|counter[9]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divisor_frecuencia_Do8:inst2|counter[7]   ; divisor_frecuencia_Do8:inst2|counter[7]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divisor_frecuencia_Do8:inst2|counter[3]   ; divisor_frecuencia_Do8:inst2|counter[3]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; divisor_frecuencia_si:inst1|counter[11]   ; divisor_frecuencia_si:inst1|counter[11]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; divisor_frecuencia_si:inst1|counter[12]   ; divisor_frecuencia_si:inst1|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; divisor_frecuencia_fa:inst6|contador[15]  ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; divisor_frecuencia_sol:inst7|contador[9]  ; divisor_frecuencia_sol:inst7|contador[9]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; divisor_frecuencia_la:inst|contador[3]    ; divisor_frecuencia_la:inst|contador[3]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; divisor_frecuencia_re:inst4|contador[15]  ; divisor_frecuencia_re:inst4|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; divisor_frecuencia_re:inst4|contador[8]   ; divisor_frecuencia_re:inst4|contador[8]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; divisor_frecuencia_re:inst4|contador[7]   ; divisor_frecuencia_re:inst4|contador[7]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; divisor_frecuencia_mi:inst5|contador[15]  ; divisor_frecuencia_mi:inst5|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; divisor_frecuencia_mi:inst5|contador[10]  ; divisor_frecuencia_mi:inst5|contador[10]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; divisor_frecuencia_mi:inst5|contador[8]   ; divisor_frecuencia_mi:inst5|contador[8]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; divisor_frecuencia_mi:inst5|contador[7]   ; divisor_frecuencia_mi:inst5|contador[7]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; divisor_frecuencia_si:inst1|counter[9]    ; divisor_frecuencia_si:inst1|counter[9]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; divisor_frecuencia_fa:inst6|contador[13]  ; divisor_frecuencia_fa:inst6|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; divisor_frecuencia_fa:inst6|contador[11]  ; divisor_frecuencia_fa:inst6|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; divisor_frecuencia_la:inst|contador[9]    ; divisor_frecuencia_la:inst|contador[9]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; divisor_frecuencia_re:inst4|contador[13]  ; divisor_frecuencia_re:inst4|contador[13]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; divisor_frecuencia_re:inst4|contador[9]   ; divisor_frecuencia_re:inst4|contador[9]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; divisor_frecuencia_mi:inst5|contador[9]   ; divisor_frecuencia_mi:inst5|contador[9]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.322 ; divisor_frecuencia_do:inst3|counter[1]    ; divisor_frecuencia_do:inst3|counter[1]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.442      ;
; 0.330 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.450      ;
; 0.332 ; divisor_frecuencia_mi:inst5|contador[1]   ; divisor_frecuencia_mi:inst5|contador[3]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.452      ;
; 0.333 ; divisor_frecuencia_do:inst3|counter[0]    ; divisor_frecuencia_do:inst3|counter[0]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.453      ;
; 0.335 ; divisor_frecuencia_la:inst|contador[9]    ; divisor_frecuencia_la:inst|contador[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.235      ; 0.654      ;
; 0.351 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[10]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.472      ;
; 0.351 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[6]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.472      ;
; 0.351 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[5]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.472      ;
; 0.351 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[4]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.472      ;
; 0.351 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[2]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.472      ;
; 0.351 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|salida        ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.472      ;
; 0.352 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.473      ;
; 0.353 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[16]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.474      ;
; 0.353 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[3]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.474      ;
; 0.354 ; divisor_frecuencia_re:inst4|contador[1]   ; divisor_frecuencia_re:inst4|contador[11]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.475      ;
; 0.390 ; divisor_frecuencia_do:inst3|counter[6]    ; divisor_frecuencia_do:inst3|counter[2]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.236      ; 0.710      ;
; 0.394 ; divisor_frecuencia_Do8:inst2|counter[12]  ; divisor_frecuencia_Do8:inst2|counter[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.238      ; 0.716      ;
; 0.411 ; divisor_frecuencia_Do8:inst2|counter[2]   ; divisor_frecuencia_Do8:inst2|counter[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.237      ; 0.732      ;
; 0.419 ; divisor_frecuencia_si:inst1|counter[3]    ; divisor_frecuencia_si:inst1|counter[8]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.235      ; 0.738      ;
; 0.441 ; divisor_frecuencia_do:inst3|counter[16]   ; divisor_frecuencia_do:inst3|counter[8]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.561      ;
; 0.441 ; divisor_frecuencia_do:inst3|counter[16]   ; divisor_frecuencia_do:inst3|counter[12]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.561      ;
; 0.443 ; divisor_frecuencia_Do8:inst2|counter[11]  ; divisor_frecuencia_Do8:inst2|counter[14]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.238      ; 0.765      ;
; 0.447 ; divisor_frecuencia_do:inst3|counter[3]    ; divisor_frecuencia_do:inst3|counter[4]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; divisor_frecuencia_la:inst|contador[12]   ; divisor_frecuencia_la:inst|contador[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.043      ; 0.574      ;
; 0.448 ; divisor_frecuencia_sol:inst7|contador[15] ; divisor_frecuencia_sol:inst7|contador[15] ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.044      ; 0.576      ;
; 0.452 ; divisor_frecuencia_do:inst3|counter[13]   ; divisor_frecuencia_do:inst3|counter[13]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; divisor_frecuencia_do:inst3|counter[14]   ; divisor_frecuencia_do:inst3|counter[14]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; divisor_frecuencia_Do8:inst2|counter[1]   ; divisor_frecuencia_Do8:inst2|counter[2]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; divisor_frecuencia_sol:inst7|contador[6]  ; divisor_frecuencia_sol:inst7|contador[7]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; divisor_frecuencia_fa:inst6|contador[14]  ; divisor_frecuencia_fa:inst6|contador[15]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; divisor_frecuencia_do:inst3|counter[16]   ; divisor_frecuencia_do:inst3|counter[16]   ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; divisor_frecuencia_do:inst3|counter[6]    ; divisor_frecuencia_do:inst3|counter[6]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; divisor_frecuencia_la:inst|contador[2]    ; divisor_frecuencia_la:inst|contador[3]    ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.036      ; 0.574      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.235   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK_50MHz       ; -3.235   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -286.795 ; 0.0   ; 0.0      ; 0.0     ; -196.31             ;
;  CLK_50MHz       ; -286.795 ; 0.000 ; N/A      ; N/A     ; -196.310            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; BUZZER        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FA                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DO                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MI                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RE                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BUZZER        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BUZZER        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; BUZZER        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_50MHz  ; CLK_50MHz ; 2380     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_50MHz  ; CLK_50MHz ; 2380     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+--------------------------------------------+
; Clock Status Summary                       ;
+-----------+-----------+------+-------------+
; Target    ; Clock     ; Type ; Status      ;
+-----------+-----------+------+-------------+
; CLK_50MHz ; CLK_50MHz ; Base ; Constrained ;
+-----------+-----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; DO         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FA         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MI         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RE         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; BUZZER      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; DO         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; FA         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MI         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RE         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; BUZZER      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue May 27 13:29:56 2025
Info: Command: quartus_sta Fernando_piano2 -c Fernando_piano2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Fernando_piano2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_50MHz CLK_50MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.235
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.235            -286.795 CLK_50MHz 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 CLK_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -196.310 CLK_50MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.896
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.896            -254.763 CLK_50MHz 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 CLK_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -196.310 CLK_50MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.801
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.801             -53.098 CLK_50MHz 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -142.382 CLK_50MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4753 megabytes
    Info: Processing ended: Tue May 27 13:29:59 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


