重庆大学电气工程学院，大二下册课程数电课程设计小项目，可联网时间同步的FPGA万年历。

完成时间：2021年6月

具体分工：最核心的计时模块总框架，即日、月、年计时模块、特殊月份处理模块(能够实现判断大小月，闰年二月的信息)的基础功能由杨涛搭建，陈亦在该基础上进行修改，增加了调整时间的功能。其他模块中，时间同步模块由杨涛完成，消抖、分频、显示、备注模块由陈亦完成。

实现功能：
1. 日历功能，实现年月日现实，并且可以对时间进行实时调整。（默认刷新频率1Hz）
2. 备注功能，设定时间，当日历经过该日时，FPGA板上的LED灯亮起提醒。
3. 同步功能，通过树莓派联网，串口传输，进行时钟同步。
4. 内部时钟，一个24小时的内部时钟，可以通过按键显示。
5. 观察调整，为方便调试设置，可以实现1Hz和1/24Hz频率刷新。