Fitter report for Neander
Tue Apr 18 15:54:15 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Non-Global High Fan-Out Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 18 15:54:15 2023      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; Neander                                    ;
; Top-level Entity Name              ; NeanderMain                                ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 486 / 15,408 ( 3 % )                       ;
;     Total combinational functions  ; 365 / 15,408 ( 2 % )                       ;
;     Dedicated logic registers      ; 308 / 15,408 ( 2 % )                       ;
; Total registers                    ; 308                                        ;
; Total pins                         ; 113 / 347 ( 33 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; testeINC      ; Missing drive strength and slew rate ;
; opC           ; Missing drive strength and slew rate ;
; opB           ; Missing drive strength and slew rate ;
; opA           ; Missing drive strength and slew rate ;
; yAAA          ; Missing drive strength and slew rate ;
; orAAA         ; Missing drive strength and slew rate ;
; notAAA        ; Missing drive strength and slew rate ;
; andAAA        ; Missing drive strength and slew rate ;
; addAAA        ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; outroRDM[7]   ; Missing drive strength and slew rate ;
; outroRDM[6]   ; Missing drive strength and slew rate ;
; outroRDM[5]   ; Missing drive strength and slew rate ;
; outroRDM[4]   ; Missing drive strength and slew rate ;
; outroRDM[3]   ; Missing drive strength and slew rate ;
; outroRDM[2]   ; Missing drive strength and slew rate ;
; outroRDM[1]   ; Missing drive strength and slew rate ;
; outroRDM[0]   ; Missing drive strength and slew rate ;
; RIOUTTESTE[7] ; Missing drive strength and slew rate ;
; RIOUTTESTE[6] ; Missing drive strength and slew rate ;
; RIOUTTESTE[5] ; Missing drive strength and slew rate ;
; RIOUTTESTE[4] ; Missing drive strength and slew rate ;
; RIOUTTESTE[3] ; Missing drive strength and slew rate ;
; RIOUTTESTE[2] ; Missing drive strength and slew rate ;
; RIOUTTESTE[1] ; Missing drive strength and slew rate ;
; RIOUTTESTE[0] ; Missing drive strength and slew rate ;
; TESTEAC[7]    ; Missing drive strength and slew rate ;
; TESTEAC[6]    ; Missing drive strength and slew rate ;
; TESTEAC[5]    ; Missing drive strength and slew rate ;
; TESTEAC[4]    ; Missing drive strength and slew rate ;
; TESTEAC[3]    ; Missing drive strength and slew rate ;
; TESTEAC[2]    ; Missing drive strength and slew rate ;
; TESTEAC[1]    ; Missing drive strength and slew rate ;
; TESTEAC[0]    ; Missing drive strength and slew rate ;
; testemem[7]   ; Missing drive strength and slew rate ;
; testemem[6]   ; Missing drive strength and slew rate ;
; testemem[5]   ; Missing drive strength and slew rate ;
; testemem[4]   ; Missing drive strength and slew rate ;
; testemem[3]   ; Missing drive strength and slew rate ;
; testemem[2]   ; Missing drive strength and slew rate ;
; testemem[1]   ; Missing drive strength and slew rate ;
; testemem[0]   ; Missing drive strength and slew rate ;
; testePC[7]    ; Missing drive strength and slew rate ;
; testePC[6]    ; Missing drive strength and slew rate ;
; testePC[5]    ; Missing drive strength and slew rate ;
; testePC[4]    ; Missing drive strength and slew rate ;
; testePC[3]    ; Missing drive strength and slew rate ;
; testePC[2]    ; Missing drive strength and slew rate ;
; testePC[1]    ; Missing drive strength and slew rate ;
; testePC[0]    ; Missing drive strength and slew rate ;
; testeRDM[7]   ; Missing drive strength and slew rate ;
; testeRDM[6]   ; Missing drive strength and slew rate ;
; testeRDM[5]   ; Missing drive strength and slew rate ;
; testeRDM[4]   ; Missing drive strength and slew rate ;
; testeRDM[3]   ; Missing drive strength and slew rate ;
; testeRDM[2]   ; Missing drive strength and slew rate ;
; testeRDM[1]   ; Missing drive strength and slew rate ;
; testeRDM[0]   ; Missing drive strength and slew rate ;
; testereg[7]   ; Missing drive strength and slew rate ;
; testereg[6]   ; Missing drive strength and slew rate ;
; testereg[5]   ; Missing drive strength and slew rate ;
; testereg[4]   ; Missing drive strength and slew rate ;
; testereg[3]   ; Missing drive strength and slew rate ;
; testereg[2]   ; Missing drive strength and slew rate ;
; testereg[1]   ; Missing drive strength and slew rate ;
; testereg[0]   ; Missing drive strength and slew rate ;
; testesel[7]   ; Missing drive strength and slew rate ;
; testesel[6]   ; Missing drive strength and slew rate ;
; testesel[5]   ; Missing drive strength and slew rate ;
; testesel[4]   ; Missing drive strength and slew rate ;
; testesel[3]   ; Missing drive strength and slew rate ;
; testesel[2]   ; Missing drive strength and slew rate ;
; testesel[1]   ; Missing drive strength and slew rate ;
; testesel[0]   ; Missing drive strength and slew rate ;
; ULASAIDA[7]   ; Missing drive strength and slew rate ;
; ULASAIDA[6]   ; Missing drive strength and slew rate ;
; ULASAIDA[5]   ; Missing drive strength and slew rate ;
; ULASAIDA[4]   ; Missing drive strength and slew rate ;
; ULASAIDA[3]   ; Missing drive strength and slew rate ;
; ULASAIDA[2]   ; Missing drive strength and slew rate ;
; ULASAIDA[1]   ; Missing drive strength and slew rate ;
; ULASAIDA[0]   ; Missing drive strength and slew rate ;
; Xba[7]        ; Missing drive strength and slew rate ;
; Xba[6]        ; Missing drive strength and slew rate ;
; Xba[5]        ; Missing drive strength and slew rate ;
; Xba[4]        ; Missing drive strength and slew rate ;
; Xba[3]        ; Missing drive strength and slew rate ;
; Xba[2]        ; Missing drive strength and slew rate ;
; Xba[1]        ; Missing drive strength and slew rate ;
; Xba[0]        ; Missing drive strength and slew rate ;
; Yba[7]        ; Missing drive strength and slew rate ;
; Yba[6]        ; Missing drive strength and slew rate ;
; Yba[5]        ; Missing drive strength and slew rate ;
; Yba[4]        ; Missing drive strength and slew rate ;
; Yba[3]        ; Missing drive strength and slew rate ;
; Yba[2]        ; Missing drive strength and slew rate ;
; Yba[1]        ; Missing drive strength and slew rate ;
; Yba[0]        ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 910 ) ; 0.00 % ( 0 / 910 )         ; 0.00 % ( 0 / 910 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 910 ) ; 0.00 % ( 0 / 910 )         ; 0.00 % ( 0 / 910 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 900 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/aluno/Desktop/Neander1/Neander/output_files/Neander.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 486 / 15,408 ( 3 % ) ;
;     -- Combinational with no register       ; 178                  ;
;     -- Register only                        ; 121                  ;
;     -- Combinational with a register        ; 187                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 277                  ;
;     -- 3 input functions                    ; 49                   ;
;     -- <=2 input functions                  ; 39                   ;
;     -- Register only                        ; 121                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 358                  ;
;     -- arithmetic mode                      ; 7                    ;
;                                             ;                      ;
; Total registers*                            ; 308 / 17,068 ( 2 % ) ;
;     -- Dedicated logic registers            ; 308 / 15,408 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )    ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 45 / 963 ( 5 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 113 / 347 ( 33 % )   ;
;     -- Clock pins                           ; 0 / 8 ( 0 % )        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 0                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 0 / 20 ( 0 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 15% / 14% / 16%      ;
; Maximum fan-out                             ; 308                  ;
; Highest non-global fan-out                  ; 308                  ;
; Total fan-out                               ; 2813                 ;
; Average fan-out                             ; 2.76                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 486 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 178                 ; 0                              ;
;     -- Register only                        ; 121                 ; 0                              ;
;     -- Combinational with a register        ; 187                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 277                 ; 0                              ;
;     -- 3 input functions                    ; 49                  ; 0                              ;
;     -- <=2 input functions                  ; 39                  ; 0                              ;
;     -- Register only                        ; 121                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 358                 ; 0                              ;
;     -- arithmetic mode                      ; 7                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 308                 ; 0                              ;
;     -- Dedicated logic registers            ; 308 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 45 / 963 ( 5 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 113                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2808                ; 5                              ;
;     -- Registered Connections               ; 1140                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 111                 ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK  ; G3    ; 1        ; 0            ; 23           ; 14           ; 308                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; mem  ; H2    ; 1        ; 0            ; 21           ; 7            ; 256                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX2[0]       ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RIOUTTESTE[0] ; A6    ; 8        ; 11           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RIOUTTESTE[1] ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RIOUTTESTE[2] ; M5    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RIOUTTESTE[3] ; U1    ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RIOUTTESTE[4] ; G10   ; 8        ; 9            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RIOUTTESTE[5] ; C6    ; 8        ; 5            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RIOUTTESTE[6] ; B4    ; 8        ; 5            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RIOUTTESTE[7] ; M3    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; TESTEAC[0]    ; J6    ; 1        ; 0            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; TESTEAC[1]    ; P2    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; TESTEAC[2]    ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; TESTEAC[3]    ; A10   ; 8        ; 16           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; TESTEAC[4]    ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; TESTEAC[5]    ; D10   ; 8        ; 16           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; TESTEAC[6]    ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; TESTEAC[7]    ; E4    ; 1        ; 0            ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ULASAIDA[0]   ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ULASAIDA[1]   ; E9    ; 8        ; 11           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ULASAIDA[2]   ; N1    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ULASAIDA[3]   ; V4    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ULASAIDA[4]   ; G7    ; 8        ; 1            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ULASAIDA[5]   ; F7    ; 8        ; 1            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ULASAIDA[6]   ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ULASAIDA[7]   ; E7    ; 8        ; 3            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Xba[0]        ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Xba[1]        ; P1    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Xba[2]        ; K8    ; 1        ; 0            ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Xba[3]        ; H11   ; 8        ; 19           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Xba[4]        ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Xba[5]        ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Xba[6]        ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Xba[7]        ; H5    ; 1        ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yba[0]        ; N5    ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yba[1]        ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yba[2]        ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yba[3]        ; C10   ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yba[4]        ; F8    ; 8        ; 5            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yba[5]        ; B10   ; 8        ; 16           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yba[6]        ; P3    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Yba[7]        ; A9    ; 8        ; 16           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; addAAA        ; H9    ; 8        ; 7            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; andAAA        ; L6    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; notAAA        ; C3    ; 8        ; 3            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opA           ; M4    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opB           ; B3    ; 8        ; 3            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; opC           ; P4    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; orAAA         ; G11   ; 8        ; 14           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outroRDM[0]   ; G9    ; 8        ; 9            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outroRDM[1]   ; K7    ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outroRDM[2]   ; L8    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outroRDM[3]   ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outroRDM[4]   ; G5    ; 1        ; 0            ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outroRDM[5]   ; A5    ; 8        ; 7            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outroRDM[6]   ; J7    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outroRDM[7]   ; E3    ; 1        ; 0            ; 26           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testeINC      ; E5    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testePC[0]    ; M2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testePC[1]    ; E10   ; 8        ; 16           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testePC[2]    ; J4    ; 1        ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testePC[3]    ; A7    ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testePC[4]    ; D6    ; 8        ; 3            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testePC[5]    ; G8    ; 8        ; 5            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testePC[6]    ; E13   ; 7        ; 23           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testePC[7]    ; N8    ; 2        ; 0            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testeRDM[0]   ; U2    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testeRDM[1]   ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testeRDM[2]   ; E6    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testeRDM[3]   ; B9    ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testeRDM[4]   ; C4    ; 8        ; 1            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testeRDM[5]   ; A8    ; 8        ; 14           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testeRDM[6]   ; V2    ; 2        ; 0            ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testeRDM[7]   ; B7    ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testemem[0]   ; L7    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testemem[1]   ; N2    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testemem[2]   ; P6    ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testemem[3]   ; C8    ; 8        ; 9            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testemem[4]   ; M6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testemem[5]   ; B8    ; 8        ; 14           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testemem[6]   ; E12   ; 7        ; 21           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testemem[7]   ; C7    ; 8        ; 9            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testereg[0]   ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testereg[1]   ; G4    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testereg[2]   ; F1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testereg[3]   ; F9    ; 8        ; 7            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testereg[4]   ; H6    ; 1        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testereg[5]   ; M1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testereg[6]   ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testereg[7]   ; B6    ; 8        ; 11           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testesel[0]   ; H10   ; 8        ; 9            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testesel[1]   ; H7    ; 1        ; 0            ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testesel[2]   ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testesel[3]   ; A3    ; 8        ; 3            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testesel[4]   ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testesel[5]   ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testesel[6]   ; A4    ; 8        ; 5            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; testesel[7]   ; F10   ; 8        ; 7            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; yAAA          ; R1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                       ; Use as regular IO        ; TESTEAC[7]              ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO        ; HEX3[0]                 ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; HEX2[4]                 ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; HEX2[5]                 ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; Xba[4]                  ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; Xba[5]                  ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; TESTEAC[6]              ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; ULASAIDA[6]             ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; TESTEAC[4]              ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; Yba[5]                  ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; Yba[7]                  ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; testeRDM[3]             ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; testeRDM[5]             ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; testemem[5]             ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; testePC[3]              ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; testeRDM[7]             ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; RIOUTTESTE[0]           ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO        ; testereg[7]             ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; testemem[3]             ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; testemem[7]             ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; outroRDM[5]             ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; testesel[7]             ; Dual Purpose Pin          ;
; C6       ; DATA7                                    ; Use as regular IO        ; RIOUTTESTE[5]           ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; RIOUTTESTE[6]           ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; Yba[4]                  ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; testesel[3]             ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; opB                     ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; testeRDM[4]             ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 31 / 33 ( 94 % ) ; 2.5V          ; --           ;
; 2        ; 23 / 48 ( 48 % ) ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 22 / 47 ( 47 % ) ; 2.5V          ; --           ;
; 8        ; 41 / 43 ( 95 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; testesel[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 350        ; 8        ; testesel[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 345        ; 8        ; outroRDM[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 336        ; 8        ; RIOUTTESTE[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 334        ; 8        ; testePC[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 332        ; 8        ; testeRDM[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 328        ; 8        ; Yba[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; TESTEAC[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; ULASAIDA[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; TESTEAC[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; HEX3[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; ULASAIDA[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ; 1          ; 1        ; Yba[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B3       ; 355        ; 8        ; opB                                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 351        ; 8        ; RIOUTTESTE[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 346        ; 8        ; RIOUTTESTE[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 337        ; 8        ; testereg[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 335        ; 8        ; testeRDM[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 333        ; 8        ; testemem[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 329        ; 8        ; testeRDM[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 327        ; 8        ; Yba[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; TESTEAC[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; HEX3[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; testereg[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 6          ; 1        ; testesel[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 358        ; 8        ; notAAA                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 359        ; 8        ; testeRDM[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RIOUTTESTE[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 340        ; 8        ; testemem[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 339        ; 8        ; testemem[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; Yba[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; HEX3[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; testereg[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; testePC[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; TESTEAC[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; Xba[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; HEX3[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; Xba[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; outroRDM[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 4          ; 1        ; TESTEAC[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 363        ; 8        ; testeINC                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E6       ; 362        ; 8        ; testeRDM[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 357        ; 8        ; ULASAIDA[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; ULASAIDA[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 325        ; 8        ; testePC[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; testemem[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; testePC[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; testereg[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 15         ; 1        ; outroRDM[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; ULASAIDA[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 352        ; 8        ; Yba[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 347        ; 8        ; testereg[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 348        ; 8        ; testesel[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; Xba[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 306        ; 7        ; Xba[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 279        ; 7        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; testereg[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 3          ; 1        ; outroRDM[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; ULASAIDA[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 353        ; 8        ; testePC[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 342        ; 8        ; outroRDM[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 341        ; 8        ; RIOUTTESTE[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 331        ; 8        ; orAAA                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; HEX3[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; testesel[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 1        ; mem                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; Xba[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 11         ; 1        ; testereg[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 10         ; 1        ; testesel[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; addAAA                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 343        ; 8        ; testesel[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 323        ; 8        ; Xba[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; Yba[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 28         ; 1        ; testeRDM[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 27         ; 1        ; TESTEAC[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 24         ; 1        ; testePC[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; TESTEAC[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 22         ; 1        ; outroRDM[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; outroRDM[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 21         ; 1        ; Xba[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; andAAA                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 50         ; 2        ; testemem[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 20         ; 1        ; outroRDM[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; testereg[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 44         ; 2        ; testePC[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 47         ; 2        ; RIOUTTESTE[7]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 46         ; 2        ; opA                                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 51         ; 2        ; RIOUTTESTE[2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 43         ; 2        ; testemem[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; ULASAIDA[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 48         ; 2        ; testemem[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; Yba[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; testePC[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; Xba[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 52         ; 2        ; TESTEAC[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 58         ; 2        ; Yba[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 2        ; opC                                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; testemem[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; yAAA                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 54         ; 2        ; testesel[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RIOUTTESTE[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 59         ; 2        ; testeRDM[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; testeRDM[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; ULASAIDA[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                               ;
+-----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------+--------------+
; Compilation Hierarchy Node  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                    ; Library Name ;
+-----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------+--------------+
; |NeanderMain                ; 486 (0)     ; 308 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 113  ; 0            ; 178 (0)      ; 121 (0)           ; 187 (0)          ; |NeanderMain                                           ; work         ;
;    |2x8mux:inst8|           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |NeanderMain|2x8mux:inst8                              ; work         ;
;    |Mem_Neander:inst5|      ; 357 (357)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 113 (113)         ; 152 (152)        ; |NeanderMain|Mem_Neander:inst5                         ; work         ;
;    |decod:inst1|            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |NeanderMain|decod:inst1                               ; work         ;
;    |decodULA:inst6|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |NeanderMain|decodULA:inst6                            ; work         ;
;    |decoddisplay:inst2|     ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst2                        ; work         ;
;       |ledA:inst|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst2|ledA:inst              ; work         ;
;       |ledB:inst2|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst2|ledB:inst2             ; work         ;
;       |ledC:inst3|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst2|ledC:inst3             ; work         ;
;       |ledD:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst2|ledD:inst4             ; work         ;
;       |ledE:inst5|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst2|ledE:inst5             ; work         ;
;       |ledF:inst6|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst2|ledF:inst6             ; work         ;
;       |ledG:inst7|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst2|ledG:inst7             ; work         ;
;    |decoddisplay:inst3|     ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 1 (0)            ; |NeanderMain|decoddisplay:inst3                        ; work         ;
;       |ledA:inst|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst3|ledA:inst              ; work         ;
;       |ledB:inst2|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst3|ledB:inst2             ; work         ;
;       |ledC:inst3|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst3|ledC:inst3             ; work         ;
;       |ledD:inst4|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst3|ledD:inst4             ; work         ;
;       |ledE:inst5|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst3|ledE:inst5             ; work         ;
;       |ledF:inst6|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|decoddisplay:inst3|ledF:inst6             ; work         ;
;       |ledG:inst7|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NeanderMain|decoddisplay:inst3|ledG:inst7             ; work         ;
;    |pc:inst|                ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |NeanderMain|pc:inst                                   ; work         ;
;    |reg1bit:N|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NeanderMain|reg1bit:N                                 ; work         ;
;    |reg1bit:Z|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NeanderMain|reg1bit:Z                                 ; work         ;
;    |registrador:AC|         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |NeanderMain|registrador:AC                            ; work         ;
;    |registrador:RDM2|       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |NeanderMain|registrador:RDM2                          ; work         ;
;    |registrador:RDM|        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |NeanderMain|registrador:RDM                           ; work         ;
;    |registrador:REM|        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |NeanderMain|registrador:REM                           ; work         ;
;    |registrador:RI|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |NeanderMain|registrador:RI                            ; work         ;
;    |uctop:UC|               ; 30 (24)     ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (21)      ; 0 (0)             ; 7 (3)            ; |NeanderMain|uctop:UC                                  ; work         ;
;       |decod3x8:inst36|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |NeanderMain|uctop:UC|decod3x8:inst36                  ; work         ;
;       |pc:inst|             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |NeanderMain|uctop:UC|pc:inst                          ; work         ;
;    |ula16:inst4|            ; 41 (2)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 11 (1)           ; |NeanderMain|ula16:inst4                               ; work         ;
;       |ula_top:inst10|      ; 16 (8)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (6)       ; 0 (0)             ; 3 (2)            ; |NeanderMain|ula16:inst4|ula_top:inst10                ; work         ;
;          |soma:inst22|      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |NeanderMain|ula16:inst4|ula_top:inst10|soma:inst22    ; work         ;
;       |ula_top:inst11|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |NeanderMain|ula16:inst4|ula_top:inst11                ; work         ;
;       |ula_top:inst12|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |NeanderMain|ula16:inst4|ula_top:inst12                ; work         ;
;       |ula_top:inst13|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |NeanderMain|ula16:inst4|ula_top:inst13                ; work         ;
;       |ula_top:inst14|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |NeanderMain|ula16:inst4|ula_top:inst14                ; work         ;
;       |ula_top:inst15|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |NeanderMain|ula16:inst4|ula_top:inst15                ; work         ;
;       |ula_top:inst16|      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |NeanderMain|ula16:inst4|ula_top:inst16                ; work         ;
;       |ula_top:inst|        ; 4 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|ula16:inst4|ula_top:inst                  ; work         ;
;          |carry_top:instyy| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NeanderMain|ula16:inst4|ula_top:inst|carry_top:instyy ; work         ;
+-----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; testeINC      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; opC           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; opB           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; opA           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; yAAA          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; orAAA         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; notAAA        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; andAAA        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; addAAA        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outroRDM[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outroRDM[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outroRDM[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outroRDM[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outroRDM[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outroRDM[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outroRDM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outroRDM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RIOUTTESTE[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RIOUTTESTE[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RIOUTTESTE[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RIOUTTESTE[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RIOUTTESTE[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RIOUTTESTE[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RIOUTTESTE[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RIOUTTESTE[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TESTEAC[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TESTEAC[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TESTEAC[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TESTEAC[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TESTEAC[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TESTEAC[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TESTEAC[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TESTEAC[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testemem[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testemem[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testemem[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testemem[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testemem[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testemem[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testemem[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testemem[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testePC[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testePC[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testePC[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testePC[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testePC[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testePC[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testePC[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testePC[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testeRDM[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testeRDM[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testeRDM[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testeRDM[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testeRDM[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testeRDM[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testeRDM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testeRDM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testereg[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testereg[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testereg[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testereg[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testereg[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testereg[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testereg[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testereg[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testesel[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testesel[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testesel[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testesel[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testesel[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testesel[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testesel[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; testesel[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ULASAIDA[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ULASAIDA[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ULASAIDA[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ULASAIDA[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ULASAIDA[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ULASAIDA[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ULASAIDA[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ULASAIDA[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Xba[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Xba[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Xba[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Xba[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Xba[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Xba[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Xba[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Xba[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yba[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yba[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yba[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yba[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yba[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yba[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yba[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Yba[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK           ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; mem           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; CLK                                     ;                   ;         ;
;      - uctop:UC|pc:inst|inst            ; 1                 ; 0       ;
;      - uctop:UC|pc:inst|inst2           ; 1                 ; 0       ;
;      - uctop:UC|pc:inst|inst1           ; 1                 ; 0       ;
;      - registrador:RI|inst5             ; 0                 ; 0       ;
;      - registrador:RI|inst2             ; 1                 ; 0       ;
;      - registrador:RI|inst1             ; 0                 ; 0       ;
;      - registrador:RI|inst              ; 0                 ; 0       ;
;      - registrador:RI|inst4             ; 1                 ; 0       ;
;      - registrador:RI|inst7             ; 1                 ; 0       ;
;      - registrador:RI|inst3             ; 1                 ; 0       ;
;      - registrador:RI|inst6             ; 1                 ; 0       ;
;      - registrador:RDM2|inst5           ; 1                 ; 0       ;
;      - registrador:RDM2|inst2           ; 0                 ; 0       ;
;      - registrador:RDM2|inst1           ; 0                 ; 0       ;
;      - registrador:RDM2|inst            ; 1                 ; 0       ;
;      - registrador:RDM2|inst4           ; 0                 ; 0       ;
;      - registrador:RDM2|inst7           ; 0                 ; 0       ;
;      - registrador:RDM2|inst3           ; 0                 ; 0       ;
;      - registrador:RDM2|inst6           ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[31][0] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[31][1] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[31][2] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[31][3] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[31][4] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[31][5] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[31][6] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[31][7] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[30][0] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[30][1] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[30][2] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[30][3] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[30][4] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[30][5] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[30][6] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[30][7] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[29][0] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[29][1] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[29][2] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[29][3] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[29][4] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[29][5] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[29][6] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[29][7] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[28][0] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[28][1] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[28][2] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[28][3] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[28][4] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[28][5] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[28][6] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[28][7] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[27][0] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[27][1] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[27][2] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[27][3] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[27][4] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[27][5] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[27][6] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[27][7] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[26][0] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[26][1] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[26][2] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[26][3] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[26][4] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[26][5] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[26][6] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[26][7] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[25][0] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[25][1] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[25][2] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[25][3] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[25][4] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[25][5] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[25][6] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[25][7] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[24][0] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[24][1] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[24][2] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[24][3] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[24][4] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[24][5] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[24][6] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[24][7] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[23][0] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[23][1] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[23][2] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[23][3] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[23][4] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[23][5] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[23][6] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[23][7] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[22][0] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[22][1] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[22][2] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[22][3] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[22][4] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[22][5] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[22][6] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[22][7] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[21][0] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[21][1] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[21][2] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[21][3] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[21][4] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[21][5] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[21][6] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[21][7] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[20][0] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[20][1] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[20][2] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[20][3] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[20][4] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[20][5] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[20][6] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[20][7] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[19][0] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[19][1] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[19][2] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[19][3] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[19][4] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[19][5] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[19][6] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[19][7] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[18][0] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[18][1] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[18][2] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[18][3] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[18][4] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[18][5] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[18][6] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[18][7] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[17][0] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[17][1] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[17][2] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[17][3] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[17][4] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[17][5] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[17][6] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[17][7] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[16][0] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[16][1] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[16][2] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[16][3] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[16][4] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[16][5] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[16][6] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[16][7] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[15][0] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[15][1] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[15][2] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[15][3] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[15][4] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[15][5] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[15][6] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[15][7] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[14][0] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[14][1] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[14][2] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[14][3] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[14][4] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[14][5] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[14][6] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[14][7] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[13][0] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[13][1] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[13][2] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[13][3] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[13][4] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[13][5] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[13][6] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[13][7] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[12][0] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[12][1] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[12][2] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[12][3] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[12][4] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[12][5] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[12][6] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[12][7] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[11][0] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[11][1] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[11][2] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[11][3] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[11][4] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[11][5] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[11][6] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[11][7] ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[10][0] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[10][1] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[10][2] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[10][3] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[10][4] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[10][5] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[10][6] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[10][7] ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[9][0]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[9][1]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[9][2]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[9][3]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[9][4]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[9][5]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[9][6]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[9][7]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[8][0]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[8][1]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[8][2]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[8][3]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[8][4]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[8][5]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[8][6]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[8][7]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[7][0]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[7][1]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[7][2]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[7][3]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[7][4]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[7][5]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[7][6]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[7][7]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[6][0]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[6][1]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[6][2]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[6][3]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[6][4]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[6][5]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[6][6]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[6][7]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[5][0]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[5][1]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[5][2]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[5][3]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[5][4]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[5][5]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[5][6]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[5][7]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[4][0]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[4][1]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[4][2]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[4][3]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[4][4]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[4][5]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[4][6]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[4][7]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[3][0]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[3][1]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[3][2]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[3][3]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[3][4]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[3][5]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[3][6]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[3][7]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[2][0]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[2][1]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[2][2]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[2][3]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[2][4]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[2][5]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[2][6]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[2][7]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[1][0]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[1][1]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[1][2]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[1][3]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[1][4]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[1][5]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[1][6]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[1][7]  ; 0                 ; 0       ;
;      - Mem_Neander:inst5|memdata[0][0]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[0][1]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[0][2]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[0][3]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[0][4]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[0][5]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[0][6]  ; 1                 ; 0       ;
;      - Mem_Neander:inst5|memdata[0][7]  ; 1                 ; 0       ;
;      - registrador:REM|inst5            ; 0                 ; 0       ;
;      - registrador:REM|inst2            ; 0                 ; 0       ;
;      - registrador:REM|inst1            ; 0                 ; 0       ;
;      - registrador:REM|inst             ; 0                 ; 0       ;
;      - registrador:REM|inst4            ; 0                 ; 0       ;
;      - registrador:REM|inst7            ; 0                 ; 0       ;
;      - registrador:REM|inst3            ; 0                 ; 0       ;
;      - registrador:REM|inst6            ; 0                 ; 0       ;
;      - pc:inst|inst7                    ; 1                 ; 0       ;
;      - pc:inst|inst                     ; 0                 ; 0       ;
;      - pc:inst|inst5                    ; 0                 ; 0       ;
;      - pc:inst|inst6                    ; 1                 ; 0       ;
;      - pc:inst|inst3                    ; 1                 ; 0       ;
;      - pc:inst|inst4                    ; 1                 ; 0       ;
;      - pc:inst|inst2                    ; 1                 ; 0       ;
;      - pc:inst|inst1                    ; 1                 ; 0       ;
;      - registrador:RDM|inst5            ; 1                 ; 0       ;
;      - registrador:RDM|inst2            ; 0                 ; 0       ;
;      - registrador:RDM|inst1            ; 1                 ; 0       ;
;      - registrador:RDM|inst             ; 0                 ; 0       ;
;      - registrador:RDM|inst4            ; 1                 ; 0       ;
;      - registrador:RDM|inst7            ; 0                 ; 0       ;
;      - registrador:RDM|inst3            ; 1                 ; 0       ;
;      - registrador:RDM|inst6            ; 1                 ; 0       ;
;      - registrador:AC|inst5             ; 1                 ; 0       ;
;      - registrador:AC|inst2             ; 0                 ; 0       ;
;      - registrador:AC|inst1             ; 1                 ; 0       ;
;      - registrador:AC|inst              ; 1                 ; 0       ;
;      - registrador:AC|inst4             ; 1                 ; 0       ;
;      - registrador:AC|inst3             ; 1                 ; 0       ;
;      - registrador:AC|inst6             ; 1                 ; 0       ;
;      - reg1bit:N|inst7                  ; 1                 ; 0       ;
;      - reg1bit:Z|inst7                  ; 1                 ; 0       ;
; mem                                     ;                   ;         ;
;      - Mem_Neander:inst5|memdata[31][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[31][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[31][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[31][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[31][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[30][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[30][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[30][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[30][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[30][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[30][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[29][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[29][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[29][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[29][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[29][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[28][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[28][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[28][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[28][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[28][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[28][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[28][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[28][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[27][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[27][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[27][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[27][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[27][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[27][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[27][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[27][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[26][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[26][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[26][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[26][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[26][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[26][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[26][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[26][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[25][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[25][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[25][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[25][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[25][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[25][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[25][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[25][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[24][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[24][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[24][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[24][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[24][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[24][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[24][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[24][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[23][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[23][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[23][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[23][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[23][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[23][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[23][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[23][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[22][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[22][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[22][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[22][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[22][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[22][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[22][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[22][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[21][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[21][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[21][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[21][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[21][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[21][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[21][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[21][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[20][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[20][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[20][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[20][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[20][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[20][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[20][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[20][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[19][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[19][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[19][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[19][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[19][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[19][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[19][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[19][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[18][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[18][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[18][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[18][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[18][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[18][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[18][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[18][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[17][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[17][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[17][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[17][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[17][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[17][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[17][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[17][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[16][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[16][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[16][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[16][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[16][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[16][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[16][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[16][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[15][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[15][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[15][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[15][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[15][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[15][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[15][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[15][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[14][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[14][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[14][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[14][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[14][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[14][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[14][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[14][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[13][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[13][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[13][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[13][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[13][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[13][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[13][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[13][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[12][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[12][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[12][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[12][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[12][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[12][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[12][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[12][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[11][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[11][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[11][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[11][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[11][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[11][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[11][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[11][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[10][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[10][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[10][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[10][3] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[10][4] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[10][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[10][6] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[10][7] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[9][0]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[9][1]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[9][2]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[9][3]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[9][4]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[9][5]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[9][6]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[9][7]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[8][0]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[8][1]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[8][2]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[8][3]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[8][4]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[8][5]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[8][6]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[8][7]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[7][0]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[7][1]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[7][3]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[7][4]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[7][5]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[7][6]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[7][7]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[6][0]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[6][1]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[6][2]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[6][3]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[6][4]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[6][5]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[6][6]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[5][0]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[5][5]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[5][6]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[5][7]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[4][0]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[4][1]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[4][2]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[4][3]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[4][6]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[4][7]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[3][0]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[3][5]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[3][6]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[3][7]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[2][0]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[2][1]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[2][2]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[2][3]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[2][5]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[2][6]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[2][7]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[1][5]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[1][6]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[1][7]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[0][0]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[0][1]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[0][2]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[0][3]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[0][4]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[0][6]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[0][7]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[6][7]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[29][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[31][5] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[4][5]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[0][5]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[5][4]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[4][4]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[1][4]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[3][4]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[2][4]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[5][3]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[3][3]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[1][3]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[5][2]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[29][2] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[1][2]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[3][2]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[7][2]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[30][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[31][1] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[5][1]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[3][1]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[1][1]  ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[30][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[29][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[31][0] ; 1                 ; 6       ;
;      - Mem_Neander:inst5|memdata[1][0]  ; 1                 ; 6       ;
+-----------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                 ;
+-------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                                 ; PIN_G3            ; 308     ; Clock        ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[0][7]~0   ; LCCOMB_X2_Y24_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[10][7]~32 ; LCCOMB_X1_Y26_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[11][7]~34 ; LCCOMB_X4_Y26_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[12][7]~25 ; LCCOMB_X7_Y23_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[13][7]~29 ; LCCOMB_X2_Y23_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[14][7]~39 ; LCCOMB_X8_Y23_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[15][7]~41 ; LCCOMB_X3_Y25_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[16][7]~18 ; LCCOMB_X2_Y25_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[17][7]~7  ; LCCOMB_X7_Y25_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[18][7]~17 ; LCCOMB_X1_Y24_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[19][7]~3  ; LCCOMB_X7_Y27_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[1][7]~35  ; LCCOMB_X7_Y26_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[20][7]~16 ; LCCOMB_X1_Y25_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[21][7]~6  ; LCCOMB_X8_Y25_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[22][7]~19 ; LCCOMB_X2_Y25_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[23][7]~8  ; LCCOMB_X6_Y23_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[24][7]~13 ; LCCOMB_X3_Y26_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[25][7]~23 ; LCCOMB_X4_Y24_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[26][7]~11 ; LCCOMB_X5_Y22_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[27][7]~22 ; LCCOMB_X3_Y24_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[28][7]~10 ; LCCOMB_X6_Y22_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[29][7]~20 ; LCCOMB_X5_Y24_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[2][7]~33  ; LCCOMB_X3_Y26_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[30][7]~14 ; LCCOMB_X7_Y22_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[31][7]~24 ; LCCOMB_X6_Y24_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[3][7]~31  ; LCCOMB_X2_Y26_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[4][7]~28  ; LCCOMB_X1_Y23_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[5][7]~27  ; LCCOMB_X2_Y22_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[6][7]~40  ; LCCOMB_X4_Y23_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[7][7]~38  ; LCCOMB_X3_Y25_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[8][7]~36  ; LCCOMB_X5_Y26_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Mem_Neander:inst5|memdata[9][7]~37  ; LCCOMB_X5_Y26_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem                                 ; PIN_H2            ; 256     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; uctop:UC|decod3x8:inst36|inst~1     ; LCCOMB_X4_Y25_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uctop:UC|inst24~0                   ; LCCOMB_X5_Y26_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uctop:UC|inst25~2                   ; LCCOMB_X5_Y23_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uctop:UC|inst31                     ; LCCOMB_X3_Y27_N10 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; uctop:UC|or3chato                   ; LCCOMB_X4_Y25_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; Non-Global High Fan-Out Signals                           ;
+-------------------------------------------------+---------+
; Name                                            ; Fan-Out ;
+-------------------------------------------------+---------+
; CLK~input                                       ; 308     ;
; mem~input                                       ; 256     ;
; registrador:REM|inst1                           ; 75      ;
; registrador:REM|inst2                           ; 70      ;
; registrador:REM|inst5                           ; 64      ;
; registrador:REM|inst                            ; 55      ;
; registrador:RDM|inst2                           ; 33      ;
; registrador:RDM|inst1                           ; 33      ;
; registrador:RDM|inst                            ; 33      ;
; registrador:RDM|inst5                           ; 33      ;
; registrador:RDM|inst6                           ; 33      ;
; registrador:RDM|inst3                           ; 33      ;
; registrador:RDM|inst4                           ; 33      ;
; registrador:RDM|inst7                           ; 33      ;
; registrador:REM|inst6                           ; 30      ;
; uctop:UC|pc:inst|inst1                          ; 18      ;
; uctop:UC|pc:inst|inst2                          ; 18      ;
; uctop:UC|pc:inst|inst                           ; 16      ;
; reg1bit:N|inst7                                 ; 15      ;
; registrador:AC|inst2                            ; 14      ;
; registrador:AC|inst                             ; 14      ;
; registrador:AC|inst1                            ; 14      ;
; registrador:AC|inst5                            ; 14      ;
; registrador:RI|inst4                            ; 14      ;
; registrador:RI|inst7                            ; 14      ;
; registrador:RI|inst3                            ; 14      ;
; Mem_Neander:inst5|memdata[4][7]~4               ; 13      ;
; Mem_Neander:inst5|memdata[16][7]~1              ; 13      ;
; registrador:AC|inst6                            ; 13      ;
; registrador:AC|inst4                            ; 13      ;
; registrador:AC|inst3                            ; 13      ;
; registrador:RI|inst6                            ; 13      ;
; Mem_Neander:inst5|data_out[4]~17                ; 12      ;
; Mem_Neander:inst5|data_out[4]~16                ; 12      ;
; Mem_Neander:inst5|data_out[4]~13                ; 12      ;
; Mem_Neander:inst5|data_out[4]~10                ; 12      ;
; uctop:UC|inst13~0                               ; 11      ;
; uctop:UC|inst42~0                               ; 10      ;
; uctop:UC|inst31                                 ; 9       ;
; uctop:UC|inst22~0                               ; 9       ;
; Mem_Neander:inst5|data_out[4]~26                ; 9       ;
; uctop:UC|inst25~2                               ; 8       ;
; Mem_Neander:inst5|memdata[15][7]~41             ; 8       ;
; Mem_Neander:inst5|memdata[6][7]~40              ; 8       ;
; Mem_Neander:inst5|memdata[14][7]~39             ; 8       ;
; Mem_Neander:inst5|memdata[7][7]~38              ; 8       ;
; Mem_Neander:inst5|memdata[9][7]~37              ; 8       ;
; Mem_Neander:inst5|memdata[8][7]~36              ; 8       ;
; Mem_Neander:inst5|memdata[1][7]~35              ; 8       ;
; Mem_Neander:inst5|memdata[11][7]~34             ; 8       ;
; Mem_Neander:inst5|memdata[2][7]~33              ; 8       ;
; Mem_Neander:inst5|memdata[10][7]~32             ; 8       ;
; Mem_Neander:inst5|memdata[3][7]~31              ; 8       ;
; Mem_Neander:inst5|memdata[13][7]~29             ; 8       ;
; Mem_Neander:inst5|memdata[4][7]~28              ; 8       ;
; Mem_Neander:inst5|memdata[5][7]~27              ; 8       ;
; Mem_Neander:inst5|memdata[12][7]~25             ; 8       ;
; Mem_Neander:inst5|memdata[31][7]~24             ; 8       ;
; Mem_Neander:inst5|memdata[25][7]~23             ; 8       ;
; Mem_Neander:inst5|memdata[27][7]~22             ; 8       ;
; Mem_Neander:inst5|memdata[29][7]~20             ; 8       ;
; Mem_Neander:inst5|memdata[22][7]~19             ; 8       ;
; Mem_Neander:inst5|memdata[16][7]~18             ; 8       ;
; Mem_Neander:inst5|memdata[18][7]~17             ; 8       ;
; Mem_Neander:inst5|memdata[20][7]~16             ; 8       ;
; Mem_Neander:inst5|memdata[30][7]~14             ; 8       ;
; Mem_Neander:inst5|memdata[24][7]~13             ; 8       ;
; Mem_Neander:inst5|memdata[26][7]~11             ; 8       ;
; Mem_Neander:inst5|memdata[28][7]~10             ; 8       ;
; Mem_Neander:inst5|memdata[23][7]~8              ; 8       ;
; Mem_Neander:inst5|memdata[17][7]~7              ; 8       ;
; Mem_Neander:inst5|memdata[21][7]~6              ; 8       ;
; uctop:UC|or3chato                               ; 8       ;
; Mem_Neander:inst5|memdata[19][7]~3              ; 8       ;
; Mem_Neander:inst5|memdata[0][7]~0               ; 8       ;
; uctop:UC|inst24~0                               ; 8       ;
; uctop:UC|decod3x8:inst36|inst~1                 ; 8       ;
; ula16:inst4|ula_top:inst10|inst13~4             ; 8       ;
; ula16:inst4|ula_top:inst10|inst13~3             ; 8       ;
; ula16:inst4|ula_top:inst16|instgnd~0            ; 8       ;
; ula16:inst4|ula_top:inst10|inst13~2             ; 8       ;
; ula16:inst4|ula_top:inst10|inst13~1             ; 8       ;
; registrador:RDM2|inst2                          ; 8       ;
; uctop:UC|decod3x8:inst36|inst~0                 ; 8       ;
; uctop:UC|inst51                                 ; 7       ;
; Mem_Neander:inst5|memdata[6][7]~15              ; 7       ;
; registrador:RDM2|inst1                          ; 7       ;
; registrador:RDM2|inst                           ; 7       ;
; registrador:RDM2|inst5                          ; 7       ;
; registrador:RDM2|inst6                          ; 7       ;
; registrador:RDM2|inst3                          ; 7       ;
; registrador:RDM2|inst4                          ; 7       ;
; registrador:RDM2|inst7                          ; 7       ;
; pc:inst|inst2                                   ; 6       ;
; pc:inst|inst5                                   ; 6       ;
; pc:inst|inst6                                   ; 6       ;
; Mem_Neander:inst5|memdata[15][7]~21             ; 5       ;
; Mem_Neander:inst5|memdata[9][7]~12              ; 5       ;
; Mem_Neander:inst5|memdata[10][7]~9              ; 5       ;
; pc:inst|inst1                                   ; 5       ;
; pc:inst|inst3                                   ; 5       ;
; decodULA:inst6|inst                             ; 5       ;
; decodULA:inst6|inst7                            ; 5       ;
; decod:inst1|inst15~3                            ; 5       ;
; decod:inst1|inst15~2                            ; 5       ;
; uctop:UC|inst10~1                               ; 5       ;
; pc:inst|inst41                                  ; 4       ;
; decod:inst1|inst15~8                            ; 4       ;
; pc:inst|inst                                    ; 4       ;
; pc:inst|inst4                                   ; 4       ;
; Mem_Neander:inst5|memdata[4][7]~26              ; 3       ;
; uctop:UC|inst7~0                                ; 3       ;
; decod:inst1|inst15~7                            ; 3       ;
; uctop:UC|decod3x8:inst36|inst~2                 ; 3       ;
; ula16:inst4|ula_top:inst10|instgnd~2            ; 3       ;
; ula16:inst4|ula_top:inst11|instgnd~2            ; 3       ;
; ula16:inst4|ula_top:inst12|instgnd~2            ; 3       ;
; ula16:inst4|ula_top:inst13|instgnd~2            ; 3       ;
; ula16:inst4|ula_top:inst14|instgnd~2            ; 3       ;
; ula16:inst4|ula_top:inst15|instgnd~2            ; 3       ;
; ula16:inst4|ula_top:inst16|instgnd~3            ; 3       ;
; pc:inst|inst7                                   ; 3       ;
; Mem_Neander:inst5|data_out[4]~25                ; 3       ;
; decodULA:inst6|inst~0                           ; 3       ;
; pc:inst|inst43                                  ; 2       ;
; Mem_Neander:inst5|memdata[1][7]~30              ; 2       ;
; Mem_Neander:inst5|memdata[21][7]~5              ; 2       ;
; uctop:UC|inst7~1                                ; 2       ;
; Mem_Neander:inst5|memdata[17][7]~2              ; 2       ;
; uctop:UC|inst32~0                               ; 2       ;
; uctop:UC|inst40~2                               ; 2       ;
; ula16:inst4|ula_top:inst|instgnd~2              ; 2       ;
; 2x8mux:inst8|5~0                                ; 2       ;
; 2x8mux:inst8|6~0                                ; 2       ;
; 2x8mux:inst8|11~0                               ; 2       ;
; 2x8mux:inst8|12~0                               ; 2       ;
; 2x8mux:inst8|17~0                               ; 2       ;
; 2x8mux:inst8|18~0                               ; 2       ;
; 2x8mux:inst8|23~0                               ; 2       ;
; 2x8mux:inst8|24~0                               ; 2       ;
; Mem_Neander:inst5|data_out[0]~174               ; 2       ;
; Mem_Neander:inst5|data_out[1]~153               ; 2       ;
; Mem_Neander:inst5|data_out[2]~132               ; 2       ;
; Mem_Neander:inst5|data_out[3]~111               ; 2       ;
; Mem_Neander:inst5|data_out[4]~90                ; 2       ;
; Mem_Neander:inst5|data_out[5]~69                ; 2       ;
; Mem_Neander:inst5|memdata[0][5]                 ; 2       ;
; Mem_Neander:inst5|data_out[6]~48                ; 2       ;
; Mem_Neander:inst5|data_out[7]~27                ; 2       ;
; registrador:REM|inst3                           ; 2       ;
; registrador:REM|inst7                           ; 2       ;
; registrador:REM|inst4                           ; 2       ;
; uctop:UC|inst55                                 ; 2       ;
; decodULA:inst6|inst7~0                          ; 2       ;
; uctop:UC|inst40~0                               ; 2       ;
; decod:inst1|inst15~1                            ; 2       ;
; decod:inst1|inst15~0                            ; 2       ;
; reg1bit:Z|inst7                                 ; 2       ;
; Mem_Neander:inst5|memdata[1][0]~69              ; 1       ;
; Mem_Neander:inst5|memdata[31][0]~68             ; 1       ;
; Mem_Neander:inst5|memdata[29][0]~67             ; 1       ;
; Mem_Neander:inst5|memdata[30][0]~66             ; 1       ;
; Mem_Neander:inst5|memdata[1][1]~65              ; 1       ;
; Mem_Neander:inst5|memdata[3][1]~64              ; 1       ;
; Mem_Neander:inst5|memdata[5][1]~63              ; 1       ;
; Mem_Neander:inst5|memdata[31][1]~62             ; 1       ;
; Mem_Neander:inst5|memdata[30][1]~61             ; 1       ;
; Mem_Neander:inst5|memdata[7][2]~60              ; 1       ;
; Mem_Neander:inst5|memdata[3][2]~59              ; 1       ;
; Mem_Neander:inst5|memdata[1][2]~58              ; 1       ;
; Mem_Neander:inst5|memdata[29][2]~57             ; 1       ;
; Mem_Neander:inst5|memdata[5][2]~56              ; 1       ;
; Mem_Neander:inst5|memdata[1][3]~55              ; 1       ;
; Mem_Neander:inst5|memdata[3][3]~54              ; 1       ;
; Mem_Neander:inst5|memdata[5][3]~53              ; 1       ;
; Mem_Neander:inst5|memdata[2][4]~52              ; 1       ;
; Mem_Neander:inst5|memdata[3][4]~51              ; 1       ;
; Mem_Neander:inst5|memdata[1][4]~50              ; 1       ;
; Mem_Neander:inst5|memdata[4][4]~49              ; 1       ;
; Mem_Neander:inst5|memdata[5][4]~48              ; 1       ;
; Mem_Neander:inst5|memdata[4][5]~46              ; 1       ;
; Mem_Neander:inst5|memdata[31][5]~45             ; 1       ;
; Mem_Neander:inst5|memdata[29][5]~44             ; 1       ;
; Mem_Neander:inst5|memdata[6][7]~43              ; 1       ;
; uctop:UC|pc:inst|inst2~0                        ; 1       ;
; uctop:UC|inst52                                 ; 1       ;
; uctop:UC|inst54                                 ; 1       ;
; uctop:UC|inst25~1                               ; 1       ;
; uctop:UC|inst25~0                               ; 1       ;
; pc:inst|inst8~0                                 ; 1       ;
; pc:inst|inst10~1                                ; 1       ;
; pc:inst|inst10~0                                ; 1       ;
; pc:inst|inst11~0                                ; 1       ;
; pc:inst|inst40                                  ; 1       ;
; pc:inst|inst12~0                                ; 1       ;
; pc:inst|inst13~0                                ; 1       ;
; pc:inst|inst14~0                                ; 1       ;
; pc:inst|inst47                                  ; 1       ;
; pc:inst|inst15~0                                ; 1       ;
; pc:inst|inst48                                  ; 1       ;
; pc:inst|inst16~1                                ; 1       ;
; pc:inst|inst16~0                                ; 1       ;
; Mem_Neander:inst5|memdata[0][5]~42              ; 1       ;
; uctop:UC|inst7~2                                ; 1       ;
; uctop:UC|or3chato~0                             ; 1       ;
; ula16:inst4|inst5                               ; 1       ;
; ula16:inst4|inst5~0                             ; 1       ;
; uctop:UC|pc:inst|inst20                         ; 1       ;
; uctop:UC|pc:inst|inst22                         ; 1       ;
; uctop:UC|inst40~1                               ; 1       ;
; decod:inst1|inst15~6                            ; 1       ;
; ula16:inst4|ula_top:inst|instgnd~1              ; 1       ;
; ula16:inst4|ula_top:inst|instgnd~0              ; 1       ;
; ula16:inst4|ula_top:inst10|instgnd~1            ; 1       ;
; ula16:inst4|ula_top:inst10|instgnd~0            ; 1       ;
; ula16:inst4|ula_top:inst11|instgnd~1            ; 1       ;
; ula16:inst4|ula_top:inst11|instgnd~0            ; 1       ;
; ula16:inst4|ula_top:inst12|instgnd~1            ; 1       ;
; ula16:inst4|ula_top:inst12|instgnd~0            ; 1       ;
; ula16:inst4|ula_top:inst13|instgnd~1            ; 1       ;
; ula16:inst4|ula_top:inst13|instgnd~0            ; 1       ;
; ula16:inst4|ula_top:inst14|instgnd~1            ; 1       ;
; ula16:inst4|ula_top:inst14|instgnd~0            ; 1       ;
; ula16:inst4|ula_top:inst15|instgnd~1            ; 1       ;
; ula16:inst4|ula_top:inst15|instgnd~0            ; 1       ;
; ula16:inst4|ula_top:inst16|instgnd~2            ; 1       ;
; ula16:inst4|ula_top:inst16|instgnd~1            ; 1       ;
; ula16:inst4|ula_top:inst|carry_top:instyy|inst3 ; 1       ;
; ula16:inst4|ula_top:inst10|inst13~0             ; 1       ;
; Mem_Neander:inst5|data_out[0]~173               ; 1       ;
; Mem_Neander:inst5|data_out[0]~172               ; 1       ;
; Mem_Neander:inst5|memdata[15][0]                ; 1       ;
; Mem_Neander:inst5|data_out[0]~171               ; 1       ;
; Mem_Neander:inst5|memdata[6][0]                 ; 1       ;
; Mem_Neander:inst5|memdata[7][0]                 ; 1       ;
; Mem_Neander:inst5|memdata[14][0]                ; 1       ;
; Mem_Neander:inst5|data_out[0]~170               ; 1       ;
; Mem_Neander:inst5|data_out[0]~169               ; 1       ;
; Mem_Neander:inst5|memdata[9][0]                 ; 1       ;
; Mem_Neander:inst5|data_out[0]~168               ; 1       ;
; Mem_Neander:inst5|memdata[8][0]                 ; 1       ;
; Mem_Neander:inst5|data_out[0]~167               ; 1       ;
; Mem_Neander:inst5|memdata[11][0]                ; 1       ;
; Mem_Neander:inst5|data_out[0]~166               ; 1       ;
; Mem_Neander:inst5|memdata[2][0]                 ; 1       ;
; Mem_Neander:inst5|memdata[3][0]                 ; 1       ;
; Mem_Neander:inst5|memdata[10][0]                ; 1       ;
; Mem_Neander:inst5|memdata[1][0]                 ; 1       ;
; Mem_Neander:inst5|data_out[0]~165               ; 1       ;
; Mem_Neander:inst5|data_out[0]~164               ; 1       ;
; Mem_Neander:inst5|memdata[31][0]                ; 1       ;
; Mem_Neander:inst5|data_out[0]~163               ; 1       ;
; Mem_Neander:inst5|memdata[25][0]                ; 1       ;
; Mem_Neander:inst5|memdata[27][0]                ; 1       ;
; Mem_Neander:inst5|memdata[29][0]                ; 1       ;
; Mem_Neander:inst5|data_out[0]~162               ; 1       ;
; Mem_Neander:inst5|data_out[0]~161               ; 1       ;
; Mem_Neander:inst5|memdata[22][0]                ; 1       ;
; Mem_Neander:inst5|data_out[0]~160               ; 1       ;
; Mem_Neander:inst5|memdata[16][0]                ; 1       ;
; Mem_Neander:inst5|memdata[20][0]                ; 1       ;
; Mem_Neander:inst5|memdata[18][0]                ; 1       ;
; Mem_Neander:inst5|data_out[0]~159               ; 1       ;
; Mem_Neander:inst5|memdata[23][0]                ; 1       ;
; Mem_Neander:inst5|data_out[0]~158               ; 1       ;
; Mem_Neander:inst5|memdata[17][0]                ; 1       ;
; Mem_Neander:inst5|memdata[21][0]                ; 1       ;
; Mem_Neander:inst5|memdata[19][0]                ; 1       ;
; Mem_Neander:inst5|data_out[0]~157               ; 1       ;
; Mem_Neander:inst5|memdata[30][0]                ; 1       ;
; Mem_Neander:inst5|data_out[0]~156               ; 1       ;
; Mem_Neander:inst5|memdata[24][0]                ; 1       ;
; Mem_Neander:inst5|memdata[26][0]                ; 1       ;
; Mem_Neander:inst5|memdata[28][0]                ; 1       ;
; Mem_Neander:inst5|data_out[0]~155               ; 1       ;
; Mem_Neander:inst5|memdata[13][0]                ; 1       ;
; Mem_Neander:inst5|data_out[0]~154               ; 1       ;
; Mem_Neander:inst5|memdata[4][0]                 ; 1       ;
; Mem_Neander:inst5|memdata[12][0]                ; 1       ;
; Mem_Neander:inst5|memdata[5][0]                 ; 1       ;
; Mem_Neander:inst5|memdata[0][0]                 ; 1       ;
; Mem_Neander:inst5|data_out[1]~152               ; 1       ;
; Mem_Neander:inst5|data_out[1]~151               ; 1       ;
; Mem_Neander:inst5|memdata[15][1]                ; 1       ;
; Mem_Neander:inst5|data_out[1]~150               ; 1       ;
; Mem_Neander:inst5|memdata[6][1]                 ; 1       ;
; Mem_Neander:inst5|memdata[14][1]                ; 1       ;
; Mem_Neander:inst5|memdata[7][1]                 ; 1       ;
; Mem_Neander:inst5|data_out[1]~149               ; 1       ;
; Mem_Neander:inst5|data_out[1]~148               ; 1       ;
; Mem_Neander:inst5|memdata[9][1]                 ; 1       ;
; Mem_Neander:inst5|data_out[1]~147               ; 1       ;
; Mem_Neander:inst5|memdata[8][1]                 ; 1       ;
; Mem_Neander:inst5|memdata[1][1]                 ; 1       ;
; Mem_Neander:inst5|data_out[1]~146               ; 1       ;
; Mem_Neander:inst5|memdata[11][1]                ; 1       ;
; Mem_Neander:inst5|data_out[1]~145               ; 1       ;
; Mem_Neander:inst5|memdata[2][1]                 ; 1       ;
; Mem_Neander:inst5|memdata[10][1]                ; 1       ;
; Mem_Neander:inst5|memdata[3][1]                 ; 1       ;
; Mem_Neander:inst5|data_out[1]~144               ; 1       ;
; Mem_Neander:inst5|memdata[13][1]                ; 1       ;
; Mem_Neander:inst5|data_out[1]~143               ; 1       ;
; Mem_Neander:inst5|memdata[4][1]                 ; 1       ;
; Mem_Neander:inst5|memdata[5][1]                 ; 1       ;
; Mem_Neander:inst5|memdata[12][1]                ; 1       ;
; Mem_Neander:inst5|data_out[1]~142               ; 1       ;
; Mem_Neander:inst5|data_out[1]~141               ; 1       ;
; Mem_Neander:inst5|memdata[31][1]                ; 1       ;
; Mem_Neander:inst5|data_out[1]~140               ; 1       ;
; Mem_Neander:inst5|memdata[25][1]                ; 1       ;
; Mem_Neander:inst5|memdata[27][1]                ; 1       ;
; Mem_Neander:inst5|memdata[29][1]                ; 1       ;
; Mem_Neander:inst5|data_out[1]~139               ; 1       ;
; Mem_Neander:inst5|data_out[1]~138               ; 1       ;
; Mem_Neander:inst5|memdata[22][1]                ; 1       ;
; Mem_Neander:inst5|data_out[1]~137               ; 1       ;
; Mem_Neander:inst5|memdata[16][1]                ; 1       ;
; Mem_Neander:inst5|memdata[20][1]                ; 1       ;
; Mem_Neander:inst5|memdata[18][1]                ; 1       ;
; Mem_Neander:inst5|data_out[1]~136               ; 1       ;
; Mem_Neander:inst5|memdata[30][1]                ; 1       ;
; Mem_Neander:inst5|data_out[1]~135               ; 1       ;
; Mem_Neander:inst5|memdata[24][1]                ; 1       ;
; Mem_Neander:inst5|memdata[26][1]                ; 1       ;
; Mem_Neander:inst5|memdata[28][1]                ; 1       ;
; Mem_Neander:inst5|data_out[1]~134               ; 1       ;
; Mem_Neander:inst5|memdata[23][1]                ; 1       ;
; Mem_Neander:inst5|data_out[1]~133               ; 1       ;
; Mem_Neander:inst5|memdata[17][1]                ; 1       ;
; Mem_Neander:inst5|memdata[21][1]                ; 1       ;
; Mem_Neander:inst5|memdata[19][1]                ; 1       ;
; Mem_Neander:inst5|memdata[0][1]                 ; 1       ;
; Mem_Neander:inst5|data_out[2]~131               ; 1       ;
; Mem_Neander:inst5|data_out[2]~130               ; 1       ;
; Mem_Neander:inst5|memdata[15][2]                ; 1       ;
; Mem_Neander:inst5|data_out[2]~129               ; 1       ;
; Mem_Neander:inst5|memdata[6][2]                 ; 1       ;
; Mem_Neander:inst5|memdata[7][2]                 ; 1       ;
; Mem_Neander:inst5|memdata[14][2]                ; 1       ;
; Mem_Neander:inst5|data_out[2]~128               ; 1       ;
; Mem_Neander:inst5|data_out[2]~127               ; 1       ;
; Mem_Neander:inst5|memdata[9][2]                 ; 1       ;
; Mem_Neander:inst5|data_out[2]~126               ; 1       ;
; Mem_Neander:inst5|memdata[8][2]                 ; 1       ;
; Mem_Neander:inst5|data_out[2]~125               ; 1       ;
; Mem_Neander:inst5|memdata[11][2]                ; 1       ;
; Mem_Neander:inst5|data_out[2]~124               ; 1       ;
; Mem_Neander:inst5|memdata[2][2]                 ; 1       ;
; Mem_Neander:inst5|memdata[3][2]                 ; 1       ;
; Mem_Neander:inst5|memdata[10][2]                ; 1       ;
; Mem_Neander:inst5|memdata[1][2]                 ; 1       ;
; Mem_Neander:inst5|data_out[2]~123               ; 1       ;
; Mem_Neander:inst5|data_out[2]~122               ; 1       ;
; Mem_Neander:inst5|memdata[31][2]                ; 1       ;
; Mem_Neander:inst5|data_out[2]~121               ; 1       ;
; Mem_Neander:inst5|memdata[25][2]                ; 1       ;
; Mem_Neander:inst5|memdata[27][2]                ; 1       ;
; Mem_Neander:inst5|memdata[29][2]                ; 1       ;
; Mem_Neander:inst5|data_out[2]~120               ; 1       ;
; Mem_Neander:inst5|data_out[2]~119               ; 1       ;
; Mem_Neander:inst5|memdata[22][2]                ; 1       ;
; Mem_Neander:inst5|data_out[2]~118               ; 1       ;
; Mem_Neander:inst5|memdata[16][2]                ; 1       ;
; Mem_Neander:inst5|memdata[20][2]                ; 1       ;
; Mem_Neander:inst5|memdata[18][2]                ; 1       ;
; Mem_Neander:inst5|data_out[2]~117               ; 1       ;
; Mem_Neander:inst5|memdata[23][2]                ; 1       ;
; Mem_Neander:inst5|data_out[2]~116               ; 1       ;
; Mem_Neander:inst5|memdata[17][2]                ; 1       ;
; Mem_Neander:inst5|memdata[21][2]                ; 1       ;
; Mem_Neander:inst5|memdata[19][2]                ; 1       ;
; Mem_Neander:inst5|data_out[2]~115               ; 1       ;
; Mem_Neander:inst5|memdata[30][2]                ; 1       ;
; Mem_Neander:inst5|data_out[2]~114               ; 1       ;
; Mem_Neander:inst5|memdata[24][2]                ; 1       ;
; Mem_Neander:inst5|memdata[26][2]                ; 1       ;
; Mem_Neander:inst5|memdata[28][2]                ; 1       ;
; Mem_Neander:inst5|data_out[2]~113               ; 1       ;
; Mem_Neander:inst5|memdata[13][2]                ; 1       ;
; Mem_Neander:inst5|data_out[2]~112               ; 1       ;
; Mem_Neander:inst5|memdata[4][2]                 ; 1       ;
; Mem_Neander:inst5|memdata[12][2]                ; 1       ;
; Mem_Neander:inst5|memdata[5][2]                 ; 1       ;
; Mem_Neander:inst5|memdata[0][2]                 ; 1       ;
; Mem_Neander:inst5|data_out[3]~110               ; 1       ;
; Mem_Neander:inst5|data_out[3]~109               ; 1       ;
; Mem_Neander:inst5|memdata[15][3]                ; 1       ;
; Mem_Neander:inst5|data_out[3]~108               ; 1       ;
; Mem_Neander:inst5|memdata[6][3]                 ; 1       ;
; Mem_Neander:inst5|memdata[14][3]                ; 1       ;
; Mem_Neander:inst5|memdata[7][3]                 ; 1       ;
; Mem_Neander:inst5|data_out[3]~107               ; 1       ;
; Mem_Neander:inst5|data_out[3]~106               ; 1       ;
; Mem_Neander:inst5|memdata[9][3]                 ; 1       ;
; Mem_Neander:inst5|data_out[3]~105               ; 1       ;
; Mem_Neander:inst5|memdata[8][3]                 ; 1       ;
; Mem_Neander:inst5|memdata[1][3]                 ; 1       ;
; Mem_Neander:inst5|data_out[3]~104               ; 1       ;
; Mem_Neander:inst5|memdata[11][3]                ; 1       ;
; Mem_Neander:inst5|data_out[3]~103               ; 1       ;
; Mem_Neander:inst5|memdata[2][3]                 ; 1       ;
; Mem_Neander:inst5|memdata[10][3]                ; 1       ;
; Mem_Neander:inst5|memdata[3][3]                 ; 1       ;
; Mem_Neander:inst5|data_out[3]~102               ; 1       ;
; Mem_Neander:inst5|memdata[13][3]                ; 1       ;
; Mem_Neander:inst5|data_out[3]~101               ; 1       ;
; Mem_Neander:inst5|memdata[4][3]                 ; 1       ;
; Mem_Neander:inst5|memdata[5][3]                 ; 1       ;
; Mem_Neander:inst5|memdata[12][3]                ; 1       ;
; Mem_Neander:inst5|data_out[3]~100               ; 1       ;
; Mem_Neander:inst5|data_out[3]~99                ; 1       ;
; Mem_Neander:inst5|memdata[31][3]                ; 1       ;
; Mem_Neander:inst5|data_out[3]~98                ; 1       ;
; Mem_Neander:inst5|memdata[25][3]                ; 1       ;
; Mem_Neander:inst5|memdata[27][3]                ; 1       ;
; Mem_Neander:inst5|memdata[29][3]                ; 1       ;
; Mem_Neander:inst5|data_out[3]~97                ; 1       ;
; Mem_Neander:inst5|data_out[3]~96                ; 1       ;
; Mem_Neander:inst5|memdata[22][3]                ; 1       ;
; Mem_Neander:inst5|data_out[3]~95                ; 1       ;
; Mem_Neander:inst5|memdata[16][3]                ; 1       ;
; Mem_Neander:inst5|memdata[20][3]                ; 1       ;
; Mem_Neander:inst5|memdata[18][3]                ; 1       ;
; Mem_Neander:inst5|data_out[3]~94                ; 1       ;
; Mem_Neander:inst5|memdata[30][3]                ; 1       ;
; Mem_Neander:inst5|data_out[3]~93                ; 1       ;
; Mem_Neander:inst5|memdata[24][3]                ; 1       ;
; Mem_Neander:inst5|memdata[26][3]                ; 1       ;
; Mem_Neander:inst5|memdata[28][3]                ; 1       ;
; Mem_Neander:inst5|data_out[3]~92                ; 1       ;
; Mem_Neander:inst5|memdata[23][3]                ; 1       ;
; Mem_Neander:inst5|data_out[3]~91                ; 1       ;
; Mem_Neander:inst5|memdata[17][3]                ; 1       ;
; Mem_Neander:inst5|memdata[21][3]                ; 1       ;
; Mem_Neander:inst5|memdata[19][3]                ; 1       ;
; Mem_Neander:inst5|memdata[0][3]                 ; 1       ;
; Mem_Neander:inst5|data_out[4]~89                ; 1       ;
; Mem_Neander:inst5|data_out[4]~88                ; 1       ;
; Mem_Neander:inst5|memdata[15][4]                ; 1       ;
; Mem_Neander:inst5|data_out[4]~87                ; 1       ;
; Mem_Neander:inst5|memdata[6][4]                 ; 1       ;
; Mem_Neander:inst5|memdata[7][4]                 ; 1       ;
; Mem_Neander:inst5|memdata[14][4]                ; 1       ;
; Mem_Neander:inst5|data_out[4]~86                ; 1       ;
; Mem_Neander:inst5|data_out[4]~85                ; 1       ;
; Mem_Neander:inst5|memdata[9][4]                 ; 1       ;
; Mem_Neander:inst5|data_out[4]~84                ; 1       ;
; Mem_Neander:inst5|memdata[8][4]                 ; 1       ;
; Mem_Neander:inst5|data_out[4]~83                ; 1       ;
; Mem_Neander:inst5|memdata[11][4]                ; 1       ;
; Mem_Neander:inst5|data_out[4]~82                ; 1       ;
; Mem_Neander:inst5|memdata[2][4]                 ; 1       ;
; Mem_Neander:inst5|memdata[3][4]                 ; 1       ;
; Mem_Neander:inst5|memdata[10][4]                ; 1       ;
; Mem_Neander:inst5|memdata[1][4]                 ; 1       ;
; Mem_Neander:inst5|data_out[4]~81                ; 1       ;
; Mem_Neander:inst5|data_out[4]~80                ; 1       ;
; Mem_Neander:inst5|memdata[31][4]                ; 1       ;
; Mem_Neander:inst5|data_out[4]~79                ; 1       ;
; Mem_Neander:inst5|memdata[25][4]                ; 1       ;
; Mem_Neander:inst5|memdata[27][4]                ; 1       ;
; Mem_Neander:inst5|memdata[29][4]                ; 1       ;
; Mem_Neander:inst5|data_out[4]~78                ; 1       ;
; Mem_Neander:inst5|data_out[4]~77                ; 1       ;
; Mem_Neander:inst5|memdata[22][4]                ; 1       ;
; Mem_Neander:inst5|data_out[4]~76                ; 1       ;
; Mem_Neander:inst5|memdata[16][4]                ; 1       ;
; Mem_Neander:inst5|memdata[20][4]                ; 1       ;
; Mem_Neander:inst5|memdata[18][4]                ; 1       ;
; Mem_Neander:inst5|data_out[4]~75                ; 1       ;
; Mem_Neander:inst5|memdata[23][4]                ; 1       ;
; Mem_Neander:inst5|data_out[4]~74                ; 1       ;
; Mem_Neander:inst5|memdata[17][4]                ; 1       ;
; Mem_Neander:inst5|memdata[21][4]                ; 1       ;
; Mem_Neander:inst5|memdata[19][4]                ; 1       ;
; Mem_Neander:inst5|data_out[4]~73                ; 1       ;
; Mem_Neander:inst5|memdata[30][4]                ; 1       ;
; Mem_Neander:inst5|data_out[4]~72                ; 1       ;
; Mem_Neander:inst5|memdata[24][4]                ; 1       ;
; Mem_Neander:inst5|memdata[26][4]                ; 1       ;
; Mem_Neander:inst5|memdata[28][4]                ; 1       ;
; Mem_Neander:inst5|data_out[4]~71                ; 1       ;
; Mem_Neander:inst5|memdata[13][4]                ; 1       ;
; Mem_Neander:inst5|data_out[4]~70                ; 1       ;
; Mem_Neander:inst5|memdata[4][4]                 ; 1       ;
; Mem_Neander:inst5|memdata[12][4]                ; 1       ;
; Mem_Neander:inst5|memdata[5][4]                 ; 1       ;
; Mem_Neander:inst5|memdata[0][4]                 ; 1       ;
; Mem_Neander:inst5|data_out[5]~68                ; 1       ;
; Mem_Neander:inst5|data_out[5]~67                ; 1       ;
; Mem_Neander:inst5|memdata[15][5]                ; 1       ;
; Mem_Neander:inst5|data_out[5]~66                ; 1       ;
; Mem_Neander:inst5|memdata[6][5]                 ; 1       ;
; Mem_Neander:inst5|memdata[14][5]                ; 1       ;
; Mem_Neander:inst5|memdata[7][5]                 ; 1       ;
; Mem_Neander:inst5|data_out[5]~65                ; 1       ;
; Mem_Neander:inst5|data_out[5]~64                ; 1       ;
; Mem_Neander:inst5|memdata[9][5]                 ; 1       ;
; Mem_Neander:inst5|data_out[5]~63                ; 1       ;
; Mem_Neander:inst5|memdata[8][5]                 ; 1       ;
; Mem_Neander:inst5|memdata[1][5]                 ; 1       ;
; Mem_Neander:inst5|data_out[5]~62                ; 1       ;
; Mem_Neander:inst5|memdata[11][5]                ; 1       ;
; Mem_Neander:inst5|data_out[5]~61                ; 1       ;
; Mem_Neander:inst5|memdata[2][5]                 ; 1       ;
; Mem_Neander:inst5|memdata[10][5]                ; 1       ;
; Mem_Neander:inst5|memdata[3][5]                 ; 1       ;
; Mem_Neander:inst5|data_out[5]~60                ; 1       ;
; Mem_Neander:inst5|memdata[13][5]                ; 1       ;
; Mem_Neander:inst5|data_out[5]~59                ; 1       ;
; Mem_Neander:inst5|memdata[4][5]                 ; 1       ;
; Mem_Neander:inst5|memdata[5][5]                 ; 1       ;
; Mem_Neander:inst5|memdata[12][5]                ; 1       ;
; Mem_Neander:inst5|data_out[5]~58                ; 1       ;
; Mem_Neander:inst5|data_out[5]~57                ; 1       ;
; Mem_Neander:inst5|memdata[31][5]                ; 1       ;
; Mem_Neander:inst5|data_out[5]~56                ; 1       ;
; Mem_Neander:inst5|memdata[25][5]                ; 1       ;
; Mem_Neander:inst5|memdata[27][5]                ; 1       ;
; Mem_Neander:inst5|memdata[29][5]                ; 1       ;
; Mem_Neander:inst5|data_out[5]~55                ; 1       ;
; Mem_Neander:inst5|data_out[5]~54                ; 1       ;
; Mem_Neander:inst5|memdata[22][5]                ; 1       ;
; Mem_Neander:inst5|data_out[5]~53                ; 1       ;
; Mem_Neander:inst5|memdata[16][5]                ; 1       ;
; Mem_Neander:inst5|memdata[20][5]                ; 1       ;
; Mem_Neander:inst5|memdata[18][5]                ; 1       ;
; Mem_Neander:inst5|data_out[5]~52                ; 1       ;
; Mem_Neander:inst5|memdata[30][5]                ; 1       ;
; Mem_Neander:inst5|data_out[5]~51                ; 1       ;
; Mem_Neander:inst5|memdata[24][5]                ; 1       ;
; Mem_Neander:inst5|memdata[26][5]                ; 1       ;
; Mem_Neander:inst5|memdata[28][5]                ; 1       ;
; Mem_Neander:inst5|data_out[5]~50                ; 1       ;
; Mem_Neander:inst5|memdata[23][5]                ; 1       ;
; Mem_Neander:inst5|data_out[5]~49                ; 1       ;
; Mem_Neander:inst5|memdata[17][5]                ; 1       ;
; Mem_Neander:inst5|memdata[21][5]                ; 1       ;
; Mem_Neander:inst5|memdata[19][5]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~47                ; 1       ;
; Mem_Neander:inst5|data_out[6]~46                ; 1       ;
; Mem_Neander:inst5|memdata[15][6]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~45                ; 1       ;
; Mem_Neander:inst5|memdata[6][6]                 ; 1       ;
; Mem_Neander:inst5|memdata[7][6]                 ; 1       ;
; Mem_Neander:inst5|memdata[14][6]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~44                ; 1       ;
; Mem_Neander:inst5|data_out[6]~43                ; 1       ;
; Mem_Neander:inst5|memdata[9][6]                 ; 1       ;
; Mem_Neander:inst5|data_out[6]~42                ; 1       ;
; Mem_Neander:inst5|memdata[8][6]                 ; 1       ;
; Mem_Neander:inst5|data_out[6]~41                ; 1       ;
; Mem_Neander:inst5|memdata[11][6]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~40                ; 1       ;
; Mem_Neander:inst5|memdata[2][6]                 ; 1       ;
; Mem_Neander:inst5|memdata[3][6]                 ; 1       ;
; Mem_Neander:inst5|memdata[10][6]                ; 1       ;
; Mem_Neander:inst5|memdata[1][6]                 ; 1       ;
; Mem_Neander:inst5|data_out[6]~39                ; 1       ;
; Mem_Neander:inst5|data_out[6]~38                ; 1       ;
; Mem_Neander:inst5|memdata[31][6]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~37                ; 1       ;
; Mem_Neander:inst5|memdata[25][6]                ; 1       ;
; Mem_Neander:inst5|memdata[27][6]                ; 1       ;
; Mem_Neander:inst5|memdata[29][6]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~36                ; 1       ;
; Mem_Neander:inst5|data_out[6]~35                ; 1       ;
; Mem_Neander:inst5|memdata[22][6]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~34                ; 1       ;
; Mem_Neander:inst5|memdata[16][6]                ; 1       ;
; Mem_Neander:inst5|memdata[20][6]                ; 1       ;
; Mem_Neander:inst5|memdata[18][6]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~33                ; 1       ;
; Mem_Neander:inst5|memdata[23][6]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~32                ; 1       ;
; Mem_Neander:inst5|memdata[17][6]                ; 1       ;
; Mem_Neander:inst5|memdata[21][6]                ; 1       ;
; Mem_Neander:inst5|memdata[19][6]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~31                ; 1       ;
; Mem_Neander:inst5|memdata[30][6]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~30                ; 1       ;
; Mem_Neander:inst5|memdata[24][6]                ; 1       ;
; Mem_Neander:inst5|memdata[26][6]                ; 1       ;
; Mem_Neander:inst5|memdata[28][6]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~29                ; 1       ;
; Mem_Neander:inst5|memdata[13][6]                ; 1       ;
; Mem_Neander:inst5|data_out[6]~28                ; 1       ;
; Mem_Neander:inst5|memdata[4][6]                 ; 1       ;
; Mem_Neander:inst5|memdata[12][6]                ; 1       ;
; Mem_Neander:inst5|memdata[5][6]                 ; 1       ;
; Mem_Neander:inst5|memdata[0][6]                 ; 1       ;
; Mem_Neander:inst5|data_out[4]~24                ; 1       ;
; Mem_Neander:inst5|data_out[7]~23                ; 1       ;
; Mem_Neander:inst5|data_out[7]~22                ; 1       ;
; Mem_Neander:inst5|memdata[15][7]                ; 1       ;
; Mem_Neander:inst5|data_out[7]~21                ; 1       ;
; Mem_Neander:inst5|memdata[6][7]                 ; 1       ;
; Mem_Neander:inst5|memdata[14][7]                ; 1       ;
; Mem_Neander:inst5|memdata[7][7]                 ; 1       ;
; Mem_Neander:inst5|data_out[7]~20                ; 1       ;
; Mem_Neander:inst5|data_out[7]~19                ; 1       ;
; Mem_Neander:inst5|memdata[9][7]                 ; 1       ;
; Mem_Neander:inst5|data_out[7]~18                ; 1       ;
; Mem_Neander:inst5|memdata[8][7]                 ; 1       ;
; Mem_Neander:inst5|memdata[1][7]                 ; 1       ;
; Mem_Neander:inst5|data_out[7]~15                ; 1       ;
; Mem_Neander:inst5|memdata[11][7]                ; 1       ;
; Mem_Neander:inst5|data_out[7]~14                ; 1       ;
; Mem_Neander:inst5|memdata[2][7]                 ; 1       ;
; Mem_Neander:inst5|memdata[10][7]                ; 1       ;
; Mem_Neander:inst5|memdata[3][7]                 ; 1       ;
; Mem_Neander:inst5|data_out[7]~12                ; 1       ;
; Mem_Neander:inst5|memdata[13][7]                ; 1       ;
; Mem_Neander:inst5|data_out[7]~11                ; 1       ;
; Mem_Neander:inst5|memdata[4][7]                 ; 1       ;
; Mem_Neander:inst5|memdata[5][7]                 ; 1       ;
; Mem_Neander:inst5|memdata[12][7]                ; 1       ;
; Mem_Neander:inst5|data_out[7]~9                 ; 1       ;
; Mem_Neander:inst5|data_out[7]~8                 ; 1       ;
; Mem_Neander:inst5|memdata[31][7]                ; 1       ;
; Mem_Neander:inst5|data_out[7]~7                 ; 1       ;
; Mem_Neander:inst5|memdata[25][7]                ; 1       ;
; Mem_Neander:inst5|memdata[27][7]                ; 1       ;
; Mem_Neander:inst5|memdata[29][7]                ; 1       ;
; Mem_Neander:inst5|data_out[7]~6                 ; 1       ;
; Mem_Neander:inst5|data_out[7]~5                 ; 1       ;
; Mem_Neander:inst5|memdata[22][7]                ; 1       ;
; Mem_Neander:inst5|data_out[7]~4                 ; 1       ;
; Mem_Neander:inst5|memdata[16][7]                ; 1       ;
; Mem_Neander:inst5|memdata[18][7]                ; 1       ;
; Mem_Neander:inst5|memdata[20][7]                ; 1       ;
; Mem_Neander:inst5|data_out[7]~3                 ; 1       ;
; Mem_Neander:inst5|memdata[30][7]                ; 1       ;
; Mem_Neander:inst5|data_out[7]~2                 ; 1       ;
; Mem_Neander:inst5|memdata[24][7]                ; 1       ;
; Mem_Neander:inst5|memdata[26][7]                ; 1       ;
; Mem_Neander:inst5|memdata[28][7]                ; 1       ;
; Mem_Neander:inst5|data_out[7]~1                 ; 1       ;
; Mem_Neander:inst5|memdata[23][7]                ; 1       ;
; Mem_Neander:inst5|data_out[7]~0                 ; 1       ;
; Mem_Neander:inst5|memdata[17][7]                ; 1       ;
; Mem_Neander:inst5|memdata[21][7]                ; 1       ;
; Mem_Neander:inst5|memdata[19][7]                ; 1       ;
; Mem_Neander:inst5|memdata[0][7]                 ; 1       ;
; registrador:RI|inst2                            ; 1       ;
; registrador:RI|inst1                            ; 1       ;
; registrador:RI|inst                             ; 1       ;
; registrador:RI|inst5                            ; 1       ;
; decoddisplay:inst2|ledA:inst|inst~0             ; 1       ;
; decoddisplay:inst2|ledB:inst2|inst~0            ; 1       ;
; decoddisplay:inst2|ledC:inst3|inst~0            ; 1       ;
; decoddisplay:inst2|ledD:inst4|inst~0            ; 1       ;
; decoddisplay:inst2|ledE:inst5|inst7~0           ; 1       ;
; decoddisplay:inst2|ledF:inst6|inst~0            ; 1       ;
; decoddisplay:inst2|ledG:inst7|inst~0            ; 1       ;
; decoddisplay:inst3|ledA:inst|inst~0             ; 1       ;
; decoddisplay:inst3|ledB:inst2|inst~0            ; 1       ;
; decoddisplay:inst3|ledC:inst3|inst~0            ; 1       ;
; decoddisplay:inst3|ledD:inst4|inst~0            ; 1       ;
; decoddisplay:inst3|ledE:inst5|inst7~0           ; 1       ;
; decoddisplay:inst3|ledF:inst6|inst~0            ; 1       ;
; decoddisplay:inst3|ledG:inst7|inst~0            ; 1       ;
; decod:inst1|inst15~5                            ; 1       ;
; uctop:UC|inst53                                 ; 1       ;
; decod:inst1|inst15~4                            ; 1       ;
; uctop:UC|inst10~0                               ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~14  ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~13  ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~12  ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~11  ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~10  ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~9   ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~8   ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~7   ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~6   ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~5   ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~4   ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~3   ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~2   ; 1       ;
; ula16:inst4|ula_top:inst10|soma:inst22|inst~1   ; 1       ;
+-------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,085 / 47,787 ( 2 % ) ;
; C16 interconnects     ; 6 / 1,804 ( < 1 % )    ;
; C4 interconnects      ; 529 / 31,272 ( 2 % )   ;
; Direct links          ; 155 / 47,787 ( < 1 % ) ;
; Global clocks         ; 0 / 20 ( 0 % )         ;
; Local interconnects   ; 148 / 15,408 ( < 1 % ) ;
; R24 interconnects     ; 24 / 1,775 ( 1 % )     ;
; R4 interconnects      ; 616 / 41,310 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.80) ; Number of LABs  (Total = 45) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 5                            ;
; 9                                           ; 16                           ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 5                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 10                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.11) ; Number of LABs  (Total = 45) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 34                           ;
; 1 Clock                            ; 45                           ;
; 1 Clock enable                     ; 13                           ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.38) ; Number of LABs  (Total = 45) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 6                            ;
; 16                                           ; 6                            ;
; 17                                           ; 12                           ;
; 18                                           ; 2                            ;
; 19                                           ; 4                            ;
; 20                                           ; 4                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.29) ; Number of LABs  (Total = 45) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 0                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 23                           ;
; 9                                               ; 4                            ;
; 10                                              ; 5                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 2                            ;
; 14                                              ; 2                            ;
; 15                                              ; 1                            ;
; 16                                              ; 0                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
; 21                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.51) ; Number of LABs  (Total = 45) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 4                            ;
; 14                                           ; 4                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 3                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
; 31                                           ; 3                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 16           ; 0            ; 16           ; 0            ; 0            ; 113       ; 16           ; 0            ; 113       ; 113       ; 0            ; 111          ; 0            ; 0            ; 2            ; 0            ; 111          ; 2            ; 0            ; 0            ; 0            ; 111          ; 0            ; 0            ; 0            ; 0            ; 0            ; 113       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 97           ; 113          ; 97           ; 113          ; 113          ; 0         ; 97           ; 113          ; 0         ; 0         ; 113          ; 2            ; 113          ; 113          ; 111          ; 113          ; 2            ; 111          ; 113          ; 113          ; 113          ; 2            ; 113          ; 113          ; 113          ; 113          ; 113          ; 0         ; 113          ; 113          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; testeINC           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; opC                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; opB                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; opA                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; yAAA               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; orAAA              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; notAAA             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; andAAA             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; addAAA             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outroRDM[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outroRDM[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outroRDM[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outroRDM[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outroRDM[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outroRDM[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outroRDM[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outroRDM[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RIOUTTESTE[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RIOUTTESTE[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RIOUTTESTE[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RIOUTTESTE[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RIOUTTESTE[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RIOUTTESTE[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RIOUTTESTE[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RIOUTTESTE[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TESTEAC[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TESTEAC[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TESTEAC[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TESTEAC[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TESTEAC[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TESTEAC[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TESTEAC[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TESTEAC[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testemem[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testemem[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testemem[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testemem[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testemem[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testemem[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testemem[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testemem[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testePC[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testePC[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testePC[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testePC[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testePC[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testePC[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testePC[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testePC[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testeRDM[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testeRDM[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testeRDM[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testeRDM[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testeRDM[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testeRDM[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testeRDM[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testeRDM[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testereg[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testereg[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testereg[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testereg[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testereg[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testereg[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testereg[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testereg[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testesel[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testesel[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testesel[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testesel[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testesel[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testesel[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testesel[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testesel[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ULASAIDA[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ULASAIDA[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ULASAIDA[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ULASAIDA[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ULASAIDA[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ULASAIDA[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ULASAIDA[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ULASAIDA[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xba[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xba[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xba[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xba[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xba[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xba[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xba[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Xba[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yba[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yba[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yba[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yba[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yba[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yba[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yba[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Yba[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; CLK                  ; 6.7               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; pc:inst|inst5        ; 0.547             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "Neander"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 97 pins of 113 total pins
    Info (169086): Pin testeINC not assigned to an exact location on the device
    Info (169086): Pin opC not assigned to an exact location on the device
    Info (169086): Pin opB not assigned to an exact location on the device
    Info (169086): Pin opA not assigned to an exact location on the device
    Info (169086): Pin yAAA not assigned to an exact location on the device
    Info (169086): Pin orAAA not assigned to an exact location on the device
    Info (169086): Pin notAAA not assigned to an exact location on the device
    Info (169086): Pin andAAA not assigned to an exact location on the device
    Info (169086): Pin addAAA not assigned to an exact location on the device
    Info (169086): Pin outroRDM[7] not assigned to an exact location on the device
    Info (169086): Pin outroRDM[6] not assigned to an exact location on the device
    Info (169086): Pin outroRDM[5] not assigned to an exact location on the device
    Info (169086): Pin outroRDM[4] not assigned to an exact location on the device
    Info (169086): Pin outroRDM[3] not assigned to an exact location on the device
    Info (169086): Pin outroRDM[2] not assigned to an exact location on the device
    Info (169086): Pin outroRDM[1] not assigned to an exact location on the device
    Info (169086): Pin outroRDM[0] not assigned to an exact location on the device
    Info (169086): Pin RIOUTTESTE[7] not assigned to an exact location on the device
    Info (169086): Pin RIOUTTESTE[6] not assigned to an exact location on the device
    Info (169086): Pin RIOUTTESTE[5] not assigned to an exact location on the device
    Info (169086): Pin RIOUTTESTE[4] not assigned to an exact location on the device
    Info (169086): Pin RIOUTTESTE[3] not assigned to an exact location on the device
    Info (169086): Pin RIOUTTESTE[2] not assigned to an exact location on the device
    Info (169086): Pin RIOUTTESTE[1] not assigned to an exact location on the device
    Info (169086): Pin RIOUTTESTE[0] not assigned to an exact location on the device
    Info (169086): Pin TESTEAC[7] not assigned to an exact location on the device
    Info (169086): Pin TESTEAC[6] not assigned to an exact location on the device
    Info (169086): Pin TESTEAC[5] not assigned to an exact location on the device
    Info (169086): Pin TESTEAC[4] not assigned to an exact location on the device
    Info (169086): Pin TESTEAC[3] not assigned to an exact location on the device
    Info (169086): Pin TESTEAC[2] not assigned to an exact location on the device
    Info (169086): Pin TESTEAC[1] not assigned to an exact location on the device
    Info (169086): Pin TESTEAC[0] not assigned to an exact location on the device
    Info (169086): Pin testemem[7] not assigned to an exact location on the device
    Info (169086): Pin testemem[6] not assigned to an exact location on the device
    Info (169086): Pin testemem[5] not assigned to an exact location on the device
    Info (169086): Pin testemem[4] not assigned to an exact location on the device
    Info (169086): Pin testemem[3] not assigned to an exact location on the device
    Info (169086): Pin testemem[2] not assigned to an exact location on the device
    Info (169086): Pin testemem[1] not assigned to an exact location on the device
    Info (169086): Pin testemem[0] not assigned to an exact location on the device
    Info (169086): Pin testePC[7] not assigned to an exact location on the device
    Info (169086): Pin testePC[6] not assigned to an exact location on the device
    Info (169086): Pin testePC[5] not assigned to an exact location on the device
    Info (169086): Pin testePC[4] not assigned to an exact location on the device
    Info (169086): Pin testePC[3] not assigned to an exact location on the device
    Info (169086): Pin testePC[2] not assigned to an exact location on the device
    Info (169086): Pin testePC[1] not assigned to an exact location on the device
    Info (169086): Pin testePC[0] not assigned to an exact location on the device
    Info (169086): Pin testeRDM[7] not assigned to an exact location on the device
    Info (169086): Pin testeRDM[6] not assigned to an exact location on the device
    Info (169086): Pin testeRDM[5] not assigned to an exact location on the device
    Info (169086): Pin testeRDM[4] not assigned to an exact location on the device
    Info (169086): Pin testeRDM[3] not assigned to an exact location on the device
    Info (169086): Pin testeRDM[2] not assigned to an exact location on the device
    Info (169086): Pin testeRDM[1] not assigned to an exact location on the device
    Info (169086): Pin testeRDM[0] not assigned to an exact location on the device
    Info (169086): Pin testereg[7] not assigned to an exact location on the device
    Info (169086): Pin testereg[6] not assigned to an exact location on the device
    Info (169086): Pin testereg[5] not assigned to an exact location on the device
    Info (169086): Pin testereg[4] not assigned to an exact location on the device
    Info (169086): Pin testereg[3] not assigned to an exact location on the device
    Info (169086): Pin testereg[2] not assigned to an exact location on the device
    Info (169086): Pin testereg[1] not assigned to an exact location on the device
    Info (169086): Pin testereg[0] not assigned to an exact location on the device
    Info (169086): Pin testesel[7] not assigned to an exact location on the device
    Info (169086): Pin testesel[6] not assigned to an exact location on the device
    Info (169086): Pin testesel[5] not assigned to an exact location on the device
    Info (169086): Pin testesel[4] not assigned to an exact location on the device
    Info (169086): Pin testesel[3] not assigned to an exact location on the device
    Info (169086): Pin testesel[2] not assigned to an exact location on the device
    Info (169086): Pin testesel[1] not assigned to an exact location on the device
    Info (169086): Pin testesel[0] not assigned to an exact location on the device
    Info (169086): Pin ULASAIDA[7] not assigned to an exact location on the device
    Info (169086): Pin ULASAIDA[6] not assigned to an exact location on the device
    Info (169086): Pin ULASAIDA[5] not assigned to an exact location on the device
    Info (169086): Pin ULASAIDA[4] not assigned to an exact location on the device
    Info (169086): Pin ULASAIDA[3] not assigned to an exact location on the device
    Info (169086): Pin ULASAIDA[2] not assigned to an exact location on the device
    Info (169086): Pin ULASAIDA[1] not assigned to an exact location on the device
    Info (169086): Pin ULASAIDA[0] not assigned to an exact location on the device
    Info (169086): Pin Xba[7] not assigned to an exact location on the device
    Info (169086): Pin Xba[6] not assigned to an exact location on the device
    Info (169086): Pin Xba[5] not assigned to an exact location on the device
    Info (169086): Pin Xba[4] not assigned to an exact location on the device
    Info (169086): Pin Xba[3] not assigned to an exact location on the device
    Info (169086): Pin Xba[2] not assigned to an exact location on the device
    Info (169086): Pin Xba[1] not assigned to an exact location on the device
    Info (169086): Pin Xba[0] not assigned to an exact location on the device
    Info (169086): Pin Yba[7] not assigned to an exact location on the device
    Info (169086): Pin Yba[6] not assigned to an exact location on the device
    Info (169086): Pin Yba[5] not assigned to an exact location on the device
    Info (169086): Pin Yba[4] not assigned to an exact location on the device
    Info (169086): Pin Yba[3] not assigned to an exact location on the device
    Info (169086): Pin Yba[2] not assigned to an exact location on the device
    Info (169086): Pin Yba[1] not assigned to an exact location on the device
    Info (169086): Pin Yba[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Neander.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 97 (unused VREF, 2.5V VCCIO, 0 input, 97 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 14 total pin(s) used --  33 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X0_Y20 to location X9_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.69 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/aluno/Desktop/Neander1/Neander/output_files/Neander.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 722 megabytes
    Info: Processing ended: Tue Apr 18 15:54:15 2023
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/aluno/Desktop/Neander1/Neander/output_files/Neander.fit.smsg.


