+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                           ;
+-----------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; ball|realClock2 ; 33    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ball|real_clock ; 33    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ball            ; 172   ; 181            ; 0            ; 181            ; 52     ; 181             ; 181           ; 181             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; box2|realClock  ; 33    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; box2            ; 36    ; 32             ; 1            ; 32             ; 20     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; box1|realClock  ; 33    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; box1            ; 36    ; 32             ; 1            ; 32             ; 20     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; realClock       ; 33    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
