# Circuitos L√≥gicos II

---
### üëÄ Sobre o reposi√≥rio:

Este reposit√≥rio foi criado para armazenar c√≥digos feitos durante o andamento da cadeira de Circuitos l√≥gicos II do curso de Engenharia de Computa√ß√£o da `UFPB`.</br>

Todos os c√≥digos foram desenvolvidos utilizando system verilog</br>

Sinta-se a vontade para utilizar os c√≥digos deste reposit√≥rio para fins de aprendizagem.

### üåç Onde me encontrar:

Caso queira discutir sobre algum c√≥digo, ou solicitar ajuda pode me contatar.

<div align='center'>

  [![LinkedIn](https://img.shields.io/badge/LinkedIn-blue?style=for-the-badge&logo=linkedin&logoColor=white)](https://www.linkedin.com/in/pedro-cavalcante-898242185/)
  [![Instagram](https://img.shields.io/badge/Instagram-purple?style=for-the-badge&logo=instagram&logoColor=white)](https://www.instagram.com/pedr0cavalcante/)
  [![Gmail](https://img.shields.io/badge/Gmail-darkred?style=for-the-badge&logo=gmail&logoColor=white)](mailto:pedro.ricardo@academico.ufpb.br)
</div>

---
# üõ†Ô∏è Usando System Verilog (Algumas coisas)

## üîç O que √© System Verilog ?

SystemVerilog √© uma linguagem de descri√ß√£o de hardware (HDL) utilizada principalmente para projetar e verificar circuitos digitais e sistemas complexos. Ela expande a funcionalidade da linguagem Verilog e oferece recursos poderosos para modelagem, simula√ß√£o e verifica√ß√£o de hardware.

---

## O "module"

O "module" em SystemVerilog √© uma constru√ß√£o fundamental para definir componentes de hardware independentes e reutiliz√°veis. Ele representa um bloco de design com entradas, sa√≠das e possivelmente atribui√ß√µes internas que definem sua funcionalidade. Os m√≥dulos podem ser interconectados para formar hierarquias de design, promovendo modularidade e reutiliza√ß√£o de c√≥digo

#### Como utilizar:

~~~sv
module <nome do modulo>(declara√ß√£o das portas);

//descri√ß√£o do comportamento

endmodule
~~~

#### Exemplo:

~~~sv
module decoder(input logic [1:0] sel, output logic [3:0] out);
  always_comb begin
  case(sel)
    2'b00: out = 4'b0001;
    2'b01: out = 4'b0010;
    2'b10: out = 4'b0100;
    2'b11: out = 4'b1000;
  endcase
  end
endmodule
~~~

---

##  O tipo de dado "Logic"

O tipo de dado logic em SystemVerilog √© usado para representar valores l√≥gicos em circuitos digitais. Ele pode assumir tr√™s valores poss√≠veis: 0, 1 e x (desconhecido ou indefinido). O tipo logic √© mais abstrato e flex√≠vel do que os tipos tradicionais como reg ou wire.

~~~ sv
(input logic [1:0] sel, output logic [3:0] out);
~~~

---

## O bloco "always_comb"


O bloco always_comb √© uma constru√ß√£o fundamental em SystemVerilog que √© usado para descrever combina√ß√µes l√≥gicas em um design digital. Ele √© usado para especificar como os sinais combinat√≥rios (aqueles cujo valor √© diretamente derivado das entradas) s√£o calculados com base em suas entradas.

~~~ sv
always_comb begin

end
~~~

---

## O "case"

A constru√ß√£o case em SystemVerilog √© usada para criar sele√ß√µes condicionais multiplamente ramificadas, permitindo que diferentes a√ß√µes sejam executadas com base no valor de uma express√£o. Ela √© frequentemente usada para simplificar o c√≥digo quando h√° muitas condi√ß√µes diferentes a serem avaliadas.

~~~ sv
case(sel)

endcase
~~~

---

## O "always @ *"

A constru√ß√£o always @ * √© usada para criar blocos combinat√≥rios em Verilog, onde o bloco √© executado sempre que qualquer sinal dentro do escopo do bloco for alterado. Essa sintaxe √© conhecida como "sensibilidade autom√°tica" ou "sensibilidade a todos".

~~~ sv
always @ * begin

end
~~~

---

## O "always_ff"

A constru√ß√£o always_ff √© uma sintaxe espec√≠fica do SystemVerilog, utilizada para criar blocos sequenciais que descrevem a atualiza√ß√£o de elementos de mem√≥ria, como flip-flops. Esses blocos s√£o usados para modelar a l√≥gica sequencial em um design digital, onde o comportamento depende do estado anterior dos sinais.

~~~ sv
module sequential_logic(input logic clk, input logic rst, input logic data, output logic q);
    always_ff @(posedge clk or posedge rst) begin
        if (rst)
            q <= 1'b0;    // Reset ass√≠ncrono
        else
            q <= data;    // Atualiza√ß√£o s√≠ncrona na borda de subida do clk
    end
endmodule
~~~

Neste exemplo, o bloco always_ff √© sens√≠vel √†s bordas de subida do sinal de clock clk e de reset ass√≠ncrono rst. Quando rst √© ativado, o flip-flop √© redefinido para 0. Quando ocorre uma borda de subida em clk e o reset n√£o est√° ativo, o valor de data √© carregado no flip-flop.

---

## O "assign"

A constru√ß√£o assign em SystemVerilog √© usada para realizar atribui√ß√µes cont√≠nuas de valores a fios (wires) ou sinais combinat√≥rios em um design digital. Ela √© usada para definir rela√ß√µes l√≥gicas simples sem a necessidade de criar um bloco procedural como o always.

~~~sv
 assign result = a & b;  // Atribui√ß√£o cont√≠nua da opera√ß√£o AND
~~~