TimeQuest Timing Analyzer report for MIC1
Sun Jan 05 16:31:49 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'CLOCK'
 22. Fast Model Hold: 'CLOCK'
 23. Fast Model Minimum Pulse Width: 'CLOCK'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MIC1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F484I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 14.6 MHz ; 14.6 MHz        ; CLOCK      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -33.741 ; -7828.345     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -2.411 ; -52.498       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -2.567 ; -1991.689             ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                                      ;
+---------+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                     ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -33.741 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 34.192     ;
; -33.741 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 34.192     ;
; -33.741 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 34.192     ;
; -33.741 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 34.192     ;
; -33.741 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 34.192     ;
; -33.741 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 34.192     ;
; -33.741 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 34.192     ;
; -33.741 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 34.192     ;
; -33.741 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 34.192     ;
; -32.995 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.207     ; 28.828     ;
; -32.852 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.208     ; 28.684     ;
; -32.527 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.207     ; 28.360     ;
; -32.299 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.922     ; 28.417     ;
; -32.120 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.885     ; 28.275     ;
; -32.035 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst2                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.513     ; 28.562     ;
; -31.884 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.514     ; 28.410     ;
; -31.830 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.922     ; 27.948     ;
; -31.796 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.208     ; 27.628     ;
; -31.624 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.207     ; 27.457     ;
; -31.520 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst                                                  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.922     ; 27.638     ;
; -31.445 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 31.896     ;
; -31.445 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 31.896     ;
; -31.445 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 31.896     ;
; -31.445 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 31.896     ;
; -31.445 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 31.896     ;
; -31.445 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 31.896     ;
; -31.445 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 31.896     ;
; -31.445 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 31.896     ;
; -31.445 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.089     ; 31.896     ;
; -31.335 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.208     ; 27.167     ;
; -31.285 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst                                                  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.650     ; 27.675     ;
; -31.231 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.577     ; 27.694     ;
; -31.090 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.922     ; 27.208     ;
; -31.052 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.577     ; 27.515     ;
; -30.996 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.650     ; 27.386     ;
; -30.847 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.922     ; 26.965     ;
; -30.805 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.207     ; 26.638     ;
; -30.699 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.207     ; 26.532     ;
; -30.655 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst2                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.574     ; 27.121     ;
; -30.609 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst2                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.513     ; 27.136     ;
; -30.580 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst2                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.922     ; 26.698     ;
; -30.556 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.208     ; 26.388     ;
; -30.531 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.650     ; 26.921     ;
; -30.415 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst2                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.885     ; 26.570     ;
; -30.398 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.885     ; 26.553     ;
; -30.307 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.577     ; 26.770     ;
; -30.231 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.207     ; 26.064     ;
; -30.203 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.697      ; 33.440     ;
; -30.203 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.697      ; 33.440     ;
; -30.203 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.697      ; 33.440     ;
; -30.203 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.697      ; 33.440     ;
; -30.203 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.697      ; 33.440     ;
; -30.203 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.697      ; 33.440     ;
; -30.203 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.697      ; 33.440     ;
; -30.203 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.697      ; 33.440     ;
; -30.203 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.697      ; 33.440     ;
; -30.179 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.575     ; 26.644     ;
; -30.174 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst                                                  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.089     ; 26.125     ;
; -30.149 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst                                                  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.885     ; 26.304     ;
; -30.136 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.514     ; 26.662     ;
; -30.111 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.787     ; 28.364     ;
; -30.098 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.650     ; 26.488     ;
; -30.069 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.303     ;
; -30.069 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.303     ;
; -30.069 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.303     ;
; -30.069 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.303     ;
; -30.069 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.303     ;
; -30.069 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.303     ;
; -30.069 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.303     ;
; -30.069 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.303     ;
; -30.069 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.303     ;
; -30.066 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.885     ; 26.221     ;
; -30.063 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.885     ; 26.218     ;
; -30.023 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.787     ; 28.276     ;
; -30.003 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.922     ; 26.121     ;
; -29.956 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.207     ; 25.789     ;
; -29.939 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.116     ; 25.863     ;
; -29.927 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.922     ; 26.045     ;
; -29.899 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.089     ; 25.850     ;
; -29.824 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.885     ; 25.979     ;
; -29.811 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.045     ;
; -29.811 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.045     ;
; -29.811 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.045     ;
; -29.811 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.045     ;
; -29.811 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.045     ;
; -29.811 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.045     ;
; -29.811 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.045     ;
; -29.811 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.045     ;
; -29.811 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 2.694      ; 33.045     ;
; -29.787 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.886     ; 25.941     ;
; -29.739 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst2                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.513     ; 26.266     ;
; -29.716 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.786     ; 27.970     ;
; -29.638 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -2.787     ; 27.891     ;
; -29.621 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.514     ; 26.147     ;
; -29.588 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.514     ; 26.114     ;
; -29.565 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.082     ; 30.023     ;
; -29.565 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.082     ; 30.023     ;
; -29.565 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.082     ; 30.023     ;
; -29.565 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.082     ; 30.023     ;
; -29.565 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.082     ; 30.023     ;
+---------+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.411 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.444      ; 1.839      ;
; -2.408 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.444      ; 1.842      ;
; -2.082 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.169      ;
; -1.943 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 4.444      ; 2.307      ;
; -1.943 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.444      ; 2.307      ;
; -1.943 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.444      ; 2.307      ;
; -1.943 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst3                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.444      ; 2.307      ;
; -1.936 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.444      ; 2.314      ;
; -1.933 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst                                                ; CLOCK        ; CLOCK       ; -0.500       ; 4.444      ; 2.317      ;
; -1.932 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.444      ; 2.318      ;
; -1.622 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.425      ; 2.609      ;
; -1.622 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 4.425      ; 2.609      ;
; -1.622 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.425      ; 2.609      ;
; -1.622 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst                                                ; CLOCK        ; CLOCK       ; -0.500       ; 4.425      ; 2.609      ;
; -1.622 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.425      ; 2.609      ;
; -1.618 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst1                                                ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.633      ;
; -1.618 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.633      ;
; -1.618 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst                                                ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.633      ;
; -1.618 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.633      ;
; -1.610 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.641      ;
; -1.608 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst                                                ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.643      ;
; -1.604 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.647      ;
; -1.287 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst3                                                ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.964      ;
; -1.287 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst                                                ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.964      ;
; -1.287 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.964      ;
; -1.287 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.964      ;
; -1.280 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.971      ;
; -1.280 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.445      ; 2.971      ;
; -1.228 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst                                                ; CLOCK        ; CLOCK       ; -0.500       ; 4.426      ; 3.004      ;
; -1.228 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.426      ; 3.004      ;
; -1.228 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst                                                ; CLOCK        ; CLOCK       ; -0.500       ; 4.426      ; 3.004      ;
; -1.228 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 4.426      ; 3.004      ;
; 0.372  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst           ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 3.643      ; 4.321      ;
; 0.428  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 3.642      ; 4.376      ;
; 0.518  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 3.670      ; 4.494      ;
; 0.611  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_we_reg       ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.471      ;
; 0.611  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg0 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.471      ;
; 0.611  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.471      ;
; 0.611  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.471      ;
; 0.611  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.471      ;
; 0.611  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg4 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.471      ;
; 0.611  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg5 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.471      ;
; 0.611  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg6 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.471      ;
; 0.611  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg7 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.471      ;
; 0.611  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg8 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.471      ;
; 0.611  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg9 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.471      ;
; 0.613  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_we_reg       ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.473      ;
; 0.613  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg0 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.473      ;
; 0.613  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.473      ;
; 0.613  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.473      ;
; 0.613  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.473      ;
; 0.613  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg4 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.473      ;
; 0.613  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg5 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.473      ;
; 0.613  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg6 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.473      ;
; 0.613  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg7 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.473      ;
; 0.613  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg8 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.473      ;
; 0.613  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg9 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.054      ; 5.473      ;
; 0.681  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_we_reg       ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.563      ;
; 0.681  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg0 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.563      ;
; 0.681  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.563      ;
; 0.681  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.563      ;
; 0.681  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.563      ;
; 0.681  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg4 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.563      ;
; 0.681  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg5 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.563      ;
; 0.681  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg6 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.563      ;
; 0.681  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg7 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.563      ;
; 0.681  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg8 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.563      ;
; 0.681  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg9 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.563      ;
; 0.687  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a6~portb_we_reg       ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.075      ; 5.568      ;
; 0.687  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a6~portb_address_reg0 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.075      ; 5.568      ;
; 0.687  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a6~portb_address_reg1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.075      ; 5.568      ;
; 0.687  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a6~portb_address_reg2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.075      ; 5.568      ;
; 0.687  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a6~portb_address_reg3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.075      ; 5.568      ;
; 0.687  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a6~portb_address_reg4 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.075      ; 5.568      ;
; 0.687  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a6~portb_address_reg5 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.075      ; 5.568      ;
; 0.687  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a6~portb_address_reg6 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.075      ; 5.568      ;
; 0.687  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a6~portb_address_reg7 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.075      ; 5.568      ;
; 0.687  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a6~portb_address_reg8 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.075      ; 5.568      ;
; 0.687  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a6~portb_address_reg9 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.075      ; 5.568      ;
; 0.702  ; CPU:inst|CONTROL_UNIT:inst2|inst3[5]                                                                     ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5 ; CLOCK        ; CLOCK       ; 0.000        ; 1.181      ; 2.150      ;
; 0.705  ; CPU:inst|CONTROL_UNIT:inst2|inst3[3]                                                                     ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3 ; CLOCK        ; CLOCK       ; 0.000        ; 1.181      ; 2.153      ;
; 0.706  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 3.669      ; 4.681      ;
; 0.714  ; CPU:inst|CONTROL_UNIT:inst2|inst3[7]                                                                     ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7 ; CLOCK        ; CLOCK       ; 0.000        ; 1.181      ; 2.162      ;
; 0.717  ; CPU:inst|CONTROL_UNIT:inst2|inst3[6]                                                                     ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6 ; CLOCK        ; CLOCK       ; 0.000        ; 1.181      ; 2.165      ;
; 0.776  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 3.642      ; 4.724      ;
; 0.931  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_we_reg       ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.073      ; 5.810      ;
; 0.931  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg0 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.073      ; 5.810      ;
; 0.931  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.073      ; 5.810      ;
; 0.931  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.073      ; 5.810      ;
; 0.931  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.073      ; 5.810      ;
; 0.931  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg4 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.073      ; 5.810      ;
; 0.931  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg5 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.073      ; 5.810      ;
; 0.931  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg6 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.073      ; 5.810      ;
; 0.931  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg7 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.073      ; 5.810      ;
; 0.931  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg8 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.073      ; 5.810      ;
; 0.931  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a5~portb_address_reg9 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                               ; CLOCK        ; CLOCK       ; -0.500       ; 5.073      ; 5.810      ;
; 1.024  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_we_reg       ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.906      ;
; 1.024  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg0 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.906      ;
; 1.024  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.906      ;
; 1.024  ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a7~portb_address_reg2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst                                                ; CLOCK        ; CLOCK       ; -0.500       ; 5.076      ; 5.906      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 41.976 ; 41.976 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 23.748 ; 23.748 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 24.357 ; 24.357 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 24.055 ; 24.055 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 26.767 ; 26.767 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.619 ; 26.619 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 26.750 ; 26.750 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 24.356 ; 24.356 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 27.406 ; 27.406 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 30.451 ; 30.451 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 28.498 ; 28.498 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 31.327 ; 31.327 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 29.177 ; 29.177 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 30.863 ; 30.863 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 32.907 ; 32.907 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 30.652 ; 30.652 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 33.669 ; 33.669 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 34.362 ; 34.362 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 35.975 ; 35.975 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 35.133 ; 35.133 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 36.278 ; 36.278 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 36.164 ; 36.164 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 37.331 ; 37.331 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 36.667 ; 36.667 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.102 ; 37.102 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.811 ; 37.811 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 38.778 ; 38.778 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 38.949 ; 38.949 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 39.975 ; 39.975 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 40.928 ; 40.928 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 41.976 ; 41.976 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 41.002 ; 41.002 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.338 ; 41.338 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 16.143 ; 16.143 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.688 ; 14.688 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.717 ; 14.717 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.378 ; 14.378 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 13.904 ; 13.904 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 15.083 ; 15.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.916 ; 13.916 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 15.989 ; 15.989 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.361 ; 14.361 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.780 ; 14.780 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.423 ; 14.423 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 15.081 ; 15.081 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 15.816 ; 15.816 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 13.470 ; 13.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 13.566 ; 13.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 12.519 ; 12.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.632 ; 14.632 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 11.794 ; 11.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 12.541 ; 12.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.592 ; 14.592 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 12.529 ; 12.529 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.730 ; 14.730 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 13.826 ; 13.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 15.837 ; 15.837 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 15.003 ; 15.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 16.143 ; 16.143 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.683 ; 14.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 15.292 ; 15.292 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.888 ; 13.888 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.537 ; 14.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 15.041 ; 15.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 15.315 ; 15.315 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 15.005 ; 15.005 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 17.557 ; 17.557 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 16.575 ; 16.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 16.524 ; 16.524 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 17.273 ; 17.273 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 15.461 ; 15.461 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 15.846 ; 15.846 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 16.128 ; 16.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 15.025 ; 15.025 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 15.535 ; 15.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 15.868 ; 15.868 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 17.557 ; 17.557 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 16.170 ; 16.170 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 15.767 ; 15.767 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 15.537 ; 15.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 16.151 ; 16.151 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 15.330 ; 15.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 16.026 ; 16.026 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 17.183 ; 17.183 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 16.462 ; 16.462 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 15.575 ; 15.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 16.518 ; 16.518 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 15.782 ; 15.782 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 15.335 ; 15.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 15.927 ; 15.927 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 15.428 ; 15.428 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 16.366 ; 16.366 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 16.811 ; 16.811 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 16.535 ; 16.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 14.948 ; 14.948 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 16.342 ; 16.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 15.674 ; 15.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 15.219 ; 15.219 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 14.280 ; 14.280 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 9.080  ; 9.080  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 13.123 ; 13.123 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 12.671 ; 12.671 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 13.123 ; 13.123 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 12.502 ; 12.502 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 11.219 ; 11.219 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 12.250 ; 12.250 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 12.325 ; 12.325 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 11.252 ; 11.252 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 11.784 ; 11.784 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.923 ; 12.923 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.923 ; 12.923 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 16.403 ; 16.403 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 15.082 ; 15.082 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 13.960 ; 13.960 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 15.432 ; 15.432 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 14.920 ; 14.920 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 15.022 ; 15.022 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 14.717 ; 14.717 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 14.254 ; 14.254 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 13.999 ; 13.999 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 15.202 ; 15.202 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 15.021 ; 15.021 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 15.101 ; 15.101 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 15.070 ; 15.070 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 13.945 ; 13.945 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 15.423 ; 15.423 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 13.549 ; 13.549 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 15.016 ; 15.016 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 16.206 ; 16.206 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 16.403 ; 16.403 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 16.007 ; 16.007 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 16.379 ; 16.379 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 13.852 ; 13.852 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 14.669 ; 14.669 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 15.382 ; 15.382 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 14.639 ; 14.639 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 15.148 ; 15.148 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 15.323 ; 15.323 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 14.937 ; 14.937 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 14.641 ; 14.641 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 15.378 ; 15.378 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 15.602 ; 15.602 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 14.154 ; 14.154 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 15.039 ; 15.039 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 42.222 ; 42.222 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 24.150 ; 24.150 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 24.855 ; 24.855 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 24.052 ; 24.052 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 27.013 ; 27.013 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.865 ; 26.865 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 26.996 ; 26.996 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 24.602 ; 24.602 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 27.652 ; 27.652 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 30.697 ; 30.697 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 28.744 ; 28.744 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 31.573 ; 31.573 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 29.423 ; 29.423 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 31.109 ; 31.109 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 33.153 ; 33.153 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 30.898 ; 30.898 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 33.915 ; 33.915 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 34.608 ; 34.608 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 36.221 ; 36.221 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 35.379 ; 35.379 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 36.524 ; 36.524 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 36.410 ; 36.410 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 37.577 ; 37.577 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 36.913 ; 36.913 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.348 ; 37.348 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 38.057 ; 38.057 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 39.024 ; 39.024 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 39.195 ; 39.195 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 40.221 ; 40.221 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 41.174 ; 41.174 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 42.222 ; 42.222 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 41.248 ; 41.248 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.584 ; 41.584 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 17.036 ; 17.036 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 13.795 ; 13.795 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 13.057 ; 13.057 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 12.292 ; 12.292 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 13.789 ; 13.789 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 14.235 ; 14.235 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 12.672 ; 12.672 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 12.362 ; 12.362 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 14.021 ; 14.021 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 17.036 ; 17.036 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 14.171 ; 14.171 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 14.589 ; 14.589 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 15.048 ; 15.048 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 14.047 ; 14.047 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 14.571 ; 14.571 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 15.238 ; 15.238 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 15.542 ; 15.542 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 14.813 ; 14.813 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 14.290 ; 14.290 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 13.593 ; 13.593 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 13.155 ; 13.155 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 13.651 ; 13.651 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.902 ; 13.902 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 13.550 ; 13.550 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 13.849 ; 13.849 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 12.223 ; 12.223 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 13.652 ; 13.652 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 12.769 ; 12.769 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 12.707 ; 12.707 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 12.752 ; 12.752 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 12.270 ; 12.270 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 12.263 ; 12.263 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 12.242 ; 12.242 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 13.381 ; 13.381 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 14.164 ; 14.164 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 14.476 ; 14.476 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 13.367 ; 13.367 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 17.629 ; 17.629 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 17.015 ; 17.015 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 14.035 ; 14.035 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 16.451 ; 16.451 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 16.760 ; 16.760 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 17.216 ; 17.216 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 17.607 ; 17.607 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 17.629 ; 17.629 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 16.569 ; 16.569 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 16.612 ; 16.612 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 14.464 ; 14.464 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 15.225 ; 15.225 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 14.992 ; 14.992 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 14.634 ; 14.634 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 16.612 ; 16.612 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 15.567 ; 15.567 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 15.943 ; 15.943 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 14.464 ; 14.464 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 17.795 ; 17.795 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 17.300 ; 17.300 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 15.952 ; 15.952 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 16.648 ; 16.648 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 15.969 ; 15.969 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 18.450 ; 18.450 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 19.897 ; 19.897 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 16.325 ; 16.325 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 19.075 ; 19.075 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 19.874 ; 19.874 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 21.026 ; 21.026 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 18.455 ; 18.455 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 20.017 ; 20.017 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 19.025 ; 19.025 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 19.663 ; 19.663 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 19.079 ; 19.079 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 18.458 ; 18.458 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 19.004 ; 19.004 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 19.530 ; 19.530 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 18.777 ; 18.777 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 18.119 ; 18.119 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 18.356 ; 18.356 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 19.932 ; 19.932 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 17.185 ; 17.185 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 17.857 ; 17.857 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 11.794 ; 11.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.688 ; 14.688 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.717 ; 14.717 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.378 ; 14.378 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 13.904 ; 13.904 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 15.083 ; 15.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.916 ; 13.916 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 15.989 ; 15.989 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.361 ; 14.361 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.780 ; 14.780 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.423 ; 14.423 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 15.081 ; 15.081 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 15.816 ; 15.816 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 13.470 ; 13.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 13.566 ; 13.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 12.519 ; 12.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.632 ; 14.632 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 11.794 ; 11.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 12.541 ; 12.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.592 ; 14.592 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 12.529 ; 12.529 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.730 ; 14.730 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 13.826 ; 13.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 15.837 ; 15.837 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 15.003 ; 15.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 16.143 ; 16.143 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.683 ; 14.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 15.292 ; 15.292 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.888 ; 13.888 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.537 ; 14.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 15.041 ; 15.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 15.315 ; 15.315 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 15.005 ; 15.005 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 14.280 ; 14.280 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 16.575 ; 16.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 16.524 ; 16.524 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 17.273 ; 17.273 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 15.461 ; 15.461 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 15.846 ; 15.846 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 16.128 ; 16.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 15.025 ; 15.025 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 15.535 ; 15.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 15.868 ; 15.868 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 17.557 ; 17.557 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 16.170 ; 16.170 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 15.767 ; 15.767 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 15.537 ; 15.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 16.151 ; 16.151 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 15.330 ; 15.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 16.026 ; 16.026 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 17.183 ; 17.183 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 16.462 ; 16.462 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 15.575 ; 15.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 16.518 ; 16.518 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 15.782 ; 15.782 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 15.335 ; 15.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 15.927 ; 15.927 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 15.428 ; 15.428 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 16.366 ; 16.366 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 16.811 ; 16.811 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 16.535 ; 16.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 14.948 ; 14.948 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 16.342 ; 16.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 15.674 ; 15.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 15.219 ; 15.219 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 14.280 ; 14.280 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 9.080  ; 9.080  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 11.219 ; 11.219 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 12.671 ; 12.671 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 13.123 ; 13.123 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 12.502 ; 12.502 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 11.219 ; 11.219 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 12.250 ; 12.250 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 12.325 ; 12.325 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 11.252 ; 11.252 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 11.784 ; 11.784 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.526 ; 12.526 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.526 ; 12.526 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 13.549 ; 13.549 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 15.082 ; 15.082 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 13.960 ; 13.960 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 15.432 ; 15.432 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 14.920 ; 14.920 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 15.022 ; 15.022 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 14.717 ; 14.717 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 14.254 ; 14.254 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 13.999 ; 13.999 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 15.202 ; 15.202 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 15.021 ; 15.021 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 15.101 ; 15.101 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 15.070 ; 15.070 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 13.945 ; 13.945 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 15.423 ; 15.423 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 13.549 ; 13.549 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 15.016 ; 15.016 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 16.206 ; 16.206 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 16.403 ; 16.403 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 16.007 ; 16.007 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 16.379 ; 16.379 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 13.852 ; 13.852 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 14.669 ; 14.669 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 15.382 ; 15.382 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 14.639 ; 14.639 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 15.148 ; 15.148 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 15.323 ; 15.323 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 14.937 ; 14.937 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 14.641 ; 14.641 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 15.378 ; 15.378 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 15.602 ; 15.602 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 14.154 ; 14.154 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 15.039 ; 15.039 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.572 ; 14.572 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 16.116 ; 16.116 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.367 ; 16.367 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.639 ; 16.639 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 16.825 ; 16.825 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 15.776 ; 15.776 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 16.293 ; 16.293 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 14.572 ; 14.572 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 16.553 ; 16.553 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 18.639 ; 18.639 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 16.571 ; 16.571 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 17.433 ; 17.433 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 16.428 ; 16.428 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 17.447 ; 17.447 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 18.822 ; 18.822 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 16.594 ; 16.594 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 18.409 ; 18.409 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 19.133 ; 19.133 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 18.972 ; 18.972 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 18.287 ; 18.287 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 18.172 ; 18.172 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 16.899 ; 16.899 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 18.297 ; 18.297 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 17.495 ; 17.495 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 17.458 ; 17.458 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 16.940 ; 16.940 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 17.894 ; 17.894 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 17.431 ; 17.431 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 16.922 ; 16.922 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 17.758 ; 17.758 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 18.244 ; 18.244 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 15.717 ; 15.717 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 17.030 ; 17.030 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 12.223 ; 12.223 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 13.795 ; 13.795 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 13.057 ; 13.057 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 12.292 ; 12.292 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 13.789 ; 13.789 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 14.235 ; 14.235 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 12.672 ; 12.672 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 12.362 ; 12.362 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 14.021 ; 14.021 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 17.036 ; 17.036 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 14.171 ; 14.171 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 14.589 ; 14.589 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 15.048 ; 15.048 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 14.047 ; 14.047 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 14.571 ; 14.571 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 15.238 ; 15.238 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 15.542 ; 15.542 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 14.813 ; 14.813 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 14.290 ; 14.290 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 13.593 ; 13.593 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 13.155 ; 13.155 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 13.651 ; 13.651 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.902 ; 13.902 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 13.550 ; 13.550 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 13.849 ; 13.849 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 12.223 ; 12.223 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 13.652 ; 13.652 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 12.769 ; 12.769 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 12.707 ; 12.707 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 12.752 ; 12.752 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 12.270 ; 12.270 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 12.263 ; 12.263 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 12.242 ; 12.242 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 13.381 ; 13.381 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 14.164 ; 14.164 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 14.476 ; 14.476 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 13.367 ; 13.367 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 8.535  ; 8.535  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 10.514 ; 10.514 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 8.535  ; 8.535  ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 9.914  ; 9.914  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 10.261 ; 10.261 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 10.714 ; 10.714 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 11.105 ; 11.105 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 11.124 ; 11.124 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 10.064 ; 10.064 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 15.624 ; 15.624 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -9.976 ; -2329.378     ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -0.756 ; -15.293       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -2.000 ; -1476.836             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.976 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.450     ;
; -9.976 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.450     ;
; -9.976 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.450     ;
; -9.976 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.450     ;
; -9.976 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.450     ;
; -9.976 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.450     ;
; -9.976 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.450     ;
; -9.976 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.450     ;
; -9.976 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 10.450     ;
; -9.341 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.815      ;
; -9.341 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.815      ;
; -9.341 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.815      ;
; -9.341 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.815      ;
; -9.341 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.815      ;
; -9.341 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.815      ;
; -9.341 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.815      ;
; -9.341 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.815      ;
; -9.341 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.056     ; 9.815      ;
; -8.989 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.805      ; 10.324     ;
; -8.989 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.805      ; 10.324     ;
; -8.989 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.805      ; 10.324     ;
; -8.989 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.805      ; 10.324     ;
; -8.989 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.805      ; 10.324     ;
; -8.989 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.805      ; 10.324     ;
; -8.989 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.805      ; 10.324     ;
; -8.989 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.805      ; 10.324     ;
; -8.989 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.805      ; 10.324     ;
; -8.934 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.265     ;
; -8.934 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.265     ;
; -8.934 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.265     ;
; -8.934 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.265     ;
; -8.934 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.265     ;
; -8.934 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.265     ;
; -8.934 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.265     ;
; -8.934 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.265     ;
; -8.934 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.265     ;
; -8.863 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.194     ;
; -8.863 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.194     ;
; -8.863 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.194     ;
; -8.863 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.194     ;
; -8.863 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.194     ;
; -8.863 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.194     ;
; -8.863 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.194     ;
; -8.863 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.194     ;
; -8.863 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.801      ; 10.194     ;
; -8.804 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.686     ; 8.148      ;
; -8.785 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.049     ; 9.266      ;
; -8.785 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.049     ; 9.266      ;
; -8.785 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.049     ; 9.266      ;
; -8.785 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.049     ; 9.266      ;
; -8.785 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.049     ; 9.266      ;
; -8.785 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.049     ; 9.266      ;
; -8.785 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.049     ; 9.266      ;
; -8.785 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.049     ; 9.266      ;
; -8.785 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.049     ; 9.266      ;
; -8.781 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.686     ; 8.125      ;
; -8.687 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.686     ; 8.031      ;
; -8.677 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.642     ; 8.065      ;
; -8.607 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.810      ; 9.947      ;
; -8.607 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.810      ; 9.947      ;
; -8.607 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.810      ; 9.947      ;
; -8.607 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.810      ; 9.947      ;
; -8.607 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.810      ; 9.947      ;
; -8.607 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.810      ; 9.947      ;
; -8.607 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.810      ; 9.947      ;
; -8.607 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.810      ; 9.947      ;
; -8.607 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.810      ; 9.947      ;
; -8.582 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.617     ; 7.995      ;
; -8.569 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst2                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.510     ; 8.089      ;
; -8.546 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 10.546     ;
; -8.546 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 10.546     ;
; -8.546 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 10.546     ;
; -8.546 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 10.546     ;
; -8.546 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 10.546     ;
; -8.546 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 10.546     ;
; -8.546 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 10.546     ;
; -8.546 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 10.546     ;
; -8.546 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.470      ; 10.546     ;
; -8.522 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.512     ; 8.040      ;
; -8.494 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.642     ; 7.882      ;
; -8.483 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.686     ; 7.827      ;
; -8.432 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.561      ; 10.523     ;
; -8.432 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.561      ; 10.523     ;
; -8.432 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.561      ; 10.523     ;
; -8.432 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.561      ; 10.523     ;
; -8.432 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.561      ; 10.523     ;
; -8.432 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.561      ; 10.523     ;
; -8.432 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.561      ; 10.523     ;
; -8.432 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.561      ; 10.523     ;
; -8.432 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.561      ; 10.523     ;
; -8.419 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                                ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.686     ; 7.763      ;
; -8.419 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst                                                  ; CPU:inst|CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.642     ; 7.807      ;
; -8.407 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.481      ; 10.418     ;
; -8.407 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.481      ; 10.418     ;
; -8.407 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.481      ; 10.418     ;
; -8.407 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.481      ; 10.418     ;
; -8.407 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.481      ; 10.418     ;
; -8.407 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.481      ; 10.418     ;
; -8.407 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.481      ; 10.418     ;
; -8.407 ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.481      ; 10.418     ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.756 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.613      ;
; -0.754 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.615      ;
; -0.670 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.699      ;
; -0.634 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.735      ;
; -0.633 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.736      ;
; -0.632 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.737      ;
; -0.556 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.813      ;
; -0.551 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.818      ;
; -0.547 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.822      ;
; -0.534 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst                                                  ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.835      ;
; -0.534 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.835      ;
; -0.534 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.835      ;
; -0.534 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst3                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.835      ;
; -0.449 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst1                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.920      ;
; -0.449 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.920      ;
; -0.449 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.920      ;
; -0.449 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.721      ; 0.920      ;
; -0.436 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.704      ; 0.916      ;
; -0.436 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.704      ; 0.916      ;
; -0.436 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.704      ; 0.916      ;
; -0.436 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.704      ; 0.916      ;
; -0.436 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.704      ; 0.916      ;
; -0.363 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst3                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.722      ; 1.007      ;
; -0.363 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.722      ; 1.007      ;
; -0.363 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.722      ; 1.007      ;
; -0.363 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.722      ; 1.007      ;
; -0.360 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.722      ; 1.010      ;
; -0.360 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.722      ; 1.010      ;
; -0.319 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.704      ; 1.033      ;
; -0.319 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst1                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.704      ; 1.033      ;
; -0.319 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst                                                 ; CLOCK        ; CLOCK       ; -0.500       ; 1.704      ; 1.033      ;
; -0.319 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1                                                ; CLOCK        ; CLOCK       ; -0.500       ; 1.704      ; 1.033      ;
; 0.011  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.207      ; 1.366      ;
; 0.022  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.208      ; 1.378      ;
; 0.036  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.185      ; 1.369      ;
; 0.046  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.184      ; 1.378      ;
; 0.133  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.184      ; 1.465      ;
; 0.207  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.211      ; 1.566      ;
; 0.252  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.184      ; 1.584      ;
; 0.289  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.207      ; 1.644      ;
; 0.323  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.034      ; 1.505      ;
; 0.325  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.034      ; 1.507      ;
; 0.327  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.034      ; 1.509      ;
; 0.329  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.034      ; 1.511      ;
; 0.388  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.208      ; 1.744      ;
; 0.401  ; CPU:inst|CONTROL_UNIT:inst2|inst3[4]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; CLOCK        ; CLOCK       ; 0.000        ; 0.059      ; 0.595      ;
; 0.403  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.207      ; 1.758      ;
; 0.404  ; CPU:inst|CONTROL_UNIT:inst2|inst3[3]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; CLOCK        ; CLOCK       ; 0.000        ; 0.059      ; 0.598      ;
; 0.407  ; CPU:inst|CONTROL_UNIT:inst2|inst3[7]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; CLOCK        ; CLOCK       ; 0.000        ; 0.059      ; 0.601      ;
; 0.407  ; CPU:inst|CONTROL_UNIT:inst2|inst3[5]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; CLOCK        ; CLOCK       ; 0.000        ; 0.059      ; 0.601      ;
; 0.409  ; CPU:inst|CONTROL_UNIT:inst2|inst3[6]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; CLOCK        ; CLOCK       ; 0.000        ; 0.059      ; 0.603      ;
; 0.414  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.033      ; 1.595      ;
; 0.416  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.033      ; 1.597      ;
; 0.449  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.110      ; 1.707      ;
; 0.459  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.109      ; 1.716      ;
; 0.462  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.206      ; 1.816      ;
; 0.469  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.017      ; 1.634      ;
; 0.472  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.017      ; 1.637      ;
; 0.476  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.179      ; 1.803      ;
; 0.482  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.004      ; 1.634      ;
; 0.483  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.134      ; 1.765      ;
; 0.485  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.004      ; 1.637      ;
; 0.494  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.135      ; 1.777      ;
; 0.506  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.207      ; 1.861      ;
; 0.522  ; CPU:inst|CONTROL_UNIT:inst2|inst3[2]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; CLOCK        ; CLOCK       ; 0.000        ; 0.059      ; 0.716      ;
; 0.525  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst2  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.206      ; 1.879      ;
; 0.526  ; CPU:inst|CONTROL_UNIT:inst2|inst3[5]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ; CLOCK        ; CLOCK       ; 0.000        ; 0.085      ; 0.746      ;
; 0.527  ; CPU:inst|CONTROL_UNIT:inst2|inst3[3]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ; CLOCK        ; CLOCK       ; 0.000        ; 0.085      ; 0.747      ;
; 0.528  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.033      ; 1.709      ;
; 0.529  ; CPU:inst|CONTROL_UNIT:inst2|inst3[7]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ; CLOCK        ; CLOCK       ; 0.000        ; 0.085      ; 0.749      ;
; 0.530  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.033      ; 1.711      ;
; 0.531  ; CPU:inst|CONTROL_UNIT:inst2|inst3[7]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CLOCK        ; CLOCK       ; 0.000        ; 0.066      ; 0.732      ;
; 0.532  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.034      ; 1.714      ;
; 0.532  ; CPU:inst|CONTROL_UNIT:inst2|inst3[6]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ; CLOCK        ; CLOCK       ; 0.000        ; 0.085      ; 0.752      ;
; 0.537  ; CPU:inst|CONTROL_UNIT:inst2|inst3[3]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CLOCK        ; CLOCK       ; 0.000        ; 0.066      ; 0.738      ;
; 0.538  ; CPU:inst|CONTROL_UNIT:inst2|inst3[6]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CLOCK        ; CLOCK       ; 0.000        ; 0.066      ; 0.739      ;
; 0.541  ; CPU:inst|CONTROL_UNIT:inst2|inst3[5]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CLOCK        ; CLOCK       ; 0.000        ; 0.066      ; 0.742      ;
; 0.542  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.033      ; 1.723      ;
; 0.546  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.109      ; 1.803      ;
; 0.547  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst|inst1                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.096      ; 1.791      ;
; 0.550  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.183      ; 1.881      ;
; 0.551  ; CPU:inst|CONTROL_UNIT:inst2|inst3[1]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ; CLOCK        ; CLOCK       ; 0.000        ; 0.057      ; 0.743      ;
; 0.554  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.178      ; 1.880      ;
; 0.558  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst|inst1                                                  ; CLOCK        ; CLOCK       ; 0.000        ; 1.097      ; 1.803      ;
; 0.559  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.135      ; 1.842      ;
; 0.561  ; CPU:inst|CONTROL_UNIT:inst2|inst3[0]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; CLOCK        ; CLOCK       ; 0.000        ; 0.059      ; 0.755      ;
; 0.565  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.179      ; 1.892      ;
; 0.569  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.134      ; 1.851      ;
; 0.570  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.004      ; 1.722      ;
; 0.580  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.003      ; 1.731      ;
; 0.596  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst   ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 0.787      ; 1.531      ;
; 0.606  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.033      ; 1.787      ;
; 0.609  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.029      ; 1.786      ;
; 0.609  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.207      ; 1.964      ;
; 0.611  ; CPU:inst|CONTROL_UNIT:inst2|inst3[4]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ; CLOCK        ; CLOCK       ; 0.000        ; 0.085      ; 0.831      ;
; 0.620  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.030      ; 1.798      ;
; 0.622  ; CPU:inst|CONTROL_UNIT:inst2|inst3[4]                                                            ; CPU:inst|CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CLOCK        ; CLOCK       ; 0.000        ; 0.066      ; 0.823      ;
; 0.629  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst3  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.206      ; 1.983      ;
; 0.629  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1                                                ; CLOCK        ; CLOCK       ; 0.000        ; 1.033      ; 1.810      ;
; 0.633  ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2 ; CPU:inst|DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CLOCK        ; CLOCK       ; 0.000        ; 1.109      ; 1.890      ;
+--------+-------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_memory_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLOCK ; Fall       ; RAM:inst1|altsyncram:altsyncram_component|altsyncram_uab2:auto_generated|ram_block1a1~portb_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 13.306 ; 13.306 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.290  ; 8.290  ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 8.523  ; 8.523  ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 8.419  ; 8.419  ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.153  ; 9.153  ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.052  ; 9.052  ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.124  ; 9.124  ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 8.339  ; 8.339  ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.300  ; 9.300  ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.048 ; 10.048 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 9.625  ; 9.625  ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.317 ; 10.317 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 9.833  ; 9.833  ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 10.349 ; 10.349 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 10.756 ; 10.756 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 10.249 ; 10.249 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.007 ; 11.007 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.371 ; 11.371 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.647 ; 11.647 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.460 ; 11.460 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.805 ; 11.805 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 11.767 ; 11.767 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 11.907 ; 11.907 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.002 ; 12.002 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.015 ; 12.015 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.229 ; 12.229 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.502 ; 12.502 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.422 ; 12.422 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.807 ; 12.807 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.070 ; 13.070 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.245 ; 13.245 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.133 ; 13.133 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.306 ; 13.306 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 6.390  ; 6.390  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 5.779  ; 5.779  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 5.805  ; 5.805  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 5.708  ; 5.708  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 5.538  ; 5.538  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 5.938  ; 5.938  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 5.545  ; 5.545  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 6.073  ; 6.073  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 5.697  ; 5.697  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 5.809  ; 5.809  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 5.736  ; 5.736  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 5.850  ; 5.850  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 6.285  ; 6.285  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 5.326  ; 5.326  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 5.436  ; 5.436  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 5.068  ; 5.068  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 5.751  ; 5.751  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 4.817  ; 4.817  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 5.028  ; 5.028  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 5.666  ; 5.666  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 5.063  ; 5.063  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 5.856  ; 5.856  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 5.424  ; 5.424  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 6.223  ; 6.223  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 5.870  ; 5.870  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 6.390  ; 6.390  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 5.827  ; 5.827  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 6.006  ; 6.006  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 5.567  ; 5.567  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 5.693  ; 5.693  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 5.889  ; 5.889  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 5.881  ; 5.881  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 5.866  ; 5.866  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 6.666  ; 6.666  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 6.187  ; 6.187  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 6.243  ; 6.243  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 6.373  ; 6.373  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.948  ; 5.948  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 6.053  ; 6.053  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 6.039  ; 6.039  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.791  ; 5.791  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.936  ; 5.936  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.066  ; 6.066  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 6.666  ; 6.666  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 6.207  ; 6.207  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 6.091  ; 6.091  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.965  ; 5.965  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.258  ; 6.258  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.926  ; 5.926  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.061  ; 6.061  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 6.483  ; 6.483  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 6.271  ; 6.271  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.889  ; 5.889  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.293  ; 6.293  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 6.091  ; 6.091  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.861  ; 5.861  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 6.180  ; 6.180  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.965  ; 5.965  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 6.224  ; 6.224  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 6.369  ; 6.369  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.159  ; 6.159  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.835  ; 5.835  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 6.369  ; 6.369  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 6.120  ; 6.120  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.874  ; 5.874  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.579  ; 5.579  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.879  ; 3.879  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.098  ; 5.098  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.028  ; 5.028  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.098  ; 5.098  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 5.034  ; 5.034  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.678  ; 4.678  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.889  ; 4.889  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.997  ; 4.997  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.701  ; 4.701  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.851  ; 4.851  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.980  ; 4.980  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.980  ; 4.980  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 6.267  ; 6.267  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.915  ; 5.915  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.583  ; 5.583  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 6.007  ; 6.007  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.919  ; 5.919  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.935  ; 5.935  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.844  ; 5.844  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.638  ; 5.638  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.602  ; 5.602  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.979  ; 5.979  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.880  ; 5.880  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.927  ; 5.927  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.902  ; 5.902  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.511  ; 5.511  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 6.017  ; 6.017  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.383  ; 5.383  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 6.005  ; 6.005  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 6.102  ; 6.102  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.267  ; 6.267  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 6.067  ; 6.067  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.250  ; 6.250  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.460  ; 5.460  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.791  ; 5.791  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 6.048  ; 6.048  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.762  ; 5.762  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.933  ; 5.933  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.943  ; 5.943  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.764  ; 5.764  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.847  ; 5.847  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.828  ; 5.828  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 6.118  ; 6.118  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.610  ; 5.610  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.828  ; 5.828  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 13.978 ; 13.978 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.962  ; 8.962  ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.164  ; 9.164  ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 9.016  ; 9.016  ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.825  ; 9.825  ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.724  ; 9.724  ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.796  ; 9.796  ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.011  ; 9.011  ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.972  ; 9.972  ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.720 ; 10.720 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.297 ; 10.297 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.989 ; 10.989 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.505 ; 10.505 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 11.021 ; 11.021 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.428 ; 11.428 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 10.921 ; 10.921 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.679 ; 11.679 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 12.043 ; 12.043 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 12.319 ; 12.319 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 12.132 ; 12.132 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.477 ; 12.477 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.439 ; 12.439 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.579 ; 12.579 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.674 ; 12.674 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.687 ; 12.687 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.901 ; 12.901 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.174 ; 13.174 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.094 ; 13.094 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.479 ; 13.479 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.742 ; 13.742 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.917 ; 13.917 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.805 ; 13.805 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.978 ; 13.978 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.685  ; 6.685  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.901  ; 5.901  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.770  ; 5.770  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.544  ; 5.544  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.089  ; 6.089  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.208  ; 6.208  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 5.709  ; 5.709  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 5.500  ; 5.500  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.717  ; 5.717  ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 6.685  ; 6.685  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.919  ; 5.919  ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 6.007  ; 6.007  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 6.237  ; 6.237  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.812  ; 5.812  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.841  ; 5.841  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 6.173  ; 6.173  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.107  ; 6.107  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.248  ; 6.248  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.231  ; 6.231  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.040  ; 6.040  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.891  ; 5.891  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.074  ; 6.074  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.099  ; 6.099  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.006  ; 6.006  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.118  ; 6.118  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.488  ; 5.488  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.920  ; 5.920  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.621  ; 5.621  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.729  ; 5.729  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.622  ; 5.622  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.451  ; 5.451  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.512  ; 5.512  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 5.509  ; 5.509  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.773  ; 5.773  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.159  ; 6.159  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.238  ; 6.238  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.943  ; 5.943  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 7.265  ; 7.265  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 7.005  ; 7.005  ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 5.963  ; 5.963  ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.831  ; 6.831  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.928  ; 6.928  ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 7.013  ; 7.013  ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 7.265  ; 7.265  ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 7.150  ; 7.150  ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.849  ; 6.849  ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.805  ; 6.805  ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 5.822 ; 5.822 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 5.758 ; 5.758 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 5.644 ; 5.644 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.241 ; 6.241 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 5.963 ; 5.963 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.034 ; 6.034 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.465 ; 6.465 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.279 ; 6.279 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.038 ; 6.038 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.177 ; 6.177 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.091 ; 6.091 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.810 ; 6.810 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.079 ; 7.079 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.187 ; 6.187 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.764 ; 6.764 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.140 ; 7.140 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.314 ; 7.314 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.826 ; 6.826 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.231 ; 7.231 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.004 ; 7.004 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.012 ; 7.012 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.999 ; 6.999 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.718 ; 6.718 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.018 ; 7.018 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.152 ; 7.152 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.788 ; 6.788 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.684 ; 6.684 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.850 ; 6.850 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.137 ; 7.137 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.350 ; 6.350 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.635 ; 6.635 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 5.779 ; 5.779 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 5.805 ; 5.805 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 5.708 ; 5.708 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 5.538 ; 5.538 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 5.938 ; 5.938 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 5.545 ; 5.545 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 6.073 ; 6.073 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 5.697 ; 5.697 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 5.736 ; 5.736 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 5.850 ; 5.850 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 6.285 ; 6.285 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 5.326 ; 5.326 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 5.436 ; 5.436 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 5.068 ; 5.068 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 5.751 ; 5.751 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 5.028 ; 5.028 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 5.666 ; 5.666 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 5.063 ; 5.063 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 5.856 ; 5.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 5.424 ; 5.424 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 6.223 ; 6.223 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 5.870 ; 5.870 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 6.390 ; 6.390 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 5.827 ; 5.827 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 6.006 ; 6.006 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 5.567 ; 5.567 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 5.693 ; 5.693 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 5.889 ; 5.889 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 5.881 ; 5.881 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 5.866 ; 5.866 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.579 ; 5.579 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 6.187 ; 6.187 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 6.243 ; 6.243 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 6.373 ; 6.373 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 6.053 ; 6.053 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 6.039 ; 6.039 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.791 ; 5.791 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.936 ; 5.936 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.066 ; 6.066 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 6.666 ; 6.666 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 6.207 ; 6.207 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 6.091 ; 6.091 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.965 ; 5.965 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.258 ; 6.258 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.926 ; 5.926 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.061 ; 6.061 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 6.483 ; 6.483 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 6.271 ; 6.271 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.889 ; 5.889 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.293 ; 6.293 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 6.091 ; 6.091 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.861 ; 5.861 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 6.180 ; 6.180 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.965 ; 5.965 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 6.224 ; 6.224 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 6.369 ; 6.369 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.159 ; 6.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.835 ; 5.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 6.369 ; 6.369 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 6.120 ; 6.120 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.874 ; 5.874 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.579 ; 5.579 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.879 ; 3.879 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.678 ; 4.678 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.028 ; 5.028 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.098 ; 5.098 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 5.034 ; 5.034 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.678 ; 4.678 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.889 ; 4.889 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.997 ; 4.997 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.701 ; 4.701 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.851 ; 4.851 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.880 ; 4.880 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.880 ; 4.880 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.383 ; 5.383 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.915 ; 5.915 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.583 ; 5.583 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 6.007 ; 6.007 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.919 ; 5.919 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.935 ; 5.935 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.844 ; 5.844 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.638 ; 5.638 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.602 ; 5.602 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.979 ; 5.979 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.880 ; 5.880 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.927 ; 5.927 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.902 ; 5.902 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.511 ; 5.511 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 6.017 ; 6.017 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.383 ; 5.383 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 6.005 ; 6.005 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 6.102 ; 6.102 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.267 ; 6.267 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 6.067 ; 6.067 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.250 ; 6.250 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.460 ; 5.460 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.791 ; 5.791 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 6.048 ; 6.048 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.762 ; 5.762 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.933 ; 5.933 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.943 ; 5.943 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.764 ; 5.764 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.847 ; 5.847 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 6.118 ; 6.118 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.610 ; 5.610 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.207 ; 6.207 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.744 ; 6.744 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.810 ; 6.810 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.876 ; 6.876 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.933 ; 6.933 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.652 ; 6.652 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.774 ; 6.774 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.207 ; 6.207 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.871 ; 6.871 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.334 ; 7.334 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.863 ; 6.863 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.006 ; 7.006 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.830 ; 6.830 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.170 ; 7.170 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.371 ; 7.371 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.971 ; 6.971 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.310 ; 7.310 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.655 ; 7.655 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.459 ; 7.459 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.368 ; 7.368 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.366 ; 7.366 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.974 ; 6.974 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.188 ; 7.188 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.297 ; 7.297 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.178 ; 7.178 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.981 ; 6.981 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.253 ; 7.253 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.038 ; 7.038 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.972 ; 6.972 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 7.212 ; 7.212 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.233 ; 7.233 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.652 ; 6.652 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.092 ; 7.092 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.451 ; 5.451 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.901 ; 5.901 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.770 ; 5.770 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.544 ; 5.544 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.089 ; 6.089 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.208 ; 6.208 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 5.709 ; 5.709 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 5.500 ; 5.500 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.717 ; 5.717 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 6.685 ; 6.685 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.919 ; 5.919 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 6.007 ; 6.007 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 6.237 ; 6.237 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.812 ; 5.812 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.841 ; 5.841 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 6.173 ; 6.173 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.107 ; 6.107 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.248 ; 6.248 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.231 ; 6.231 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.040 ; 6.040 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.891 ; 5.891 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.074 ; 6.074 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.099 ; 6.099 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.006 ; 6.006 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.118 ; 6.118 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.488 ; 5.488 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.920 ; 5.920 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.621 ; 5.621 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.729 ; 5.729 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.622 ; 5.622 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.451 ; 5.451 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.512 ; 5.512 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 5.509 ; 5.509 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.773 ; 5.773 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.159 ; 6.159 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.238 ; 6.238 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.943 ; 5.943 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 3.666 ; 3.666 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.356 ; 4.356 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 3.666 ; 3.666 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.178 ; 4.178 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.283 ; 4.283 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.364 ; 4.364 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.616 ; 4.616 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.498 ; 4.498 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.196 ; 4.196 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.572 ; 6.572 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -33.741   ; -2.411  ; N/A      ; N/A     ; -2.567              ;
;  CLOCK           ; -33.741   ; -2.411  ; N/A      ; N/A     ; -2.567              ;
; Design-wide TNS  ; -7828.345 ; -52.498 ; 0.0      ; 0.0     ; -1991.689           ;
;  CLOCK           ; -7828.345 ; -52.498 ; N/A      ; N/A     ; -1991.689           ;
+------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 41.976 ; 41.976 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 23.748 ; 23.748 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 24.357 ; 24.357 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 24.055 ; 24.055 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 26.767 ; 26.767 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.619 ; 26.619 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 26.750 ; 26.750 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 24.356 ; 24.356 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 27.406 ; 27.406 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 30.451 ; 30.451 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 28.498 ; 28.498 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 31.327 ; 31.327 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 29.177 ; 29.177 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 30.863 ; 30.863 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 32.907 ; 32.907 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 30.652 ; 30.652 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 33.669 ; 33.669 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 34.362 ; 34.362 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 35.975 ; 35.975 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 35.133 ; 35.133 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 36.278 ; 36.278 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 36.164 ; 36.164 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 37.331 ; 37.331 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 36.667 ; 36.667 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.102 ; 37.102 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.811 ; 37.811 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 38.778 ; 38.778 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 38.949 ; 38.949 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 39.975 ; 39.975 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 40.928 ; 40.928 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 41.976 ; 41.976 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 41.002 ; 41.002 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.338 ; 41.338 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 16.143 ; 16.143 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 14.688 ; 14.688 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 14.717 ; 14.717 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 14.378 ; 14.378 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 13.904 ; 13.904 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 15.083 ; 15.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 13.916 ; 13.916 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 15.989 ; 15.989 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 14.361 ; 14.361 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 14.780 ; 14.780 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 14.423 ; 14.423 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 15.081 ; 15.081 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 15.816 ; 15.816 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 13.470 ; 13.470 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 13.566 ; 13.566 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 12.519 ; 12.519 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 14.632 ; 14.632 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 11.794 ; 11.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 12.541 ; 12.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 14.592 ; 14.592 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 12.529 ; 12.529 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 14.730 ; 14.730 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 13.826 ; 13.826 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 15.837 ; 15.837 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 15.003 ; 15.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 16.143 ; 16.143 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 14.683 ; 14.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 15.292 ; 15.292 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 13.888 ; 13.888 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 14.537 ; 14.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 15.041 ; 15.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 15.315 ; 15.315 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 15.005 ; 15.005 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 17.557 ; 17.557 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 16.575 ; 16.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 16.524 ; 16.524 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 17.273 ; 17.273 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 15.461 ; 15.461 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 15.846 ; 15.846 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 16.128 ; 16.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 15.025 ; 15.025 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 15.535 ; 15.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 15.868 ; 15.868 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 17.557 ; 17.557 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 16.170 ; 16.170 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 15.767 ; 15.767 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 15.537 ; 15.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 16.151 ; 16.151 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 15.330 ; 15.330 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 16.026 ; 16.026 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 17.183 ; 17.183 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 16.462 ; 16.462 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 15.575 ; 15.575 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 16.518 ; 16.518 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 15.782 ; 15.782 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 15.335 ; 15.335 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 15.927 ; 15.927 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 15.428 ; 15.428 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 16.366 ; 16.366 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 16.811 ; 16.811 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 16.535 ; 16.535 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 14.948 ; 14.948 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 16.342 ; 16.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 15.674 ; 15.674 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 15.219 ; 15.219 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 14.280 ; 14.280 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 9.080  ; 9.080  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 13.123 ; 13.123 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 12.671 ; 12.671 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 13.123 ; 13.123 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 12.502 ; 12.502 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 11.219 ; 11.219 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 12.250 ; 12.250 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 12.325 ; 12.325 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 11.252 ; 11.252 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 11.784 ; 11.784 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.923 ; 12.923 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.923 ; 12.923 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 16.403 ; 16.403 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 15.082 ; 15.082 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 13.960 ; 13.960 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 15.432 ; 15.432 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 14.920 ; 14.920 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 15.022 ; 15.022 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 14.717 ; 14.717 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 14.254 ; 14.254 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 13.999 ; 13.999 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 15.202 ; 15.202 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 15.021 ; 15.021 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 15.101 ; 15.101 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 15.070 ; 15.070 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 13.945 ; 13.945 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 15.423 ; 15.423 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 13.549 ; 13.549 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 15.016 ; 15.016 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 16.206 ; 16.206 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 16.403 ; 16.403 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 16.007 ; 16.007 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 16.379 ; 16.379 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 13.852 ; 13.852 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 14.669 ; 14.669 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 15.382 ; 15.382 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 14.639 ; 14.639 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 15.148 ; 15.148 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 15.323 ; 15.323 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 14.937 ; 14.937 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 14.641 ; 14.641 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 15.378 ; 15.378 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 15.602 ; 15.602 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 14.154 ; 14.154 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 15.039 ; 15.039 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 42.222 ; 42.222 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 24.150 ; 24.150 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 24.855 ; 24.855 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 24.052 ; 24.052 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 27.013 ; 27.013 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.865 ; 26.865 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 26.996 ; 26.996 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 24.602 ; 24.602 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 27.652 ; 27.652 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 30.697 ; 30.697 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 28.744 ; 28.744 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 31.573 ; 31.573 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 29.423 ; 29.423 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 31.109 ; 31.109 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 33.153 ; 33.153 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 30.898 ; 30.898 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 33.915 ; 33.915 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 34.608 ; 34.608 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 36.221 ; 36.221 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 35.379 ; 35.379 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 36.524 ; 36.524 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 36.410 ; 36.410 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 37.577 ; 37.577 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 36.913 ; 36.913 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.348 ; 37.348 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 38.057 ; 38.057 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 39.024 ; 39.024 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 39.195 ; 39.195 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 40.221 ; 40.221 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 41.174 ; 41.174 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 42.222 ; 42.222 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 41.248 ; 41.248 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.584 ; 41.584 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 17.036 ; 17.036 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 13.795 ; 13.795 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 13.057 ; 13.057 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 12.292 ; 12.292 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 13.789 ; 13.789 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 14.235 ; 14.235 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 12.672 ; 12.672 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 12.362 ; 12.362 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 14.021 ; 14.021 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 17.036 ; 17.036 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 14.171 ; 14.171 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 14.589 ; 14.589 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 15.048 ; 15.048 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 14.047 ; 14.047 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 14.571 ; 14.571 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 15.238 ; 15.238 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 15.542 ; 15.542 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 14.813 ; 14.813 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 14.290 ; 14.290 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 13.593 ; 13.593 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 13.155 ; 13.155 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 13.651 ; 13.651 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.902 ; 13.902 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 13.550 ; 13.550 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 13.849 ; 13.849 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 12.223 ; 12.223 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 13.652 ; 13.652 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 12.769 ; 12.769 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 12.707 ; 12.707 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 12.752 ; 12.752 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 12.270 ; 12.270 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 12.263 ; 12.263 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 12.242 ; 12.242 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 13.381 ; 13.381 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 14.164 ; 14.164 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 14.476 ; 14.476 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 13.367 ; 13.367 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 17.629 ; 17.629 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 17.015 ; 17.015 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 14.035 ; 14.035 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 16.451 ; 16.451 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 16.760 ; 16.760 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 17.216 ; 17.216 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 17.607 ; 17.607 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 17.629 ; 17.629 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 16.569 ; 16.569 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 16.612 ; 16.612 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; C_BUS[*]              ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 5.822 ; 5.822 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 5.758 ; 5.758 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 5.644 ; 5.644 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.241 ; 6.241 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 5.963 ; 5.963 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.034 ; 6.034 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.465 ; 6.465 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.279 ; 6.279 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.038 ; 6.038 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.177 ; 6.177 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.091 ; 6.091 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.810 ; 6.810 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.079 ; 7.079 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.187 ; 6.187 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.764 ; 6.764 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.140 ; 7.140 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.314 ; 7.314 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.826 ; 6.826 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.231 ; 7.231 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.004 ; 7.004 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.012 ; 7.012 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.999 ; 6.999 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.718 ; 6.718 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.018 ; 7.018 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.152 ; 7.152 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.788 ; 6.788 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.684 ; 6.684 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.850 ; 6.850 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.137 ; 7.137 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.350 ; 6.350 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.635 ; 6.635 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 5.779 ; 5.779 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 5.805 ; 5.805 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 5.708 ; 5.708 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 5.538 ; 5.538 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 5.938 ; 5.938 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 5.545 ; 5.545 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 6.073 ; 6.073 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 5.697 ; 5.697 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 5.736 ; 5.736 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 5.850 ; 5.850 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 6.285 ; 6.285 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 5.326 ; 5.326 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 5.436 ; 5.436 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 5.068 ; 5.068 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 5.751 ; 5.751 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 5.028 ; 5.028 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 5.666 ; 5.666 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 5.063 ; 5.063 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 5.856 ; 5.856 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 5.424 ; 5.424 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 6.223 ; 6.223 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 5.870 ; 5.870 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 6.390 ; 6.390 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 5.827 ; 5.827 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 6.006 ; 6.006 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 5.567 ; 5.567 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 5.693 ; 5.693 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 5.889 ; 5.889 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 5.881 ; 5.881 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 5.866 ; 5.866 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.579 ; 5.579 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 6.187 ; 6.187 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 6.243 ; 6.243 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 6.373 ; 6.373 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 6.053 ; 6.053 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 6.039 ; 6.039 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.791 ; 5.791 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.936 ; 5.936 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.066 ; 6.066 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 6.666 ; 6.666 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 6.207 ; 6.207 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 6.091 ; 6.091 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.965 ; 5.965 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.258 ; 6.258 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.926 ; 5.926 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.061 ; 6.061 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 6.483 ; 6.483 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 6.271 ; 6.271 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.889 ; 5.889 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.293 ; 6.293 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 6.091 ; 6.091 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.861 ; 5.861 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 6.180 ; 6.180 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.965 ; 5.965 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 6.224 ; 6.224 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 6.369 ; 6.369 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.159 ; 6.159 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.835 ; 5.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 6.369 ; 6.369 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 6.120 ; 6.120 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.874 ; 5.874 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.579 ; 5.579 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.879 ; 3.879 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.678 ; 4.678 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 5.028 ; 5.028 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 5.098 ; 5.098 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 5.034 ; 5.034 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.678 ; 4.678 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.889 ; 4.889 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 4.997 ; 4.997 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.701 ; 4.701 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.851 ; 4.851 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.880 ; 4.880 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.880 ; 4.880 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.383 ; 5.383 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.915 ; 5.915 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.583 ; 5.583 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 6.007 ; 6.007 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.919 ; 5.919 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.935 ; 5.935 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.844 ; 5.844 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.638 ; 5.638 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.602 ; 5.602 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.979 ; 5.979 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.880 ; 5.880 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.927 ; 5.927 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.902 ; 5.902 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.511 ; 5.511 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 6.017 ; 6.017 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.383 ; 5.383 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 6.005 ; 6.005 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 6.102 ; 6.102 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.267 ; 6.267 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 6.067 ; 6.067 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.250 ; 6.250 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.460 ; 5.460 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.791 ; 5.791 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 6.048 ; 6.048 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.762 ; 5.762 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.933 ; 5.933 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.943 ; 5.943 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.764 ; 5.764 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 5.847 ; 5.847 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 6.118 ; 6.118 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.610 ; 5.610 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.207 ; 6.207 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.744 ; 6.744 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.810 ; 6.810 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.876 ; 6.876 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.933 ; 6.933 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.652 ; 6.652 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.774 ; 6.774 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.207 ; 6.207 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.871 ; 6.871 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.334 ; 7.334 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.863 ; 6.863 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.006 ; 7.006 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.830 ; 6.830 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 7.170 ; 7.170 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.371 ; 7.371 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.971 ; 6.971 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.310 ; 7.310 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.655 ; 7.655 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.459 ; 7.459 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 7.368 ; 7.368 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.366 ; 7.366 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.974 ; 6.974 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.188 ; 7.188 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.297 ; 7.297 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.178 ; 7.178 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.981 ; 6.981 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.253 ; 7.253 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 7.038 ; 7.038 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.972 ; 6.972 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 7.212 ; 7.212 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.233 ; 7.233 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.652 ; 6.652 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.092 ; 7.092 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.451 ; 5.451 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.901 ; 5.901 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.770 ; 5.770 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.544 ; 5.544 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 6.089 ; 6.089 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.208 ; 6.208 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 5.709 ; 5.709 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 5.500 ; 5.500 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.717 ; 5.717 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 6.685 ; 6.685 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.919 ; 5.919 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 6.007 ; 6.007 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 6.237 ; 6.237 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 5.812 ; 5.812 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.841 ; 5.841 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 6.173 ; 6.173 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.107 ; 6.107 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.248 ; 6.248 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.231 ; 6.231 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.040 ; 6.040 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.891 ; 5.891 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.074 ; 6.074 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 6.099 ; 6.099 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.006 ; 6.006 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.118 ; 6.118 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.488 ; 5.488 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.920 ; 5.920 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.621 ; 5.621 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 5.729 ; 5.729 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 5.622 ; 5.622 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 5.451 ; 5.451 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.512 ; 5.512 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 5.509 ; 5.509 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 5.773 ; 5.773 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.159 ; 6.159 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 6.238 ; 6.238 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.943 ; 5.943 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 3.666 ; 3.666 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.356 ; 4.356 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 3.666 ; 3.666 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 4.178 ; 4.178 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.283 ; 4.283 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.364 ; 4.364 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.616 ; 4.616 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 4.498 ; 4.498 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.196 ; 4.196 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.572 ; 6.572 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 158947   ; 5877378  ; 240      ; 774      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 158947   ; 5877378  ; 240      ; 774      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 304   ; 304  ;
; Unconstrained Output Ports      ; 182   ; 182  ;
; Unconstrained Output Port Paths ; 6092  ; 6092 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 05 16:31:48 2025
Info: Command: quartus_sta MIC1 -c MIC1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -33.741
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -33.741     -7828.345 CLOCK 
Info (332146): Worst-case hold slack is -2.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.411       -52.498 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -1991.689 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.976
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.976     -2329.378 CLOCK 
Info (332146): Worst-case hold slack is -0.756
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.756       -15.293 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1476.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4570 megabytes
    Info: Processing ended: Sun Jan 05 16:31:49 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


