Fitter report for clk_card
Mon Oct 16 17:27:22 2006
Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. PLL Summary
 12. PLL Usage
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+--------------------------+-----------------------------------------------+
; Fitter Status            ; Successful - Mon Oct 16 17:27:22 2006         ;
; Quartus II Version       ; 6.0 Build 202 06/20/2006 SP 1 SJ Full Version ;
; Revision Name            ; clk_card                                      ;
; Top-level Entity Name    ; clk_card                                      ;
; Family                   ; Stratix                                       ;
; Device                   ; EP1S30F780C5                                  ;
; Timing Models            ; Final                                         ;
; Total logic elements     ; 10,297 / 32,470 ( 32 % )                      ;
; Total pins               ; 163 / 598 ( 27 % )                            ;
; Total virtual pins       ; 0                                             ;
; Total memory bits        ; 677,888 / 3,317,184 ( 20 % )                  ;
; DSP block 9-bit elements ; 24 / 96 ( 25 % )                              ;
; Total PLLs               ; 1 / 6 ( 17 % )                                ;
; Total DLLs               ; 0 / 2 ( 0 % )                                 ;
+--------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1S30F780C5                   ;                                ;
; Fitter Initial Placement Seed                      ; 2                              ; 1                              ;
; Perform Physical Synthesis for Combinational Logic ; On                             ; Off                            ;
; Perform Register Duplication                       ; On                             ; Off                            ;
; Perform Register Retiming                          ; On                             ; Off                            ;
; Fitter Effort                                      ; Fast Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Fast                           ; Normal                         ;
; Use smart compilation                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth/clk_card.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                  ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 10,297 / 32,470 ( 32 % )                                                                                               ;
;     -- Combinational with no register       ; 5189                                                                                                                   ;
;     -- Register only                        ; 1125                                                                                                                   ;
;     -- Combinational with a register        ; 3983                                                                                                                   ;
;                                             ;                                                                                                                        ;
; Logic element usage by number of LUT inputs ;                                                                                                                        ;
;     -- 4 input functions                    ; 5282                                                                                                                   ;
;     -- 3 input functions                    ; 1933                                                                                                                   ;
;     -- 2 input functions                    ; 1843                                                                                                                   ;
;     -- 1 input functions                    ; 748                                                                                                                    ;
;     -- 0 input functions                    ; 491                                                                                                                    ;
;                                             ;                                                                                                                        ;
; Logic elements by mode                      ;                                                                                                                        ;
;     -- normal mode                          ; 8673                                                                                                                   ;
;     -- arithmetic mode                      ; 1624                                                                                                                   ;
;     -- qfbk mode                            ; 920                                                                                                                    ;
;     -- register cascade mode                ; 0                                                                                                                      ;
;     -- synchronous clear/load mode          ; 2997                                                                                                                   ;
;     -- asynchronous clear/load mode         ; 4958                                                                                                                   ;
;                                             ;                                                                                                                        ;
; Total LABs                                  ; 1,289 / 3,247 ( 40 % )                                                                                                 ;
; Logic elements in carry chains              ; 1783                                                                                                                   ;
; User inserted logic elements                ; 0                                                                                                                      ;
; Virtual pins                                ; 0                                                                                                                      ;
; I/O pins                                    ; 163 / 598 ( 27 % )                                                                                                     ;
;     -- Clock pins                           ; 3 / 16 ( 19 % )                                                                                                        ;
; Global signals                              ; 8                                                                                                                      ;
; M512s                                       ; 14 / 295 ( 5 % )                                                                                                       ;
; M4Ks                                        ; 171 / 171 ( 100 % )                                                                                                    ;
; M-RAMs                                      ; 0 / 4 ( 0 % )                                                                                                          ;
; Total memory bits                           ; 677,888 / 3,317,184 ( 20 % )                                                                                           ;
; Total RAM block bits                        ; 796,032 / 3,317,184 ( 24 % )                                                                                           ;
; DSP block 9-bit elements                    ; 24 / 96 ( 25 % )                                                                                                       ;
; PLLs                                        ; 1 / 6 ( 17 % )                                                                                                         ;
; Global clocks                               ; 8 / 16 ( 50 % )                                                                                                        ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                                                                                         ;
; Fast regional clocks                        ; 0 / 16 ( 0 % )                                                                                                         ;
; SERDES transmitters                         ; 0 / 82 ( 0 % )                                                                                                         ;
; SERDES receivers                            ; 0 / 82 ( 0 % )                                                                                                         ;
; Maximum fan-out node                        ; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk0                                           ;
; Maximum fan-out                             ; 5231                                                                                                                   ;
; Highest non-global fan-out signal           ; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|current_state.intrnl_cmd_rdy ;
; Highest non-global fan-out                  ; 100                                                                                                                    ;
; Total fan-out                               ; 52096                                                                                                                  ;
; Average fan-out                             ; 4.89                                                                                                                   ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                              ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ccssi             ; H22   ; 2        ; 0            ; 48           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dip_sw3           ; A8    ; 4        ; 68           ; 58           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dip_sw4           ; A9    ; 4        ; 66           ; 58           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dv_pulse_fibre    ; AG12  ; 7        ; 60           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; eeprom_si         ; AF16  ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_clkr     ; R2    ; 6        ; 85           ; 25           ; 2           ; 69                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[0]  ; AG9   ; 7        ; 66           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[1]  ; AF9   ; 7        ; 68           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[2]  ; AE9   ; 7        ; 68           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[3]  ; AH8   ; 7        ; 68           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[4]  ; AH9   ; 7        ; 68           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[5]  ; AD8   ; 7        ; 71           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[6]  ; AF8   ; 7        ; 71           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[7]  ; AG8   ; 7        ; 71           ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_rdy      ; AE14  ; 7        ; 47           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_rvs      ; AD10  ; 7        ; 66           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_sc_nd    ; AF10  ; 7        ; 64           ; 0            ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_status   ; AH10  ; 7        ; 64           ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; inclk14           ; K17   ; 3        ; 36           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; inclk15           ; M17   ; 3        ; 36           ; 58           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_ac_a   ; W26   ; 1        ; 0            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_ac_b   ; Y26   ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc1_a  ; U26   ; 1        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc1_b  ; V26   ; 1        ; 0            ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc2_a  ; W28   ; 1        ; 0            ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc2_b  ; Y28   ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc3_a  ; T28   ; 1        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc3_b  ; V27   ; 1        ; 0            ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc1_a  ; AB28  ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc1_b  ; AA28  ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc2_a  ; AE28  ; 1        ; 0            ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc2_b  ; AC28  ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc3_a  ; AB26  ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc3_b  ; AA25  ; 1        ; 0            ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc4_a  ; AF28  ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc4_b  ; AD28  ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; manchester_data   ; E10   ; 4        ; 66           ; 58           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; manchester_sigdet ; A10   ; 4        ; 64           ; 58           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; mosii             ; H21   ; 2        ; 0            ; 48           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rst_n             ; AC9   ; 7        ; 62           ; 0            ; 5           ; 14                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rx                ; C12   ; 4        ; 60           ; 58           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; sclki             ; E28   ; 2        ; 0            ; 47           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[0]        ; C28   ; 2        ; 0            ; 49           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[1]        ; C27   ; 2        ; 0            ; 49           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[2]        ; H23   ; 2        ; 0            ; 49           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[3]        ; H24   ; 2        ; 0            ; 49           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx1          ; L24   ; 2        ; 0            ; 42           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx2          ; H26   ; 2        ; 0            ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx3          ; H25   ; 2        ; 0            ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                         ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; box_id_ena       ; K21   ; 2        ; 0            ; 44           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; box_id_out       ; L22   ; 2        ; 0            ; 43           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_cs        ; AG16  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_sck       ; AE16  ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; eeprom_so        ; AD16  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_a_nb    ; AF11  ; 7        ; 62           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_bisten  ; AE11  ; 7        ; 62           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_refclk  ; C15   ; 10       ; 38           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_rx_rf      ; AH11  ; 7        ; 62           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_bisten  ; AF7   ; 7        ; 76           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_clkw    ; K14   ; 9        ; 43           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[0] ; AF5   ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[1] ; AH5   ; 7        ; 80           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[2] ; AF4   ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[3] ; AG4   ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[4] ; AG5   ; 7        ; 82           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[5] ; AG3   ; 7        ; 84           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[6] ; AE5   ; 7        ; 84           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_data[7] ; AH4   ; 7        ; 84           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_ena     ; AG6   ; 7        ; 78           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_enn     ; AD6   ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_foto    ; AH7   ; 7        ; 76           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; fibre_tx_sc_nd   ; AE6   ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; grn_led          ; AC23  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_clk         ; E15   ; 9        ; 43           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_cmd         ; G24   ; 2        ; 0            ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_spare       ; G23   ; 2        ; 0            ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; lvds_sync        ; F24   ; 2        ; 0            ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[0]     ; AD21  ; 8        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[10]    ; AE24  ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[11]    ; AG24  ; 8        ; 3            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[12]    ; AF25  ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[13]    ; AH25  ; 8        ; 1            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[14]    ; AG25  ; 8        ; 1            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[15]    ; AH26  ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[1]     ; AG22  ; 8        ; 9            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[2]     ; AH22  ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[3]     ; AF22  ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[4]     ; AE22  ; 8        ; 7            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[5]     ; AH23  ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[6]     ; AF23  ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[7]     ; AD23  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[8]     ; AG23  ; 8        ; 5            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_e[9]     ; AH24  ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[0]     ; AE21  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[10]    ; AG19  ; 8        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[11]    ; AH19  ; 8        ; 21           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[12]    ; AD18  ; 8        ; 23           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[13]    ; AE18  ; 8        ; 23           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[14]    ; AG18  ; 8        ; 23           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[15]    ; AF17  ; 8        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[1]     ; AG21  ; 8        ; 14           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[2]     ; AF21  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[3]     ; AE20  ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[4]     ; AF20  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[5]     ; AH21  ; 8        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[6]     ; AH20  ; 8        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[7]     ; AE19  ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[8]     ; AD19  ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0_o[9]     ; AF19  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0clk_e     ; AG26  ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor0clk_o     ; AG17  ; 8        ; 25           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[0]     ; AA18  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[10]    ; AH16  ; 8        ; 27           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[11]    ; AC21  ; 8        ; 19           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[12]    ; AC19  ; 8        ; 19           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[13]    ; AD17  ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[14]    ; AE17  ; 8        ; 25           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[15]    ; AE12  ; 7        ; 60           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[1]     ; Y18   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[2]     ; AA19  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[3]     ; W19   ; 8        ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[4]     ; Y19   ; 8        ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[5]     ; AA20  ; 8        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[6]     ; AF24  ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[7]     ; AE23  ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[8]     ; AG20  ; 8        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_e[9]     ; AF18  ; 8        ; 23           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[0]     ; V11   ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[10]    ; AC5   ; 7        ; 84           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[11]    ; AC6   ; 7        ; 82           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[12]    ; AC7   ; 7        ; 76           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[13]    ; AD13  ; 7        ; 56           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[14]    ; AE13  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[15]    ; AF13  ; 7        ; 56           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[1]     ; Y9    ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[2]     ; Y10   ; 7        ; 64           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[3]     ; Y11   ; 7        ; 58           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[4]     ; AA9   ; 7        ; 71           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[5]     ; AA10  ; 7        ; 66           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[6]     ; AB7   ; 7        ; 84           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[7]     ; AB8   ; 7        ; 76           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[8]     ; AB9   ; 7        ; 68           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1_o[9]     ; AB12  ; 7        ; 58           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1clk_e     ; AG13  ; 7        ; 58           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; mictor1clk_o     ; AD12  ; 7        ; 58           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; misoo            ; F28   ; 2        ; 0            ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; nepc_sel         ; D19   ; 3        ; 19           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; nreconf          ; E19   ; 3        ; 21           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; red_led          ; AB22  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_clk          ; AB21  ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; yes        ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; sreqo            ; F27   ; 2        ; 0            ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx1          ; L21   ; 2        ; 0            ; 43           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx2          ; G27   ; 2        ; 0            ; 43           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_tx3          ; G28   ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena1       ; K22   ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena2       ; G26   ; 2        ; 0            ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ttl_txena3       ; G25   ; 2        ; 0            ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx               ; B12   ; 4        ; 60           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; wdog             ; E6    ; 4        ; 80           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; ylw_led          ; AC24  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                          ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; box_id_in ; L23   ; 2        ; 0            ; 42           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; card_id   ; AD24  ; 8        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; smb_data  ; AB20  ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 70 ( 23 % ) ; 3.3V          ; --           ;
; 2        ; 24 / 74 ( 32 % ) ; 3.3V          ; --           ;
; 3        ; 4 / 70 ( 6 % )   ; 3.3V          ; --           ;
; 4        ; 8 / 74 ( 11 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 74 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 70 ( 1 % )   ; 3.3V          ; --           ;
; 7        ; 49 / 74 ( 66 % ) ; 3.3V          ; --           ;
; 8        ; 59 / 71 ( 83 % ) ; 3.3V          ; --           ;
; 9        ; 2 / 6 ( 33 % )   ; 3.3V          ; --           ;
; 10       ; 1 / 4 ( 25 % )   ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                      ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A2       ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A3       ; 579        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A4       ; 577        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A5       ; 588        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A6       ; 595        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A7       ; 601        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A8       ; 618        ; 4        ; dip_sw3                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A9       ; 621        ; 4        ; dip_sw4                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A10      ; 626        ; 4        ; manchester_sigdet         ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A11      ; 633        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A12      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A13      ; 645        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A16      ; 706        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A17      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A18      ; 718        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A19      ; 724        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A20      ; 737        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A21      ; 741        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A22      ; 751        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A23      ; 757        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A24      ; 765        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A25      ; 769        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A26      ; 776        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A27      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ; 443        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA2      ; 442        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA3      ; 438        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA4      ; 439        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA5      ; 415        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA6      ; 416        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA7      ; 411        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA8      ; 412        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA9      ; 355        ; 7        ; mictor1_o[4]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA10     ; 343        ; 7        ; mictor1_o[5]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA11     ; 324        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA12     ; 301        ; 7        ; ^VCCSEL                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCG_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA14     ; 286        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA15     ; 285        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA17     ; 274        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AA18     ; 268        ; 8        ; mictor1_e[0]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA19     ; 256        ; 8        ; mictor1_e[2]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA20     ; 245        ; 8        ; mictor1_e[5]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA21     ; 163        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA22     ; 164        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA23     ; 159        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA24     ; 160        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA25     ; 136        ; 1        ; lvds_reply_rc3_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA26     ; 137        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA27     ; 133        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA28     ; 132        ; 1        ; lvds_reply_rc1_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB1      ; 434        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB2      ; 433        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB3      ; 430        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB4      ; 429        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB5      ; 407        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB6      ; 408        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB7      ; 387        ; 7        ; mictor1_o[6]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB8      ; 359        ; 7        ; mictor1_o[7]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB9      ; 349        ; 7        ; mictor1_o[8]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB10     ; 346        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB11     ; 327        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB12     ; 321        ; 7        ; mictor1_o[9]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB13     ; 295        ; 7        ; ^nCE                      ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GNDG_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 280        ; 8        ; ^MSEL2                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB17     ; 275        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB18     ; 258        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB19     ; 240        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ; 213        ; 8        ; smb_data                  ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB21     ; 207        ; 8        ; smb_clk                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB22     ; 192        ; 8        ; red_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB23     ; 167        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB24     ; 168        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB25     ; 146        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB26     ; 145        ; 1        ; lvds_reply_rc3_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB27     ; 142        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB28     ; 141        ; 1        ; lvds_reply_rc1_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC1      ; 426        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC2      ; 425        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC3      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC4      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC5      ; 384        ; 7        ; mictor1_o[10]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC6      ; 378        ; 7        ; mictor1_o[11]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC7      ; 362        ; 7        ; mictor1_o[12]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC8      ; 345        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC9      ; 332        ; 7        ; rst_n                     ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC10     ; 326        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC11     ; 314        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC12     ; 302        ; 7        ; ^PORSEL                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC13     ; 296        ; 7        ; ^nCEO                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC16     ; 278        ; 8        ; ^MSEL0                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC17     ; 276        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AC18     ; 277        ; 8        ; PLL_ENA                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC19     ; 234        ; 8        ; mictor1_e[12]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC20     ; 228        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC21     ; 233        ; 8        ; mictor1_e[11]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC22     ; 222        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC23     ; 188        ; 8        ; grn_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC24     ; 186        ; 8        ; ylw_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC25     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC26     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC27     ; 150        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC28     ; 149        ; 1        ; lvds_reply_rc2_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AD1      ; 422        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD2      ; 421        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD3      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD4      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD5      ; 368        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD6      ; 366        ; 7        ; fibre_tx_enn              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD7      ; 371        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD8      ; 354        ; 7        ; fibre_rx_data[5]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD9      ; 340        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD10     ; 341        ; 7        ; fibre_rx_rvs              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD11     ; 309        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD12     ; 317        ; 7        ; mictor1clk_o              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD13     ; 312        ; 7        ; mictor1_o[13]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD14     ; 293        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AD15     ; 290        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD16     ; 260        ; 8        ; eeprom_so                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD17     ; 255        ; 8        ; mictor1_e[13]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD18     ; 244        ; 8        ; mictor0_o[12]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD19     ; 236        ; 8        ; mictor0_o[8]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD20     ; 235        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD21     ; 218        ; 8        ; mictor0_e[0]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD22     ; 204        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD23     ; 205        ; 8        ; mictor0_e[7]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD24     ; 201        ; 8        ; card_id                   ; bidir  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD25     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD26     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AD27     ; 154        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD28     ; 153        ; 1        ; lvds_reply_rc4_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AE1      ; 418        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE2      ; 417        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE3      ; 402        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE4      ; 376        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE5      ; 386        ; 7        ; fibre_tx_data[6]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE6      ; 372        ; 7        ; fibre_tx_sc_nd            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE7      ; 367        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE8      ; 353        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE9      ; 348        ; 7        ; fibre_rx_data[2]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE10     ; 334        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE11     ; 331        ; 7        ; fibre_rx_bisten           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE12     ; 322        ; 7        ; mictor1_e[15]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE13     ; 313        ; 7        ; mictor1_o[14]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE14     ; 294        ; 7        ; fibre_rx_rdy              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE15     ; 289        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE16     ; 263        ; 8        ; eeprom_sck                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE17     ; 253        ; 8        ; mictor1_e[14]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE18     ; 246        ; 8        ; mictor0_o[13]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE19     ; 232        ; 8        ; mictor0_o[7]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 8        ; mictor0_o[3]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE21     ; 220        ; 8        ; mictor0_o[0]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE22     ; 209        ; 8        ; mictor0_e[4]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE23     ; 211        ; 8        ; mictor1_e[7]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE24     ; 198        ; 8        ; mictor0_e[10]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE25     ; 197        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE26     ; 173        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE27     ; 158        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE28     ; 157        ; 1        ; lvds_reply_rc2_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AF1      ; 414        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF2      ; 413        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF3      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF4      ; 379        ; 7        ; fibre_tx_data[2]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF5      ; 375        ; 7        ; fibre_tx_data[0]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF6      ; 360        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF7      ; 364        ; 7        ; fibre_tx_bisten           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF8      ; 356        ; 7        ; fibre_rx_data[6]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF9      ; 347        ; 7        ; fibre_rx_data[1]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF10     ; 339        ; 7        ; fibre_rx_sc_nd            ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF11     ; 333        ; 7        ; fibre_rx_a_nb             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF12     ; 323        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF13     ; 315        ; 7        ; mictor1_o[15]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF14     ;            ;          ; GNDA_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF15     ; 284        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF16     ; 262        ; 8        ; eeprom_si                 ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF17     ; 250        ; 8        ; mictor0_o[15]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF18     ; 243        ; 8        ; mictor1_e[9]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF19     ; 237        ; 8        ; mictor0_o[9]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF20     ; 227        ; 8        ; mictor0_o[4]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF21     ; 223        ; 8        ; mictor0_o[2]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF22     ; 212        ; 8        ; mictor0_e[3]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF23     ; 206        ; 8        ; mictor0_e[6]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF24     ; 195        ; 8        ; mictor1_e[6]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF25     ; 193        ; 8        ; mictor0_e[12]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF27     ; 162        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF28     ; 161        ; 1        ; lvds_reply_rc4_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AG1      ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG3      ; 385        ; 7        ; fibre_tx_data[5]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG4      ; 380        ; 7        ; fibre_tx_data[3]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG5      ; 382        ; 7        ; fibre_tx_data[4]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG6      ; 370        ; 7        ; fibre_tx_ena              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG7      ; 361        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG8      ; 357        ; 7        ; fibre_rx_data[7]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG9      ; 344        ; 7        ; fibre_rx_data[0]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG10     ; 336        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG11     ; 328        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG12     ; 325        ; 7        ; dv_pulse_fibre            ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG13     ; 318        ; 7        ; mictor1clk_e              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG14     ;            ;          ; VCCA_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AG15     ; 283        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG16     ; 257        ; 8        ; eeprom_cs                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG17     ; 252        ; 8        ; mictor0clk_o              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG18     ; 247        ; 8        ; mictor0_o[14]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG19     ; 239        ; 8        ; mictor0_o[10]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG20     ; 226        ; 8        ; mictor1_e[8]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG21     ; 221        ; 8        ; mictor0_o[1]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG22     ; 215        ; 8        ; mictor0_e[1]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG23     ; 203        ; 8        ; mictor0_e[8]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG24     ; 196        ; 8        ; mictor0_e[11]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG25     ; 190        ; 8        ; mictor0_e[14]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG26     ; 187        ; 8        ; mictor0clk_e              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH2      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH3      ; 383        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH4      ; 388        ; 7        ; fibre_tx_data[7]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH5      ; 377        ; 7        ; fibre_tx_data[1]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH6      ; 369        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH7      ; 363        ; 7        ; fibre_tx_foto             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH8      ; 350        ; 7        ; fibre_rx_data[3]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH9      ; 351        ; 7        ; fibre_rx_data[4]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH10     ; 338        ; 7        ; fibre_rx_status           ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH11     ; 330        ; 7        ; fibre_rx_rf               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH13     ; 320        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH14     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH15     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH16     ; 259        ; 8        ; mictor1_e[10]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH17     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH18     ; 272        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AH19     ; 241        ; 8        ; mictor0_o[11]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH20     ; 231        ; 8        ; mictor0_o[6]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH21     ; 229        ; 8        ; mictor0_o[5]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH22     ; 214        ; 8        ; mictor0_e[2]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH23     ; 208        ; 8        ; mictor0_e[5]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH24     ; 200        ; 8        ; mictor0_e[9]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH25     ; 191        ; 8        ; mictor0_e[13]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH26     ; 189        ; 8        ; mictor0_e[15]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH27     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B3       ; 580        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B4       ; 585        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B5       ; 583        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B6       ; 598        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B7       ; 596        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B8       ; 617        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B9       ; 616        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B10      ; 631        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B11      ; 637        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B12      ; 640        ; 4        ; tx                        ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B13      ; 647        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B14      ;            ;          ; TEMPDIODEp                ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B15      ; 682        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ; 708        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B17      ; 713        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B18      ; 722        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B19      ; 726        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B20      ; 736        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B21      ; 743        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B22      ; 750        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B23      ; 762        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B24      ; 774        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B25      ; 775        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B26      ; 778        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C1       ; 553        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; C2       ; 554        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; C3       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C4       ; 586        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C5       ; 590        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C6       ; 605        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C7       ; 606        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C8       ; 610        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C9       ; 613        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C10      ; 628        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C11      ; 634        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C12      ; 642        ; 4        ; rx                        ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C13      ; 650        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C14      ;            ;          ; TEMPDIODEn                ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C15      ; 681        ; 10       ; fibre_rx_refclk           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C16      ; 703        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C17      ; 715        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C18      ; 719        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C19      ; 728        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C20      ; 738        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C21      ; 744        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C22      ; 753        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C23      ; 759        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C24      ; 770        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C25      ; 767        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C27      ; 21         ; 2        ; slot_id[1]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C28      ; 22         ; 2        ; slot_id[0]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D1       ; 549        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D2       ; 550        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D3       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D5       ; 581        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D6       ; 600        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D7       ; 603        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D8       ; 609        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D9       ; 615        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D10      ; 630        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D11      ; 636        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D12      ; 643        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D13      ; 652        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D14      ;            ;          ; VCCG_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; D15      ; 676        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ; 702        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D17      ; 711        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D18      ; 721        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D19      ; 733        ; 3        ; nepc_sel                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D20      ; 740        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D21      ; 746        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D22      ; 756        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D23      ; 754        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D24      ; 772        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D25      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D26      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; D27      ; 25         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D28      ; 26         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E1       ; 545        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E2       ; 546        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E3       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E5       ; 559        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E6       ; 593        ; 4        ; wdog                      ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E7       ; 594        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E8       ; 612        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E9       ; 625        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E10      ; 624        ; 4        ; manchester_data           ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E11      ; 656        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E12      ; 648        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E13      ; 653        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E14      ;            ;          ; GNDG_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E15      ; 675        ; 9        ; lvds_clk                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E16      ; 705        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E17      ; 710        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E18      ; 693        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E19      ; 729        ; 3        ; nreconf                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E20      ; 730        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E21      ; 747        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E22      ; 761        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E23      ; 760        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E24      ; 16         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E25      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E26      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E27      ; 29         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E28      ; 30         ; 2        ; sclki                     ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F1       ; 537        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F2       ; 538        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F3       ; 541        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F4       ; 542        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F5       ; 561        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F6       ; 560        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F7       ; 582        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F8       ; 589        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F9       ; 607        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F10      ; 620        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F11      ; 627        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F12      ; 651        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F13      ; 663        ; 4        ; #TMS                      ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCA_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F16      ; 687        ; 3        ; ^DCLK                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F17      ; 701        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F18      ; 712        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F19      ; 731        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F20      ; 763        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F21      ; 768        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F22      ; 777        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F23      ; 15         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F24      ; 14         ; 2        ; lvds_sync                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F25      ; 33         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F26      ; 34         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F27      ; 37         ; 2        ; sreqo                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F28      ; 38         ; 2        ; misoo                     ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G1       ; 529        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G2       ; 530        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G3       ; 534        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G4       ; 533        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G5       ; 555        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G6       ; 556        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G7       ; 578        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G8       ; 587        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G9       ; 604        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G10      ; 619        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G11      ; 639        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G12      ; 644        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G13      ; 669        ; 4        ; #TDI                      ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G14      ;            ;          ; GNDA_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; G17      ; 688        ; 3        ; ^CONF_DONE                ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 720        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G19      ; 732        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G20      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G21      ; 771        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G22      ; 773        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G23      ; 19         ; 2        ; lvds_spare                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G24      ; 20         ; 2        ; lvds_cmd                  ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G25      ; 42         ; 2        ; ttl_txena3                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G26      ; 41         ; 2        ; ttl_txena2                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G27      ; 45         ; 2        ; ttl_tx2                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G28      ; 46         ; 2        ; ttl_tx3                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H1       ; 520        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H2       ; 521        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H3       ; 524        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H4       ; 525        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H5       ; 552        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H6       ; 551        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H7       ; 548        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H8       ; 547        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H9       ; 599        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H10      ; 611        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H11      ; 638        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H12      ; 646        ; 4        ; +~DATA0~ / RESERVED_INPUT ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H13      ; 670        ; 4        ; #TDO                      ; output ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H14      ; 679        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H15      ; 680        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 696        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H18      ; 709        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H19      ; 734        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H20      ; 748        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H21      ; 28         ; 2        ; mosii                     ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H22      ; 27         ; 2        ; ccssi                     ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H23      ; 24         ; 2        ; slot_id[2]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H24      ; 23         ; 2        ; slot_id[3]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H25      ; 51         ; 2        ; ttl_nrx3                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H26      ; 50         ; 2        ; ttl_nrx2                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H27      ; 54         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H28      ; 55         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J1       ; 512        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J2       ; 513        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J3       ; 516        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J4       ; 517        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J5       ; 544        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J6       ; 543        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J7       ; 535        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J8       ; 536        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J9       ; 592        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J10      ; 623        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J11      ; 635        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J12      ; 655        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J13      ; 671        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J14      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J16      ; 684        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 690        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J18      ; 716        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J19      ; 725        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J20      ; 742        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J21      ; 39         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J22      ; 40         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J23      ; 32         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J24      ; 31         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J25      ; 58         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J26      ; 59         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J27      ; 62         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; J28      ; 63         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K1       ; 504        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K2       ; 505        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K3       ; 509        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K4       ; 508        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K5       ; 539        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K6       ; 540        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K7       ; 531        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K8       ; 532        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K9       ; 526        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K10      ; 629        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K11      ; 641        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K12      ; 665        ; 4        ; #TCK                      ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K13      ; 672        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; K14      ; 677        ; 9        ; fibre_tx_clkw             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K15      ; 678        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 683        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 689        ; 3        ; inclk14                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K18      ; 704        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K19      ; 717        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K20      ; 49         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K21      ; 43         ; 2        ; box_id_ena                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K22      ; 44         ; 2        ; ttl_txena1                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K23      ; 35         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K24      ; 36         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K25      ; 67         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K26      ; 66         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K27      ; 70         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K28      ; 71         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L1       ; 496        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L2       ; 497        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L3       ; 500        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L4       ; 501        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L5       ; 522        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L6       ; 523        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L7       ; 528        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L8       ; 527        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L9       ; 519        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L10      ; 518        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L11      ; 649        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L12      ; 664        ; 4        ; #TRST                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L13      ; 673        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L16      ; 686        ; 3        ; ^nCONFIG                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L17      ; 692        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L18      ; 697        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L19      ; 57         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L20      ; 56         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L21      ; 48         ; 2        ; ttl_tx1                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L22      ; 47         ; 2        ; box_id_out                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L23      ; 52         ; 2        ; box_id_in                 ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L24      ; 53         ; 2        ; ttl_nrx1                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L25      ; 74         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L26      ; 75         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L27      ; 78         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L28      ; 79         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; M2       ; 487        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M3       ; 491        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M4       ; 492        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M5       ; 511        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M6       ; 510        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M7       ; 515        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M8       ; 514        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M9       ; 507        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M10      ; 506        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M11      ; 654        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M12      ; 666        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M13      ; 674        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M16      ; 685        ; 3        ; ^nSTATUS                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M17      ; 691        ; 3        ; inclk15                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; M18      ; 698        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M19      ; 69         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M20      ; 68         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M21      ; 61         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M22      ; 60         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M23      ; 65         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M24      ; 64         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M25      ; 83         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M26      ; 84         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M27      ; 87         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N1       ; 488        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N2       ; 484        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N3       ; 503        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N4       ; 502        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N5       ; 494        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N6       ; 495        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N7       ; 498        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N8       ; 499        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N9       ; 490        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N10      ; 489        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N19      ; 86         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N20      ; 85         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N21      ; 81         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N22      ; 80         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N23      ; 77         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N24      ; 76         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N25      ; 73         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N26      ; 72         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N27      ; 91         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N28      ; 88         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 483        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P3       ; 482        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P4       ; 481        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCA_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P7       ;            ;          ; GNDG_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCG_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P9       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P10      ; 493        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P19      ; 82         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P20      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCG_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P22      ;            ;          ; GNDG_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P23      ;            ;          ; VCCA_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P24      ;            ;          ; GNDA_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P25      ; 94         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P26      ; 93         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P27      ; 92         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R2       ; 480        ; 6        ; fibre_rx_clkr             ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; R3       ; 477        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 478        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R5       ;            ;          ; GNDA_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDG_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCG_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R10      ; 468        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R19      ; 107        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCG_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R22      ;            ;          ; GNDG_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R23      ;            ;          ; VCCA_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R24      ;            ;          ; GNDA_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R25      ; 97         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R26      ; 98         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R27      ; 95         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T1       ; 476        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T2       ; 479        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T3       ; 474        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T4       ; 473        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T5       ; 461        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T6       ; 460        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T7       ; 469        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T8       ; 470        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T9       ; 465        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T10      ; 464        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T19      ; 105        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T20      ; 106        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T21      ; 101        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T22      ; 102        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T23      ; 110        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T24      ; 111        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T25      ; 115        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T26      ; 114        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T27      ; 96         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T28      ; 99         ; 1        ; lvds_reply_bc3_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U1       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U2       ; 475        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U3       ; 472        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U4       ; 471        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U5       ; 453        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U6       ; 452        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U7       ; 448        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U8       ; 449        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U9       ; 456        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U10      ; 457        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U19      ; 118        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U20      ; 119        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U21      ; 126        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U22      ; 127        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U23      ; 123        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U24      ; 122        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U25      ; 104        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U26      ; 103        ; 1        ; lvds_reply_bc1_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U27      ; 100        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U28      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; V1       ; 466        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V2       ; 467        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V3       ; 463        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V4       ; 462        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V5       ; 441        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V6       ; 440        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V7       ; 437        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V8       ; 436        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V9       ; 444        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V10      ; 445        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V11      ; 311        ; 7        ; mictor1_o[0]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; V12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V18      ; 266        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; V19      ; 130        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V20      ; 131        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V21      ; 139        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V22      ; 138        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V23      ; 135        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V24      ; 134        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V25      ; 113        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V26      ; 112        ; 1        ; lvds_reply_bc1_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V27      ; 108        ; 1        ; lvds_reply_bc3_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V28      ; 109        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W1       ; 459        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W2       ; 458        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W3       ; 455        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W4       ; 454        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W5       ; 431        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W6       ; 432        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W7       ; 427        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W8       ; 428        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W9       ; 435        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W10      ; 319        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W11      ; 310        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W12      ; 299        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W13      ; 291        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; W14      ; 288        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 287        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 282        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 279        ; 8        ; ^MSEL1                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W18      ; 267        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W19      ; 249        ; 8        ; mictor1_e[3]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; W20      ; 140        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W21      ; 147        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W22      ; 148        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W23      ; 143        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W24      ; 144        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W25      ; 121        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W26      ; 120        ; 1        ; lvds_reply_ac_a           ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W27      ; 117        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W28      ; 116        ; 1        ; lvds_reply_bc2_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y1       ; 451        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y2       ; 450        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y3       ; 447        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y4       ; 446        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y5       ; 420        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y6       ; 419        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y7       ; 423        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y8       ; 424        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y9       ; 373        ; 7        ; mictor1_o[1]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y10      ; 337        ; 7        ; mictor1_o[2]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y11      ; 316        ; 7        ; mictor1_o[3]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y12      ; 300        ; 7        ; ^nIO_PULLUP               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y13      ; 292        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y14      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y15      ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y16      ; 281        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 273        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y18      ; 261        ; 8        ; mictor1_e[1]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y19      ; 248        ; 8        ; mictor1_e[4]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y20      ; 217        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y21      ; 151        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y22      ; 152        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y23      ; 156        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y24      ; 155        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y25      ; 129        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y26      ; 128        ; 1        ; lvds_reply_ac_b           ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y27      ; 125        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y28      ; 124        ; 1        ; lvds_reply_bc2_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+


+----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                              ;
+-----------------------------+----------------------------------------------------------------------------+
; Name                        ; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|pll ;
+-----------------------------+----------------------------------------------------------------------------+
; PLL type                    ; Enhanced                                                                   ;
; Scan chain                  ; None                                                                       ;
; PLL mode                    ; Normal                                                                     ;
; Feedback source             ; --                                                                         ;
; Compensate clock            ; clock0                                                                     ;
; Switchover on loss of clock ; On                                                                         ;
; Switchover counter          ; 11                                                                         ;
; Primary clock               ; inclk0                                                                     ;
; Input frequency 0           ; 25.0 MHz                                                                   ;
; Input frequency 1           ; 25.0 MHz                                                                   ;
; Nominal PFD frequency       ; 25.0 MHz                                                                   ;
; Nominal VCO frequency       ; 599.9 MHz                                                                  ;
; Freq min lock               ; 12.5 MHz                                                                   ;
; Freq max lock               ; 33.33 MHz                                                                  ;
; Clock Offset                ; 0 ps                                                                       ;
; M VCO Tap                   ; 0                                                                          ;
; M Initial                   ; 1                                                                          ;
; M value                     ; 24                                                                         ;
; N value                     ; 1                                                                          ;
; M counter delay             ; 0 ps                                                                       ;
; N counter delay             ; 0 ps                                                                       ;
; M2 value                    ; --                                                                         ;
; N2 value                    ; --                                                                         ;
; SS counter                  ; --                                                                         ;
; Downspread                  ; --                                                                         ;
; Spread frequency            ; --                                                                         ;
; Charge pump current         ; 50 uA                                                                      ;
; Loop filter resistance      ; 1.021000 KOhm                                                              ;
; Loop filter capacitance     ; 10 pF                                                                      ;
; Freq zero                   ; 0.240 MHz                                                                  ;
; Bandwidth                   ; 550 KHz                                                                    ;
; Freq pole                   ; 15.844 MHz                                                                 ;
; enable0 counter             ; --                                                                         ;
; enable1 counter             ; --                                                                         ;
; Real time reconfigurable    ; Off                                                                        ;
; Scan chain MIF file         ; --                                                                         ;
; Preserve counter order      ; Off                                                                        ;
; PLL location                ; PLL_5                                                                      ;
; Inclk0 signal               ; inclk14                                                                    ;
; Inclk1 signal               ; inclk15                                                                    ;
; Inclk0 signal type          ; Dedicated Pin                                                              ;
; Inclk1 signal type          ; Dedicated Pin                                                              ;
+-----------------------------+----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk0    ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk1    ; clock1       ; 2    ; 1   ; 50.0 MHz         ; 180 (10000 ps) ; 0 ps  ; 50/50      ; G0      ; 0 ps          ; 12            ; 6/6 Even   ; 7       ; 0       ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk2    ; clock2       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 6             ; 3/3 Even   ; 1       ; 0       ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk3    ; clock3       ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_extclk0 ; extclock0    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E0      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_extclk1 ; extclock1    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_extclk2 ; extclock2    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; E2      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 10 pF ; Not Available                      ;
; LVCMOS                           ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 20 pF ; (See 1.5-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class I  ; 20 pF ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                   ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |clk_card                                                    ; 10297 (421) ; 5108         ; 677888      ; 14    ; 171  ; 0      ; 24           ; 0       ; 0         ; 3         ; 163  ; 0            ; 5189 (421)   ; 1125 (0)          ; 3983 (0)         ; 1783 (0)        ; 910 (58)   ; |clk_card                                                                                                                                                                                                                                                           ;
;    |cc_reset:cc_reset0|                                      ; 15 (15)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 4 (4)            ; 0 (0)           ; 2 (2)      ; |clk_card|cc_reset:cc_reset0                                                                                                                                                                                                                                        ;
;    |clk_switchover:clk_switchover_inst|                      ; 24 (24)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_inst                                                                                                                                                                                                                        ;
;       |cc_pll:pll0|                                          ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_inst|cc_pll:pll0                                                                                                                                                                                                            ;
;          |altpll:altpll_component|                           ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component                                                                                                                                                                                    ;
;    |config_fpga:config_fpga_inst|                            ; 12 (12)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|config_fpga:config_fpga_inst                                                                                                                                                                                                                              ;
;    |dispatch:cmd0|                                           ; 1063 (76)   ; 386          ; 66560       ; 2     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 677 (70)     ; 33 (0)            ; 353 (6)          ; 190 (0)         ; 15 (0)     ; |clk_card|dispatch:cmd0                                                                                                                                                                                                                                             ;
;       |altsyncram:buf|                                       ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|altsyncram:buf                                                                                                                                                                                                                              ;
;          |altsyncram_uc23:auto_generated|                    ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|altsyncram:buf|altsyncram_uc23:auto_generated                                                                                                                                                                                               ;
;       |dispatch_cmd_receive:receiver|                        ; 361 (54)    ; 154          ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 207 (47)     ; 33 (0)            ; 121 (7)          ; 54 (11)         ; 11 (11)    ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver                                                                                                                                                                                                               ;
;          |binary_counter:word_counter|                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                                   ;
;          |lvds_rx:cmd_rx|                                    ; 95 (11)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (5)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                                ;
;             |binary_counter:sample_counter|                  ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter                                                                                                                                                                  ;
;             |dcfifo:data_buffer|                             ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                                                                             ;
;                |dcfifo_hql1:auto_generated|                  ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                                                                                                  ;
;                   |alt_sync_fifo_aem:sync_fifo|              ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                                                                                      ;
;                      |add_sub_pf8:add_sub2|                  ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                                                                                                 ;
;                      |cntr_808:cntr1|                        ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                                                                                       ;
;                      |dpram_iv01:dpram4|                     ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                                                                                                    ;
;                         |altsyncram_6rh1:altsyncram14|       ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14                                                                       ;
;             |shift_reg:rx_buffer|                            ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                            ;
;             |shift_reg:rx_sample|                            ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                            ;
;          |parallel_crc:crc_calc|                             ; 172 (172)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 140 (140)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                                         ;
;          |reg:hdr0|                                          ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                                      ;
;          |reg:hdr1|                                          ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                                      ;
;       |dispatch_reply_transmit:transmitter|                  ; 473 (175)   ; 135          ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 338 (169)    ; 0 (0)             ; 135 (6)          ; 78 (20)         ; 1 (1)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter                                                                                                                                                                                                         ;
;          |binary_counter:word_counter|                       ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                             ;
;          |lvds_tx:reply_tx|                                  ; 74 (9)      ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (5)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx                                                                                                                                                                                        ;
;             |counter:bit_counter|                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter                                                                                                                                                                    ;
;             |fifo:data_buffer|                               ; 16 (8)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                               ;
;                   |altsyncram_tpb1:auto_generated|           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                                ;
;                |lpm_counter:read_pointer|                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                              ;
;                   |cntr_e1g:auto_generated|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer|cntr_e1g:auto_generated                                                                                                                      ;
;                |lpm_counter:write_pointer|                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                             ;
;                   |cntr_e1g:auto_generated|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer|cntr_e1g:auto_generated                                                                                                                     ;
;             |shift_reg:tx_buffer|                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|shift_reg:tx_buffer                                                                                                                                                                    ;
;          |parallel_crc:crc_calc|                             ; 213 (213)   ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 149 (149)    ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                                   ;
;       |dispatch_wishbone:wishbone|                           ; 115 (62)    ; 53           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 62 (56)      ; 0 (0)             ; 53 (6)           ; 58 (11)         ; 3 (0)      ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone                                                                                                                                                                                                                  ;
;          |binary_counter:addr_gen|                           ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|binary_counter:addr_gen                                                                                                                                                                                          ;
;          |us_timer:wdt|                                      ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                                                                                     ;
;       |reg:hdr0|                                             ; 22 (22)     ; 22           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|reg:hdr0                                                                                                                                                                                                                                    ;
;       |reg:hdr1|                                             ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |clk_card|dispatch:cmd0|reg:hdr1                                                                                                                                                                                                                                    ;
;    |dv_rx:dv_rx_inst|                                        ; 136 (89)    ; 132          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 80 (41)           ; 52 (44)          ; 8 (0)           ; 3 (3)      ; |clk_card|dv_rx:dv_rx_inst                                                                                                                                                                                                                                          ;
;       |binary_counter:sample_counter|                        ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|dv_rx:dv_rx_inst|binary_counter:sample_counter                                                                                                                                                                                                            ;
;       |shift_reg:rx_buffer|                                  ; 39 (39)     ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|dv_rx:dv_rx_inst|shift_reg:rx_buffer                                                                                                                                                                                                                      ;
;    |fpga_thermo:fpga_thermo0|                                ; 107 (15)    ; 61           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (5)       ; 7 (0)             ; 54 (10)          ; 17 (0)          ; 1 (1)      ; |clk_card|fpga_thermo:fpga_thermo0                                                                                                                                                                                                                                  ;
;       |reg:thermo_data|                                      ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|reg:thermo_data                                                                                                                                                                                                                  ;
;       |smb_master:master|                                    ; 84 (50)     ; 43           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (40)      ; 7 (0)             ; 36 (10)          ; 17 (0)          ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master                                                                                                                                                                                                                ;
;          |binary_counter:bit_counter|                        ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master|binary_counter:bit_counter                                                                                                                                                                                     ;
;          |binary_counter:timer_counter|                      ; 14 (14)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master|binary_counter:timer_counter                                                                                                                                                                                   ;
;          |shift_reg:rx_data_reg|                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master|shift_reg:rx_data_reg                                                                                                                                                                                          ;
;          |shift_reg:tx_data_reg|                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|fpga_thermo:fpga_thermo0|smb_master:master|shift_reg:tx_data_reg                                                                                                                                                                                          ;
;    |frame_timing:frame_timing_slave|                         ; 41 (0)      ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 38 (0)           ; 31 (0)          ; 2 (0)      ; |clk_card|frame_timing:frame_timing_slave                                                                                                                                                                                                                           ;
;       |frame_timing_core:ftc|                                ; 41 (41)     ; 39           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 38 (38)          ; 31 (31)         ; 2 (2)      ; |clk_card|frame_timing:frame_timing_slave|frame_timing_core:ftc                                                                                                                                                                                                     ;
;    |fw_rev:fw_rev_slave|                                     ; 8 (8)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|fw_rev:fw_rev_slave                                                                                                                                                                                                                                       ;
;    |id_thermo:id_thermo0|                                    ; 184 (43)    ; 114          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 70 (25)      ; 21 (1)            ; 93 (17)          ; 18 (0)          ; 4 (2)      ; |clk_card|id_thermo:id_thermo0                                                                                                                                                                                                                                      ;
;       |counter:byte_counter|                                 ; 7 (7)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|counter:byte_counter                                                                                                                                                                                                                 ;
;       |one_wire_master:master|                               ; 87 (50)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 6 (0)             ; 39 (8)           ; 18 (0)          ; 2 (2)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master                                                                                                                                                                                                               ;
;          |binary_counter:bit_counter|                        ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master|binary_counter:bit_counter                                                                                                                                                                                    ;
;          |binary_counter:timer_counter|                      ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master|binary_counter:timer_counter                                                                                                                                                                                  ;
;          |shift_reg:rx_data_reg|                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                                         ;
;          |shift_reg:tx_data_reg|                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|one_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                                         ;
;       |reg:id_data0|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:id_data0                                                                                                                                                                                                                         ;
;       |reg:id_data1|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:id_data1                                                                                                                                                                                                                         ;
;       |reg:id_data2|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:id_data2                                                                                                                                                                                                                         ;
;       |reg:id_data3|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:id_data3                                                                                                                                                                                                                         ;
;       |reg:thermo_data0|                                     ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:thermo_data0                                                                                                                                                                                                                     ;
;       |reg:thermo_data1|                                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo0|reg:thermo_data1                                                                                                                                                                                                                     ;
;    |id_thermo:id_thermo1|                                    ; 201 (60)    ; 114          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 87 (42)      ; 7 (1)             ; 107 (17)         ; 18 (0)          ; 32 (30)    ; |clk_card|id_thermo:id_thermo1                                                                                                                                                                                                                                      ;
;       |counter:byte_counter|                                 ; 7 (7)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo1|counter:byte_counter                                                                                                                                                                                                                 ;
;       |one_wire_master:master|                               ; 87 (50)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 6 (0)             ; 39 (8)           ; 18 (0)          ; 2 (2)      ; |clk_card|id_thermo:id_thermo1|one_wire_master:master                                                                                                                                                                                                               ;
;          |binary_counter:bit_counter|                        ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo1|one_wire_master:master|binary_counter:bit_counter                                                                                                                                                                                    ;
;          |binary_counter:timer_counter|                      ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |clk_card|id_thermo:id_thermo1|one_wire_master:master|binary_counter:timer_counter                                                                                                                                                                                  ;
;          |shift_reg:rx_data_reg|                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo1|one_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                                         ;
;          |shift_reg:tx_data_reg|                             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo1|one_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                                         ;
;       |reg:id_data0|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo1|reg:id_data0                                                                                                                                                                                                                         ;
;       |reg:id_data1|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo1|reg:id_data1                                                                                                                                                                                                                         ;
;       |reg:id_data2|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo1|reg:id_data2                                                                                                                                                                                                                         ;
;       |reg:id_data3|                                         ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo1|reg:id_data3                                                                                                                                                                                                                         ;
;       |reg:thermo_data0|                                     ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo1|reg:thermo_data0                                                                                                                                                                                                                     ;
;       |reg:thermo_data1|                                     ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|id_thermo:id_thermo1|reg:thermo_data1                                                                                                                                                                                                                     ;
;    |issue_reply:issue_reply0|                                ; 7084 (0)    ; 3603         ; 609280      ; 12    ; 153  ; 0      ; 16           ; 0       ; 0         ; 2         ; 0    ; 0            ; 3481 (0)     ; 923 (0)           ; 2680 (0)         ; 1360 (0)        ; 437 (0)    ; |clk_card|issue_reply:issue_reply0                                                                                                                                                                                                                                  ;
;       |cmd_queue:i_cmd_queue|                                ; 658 (327)   ; 392          ; 8704        ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 266 (218)    ; 119 (2)           ; 273 (107)        ; 246 (193)       ; 53 (53)    ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue                                                                                                                                                                                                            ;
;          |cmd_queue_tpram:cmd_queue_ram40_inst|              ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst                                                                                                                                                                       ;
;             |alt3pram:alt3pram_component|                    ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component                                                                                                                                           ;
;                |altdpram:altdpram_component1|                ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                              ;
;                   |altsyncram:ram_block|                     ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                         ;
;                      |altsyncram_hoo1:auto_generated|        ; 0 (0)       ; 0            ; 8192        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_hoo1:auto_generated                                                          ;
;          |counter:bit_ctr|                                   ; 17 (17)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 5 (5)             ; 1 (1)            ; 6 (6)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|counter:bit_ctr                                                                                                                                                                                            ;
;          |lvds_tx:cmd_tx2|                                   ; 74 (11)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (7)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2                                                                                                                                                                                            ;
;             |counter:bit_counter|                            ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|counter:bit_counter                                                                                                                                                                        ;
;             |fifo:data_buffer|                               ; 14 (6)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer                                                                                                                                                                           ;
;                |altsyncram:fifo_storage|                     ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                   ;
;                   |altsyncram_tpb1:auto_generated|           ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated                                                                                                                    ;
;                |lpm_counter:read_pointer|                    ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                  ;
;                   |cntr_e1g:auto_generated|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer|cntr_e1g:auto_generated                                                                                                                          ;
;                |lpm_counter:write_pointer|                   ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                 ;
;                   |cntr_e1g:auto_generated|                  ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer|cntr_e1g:auto_generated                                                                                                                         ;
;             |shift_reg:tx_buffer|                            ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|shift_reg:tx_buffer                                                                                                                                                                        ;
;          |reg:bit_status_reg|                                ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:bit_status_reg                                                                                                                                                                                         ;
;          |reg:card_addr_reg|                                 ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:card_addr_reg                                                                                                                                                                                          ;
;          |reg:cmd_code_reg|                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:cmd_code_reg                                                                                                                                                                                           ;
;          |reg:data_size_reg_t|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:data_size_reg_t                                                                                                                                                                                        ;
;          |reg:frame_seq_num_reg|                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:frame_seq_num_reg                                                                                                                                                                                      ;
;          |reg:issue_sync_reg|                                ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:issue_sync_reg                                                                                                                                                                                         ;
;          |reg:par_id_reg|                                    ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:par_id_reg                                                                                                                                                                                             ;
;          |serial_crc:cmd_crc|                                ; 81 (81)     ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 64 (64)          ; 32 (32)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|serial_crc:cmd_crc                                                                                                                                                                                         ;
;          |shift_reg:sh_reg|                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|shift_reg:sh_reg                                                                                                                                                                                           ;
;       |cmd_translator:i_cmd_translator|                      ; 960 (174)   ; 629          ; 0           ; 0     ; 0    ; 0      ; 16           ; 0       ; 0         ; 2         ; 0    ; 0            ; 331 (10)     ; 218 (160)         ; 411 (4)          ; 228 (0)         ; 117 (4)    ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator                                                                                                                                                                                                  ;
;          |cmd_translator_arbiter:i_arbiter|                  ; 179 (179)   ; 168          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 167 (167)        ; 0 (0)           ; 9 (9)      ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter                                                                                                                                                                 ;
;          |cmd_translator_internal_cmd_fsm:i_internal_cmd|    ; 163 (120)   ; 79           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 84 (77)      ; 0 (0)             ; 79 (43)          ; 68 (32)         ; 3 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_internal_cmd_fsm:i_internal_cmd                                                                                                                                                   ;
;             |us_timer:timer|                                 ; 43 (43)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_internal_cmd_fsm:i_internal_cmd|us_timer:timer                                                                                                                                    ;
;          |cmd_translator_ret_dat_fsm:i_return_data_cmd|      ; 444 (444)   ; 218          ; 0           ; 0     ; 0    ; 0      ; 16           ; 0       ; 0         ; 2         ; 0    ; 0            ; 226 (226)    ; 57 (57)           ; 161 (161)        ; 160 (160)       ; 101 (101)  ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd                                                                                                                                                     ;
;             |lpm_mult:Mult0|                                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult0                                                                                                                                      ;
;                |mult_hh01:auto_generated|                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult0|mult_hh01:auto_generated                                                                                                             ;
;             |lpm_mult:Mult1|                                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult1                                                                                                                                      ;
;                |mult_hh01:auto_generated|                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult1|mult_hh01:auto_generated                                                                                                             ;
;       |fibre_rx:i_fibre_rx|                                  ; 507 (0)     ; 416          ; 4096        ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 91 (0)       ; 244 (0)           ; 172 (0)          ; 73 (0)          ; 40 (0)     ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx                                                                                                                                                                                                              ;
;          |fibre_rx_control:I1|                               ; 1 (1)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1                                                                                                                                                                                          ;
;          |fibre_rx_fifo:I0|                                  ; 139 (0)     ; 128          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0                                                                                                                                                                                             ;
;             |sync_fifo_rx:SFIFO|                             ; 139 (0)     ; 128          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO                                                                                                                                                                          ;
;                |dcfifo:dcfifo_component|                     ; 139 (0)     ; 128          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (0)            ; 69 (0)           ; 50 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component                                                                                                                                                  ;
;                   |dcfifo_9ia1:auto_generated|               ; 139 (8)     ; 128          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 59 (8)            ; 69 (0)           ; 50 (0)          ; 5 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated                                                                                                                       ;
;                      |a_fefifo_c3d:read_state|               ; 12 (12)     ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|a_fefifo_c3d:read_state                                                                                               ;
;                      |a_fefifo_h3d:write_state|              ; 3 (3)       ; 1            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|a_fefifo_h3d:write_state                                                                                              ;
;                      |a_gray2bin_m5b:gray2bin_rs_nbwp|       ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|a_gray2bin_m5b:gray2bin_rs_nbwp                                                                                       ;
;                      |a_gray2bin_m5b:gray2bin_ws_nbrp|       ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|a_gray2bin_m5b:gray2bin_ws_nbrp                                                                                       ;
;                      |a_graycounter_v16:rdptr_g|             ; 9 (9)       ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|a_graycounter_v16:rdptr_g                                                                                             ;
;                      |a_graycounter_v16:wrptr_g|             ; 9 (9)       ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|a_graycounter_v16:wrptr_g                                                                                             ;
;                      |alt_synch_pipe_nc8:dffpipe_rs_dgwp|    ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp                                                                                    ;
;                         |dffpipe_hd9:dffpipe6|               ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|alt_synch_pipe_nc8:dffpipe_rs_dgwp|dffpipe_hd9:dffpipe6                                                               ;
;                      |alt_synch_pipe_oc8:dffpipe_ws_dgrp|    ; 24 (0)      ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 4 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp                                                                                    ;
;                         |dffpipe_id9:dffpipe10|              ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|alt_synch_pipe_oc8:dffpipe_ws_dgrp|dffpipe_id9:dffpipe10                                                              ;
;                      |cntr_b08:rdptr_b|                      ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|cntr_b08:rdptr_b                                                                                                      ;
;                      |cntr_b08:wrptr_b|                      ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|cntr_b08:wrptr_b                                                                                                      ;
;                      |dffpipe_fd9:dffpipe_rdbuw|             ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dffpipe_fd9:dffpipe_rdbuw                                                                                             ;
;                      |dffpipe_fd9:dffpipe_rs_dbwp|           ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dffpipe_fd9:dffpipe_rs_dbwp                                                                                           ;
;                      |dffpipe_fd9:dffpipe_wr_dbuw|           ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw                                                                                           ;
;                      |dffpipe_fd9:dffpipe_ws_nbrp|           ; 10 (10)     ; 10           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 4 (4)            ; 0 (0)           ; 1 (1)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp                                                                                           ;
;                      |dpram_7vr:fiforam|                     ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam                                                                                                     ;
;                         |altsyncram_9nf1:altsyncram3|        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3                                                                         ;
;          |fibre_rx_protocol:I2|                              ; 367 (357)   ; 288          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (78)      ; 185 (185)         ; 103 (94)         ; 23 (16)         ; 35 (35)    ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2                                                                                                                                                                                         ;
;             |altsyncram:mem0|                                ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0                                                                                                                                                                         ;
;                |altsyncram_dps2:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0|altsyncram_dps2:auto_generated                                                                                                                                          ;
;             |counter:byte_counter|                           ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:byte_counter                                                                                                                                                                    ;
;             |counter:word_counter|                           ; 8 (8)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter                                                                                                                                                                    ;
;       |fibre_tx:i_fibre_tx|                                  ; 81 (27)     ; 40           ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (22)      ; 21 (0)            ; 19 (5)           ; 32 (0)          ; 3 (3)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx                                                                                                                                                                                                              ;
;          |dcfifo:fibre_tx_buffer|                            ; 54 (0)      ; 35           ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 21 (0)            ; 14 (0)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer                                                                                                                                                                                       ;
;             |dcfifo_ktl1:auto_generated|                     ; 54 (0)      ; 35           ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 21 (0)            ; 14 (0)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_ktl1:auto_generated                                                                                                                                                            ;
;                |alt_sync_fifo_fem:sync_fifo|                 ; 54 (40)     ; 35           ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (12)      ; 21 (21)           ; 14 (7)           ; 32 (18)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_ktl1:auto_generated|alt_sync_fifo_fem:sync_fifo                                                                                                                                ;
;                   |add_sub_rf8:add_sub2|                     ; 7 (7)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_ktl1:auto_generated|alt_sync_fifo_fem:sync_fifo|add_sub_rf8:add_sub2                                                                                                           ;
;                   |cntr_a08:cntr1|                           ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_ktl1:auto_generated|alt_sync_fifo_fem:sync_fifo|cntr_a08:cntr1                                                                                                                 ;
;                   |dpram_kv01:dpram4|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_ktl1:auto_generated|alt_sync_fifo_fem:sync_fifo|dpram_kv01:dpram4                                                                                                              ;
;                      |altsyncram_arh1:altsyncram14|          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_ktl1:auto_generated|alt_sync_fifo_fem:sync_fifo|dpram_kv01:dpram4|altsyncram_arh1:altsyncram14                                                                                 ;
;       |reply_queue:i_reply_queue|                            ; 4405 (253)  ; 1856         ; 594432      ; 12    ; 147  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2549 (197)   ; 268 (0)           ; 1588 (56)        ; 764 (63)        ; 190 (113)  ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue                                                                                                                                                                                                        ;
;          |reg:bit_status_reg|                                ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:bit_status_reg                                                                                                                                                                                     ;
;          |reg:card_addr_reg|                                 ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:card_addr_reg                                                                                                                                                                                      ;
;          |reg:cmd_code_reg|                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:cmd_code_reg                                                                                                                                                                                       ;
;          |reg:data_size_reg_t|                               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:data_size_reg_t                                                                                                                                                                                    ;
;          |reg:frame_seq_num_reg|                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:frame_seq_num_reg                                                                                                                                                                                  ;
;          |reg:issue_sync_num_reg|                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:issue_sync_num_reg                                                                                                                                                                                 ;
;          |reg:par_id_reg|                                    ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:par_id_reg                                                                                                                                                                                         ;
;          |reg:status_reg|                                    ; 27 (27)     ; 27           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reg:status_reg                                                                                                                                                                                         ;
;          |reply_queue_sequencer:rq_seq|                      ; 3995 (506)  ; 1643         ; 594432      ; 12    ; 147  ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2352 (393)   ; 217 (1)           ; 1426 (112)       ; 701 (57)        ; 77 (9)     ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq                                                                                                                                                                           ;
;             |lpm_mult:Mult0|                                 ; 55 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 11 (0)     ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0                                                                                                                                                            ;
;                |multcore:mult_core|                          ; 55 (32)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (32)      ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 11 (11)    ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core                                                                                                                                         ;
;                   |mpar_add:padder|                          ; 23 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; 23 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                         ;
;                      |lpm_add_sub:adder[0]|                  ; 11 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                    ;
;                         |addcore:adder|                      ; 11 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                                                      ;
;                            |a_csnbuffer:result_node|         ; 11 (11)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                              ;
;                      |lpm_add_sub:adder[1]|                  ; 12 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                    ;
;                         |addcore:adder|                      ; 12 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                                                                      ;
;                            |a_csnbuffer:result_node|         ; 12 (12)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                              ;
;             |reply_queue_receive:rx_ac|                      ; 377 (32)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 211 (21)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac                                                                                                                                                 ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|binary_counter:word_counter                                                                                                                     ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer                                                                                                                              ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                      ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                       ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                     ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                             ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                            ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver                                                                                                                           ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                             ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                        ;
;                      |dcfifo_hql1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                             ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                 ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                            ;
;                            |cntr_808:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                  ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                               ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14  ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                       ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                       ;
;                |parallel_crc:crc_calc|                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc                                                                                                                           ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header0_reg                                                                                                                                 ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|reg:header1_reg                                                                                                                                 ;
;             |reply_queue_receive:rx_bc1|                     ; 377 (32)    ; 166          ; 66048       ; 0     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 211 (21)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_bc2|                     ; 377 (32)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 211 (21)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_bc3|                     ; 377 (32)    ; 166          ; 66048       ; 0     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 211 (21)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_cc|                      ; 376 (31)    ; 166          ; 66048       ; 0     ; 17   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 210 (20)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc                                                                                                                                                 ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|binary_counter:word_counter                                                                                                                     ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer                                                                                                                              ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                      ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                       ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                     ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                             ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                            ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver                                                                                                                           ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                             ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                        ;
;                      |dcfifo_hql1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                             ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                 ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                            ;
;                            |cntr_808:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                  ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                               ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14  ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                       ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                       ;
;                |parallel_crc:crc_calc|                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc                                                                                                                           ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header0_reg                                                                                                                                 ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|reg:header1_reg                                                                                                                                 ;
;             |reply_queue_receive:rx_rc1|                     ; 377 (32)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 211 (21)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc2|                     ; 377 (32)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 211 (21)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc3|                     ; 377 (32)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 211 (21)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|reg:header1_reg                                                                                                                                ;
;             |reply_queue_receive:rx_rc4|                     ; 377 (32)    ; 166          ; 66048       ; 2     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 211 (21)     ; 24 (0)            ; 142 (11)         ; 65 (0)          ; 6 (6)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4                                                                                                                                                ;
;                |binary_counter:word_counter|                 ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|binary_counter:word_counter                                                                                                                    ;
;                |fifo:packet_buffer|                          ; 33 (11)     ; 23           ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (1)           ; 22 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer                                                                                                                             ;
;                   |altsyncram:fifo_storage|                  ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                     ;
;                      |altsyncram_psb1:auto_generated|        ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated                                                                      ;
;                   |lpm_counter:read_pointer|                 ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                    ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|cntr_s2g:auto_generated                                                                            ;
;                   |lpm_counter:write_pointer|                ; 11 (0)      ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                   ;
;                      |cntr_s2g:auto_generated|               ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|cntr_s2g:auto_generated                                                                           ;
;                |lvds_rx:lvds_receiver|                       ; 94 (10)     ; 75           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 16 (1)            ; 59 (5)           ; 32 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver                                                                                                                          ;
;                   |binary_counter:sample_counter|            ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|binary_counter:sample_counter                                                                                            ;
;                   |dcfifo:data_buffer|                       ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer                                                                                                       ;
;                      |dcfifo_hql1:auto_generated|            ; 40 (0)      ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated                                                                            ;
;                         |alt_sync_fifo_aem:sync_fifo|        ; 40 (30)     ; 25           ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo                                                ;
;                            |add_sub_pf8:add_sub2|            ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|add_sub_pf8:add_sub2                           ;
;                            |cntr_808:cntr1|                  ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cntr_808:cntr1                                 ;
;                            |dpram_iv01:dpram4|               ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4                              ;
;                               |altsyncram_6rh1:altsyncram14| ; 0 (0)       ; 0            ; 512         ; 2     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14 ;
;                   |shift_reg:rx_buffer|                      ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                      ;
;                   |shift_reg:rx_sample|                      ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                      ;
;                |parallel_crc:crc_calc|                       ; 193 (193)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc                                                                                                                          ;
;                |reg:header0_reg|                             ; 12 (12)     ; 12           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header0_reg                                                                                                                                ;
;                |reg:header1_reg|                             ; 2 (2)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header1_reg                                                                                                                                ;
;             |us_timer:timeout_timer|                         ; 42 (42)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 36 (36)          ; 36 (36)         ; 3 (3)      ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer                                                                                                                                                    ;
;       |reply_translator:i_reply_translator|                  ; 473 (473)   ; 270          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 203 (203)    ; 53 (53)           ; 217 (217)        ; 17 (17)         ; 34 (34)    ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator                                                                                                                                                                                              ;
;    |leds:led0|                                               ; 8 (8)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |clk_card|leds:led0                                                                                                                                                                                                                                                 ;
;    |psu_ctrl:psu_ctrl_inst|                                  ; 224 (54)    ; 164          ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (31)      ; 41 (1)            ; 123 (22)         ; 45 (0)          ; 9 (6)      ; |clk_card|psu_ctrl:psu_ctrl_inst                                                                                                                                                                                                                                    ;
;       |counter:bit_ctr|                                      ; 29 (29)     ; 9            ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 7 (7)             ; 2 (2)            ; 9 (9)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_inst|counter:bit_ctr                                                                                                                                                                                                                    ;
;       |ram_32bit_x_64:status_ram|                            ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_inst|ram_32bit_x_64:status_ram                                                                                                                                                                                                          ;
;          |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_inst|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component                                                                                                                                                                          ;
;             |altsyncram_kal1:auto_generated|                 ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_inst|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component|altsyncram_kal1:auto_generated                                                                                                                                           ;
;       |shift_reg:sh_reg_rx|                                  ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|psu_ctrl:psu_ctrl_inst|shift_reg:sh_reg_rx                                                                                                                                                                                                                ;
;       |shift_reg:sh_reg_tx|                                  ; 65 (65)     ; 64           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 64 (64)          ; 0 (0)           ; 1 (1)      ; |clk_card|psu_ctrl:psu_ctrl_inst|shift_reg:sh_reg_tx                                                                                                                                                                                                                ;
;       |us_timer:timeout_timer|                               ; 44 (44)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 35 (35)          ; 36 (36)         ; 2 (2)      ; |clk_card|psu_ctrl:psu_ctrl_inst|us_timer:timeout_timer                                                                                                                                                                                                             ;
;    |ret_dat_wbs:ret_dat_param|                               ; 433 (177)   ; 291          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 142 (142)    ; 0 (0)             ; 291 (35)         ; 0 (0)           ; 251 (251)  ; |clk_card|ret_dat_wbs:ret_dat_param                                                                                                                                                                                                                                 ;
;       |reg:crc_error_enable_reg|                             ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param|reg:crc_error_enable_reg                                                                                                                                                                                                        ;
;       |reg:internal_command_enable_reg|                      ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param|reg:internal_command_enable_reg                                                                                                                                                                                                 ;
;       |reg:start_reg|                                        ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param|reg:start_reg                                                                                                                                                                                                                   ;
;       |reg:stop_reg|                                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param|reg:stop_reg                                                                                                                                                                                                                    ;
;       |reg:tes_toggle_enable_reg|                            ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param|reg:tes_toggle_enable_reg                                                                                                                                                                                                       ;
;       |reg:tes_toggle_max_reg|                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param|reg:tes_toggle_max_reg                                                                                                                                                                                                          ;
;       |reg:tes_toggle_min_reg|                               ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param|reg:tes_toggle_min_reg                                                                                                                                                                                                          ;
;       |reg:tes_toggle_rate_reg|                              ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|ret_dat_wbs:ret_dat_param|reg:tes_toggle_rate_reg                                                                                                                                                                                                         ;
;    |sync_gen:sync_gen0|                                      ; 336 (0)     ; 168          ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 168 (0)      ; 3 (0)             ; 165 (0)          ; 96 (0)          ; 96 (0)     ; |clk_card|sync_gen:sync_gen0                                                                                                                                                                                                                                        ;
;       |sync_gen_core:sgc|                                    ; 125 (125)   ; 38           ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 87 (87)      ; 3 (3)             ; 35 (35)          ; 96 (96)         ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc                                                                                                                                                                                                                      ;
;          |lpm_mult:Mult0|                                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0                                                                                                                                                                                                       ;
;             |mult_hh01:auto_generated|                       ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated                                                                                                                                                                              ;
;       |sync_gen_wbs:wbi|                                     ; 211 (147)   ; 130          ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 130 (66)         ; 0 (0)           ; 96 (96)    ; |clk_card|sync_gen:sync_gen0|sync_gen_wbs:wbi                                                                                                                                                                                                                       ;
;          |reg:dv_en_reg|                                     ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:dv_en_reg                                                                                                                                                                                                         ;
;          |reg:sync_mode_reg|                                 ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |clk_card|sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:sync_mode_reg                                                                                                                                                                                                     ;
+--------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                  ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; lvds_reply_ac_b   ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx1          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx2          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx3          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; eeprom_si         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw3           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rx                ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n             ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk14           ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk15           ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ccssi             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; sclki             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_clkr     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_status   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rdy      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rvs      ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_sc_nd    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[0]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[1]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[5]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[4]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[2]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[6]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[7]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[3]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; manchester_sigdet ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; manchester_data   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; mosii             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dv_pulse_fibre    ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_ac_a   ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_a  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_sync         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_spare        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx1           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena1        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx2           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena2        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx3           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena3        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_so         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_sck        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_cs         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; misoo             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; sreqo             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; wdog              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_clk           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; box_id_out        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; box_id_ena        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0clk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0_e[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor0clk_e      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1clk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[0]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1_e[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor1clk_e      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; tx                ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_refclk   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_a_nb     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_bisten   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_rf       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_clkw     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[0]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[1]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[2]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[3]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[4]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[5]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[6]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[7]  ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_ena      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_sc_nd    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_enn      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_bisten   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_foto     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; nreconf           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; nepc_sel          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; card_id           ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_data          ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; box_id_in         ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; lvds_reply_ac_b                                                                                                                                                                                       ;                   ;         ;
; lvds_reply_bc1_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_bc2_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_bc3_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_rc1_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_rc2_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_rc3_b                                                                                                                                                                                      ;                   ;         ;
; lvds_reply_rc4_b                                                                                                                                                                                      ;                   ;         ;
; ttl_nrx1                                                                                                                                                                                              ;                   ;         ;
; ttl_nrx2                                                                                                                                                                                              ;                   ;         ;
; ttl_nrx3                                                                                                                                                                                              ;                   ;         ;
; eeprom_si                                                                                                                                                                                             ;                   ;         ;
; dip_sw3                                                                                                                                                                                               ;                   ;         ;
; dip_sw4                                                                                                                                                                                               ;                   ;         ;
; rx                                                                                                                                                                                                    ;                   ;         ;
; rst_n                                                                                                                                                                                                 ;                   ;         ;
;      - cc_reset:cc_reset0|reset_o                                                                                                                                                                     ; 0                 ; OFF     ;
;      - rst                                                                                                                                                                                            ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[4]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[5]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[6]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[7]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[8]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[9]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[2]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[1]                                                                                                                                                            ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[0]                                                                                                                                                            ; 0                 ; OFF     ;
;      - issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_state.header_a~1462                                                                                                                    ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[10]                                                                                                                                                           ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[3]                                                                                                                                                            ; 0                 ; OFF     ;
; inclk14                                                                                                                                                                                               ;                   ;         ;
; inclk15                                                                                                                                                                                               ;                   ;         ;
; slot_id[1]                                                                                                                                                                                            ;                   ;         ;
;      - dispatch:cmd0|Mux0~21                                                                                                                                                                          ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux7~27                                                                                                                                                                          ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux5~25                                                                                                                                                                          ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux6~27                                                                                                                                                                          ; 1                 ; ON      ;
;      - dispatch:cmd0|Mux4~23                                                                                                                                                                          ; 1                 ; ON      ;
; slot_id[2]                                                                                                                                                                                            ;                   ;         ;
;      - dispatch:cmd0|Mux0~21                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux7~27                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux5~25                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux6~27                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux4~23                                                                                                                                                                          ; 0                 ; ON      ;
; slot_id[3]                                                                                                                                                                                            ;                   ;         ;
;      - dispatch:cmd0|Mux0~21                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux7~27                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux5~25                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux6~27                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux4~23                                                                                                                                                                          ; 0                 ; ON      ;
; slot_id[0]                                                                                                                                                                                            ;                   ;         ;
;      - dispatch:cmd0|Mux7~27                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux5~25                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux6~27                                                                                                                                                                          ; 0                 ; ON      ;
;      - dispatch:cmd0|Mux4~23                                                                                                                                                                          ; 0                 ; ON      ;
; ccssi                                                                                                                                                                                                 ;                   ;         ;
;      - psu_ctrl:psu_ctrl_inst|ccss_temp                                                                                                                                                               ; 1                 ; ON      ;
; sclki                                                                                                                                                                                                 ;                   ;         ;
;      - psu_ctrl:psu_ctrl_inst|sclk_temp                                                                                                                                                               ; 1                 ; ON      ;
; fibre_rx_clkr                                                                                                                                                                                         ;                   ;         ;
; fibre_rx_status                                                                                                                                                                                       ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                              ; 0                 ; ON      ;
; fibre_rx_rdy                                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                              ; 0                 ; ON      ;
; fibre_rx_rvs                                                                                                                                                                                          ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                              ; 1                 ; ON      ;
; fibre_rx_sc_nd                                                                                                                                                                                        ;                   ;         ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o                                                                                                                       ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[0]                                                                                                                                                            ; 1                 ; ON      ;
; fibre_rx_data[0]                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a0 ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                              ; 1                 ; ON      ;
; fibre_rx_data[1]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                              ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a0 ; 1                 ; ON      ;
; fibre_rx_data[5]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                              ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a0 ; 0                 ; ON      ;
; fibre_rx_data[4]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                              ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a0 ; 1                 ; ON      ;
; fibre_rx_data[2]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~93                                                                                                                                                              ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a0 ; 1                 ; ON      ;
; fibre_rx_data[6]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~93                                                                                                                                                              ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a0 ; 1                 ; ON      ;
; fibre_rx_data[7]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~93                                                                                                                                                              ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a0 ; 0                 ; ON      ;
; fibre_rx_data[3]                                                                                                                                                                                      ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~93                                                                                                                                                              ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ram_block4a0 ; 0                 ; ON      ;
; manchester_sigdet                                                                                                                                                                                     ;                   ;         ;
;      - dv_rx:dv_rx_inst|manch_det_temp                                                                                                                                                                ; 0                 ; ON      ;
; manchester_data                                                                                                                                                                                       ;                   ;         ;
;      - dv_rx:dv_rx_inst|manch_dat_temp                                                                                                                                                                ; 1                 ; ON      ;
; mosii                                                                                                                                                                                                 ;                   ;         ;
;      - psu_ctrl:psu_ctrl_inst|mosi_temp                                                                                                                                                               ; 0                 ; ON      ;
; dv_pulse_fibre                                                                                                                                                                                        ;                   ;         ;
;      - dv_rx:dv_rx_inst|dv_dat_temp                                                                                                                                                                   ; 0                 ; ON      ;
; lvds_reply_rc3_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|lvds_temp                                                     ; 0                 ; ON      ;
; lvds_reply_bc3_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|lvds_temp                                                     ; 1                 ; ON      ;
; lvds_reply_bc1_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|lvds_temp                                                     ; 0                 ; ON      ;
; lvds_reply_bc2_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|lvds_temp                                                     ; 1                 ; ON      ;
; lvds_reply_ac_a                                                                                                                                                                                       ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|lvds_temp                                                      ; 1                 ; ON      ;
; lvds_reply_rc1_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds_temp                                                     ; 1                 ; ON      ;
; lvds_reply_rc4_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds_temp                                                     ; 1                 ; ON      ;
; lvds_reply_rc2_a                                                                                                                                                                                      ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds_temp                                                     ; 0                 ; ON      ;
; card_id                                                                                                                                                                                               ;                   ;         ;
;      - id_thermo:id_thermo0|one_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                                                       ; 0                 ; ON      ;
; smb_data                                                                                                                                                                                              ;                   ;         ;
;      - fpga_thermo:fpga_thermo0|smb_master:master|shift_reg:rx_data_reg|reg[0]                                                                                                                        ; 0                 ; ON      ;
; box_id_in                                                                                                                                                                                             ;                   ;         ;
;      - id_thermo:id_thermo1|one_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                                                       ; 1                 ; ON      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk0                                                                                                                                        ; PLL_5         ; 4559    ; Clock                     ; yes    ; Global clock         ; GCLK12           ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk1                                                                                                                                        ; PLL_5         ; 7       ; Clock                     ; yes    ; Global clock         ; GCLK13           ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk2                                                                                                                                        ; PLL_5         ; 657     ; Clock                     ; yes    ; Global clock         ; GCLK15           ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk3                                                                                                                                        ; PLL_5         ; 20      ; Clock                     ; yes    ; Global clock         ; GCLK14           ;
; dispatch:cmd0|Selector3~24                                                                                                                                                                                          ; LC_X51_Y8_N2  ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|header0_ld~24                                                                                                                                                           ; LC_X50_Y11_N7 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]                                                                       ; LC_X47_Y13_N2 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13                                                                           ; LC_X46_Y12_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving~81                                                                                                                                        ; LC_X46_Y14_N8 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|next_state.parse_hdr~19                                                                                                                                                 ; LC_X51_Y11_N0 ; 17      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg[32]~1626                                                                                                                                  ; LC_X50_Y11_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.done                                                                                                                                                         ; LC_X51_Y11_N5 ; 41      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.idle                                                                                                                                                         ; LC_X50_Y16_N2 ; 46      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector4~18                                                                                                                                                      ; LC_X52_Y26_N1 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|Selector2~63                                                                                                                                     ; LC_X46_Y27_N4 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|bit_count_ena~0                                                                                                                                  ; LC_X46_Y26_N2 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|write_ena~51                                                                                                                    ; LC_X46_Y26_N9 ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|pres_state.setup                                                                                                                                 ; LC_X46_Y26_N1 ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg[32]~2823                                                                                                                            ; LC_X48_Y27_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.idle                                                                                                                                                   ; LC_X54_Y13_N9 ; 69      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.idle                                                                                                                                                            ; LC_X54_Y13_N8 ; 14      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|Equal0~65                                                                                                                                                     ; LC_X36_Y27_N7 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|us_count[0]~1220                                                                                                                                              ; LC_X36_Y27_N0 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:cmd0|pres_state.fetch                                                                                                                                                                                      ; LC_X54_Y13_N3 ; 53      ; Clock enable              ; no     ; --                   ; --               ;
; dv_rx:dv_rx_inst|Selector2~12                                                                                                                                                                                       ; LC_X72_Y34_N0 ; 41      ; Clock enable              ; no     ; --                   ; --               ;
; dv_rx:dv_rx_inst|Selector3~19                                                                                                                                                                                       ; LC_X72_Y34_N3 ; 35      ; Clock enable              ; no     ; --                   ; --               ;
; dv_rx:dv_rx_inst|current_m_state.done                                                                                                                                                                               ; LC_X72_Y34_N3 ; 13      ; Sync. clear               ; no     ; --                   ; --               ;
; dv_rx:dv_rx_inst|reg_en~44                                                                                                                                                                                          ; LC_X71_Y19_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; fibre_rx_clkr                                                                                                                                                                                                       ; PIN_R2        ; 69      ; Clock                     ; yes    ; Global clock         ; GCLK9            ;
; fpga_thermo:fpga_thermo0|smb_master:master|Selector10~11                                                                                                                                                            ; LC_X71_Y4_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master|Selector12~56                                                                                                                                                            ; LC_X71_Y3_N6  ; 4       ; Sync. clear               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master|Selector13~76                                                                                                                                                            ; LC_X67_Y4_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|smb_master:master|Selector9~85                                                                                                                                                             ; LC_X71_Y4_N8  ; 13      ; Sync. clear               ; no     ; --                   ; --               ;
; fpga_thermo:fpga_thermo0|thermo_ld~38                                                                                                                                                                               ; LC_X71_Y4_N5  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:frame_timing_slave|frame_timing_core:ftc|current_state.got_sync                                                                                                                                        ; LC_X73_Y5_N7  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|Selector12~91                                                                                                                                                                                  ; LC_X66_Y26_N4 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|Selector2~46                                                                                                                                                                                   ; LC_X67_Y26_N8 ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id0_ld~29                                                                                                                                                                                      ; LC_X67_Y25_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id1_ld~29                                                                                                                                                                                      ; LC_X67_Y24_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id2_ld~41                                                                                                                                                                                      ; LC_X67_Y24_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|id3_ld~37                                                                                                                                                                                      ; LC_X67_Y24_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|Selector5~11                                                                                                                                                            ; LC_X67_Y28_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|Selector6~151                                                                                                                                                           ; LC_X67_Y29_N4 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|Selector8~383                                                                                                                                                           ; LC_X67_Y30_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|one_wire_master:master|pres_state.idle                                                                                                                                                         ; LC_X67_Y27_N6 ; 16      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|thermo0_ld~40                                                                                                                                                                                  ; LC_X67_Y24_N6 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo0|thermo1_ld~16                                                                                                                                                                                  ; LC_X66_Y26_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo1|Selector12~91                                                                                                                                                                                  ; LC_X79_Y5_N5  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo1|Selector2~46                                                                                                                                                                                   ; LC_X82_Y5_N7  ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo1|id0_ld~32                                                                                                                                                                                      ; LC_X56_Y5_N9  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo1|id1_ld~42                                                                                                                                                                                      ; LC_X80_Y5_N5  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo1|id2_ld~29                                                                                                                                                                                      ; LC_X56_Y5_N1  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo1|id3_ld~37                                                                                                                                                                                      ; LC_X56_Y5_N5  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo1|one_wire_master:master|Selector5~12                                                                                                                                                            ; LC_X83_Y5_N5  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo1|one_wire_master:master|Selector6~151                                                                                                                                                           ; LC_X84_Y5_N4  ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; id_thermo:id_thermo1|one_wire_master:master|Selector8~404                                                                                                                                                           ; LC_X83_Y2_N1  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo1|one_wire_master:master|pres_state.idle                                                                                                                                                         ; LC_X82_Y4_N4  ; 16      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; id_thermo:id_thermo1|thermo0_ld~36                                                                                                                                                                                  ; LC_X60_Y5_N0  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; id_thermo:id_thermo1|thermo1_ld~16                                                                                                                                                                                  ; LC_X79_Y5_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; inclk14                                                                                                                                                                                                             ; PIN_K17       ; 1       ; Clock                     ; no     ; --                   ; --               ;
; inclk15                                                                                                                                                                                                             ; PIN_M17       ; 1       ; Clock                     ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|Equal4~365                                                                                                                                                           ; LC_X83_Y36_N9 ; 11      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|Selector22~62                                                                                                                                                        ; LC_X77_Y45_N1 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|Selector4~28                                                                                                                                                         ; LC_X78_Y29_N0 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|data_count_clr~0                                                                                                                                                     ; LC_X76_Y27_N9 ; 11      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|Selector2~63                                                                                                                                         ; LC_X72_Y46_N2 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|bit_count_ena~0                                                                                                                                      ; LC_X72_Y47_N3 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|write_ena                                                                                                                           ; LC_X73_Y46_N4 ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|pres_state.setup                                                                                                                                     ; LC_X73_Y46_N9 ; 35      ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx_word[0]~5348                                                                                                                                                 ; LC_X77_Y42_N9 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.done_store                                                                                                                                             ; LC_X78_Y29_N9 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.header_a                                                                                                                                               ; LC_X78_Y5_N2  ; 34      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.idle                                                                                                                                                   ; LC_X79_Y25_N4 ; 71      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.store_cmd_param                                                                                                                                        ; LC_X79_Y25_N1 ; 96      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.wait_to_issue                                                                                                                                          ; LC_X78_Y5_N0  ; 16      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_state.header_a~1462                                                                                                                                         ; LC_X77_Y45_N6 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|Equal0~480                                                                                                                                        ; LC_X84_Y33_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|serial_crc:cmd_crc|crc_reg[32]~2785                                                                                                                                  ; LC_X77_Y45_N0 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|current_state.intrnl_cmd_rdy                                                                                              ; LC_X71_Y21_N6 ; 100     ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|current_state.ret_dat_rdy                                                                                                 ; LC_X71_Y21_N5 ; 69      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|current_state.ret_dat_rdy~18                                                                                              ; LC_X71_Y21_N7 ; 100     ; Sync. clear, Sync. load   ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_clk~30                                                                                                               ; LC_X82_Y25_N3 ; 2       ; Sync. load                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_internal_cmd_fsm:i_internal_cmd|process0~45                                                                                                 ; LC_X73_Y12_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_internal_cmd_fsm:i_internal_cmd|us_timer:timer|Equal0~67                                                                                    ; LC_X51_Y52_N0 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_internal_cmd_fsm:i_internal_cmd|us_timer:timer|us_count[0]~2845                                                                             ; LC_X51_Y52_N8 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|Selector11~53                                                                                                 ; LC_X71_Y17_N2 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|cmd_code_o[1]~54                                                                                              ; LC_X72_Y25_N2 ; 51      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|process3~0                                                                                                    ; LC_X82_Y12_N2 ; 32      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o                                                                                                                                            ; LC_X71_Y2_N2  ; 11      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Selector1~286                                                                                                                                     ; LC_X78_Y23_N6 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Selector7~11                                                                                                                                      ; LC_X78_Y21_N3 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Selector9~13                                                                                                                                      ; LC_X79_Y24_N8 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[0]~2145                                                                                                                                ; LC_X79_Y23_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter|count~174                                                                                                                    ; LC_X79_Y24_N9 ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.data_read                                                                                                                           ; LC_X78_Y22_N7 ; 39      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle                                                                                                                                ; LC_X78_Y22_N3 ; 52      ; Async. clear, Sync. clear ; yes    ; Global clock         ; GCLK8            ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.rq_byte                                                                                                                             ; LC_X78_Y23_N9 ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6809                                                                                                                                   ; LC_X80_Y23_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6810                                                                                                                                   ; LC_X80_Y23_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6811                                                                                                                                   ; LC_X80_Y23_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6813                                                                                                                                   ; LC_X82_Y27_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6814                                                                                                                                   ; LC_X82_Y26_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6815                                                                                                                                   ; LC_X82_Y26_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6816                                                                                                                                   ; LC_X82_Y26_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6817                                                                                                                                   ; LC_X77_Y24_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6818                                                                                                                                   ; LC_X77_Y24_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6819                                                                                                                                   ; LC_X77_Y24_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6820                                                                                                                                   ; LC_X77_Y22_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6821                                                                                                                                   ; LC_X77_Y22_N9 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6822                                                                                                                                   ; LC_X77_Y22_N3 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6823                                                                                                                                   ; LC_X82_Y26_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6824                                                                                                                                   ; LC_X82_Y26_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6825                                                                                                                                   ; LC_X77_Y22_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6826                                                                                                                                   ; LC_X77_Y22_N6 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6827                                                                                                                                   ; LC_X77_Y22_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6828                                                                                                                                   ; LC_X80_Y23_N5 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6829                                                                                                                                   ; LC_X82_Y26_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6830                                                                                                                                   ; LC_X77_Y24_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6831                                                                                                                                   ; LC_X77_Y22_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6832                                                                                                                                   ; LC_X82_Y26_N8 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~6833                                                                                                                                   ; LC_X77_Y22_N7 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_ktl1:auto_generated|alt_sync_fifo_fem:sync_fifo|cs10a[0]                                                                                 ; LC_X77_Y36_N0 ; 31      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_ktl1:auto_generated|alt_sync_fifo_fem:sync_fifo|cs10a[1]                                                                                 ; LC_X77_Y36_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_ktl1:auto_generated|alt_sync_fifo_fem:sync_fifo|cs13                                                                                     ; LC_X67_Y35_N7 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.idle                                                                                                                                        ; LC_X79_Y40_N3 ; 35      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.latch_cmd                                                                                                                                   ; LC_X79_Y39_N4 ; 31      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.latch_cmd~6                                                                                                                                 ; LC_X79_Y39_N7 ; 100     ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.tx_status                                                                                                                                   ; LC_X80_Y37_N8 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.wait_for_match                                                                                                                              ; LC_X78_Y37_N5 ; 31      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|LessThan1~484                                                                                                                       ; LC_X76_Y37_N8 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|Selector1~36                                                                                                                        ; LC_X79_Y40_N5 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.done                                                                                                                     ; LC_X68_Y39_N9 ; 76      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.error_wait1                                                                                                              ; LC_X79_Y40_N4 ; 10      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.error_wait2                                                                                                              ; LC_X68_Y42_N2 ; 20      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.latch_error                                                                                                              ; LC_X73_Y43_N8 ; 19      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector7~22                                                                                              ; LC_X50_Y45_N6 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector8~10                                                                                              ; LC_X52_Y42_N9 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|Selector9~59                                                                                              ; LC_X51_Y44_N1 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|error_o[2]~2167                                                                                           ; LC_X52_Y42_N7 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|write_ena~16                                                                           ; LC_X50_Y42_N8 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]  ; LC_X50_Y46_N8 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13      ; LC_X51_Y47_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|lvds_receiving~81                                                                   ; LC_X46_Y47_N8 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|parallel_crc:crc_calc|crc_reg[32]~2262                                                                    ; LC_X51_Y44_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|pres_state.rx_init                                                                                        ; LC_X50_Y42_N2 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector7~22                                                                                             ; LC_X67_Y47_N3 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector8~10                                                                                             ; LC_X67_Y46_N7 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|Selector9~59                                                                                             ; LC_X67_Y48_N5 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|error_o[2]~2167                                                                                          ; LC_X67_Y47_N7 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|write_ena~16                                                                          ; LC_X67_Y45_N8 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X61_Y49_N9 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X62_Y48_N6 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X42_Y49_N4 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|parallel_crc:crc_calc|crc_reg[32]~2262                                                                   ; LC_X67_Y48_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|pres_state.rx_init                                                                                       ; LC_X67_Y46_N5 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector7~22                                                                                             ; LC_X82_Y15_N3 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector8~10                                                                                             ; LC_X78_Y18_N5 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|Selector9~59                                                                                             ; LC_X83_Y16_N5 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|error_o[2]~2167                                                                                          ; LC_X84_Y17_N7 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|write_ena~16                                                                          ; LC_X68_Y26_N3 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X83_Y10_N7 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X83_Y11_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X84_Y15_N5 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|parallel_crc:crc_calc|crc_reg[32]~2262                                                                   ; LC_X83_Y16_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|pres_state.rx_init                                                                                       ; LC_X47_Y30_N1 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector7~22                                                                                             ; LC_X43_Y13_N6 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector8~10                                                                                             ; LC_X42_Y13_N5 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|Selector9~59                                                                                             ; LC_X43_Y12_N9 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|error_o[2]~2167                                                                                          ; LC_X43_Y13_N7 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|write_ena~16                                                                          ; LC_X38_Y13_N9 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X45_Y9_N7  ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X43_Y10_N6 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X42_Y10_N7 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|parallel_crc:crc_calc|crc_reg[32]~2262                                                                   ; LC_X43_Y12_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|pres_state.rx_init                                                                                       ; LC_X42_Y13_N8 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector7~22                                                                                              ; LC_X82_Y44_N6 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector8~10                                                                                              ; LC_X82_Y45_N5 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|Selector9~59                                                                                              ; LC_X84_Y44_N2 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|error_o[2]~2158                                                                                           ; LC_X82_Y44_N1 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|write_ena~16                                                                           ; LC_X68_Y32_N7 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1]  ; LC_X76_Y51_N4 ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13      ; LC_X77_Y50_N6 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|lvds_receiving~81                                                                   ; LC_X72_Y50_N8 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|parallel_crc:crc_calc|crc_reg[32]~2262                                                                    ; LC_X84_Y44_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|pres_state.rx_init                                                                                        ; LC_X83_Y45_N1 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector7~22                                                                                             ; LC_X64_Y32_N7 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector8~10                                                                                             ; LC_X37_Y29_N9 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|Selector9~59                                                                                             ; LC_X64_Y31_N3 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|error_o[2]~2167                                                                                          ; LC_X64_Y32_N9 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|write_ena~16                                                                          ; LC_X45_Y30_N8 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X63_Y30_N3 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X63_Y32_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X66_Y29_N1 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|parallel_crc:crc_calc|crc_reg[32]~2262                                                                   ; LC_X64_Y31_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|pres_state.rx_init                                                                                       ; LC_X45_Y30_N3 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector7~22                                                                                             ; LC_X46_Y20_N8 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector8~10                                                                                             ; LC_X45_Y21_N4 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|Selector9~59                                                                                             ; LC_X51_Y20_N5 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|error_o[2]~2167                                                                                          ; LC_X52_Y21_N8 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|write_ena~16                                                                          ; LC_X45_Y22_N7 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X47_Y19_N2 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X48_Y19_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X45_Y18_N2 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|parallel_crc:crc_calc|crc_reg[32]~2262                                                                   ; LC_X51_Y20_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|pres_state.rx_init                                                                                       ; LC_X45_Y22_N5 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector7~22                                                                                             ; LC_X64_Y56_N5 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector8~10                                                                                             ; LC_X66_Y50_N3 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|Selector9~59                                                                                             ; LC_X66_Y54_N9 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|error_o[2]~2167                                                                                          ; LC_X66_Y50_N7 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|write_ena~16                                                                          ; LC_X66_Y49_N5 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X68_Y56_N6 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X67_Y55_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X67_Y54_N8 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|parallel_crc:crc_calc|crc_reg[32]~2285                                                                   ; LC_X66_Y54_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|pres_state.rx_init                                                                                       ; LC_X66_Y49_N4 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector7~22                                                                                             ; LC_X46_Y37_N8 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector8~10                                                                                             ; LC_X50_Y38_N4 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|Selector9~59                                                                                             ; LC_X47_Y38_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|error_o[2]~2167                                                                                          ; LC_X50_Y38_N8 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|write_ena~16                                                                          ; LC_X46_Y38_N2 ; 27      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs10a[1] ; LC_X46_Y39_N1 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|cs13     ; LC_X47_Y40_N6 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds_receiving~81                                                                  ; LC_X43_Y38_N5 ; 42      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|parallel_crc:crc_calc|crc_reg[32]~2262                                                                   ; LC_X47_Y38_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.rx_init                                                                                       ; LC_X46_Y38_N8 ; 18      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|Equal0~57                                                                                                    ; LC_X58_Y51_N0 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|us_count[0]~2989                                                                                             ; LC_X58_Y51_N8 ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|ok_or_er[3]~3731                                                                                                                                       ; LC_X80_Y33_N3 ; 65      ; Clock enable, Sync. load  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|ok_or_er[3]~3734                                                                                                                                       ; LC_X79_Y33_N5 ; 21      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|packet_size[0]~3186                                                                                                                                    ; LC_X82_Y36_N2 ; 17      ; Clock enable              ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|register_cmd_code~0                                                                                                                                    ; LC_X83_Y32_N5 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_inst|Selector1~68                                                                                                                                                                                 ; LC_X63_Y2_N5  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_inst|Selector5~146                                                                                                                                                                                ; LC_X62_Y3_N1  ; 73      ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_inst|bit_capture~33                                                                                                                                                                               ; LC_X62_Y4_N5  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_inst|status_wren~73                                                                                                                                                                               ; LC_X63_Y4_N1  ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_inst|us_timer:timeout_timer|Equal0~89                                                                                                                                                             ; LC_X63_Y2_N7  ; 34      ; Sync. clear               ; no     ; --                   ; --               ;
; psu_ctrl:psu_ctrl_inst|us_timer:timeout_timer|us_count[0]~2937                                                                                                                                                      ; LC_X63_Y2_N3  ; 30      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|crc_err_en_wren~20                                                                                                                                                                        ; LC_X60_Y14_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|data_rate_wren~14                                                                                                                                                                         ; LC_X67_Y12_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|int_cmd_en_wren~19                                                                                                                                                                        ; LC_X62_Y12_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|start_wren~14                                                                                                                                                                             ; LC_X71_Y8_N5  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|stop_wren~46                                                                                                                                                                              ; LC_X71_Y8_N1  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|tes_tgl_en_wren~15                                                                                                                                                                        ; LC_X62_Y9_N9  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|tes_tgl_max_wren~16                                                                                                                                                                       ; LC_X62_Y9_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|tes_tgl_min_wren~17                                                                                                                                                                       ; LC_X64_Y15_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|tes_tgl_rate_wren~18                                                                                                                                                                      ; LC_X63_Y12_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; rst                                                                                                                                                                                                                 ; LC_X1_Y30_N4  ; 4934    ; Async. clear, Async. load ; yes    ; Global clock         ; GCLK0            ;
; rst_n                                                                                                                                                                                                               ; PIN_AC9       ; 14      ; Async. clear              ; yes    ; Global clock         ; GCLK4            ;
; sync_gen:sync_gen0|sync_gen_core:sgc|LessThan0~416                                                                                                                                                                  ; LC_X72_Y36_N5 ; 32      ; Sync. clear               ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|dv_mode_wren~13                                                                                                                                                                 ; LC_X66_Y21_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_wren~17                                                                                                                                                                ; LC_X73_Y31_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_wren~16                                                                                                                                                              ; LC_X73_Y31_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|sync_mode_wren~16                                                                                                                                                               ; LC_X66_Y21_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                              ;
+--------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                                 ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk0         ; PLL_5         ; 4559    ; Global clock         ; GCLK12           ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk1         ; PLL_5         ; 7       ; Global clock         ; GCLK13           ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk2         ; PLL_5         ; 657     ; Global clock         ; GCLK15           ;
; clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk3         ; PLL_5         ; 20      ; Global clock         ; GCLK14           ;
; fibre_rx_clkr                                                                        ; PIN_R2        ; 69      ; Global clock         ; GCLK9            ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle ; LC_X78_Y22_N3 ; 52      ; Global clock         ; GCLK8            ;
; rst                                                                                  ; LC_X1_Y30_N4  ; 4934    ; Global clock         ; GCLK0            ;
; rst_n                                                                                ; PIN_AC9       ; 14      ; Global clock         ; GCLK4            ;
+--------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|current_state.ret_dat_rdy~18                             ; 100     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|present_retire_state.latch_cmd~6                                                                ; 100     ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|current_state.return_data_idle~139           ; 100     ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.wb_cycle~102                                                                                   ; 100     ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|current_state.intrnl_cmd_rdy                             ; 100     ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.store_cmd_param                                                                       ; 96      ;
; ~GND                                                                                                                                               ; 91      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state.wb_cycle                                                                                       ; 85      ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|WideOr10~42                                                                      ; 84      ;
; dispatch:cmd0|reg:hdr0|reg_o[11]                                                                                                                   ; 83      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[6]~463                                                                                             ; 80      ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Selector0~245                                                                    ; 79      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[2]~464                                                                                             ; 77      ;
; dispatch:cmd0|reg:hdr1|reg_o[16]                                                                                                                   ; 77      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state.done                                                    ; 76      ;
; psu_ctrl:psu_ctrl_inst|Selector5~146                                                                                                               ; 73      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.idle                                                                                  ; 71      ;
; ret_dat_wbs:ret_dat_param|Equal5~105                                                                                                               ; 71      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[0]~465                                                                                             ; 70      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|current_state.ret_dat_rdy                                ; 69      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|pres_state.idle                                                                                  ; 69      ;
; ret_dat_wbs:ret_dat_param|Equal7~144                                                                                                               ; 68      ;
; ret_dat_wbs:ret_dat_param|Equal3~114                                                                                                               ; 68      ;
; ret_dat_wbs:ret_dat_param|Equal10~83                                                                                                               ; 67      ;
; ret_dat_wbs:ret_dat_param|dat_o[0]~33464                                                                                                           ; 66      ;
; id_thermo:id_thermo1|Equal2~68                                                                                                                     ; 66      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|ok_or_er[3]~3731                                                                      ; 65      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|Selector11~53                                ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|rc3_ack~26                                                         ; 64      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|current_state.return_data_idle               ; 64      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|register_cmd_code~0                                                                   ; 64      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_o[1]~468                                                                                             ; 59      ;
; ret_dat_wbs:ret_dat_param|Equal3~112                                                                                                               ; 59      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|Selector40~87                                                                                    ; 57      ;
; dispatch:cmd0|pres_state.fetch                                                                                                                     ; 53      ;
; dispatch:cmd0|reg:hdr1|reg_o[17]                                                                                                                   ; 52      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|cmd_code_o[1]~54                             ; 51      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|ret_dat_start~41                                                                          ; 49      ;
; psu_ctrl:psu_ctrl_inst|current_out_state.clk_high                                                                                                  ; 47      ;
; psu_ctrl:psu_ctrl_inst|current_out_state.clk_low                                                                                                   ; 47      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|pres_state.idle                                                                                        ; 46      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|num_cards~380                                                      ; 44      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|num_cards~379                                                      ; 44      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|write_nread                                                    ; 44      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|Selector61~111                                                                                  ; 44      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_state.data_word                                                                             ; 43      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|lvds_receiving~81 ; 42      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|lvds_receiving~81 ; 42      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|lvds_receiving~81 ; 42      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|lvds_receiving~81  ; 42      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                 ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; dispatch:cmd0|altsyncram:buf|altsyncram_uc23:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y3, M4K_X39_Y11, M4K_X69_Y5, M4K_X69_Y6, M4K_X39_Y3, M4K_X39_Y8, M4K_X69_Y2, M4K_X39_Y1, M4K_X39_Y4, M4K_X69_Y1, M4K_X39_Y2, M4K_X69_Y4, M4K_X39_Y12, M4K_X39_Y6, M4K_X39_Y5, M4K_X39_Y10              ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y13, M512_X44_Y14                                                                                                                                                                                     ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                                ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X39_Y26                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_hoo1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 0     ; 2    ; 0      ; None ; M4K_X69_Y26, M4K_X69_Y25                                                                                                                                                                                       ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_tpb1:auto_generated|ALTSYNCRAM                                                                                                                    ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X69_Y45                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_9ia1:auto_generated|dpram_7vr:fiforam|altsyncram_9nf1:altsyncram3|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y7                                                                                                                                                                                                     ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0|altsyncram_dps2:auto_generated|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y24                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|dcfifo:fibre_tx_buffer|dcfifo_ktl1:auto_generated|alt_sync_fifo_fem:sync_fifo|dpram_kv01:dpram4|altsyncram_arh1:altsyncram14|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y34                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y46, M4K_X15_Y45, M4K_X15_Y51, M4K_X15_Y39, M4K_X15_Y47, M4K_X15_Y48, M4K_X15_Y53, M4K_X15_Y52, M4K_X15_Y44, M4K_X15_Y54, M4K_X15_Y41, M4K_X15_Y43, M4K_X15_Y40, M4K_X15_Y50, M4K_X15_Y42, M4K_X15_Y49 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y47, M512_X44_Y46                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y49, M4K_X39_Y50, M4K_X39_Y51, M4K_X39_Y41, M4K_X69_Y47, M4K_X39_Y42, M4K_X39_Y45, M4K_X69_Y46, M4K_X69_Y44, M4K_X39_Y44, M4K_X39_Y48, M4K_X39_Y46, M4K_X39_Y40, M4K_X69_Y48, M4K_X39_Y43, M4K_X39_Y47 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X39_Y49                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y22, M4K_X69_Y19, M4K_X69_Y18, M4K_X69_Y12, M4K_X69_Y9, M4K_X69_Y11, M4K_X69_Y13, M4K_X69_Y20, M4K_X69_Y17, M4K_X69_Y10, M4K_X69_Y8, M4K_X69_Y14, M4K_X69_Y23, M4K_X69_Y21, M4K_X69_Y16, M4K_X69_Y15   ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X81_Y14, M512_X81_Y15                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y11, M4K_X15_Y3, M4K_X15_Y12, M4K_X15_Y9, M4K_X15_Y5, M4K_X15_Y14, M4K_X15_Y1, M4K_X15_Y4, M4K_X15_Y7, M4K_X15_Y13, M4K_X15_Y2, M4K_X39_Y14, M4K_X39_Y13, M4K_X15_Y8, M4K_X15_Y6, M4K_X15_Y10          ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X39_Y9                                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y37, M4K_X69_Y33, M4K_X69_Y30, M4K_X69_Y36, M4K_X69_Y35, M4K_X69_Y28, M4K_X69_Y27, M4K_X69_Y40, M4K_X69_Y38, M4K_X69_Y31, M4K_X69_Y29, M4K_X69_Y43, M4K_X69_Y42, M4K_X69_Y39, M4K_X69_Y41, M4K_X69_Y32 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X69_Y50                                                                                                                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y28, M4K_X39_Y31, M4K_X15_Y25, M4K_X39_Y25, M4K_X39_Y27, M4K_X15_Y23, M4K_X15_Y30, M4K_X15_Y26, M4K_X39_Y30, M4K_X15_Y24, M4K_X39_Y24, M4K_X39_Y22, M4K_X39_Y29, M4K_X15_Y29, M4K_X15_Y27, M4K_X39_Y28 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X59_Y30, M512_X59_Y31                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y20, M4K_X15_Y19, M4K_X39_Y23, M4K_X39_Y19, M4K_X39_Y17, M4K_X39_Y21, M4K_X39_Y20, M4K_X15_Y17, M4K_X39_Y18, M4K_X15_Y15, M4K_X39_Y15, M4K_X15_Y18, M4K_X15_Y21, M4K_X39_Y16, M4K_X15_Y16, M4K_X15_Y22 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y20, M512_X44_Y19                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y53, M4K_X39_Y54, M4K_X15_Y56, M4K_X69_Y54, M4K_X69_Y55, M4K_X15_Y57, M4K_X39_Y56, M4K_X39_Y52, M4K_X39_Y57, M4K_X39_Y55, M4K_X15_Y55, M4K_X69_Y51, M4K_X69_Y57, M4K_X69_Y52, M4K_X69_Y56, M4K_X39_Y53 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X65_Y56, M512_X65_Y55                                                                                                                                                                                     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y33, M4K_X39_Y33, M4K_X39_Y34, M4K_X15_Y36, M4K_X39_Y36, M4K_X39_Y39, M4K_X15_Y37, M4K_X39_Y35, M4K_X39_Y32, M4K_X15_Y32, M4K_X15_Y34, M4K_X39_Y38, M4K_X15_Y31, M4K_X15_Y35, M4K_X39_Y37, M4K_X15_Y38 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|dcfifo:data_buffer|dcfifo_hql1:auto_generated|alt_sync_fifo_aem:sync_fifo|dpram_iv01:dpram4|altsyncram_6rh1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y38, M512_X44_Y37                                                                                                                                                                                     ;
; psu_ctrl:psu_ctrl_inst|ram_32bit_x_64:status_ram|altsyncram:altsyncram_component|altsyncram_kal1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y7                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 96                ;
; Simple Multipliers (18-bit)      ; 0           ; 4                   ; 48                ;
; Simple Multipliers (36-bit)      ; 3           ; 1                   ; 12                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 24                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 48                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 12                ;
; DSP Blocks                       ; 3           ; --                  ; 12                ;
; DSP Block 9-bit Elements         ; 24          ; 8                   ; 96                ;
; Signed Multipliers               ; 3           ; --                  ; --                ;
; Unsigned Multipliers             ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers           ; 0           ; --                  ; --                ;
; Variable Sign Multipliers        ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains  ; 0           ; --                  ; --                ;
+----------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+
; Name                                                                                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+
; sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_out5                                                                      ; Simple Multiplier (36-bit) ; DSPOUT_X75_Y31_N0  ;                     ; No                             ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult1                                                                  ;                            ; DSPMULT_X74_Y37_N0 ; Unsigned            ;                                ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult2                                                                  ;                            ; DSPMULT_X74_Y35_N0 ; Signed              ;                                ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult3                                                                  ;                            ; DSPMULT_X74_Y33_N0 ; Mixed               ;                                ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult4                                                                  ;                            ; DSPMULT_X74_Y31_N0 ; Mixed               ;                                ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult1|mult_hh01:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X75_Y13_N0  ;                     ; No                             ;
;    issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult1|mult_hh01:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y19_N0 ; Unsigned            ;                                ;
;    issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult1|mult_hh01:auto_generated|mac_mult2 ;                            ; DSPMULT_X74_Y17_N0 ; Signed              ;                                ;
;    issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult1|mult_hh01:auto_generated|mac_mult3 ;                            ; DSPMULT_X74_Y15_N0 ; Mixed               ;                                ;
;    issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult1|mult_hh01:auto_generated|mac_mult4 ;                            ; DSPMULT_X74_Y13_N0 ; Mixed               ;                                ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult0|mult_hh01:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X75_Y21_N0  ;                     ; No                             ;
;    issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y27_N0 ; Unsigned            ;                                ;
;    issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult2 ;                            ; DSPMULT_X74_Y25_N0 ; Signed              ;                                ;
;    issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult3 ;                            ; DSPMULT_X74_Y23_N0 ; Mixed               ;                                ;
;    issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|lpm_mult:Mult0|mult_hh01:auto_generated|mac_mult4 ;                            ; DSPMULT_X74_Y21_N0 ; Mixed               ;                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+-----------------------------+--------------------------+
; Interconnect Resource Type  ; Usage                    ;
+-----------------------------+--------------------------+
; C16 interconnects           ; 910 / 5,872 ( 15 % )     ;
; C4 interconnects            ; 8,690 / 89,120 ( 10 % )  ;
; C8 interconnects            ; 2,616 / 19,904 ( 13 % )  ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )           ;
; DQS bus muxes               ; 0 / 102 ( 0 % )          ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )            ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )            ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )           ;
; Direct links                ; 1,434 / 131,860 ( 1 % )  ;
; Fast regional clocks        ; 0 / 32 ( 0 % )           ;
; Global clocks               ; 8 / 16 ( 50 % )          ;
; I/O buses                   ; 33 / 364 ( 9 % )         ;
; LUT chains                  ; 654 / 29,223 ( 2 % )     ;
; Local routing interconnects ; 4,969 / 32,470 ( 15 % )  ;
; R24 interconnects           ; 1,116 / 6,156 ( 18 % )   ;
; R4 interconnects            ; 11,206 / 181,920 ( 6 % ) ;
; R8 interconnects            ; 3,439 / 29,904 ( 12 % )  ;
; Regional clocks             ; 0 / 16 ( 0 % )           ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 7.99) ; Number of LABs  (Total = 1289) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 131                            ;
; 2                                          ; 53                             ;
; 3                                          ; 18                             ;
; 4                                          ; 21                             ;
; 5                                          ; 37                             ;
; 6                                          ; 40                             ;
; 7                                          ; 35                             ;
; 8                                          ; 92                             ;
; 9                                          ; 104                            ;
; 10                                         ; 758                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.94) ; Number of LABs  (Total = 1289) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 871                            ;
; 1 Async. load                      ; 14                             ;
; 1 Clock                            ; 854                            ;
; 1 Clock enable                     ; 312                            ;
; 1 Sync. clear                      ; 200                            ;
; 1 Sync. load                       ; 54                             ;
; 2 Async. clears                    ; 1                              ;
; 2 Clock enables                    ; 143                            ;
; 2 Clocks                           ; 52                             ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 8.19) ; Number of LABs  (Total = 1289) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 17                             ;
; 1                                           ; 137                            ;
; 2                                           ; 53                             ;
; 3                                           ; 19                             ;
; 4                                           ; 23                             ;
; 5                                           ; 38                             ;
; 6                                           ; 56                             ;
; 7                                           ; 29                             ;
; 8                                           ; 88                             ;
; 9                                           ; 94                             ;
; 10                                          ; 591                            ;
; 11                                          ; 41                             ;
; 12                                          ; 27                             ;
; 13                                          ; 11                             ;
; 14                                          ; 14                             ;
; 15                                          ; 12                             ;
; 16                                          ; 10                             ;
; 17                                          ; 9                              ;
; 18                                          ; 10                             ;
; 19                                          ; 6                              ;
; 20                                          ; 4                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 5.39) ; Number of LABs  (Total = 1289) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 17                             ;
; 1                                               ; 243                            ;
; 2                                               ; 99                             ;
; 3                                               ; 80                             ;
; 4                                               ; 86                             ;
; 5                                               ; 130                            ;
; 6                                               ; 143                            ;
; 7                                               ; 122                            ;
; 8                                               ; 114                            ;
; 9                                               ; 67                             ;
; 10                                              ; 140                            ;
; 11                                              ; 20                             ;
; 12                                              ; 8                              ;
; 13                                              ; 3                              ;
; 14                                              ; 4                              ;
; 15                                              ; 1                              ;
; 16                                              ; 3                              ;
; 17                                              ; 3                              ;
; 18                                              ; 1                              ;
; 19                                              ; 2                              ;
; 20                                              ; 3                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 12.90) ; Number of LABs  (Total = 1289) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 34                             ;
; 3                                            ; 79                             ;
; 4                                            ; 168                            ;
; 5                                            ; 32                             ;
; 6                                            ; 48                             ;
; 7                                            ; 49                             ;
; 8                                            ; 25                             ;
; 9                                            ; 29                             ;
; 10                                           ; 32                             ;
; 11                                           ; 50                             ;
; 12                                           ; 61                             ;
; 13                                           ; 57                             ;
; 14                                           ; 58                             ;
; 15                                           ; 55                             ;
; 16                                           ; 55                             ;
; 17                                           ; 61                             ;
; 18                                           ; 43                             ;
; 19                                           ; 48                             ;
; 20                                           ; 33                             ;
; 21                                           ; 62                             ;
; 22                                           ; 52                             ;
; 23                                           ; 60                             ;
; 24                                           ; 96                             ;
; 25                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; Reserve Data[0] pin after configuration      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Oct 16 17:23:00 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off clk_card -c clk_card
Info: Selected device EP1S30F780C5 for design "clk_card"
Info: Implementing parameter values for PLL "clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (10000 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk3 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_extclk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_extclk1 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_extclk2 port
Info: Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1S10F780C5 is compatible
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5 is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Completed User Assigned Global Signals Promotion Operation
Info: Promoted PLL clock signals
    Info: Promoted signal "clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk0" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk2" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk3" to use global clock
    Info: Promoted signal "clk_switchover:clk_switchover_inst|cc_pll:pll0|altpll:altpll_component|_clk1" to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "fibre_rx_clkr" to use Global clock in PIN R2
Info: Automatically promoted signal "rst" to use Global clock
Info: Automatically promoted some destinations of signal "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle" to use Global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[0]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[1]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[2]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[3]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[4]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[5]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[6]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[7]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[8]" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[9]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "rst_n" to use Global clock
    Info: Destination "rst" may be non-global or may not use global clock
    Info: Destination "issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_state.header_a~1462" may be non-global or may not use global clock
Info: Pin "rst_n" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished register packing: elapsed time is 00:00:04
Warning: Can't perform fitting netlist optimizations during fast fit compilation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "array_id[0]" is assigned to location or region, but does not exist in design
    Warning: Node "array_id[1]" is assigned to location or region, but does not exist in design
    Warning: Node "array_id[2]" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw2" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw7" is assigned to location or region, but does not exist in design
    Warning: Node "dip_sw8" is assigned to location or region, but does not exist in design
    Warning: Node "dv_pulse_bnc" is assigned to location or region, but does not exist in design
    Warning: Node "epc_tdo" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_ckr" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_rx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_clk" is assigned to location or region, but does not exist in design
    Warning: Node "fibre_tx_rp" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tck" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tdo" is assigned to location or region, but does not exist in design
    Warning: Node "fpga_tms" is assigned to location or region, but does not exist in design
    Warning: Node "inclk" is assigned to location or region, but does not exist in design
    Warning: Node "inclk0" is assigned to location or region, but does not exist in design
    Warning: Node "inclk1" is assigned to location or region, but does not exist in design
    Warning: Node "inclk10" is assigned to location or region, but does not exist in design
    Warning: Node "inclk11" is assigned to location or region, but does not exist in design
    Warning: Node "inclk2" is assigned to location or region, but does not exist in design
    Warning: Node "inclk3" is assigned to location or region, but does not exist in design
    Warning: Node "inclk4" is assigned to location or region, but does not exist in design
    Warning: Node "inclk5" is assigned to location or region, but does not exist in design
    Warning: Node "inclk8" is assigned to location or region, but does not exist in design
    Warning: Node "jtag_sel" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_e[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[10]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[11]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[12]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[13]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[14]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[15]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[1]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[2]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[3]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[4]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[5]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[6]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[7]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[8]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_o[9]" is assigned to location or region, but does not exist in design
    Warning: Node "mictorclk_e" is assigned to location or region, but does not exist in design
    Warning: Node "mictorclk_o" is assigned to location or region, but does not exist in design
    Warning: Node "n5vok" is assigned to location or region, but does not exist in design
    Warning: Node "nbb_jtag" is assigned to location or region, but does not exist in design
    Warning: Node "nplus7vok" is assigned to location or region, but does not exist in design
    Warning: Node "psclki" is assigned to location or region, but does not exist in design
    Warning: Node "psclko" is assigned to location or region, but does not exist in design
    Warning: Node "pscsi" is assigned to location or region, but does not exist in design
    Warning: Node "pscso" is assigned to location or region, but does not exist in design
    Warning: Node "psdi" is assigned to location or region, but does not exist in design
    Warning: Node "psdo" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_rx" is assigned to location or region, but does not exist in design
    Warning: Node "rs232_tx" is assigned to location or region, but does not exist in design
    Warning: Node "smb_nalert" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[16]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[17]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[18]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[19]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_addr[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_ce2" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_data[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_nbhe" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_nble" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_nce1" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_noe" is assigned to location or region, but does not exist in design
    Warning: Node "sram0_nwe" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[16]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[17]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[18]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[19]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_addr[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_ce2" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_data[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_nbhe" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_nble" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_nce1" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_noe" is assigned to location or region, but does not exist in design
    Warning: Node "sram1_nwe" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_nrx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_tx[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ttl_txena[3]" is assigned to location or region, but does not exist in design
Warning: Can't perform fitting netlist optimizations during fast fit compilation
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:12
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:01:22
Info: Estimated most critical path is memory to register delay of 7.729 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X15_Y5; Fanout = 1; MEM Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a2~portb_address_reg10'
    Info: 2: + IC(0.000 ns) + CELL(3.075 ns) = 3.075 ns; Loc. = M4K_X15_Y5; Fanout = 1; MEM Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|q_b[2]'
    Info: 3: + IC(1.993 ns) + CELL(0.280 ns) = 5.348 ns; Loc. = LAB_X42_Y25; Fanout = 1; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~30494'
    Info: 4: + IC(0.188 ns) + CELL(0.280 ns) = 5.816 ns; Loc. = LAB_X42_Y25; Fanout = 1; COMB Node = 'issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_o~30495'
    Info: 5: + IC(1.690 ns) + CELL(0.223 ns) = 7.729 ns; Loc. = LAB_X52_Y33; Fanout = 1; REG Node = 'issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_word[2]'
    Info: Total cell delay = 3.858 ns ( 49.92 % )
    Info: Total interconnect delay = 3.871 ns ( 50.08 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 10% of the available device resources. Peak interconnect usage is 27%
    Info: The peak interconnect region extends from location x61_y11 to location x72_y22
Info: Fitter routing operations ending: elapsed time is 00:00:44
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node rst_n uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node cc_reset:cc_reset0|rst_shift_reg[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node cc_reset:cc_reset0|rst_shift_reg[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node cc_reset:cc_reset0|rst_shift_reg[2] -- routed using non-global resources
Info: Node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state.idle uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|write_pointer[0] -- routed using non-global resources
Warning: Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin box_id_in has a permanently enabled output enable
Warning: Following 71 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin lvds_spare has GND driving its datain port
    Info: Pin ttl_txena1 has GND driving its datain port
    Info: Pin ttl_tx2 has GND driving its datain port
    Info: Pin ttl_txena2 has GND driving its datain port
    Info: Pin ttl_tx3 has GND driving its datain port
    Info: Pin ttl_txena3 has GND driving its datain port
    Info: Pin eeprom_so has GND driving its datain port
    Info: Pin eeprom_sck has GND driving its datain port
    Info: Pin eeprom_cs has GND driving its datain port
    Info: Pin box_id_out has GND driving its datain port
    Info: Pin mictor0_o[7] has GND driving its datain port
    Info: Pin mictor0_o[8] has GND driving its datain port
    Info: Pin mictor0_o[9] has GND driving its datain port
    Info: Pin mictor0_o[10] has GND driving its datain port
    Info: Pin mictor0_o[11] has GND driving its datain port
    Info: Pin mictor0_o[12] has GND driving its datain port
    Info: Pin mictor0_o[13] has GND driving its datain port
    Info: Pin mictor0_o[14] has GND driving its datain port
    Info: Pin mictor0_o[15] has GND driving its datain port
    Info: Pin mictor0clk_o has GND driving its datain port
    Info: Pin mictor0_e[9] has GND driving its datain port
    Info: Pin mictor0_e[10] has GND driving its datain port
    Info: Pin mictor0_e[11] has GND driving its datain port
    Info: Pin mictor0_e[12] has GND driving its datain port
    Info: Pin mictor0_e[13] has GND driving its datain port
    Info: Pin mictor0_e[14] has GND driving its datain port
    Info: Pin mictor0_e[15] has GND driving its datain port
    Info: Pin mictor0clk_e has GND driving its datain port
    Info: Pin mictor1_o[0] has GND driving its datain port
    Info: Pin mictor1_o[1] has GND driving its datain port
    Info: Pin mictor1_o[2] has GND driving its datain port
    Info: Pin mictor1_o[3] has GND driving its datain port
    Info: Pin mictor1_o[4] has GND driving its datain port
    Info: Pin mictor1_o[5] has GND driving its datain port
    Info: Pin mictor1_o[6] has GND driving its datain port
    Info: Pin mictor1_o[7] has GND driving its datain port
    Info: Pin mictor1_o[8] has GND driving its datain port
    Info: Pin mictor1_o[9] has GND driving its datain port
    Info: Pin mictor1_o[10] has GND driving its datain port
    Info: Pin mictor1_o[11] has GND driving its datain port
    Info: Pin mictor1_o[12] has GND driving its datain port
    Info: Pin mictor1_o[13] has GND driving its datain port
    Info: Pin mictor1_o[14] has GND driving its datain port
    Info: Pin mictor1_o[15] has GND driving its datain port
    Info: Pin mictor1clk_o has GND driving its datain port
    Info: Pin mictor1_e[0] has GND driving its datain port
    Info: Pin mictor1_e[1] has GND driving its datain port
    Info: Pin mictor1_e[2] has GND driving its datain port
    Info: Pin mictor1_e[3] has GND driving its datain port
    Info: Pin mictor1_e[4] has GND driving its datain port
    Info: Pin mictor1_e[5] has GND driving its datain port
    Info: Pin mictor1_e[6] has GND driving its datain port
    Info: Pin mictor1_e[7] has GND driving its datain port
    Info: Pin mictor1_e[8] has GND driving its datain port
    Info: Pin mictor1_e[9] has GND driving its datain port
    Info: Pin mictor1_e[10] has GND driving its datain port
    Info: Pin mictor1_e[11] has GND driving its datain port
    Info: Pin mictor1_e[12] has GND driving its datain port
    Info: Pin mictor1_e[13] has GND driving its datain port
    Info: Pin mictor1_e[14] has GND driving its datain port
    Info: Pin mictor1_e[15] has GND driving its datain port
    Info: Pin mictor1clk_e has GND driving its datain port
    Info: Pin tx has GND driving its datain port
    Info: Pin fibre_rx_a_nb has GND driving its datain port
    Info: Pin fibre_rx_bisten has GND driving its datain port
    Info: Pin fibre_rx_rf has GND driving its datain port
    Info: Pin fibre_tx_sc_nd has GND driving its datain port
    Info: Pin fibre_tx_enn has GND driving its datain port
    Info: Pin fibre_tx_bisten has GND driving its datain port
    Info: Pin fibre_tx_foto has GND driving its datain port
    Info: Pin box_id_in has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: id_thermo:id_thermo0|one_wire_master:master|Selector7~889 (inverted)
        Info: Type bidirectional pin card_id uses the LVTTL I/O standard
    Info: Following pins have the same output enable: fpga_thermo:fpga_thermo0|smb_master:master|Selector8~258 (inverted)
        Info: Type bidirectional pin smb_data uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 170 warnings
    Info: Processing ended: Mon Oct 16 17:27:22 2006
    Info: Elapsed time: 00:04:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth/clk_card.fit.smsg.


