/****************************************************************************
 * ${name}.sv
 ****************************************************************************/
module ${name}(
		${ports}
		);

${wires}

${port_wire_assignments}

${interconnects}

    /********************************************************************
     * Module Declarations required by the content above
     ********************************************************************/
${module_decl}

endmodule : ${name}

