LEVEL0_MPLL_DIV_EN,VAR_0
MPLL_FREQ_LEVEL_0,VAR_1
WREG32_P,FUNC_0
rv6xx_memory_clock_entry_enable_post_divider,FUNC_1
rdev,VAR_2
index,VAR_3
enable,VAR_4
