module priory(D,A);
input wire [3:0] D;
output reg [1:0] A;

always@(D)
begin
if(D[3]==1)
A=2'b00;
else if(D[2]==1)
A=2'b01;
else if(D[1]==1)
A=2'b10;
else
A=2'b11;
end
endmodule