标题title
一种超宽带引信工作频段灵活调整的方法及装置
摘要abst
本发明提供了一种超宽带引信工作频段灵活调整的方法及装置，属于无线电引信技术领域。方法先选取超宽带引信工作频段、超宽带窄脉冲信号工作频段和锁相环芯片，再根据装置的电路进行无线电信号的发出和接收，并对接收信号进行近炸启动信号的输出；装置采用无载波超宽带信号与本振信号混频的电路设计，突破了传统超宽带近炸引信工作频段的限制，实现工作频段的大跨度调整。本发明解决了常规的超宽带引信工作频段范围较窄，敌方引信干扰机可能会针对性的干扰；超宽带引信与弹上其他无线电设备存在互绕的风险的问题，具有灵活调整超宽带近炸引信工作频段的优点。
权利要求书clms
1.一种超宽带引信工作频段灵活调整的方法，其特征在于，包括以下步骤：S1、选取超宽带引信工作频段、超宽带窄脉冲信号工作频段和锁相环芯片；S2、高稳晶振时钟输出波形为方波的时钟信号，时钟信号经过二阶低通滤波器滤除高次谐波得到正弦波信号并输出至锁相环芯片；S3、FPGA芯片通过SPI接口对锁相环芯片内部的寄存器进行配置后，锁相环芯片输出本振信号；S4、本振信号经过功分器功分后得到两路信号，分别为用于发射链路上变频的第一本振子信号和用于接收链路下变频的第二本振子信号；S5、晶体振荡器产生振荡时钟信号，振荡时钟信号经FPGA芯片内部的数字锁相环倍频后得到高频时钟并作为FPGA芯片内部主时钟；FPGA芯片内部的脉冲编码电路输出经调制的时钟信号，经调制的时钟信号经第一窄脉冲产生电路处理得到冲激信号，第一滤波电路对冲激信号进行选通，得到第一超宽带信号；S6、脉冲编码电路输出经调制的时钟信号通过FPGA芯片内部的延时电路延时，再经第二窄脉冲产生电路处理得到取样波门信号；S7、第一超宽带信号与第一本振子信号通过第一混频器混频，经第二滤波电路选通得到已调信号；S8、已调信号经第一放大电路放大后通过发射天线辐射，再经目标散射后被接收天线接收得到接收信号，接收信号经第二放大电路放大后通过第二混频器与第二本振子信号混频，再经第三滤波电路滤波得到第二超宽带信号；S9、第二超宽带信号与取样波门信号经等效采样电路相关接收后得到检波信号，检波信号经放大滤波电路放大滤波后输入信号判决模块，信号判决模块判断检波信号符合目标回波特征后输出近炸启动信号。2.如权利要求1所述的一种超宽带引信工作频段灵活调整的方法，其特征在于，所述选取超宽带引信工作频段、超宽带窄脉冲信号工作频段和锁相环芯片包括以下步骤：S1-1、根据弹上无线电设备工作频段及辐射功率和使用环境，选取1~38GHz的超宽带引信工作频段，所述超宽带引信工作频段的带宽为500~1000MHz；S1-2、将超宽带窄脉冲信号工作频段设定为1~6GHz，所述超宽带窄脉冲信号工作频段的带宽为500~1000MHz；S1-3、设定本振信号的工作频率为超宽带引信工作频段与超宽带窄脉冲信号工作频段的差值，选取输出频率覆盖本振信号的工作频率的锁相环芯片。3.如权利要求2所述的一种超宽带引信工作频段灵活调整的方法，其特征在于，所述二阶低通滤波器的截至频率计算公式为：上式中，/＞为二阶低通滤波器的截至频率，L为电感，C为电容。4.如权利要求3所述的一种超宽带引信工作频段灵活调整的方法，其特征在于，所述二阶低通滤波器的截至频率与所述高稳晶振时钟的工作频率的关系为：记高稳晶振时钟的工作频率为fHO，fHO ＜  ＜ 3×fHO。5.如权利要求1所述的一种超宽带引信工作频段灵活调整的方法，其特征在于，所述本振信号的工作频率计算公式为：上式中，/＞为本振信号的工作频率，/＞为超宽带引信工作频段，/＞为超宽带窄脉冲信号工作频段，/＞为高稳晶振时钟的工作频率，/＞为锁相环芯片的前置分频系数，/＞为锁相环芯片的后置分频系数。6.如权利要求1所述的一种超宽带引信工作频段灵活调整的方法，其特征在于，所述经第二滤波电路得到已调信号的方法为：经第二滤波电路去除下本振信号并保留上本振信号，得到已调信号，其中，下本振信号为本振信号的工作频率与超宽带窄脉冲信号工作频段的差值，上本振信号为本振信号的工作频率与超宽带窄脉冲信号工作频段之和。7.如权利要求1所述的一种超宽带引信工作频段灵活调整的方法，其特征在于，所述信号判决模块判断检波信号符合目标回波特征的方法为：检波信号在经过数字带通滤波子模块处理后，模板匹配算法将处理后的检波信号与FPGA芯片内存储的模板信号进行相关运算得到相关系数，当相关系数/＞＜0.8时，信号判决模块判断检波信号符合目标回波特征。8.一种超宽带引信工作频段灵活调整的装置，用于执行权利要求1~7任一项所述的一种超宽带引信工作频段灵活调整的方法，其特征在于，包括：发射链路，所述发射链路包括高稳晶振时钟，与所述高稳晶振时钟依次电性连接的二阶低通滤波器和锁相环芯片、功分器、第一混频器、第二滤波电路、第一放大电路和发射天线；接收链路，所述接收链路包括晶体振荡器，与所述晶体振荡器电性连接的FPGA芯片，与所述FPGA芯片电性连接的第二窄脉冲产生电路，所述第二窄脉冲产生电路电性连接有第三滤波电路和等效采样电路，所述第三滤波电路依次连接有第二混频器和第二放大电路，所述第二混频器与所述功分 器电性连接，所述第二放大电路与所述发射天线电性连接，所述等效采样电路电性连接有放大滤波电路；所述FPGA芯片内部设有依次电性连接的数字锁相环、脉冲编码电路和延时电路，FPGA芯片还搭载有信号判决模块，所述脉冲编码电路依次电性连接有第一窄脉冲产生电路和第一滤波电路，所述第一滤波电路与所述第一混频器电性连接，所述信号判决模块与所述放大滤波电路电性连接，FPGA芯片通过SPI接口与所述锁相环芯片电性连接；所述数字锁相环与所述晶体振荡器电性连接，所述延时电路与所述第二窄脉冲产生电路电性连接。9.如权利要求8所述的一种超宽带引信工作频段灵活调整的装置，其特征在于，所述锁相环芯片包括R分频器和N分频器；所述R分频器和所述N分频器均电性连接有鉴相器，所述鉴相器电性连接有环路滤波器，所述环路滤波器与锁相环芯片内部的压控振动器电性连接，所述压控振动器与N分频器电性连接；其中，R分频器与所述二阶低通滤波器电性连接，压控振动器与所述功分器电性连接。
说明书desc
技术领域本发明涉及无线电引信技术领域，具体是涉及一种超宽带引信工作频段灵活调整的方法及装置。背景技术超宽带引信具有定距精度高、抗干扰能力强和功耗低的特点，超宽带已经成为无线电引信中的一种主流技术体制。但由于器件工艺水平的限制，超宽带引信工作频段一般很难突破C波段。超宽带引信辐射信号具有很强的隐蔽性，敌方引信干扰机难以侦察、截获超宽带信号。但是，使用环境下敌方引信干扰机可能会针对性的在固定频段范围上实施扫频式干扰，干扰频率范围覆盖常规超宽带引信工作频段，有可能影响引信的作用可靠性，引信甚至可能会出现早炸。另外，随着弹药智能化程度的提高，弹载数据链、弹载遥测、弹载电台、弹载北斗接收机、弹载主动导引头和弹载被动导引头等无线电收发设备越来越多，其辐射信号波形、工作频段、辐射源角度、调制参数和极化方式等多种多样，因此智能化弹药自身就处于一个较复杂的电磁环境中。引信作为一个无线电辐射源，对弹上其他分系统的接收电路可能存在干扰，例如北斗接收机、被动导引头等。为降低引信与智能弹药其他无线电收发设备的相互影响，工作频段应彼此隔开，避免频段拥挤造成相互干扰。其次，引信在使用环境下面临的电磁干扰与引信工作频段可能重叠，例如引信打击目标为雷达、基站等大型无线电设备，此时应事先调整引信工作频段，避免引信在阻塞时干扰条件下工作。因此，现有技术中常规的超宽带引信工作频段范围较窄，敌方引信干扰机可能会针对性的干扰；超宽带引信与弹上其他无线电设备存在互绕的风险。发明内容本发明解决的技术问题是：常规的超宽带引信工作频段范围较窄，敌方引信干扰机可能会针对性的干扰；超宽带引信与弹上其他无线电设备存在互绕的风险。为解决上述问题，本发明的技术方案如下：一种超宽带引信工作频段灵活调整的方法，包括以下步骤：S1、选取超宽带引信工作频段、超宽带窄脉冲信号工作频段和锁相环芯片；S2、高稳晶振时钟输出波形为方波的时钟信号，时钟信号经过二阶低通滤波器滤除高次谐波得到正弦波信号并输出至锁相环芯片；S3、FPGA芯片通过SPI接口对锁相环芯片内部的寄存器进行配置后，锁相环芯片输出本振信号；S4、本振信号经过功分器功分后得到两路信号，分别为用于发射链路上变频的第一本振子信号和用于接收链路下变频的第二本振子信号；S5、晶体振荡器产生振荡时钟信号，振荡时钟信号经FPGA芯片内部的数字锁相环倍频后得到高频时钟并作为FPGA芯片内部主时钟；FPGA芯片内部的脉冲编码电路输出经调制的时钟信号，经调制的时钟信号经第一窄脉冲产生电路处理得到冲激信号，第一滤波电路对冲激信号进行选通，得到第一超宽带信号；S6、脉冲编码电路输出经调制的时钟信号通过FPGA芯片内部的延时电路延时，再经第二窄脉冲产生电路处理得到取样波门信号；S7、第一超宽带信号与第一本振子信号通过第一混频器混频，经第二滤波电路选通得到已调信号；S8、已调信号经第一放大电路放大后通过发射天线辐射，再经目标散射后被接收天线接收得到接收信号，接收信号经第二放大电路放大后通过第二混频器与第二本振子信号混频，再经第三滤波电路滤波得到第二超宽带信号；S9、第二超宽带信号与取样波门信号经等效采样电路相关接收后得到检波信号，检波信号经放大滤波电路放大滤波后输入信号判决模块，信号判决模块判断检波信号符合目标回波特征后输出近炸启动信号。作为本发明的一个方面，选取超宽带引信工作频段、超宽带窄脉冲信号工作频段和锁相环芯片包括以下步骤：S1-1、根据弹上无线电设备工作频段及辐射功率和使用环境，选取1~38GHz的超宽带引信工作频段，超宽带引信工作频段的带宽为500~1000MHz；S1-2、将超宽带窄脉冲信号工作频段设定为1~6GHz，超宽带窄脉冲信号工作频段的带宽为500~1000MHz；S1-3、设定本振信号的工作频率为超宽带引信工作频段与超宽带窄脉冲信号工作频段的差值，选取输出频率覆盖本振信号的工作频率的锁相环芯片。说明：常规的超宽带信号产生方法采用阶跃二极管方案或者雪崩三极管方案，受限于器件工艺水平限制，阶跃二极管方案或者雪崩三极管方案在C波段以上频段能量微弱，很难在引信上得到应用。作为本发明的一个方面，二阶低通滤波器的截至频率计算公式为：上式中，/＞为二阶低通滤波器的截至频率，L为电感，C为电容。说明：LC低通滤波器成本低、易于实现。作为本发明的一个方面，二阶低通滤波器的截至频率与高稳晶振时钟的工作频率的关系为：记高稳晶振时钟的工作频率为fHO，fHO ＜  ＜ 3×fHO。说明：高稳晶振输出方波信号，含基波、三次谐波、五次谐波、七次谐波等不同频率信号。二阶低通滤波器抑制三次及以上谐波。作为本发明的一个方面，本振信号的工作频率计算公式为：上式中，/＞为本振信号的工作频率，/＞为超宽带引信工作频段，/＞为超宽带窄脉冲信号工作频段，/＞为高稳晶振时钟的工作频率，/＞为锁相环芯片的前置分频系数，/＞为锁相环芯片的后置分频系数。说明：通过调整N、R，可实现不同频率的本振信号；R对应R分频器，N对应N分频器。作为本发明的一个方面，经第二滤波电路得到已调信号的方法为：经第二滤波电路去除下本振信号并保留上本振信号，得到已调信号，其中，下本振信号为本振信号的工作频率与超宽带窄脉冲信号工作频段的差值，上本振信号为本振信号的工作频率与超宽带窄脉冲信号工作频段之和。说明：第二滤波电路抑制下本振信号，避免工作频率外信号造成后级第一放大电路饱和，提高有用辐射信号功率强度。作为本发明的一个方面，第三滤波电路与第一滤波电路的通带宽度一致。说明：滤波电路一致提高了产品的模块化和通用化。作为本发明的一个方面，信号判决模块判断检波信号符合目标回波特征的方法为：检波信号在经过数字带通滤波子模块处理后，模板匹配算法将处理后的检波信号与FPGA芯片内存储的模板信号进行相关运算得到相关系数，当相关系数/＞＜0.8时，信号判决模块判断检波信号符合目标回波特征。说明：由于目标回波只与回波相关而与噪声不相关，相关系数峰值检测降低了噪声对信号识别时刻的影响，提高了炸高的一致性。本发明还提供一种超宽带引信工作频段灵活调整的装置，用于执行上述的一种超宽带引信工作频段灵活调整的方法，包括：发射链路，发射链路包括高稳晶振时钟，与高稳晶振时钟依次电性连接的二阶低通滤波器和锁相环芯片、功分器、第一混频器、第二滤波电路、第一放大电路和发射天线；接收链路，接收链路包括晶体振荡器，与晶体振荡器电性连接的FPGA芯片，与FPGA芯片电性连接的第二窄脉冲产生电路，第二窄脉冲产生电路电性连接有第三滤波电路和等效采样电路，第三滤波电路依次连接有第二混频器和第二放大电路，第二混频器与功分器电性连接，第二放大电路与发射天线电性连接，等效采样电路电性连接有放大滤波电路；FPGA芯片内部设有依次电性连接的数字锁相环、脉冲编码电路和延时电路，FPGA芯片还搭载有信号判决模块，脉冲编码电路依次电性连接有第一窄脉冲产生电路和第一滤波电路，第一滤波电路与第一混频器电性连接，信号判决模块与放大滤波电路电性连接，FPGA芯片通过SPI接口与锁相环芯片电性连接；数字锁相环与晶体振荡器电性连接，延时电路与第二窄脉冲产生电路电性连接。作为本发明的一个方面，锁相环芯片包括R分频器和N分频器；R分频器和N分频器均电性连接有鉴相器，鉴相器电性连接有环路滤波器，环路滤波器与锁相环芯片内部的压控振动器电性连接，压控振动器与N分频器电性连接；其中，R分频器与二阶低通滤波器电性连接，压控振动器与功分器电性连接。说明：集成鉴相器和压控振荡器的锁相环芯片方案提高了系统集成度，避免了电路寄生参数对高频电路性能的影响。本发明的有益效果是：本发明的方法采用无载波超宽带信号与本振信号混频，突破了传统超宽带近炸引信工作频段的限制，实现工作频段的大跨度调整；进一步地，调整本振信号频率，实现引信工作频段的灵活调整；因此，本发明能够根据战场电磁环境或弹上其他无线电设备的工作频段，灵活调整超宽带近炸引信工作频段。附图说明图1是本发明实施例1一种超宽带引信工作频段灵活调整的方法流程图；图2是本发明实施例2一种超宽带引信工作频段灵活调整的装置的电路图；图3是本发明实施例2中锁相环芯片的电路原理框图；图4是本发明实施例2中二阶低通滤波器的电路原理框图；图5是本发明实施例2中第一窄脉冲产生电路和第二窄脉冲产生电路的原理框图；图6是本发明实施例2中等效采样电路原理框图；图7是本发明实施例2中放大滤波电路原理框图；其中，1-高稳晶振时钟、2-二阶低通滤波器、3-锁相环芯片、31-R分频器、32-N分频器、33-鉴相器、34-环路滤波器、35-压控振动器、4-功分器、5-第一混频器、6-第二滤波电路、7-第一放大电路、8-发射天线、9-晶体振荡器、10-数字锁相环、11-脉冲编码电路、12-延时电路、13-第二窄脉冲产生电路、14-等效采样电路、15-放大滤波电路、16-信号判决模块、17-第一窄脉冲产生电路、18-第一滤波电路、19-第二混频器、20-第二放大电路、21-第三滤波电路。具体实施方式为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义，“多种”一般包含至少两种。应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述……，但这些……不应限于这些术语。这些术语仅用来将……区分开。例如，在不脱离本发明实施例范围的情况下，第一……也可以被称为第二……，类似地，第二……也可以被称为第一……。实施例1：本实施例记载了一种超宽带引信工作频段灵活调整的方法，如图1所示，包括以下步骤：S1、选取超宽带引信工作频段、超宽带窄脉冲信号工作频段和锁相环芯片3，具体为：S1-1、根据弹上无线电设备工作频段及辐射功率和使用环境，选取1~38GHz的超宽带引信工作频段，超宽带引信工作频段的带宽为500~1000MHz；S1-2、将超宽带窄脉冲信号工作频段设定为1~6GHz，超宽带窄脉冲信号工作频段的带宽为500~1000MHz；S1-3、设定本振信号的工作频率为超宽带引信工作频段与超宽带窄脉冲信号工作频段的差值，选取输出频率覆盖本振信号的工作频率的锁相环芯片3；可以理解的，本实施例中，二阶低通滤波器2的截至频率计算公式为：上式中，/＞为二阶低通滤波器2的截至频率，L为电感，C为电容；可以理解的，本实施例中，二阶低通滤波器2的截至频率与所述高稳晶振时钟1的工作频率的关系为：记高稳晶振时钟1的工作频率为fHO，fHO ＜  ＜ 3×fHO；例如，fHO=10MHz，L=10nH，C=10nF，此时/＞=15.9MHz；S2、高稳晶振时钟1输出波形为方波的时钟信号，时钟信号经过二阶低通滤波器2滤除高次谐波得到正弦波信号并输出至锁相环芯片3；可以理解的，本实施例中，本振信号的工作频率计算公式为：上式中，/＞为本振信号的工作频率，/＞为超宽带引信工作频段，/＞为超宽带窄脉冲信号工作频段，/＞为高稳晶振时钟1的工作频率，/＞为锁相环芯片3的前置分频系数，/＞为锁相环芯片3的后置分频系数；S3、FPGA芯片通过SPI接口对锁相环芯片3内部的寄存器进行配置后，锁相环芯片3输出本振信号；S4、本振信号经过功分器4功分后得到两路信号，分别为用于发射链路上变频的第一本振子信号和用于接收链路下变频的第二本振子信号；S5、晶体振荡器9产生振荡时钟信号，振荡时钟信号经FPGA芯片内部的数字锁相环10倍频后得到高频时钟并作为FPGA芯片内部主时钟；FPGA芯片内部的脉冲编码电路11输出经调制的时钟信号，经调制的时钟信号经第一窄脉冲产生电路17处理得到冲激信号，冲激信号经第一滤波电路18对冲激信号进行选通，得到第一超宽带信号；S6、脉冲编码电路11输出经调制的时钟信号通过FPGA芯片内部的延时电路12延时，再经第二窄脉冲产生电路13处理得到取样波门信号；S7、第一超宽带信号与第一本振子信号通过第一混频器5混频，经第二滤波电路6选通得到已调信号；可以理解的，本实施例中，经第二滤波电路6得到已调信号的方法为：经第二滤波电路6去除下本振信号并保留上本振信号，得到已调信号，其中，下本振信号为本振信号的工作频率与超宽带窄脉冲信号工作频段的差值，上本振信号为本振信号的工作频率与超宽带窄脉冲信号工作频段之和；S8、已调信号经第一放大电路7放大后通过发射天线8辐射，再经目标散射后被接收天线接收得到接收信号，接收信号经第二放大电路20放大后通过第二混频器19与第二本振子信号混频，再经第三滤波电路21滤波得到第二超宽带信号；可选的，本实施例中，第三滤波电路21与所述第一滤波电路18的通带宽度一致；S9、第二超宽带信号与取样波门信号经等效采样电路14相关接收后得到检波信号，检波信号经放大滤波电路15放大滤波后输入信号判决模块16，信号判决模块16判断检波信号符合目标回波特征后输出近炸启动信号；可以理解的，本实施例中，信号判决模块16判断检波信号符合目标回波特征的方法为：检波信号在经过数字带通滤波子模块处理后，模板匹配算法将处理后的检波信号与FPGA芯片内存储的模板信号进行相关运算得到相关系数，当相关系数/＞＜0.8时，信号判决模块16判断检波信号符合目标回波特征；可以理解的，本实施例中，相关系数/＞的计算公式为：/＞上式中，/＞为相关系数，/＞为处理后的检波信号，/＞为模板信号。实施例2：本实施例记载了一种超宽带引信工作频段灵活调整的装置，用于执行实施例1的一种超宽带引信工作频段灵活调整的方法，如图2所示，包括：发射链路，发射链路包括高稳晶振时钟1，与高稳晶振时钟1依次电性连接的二阶低通滤波器2和锁相环芯片3、功分器4、第一混频器5、第二滤波电路6、第一放大电路7和发射天线8；接收链路，接收链路包括晶体振荡器9，与晶体振荡器9电性连接的FPGA芯片，与FPGA芯片电性连接的第二窄脉冲产生电路13，第二窄脉冲产生电路13电性连接有第三滤波电路21和等效采样电路14，第三滤波电路21依次连接有第二混频器19和第二放大电路20，第二混频器19与功分器4电性连接，第二放大电路20与发射天线8电性连接，等效采样电路14电性连接有放大滤波电路15；FPGA芯片内部设有依次电性连接的数字锁相环10、脉冲编码电路11和延时电路12，FPGA芯片还搭载有信号判决模块16，脉冲编码电路11依次电性连接有第一窄脉冲产生电路17和第一滤波电路18，第一滤波电路18与第一混频器5电性连接，信号判决模块16与放大滤波电路15电性连接，FPGA芯片通过SPI接口与锁相环芯片3电性连接；数字锁相环10与晶体振荡器9电性连接，延时电路12与第二窄脉冲产生电路13电性连接；可以理解的，FPGA芯片指的是现场可编程逻辑门阵列；FPGA是在PAL 、GAL等可编程器件的基础上进一步发展的产物；它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点；可以理解的，如图4所示，本实施例中，二阶低通滤波器2由电感电容组成；可以理解的，如图5所示，本实施例中，第一窄脉冲产生电路17和第二窄脉冲产生电路13的电路相同，均由依次电性连接的阶跃恢复二极管及外围电感、电容组成；因此，在步骤S5中，第一窄脉冲产生电路11通过阶跃恢复二极管产生窄脉冲信号；该电路利用了阶跃恢复二极管正向导通时存储时间长、反向截止时下降时间很短的特点，存储的大量少子电荷在极短时间内泄放；步骤S6中，第二窄脉冲产生电路13的作用与之相同；可以理解的，如图6所示，本实施例中，等效采样电路14由依次电性连接的混频二极管及外围积分微分阻容电路组成；可以理解的，如图7所示，本实施例中，放大滤波电路15为由两级运放及阻容组成的有源低通滤波放大电路；因此，在步骤S9中，放大滤波电路15具有放大和滤波两个功能，放大是对幅度进行放大，滤波是对频率范围进行控制，最终的效果是对一定频率范围内的信号进行放大，对其他频率范围内的信号进行抑制；可以理解的，本实施例中，第一滤波电路18、第二滤波电路6和第三滤波电路21均由低温共烧陶瓷技术的集成LC滤波器组成，与分立器件相比减少了尺寸；第一放大电路7为功率放大器，第二放大电路20为低噪声放大器；脉冲编码电路11由FPGA内部的触发器和查找表组成；延时电路12由FPGA内部的查找表实现；因此，在步骤S5中，冲激信号频谱分量丰富，从几十兆到几个吉赫兹范围内均有较强的功率谱密度；第一滤波电路18对冲激信号频率范围进行选通，在第一滤波电路18通带范围外的频率分量得到抑制，仅保留通带内频率分量；步骤S7中，第二滤波电路6的作用与之相同；可以理解的，本实施例中，如图3所示，锁相环芯片3包括R分频器31和N分频器32；R分频器31和N分频器32均电性连接有鉴相器33，鉴相器33电性连接有环路滤波器34，环路滤波器34与锁相环芯片3内部的压控振动器35电性连接，压控振动器35与N分频器32电性连接；其中，R分频器31与二阶低通滤波器2电性连接，压控振动器35与功分器4电性连接。
