TimeQuest Timing Analyzer report for RAM4GS
Thu Jul 23 02:21:02 2020
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'ARCLK'
 13. Setup: 'DRCLK'
 14. Setup: 'PHI2'
 15. Setup: 'RCLK'
 16. Setup: 'nCRAS'
 17. Hold: 'DRCLK'
 18. Hold: 'ARCLK'
 19. Hold: 'RCLK'
 20. Hold: 'PHI2'
 21. Hold: 'nCRAS'
 22. Minimum Pulse Width: 'ARCLK'
 23. Minimum Pulse Width: 'DRCLK'
 24. Minimum Pulse Width: 'PHI2'
 25. Minimum Pulse Width: 'RCLK'
 26. Minimum Pulse Width: 'nCCAS'
 27. Minimum Pulse Width: 'nCRAS'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths
 43. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RAM4GS                                                            ;
; Device Family      ; MAX II                                                            ;
; Device Name        ; EPM240T100C5                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; constraints.sdc ; OK     ; Thu Jul 23 02:21:01 2020 ;
+-----------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; ARCLK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ARCLK } ;
; DRCLK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DRCLK } ;
; nCCAS      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { nCCAS } ;
; nCRAS      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { nCRAS } ;
; PHI2       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PHI2 }  ;
; RCLK       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RCLK }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Fmax Summary                                     ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 10.0 MHz   ; 10.0 MHz        ; ARCLK      ;      ;
; 10.0 MHz   ; 10.0 MHz        ; DRCLK      ;      ;
; 51.06 MHz  ; 51.06 MHz       ; PHI2       ;      ;
; 128.87 MHz ; 128.87 MHz      ; RCLK       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; ARCLK ; -99.000 ; -99.000       ;
; DRCLK ; -99.000 ; -99.000       ;
; PHI2  ; -9.292  ; -92.804       ;
; RCLK  ; -8.365  ; -253.063      ;
; nCRAS ; -0.490  ; -0.577        ;
+-------+---------+---------------+


+---------------------------------+
; Hold Summary                    ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; DRCLK ; -16.306 ; -16.306       ;
; ARCLK ; -16.272 ; -16.272       ;
; RCLK  ; -0.874  ; -0.874        ;
; PHI2  ; -0.396  ; -0.396        ;
; nCRAS ; -0.125  ; -0.125        ;
+-------+---------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+---------------------------------+
; Minimum Pulse Width Summary     ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; ARCLK ; -29.500 ; -59.000       ;
; DRCLK ; -29.500 ; -59.000       ;
; PHI2  ; -2.289  ; -2.289        ;
; RCLK  ; -2.289  ; -2.289        ;
; nCCAS ; -2.289  ; -2.289        ;
; nCRAS ; -2.289  ; -2.289        ;
+-------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'ARCLK'                                                                                                                                                                                                                                                                                    ;
+---------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -99.000 ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; ARCLK        ; ARCLK       ; 1.000        ; 0.000      ; 80.000     ;
; -22.728 ; ARShift                                                                                                 ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; RCLK         ; ARCLK       ; 1.000        ; -1.715     ; 2.013      ;
+---------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'DRCLK'                                                                                                                                                                                                                                                            ;
+---------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -99.000 ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|wire_maxii_ufm_block1_drdout ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|wire_maxii_ufm_block1_drdout ; DRCLK        ; DRCLK       ; 1.000        ; 0.000      ; 80.000     ;
; -22.714 ; DRShift                                                                                     ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|wire_maxii_ufm_block1_drdout ; RCLK         ; DRCLK       ; 1.000        ; -2.165     ; 1.549      ;
; -22.694 ; DRDIn                                                                                       ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|wire_maxii_ufm_block1_drdout ; RCLK         ; DRCLK       ; 1.000        ; -2.165     ; 1.529      ;
+---------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup: 'PHI2'                                                                                             ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -9.292 ; Bank[3]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 9.459      ;
; -9.121 ; Bank[2]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 9.288      ;
; -8.996 ; Bank[5]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 9.163      ;
; -8.949 ; Bank[3]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 9.116      ;
; -8.949 ; Bank[3]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 9.116      ;
; -8.949 ; Bank[3]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 9.116      ;
; -8.949 ; Bank[3]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 9.116      ;
; -8.857 ; Bank[6]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 9.024      ;
; -8.778 ; Bank[2]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.945      ;
; -8.778 ; Bank[2]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.945      ;
; -8.778 ; Bank[2]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.945      ;
; -8.778 ; Bank[2]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.945      ;
; -8.653 ; Bank[5]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.820      ;
; -8.653 ; Bank[5]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.820      ;
; -8.653 ; Bank[5]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.820      ;
; -8.653 ; Bank[5]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.820      ;
; -8.594 ; Bank[1]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.761      ;
; -8.514 ; Bank[6]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.681      ;
; -8.514 ; Bank[6]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.681      ;
; -8.514 ; Bank[6]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.681      ;
; -8.514 ; Bank[6]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.681      ;
; -8.300 ; Bank[7]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.467      ;
; -8.289 ; Bank[3]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.456      ;
; -8.251 ; Bank[1]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.418      ;
; -8.251 ; Bank[1]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.418      ;
; -8.251 ; Bank[1]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.418      ;
; -8.251 ; Bank[1]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.418      ;
; -8.118 ; Bank[2]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.285      ;
; -8.084 ; Bank[0]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.251      ;
; -8.043 ; Bank[3]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.210      ;
; -7.993 ; Bank[5]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.160      ;
; -7.957 ; Bank[7]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.124      ;
; -7.957 ; Bank[7]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.124      ;
; -7.957 ; Bank[7]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.124      ;
; -7.957 ; Bank[7]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.124      ;
; -7.872 ; Bank[2]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.039      ;
; -7.854 ; Bank[6]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 8.021      ;
; -7.799 ; Bank[4]     ; CmdSubmitted ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.966      ;
; -7.747 ; Bank[5]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.914      ;
; -7.741 ; Bank[0]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.908      ;
; -7.741 ; Bank[0]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.908      ;
; -7.741 ; Bank[0]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.908      ;
; -7.741 ; Bank[0]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.908      ;
; -7.608 ; Bank[6]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.775      ;
; -7.591 ; Bank[1]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.758      ;
; -7.456 ; Bank[4]     ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.623      ;
; -7.456 ; Bank[4]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.623      ;
; -7.456 ; Bank[4]     ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.623      ;
; -7.456 ; Bank[4]     ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.623      ;
; -7.345 ; Bank[1]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.512      ;
; -7.297 ; Bank[7]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.464      ;
; -7.205 ; Bank[3]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.372      ;
; -7.081 ; Bank[0]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.248      ;
; -7.051 ; Bank[7]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.218      ;
; -7.034 ; Bank[2]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.201      ;
; -6.909 ; Bank[5]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.076      ;
; -6.870 ; Bank[3]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.037      ;
; -6.870 ; Bank[3]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.037      ;
; -6.835 ; Bank[0]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 7.002      ;
; -6.796 ; Bank[4]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.963      ;
; -6.770 ; Bank[6]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.937      ;
; -6.745 ; Bank[3]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.912      ;
; -6.699 ; Bank[2]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.866      ;
; -6.699 ; Bank[2]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.866      ;
; -6.574 ; Bank[5]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.741      ;
; -6.574 ; Bank[5]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.741      ;
; -6.574 ; Bank[2]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.741      ;
; -6.550 ; Bank[4]     ; CmdEnable    ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.717      ;
; -6.507 ; Bank[1]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.674      ;
; -6.449 ; Bank[5]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.616      ;
; -6.435 ; Bank[6]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.602      ;
; -6.435 ; Bank[6]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.602      ;
; -6.310 ; Bank[6]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.477      ;
; -6.213 ; Bank[7]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.380      ;
; -6.172 ; Bank[1]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.339      ;
; -6.172 ; Bank[1]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.339      ;
; -6.047 ; Bank[1]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.214      ;
; -5.997 ; Bank[0]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.164      ;
; -5.878 ; Bank[7]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.045      ;
; -5.878 ; Bank[7]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 6.045      ;
; -5.753 ; Bank[7]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 5.920      ;
; -5.712 ; Bank[4]     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 5.879      ;
; -5.662 ; Bank[0]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 5.829      ;
; -5.662 ; Bank[0]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 5.829      ;
; -5.537 ; Bank[0]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 5.704      ;
; -5.377 ; Bank[4]     ; C1Submitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 5.544      ;
; -5.377 ; Bank[4]     ; ADSubmitted  ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 5.544      ;
; -5.252 ; Bank[4]     ; UFMOscEN     ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 5.419      ;
; -5.004 ; CmdEnable   ; CmdSubmitted ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 5.671      ;
; -4.046 ; CmdEnable   ; CmdUFMErase  ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 4.713      ;
; -4.046 ; CmdEnable   ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 4.713      ;
; -4.046 ; CmdEnable   ; CmdDRDIn     ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 4.713      ;
; -4.046 ; CmdEnable   ; CmdDRCLK     ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 4.713      ;
; -4.040 ; ADSubmitted ; CmdEnable    ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 4.707      ;
; -4.001 ; CmdEnable   ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 4.668      ;
; -3.752 ; C1Submitted ; CmdEnable    ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 4.419      ;
; -3.694 ; XOR8MEG     ; RA11         ; PHI2         ; PHI2        ; 0.500        ; 0.000      ; 3.861      ;
; -3.585 ; ADSubmitted ; UFMOscEN     ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 4.252      ;
; -2.929 ; CmdEnable   ; CmdEnable    ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 3.596      ;
; -2.917 ; CmdEnable   ; XOR8MEG      ; PHI2         ; PHI2        ; 1.000        ; 0.000      ; 3.584      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'RCLK'                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -8.365 ; CmdSubmitted                                                                                ; DRDIn       ; PHI2         ; RCLK        ; 0.500        ; -3.198     ; 5.334      ;
; -8.365 ; CmdSubmitted                                                                                ; DRCLK       ; PHI2         ; RCLK        ; 0.500        ; -3.198     ; 5.334      ;
; -7.591 ; CBR                                                                                         ; nRowColSel  ; nCRAS        ; RCLK        ; 0.500        ; -2.578     ; 5.180      ;
; -7.130 ; CBR                                                                                         ; nRCAS~reg0  ; nCRAS        ; RCLK        ; 0.500        ; -2.578     ; 4.719      ;
; -7.061 ; FWEr                                                                                        ; nRowColSel  ; nCRAS        ; RCLK        ; 0.500        ; -2.578     ; 4.650      ;
; -7.017 ; CmdDRDIn                                                                                    ; DRDIn       ; PHI2         ; RCLK        ; 0.500        ; -3.198     ; 3.986      ;
; -6.760 ; FS[5]                                                                                       ; DRDIn       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.427      ;
; -6.760 ; FS[5]                                                                                       ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.427      ;
; -6.691 ; CBR                                                                                         ; RCKEEN      ; nCRAS        ; RCLK        ; 0.500        ; -2.578     ; 4.280      ;
; -6.669 ; FWEr                                                                                        ; nRCAS~reg0  ; nCRAS        ; RCLK        ; 0.500        ; -2.578     ; 4.258      ;
; -6.664 ; CmdSubmitted                                                                                ; n8MEGEN     ; PHI2         ; RCLK        ; 0.500        ; -3.198     ; 3.633      ;
; -6.612 ; FS[16]                                                                                      ; DRDIn       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.279      ;
; -6.612 ; FS[16]                                                                                      ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.279      ;
; -6.588 ; S[1]                                                                                        ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.255      ;
; -6.574 ; CBR                                                                                         ; nRCS~reg0   ; nCRAS        ; RCLK        ; 0.500        ; -2.578     ; 4.163      ;
; -6.549 ; FS[7]                                                                                       ; DRDIn       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.216      ;
; -6.549 ; FS[7]                                                                                       ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.216      ;
; -6.526 ; CBR                                                                                         ; nRWE~reg0   ; nCRAS        ; RCLK        ; 0.500        ; -2.578     ; 4.115      ;
; -6.502 ; FS[17]                                                                                      ; DRDIn       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.169      ;
; -6.502 ; FS[17]                                                                                      ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.169      ;
; -6.501 ; InitReady                                                                                   ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.168      ;
; -6.482 ; S[1]                                                                                        ; nRRAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.149      ;
; -6.401 ; FS[5]                                                                                       ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.068      ;
; -6.399 ; FS[4]                                                                                       ; DRDIn       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.066      ;
; -6.399 ; FS[4]                                                                                       ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.066      ;
; -6.395 ; InitReady                                                                                   ; nRRAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.062      ;
; -6.380 ; FS[5]                                                                                       ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 7.047      ;
; -6.328 ; CmdDRCLK                                                                                    ; DRCLK       ; PHI2         ; RCLK        ; 0.500        ; -3.198     ; 3.297      ;
; -6.258 ; FWEr                                                                                        ; RCKEEN      ; nCRAS        ; RCLK        ; 0.500        ; -2.578     ; 3.847      ;
; -6.256 ; FS[16]                                                                                      ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.923      ;
; -6.253 ; FS[16]                                                                                      ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.920      ;
; -6.232 ; FS[16]                                                                                      ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.899      ;
; -6.198 ; FS[6]                                                                                       ; DRDIn       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.865      ;
; -6.198 ; FS[6]                                                                                       ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.865      ;
; -6.193 ; FS[7]                                                                                       ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.860      ;
; -6.190 ; FS[7]                                                                                       ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.857      ;
; -6.169 ; FS[7]                                                                                       ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.836      ;
; -6.146 ; FS[17]                                                                                      ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.813      ;
; -6.143 ; FS[17]                                                                                      ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.810      ;
; -6.122 ; FS[17]                                                                                      ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.789      ;
; -6.070 ; UFMInitDone                                                                                 ; DRDIn       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.737      ;
; -6.070 ; UFMInitDone                                                                                 ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.737      ;
; -6.044 ; FWEr                                                                                        ; nRCS~reg0   ; nCRAS        ; RCLK        ; 0.500        ; -2.578     ; 3.633      ;
; -6.040 ; FS[4]                                                                                       ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.707      ;
; -6.032 ; FS[12]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.699      ;
; -6.028 ; RASr2                                                                                       ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.695      ;
; -6.022 ; FS[16]                                                                                      ; UFMD        ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.689      ;
; -6.019 ; FS[4]                                                                                       ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.686      ;
; -5.996 ; FWEr                                                                                        ; nRWE~reg0   ; nCRAS        ; RCLK        ; 0.500        ; -2.578     ; 3.585      ;
; -5.959 ; FS[7]                                                                                       ; UFMD        ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.626      ;
; -5.958 ; S[0]                                                                                        ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.625      ;
; -5.954 ; FS[5]                                                                                       ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.621      ;
; -5.949 ; Cmdn8MEGEN                                                                                  ; n8MEGEN     ; PHI2         ; RCLK        ; 0.500        ; -3.198     ; 2.918      ;
; -5.942 ; UFMReqErase                                                                                 ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.609      ;
; -5.915 ; FS[16]                                                                                      ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.582      ;
; -5.912 ; FS[17]                                                                                      ; UFMD        ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.579      ;
; -5.852 ; S[0]                                                                                        ; nRRAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.519      ;
; -5.852 ; FS[7]                                                                                       ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.519      ;
; -5.839 ; FS[6]                                                                                       ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.506      ;
; -5.835 ; FS[10]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.502      ;
; -5.818 ; FS[6]                                                                                       ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.485      ;
; -5.805 ; FS[17]                                                                                      ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.472      ;
; -5.739 ; FS[5]                                                                                       ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.406      ;
; -5.733 ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|wire_maxii_ufm_block1_drdout ; n8MEGEN     ; DRCLK        ; RCLK        ; 1.000        ; 2.165      ; 8.565      ;
; -5.720 ; FS[5]                                                                                       ; UFMD        ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.387      ;
; -5.714 ; UFMInitDone                                                                                 ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.381      ;
; -5.711 ; FS[5]                                                                                       ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.378      ;
; -5.711 ; UFMInitDone                                                                                 ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.378      ;
; -5.690 ; UFMInitDone                                                                                 ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.357      ;
; -5.688 ; Ready                                                                                       ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.355      ;
; -5.666 ; FS[13]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.333      ;
; -5.656 ; FS[12]                                                                                      ; InitReady   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.323      ;
; -5.596 ; FS[6]                                                                                       ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.263      ;
; -5.579 ; FS[4]                                                                                       ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.246      ;
; -5.563 ; FS[16]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.230      ;
; -5.549 ; RASr2                                                                                       ; nRRAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.216      ;
; -5.503 ; IS[2]                                                                                       ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.170      ;
; -5.500 ; FS[7]                                                                                       ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.167      ;
; -5.487 ; RCKE~reg0                                                                                   ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.154      ;
; -5.480 ; UFMInitDone                                                                                 ; UFMD        ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.147      ;
; -5.479 ; FS[6]                                                                                       ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.146      ;
; -5.459 ; FS[10]                                                                                      ; InitReady   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.126      ;
; -5.453 ; FS[17]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.120      ;
; -5.425 ; UFMReqErase                                                                                 ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.092      ;
; -5.420 ; S[1]                                                                                        ; nRWE~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.087      ;
; -5.397 ; IS[2]                                                                                       ; nRRAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.064      ;
; -5.373 ; UFMInitDone                                                                                 ; ARShift     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.040      ;
; -5.363 ; FS[12]                                                                                      ; UFMInitDone ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.030      ;
; -5.350 ; FS[4]                                                                                       ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.017      ;
; -5.345 ; FS[14]                                                                                      ; UFMReqErase ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.012      ;
; -5.345 ; FS[4]                                                                                       ; UFMD        ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.012      ;
; -5.333 ; InitReady                                                                                   ; nRWE~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 6.000      ;
; -5.312 ; Ready                                                                                       ; n8MEGEN     ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 5.979      ;
; -5.312 ; IS[3]                                                                                       ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 5.979      ;
; -5.290 ; FS[13]                                                                                      ; InitReady   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 5.957      ;
; -5.267 ; FS[3]                                                                                       ; ARCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 5.934      ;
; -5.230 ; PHI2r2                                                                                      ; DRDIn       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 5.897      ;
; -5.230 ; PHI2r2                                                                                      ; DRCLK       ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 5.897      ;
; -5.208 ; IS[0]                                                                                       ; nRCS~reg0   ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 5.875      ;
; -5.206 ; IS[3]                                                                                       ; nRRAS~reg0  ; RCLK         ; RCLK        ; 1.000        ; 0.000      ; 5.873      ;
+--------+---------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Setup: 'nCRAS'                                                                                         ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.490 ; Ready     ; RBA[0]~reg0 ; RCLK         ; nCRAS       ; 0.500        ; 2.578      ; 3.235      ;
; -0.087 ; Ready     ; RowA[7]     ; RCLK         ; nCRAS       ; 0.500        ; 2.578      ; 2.832      ;
; 0.071  ; nCCAS     ; CBR         ; nCCAS        ; nCRAS       ; 0.500        ; 5.926      ; 6.022      ;
; 0.079  ; Ready     ; RowA[8]     ; RCLK         ; nCRAS       ; 0.500        ; 2.578      ; 2.666      ;
; 0.080  ; Ready     ; RowA[5]     ; RCLK         ; nCRAS       ; 0.500        ; 2.578      ; 2.665      ;
; 0.081  ; Ready     ; RowA[9]     ; RCLK         ; nCRAS       ; 0.500        ; 2.578      ; 2.664      ;
; 0.082  ; Ready     ; RowA[1]     ; RCLK         ; nCRAS       ; 0.500        ; 2.578      ; 2.663      ;
; 0.084  ; Ready     ; RBA[1]~reg0 ; RCLK         ; nCRAS       ; 0.500        ; 2.578      ; 2.661      ;
; 0.091  ; Ready     ; RowA[2]     ; RCLK         ; nCRAS       ; 0.500        ; 2.578      ; 2.654      ;
; 0.095  ; Ready     ; RowA[4]     ; RCLK         ; nCRAS       ; 0.500        ; 2.578      ; 2.650      ;
; 0.099  ; Ready     ; RowA[6]     ; RCLK         ; nCRAS       ; 0.500        ; 2.578      ; 2.646      ;
; 0.104  ; Ready     ; RowA[0]     ; RCLK         ; nCRAS       ; 0.500        ; 2.578      ; 2.641      ;
; 0.105  ; Ready     ; RowA[3]     ; RCLK         ; nCRAS       ; 0.500        ; 2.578      ; 2.640      ;
; 0.571  ; nCCAS     ; CBR         ; nCCAS        ; nCRAS       ; 1.000        ; 5.926      ; 6.022      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'DRCLK'                                                                                                                                                                                                                                                             ;
+---------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.306 ; DRDIn                                                                                       ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|wire_maxii_ufm_block1_drdout ; RCLK         ; DRCLK       ; 0.000        ; -2.165     ; 1.529      ;
; -16.286 ; DRShift                                                                                     ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|wire_maxii_ufm_block1_drdout ; RCLK         ; DRCLK       ; 0.000        ; -2.165     ; 1.549      ;
; 60.000  ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|wire_maxii_ufm_block1_drdout ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|wire_maxii_ufm_block1_drdout ; DRCLK        ; DRCLK       ; 0.000        ; 0.000      ; 80.000     ;
+---------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'ARCLK'                                                                                                                                                                                                                                                                                     ;
+---------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.272 ; ARShift                                                                                                 ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; RCLK         ; ARCLK       ; 0.000        ; -1.715     ; 2.013      ;
; 60.000  ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; ARCLK        ; ARCLK       ; 0.000        ; 0.000      ; 80.000     ;
+---------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Hold: 'RCLK'                                                                                             ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.874 ; ARCLK       ; ARCLK       ; ARCLK        ; RCLK        ; 0.000        ; 3.348      ; 3.071      ;
; -0.374 ; ARCLK       ; ARCLK       ; ARCLK        ; RCLK        ; -0.500       ; 3.348      ; 3.071      ;
; 1.192  ; nCCAS       ; CASr        ; nCCAS        ; RCLK        ; 0.000        ; 3.348      ; 4.761      ;
; 1.264  ; nCRAS       ; RASr        ; nCRAS        ; RCLK        ; 0.000        ; 3.348      ; 4.833      ;
; 1.344  ; PHI2        ; PHI2r       ; PHI2         ; RCLK        ; 0.000        ; 3.348      ; 4.913      ;
; 1.400  ; PHI2r2      ; PHI2r3      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 1.621      ;
; 1.642  ; RASr3       ; RCKE~reg0   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 1.863      ;
; 1.670  ; FS[17]      ; FS[17]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 1.891      ;
; 1.692  ; nCCAS       ; CASr        ; nCCAS        ; RCLK        ; -0.500       ; 3.348      ; 4.761      ;
; 1.695  ; S[0]        ; S[0]        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 1.916      ;
; 1.703  ; S[0]        ; S[1]        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 1.924      ;
; 1.706  ; IS[1]       ; IS[1]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 1.927      ;
; 1.764  ; nCRAS       ; RASr        ; nCRAS        ; RCLK        ; -0.500       ; 3.348      ; 4.833      ;
; 1.844  ; PHI2        ; PHI2r       ; PHI2         ; RCLK        ; -0.500       ; 3.348      ; 4.913      ;
; 1.899  ; DRShift     ; DRShift     ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.120      ;
; 1.948  ; IS[2]       ; IS[2]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.169      ;
; 1.959  ; InitReady   ; InitReady   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.180      ;
; 1.976  ; RASr2       ; S[1]        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.197      ;
; 1.983  ; RASr2       ; S[0]        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.204      ;
; 2.108  ; FS[6]       ; FS[6]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.329      ;
; 2.117  ; FS[10]      ; FS[10]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; FS[11]      ; FS[11]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.338      ;
; 2.125  ; FS[9]       ; FS[9]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; UFMProgram  ; UFMProgram  ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.347      ;
; 2.135  ; FS[8]       ; FS[8]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; FS[1]       ; FS[1]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.356      ;
; 2.137  ; FS[16]      ; FS[16]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.358      ;
; 2.141  ; Ready       ; Ready       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.362      ;
; 2.153  ; IS[3]       ; IS[3]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.374      ;
; 2.212  ; UFMReqErase ; UFMReqErase ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.433      ;
; 2.221  ; FS[7]       ; FS[7]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; FS[2]       ; FS[2]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.442      ;
; 2.230  ; FS[4]       ; FS[4]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.451      ;
; 2.230  ; FS[12]      ; FS[12]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.451      ;
; 2.230  ; FS[14]      ; FS[14]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.451      ;
; 2.231  ; FS[3]       ; FS[3]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231  ; FS[5]       ; FS[5]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231  ; FS[13]      ; FS[13]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231  ; FS[15]      ; FS[15]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.452      ;
; 2.233  ; n8MEGEN     ; n8MEGEN     ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.454      ;
; 2.292  ; IS[1]       ; IS[2]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.513      ;
; 2.332  ; CASr2       ; nRWE~reg0   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.553      ;
; 2.363  ; PHI2r       ; PHI2r2      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.584      ;
; 2.380  ; CASr2       ; nRCS~reg0   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.601      ;
; 2.407  ; CASr2       ; CASr3       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.628      ;
; 2.522  ; ARShift     ; ARShift     ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.743      ;
; 2.530  ; UFMErase    ; UFMErase    ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.751      ;
; 2.542  ; IS[3]       ; RA10        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.763      ;
; 2.577  ; S[1]        ; S[1]        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.798      ;
; 2.582  ; S[1]        ; S[0]        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.803      ;
; 2.593  ; RASr2       ; IS[0]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.814      ;
; 2.615  ; IS[0]       ; IS[1]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.836      ;
; 2.622  ; IS[0]       ; IS[2]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 2.843      ;
; 2.837  ; CASr3       ; nRWE~reg0   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.058      ;
; 2.885  ; CASr3       ; nRCS~reg0   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.106      ;
; 2.912  ; RASr        ; RASr2       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.133      ;
; 2.913  ; PHI2r3      ; n8MEGEN     ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.134      ;
; 2.936  ; CASr2       ; nRCAS~reg0  ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.157      ;
; 2.940  ; FS[6]       ; FS[7]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.161      ;
; 2.949  ; FS[10]      ; FS[11]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949  ; FS[11]      ; FS[12]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.170      ;
; 2.957  ; FS[9]       ; FS[10]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.178      ;
; 2.967  ; FS[1]       ; FS[2]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.188      ;
; 2.969  ; FS[16]      ; FS[17]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.190      ;
; 3.028  ; S[1]        ; nRowColSel  ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.249      ;
; 3.051  ; FS[6]       ; FS[8]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.272      ;
; 3.060  ; FS[11]      ; FS[13]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060  ; FS[10]      ; FS[12]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.281      ;
; 3.066  ; IS[0]       ; IS[3]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.287      ;
; 3.068  ; FS[9]       ; FS[11]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.289      ;
; 3.078  ; FS[1]       ; FS[3]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.299      ;
; 3.109  ; RCKEEN      ; RCKEEN      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.330      ;
; 3.130  ; FS[0]       ; FS[0]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.351      ;
; 3.159  ; S[0]        ; IS[0]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.380      ;
; 3.161  ; FS[7]       ; FS[8]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.382      ;
; 3.161  ; FS[2]       ; FS[3]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.382      ;
; 3.162  ; IS[2]       ; IS[3]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.383      ;
; 3.170  ; FS[4]       ; FS[5]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.391      ;
; 3.170  ; FS[14]      ; FS[15]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.391      ;
; 3.170  ; FS[12]      ; FS[13]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.391      ;
; 3.171  ; FS[15]      ; FS[16]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.392      ;
; 3.171  ; FS[5]       ; FS[6]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.392      ;
; 3.171  ; FS[10]      ; FS[13]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.392      ;
; 3.179  ; FS[9]       ; FS[12]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.400      ;
; 3.184  ; CASr        ; CASr2       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.405      ;
; 3.241  ; RASr        ; RCKE~reg0   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.462      ;
; 3.277  ; UFMD        ; UFMD        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.498      ;
; 3.281  ; FS[14]      ; FS[16]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.502      ;
; 3.281  ; FS[4]       ; FS[6]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.502      ;
; 3.282  ; FS[5]       ; FS[7]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.503      ;
; 3.282  ; FS[15]      ; FS[17]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.503      ;
; 3.289  ; IS[1]       ; RA10        ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.510      ;
; 3.289  ; FS[16]      ; InitReady   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.510      ;
; 3.290  ; FS[9]       ; FS[13]      ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.511      ;
; 3.296  ; UFMD        ; UFMInitDone ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.517      ;
; 3.306  ; IS[0]       ; IS[0]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.527      ;
; 3.324  ; UFMInitDone ; UFMInitDone ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.545      ;
; 3.328  ; IS[1]       ; IS[3]       ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.549      ;
; 3.381  ; S[0]        ; nRowColSel  ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.602      ;
; 3.383  ; FS[17]      ; InitReady   ; RCLK         ; RCLK        ; 0.000        ; 0.000      ; 3.604      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold: 'PHI2'                                                                                              ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.396 ; Ready       ; RA11         ; RCLK         ; PHI2        ; 0.000        ; 3.198      ; 3.023      ;
; 0.072  ; n8MEGEN     ; Cmdn8MEGEN   ; RCLK         ; PHI2        ; -0.500       ; 3.198      ; 2.991      ;
; 0.129  ; n8MEGEN     ; RA11         ; RCLK         ; PHI2        ; 0.000        ; 3.198      ; 3.548      ;
; 1.927  ; UFMOscEN    ; UFMOscEN     ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 2.148      ;
; 2.681  ; C1Submitted ; UFMOscEN     ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 2.902      ;
; 3.162  ; XOR8MEG     ; XOR8MEG      ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 3.383      ;
; 3.363  ; CmdEnable   ; XOR8MEG      ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 3.584      ;
; 3.375  ; CmdEnable   ; CmdEnable    ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 3.596      ;
; 3.825  ; Bank[4]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 3.546      ;
; 4.031  ; ADSubmitted ; UFMOscEN     ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 4.252      ;
; 4.110  ; Bank[0]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 3.831      ;
; 4.140  ; XOR8MEG     ; RA11         ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 3.861      ;
; 4.198  ; C1Submitted ; CmdEnable    ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 4.419      ;
; 4.265  ; Bank[4]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 3.986      ;
; 4.326  ; Bank[7]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 4.047      ;
; 4.447  ; CmdEnable   ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 4.668      ;
; 4.486  ; ADSubmitted ; CmdEnable    ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 4.707      ;
; 4.492  ; CmdEnable   ; CmdUFMErase  ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 4.713      ;
; 4.492  ; CmdEnable   ; CmdUFMPrgm   ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 4.713      ;
; 4.492  ; CmdEnable   ; CmdDRDIn     ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 4.713      ;
; 4.492  ; CmdEnable   ; CmdDRCLK     ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 4.713      ;
; 4.550  ; Bank[0]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 4.271      ;
; 4.620  ; Bank[1]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 4.341      ;
; 4.766  ; Bank[7]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 4.487      ;
; 4.883  ; Bank[6]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 4.604      ;
; 5.022  ; Bank[5]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 4.743      ;
; 5.060  ; Bank[1]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 4.781      ;
; 5.064  ; Bank[4]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 4.785      ;
; 5.147  ; Bank[2]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 4.868      ;
; 5.318  ; Bank[3]     ; C1Submitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.039      ;
; 5.323  ; Bank[6]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.044      ;
; 5.349  ; Bank[0]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.070      ;
; 5.450  ; CmdEnable   ; CmdSubmitted ; PHI2         ; PHI2        ; 0.000        ; 0.000      ; 5.671      ;
; 5.462  ; Bank[5]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.183      ;
; 5.519  ; Bank[4]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.240      ;
; 5.565  ; Bank[7]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.286      ;
; 5.587  ; Bank[2]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.308      ;
; 5.758  ; Bank[3]     ; ADSubmitted  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.479      ;
; 5.804  ; Bank[0]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.525      ;
; 5.859  ; Bank[1]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.580      ;
; 6.020  ; Bank[7]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.741      ;
; 6.122  ; Bank[6]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.843      ;
; 6.158  ; Bank[4]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.879      ;
; 6.261  ; Bank[5]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 5.982      ;
; 6.314  ; Bank[1]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.035      ;
; 6.386  ; Bank[2]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.107      ;
; 6.443  ; Bank[0]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.164      ;
; 6.557  ; Bank[3]     ; UFMOscEN     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.278      ;
; 6.577  ; Bank[6]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.298      ;
; 6.659  ; Bank[7]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.380      ;
; 6.716  ; Bank[5]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.437      ;
; 6.841  ; Bank[2]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.562      ;
; 6.953  ; Bank[1]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.674      ;
; 7.012  ; Bank[3]     ; CmdEnable    ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.733      ;
; 7.216  ; Bank[6]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.937      ;
; 7.242  ; Bank[4]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 6.963      ;
; 7.355  ; Bank[5]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.076      ;
; 7.480  ; Bank[2]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.201      ;
; 7.527  ; Bank[0]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.248      ;
; 7.651  ; Bank[3]     ; XOR8MEG      ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.372      ;
; 7.743  ; Bank[7]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.464      ;
; 7.902  ; Bank[4]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.623      ;
; 7.902  ; Bank[4]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.623      ;
; 7.902  ; Bank[4]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.623      ;
; 7.902  ; Bank[4]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.623      ;
; 8.037  ; Bank[1]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.758      ;
; 8.187  ; Bank[0]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.908      ;
; 8.187  ; Bank[0]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.908      ;
; 8.187  ; Bank[0]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.908      ;
; 8.187  ; Bank[0]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.908      ;
; 8.245  ; Bank[4]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 7.966      ;
; 8.300  ; Bank[6]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.021      ;
; 8.403  ; Bank[7]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.124      ;
; 8.403  ; Bank[7]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.124      ;
; 8.403  ; Bank[7]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.124      ;
; 8.403  ; Bank[7]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.124      ;
; 8.439  ; Bank[5]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.160      ;
; 8.530  ; Bank[0]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.251      ;
; 8.564  ; Bank[2]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.285      ;
; 8.697  ; Bank[1]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.418      ;
; 8.697  ; Bank[1]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.418      ;
; 8.697  ; Bank[1]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.418      ;
; 8.697  ; Bank[1]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.418      ;
; 8.735  ; Bank[3]     ; Cmdn8MEGEN   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.456      ;
; 8.746  ; Bank[7]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.467      ;
; 8.960  ; Bank[6]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.681      ;
; 8.960  ; Bank[6]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.681      ;
; 8.960  ; Bank[6]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.681      ;
; 8.960  ; Bank[6]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.681      ;
; 9.040  ; Bank[1]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.761      ;
; 9.099  ; Bank[5]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.820      ;
; 9.099  ; Bank[5]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.820      ;
; 9.099  ; Bank[5]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.820      ;
; 9.099  ; Bank[5]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.820      ;
; 9.224  ; Bank[2]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.945      ;
; 9.224  ; Bank[2]     ; CmdUFMPrgm   ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.945      ;
; 9.224  ; Bank[2]     ; CmdDRDIn     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.945      ;
; 9.224  ; Bank[2]     ; CmdDRCLK     ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 8.945      ;
; 9.303  ; Bank[6]     ; CmdSubmitted ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 9.024      ;
; 9.395  ; Bank[3]     ; CmdUFMErase  ; PHI2         ; PHI2        ; -0.500       ; 0.000      ; 9.116      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Hold: 'nCRAS'                                                                                          ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.125 ; nCCAS     ; CBR         ; nCCAS        ; nCRAS       ; 0.000        ; 5.926      ; 6.022      ;
; 0.341  ; Ready     ; RowA[3]     ; RCLK         ; nCRAS       ; -0.500       ; 2.578      ; 2.640      ;
; 0.342  ; Ready     ; RowA[0]     ; RCLK         ; nCRAS       ; -0.500       ; 2.578      ; 2.641      ;
; 0.347  ; Ready     ; RowA[6]     ; RCLK         ; nCRAS       ; -0.500       ; 2.578      ; 2.646      ;
; 0.351  ; Ready     ; RowA[4]     ; RCLK         ; nCRAS       ; -0.500       ; 2.578      ; 2.650      ;
; 0.355  ; Ready     ; RowA[2]     ; RCLK         ; nCRAS       ; -0.500       ; 2.578      ; 2.654      ;
; 0.362  ; Ready     ; RBA[1]~reg0 ; RCLK         ; nCRAS       ; -0.500       ; 2.578      ; 2.661      ;
; 0.364  ; Ready     ; RowA[1]     ; RCLK         ; nCRAS       ; -0.500       ; 2.578      ; 2.663      ;
; 0.365  ; Ready     ; RowA[9]     ; RCLK         ; nCRAS       ; -0.500       ; 2.578      ; 2.664      ;
; 0.366  ; Ready     ; RowA[5]     ; RCLK         ; nCRAS       ; -0.500       ; 2.578      ; 2.665      ;
; 0.367  ; Ready     ; RowA[8]     ; RCLK         ; nCRAS       ; -0.500       ; 2.578      ; 2.666      ;
; 0.375  ; nCCAS     ; CBR         ; nCCAS        ; nCRAS       ; -0.500       ; 5.926      ; 6.022      ;
; 0.533  ; Ready     ; RowA[7]     ; RCLK         ; nCRAS       ; -0.500       ; 2.578      ; 2.832      ;
; 0.936  ; Ready     ; RBA[0]~reg0 ; RCLK         ; nCRAS       ; -0.500       ; 2.578      ; 3.235      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'ARCLK'                                                                                                                                                              ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -29.500 ; 0.500        ; 30.000         ; High Pulse Width ; ARCLK ; Rise       ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ;
; -29.500 ; 0.500        ; 30.000         ; Low Pulse Width  ; ARCLK ; Rise       ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; ARCLK ; Rise       ; ARCLK|regout                                                                                            ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; ARCLK ; Rise       ; ARCLK|regout                                                                                            ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; ARCLK ; Rise       ; UFM_inst|UFM_altufm_none_1br_component|maxii_ufm_block1|arclk                                           ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; ARCLK ; Rise       ; UFM_inst|UFM_altufm_none_1br_component|maxii_ufm_block1|arclk                                           ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'DRCLK'                                                                                                                                                  ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -29.500 ; 0.500        ; 30.000         ; High Pulse Width ; DRCLK ; Rise       ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|wire_maxii_ufm_block1_drdout ;
; -29.500 ; 0.500        ; 30.000         ; Low Pulse Width  ; DRCLK ; Rise       ; UFM:UFM_inst|UFM_altufm_none_1br:UFM_altufm_none_1br_component|wire_maxii_ufm_block1_drdout ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; DRCLK ; Rise       ; DRCLK|regout                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; DRCLK ; Rise       ; DRCLK|regout                                                                                ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; DRCLK ; Rise       ; UFM_inst|UFM_altufm_none_1br_component|maxii_ufm_block1|drclk                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; DRCLK ; Rise       ; UFM_inst|UFM_altufm_none_1br_component|maxii_ufm_block1|drclk                               ;
+---------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PHI2'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; PHI2  ; Rise       ; PHI2             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Fall       ; ADSubmitted      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Fall       ; ADSubmitted      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Rise       ; Bank[0]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[0]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Rise       ; Bank[1]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[1]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Rise       ; Bank[2]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[2]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Rise       ; Bank[3]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[3]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Rise       ; Bank[4]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[4]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Rise       ; Bank[5]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[5]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Rise       ; Bank[6]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[6]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Rise       ; Bank[7]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[7]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Fall       ; C1Submitted      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Fall       ; C1Submitted      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Fall       ; CmdDRCLK         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Fall       ; CmdDRCLK         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Fall       ; CmdDRDIn         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Fall       ; CmdDRDIn         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Fall       ; CmdEnable        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Fall       ; CmdEnable        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Fall       ; CmdSubmitted     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Fall       ; CmdSubmitted     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Fall       ; CmdUFMErase      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Fall       ; CmdUFMErase      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Fall       ; CmdUFMPrgm       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Fall       ; CmdUFMPrgm       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Fall       ; Cmdn8MEGEN       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Fall       ; Cmdn8MEGEN       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Rise       ; RA11             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Rise       ; RA11             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Fall       ; UFMOscEN         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Fall       ; UFMOscEN         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI2  ; Fall       ; XOR8MEG          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI2  ; Fall       ; XOR8MEG          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; ADSubmitted|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; ADSubmitted|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Bank[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Bank[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; C1Submitted|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; C1Submitted|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; CmdDRCLK|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; CmdDRCLK|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; CmdDRDIn|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; CmdDRDIn|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; CmdEnable|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; CmdEnable|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; CmdSubmitted|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; CmdSubmitted|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; CmdUFMErase|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; CmdUFMErase|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; CmdUFMPrgm|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; CmdUFMPrgm|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; Cmdn8MEGEN|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; Cmdn8MEGEN|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; PHI2|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; PHI2|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; RA11|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; RA11|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; UFMOscEN|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; UFMOscEN|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI2  ; Rise       ; XOR8MEG|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI2  ; Rise       ; XOR8MEG|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'RCLK'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; RCLK  ; Rise       ; RCLK        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; ARCLK       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; ARCLK       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; ARShift     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; ARShift     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; CASr        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; CASr        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; CASr2       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; CASr2       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; CASr3       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; CASr3       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; DRCLK       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; DRCLK       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; DRDIn       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; DRDIn       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; DRShift     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; DRShift     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[12]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[12]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[13]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[13]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[14]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[14]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[15]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[15]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[16]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[16]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[17]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[17]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; FS[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; FS[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; IS[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; IS[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; IS[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; IS[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; IS[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; IS[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; IS[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; IS[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; InitReady   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; InitReady   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; PHI2r       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; PHI2r       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; PHI2r2      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; PHI2r2      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; PHI2r3      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; PHI2r3      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; RA10        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; RA10        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; RASr        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; RASr        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; RASr2       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; RASr2       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; RASr3       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; RASr3       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; RCKEEN      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; RCKEEN      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; RCKE~reg0   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; RCKE~reg0   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; Ready       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; Ready       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; S[0]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; S[0]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; S[1]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; S[1]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; UFMD        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; UFMD        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; UFMErase    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; UFMErase    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; UFMInitDone ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; UFMInitDone ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; UFMProgram  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; UFMProgram  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; UFMReqErase ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; UFMReqErase ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; n8MEGEN     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; RCLK  ; Rise       ; n8MEGEN     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; RCLK  ; Rise       ; nRCAS~reg0  ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'nCCAS'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; nCCAS ; Rise       ; nCCAS         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCCAS ; Fall       ; WRD[0]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[0]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCCAS ; Fall       ; WRD[1]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[1]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCCAS ; Fall       ; WRD[2]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[2]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCCAS ; Fall       ; WRD[3]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[3]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCCAS ; Fall       ; WRD[4]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[4]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCCAS ; Fall       ; WRD[5]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[5]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCCAS ; Fall       ; WRD[6]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[6]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCCAS ; Fall       ; WRD[7]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCCAS ; Fall       ; WRD[7]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[4]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[5]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[5]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[6]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[6]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; WRD[7]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; WRD[7]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCCAS ; Rise       ; nCCAS|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCCAS ; Rise       ; nCCAS|combout ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'nCRAS'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; nCRAS ; Rise       ; nCRAS           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; CBR             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; CBR             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; FWEr            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; FWEr            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; RBA[0]~reg0     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; RBA[0]~reg0     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; RBA[1]~reg0     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; RBA[1]~reg0     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; RowA[0]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[0]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; RowA[1]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[1]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; RowA[2]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[2]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; RowA[3]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[3]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; RowA[4]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[4]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; RowA[5]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[5]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; RowA[6]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[6]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; RowA[7]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[7]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; RowA[8]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[8]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; nCRAS ; Fall       ; RowA[9]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; nCRAS ; Fall       ; RowA[9]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; CBR|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; CBR|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; FWEr|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; FWEr|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RBA[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RBA[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RBA[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RBA[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[8]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[8]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; RowA[9]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; RowA[9]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nCRAS ; Rise       ; nCRAS|combout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nCRAS ; Rise       ; nCRAS|combout   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Din[*]    ; PHI2       ; 0.839  ; 0.839  ; Rise       ; PHI2            ;
;  Din[0]   ; PHI2       ; 0.100  ; 0.100  ; Rise       ; PHI2            ;
;  Din[1]   ; PHI2       ; 0.099  ; 0.099  ; Rise       ; PHI2            ;
;  Din[2]   ; PHI2       ; 0.187  ; 0.187  ; Rise       ; PHI2            ;
;  Din[3]   ; PHI2       ; 0.377  ; 0.377  ; Rise       ; PHI2            ;
;  Din[4]   ; PHI2       ; 0.181  ; 0.181  ; Rise       ; PHI2            ;
;  Din[5]   ; PHI2       ; 0.431  ; 0.431  ; Rise       ; PHI2            ;
;  Din[6]   ; PHI2       ; 0.839  ; 0.839  ; Rise       ; PHI2            ;
;  Din[7]   ; PHI2       ; -0.141 ; -0.141 ; Rise       ; PHI2            ;
; Din[*]    ; PHI2       ; 7.176  ; 7.176  ; Fall       ; PHI2            ;
;  Din[0]   ; PHI2       ; 6.507  ; 6.507  ; Fall       ; PHI2            ;
;  Din[1]   ; PHI2       ; 5.653  ; 5.653  ; Fall       ; PHI2            ;
;  Din[2]   ; PHI2       ; 6.225  ; 6.225  ; Fall       ; PHI2            ;
;  Din[3]   ; PHI2       ; 6.476  ; 6.476  ; Fall       ; PHI2            ;
;  Din[4]   ; PHI2       ; 5.332  ; 5.332  ; Fall       ; PHI2            ;
;  Din[5]   ; PHI2       ; 7.176  ; 7.176  ; Fall       ; PHI2            ;
;  Din[6]   ; PHI2       ; 5.239  ; 5.239  ; Fall       ; PHI2            ;
;  Din[7]   ; PHI2       ; 5.246  ; 5.246  ; Fall       ; PHI2            ;
; MAin[*]   ; PHI2       ; 7.271  ; 7.271  ; Fall       ; PHI2            ;
;  MAin[0]  ; PHI2       ; 4.152  ; 4.152  ; Fall       ; PHI2            ;
;  MAin[1]  ; PHI2       ; 4.051  ; 4.051  ; Fall       ; PHI2            ;
;  MAin[2]  ; PHI2       ; 6.688  ; 6.688  ; Fall       ; PHI2            ;
;  MAin[3]  ; PHI2       ; 7.271  ; 7.271  ; Fall       ; PHI2            ;
;  MAin[4]  ; PHI2       ; 7.040  ; 7.040  ; Fall       ; PHI2            ;
;  MAin[5]  ; PHI2       ; 5.984  ; 5.984  ; Fall       ; PHI2            ;
;  MAin[6]  ; PHI2       ; 4.702  ; 4.702  ; Fall       ; PHI2            ;
;  MAin[7]  ; PHI2       ; 4.845  ; 4.845  ; Fall       ; PHI2            ;
; nFWE      ; PHI2       ; 5.436  ; 5.436  ; Fall       ; PHI2            ;
; PHI2      ; RCLK       ; 1.898  ; 1.898  ; Rise       ; RCLK            ;
; nCCAS     ; RCLK       ; 1.746  ; 1.746  ; Rise       ; RCLK            ;
; nCRAS     ; RCLK       ; 1.818  ; 1.818  ; Rise       ; RCLK            ;
; Din[*]    ; nCCAS      ; 0.343  ; 0.343  ; Fall       ; nCCAS           ;
;  Din[0]   ; nCCAS      ; -0.572 ; -0.572 ; Fall       ; nCCAS           ;
;  Din[1]   ; nCCAS      ; -0.490 ; -0.490 ; Fall       ; nCCAS           ;
;  Din[2]   ; nCCAS      ; -0.295 ; -0.295 ; Fall       ; nCCAS           ;
;  Din[3]   ; nCCAS      ; -0.561 ; -0.561 ; Fall       ; nCCAS           ;
;  Din[4]   ; nCCAS      ; 0.097  ; 0.097  ; Fall       ; nCCAS           ;
;  Din[5]   ; nCCAS      ; 0.343  ; 0.343  ; Fall       ; nCCAS           ;
;  Din[6]   ; nCCAS      ; -0.478 ; -0.478 ; Fall       ; nCCAS           ;
;  Din[7]   ; nCCAS      ; -0.222 ; -0.222 ; Fall       ; nCCAS           ;
; CROW[*]   ; nCRAS      ; 1.871  ; 1.871  ; Fall       ; nCRAS           ;
;  CROW[0]  ; nCRAS      ; 1.871  ; 1.871  ; Fall       ; nCRAS           ;
;  CROW[1]  ; nCRAS      ; 1.618  ; 1.618  ; Fall       ; nCRAS           ;
; MAin[*]   ; nCRAS      ; 0.521  ; 0.521  ; Fall       ; nCRAS           ;
;  MAin[0]  ; nCRAS      ; -0.639 ; -0.639 ; Fall       ; nCRAS           ;
;  MAin[1]  ; nCRAS      ; 0.450  ; 0.450  ; Fall       ; nCRAS           ;
;  MAin[2]  ; nCRAS      ; -0.345 ; -0.345 ; Fall       ; nCRAS           ;
;  MAin[3]  ; nCRAS      ; 0.521  ; 0.521  ; Fall       ; nCRAS           ;
;  MAin[4]  ; nCRAS      ; -0.391 ; -0.391 ; Fall       ; nCRAS           ;
;  MAin[5]  ; nCRAS      ; -0.178 ; -0.178 ; Fall       ; nCRAS           ;
;  MAin[6]  ; nCRAS      ; -0.439 ; -0.439 ; Fall       ; nCRAS           ;
;  MAin[7]  ; nCRAS      ; -1.067 ; -1.067 ; Fall       ; nCRAS           ;
;  MAin[8]  ; nCRAS      ; -0.425 ; -0.425 ; Fall       ; nCRAS           ;
;  MAin[9]  ; nCRAS      ; -0.474 ; -0.474 ; Fall       ; nCRAS           ;
; nCCAS     ; nCRAS      ; 0.429  ; 0.429  ; Fall       ; nCRAS           ;
; nFWE      ; nCRAS      ; 2.878  ; 2.878  ; Fall       ; nCRAS           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Din[*]    ; PHI2       ; 0.943  ; 0.943  ; Rise       ; PHI2            ;
;  Din[0]   ; PHI2       ; 0.454  ; 0.454  ; Rise       ; PHI2            ;
;  Din[1]   ; PHI2       ; 0.455  ; 0.455  ; Rise       ; PHI2            ;
;  Din[2]   ; PHI2       ; 0.367  ; 0.367  ; Rise       ; PHI2            ;
;  Din[3]   ; PHI2       ; 0.177  ; 0.177  ; Rise       ; PHI2            ;
;  Din[4]   ; PHI2       ; 0.373  ; 0.373  ; Rise       ; PHI2            ;
;  Din[5]   ; PHI2       ; 0.123  ; 0.123  ; Rise       ; PHI2            ;
;  Din[6]   ; PHI2       ; 0.943  ; 0.943  ; Rise       ; PHI2            ;
;  Din[7]   ; PHI2       ; 0.695  ; 0.695  ; Rise       ; PHI2            ;
; Din[*]    ; PHI2       ; 0.303  ; 0.303  ; Fall       ; PHI2            ;
;  Din[0]   ; PHI2       ; -0.378 ; -0.378 ; Fall       ; PHI2            ;
;  Din[1]   ; PHI2       ; 0.138  ; 0.138  ; Fall       ; PHI2            ;
;  Din[2]   ; PHI2       ; -0.365 ; -0.365 ; Fall       ; PHI2            ;
;  Din[3]   ; PHI2       ; -0.419 ; -0.419 ; Fall       ; PHI2            ;
;  Din[4]   ; PHI2       ; 0.303  ; 0.303  ; Fall       ; PHI2            ;
;  Din[5]   ; PHI2       ; -1.686 ; -1.686 ; Fall       ; PHI2            ;
;  Din[6]   ; PHI2       ; -1.080 ; -1.080 ; Fall       ; PHI2            ;
;  Din[7]   ; PHI2       ; -1.052 ; -1.052 ; Fall       ; PHI2            ;
; MAin[*]   ; PHI2       ; 0.837  ; 0.837  ; Fall       ; PHI2            ;
;  MAin[0]  ; PHI2       ; 0.837  ; 0.837  ; Fall       ; PHI2            ;
;  MAin[1]  ; PHI2       ; -0.027 ; -0.027 ; Fall       ; PHI2            ;
;  MAin[2]  ; PHI2       ; -2.640 ; -2.640 ; Fall       ; PHI2            ;
;  MAin[3]  ; PHI2       ; -3.223 ; -3.223 ; Fall       ; PHI2            ;
;  MAin[4]  ; PHI2       ; -2.992 ; -2.992 ; Fall       ; PHI2            ;
;  MAin[5]  ; PHI2       ; -1.936 ; -1.936 ; Fall       ; PHI2            ;
;  MAin[6]  ; PHI2       ; -0.564 ; -0.564 ; Fall       ; PHI2            ;
;  MAin[7]  ; PHI2       ; -0.704 ; -0.704 ; Fall       ; PHI2            ;
; nFWE      ; PHI2       ; -0.462 ; -0.462 ; Fall       ; PHI2            ;
; PHI2      ; RCLK       ; -1.344 ; -1.344 ; Rise       ; RCLK            ;
; nCCAS     ; RCLK       ; -1.192 ; -1.192 ; Rise       ; RCLK            ;
; nCRAS     ; RCLK       ; -1.264 ; -1.264 ; Rise       ; RCLK            ;
; Din[*]    ; nCCAS      ; 1.126  ; 1.126  ; Fall       ; nCCAS           ;
;  Din[0]   ; nCCAS      ; 1.126  ; 1.126  ; Fall       ; nCCAS           ;
;  Din[1]   ; nCCAS      ; 1.044  ; 1.044  ; Fall       ; nCCAS           ;
;  Din[2]   ; nCCAS      ; 0.849  ; 0.849  ; Fall       ; nCCAS           ;
;  Din[3]   ; nCCAS      ; 1.115  ; 1.115  ; Fall       ; nCCAS           ;
;  Din[4]   ; nCCAS      ; 0.457  ; 0.457  ; Fall       ; nCCAS           ;
;  Din[5]   ; nCCAS      ; 0.211  ; 0.211  ; Fall       ; nCCAS           ;
;  Din[6]   ; nCCAS      ; 1.032  ; 1.032  ; Fall       ; nCCAS           ;
;  Din[7]   ; nCCAS      ; 0.776  ; 0.776  ; Fall       ; nCCAS           ;
; CROW[*]   ; nCRAS      ; -1.064 ; -1.064 ; Fall       ; nCRAS           ;
;  CROW[0]  ; nCRAS      ; -1.317 ; -1.317 ; Fall       ; nCRAS           ;
;  CROW[1]  ; nCRAS      ; -1.064 ; -1.064 ; Fall       ; nCRAS           ;
; MAin[*]   ; nCRAS      ; 1.621  ; 1.621  ; Fall       ; nCRAS           ;
;  MAin[0]  ; nCRAS      ; 1.193  ; 1.193  ; Fall       ; nCRAS           ;
;  MAin[1]  ; nCRAS      ; 0.104  ; 0.104  ; Fall       ; nCRAS           ;
;  MAin[2]  ; nCRAS      ; 0.899  ; 0.899  ; Fall       ; nCRAS           ;
;  MAin[3]  ; nCRAS      ; 0.033  ; 0.033  ; Fall       ; nCRAS           ;
;  MAin[4]  ; nCRAS      ; 0.945  ; 0.945  ; Fall       ; nCRAS           ;
;  MAin[5]  ; nCRAS      ; 0.732  ; 0.732  ; Fall       ; nCRAS           ;
;  MAin[6]  ; nCRAS      ; 0.993  ; 0.993  ; Fall       ; nCRAS           ;
;  MAin[7]  ; nCRAS      ; 1.621  ; 1.621  ; Fall       ; nCRAS           ;
;  MAin[8]  ; nCRAS      ; 0.979  ; 0.979  ; Fall       ; nCRAS           ;
;  MAin[9]  ; nCRAS      ; 1.028  ; 1.028  ; Fall       ; nCRAS           ;
; nCCAS     ; nCRAS      ; 0.125  ; 0.125  ; Fall       ; nCRAS           ;
; nFWE      ; nCRAS      ; -2.324 ; -2.324 ; Fall       ; nCRAS           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RA[*]     ; PHI2       ; 11.943 ; 11.943 ; Rise       ; PHI2            ;
;  RA[11]   ; PHI2       ; 11.943 ; 11.943 ; Rise       ; PHI2            ;
; RA[*]     ; RCLK       ; 12.421 ; 12.421 ; Rise       ; RCLK            ;
;  RA[0]    ; RCLK       ; 12.101 ; 12.101 ; Rise       ; RCLK            ;
;  RA[1]    ; RCLK       ; 11.881 ; 11.881 ; Rise       ; RCLK            ;
;  RA[2]    ; RCLK       ; 12.068 ; 12.068 ; Rise       ; RCLK            ;
;  RA[3]    ; RCLK       ; 12.421 ; 12.421 ; Rise       ; RCLK            ;
;  RA[4]    ; RCLK       ; 12.287 ; 12.287 ; Rise       ; RCLK            ;
;  RA[5]    ; RCLK       ; 12.220 ; 12.220 ; Rise       ; RCLK            ;
;  RA[6]    ; RCLK       ; 12.186 ; 12.186 ; Rise       ; RCLK            ;
;  RA[7]    ; RCLK       ; 11.890 ; 11.890 ; Rise       ; RCLK            ;
;  RA[8]    ; RCLK       ; 12.150 ; 12.150 ; Rise       ; RCLK            ;
;  RA[9]    ; RCLK       ; 12.269 ; 12.269 ; Rise       ; RCLK            ;
;  RA[10]   ; RCLK       ; 8.927  ; 8.927  ; Rise       ; RCLK            ;
; RCKE      ; RCLK       ; 8.786  ; 8.786  ; Rise       ; RCLK            ;
; RDQMH     ; RCLK       ; 12.174 ; 12.174 ; Rise       ; RCLK            ;
; RDQML     ; RCLK       ; 12.206 ; 12.206 ; Rise       ; RCLK            ;
; nRCAS     ; RCLK       ; 8.142  ; 8.142  ; Rise       ; RCLK            ;
; nRCS      ; RCLK       ; 8.142  ; 8.142  ; Rise       ; RCLK            ;
; nRRAS     ; RCLK       ; 7.536  ; 7.536  ; Rise       ; RCLK            ;
; nRWE      ; RCLK       ; 8.622  ; 8.622  ; Rise       ; RCLK            ;
; RD[*]     ; nCCAS      ; 19.685 ; 19.685 ; Fall       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 19.685 ; 19.685 ; Fall       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 18.806 ; 18.806 ; Fall       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 17.621 ; 17.621 ; Fall       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 19.528 ; 19.528 ; Fall       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 18.795 ; 18.795 ; Fall       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 18.802 ; 18.802 ; Fall       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 18.954 ; 18.954 ; Fall       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 18.801 ; 18.801 ; Fall       ; nCCAS           ;
; RA[*]     ; nCRAS      ; 14.657 ; 14.657 ; Fall       ; nCRAS           ;
;  RA[0]    ; nCRAS      ; 13.694 ; 13.694 ; Fall       ; nCRAS           ;
;  RA[1]    ; nCRAS      ; 13.338 ; 13.338 ; Fall       ; nCRAS           ;
;  RA[2]    ; nCRAS      ; 13.700 ; 13.700 ; Fall       ; nCRAS           ;
;  RA[3]    ; nCRAS      ; 13.894 ; 13.894 ; Fall       ; nCRAS           ;
;  RA[4]    ; nCRAS      ; 13.348 ; 13.348 ; Fall       ; nCRAS           ;
;  RA[5]    ; nCRAS      ; 13.282 ; 13.282 ; Fall       ; nCRAS           ;
;  RA[6]    ; nCRAS      ; 13.721 ; 13.721 ; Fall       ; nCRAS           ;
;  RA[7]    ; nCRAS      ; 13.003 ; 13.003 ; Fall       ; nCRAS           ;
;  RA[8]    ; nCRAS      ; 14.657 ; 14.657 ; Fall       ; nCRAS           ;
;  RA[9]    ; nCRAS      ; 13.207 ; 13.207 ; Fall       ; nCRAS           ;
; RBA[*]    ; nCRAS      ; 10.738 ; 10.738 ; Fall       ; nCRAS           ;
;  RBA[0]   ; nCRAS      ; 10.096 ; 10.096 ; Fall       ; nCRAS           ;
;  RBA[1]   ; nCRAS      ; 10.738 ; 10.738 ; Fall       ; nCRAS           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RA[*]     ; PHI2       ; 11.943 ; 11.943 ; Rise       ; PHI2            ;
;  RA[11]   ; PHI2       ; 11.943 ; 11.943 ; Rise       ; PHI2            ;
; RA[*]     ; RCLK       ; 8.927  ; 8.927  ; Rise       ; RCLK            ;
;  RA[0]    ; RCLK       ; 12.101 ; 12.101 ; Rise       ; RCLK            ;
;  RA[1]    ; RCLK       ; 11.881 ; 11.881 ; Rise       ; RCLK            ;
;  RA[2]    ; RCLK       ; 12.068 ; 12.068 ; Rise       ; RCLK            ;
;  RA[3]    ; RCLK       ; 12.421 ; 12.421 ; Rise       ; RCLK            ;
;  RA[4]    ; RCLK       ; 12.287 ; 12.287 ; Rise       ; RCLK            ;
;  RA[5]    ; RCLK       ; 12.220 ; 12.220 ; Rise       ; RCLK            ;
;  RA[6]    ; RCLK       ; 12.186 ; 12.186 ; Rise       ; RCLK            ;
;  RA[7]    ; RCLK       ; 11.890 ; 11.890 ; Rise       ; RCLK            ;
;  RA[8]    ; RCLK       ; 12.150 ; 12.150 ; Rise       ; RCLK            ;
;  RA[9]    ; RCLK       ; 12.269 ; 12.269 ; Rise       ; RCLK            ;
;  RA[10]   ; RCLK       ; 8.927  ; 8.927  ; Rise       ; RCLK            ;
; RCKE      ; RCLK       ; 8.786  ; 8.786  ; Rise       ; RCLK            ;
; RDQMH     ; RCLK       ; 12.174 ; 12.174 ; Rise       ; RCLK            ;
; RDQML     ; RCLK       ; 12.206 ; 12.206 ; Rise       ; RCLK            ;
; nRCAS     ; RCLK       ; 8.142  ; 8.142  ; Rise       ; RCLK            ;
; nRCS      ; RCLK       ; 8.142  ; 8.142  ; Rise       ; RCLK            ;
; nRRAS     ; RCLK       ; 7.536  ; 7.536  ; Rise       ; RCLK            ;
; nRWE      ; RCLK       ; 8.622  ; 8.622  ; Rise       ; RCLK            ;
; RD[*]     ; nCCAS      ; 17.621 ; 17.621 ; Fall       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 19.685 ; 19.685 ; Fall       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 18.806 ; 18.806 ; Fall       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 17.621 ; 17.621 ; Fall       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 19.528 ; 19.528 ; Fall       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 18.795 ; 18.795 ; Fall       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 18.802 ; 18.802 ; Fall       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 18.954 ; 18.954 ; Fall       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 18.801 ; 18.801 ; Fall       ; nCCAS           ;
; RA[*]     ; nCRAS      ; 13.003 ; 13.003 ; Fall       ; nCRAS           ;
;  RA[0]    ; nCRAS      ; 13.694 ; 13.694 ; Fall       ; nCRAS           ;
;  RA[1]    ; nCRAS      ; 13.338 ; 13.338 ; Fall       ; nCRAS           ;
;  RA[2]    ; nCRAS      ; 13.700 ; 13.700 ; Fall       ; nCRAS           ;
;  RA[3]    ; nCRAS      ; 13.894 ; 13.894 ; Fall       ; nCRAS           ;
;  RA[4]    ; nCRAS      ; 13.348 ; 13.348 ; Fall       ; nCRAS           ;
;  RA[5]    ; nCRAS      ; 13.282 ; 13.282 ; Fall       ; nCRAS           ;
;  RA[6]    ; nCRAS      ; 13.721 ; 13.721 ; Fall       ; nCRAS           ;
;  RA[7]    ; nCRAS      ; 13.003 ; 13.003 ; Fall       ; nCRAS           ;
;  RA[8]    ; nCRAS      ; 14.657 ; 14.657 ; Fall       ; nCRAS           ;
;  RA[9]    ; nCRAS      ; 13.207 ; 13.207 ; Fall       ; nCRAS           ;
; RBA[*]    ; nCRAS      ; 10.096 ; 10.096 ; Fall       ; nCRAS           ;
;  RBA[0]   ; nCRAS      ; 10.096 ; 10.096 ; Fall       ; nCRAS           ;
;  RBA[1]   ; nCRAS      ; 10.738 ; 10.738 ; Fall       ; nCRAS           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MAin[0]    ; RA[0]       ; 10.124 ;    ;    ; 10.124 ;
; MAin[1]    ; RA[1]       ; 9.891  ;    ;    ; 9.891  ;
; MAin[2]    ; RA[2]       ; 8.276  ;    ;    ; 8.276  ;
; MAin[3]    ; RA[3]       ; 10.704 ;    ;    ; 10.704 ;
; MAin[4]    ; RA[4]       ; 8.824  ;    ;    ; 8.824  ;
; MAin[5]    ; RA[5]       ; 8.367  ;    ;    ; 8.367  ;
; MAin[6]    ; RA[6]       ; 10.195 ;    ;    ; 10.195 ;
; MAin[7]    ; RA[7]       ; 9.820  ;    ;    ; 9.820  ;
; MAin[8]    ; RA[8]       ; 9.678  ;    ;    ; 9.678  ;
; MAin[9]    ; RA[9]       ; 8.912  ;    ;    ; 8.912  ;
; MAin[9]    ; RDQMH       ; 8.830  ;    ;    ; 8.830  ;
; MAin[9]    ; RDQML       ; 8.862  ;    ;    ; 8.862  ;
; RD[0]      ; Dout[0]     ; 6.188  ;    ;    ; 6.188  ;
; RD[1]      ; Dout[1]     ; 6.690  ;    ;    ; 6.690  ;
; RD[2]      ; Dout[2]     ; 6.254  ;    ;    ; 6.254  ;
; RD[3]      ; Dout[3]     ; 6.845  ;    ;    ; 6.845  ;
; RD[4]      ; Dout[4]     ; 6.775  ;    ;    ; 6.775  ;
; RD[5]      ; Dout[5]     ; 6.952  ;    ;    ; 6.952  ;
; RD[6]      ; Dout[6]     ; 6.194  ;    ;    ; 6.194  ;
; RD[7]      ; Dout[7]     ; 6.725  ;    ;    ; 6.725  ;
; nFWE       ; RD[0]       ; 17.178 ;    ;    ; 17.178 ;
; nFWE       ; RD[1]       ; 16.032 ;    ;    ; 16.032 ;
; nFWE       ; RD[2]       ; 16.032 ;    ;    ; 16.032 ;
; nFWE       ; RD[3]       ; 17.178 ;    ;    ; 17.178 ;
; nFWE       ; RD[4]       ; 17.178 ;    ;    ; 17.178 ;
; nFWE       ; RD[5]       ; 16.032 ;    ;    ; 16.032 ;
; nFWE       ; RD[6]       ; 17.178 ;    ;    ; 17.178 ;
; nFWE       ; RD[7]       ; 17.178 ;    ;    ; 17.178 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MAin[0]    ; RA[0]       ; 10.124 ;    ;    ; 10.124 ;
; MAin[1]    ; RA[1]       ; 9.891  ;    ;    ; 9.891  ;
; MAin[2]    ; RA[2]       ; 8.276  ;    ;    ; 8.276  ;
; MAin[3]    ; RA[3]       ; 10.704 ;    ;    ; 10.704 ;
; MAin[4]    ; RA[4]       ; 8.824  ;    ;    ; 8.824  ;
; MAin[5]    ; RA[5]       ; 8.367  ;    ;    ; 8.367  ;
; MAin[6]    ; RA[6]       ; 10.195 ;    ;    ; 10.195 ;
; MAin[7]    ; RA[7]       ; 9.820  ;    ;    ; 9.820  ;
; MAin[8]    ; RA[8]       ; 9.678  ;    ;    ; 9.678  ;
; MAin[9]    ; RA[9]       ; 8.912  ;    ;    ; 8.912  ;
; MAin[9]    ; RDQMH       ; 8.830  ;    ;    ; 8.830  ;
; MAin[9]    ; RDQML       ; 8.862  ;    ;    ; 8.862  ;
; RD[0]      ; Dout[0]     ; 6.188  ;    ;    ; 6.188  ;
; RD[1]      ; Dout[1]     ; 6.690  ;    ;    ; 6.690  ;
; RD[2]      ; Dout[2]     ; 6.254  ;    ;    ; 6.254  ;
; RD[3]      ; Dout[3]     ; 6.845  ;    ;    ; 6.845  ;
; RD[4]      ; Dout[4]     ; 6.775  ;    ;    ; 6.775  ;
; RD[5]      ; Dout[5]     ; 6.952  ;    ;    ; 6.952  ;
; RD[6]      ; Dout[6]     ; 6.194  ;    ;    ; 6.194  ;
; RD[7]      ; Dout[7]     ; 6.725  ;    ;    ; 6.725  ;
; nFWE       ; RD[0]       ; 17.178 ;    ;    ; 17.178 ;
; nFWE       ; RD[1]       ; 16.032 ;    ;    ; 16.032 ;
; nFWE       ; RD[2]       ; 16.032 ;    ;    ; 16.032 ;
; nFWE       ; RD[3]       ; 17.178 ;    ;    ; 17.178 ;
; nFWE       ; RD[4]       ; 17.178 ;    ;    ; 17.178 ;
; nFWE       ; RD[5]       ; 16.032 ;    ;    ; 16.032 ;
; nFWE       ; RD[6]       ; 17.178 ;    ;    ; 17.178 ;
; nFWE       ; RD[7]       ; 17.178 ;    ;    ; 17.178 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; RD[*]     ; nCCAS      ; 13.198 ;      ; Rise       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 14.344 ;      ; Rise       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 13.198 ;      ; Rise       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 13.198 ;      ; Rise       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 14.344 ;      ; Rise       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 14.344 ;      ; Rise       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 13.198 ;      ; Rise       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 14.344 ;      ; Rise       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 14.344 ;      ; Rise       ; nCCAS           ;
; RD[*]     ; nCCAS      ; 13.198 ;      ; Fall       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 14.344 ;      ; Fall       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 13.198 ;      ; Fall       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 13.198 ;      ; Fall       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 14.344 ;      ; Fall       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 14.344 ;      ; Fall       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 13.198 ;      ; Fall       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 14.344 ;      ; Fall       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 14.344 ;      ; Fall       ; nCCAS           ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; RD[*]     ; nCCAS      ; 13.198 ;      ; Rise       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 14.344 ;      ; Rise       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 13.198 ;      ; Rise       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 13.198 ;      ; Rise       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 14.344 ;      ; Rise       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 14.344 ;      ; Rise       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 13.198 ;      ; Rise       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 14.344 ;      ; Rise       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 14.344 ;      ; Rise       ; nCCAS           ;
; RD[*]     ; nCCAS      ; 13.198 ;      ; Fall       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 14.344 ;      ; Fall       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 13.198 ;      ; Fall       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 13.198 ;      ; Fall       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 14.344 ;      ; Fall       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 14.344 ;      ; Fall       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 13.198 ;      ; Fall       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 14.344 ;      ; Fall       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 14.344 ;      ; Fall       ; nCCAS           ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RD[*]     ; nCCAS      ; 13.198    ;           ; Rise       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 14.344    ;           ; Rise       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 13.198    ;           ; Rise       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 13.198    ;           ; Rise       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 14.344    ;           ; Rise       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 14.344    ;           ; Rise       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 13.198    ;           ; Rise       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 14.344    ;           ; Rise       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 14.344    ;           ; Rise       ; nCCAS           ;
; RD[*]     ; nCCAS      ; 13.198    ;           ; Fall       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 14.344    ;           ; Fall       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 13.198    ;           ; Fall       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 13.198    ;           ; Fall       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 14.344    ;           ; Fall       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 14.344    ;           ; Fall       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 13.198    ;           ; Fall       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 14.344    ;           ; Fall       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 14.344    ;           ; Fall       ; nCCAS           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RD[*]     ; nCCAS      ; 13.198    ;           ; Rise       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 14.344    ;           ; Rise       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 13.198    ;           ; Rise       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 13.198    ;           ; Rise       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 14.344    ;           ; Rise       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 14.344    ;           ; Rise       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 13.198    ;           ; Rise       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 14.344    ;           ; Rise       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 14.344    ;           ; Rise       ; nCCAS           ;
; RD[*]     ; nCCAS      ; 13.198    ;           ; Fall       ; nCCAS           ;
;  RD[0]    ; nCCAS      ; 14.344    ;           ; Fall       ; nCCAS           ;
;  RD[1]    ; nCCAS      ; 13.198    ;           ; Fall       ; nCCAS           ;
;  RD[2]    ; nCCAS      ; 13.198    ;           ; Fall       ; nCCAS           ;
;  RD[3]    ; nCCAS      ; 14.344    ;           ; Fall       ; nCCAS           ;
;  RD[4]    ; nCCAS      ; 14.344    ;           ; Fall       ; nCCAS           ;
;  RD[5]    ; nCCAS      ; 13.198    ;           ; Fall       ; nCCAS           ;
;  RD[6]    ; nCCAS      ; 14.344    ;           ; Fall       ; nCCAS           ;
;  RD[7]    ; nCCAS      ; 14.344    ;           ; Fall       ; nCCAS           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ARCLK      ; ARCLK    ; 1        ; 0        ; 0        ; 0        ;
; RCLK       ; ARCLK    ; 1        ; 0        ; 0        ; 0        ;
; DRCLK      ; DRCLK    ; 1        ; 0        ; 0        ; 0        ;
; RCLK       ; DRCLK    ; 2        ; 0        ; 0        ; 0        ;
; nCCAS      ; nCRAS    ; 0        ; 0        ; 1        ; 1        ;
; RCLK       ; nCRAS    ; 0        ; 0        ; 12       ; 0        ;
; PHI2       ; PHI2     ; 0        ; 1        ; 160      ; 14       ;
; RCLK       ; PHI2     ; 2        ; 0        ; 1        ; 0        ;
; ARCLK      ; RCLK     ; 1        ; 1        ; 0        ; 0        ;
; DRCLK      ; RCLK     ; 2        ; 0        ; 0        ; 0        ;
; nCCAS      ; RCLK     ; 1        ; 1        ; 0        ; 0        ;
; nCRAS      ; RCLK     ; 1        ; 17       ; 0        ; 0        ;
; PHI2       ; RCLK     ; 1        ; 11       ; 0        ; 0        ;
; RCLK       ; RCLK     ; 619      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ARCLK      ; ARCLK    ; 1        ; 0        ; 0        ; 0        ;
; RCLK       ; ARCLK    ; 1        ; 0        ; 0        ; 0        ;
; DRCLK      ; DRCLK    ; 1        ; 0        ; 0        ; 0        ;
; RCLK       ; DRCLK    ; 2        ; 0        ; 0        ; 0        ;
; nCCAS      ; nCRAS    ; 0        ; 0        ; 1        ; 1        ;
; RCLK       ; nCRAS    ; 0        ; 0        ; 12       ; 0        ;
; PHI2       ; PHI2     ; 0        ; 1        ; 160      ; 14       ;
; RCLK       ; PHI2     ; 2        ; 0        ; 1        ; 0        ;
; ARCLK      ; RCLK     ; 1        ; 1        ; 0        ; 0        ;
; DRCLK      ; RCLK     ; 2        ; 0        ; 0        ; 0        ;
; nCCAS      ; RCLK     ; 1        ; 1        ; 0        ; 0        ;
; nCRAS      ; RCLK     ; 1        ; 17       ; 0        ; 0        ;
; PHI2       ; RCLK     ; 1        ; 11       ; 0        ; 0        ;
; RCLK       ; RCLK     ; 619      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 30    ; 30   ;
; Unconstrained Input Port Paths  ; 231   ; 231  ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 75    ; 75   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 23 02:20:57 2020
Info: Command: quartus_sta RAM4GS -c RAM4GS
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (332104): Reading SDC File: 'constraints.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name DRCLK DRCLK
    Info (332105): create_clock -period 1.000 -name ARCLK ARCLK
    Info (332105): create_clock -period 1.000 -name RCLK RCLK
    Info (332105): create_clock -period 1.000 -name nCRAS nCRAS
    Info (332105): create_clock -period 1.000 -name PHI2 PHI2
    Info (332105): create_clock -period 1.000 -name nCCAS nCCAS
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -99.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -99.000       -99.000 ARCLK 
    Info (332119):   -99.000       -99.000 DRCLK 
    Info (332119):    -9.292       -92.804 PHI2 
    Info (332119):    -8.365      -253.063 RCLK 
    Info (332119):    -0.490        -0.577 nCRAS 
Info (332146): Worst-case hold slack is -16.306
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.306       -16.306 DRCLK 
    Info (332119):   -16.272       -16.272 ARCLK 
    Info (332119):    -0.874        -0.874 RCLK 
    Info (332119):    -0.396        -0.396 PHI2 
    Info (332119):    -0.125        -0.125 nCRAS 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -29.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -29.500       -59.000 ARCLK 
    Info (332119):   -29.500       -59.000 DRCLK 
    Info (332119):    -2.289        -2.289 PHI2 
    Info (332119):    -2.289        -2.289 RCLK 
    Info (332119):    -2.289        -2.289 nCCAS 
    Info (332119):    -2.289        -2.289 nCRAS 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 288 megabytes
    Info: Processing ended: Thu Jul 23 02:21:02 2020
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


