# P5 设计文稿

## Function Realization

### function list

`add, sub, ori, lw, sw, beq, lui, jal, jr, nop`

`nop` can be realised by `sll`

### five stages

|Fetch | Decode | Execute| Memory | Writeback|
|-|-|-|-|-|

B intructions will be indicted in Decode Phase, and transmitted directly to F

J instructions also transmit the new PC in D Phase 

other instructions go through the whole pipeline

Pause will happen when inflict happen between D and E, and instruction in E is `lw`

Hazards are dissolve by the hazard module, transmitting reg data directly.

## Module Design

### Controller Unit

```verilog
    input [31:0] instr,
    // Decode
    output [2:0] nPC_sel, brc_op, ext_op,
    output branch,

    // Execute
    output [2:0] alu_op, alu_src0, alu_src,

    // Memory
    output memw_enable,

    // Writeback
    output regw_enable,
    output [3:0] regw_src, regw_dst,

    // global
    output [4:0] T, reg_adr
```



### Fetch Unit

```verilog
    input clk, reset, pause,
    input branch,
    input [31:0] DnPC,
    output [31:0] F_ins, F_PC
```



#### PC

```verilog
    input [31:0] npc,
    input reset, clk, pause,
    output reg [31:0] pc
```



#### IM

```verilog
    input [31:0] pc,
    output [31:0] instr
```



### IF / ID

```verilog
    input reset, clk, pause,
    input [31:0] F_ins, F_PC, 
    input F_lat,
    output reg[31:0] D_ins, D_PC,
    output reg D_lat
```



### Decode Unit

```verilog
    input clk, reset, 
    input [31:0] D_ins, D_PC,
    input [31:0] reg_read1, reg_read2,
    output [4:0] reg_adr1, reg_adr2,
    output PCw_enable,
    output [31:0] DnPC, imm32,
    output [31:0] reg_rs, reg_rt
```



#### NPC

```verilog
    input [2:0] nPC_sel,
    /*
    0: pc+4; 1: pc+4+$signed(imm32<<2)
    2: ra; 3:pc[31:28]|imm26|00
    */
    input [31:0] pc,
    input [31:0] imm32, reg_ra,
    input [25:0] imm26,
    output reg [31:0] npc
```



#### EXT

```verilog
    input [2:0] ext_op,
    input [15:0] imm16,
    output [31:0] imm32
```



### D / E

``` verilog
    input reset, clk, pause,
    input [31:0] Dimm32, Dreg_rs, Dreg_rt, D_PC, D_ins, 
    input D_lat,
    output reg [31:0] Eimm32, Ereg_rs, Ereg_rt, E_PC, E_ins, 
    output reg E_lat
```



### Execute

```verilog
    input [31:0] imm32, reg_rs, reg_rt, E_PC, E_ins,
    output [31:0] alu_res,
    output [31:0] reg_write,
    output [4:0] regw_adr, T
```



#### ALU

```verilog
    input [31:0] A1, A2,
    input [2:0] alu_op,
    output [31:0] alu_res
```



### E / Mem

```verilog
    input reset, clk, pause,
    input [31:0] E_ins, E_PC, E_alu_res, E_reg_rs, E_reg_rt, E_imm32,
    input E_lat,
    output reg [31:0] M_ins, M_PC, M_alu_res, M_reg_rs, M_reg_rt, M_imm32,
    output reg M_lat
```



### Memory

```verilog
    input reset, clk, 
    input [31:0] M_ins, M_PC, alu_res, reg_rs, reg_rt, imm32, mem_read,
    output [31:0] mem_adr, mem_write,
    output memw_enable,  
    output [4:0] regw_adr,
    output [31:0] reg_write
```



### Mem / Wb

``` verilog
    input clk, reset, pause,
    input [31:0] M_PC, M_ins, M_alu_res, M_reg_rs, M_reg_rt, M_mem_read, 
    input M_lat,
    output reg [31:0] W_PC, W_ins, W_alu_res, W_reg_rs, W_reg_rt, W_mem_read, 
    output reg W_lat
```



### Writeback

```verilog
    input clk, reset,
    input [31:0] W_PC, W_ins, alu_res, reg_rs, reg_rt, mem_read,
    output [31:0]  reg_write,
    output [4:0] regw_adr,
    output regw_enable
```

### Hazard

```verilog
    input [31:0] D_ins, E_ins, M_ins,
    input [31:0] D_rs_o, D_rt_o, E_rs_o, E_rt_o , M_rt_o,
    input [4:0] E_ad, M_ad, W_ad, ET,
    input [31:0] E_wd, M_wd, W_wd,
    
    output [31:0] D_rs_m, D_rt_m, E_rs_m, E_rt_m, M_rt_m,
    output Pause_before_E // clear D2E, pause F2D, Fetch
```



## 问题

### 1

> 我们使用提前分支判断的方法尽早产生结果来减少因不确定而带来的开销，但实际上这种方法并非总能提高效率，请从流水线冒险的角度思考其原因并给出一个指令序列的例子

例如 

```verilog
loop:
add $1, $0, $1
beq $1, $2, loop
```

在提前分支判断的情况下，由于 `beq` 中 \$1 需要在 D 级就被使用，因此需要进行一此阻塞

但如果分支判断更晚，则无需进行此次阻塞。

### 2

> 因为延迟槽的存在，对于 jal 等需要将指令地址写入寄存器的指令，要写回 PC + 8，请思考为什么这样设计？

因为在延迟槽的设计中， PC+4 的指令已跟随 jal 执行，存储跳转的地址应为此后一条

### 3

> 我们要求所有转发数据都来源于流水寄存器而不能是功能部件（如 DM、ALU），请思考为什么？

算出后再转发符合

直接来自功能部件将使得转发逻辑变得更加复杂，实现难度提高

### 4

> 我们为什么要使用 GPR 内部转发？该如何实现？

```verilog
assign reg_rd1 = (reg_adr1 == reg_adr3 && reg_adr1 != 0 && reg_we) ? reg_wd : reg_mem[reg_adr1];
```

避免另外的转发逻辑，减小复杂度

### 5

> 我们转发时数据的需求者和供给者可能来源于哪些位置？共有哪些转发数据通路？

可能来源于 D，E，M 级，从 E，M，W 级中提供数据

转发通路:

​	W -> E,M

​	M -> D,E

​	E -> D

### 6

> 在课上测试时，我们需要你现场实现新的指令，对于这些新的指令，你可能需要在原有的数据通路上做哪些扩展或修改？提示：你可以对指令进行分类，思考每一类指令可能修改或扩展哪些位置

修改或读取 字节 或 半字信息 ： 可以拓展对于 DM 的修改，增加一条 width 信号

对于运算，在 ALU 中添加其他计算，alu_op 的信号意义增加

### 7

> 简要描述你的译码器架构，并思考该架构的优势以及不足

先译为不同指令，再分别对每条控制信号判断相应的指令。

优势是方便增加控制信号，

但是对于一条指令的控制信号容易出现疏漏

### 8

没有另外的测试方案，仅通过人工对照

### 9

很抱歉，没有使用
