{"hands_on_practices": [{"introduction": "扇出是数字逻辑设计中的一个核心概念，它定义了单个逻辑门输出能够可靠驱动的其它逻辑门输入的最大数量。这个限制源于驱动门输出级的电流能力。通过这个练习，我们将从最基本的情况入手，计算一个逻辑门在低电平状态下的扇出，这取决于其吸收电流（灌电流）的能力。这个计算是理解电路负载限制的第一步。", "problem": "在数字逻辑设计中，一个逻辑门的“扇出”指的是其输出能够可靠驱动的、同一逻辑系列中门电路的标准输入的最大数量。这个限制是由该门输出级的电流拉出和灌入能力决定的。\n\n一位工程师正在对一个新的定制逻辑系列进行特性描述。当一个门的输出处于逻辑低电平状态时，它对于其驱动的任何输入都起到电流灌入（吸收）的作用。该工程师已确定此系列的以下规格：\n\n1.  单个门输出在维持有效的逻辑低电平电压时所能吸收的最大电流定义为最大输出低电平电流，$I_{OL_{max}} = 16.0$ 毫安 (mA)。\n2.  单个标准门输入为识别逻辑低电平信号所需的电流定义为输入低电平电流，$I_{IL} = 0.80$ mA。\n\n计算单个门输出在保证所有被驱动输入均为有效逻辑低电平状态的情况下，可以驱动的该逻辑系列中标准门输入的最大数量。这个整数值即为低电平扇出 ($N_{L}$)。", "solution": "当输出为逻辑低电平时，它必须吸收所有被驱动输入的输入低电平电流之和。设 $N_{L}$ 为被驱动输入的数量。维持有效低电平的必要条件是总吸收电流不超过最大输出低电平电流：\n$$\nN_{L} I_{IL} \\leq I_{OL_{max}}.\n$$\n求解 $N_{L}$ 可得\n$$\nN_{L} \\leq \\frac{I_{OL_{max}}}{I_{IL}}.\n$$\n代入给定值可得\n$$\n\\frac{I_{OL_{max}}}{I_{IL}} = \\frac{16.0\\ \\text{mA}}{0.80\\ \\text{mA}} = 20.\n$$\n由于扇出必须是整数且不能超过该比值，因此最大保证低电平扇出为\n$$\nN_{L} = \\left\\lfloor 20 \\right\\rfloor = 20.\n$$", "answer": "$$\\boxed{20}$$", "id": "1934516"}, {"introduction": "在上一个练习的基础上，我们现在来考虑一个更完整、更贴近实际的场景。一个逻辑门的可靠运行不仅取决于它在低电平时的灌电流能力，还取决于它在高电平时的拉电流能力。[@problem_id:1934516] 本练习将引导你同时计算高电平扇出（$N_H$）和低电平扇出（$N_L$），并理解为什么最终的有效扇出必须取两者中的较小值，以确保在所有逻辑状态下电路都能正常工作。", "problem": "一位工程师正在为数据采集系统设计一个定制逻辑电路。一个中央控制门的输出，标记为 `ENABLE`，用于同时激活多个相同的处理模块。为使系统正常工作，`ENABLE` 门必须能够驱动所有连接的模块，同时其输出电压不能超出有效的逻辑电平规范。门的电气特性如下所示。\n\n`ENABLE` 门的输出规格为：\n- 在维持有效高电平时可以源出的最大电流，$I_{OH,max} = 1.8 \\text{ mA}$。\n- 在维持有效低电平时可以灌入的最大电流，$I_{OL,max} = 30 \\text{ mA}$。\n\n每个处理模块的输入规格为：\n- 在高电平驱动时输入端吸收的电流，$I_{IH} = 60 \\text{ µA}$。\n- 在低电平驱动时从输入端流出的电流，$I_{IL} = -2.5 \\text{ mA}$。（负号表示电流从输入引脚流出，必须由驱动门灌入）。\n\n计算单个 `ENABLE` 门可以可靠驱动的最大处理模块数量。答案必须为整数。", "solution": "设 $N$ 是由单个 ENABLE 门驱动的相同处理模块的数量。为实现可靠操作，ENABLE 输出必须同时满足源电流（高电平）和灌电流（低电平）的限制。\n\n当 ENABLE 为高电平时，驱动器向所有输入端源出电流。总源出电流为 $N I_{IH}$，且不得超过 $I_{OH,max}$：\n$$\nN I_{IH} \\leq I_{OH,max} \\quad \\Rightarrow \\quad N \\leq \\frac{I_{OH,max}}{I_{IH}}.\n$$\n代入给定值 $I_{OH,max} = 1.8 \\times 10^{-3}\\ \\text{A}$ 和 $I_{IH} = 60 \\times 10^{-6}\\ \\text{A}$，\n$$\nN \\leq \\frac{1.8 \\times 10^{-3}}{60 \\times 10^{-6}} = \\frac{1.8}{60} \\times 10^{3} = 0.03 \\times 10^{3} = 30.\n$$\n因此，高电平扇出限制为 $N_{H} = 30$。\n\n当 ENABLE 为低电平时，每个输入端都会有电流从输入引脚流出，该电流必须由驱动器灌入。每个输入的电流大小为 $|I_{IL}|$。总灌入电流为 $N |I_{IL}|$，且不得超过 $I_{OL,max}$：\n$$\nN |I_{IL}| \\leq I_{OL,max} \\quad \\Rightarrow \\quad N \\leq \\frac{I_{OL,max}}{|I_{IL}|}.\n$$\n代入给定值 $I_{OL,max} = 30 \\times 10^{-3}\\ \\text{A}$ 和 $|I_{IL}| = 2.5 \\times 10^{-3}\\ \\text{A}$，\n$$\nN \\leq \\frac{30 \\times 10^{-3}}{2.5 \\times 10^{-3}} = \\frac{30}{2.5} = 12.\n$$\n因此，低电平扇出限制为 $N_{L} = 12$。\n\n为同时满足两种逻辑电平的要求，模块的最大数量是这两个限制中的最小值：\n$$\nN_{\\max} = \\min\\{N_{H}, N_{L}\\} = \\min\\{30, 12\\} = 12.\n$$\n由于 $N$ 必须是整数，结果为 $N_{\\max} = 12$。", "answer": "$$\\boxed{12}$$", "id": "1934483"}, {"introduction": "掌握了扇出之后，我们来探讨另一个相关概念：扇入，即逻辑门的输入端数量。在实际设计中，我们手头的元件（如一个三输入与非门）的物理扇入可能大于逻辑功能（如一个二输入与非门）所需。[@problem_id:1934483] 这个练习探讨了如何正确处理CMOS逻辑门中未使用的输入端，这是一个非常普遍且重要的工程实践问题。通过分析不同的处理方式，你将学会如何确保逻辑功能的正确性，并理解这些设计决策如何反过来影响驱动这些输入的上一级电路的扇出要求。", "problem": "一位数字电路设计师的任务是为一个新的控制系统实现一个双输入与非门功能，其定义为 $F(A, B) = \\overline{A \\cdot B}$。在检查其元件库存时，他们发现只有包含基于互补金属氧化物半导体（CMOS）技术的三路三输入与非门的集成电路。其中一个门的输入是 $X_1, X_2, X_3$，其输出是 $Y$。设计师决定将输入 $A$ 和 $B$ 分别用于 $X_1$ 和 $X_2$，而将 $X_3$ 作为一个未使用的输入。\n\n请考虑以下关于处理未使用输入 $X_3$ 以实现所需双输入与非门功能的策略的陈述。这些陈述中，哪些既符合逻辑，又代表了标准、可靠的设计实践？\n\nA. 将输入 $X_3$ 连接到逻辑高电平电源电压 (Vcc) 可以正确实现所需功能。在此配置中，该门的有效扇入为2。\n\nB. 将输入 $X_3$ 连接到地 (GND) 可以正确实现所需功能。在此配置中，该门的有效扇入为2。\n\nC. 将输入 $X_3$ 连接到另一个已使用的输入（例如，直接连接到 $X_1$）可以正确实现所需功能。这是首选方法，因为它能最小化驱动信号 A 上的容性负载。\n\nD. 将输入 $X_3$ 悬空（不连接）是实现该功能的一种有效且简单的方法，因为悬空的 CMOS 输入通常表现为逻辑高电平。在这种情况下，有效扇入为2。\n\nE. 将输入 $X_3$ 连接到另一个已使用的输入（例如，直接连接到 $X_1$）可以正确实现所需功能。这种配置增加了驱动输入 A 的逻辑级的扇出要求。", "solution": "设三输入CMOS与非门实现的功能为\n$$Y=\\overline{X_{1}X_{2}X_{3}}.$$\n指定 $X_{1}=A$ 和 $X_{2}=B$；目标函数是\n$$F(A,B)=\\overline{A\\cdot B}.$$\n要使用三输入与非门实现 $F$，我们需要 $X_{3}$ 满足对所有的 $A,B$ 都有\n$$\\overline{A\\,B\\,X_{3}}=\\overline{A\\,B}.$$\n使用恒等式 $A\\cdot 1=A$ 和 $A\\cdot 0=0$，\n- 如果 $X_{3}=1$，那么 $\\overline{A\\,B\\,1}=\\overline{A\\,B}$，这是正确的。\n- 如果 $X_{3}=0$，那么 $\\overline{A\\,B\\,0}=\\overline{0}=1$，这是不正确的。\n\n评估每个陈述：\n\nA. 当 $X_{3}=\\text{Vcc}$ 时， $Y=\\overline{A\\,B\\,1}=\\overline{A\\,B}$，因此逻辑功能是正确的。将未使用的与非门输入端接高电平是标准的CMOS实践。虽然物理门仍然包含三个串联器件（因此延迟类似于一个三输入与非门），但独立输入变量的数量是两个；在这种情况下，将逻辑上的有效扇入描述为 $2$ 是可以接受的。这是一种标准、可靠的方法。\n\nB. 当 $X_{3}=\\text{GND}$ 时， $Y=\\overline{A\\,B\\,0}=\\overline{0}=1$，这没有实现 $\\overline{A\\,B}$。不正确。\n\nC. 如果将 $X_{3}$ 连接到 $X_{1}$，那么 $Y=\\overline{A\\,B\\,A}=\\overline{A\\,B}$ （因为 $A\\cdot A=A$），所以逻辑是正确的。然而，这并不会最小化 A 上的容性负载；它通过向 A 的驱动器呈现两个门输入而增加了负载。因此，出于负载的考虑，这不是首选方法；该陈述的理由不正确。\n\nD. 将 $X_{3}$ 悬空不是一种可靠的做法。CMOS输入端不得悬空，因为悬空的输入门会呈现不可预测的电压，拾取噪声，并导致过大的静态电流。声称悬空的CMOS输入“通常表现为逻辑高电平”的说法没有保证，也不是一种标准、可靠的方法。\n\nE. 将 $X_{3}$ 连接到另一个已使用的输入（例如 $X_{1}$）会得到 $Y=\\overline{A\\,B\\,A}=\\overline{A\\,B}$，这在逻辑上是正确的。由于增加了输入电容，这种配置确实会增加驱动 A 的逻辑级的扇出要求。这是一种公认的、可靠的做法，前提是驱动级能够支持增加的负载。\n\n因此，既符合逻辑又代表标准、可靠设计实践的陈述是 A 和 E。", "answer": "$$\\boxed{AE}$$", "id": "1934508"}]}