# 不含FIFO的OV7670
## OV7670管脚封装
|外管脚|内管脚|管脚名|IO|作用|
|----|----|----|----|----|
|3|3|SIO_C|I|SCCB CLK INPUT|
|4|2|SIO_D|IO|SCCB DATA INPUT|
|5|13|VSYNC|O|帧输出标志|
|6|14|HREF|O|行输出标志|
|7|15|PCLK|O|Pixel CLK Output|
|8|17|XCLK|I|System CLK Output|
|9~16|***|D[7:0]|O|YUV/RGB Output|
|17|21|RESET|I|低电平重置|
|18|6|PWDN|I|高电平省电模式|

## 配置
- 供电要求：3V3，10mA
- XCLK：24MHz时钟，占空比50%
- SCCB时钟要求：不超过400Hz，低电平不少于1.3us，高电平不少于0.6us
- 简单起见，传输信号保持时间，空闲时间均多于2us，包括
    - 建立新传输
    - 电平维持时间
- 输出：PCLK 5ns之后信号稳定

## 输出方式（以640*480输出为例）
```verilog
always @ (posedge vsync);下降沿也可
prepare <= ~prepare
;vsync第一个上升沿准备，第二个上升沿放弃准备

always @(posedge pclk)
begin
if (prepare & href);href 高电平480次
;data readin and move to next pixel;一行640个
end
```
## SBBC 驱动  
### 开始传输  
```C
SIO_C = 1;
SIO_D = 1;
delay_ns(1250);
SIO_D = 0;
SIO_C =0;从下一个SIO_C的上升沿读取
```
### 结束传输
```
SIO_C = 1;(在9b传输完成之后，本次上升沿不读取)
SIO_D = 1;
delay_ns(50);
SIO_D = 0;
```
### 写
SIO_C 上升沿读取数据
9b：dont care bit主机不管此数据，仅空转时钟
写3B
- ID[7:1] +0(写) 8`h42
- 地址
- 值

