<?xml version="1.0"?>
<TLC>
<L>
35
ARRW 1
OTLN 2
SCHM 3
NTXT 4
CTXT 5
DTXT 6
PTXT 7
CONT 25
PADS 26
PWEL 41
NWEL 42
ACTV 43
PSEL 44
NSEL 45
POL1 46
MET1 49
VIA1 50
MET2 51
OVGL 52
POL2 56
PBAS 58
CWEL 59
VIA2 61
MET3 62
VIA3 30
MET4 31
VIA4 32
MET5 33
VIA5 36
MET6 37
CTM 35
TCKA 60
SILI 29
PCAP 28
HRES 34
</L>
<H>
RULE9
7.0.53
7.0.53
100

06/16/08
17:57:03
1 0 0 9000 6500
8 39 144 0
</H>
<B>
51 1800 2600 5500 2900
</B>
<B>
51 3700 1900 5100 2200
</B>
<B>
51 5100 1800 5500 2200
</B>
<B>
50 5200 1900 5400 2100
</B>
<B>
49 5100 1800 5500 2200
</B>
<B>
49 5200 700 5500 1800
</B>
<B>
2 0 0 9000 6500
</B>
<B>
51 1800 900 3000 2000
</B>
<T>
2 300 3 0
2200 100
<![CDATA[9. METAL2]]>
</T>
<T>
2 150 2 0
3700 5800
<![CDATA[Lambdas]]>
</T>
<T>
2 150 4 0
200 5200
<![CDATA[9.1 MINIMUM WIDTH]]>
</T>
<T>
2 150 5 0
200 4200
<![CDATA[9.3 MINIMUM OVERLAP OF VIA1]]>
</T>
<T>
2 150 2 0
3900 5200
<![CDATA[3]]>
</T>
<T>
2 150 2 0
3900 4700
<![CDATA[4]]>
</T>
<T>
2 150 2 0
3900 4200
<![CDATA[1]]>
</T>
<P>
1 0 15
4000 2600 3800 2600 3900 2600 3800 2500 4000 2500 
3900 2600 3900 2200 4000 2200 3800 2200 3900 2200 
3800 2300 4000 2300 3900 2200 3900 2600 4000 2600 
</P>
<P>
1 0 9
5600 1900 5800 1900 5700 1900 5600 2000 5800 2000 
5700 1900 5700 2200 5700 1900 5600 1900 
</P>
<P>
1 0 9
5600 1800 5800 1800 5700 1800 5600 1700 5800 1700 
5700 1800 5700 1500 5700 1800 5600 1800 
</P>
<P>
1 0 15
5600 2900 5800 2900 5700 2900 5600 2800 5800 2800 
5700 2900 5700 2600 5600 2600 5800 2600 5700 2600 
5600 2700 5800 2700 5700 2600 5700 2900 5600 2900 
</P>
<T>
2 150 2 0
5900 2700
<![CDATA[9.1]]>
</T>
<T>
2 150 2 0
5900 1800
<![CDATA[9.3]]>
</T>
<T>
2 150 2 0
3500 2300
<![CDATA[9.2]]>
</T>
<T>
2 150 4 0
200 4700
<![CDATA[9.2 MINIMUM SPACING]]>
</T>
<T>
2 150 2 0
4900 5800
<![CDATA[Lambdas]]>
</T>
<T>
2 150 2 0
6100 5800
<![CDATA[Lambdas]]>
</T>
<T>
2 150 2 0
5100 5200
<![CDATA[3]]>
</T>
<T>
2 150 2 0
6300 5200
<![CDATA[3]]>
</T>
<T>
2 150 2 0
5100 4700
<![CDATA[3]]>
</T>
<T>
2 150 2 0
6300 4700
<![CDATA[4]]>
</T>
<T>
2 150 2 0
5100 4200
<![CDATA[1]]>
</T>
<T>
2 150 2 0
6300 4200
<![CDATA[1]]>
</T>
<T>
2 195 2 0
3700 6000
<![CDATA[SCMOS]]>
</T>
<T>
2 195 2 0
4900 6000
<![CDATA[SUBM]]>
</T>
<T>
2 195 2 0
6100 6000
<![CDATA[DEEP]]>
</T>
<T>
2 195 2 0
7300 6000
<![CDATA[CMOSEDU]]>
</T>
<T>
2 150 2 0
7300 5800
<![CDATA[Scale]]>
</T>
<T>
2 150 2 0
7500 4700
<![CDATA[2]]>
</T>
<T>
2 150 2 0
7500 5200
<![CDATA[1.5]]>
</T>
<T>
2 150 2 0
7500 4200
<![CDATA[0.5]]>
</T>
<P>
1 0 15
2400 2600 2200 2600 2300 2600 2200 2500 2400 2500 
2300 2600 2300 2000 2400 2000 2200 2000 2300 2000 
2200 2100 2400 2100 2300 2000 2300 2600 2400 2600 
</P>
<T>
2 150 2 0
1900 2200
<![CDATA[9.4]]>
</T>
<T>
2 150 2 0
5100 3700
<![CDATA[6]]>
</T>
<T>
2 150 4 0
600 3500
<![CDATA[IS WIDER THAN 10LAM/5EDU]]>
</T>
<T>
2 150 5 0
200 3700
<![CDATA[9.4 MINIMUM SPACING IF ANY LINE]]>
</T>
<T>
2 150 2 0
3900 3700
<![CDATA[6]]>
</T>
<T>
2 150 2 0
6300 3700
<![CDATA[8]]>
</T>
<T>
2 150 2 0
7500 3700
<![CDATA[4]]>
</T>
</TLC>
