---
title: "컴퓨터 구조: Digital Logic Circuits 1-2"

categories:
  - Computer System Architecture
tags:
  - Computer System Architecture
---

## Digital Logic Circuits 1-2

#### 1. Don't care condition

---

- F(a,b,c) = sum(0, 2, 6) 인 함수가 있을때 d(a,b,c) = sum(1, 3, 5)의 의미는, 함수 F에 대하여 minterm 1, 3, 5는 0 또는 1 어떤것이 오던 상관 없다는 의미다.

- 위 식에 대한 kmap 간소화를 그려보자.
  ![1-20](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/51893f90-e4d5-441a-ac94-093c458bf2b0)

- dont care condition에 해당하는 셀은 x로 표시한다.
- kmap 간소화의 규칙 중 가장 큰 사각형을 형성해야하는 규칙에 의해서 dont care condition을 1로 간주하여 위와 같은 식을 만들 수 있다.

#### 2. Kmap 간소화의 예제

---

- 지금까지는 sum of minterm의 형태로 주어진 식으로만 예제를 풀어봤다.
- 일반적인 kmap 간소화의 예제는 아래와 같다.
  ![1-21](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/c72339f8-5b1e-4423-baf3-f32235c60a78)

- 아래는 dont care condition의 kmap 간소화 예제이다.
  ![1-22](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/80f6b417-4754-4727-b64c-a64504407490)
- 위의 funtion의 해는 2가지로 나올 수 있다.
- 파란색 셀 묶음을 0,1,2,3으로 묶는 방법과, 1,3,5,7로 묶는 방법 두가지이다.
- 각 해는 F=w'x' + yz 와 F=(w'+y)z 이며 리터럴의 갯수로 보면 후자의 방법이 더 최소로 간소화 된 상태라 볼 수있다.

#### 3. Combinational circuits, 조합 회로

---

- 게이트들이 조합되어 이루어진 circuit.
- 이후 학습할 flip flop이 없이 게이트들만으로 이루어진 circuit이다.
- input에 의해서 바로 output 값이 결정되는 특징이 있다.

#### 4. Adder(가산기)

---

- 대표적인 조합회로 중 하나.
- half adder, full adder 두가지가 있다.

- **Half Adder**  
  ![1-23](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/22003702-8698-4ed7-a043-1c1f3cdc90f9)

- 위 그림처럼 2개의 인풋(x,y: 1 or 0)을 받아서 sum과 carry(올림수)를 output으로 하는 회로.

-아래는 Half Adder의 truth table과 funtion, logic diagram이다.

![1-24](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/87300fc0-2bf5-4dc8-a0d1-8b6b2c06d75e)

- truth table은 output 변수인 C(carry)와 S(sum)을 표시되며 각 output을 funtion으로 나타내면 우측 식과 같고 각각 XOR과 AND 게이트로 나타낼 수 있다.

- **Full Adder**
  ![1-25](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/b3e128b9-f035-4ecb-b03e-3bff3422405f)
- 위 식은 4비트 가산기의 수행 과정이다.
- 파란색으로 표시된 비트의 계산과정을 보면 input인 x와 y 외에도 아래에서 올라온 carry까지 연산한 결과를 sum과 carry의 output으로 가진다.
- 이처럼 N비트 가산기를 만들기 위해선 3개의 input을 가지고 연산을 수행하는 회로가 필요하며 이를 Full Adder 라고 한다.

![1-26](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/a2863d69-9ff5-45fb-8339-db7b25d54fd7)

- 위 그림은 Full Adder의 진리표와 Sum에 대한 kmap 간소화의 과정이다.
- kmap에서 묶을 수 있는 그룹이 없으므로 도출된 식을 XOR와 NOR로 묶어서 최종 식과 같이 간소화 했다.

![1-27](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/f2e20fdd-4ff6-4ca4-bd6e-5ae95d16f443)

- 위 그림은 Carry에 대한 kmap 간소화 과정이다.
- 이때 3번 블럭과 5번 블럭을 따로 묶음으로써 왼편 아래의 식처럼 해를 최적화 시킬 수 있다

- 위 과정을 거쳐 Full Adder의 Sum과 Carry에 대한 boolean funtion을 구했다.
- 아래는 해당 funtion을 이용해 그린 logic diagram이다.
  ![1-28](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/aebd6849-7319-4a19-b16e-9ac20789253c)

- 완성된 logic diagram은 우측 상단처럼 Full Adder로 간소화 해서 표현할 수 있다.
- 이때 Full Adder의 회로를 자세히 살펴보면 내부에 2개의 Half Adder가 구성되어 있는것을 발견할 수 있다.

#### 5. Flip flop

---

- 1비트의 데이터를 표현하는 장치

- **SR Flip flop**
  ![1-29](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/aa2ec8c0-aec6-490c-b672-9d641dfd8e1e)

- SR Flip flop은 input으로 S, R을 가지고 output으로 Q와 반전된 변수인 Q'를 가진다.
- 또한 중요한 변수인 Clock pulse(0 or 1)가 흐르고 Clock pulse의 변화에 따라 상태가 변한다.
- 각 변수 S와 R은 각각 set과 reset의 약자이며 우측의 특성표를 봤을때 각 변수상태별 의미는 다음과 같다.
- 0 0 = Q(t), 상태가 변하지 않음
- 0 1 = 0, reset이 1 이므로 0으로 reset
- 1 0 = 1, set이 1 이므로 1로 set
- 1 1 = x, 해당 입력은 허용하지 않는다.

- 이러한 특성표의 값이 결정되는 시점은 Clock pulse의 변화가 일어났을 때의 기준이다.

- **D Flip flop**
  ![1-30](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/a4259a2b-647c-44de-b9a1-32c3a0d33746)
- input이 1개인 flip flop
- Direct, 우측 특성표를 살펴보면 0일때 reset, 1일때 set의 결과가 도출됨을 알 수 있다.

- **JK Flip flop**
  ![1-31](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/b770ff3a-2263-4363-81c3-d32e7b643d97)
- 기본적으로 SR Flip flop의 원리를 따르나 1 1의 입력이 주어졌을때 현재 상태의 complement값을 반환하는 특징이 있다.

- **T Flip flop**
  ![1-32](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/85993d9e-6d1f-47f1-9b90-a151c8f964f4)
- input이 1개인 Flip flop.
- 0일때 No change, 1일때 Complement이다.
- 1신호가 들어오면 Complement하는 Toggle의 의미로 불린다.

#### 6. Edge-triggered flip-flop

---

![1-33](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/95099b01-cca9-4c5e-9918-d1f0fd10a3bf)

- positive-edge: 위쪽 그림의 그래프처럼 Clock pulse가 상승하는 시점에 Q값이 Flip flop에 의하여 변화한다. 이외의 pulse에서는 아무 변화가 없다.
- 아래 그림과 다르게 회로의 Clock pulse C입력에 NOT 표시가 붙어있지 않은 모습이다.
- negative-edge: Clock pulse가 하강하는 시점에만 출력이 바뀌는 Flip flop. 이외의 pulse는 no change.

- 아래는 positive-edge JK Flip flop의 예시이다.
  ![1-34](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/07d72995-a916-4ac5-bb25-a156197c84fe)

#### 7. Flip flop의 Excitation table, 기저표

---

- flip flop의 Q(t)와 Q(t+1)이 주어졌을때 이를 만족하는 Flip Flop의 input 상태를 정의해놓은 table.

![1-35](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/faa9c38e-d9a9-41c6-a68c-98300e90f8a5)

- jk 와 sr의 table에 x로 표시되어 있는 경우는 각 변수가 어떤값이 오든 상관없는 경우이다.
- 이후 공부할 sequence circuit의 설계에 중요하게 사용된다.
