Command Line: ./PCIECVApp -bdf 112:1.0 -td 1.7 -r all 
PCIECVApp.exe version: 5.0.195.0 -rwxr-xr-x 1 root root 1373512 2æœˆ  18 15:40 PCIECVApp

Motherboard: sd-h3c-uniserver-r4900-g6
    description: Rack Mount Chassis
    product: H3C UniServer R4900 G6 (0)
    vendor: New H3C Technologies Co., Ltd.
    version: N/A
    serial: 210235A4HDH244000029
    width: 64 bits
    capabilities: smbios-3.6.0 dmi-3.6.0 smp vsyscall32

Operating System: Linux sd-H3C-UniServer-R4900-G6 5.15.0-124-generic #134~20.04.1-Ubuntu SMP Tue Oct 1 15:27:33 UTC 2024 x86_64 x86_64 x86_64 GNU/Linux

Using Segment 0 with Max Bus 255 from ACPI MCFG Table.

	DUTs   B: D:F VenID DevID   ClassCode	DeviceType	Device Class
------------------------------------------------------------------------------------------
NEW:	  1)   0:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	  2)   0:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	  3)   0:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	  4)   0:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	  5)   0:14:0  8086  1BBE   0x060400	Root Port	PCI-to-PCI Bridge
	       0:20:0  8086  1BCD   0x0C        Type 0 Hdr	Serial Bus Controller
	       0:20:2  8086  1BCE   0x05        Type 0 Hdr	Memory Controller
NEW:	  6)   0:20:4  8086  1BFE   0x060000	RC IntEP	Host Bridge
NEW:	  7)   0:21:0  8086  1BFF   0x088000	RC IntEP	Other Base System Component
	       0:22:0  8086  1BE0   0x07        Type 0 Hdr	Communications Controller
	       0:22:1  8086  1BE1   0x07        Type 0 Hdr	Communications Controller
	       0:22:4  8086  1BE4   0x07        Type 0 Hdr	Communications Controller
	       0:23:0  8086  1BA2   0x01        Type 0 Hdr	Mass Storage Controller
	       0:24:0  8086  1BF2   0x01        Type 0 Hdr	Mass Storage Controller
	       0:25:0  8086  1BD2   0x01        Type 0 Hdr	Mass Storage Controller
	       0:31:0  8086  1B81   0x06        Type 0 Hdr	Bridge
	       0:31:4  8086  1BC9   0x0C        Type 0 Hdr	Serial Bus Controller
	       0:31:5  8086  1BCA   0x0C        Type 0 Hdr	Serial Bus Controller
NEW:	  8)   1:00:0  1A03  1150   0x060400	PCIe->PCI
	       2:00:0  1A03  2000   0x03        Type 0 Hdr	Display Controller
NEW:	  9)  22:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	 10)  22:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	 11)  22:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	 12)  22:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	 13)  22:01:0  8086  352A   0x060400	Root Port	PCI-to-PCI Bridge
NEW:	 14)  66:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	 15)  66:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	 16)  66:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	 17)  66:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	 18)  66:01:0  8086  352A   0x060400	Root Port	PCI-to-PCI Bridge
NEW:	 19)  67:00:0  1000  0016   0x010400	EndPoint	RAID Mass Storage Controller
NEW:	 20) 110:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	 21) 110:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	 22) 110:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	 23) 110:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	 24) 110:01:0  8086  352A   0x060400	Root Port	PCI-to-PCI Bridge
NEW:	 25) 111:00:0  205E  5104   0x060400	Switch Up	PCI-to-PCI Bridge
NEW:	 26) 112:01:0  205E  5104   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 27) 112:02:0  205E  5104   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 28) 112:03:0  205E  5104   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 29) 112:04:0  205E  5104   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 30) 112:28:0  205E  5104   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 31) 112:29:0  205E  5104   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 32) 112:30:0  205E  5104   0x060400	Switch Dwn	PCI-to-PCI Bridge
NEW:	 33) 113:00:0  144D  A824   0x010802	EndPoint	NVMe Mass Storage Controller
NEW:	 34) 117:00:0  205E  0030   0x010802	EndPoint	NVMe Mass Storage Controller
NEW:	 35) 118:00:0  205E  0020   0x088000	EndPoint	Other Base System Component
NEW:	 36) 119:00:0  205E  0020   0x088000	EndPoint	Other Base System Component
NEW:	 37) 154:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	 38) 154:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	 39) 154:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	 40) 154:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	 41) 198:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	 42) 198:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	 43) 198:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	 44) 198:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	 45) 242:00:0  8086  09A2   0x088000	RC IntEP	Other Base System Component
NEW:	 46) 242:00:1  8086  09A4   0x088000	RC IntEP	Other Base System Component
NEW:	 47) 242:00:2  8086  09A3   0x088000	RC IntEP	Other Base System Component
NEW:	 48) 242:00:4  8086  0B23   0x080700	RC EvtColl	RC Event Collector Base System Component
NEW:	 49) 242:01:0  8086  0B25   0x088000	RC IntEP	Other Base System Component
NEW:	 50) 242:03:0  8086  09A6   0x088000	RC IntEP	Other Base System Component
NEW:	 51) 242:03:1  8086  09A7   0x088000	RC IntEP	Other Base System Component
NEW:	 52) 254:00:0  8086  3250   0x088000	RC IntEP	Other Base System Component
NEW:	 53) 254:00:1  8086  3251   0x088000	RC IntEP	Other Base System Component
NEW:	 54) 254:00:2  8086  3252   0x088000	RC IntEP	Other Base System Component
NEW:	 55) 254:00:3  8086  0998   0x060000	RC IntEP	Host Bridge
NEW:	 56) 254:00:5  8086  3255   0x088000	RC IntEP	Other Base System Component
NEW:	 57) 254:01:0  8086  3240   0x088000	RC IntEP	Other Base System Component
NEW:	 58) 254:01:1  8086  3241   0x088000	RC IntEP	Other Base System Component
NEW:	 59) 254:01:2  8086  3242   0x088000	RC IntEP	Other Base System Component
NEW:	 60) 254:02:0  8086  3240   0x088000	RC IntEP	Other Base System Component
NEW:	 61) 254:02:1  8086  3241   0x088000	RC IntEP	Other Base System Component
NEW:	 62) 254:02:2  8086  3242   0x088000	RC IntEP	Other Base System Component
NEW:	 63) 254:03:0  8086  3240   0x088000	RC IntEP	Other Base System Component
NEW:	 64) 254:03:1  8086  3241   0x088000	RC IntEP	Other Base System Component
NEW:	 65) 254:03:2  8086  3242   0x088000	RC IntEP	Other Base System Component
NEW:	 66) 254:05:0  8086  3245   0x088000	RC IntEP	Other Base System Component
NEW:	 67) 254:05:1  8086  3246   0x088000	RC IntEP	Other Base System Component
NEW:	 68) 254:05:2  8086  3247   0x088000	RC IntEP	Other Base System Component
NEW:	 69) 254:06:0  8086  3245   0x088000	RC IntEP	Other Base System Component
NEW:	 70) 254:06:1  8086  3246   0x088000	RC IntEP	Other Base System Component
NEW:	 71) 254:06:2  8086  3247   0x088000	RC IntEP	Other Base System Component
NEW:	 72) 254:07:0  8086  3245   0x088000	RC IntEP	Other Base System Component
NEW:	 73) 254:07:1  8086  3246   0x088000	RC IntEP	Other Base System Component
NEW:	 74) 254:07:2  8086  3247   0x088000	RC IntEP	Other Base System Component
NEW:	 75) 254:12:0  8086  324A   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 76) 254:13:0  8086  324A   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 77) 254:14:0  8086  324A   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 78) 254:15:0  8086  324A   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 79) 254:26:0  8086  2880   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 80) 254:27:0  8086  2880   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 81) 254:28:0  8086  2880   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 82) 254:29:0  8086  2880   0x110100	RC IntEP	Performance counters Signal Processing Controller
NEW:	 83) 255:00:0  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 84) 255:00:1  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 85) 255:00:2  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 86) 255:00:3  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 87) 255:00:4  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 88) 255:00:5  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 89) 255:00:6  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 90) 255:00:7  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 91) 255:01:0  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 92) 255:01:1  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 93) 255:01:2  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 94) 255:01:3  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 95) 255:01:4  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 96) 255:01:5  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 97) 255:01:6  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 98) 255:01:7  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	 99) 255:02:0  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	100) 255:02:1  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	101) 255:02:2  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	102) 255:02:3  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	103) 255:02:4  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	104) 255:02:5  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	105) 255:02:6  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	106) 255:02:7  8086  324C   0x088000	RC IntEP	Other Base System Component
NEW:	107) 255:10:0  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	108) 255:10:1  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	109) 255:10:2  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	110) 255:10:3  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	111) 255:10:4  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	112) 255:10:5  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	113) 255:10:6  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	114) 255:10:7  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	115) 255:11:0  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	116) 255:11:1  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	117) 255:11:2  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	118) 255:11:3  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	119) 255:11:4  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	120) 255:11:5  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	121) 255:11:6  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	122) 255:11:7  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	123) 255:12:0  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	124) 255:12:1  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	125) 255:12:2  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	126) 255:12:3  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	127) 255:12:4  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	128) 255:12:5  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	129) 255:12:6  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	130) 255:12:7  8086  324D   0x088000	RC IntEP	Other Base System Component
NEW:	131) 255:29:0  8086  344F   0x088000	RC IntEP	Other Base System Component
NEW:	132) 255:29:1  8086  3457   0x088000	RC IntEP	Other Base System Component
	     255:30:0  8086  3258   0x08        Type 0 Hdr	Base System Component
	     255:30:1  8086  3259   0x08        Type 0 Hdr	Base System Component
	     255:30:2  8086  325A   0x08        Type 0 Hdr	Base System Component
	     255:30:3  8086  325B   0x08        Type 0 Hdr	Base System Component
	     255:30:4  8086  325C   0x08        Type 0 Hdr	Base System Component
	     255:30:5  8086  325D   0x08        Type 0 Hdr	Base System Component
	     255:30:6  8086  325E   0x08        Type 0 Hdr	Base System Component
	     255:30:7  8086  325F   0x08        Type 0 Hdr	Base System Component

65384 Bus:Device:Functions scanned with invalid Vendor ID(s) 
   20 non-PCI(e) devices (or Header only) found.
Max Bus Number to scan: 255
Begin PCIECV Test at: 2025/03/17 18:53:51
Spec Rev: Test against 5.0 spec only
Device Type:  Switch Downstream Port
           Selected DUT:  112:01:0 VenID= 205E DevID= 5104 [Unknown]	PCI-to-PCI Bridge
Downstream Link Partner:  113:00:0 VenID= 144D DevID= A824 {Samsung Electronics Co., Ltd.}	NVMe Mass Storage Controller
Number of Retimers in Link:  0

ALERT:  DUT is 32GT/s capable, but the Link Partner is only 16GT/s capable.
Maximum timeout from reset de-assertion to first allowed Cfg command:      10000ms. (1000ms max for IL)
Minimum delay from reset de-assertion (and DL_Up when applicable) to first Type 0 Cfg access attempt:  1000ms. ( 100ms max for IL)
Minimum delay from reset de-assertion (and DL_Up when applicable) to first Type 1 Cfg access attempt:  1000ms. ( 100ms max for IL)
Stop On Fail iteration 8000 from beginning of execution (0 value means testing will not stop on any failure)
Reset Mechanism:  ALL
Link Width chosen: x8.
Test Selection: Individual Test Case(s)
Reset LinkSpeed


   Starting Test: TD_1_7 Advanced Error Reporting Ext Cap Struct
Rst = SBR
LS = 16.0 GT/s	LW = 8
This is a Basic Function.
(RO) Ext Cap Header = 0x14820001
(RW) Advanced Error Caps and Cntl = 0xA0

(RO) AER Capability Version = 0x2
(RO) End-End TLP Prefix Supported = 0x0
WR[Uncorrectable Error Status Reg @ 0x4]=0xFFFFFFFF; clear status bits
WR[Correctable Error Status Reg @ 0x10]=0xFFFFFFFF; clear status bits


INI path = /home/sd/cv/PCIeCV-5.0.195.0/linux/hwa/amd64/cv5/ini/1_07.ini
WR[Uncorrectable Error Mask Reg @ 0x8]=0xF8155FDE; toggle bits to see if writable
RD[Uncorrectable Error Mask Reg @ 0x8]=0x8155010; If not writable, unimplemented fields stay hardwired to 0
WR[Uncorrectable Error Mask Reg @ 0x8]=0x188020; restored defaults
Bits 4, 12, 16, 18, 20 of Uncorrectable Error Mask are settable.
WR[Uncorrectable Error Mask Reg @ 0x8]=0x7FAA021; for optional fields
RD[Uncorrectable Error Mask Reg @ 0x8]=0x188020; restored default fields
WR[Uncorrectable Error Mask Reg @ 0x8]=0x188020; restored default fields
Surprise Down Error Mask attribute(s) modified from ini default;  Mask bit is RW and Surprise Down Error Reporting capable; Test=RWS
ACS Violation Mask attribute(s) modified from ini default;  ACS Capable Downstream Port; Test=RWS
Uncorrectable Internal Error Mask attribute(s) modified from ini default;  Mask bit readwritable; Test=RWS and Default=1
MC Blocked TLP Mask attribute(s) modified from ini default;  Mask bit Read only; Test=RO and DefTstOn=0x3FF
MC Blocked TLP Status attribute(s) modified from ini default;  Mask bit Read only; Test=RO and DefTstOn=0x3FF
MC Blocked TLP Severity attribute(s) modified from ini default;  Mask bit Read only; Test=RO and No Default
AtomicOp Egress Blocked Mask attribute(s) modified from ini default;  PCIe V2 and AtomicOpRoutingSupported; Test=RWS
TLP Prefix Blocked Error Mask (RPs and SWs) attribute(s) modified from ini default;  PCIe V2 and End-end TLP Prefix unsupported; Test=RO and DefTstOn=0x3C
TLP Prefix Log Present attribute(s) modified from ini default;  PCIe V2 and End-End TLP Prefix unsupported; Def Test On = 0x3FF
TLP Prefix Blocked Error Mask (RPs and SWs) attribute(s) modified from ini default;  TLP Prefix Blocked Error Mask is RO; Test=RO and DefTstOn=0x3C
TLP Prefix Blocked Error Status (RPs and SWs) attribute(s) modified from ini default;  Mask is readonly; Test=RO and DefTstOn=0x3C
TLP Prefix Blocked Error Severity (RPs and SWs) attribute(s) modified from ini default;  Mask is readonly; Test=RO and No Default
Poisoned TLP Egress Blocked Mask (RPs and SWs) attribute(s) modified from ini default;  Capability Exists but Feature bit unsupported; Test=RO, Default=0, DefTstOn=0x2C
Poisoned TLP Egress Blocked Status (RPs and SWs) attribute(s) modified from ini default;  Capability Exists but Feature bit unsupported; Test=RO, Default=0, DefTstOn=0x2C
Poisoned TLP Egress Blocked Severity (RPs and SWs) attribute(s) modified from ini default;  Capability Exists but Feature bit unsupported; Test=RO, DefTstOn=0x2C
RsvdP_31-0 (Non-RPs and Non-RCECs and Non-BRs) attribute(s) modified from ini default;  PCIe V2 ; Test=RO
RsvdZ_31-0 (Non-RPs and Non-RCECs) attribute(s) modified from ini default;  PCIe V2 ; Test=RO
RD[Advance Error Capabilities and Control Reg @ 0x18]=0x000000A0
RD[Advanced Error Capability and Control Reg @ 0x18]=0xA0; 
ECRC Check Capable = 0x1
WR[Correctable Error Mask Reg @ 0x14]=0xFFFF3FFE; to locate mandatory fields
RD[Correctable Error Mask Reg @ 0x14]=0x31C0; unimplemented optional fields set
WR[Correctable Error Mask Reg @ 0x14]=0xF1C1; restore defaults
Bits 6, 7, 8, 12, 13 of Correctable Error Mask are settable.
WR[Correctable Error Mask Reg @ 0x14]=0xF1C1; find optional fields
RD[Correctable Error Mask Reg @ 0x14]=0xF1C1; 
WR[Correctable Error Mask Reg @ 0x14]=0xF1C1; restore defaults
Corrected Internal Error Mask attribute(s) modified from ini default;  Mask bit Readwrite; Test=RWS, Default=1
Header Log Overflow Mask attribute(s) modified from ini default;  Mask bit Readonly; Test=RWS and Default=1
ERR_COR Subclass (RPs and RCECs) attribute(s) modified from ini default;  ERR_COR Subclass unSupported; Test=RO


[Advanced Error Reporting Extended Capability Header Register : PCI Express Extended Capability ID] 
Default: Expected=0x1, Actual=0x1	
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x1482FFFE
Actual Rd=0x1.	Wr 1's     =0x1482FFFF
Actual Rd=0x1.	
Default: Expected=0x1, Actual=0x1	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xFFFE
Actual Rd=0x1.	Wr 1's     =0xFFFF
Actual Rd=0x1.	

[Advanced Error Reporting Extended Capability Header Register : Capability Version]  Default: Expected=0x1, Actual=0x2 mismatched; 
Default: Expected=0x2, Actual=0x2	
 RO 4 byte(s)
Initl  Rd=0x2	Wr 1's Comp=0x148D0001
Actual Rd=0x2.	Wr 1's     =0x148F0001
Actual Rd=0x2.	 Default: Expected=0x1, Actual=0x2 mismatched; 
Default: Expected=0x2, Actual=0x2	
 RO 2 byte(s)
Initl  Rd=0x2	Wr 1's Comp=0x8D00
Actual Rd=0x2.	Wr 1's     =0x8F00
Actual Rd=0x2.	 Default: Expected=0x1, Actual=0x2 mismatched; 
Default: Expected=0x2, Actual=0x2	
 RO 2 byte(s)
Initl  Rd=0x2	Wr 1's Comp=0x148D
Actual Rd=0x2.	Wr 1's     =0x148F
Actual Rd=0x2.	 Default: Expected=0x1, Actual=0x2 mismatched; 
Default: Expected=0x2, Actual=0x2	
 RO 1 byte(s)
Initl  Rd=0x2	Wr 1's Comp=0x8D
Actual Rd=0x2.	Wr 1's     =0x8F
Actual Rd=0x2.	

[Advanced Error Reporting Extended Capability Header Register : Next Capability Offset] 
 RO 4 byte(s)
Initl  Rd=0x148	Wr 1's Comp=0xEB720001
Actual Rd=0x148.	Wr 1's     =0xFFF20001
Actual Rd=0x148.	
 RO 2 byte(s)
Initl  Rd=0x148	Wr 1's Comp=0xEB72
Actual Rd=0x148.	Wr 1's     =0xFFF2
Actual Rd=0x148.	

[Uncorrectable Error Status Register : RsvdZ_3-1] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2E
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2E
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2E
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	

[Uncorrectable Error Status Register : Data Link Protocol Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Surprise Down Error Status] 
Default: Expected=0x1, Actual=0x1	
 RW1CS 4 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	
ERROR:  Initl Rd=0x0, Post-Rst Rd=0x1,  The sticky bit(s) changed.

ERROR:  RW1CS field failed test.

FAIL:  Sticky bit - Read only status - Write 1 to clear - fields (RW1CS) 
implemented according to the PCIe specification must be 
cleared when written with a one.  They must not be reset with a 
hot reset.  If AUX power is being consumed (by either Aux 
Power or PME Enable)  hot, warm, and cold resets must not reset 
the fields that are explicitly called out elsewhere in the checklist. 

Default: Expected=0x1, Actual=0x1	
 RW1CS 2 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	
ERROR:  Initl Rd=0x0, Post-Rst Rd=0x1,  The sticky bit(s) changed.

ERROR:  RW1CS field failed test.

FAIL:  Sticky bit - Read only status - Write 1 to clear - fields (RW1CS) 
implemented according to the PCIe specification must be 
cleared when written with a one.  They must not be reset with a 
hot reset.  If AUX power is being consumed (by either Aux 
Power or PME Enable)  hot, warm, and cold resets must not reset 
the fields that are explicitly called out elsewhere in the checklist. 

Default: Expected=0x1, Actual=0x1	
 RW1CS 1 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	
ERROR:  Initl Rd=0x0, Post-Rst Rd=0x1,  The sticky bit(s) changed.

ERROR:  RW1CS field failed test.

FAIL:  Sticky bit - Read only status - Write 1 to clear - fields (RW1CS) 
implemented according to the PCIe specification must be 
cleared when written with a one.  They must not be reset with a 
hot reset.  If AUX power is being consumed (by either Aux 
Power or PME Enable)  hot, warm, and cold resets must not reset 
the fields that are explicitly called out elsewhere in the checklist. 


[Uncorrectable Error Status Register : RsvdZ_11-6] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE0
Actual Rd=0x0.	Wr 1's     =0xFC0
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE0
Actual Rd=0x0.	Wr 1's     =0xFC0
Actual Rd=0x0.	

[Uncorrectable Error Status Register : Poisoned TLP Received Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Flow Control Protocol Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Completion Timeout Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Completer Abort Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	Wr1Clr=0x8000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	Wr1Clr=0x8000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Unexpected Completion Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10000
Actual Rd=0x0.	Wr1Clr=0x10000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100
Actual Rd=0x0.	Wr1Clr=0x100	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Receiver Overflow Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20000
Actual Rd=0x0.	Wr1Clr=0x20000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x200
Actual Rd=0x0.	Wr1Clr=0x200	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2
Actual Rd=0x0.	Wr1Clr=0x2	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2
Actual Rd=0x0.	Wr1Clr=0x2	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Malformed TLP Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40000
Actual Rd=0x0.	Wr1Clr=0x40000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x400
Actual Rd=0x0.	Wr1Clr=0x400	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4
Actual Rd=0x0.	Wr1Clr=0x4	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4
Actual Rd=0x0.	Wr1Clr=0x4	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : ECRC Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80000
Actual Rd=0x0.	Wr1Clr=0x80000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x800
Actual Rd=0x0.	Wr1Clr=0x800	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8
Actual Rd=0x0.	Wr1Clr=0x8	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8
Actual Rd=0x0.	Wr1Clr=0x8	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Unsupported Request Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100000
Actual Rd=0x0.	Wr1Clr=0x100000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : ACS Violation Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x200000
Actual Rd=0x0.	Wr1Clr=0x200000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Uncorrectable Internal Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x400000
Actual Rd=0x0.	Wr1Clr=0x400000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : MC Blocked TLP Status] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800020
Actual Rd=0x0.	Wr 1's     =0x800000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Uncorrectable Error Status Register : AtomicOp Egress Blocked Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000000
Actual Rd=0x0.	Wr1Clr=0x1000000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100
Actual Rd=0x0.	Wr1Clr=0x100	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : TLP Prefix Blocked Error Status (RPs and SWs)] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2000020
Actual Rd=0x0.	Wr 1's     =0x2000000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x200
Actual Rd=0x0.	Wr 1's     =0x200
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	

[Uncorrectable Error Status Register : TLP Prefix Blocked Error Status (Non-RPs and Non-SWs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Status Register : Poisoned TLP Egress Blocked Status (RPs and SWDNs)] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000020
Actual Rd=0x0.	Wr 1's     =0x4000000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400
Actual Rd=0x0.	Wr 1's     =0x400
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4
Actual Rd=0x0.	Wr 1's     =0x4
Actual Rd=0x0.	

[Uncorrectable Error Status Register : Poisoned TLP Egress Blocked Status (Non-RPs and Non-SWDNs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Status Register : RsvdZ_31-27] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8000020
Actual Rd=0x0.	Wr 1's     =0xF8000000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF800
Actual Rd=0x0.	Wr 1's     =0xF800
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : RsvdP_3-1] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x18802E
Actual Rd=0x0.	Wr 1's     =0x18802E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x802E
Actual Rd=0x0.	Wr 1's     =0x802E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2E
Actual Rd=0x0.	Wr 1's     =0x2E
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : Data Link Protocol Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x188030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x8030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x30	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Surprise Down Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x188020	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x8020	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x20	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : RsvdP_11-6] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x188FC0
Actual Rd=0x0.	Wr 1's     =0x188FC0
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8FC0
Actual Rd=0x0.	Wr 1's     =0x8FC0
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : Poisoned TLP Received Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x189000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x9000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1890	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x90	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Flow Control Protocol Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18A000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Flow Control Protocol Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xA000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Flow Control Protocol Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18A0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Flow Control Protocol Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xA0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Flow Control Protocol Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Completion Timeout Mask (Non-SWs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Uncorrectable Error Mask Register : Completion Timeout Mask (SWs)] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18C000	Completion Timeout Mask (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xC000	Completion Timeout Mask (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18C0	Completion Timeout Mask (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xC0	Completion Timeout Mask (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Completer Abort Mask] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x188000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Completer Abort Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x8000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Completer Abort Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1880	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Completer Abort Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x80	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Completer Abort Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Unexpected Completion Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x190000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1900	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x19	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x19	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Receiver Overflow Mask] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A0000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Overflow Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A00	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Overflow Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Overflow Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Overflow Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Malformed TLP Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1C0000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1C00	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1C	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1C	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : ECRC Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x180000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1800	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Unsupported Request Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x100000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x10	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x10	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : ACS Violation Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x200000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x2000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x20	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x20	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Uncorrectable Internal Error Mask] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Mask Register : MC Blocked TLP Mask] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC00000
Actual Rd=0x0.	Wr 1's     =0xC00000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC000
Actual Rd=0x0.	Wr 1's     =0xC000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC0
Actual Rd=0x0.	Wr 1's     =0xC0
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC0
Actual Rd=0x0.	Wr 1's     =0xC0
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : AtomicOp Egress Blocked Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1400000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x140	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : TLP Prefix Blocked Error Mask (RPs and SWs)] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2400000
Actual Rd=0x0.	Wr 1's     =0x2400000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x240
Actual Rd=0x0.	Wr 1's     =0x240
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : TLP Prefix Blocked Error Mask (Non-RPs and Non-SWs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Mask Register : Poisoned TLP Egress Blocked Mask (RPs and SWDNs)] 
ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x400000
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x4400000
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x40
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x440
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x4
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.


[Uncorrectable Error Mask Register : Poisoned TLP Egress Blocked Mask (Non-RPs and Non-SWDNs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Mask Register : RsvdP_31-27] 
ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF4400000
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC400000
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF440
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC40
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF4
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.


[Uncorrectable Error Severity Register : RsvdP_3-1] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x46301E
Actual Rd=0x0.	Wr 1's     =0x46301E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x301E
Actual Rd=0x0.	Wr 1's     =0x301E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x1E
Actual Rd=0x0.	Wr 1's     =0x1E
Actual Rd=0x0.	

[Uncorrectable Error Severity Register : Data Link Protocol Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x463000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x3000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : Surprise Down Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x463010	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x3010	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : RsvdP_11-6] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x463FF0
Actual Rd=0x0.	Wr 1's     =0x463FF0
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3FF0
Actual Rd=0x0.	Wr 1's     =0x3FF0
Actual Rd=0x0.	

[Uncorrectable Error Severity Register : Poisoned TLP Received Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x463030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x3030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4630	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x30	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Flow Control Protocol Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x460030	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x30	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x4600	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : Completion Timeout Error Severity (Non-SWs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Uncorrectable Error Severity Register : Completion Timeout Error Severity (SWs)] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x466030	Completion Timeout Error Severity (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x6030	Completion Timeout Error Severity (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4660	Completion Timeout Error Severity (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x60	Completion Timeout Error Severity (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Completer Abort Error Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x46A030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xA030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x46A0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xA0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Unexpected Completion Error Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x472030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4720	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x47	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x47	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Receiver Overflow Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x442030	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x4420	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x44	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x44	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : Malformed TLP Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x422030	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x4220	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x42	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x42	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : ECRC Error Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4E2030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4E20	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4E	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4E	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Unsupported Request Error Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x562030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x5620	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x56	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x56	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : ACS Violation Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x662030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x6620	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x66	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x66	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Uncorrectable Internal Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x62030	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x620	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x6	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x6	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : MC Blocked TLP Severity] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC62030
Actual Rd=0x0.	Wr 1's     =0xC62030
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC620
Actual Rd=0x0.	Wr 1's     =0xC620
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC6
Actual Rd=0x0.	Wr 1's     =0xC6
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC6
Actual Rd=0x0.	Wr 1's     =0xC6
Actual Rd=0x0.	

[Uncorrectable Error Severity Register : AtomicOp Egress Blocked Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1462030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x146	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : TLP Prefix Blocked Error Severity (RPs and SWs)] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2462030
Actual Rd=0x0.	Wr 1's     =0x2462030
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x246
Actual Rd=0x0.	Wr 1's     =0x246
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	

[Uncorrectable Error Severity Register : TLP Prefix Blocked Error Severity (Non-RPs and Non-SWs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Severity Register : Poisoned TLP Egress Blocked Severity (RPs and SWDNs)] 
ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x462030
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x4462030
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x46
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x446
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x4
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.


[Uncorrectable Error Severity Register : Poisoned TLP Egress Blocked Severity (Non-RPs and Non-SWDNs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Severity Register : RsvdP_31-27] 
ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF4462030
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC462030
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF446
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC46
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF4
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.


[Correctable Error Status Register : Receiver Error Status] 
Default: Expected=0x1, Actual=0x1	
 RW1CS 4 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	
ERROR:  Initl Rd=0x0, Post-Rst Rd=0x1,  The sticky bit(s) changed.

ERROR:  RW1CS field failed test.

FAIL:  Sticky bit - Read only status - Write 1 to clear - fields (RW1CS) 
implemented according to the PCIe specification must be 
cleared when written with a one.  They must not be reset with a 
hot reset.  If AUX power is being consumed (by either Aux 
Power or PME Enable)  hot, warm, and cold resets must not reset 
the fields that are explicitly called out elsewhere in the checklist. 

Default: Expected=0x1, Actual=0x1	
 RW1CS 2 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	
ERROR:  Initl Rd=0x0, Post-Rst Rd=0x1,  The sticky bit(s) changed.

ERROR:  RW1CS field failed test.

FAIL:  Sticky bit - Read only status - Write 1 to clear - fields (RW1CS) 
implemented according to the PCIe specification must be 
cleared when written with a one.  They must not be reset with a 
hot reset.  If AUX power is being consumed (by either Aux 
Power or PME Enable)  hot, warm, and cold resets must not reset 
the fields that are explicitly called out elsewhere in the checklist. 

Default: Expected=0x1, Actual=0x1	
 RW1CS 1 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	
ERROR:  Initl Rd=0x0, Post-Rst Rd=0x1,  The sticky bit(s) changed.

ERROR:  RW1CS field failed test.

FAIL:  Sticky bit - Read only status - Write 1 to clear - fields (RW1CS) 
implemented according to the PCIe specification must be 
cleared when written with a one.  They must not be reset with a 
hot reset.  If AUX power is being consumed (by either Aux 
Power or PME Enable)  hot, warm, and cold resets must not reset 
the fields that are explicitly called out elsewhere in the checklist. 


[Correctable Error Status Register : RsvdZ_5-1] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3E
Actual Rd=0x0.	

[Correctable Error Status Register : Bad TLP Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : Bad DLLP Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : REPLAY_NUM Rollover Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100
Actual Rd=0x0.	Wr1Clr=0x100	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100
Actual Rd=0x0.	Wr1Clr=0x100	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : RsvdZ_11-9] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE01
Actual Rd=0x0.	Wr 1's     =0xE00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE01
Actual Rd=0x0.	Wr 1's     =0xE00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	

[Correctable Error Status Register : Replay Timer Timeout Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : Advisory Non-Fatal Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error status Register : Corrected Internal Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : Header Log Overflow Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	Wr1Clr=0x8000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	Wr1Clr=0x8000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : RsvdZ_31-16] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFF0001
Actual Rd=0x0.	Wr 1's     =0xFFFF0000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFF
Actual Rd=0x0.	

[Correctable Error Mask Register : Receiver Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF1C1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF1C1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xC1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : RsvdP_5-1] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF1FE
Actual Rd=0x0.	Wr 1's     =0xF1FE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF1FE
Actual Rd=0x0.	Wr 1's     =0xF1FE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE
Actual Rd=0x0.	Wr 1's     =0xFE
Actual Rd=0x0.	

[Correctable Error Mask Register : Bad TLP Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF1C0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF1C0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xC0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : Bad DLLP Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF180	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF180	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x80	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : REPLAY_NUM Rollover Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF100	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF100	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : RsvdP_11-9] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE00
Actual Rd=0x0.	Wr 1's     =0xFE00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE00
Actual Rd=0x0.	Wr 1's     =0xFE00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE
Actual Rd=0x0.	Wr 1's     =0xFE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE
Actual Rd=0x0.	Wr 1's     =0xFE
Actual Rd=0x0.	

[Correctable Error Mask Register : Replay Timer Timeout Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : Advisory Non-Fatal Error Mask] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xC000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xC000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xC0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xC0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Correctable Error Mask Register : Corrected Internal Error Mask] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xA000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xA000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xA0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xA0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Correctable Error Mask Register : Header Log Overflow Mask] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x6000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x6000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x60	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x60	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Correctable Error Mask Register : RsvdP_31-16] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFE000
Actual Rd=0x0.	Wr 1's     =0xFFFFE000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFF
Actual Rd=0x0.	

[Advanced Error Capabilities and Control Register : First Error Pointer] 
 ROS 4 byte(s)
Initl  Rd=0x5	Wr 1's Comp=0xBA
Actual Rd=0x5.	Wr 1's     =0xBF
Actual Rd=0x5.	WrSIv=0xFFFFFF40	Pre-Rst Rd=0x5	Post-Rst Rd=0x5	
 ROS 2 byte(s)
Initl  Rd=0x5	Wr 1's Comp=0x1FA
Actual Rd=0x5.	Wr 1's     =0x1FF
Actual Rd=0x5.	WrSIv=0xFFFFFE00	Pre-Rst Rd=0x5	Post-Rst Rd=0x5	
 ROS 1 byte(s)
Initl  Rd=0x5	Wr 1's Comp=0xBA
Actual Rd=0x5.	Wr 1's     =0xBF
Actual Rd=0x5.	WrSIv=0xFFFFFF40	Pre-Rst Rd=0x5	Post-Rst Rd=0x5	

[Advanced Error Capabilities and Control Register : ECRC Generation Capable] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xC5
Actual Rd=0x1.	Wr 1's     =0xE5
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xC5
Actual Rd=0x1.	Wr 1's     =0xE5
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xC5
Actual Rd=0x1.	Wr 1's     =0xE5
Actual Rd=0x1.	

[Advanced Error Capabilities and Control Register : ECRC Generation Enable] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xE5	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xE5	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xE5	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Advanced Error Capabilities and Control Register : ECRC Check Capable] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x25
Actual Rd=0x1.	Wr 1's     =0xA5
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x25
Actual Rd=0x1.	Wr 1's     =0xA5
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x25
Actual Rd=0x1.	Wr 1's     =0xA5
Actual Rd=0x1.	

[Advanced Error Capabilities and Control Register : ECRC Check Enable] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A5	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A5	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Advanced Error Capabilities and Control Register : Multiple Header Recording Capable] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2A5
Actual Rd=0x0.	Wr 1's     =0x2A5
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2A5
Actual Rd=0x0.	Wr 1's     =0x2A5
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	

[Advanced Error Capabilities and Control Register : Multiple Header Recording Enable] 
Default: Expected=0x0, Actual=0x0	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4A5	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Initl  Rd=0x0	Wr 1's Comp=0x4A5
Actual Rd=0x0.	Wr 1's     =0x4A5
Actual Rd=0x0.	Multiple Header Recording Enable - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4A5	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Initl  Rd=0x0	Wr 1's Comp=0x4A5
Actual Rd=0x0.	Wr 1's     =0x4A5
Actual Rd=0x0.	Multiple Header Recording Enable - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Initl  Rd=0x0	Wr 1's Comp=0x4
Actual Rd=0x0.	Wr 1's     =0x4
Actual Rd=0x0.	Multiple Header Recording Enable - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Initl  Rd=0x0	Wr 1's Comp=0x4
Actual Rd=0x0.	Wr 1's     =0x4
Actual Rd=0x0.	Multiple Header Recording Enable - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Advanced Error Capabilities and Control Register : TLP Prefix Log Present] 
Default: Expected=0x0, Actual=0x0	
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8A5
Actual Rd=0x0.	Wr 1's     =0x8A5
Actual Rd=0x0.	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 ROS 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8A5
Actual Rd=0x0.	Wr 1's     =0x8A5
Actual Rd=0x0.	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 ROS 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8
Actual Rd=0x0.	Wr 1's     =0x8
Actual Rd=0x0.	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 ROS 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8
Actual Rd=0x0.	Wr 1's     =0x8
Actual Rd=0x0.	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Advanced Error Capabilities and Control Register : Completion Timeout Prefix/Header Log Capable] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x10A5
Actual Rd=0x0.	Wr 1's     =0x10A5
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x10A5
Actual Rd=0x0.	Wr 1's     =0x10A5
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x10
Actual Rd=0x0.	Wr 1's     =0x10
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x10
Actual Rd=0x0.	Wr 1's     =0x10
Actual Rd=0x0.	

[Advanced Error Capabilities and Control Register : RsvdP_31-13] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFE0A5
Actual Rd=0x0.	Wr 1's     =0xFFFFE0A5
Actual Rd=0x0.	

[Header Log Register : Header Log 1] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WrSIv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Header Log Register : Header Log 2] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WrSIv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Header Log Register : Header Log 3] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WrSIv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Header Log Register : Header Log 4] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WrSIv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Root Error Command Register : Correctable Error Reporting Enable (RPs and RCECs)]  skipped.	

[Root Error Command Register : Correctable Error Reporting Enable (RPs and RCECs)]  skipped.	 skipped.	

[Root Error Command Register : Non-Fatal Error Reporting Enable (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Command Register : Fatal Error Reporting Enable (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Command Register : RsvdP_31-3 (RPs and RCECs)]  skipped.	

[Root Error Command Register : RsvdP_31-0 (Non-RPs and Non-RCECs and Non-BRs)] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	

[Root Error Status Register : ERR_COR Received (RPs and RCECs)]  skipped.	

[Root Error Status Register : ERR_COR Received (RPs and RCECs)]  skipped.	 skipped.	

[Root Error Status Register : Multiple ERR_COR Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : ERR_FATAL/NON_FATAL Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : Multiple ERR_FATAL/NONFATAL Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : First Uncorrectable Fatal (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : Non-Fatal Error Messages Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : Fatal Error Messages Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : ERR_COR Subclass (RPs and RCECs)]  skipped.	 skipped.	

[Root Error Status Register : RsvdZ_26-9 (RPs and RCECs)]  skipped.	

[Root Error Status Register : Advanced Error Interrupt Message Number (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : RsvdZ_31-0 (Non-RPs and Non-RCECs)] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	

[Error Source Identification Register : ERR_COR Source Identification (RPs and RCECs)]  skipped.	

[Error Source Identification Register : ERR_COR Source Identification (RPs and RCECs)]  skipped.	

[Error Source Identification Register : ERR_FATAL/NONFATAL Source Identification (RPs and RCECs)]  skipped.	 skipped.	

[Error Source Identification Register : RsvdZ_31-0 (Non-RPs and Non-RCECs)] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WR[Uncorrectable Error Mask Reg @ 0x8]=0x0; clear
WR[Uncorrectable Error Severity Reg @ 0xC]=0x463010; restore defaults

Elapsed time: 2778 secs.

     Stopping Test: TD_1_7 Advanced Error Reporting Ext Cap Struct
     Number of: Fails (30); Aborts (0); Warnings (0); Alerts (0); Errors (48)



   Starting Test: TD_1_7 Advanced Error Reporting Ext Cap Struct
Rst = LDE
LS = 16.0 GT/s	LW = 8
This is a Basic Function.
(RO) Ext Cap Header = 0x14820001
(RW) Advanced Error Caps and Cntl = 0xA0

(RO) AER Capability Version = 0x2
(RO) End-End TLP Prefix Supported = 0x0
WR[Uncorrectable Error Status Reg @ 0x4]=0xFFFFFFFF; clear status bits
WR[Correctable Error Status Reg @ 0x10]=0xFFFFFFFF; clear status bits


INI path = /home/sd/cv/PCIeCV-5.0.195.0/linux/hwa/amd64/cv5/ini/1_07.ini
WR[Uncorrectable Error Mask Reg @ 0x8]=0xF8155FDE; toggle bits to see if writable
RD[Uncorrectable Error Mask Reg @ 0x8]=0x8155010; If not writable, unimplemented fields stay hardwired to 0
WR[Uncorrectable Error Mask Reg @ 0x8]=0x188020; restored defaults
Bits 4, 12, 16, 18, 20 of Uncorrectable Error Mask are settable.
WR[Uncorrectable Error Mask Reg @ 0x8]=0x7FAA021; for optional fields
RD[Uncorrectable Error Mask Reg @ 0x8]=0x188020; restored default fields
WR[Uncorrectable Error Mask Reg @ 0x8]=0x188020; restored default fields
Surprise Down Error Mask attribute(s) modified from ini default;  Mask bit is RW and Surprise Down Error Reporting capable; Test=RWS
ACS Violation Mask attribute(s) modified from ini default;  ACS Capable Downstream Port; Test=RWS
Uncorrectable Internal Error Mask attribute(s) modified from ini default;  Mask bit readwritable; Test=RWS and Default=1
MC Blocked TLP Mask attribute(s) modified from ini default;  Mask bit Read only; Test=RO and DefTstOn=0x3FF
MC Blocked TLP Status attribute(s) modified from ini default;  Mask bit Read only; Test=RO and DefTstOn=0x3FF
MC Blocked TLP Severity attribute(s) modified from ini default;  Mask bit Read only; Test=RO and No Default
AtomicOp Egress Blocked Mask attribute(s) modified from ini default;  PCIe V2 and AtomicOpRoutingSupported; Test=RWS
TLP Prefix Blocked Error Mask (RPs and SWs) attribute(s) modified from ini default;  PCIe V2 and End-end TLP Prefix unsupported; Test=RO and DefTstOn=0x3C
TLP Prefix Log Present attribute(s) modified from ini default;  PCIe V2 and End-End TLP Prefix unsupported; Def Test On = 0x3FF
TLP Prefix Blocked Error Mask (RPs and SWs) attribute(s) modified from ini default;  TLP Prefix Blocked Error Mask is RO; Test=RO and DefTstOn=0x3C
TLP Prefix Blocked Error Status (RPs and SWs) attribute(s) modified from ini default;  Mask is readonly; Test=RO and DefTstOn=0x3C
TLP Prefix Blocked Error Severity (RPs and SWs) attribute(s) modified from ini default;  Mask is readonly; Test=RO and No Default
Poisoned TLP Egress Blocked Mask (RPs and SWs) attribute(s) modified from ini default;  Capability Exists but Feature bit unsupported; Test=RO, Default=0, DefTstOn=0x2C
Poisoned TLP Egress Blocked Status (RPs and SWs) attribute(s) modified from ini default;  Capability Exists but Feature bit unsupported; Test=RO, Default=0, DefTstOn=0x2C
Poisoned TLP Egress Blocked Severity (RPs and SWs) attribute(s) modified from ini default;  Capability Exists but Feature bit unsupported; Test=RO, DefTstOn=0x2C
RsvdP_31-0 (Non-RPs and Non-RCECs and Non-BRs) attribute(s) modified from ini default;  PCIe V2 ; Test=RO
RsvdZ_31-0 (Non-RPs and Non-RCECs) attribute(s) modified from ini default;  PCIe V2 ; Test=RO
RD[Advance Error Capabilities and Control Reg @ 0x18]=0x000000A0
RD[Advanced Error Capability and Control Reg @ 0x18]=0xA0; 
ECRC Check Capable = 0x1
WR[Correctable Error Mask Reg @ 0x14]=0xFFFF3FFE; to locate mandatory fields
RD[Correctable Error Mask Reg @ 0x14]=0x31C0; unimplemented optional fields set
WR[Correctable Error Mask Reg @ 0x14]=0xF1C1; restore defaults
Bits 6, 7, 8, 12, 13 of Correctable Error Mask are settable.
WR[Correctable Error Mask Reg @ 0x14]=0xF1C1; find optional fields
RD[Correctable Error Mask Reg @ 0x14]=0xF1C1; 
WR[Correctable Error Mask Reg @ 0x14]=0xF1C1; restore defaults
Corrected Internal Error Mask attribute(s) modified from ini default;  Mask bit Readwrite; Test=RWS, Default=1
Header Log Overflow Mask attribute(s) modified from ini default;  Mask bit Readonly; Test=RWS and Default=1
ERR_COR Subclass (RPs and RCECs) attribute(s) modified from ini default;  ERR_COR Subclass unSupported; Test=RO


[Advanced Error Reporting Extended Capability Header Register : PCI Express Extended Capability ID] 
Default: Expected=0x1, Actual=0x1	
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x1482FFFE
Actual Rd=0x1.	Wr 1's     =0x1482FFFF
Actual Rd=0x1.	
Default: Expected=0x1, Actual=0x1	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xFFFE
Actual Rd=0x1.	Wr 1's     =0xFFFF
Actual Rd=0x1.	

[Advanced Error Reporting Extended Capability Header Register : Capability Version]  Default: Expected=0x1, Actual=0x2 mismatched; 
Default: Expected=0x2, Actual=0x2	
 RO 4 byte(s)
Initl  Rd=0x2	Wr 1's Comp=0x148D0001
Actual Rd=0x2.	Wr 1's     =0x148F0001
Actual Rd=0x2.	 Default: Expected=0x1, Actual=0x2 mismatched; 
Default: Expected=0x2, Actual=0x2	
 RO 2 byte(s)
Initl  Rd=0x2	Wr 1's Comp=0x8D00
Actual Rd=0x2.	Wr 1's     =0x8F00
Actual Rd=0x2.	 Default: Expected=0x1, Actual=0x2 mismatched; 
Default: Expected=0x2, Actual=0x2	
 RO 2 byte(s)
Initl  Rd=0x2	Wr 1's Comp=0x148D
Actual Rd=0x2.	Wr 1's     =0x148F
Actual Rd=0x2.	 Default: Expected=0x1, Actual=0x2 mismatched; 
Default: Expected=0x2, Actual=0x2	
 RO 1 byte(s)
Initl  Rd=0x2	Wr 1's Comp=0x8D
Actual Rd=0x2.	Wr 1's     =0x8F
Actual Rd=0x2.	

[Advanced Error Reporting Extended Capability Header Register : Next Capability Offset] 
 RO 4 byte(s)
Initl  Rd=0x148	Wr 1's Comp=0xEB720001
Actual Rd=0x148.	Wr 1's     =0xFFF20001
Actual Rd=0x148.	
 RO 2 byte(s)
Initl  Rd=0x148	Wr 1's Comp=0xEB72
Actual Rd=0x148.	Wr 1's     =0xFFF2
Actual Rd=0x148.	

[Uncorrectable Error Status Register : RsvdZ_3-1] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2E
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2E
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2E
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	

[Uncorrectable Error Status Register : Data Link Protocol Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Surprise Down Error Status] 
Default: Expected=0x1, Actual=0x1	
 RW1CS 4 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	
ERROR:  Initl Rd=0x0, Post-Rst Rd=0x1,  The sticky bit(s) changed.

ERROR:  RW1CS field failed test.

FAIL:  Sticky bit - Read only status - Write 1 to clear - fields (RW1CS) 
implemented according to the PCIe specification must be 
cleared when written with a one.  They must not be reset with a 
hot reset.  If AUX power is being consumed (by either Aux 
Power or PME Enable)  hot, warm, and cold resets must not reset 
the fields that are explicitly called out elsewhere in the checklist. 

Default: Expected=0x1, Actual=0x1	
 RW1CS 2 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	
ERROR:  Initl Rd=0x0, Post-Rst Rd=0x1,  The sticky bit(s) changed.

ERROR:  RW1CS field failed test.

FAIL:  Sticky bit - Read only status - Write 1 to clear - fields (RW1CS) 
implemented according to the PCIe specification must be 
cleared when written with a one.  They must not be reset with a 
hot reset.  If AUX power is being consumed (by either Aux 
Power or PME Enable)  hot, warm, and cold resets must not reset 
the fields that are explicitly called out elsewhere in the checklist. 

Default: Expected=0x1, Actual=0x1	
 RW1CS 1 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	
ERROR:  Initl Rd=0x0, Post-Rst Rd=0x1,  The sticky bit(s) changed.

ERROR:  RW1CS field failed test.

FAIL:  Sticky bit - Read only status - Write 1 to clear - fields (RW1CS) 
implemented according to the PCIe specification must be 
cleared when written with a one.  They must not be reset with a 
hot reset.  If AUX power is being consumed (by either Aux 
Power or PME Enable)  hot, warm, and cold resets must not reset 
the fields that are explicitly called out elsewhere in the checklist. 


[Uncorrectable Error Status Register : RsvdZ_11-6] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE0
Actual Rd=0x0.	Wr 1's     =0xFC0
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE0
Actual Rd=0x0.	Wr 1's     =0xFC0
Actual Rd=0x0.	

[Uncorrectable Error Status Register : Poisoned TLP Received Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Flow Control Protocol Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Completion Timeout Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Completer Abort Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	Wr1Clr=0x8000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	Wr1Clr=0x8000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Unexpected Completion Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10000
Actual Rd=0x0.	Wr1Clr=0x10000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100
Actual Rd=0x0.	Wr1Clr=0x100	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Receiver Overflow Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20000
Actual Rd=0x0.	Wr1Clr=0x20000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x200
Actual Rd=0x0.	Wr1Clr=0x200	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2
Actual Rd=0x0.	Wr1Clr=0x2	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2
Actual Rd=0x0.	Wr1Clr=0x2	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Malformed TLP Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40000
Actual Rd=0x0.	Wr1Clr=0x40000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x400
Actual Rd=0x0.	Wr1Clr=0x400	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4
Actual Rd=0x0.	Wr1Clr=0x4	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4
Actual Rd=0x0.	Wr1Clr=0x4	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : ECRC Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80000
Actual Rd=0x0.	Wr1Clr=0x80000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x800
Actual Rd=0x0.	Wr1Clr=0x800	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8
Actual Rd=0x0.	Wr1Clr=0x8	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8
Actual Rd=0x0.	Wr1Clr=0x8	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Unsupported Request Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100000
Actual Rd=0x0.	Wr1Clr=0x100000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : ACS Violation Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x200000
Actual Rd=0x0.	Wr1Clr=0x200000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Uncorrectable Internal Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x400000
Actual Rd=0x0.	Wr1Clr=0x400000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : MC Blocked TLP Status] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800020
Actual Rd=0x0.	Wr 1's     =0x800000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Uncorrectable Error Status Register : AtomicOp Egress Blocked Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000000
Actual Rd=0x0.	Wr1Clr=0x1000000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100
Actual Rd=0x0.	Wr1Clr=0x100	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : TLP Prefix Blocked Error Status (RPs and SWs)] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2000020
Actual Rd=0x0.	Wr 1's     =0x2000000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x200
Actual Rd=0x0.	Wr 1's     =0x200
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	

[Uncorrectable Error Status Register : TLP Prefix Blocked Error Status (Non-RPs and Non-SWs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Status Register : Poisoned TLP Egress Blocked Status (RPs and SWDNs)] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000020
Actual Rd=0x0.	Wr 1's     =0x4000000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400
Actual Rd=0x0.	Wr 1's     =0x400
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4
Actual Rd=0x0.	Wr 1's     =0x4
Actual Rd=0x0.	

[Uncorrectable Error Status Register : Poisoned TLP Egress Blocked Status (Non-RPs and Non-SWDNs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Status Register : RsvdZ_31-27] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8000020
Actual Rd=0x0.	Wr 1's     =0xF8000000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF800
Actual Rd=0x0.	Wr 1's     =0xF800
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : RsvdP_3-1] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x18802E
Actual Rd=0x0.	Wr 1's     =0x18802E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x802E
Actual Rd=0x0.	Wr 1's     =0x802E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2E
Actual Rd=0x0.	Wr 1's     =0x2E
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : Data Link Protocol Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x188030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x8030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x30	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Surprise Down Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x188020	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x8020	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x20	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : RsvdP_11-6] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x188FC0
Actual Rd=0x0.	Wr 1's     =0x188FC0
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8FC0
Actual Rd=0x0.	Wr 1's     =0x8FC0
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : Poisoned TLP Received Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x189000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x9000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1890	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x90	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Flow Control Protocol Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18A000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Flow Control Protocol Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xA000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Flow Control Protocol Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18A0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Flow Control Protocol Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xA0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Flow Control Protocol Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Completion Timeout Mask (Non-SWs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Uncorrectable Error Mask Register : Completion Timeout Mask (SWs)] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18C000	Completion Timeout Mask (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xC000	Completion Timeout Mask (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18C0	Completion Timeout Mask (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xC0	Completion Timeout Mask (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Completer Abort Mask] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x188000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Completer Abort Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x8000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Completer Abort Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1880	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Completer Abort Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x80	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Completer Abort Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Unexpected Completion Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x190000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1900	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x19	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x19	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Receiver Overflow Mask] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A0000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Overflow Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A00	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Overflow Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Overflow Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Overflow Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Malformed TLP Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1C0000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1C00	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1C	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1C	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : ECRC Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x180000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1800	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Unsupported Request Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x100000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x10	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x10	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : ACS Violation Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x200000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x2000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x20	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x20	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Uncorrectable Internal Error Mask] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Mask Register : MC Blocked TLP Mask] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC00000
Actual Rd=0x0.	Wr 1's     =0xC00000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC000
Actual Rd=0x0.	Wr 1's     =0xC000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC0
Actual Rd=0x0.	Wr 1's     =0xC0
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC0
Actual Rd=0x0.	Wr 1's     =0xC0
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : AtomicOp Egress Blocked Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1400000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x140	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : TLP Prefix Blocked Error Mask (RPs and SWs)] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2400000
Actual Rd=0x0.	Wr 1's     =0x2400000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x240
Actual Rd=0x0.	Wr 1's     =0x240
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : TLP Prefix Blocked Error Mask (Non-RPs and Non-SWs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Mask Register : Poisoned TLP Egress Blocked Mask (RPs and SWDNs)] 
ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x400000
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x4400000
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x40
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x440
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x4
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.


[Uncorrectable Error Mask Register : Poisoned TLP Egress Blocked Mask (Non-RPs and Non-SWDNs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Mask Register : RsvdP_31-27] 
ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF4400000
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC400000
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF440
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC40
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF4
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.


[Uncorrectable Error Severity Register : RsvdP_3-1] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x46301E
Actual Rd=0x0.	Wr 1's     =0x46301E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x301E
Actual Rd=0x0.	Wr 1's     =0x301E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x1E
Actual Rd=0x0.	Wr 1's     =0x1E
Actual Rd=0x0.	

[Uncorrectable Error Severity Register : Data Link Protocol Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x463000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x3000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : Surprise Down Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x463010	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x3010	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : RsvdP_11-6] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x463FF0
Actual Rd=0x0.	Wr 1's     =0x463FF0
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3FF0
Actual Rd=0x0.	Wr 1's     =0x3FF0
Actual Rd=0x0.	

[Uncorrectable Error Severity Register : Poisoned TLP Received Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x463030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x3030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4630	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x30	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Flow Control Protocol Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x460030	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x30	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x4600	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : Completion Timeout Error Severity (Non-SWs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Uncorrectable Error Severity Register : Completion Timeout Error Severity (SWs)] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x466030	Completion Timeout Error Severity (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x6030	Completion Timeout Error Severity (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4660	Completion Timeout Error Severity (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x60	Completion Timeout Error Severity (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Completer Abort Error Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x46A030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xA030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x46A0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xA0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Unexpected Completion Error Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x472030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4720	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x47	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x47	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Receiver Overflow Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x442030	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x4420	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x44	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x44	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : Malformed TLP Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x422030	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x4220	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x42	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x42	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : ECRC Error Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4E2030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4E20	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4E	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4E	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Unsupported Request Error Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x562030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x5620	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x56	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x56	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : ACS Violation Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x662030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x6620	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x66	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x66	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Uncorrectable Internal Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x62030	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x620	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x6	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x6	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : MC Blocked TLP Severity] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC62030
Actual Rd=0x0.	Wr 1's     =0xC62030
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC620
Actual Rd=0x0.	Wr 1's     =0xC620
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC6
Actual Rd=0x0.	Wr 1's     =0xC6
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC6
Actual Rd=0x0.	Wr 1's     =0xC6
Actual Rd=0x0.	

[Uncorrectable Error Severity Register : AtomicOp Egress Blocked Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1462030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x146	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : TLP Prefix Blocked Error Severity (RPs and SWs)] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2462030
Actual Rd=0x0.	Wr 1's     =0x2462030
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x246
Actual Rd=0x0.	Wr 1's     =0x246
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	

[Uncorrectable Error Severity Register : TLP Prefix Blocked Error Severity (Non-RPs and Non-SWs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Severity Register : Poisoned TLP Egress Blocked Severity (RPs and SWDNs)] 
ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x462030
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x4462030
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x46
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x446
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x4
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.


[Uncorrectable Error Severity Register : Poisoned TLP Egress Blocked Severity (Non-RPs and Non-SWDNs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Severity Register : RsvdP_31-27] 
ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF4462030
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC462030
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF446
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC46
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

ERROR:  
Default: Expected=0x0, Actual=0x1	
FAIL:  All fields must default to any default values specified in the PCIe specification.  

 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF4
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.


[Correctable Error Status Register : Receiver Error Status] 
Default: Expected=0x1, Actual=0x1	
 RW1CS 4 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	
ERROR:  Initl Rd=0x0, Post-Rst Rd=0x1,  The sticky bit(s) changed.

ERROR:  RW1CS field failed test.

FAIL:  Sticky bit - Read only status - Write 1 to clear - fields (RW1CS) 
implemented according to the PCIe specification must be 
cleared when written with a one.  They must not be reset with a 
hot reset.  If AUX power is being consumed (by either Aux 
Power or PME Enable)  hot, warm, and cold resets must not reset 
the fields that are explicitly called out elsewhere in the checklist. 

Default: Expected=0x1, Actual=0x1	
 RW1CS 2 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	
ERROR:  Initl Rd=0x0, Post-Rst Rd=0x1,  The sticky bit(s) changed.

ERROR:  RW1CS field failed test.

FAIL:  Sticky bit - Read only status - Write 1 to clear - fields (RW1CS) 
implemented according to the PCIe specification must be 
cleared when written with a one.  They must not be reset with a 
hot reset.  If AUX power is being consumed (by either Aux 
Power or PME Enable)  hot, warm, and cold resets must not reset 
the fields that are explicitly called out elsewhere in the checklist. 

Default: Expected=0x1, Actual=0x1	
 RW1CS 1 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	
ERROR:  Initl Rd=0x0, Post-Rst Rd=0x1,  The sticky bit(s) changed.

ERROR:  RW1CS field failed test.

FAIL:  Sticky bit - Read only status - Write 1 to clear - fields (RW1CS) 
implemented according to the PCIe specification must be 
cleared when written with a one.  They must not be reset with a 
hot reset.  If AUX power is being consumed (by either Aux 
Power or PME Enable)  hot, warm, and cold resets must not reset 
the fields that are explicitly called out elsewhere in the checklist. 


[Correctable Error Status Register : RsvdZ_5-1] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3F
Actual Rd=0x0.	Wr 1's     =0x3E
Actual Rd=0x0.	

[Correctable Error Status Register : Bad TLP Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : Bad DLLP Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : REPLAY_NUM Rollover Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100
Actual Rd=0x0.	Wr1Clr=0x100	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100
Actual Rd=0x0.	Wr1Clr=0x100	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : RsvdZ_11-9] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE01
Actual Rd=0x0.	Wr 1's     =0xE00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE01
Actual Rd=0x0.	Wr 1's     =0xE00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	

[Correctable Error Status Register : Replay Timer Timeout Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : Advisory Non-Fatal Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error status Register : Corrected Internal Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : Header Log Overflow Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	Wr1Clr=0x8000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	Wr1Clr=0x8000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : RsvdZ_31-16] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFF0001
Actual Rd=0x0.	Wr 1's     =0xFFFF0000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFF
Actual Rd=0x0.	

[Correctable Error Mask Register : Receiver Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF1C1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF1C1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xC1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : RsvdP_5-1] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF1FE
Actual Rd=0x0.	Wr 1's     =0xF1FE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF1FE
Actual Rd=0x0.	Wr 1's     =0xF1FE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE
Actual Rd=0x0.	Wr 1's     =0xFE
Actual Rd=0x0.	

[Correctable Error Mask Register : Bad TLP Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF1C0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF1C0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xC0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : Bad DLLP Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF180	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF180	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x80	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : REPLAY_NUM Rollover Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF100	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF100	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : RsvdP_11-9] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE00
Actual Rd=0x0.	Wr 1's     =0xFE00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE00
Actual Rd=0x0.	Wr 1's     =0xFE00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE
Actual Rd=0x0.	Wr 1's     =0xFE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE
Actual Rd=0x0.	Wr 1's     =0xFE
Actual Rd=0x0.	

[Correctable Error Mask Register : Replay Timer Timeout Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : Advisory Non-Fatal Error Mask] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xC000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xC000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xC0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xC0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Correctable Error Mask Register : Corrected Internal Error Mask] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xA000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xA000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xA0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xA0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Correctable Error Mask Register : Header Log Overflow Mask] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x6000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x6000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x60	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x60	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Correctable Error Mask Register : RsvdP_31-16] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFE000
Actual Rd=0x0.	Wr 1's     =0xFFFFE000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFF
Actual Rd=0x0.	

[Advanced Error Capabilities and Control Register : First Error Pointer] 
 ROS 4 byte(s)
Initl  Rd=0x5	Wr 1's Comp=0xBA
Actual Rd=0x5.	Wr 1's     =0xBF
Actual Rd=0x5.	WrSIv=0xFFFFFF40	Pre-Rst Rd=0x5	Post-Rst Rd=0x5	
 ROS 2 byte(s)
Initl  Rd=0x5	Wr 1's Comp=0x1FA
Actual Rd=0x5.	Wr 1's     =0x1FF
Actual Rd=0x5.	WrSIv=0xFFFFFE00	Pre-Rst Rd=0x5	Post-Rst Rd=0x5	
 ROS 1 byte(s)
Initl  Rd=0x5	Wr 1's Comp=0xBA
Actual Rd=0x5.	Wr 1's     =0xBF
Actual Rd=0x5.	WrSIv=0xFFFFFF40	Pre-Rst Rd=0x5	Post-Rst Rd=0x5	

[Advanced Error Capabilities and Control Register : ECRC Generation Capable] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xC5
Actual Rd=0x1.	Wr 1's     =0xE5
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xC5
Actual Rd=0x1.	Wr 1's     =0xE5
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xC5
Actual Rd=0x1.	Wr 1's     =0xE5
Actual Rd=0x1.	

[Advanced Error Capabilities and Control Register : ECRC Generation Enable] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xE5	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xE5	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xE5	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Advanced Error Capabilities and Control Register : ECRC Check Capable] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x25
Actual Rd=0x1.	Wr 1's     =0xA5
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x25
Actual Rd=0x1.	Wr 1's     =0xA5
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x25
Actual Rd=0x1.	Wr 1's     =0xA5
Actual Rd=0x1.	

[Advanced Error Capabilities and Control Register : ECRC Check Enable] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A5	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A5	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Advanced Error Capabilities and Control Register : Multiple Header Recording Capable] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2A5
Actual Rd=0x0.	Wr 1's     =0x2A5
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2A5
Actual Rd=0x0.	Wr 1's     =0x2A5
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	

[Advanced Error Capabilities and Control Register : Multiple Header Recording Enable] 
Default: Expected=0x0, Actual=0x0	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4A5	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Initl  Rd=0x0	Wr 1's Comp=0x4A5
Actual Rd=0x0.	Wr 1's     =0x4A5
Actual Rd=0x0.	Multiple Header Recording Enable - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4A5	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Initl  Rd=0x0	Wr 1's Comp=0x4A5
Actual Rd=0x0.	Wr 1's     =0x4A5
Actual Rd=0x0.	Multiple Header Recording Enable - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Initl  Rd=0x0	Wr 1's Comp=0x4
Actual Rd=0x0.	Wr 1's     =0x4
Actual Rd=0x0.	Multiple Header Recording Enable - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Initl  Rd=0x0	Wr 1's Comp=0x4
Actual Rd=0x0.	Wr 1's     =0x4
Actual Rd=0x0.	Multiple Header Recording Enable - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Advanced Error Capabilities and Control Register : TLP Prefix Log Present] 
Default: Expected=0x0, Actual=0x0	
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8A5
Actual Rd=0x0.	Wr 1's     =0x8A5
Actual Rd=0x0.	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 ROS 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8A5
Actual Rd=0x0.	Wr 1's     =0x8A5
Actual Rd=0x0.	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 ROS 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8
Actual Rd=0x0.	Wr 1's     =0x8
Actual Rd=0x0.	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 ROS 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8
Actual Rd=0x0.	Wr 1's     =0x8
Actual Rd=0x0.	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Advanced Error Capabilities and Control Register : Completion Timeout Prefix/Header Log Capable] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x10A5
Actual Rd=0x0.	Wr 1's     =0x10A5
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x10A5
Actual Rd=0x0.	Wr 1's     =0x10A5
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x10
Actual Rd=0x0.	Wr 1's     =0x10
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x10
Actual Rd=0x0.	Wr 1's     =0x10
Actual Rd=0x0.	

[Advanced Error Capabilities and Control Register : RsvdP_31-13] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFE0A5
Actual Rd=0x0.	Wr 1's     =0xFFFFE0A5
Actual Rd=0x0.	

[Header Log Register : Header Log 1] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WrSIv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Header Log Register : Header Log 2] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WrSIv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Header Log Register : Header Log 3] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WrSIv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Header Log Register : Header Log 4] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WrSIv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Root Error Command Register : Correctable Error Reporting Enable (RPs and RCECs)]  skipped.	

[Root Error Command Register : Correctable Error Reporting Enable (RPs and RCECs)]  skipped.	 skipped.	

[Root Error Command Register : Non-Fatal Error Reporting Enable (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Command Register : Fatal Error Reporting Enable (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Command Register : RsvdP_31-3 (RPs and RCECs)]  skipped.	

[Root Error Command Register : RsvdP_31-0 (Non-RPs and Non-RCECs and Non-BRs)] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	

[Root Error Status Register : ERR_COR Received (RPs and RCECs)]  skipped.	

[Root Error Status Register : ERR_COR Received (RPs and RCECs)]  skipped.	 skipped.	

[Root Error Status Register : Multiple ERR_COR Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : ERR_FATAL/NON_FATAL Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : Multiple ERR_FATAL/NONFATAL Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : First Uncorrectable Fatal (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : Non-Fatal Error Messages Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : Fatal Error Messages Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : ERR_COR Subclass (RPs and RCECs)]  skipped.	 skipped.	

[Root Error Status Register : RsvdZ_26-9 (RPs and RCECs)]  skipped.	

[Root Error Status Register : Advanced Error Interrupt Message Number (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : RsvdZ_31-0 (Non-RPs and Non-RCECs)] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	

[Error Source Identification Register : ERR_COR Source Identification (RPs and RCECs)]  skipped.	

[Error Source Identification Register : ERR_COR Source Identification (RPs and RCECs)]  skipped.	

[Error Source Identification Register : ERR_FATAL/NONFATAL Source Identification (RPs and RCECs)]  skipped.	 skipped.	

[Error Source Identification Register : RsvdZ_31-0 (Non-RPs and Non-RCECs)] 
Default: Expected=0x0, Actual=0x0	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WR[Uncorrectable Error Mask Reg @ 0x8]=0x0; clear
WR[Uncorrectable Error Severity Reg @ 0xC]=0x463010; restore defaults

Elapsed time: 2779 secs.

     Stopping Test: TD_1_7 Advanced Error Reporting Ext Cap Struct
     Number of: Fails (30); Aborts (0); Warnings (0); Alerts (0); Errors (48)



   Starting Test: TD_1_7 Advanced Error Reporting Ext Cap Struct
Rst = NOT
LS = 16.0 GT/s	LW = 8
This is a Basic Function.
(RO) Ext Cap Header = 0x14820001
(RW) Advanced Error Caps and Cntl = 0xA0

(RO) AER Capability Version = 0x2
(RO) End-End TLP Prefix Supported = 0x0
WR[Uncorrectable Error Status Reg @ 0x4]=0xFFFFFFFF; clear status bits
WR[Correctable Error Status Reg @ 0x10]=0xFFFFFFFF; clear status bits


INI path = /home/sd/cv/PCIeCV-5.0.195.0/linux/hwa/amd64/cv5/ini/1_07.ini
WR[Uncorrectable Error Mask Reg @ 0x8]=0xF8155FDE; toggle bits to see if writable
RD[Uncorrectable Error Mask Reg @ 0x8]=0x8155010; If not writable, unimplemented fields stay hardwired to 0
WR[Uncorrectable Error Mask Reg @ 0x8]=0x188020; restored defaults
Bits 4, 12, 16, 18, 20 of Uncorrectable Error Mask are settable.
WR[Uncorrectable Error Mask Reg @ 0x8]=0x7FAA021; for optional fields
RD[Uncorrectable Error Mask Reg @ 0x8]=0x188020; restored default fields
WR[Uncorrectable Error Mask Reg @ 0x8]=0x188020; restored default fields
Surprise Down Error Mask attribute(s) modified from ini default;  Mask bit is RW and Surprise Down Error Reporting capable; Test=RWS
ACS Violation Mask attribute(s) modified from ini default;  ACS Capable Downstream Port; Test=RWS
Uncorrectable Internal Error Mask attribute(s) modified from ini default;  Mask bit readwritable; Test=RWS and Default=1
MC Blocked TLP Mask attribute(s) modified from ini default;  Mask bit Read only; Test=RO and DefTstOn=0x3FF
MC Blocked TLP Status attribute(s) modified from ini default;  Mask bit Read only; Test=RO and DefTstOn=0x3FF
MC Blocked TLP Severity attribute(s) modified from ini default;  Mask bit Read only; Test=RO and No Default
AtomicOp Egress Blocked Mask attribute(s) modified from ini default;  PCIe V2 and AtomicOpRoutingSupported; Test=RWS
TLP Prefix Blocked Error Mask (RPs and SWs) attribute(s) modified from ini default;  PCIe V2 and End-end TLP Prefix unsupported; Test=RO and DefTstOn=0x3C
TLP Prefix Log Present attribute(s) modified from ini default;  PCIe V2 and End-End TLP Prefix unsupported; Def Test On = 0x3FF
TLP Prefix Blocked Error Mask (RPs and SWs) attribute(s) modified from ini default;  TLP Prefix Blocked Error Mask is RO; Test=RO and DefTstOn=0x3C
TLP Prefix Blocked Error Status (RPs and SWs) attribute(s) modified from ini default;  Mask is readonly; Test=RO and DefTstOn=0x3C
TLP Prefix Blocked Error Severity (RPs and SWs) attribute(s) modified from ini default;  Mask is readonly; Test=RO and No Default
Poisoned TLP Egress Blocked Mask (RPs and SWs) attribute(s) modified from ini default;  Capability Exists but Feature bit unsupported; Test=RO, Default=0, DefTstOn=0x2C
Poisoned TLP Egress Blocked Status (RPs and SWs) attribute(s) modified from ini default;  Capability Exists but Feature bit unsupported; Test=RO, Default=0, DefTstOn=0x2C
Poisoned TLP Egress Blocked Severity (RPs and SWs) attribute(s) modified from ini default;  Capability Exists but Feature bit unsupported; Test=RO, DefTstOn=0x2C
RsvdP_31-0 (Non-RPs and Non-RCECs and Non-BRs) attribute(s) modified from ini default;  PCIe V2 ; Test=RO
RsvdZ_31-0 (Non-RPs and Non-RCECs) attribute(s) modified from ini default;  PCIe V2 ; Test=RO
RD[Advance Error Capabilities and Control Reg @ 0x18]=0x000000A0
RD[Advanced Error Capability and Control Reg @ 0x18]=0xA0; 
ECRC Check Capable = 0x1
WR[Correctable Error Mask Reg @ 0x14]=0xFFFF3FFE; to locate mandatory fields
RD[Correctable Error Mask Reg @ 0x14]=0x31C0; unimplemented optional fields set
WR[Correctable Error Mask Reg @ 0x14]=0xF1C1; restore defaults
Bits 6, 7, 8, 12, 13 of Correctable Error Mask are settable.
WR[Correctable Error Mask Reg @ 0x14]=0xF1C1; find optional fields
RD[Correctable Error Mask Reg @ 0x14]=0xF1C1; 
WR[Correctable Error Mask Reg @ 0x14]=0xF1C1; restore defaults
Corrected Internal Error Mask attribute(s) modified from ini default;  Mask bit Readwrite; Test=RWS, Default=1
Header Log Overflow Mask attribute(s) modified from ini default;  Mask bit Readonly; Test=RWS and Default=1
ERR_COR Subclass (RPs and RCECs) attribute(s) modified from ini default;  ERR_COR Subclass unSupported; Test=RO


[Advanced Error Reporting Extended Capability Header Register : PCI Express Extended Capability ID] 
Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x1482FFFE
Actual Rd=0x1.	Wr 1's     =0x1482FFFF
Actual Rd=0x1.	
Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xFFFE
Actual Rd=0x1.	Wr 1's     =0xFFFF
Actual Rd=0x1.	

[Advanced Error Reporting Extended Capability Header Register : Capability Version] 
Default: Expected=0x2, Actual=0x2 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x2	Wr 1's Comp=0x148D0001
Actual Rd=0x2.	Wr 1's     =0x148F0001
Actual Rd=0x2.	
Default: Expected=0x2, Actual=0x2 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x2	Wr 1's Comp=0x8D00
Actual Rd=0x2.	Wr 1's     =0x8F00
Actual Rd=0x2.	
Default: Expected=0x2, Actual=0x2 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x2	Wr 1's Comp=0x148D
Actual Rd=0x2.	Wr 1's     =0x148F
Actual Rd=0x2.	
Default: Expected=0x2, Actual=0x2 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x2	Wr 1's Comp=0x8D
Actual Rd=0x2.	Wr 1's     =0x8F
Actual Rd=0x2.	

[Advanced Error Reporting Extended Capability Header Register : Next Capability Offset] 
 RO 4 byte(s)
Initl  Rd=0x148	Wr 1's Comp=0xEB720001
Actual Rd=0x148.	Wr 1's     =0xFFF20001
Actual Rd=0x148.	
 RO 2 byte(s)
Initl  Rd=0x148	Wr 1's Comp=0xEB72
Actual Rd=0x148.	Wr 1's     =0xFFF2
Actual Rd=0x148.	

[Uncorrectable Error Status Register : RsvdZ_3-1] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	

[Uncorrectable Error Status Register : Data Link Protocol Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Surprise Down Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : RsvdZ_11-6] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFC0
Actual Rd=0x0.	Wr 1's     =0xFC0
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFC0
Actual Rd=0x0.	Wr 1's     =0xFC0
Actual Rd=0x0.	

[Uncorrectable Error Status Register : Poisoned TLP Received Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Flow Control Protocol Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Completion Timeout Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Completer Abort Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	Wr1Clr=0x8000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	Wr1Clr=0x8000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Unexpected Completion Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10000
Actual Rd=0x0.	Wr1Clr=0x10000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100
Actual Rd=0x0.	Wr1Clr=0x100	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Receiver Overflow Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20000
Actual Rd=0x0.	Wr1Clr=0x20000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x200
Actual Rd=0x0.	Wr1Clr=0x200	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2
Actual Rd=0x0.	Wr1Clr=0x2	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2
Actual Rd=0x0.	Wr1Clr=0x2	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Malformed TLP Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40000
Actual Rd=0x0.	Wr1Clr=0x40000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x400
Actual Rd=0x0.	Wr1Clr=0x400	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4
Actual Rd=0x0.	Wr1Clr=0x4	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4
Actual Rd=0x0.	Wr1Clr=0x4	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : ECRC Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80000
Actual Rd=0x0.	Wr1Clr=0x80000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x800
Actual Rd=0x0.	Wr1Clr=0x800	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8
Actual Rd=0x0.	Wr1Clr=0x8	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8
Actual Rd=0x0.	Wr1Clr=0x8	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Unsupported Request Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100000
Actual Rd=0x0.	Wr1Clr=0x100000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : ACS Violation Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x200000
Actual Rd=0x0.	Wr1Clr=0x200000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : Uncorrectable Internal Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x400000
Actual Rd=0x0.	Wr1Clr=0x400000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : MC Blocked TLP Status] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x800000
Actual Rd=0x0.	Wr 1's     =0x800000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8000
Actual Rd=0x0.	Wr 1's     =0x8000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x80
Actual Rd=0x0.	Wr 1's     =0x80
Actual Rd=0x0.	

[Uncorrectable Error Status Register : AtomicOp Egress Blocked Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000000
Actual Rd=0x0.	Wr1Clr=0x1000000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100
Actual Rd=0x0.	Wr1Clr=0x100	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Uncorrectable Error Status Register : TLP Prefix Blocked Error Status (RPs and SWs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2000000
Actual Rd=0x0.	Wr 1's     =0x2000000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x200
Actual Rd=0x0.	Wr 1's     =0x200
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	

[Uncorrectable Error Status Register : TLP Prefix Blocked Error Status (Non-RPs and Non-SWs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Status Register : Poisoned TLP Egress Blocked Status (RPs and SWDNs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4000000
Actual Rd=0x0.	Wr 1's     =0x4000000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x400
Actual Rd=0x0.	Wr 1's     =0x400
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x4
Actual Rd=0x0.	Wr 1's     =0x4
Actual Rd=0x0.	

[Uncorrectable Error Status Register : Poisoned TLP Egress Blocked Status (Non-RPs and Non-SWDNs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Status Register : RsvdZ_31-27] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8000000
Actual Rd=0x0.	Wr 1's     =0xF8000000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF800
Actual Rd=0x0.	Wr 1's     =0xF800
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF8
Actual Rd=0x0.	Wr 1's     =0xF8
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : RsvdP_3-1] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x18802E
Actual Rd=0x0.	Wr 1's     =0x18802E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x802E
Actual Rd=0x0.	Wr 1's     =0x802E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2E
Actual Rd=0x0.	Wr 1's     =0x2E
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : Data Link Protocol Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x188030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x8030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x30	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Surprise Down Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x188020	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x8020	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x20	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : RsvdP_11-6] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x188FC0
Actual Rd=0x0.	Wr 1's     =0x188FC0
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8FC0
Actual Rd=0x0.	Wr 1's     =0x8FC0
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : Poisoned TLP Received Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x189000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x9000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1890	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x90	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Flow Control Protocol Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18A000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Flow Control Protocol Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xA000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Flow Control Protocol Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18A0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Flow Control Protocol Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xA0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Flow Control Protocol Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Completion Timeout Mask (Non-SWs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Uncorrectable Error Mask Register : Completion Timeout Mask (SWs)] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18C000	Completion Timeout Mask (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xC000	Completion Timeout Mask (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18C0	Completion Timeout Mask (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xC0	Completion Timeout Mask (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Completer Abort Mask] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x188000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Completer Abort Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x8000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Completer Abort Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1880	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Completer Abort Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x80	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Completer Abort Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Unexpected Completion Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x190000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1900	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x19	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x19	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Receiver Overflow Mask] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A0000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Overflow Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A00	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Overflow Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Overflow Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Overflow Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Malformed TLP Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1C0000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1C00	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1C	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1C	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : ECRC Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x180000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1800	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x18	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Unsupported Request Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x100000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x10	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x10	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : ACS Violation Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x200000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x2000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x20	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x20	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : Uncorrectable Internal Error Mask] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Mask Register : MC Blocked TLP Mask] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC00000
Actual Rd=0x0.	Wr 1's     =0xC00000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC000
Actual Rd=0x0.	Wr 1's     =0xC000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC0
Actual Rd=0x0.	Wr 1's     =0xC0
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC0
Actual Rd=0x0.	Wr 1's     =0xC0
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : AtomicOp Egress Blocked Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1400000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x140	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Mask Register : TLP Prefix Blocked Error Mask (RPs and SWs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2400000
Actual Rd=0x0.	Wr 1's     =0x2400000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x240
Actual Rd=0x0.	Wr 1's     =0x240
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	

[Uncorrectable Error Mask Register : TLP Prefix Blocked Error Mask (Non-RPs and Non-SWs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Mask Register : Poisoned TLP Egress Blocked Mask (RPs and SWDNs)] 
Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x400000
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x4400000
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x40
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x440
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x4
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.


[Uncorrectable Error Mask Register : Poisoned TLP Egress Blocked Mask (Non-RPs and Non-SWDNs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Mask Register : RsvdP_31-27] 
Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF4400000
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC400000
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF440
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC40
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF4
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.


[Uncorrectable Error Severity Register : RsvdP_3-1] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x46301E
Actual Rd=0x0.	Wr 1's     =0x46301E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x301E
Actual Rd=0x0.	Wr 1's     =0x301E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x1E
Actual Rd=0x0.	Wr 1's     =0x1E
Actual Rd=0x0.	

[Uncorrectable Error Severity Register : Data Link Protocol Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x463000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x3000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : Surprise Down Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x463010	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x3010	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : RsvdP_11-6] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x463FF0
Actual Rd=0x0.	Wr 1's     =0x463FF0
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3FF0
Actual Rd=0x0.	Wr 1's     =0x3FF0
Actual Rd=0x0.	

[Uncorrectable Error Severity Register : Poisoned TLP Received Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x463030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x3030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4630	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x30	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Flow Control Protocol Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x460030	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x30	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x4600	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : Completion Timeout Error Severity (Non-SWs)]  skipped.	 skipped.	 skipped.	 skipped.	

[Uncorrectable Error Severity Register : Completion Timeout Error Severity (SWs)] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x466030	Completion Timeout Error Severity (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x6030	Completion Timeout Error Severity (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4660	Completion Timeout Error Severity (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x60	Completion Timeout Error Severity (SWs) passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Completer Abort Error Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x46A030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xA030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x46A0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xA0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Unexpected Completion Error Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x472030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4720	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x47	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x47	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Receiver Overflow Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x442030	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x4420	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x44	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x44	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : Malformed TLP Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x422030	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x4220	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x42	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x42	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : ECRC Error Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4E2030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4E20	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4E	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4E	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Unsupported Request Error Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x562030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x5620	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x56	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x56	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : ACS Violation Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x662030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x6620	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x66	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x66	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : Uncorrectable Internal Error Severity] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x62030	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x620	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x6	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x6	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Uncorrectable Error Severity Register : MC Blocked TLP Severity] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC62030
Actual Rd=0x0.	Wr 1's     =0xC62030
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC620
Actual Rd=0x0.	Wr 1's     =0xC620
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC6
Actual Rd=0x0.	Wr 1's     =0xC6
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xC6
Actual Rd=0x0.	Wr 1's     =0xC6
Actual Rd=0x0.	

[Uncorrectable Error Severity Register : AtomicOp Egress Blocked Severity] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1462030	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x146	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Uncorrectable Error Severity Register : TLP Prefix Blocked Error Severity (RPs and SWs)] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2462030
Actual Rd=0x0.	Wr 1's     =0x2462030
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x246
Actual Rd=0x0.	Wr 1's     =0x246
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	

[Uncorrectable Error Severity Register : TLP Prefix Blocked Error Severity (Non-RPs and Non-SWs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Severity Register : Poisoned TLP Egress Blocked Severity (RPs and SWDNs)] 
Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x462030
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x4462030
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x46
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x446
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x0
Wr=0x0, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0x4
Wr=0x1, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.


[Uncorrectable Error Severity Register : Poisoned TLP Egress Blocked Severity (Non-RPs and Non-SWDNs)]  skipped.	 skipped.	 skipped.	

[Uncorrectable Error Severity Register : RsvdP_31-27] 
Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF4462030
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC462030
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF446
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC46
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.

Default: Expected=0x1, Actual=0x1 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xF4
Wr=0x1E, Actual Rd = 0x0, The Read-only field changed.

ERROR:  Read only field failed test.
Wr 1's     =0xFC
Wr=0x1F, Actual Rd = 0x1, The Read-only field changed.

ERROR:  Read only field failed test.

FAIL:  A Read Only (RO) field may not be changed by software.


[Correctable Error Status Register : Receiver Error Status] 
Default: Expected=0x1, Actual=0x1	
 RW1CS 4 byte(s)
Initl  Rd=0x1	Wr=0
Actual Rd=0x1.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : RsvdZ_5-1] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3E
Actual Rd=0x0.	Wr 1's     =0x3E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3E
Actual Rd=0x0.	Wr 1's     =0x3E
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x3E
Actual Rd=0x0.	Wr 1's     =0x3E
Actual Rd=0x0.	

[Correctable Error Status Register : Bad TLP Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : Bad DLLP Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : REPLAY_NUM Rollover Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100
Actual Rd=0x0.	Wr1Clr=0x100	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x100
Actual Rd=0x0.	Wr1Clr=0x100	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1
Actual Rd=0x0.	Wr1Clr=0x1	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : RsvdZ_11-9] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE00
Actual Rd=0x0.	Wr 1's     =0xE00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE00
Actual Rd=0x0.	Wr 1's     =0xE00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xE
Actual Rd=0x0.	Wr 1's     =0xE
Actual Rd=0x0.	

[Correctable Error Status Register : Replay Timer Timeout Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x1000
Actual Rd=0x0.	Wr1Clr=0x1000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x10
Actual Rd=0x0.	Wr1Clr=0x10	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : Advisory Non-Fatal Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x2000
Actual Rd=0x0.	Wr1Clr=0x2000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x20
Actual Rd=0x0.	Wr1Clr=0x20	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error status Register : Corrected Internal Error Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x4000
Actual Rd=0x0.	Wr1Clr=0x4000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x40
Actual Rd=0x0.	Wr1Clr=0x40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : Header Log Overflow Status] 
Default: Expected=0x0, Actual=0x0	
 RW1CS 4 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	Wr1Clr=0x8000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x8000
Actual Rd=0x0.	Wr1Clr=0x8000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 2 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 RW1CS 1 byte(s)
Initl  Rd=0x0	Wr=0
Actual Rd=0x0.	Wr 1's=0x80
Actual Rd=0x0.	Wr1Clr=0x80	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Correctable Error Status Register : RsvdZ_31-16] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFF0000
Actual Rd=0x0.	Wr 1's     =0xFFFF0000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFF
Actual Rd=0x0.	

[Correctable Error Mask Register : Receiver Error Mask] 
Default: Expected=0x1, Actual=0x1	
 RWSRO 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF1C1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF1C1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xC1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Receiver Error Mask passed RWS portion of RWSRO test	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : RsvdP_5-1] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF1FE
Actual Rd=0x0.	Wr 1's     =0xF1FE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xF1FE
Actual Rd=0x0.	Wr 1's     =0xF1FE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE
Actual Rd=0x0.	Wr 1's     =0xFE
Actual Rd=0x0.	

[Correctable Error Mask Register : Bad TLP Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF1C0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF1C0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xC0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : Bad DLLP Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF180	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF180	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x80	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : REPLAY_NUM Rollover Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF100	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF100	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : RsvdP_11-9] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE00
Actual Rd=0x0.	Wr 1's     =0xFE00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE00
Actual Rd=0x0.	Wr 1's     =0xFE00
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE
Actual Rd=0x0.	Wr 1's     =0xFE
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFE
Actual Rd=0x0.	Wr 1's     =0xFE
Actual Rd=0x0.	

[Correctable Error Mask Register : Replay Timer Timeout Mask] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xF000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF000	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xF0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Correctable Error Mask Register : Advisory Non-Fatal Error Mask] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xC000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xC000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xC0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xC0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Correctable Error Mask Register : Corrected Internal Error Mask] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xA000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xA000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xA0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xA0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Correctable Error Mask Register : Header Log Overflow Mask] 
Default: Expected=0x0, Actual=0x0	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x6000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x6000	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 2 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x60	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWS 1 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0x60	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Wr=0x1
Actual Rd=0x1.	<- Rest.


[Correctable Error Mask Register : RsvdP_31-16] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFE000
Actual Rd=0x0.	Wr 1's     =0xFFFFE000
Actual Rd=0x0.	
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFF
Actual Rd=0x0.	

[Advanced Error Capabilities and Control Register : First Error Pointer] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xBF
Actual Rd=0x0.	Wr 1's     =0xBF
Actual Rd=0x0.	WrSIv=0xFFFFFF40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
 ROS 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x1FF
Actual Rd=0x0.	Wr 1's     =0x1FF
Actual Rd=0x0.	WrSIv=0xFFFFFE00	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
 ROS 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xBF
Actual Rd=0x0.	Wr 1's     =0xBF
Actual Rd=0x0.	WrSIv=0xFFFFFF40	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Advanced Error Capabilities and Control Register : ECRC Generation Capable] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xC0
Actual Rd=0x1.	Wr 1's     =0xE0
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xC0
Actual Rd=0x1.	Wr 1's     =0xE0
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0xC0
Actual Rd=0x1.	Wr 1's     =0xE0
Actual Rd=0x1.	

[Advanced Error Capabilities and Control Register : ECRC Generation Enable] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x1	Wr=0x0
Actual Rd=0x0.	Initl  Rd=0x1	Wr=0x1
Actual Rd=0x1.	WrSILv=0xE0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xE0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0xE0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Advanced Error Capabilities and Control Register : ECRC Check Capable] 
 RO 4 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x20
Actual Rd=0x1.	Wr 1's     =0xA0
Actual Rd=0x1.	
 RO 2 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x20
Actual Rd=0x1.	Wr 1's     =0xA0
Actual Rd=0x1.	
 RO 1 byte(s)
Initl  Rd=0x1	Wr 1's Comp=0x20
Actual Rd=0x1.	Wr 1's     =0xA0
Actual Rd=0x1.	

[Advanced Error Capabilities and Control Register : ECRC Check Enable] 
Default: Expected=0x1, Actual=0x1	
 RWS 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1A0	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x1, Actual=0x1	
 RWS 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x1.	Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x1	Pre-Rst Rd=0x1	Post-Rst Rd=0x1	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Advanced Error Capabilities and Control Register : Multiple Header Recording Capable] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2A0
Actual Rd=0x0.	Wr 1's     =0x2A0
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2A0
Actual Rd=0x0.	Wr 1's     =0x2A0
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x2
Actual Rd=0x0.	Wr 1's     =0x2
Actual Rd=0x0.	

[Advanced Error Capabilities and Control Register : Multiple Header Recording Enable] 
Default: Expected=0x0, Actual=0x0	
 RWSRO 4 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4A0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Initl  Rd=0x0	Wr 1's Comp=0x4A0
Actual Rd=0x0.	Wr 1's     =0x4A0
Actual Rd=0x0.	Multiple Header Recording Enable - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4A0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Initl  Rd=0x0	Wr 1's Comp=0x4A0
Actual Rd=0x0.	Wr 1's     =0x4A0
Actual Rd=0x0.	Multiple Header Recording Enable - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWSRO 2 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Initl  Rd=0x0	Wr 1's Comp=0x4
Actual Rd=0x0.	Wr 1's     =0x4
Actual Rd=0x0.	Multiple Header Recording Enable - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.

Default: Expected=0x0, Actual=0x0	
 RWSRO 1 byte(s)
Initl  Rd=0x0	Wr=0x1
Actual Rd=0x0, RW mis-match.
Initl  Rd=0x0	Wr=0x0
Actual Rd=0x0.	WrSILv=0x4	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	Initl  Rd=0x0	Wr 1's Comp=0x4
Actual Rd=0x0.	Wr 1's     =0x4
Actual Rd=0x0.	Multiple Header Recording Enable - RW test mis-match, but passed RO portion of test.	Wr=0x0
Actual Rd=0x0.	<- Rest.


[Advanced Error Capabilities and Control Register : TLP Prefix Log Present] 
Default: Expected=0x0, Actual=0x0	
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8A0
Actual Rd=0x0.	Wr 1's     =0x8A0
Actual Rd=0x0.	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 ROS 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8A0
Actual Rd=0x0.	Wr 1's     =0x8A0
Actual Rd=0x0.	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 ROS 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8
Actual Rd=0x0.	Wr 1's     =0x8
Actual Rd=0x0.	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	
Default: Expected=0x0, Actual=0x0	
 ROS 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x8
Actual Rd=0x0.	Wr 1's     =0x8
Actual Rd=0x0.	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Advanced Error Capabilities and Control Register : Completion Timeout Prefix/Header Log Capable] 
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x10A0
Actual Rd=0x0.	Wr 1's     =0x10A0
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x10A0
Actual Rd=0x0.	Wr 1's     =0x10A0
Actual Rd=0x0.	
 RO 2 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x10
Actual Rd=0x0.	Wr 1's     =0x10
Actual Rd=0x0.	
 RO 1 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0x10
Actual Rd=0x0.	Wr 1's     =0x10
Actual Rd=0x0.	

[Advanced Error Capabilities and Control Register : RsvdP_31-13] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFE0A0
Actual Rd=0x0.	Wr 1's     =0xFFFFE0A0
Actual Rd=0x0.	

[Header Log Register : Header Log 1] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WrSIv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Header Log Register : Header Log 2] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WrSIv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Header Log Register : Header Log 3] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WrSIv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Header Log Register : Header Log 4] 
 ROS 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WrSIv=0x0	Pre-Rst Rd=0x0	Post-Rst Rd=0x0	

[Root Error Command Register : Correctable Error Reporting Enable (RPs and RCECs)]  skipped.	

[Root Error Command Register : Correctable Error Reporting Enable (RPs and RCECs)]  skipped.	 skipped.	

[Root Error Command Register : Non-Fatal Error Reporting Enable (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Command Register : Fatal Error Reporting Enable (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Command Register : RsvdP_31-3 (RPs and RCECs)]  skipped.	

[Root Error Command Register : RsvdP_31-0 (Non-RPs and Non-RCECs and Non-BRs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	

[Root Error Status Register : ERR_COR Received (RPs and RCECs)]  skipped.	

[Root Error Status Register : ERR_COR Received (RPs and RCECs)]  skipped.	 skipped.	

[Root Error Status Register : Multiple ERR_COR Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : ERR_FATAL/NON_FATAL Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : Multiple ERR_FATAL/NONFATAL Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : First Uncorrectable Fatal (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : Non-Fatal Error Messages Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : Fatal Error Messages Received (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : ERR_COR Subclass (RPs and RCECs)]  skipped.	 skipped.	

[Root Error Status Register : RsvdZ_26-9 (RPs and RCECs)]  skipped.	

[Root Error Status Register : Advanced Error Interrupt Message Number (RPs and RCECs)]  skipped.	 skipped.	 skipped.	

[Root Error Status Register : RsvdZ_31-0 (Non-RPs and Non-RCECs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	

[Error Source Identification Register : ERR_COR Source Identification (RPs and RCECs)]  skipped.	

[Error Source Identification Register : ERR_COR Source Identification (RPs and RCECs)]  skipped.	

[Error Source Identification Register : ERR_FATAL/NONFATAL Source Identification (RPs and RCECs)]  skipped.	 skipped.	

[Error Source Identification Register : RsvdZ_31-0 (Non-RPs and Non-RCECs)] 
Default: Expected=0x0, Actual=0x0 using Type=ROS	
 RO 4 byte(s)
Initl  Rd=0x0	Wr 1's Comp=0xFFFFFFFF
Actual Rd=0x0.	Wr 1's     =0xFFFFFFFF
Actual Rd=0x0.	WR[Uncorrectable Error Mask Reg @ 0x8]=0x0; clear
WR[Uncorrectable Error Severity Reg @ 0xC]=0x463010; restore defaults

Elapsed time: 1 secs.

     Stopping Test: TD_1_7 Advanced Error Reporting Ext Cap Struct
     Number of: Fails (12); Aborts (0); Warnings (0); Alerts (0); Errors (24)

Failed:    SBR  16.0 GT/s  TD_1_7  Advanced Error Reporting Ext Cap Struct
Failed:    LDE  16.0 GT/s  TD_1_7  Advanced Error Reporting Ext Cap Struct
Failed:    NOT  16.0 GT/s  TD_1_7  Advanced Error Reporting Ext Cap Struct
           Cumulative Test Summary
       Number of Tests SKIPPED:       0
       Number of Tests PASSED:        0
       Number of Tests FAILED:        3
 Total Number of Tests RUN:           3

Elapsed time: 92:38
Test(s) completed at 2025/03/17 20:26:34
End of PCIECV Testing.
Total Log Summary [ Fails (72); Aborts (0); Warnings (0); Alerts (0); Errors (120) ]
