

================================================================
== Vivado HLS Report for 'compute'
================================================================
* Date:           Sat Apr 15 13:46:28 2017

* Version:        2016.3 (Build 1721985 on Tue Nov 29 18:45:36 MST 2016)
* Project:        sharpen_kernel
* Solution:       solution_OCL_REGION_0
* Product family: virtex7
* Target device:  xc7vx690tffg1157-2


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|      3.42|        1.35|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    1|  570|    1|  570|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+-----+-----+----------+-----------+-----------+------+----------+
        |          |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name| min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+-----+-----+----------+-----------+-----------+------+----------+
        |- Loop 1  |  532|  532|         5|          1|          1|   529|    yes   |
        +----------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|      -|       0|    1807|
|FIFO             |        -|      -|       -|       -|
|Instance         |        -|      -|     576|     640|
|Memory           |        -|      -|       -|       -|
|Multiplexer      |        -|      -|       -|      85|
|Register         |        -|      -|    3233|      19|
+-----------------+---------+-------+--------+--------+
|Total            |        0|      0|    3809|    2551|
+-----------------+---------+-------+--------+--------+
|Available        |     2940|   3600|  866400|  433200|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |        0|      0|   ~0   |   ~0   |
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +---------------------------------------------+-----------------------------------------+---------+-------+-----+-----+
    |                   Instance                  |                  Module                 | BRAM_18K| DSP48E|  FF | LUT |
    +---------------------------------------------+-----------------------------------------+---------+-------+-----+-----+
    |sharpen_kernel_sdiv_32ns_32ns_32_36_seq_U14  |sharpen_kernel_sdiv_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    |sharpen_kernel_srem_32ns_32ns_32_36_seq_U13  |sharpen_kernel_srem_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    +---------------------------------------------+-----------------------------------------+---------+-------+-----+-----+
    |Total                                        |                                         |        0|      0|  576|  640|
    +---------------------------------------------+-----------------------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------+----------+-------+---+----+------------+------------+
    |          Variable Name         | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |assign_97_1_fu_2718_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_97_2_fu_2778_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_97_3_fu_2838_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_97_4_fu_2898_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_97_5_fu_2958_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_97_6_fu_3018_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_97_7_fu_3078_p2          |     +    |      0|  0|  16|          16|          16|
    |assign_s_fu_3127_p2             |     +    |      0|  0|  16|          16|          16|
    |input_index_1_fu_963_p2         |     +    |      0|  0|  10|          10|           1|
    |output_index_2_fu_1137_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_3_fu_1195_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_4_fu_1253_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_5_fu_1311_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_6_fu_1369_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_7_fu_1427_p2       |     +    |      0|  0|  13|          13|           8|
    |output_index_cp_fu_3142_p2      |     +    |      0|  0|  13|           9|          13|
    |p_1_fu_1122_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_2_fu_1180_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_3_fu_1238_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_4_fu_1296_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_5_fu_1354_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_6_fu_1412_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_7_fu_1470_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_fu_2651_p2                    |     +    |      0|  0|  32|          32|          32|
    |q_1_fu_1117_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_2_fu_1175_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_3_fu_1233_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_4_fu_1291_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_5_fu_1349_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_6_fu_1407_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_7_fu_1465_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_fu_2646_p2                    |     +    |      0|  0|  32|          32|          32|
    |sum_1_fu_2724_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_2_fu_2784_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_3_fu_2844_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_4_fu_2904_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_5_fu_2964_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_6_fu_3024_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_7_fu_3084_p2                |     +    |      0|  0|   8|          16|          16|
    |sum_fu_3132_p2                  |     +    |      0|  0|   8|          16|          16|
    |tmp_1_fu_949_p2                 |     +    |      0|  0|  32|          32|          32|
    |tmp_2_fu_953_p2                 |     +    |      0|  0|  32|          32|          32|
    |tmp_7_fu_1017_p2                |     +    |      0|  0|  13|          13|           9|
    |tmp_8_fu_1031_p2                |     +    |      0|  0|  13|          13|           9|
    |assign_110_1_fu_2730_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_110_2_fu_2790_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_110_3_fu_2850_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_110_4_fu_2910_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_110_5_fu_2970_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_110_6_fu_3030_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_110_7_fu_3090_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_1_fu_3157_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_2_fu_3166_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_3_fu_3175_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_4_fu_3184_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_5_fu_3193_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_6_fu_3202_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_112_7_fu_3211_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_1_fu_3161_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_2_fu_3170_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_3_fu_3179_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_4_fu_3188_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_5_fu_3197_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_6_fu_3206_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_115_7_fu_3215_p2         |     -    |      0|  0|   8|          16|          16|
    |assign_1_fu_3136_p2             |     -    |      0|  0|   8|          16|          16|
    |assign_2_fu_3220_p2             |     -    |      0|  0|   8|          16|          16|
    |assign_3_fu_3224_p2             |     -    |      0|  0|   8|          16|          16|
    |p_neg1_fu_1043_p2               |     -    |      0|  0|  13|           8|          13|
    |p_neg_t2_fu_1061_p2             |     -    |      0|  0|  13|           1|          13|
    |p_neg_t_fu_1085_p2              |     -    |      0|  0|  10|           1|          10|
    |tmp_fu_927_p2                   |     -    |      0|  0|  32|          32|          32|
    |tmp_s_fu_943_p2                 |     -    |      0|  0|  32|          32|          32|
    |or_cond7_1_fu_2706_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_2_fu_2766_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_3_fu_2826_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_4_fu_2886_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_5_fu_2946_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_6_fu_3006_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_7_fu_3066_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond7_fu_3116_p2             |    and   |      0|  0|   1|           1|           1|
    |tmp10_fu_2881_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp11_fu_2935_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp12_fu_2941_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp13_fu_2995_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp14_fu_3001_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp15_fu_3055_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp16_fu_3061_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp1_fu_3106_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp2_fu_3112_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp3_fu_2695_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp4_fu_2701_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp5_fu_2755_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp6_fu_2761_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp7_fu_2815_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp8_fu_2821_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp9_fu_2875_p2                 |    and   |      0|  0|   1|           1|           1|
    |exitcond3_fu_957_p2             |   icmp   |      0|  0|   4|          10|          10|
    |icmp_fu_1011_p2                 |   icmp   |      0|  0|   3|           6|           1|
    |slt10_fu_1359_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt11_fu_2921_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt12_fu_1417_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt13_fu_2981_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt14_fu_1475_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt15_fu_3041_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt1_fu_2661_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt2_fu_1127_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt3_fu_2681_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt4_fu_1185_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt5_fu_2741_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt6_fu_1243_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt7_fu_2801_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt8_fu_1301_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt9_fu_2861_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt_fu_2656_p2                  |   icmp   |      0|  0|  11|          32|          32|
    |tmp_12_fu_2666_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_13_fu_2671_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_1_fu_1132_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_2_fu_1190_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_3_fu_1248_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_4_fu_1306_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_5_fu_1364_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_6_fu_1422_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_56_7_fu_1480_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_1_fu_2691_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_2_fu_2751_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_3_fu_2811_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_4_fu_2871_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_5_fu_2931_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_6_fu_2991_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_57_7_fu_3051_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_6_fu_1037_p2                |   icmp   |      0|  0|   5|          13|           1|
    |ap_enable_pp0                   |    or    |      0|  0|   1|           1|           1|
    |output_index_2_cast_fu_1143_p2  |    or    |      0|  0|   8|           6|           1|
    |output_index_3_cast_fu_1201_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_4_cast_fu_1259_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_5_cast_fu_1317_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_6_cast_fu_1375_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_7_cast_fu_1433_p2  |    or    |      0|  0|   8|           6|           3|
    |i_fu_2607_p3                    |  select  |      0|  0|  13|           1|          13|
    |stencil_buf_0_17_2_fu_2542_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_1_16_2_fu_2493_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_2_16_2_fu_2500_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_3_16_2_fu_2507_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_4_16_2_fu_2514_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_5_16_2_fu_2521_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_6_16_2_fu_2528_p3   |  select  |      0|  0|  16|           1|          16|
    |stencil_buf_7_16_2_fu_2535_p3   |  select  |      0|  0|  16|           1|          16|
    |tmp_11_fu_2635_p3               |  select  |      0|  0|  10|           1|          10|
    |rev10_fu_2916_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev11_fu_2925_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev12_fu_2976_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev13_fu_2985_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev14_fu_3036_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev15_fu_3045_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev1_fu_3101_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev2_fu_2676_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev3_fu_2685_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev4_fu_2736_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev5_fu_2745_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev6_fu_2796_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev7_fu_2805_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev8_fu_2856_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev9_fu_2865_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev_fu_3096_p2                  |    xor   |      0|  0|   2|           1|           2|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |Total                           |          |      0|  0|1807|        2553|        2654|
    +--------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                |  72|         40|    1|         40|
    |ap_enable_reg_pp0_iter1  |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter2  |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter4  |   1|          2|    1|          2|
    |input_index_reg_894      |  10|          2|   10|         20|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    |  85|         48|   14|         66|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------------------------+----+----+-----+-----------+
    |                           Name                          | FF | LUT| Bits| Const Bits|
    +---------------------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                                |  39|   0|   39|          0|
    |ap_enable_reg_pp0_iter0                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                                  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                                  |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter1_tmp_4_reg_4232                 |  10|   0|   13|          3|
    |ap_pipeline_reg_pp0_iter2_or_cond7_1_reg_4581            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_2_reg_4590            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_3_reg_4599            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_4_reg_4608            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_5_reg_4617            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_6_reg_4626            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_or_cond7_7_reg_4635            |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter2_stencil_buf_1_16_2_reg_4521    |  16|   0|   16|          0|
    |ap_pipeline_reg_pp0_iter2_stencil_buf_2_7_load_reg_4491  |  16|   0|   16|          0|
    |ap_pipeline_reg_pp0_iter3_or_cond7_reg_4644              |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter3_tmp_25_reg_4653                |  10|   0|   10|          0|
    |assign_110_1_reg_4585                                    |  16|   0|   16|          0|
    |assign_110_2_reg_4594                                    |  16|   0|   16|          0|
    |assign_110_3_reg_4603                                    |  16|   0|   16|          0|
    |assign_110_4_reg_4612                                    |  16|   0|   16|          0|
    |assign_110_5_reg_4621                                    |  16|   0|   16|          0|
    |assign_110_6_reg_4630                                    |  16|   0|   16|          0|
    |assign_110_7_reg_4639                                    |  16|   0|   16|          0|
    |assign_115_1_reg_4658                                    |  16|   0|   16|          0|
    |assign_115_2_reg_4663                                    |  16|   0|   16|          0|
    |assign_115_3_reg_4668                                    |  16|   0|   16|          0|
    |assign_115_4_reg_4673                                    |  16|   0|   16|          0|
    |assign_115_5_reg_4678                                    |  16|   0|   16|          0|
    |assign_115_6_reg_4683                                    |  16|   0|   16|          0|
    |assign_115_7_reg_4688                                    |  16|   0|   16|          0|
    |assign_1_reg_4648                                        |  16|   0|   16|          0|
    |assign_3_reg_4693                                        |  16|   0|   16|          0|
    |exitcond3_reg_4223                                       |   1|   0|    1|          0|
    |icmp_reg_4289                                            |   1|   0|    1|          0|
    |input_index_reg_894                                      |  10|   0|   10|          0|
    |or_cond7_1_reg_4581                                      |   1|   0|    1|          0|
    |or_cond7_2_reg_4590                                      |   1|   0|    1|          0|
    |or_cond7_3_reg_4599                                      |   1|   0|    1|          0|
    |or_cond7_4_reg_4608                                      |   1|   0|    1|          0|
    |or_cond7_5_reg_4617                                      |   1|   0|    1|          0|
    |or_cond7_6_reg_4626                                      |   1|   0|    1|          0|
    |or_cond7_7_reg_4635                                      |   1|   0|    1|          0|
    |or_cond7_reg_4644                                        |   1|   0|    1|          0|
    |p_neg_t2_reg_4315                                        |  10|   0|   13|          3|
    |p_neg_t_reg_4320                                         |  10|   0|   10|          0|
    |q_1_reg_4329                                             |  32|   0|   32|          0|
    |q_2_reg_4349                                             |  32|   0|   32|          0|
    |q_3_reg_4369                                             |  32|   0|   32|          0|
    |q_4_reg_4389                                             |  32|   0|   32|          0|
    |q_5_reg_4409                                             |  32|   0|   32|          0|
    |q_6_reg_4429                                             |  32|   0|   32|          0|
    |q_7_reg_4449                                             |  32|   0|   32|          0|
    |slt10_reg_4415                                           |   1|   0|    1|          0|
    |slt12_reg_4435                                           |   1|   0|    1|          0|
    |slt14_reg_4455                                           |   1|   0|    1|          0|
    |slt1_reg_4566                                            |   1|   0|    1|          0|
    |slt2_reg_4335                                            |   1|   0|    1|          0|
    |slt4_reg_4355                                            |   1|   0|    1|          0|
    |slt6_reg_4375                                            |   1|   0|    1|          0|
    |slt8_reg_4395                                            |   1|   0|    1|          0|
    |slt_reg_4561                                             |   1|   0|    1|          0|
    |stencil_buf_0_10_fu_188                                  |  16|   0|   16|          0|
    |stencil_buf_0_11_fu_192                                  |  16|   0|   16|          0|
    |stencil_buf_0_12_fu_196                                  |  16|   0|   16|          0|
    |stencil_buf_0_13_fu_200                                  |  16|   0|   16|          0|
    |stencil_buf_0_14_fu_204                                  |  16|   0|   16|          0|
    |stencil_buf_0_15_fu_208                                  |  16|   0|   16|          0|
    |stencil_buf_0_17_2_reg_4556                              |  16|   0|   16|          0|
    |stencil_buf_0_1_fu_152                                   |  16|   0|   16|          0|
    |stencil_buf_0_1_s_fu_148                                 |  16|   0|   16|          0|
    |stencil_buf_0_2_fu_156                                   |  16|   0|   16|          0|
    |stencil_buf_0_3_fu_160                                   |  16|   0|   16|          0|
    |stencil_buf_0_4_fu_164                                   |  16|   0|   16|          0|
    |stencil_buf_0_5_fu_168                                   |  16|   0|   16|          0|
    |stencil_buf_0_6_fu_172                                   |  16|   0|   16|          0|
    |stencil_buf_0_7_fu_176                                   |  16|   0|   16|          0|
    |stencil_buf_0_7_load_reg_4465                            |  16|   0|   16|          0|
    |stencil_buf_0_8_fu_180                                   |  16|   0|   16|          0|
    |stencil_buf_0_8_load_reg_4470                            |  16|   0|   16|          0|
    |stencil_buf_0_9_fu_184                                   |  16|   0|   16|          0|
    |stencil_buf_1_0_fu_216                                   |  16|   0|   16|          0|
    |stencil_buf_1_0_load_reg_4475                            |  16|   0|   16|          0|
    |stencil_buf_1_0_s_fu_212                                 |  16|   0|   16|          0|
    |stencil_buf_1_10_fu_256                                  |  16|   0|   16|          0|
    |stencil_buf_1_11_fu_260                                  |  16|   0|   16|          0|
    |stencil_buf_1_12_fu_264                                  |  16|   0|   16|          0|
    |stencil_buf_1_13_fu_268                                  |  16|   0|   16|          0|
    |stencil_buf_1_14_fu_272                                  |  16|   0|   16|          0|
    |stencil_buf_1_16_2_reg_4521                              |  16|   0|   16|          0|
    |stencil_buf_1_1_fu_220                                   |  16|   0|   16|          0|
    |stencil_buf_1_2_fu_224                                   |  16|   0|   16|          0|
    |stencil_buf_1_3_fu_228                                   |  16|   0|   16|          0|
    |stencil_buf_1_4_fu_232                                   |  16|   0|   16|          0|
    |stencil_buf_1_5_fu_236                                   |  16|   0|   16|          0|
    |stencil_buf_1_6_fu_240                                   |  16|   0|   16|          0|
    |stencil_buf_1_7_fu_244                                   |  16|   0|   16|          0|
    |stencil_buf_1_7_load_reg_4480                            |  16|   0|   16|          0|
    |stencil_buf_1_8_fu_248                                   |  16|   0|   16|          0|
    |stencil_buf_1_8_load_reg_4486                            |  16|   0|   16|          0|
    |stencil_buf_1_9_fu_252                                   |  16|   0|   16|          0|
    |stencil_buf_2_0_fu_280                                   |  16|   0|   16|          0|
    |stencil_buf_2_0_s_fu_276                                 |  16|   0|   16|          0|
    |stencil_buf_2_10_fu_320                                  |  16|   0|   16|          0|
    |stencil_buf_2_11_fu_324                                  |  16|   0|   16|          0|
    |stencil_buf_2_12_fu_328                                  |  16|   0|   16|          0|
    |stencil_buf_2_13_fu_332                                  |  16|   0|   16|          0|
    |stencil_buf_2_14_fu_336                                  |  16|   0|   16|          0|
    |stencil_buf_2_16_2_reg_4526                              |  16|   0|   16|          0|
    |stencil_buf_2_1_fu_284                                   |  16|   0|   16|          0|
    |stencil_buf_2_2_fu_288                                   |  16|   0|   16|          0|
    |stencil_buf_2_3_fu_292                                   |  16|   0|   16|          0|
    |stencil_buf_2_4_fu_296                                   |  16|   0|   16|          0|
    |stencil_buf_2_5_fu_300                                   |  16|   0|   16|          0|
    |stencil_buf_2_6_fu_304                                   |  16|   0|   16|          0|
    |stencil_buf_2_7_fu_308                                   |  16|   0|   16|          0|
    |stencil_buf_2_7_load_reg_4491                            |  16|   0|   16|          0|
    |stencil_buf_2_8_fu_312                                   |  16|   0|   16|          0|
    |stencil_buf_2_9_fu_316                                   |  16|   0|   16|          0|
    |stencil_buf_3_0_fu_344                                   |  16|   0|   16|          0|
    |stencil_buf_3_0_s_fu_340                                 |  16|   0|   16|          0|
    |stencil_buf_3_10_fu_384                                  |  16|   0|   16|          0|
    |stencil_buf_3_11_fu_388                                  |  16|   0|   16|          0|
    |stencil_buf_3_12_fu_392                                  |  16|   0|   16|          0|
    |stencil_buf_3_13_fu_396                                  |  16|   0|   16|          0|
    |stencil_buf_3_14_fu_400                                  |  16|   0|   16|          0|
    |stencil_buf_3_16_2_reg_4531                              |  16|   0|   16|          0|
    |stencil_buf_3_1_fu_348                                   |  16|   0|   16|          0|
    |stencil_buf_3_2_fu_352                                   |  16|   0|   16|          0|
    |stencil_buf_3_3_fu_356                                   |  16|   0|   16|          0|
    |stencil_buf_3_4_fu_360                                   |  16|   0|   16|          0|
    |stencil_buf_3_5_fu_364                                   |  16|   0|   16|          0|
    |stencil_buf_3_6_fu_368                                   |  16|   0|   16|          0|
    |stencil_buf_3_7_fu_372                                   |  16|   0|   16|          0|
    |stencil_buf_3_7_load_reg_4496                            |  16|   0|   16|          0|
    |stencil_buf_3_8_fu_376                                   |  16|   0|   16|          0|
    |stencil_buf_3_9_fu_380                                   |  16|   0|   16|          0|
    |stencil_buf_4_0_fu_408                                   |  16|   0|   16|          0|
    |stencil_buf_4_0_s_fu_404                                 |  16|   0|   16|          0|
    |stencil_buf_4_10_fu_448                                  |  16|   0|   16|          0|
    |stencil_buf_4_11_fu_452                                  |  16|   0|   16|          0|
    |stencil_buf_4_12_fu_456                                  |  16|   0|   16|          0|
    |stencil_buf_4_13_fu_460                                  |  16|   0|   16|          0|
    |stencil_buf_4_14_fu_464                                  |  16|   0|   16|          0|
    |stencil_buf_4_16_2_reg_4536                              |  16|   0|   16|          0|
    |stencil_buf_4_1_fu_412                                   |  16|   0|   16|          0|
    |stencil_buf_4_2_fu_416                                   |  16|   0|   16|          0|
    |stencil_buf_4_3_fu_420                                   |  16|   0|   16|          0|
    |stencil_buf_4_4_fu_424                                   |  16|   0|   16|          0|
    |stencil_buf_4_5_fu_428                                   |  16|   0|   16|          0|
    |stencil_buf_4_6_fu_432                                   |  16|   0|   16|          0|
    |stencil_buf_4_7_fu_436                                   |  16|   0|   16|          0|
    |stencil_buf_4_7_load_reg_4501                            |  16|   0|   16|          0|
    |stencil_buf_4_8_fu_440                                   |  16|   0|   16|          0|
    |stencil_buf_4_9_fu_444                                   |  16|   0|   16|          0|
    |stencil_buf_5_0_fu_472                                   |  16|   0|   16|          0|
    |stencil_buf_5_0_s_fu_468                                 |  16|   0|   16|          0|
    |stencil_buf_5_10_fu_512                                  |  16|   0|   16|          0|
    |stencil_buf_5_11_fu_516                                  |  16|   0|   16|          0|
    |stencil_buf_5_12_fu_520                                  |  16|   0|   16|          0|
    |stencil_buf_5_13_fu_524                                  |  16|   0|   16|          0|
    |stencil_buf_5_14_fu_528                                  |  16|   0|   16|          0|
    |stencil_buf_5_16_2_reg_4541                              |  16|   0|   16|          0|
    |stencil_buf_5_1_fu_476                                   |  16|   0|   16|          0|
    |stencil_buf_5_2_fu_480                                   |  16|   0|   16|          0|
    |stencil_buf_5_3_fu_484                                   |  16|   0|   16|          0|
    |stencil_buf_5_4_fu_488                                   |  16|   0|   16|          0|
    |stencil_buf_5_5_fu_492                                   |  16|   0|   16|          0|
    |stencil_buf_5_6_fu_496                                   |  16|   0|   16|          0|
    |stencil_buf_5_7_fu_500                                   |  16|   0|   16|          0|
    |stencil_buf_5_7_load_reg_4506                            |  16|   0|   16|          0|
    |stencil_buf_5_8_fu_504                                   |  16|   0|   16|          0|
    |stencil_buf_5_9_fu_508                                   |  16|   0|   16|          0|
    |stencil_buf_6_0_fu_536                                   |  16|   0|   16|          0|
    |stencil_buf_6_0_s_fu_532                                 |  16|   0|   16|          0|
    |stencil_buf_6_10_fu_576                                  |  16|   0|   16|          0|
    |stencil_buf_6_11_fu_580                                  |  16|   0|   16|          0|
    |stencil_buf_6_12_fu_584                                  |  16|   0|   16|          0|
    |stencil_buf_6_13_fu_588                                  |  16|   0|   16|          0|
    |stencil_buf_6_14_fu_592                                  |  16|   0|   16|          0|
    |stencil_buf_6_16_2_reg_4546                              |  16|   0|   16|          0|
    |stencil_buf_6_1_fu_540                                   |  16|   0|   16|          0|
    |stencil_buf_6_2_fu_544                                   |  16|   0|   16|          0|
    |stencil_buf_6_3_fu_548                                   |  16|   0|   16|          0|
    |stencil_buf_6_4_fu_552                                   |  16|   0|   16|          0|
    |stencil_buf_6_5_fu_556                                   |  16|   0|   16|          0|
    |stencil_buf_6_6_fu_560                                   |  16|   0|   16|          0|
    |stencil_buf_6_7_fu_564                                   |  16|   0|   16|          0|
    |stencil_buf_6_7_load_reg_4511                            |  16|   0|   16|          0|
    |stencil_buf_6_8_fu_568                                   |  16|   0|   16|          0|
    |stencil_buf_6_9_fu_572                                   |  16|   0|   16|          0|
    |stencil_buf_7_0_fu_600                                   |  16|   0|   16|          0|
    |stencil_buf_7_0_s_fu_596                                 |  16|   0|   16|          0|
    |stencil_buf_7_10_fu_640                                  |  16|   0|   16|          0|
    |stencil_buf_7_11_fu_644                                  |  16|   0|   16|          0|
    |stencil_buf_7_12_fu_648                                  |  16|   0|   16|          0|
    |stencil_buf_7_13_fu_652                                  |  16|   0|   16|          0|
    |stencil_buf_7_14_fu_656                                  |  16|   0|   16|          0|
    |stencil_buf_7_16_2_reg_4551                              |  16|   0|   16|          0|
    |stencil_buf_7_1_fu_604                                   |  16|   0|   16|          0|
    |stencil_buf_7_2_fu_608                                   |  16|   0|   16|          0|
    |stencil_buf_7_3_fu_612                                   |  16|   0|   16|          0|
    |stencil_buf_7_4_fu_616                                   |  16|   0|   16|          0|
    |stencil_buf_7_5_fu_620                                   |  16|   0|   16|          0|
    |stencil_buf_7_6_fu_624                                   |  16|   0|   16|          0|
    |stencil_buf_7_7_fu_628                                   |  16|   0|   16|          0|
    |stencil_buf_7_7_load_reg_4516                            |  16|   0|   16|          0|
    |stencil_buf_7_8_fu_632                                   |  16|   0|   16|          0|
    |stencil_buf_7_9_fu_636                                   |  16|   0|   16|          0|
    |tile_index_dim0_reg_4163                                 |  32|   0|   32|          0|
    |tile_index_dim1_reg_4169                                 |  32|   0|   32|          0|
    |tmp_12_reg_4571                                          |   1|   0|    1|          0|
    |tmp_13_reg_4576                                          |   1|   0|    1|          0|
    |tmp_1_reg_4199                                           |  32|   0|   32|          0|
    |tmp_20_reg_4237                                          |   1|   0|    1|          0|
    |tmp_25_reg_4653                                          |  10|   0|   10|          0|
    |tmp_2_reg_4211                                           |  32|   0|   32|          0|
    |tmp_32_reg_4325                                          |   1|   0|    1|          0|
    |tmp_34_reg_4345                                          |   1|   0|    1|          0|
    |tmp_36_reg_4365                                          |   1|   0|    1|          0|
    |tmp_38_reg_4385                                          |   1|   0|    1|          0|
    |tmp_40_reg_4405                                          |   1|   0|    1|          0|
    |tmp_42_reg_4425                                          |   1|   0|    1|          0|
    |tmp_44_reg_4445                                          |   1|   0|    1|          0|
    |tmp_4_reg_4232                                           |  10|   0|   13|          3|
    |tmp_56_1_reg_4340                                        |   1|   0|    1|          0|
    |tmp_56_2_reg_4360                                        |   1|   0|    1|          0|
    |tmp_56_3_reg_4380                                        |   1|   0|    1|          0|
    |tmp_56_4_reg_4400                                        |   1|   0|    1|          0|
    |tmp_56_5_reg_4420                                        |   1|   0|    1|          0|
    |tmp_56_6_reg_4440                                        |   1|   0|    1|          0|
    |tmp_56_7_reg_4460                                        |   1|   0|    1|          0|
    |tmp_6_reg_4311                                           |   1|   0|    1|          0|
    |tmp_7_reg_4293                                           |  10|   0|   13|          3|
    |tmp_8_reg_4300                                           |  10|   0|   13|          3|
    |tmp_reg_4175                                             |  31|   0|   32|          1|
    |tmp_s_reg_4187                                           |  31|   0|   32|          1|
    |icmp_reg_4289                                            |   0|   1|    1|          0|
    |tmp_32_reg_4325                                          |   0|   1|    1|          0|
    |tmp_34_reg_4345                                          |   0|   1|    1|          0|
    |tmp_36_reg_4365                                          |   0|   1|    1|          0|
    |tmp_38_reg_4385                                          |   0|   1|    1|          0|
    |tmp_40_reg_4405                                          |   0|   1|    1|          0|
    |tmp_42_reg_4425                                          |   0|   1|    1|          0|
    |tmp_44_reg_4445                                          |   0|   1|    1|          0|
    |tmp_6_reg_4311                                           |   0|   1|    1|          0|
    |tmp_8_reg_4300                                           |   0|  10|   13|          3|
    +---------------------------------------------------------+----+----+-----+-----------+
    |Total                                                    |3233|  19| 3272|         20|
    +---------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+------------------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  |      Source Object     |    C Type    |
+------------------------+-----+-----+------------+------------------------+--------------+
|ap_clk                  |  in |    1| ap_ctrl_hs |         compute        | return value |
|ap_rst                  |  in |    1| ap_ctrl_hs |         compute        | return value |
|ap_start                |  in |    1| ap_ctrl_hs |         compute        | return value |
|ap_done                 | out |    1| ap_ctrl_hs |         compute        | return value |
|ap_idle                 | out |    1| ap_ctrl_hs |         compute        | return value |
|ap_ready                | out |    1| ap_ctrl_hs |         compute        | return value |
|compute_flag            |  in |    1|   ap_none  |      compute_flag      |    scalar    |
|output_0_address0       | out |    9|  ap_memory |        output_0        |     array    |
|output_0_ce0            | out |    1|  ap_memory |        output_0        |     array    |
|output_0_we0            | out |    1|  ap_memory |        output_0        |     array    |
|output_0_d0             | out |   16|  ap_memory |        output_0        |     array    |
|output_1_address0       | out |    9|  ap_memory |        output_1        |     array    |
|output_1_ce0            | out |    1|  ap_memory |        output_1        |     array    |
|output_1_we0            | out |    1|  ap_memory |        output_1        |     array    |
|output_1_d0             | out |   16|  ap_memory |        output_1        |     array    |
|output_2_address0       | out |    9|  ap_memory |        output_2        |     array    |
|output_2_ce0            | out |    1|  ap_memory |        output_2        |     array    |
|output_2_we0            | out |    1|  ap_memory |        output_2        |     array    |
|output_2_d0             | out |   16|  ap_memory |        output_2        |     array    |
|output_3_address0       | out |    9|  ap_memory |        output_3        |     array    |
|output_3_ce0            | out |    1|  ap_memory |        output_3        |     array    |
|output_3_we0            | out |    1|  ap_memory |        output_3        |     array    |
|output_3_d0             | out |   16|  ap_memory |        output_3        |     array    |
|output_4_address0       | out |    9|  ap_memory |        output_4        |     array    |
|output_4_ce0            | out |    1|  ap_memory |        output_4        |     array    |
|output_4_we0            | out |    1|  ap_memory |        output_4        |     array    |
|output_4_d0             | out |   16|  ap_memory |        output_4        |     array    |
|output_5_address0       | out |    9|  ap_memory |        output_5        |     array    |
|output_5_ce0            | out |    1|  ap_memory |        output_5        |     array    |
|output_5_we0            | out |    1|  ap_memory |        output_5        |     array    |
|output_5_d0             | out |   16|  ap_memory |        output_5        |     array    |
|output_6_address0       | out |    9|  ap_memory |        output_6        |     array    |
|output_6_ce0            | out |    1|  ap_memory |        output_6        |     array    |
|output_6_we0            | out |    1|  ap_memory |        output_6        |     array    |
|output_6_d0             | out |   16|  ap_memory |        output_6        |     array    |
|output_7_address0       | out |    9|  ap_memory |        output_7        |     array    |
|output_7_ce0            | out |    1|  ap_memory |        output_7        |     array    |
|output_7_we0            | out |    1|  ap_memory |        output_7        |     array    |
|output_7_d0             | out |   16|  ap_memory |        output_7        |     array    |
|input_0_address0        | out |    9|  ap_memory |         input_0        |     array    |
|input_0_ce0             | out |    1|  ap_memory |         input_0        |     array    |
|input_0_q0              |  in |   16|  ap_memory |         input_0        |     array    |
|input_1_address0        | out |    9|  ap_memory |         input_1        |     array    |
|input_1_ce0             | out |    1|  ap_memory |         input_1        |     array    |
|input_1_q0              |  in |   16|  ap_memory |         input_1        |     array    |
|input_2_address0        | out |    9|  ap_memory |         input_2        |     array    |
|input_2_ce0             | out |    1|  ap_memory |         input_2        |     array    |
|input_2_q0              |  in |   16|  ap_memory |         input_2        |     array    |
|input_3_address0        | out |    9|  ap_memory |         input_3        |     array    |
|input_3_ce0             | out |    1|  ap_memory |         input_3        |     array    |
|input_3_q0              |  in |   16|  ap_memory |         input_3        |     array    |
|input_4_address0        | out |    9|  ap_memory |         input_4        |     array    |
|input_4_ce0             | out |    1|  ap_memory |         input_4        |     array    |
|input_4_q0              |  in |   16|  ap_memory |         input_4        |     array    |
|input_5_address0        | out |    9|  ap_memory |         input_5        |     array    |
|input_5_ce0             | out |    1|  ap_memory |         input_5        |     array    |
|input_5_q0              |  in |   16|  ap_memory |         input_5        |     array    |
|input_6_address0        | out |    9|  ap_memory |         input_6        |     array    |
|input_6_ce0             | out |    1|  ap_memory |         input_6        |     array    |
|input_6_q0              |  in |   16|  ap_memory |         input_6        |     array    |
|input_7_address0        | out |    9|  ap_memory |         input_7        |     array    |
|input_7_ce0             | out |    1|  ap_memory |         input_7        |     array    |
|input_7_q0              |  in |   16|  ap_memory |         input_7        |     array    |
|tile_index              |  in |   32|   ap_none  |       tile_index       |    scalar    |
|tile_num_dim0           |  in |   32|   ap_none  |      tile_num_dim0     |    scalar    |
|var_sharpen_y_extent_0  |  in |   32|   ap_none  | var_sharpen_y_extent_0 |    scalar    |
|var_sharpen_y_extent_1  |  in |   32|   ap_none  | var_sharpen_y_extent_1 |    scalar    |
|var_sharpen_y_min_0     |  in |   32|   ap_none  |   var_sharpen_y_min_0  |    scalar    |
|var_sharpen_y_min_1     |  in |   32|   ap_none  |   var_sharpen_y_min_1  |    scalar    |
+------------------------+-----+-----+------------+------------------------+--------------+

