Timing Analyzer report for ROM_Demo
Tue Jun  7 10:00:23 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst1|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst1|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Output Ports
 51. Unconstrained Output Ports
 52. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ROM_Demo                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst1|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst1|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 255.1 MHz  ; 250.0 MHz       ; CLOCK_50                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 829.19 MHz ; 437.64 MHz      ; ClkDividerN:inst1|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -2.920 ; -71.080       ;
; ClkDividerN:inst1|clkOut ; -0.206 ; -0.411        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst1|clkOut ; 0.404 ; 0.000         ;
; CLOCK_50                 ; 0.441 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst1|clkOut ; -1.285 ; -5.140        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.920 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.407      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.788      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.788      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.788      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.788      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.788      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.788      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.788      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.788      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.788      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.788      ;
; -2.869 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.357      ;
; -2.867 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.784      ;
; -2.867 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.784      ;
; -2.867 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.784      ;
; -2.867 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.784      ;
; -2.867 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.784      ;
; -2.867 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.784      ;
; -2.867 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.784      ;
; -2.867 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.784      ;
; -2.867 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.784      ;
; -2.867 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.784      ;
; -2.858 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.775      ;
; -2.858 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.775      ;
; -2.858 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.775      ;
; -2.858 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.775      ;
; -2.858 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.775      ;
; -2.858 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.775      ;
; -2.858 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.775      ;
; -2.858 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.775      ;
; -2.858 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.775      ;
; -2.858 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.775      ;
; -2.832 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.319      ;
; -2.832 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.319      ;
; -2.832 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.319      ;
; -2.832 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.319      ;
; -2.832 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.319      ;
; -2.832 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.319      ;
; -2.832 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.319      ;
; -2.832 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.319      ;
; -2.832 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.319      ;
; -2.832 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.319      ;
; -2.808 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.725      ;
; -2.808 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.725      ;
; -2.808 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.725      ;
; -2.808 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.725      ;
; -2.808 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.725      ;
; -2.808 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.725      ;
; -2.808 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.725      ;
; -2.808 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.725      ;
; -2.808 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.725      ;
; -2.808 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.725      ;
; -2.794 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.711      ;
; -2.794 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.711      ;
; -2.794 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.711      ;
; -2.794 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.711      ;
; -2.794 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.711      ;
; -2.794 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.711      ;
; -2.794 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.711      ;
; -2.794 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.711      ;
; -2.794 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.711      ;
; -2.794 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.711      ;
; -2.781 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.267      ;
; -2.781 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.267      ;
; -2.781 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.267      ;
; -2.781 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.267      ;
; -2.781 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.267      ;
; -2.781 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.267      ;
; -2.781 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.267      ;
; -2.781 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.267      ;
; -2.781 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.267      ;
; -2.781 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.267      ;
; -2.780 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.780 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.780 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.780 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.780 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.780 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.780 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.780 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.780 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.780 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.756 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.674      ;
; -2.754 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.242      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.228      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.228      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.228      ;
; -2.735 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.652      ;
; -2.735 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.652      ;
; -2.735 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.652      ;
; -2.735 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.652      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst1|clkOut'                                                                                                   ;
+--------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.206 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.079     ; 1.125      ;
; -0.205 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.079     ; 1.124      ;
; -0.181 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.079     ; 1.100      ;
; 0.072  ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.079     ; 0.847      ;
; 0.088  ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.079     ; 0.831      ;
; 0.088  ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.079     ; 0.831      ;
; 0.154  ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; CntUp:inst2|s_cntVal[3] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.079     ; 0.765      ;
+--------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst1|clkOut'                                                                                                   ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.404 ; CntUp:inst2|s_cntVal[3] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.079      ; 0.674      ;
; 0.451 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.079      ; 0.716      ;
; 0.451 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.079      ; 0.716      ;
; 0.459 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.079      ; 0.724      ;
; 0.662 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.079      ; 0.927      ;
; 0.678 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.079      ; 0.943      ;
; 0.679 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.079      ; 0.944      ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.441 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.708      ;
; 0.540 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.237      ;
; 0.543 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.240      ;
; 0.543 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.240      ;
; 0.545 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.242      ;
; 0.624 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.908      ;
; 0.625 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.909      ;
; 0.625 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.909      ;
; 0.626 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.910      ;
; 0.626 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.910      ;
; 0.626 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.910      ;
; 0.627 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.911      ;
; 0.630 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.914      ;
; 0.639 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.923      ;
; 0.639 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.923      ;
; 0.640 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.924      ;
; 0.641 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.926      ;
; 0.643 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.927      ;
; 0.647 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.655 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.662 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.929      ;
; 0.664 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.361      ;
; 0.665 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.361      ;
; 0.669 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.366      ;
; 0.670 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.366      ;
; 0.671 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.368      ;
; 0.790 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.487      ;
; 0.791 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.487      ;
; 0.792 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.489      ;
; 0.795 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.492      ;
; 0.797 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.494      ;
; 0.821 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.088      ;
; 0.822 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.089      ;
; 0.825 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.092      ;
; 0.846 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.113      ;
; 0.851 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.118      ;
; 0.916 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.613      ;
; 0.918 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.615      ;
; 0.921 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.618      ;
; 0.923 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.620      ;
; 0.942 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.226      ;
; 0.943 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.227      ;
; 0.943 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.227      ;
; 0.944 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.228      ;
; 0.952 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.236      ;
; 0.956 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.240      ;
; 0.956 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.240      ;
; 0.957 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.241      ;
; 0.957 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.241      ;
; 0.958 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.242      ;
; 0.959 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.962 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.246      ;
; 0.967 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.250      ;
; 0.969 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.253      ;
; 0.970 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.254      ;
; 0.972 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.255      ;
; 0.974 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.259      ;
; 0.979 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.984 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.989 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 1.044 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.741      ;
; 1.047 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.744      ;
; 1.049 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.746      ;
; 1.064 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.348      ;
; 1.065 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.349      ;
; 1.068 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.352      ;
; 1.069 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.353      ;
; 1.069 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.353      ;
; 1.070 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.354      ;
; 1.077 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.361      ;
; 1.078 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.361      ;
; 1.079 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.363      ;
; 1.080 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.083 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.366      ;
; 1.083 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.367      ;
; 1.083 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.367      ;
; 1.084 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.368      ;
; 1.085 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.088 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.372      ;
; 1.093 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.376      ;
; 1.096 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.380      ;
; 1.100 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.385      ;
; 1.110 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.377      ;
; 1.115 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.382      ;
; 1.139 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.406      ;
; 1.140 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.407      ;
; 1.152 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.419      ;
; 1.157 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.424      ;
; 1.164 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.431      ;
; 1.169 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.865      ;
; 1.174 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.870      ;
; 1.175 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.872      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 275.94 MHz ; 250.0 MHz       ; CLOCK_50                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 919.96 MHz ; 437.64 MHz      ; ClkDividerN:inst1|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -2.624 ; -63.492       ;
; ClkDividerN:inst1|clkOut ; -0.087 ; -0.173        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst1|clkOut ; 0.354 ; 0.000         ;
; CLOCK_50                 ; 0.399 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst1|clkOut ; -1.285 ; -5.140        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.624 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.155      ;
; -2.624 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.155      ;
; -2.624 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.155      ;
; -2.624 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.155      ;
; -2.624 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.155      ;
; -2.624 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.155      ;
; -2.624 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.155      ;
; -2.624 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.155      ;
; -2.624 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.155      ;
; -2.624 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.155      ;
; -2.579 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.505      ;
; -2.579 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.505      ;
; -2.579 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.505      ;
; -2.579 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.505      ;
; -2.579 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.505      ;
; -2.579 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.505      ;
; -2.579 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.505      ;
; -2.579 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.505      ;
; -2.579 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.505      ;
; -2.579 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.505      ;
; -2.577 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.577 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.503      ;
; -2.542 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.468      ;
; -2.542 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.468      ;
; -2.542 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.468      ;
; -2.542 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.468      ;
; -2.542 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.468      ;
; -2.542 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.468      ;
; -2.542 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.468      ;
; -2.542 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.468      ;
; -2.542 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.468      ;
; -2.542 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.468      ;
; -2.538 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.069      ;
; -2.538 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.069      ;
; -2.538 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.069      ;
; -2.538 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.069      ;
; -2.538 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.069      ;
; -2.538 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.069      ;
; -2.538 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.069      ;
; -2.538 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.069      ;
; -2.538 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.069      ;
; -2.538 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.069      ;
; -2.535 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.067      ;
; -2.515 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.441      ;
; -2.515 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.441      ;
; -2.515 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.441      ;
; -2.515 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.441      ;
; -2.515 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.441      ;
; -2.515 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.441      ;
; -2.515 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.441      ;
; -2.515 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.441      ;
; -2.515 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.441      ;
; -2.515 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.441      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.511 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.437      ;
; -2.466 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.996      ;
; -2.466 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.996      ;
; -2.466 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.996      ;
; -2.466 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.996      ;
; -2.466 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.996      ;
; -2.466 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.996      ;
; -2.466 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.996      ;
; -2.466 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.996      ;
; -2.466 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.996      ;
; -2.466 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 2.996      ;
; -2.451 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.377      ;
; -2.451 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.377      ;
; -2.451 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.377      ;
; -2.451 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.377      ;
; -2.451 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.377      ;
; -2.451 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.377      ;
; -2.451 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.377      ;
; -2.451 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.377      ;
; -2.451 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.377      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'                                                                                                    ;
+--------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.087 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 1.014      ;
; -0.086 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 1.013      ;
; -0.066 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.993      ;
; 0.160  ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.767      ;
; 0.172  ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.755      ;
; 0.173  ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.754      ;
; 0.244  ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CntUp:inst2|s_cntVal[3] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.072     ; 0.683      ;
+--------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'                                                                                                    ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.354 ; CntUp:inst2|s_cntVal[3] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.608      ;
; 0.407 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.650      ;
; 0.407 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.650      ;
; 0.414 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.657      ;
; 0.604 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.847      ;
; 0.618 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.861      ;
; 0.619 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.072      ; 0.862      ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.399 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.643      ;
; 0.480 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.119      ;
; 0.489 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.128      ;
; 0.491 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.130      ;
; 0.492 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.131      ;
; 0.569 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.828      ;
; 0.571 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.830      ;
; 0.571 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.830      ;
; 0.572 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.831      ;
; 0.573 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.832      ;
; 0.573 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.832      ;
; 0.573 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.832      ;
; 0.576 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.835      ;
; 0.583 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.842      ;
; 0.585 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.586 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.845      ;
; 0.586 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.588 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.227      ;
; 0.588 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.591 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.592 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.230      ;
; 0.598 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.238      ;
; 0.600 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.240      ;
; 0.603 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.241      ;
; 0.606 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.850      ;
; 0.698 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.337      ;
; 0.700 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.339      ;
; 0.702 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.340      ;
; 0.709 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.348      ;
; 0.711 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.350      ;
; 0.759 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.003      ;
; 0.761 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.005      ;
; 0.763 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.007      ;
; 0.782 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.026      ;
; 0.784 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.028      ;
; 0.808 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.447      ;
; 0.810 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.449      ;
; 0.819 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.458      ;
; 0.821 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.460      ;
; 0.859 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.118      ;
; 0.859 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.118      ;
; 0.860 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.119      ;
; 0.860 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.119      ;
; 0.860 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.119      ;
; 0.864 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.123      ;
; 0.868 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.127      ;
; 0.870 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.129      ;
; 0.870 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.129      ;
; 0.872 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.130      ;
; 0.872 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.131      ;
; 0.872 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.875 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.134      ;
; 0.876 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.135      ;
; 0.876 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.135      ;
; 0.879 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.883 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.141      ;
; 0.887 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.146      ;
; 0.887 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.888 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.890 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.898 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.142      ;
; 0.920 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.559      ;
; 0.929 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.568      ;
; 0.931 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.570      ;
; 0.959 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.218      ;
; 0.959 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.218      ;
; 0.968 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.226      ;
; 0.969 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.228      ;
; 0.969 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.228      ;
; 0.970 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.229      ;
; 0.970 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.229      ;
; 0.970 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.229      ;
; 0.971 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.230      ;
; 0.971 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.215      ;
; 0.974 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.233      ;
; 0.979 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.237      ;
; 0.980 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.239      ;
; 0.980 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.239      ;
; 0.982 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.982 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.240      ;
; 0.985 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.985 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.244      ;
; 0.986 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.245      ;
; 0.989 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.997 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.241      ;
; 0.997 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.256      ;
; 1.008 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.252      ;
; 1.029 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.667      ;
; 1.040 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.678      ;
; 1.041 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.680      ;
; 1.042 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.286      ;
; 1.045 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.289      ;
; 1.047 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.291      ;
; 1.048 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.292      ;
; 1.062 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.306      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -0.890 ; -20.358       ;
; ClkDividerN:inst1|clkOut ; 0.410  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst1|clkOut ; 0.183 ; 0.000         ;
; CLOCK_50                 ; 0.199 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -31.919       ;
; ClkDividerN:inst1|clkOut ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.890 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.835      ;
; -0.886 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.886 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.871 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.614      ;
; -0.871 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.614      ;
; -0.871 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.614      ;
; -0.871 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.614      ;
; -0.871 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.614      ;
; -0.871 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.614      ;
; -0.871 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.614      ;
; -0.871 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.614      ;
; -0.871 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.614      ;
; -0.871 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.614      ;
; -0.840 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.582      ;
; -0.836 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.578      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.775      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.775      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.775      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.775      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.775      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.775      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.775      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.775      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.775      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.775      ;
; -0.823 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.566      ;
; -0.823 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.566      ;
; -0.823 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.566      ;
; -0.823 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.566      ;
; -0.823 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.566      ;
; -0.823 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.566      ;
; -0.823 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.566      ;
; -0.823 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.566      ;
; -0.823 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.566      ;
; -0.823 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.566      ;
; -0.822 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.767      ;
; -0.822 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.767      ;
; -0.822 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.767      ;
; -0.822 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.767      ;
; -0.822 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.767      ;
; -0.822 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.767      ;
; -0.822 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.767      ;
; -0.822 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.767      ;
; -0.822 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.767      ;
; -0.822 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.767      ;
; -0.819 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.764      ;
; -0.819 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.764      ;
; -0.819 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.764      ;
; -0.819 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.764      ;
; -0.819 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.764      ;
; -0.819 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.764      ;
; -0.819 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.764      ;
; -0.819 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.764      ;
; -0.819 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.764      ;
; -0.819 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.764      ;
; -0.815 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.760      ;
; -0.815 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.760      ;
; -0.815 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.760      ;
; -0.815 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.760      ;
; -0.815 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.760      ;
; -0.815 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.760      ;
; -0.815 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.760      ;
; -0.815 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.760      ;
; -0.815 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.760      ;
; -0.815 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.760      ;
; -0.808 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.754      ;
; -0.808 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.754      ;
; -0.808 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.754      ;
; -0.806 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.549      ;
; -0.804 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.804 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.804 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.750      ;
; -0.793 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.793 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.793 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.793 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.793 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.793 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.793 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.793 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.793 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.793 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.789 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.533      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'                                                                                                   ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.410 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.537      ;
; 0.411 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.536      ;
; 0.422 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.525      ;
; 0.549 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.398      ;
; 0.557 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.390      ;
; 0.557 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.390      ;
; 0.588 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.359      ;
; 0.588 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.359      ;
; 0.588 ; CntUp:inst2|s_cntVal[3] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.359      ;
; 0.588 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.040     ; 0.359      ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'                                                                                                    ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.183 ; CntUp:inst2|s_cntVal[3] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.307      ;
; 0.190 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.314      ;
; 0.205 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; CntUp:inst2|s_cntVal[1] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.329      ;
; 0.210 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.334      ;
; 0.303 ; CntUp:inst2|s_cntVal[2] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.427      ;
; 0.311 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.435      ;
; 0.312 ; CntUp:inst2|s_cntVal[0] ; CntUp:inst2|s_cntVal[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.040      ; 0.436      ;
+-------+-------------------------+-------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.325      ;
; 0.245 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.573      ;
; 0.246 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.574      ;
; 0.250 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.578      ;
; 0.253 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.581      ;
; 0.284 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.418      ;
; 0.284 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.418      ;
; 0.285 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.419      ;
; 0.286 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.420      ;
; 0.286 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.420      ;
; 0.291 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.295 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.298 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.303 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.429      ;
; 0.308 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.636      ;
; 0.310 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.637      ;
; 0.311 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.639      ;
; 0.313 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.640      ;
; 0.319 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.647      ;
; 0.367 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.493      ;
; 0.368 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.494      ;
; 0.370 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.496      ;
; 0.374 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.702      ;
; 0.376 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.703      ;
; 0.377 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.705      ;
; 0.380 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.506      ;
; 0.381 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.507      ;
; 0.382 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.710      ;
; 0.385 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.713      ;
; 0.433 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.567      ;
; 0.434 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.568      ;
; 0.434 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.568      ;
; 0.435 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.569      ;
; 0.440 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.768      ;
; 0.440 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.574      ;
; 0.442 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.771      ;
; 0.443 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.577      ;
; 0.444 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.578      ;
; 0.445 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.579      ;
; 0.446 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.580      ;
; 0.446 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.580      ;
; 0.447 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.581      ;
; 0.448 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.776      ;
; 0.450 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.583      ;
; 0.450 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.584      ;
; 0.451 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.585      ;
; 0.451 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.779      ;
; 0.453 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.586      ;
; 0.453 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.588      ;
; 0.456 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.582      ;
; 0.458 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.461 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.496 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.630      ;
; 0.497 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.631      ;
; 0.499 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.633      ;
; 0.500 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.634      ;
; 0.500 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.634      ;
; 0.501 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.635      ;
; 0.503 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.637      ;
; 0.505 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.508 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.509 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.642      ;
; 0.509 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.643      ;
; 0.509 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.837      ;
; 0.510 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.644      ;
; 0.512 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.645      ;
; 0.512 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.646      ;
; 0.512 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.646      ;
; 0.513 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.647      ;
; 0.514 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.842      ;
; 0.516 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.649      ;
; 0.516 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.651      ;
; 0.517 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.845      ;
; 0.518 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.519 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.654      ;
; 0.524 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.526 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.529 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.655      ;
; 0.529 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.655      ;
; 0.539 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.665      ;
; 0.542 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.668      ;
; 0.563 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.697      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -2.920  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -2.920  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst1|clkOut ; -0.206  ; 0.183 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -71.491 ; 0.0   ; 0.0      ; 0.0     ; -42.835             ;
;  CLOCK_50                 ; -71.080 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst1|clkOut ; -0.411  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET1_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENETCLK_25              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_RY                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HSMC_CLKIN0             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IRDA_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OTG_INT                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_WP_N                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SMA_CLKIN               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TD_CLK27                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_HS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_VS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.151 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.151 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1183     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1183     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jun  7 10:00:22 2022
Info: Command: quartus_sta ROM_Demo -c ROM_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ROM_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst1|clkOut ClkDividerN:inst1|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.920
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.920             -71.080 CLOCK_50 
    Info (332119):    -0.206              -0.411 ClkDividerN:inst1|clkOut 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 ClkDividerN:inst1|clkOut 
    Info (332119):     0.441               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:inst1|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.624
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.624             -63.492 CLOCK_50 
    Info (332119):    -0.087              -0.173 ClkDividerN:inst1|clkOut 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 ClkDividerN:inst1|clkOut 
    Info (332119):     0.399               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:inst1|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.890
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.890             -20.358 CLOCK_50 
    Info (332119):     0.410               0.000 ClkDividerN:inst1|clkOut 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 ClkDividerN:inst1|clkOut 
    Info (332119):     0.199               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.919 CLOCK_50 
    Info (332119):    -1.000              -4.000 ClkDividerN:inst1|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 534 megabytes
    Info: Processing ended: Tue Jun  7 10:00:23 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


