mvn r1, r0
add r1, r1, r1, lsl 1
mvn r2, r1
