Симуляция в modelsim. Особенности работы.
Итак, мы написали некий блок на верилоге и хотим его протестировать. Есть вариант загрузить в плис, но для начала можно провести симуляцию на компьютере.
В качестве испытуемого у нас однотактный процессор RISC-V. Инструкции в него загружаются прямо в блоке памяти инструкций с помощью следующей операции: 
```verilog initial $readmemb ("Memory.txt", ROM)```
