# üî¨ USB Hacking ‚Äì Reverse Engineering du G√©n√©rateur de Signaux Aaronia BPSG 6

<p align="center">
  <img src="docs/img/generator_aaronia.png" alt="Aaronia BPSG 6" width="400"/>
</p>

## üìñ Introduction

Ce projet vise √† r√©troconcevoir le protocole de communication USB du g√©n√©rateur de signaux RF **Aaronia BPSG 6**, un appareil professionnel couvrant la plage 23.5 MHz - 6 GHz. Le fabricant ne fournit aucune documentation API, et son logiciel propri√©taire est limit√© aux plateformes x86 avec interface graphique, le rendant inutilisable sur des syst√®mes embarqu√©s comme le Raspberry Pi.

Notre solution open-source permet un contr√¥le complet via USB en Python, notamment :
- R√©glage pr√©cis de la fr√©quence (mode Integer-N et Fractional-N)
- Configuration de la puissance de sortie
- Pilotage sans interface graphique (SSH, scripts automatis√©s)

## üõ†Ô∏è M√©thodologie de Reverse Engineering

### 1. Identification du P√©riph√©rique USB
- **Outils** : `lsusb`, `dmesg`, `usbmon`
- **Identifiants** :
  - Vendor ID: `0x04d8`
  - Product ID: `0xf3b5`
- **Type** : Appareil HID (Human Interface Device), permettant une compatibilit√© native sans drivers sp√©cifiques.

### 2. Capture et Analyse des Trames USB
- **Outils** : Wireshark avec filtres cibl√©s (`usb.bus_id == 1 && usb.device.address == 10`)
- **Structure des Trames** :
  ```plaintext
  [En-t√™te 12 octets] | [Registres SPI (24 octets)] | [Commande Gain (5 octets)] | [Padding]
  ```
  - **En-t√™te** : Constante pour un mod√®le donn√© (ex: `19 03 04 05 06 07 08 ff 00 00 00 00`)
  - **Registres SPI** : Configuration de la PLL MAX2870 (6 registres de 4 octets en little-endian)
  - **Commande Gain** : Octets modifi√©s lors du r√©glage de puissance (encodage non document√©)

### 3. D√©codage de la PLL MAX2870
La fr√©quence est g√©n√©r√©e par une boucle √† verrouillage de phase (PLL) **MAX2870**, configur√©e via 6 registres :
- **Registre 0** : Mode (Integer/Fractional-N), valeurs N et F
- **Registre 1** : Param√®tres du Charge Pump et modulus (M)
- **Registre 4** : Diviseur de sortie (DIVA) et puissance RF

Exemple de calcul pour 2 GHz :
```python
f_out = 2000e6  # 2 GHz
registers = generate_spi_registers(f_out, int_n=False)
# Output: ['80003200', '42E80019', 'C0400C93', '00000013', '630000E4', '00040000']
```

## üíª Fonctionnalit√©s Impl√©ment√©es

### Pilotage de la Fr√©quence
- Prise en charge des modes **Integer-N** (stabilit√©) et **Fractional-N** (pr√©cision)
- Calcul automatique des param√®tres PLL (N, F, DIVA) via `generate_spi_registers()`
- Plage couverte : 23.5 MHz - 6 GHz avec r√©solution <1 Hz

### Contr√¥le du Gain (Partiel)
- Encodage partiellement reverse-engineer√© (valeurs empiriques)
- 4 niveaux de gain disponibles (0-3)

### Exemple d'Utilisation
```bash
# G√©n√©rer un signal √† 1.5 GHz avec gain maximal
python send_trame_usb.py 1500 3
```

## üìÇ Structure du Projet
```
.
‚îú‚îÄ‚îÄ generate_spi.py          # G√©n√©ration des registres PLL
‚îú‚îÄ‚îÄ send_trame_usb.py       # Construction des trames USB
‚îú‚îÄ‚îÄ usb.py                  # Communication HID avec l'appareil
‚îú‚îÄ‚îÄ docs/                   # Captures d'√©cran et sch√©mas
‚îî‚îÄ‚îÄ README.md               # Ce document
```

## üîç R√©sultats et Perspectives
### ‚úÖ Succ√®s
- Contr√¥le complet de la fr√©quence via USB
- Compatibilit√© avec Linux/ARM (Raspberry Pi)
- Solution l√©g√®re (<100 lignes de code Python)

### üî¥ Limitations
- Encodage du gain non enti√®rement d√©crypt√©
- Manque de calibration pr√©cise pour la puissance de sortie

### üöÄ Am√©liorations Futures
- D√©codage complet du contr√¥le de gain par analyse statistique
- Interface Web/REST pour un contr√¥le distant
- Int√©gration avec GNU Radio pour des applications SDR

## üìù Licence
Ce projet est √† but √©ducatif et n'est pas affili√© √† Aaronia AG. Code publi√© sous licence MIT.

---

<p align="center">
  <em>Projet r√©alis√© par Bosco de Rauglaudre & Yanis Bouzidi - BUT GEII 2024/2025</em>
</p>
