<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:54.1454</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.07.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7004176</applicationNumber><claimCount>27</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>메모리 셀 스트링과 별도의 판독 및 기록 제어 게이트를 갖는 메모리 디바이스</inventionTitle><inventionTitleEng>MEMORY DEVICE HAVING MEMORY CELL STRINGS AND SEPARATE READ AND WRITE CONTROL GATES</inventionTitleEng><openDate>2024.03.12</openDate><openNumber>10-2024-0032934</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.15</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.02.05</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일부 실시예는 장치 및 장치를 형성하는 방법을 포함한다. 장치 중 하나는 메모리 셀 스트링에 포함된 메모리 셀-여기서, 메모리 셀은 전하 저장 구조 및 유전체 구조에 의해 전하 저장 구조와 분리된 채널 구조를 포함함-; 메모리 셀과 연관되고, 전하 저장 구조의 제1 측과 채널 구조의 제1 측에 위치하는 제1 제어 게이트; 및 메모리 셀과 연관되고 제1 제어 게이트와 전기적으로 분리되어 있는 제2 제어 게이트를 포함하고, 제2 제어 게이트는 전하 저장 구조의 제2 측 및 상기 채널 구조의 제2 측에 위치한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.02.02</internationOpenDate><internationOpenNumber>WO2023009941</internationOpenNumber><internationalApplicationDate>2022.07.15</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/073775</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치에 있어서,메모리 셀 스트링(memory cell string)에 포함된 메모리 셀-여기서, 상기 메모리 셀은 전하 저장 구조(charge storage structure) 및 유전체 구조(dielectric structure)에 의해 상기 전하 저장 구조와 분리된 채널 구조(channel structure)를 포함함-;상기 메모리 셀과 연관되고 상기 전하 저장 구조의 제1 측과 상기 채널 구조의 제1 측에 위치하는 제1 제어 게이트(control gate); 및상기 메모리 셀과 연관되고 상기 제1 제어 게이트와 전기적으로 분리되어 있는 제2 제어 게이트를 포함하고, 상기 제2 제어 게이트는 상기 전하 저장 구조의 제2 측 및 상기 채널 구조의 제2 측에 위치되는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 기판을 더 포함하고,상기 메모리 셀 스트링은 상기 기판 위에 위치하며; 및상기 제1 및 제2 제어 게이트의 각각은 상기 기판과 상기 메모리 셀 스트링 사이의 방향으로 길이를 갖는, 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 기판을 더 포함하고,상기 메모리 셀 스트링은 상기 기판 위에 위치하며; 및상기 제1 및 제2 제어 게이트의 각각은 상기 기판과 상기 메모리 셀 스트링 사이의 방향에 수직한 방향으로 길이를 갖는, 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 기판 및 상기 기판 위에 위치하는 추가 유전체를 더 포함하고,상기 메모리 셀 스트링은 상기 기판 위에 위치하며; 및상기 추가 유전체 구조는 상기 채널 구조와 상기 기판 사이에 있는, 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 기판 및 상기 기판 위에 형성된 전도성 영역을 더 포함하고,상기 메모리 셀 스트링은 상기 기판 위에 위치하며; 및상기 채널 구조는 상기 전도성 영역에 전기적으로 결합되는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 전하 저장 구조는 유전체 재료를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 전하 저장 구조는 폴리실리콘 재료를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 제1 게이트와 상기 채널 구조 사이에 추가 유전체 구조를 더 포함하고,상기 채널 구조는 제1 두께를 갖고; 및상기 추가 유전체 구조는 상기 제1 두께보다 작은 제2 두께를 갖는, 장치.</claim></claimInfo><claimInfo><claim>9. 장치에 있어서,메모리 셀을 포함하는 메모리 셀 스트링;판독 동작 동안 상기 메모리 셀 중 하나를 선택적으로 액세스하기 위한 제1 제어 게이트; 및상기 판독 동작과 다른 추가 동작 동안 상기 메모리 셀 중 적어도 하나를 선택적으로 액세스하기 위한 제2 제어 게이트를 포함하고, 상기 제2 제어 게이트는 상기 제1 제어 게이트와 전기적으로 분리되어 있는, 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 추가 동작은 기록 동작을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서, 상기 추가 동작은 소거 동작을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>12. 제9항에 있어서, 상기 메모리 셀 스트링과 연관된 채널 구조를 더 포함하고,상기 제1 제어 게이트는 상기 채널 구조의 제1 측에 위치하며; 및 상기 제2 제어 게이트는 상기 채널 구조의 제2 측에 위치하는, 장치.</claim></claimInfo><claimInfo><claim>13. 제9항에 있어서, 상기 메모리 셀의 개별의 전하 저장 구조와 상기 제2 제어 게이트 사이에 유전체 구조를 더 포함하고, 상기 유전체 구조는 상기 전하 저장 구조와 상기 제2 제어 게이트 사이의 전하의 터널링(tunneling)을 촉진 하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>14. 제9항에 있어서, 상기 메모리 셀의 개별의 전하 저장 구조와 상기 제2 제어 게이트 사이에 유전체 구조를 더 포함하고, 상기 유전체 구조는 상기 전하 저장 구조와 상기 제2 제어 게이트 사이의 전하의 터널링을 차단하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>15. 제9항에 있어서, 상기 제1 및 제2 제어 게이트는 전도성으로 도핑된 폴리실리콘 재료를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>16. 제9항에 있어서, 기판을 더 포함하고,상기 메모리 셀 스트링은 상기 기판 위에 위치하며; 및상기 제1 및 제2 제어 게이트는 상기 메모리 셀 스트링과 상기 기판 사이의 방향으로 개별의 길이를 갖는, 장치.</claim></claimInfo><claimInfo><claim>17. 제9항에 있어서, 기판을 더 포함하고,상기 메모리 셀 스트링은 상기 기판 위에 위치하며; 및상기 제1 및 제2 제어 게이트는 상기 메모리 셀 스트링과 상기 기판 사이의 방향에 수직인 방향으로 개별의 길이를 갖는, 장치.</claim></claimInfo><claimInfo><claim>18. 방법에 있어서,메모리 디바이스의 메모리 셀 스트링의 메모리 셀에 대한 채널 구조를 형성하는 단계;제1 제어 게이트가 채널 구조의 제1 측에 형성되도록, 상기 메모리 셀에 대한 상기 제1 제어 게이트를 형성하는 단계; 및제2 제어 게이트가 상기 채널 구조의 제2 측에 형성되고 상기 제1 제어 게이트와 전기적으로 분리되도록 상기 메모리 셀에 대한 상기 제2 제어 게이트를 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 채널 구조는 상기 메모리 디바이스의 기판 상에 형성되고, 상기 제1 및 제2 제어 게이트는 상기 채널 구조로부터 상기 기판으로의 방향으로 개별의 길이를 갖도록 형성되는, 방법.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 메모리 디바이스의 기판 위에 유전체 구조를 형성하는 단계를 더 포함하고, 상기 채널 구조는 상기 유전체 구조 위에 형성되는, 방법.</claim></claimInfo><claimInfo><claim>21. 제18항에 있어서,제1 유전체 구조가 상기 채널 구조와 상기 제1 제어 게이트 사이에 있도록 상기 제1 제어 게이트가 형성되기 전에 상기 채널 구조의 상기 제1 측에 상기 제1 유전체 구조를 형성하는 단계; 및제2 유전체 구조가 상기 채널 구조와 상기 제2 제어 게이트 사이에 있도록 상기 제2 제어 게이트가 형성되기 전에 상기 채널 구조의 상기 제2 측에 상기 제2 유전체 구조를 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서, 상기 제1 유전체 구조는 상기 제2 유전체 구조가 형성되기 전에 형성되는, 방법.</claim></claimInfo><claimInfo><claim>23. 방법에 있어서,유전체 재료의 레벨과 인터리브된(interleaved) 전도성 재료의 레벨을 형성하는 단계;상기 전도성 재료의 레벨의 나머지 부분과 상기 유전체 재료의 레벨의 나머지 부분을 획득하기 위해 상기 전도성 재료의 레벨과 상기 유전체 재료의 레벨의 일부를 제거하는 단계-여기서, 상기 전도성 재료의 레벨의 상기 나머지 부분은 개별의 채널 구조를 형성함-;상기 채널 구조의 제1 측에 제1 유전체 구조를 형성하는 단계;상기 채널 구조의 제2 측에 제2 유전체 구조를 형성하는 단계;개별의 메모리 셀에 대한 전하 저장 구조를 형성하는 단계-여기서, 상기 전하 저장 구조는 상기 제1 유전체 구조가 상기 채널 구조와 상기 전하 저장 구조 사이에 있도록 형성됨-;상기 전하 저장 구조가 상기 제1 유전체 구조와 제1 추가 유전체 구조 사이에 있도록 상기 채널 구조의 상기 제1 측에 상기 제1 추가 유전체 구조를 형성하는 단계;상기 메모리 셀에 대한 제1 제어 게이트를 형성하는 단계-여기서, 상기 제1 제어 게이트는 상기 채널 구조의 상기 제1 측에 형성됨-; 및상기 메모리 셀에 대한 제2 제어 게이트를 형성하는 단계를 포함하고, 상기 제2 제어 게이트는 상기 채널 구조의 상기 제2 측에 형성되는, 방법.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 상기 제2 유전체 구조는 상기 제1 유전체 구조가 형성된 후에 형성되는, 방법.</claim></claimInfo><claimInfo><claim>25. 제23항에 있어서, 상기 제1 제어 게이트를 형성하는 단계는:상기 제1 추가 유전체 구조에 인접하여 전도성 재료를 형성하는 단계; 및상기 전도성 재료의 일부를 제거하여 상기 전도성 재료의 나머지 부분을 획득하는 단계를 포함하고, 상기 전도성 재료의 상기 나머지 부분은 상기 제1 제어 게이트를 형성하는, 방법.</claim></claimInfo><claimInfo><claim>26. 제23항에 있어서, 상기 제2 제어 게이트를 형성하는 단계는:상기 제2 유전체 구조에 인접하여 전도성 재료를 형성하는 단계; 및상기 전도성 재료의 일부를 제거하여 상기 전도성 재료의 나머지 부분을 획득하는 단계를 포함하고, 상기 전도성 재료의 상기 나머지 부분은 상기 제2 제어 게이트를 형성하는, 방법.</claim></claimInfo><claimInfo><claim>27. 제23항에 있어서, 상기 제1 및 제2 제어 게이트를 형성하는 단계는:상기 제2 추가 유전체 구조에 인접하게 제1 전도성 재료를 형성하는 단계;상기 제1 전도성 재료가 형성된 후에 상기 제2 유전체 구조에 인접하게 제2 전도성 재료를 형성하는 단계;상기 제1 전도성 재료의 일부를 제거하여 상기 제1 전도성 재료의 나머지 부분을 획득하는 단계-여기서, 상기 제1 전도성 재료의 상기 나머지 부분은 상기 제1 제어 게이트를 형성함-; 및상기 전도성 재료의 일부를 제거하여 상기 제2 전도성 재료의 나머지 부분을 획득하는 단계를 포함하고, 상기 제2 전도성 재료의 상기 나머지 부분은 상기 제2 제어 게이트를 형성하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>519980651917</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 아이다호 ...</address><code> </code><country> </country><engName>LIU, Haitao</engName><name>류, 하이타오</name></inventorInfo><inventorInfo><address>미국 ***** 아이다호...</address><code> </code><country> </country><engName>KARDA, Kamal M.</engName><name>카르다, 카말 엠.</name></inventorInfo><inventorInfo><address>미국 ***** 아이다호 보...</address><code> </code><country> </country><engName>FAYRUSHIN, Albert</engName><name>페이루신, 알버트</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>DONG, Yingda</engName><name>둥, 잉다</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.07.28</priorityApplicationDate><priorityApplicationNumber>17/387,669</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.02.05</receiptDate><receiptNumber>1-1-2024-0139678-71</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.02.29</receiptDate><receiptNumber>1-5-2024-0037476-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.15</receiptDate><receiptNumber>1-1-2025-0798894-95</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247004176.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937ee31b0709b420e9c330e6f3da1514f4c99ae75f11afa7dfa8c86ab5f74221b34e97e460c22d10f6d123d473660f11e2e204de474fd7a354</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe9870de0bf08753b753c568084bdb20e134c724771064529d8e5487c59c2a797ad37be3392182f045aa4541e760d75017a388cd75fec99ab</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>