Analysis & Synthesis report for Processor_16_Inst
Tue Mar 19 02:21:25 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. User-Specified and Inferred Latches
  9. General Register Statistics
 10. Elapsed Time Per Partition
 11. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Mar 19 02:21:25 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Processor_16_Inst                               ;
; Top-level Entity Name              ; Reg_File                                        ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 1,208                                           ;
;     Total combinational functions  ; 1,208                                           ;
;     Dedicated logic registers      ; 0                                               ;
; Total registers                    ; 0                                               ;
; Total pins                         ; 64                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C35F672C6       ;                    ;
; Top-level entity name                                                      ; Reg_File           ; Processor_16_Inst  ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                   ;
+----------------------------------+-----------------+-----------------+-------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type       ; File Name with Absolute Path                                            ; Library ;
+----------------------------------+-----------------+-----------------+-------------------------------------------------------------------------+---------+
; LatchD.vhdl                      ; yes             ; User VHDL File  ; C:/Projetos/github/Processador_16_instrucoess/LatchD.vhdl               ;         ;
; Tri_State_Gate_16bit.vhdl        ; yes             ; User VHDL File  ; C:/Projetos/github/Processador_16_instrucoess/Tri_State_Gate_16bit.vhdl ;         ;
; Reg_ld.vhdl                      ; yes             ; User VHDL File  ; C:/Projetos/github/Processador_16_instrucoess/Reg_ld.vhdl               ;         ;
; Reg.vhdl                         ; yes             ; User VHDL File  ; C:/Projetos/github/Processador_16_instrucoess/Reg.vhdl                  ;         ;
; Mux2x1_16bit.vhdl                ; yes             ; User VHDL File  ; C:/Projetos/github/Processador_16_instrucoess/Mux2x1_16bit.vhdl         ;         ;
; FlipflopD.vhdl                   ; yes             ; User VHDL File  ; C:/Projetos/github/Processador_16_instrucoess/FlipflopD.vhdl            ;         ;
; Decoder_4x16.vhdl                ; yes             ; User VHDL File  ; C:/Projetos/github/Processador_16_instrucoess/Decoder_4x16.vhdl         ;         ;
; Reg_File.vhdl                    ; yes             ; User VHDL File  ; C:/Projetos/github/Processador_16_instrucoess/Reg_File.vhdl             ;         ;
+----------------------------------+-----------------+-----------------+-------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements              ; 1,208 ;
;                                             ;       ;
; Total combinational functions               ; 1208  ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 571   ;
;     -- 3 input functions                    ; 625   ;
;     -- <=2 input functions                  ; 12    ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 1208  ;
;     -- arithmetic mode                      ; 0     ;
;                                             ;       ;
; Total registers                             ; 0     ;
;     -- Dedicated logic registers            ; 0     ;
;     -- I/O registers                        ; 0     ;
;                                             ;       ;
; I/O pins                                    ; 64    ;
; Embedded Multiplier 9-bit elements          ; 0     ;
; Maximum fan-out node                        ; clk   ;
; Maximum fan-out                             ; 512   ;
; Total fan-out                               ; 4247  ;
; Average fan-out                             ; 3.34  ;
+---------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                 ;
+--------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                               ; Library Name ;
+--------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------+--------------+
; |Reg_File                            ; 1208 (0)          ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 64   ; 0            ; |Reg_File                                                         ; work         ;
;    |Decoder_4x16:Rp_rd_dec|          ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Decoder_4x16:Rp_rd_dec                                  ; work         ;
;    |Decoder_4x16:Rq_rd_dec|          ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Decoder_4x16:Rq_rd_dec                                  ; work         ;
;    |Decoder_4x16:wr_dec|             ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Decoder_4x16:wr_dec                                     ; work         ;
;    |Reg_ld:\inst:0:R|                ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R                                        ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Mux2x1_16bit:u1                        ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0                                 ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:0:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:10:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:11:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:12:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:13:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:14:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:15:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:1:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:2:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:3:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:4:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:5:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:6:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:7:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:8:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:9:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2   ; work         ;
;    |Reg_ld:\inst:10:R|               ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R                                       ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Mux2x1_16bit:u1                       ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0                                ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:0:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:10:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:11:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:12:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:13:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:14:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:15:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:1:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:2:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:3:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:4:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:5:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:6:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:7:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:8:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:9:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2  ; work         ;
;    |Reg_ld:\inst:11:R|               ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R                                       ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Mux2x1_16bit:u1                       ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0                                ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:0:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:10:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:11:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:12:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:13:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:14:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:15:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:1:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:2:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:3:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:4:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:5:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:6:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:7:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:8:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:9:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2  ; work         ;
;    |Reg_ld:\inst:12:R|               ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R                                       ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Mux2x1_16bit:u1                       ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0                                ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:0:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:10:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:11:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:12:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:13:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:14:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:15:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:1:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:2:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:3:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:4:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:5:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:6:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:7:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:8:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:9:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2  ; work         ;
;    |Reg_ld:\inst:13:R|               ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R                                       ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Mux2x1_16bit:u1                       ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0                                ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:0:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:10:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:11:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:12:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:13:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:14:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:15:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:1:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:2:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:3:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:4:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:5:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:6:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:7:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:8:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:9:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2  ; work         ;
;    |Reg_ld:\inst:14:R|               ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R                                       ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Mux2x1_16bit:u1                       ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0                                ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:0:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:10:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:11:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:12:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:13:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:14:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:15:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:1:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:2:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:3:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:4:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:5:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:6:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:7:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:8:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:9:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2  ; work         ;
;    |Reg_ld:\inst:15:R|               ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R                                       ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Mux2x1_16bit:u1                       ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0                                ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:0:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:10:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:11:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:12:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:13:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:14:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:15:u           ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1 ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2 ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:1:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:2:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:3:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:4:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:5:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:6:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:7:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:8:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:9:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2  ; work         ;
;    |Reg_ld:\inst:1:R|                ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R                                        ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Mux2x1_16bit:u1                        ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0                                 ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:0:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:10:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:11:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:12:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:13:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:14:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:15:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:1:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:2:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:3:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:4:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:5:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:6:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:7:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:8:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:9:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2   ; work         ;
;    |Reg_ld:\inst:2:R|                ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R                                        ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Mux2x1_16bit:u1                        ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0                                 ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:0:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:10:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:11:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:12:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:13:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:14:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:15:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:1:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:2:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:3:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:4:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:5:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:6:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:7:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:8:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:9:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2   ; work         ;
;    |Reg_ld:\inst:3:R|                ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R                                        ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Mux2x1_16bit:u1                        ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0                                 ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:0:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:10:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:11:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:12:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:13:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:14:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:15:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:1:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:2:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:3:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:4:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:5:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:6:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:7:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:8:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:9:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2   ; work         ;
;    |Reg_ld:\inst:4:R|                ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R                                        ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Mux2x1_16bit:u1                        ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0                                 ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:0:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:10:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:11:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:12:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:13:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:14:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:15:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:1:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:2:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:3:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:4:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:5:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:6:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:7:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:8:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:9:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2   ; work         ;
;    |Reg_ld:\inst:5:R|                ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R                                        ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Mux2x1_16bit:u1                        ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0                                 ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:0:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:10:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:11:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:12:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:13:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:14:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:15:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:1:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:2:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:3:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:4:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:5:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:6:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:7:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:8:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:9:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2   ; work         ;
;    |Reg_ld:\inst:6:R|                ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R                                        ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Mux2x1_16bit:u1                        ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0                                 ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:0:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:10:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:11:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:12:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:13:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:14:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:15:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:1:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:2:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:3:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:4:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:5:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:6:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:7:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:8:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:9:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2   ; work         ;
;    |Reg_ld:\inst:7:R|                ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R                                        ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Mux2x1_16bit:u1                        ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0                                 ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:0:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:10:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:11:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:12:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:13:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:14:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:15:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:1:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:2:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:3:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:4:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:5:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:6:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:7:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:8:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:9:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2   ; work         ;
;    |Reg_ld:\inst:8:R|                ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R                                        ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Mux2x1_16bit:u1                        ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0                                 ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:0:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:10:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:11:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:12:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:13:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:14:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:15:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:1:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:2:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:3:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:4:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:5:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:6:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:7:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:8:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:9:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2   ; work         ;
;    |Reg_ld:\inst:9:R|                ; 48 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R                                        ; work         ;
;       |Mux2x1_16bit:u1|              ; 16 (16)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Mux2x1_16bit:u1                        ; work         ;
;       |Reg:u0|                       ; 32 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0                                 ; work         ;
;          |FlipflopD:\inst:0:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:0:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:10:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:10:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:10:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:11:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:11:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:11:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:12:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:12:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:12:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:13:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:13:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:13:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:14:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:14:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:14:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:15:u|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:15:u            ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L1  ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:15:u|LatchD:L2  ; work         ;
;          |FlipflopD:\inst:1:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:1:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:2:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:2:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:3:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:3:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:4:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:4:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:5:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:5:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:6:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:6:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:7:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:7:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:7:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:8:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:8:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:8:u|LatchD:L2   ; work         ;
;          |FlipflopD:\inst:9:u|       ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:9:u             ; work         ;
;             |LatchD:L1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L1   ; work         ;
;             |LatchD:L2|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:9:u|LatchD:L2   ; work         ;
;    |Tri_State_Gate_16bit:\inst:0:GP| ; 208 (208)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Tri_State_Gate_16bit:\inst:0:GP                         ; work         ;
;    |Tri_State_Gate_16bit:\inst:0:GQ| ; 189 (189)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Reg_File|Tri_State_Gate_16bit:\inst:0:GQ                         ; work         ;
+--------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                     ;
+----------------------------------------------------------+---------------------+------------------------+
; Latch Name                                               ; Latch Enable Signal ; Free of Timing Hazards ;
+----------------------------------------------------------+---------------------+------------------------+
; Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:1:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:2:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:3:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:4:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:4:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:5:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:6:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:7:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:8:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:9:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:10:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:11:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:12:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:13:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:14:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:15:R|Reg:u0|FlipflopD:\inst:5:u|LatchD:L2|Q ; clk                 ; yes                    ;
; Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:1:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:2:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Reg_ld:\inst:3:R|Reg:u0|FlipflopD:\inst:6:u|LatchD:L2|Q  ; clk                 ; yes                    ;
; Number of user-specified and inferred latches = 512      ;                     ;                        ;
+----------------------------------------------------------+---------------------+------------------------+
Table restricted to first 100 entries. Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:00     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 19 02:21:22 2024
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Processor_16_Inst -c Processor_16_Inst
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 2 design units, including 1 entities, in source file latchd.vhdl
    Info (12022): Found design unit 1: LatchD-main
    Info (12023): Found entity 1: LatchD
Info (12021): Found 2 design units, including 1 entities, in source file right_shifter.vhdl
    Info (12022): Found design unit 1: Right_Shifter-main
    Info (12023): Found entity 1: Right_Shifter
Info (12021): Found 2 design units, including 1 entities, in source file left_shifter.vhdl
    Info (12022): Found design unit 1: Left_Shifter-main
    Info (12023): Found entity 1: Left_Shifter
Info (12021): Found 2 design units, including 1 entities, in source file cinext.vhdl
    Info (12022): Found design unit 1: cinext-main
    Info (12023): Found entity 1: cinext
Info (12021): Found 2 design units, including 1 entities, in source file alu.vhdl
    Info (12022): Found design unit 1: ALU-main
    Info (12023): Found entity 1: ALU
Info (12021): Found 2 design units, including 1 entities, in source file abext.vhdl
    Info (12022): Found design unit 1: abext-main
    Info (12023): Found entity 1: abext
Info (12021): Found 2 design units, including 1 entities, in source file tri_state_gate_16bit.vhdl
    Info (12022): Found design unit 1: Tri_State_Gate_16bit-main
    Info (12023): Found entity 1: Tri_State_Gate_16bit
Info (12021): Found 2 design units, including 1 entities, in source file reg_ld.vhdl
    Info (12022): Found design unit 1: Reg_ld-main
    Info (12023): Found entity 1: Reg_ld
Info (12021): Found 2 design units, including 1 entities, in source file reg.vhdl
    Info (12022): Found design unit 1: Reg-main
    Info (12023): Found entity 1: Reg
Info (12021): Found 2 design units, including 1 entities, in source file program_counter.vhdl
    Info (12022): Found design unit 1: Program_Counter-main
    Info (12023): Found entity 1: Program_Counter
Info (12021): Found 2 design units, including 1 entities, in source file mux4x1_16bit.vhdl
    Info (12022): Found design unit 1: Mux4x1_16bit-main
    Info (12023): Found entity 1: Mux4x1_16bit
Info (12021): Found 2 design units, including 1 entities, in source file mux2x1_16bit.vhdl
    Info (12022): Found design unit 1: Mux2x1_16bit-main
    Info (12023): Found entity 1: Mux2x1_16bit
Info (12021): Found 2 design units, including 1 entities, in source file inst_reg.vhdl
    Info (12022): Found design unit 1: Inst_Reg-main
    Info (12023): Found entity 1: Inst_Reg
Info (12021): Found 2 design units, including 1 entities, in source file flipflopd.vhdl
    Info (12022): Found design unit 1: FlipflopD-main
    Info (12023): Found entity 1: FlipflopD
Info (12021): Found 2 design units, including 1 entities, in source file decoder_4x16.vhdl
    Info (12022): Found design unit 1: Decoder_4x16-main
    Info (12023): Found entity 1: Decoder_4x16
Info (12021): Found 2 design units, including 1 entities, in source file adder_16bit.vhdl
    Info (12022): Found design unit 1: Adder_16bit-main
    Info (12023): Found entity 1: Adder_16bit
Info (12021): Found 2 design units, including 1 entities, in source file adder_1bit.vhdl
    Info (12022): Found design unit 1: Adder_1bit-main
    Info (12023): Found entity 1: Adder_1bit
Info (12021): Found 2 design units, including 1 entities, in source file reg_file.vhdl
    Info (12022): Found design unit 1: Reg_File-main
    Info (12023): Found entity 1: Reg_File
Info (12127): Elaborating entity "Reg_File" for the top level hierarchy
Info (12128): Elaborating entity "Decoder_4x16" for hierarchy "Decoder_4x16:wr_dec"
Info (12128): Elaborating entity "Reg_ld" for hierarchy "Reg_ld:\inst:0:R"
Info (12128): Elaborating entity "Reg" for hierarchy "Reg_ld:\inst:0:R|Reg:u0"
Info (12128): Elaborating entity "FlipflopD" for hierarchy "Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:0:u"
Info (12128): Elaborating entity "LatchD" for hierarchy "Reg_ld:\inst:0:R|Reg:u0|FlipflopD:\inst:0:u|LatchD:L1"
Warning (10631): VHDL Process Statement warning at LatchD.vhdl(13): inferring latch(es) for signal or variable "Q", which holds its previous value in one or more paths through the process
Info (10041): Inferred latch for "Q" at LatchD.vhdl(13)
Info (12128): Elaborating entity "Mux2x1_16bit" for hierarchy "Reg_ld:\inst:0:R|Mux2x1_16bit:u1"
Info (12128): Elaborating entity "Tri_State_Gate_16bit" for hierarchy "Tri_State_Gate_16bit:\inst:0:GP"
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 1272 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 32 input pins
    Info (21059): Implemented 32 output pins
    Info (21061): Implemented 1208 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4641 megabytes
    Info: Processing ended: Tue Mar 19 02:21:25 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


