x:\daten\09_lehre\07_v-sw_architectures_en\99_verwaltung\2021-02-xx_pruefung\src\v010\vs\ttt\x64\debug\vc142.pdb
x:\daten\09_lehre\07_v-sw_architectures_en\99_verwaltung\2021-02-xx_pruefung\src\v010\vs\ttt\x64\debug\vc142.idb
x:\daten\09_lehre\07_v-sw_architectures_en\99_verwaltung\2021-02-xx_pruefung\src\v010\vs\ttt\x64\debug\player_01.obj
x:\daten\09_lehre\07_v-sw_architectures_en\99_verwaltung\2021-02-xx_pruefung\src\v010\vs\ttt\x64\debug\player_00.obj
x:\daten\09_lehre\07_v-sw_architectures_en\99_verwaltung\2021-02-xx_pruefung\src\v010\vs\ttt\x64\debug\player.obj
x:\daten\09_lehre\07_v-sw_architectures_en\99_verwaltung\2021-02-xx_pruefung\src\v010\vs\ttt\x64\debug\cpuvscpumodel.obj
x:\daten\09_lehre\07_v-sw_architectures_en\99_verwaltung\2021-02-xx_pruefung\src\v010\vs\ttt\x64\debug\ttt.tlog\cl.read.1.tlog
x:\daten\09_lehre\07_v-sw_architectures_en\99_verwaltung\2021-02-xx_pruefung\src\v010\vs\ttt\x64\debug\ttt.tlog\cl.write.1.tlog
x:\daten\09_lehre\07_v-sw_architectures_en\99_verwaltung\2021-02-xx_pruefung\src\v010\vs\ttt\x64\debug\ttt.tlog\cl.command.1.tlog
