#Substrate Graph
# noVertices
30
# noArcs
96
# Vertices: id availableCpu routingCapacity isCenter
0 279 279 1
1 1334 1334 1
2 500 500 1
3 478 478 1
4 1384 1384 1
5 261 261 1
6 150 150 0
7 261 261 1
8 418 418 1
9 637 637 1
10 150 150 0
11 450 450 1
12 354 354 1
13 150 150 0
14 37 37 0
15 150 150 0
16 37 37 0
17 37 37 0
18 150 150 0
19 37 37 0
20 37 37 0
21 729 729 1
22 37 37 0
23 150 150 0
24 279 279 1
25 37 37 0
26 150 150 0
27 261 261 1
28 261 261 1
29 37 37 0
# Arcs: idS idT delay bandwidth
0 1 2 93
1 0 2 93
0 4 2 93
4 0 2 93
0 24 6 93
24 0 6 93
1 2 1 125
2 1 1 125
1 16 1 37
16 1 1 37
1 17 1 37
17 1 1 37
1 20 3 37
20 1 3 37
1 21 8 187
21 1 8 187
1 15 6 75
15 1 6 75
1 11 4 125
11 1 4 125
1 6 9 75
6 1 9 75
1 8 1 125
8 1 1 125
1 4 2 343
4 1 2 343
1 26 5 75
26 1 5 75
2 3 2 125
3 2 2 125
2 9 5 125
9 2 5 125
2 4 3 125
4 2 3 125
3 5 1 93
5 3 1 93
3 7 3 93
7 3 3 93
3 14 1 37
14 3 1 37
3 19 2 37
19 3 2 37
3 28 1 93
28 3 1 93
4 6 1 75
6 4 1 75
4 8 2 125
8 4 2 125
4 9 1 156
9 4 1 156
4 15 1 75
15 4 1 75
4 26 1 75
26 4 1 75
4 29 6 37
29 4 6 37
4 27 5 93
27 4 5 93
4 21 8 187
21 4 8 187
5 12 3 93
12 5 3 93
5 23 7 75
23 5 7 75
7 18 5 75
18 7 5 75
7 12 6 93
12 7 6 93
8 10 1 75
10 8 1 75
8 24 1 93
24 8 1 93
9 11 1 125
11 9 1 125
9 13 4 75
13 9 4 75
9 21 8 156
21 9 8 156
10 27 1 75
27 10 1 75
11 13 2 75
13 11 2 75
11 21 1 125
21 11 1 125
12 18 1 75
18 12 1 75
12 28 10 93
28 12 10 93
21 22 2 37
22 21 2 37
21 25 3 37
25 21 3 37
23 28 7 75
28 23 7 75
24 27 1 93
27 24 1 93
