# 6.1 ETEST：工程モニタリングとフィードバック  
# 6.1 ETEST: Process Monitoring and Feedback

ETEST（Engineering Test）は、ウエハ製造プロセスの健全性・ばらつき・品質を定量的に評価するための**不可欠なモニタリング工程**です。  
> ETEST (Engineering Test) is an **essential monitoring step** for quantifying the health and variability of wafer fabrication processes.

本工程では、**スクライブ領域に配置されたTEG（Test Element Group）**を用いて各種電気特性を測定し、設計・製造・品質保証へフィードバックします。  
> Measurements are taken using **Test Element Groups (TEGs)** placed in scribe lines to extract electrical parameters and provide feedback to design and manufacturing.

---

## 🎯 ETESTの目的｜Purpose of ETEST

| 観点 / Perspective | 内容（日本語） | Description (English) |
|------------------|----------------|------------------------|
| 工程ばらつきの可視化 | 各素子パラメータ（Vth, Idsat等）の分布評価 | Visualization of device parameter variations |
| 異常検出 | 工程逸脱や装置異常の早期検知（空間マッピング等） | Early detection of process or tool anomalies |
| 製造品質評価 | ロット/ウエハ内の品質一貫性と信頼性確認 | Quality and reliability tracking within wafers/lots |
| 設計フィードバック | モデル・ルールの更新や設計マージン見直し | Calibration of design rules and SPICE models |
| 工程最適化 | 長期的なプロセスウィンドウの見直し | Long-term process window tuning |
| 教育的価値 | 設計者が実プロセスばらつきを理解する訓練 | Educating designers on real-world process variations |

---

## 🧪 測定対象と解析目的｜Parameters and Analysis Objectives

| 測定項目 / Parameter | 対象素子 / Device | 測定目的 / Purpose |
|----------------------|-------------------|---------------------|
| **Vth（しきい値電圧）** | MOSトランジスタ | チャンネルドーピング、Toxばらつき評価<br>Threshold voltage variation |
| **Idsat（飽和電流）** | MOSトランジスタ | $\mu$、$W/L$、チャネル応力評価<br>Saturation current, mobility, L variation |
| **Ioff（オフ電流）** | MOSトランジスタ | リーク・バルク電流の評価<br>Leakage current and DIBL detection |
| **BVds（破壊電圧）** | 高耐圧MOS・ダイオード | 絶縁破壊、パンチスルー評価<br>Breakdown integrity of junction or oxide |
| **アクティブ抵抗** | N+/P+拡散 | ドーピング・接合深さの影響確認<br>Evaluate junction sheet resistance |
| **Poly抵抗** | Poly配線・抵抗素子 | 膜厚・TCR・結晶性のばらつき<br>Polysilicon sheet resistance and TCR |
| **コンタクトチェーン抵抗** | Contact / Via構造 | 接触抵抗・クリーニング工程検証<br>Contact/via resistance and process integrity |
| **配線抵抗（Metal）** | Metal1〜MetalN | メタル幅・膜厚の一貫性評価<br>Interconnect resistance and CMP quality |

---

## 📐 代表的な数式と物理背景｜Key Formulas and Physical Insights

### ◉ MOS関連

- **Vth**
$$
V_{\text{th}} = V_{\text{fb}} + 2\phi_F + \frac{\sqrt{2\varepsilon_s q N_A 2\phi_F}}{C_{\text{ox}}}
$$

- **Idsat**
$$
I_{\text{dsat}} = \frac{1}{2} \mu C_{\text{ox}} \frac{W}{L}(V_{\text{gs}} - V_{\text{th}})^2
$$

- **Ioff**
$$
I_{\text{off}} \approx I_0 \exp\left(\frac{V_{\text{gs}} - V_{\text{th}}}{n V_T}\right)
$$

### ◉ 抵抗関連

- **シート抵抗**
$$
R = R_s \cdot \frac{L}{W}
$$

- **コンタクトチェーン抵抗（N直列）**
$$
R_{\text{chain}} = N \cdot R_{\text{contact}} + R_{\text{poly}} + R_{\text{metal}}
$$

---

## 🏗️ TEGパターン設計｜TEG Pattern Design

- **スクライブ領域にレイアウト**し、製品回路に干渉しない  
> Laid out in **scribe lines** to avoid interfering with active circuits.

- 各ダイに複数の測定構造を配置（MOS, Poly, Metal, Contact等）  
> Include multiple test structures per die: MOSFETs, resistors, vias, metals.

- P/Nチャンネル、複数のL/W、異なる金属層、拡散条件など**多様なプロセス断面を評価**  
> Test multiple configurations: NMOS/PMOS, various L/W, metal layers, junction profiles.

---

## 📊 データ解析と活用方法｜Data Analysis and Utilization

| 活用観点 / Use Case | 内容（日本語） | Description (English) |
|--------------------|----------------|------------------------|
| 統計評価 | ロット/ウエハ内の平均・$\sigma$・分布 | Mean, $\sigma$, distribution within lot/wafer |
| 空間マッピング | 局所的なプロセス不良検出 | Spatial maps for local anomalies |
| モデル補正 | SPICEパラメータのキャリブレーション | SPICE model calibration (Vth, $\mu$, etc.) |
| 工程改善 | レシピ・装置条件の再調整 | Process recipe tuning, chamber matching |
| 長期最適化 | プロセスウィンドウの再設計 | Long-term process window redesign |

---

## 🔁 設計/製造へのフィードバック例｜Typical Feedback Examples

| 発見事項 / Finding | フィードバック例 / Feedback |
|-------------------|-----------------------------|
| Vthばらつき大 | SPICEモデルの再構築、ゲート長補正 |
| Idsatが低下 | $\mu$低下 → チャネル応力導入、工程再設計 |
| Ioff高すぎ | バルクリーク → ドーピングプロファイル修正 |
| BVds不良 | LDD工程修正、酸化膜強化設計 |
| Poly抵抗が高い | 結晶性不良 → 成膜条件または長尺化対応 |
| コンタクト抵抗不安定 | バリア材 or 洗浄工程見直し |
| メタル抵抗が増加 | CMP条件修正、Cu幅拡大設計の検討 |

---

## 🧭 教育的意義｜Educational Value

ETESTは、**「設計とプロセスの境界を数値で橋渡しする」**極めて重要な手段です。  
> ETEST bridges the gap between design and process using measurable metrics.

- 設計者：回路ばらつきの**統計的背景**を理解する訓練  
- プロセス技術者：装置や工程の影響を**定量的に把握**する訓練  
- 教育応用：SPICEモデルと実測データの**比較演習**に最適  

---

## 📎 関連資料｜Related Materials

👉 [📂 0.18μm 1.8V/3.3V/5V ETESTパラメータ一覧表](../chapter3_process_evolution/docs/0.18um_etests_summary_unified.md)

---
