Fitter Place Stage Report for fir
Wed Apr 26 00:22:54 2023
Quartus Prime Version 21.4.0 Build 67 12/06/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Global & Other Fast Signals Summary
  5. Global Signal Visualization
  6. Global & Other Fast Signals Details
  7. Fitter DSP Block Usage Summary
  8. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+-------------------------------------------------------------+-----------------+-------+
; Resource                                                    ; Usage           ; %     ;
+-------------------------------------------------------------+-----------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 442 / 933,120   ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 442             ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 481 / 933,120   ; < 1 % ;
;         [a] ALMs used for LUT logic and register circuitry  ; 289             ;       ;
;         [b] ALMs used for LUT logic                         ; 138             ;       ;
;         [c] ALMs used for register circuitry                ; 54              ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0               ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 40 / 933,120    ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 933,120     ; < 1 % ;
;         [a] Due to location constrained logic               ; 0               ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0               ;       ;
;         [c] Due to LAB input limits                         ; 1               ;       ;
;         [d] Due to virtual I/Os                             ; 0               ;       ;
;                                                             ;                 ;       ;
; Difficulty packing design                                   ; High            ;       ;
;                                                             ;                 ;       ;
; Total LABs:  partially or completely used                   ; 62 / 93,312     ; < 1 % ;
;     -- Logic LABs                                           ; 62              ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0               ;       ;
;                                                             ;                 ;       ;
; Combinational ALUT usage for logic                          ; 753             ;       ;
;     -- 8 input functions                                    ; 0               ;       ;
;     -- 7 input functions                                    ; 0               ;       ;
;     -- 6 input functions                                    ; 94              ;       ;
;     -- 5 input functions                                    ; 47              ;       ;
;     -- 4 input functions                                    ; 102             ;       ;
;     -- <=3 input functions                                  ; 510             ;       ;
; Combinational ALUT usage for route-throughs                 ; 90              ;       ;
;                                                             ;                 ;       ;
; Dedicated logic registers                                   ; 724             ;       ;
;     -- By type:                                             ;                 ;       ;
;         -- LAB logic registers:                             ;                 ;       ;
;             -- Primary logic registers                      ; 686 / 1,866,240 ; < 1 % ;
;             -- Secondary logic registers                    ; 38 / 1,866,240  ; < 1 % ;
;         -- Hyper-Registers:                                 ; 0               ;       ;
;                                                             ;                 ;       ;
; Register control circuitry for power estimation             ; 0               ;       ;
;                                                             ;                 ;       ;
; ALMs adjustment for power estimation                        ; 59              ;       ;
;                                                             ;                 ;       ;
; I/O pins                                                    ; 431 / 1,272     ; 34 %  ;
;     -- Clock pins                                           ; 37 / 104        ; 36 %  ;
;     -- Dedicated input pins                                 ; 3 / 54          ; 6 %   ;
;                                                             ;                 ;       ;
; Hard processor system peripheral utilization                ;                 ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )   ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )   ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )   ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )   ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )   ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )   ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )   ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )   ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )   ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )   ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )   ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )   ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )   ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )   ;       ;
;     -- EMAC                                                 ; 0 / 3 ( 0 % )   ;       ;
;     -- I2C                                                  ; 0 / 5 ( 0 % )   ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )   ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )   ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )   ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )   ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )   ;       ;
;                                                             ;                 ;       ;
; M20K blocks                                                 ; 0 / 11,721      ; 0 %   ;
; Total MLAB memory bits                                      ; 0               ;       ;
; Total block memory bits                                     ; 0 / 240,046,080 ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 240,046,080 ; 0 %   ;
;                                                             ;                 ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 2 / 5,760       ; < 1 % ;
;     [A] Total Fixed Point DSP Blocks                        ; 2               ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0               ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0               ;       ;
;                                                             ;                 ;       ;
; IOPLLs                                                      ; 0 / 24          ; 0 %   ;
; Global signals                                              ; 2               ;       ;
; Impedance control blocks                                    ; 0 / 24          ; 0 %   ;
; Maximum fan-out                                             ; 726             ;       ;
; Highest non-global fan-out                                  ; 101             ;       ;
; Total fan-out                                               ; 6043            ;       ;
; Average fan-out                                             ; 2.17            ;       ;
+-------------------------------------------------------------+-----------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-----------------------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; IOPLLs ; Full Hierarchy Name                                       ; Entity Name             ; Library Name ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-----------------------------------------------------------+-------------------------+--------------+
; |                                     ; 441.7 (0.5)          ; 480.5 (0.5)                      ; 39.5 (0.0)                                        ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 753 (1)             ; 724 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 431  ; 0 (0)  ; |                                                         ; fir                     ; altera_work  ;
;    |Buffer_1|                         ; 2.4 (0.0)            ; 2.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1                                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|oehb1                                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|tehb1                                            ; TEHB                    ; altera_work  ;
;    |Buffer_10|                        ; 18.9 (1.0)           ; 19.5 (1.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (1)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10                                                 ; transpFIFO              ; altera_work  ;
;       |fifo|                          ; 17.9 (17.9)          ; 18.5 (18.2)                      ; 0.6 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (23)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|fifo                                            ; elasticFifoInner        ; altera_work  ;
;          |mod_0_rtl_0|                ; 0.0 (0.0)            ; 0.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|fifo|mod_0_rtl_0                                ; lpm_divide              ; work         ;
;             |auto_generated|          ; 0.0 (0.0)            ; 0.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|fifo|mod_0_rtl_0|auto_generated                 ; lpm_divide_08k          ; work         ;
;                |divider|              ; 0.0 (0.0)            ; 0.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|fifo|mod_0_rtl_0|auto_generated|divider         ; sign_div_unsign_fck     ; altera_work  ;
;                   |divider|           ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|fifo|mod_0_rtl_0|auto_generated|divider|divider ; alt_u_div_8lh           ; altera_work  ;
;    |Buffer_2|                         ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2                                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|oehb1                                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|tehb1                                            ; TEHB                    ; altera_work  ;
;    |Buffer_3|                         ; 2.1 (0.0)            ; 2.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3                                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|oehb1                                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|tehb1                                            ; TEHB                    ; altera_work  ;
;    |Buffer_4|                         ; 18.5 (0.0)           ; 18.9 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 40 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4                                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 5.0 (5.0)            ; 5.2 (5.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|oehb1                                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 13.5 (13.5)          ; 13.8 (13.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|tehb1                                            ; TEHB                    ; altera_work  ;
;    |Buffer_5|                         ; 34.9 (0.0)           ; 36.4 (0.0)                       ; 1.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5                                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 9.6 (9.6)            ; 10.3 (10.3)                      ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5|oehb1                                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 25.3 (25.3)          ; 26.1 (26.1)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5|tehb1                                            ; TEHB                    ; altera_work  ;
;    |Buffer_6|                         ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6                                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|oehb1                                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|tehb1                                            ; TEHB                    ; altera_work  ;
;    |Buffer_7|                         ; 54.3 (0.0)           ; 59.9 (0.0)                       ; 5.8 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 98 (0)              ; 119 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7                                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 23.2 (23.2)          ; 26.2 (26.2)                      ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 50 (50)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|oehb1                                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 31.1 (31.1)          ; 33.7 (33.7)                      ; 2.8 (2.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 48 (48)             ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|tehb1                                            ; TEHB                    ; altera_work  ;
;    |Buffer_8|                         ; 17.7 (1.3)           ; 18.8 (1.8)                       ; 1.1 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (3)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8                                                  ; transpFIFO              ; altera_work  ;
;       |fifo|                          ; 16.5 (16.1)          ; 17.0 (16.5)                      ; 0.6 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (21)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|fifo                                             ; elasticFifoInner        ; altera_work  ;
;          |mod_0_rtl_0|                ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|fifo|mod_0_rtl_0                                 ; lpm_divide              ; work         ;
;             |auto_generated|          ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|fifo|mod_0_rtl_0|auto_generated                  ; lpm_divide_08k          ; work         ;
;                |divider|              ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|fifo|mod_0_rtl_0|auto_generated|divider          ; sign_div_unsign_fck     ; altera_work  ;
;                   |divider|           ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|fifo|mod_0_rtl_0|auto_generated|divider|divider  ; alt_u_div_8lh           ; altera_work  ;
;    |MC_d_i|                           ; 16.7 (0.0)           ; 17.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_d_i                                                    ; MemCont                 ; altera_work  ;
;       |read_arbiter|                  ; 16.7 (0.0)           ; 17.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_d_i|read_arbiter                                       ; read_memory_arbiter     ; altera_work  ;
;          |addressing|                 ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_d_i|read_arbiter|addressing                            ; read_address_mux        ; altera_work  ;
;          |data|                       ; 8.4 (8.4)            ; 9.0 (9.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_d_i|read_arbiter|data                                  ; read_data_signals       ; altera_work  ;
;          |priority|                   ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_d_i|read_arbiter|priority                              ; read_priority           ; altera_work  ;
;    |MC_idx|                           ; 19.0 (0.0)           ; 19.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_idx                                                    ; MemCont                 ; altera_work  ;
;       |read_arbiter|                  ; 19.0 (0.0)           ; 19.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_idx|read_arbiter                                       ; read_memory_arbiter     ; altera_work  ;
;          |addressing|                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_idx|read_arbiter|addressing                            ; read_address_mux        ; altera_work  ;
;          |data|                       ; 8.7 (8.7)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_idx|read_arbiter|data                                  ; read_data_signals       ; altera_work  ;
;          |priority|                   ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_idx|read_arbiter|priority                              ; read_priority           ; altera_work  ;
;    |add_11|                           ; 8.1 (8.1)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_11                                                    ; add_op                  ; altera_work  ;
;    |add_12|                           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_12                                                    ; add_op                  ; altera_work  ;
;    |branchC_5|                        ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_5                                                 ; branch                  ; altera_work  ;
;       |br|                            ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_5|br                                              ; branchSimple            ; altera_work  ;
;    |branch_2|                         ; 1.8 (0.0)            ; 2.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_2                                                  ; branch                  ; altera_work  ;
;       |br|                            ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_2|br                                               ; branchSimple            ; altera_work  ;
;       |j|                             ; 1.4 (0.7)            ; 1.5 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_2|j                                                ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_2|j|allPValidAndGate                               ; andN                    ; altera_work  ;
;    |branch_3|                         ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_3                                                  ; branch                  ; altera_work  ;
;       |br|                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_3|br                                               ; branchSimple            ; altera_work  ;
;    |forkC_6|                          ; 4.3 (0.0)            ; 4.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_6                                                   ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_6|generateBlocks[0].regblock                        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_6|generateBlocks[1].regblock                        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_6|generateBlocks[2].regblock                        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_6|generateBlocks[3].regblock                        ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_6|genericOr                                         ; orN                     ; altera_work  ;
;    |fork_0|                           ; 1.5 (0.0)            ; 1.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0                                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[0].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[1].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[2].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_2|                           ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2                                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[0].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[1].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_3|                           ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3                                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[0].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[1].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[2].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|genericOr                                          ; orN                     ; altera_work  ;
;    |fork_4|                           ; 4.9 (0.0)            ; 4.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4                                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[0].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[1].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[2].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|genericOr                                          ; orN                     ; altera_work  ;
;    |fork_9|                           ; 1.9 (0.0)            ; 1.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9                                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|generateBlocks[0].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|generateBlocks[1].regblock                         ; eagerFork_RegisterBLock ; altera_work  ;
;    |icmp_13|                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_13                                                   ; icmp_ult_op             ; altera_work  ;
;    |load_5|                           ; 33.6 (0.0)           ; 36.8 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 53 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_5                                                    ; mc_load_op              ; altera_work  ;
;       |Buffer_1|                      ; 8.1 (8.1)            ; 8.8 (8.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_5|Buffer_1                                           ; TEHB                    ; altera_work  ;
;       |Buffer_2|                      ; 25.5 (25.5)          ; 28.0 (28.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_5|Buffer_2                                           ; TEHB                    ; altera_work  ;
;    |load_9|                           ; 34.9 (0.0)           ; 42.3 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 61 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_9                                                    ; mc_load_op              ; altera_work  ;
;       |Buffer_1|                      ; 10.4 (10.4)          ; 11.2 (11.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_9|Buffer_1                                           ; TEHB                    ; altera_work  ;
;       |Buffer_2|                      ; 24.5 (24.5)          ; 31.2 (31.2)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_9|Buffer_2                                           ; TEHB                    ; altera_work  ;
;    |mul_10|                           ; 28.4 (0.0)           ; 31.2 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 100 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_10                                                    ; mul_op                  ; altera_work  ;
;       |buff|                          ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_10|buff                                               ; delay_buffer            ; altera_work  ;
;       |join|                          ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_10|join                                               ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_10|join|allPValidAndGate                              ; andN                    ; altera_work  ;
;       |multiply_unit|                 ; 25.4 (25.4)          ; 28.0 (28.0)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_10|multiply_unit                                      ; mul_4_stage             ; altera_work  ;
;       |oehb|                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_10|oehb                                               ; OEHB                    ; altera_work  ;
;    |phiC_1|                           ; 6.2 (0.0)            ; 6.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_1                                                    ; cntrlMerge              ; altera_work  ;
;       |fork_C1|                       ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_1|fork_C1                                            ; fork                    ; altera_work  ;
;          |generateBlocks[0].regblock| ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_1|fork_C1|generateBlocks[0].regblock                 ; eagerFork_RegisterBLock ; altera_work  ;
;          |generateBlocks[1].regblock| ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_1|fork_C1|generateBlocks[1].regblock                 ; eagerFork_RegisterBLock ; altera_work  ;
;          |genericOr|                  ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_1|fork_C1|genericOr                                  ; orN                     ; altera_work  ;
;       |oehb1|                         ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_1|oehb1                                              ; TEHB                    ; altera_work  ;
;    |phi_1|                            ; 57.3 (6.8)           ; 66.0 (11.0)                      ; 8.8 (4.3)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 79 (24)             ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_1                                                     ; mux                     ; altera_work  ;
;       |tehb1|                         ; 50.5 (50.5)          ; 55.0 (55.0)                      ; 4.5 (4.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 55 (55)             ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_1|tehb1                                               ; TEHB                    ; altera_work  ;
;    |phi_2|                            ; 12.9 (2.3)           ; 13.0 (2.3)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (4)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_2                                                     ; mux                     ; altera_work  ;
;       |tehb1|                         ; 10.2 (10.2)          ; 10.7 (10.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_2|tehb1                                               ; TEHB                    ; altera_work  ;
;    |phi_n0|                           ; 17.6 (0.0)           ; 21.2 (0.0)                       ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0                                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 17.6 (17.6)          ; 21.2 (21.2)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0|tehb1                                              ; TEHB                    ; altera_work  ;
;    |ret_0|                            ; 19.6 (0.0)           ; 22.8 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0                                                     ; ret_op                  ; altera_work  ;
;       |tehb|                          ; 19.6 (19.6)          ; 22.8 (22.8)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0|tehb                                                ; TEHB                    ; altera_work  ;
;    |start_0|                          ; 2.0 (0.7)            ; 2.3 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0                                                   ; start_node              ; altera_work  ;
;       |startBuff|                     ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff                                         ; elasticBuffer           ; altera_work  ;
;          |oehb1|                      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|oehb1                                   ; OEHB                    ; altera_work  ;
;          |tehb1|                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|tehb1                                   ; TEHB                    ; altera_work  ;
;    |sub_6|                            ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; sub_6                                                     ; sub_op                  ; altera_work  ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-----------------------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------+
; Global & Other Fast Signals Summary       ;
+------+----------+---------+---------------+
; Name ; Location ; Fan-Out ; Clock Region  ;
+------+----------+---------+---------------+
; clk  ; PIN_BN40 ; 726     ; Sector (2, 5) ;
; rst  ; PIN_V44  ; 534     ; Sector (2, 5) ;
+------+----------+---------+---------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                              ;
+---------------------------------------------------+----------------------------------------------+
; Property                                          ; Value                                        ;
+---------------------------------------------------+----------------------------------------------+
; Name                                              ; clk                                          ;
;     -- Source Node                                ; clk~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_BN40                                     ;
;     -- Fan-Out                                    ; 726                                          ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sector (2, 5)                                ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                              ;
;     -- Clock Region Bounding Box                  ; (62, 181) to (95, 216)                       ;
;     -- Clock Region Constraint                    ; SX2 SY5 SX2 SY5                              ;
;     -- Terminating Spine Index                    ; 9                                            ;
;     -- Path Length                                ; 4.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 4.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s) ;
;                                                   ;                                              ;
; Name                                              ; rst                                          ;
;     -- Source Node                                ; rst~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_V44                                      ;
;     -- Fan-Out                                    ; 534                                          ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sector (2, 5)                                ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                              ;
;     -- Clock Region Bounding Box                  ; (62, 181) to (95, 216)                       ;
;     -- Clock Region Constraint                    ; SX2 SY5 SX2 SY5                              ;
;     -- Terminating Spine Index                    ; 31                                           ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s) ;
+---------------------------------------------------+----------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 1           ;
; Sum of Two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 2           ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 40 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 21.4.0 Build 67 12/06/2021 SC Pro Edition
    Info: Processing started: Wed Apr 26 00:17:04 2023
    Info: System process ID: 117860
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off fir -c fir
Info: qfit2_default_script.tcl version: #1
Info: Project  = fir
Info: Revision = fir
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:19
Info (18252): The Fitter is using Physical Synthesis.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during Global Placement is 2.51 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:01
Info (11178): Promoted 2 clocks 
    Info (18386): rst (534 fanout) drives clock sector (2, 5)
    Info (18386): clk (726 fanout) drives clock sector (2, 5)
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:02
Info (11888): Total time spent on timing analysis during Global Placement is 2.43 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during Placement is 0.00 seconds.


