# Cache Controller em SystemVerilog

Este reposit√≥rio cont√©m a implementa√ß√£o de um **controlador de mem√≥ria cache** escrito em **SystemVerilog**.  
O m√≥dulo √© parametriz√°vel e pode ser usado em projetos de arquitetura de computadores para estudo ou prototipagem.

---

## ‚ú® Funcionalidades

- **Mapeamento**: direto ou 2-vias conjunto-associativo  
- **Pol√≠ticas de escrita**:
  - Write-back / Write-through
  - Write-allocate / No-allocate
- **Pol√≠tica de substitui√ß√£o**: LRU (para 2 vias)  
- **Par√¢metros configur√°veis**:
  - Largura do endere√ßo e dos dados
  - N√∫mero de linhas
  - N√∫mero de palavras por bloco
  - N√∫mero de vias (WAYS)

---

## üìÇ Estrutura

- `CacheController.sv` ‚Üí m√≥dulo principal da cache

---

## ‚öôÔ∏è Par√¢metros principais

```systemverilog
parameter int ADDR_WIDTH       = 32, // largura do endere√ßo
parameter int DATA_WIDTH       = 32, // largura dos dados
parameter int LINES            = 16, // n√∫mero de linhas por via
parameter int WORDS_PER_BLOCK  = 4,  // palavras por bloco
parameter int WAYS             = 1,  // 1 = direto, 2 = 2-vias
parameter bit WRITE_BACK       = 1,  // 1 = write-back; 0 = write-through
parameter bit WRITE_ALLOCATE   = 1   // 1 = write-allocate; 0 = no-allocate
