<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xcau15p-ffvb676-1-i" LaunchTime="1766887876" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/fpga_aging_top.dcp">
  <File Type="VDS-TIMINGSUMMARY" Name="fpga_unified_top_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="fpga_unified_top.dcp"/>
  <File Type="RDS-UTIL-PB" Name="fpga_unified_top_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="fpga_unified_top_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="fpga_unified_top_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="fpga_unified_top.vds"/>
  <File Type="REPORTS-TCL" Name="fpga_unified_top_reports.tcl"/>
  <File Type="VDS-TIMING-PB" Name="fpga_unified_top_timing_summary_synth.pb"/>
  <File Type="PA-TCL" Name="fpga_unified_top.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/xadc_raw.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Aging/Vivado Projects/aging-study/aging-study.srcs/sources_1/new/xadc_raw.v"/>
        <Attr Name="ImportTime" Val="1766195167"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/temp_catcher.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Aging/Vivado Projects/aging-study/aging-study.srcs/sources_1/new/temp_catcher.v"/>
        <Attr Name="ImportTime" Val="1766195167"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fpga_aging_top.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/failure_holder.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Aging/Vivado Projects/aging-study/aging-study.srcs/sources_1/new/failure_holder.v"/>
        <Attr Name="ImportTime" Val="1766195167"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/holder_button.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Aging/Vivado Projects/aging-study/aging-study.srcs/sources_1/new/holder_button.v"/>
        <Attr Name="ImportTime" Val="1766195167"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/controller_controller.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Aging/Vivado Projects/aging-study/aging-study.srcs/sources_1/new/controller_controller.v"/>
        <Attr Name="ImportTime" Val="1766195167"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/Projects/aging_Nexys4DDR/aging_Nexys4DDR.srcs/sources_1/new/modern_sensible.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Aging/Vivado Projects/aging-study/aging-study.srcs/sources_1/imports/Projects/aging_Nexys4DDR/aging_Nexys4DDR.srcs/sources_1/new/modern_sensible.v"/>
        <Attr Name="ImportTime" Val="1766195167"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/Projects/aging_Nexys4DDR/aging_Nexys4DDR.srcs/sources_1/imports/new/nand_series.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Aging/Vivado Projects/aging-study/aging-study.srcs/sources_1/imports/Projects/aging_Nexys4DDR/aging_Nexys4DDR.srcs/sources_1/imports/new/nand_series.v"/>
        <Attr Name="ImportTime" Val="1766195167"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/Projects/uart_test/uart_test.srcs/sources_1/new/sensor_stream.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Aging/Vivado Projects/aging-study/aging-study.srcs/sources_1/imports/Projects/uart_test/uart_test.srcs/sources_1/new/sensor_stream.v"/>
        <Attr Name="ImportTime" Val="1766195167"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/Projects/uart_test/uart_test.srcs/sources_1/new/uart_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Aging/Vivado Projects/aging-study/aging-study.srcs/sources_1/imports/Projects/uart_test/uart_test.srcs/sources_1/new/uart_tx.v"/>
        <Attr Name="ImportTime" Val="1766195167"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/sysmon_monitor.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/uart_arbiter.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga-aging-project/sources/croc-main/rtl/uart_arbiter.sv"/>
        <Attr Name="ImportTime" Val="1766196544"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/uart_router.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga-aging-project/sources/croc-main/rtl/uart_router.sv"/>
        <Attr Name="ImportTime" Val="1766018986"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fpga_unified_top.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="fpga_unified_top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/constraints/fpga_aging_constraints.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga-aging-project/sources/constraints/fpga_aging_constraints.xdc"/>
        <Attr Name="ImportTime" Val="1765841932"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/fpga_aging_top.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2025"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="vio_0"/>
  <BlockFileSet Type="BlockSrcs" Name="xadc_wiz_0"/>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
