Timing Analyzer report for my8051
Sat Apr 25 03:35:25 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'rst'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'rst'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Recovery: 'clk'
 17. Slow 1200mV 85C Model Removal: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Setup: 'rst'
 27. Slow 1200mV 0C Model Hold: 'rst'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Recovery: 'clk'
 30. Slow 1200mV 0C Model Removal: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'rst'
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'rst'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Recovery: 'clk'
 42. Fast 1200mV 0C Model Removal: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; my8051                                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.35        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  35.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; rst        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 27.27 MHz ; 27.27 MHz       ; rst        ;      ;
; 65.42 MHz ; 65.42 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; rst   ; -17.837 ; -429.676          ;
; clk   ; -17.720 ; -2157.035         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; rst   ; -5.049 ; -61.491           ;
; clk   ; 0.085  ; 0.000             ;
+-------+--------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.365 ; -112.328              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.560 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; rst   ; -3.000 ; -413.862                         ;
; clk   ; -3.000 ; -190.176                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rst'                                                                                      ;
+---------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -17.837 ; ram:ram|rd_data[4] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.964     ; 15.771     ;
; -17.803 ; ram:ram|rd_data[4] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -2.070     ; 15.514     ;
; -17.737 ; ram:ram|rd_data[4] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.364     ; 15.771     ;
; -17.703 ; ram:ram|rd_data[4] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.470     ; 15.514     ;
; -17.679 ; ram:ram|rd_data[4] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.806     ; 15.771     ;
; -17.645 ; ram:ram|rd_data[4] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.912     ; 15.514     ;
; -17.210 ; ram:ram|rd_data[4] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -4.147     ; 12.848     ;
; -17.170 ; ram:ram|rd_data[3] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.830     ; 15.238     ;
; -17.136 ; ram:ram|rd_data[3] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.936     ; 14.981     ;
; -17.110 ; ram:ram|rd_data[4] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -4.547     ; 12.848     ;
; -17.070 ; ram:ram|rd_data[3] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.230     ; 15.238     ;
; -17.052 ; ram:ram|rd_data[4] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.989     ; 12.848     ;
; -17.036 ; ram:ram|rd_data[3] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.336     ; 14.981     ;
; -17.012 ; ram:ram|rd_data[3] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.672     ; 15.238     ;
; -17.003 ; ram:ram|rd_data[6] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.822     ; 15.079     ;
; -16.978 ; ram:ram|rd_data[3] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.778     ; 14.981     ;
; -16.969 ; ram:ram|rd_data[6] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.928     ; 14.822     ;
; -16.940 ; ram:ram|rd_data[7] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.940     ; 14.898     ;
; -16.907 ; ram:ram|rd_data[0] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.826     ; 14.979     ;
; -16.906 ; ram:ram|rd_data[7] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -2.046     ; 14.641     ;
; -16.903 ; ram:ram|rd_data[6] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.222     ; 15.079     ;
; -16.873 ; ram:ram|rd_data[0] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.932     ; 14.722     ;
; -16.869 ; ram:ram|rd_data[6] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.328     ; 14.822     ;
; -16.845 ; ram:ram|rd_data[6] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.664     ; 15.079     ;
; -16.840 ; ram:ram|rd_data[7] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.340     ; 14.898     ;
; -16.830 ; ram:ram|rd_data[4] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -2.078     ; 14.538     ;
; -16.811 ; ram:ram|rd_data[6] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.770     ; 14.822     ;
; -16.807 ; ram:ram|rd_data[0] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.226     ; 14.979     ;
; -16.806 ; ram:ram|rd_data[7] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.446     ; 14.641     ;
; -16.782 ; ram:ram|rd_data[7] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.782     ; 14.898     ;
; -16.779 ; ram:ram|rd_data[2] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.830     ; 14.847     ;
; -16.779 ; ram:ram|rd_data[4] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -1.406     ; 15.771     ;
; -16.773 ; ram:ram|rd_data[0] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.332     ; 14.722     ;
; -16.749 ; ram:ram|rd_data[0] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.668     ; 14.979     ;
; -16.748 ; ram:ram|rd_data[7] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.888     ; 14.641     ;
; -16.745 ; ram:ram|rd_data[2] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.936     ; 14.590     ;
; -16.745 ; ram:ram|rd_data[4] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -1.512     ; 15.514     ;
; -16.730 ; ram:ram|rd_data[4] ; ram:ram|rd_data[6] ; rst          ; rst         ; 1.000        ; -2.478     ; 14.538     ;
; -16.715 ; ram:ram|rd_data[0] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.774     ; 14.722     ;
; -16.679 ; ram:ram|rd_data[2] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.230     ; 14.847     ;
; -16.672 ; ram:ram|rd_data[4] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.920     ; 14.538     ;
; -16.645 ; ram:ram|rd_data[2] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.336     ; 14.590     ;
; -16.621 ; ram:ram|rd_data[2] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.672     ; 14.847     ;
; -16.587 ; ram:ram|rd_data[2] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.778     ; 14.590     ;
; -16.543 ; ram:ram|rd_data[3] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -4.013     ; 12.315     ;
; -16.443 ; ram:ram|rd_data[3] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -4.413     ; 12.315     ;
; -16.385 ; ram:ram|rd_data[3] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.855     ; 12.315     ;
; -16.379 ; ram:ram|rd_data[5] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.944     ; 14.333     ;
; -16.376 ; ram:ram|rd_data[6] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -4.005     ; 12.156     ;
; -16.345 ; ram:ram|rd_data[5] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -2.050     ; 14.076     ;
; -16.343 ; ram:ram|rd_data[4] ; ram:ram|rd_data[5] ; rst          ; rst         ; 0.500        ; -1.960     ; 14.029     ;
; -16.313 ; ram:ram|rd_data[7] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -4.123     ; 11.975     ;
; -16.280 ; ram:ram|rd_data[0] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -4.009     ; 12.056     ;
; -16.279 ; ram:ram|rd_data[5] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.344     ; 14.333     ;
; -16.276 ; ram:ram|rd_data[6] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -4.405     ; 12.156     ;
; -16.245 ; ram:ram|rd_data[5] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.450     ; 14.076     ;
; -16.243 ; ram:ram|rd_data[4] ; ram:ram|rd_data[5] ; rst          ; rst         ; 1.000        ; -2.360     ; 14.029     ;
; -16.221 ; ram:ram|rd_data[5] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.786     ; 14.333     ;
; -16.218 ; ram:ram|rd_data[6] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.847     ; 12.156     ;
; -16.213 ; ram:ram|rd_data[7] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -4.523     ; 11.975     ;
; -16.187 ; ram:ram|rd_data[5] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.892     ; 14.076     ;
; -16.185 ; ram:ram|rd_data[4] ; ram:ram|rd_data[5] ; rst          ; rst         ; 0.500        ; -1.802     ; 14.029     ;
; -16.180 ; ram:ram|rd_data[0] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -4.409     ; 12.056     ;
; -16.163 ; ram:ram|rd_data[3] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.944     ; 14.005     ;
; -16.155 ; ram:ram|rd_data[7] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.965     ; 11.975     ;
; -16.152 ; ram:ram|rd_data[2] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -4.013     ; 11.924     ;
; -16.152 ; ram:ram|rd_data[4] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -3.589     ; 12.848     ;
; -16.122 ; ram:ram|rd_data[0] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.851     ; 12.056     ;
; -16.112 ; ram:ram|rd_data[3] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -1.272     ; 15.238     ;
; -16.078 ; ram:ram|rd_data[3] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -1.378     ; 14.981     ;
; -16.070 ; ram:ram|rd_data[1] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; 0.174      ; 16.142     ;
; -16.063 ; ram:ram|rd_data[3] ; ram:ram|rd_data[6] ; rst          ; rst         ; 1.000        ; -2.344     ; 14.005     ;
; -16.052 ; ram:ram|rd_data[2] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -4.413     ; 11.924     ;
; -16.036 ; ram:ram|rd_data[1] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; 0.068      ; 15.885     ;
; -16.005 ; ram:ram|rd_data[3] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.786     ; 14.005     ;
; -15.996 ; ram:ram|rd_data[6] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.936     ; 13.846     ;
; -15.994 ; ram:ram|rd_data[2] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.855     ; 11.924     ;
; -15.970 ; ram:ram|rd_data[1] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -0.226     ; 16.142     ;
; -15.945 ; ram:ram|rd_data[6] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -1.264     ; 15.079     ;
; -15.936 ; ram:ram|rd_data[1] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -0.332     ; 15.885     ;
; -15.933 ; ram:ram|rd_data[7] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -2.054     ; 13.665     ;
; -15.912 ; ram:ram|rd_data[1] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; 0.332      ; 16.142     ;
; -15.911 ; ram:ram|rd_data[6] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -1.370     ; 14.822     ;
; -15.900 ; ram:ram|rd_data[0] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.940     ; 13.746     ;
; -15.896 ; ram:ram|rd_data[6] ; ram:ram|rd_data[6] ; rst          ; rst         ; 1.000        ; -2.336     ; 13.846     ;
; -15.882 ; ram:ram|rd_data[7] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -1.382     ; 14.898     ;
; -15.878 ; ram:ram|rd_data[1] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; 0.226      ; 15.885     ;
; -15.862 ; ram:ram|rd_data[4] ; ram:ram|rd_data[4] ; rst          ; rst         ; 0.500        ; -1.941     ; 13.566     ;
; -15.849 ; ram:ram|rd_data[0] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -1.268     ; 14.979     ;
; -15.848 ; ram:ram|rd_data[7] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -1.488     ; 14.641     ;
; -15.838 ; ram:ram|rd_data[6] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.778     ; 13.846     ;
; -15.833 ; ram:ram|rd_data[7] ; ram:ram|rd_data[6] ; rst          ; rst         ; 1.000        ; -2.454     ; 13.665     ;
; -15.819 ; ram:ram|rd_data[4] ; ram:ram|rd_data[2] ; rst          ; rst         ; 0.500        ; -2.070     ; 13.535     ;
; -15.815 ; ram:ram|rd_data[0] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -1.374     ; 14.722     ;
; -15.800 ; ram:ram|rd_data[0] ; ram:ram|rd_data[6] ; rst          ; rst         ; 1.000        ; -2.340     ; 13.746     ;
; -15.775 ; ram:ram|rd_data[7] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.896     ; 13.665     ;
; -15.772 ; ram:ram|rd_data[2] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.944     ; 13.614     ;
; -15.772 ; ram:ram|rd_data[4] ; ram:ram|rd_data[6] ; rst          ; rst         ; 1.000        ; -1.520     ; 14.538     ;
; -15.762 ; ram:ram|rd_data[4] ; ram:ram|rd_data[4] ; rst          ; rst         ; 1.000        ; -2.341     ; 13.566     ;
; -15.752 ; ram:ram|rd_data[5] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -4.127     ; 11.410     ;
+---------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                             ;
+---------+--------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -17.720 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -7.331     ; 11.364     ;
; -17.678 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -7.193     ; 11.460     ;
; -17.662 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -6.773     ; 11.364     ;
; -17.620 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -6.635     ; 11.460     ;
; -17.581 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -7.189     ; 11.367     ;
; -17.523 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -6.631     ; 11.367     ;
; -17.497 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -7.197     ; 11.275     ;
; -17.439 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -6.639     ; 11.275     ;
; -17.400 ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -7.311     ; 11.064     ;
; -17.383 ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -7.307     ; 11.051     ;
; -17.342 ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -6.753     ; 11.064     ;
; -17.325 ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -6.749     ; 11.051     ;
; -17.273 ; ram:ram|rd_data[3] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -7.197     ; 11.051     ;
; -17.268 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -7.330     ; 10.913     ;
; -17.226 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -7.192     ; 11.009     ;
; -17.215 ; ram:ram|rd_data[3] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -6.639     ; 11.051     ;
; -17.210 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -6.772     ; 10.913     ;
; -17.172 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 1.000        ; -7.330     ; 10.817     ;
; -17.168 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -6.634     ; 11.009     ;
; -17.164 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 1.000        ; -7.330     ; 10.809     ;
; -17.130 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 1.000        ; -7.192     ; 10.913     ;
; -17.129 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -7.188     ; 10.916     ;
; -17.127 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 1.000        ; -7.334     ; 10.768     ;
; -17.122 ; ram:ram|rd_data[4] ; core:core|b[4]            ; rst          ; clk         ; 1.000        ; -7.216     ; 10.881     ;
; -17.122 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 1.000        ; -7.192     ; 10.905     ;
; -17.121 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 1.000        ; -7.334     ; 10.762     ;
; -17.117 ; ram:ram|rd_data[4] ; core:core|b[1]            ; rst          ; clk         ; 1.000        ; -6.934     ; 11.158     ;
; -17.114 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -6.772     ; 10.817     ;
; -17.106 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -6.772     ; 10.809     ;
; -17.101 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 1.000        ; -7.330     ; 10.746     ;
; -17.085 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 1.000        ; -7.196     ; 10.864     ;
; -17.080 ; ram:ram|rd_data[0] ; core:core|b[4]            ; rst          ; clk         ; 1.000        ; -7.078     ; 10.977     ;
; -17.079 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 1.000        ; -7.196     ; 10.858     ;
; -17.075 ; ram:ram|rd_data[0] ; core:core|b[1]            ; rst          ; clk         ; 1.000        ; -6.796     ; 11.254     ;
; -17.073 ; ram:ram|rd_data[4] ; core:core|b[3]            ; rst          ; clk         ; 1.000        ; -7.075     ; 10.973     ;
; -17.072 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -6.634     ; 10.913     ;
; -17.071 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -6.630     ; 10.916     ;
; -17.069 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 0.500        ; -6.776     ; 10.768     ;
; -17.064 ; ram:ram|rd_data[4] ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; -6.658     ; 10.881     ;
; -17.064 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -6.634     ; 10.905     ;
; -17.063 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 0.500        ; -6.776     ; 10.762     ;
; -17.059 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 1.000        ; -7.192     ; 10.842     ;
; -17.059 ; ram:ram|rd_data[4] ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; -6.376     ; 11.158     ;
; -17.045 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -7.196     ; 10.824     ;
; -17.043 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -6.772     ; 10.746     ;
; -17.033 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 1.000        ; -7.188     ; 10.820     ;
; -17.031 ; ram:ram|rd_data[0] ; core:core|b[3]            ; rst          ; clk         ; 1.000        ; -6.937     ; 11.069     ;
; -17.027 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 0.500        ; -6.638     ; 10.864     ;
; -17.025 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 1.000        ; -7.188     ; 10.812     ;
; -17.022 ; ram:ram|rd_data[0] ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; -6.520     ; 10.977     ;
; -17.021 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 0.500        ; -6.638     ; 10.858     ;
; -17.017 ; ram:ram|rd_data[0] ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; -6.238     ; 11.254     ;
; -17.015 ; ram:ram|rd_data[4] ; core:core|b[3]            ; rst          ; clk         ; 0.500        ; -6.517     ; 10.973     ;
; -17.001 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -6.634     ; 10.842     ;
; -16.988 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 1.000        ; -7.192     ; 10.771     ;
; -16.987 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -6.638     ; 10.824     ;
; -16.983 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[2] ; rst          ; clk         ; 1.000        ; -7.334     ; 10.624     ;
; -16.983 ; ram:ram|rd_data[6] ; core:core|b[4]            ; rst          ; clk         ; 1.000        ; -7.074     ; 10.884     ;
; -16.982 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 1.000        ; -7.192     ; 10.765     ;
; -16.978 ; ram:ram|rd_data[6] ; core:core|b[1]            ; rst          ; clk         ; 1.000        ; -6.792     ; 11.161     ;
; -16.975 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p3_reg[5] ; rst          ; clk         ; 1.000        ; -7.331     ; 10.619     ;
; -16.975 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -6.630     ; 10.820     ;
; -16.973 ; ram:ram|rd_data[0] ; core:core|b[3]            ; rst          ; clk         ; 0.500        ; -6.379     ; 11.069     ;
; -16.972 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[5] ; rst          ; clk         ; 1.000        ; -7.331     ; 10.616     ;
; -16.967 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -6.630     ; 10.812     ;
; -16.962 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 1.000        ; -7.188     ; 10.749     ;
; -16.957 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[5] ; rst          ; clk         ; 1.000        ; -7.330     ; 10.602     ;
; -16.949 ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -7.310     ; 10.614     ;
; -16.949 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 1.000        ; -7.196     ; 10.728     ;
; -16.941 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 1.000        ; -7.196     ; 10.720     ;
; -16.941 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[2] ; rst          ; clk         ; 1.000        ; -7.196     ; 10.720     ;
; -16.934 ; ram:ram|rd_data[4] ; core:core|dp[6]           ; rst          ; clk         ; 1.000        ; -7.054     ; 10.855     ;
; -16.934 ; ram:ram|rd_data[6] ; core:core|b[3]            ; rst          ; clk         ; 1.000        ; -6.933     ; 10.976     ;
; -16.933 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p3_reg[5] ; rst          ; clk         ; 1.000        ; -7.193     ; 10.715     ;
; -16.931 ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -7.306     ; 10.600     ;
; -16.930 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[5] ; rst          ; clk         ; 1.000        ; -7.193     ; 10.712     ;
; -16.930 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 0.500        ; -6.634     ; 10.771     ;
; -16.925 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[2] ; rst          ; clk         ; 0.500        ; -6.776     ; 10.624     ;
; -16.925 ; ram:ram|rd_data[6] ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; -6.516     ; 10.884     ;
; -16.924 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 0.500        ; -6.634     ; 10.765     ;
; -16.922 ; ram:ram|rd_data[4] ; core:core|b[5]            ; rst          ; clk         ; 1.000        ; -6.934     ; 10.963     ;
; -16.920 ; ram:ram|rd_data[6] ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; -6.234     ; 11.161     ;
; -16.917 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p3_reg[5] ; rst          ; clk         ; 0.500        ; -6.773     ; 10.619     ;
; -16.915 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[5] ; rst          ; clk         ; 1.000        ; -7.192     ; 10.698     ;
; -16.914 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[5] ; rst          ; clk         ; 0.500        ; -6.773     ; 10.616     ;
; -16.904 ; ram:ram|rd_data[4] ; core:core|dp[3]           ; rst          ; clk         ; 1.000        ; -7.054     ; 10.825     ;
; -16.904 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 1.000        ; -7.200     ; 10.679     ;
; -16.904 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -6.630     ; 10.749     ;
; -16.899 ; ram:ram|rd_data[2] ; core:core|b[4]            ; rst          ; clk         ; 1.000        ; -7.082     ; 10.792     ;
; -16.899 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[5] ; rst          ; clk         ; 0.500        ; -6.772     ; 10.602     ;
; -16.898 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 1.000        ; -7.200     ; 10.673     ;
; -16.894 ; ram:ram|rd_data[2] ; core:core|b[1]            ; rst          ; clk         ; 1.000        ; -6.800     ; 11.069     ;
; -16.892 ; ram:ram|rd_data[0] ; core:core|dp[6]           ; rst          ; clk         ; 1.000        ; -6.916     ; 10.951     ;
; -16.891 ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -6.752     ; 10.614     ;
; -16.891 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -6.638     ; 10.728     ;
; -16.883 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -6.638     ; 10.720     ;
; -16.883 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[2] ; rst          ; clk         ; 0.500        ; -6.638     ; 10.720     ;
; -16.880 ; ram:ram|rd_data[0] ; core:core|b[5]            ; rst          ; clk         ; 1.000        ; -6.796     ; 11.059     ;
; -16.878 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 1.000        ; -7.196     ; 10.657     ;
; -16.876 ; ram:ram|rd_data[4] ; core:core|dp[6]           ; rst          ; clk         ; 0.500        ; -6.496     ; 10.855     ;
+---------+--------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rst'                                                                                                     ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -5.049 ; core:core|command_flag[2]  ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.723      ; 2.714      ;
; -4.841 ; core:core|pipeline1[4]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.723      ; 2.922      ;
; -4.792 ; core:core|pipeline1[5]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.723      ; 2.971      ;
; -4.725 ; rst                        ; ram:ram|rd_data[0]        ; rst          ; rst         ; 0.000        ; 9.301      ; 4.576      ;
; -4.608 ; core:core|pipeline1[0]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.723      ; 3.155      ;
; -4.555 ; core:core|pipeline1[7]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.723      ; 3.208      ;
; -4.400 ; core:core|pipeline1[3]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.691      ; 3.331      ;
; -4.375 ; core:core|pipeline1[1]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.723      ; 3.388      ;
; -4.283 ; core:core|pipeline1[2]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.723      ; 3.480      ;
; -4.219 ; rst                        ; ram:ram|address[4]        ; rst          ; rst         ; 0.000        ; 7.372      ; 3.153      ;
; -4.168 ; core:core|pipeline1[6]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.723      ; 3.595      ;
; -3.991 ; core:core|command_flag[2]  ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.165      ; 2.714      ;
; -3.937 ; rst                        ; ram:ram|rd_data[0]        ; rst          ; rst         ; -0.500       ; 9.301      ; 4.884      ;
; -3.859 ; rst                        ; ram:ram|rd_data[0]        ; rst          ; rst         ; 0.000        ; 8.743      ; 4.884      ;
; -3.851 ; rst                        ; ram:ram|sfr:sfr|p0_out_en ; rst          ; rst         ; 0.000        ; 7.152      ; 3.301      ;
; -3.820 ; core:core|pipeline2[4]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.710      ; 3.930      ;
; -3.783 ; core:core|pipeline1[4]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.165      ; 2.922      ;
; -3.734 ; core:core|pipeline1[5]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.165      ; 2.971      ;
; -3.687 ; rst                        ; ram:ram|rd_data[0]        ; rst          ; rst         ; -0.500       ; 8.743      ; 4.576      ;
; -3.651 ; core:core|command_flag[3]  ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.696      ; 4.085      ;
; -3.599 ; core:core|ram_wait         ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.823      ; 3.264      ;
; -3.589 ; rst                        ; ram:ram|sfr:sfr|p0_out_en ; rst          ; rst         ; 0.000        ; 7.207      ; 3.618      ;
; -3.571 ; core:core|pipeline2[6]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.696      ; 4.165      ;
; -3.550 ; core:core|pipeline1[0]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.165      ; 3.155      ;
; -3.527 ; ram:ram|xdata_rd_vld       ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.823      ; 3.336      ;
; -3.524 ; ram:ram|data_rd_vld        ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.823      ; 3.339      ;
; -3.497 ; core:core|pipeline1[7]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.165      ; 3.208      ;
; -3.477 ; rst                        ; ram:ram|address[4]        ; rst          ; rst         ; -0.500       ; 7.372      ; 3.415      ;
; -3.426 ; rst                        ; ram:ram|sfr:sfr|p0_out_en ; rst          ; rst         ; -0.500       ; 7.207      ; 3.301      ;
; -3.422 ; core:core|pipeline2[5]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.696      ; 4.314      ;
; -3.411 ; rst                        ; ram:ram|address[7]        ; rst          ; rst         ; 0.000        ; 10.195     ; 6.784      ;
; -3.399 ; rst                        ; ram:ram|address[4]        ; rst          ; rst         ; 0.000        ; 6.814      ; 3.415      ;
; -3.343 ; core:core|pipeline2[0]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.886      ; 4.583      ;
; -3.342 ; core:core|pipeline1[3]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.133      ; 3.331      ;
; -3.333 ; core:core|pipeline2[1]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.696      ; 4.403      ;
; -3.317 ; core:core|pipeline1[1]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.165      ; 3.388      ;
; -3.294 ; core:core|pipeline2[7]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.696      ; 4.442      ;
; -3.225 ; core:core|pipeline1[2]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.165      ; 3.480      ;
; -3.181 ; rst                        ; ram:ram|address[4]        ; rst          ; rst         ; -0.500       ; 6.814      ; 3.153      ;
; -3.130 ; core:core|pipeline2[2]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.696      ; 4.606      ;
; -3.116 ; core:core|pipeline2[3]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.696      ; 4.620      ;
; -3.110 ; core:core|pipeline1[6]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.165      ; 3.595      ;
; -3.105 ; rst                        ; ram:ram|address[0]        ; rst          ; rst         ; 0.000        ; 8.040      ; 4.935      ;
; -3.054 ; rst                        ; ram:ram|sfr:sfr|p0_out_en ; rst          ; rst         ; -0.500       ; 7.152      ; 3.618      ;
; -3.044 ; core:core|pipeline1[2]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.814      ; 3.810      ;
; -2.991 ; rst                        ; ram:ram|address[3]        ; rst          ; rst         ; 0.000        ; 8.037      ; 5.046      ;
; -2.930 ; core:core|pipeline1[1]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.814      ; 3.924      ;
; -2.792 ; rst                        ; ram:ram|rd_data[5]        ; rst          ; rst         ; 0.000        ; 9.419      ; 6.627      ;
; -2.778 ; core:core|command_flag[2]  ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.814      ; 4.076      ;
; -2.775 ; core:core|command_flag[1]  ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.754      ; 4.019      ;
; -2.762 ; core:core|pipeline2[4]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.152      ; 3.930      ;
; -2.688 ; rst                        ; ram:ram|sfr:sfr|p2_out_en ; rst          ; rst         ; 0.000        ; 6.576      ; 3.888      ;
; -2.593 ; core:core|command_flag[3]  ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.138      ; 4.085      ;
; -2.556 ; core:core|ram_wait         ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; 0.000        ; 4.674      ; 2.158      ;
; -2.553 ; core:core|ram_wait         ; ram:ram|rd_data[5]        ; clk          ; rst         ; 0.000        ; 6.941      ; 4.428      ;
; -2.548 ; ram:ram|xdata_rd_vld       ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.732      ; 5.224      ;
; -2.542 ; rst                        ; ram:ram|sfr:sfr|p3_out_en ; rst          ; rst         ; 0.000        ; 6.430      ; 3.888      ;
; -2.541 ; core:core|ram_wait         ; ram:ram|rd_data[0]        ; clk          ; rst         ; -0.500       ; 6.265      ; 3.264      ;
; -2.513 ; core:core|pipeline2[6]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.138      ; 4.165      ;
; -2.511 ; rst                        ; ram:ram|address[7]        ; rst          ; rst         ; -0.500       ; 10.195     ; 7.204      ;
; -2.482 ; ram:ram|xdata_rd_vld       ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; 0.000        ; 4.674      ; 2.232      ;
; -2.481 ; ram:ram|xdata_rd_vld       ; ram:ram|rd_data[5]        ; clk          ; rst         ; 0.000        ; 6.941      ; 4.500      ;
; -2.479 ; ram:ram|data_rd_vld        ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; 0.000        ; 4.674      ; 2.235      ;
; -2.478 ; ram:ram|data_rd_vld        ; ram:ram|rd_data[5]        ; clk          ; rst         ; 0.000        ; 6.941      ; 4.503      ;
; -2.469 ; ram:ram|xdata_rd_vld       ; ram:ram|rd_data[0]        ; clk          ; rst         ; -0.500       ; 6.265      ; 3.336      ;
; -2.466 ; ram:ram|data_rd_vld        ; ram:ram|rd_data[0]        ; clk          ; rst         ; -0.500       ; 6.265      ; 3.339      ;
; -2.433 ; rst                        ; ram:ram|address[7]        ; rst          ; rst         ; 0.000        ; 9.637      ; 7.204      ;
; -2.417 ; rst                        ; ram:ram|sfr:sfr|p2_out_en ; rst          ; rst         ; 0.000        ; 6.631      ; 4.214      ;
; -2.416 ; core:core|command_flag[2]  ; ram:ram|address[11]       ; clk          ; rst         ; 0.000        ; 7.725      ; 5.349      ;
; -2.415 ; core:core|command_flag[2]  ; ram:ram|address[10]       ; clk          ; rst         ; 0.000        ; 7.722      ; 5.347      ;
; -2.410 ; core:core|pipeline1[6]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.814      ; 4.444      ;
; -2.392 ; core:core|ram_wait         ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.732      ; 5.380      ;
; -2.390 ; core:core|ram_rd_data_1[6] ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.791      ; 4.441      ;
; -2.373 ; rst                        ; ram:ram|address[7]        ; rst          ; rst         ; -0.500       ; 9.637      ; 6.784      ;
; -2.364 ; core:core|pipeline2[5]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.138      ; 4.314      ;
; -2.358 ; rst                        ; ram:ram|address[1]        ; rst          ; rst         ; 0.000        ; 7.372      ; 5.014      ;
; -2.330 ; ram:ram|data_rd_vld        ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.732      ; 5.442      ;
; -2.328 ; core:core|pipeline1[5]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.814      ; 4.526      ;
; -2.298 ; core:core|dp[7]            ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.916      ; 4.658      ;
; -2.285 ; core:core|pipeline2[0]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.328      ; 4.583      ;
; -2.284 ; rst                        ; ram:ram|rd_data[3]        ; rst          ; rst         ; 0.000        ; 9.305      ; 7.021      ;
; -2.275 ; core:core|pipeline2[1]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.138      ; 4.403      ;
; -2.274 ; rst                        ; ram:ram|address[0]        ; rst          ; rst         ; -0.500       ; 8.040      ; 5.286      ;
; -2.269 ; rst                        ; ram:ram|sfr:sfr|p3_out_en ; rst          ; rst         ; 0.000        ; 6.485      ; 4.216      ;
; -2.263 ; rst                        ; ram:ram|sfr:sfr|p2_out_en ; rst          ; rst         ; -0.500       ; 6.631      ; 3.888      ;
; -2.238 ; core:core|command_flag[2]  ; ram:ram|address[9]        ; clk          ; rst         ; 0.000        ; 7.564      ; 5.366      ;
; -2.236 ; core:core|pipeline2[7]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 7.138      ; 4.442      ;
; -2.234 ; core:core|psw_rs0          ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.892      ; 4.698      ;
; -2.208 ; core:core|pipeline1[4]     ; ram:ram|address[11]       ; clk          ; rst         ; 0.000        ; 7.725      ; 5.557      ;
; -2.208 ; rst                        ; ram:ram|rd_data[2]        ; rst          ; rst         ; 0.000        ; 9.305      ; 7.097      ;
; -2.207 ; core:core|pipeline1[4]     ; ram:ram|address[10]       ; clk          ; rst         ; 0.000        ; 7.722      ; 5.555      ;
; -2.196 ; rst                        ; ram:ram|address[0]        ; rst          ; rst         ; 0.000        ; 7.482      ; 5.286      ;
; -2.165 ; rst                        ; ram:ram|rd_data[7]        ; rst          ; rst         ; 0.000        ; 9.415      ; 7.250      ;
; -2.159 ; core:core|pipeline1[5]     ; ram:ram|address[11]       ; clk          ; rst         ; 0.000        ; 7.725      ; 5.606      ;
; -2.158 ; core:core|pipeline1[5]     ; ram:ram|address[10]       ; clk          ; rst         ; 0.000        ; 7.722      ; 5.604      ;
; -2.136 ; rst                        ; ram:ram|address[3]        ; rst          ; rst         ; -0.500       ; 8.037      ; 5.421      ;
; -2.117 ; core:core|ram_wait         ; ram:ram|rd_data[3]        ; clk          ; rst         ; 0.000        ; 6.827      ; 4.750      ;
; -2.117 ; core:core|pipeline1[2]     ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; 0.000        ; 4.665      ; 2.588      ;
; -2.117 ; rst                        ; ram:ram|sfr:sfr|p3_out_en ; rst          ; rst         ; -0.500       ; 6.485      ; 3.888      ;
; -2.111 ; core:core|ram_wait         ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; -0.500       ; 4.729      ; 2.158      ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.085 ; core:core|command_flag[0] ; core:core|command_flag[1]  ; clk          ; clk         ; 0.000        ; 0.549      ; 0.791      ;
; 0.382 ; core:core|ram_wait        ; core:core|ram_wait         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.385 ; core:core|command_flag[1] ; core:core|command_flag[1]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.580      ;
; 0.402 ; ram:ram|xdata_rd_vld      ; core:core|ram_wait         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.602      ;
; 0.611 ; core:core|same_byte[0]    ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.092      ; 0.860      ;
; 0.613 ; core:core|sp[1]           ; core:core|sp[1]            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.808      ;
; 0.614 ; core:core|sp[2]           ; core:core|sp[2]            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.809      ;
; 0.615 ; core:core|sp[7]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.810      ;
; 0.671 ; ram:ram|data_rd_vld       ; core:core|ram_wait         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.871      ;
; 0.706 ; core:core|same_byte[3]    ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.278      ; 1.141      ;
; 0.763 ; core:core|sp[0]           ; core:core|sp[0]            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.958      ;
; 0.846 ; core:core|same_flag       ; core:core|ram_rd_data_1[6] ; clk          ; clk         ; 0.000        ; 0.141      ; 1.144      ;
; 0.882 ; core:core|sp[1]           ; core:core|sp[2]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.083      ;
; 0.896 ; core:core|sp[2]           ; core:core|sp[3]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.097      ;
; 0.898 ; core:core|sp[2]           ; core:core|sp[4]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.099      ;
; 0.900 ; core:core|same_flag       ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.151      ; 1.208      ;
; 0.965 ; core:core|same_byte[7]    ; core:core|ram_rd_data_1[7] ; clk          ; clk         ; 0.000        ; 0.146      ; 1.268      ;
; 0.974 ; core:core|same_flag       ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.117      ; 1.248      ;
; 0.989 ; core:core|command_flag[1] ; core:core|command_flag[0]  ; clk          ; clk         ; 0.000        ; -0.362     ; 0.784      ;
; 0.992 ; core:core|sp[1]           ; core:core|sp[3]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.193      ;
; 0.994 ; core:core|sp[1]           ; core:core|sp[4]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.195      ;
; 1.008 ; core:core|sp[2]           ; core:core|sp[5]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.209      ;
; 1.010 ; core:core|sp[2]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.211      ;
; 1.027 ; core:core|sp[0]           ; core:core|sp[1]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.228      ;
; 1.029 ; core:core|sp[0]           ; core:core|sp[2]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.230      ;
; 1.056 ; core:core|command_flag[1] ; core:core|command_flag[2]  ; clk          ; clk         ; 0.000        ; 0.038      ; 1.251      ;
; 1.057 ; core:core|psw_ac          ; core:core|psw_ac           ; clk          ; clk         ; 0.000        ; 0.042      ; 1.256      ;
; 1.085 ; core:core|pipeline1[2]    ; core:core|pipeline2[2]     ; clk          ; clk         ; 0.000        ; 0.126      ; 1.368      ;
; 1.098 ; core:core|ram_wait        ; ram:ram|data_rd_vld        ; clk          ; clk         ; 0.000        ; 0.043      ; 1.298      ;
; 1.104 ; core:core|sp[1]           ; core:core|sp[5]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.305      ;
; 1.106 ; core:core|sp[1]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.307      ;
; 1.118 ; core:core|pipeline1[5]    ; core:core|pipeline2[5]     ; clk          ; clk         ; 0.000        ; 0.126      ; 1.401      ;
; 1.120 ; core:core|sp[2]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.321      ;
; 1.139 ; core:core|sp[0]           ; core:core|sp[3]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.340      ;
; 1.141 ; core:core|sp[0]           ; core:core|sp[4]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.342      ;
; 1.143 ; core:core|same_flag       ; core:core|ram_rd_data_1[4] ; clk          ; clk         ; 0.000        ; -0.102     ; 1.198      ;
; 1.150 ; core:core|same_byte[6]    ; core:core|ram_rd_data_1[6] ; clk          ; clk         ; 0.000        ; 0.150      ; 1.457      ;
; 1.154 ; core:core|psw_rs0         ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.210      ; 1.521      ;
; 1.189 ; core:core|acc[5]          ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.455      ; 1.801      ;
; 1.191 ; core:core|pipeline1[4]    ; core:core|pipeline2[4]     ; clk          ; clk         ; 0.000        ; 0.112      ; 1.460      ;
; 1.196 ; ram:ram|xdata_rd_vld      ; core:core|same_flag        ; clk          ; clk         ; 0.000        ; 0.088      ; 1.441      ;
; 1.202 ; rst                       ; core:core|same_byte[4]     ; rst          ; clk         ; 0.000        ; 2.558      ; 3.957      ;
; 1.206 ; ram:ram|xdata_rd_vld      ; ram:ram|data_rd_vld        ; clk          ; clk         ; 0.000        ; 0.043      ; 1.406      ;
; 1.209 ; ram:ram|data_rd_vld       ; ram:ram|data_rd_vld        ; clk          ; clk         ; 0.000        ; 0.043      ; 1.409      ;
; 1.216 ; core:core|sp[1]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.417      ;
; 1.229 ; core:core|same_flag       ; core:core|ram_rd_data_1[7] ; clk          ; clk         ; 0.000        ; 0.121      ; 1.507      ;
; 1.231 ; rst                       ; core:core|same_byte[5]     ; rst          ; clk         ; 0.000        ; 2.558      ; 3.986      ;
; 1.251 ; core:core|sp[0]           ; core:core|sp[5]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.452      ;
; 1.253 ; core:core|sp[0]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.454      ;
; 1.263 ; core:core|acc[0]          ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.134      ; 1.554      ;
; 1.275 ; core:core|ram_wait        ; core:core|same_flag        ; clk          ; clk         ; 0.000        ; 0.088      ; 1.520      ;
; 1.283 ; core:core|sp[4]           ; core:core|sp[4]            ; clk          ; clk         ; 0.000        ; 0.038      ; 1.478      ;
; 1.291 ; core:core|same_flag       ; core:core|ram_rd_data_1[1] ; clk          ; clk         ; 0.000        ; 0.151      ; 1.599      ;
; 1.292 ; core:core|pipeline1[0]    ; core:core|pipeline2[0]     ; clk          ; clk         ; 0.000        ; -0.072     ; 1.377      ;
; 1.293 ; core:core|acc[7]          ; core:core|acc[7]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.515      ;
; 1.301 ; core:core|acc[7]          ; core:core|ram_rd_data_1[7] ; clk          ; clk         ; 0.000        ; 0.393      ; 1.851      ;
; 1.302 ; rst                       ; core:core|same_byte[3]     ; rst          ; clk         ; 0.000        ; 2.435      ; 3.934      ;
; 1.306 ; core:core|acc[6]          ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.455      ; 1.918      ;
; 1.328 ; core:core|acc[2]          ; core:core|acc[2]           ; clk          ; clk         ; 0.000        ; 0.044      ; 1.529      ;
; 1.344 ; rst                       ; core:core|same_byte[6]     ; rst          ; clk         ; 0.000        ; 2.558      ; 4.099      ;
; 1.344 ; rst                       ; core:core|same_byte[7]     ; rst          ; clk         ; 0.000        ; 2.542      ; 4.083      ;
; 1.354 ; core:core|acc[5]          ; core:core|ram_rd_data_1[5] ; clk          ; clk         ; 0.000        ; 0.459      ; 1.970      ;
; 1.355 ; core:core|pc[15]          ; core:core|same_byte[7]     ; clk          ; clk         ; 0.000        ; 0.434      ; 1.946      ;
; 1.356 ; core:core|acc[6]          ; core:core|acc[6]           ; clk          ; clk         ; 0.000        ; 0.045      ; 1.558      ;
; 1.359 ; core:core|pipeline1[7]    ; core:core|pipeline2[7]     ; clk          ; clk         ; 0.000        ; 0.126      ; 1.642      ;
; 1.363 ; core:core|sp[0]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.564      ;
; 1.370 ; core:core|acc[6]          ; core:core|same_byte[6]     ; clk          ; clk         ; 0.000        ; 0.426      ; 1.953      ;
; 1.398 ; core:core|b[2]            ; core:core|b[3]             ; clk          ; clk         ; 0.000        ; 0.043      ; 1.598      ;
; 1.402 ; core:core|psw_cy          ; core:core|ram_rd_data_1[7] ; clk          ; clk         ; 0.000        ; 0.146      ; 1.705      ;
; 1.414 ; ram:ram|data_rd_vld       ; core:core|same_flag        ; clk          ; clk         ; 0.000        ; 0.088      ; 1.659      ;
; 1.446 ; core:core|acc[3]          ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.154      ; 1.757      ;
; 1.449 ; rst                       ; core:core|same_flag        ; rst          ; clk         ; 0.000        ; 2.568      ; 4.214      ;
; 1.454 ; core:core|same_byte[5]    ; core:core|ram_rd_data_1[5] ; clk          ; clk         ; 0.000        ; 0.130      ; 1.741      ;
; 1.470 ; core:core|pipeline1[3]    ; core:core|pipeline2[3]     ; clk          ; clk         ; 0.000        ; 0.094      ; 1.721      ;
; 1.473 ; core:core|b[7]            ; core:core|b[7]             ; clk          ; clk         ; 0.000        ; 0.043      ; 1.673      ;
; 1.494 ; core:core|sp[6]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.038      ; 1.689      ;
; 1.502 ; core:core|acc[3]          ; core:core|acc[3]           ; clk          ; clk         ; 0.000        ; 0.044      ; 1.703      ;
; 1.516 ; core:core|pipeline1[4]    ; core:core|dp[12]           ; clk          ; clk         ; 0.000        ; 0.210      ; 1.883      ;
; 1.521 ; core:core|same_byte[1]    ; core:core|ram_rd_data_1[1] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.941      ;
; 1.565 ; core:core|sp[4]           ; core:core|sp[5]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.766      ;
; 1.567 ; core:core|sp[4]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.044      ; 1.768      ;
; 1.576 ; core:core|pipeline1[6]    ; core:core|pipeline2[6]     ; clk          ; clk         ; 0.000        ; 0.126      ; 1.859      ;
; 1.597 ; core:core|same_flag       ; core:core|ram_rd_data_1[5] ; clk          ; clk         ; 0.000        ; 0.121      ; 1.875      ;
; 1.599 ; core:core|pc[15]          ; core:core|pc[15]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.818      ;
; 1.602 ; core:core|pipeline1[1]    ; core:core|pipeline2[1]     ; clk          ; clk         ; 0.000        ; 0.126      ; 1.885      ;
; 1.621 ; core:core|pipeline1[2]    ; core:core|dp[10]           ; clk          ; clk         ; 0.000        ; 0.210      ; 1.988      ;
; 1.623 ; core:core|b[2]            ; core:core|b[2]             ; clk          ; clk         ; 0.000        ; 0.043      ; 1.823      ;
; 1.638 ; core:core|dp[11]          ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.025      ; 1.820      ;
; 1.640 ; core:core|ram_wait        ; ram:ram|xdata_rd_vld       ; clk          ; clk         ; 0.000        ; 0.043      ; 1.840      ;
; 1.644 ; core:core|pipeline1[1]    ; core:core|dp[9]            ; clk          ; clk         ; 0.000        ; 0.210      ; 2.011      ;
; 1.650 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.879      ;
; 1.650 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.879      ;
; 1.650 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.879      ;
; 1.650 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.879      ;
; 1.650 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.879      ;
; 1.650 ; ram:ram|xdata_rd_vld      ; core:core|command_flag[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.879      ;
; 1.650 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.879      ;
; 1.650 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.879      ;
; 1.663 ; core:core|pipeline1[5]    ; core:core|dp[13]           ; clk          ; clk         ; 0.000        ; 0.210      ; 2.030      ;
; 1.667 ; core:core|pc[13]          ; core:core|psw_f0           ; clk          ; clk         ; 0.000        ; 0.481      ; 2.305      ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.365 ; rst       ; core:core|pipeline2[0]    ; rst          ; clk         ; 0.500        ; 2.324      ; 4.164      ;
; -1.362 ; rst       ; core:core|pc[4]           ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[1]           ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[6]           ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[2]           ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[7]           ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[10]          ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[12]          ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[11]          ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[13]          ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[14]          ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[15]          ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[3]           ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[5]           ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[9]           ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[8]           ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.362 ; rst       ; core:core|pc[0]           ; rst          ; clk         ; 0.500        ; 2.108      ; 3.945      ;
; -1.316 ; rst       ; core:core|same_flag       ; rst          ; clk         ; 0.500        ; 2.468      ; 4.259      ;
; -1.315 ; rst       ; core:core|pipeline1[6]    ; rst          ; clk         ; 0.500        ; 2.487      ; 4.277      ;
; -1.315 ; rst       ; core:core|pipeline1[7]    ; rst          ; clk         ; 0.500        ; 2.487      ; 4.277      ;
; -1.315 ; rst       ; core:core|pipeline1[5]    ; rst          ; clk         ; 0.500        ; 2.487      ; 4.277      ;
; -1.315 ; rst       ; core:core|pipeline1[4]    ; rst          ; clk         ; 0.500        ; 2.487      ; 4.277      ;
; -1.315 ; rst       ; core:core|command_flag[2] ; rst          ; clk         ; 0.500        ; 2.487      ; 4.277      ;
; -1.315 ; rst       ; core:core|pipeline1[1]    ; rst          ; clk         ; 0.500        ; 2.487      ; 4.277      ;
; -1.315 ; rst       ; core:core|pipeline1[2]    ; rst          ; clk         ; 0.500        ; 2.487      ; 4.277      ;
; -1.315 ; rst       ; core:core|pipeline1[0]    ; rst          ; clk         ; 0.500        ; 2.487      ; 4.277      ;
; -1.310 ; rst       ; core:core|command_flag[0] ; rst          ; clk         ; 0.500        ; 2.101      ; 3.886      ;
; -1.306 ; rst       ; core:core|ram_wait        ; rst          ; clk         ; 0.500        ; 2.478      ; 4.259      ;
; -1.273 ; rst       ; core:core|dp[1]           ; rst          ; clk         ; 0.500        ; 2.385      ; 4.133      ;
; -1.273 ; rst       ; core:core|dp[6]           ; rst          ; clk         ; 0.500        ; 2.385      ; 4.133      ;
; -1.273 ; rst       ; core:core|dp[7]           ; rst          ; clk         ; 0.500        ; 2.385      ; 4.133      ;
; -1.273 ; rst       ; core:core|dp[4]           ; rst          ; clk         ; 0.500        ; 2.385      ; 4.133      ;
; -1.273 ; rst       ; core:core|dp[3]           ; rst          ; clk         ; 0.500        ; 2.385      ; 4.133      ;
; -1.273 ; rst       ; core:core|dp[5]           ; rst          ; clk         ; 0.500        ; 2.385      ; 4.133      ;
; -1.273 ; rst       ; core:core|dp[0]           ; rst          ; clk         ; 0.500        ; 2.385      ; 4.133      ;
; -1.273 ; rst       ; core:core|dp[2]           ; rst          ; clk         ; 0.500        ; 2.385      ; 4.133      ;
; -1.270 ; rst       ; core:core|same_byte[2]    ; rst          ; clk         ; 0.500        ; 2.341      ; 4.086      ;
; -1.270 ; rst       ; core:core|same_byte[3]    ; rst          ; clk         ; 0.500        ; 2.341      ; 4.086      ;
; -1.236 ; rst       ; core:core|acc[4]          ; rst          ; clk         ; 0.500        ; 2.438      ; 4.149      ;
; -1.230 ; rst       ; core:core|b[2]            ; rst          ; clk         ; 0.500        ; 2.364      ; 4.069      ;
; -1.230 ; rst       ; core:core|b[3]            ; rst          ; clk         ; 0.500        ; 2.364      ; 4.069      ;
; -1.230 ; rst       ; core:core|b[7]            ; rst          ; clk         ; 0.500        ; 2.364      ; 4.069      ;
; -1.229 ; rst       ; core:core|acc[5]          ; rst          ; clk         ; 0.500        ; 2.130      ; 3.834      ;
; -1.229 ; rst       ; core:core|acc[6]          ; rst          ; clk         ; 0.500        ; 2.130      ; 3.834      ;
; -1.198 ; rst       ; core:core|psw_rs1         ; rst          ; clk         ; 0.500        ; 2.489      ; 4.162      ;
; -1.198 ; rst       ; core:core|psw_f0          ; rst          ; clk         ; 0.500        ; 2.489      ; 4.162      ;
; -1.197 ; rst       ; core:core|same_byte[4]    ; rst          ; clk         ; 0.500        ; 2.459      ; 4.131      ;
; -1.197 ; rst       ; core:core|same_byte[6]    ; rst          ; clk         ; 0.500        ; 2.459      ; 4.131      ;
; -1.197 ; rst       ; core:core|same_byte[5]    ; rst          ; clk         ; 0.500        ; 2.459      ; 4.131      ;
; -1.197 ; rst       ; core:core|same_byte[0]    ; rst          ; clk         ; 0.500        ; 2.459      ; 4.131      ;
; -1.197 ; rst       ; core:core|psw_ov          ; rst          ; clk         ; 0.500        ; 2.459      ; 4.131      ;
; -1.197 ; rst       ; core:core|psw_ac          ; rst          ; clk         ; 0.500        ; 2.459      ; 4.131      ;
; -1.184 ; rst       ; core:core|same_byte[7]    ; rst          ; clk         ; 0.500        ; 2.443      ; 4.102      ;
; -1.184 ; rst       ; core:core|psw_cy          ; rst          ; clk         ; 0.500        ; 2.443      ; 4.102      ;
; -1.183 ; rst       ; core:core|acc[7]          ; rst          ; clk         ; 0.500        ; 2.196      ; 3.854      ;
; -1.176 ; rst       ; core:core|acc[3]          ; rst          ; clk         ; 0.500        ; 2.465      ; 4.116      ;
; -1.176 ; rst       ; core:core|acc[2]          ; rst          ; clk         ; 0.500        ; 2.465      ; 4.116      ;
; -1.168 ; rst       ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; 2.223      ; 3.866      ;
; -1.168 ; rst       ; core:core|b[6]            ; rst          ; clk         ; 0.500        ; 2.223      ; 3.866      ;
; -1.166 ; rst       ; core:core|same_byte[1]    ; rst          ; clk         ; 0.500        ; 2.356      ; 3.997      ;
; -1.166 ; rst       ; core:core|acc[1]          ; rst          ; clk         ; 0.500        ; 2.356      ; 3.997      ;
; -1.161 ; rst       ; core:core|psw_rs0         ; rst          ; clk         ; 0.500        ; 2.409      ; 4.045      ;
; -1.143 ; rst       ; core:core|pipeline2[4]    ; rst          ; clk         ; 0.500        ; 2.500      ; 4.118      ;
; -1.123 ; rst       ; core:core|acc[0]          ; rst          ; clk         ; 0.500        ; 2.451      ; 4.049      ;
; -1.110 ; rst       ; core:core|pipeline2[1]    ; rst          ; clk         ; 0.500        ; 2.514      ; 4.099      ;
; -1.110 ; rst       ; core:core|pipeline2[5]    ; rst          ; clk         ; 0.500        ; 2.514      ; 4.099      ;
; -1.108 ; rst       ; core:core|sp[1]           ; rst          ; clk         ; 0.500        ; 2.522      ; 4.105      ;
; -1.108 ; rst       ; core:core|sp[2]           ; rst          ; clk         ; 0.500        ; 2.522      ; 4.105      ;
; -1.108 ; rst       ; core:core|sp[3]           ; rst          ; clk         ; 0.500        ; 2.522      ; 4.105      ;
; -1.108 ; rst       ; core:core|sp[6]           ; rst          ; clk         ; 0.500        ; 2.522      ; 4.105      ;
; -1.108 ; rst       ; core:core|sp[5]           ; rst          ; clk         ; 0.500        ; 2.522      ; 4.105      ;
; -1.108 ; rst       ; core:core|sp[4]           ; rst          ; clk         ; 0.500        ; 2.522      ; 4.105      ;
; -1.108 ; rst       ; core:core|sp[0]           ; rst          ; clk         ; 0.500        ; 2.522      ; 4.105      ;
; -1.108 ; rst       ; core:core|sp[7]           ; rst          ; clk         ; 0.500        ; 2.522      ; 4.105      ;
; -1.099 ; rst       ; core:core|pipeline2[6]    ; rst          ; clk         ; 0.500        ; 2.514      ; 4.088      ;
; -1.099 ; rst       ; core:core|pipeline2[7]    ; rst          ; clk         ; 0.500        ; 2.514      ; 4.088      ;
; -1.099 ; rst       ; core:core|pipeline2[3]    ; rst          ; clk         ; 0.500        ; 2.514      ; 4.088      ;
; -1.099 ; rst       ; core:core|pipeline2[2]    ; rst          ; clk         ; 0.500        ; 2.514      ; 4.088      ;
; -1.099 ; rst       ; core:core|command_flag[3] ; rst          ; clk         ; 0.500        ; 2.514      ; 4.088      ;
; -1.085 ; rst       ; core:core|psw_user        ; rst          ; clk         ; 0.500        ; 2.494      ; 4.054      ;
; -1.081 ; rst       ; core:core|b[5]            ; rst          ; clk         ; 0.500        ; 2.505      ; 4.061      ;
; -1.081 ; rst       ; core:core|b[0]            ; rst          ; clk         ; 0.500        ; 2.505      ; 4.061      ;
; -1.081 ; rst       ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; 2.505      ; 4.061      ;
; -1.039 ; rst       ; core:core|dp[9]           ; rst          ; clk         ; 0.500        ; 2.594      ; 4.108      ;
; -1.039 ; rst       ; core:core|dp[12]          ; rst          ; clk         ; 0.500        ; 2.594      ; 4.108      ;
; -1.039 ; rst       ; core:core|dp[13]          ; rst          ; clk         ; 0.500        ; 2.594      ; 4.108      ;
; -1.039 ; rst       ; core:core|dp[14]          ; rst          ; clk         ; 0.500        ; 2.594      ; 4.108      ;
; -1.039 ; rst       ; core:core|dp[15]          ; rst          ; clk         ; 0.500        ; 2.594      ; 4.108      ;
; -1.039 ; rst       ; core:core|dp[10]          ; rst          ; clk         ; 0.500        ; 2.594      ; 4.108      ;
; -1.039 ; rst       ; core:core|dp[11]          ; rst          ; clk         ; 0.500        ; 2.594      ; 4.108      ;
; -1.039 ; rst       ; core:core|dp[8]           ; rst          ; clk         ; 0.500        ; 2.594      ; 4.108      ;
; -0.952 ; rst       ; core:core|pipeline1[3]    ; rst          ; clk         ; 0.500        ; 2.519      ; 3.946      ;
; -0.864 ; rst       ; core:core|command_flag[1] ; rst          ; clk         ; 0.500        ; 2.547      ; 3.886      ;
; -0.514 ; rst       ; core:core|pc[4]           ; rst          ; clk         ; 1.000        ; 2.108      ; 3.597      ;
; -0.514 ; rst       ; core:core|pc[1]           ; rst          ; clk         ; 1.000        ; 2.108      ; 3.597      ;
; -0.514 ; rst       ; core:core|pc[6]           ; rst          ; clk         ; 1.000        ; 2.108      ; 3.597      ;
; -0.514 ; rst       ; core:core|pc[2]           ; rst          ; clk         ; 1.000        ; 2.108      ; 3.597      ;
; -0.514 ; rst       ; core:core|pc[7]           ; rst          ; clk         ; 1.000        ; 2.108      ; 3.597      ;
; -0.514 ; rst       ; core:core|pc[10]          ; rst          ; clk         ; 1.000        ; 2.108      ; 3.597      ;
; -0.514 ; rst       ; core:core|pc[12]          ; rst          ; clk         ; 1.000        ; 2.108      ; 3.597      ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.560 ; rst       ; core:core|command_flag[1] ; rst          ; clk         ; 0.000        ; 2.650      ; 3.407      ;
; 0.590 ; rst       ; core:core|pipeline1[3]    ; rst          ; clk         ; 0.000        ; 2.620      ; 3.407      ;
; 0.709 ; rst       ; core:core|dp[9]           ; rst          ; clk         ; 0.000        ; 2.699      ; 3.605      ;
; 0.709 ; rst       ; core:core|dp[12]          ; rst          ; clk         ; 0.000        ; 2.699      ; 3.605      ;
; 0.709 ; rst       ; core:core|dp[13]          ; rst          ; clk         ; 0.000        ; 2.699      ; 3.605      ;
; 0.709 ; rst       ; core:core|dp[14]          ; rst          ; clk         ; 0.000        ; 2.699      ; 3.605      ;
; 0.709 ; rst       ; core:core|dp[15]          ; rst          ; clk         ; 0.000        ; 2.699      ; 3.605      ;
; 0.709 ; rst       ; core:core|dp[10]          ; rst          ; clk         ; 0.000        ; 2.699      ; 3.605      ;
; 0.709 ; rst       ; core:core|dp[11]          ; rst          ; clk         ; 0.000        ; 2.699      ; 3.605      ;
; 0.709 ; rst       ; core:core|dp[8]           ; rst          ; clk         ; 0.000        ; 2.699      ; 3.605      ;
; 0.716 ; rst       ; core:core|b[5]            ; rst          ; clk         ; 0.000        ; 2.606      ; 3.519      ;
; 0.716 ; rst       ; core:core|b[0]            ; rst          ; clk         ; 0.000        ; 2.606      ; 3.519      ;
; 0.716 ; rst       ; core:core|b[1]            ; rst          ; clk         ; 0.000        ; 2.606      ; 3.519      ;
; 0.749 ; rst       ; core:core|pipeline2[6]    ; rst          ; clk         ; 0.000        ; 2.615      ; 3.561      ;
; 0.749 ; rst       ; core:core|pipeline2[7]    ; rst          ; clk         ; 0.000        ; 2.615      ; 3.561      ;
; 0.749 ; rst       ; core:core|pipeline2[3]    ; rst          ; clk         ; 0.000        ; 2.615      ; 3.561      ;
; 0.749 ; rst       ; core:core|pipeline2[2]    ; rst          ; clk         ; 0.000        ; 2.615      ; 3.561      ;
; 0.749 ; rst       ; core:core|command_flag[3] ; rst          ; clk         ; 0.000        ; 2.615      ; 3.561      ;
; 0.760 ; rst       ; core:core|sp[1]           ; rst          ; clk         ; 0.000        ; 2.624      ; 3.581      ;
; 0.760 ; rst       ; core:core|sp[2]           ; rst          ; clk         ; 0.000        ; 2.624      ; 3.581      ;
; 0.760 ; rst       ; core:core|sp[3]           ; rst          ; clk         ; 0.000        ; 2.624      ; 3.581      ;
; 0.760 ; rst       ; core:core|sp[6]           ; rst          ; clk         ; 0.000        ; 2.624      ; 3.581      ;
; 0.760 ; rst       ; core:core|sp[5]           ; rst          ; clk         ; 0.000        ; 2.624      ; 3.581      ;
; 0.760 ; rst       ; core:core|sp[4]           ; rst          ; clk         ; 0.000        ; 2.624      ; 3.581      ;
; 0.760 ; rst       ; core:core|sp[0]           ; rst          ; clk         ; 0.000        ; 2.624      ; 3.581      ;
; 0.760 ; rst       ; core:core|sp[7]           ; rst          ; clk         ; 0.000        ; 2.624      ; 3.581      ;
; 0.772 ; rst       ; core:core|psw_user        ; rst          ; clk         ; 0.000        ; 2.595      ; 3.564      ;
; 0.795 ; rst       ; core:core|pipeline2[4]    ; rst          ; clk         ; 0.000        ; 2.601      ; 3.593      ;
; 0.801 ; rst       ; core:core|pipeline2[1]    ; rst          ; clk         ; 0.000        ; 2.615      ; 3.613      ;
; 0.801 ; rst       ; core:core|pipeline2[5]    ; rst          ; clk         ; 0.000        ; 2.615      ; 3.613      ;
; 0.819 ; rst       ; core:core|acc[0]          ; rst          ; clk         ; 0.000        ; 2.550      ; 3.566      ;
; 0.835 ; rst       ; core:core|psw_rs1         ; rst          ; clk         ; 0.000        ; 2.589      ; 3.621      ;
; 0.835 ; rst       ; core:core|psw_f0          ; rst          ; clk         ; 0.000        ; 2.589      ; 3.621      ;
; 0.858 ; rst       ; core:core|same_byte[7]    ; rst          ; clk         ; 0.000        ; 2.542      ; 3.597      ;
; 0.858 ; rst       ; core:core|psw_cy          ; rst          ; clk         ; 0.000        ; 2.542      ; 3.597      ;
; 0.860 ; rst       ; core:core|psw_rs0         ; rst          ; clk         ; 0.000        ; 2.506      ; 3.563      ;
; 0.863 ; rst       ; core:core|same_byte[4]    ; rst          ; clk         ; 0.000        ; 2.558      ; 3.618      ;
; 0.863 ; rst       ; core:core|same_byte[6]    ; rst          ; clk         ; 0.000        ; 2.558      ; 3.618      ;
; 0.863 ; rst       ; core:core|same_byte[5]    ; rst          ; clk         ; 0.000        ; 2.558      ; 3.618      ;
; 0.863 ; rst       ; core:core|same_byte[0]    ; rst          ; clk         ; 0.000        ; 2.558      ; 3.618      ;
; 0.863 ; rst       ; core:core|psw_ov          ; rst          ; clk         ; 0.000        ; 2.558      ; 3.618      ;
; 0.863 ; rst       ; core:core|psw_ac          ; rst          ; clk         ; 0.000        ; 2.558      ; 3.618      ;
; 0.867 ; rst       ; core:core|b[4]            ; rst          ; clk         ; 0.000        ; 2.312      ; 3.376      ;
; 0.867 ; rst       ; core:core|b[6]            ; rst          ; clk         ; 0.000        ; 2.312      ; 3.376      ;
; 0.872 ; rst       ; core:core|acc[3]          ; rst          ; clk         ; 0.000        ; 2.564      ; 3.633      ;
; 0.872 ; rst       ; core:core|acc[2]          ; rst          ; clk         ; 0.000        ; 2.564      ; 3.633      ;
; 0.877 ; rst       ; core:core|b[2]            ; rst          ; clk         ; 0.000        ; 2.459      ; 3.533      ;
; 0.877 ; rst       ; core:core|b[3]            ; rst          ; clk         ; 0.000        ; 2.459      ; 3.533      ;
; 0.877 ; rst       ; core:core|b[7]            ; rst          ; clk         ; 0.000        ; 2.459      ; 3.533      ;
; 0.881 ; rst       ; core:core|acc[7]          ; rst          ; clk         ; 0.000        ; 2.284      ; 3.362      ;
; 0.887 ; rst       ; core:core|same_byte[1]    ; rst          ; clk         ; 0.000        ; 2.451      ; 3.535      ;
; 0.887 ; rst       ; core:core|acc[1]          ; rst          ; clk         ; 0.000        ; 2.451      ; 3.535      ;
; 0.893 ; rst       ; core:core|acc[4]          ; rst          ; clk         ; 0.000        ; 2.536      ; 3.626      ;
; 0.935 ; rst       ; core:core|pipeline1[6]    ; rst          ; clk         ; 0.000        ; 2.587      ; 3.719      ;
; 0.935 ; rst       ; core:core|pipeline1[7]    ; rst          ; clk         ; 0.000        ; 2.587      ; 3.719      ;
; 0.935 ; rst       ; core:core|pipeline1[5]    ; rst          ; clk         ; 0.000        ; 2.587      ; 3.719      ;
; 0.935 ; rst       ; core:core|pipeline1[4]    ; rst          ; clk         ; 0.000        ; 2.587      ; 3.719      ;
; 0.935 ; rst       ; core:core|command_flag[2] ; rst          ; clk         ; 0.000        ; 2.587      ; 3.719      ;
; 0.935 ; rst       ; core:core|pipeline1[1]    ; rst          ; clk         ; 0.000        ; 2.587      ; 3.719      ;
; 0.935 ; rst       ; core:core|pipeline1[2]    ; rst          ; clk         ; 0.000        ; 2.587      ; 3.719      ;
; 0.935 ; rst       ; core:core|pipeline1[0]    ; rst          ; clk         ; 0.000        ; 2.587      ; 3.719      ;
; 0.937 ; rst       ; core:core|acc[5]          ; rst          ; clk         ; 0.000        ; 2.216      ; 3.350      ;
; 0.937 ; rst       ; core:core|acc[6]          ; rst          ; clk         ; 0.000        ; 2.216      ; 3.350      ;
; 0.938 ; rst       ; core:core|ram_wait        ; rst          ; clk         ; 0.000        ; 2.578      ; 3.713      ;
; 0.948 ; rst       ; core:core|same_flag       ; rst          ; clk         ; 0.000        ; 2.568      ; 3.713      ;
; 0.952 ; rst       ; core:core|dp[1]           ; rst          ; clk         ; 0.000        ; 2.481      ; 3.630      ;
; 0.952 ; rst       ; core:core|dp[6]           ; rst          ; clk         ; 0.000        ; 2.481      ; 3.630      ;
; 0.952 ; rst       ; core:core|dp[7]           ; rst          ; clk         ; 0.000        ; 2.481      ; 3.630      ;
; 0.952 ; rst       ; core:core|dp[4]           ; rst          ; clk         ; 0.000        ; 2.481      ; 3.630      ;
; 0.952 ; rst       ; core:core|dp[3]           ; rst          ; clk         ; 0.000        ; 2.481      ; 3.630      ;
; 0.952 ; rst       ; core:core|dp[5]           ; rst          ; clk         ; 0.000        ; 2.481      ; 3.630      ;
; 0.952 ; rst       ; core:core|dp[0]           ; rst          ; clk         ; 0.000        ; 2.481      ; 3.630      ;
; 0.952 ; rst       ; core:core|dp[2]           ; rst          ; clk         ; 0.000        ; 2.481      ; 3.630      ;
; 0.964 ; rst       ; core:core|same_byte[2]    ; rst          ; clk         ; 0.000        ; 2.435      ; 3.596      ;
; 0.964 ; rst       ; core:core|same_byte[3]    ; rst          ; clk         ; 0.000        ; 2.435      ; 3.596      ;
; 1.001 ; rst       ; core:core|pipeline2[0]    ; rst          ; clk         ; 0.000        ; 2.417      ; 3.615      ;
; 1.025 ; rst       ; core:core|command_flag[0] ; rst          ; clk         ; 0.000        ; 2.185      ; 3.407      ;
; 1.033 ; rst       ; core:core|pc[4]           ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[1]           ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[6]           ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[2]           ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[7]           ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[10]          ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[12]          ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[11]          ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[13]          ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[14]          ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[15]          ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[3]           ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[5]           ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[9]           ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[8]           ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.033 ; rst       ; core:core|pc[0]           ; rst          ; clk         ; 0.000        ; 2.192      ; 3.422      ;
; 1.362 ; rst       ; core:core|command_flag[1] ; rst          ; clk         ; -0.500       ; 2.650      ; 3.709      ;
; 1.450 ; rst       ; core:core|pipeline1[3]    ; rst          ; clk         ; -0.500       ; 2.620      ; 3.767      ;
; 1.526 ; rst       ; core:core|dp[9]           ; rst          ; clk         ; -0.500       ; 2.699      ; 3.922      ;
; 1.526 ; rst       ; core:core|dp[12]          ; rst          ; clk         ; -0.500       ; 2.699      ; 3.922      ;
; 1.526 ; rst       ; core:core|dp[13]          ; rst          ; clk         ; -0.500       ; 2.699      ; 3.922      ;
; 1.526 ; rst       ; core:core|dp[14]          ; rst          ; clk         ; -0.500       ; 2.699      ; 3.922      ;
; 1.526 ; rst       ; core:core|dp[15]          ; rst          ; clk         ; -0.500       ; 2.699      ; 3.922      ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 30.34 MHz ; 30.34 MHz       ; rst        ;      ;
; 72.47 MHz ; 72.47 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -15.991 ; -1940.127        ;
; rst   ; -15.981 ; -386.858         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; rst   ; -4.571 ; -55.463          ;
; clk   ; 0.061  ; 0.000            ;
+-------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.145 ; -91.833              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.523 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; rst   ; -3.000 ; -352.550                        ;
; clk   ; -3.000 ; -190.176                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                              ;
+---------+--------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -15.991 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -6.691     ; 10.275     ;
; -15.948 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -6.566     ; 10.357     ;
; -15.916 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -6.563     ; 10.328     ;
; -15.892 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -6.092     ; 10.275     ;
; -15.849 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -5.967     ; 10.357     ;
; -15.817 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -5.964     ; 10.328     ;
; -15.791 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -6.570     ; 10.196     ;
; -15.743 ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -6.666     ; 10.052     ;
; -15.714 ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -6.668     ; 10.021     ;
; -15.692 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -5.971     ; 10.196     ;
; -15.644 ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -6.067     ; 10.052     ;
; -15.635 ; ram:ram|rd_data[3] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 1.000        ; -6.570     ; 10.040     ;
; -15.615 ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -6.069     ; 10.021     ;
; -15.588 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -6.690     ; 9.873      ;
; -15.545 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -6.565     ; 9.955      ;
; -15.536 ; ram:ram|rd_data[3] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -5.971     ; 10.040     ;
; -15.513 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -6.562     ; 9.926      ;
; -15.495 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 1.000        ; -6.694     ; 9.776      ;
; -15.489 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -6.091     ; 9.873      ;
; -15.486 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 1.000        ; -6.690     ; 9.771      ;
; -15.482 ; ram:ram|rd_data[4] ; core:core|b[1]            ; rst          ; clk         ; 1.000        ; -6.328     ; 10.129     ;
; -15.472 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 1.000        ; -6.694     ; 9.753      ;
; -15.463 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 1.000        ; -6.690     ; 9.748      ;
; -15.452 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 1.000        ; -6.569     ; 9.858      ;
; -15.446 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -5.966     ; 9.955      ;
; -15.443 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 1.000        ; -6.565     ; 9.853      ;
; -15.442 ; ram:ram|rd_data[4] ; core:core|b[4]            ; rst          ; clk         ; 1.000        ; -6.577     ; 9.840      ;
; -15.439 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 1.000        ; -6.690     ; 9.724      ;
; -15.439 ; ram:ram|rd_data[0] ; core:core|b[1]            ; rst          ; clk         ; 1.000        ; -6.203     ; 10.211     ;
; -15.429 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 1.000        ; -6.569     ; 9.835      ;
; -15.420 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 1.000        ; -6.566     ; 9.829      ;
; -15.420 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 1.000        ; -6.565     ; 9.830      ;
; -15.414 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -5.963     ; 9.926      ;
; -15.411 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 1.000        ; -6.562     ; 9.824      ;
; -15.407 ; ram:ram|rd_data[6] ; core:core|b[1]            ; rst          ; clk         ; 1.000        ; -6.200     ; 10.182     ;
; -15.399 ; ram:ram|rd_data[0] ; core:core|b[4]            ; rst          ; clk         ; 1.000        ; -6.452     ; 9.922      ;
; -15.397 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 1.000        ; -6.566     ; 9.806      ;
; -15.396 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 1.000        ; -6.565     ; 9.806      ;
; -15.396 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 0.500        ; -6.095     ; 9.776      ;
; -15.392 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -6.569     ; 9.798      ;
; -15.388 ; ram:ram|rd_data[4] ; core:core|b[3]            ; rst          ; clk         ; 1.000        ; -6.436     ; 9.927      ;
; -15.388 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 1.000        ; -6.562     ; 9.801      ;
; -15.387 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -6.091     ; 9.771      ;
; -15.383 ; ram:ram|rd_data[4] ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; -5.729     ; 10.129     ;
; -15.373 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 0.500        ; -6.095     ; 9.753      ;
; -15.367 ; ram:ram|rd_data[6] ; core:core|b[4]            ; rst          ; clk         ; 1.000        ; -6.449     ; 9.893      ;
; -15.364 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 1.000        ; -6.562     ; 9.777      ;
; -15.364 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -6.091     ; 9.748      ;
; -15.353 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 0.500        ; -5.970     ; 9.858      ;
; -15.345 ; ram:ram|rd_data[0] ; core:core|b[3]            ; rst          ; clk         ; 1.000        ; -6.311     ; 10.009     ;
; -15.344 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -5.966     ; 9.853      ;
; -15.343 ; ram:ram|rd_data[4] ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; -5.978     ; 9.840      ;
; -15.340 ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -6.665     ; 9.650      ;
; -15.340 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -6.091     ; 9.724      ;
; -15.340 ; ram:ram|rd_data[0] ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; -5.604     ; 10.211     ;
; -15.330 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 0.500        ; -5.970     ; 9.835      ;
; -15.321 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 0.500        ; -5.967     ; 9.829      ;
; -15.321 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -5.966     ; 9.830      ;
; -15.313 ; ram:ram|rd_data[6] ; core:core|b[3]            ; rst          ; clk         ; 1.000        ; -6.308     ; 9.980      ;
; -15.312 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -5.963     ; 9.824      ;
; -15.311 ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -6.667     ; 9.619      ;
; -15.308 ; ram:ram|rd_data[6] ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; -5.601     ; 10.182     ;
; -15.300 ; ram:ram|rd_data[0] ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; -5.853     ; 9.922      ;
; -15.298 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[2] ; rst          ; clk         ; 1.000        ; -6.694     ; 9.579      ;
; -15.298 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 0.500        ; -5.967     ; 9.806      ;
; -15.297 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -5.966     ; 9.806      ;
; -15.295 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 1.000        ; -6.573     ; 9.697      ;
; -15.293 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -5.970     ; 9.798      ;
; -15.289 ; ram:ram|rd_data[4] ; core:core|b[3]            ; rst          ; clk         ; 0.500        ; -5.837     ; 9.927      ;
; -15.289 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -5.963     ; 9.801      ;
; -15.286 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 1.000        ; -6.569     ; 9.692      ;
; -15.285 ; ram:ram|rd_data[4] ; core:core|dp[6]           ; rst          ; clk         ; 1.000        ; -6.416     ; 9.844      ;
; -15.282 ; ram:ram|rd_data[2] ; core:core|b[1]            ; rst          ; clk         ; 1.000        ; -6.207     ; 10.050     ;
; -15.272 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 1.000        ; -6.573     ; 9.674      ;
; -15.269 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[5] ; rst          ; clk         ; 1.000        ; -6.691     ; 9.553      ;
; -15.269 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p3_reg[5] ; rst          ; clk         ; 1.000        ; -6.691     ; 9.553      ;
; -15.268 ; ram:ram|rd_data[4] ; core:core|b[5]            ; rst          ; clk         ; 1.000        ; -6.328     ; 9.915      ;
; -15.268 ; ram:ram|rd_data[6] ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; -5.850     ; 9.893      ;
; -15.265 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -5.963     ; 9.777      ;
; -15.263 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 1.000        ; -6.569     ; 9.669      ;
; -15.260 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[5] ; rst          ; clk         ; 1.000        ; -6.690     ; 9.545      ;
; -15.255 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[2] ; rst          ; clk         ; 1.000        ; -6.569     ; 9.661      ;
; -15.247 ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 1.000        ; -6.669     ; 9.553      ;
; -15.246 ; ram:ram|rd_data[2] ; core:core|b[4]            ; rst          ; clk         ; 1.000        ; -6.456     ; 9.765      ;
; -15.246 ; ram:ram|rd_data[0] ; core:core|b[3]            ; rst          ; clk         ; 0.500        ; -5.712     ; 10.009     ;
; -15.243 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 1.000        ; -6.569     ; 9.649      ;
; -15.242 ; ram:ram|rd_data[0] ; core:core|dp[6]           ; rst          ; clk         ; 1.000        ; -6.291     ; 9.926      ;
; -15.241 ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -6.066     ; 9.650      ;
; -15.238 ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 1.000        ; -6.665     ; 9.548      ;
; -15.234 ; ram:ram|rd_data[7] ; core:core|b[1]            ; rst          ; clk         ; 1.000        ; -6.303     ; 9.906      ;
; -15.232 ; ram:ram|rd_data[3] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 1.000        ; -6.569     ; 9.638      ;
; -15.226 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[5] ; rst          ; clk         ; 1.000        ; -6.566     ; 9.635      ;
; -15.226 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p3_reg[5] ; rst          ; clk         ; 1.000        ; -6.566     ; 9.635      ;
; -15.225 ; ram:ram|rd_data[0] ; core:core|b[5]            ; rst          ; clk         ; 1.000        ; -6.203     ; 9.997      ;
; -15.224 ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 1.000        ; -6.669     ; 9.530      ;
; -15.223 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[2] ; rst          ; clk         ; 1.000        ; -6.566     ; 9.632      ;
; -15.221 ; ram:ram|rd_data[4] ; core:core|dp[3]           ; rst          ; clk         ; 1.000        ; -6.416     ; 9.780      ;
; -15.218 ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 1.000        ; -6.671     ; 9.522      ;
; -15.217 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[5] ; rst          ; clk         ; 1.000        ; -6.565     ; 9.627      ;
; -15.215 ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 1.000        ; -6.665     ; 9.525      ;
+---------+--------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rst'                                                                                       ;
+---------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -15.981 ; ram:ram|rd_data[4] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.924     ; 13.909     ;
; -15.969 ; ram:ram|rd_data[4] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.833     ; 14.090     ;
; -15.790 ; ram:ram|rd_data[4] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.233     ; 13.909     ;
; -15.778 ; ram:ram|rd_data[4] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.142     ; 14.090     ;
; -15.691 ; ram:ram|rd_data[4] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.634     ; 13.909     ;
; -15.679 ; ram:ram|rd_data[4] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.543     ; 14.090     ;
; -15.488 ; ram:ram|rd_data[4] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.774     ; 11.571     ;
; -15.466 ; ram:ram|rd_data[3] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.803     ; 13.515     ;
; -15.454 ; ram:ram|rd_data[3] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.712     ; 13.696     ;
; -15.322 ; ram:ram|rd_data[7] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.808     ; 13.468     ;
; -15.297 ; ram:ram|rd_data[4] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -4.083     ; 11.571     ;
; -15.292 ; ram:ram|rd_data[7] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.899     ; 13.245     ;
; -15.276 ; ram:ram|rd_data[6] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.796     ; 13.332     ;
; -15.275 ; ram:ram|rd_data[3] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.112     ; 13.515     ;
; -15.264 ; ram:ram|rd_data[6] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.705     ; 13.513     ;
; -15.263 ; ram:ram|rd_data[3] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.021     ; 13.696     ;
; -15.232 ; ram:ram|rd_data[0] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.799     ; 13.285     ;
; -15.220 ; ram:ram|rd_data[0] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.708     ; 13.466     ;
; -15.198 ; ram:ram|rd_data[4] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.484     ; 11.571     ;
; -15.176 ; ram:ram|rd_data[3] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.513     ; 13.515     ;
; -15.164 ; ram:ram|rd_data[3] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.422     ; 13.696     ;
; -15.131 ; ram:ram|rd_data[7] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.117     ; 13.468     ;
; -15.128 ; ram:ram|rd_data[2] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.712     ; 13.370     ;
; -15.101 ; ram:ram|rd_data[7] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.208     ; 13.245     ;
; -15.087 ; ram:ram|rd_data[4] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.932     ; 13.013     ;
; -15.085 ; ram:ram|rd_data[6] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.105     ; 13.332     ;
; -15.077 ; ram:ram|rd_data[2] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.803     ; 13.126     ;
; -15.073 ; ram:ram|rd_data[6] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.014     ; 13.513     ;
; -15.041 ; ram:ram|rd_data[0] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.108     ; 13.285     ;
; -15.032 ; ram:ram|rd_data[7] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.518     ; 13.468     ;
; -15.029 ; ram:ram|rd_data[0] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.017     ; 13.466     ;
; -15.002 ; ram:ram|rd_data[7] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.609     ; 13.245     ;
; -14.986 ; ram:ram|rd_data[6] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.506     ; 13.332     ;
; -14.974 ; ram:ram|rd_data[6] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.415     ; 13.513     ;
; -14.973 ; ram:ram|rd_data[3] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.653     ; 11.177     ;
; -14.942 ; ram:ram|rd_data[0] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.509     ; 13.285     ;
; -14.937 ; ram:ram|rd_data[2] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.021     ; 13.370     ;
; -14.930 ; ram:ram|rd_data[0] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.418     ; 13.466     ;
; -14.896 ; ram:ram|rd_data[4] ; ram:ram|rd_data[6] ; rst          ; rst         ; 1.000        ; -2.241     ; 13.013     ;
; -14.886 ; ram:ram|rd_data[2] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.112     ; 13.126     ;
; -14.882 ; ram:ram|rd_data[4] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -1.325     ; 13.909     ;
; -14.870 ; ram:ram|rd_data[4] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -1.234     ; 14.090     ;
; -14.838 ; ram:ram|rd_data[2] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.422     ; 13.370     ;
; -14.799 ; ram:ram|rd_data[7] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.749     ; 10.907     ;
; -14.797 ; ram:ram|rd_data[4] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.642     ; 13.013     ;
; -14.787 ; ram:ram|rd_data[2] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.513     ; 13.126     ;
; -14.787 ; ram:ram|rd_data[4] ; ram:ram|rd_data[5] ; rst          ; rst         ; 0.500        ; -1.831     ; 12.684     ;
; -14.783 ; ram:ram|rd_data[6] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.646     ; 10.994     ;
; -14.782 ; ram:ram|rd_data[3] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -3.962     ; 11.177     ;
; -14.780 ; ram:ram|rd_data[5] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.810     ; 12.924     ;
; -14.739 ; ram:ram|rd_data[0] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.649     ; 10.947     ;
; -14.727 ; ram:ram|rd_data[5] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.901     ; 12.678     ;
; -14.683 ; ram:ram|rd_data[3] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.363     ; 11.177     ;
; -14.608 ; ram:ram|rd_data[7] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -4.058     ; 10.907     ;
; -14.596 ; ram:ram|rd_data[4] ; ram:ram|rd_data[5] ; rst          ; rst         ; 1.000        ; -2.140     ; 12.684     ;
; -14.592 ; ram:ram|rd_data[6] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -3.955     ; 10.994     ;
; -14.590 ; ram:ram|rd_data[2] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.653     ; 10.794     ;
; -14.589 ; ram:ram|rd_data[5] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -2.119     ; 12.924     ;
; -14.572 ; ram:ram|rd_data[3] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.811     ; 12.619     ;
; -14.548 ; ram:ram|rd_data[0] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -3.958     ; 10.947     ;
; -14.536 ; ram:ram|rd_data[5] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -2.210     ; 12.678     ;
; -14.513 ; ram:ram|rd_data[1] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -0.022     ; 14.343     ;
; -14.509 ; ram:ram|rd_data[7] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.459     ; 10.907     ;
; -14.501 ; ram:ram|rd_data[1] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; 0.069      ; 14.524     ;
; -14.497 ; ram:ram|rd_data[4] ; ram:ram|rd_data[5] ; rst          ; rst         ; 0.500        ; -1.541     ; 12.684     ;
; -14.493 ; ram:ram|rd_data[6] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.356     ; 10.994     ;
; -14.490 ; ram:ram|rd_data[5] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; -1.520     ; 12.924     ;
; -14.449 ; ram:ram|rd_data[0] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.359     ; 10.947     ;
; -14.437 ; ram:ram|rd_data[5] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; -1.611     ; 12.678     ;
; -14.399 ; ram:ram|rd_data[2] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -3.962     ; 10.794     ;
; -14.398 ; ram:ram|rd_data[7] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.907     ; 12.349     ;
; -14.389 ; ram:ram|rd_data[4] ; ram:ram|rd_data[1] ; rst          ; rst         ; 1.000        ; -3.175     ; 11.571     ;
; -14.382 ; ram:ram|rd_data[6] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.804     ; 12.436     ;
; -14.381 ; ram:ram|rd_data[3] ; ram:ram|rd_data[6] ; rst          ; rst         ; 1.000        ; -2.120     ; 12.619     ;
; -14.367 ; ram:ram|rd_data[3] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -1.204     ; 13.515     ;
; -14.355 ; ram:ram|rd_data[3] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -1.113     ; 13.696     ;
; -14.338 ; ram:ram|rd_data[0] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.807     ; 12.389     ;
; -14.322 ; ram:ram|rd_data[1] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -0.331     ; 14.343     ;
; -14.310 ; ram:ram|rd_data[1] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -0.240     ; 14.524     ;
; -14.300 ; ram:ram|rd_data[2] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.363     ; 10.794     ;
; -14.282 ; ram:ram|rd_data[3] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.521     ; 12.619     ;
; -14.272 ; ram:ram|rd_data[3] ; ram:ram|rd_data[5] ; rst          ; rst         ; 0.500        ; -1.710     ; 12.290     ;
; -14.242 ; ram:ram|rd_data[5] ; ram:ram|rd_data[1] ; rst          ; rst         ; 0.500        ; -3.751     ; 10.348     ;
; -14.223 ; ram:ram|rd_data[1] ; ram:ram|rd_data[3] ; rst          ; rst         ; 0.500        ; 0.268      ; 14.343     ;
; -14.223 ; ram:ram|rd_data[7] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -1.209     ; 13.468     ;
; -14.216 ; ram:ram|rd_data[4] ; ram:ram|rd_data[4] ; rst          ; rst         ; 0.500        ; -1.809     ; 12.134     ;
; -14.211 ; ram:ram|rd_data[1] ; ram:ram|rd_data[7] ; rst          ; rst         ; 0.500        ; 0.359      ; 14.524     ;
; -14.207 ; ram:ram|rd_data[7] ; ram:ram|rd_data[6] ; rst          ; rst         ; 1.000        ; -2.216     ; 12.349     ;
; -14.193 ; ram:ram|rd_data[7] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -1.300     ; 13.245     ;
; -14.192 ; ram:ram|rd_data[2] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.811     ; 12.239     ;
; -14.191 ; ram:ram|rd_data[6] ; ram:ram|rd_data[6] ; rst          ; rst         ; 1.000        ; -2.113     ; 12.436     ;
; -14.182 ; ram:ram|rd_data[4] ; ram:ram|rd_data[2] ; rst          ; rst         ; 0.500        ; -1.925     ; 12.115     ;
; -14.177 ; ram:ram|rd_data[6] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -1.197     ; 13.332     ;
; -14.165 ; ram:ram|rd_data[6] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -1.106     ; 13.513     ;
; -14.147 ; ram:ram|rd_data[0] ; ram:ram|rd_data[6] ; rst          ; rst         ; 1.000        ; -2.116     ; 12.389     ;
; -14.133 ; ram:ram|rd_data[0] ; ram:ram|rd_data[3] ; rst          ; rst         ; 1.000        ; -1.200     ; 13.285     ;
; -14.121 ; ram:ram|rd_data[0] ; ram:ram|rd_data[7] ; rst          ; rst         ; 1.000        ; -1.109     ; 13.466     ;
; -14.108 ; ram:ram|rd_data[7] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.617     ; 12.349     ;
; -14.098 ; ram:ram|rd_data[7] ; ram:ram|rd_data[5] ; rst          ; rst         ; 0.500        ; -1.806     ; 12.020     ;
; -14.092 ; ram:ram|rd_data[6] ; ram:ram|rd_data[6] ; rst          ; rst         ; 0.500        ; -1.514     ; 12.436     ;
+---------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rst'                                                                                                      ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -4.571 ; core:core|command_flag[2]  ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.982      ; 2.451      ;
; -4.356 ; core:core|pipeline1[4]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.982      ; 2.666      ;
; -4.306 ; core:core|pipeline1[5]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.982      ; 2.716      ;
; -4.284 ; rst                        ; ram:ram|rd_data[0]        ; rst          ; rst         ; 0.000        ; 8.475      ; 4.191      ;
; -4.205 ; core:core|pipeline1[0]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.982      ; 2.817      ;
; -4.097 ; core:core|pipeline1[7]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.982      ; 2.925      ;
; -4.014 ; core:core|pipeline1[3]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.976      ; 3.002      ;
; -3.977 ; core:core|pipeline1[1]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.982      ; 3.045      ;
; -3.861 ; core:core|pipeline1[2]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.982      ; 3.161      ;
; -3.840 ; rst                        ; ram:ram|address[4]        ; rst          ; rst         ; 0.000        ; 6.757      ; 2.917      ;
; -3.737 ; core:core|pipeline1[6]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.982      ; 3.285      ;
; -3.627 ; rst                        ; ram:ram|rd_data[0]        ; rst          ; rst         ; -0.500       ; 8.475      ; 4.368      ;
; -3.508 ; rst                        ; ram:ram|rd_data[0]        ; rst          ; rst         ; 0.000        ; 7.876      ; 4.368      ;
; -3.484 ; core:core|pipeline2[4]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.995      ; 3.551      ;
; -3.472 ; core:core|command_flag[2]  ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.383      ; 2.451      ;
; -3.459 ; rst                        ; ram:ram|sfr:sfr|p0_out_en ; rst          ; rst         ; 0.000        ; 6.513      ; 3.054      ;
; -3.316 ; core:core|ram_wait         ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.199      ; 2.923      ;
; -3.306 ; core:core|command_flag[3]  ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.964      ; 3.698      ;
; -3.257 ; core:core|pipeline1[4]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.383      ; 2.666      ;
; -3.231 ; rst                        ; ram:ram|sfr:sfr|p0_out_en ; rst          ; rst         ; 0.000        ; 6.481      ; 3.250      ;
; -3.224 ; core:core|pipeline2[6]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.964      ; 3.780      ;
; -3.207 ; core:core|pipeline1[5]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.383      ; 2.716      ;
; -3.205 ; rst                        ; ram:ram|rd_data[0]        ; rst          ; rst         ; -0.500       ; 7.876      ; 4.191      ;
; -3.203 ; ram:ram|xdata_rd_vld       ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.199      ; 3.036      ;
; -3.203 ; rst                        ; ram:ram|address[4]        ; rst          ; rst         ; -0.500       ; 6.757      ; 3.074      ;
; -3.200 ; ram:ram|data_rd_vld        ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.199      ; 3.039      ;
; -3.106 ; core:core|pipeline1[0]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.383      ; 2.817      ;
; -3.087 ; core:core|pipeline2[0]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.166      ; 4.119      ;
; -3.084 ; rst                        ; ram:ram|address[4]        ; rst          ; rst         ; 0.000        ; 6.158      ; 3.074      ;
; -3.062 ; core:core|pipeline2[5]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.950      ; 3.928      ;
; -3.012 ; core:core|pipeline2[1]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.950      ; 3.978      ;
; -3.006 ; core:core|pipeline2[7]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.964      ; 3.998      ;
; -2.998 ; core:core|pipeline1[7]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.383      ; 2.925      ;
; -2.968 ; rst                        ; ram:ram|address[7]        ; rst          ; rst         ; 0.000        ; 9.265      ; 6.297      ;
; -2.947 ; rst                        ; ram:ram|sfr:sfr|p0_out_en ; rst          ; rst         ; -0.500       ; 6.481      ; 3.054      ;
; -2.915 ; core:core|pipeline1[3]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.377      ; 3.002      ;
; -2.878 ; core:core|pipeline1[1]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.383      ; 3.045      ;
; -2.870 ; core:core|pipeline2[2]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.964      ; 4.134      ;
; -2.834 ; core:core|pipeline2[3]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 6.964      ; 4.170      ;
; -2.834 ; rst                        ; ram:ram|address[0]        ; rst          ; rst         ; 0.000        ; 7.374      ; 4.540      ;
; -2.783 ; rst                        ; ram:ram|sfr:sfr|p0_out_en ; rst          ; rst         ; -0.500       ; 6.513      ; 3.250      ;
; -2.762 ; core:core|pipeline1[2]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.383      ; 3.161      ;
; -2.761 ; rst                        ; ram:ram|address[4]        ; rst          ; rst         ; -0.500       ; 6.158      ; 2.917      ;
; -2.742 ; core:core|pipeline1[2]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.178      ; 3.476      ;
; -2.739 ; rst                        ; ram:ram|address[3]        ; rst          ; rst         ; 0.000        ; 7.371      ; 4.632      ;
; -2.638 ; core:core|pipeline1[1]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.178      ; 3.580      ;
; -2.638 ; core:core|pipeline1[6]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.383      ; 3.285      ;
; -2.541 ; core:core|command_flag[1]  ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.158      ; 3.657      ;
; -2.515 ; rst                        ; ram:ram|rd_data[5]        ; rst          ; rst         ; 0.000        ; 8.577      ; 6.062      ;
; -2.492 ; core:core|command_flag[2]  ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.178      ; 3.726      ;
; -2.410 ; rst                        ; ram:ram|sfr:sfr|p2_out_en ; rst          ; rst         ; 0.000        ; 6.001      ; 3.591      ;
; -2.385 ; core:core|pipeline2[4]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.396      ; 3.551      ;
; -2.366 ; core:core|ram_wait         ; ram:ram|rd_data[5]        ; clk          ; rst         ; 0.000        ; 6.301      ; 3.975      ;
; -2.357 ; rst                        ; ram:ram|address[7]        ; rst          ; rst         ; -0.500       ; 9.265      ; 6.428      ;
; -2.346 ; core:core|ram_wait         ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; 0.000        ; 4.237      ; 1.931      ;
; -2.286 ; rst                        ; ram:ram|sfr:sfr|p3_out_en ; rst          ; rst         ; 0.000        ; 5.877      ; 3.591      ;
; -2.247 ; ram:ram|xdata_rd_vld       ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; 0.000        ; 4.237      ; 2.030      ;
; -2.245 ; ram:ram|xdata_rd_vld       ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.003      ; 4.798      ;
; -2.244 ; ram:ram|data_rd_vld        ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; 0.000        ; 4.237      ; 2.033      ;
; -2.238 ; rst                        ; ram:ram|address[7]        ; rst          ; rst         ; 0.000        ; 8.666      ; 6.428      ;
; -2.217 ; ram:ram|xdata_rd_vld       ; ram:ram|rd_data[5]        ; clk          ; rst         ; 0.000        ; 6.301      ; 4.124      ;
; -2.217 ; core:core|ram_wait         ; ram:ram|rd_data[0]        ; clk          ; rst         ; -0.500       ; 5.600      ; 2.923      ;
; -2.214 ; ram:ram|data_rd_vld        ; ram:ram|rd_data[5]        ; clk          ; rst         ; 0.000        ; 6.301      ; 4.127      ;
; -2.207 ; core:core|command_flag[3]  ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.365      ; 3.698      ;
; -2.206 ; core:core|pipeline1[6]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.178      ; 4.012      ;
; -2.193 ; core:core|ram_rd_data_1[6] ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.154      ; 4.001      ;
; -2.180 ; rst                        ; ram:ram|sfr:sfr|p2_out_en ; rst          ; rst         ; 0.000        ; 5.969      ; 3.789      ;
; -2.159 ; rst                        ; ram:ram|address[0]        ; rst          ; rst         ; -0.500       ; 7.374      ; 4.735      ;
; -2.141 ; core:core|command_flag[2]  ; ram:ram|address[11]       ; clk          ; rst         ; 0.000        ; 6.984      ; 4.883      ;
; -2.130 ; core:core|command_flag[2]  ; ram:ram|address[10]       ; clk          ; rst         ; 0.000        ; 6.981      ; 4.891      ;
; -2.127 ; core:core|pipeline1[5]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.178      ; 4.091      ;
; -2.125 ; core:core|pipeline2[6]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.365      ; 3.780      ;
; -2.123 ; core:core|ram_wait         ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.003      ; 4.920      ;
; -2.115 ; core:core|dp[7]            ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.291      ; 4.216      ;
; -2.111 ; rst                        ; ram:ram|address[1]        ; rst          ; rst         ; 0.000        ; 6.757      ; 4.646      ;
; -2.104 ; ram:ram|xdata_rd_vld       ; ram:ram|rd_data[0]        ; clk          ; rst         ; -0.500       ; 5.600      ; 3.036      ;
; -2.101 ; ram:ram|data_rd_vld        ; ram:ram|rd_data[0]        ; clk          ; rst         ; -0.500       ; 5.600      ; 3.039      ;
; -2.100 ; core:core|psw_rs0          ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.291      ; 4.231      ;
; -2.063 ; rst                        ; ram:ram|rd_data[3]        ; rst          ; rst         ; 0.000        ; 8.479      ; 6.416      ;
; -2.063 ; rst                        ; ram:ram|address[3]        ; rst          ; rst         ; -0.500       ; 7.371      ; 4.828      ;
; -2.055 ; rst                        ; ram:ram|sfr:sfr|p3_out_en ; rst          ; rst         ; 0.000        ; 5.845      ; 3.790      ;
; -2.053 ; ram:ram|data_rd_vld        ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 7.003      ; 4.990      ;
; -2.040 ; rst                        ; ram:ram|address[0]        ; rst          ; rst         ; 0.000        ; 6.775      ; 4.735      ;
; -1.998 ; rst                        ; ram:ram|rd_data[2]        ; rst          ; rst         ; 0.000        ; 8.479      ; 6.481      ;
; -1.988 ; core:core|pipeline2[0]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.567      ; 4.119      ;
; -1.981 ; core:core|command_flag[2]  ; ram:ram|address[9]        ; clk          ; rst         ; 0.000        ; 6.837      ; 4.896      ;
; -1.963 ; core:core|pipeline2[5]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.351      ; 3.928      ;
; -1.955 ; rst                        ; ram:ram|rd_data[7]        ; rst          ; rst         ; 0.000        ; 8.575      ; 6.620      ;
; -1.944 ; rst                        ; ram:ram|address[3]        ; rst          ; rst         ; 0.000        ; 6.772      ; 4.828      ;
; -1.926 ; core:core|pipeline1[4]     ; ram:ram|address[11]       ; clk          ; rst         ; 0.000        ; 6.984      ; 5.098      ;
; -1.915 ; core:core|pipeline1[4]     ; ram:ram|address[10]       ; clk          ; rst         ; 0.000        ; 6.981      ; 5.106      ;
; -1.914 ; core:core|ram_wait         ; ram:ram|rd_data[3]        ; clk          ; rst         ; 0.000        ; 6.203      ; 4.329      ;
; -1.913 ; core:core|pipeline2[1]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.351      ; 3.978      ;
; -1.909 ; core:core|psw_rs1          ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 6.224      ; 4.355      ;
; -1.907 ; core:core|pipeline2[7]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 6.365      ; 3.998      ;
; -1.898 ; rst                        ; ram:ram|sfr:sfr|p2_out_en ; rst          ; rst         ; -0.500       ; 5.969      ; 3.591      ;
; -1.893 ; core:core|pipeline1[2]     ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; 0.000        ; 4.216      ; 2.363      ;
; -1.889 ; rst                        ; ram:ram|address[7]        ; rst          ; rst         ; -0.500       ; 8.666      ; 6.297      ;
; -1.876 ; core:core|pipeline1[5]     ; ram:ram|address[11]       ; clk          ; rst         ; 0.000        ; 6.984      ; 5.148      ;
; -1.876 ; rst                        ; ram:ram|sfr:sfr|p1_out_en ; rst          ; rst         ; 0.000        ; 5.463      ; 3.587      ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                     ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.061 ; core:core|command_flag[0] ; core:core|command_flag[1]  ; clk          ; clk         ; 0.000        ; 0.506      ; 0.711      ;
; 0.333 ; core:core|ram_wait        ; core:core|ram_wait         ; clk          ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.341 ; core:core|command_flag[1] ; core:core|command_flag[1]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.519      ;
; 0.357 ; ram:ram|xdata_rd_vld      ; core:core|ram_wait         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.539      ;
; 0.550 ; core:core|sp[1]           ; core:core|sp[1]            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.728      ;
; 0.551 ; core:core|sp[2]           ; core:core|sp[2]            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.729      ;
; 0.551 ; core:core|sp[7]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.729      ;
; 0.562 ; core:core|same_byte[0]    ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.788      ;
; 0.599 ; ram:ram|data_rd_vld       ; core:core|ram_wait         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.781      ;
; 0.677 ; core:core|same_byte[3]    ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.234      ; 1.055      ;
; 0.696 ; core:core|sp[0]           ; core:core|sp[0]            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.874      ;
; 0.721 ; core:core|same_flag       ; core:core|ram_rd_data_1[6] ; clk          ; clk         ; 0.000        ; 0.169      ; 1.034      ;
; 0.791 ; core:core|sp[1]           ; core:core|sp[2]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.972      ;
; 0.797 ; core:core|sp[2]           ; core:core|sp[3]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.978      ;
; 0.804 ; core:core|sp[2]           ; core:core|sp[4]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.985      ;
; 0.812 ; core:core|same_flag       ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.137      ; 1.093      ;
; 0.880 ; core:core|sp[1]           ; core:core|sp[3]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.061      ;
; 0.886 ; core:core|same_flag       ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.102      ; 1.132      ;
; 0.887 ; core:core|sp[1]           ; core:core|sp[4]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.068      ;
; 0.893 ; core:core|sp[2]           ; core:core|sp[5]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.074      ;
; 0.900 ; core:core|sp[2]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.081      ;
; 0.903 ; core:core|command_flag[1] ; core:core|command_flag[0]  ; clk          ; clk         ; 0.000        ; -0.341     ; 0.706      ;
; 0.907 ; core:core|same_byte[7]    ; core:core|ram_rd_data_1[7] ; clk          ; clk         ; 0.000        ; 0.126      ; 1.177      ;
; 0.927 ; core:core|sp[0]           ; core:core|sp[1]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.108      ;
; 0.928 ; core:core|command_flag[1] ; core:core|command_flag[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.141      ;
; 0.934 ; core:core|sp[0]           ; core:core|sp[2]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.115      ;
; 0.951 ; core:core|psw_ac          ; core:core|psw_ac           ; clk          ; clk         ; 0.000        ; 0.036      ; 1.131      ;
; 0.976 ; core:core|sp[1]           ; core:core|sp[5]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.157      ;
; 0.977 ; core:core|ram_wait        ; ram:ram|data_rd_vld        ; clk          ; clk         ; 0.000        ; 0.038      ; 1.159      ;
; 0.983 ; core:core|sp[1]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.164      ;
; 0.989 ; core:core|sp[2]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.170      ;
; 1.013 ; core:core|pipeline1[2]    ; core:core|pipeline2[2]     ; clk          ; clk         ; 0.000        ; 0.108      ; 1.265      ;
; 1.014 ; core:core|same_byte[6]    ; core:core|ram_rd_data_1[6] ; clk          ; clk         ; 0.000        ; 0.180      ; 1.338      ;
; 1.020 ; core:core|pipeline1[5]    ; core:core|pipeline2[5]     ; clk          ; clk         ; 0.000        ; 0.122      ; 1.286      ;
; 1.023 ; core:core|sp[0]           ; core:core|sp[3]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.204      ;
; 1.030 ; core:core|sp[0]           ; core:core|sp[4]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.211      ;
; 1.034 ; core:core|same_flag       ; core:core|ram_rd_data_1[4] ; clk          ; clk         ; 0.000        ; -0.090     ; 1.088      ;
; 1.039 ; core:core|psw_rs0         ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.195      ; 1.378      ;
; 1.072 ; core:core|sp[1]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.253      ;
; 1.089 ; ram:ram|xdata_rd_vld      ; ram:ram|data_rd_vld        ; clk          ; clk         ; 0.000        ; 0.038      ; 1.271      ;
; 1.092 ; ram:ram|data_rd_vld       ; ram:ram|data_rd_vld        ; clk          ; clk         ; 0.000        ; 0.038      ; 1.274      ;
; 1.106 ; ram:ram|xdata_rd_vld      ; core:core|same_flag        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.303      ;
; 1.116 ; core:core|same_flag       ; core:core|ram_rd_data_1[7] ; clk          ; clk         ; 0.000        ; 0.106      ; 1.366      ;
; 1.117 ; core:core|acc[5]          ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.393      ; 1.654      ;
; 1.119 ; core:core|sp[0]           ; core:core|sp[5]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.300      ;
; 1.120 ; core:core|pipeline1[4]    ; core:core|pipeline2[4]     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.339      ;
; 1.120 ; rst                       ; core:core|same_byte[4]     ; rst          ; clk         ; 0.000        ; 2.319      ; 3.623      ;
; 1.126 ; core:core|sp[0]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.307      ;
; 1.145 ; rst                       ; core:core|same_byte[5]     ; rst          ; clk         ; 0.000        ; 2.319      ; 3.648      ;
; 1.172 ; core:core|acc[7]          ; core:core|acc[7]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.373      ;
; 1.172 ; core:core|same_flag       ; core:core|ram_rd_data_1[1] ; clk          ; clk         ; 0.000        ; 0.137      ; 1.453      ;
; 1.174 ; core:core|sp[4]           ; core:core|sp[4]            ; clk          ; clk         ; 0.000        ; 0.034      ; 1.352      ;
; 1.177 ; core:core|ram_wait        ; core:core|same_flag        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.374      ;
; 1.189 ; core:core|acc[0]          ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.420      ;
; 1.210 ; core:core|acc[6]          ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.393      ; 1.747      ;
; 1.211 ; core:core|acc[2]          ; core:core|acc[2]           ; clk          ; clk         ; 0.000        ; 0.040      ; 1.395      ;
; 1.212 ; core:core|acc[7]          ; core:core|ram_rd_data_1[7] ; clk          ; clk         ; 0.000        ; 0.346      ; 1.702      ;
; 1.215 ; core:core|sp[0]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.396      ;
; 1.225 ; core:core|pipeline1[0]    ; core:core|pipeline2[0]     ; clk          ; clk         ; 0.000        ; -0.103     ; 1.266      ;
; 1.226 ; rst                       ; core:core|same_byte[3]     ; rst          ; clk         ; 0.000        ; 2.229      ; 3.639      ;
; 1.228 ; core:core|acc[6]          ; core:core|acc[6]           ; clk          ; clk         ; 0.000        ; 0.038      ; 1.410      ;
; 1.242 ; core:core|pc[15]          ; core:core|same_byte[7]     ; clk          ; clk         ; 0.000        ; 0.401      ; 1.787      ;
; 1.246 ; rst                       ; core:core|same_byte[6]     ; rst          ; clk         ; 0.000        ; 2.319      ; 3.749      ;
; 1.249 ; core:core|pipeline1[7]    ; core:core|pipeline2[7]     ; clk          ; clk         ; 0.000        ; 0.108      ; 1.501      ;
; 1.253 ; core:core|b[2]            ; core:core|b[3]             ; clk          ; clk         ; 0.000        ; 0.040      ; 1.437      ;
; 1.257 ; rst                       ; core:core|same_byte[7]     ; rst          ; clk         ; 0.000        ; 2.310      ; 3.751      ;
; 1.266 ; core:core|acc[5]          ; core:core|ram_rd_data_1[5] ; clk          ; clk         ; 0.000        ; 0.397      ; 1.807      ;
; 1.269 ; core:core|acc[6]          ; core:core|same_byte[6]     ; clk          ; clk         ; 0.000        ; 0.366      ; 1.779      ;
; 1.289 ; core:core|psw_cy          ; core:core|ram_rd_data_1[7] ; clk          ; clk         ; 0.000        ; 0.126      ; 1.559      ;
; 1.298 ; ram:ram|data_rd_vld       ; core:core|same_flag        ; clk          ; clk         ; 0.000        ; 0.053      ; 1.495      ;
; 1.331 ; core:core|b[7]            ; core:core|b[7]             ; clk          ; clk         ; 0.000        ; 0.040      ; 1.515      ;
; 1.332 ; core:core|pipeline1[3]    ; core:core|pipeline2[3]     ; clk          ; clk         ; 0.000        ; 0.102      ; 1.578      ;
; 1.333 ; core:core|same_byte[5]    ; core:core|ram_rd_data_1[5] ; clk          ; clk         ; 0.000        ; 0.117      ; 1.594      ;
; 1.334 ; core:core|acc[3]          ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.121      ; 1.599      ;
; 1.343 ; rst                       ; core:core|same_flag        ; rst          ; clk         ; 0.000        ; 2.331      ; 3.858      ;
; 1.362 ; core:core|acc[3]          ; core:core|acc[3]           ; clk          ; clk         ; 0.000        ; 0.040      ; 1.546      ;
; 1.369 ; core:core|sp[6]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.034      ; 1.547      ;
; 1.382 ; core:core|same_byte[1]    ; core:core|ram_rd_data_1[1] ; clk          ; clk         ; 0.000        ; 0.239      ; 1.765      ;
; 1.417 ; core:core|sp[4]           ; core:core|sp[5]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.598      ;
; 1.427 ; core:core|sp[4]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.608      ;
; 1.427 ; core:core|pipeline1[4]    ; core:core|dp[12]           ; clk          ; clk         ; 0.000        ; 0.160      ; 1.731      ;
; 1.437 ; core:core|same_flag       ; core:core|ram_rd_data_1[5] ; clk          ; clk         ; 0.000        ; 0.106      ; 1.687      ;
; 1.448 ; core:core|pipeline1[6]    ; core:core|pipeline2[6]     ; clk          ; clk         ; 0.000        ; 0.108      ; 1.700      ;
; 1.452 ; core:core|pipeline1[1]    ; core:core|pipeline2[1]     ; clk          ; clk         ; 0.000        ; 0.122      ; 1.718      ;
; 1.464 ; core:core|ram_wait        ; ram:ram|xdata_rd_vld       ; clk          ; clk         ; 0.000        ; 0.038      ; 1.646      ;
; 1.467 ; core:core|b[2]            ; core:core|b[2]             ; clk          ; clk         ; 0.000        ; 0.040      ; 1.651      ;
; 1.472 ; core:core|pc[15]          ; core:core|pc[15]           ; clk          ; clk         ; 0.000        ; 0.055      ; 1.671      ;
; 1.493 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[0]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.716      ;
; 1.493 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[2]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.716      ;
; 1.493 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[1]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.716      ;
; 1.493 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[6]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.716      ;
; 1.493 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[7]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.716      ;
; 1.493 ; ram:ram|xdata_rd_vld      ; core:core|command_flag[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.716      ;
; 1.493 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[5]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.716      ;
; 1.493 ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[4]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.716      ;
; 1.499 ; core:core|dp[11]          ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.014      ; 1.657      ;
; 1.513 ; core:core|sp[4]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.694      ;
; 1.518 ; core:core|pc[6]           ; core:core|pc[6]            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.717      ;
; 1.521 ; core:core|b[7]            ; core:core|b[2]             ; clk          ; clk         ; 0.000        ; 0.040      ; 1.705      ;
; 1.525 ; core:core|pipeline1[2]    ; core:core|dp[10]           ; clk          ; clk         ; 0.000        ; 0.160      ; 1.829      ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                 ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.145 ; rst       ; core:core|pc[4]           ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[1]           ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[6]           ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[2]           ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[7]           ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[10]          ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[12]          ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[11]          ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[13]          ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[14]          ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[15]          ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[3]           ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[5]           ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[9]           ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[8]           ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.145 ; rst       ; core:core|pc[0]           ; rst          ; clk         ; 0.500        ; 1.909      ; 3.529      ;
; -1.135 ; rst       ; core:core|pipeline2[0]    ; rst          ; clk         ; 0.500        ; 2.113      ; 3.723      ;
; -1.099 ; rst       ; core:core|same_flag       ; rst          ; clk         ; 0.500        ; 2.242      ; 3.816      ;
; -1.095 ; rst       ; core:core|command_flag[0] ; rst          ; clk         ; 0.500        ; 1.902      ; 3.472      ;
; -1.065 ; rst       ; core:core|ram_wait        ; rst          ; clk         ; 0.500        ; 2.276      ; 3.816      ;
; -1.044 ; rst       ; core:core|pipeline1[6]    ; rst          ; clk         ; 0.500        ; 2.297      ; 3.816      ;
; -1.044 ; rst       ; core:core|pipeline1[7]    ; rst          ; clk         ; 0.500        ; 2.297      ; 3.816      ;
; -1.044 ; rst       ; core:core|pipeline1[5]    ; rst          ; clk         ; 0.500        ; 2.297      ; 3.816      ;
; -1.044 ; rst       ; core:core|pipeline1[4]    ; rst          ; clk         ; 0.500        ; 2.297      ; 3.816      ;
; -1.044 ; rst       ; core:core|command_flag[2] ; rst          ; clk         ; 0.500        ; 2.297      ; 3.816      ;
; -1.044 ; rst       ; core:core|pipeline1[1]    ; rst          ; clk         ; 0.500        ; 2.297      ; 3.816      ;
; -1.044 ; rst       ; core:core|pipeline1[2]    ; rst          ; clk         ; 0.500        ; 2.297      ; 3.816      ;
; -1.044 ; rst       ; core:core|pipeline1[0]    ; rst          ; clk         ; 0.500        ; 2.297      ; 3.816      ;
; -1.037 ; rst       ; core:core|same_byte[2]    ; rst          ; clk         ; 0.500        ; 2.145      ; 3.657      ;
; -1.037 ; rst       ; core:core|same_byte[3]    ; rst          ; clk         ; 0.500        ; 2.145      ; 3.657      ;
; -1.034 ; rst       ; core:core|dp[1]           ; rst          ; clk         ; 0.500        ; 2.184      ; 3.693      ;
; -1.034 ; rst       ; core:core|dp[6]           ; rst          ; clk         ; 0.500        ; 2.184      ; 3.693      ;
; -1.034 ; rst       ; core:core|dp[7]           ; rst          ; clk         ; 0.500        ; 2.184      ; 3.693      ;
; -1.034 ; rst       ; core:core|dp[4]           ; rst          ; clk         ; 0.500        ; 2.184      ; 3.693      ;
; -1.034 ; rst       ; core:core|dp[3]           ; rst          ; clk         ; 0.500        ; 2.184      ; 3.693      ;
; -1.034 ; rst       ; core:core|dp[5]           ; rst          ; clk         ; 0.500        ; 2.184      ; 3.693      ;
; -1.034 ; rst       ; core:core|dp[0]           ; rst          ; clk         ; 0.500        ; 2.184      ; 3.693      ;
; -1.034 ; rst       ; core:core|dp[2]           ; rst          ; clk         ; 0.500        ; 2.184      ; 3.693      ;
; -1.025 ; rst       ; core:core|acc[4]          ; rst          ; clk         ; 0.500        ; 2.212      ; 3.712      ;
; -1.009 ; rst       ; core:core|b[2]            ; rst          ; clk         ; 0.500        ; 2.164      ; 3.648      ;
; -1.009 ; rst       ; core:core|b[3]            ; rst          ; clk         ; 0.500        ; 2.164      ; 3.648      ;
; -1.009 ; rst       ; core:core|b[7]            ; rst          ; clk         ; 0.500        ; 2.164      ; 3.648      ;
; -1.007 ; rst       ; core:core|acc[5]          ; rst          ; clk         ; 0.500        ; 1.951      ; 3.433      ;
; -1.007 ; rst       ; core:core|acc[6]          ; rst          ; clk         ; 0.500        ; 1.951      ; 3.433      ;
; -0.997 ; rst       ; core:core|psw_rs1         ; rst          ; clk         ; 0.500        ; 2.251      ; 3.723      ;
; -0.997 ; rst       ; core:core|psw_f0          ; rst          ; clk         ; 0.500        ; 2.251      ; 3.723      ;
; -0.993 ; rst       ; core:core|same_byte[4]    ; rst          ; clk         ; 0.500        ; 2.231      ; 3.699      ;
; -0.993 ; rst       ; core:core|same_byte[6]    ; rst          ; clk         ; 0.500        ; 2.231      ; 3.699      ;
; -0.993 ; rst       ; core:core|same_byte[5]    ; rst          ; clk         ; 0.500        ; 2.231      ; 3.699      ;
; -0.993 ; rst       ; core:core|same_byte[0]    ; rst          ; clk         ; 0.500        ; 2.231      ; 3.699      ;
; -0.993 ; rst       ; core:core|psw_ov          ; rst          ; clk         ; 0.500        ; 2.231      ; 3.699      ;
; -0.993 ; rst       ; core:core|psw_ac          ; rst          ; clk         ; 0.500        ; 2.231      ; 3.699      ;
; -0.985 ; rst       ; core:core|acc[7]          ; rst          ; clk         ; 0.500        ; 2.002      ; 3.462      ;
; -0.966 ; rst       ; core:core|same_byte[7]    ; rst          ; clk         ; 0.500        ; 2.222      ; 3.663      ;
; -0.966 ; rst       ; core:core|psw_cy          ; rst          ; clk         ; 0.500        ; 2.222      ; 3.663      ;
; -0.962 ; rst       ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; 2.023      ; 3.460      ;
; -0.962 ; rst       ; core:core|b[6]            ; rst          ; clk         ; 0.500        ; 2.023      ; 3.460      ;
; -0.956 ; rst       ; core:core|same_byte[1]    ; rst          ; clk         ; 0.500        ; 2.140      ; 3.571      ;
; -0.956 ; rst       ; core:core|acc[1]          ; rst          ; clk         ; 0.500        ; 2.140      ; 3.571      ;
; -0.955 ; rst       ; core:core|acc[3]          ; rst          ; clk         ; 0.500        ; 2.258      ; 3.688      ;
; -0.955 ; rst       ; core:core|acc[2]          ; rst          ; clk         ; 0.500        ; 2.258      ; 3.688      ;
; -0.954 ; rst       ; core:core|psw_rs0         ; rst          ; clk         ; 0.500        ; 2.184      ; 3.613      ;
; -0.925 ; rst       ; core:core|pipeline2[4]    ; rst          ; clk         ; 0.500        ; 2.284      ; 3.684      ;
; -0.905 ; rst       ; core:core|sp[1]           ; rst          ; clk         ; 0.500        ; 2.294      ; 3.674      ;
; -0.905 ; rst       ; core:core|sp[2]           ; rst          ; clk         ; 0.500        ; 2.294      ; 3.674      ;
; -0.905 ; rst       ; core:core|sp[3]           ; rst          ; clk         ; 0.500        ; 2.294      ; 3.674      ;
; -0.905 ; rst       ; core:core|sp[6]           ; rst          ; clk         ; 0.500        ; 2.294      ; 3.674      ;
; -0.905 ; rst       ; core:core|sp[5]           ; rst          ; clk         ; 0.500        ; 2.294      ; 3.674      ;
; -0.905 ; rst       ; core:core|sp[4]           ; rst          ; clk         ; 0.500        ; 2.294      ; 3.674      ;
; -0.905 ; rst       ; core:core|sp[0]           ; rst          ; clk         ; 0.500        ; 2.294      ; 3.674      ;
; -0.905 ; rst       ; core:core|sp[7]           ; rst          ; clk         ; 0.500        ; 2.294      ; 3.674      ;
; -0.888 ; rst       ; core:core|b[5]            ; rst          ; clk         ; 0.500        ; 2.272      ; 3.635      ;
; -0.888 ; rst       ; core:core|b[0]            ; rst          ; clk         ; 0.500        ; 2.272      ; 3.635      ;
; -0.888 ; rst       ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; 2.272      ; 3.635      ;
; -0.886 ; rst       ; core:core|acc[0]          ; rst          ; clk         ; 0.500        ; 2.257      ; 3.618      ;
; -0.880 ; rst       ; core:core|psw_user        ; rst          ; clk         ; 0.500        ; 2.277      ; 3.632      ;
; -0.867 ; rst       ; core:core|pipeline2[6]    ; rst          ; clk         ; 0.500        ; 2.315      ; 3.657      ;
; -0.867 ; rst       ; core:core|pipeline2[7]    ; rst          ; clk         ; 0.500        ; 2.315      ; 3.657      ;
; -0.867 ; rst       ; core:core|pipeline2[3]    ; rst          ; clk         ; 0.500        ; 2.315      ; 3.657      ;
; -0.867 ; rst       ; core:core|pipeline2[2]    ; rst          ; clk         ; 0.500        ; 2.315      ; 3.657      ;
; -0.867 ; rst       ; core:core|command_flag[3] ; rst          ; clk         ; 0.500        ; 2.315      ; 3.657      ;
; -0.853 ; rst       ; core:core|pipeline2[1]    ; rst          ; clk         ; 0.500        ; 2.329      ; 3.657      ;
; -0.853 ; rst       ; core:core|pipeline2[5]    ; rst          ; clk         ; 0.500        ; 2.329      ; 3.657      ;
; -0.840 ; rst       ; core:core|dp[9]           ; rst          ; clk         ; 0.500        ; 2.365      ; 3.680      ;
; -0.840 ; rst       ; core:core|dp[12]          ; rst          ; clk         ; 0.500        ; 2.365      ; 3.680      ;
; -0.840 ; rst       ; core:core|dp[13]          ; rst          ; clk         ; 0.500        ; 2.365      ; 3.680      ;
; -0.840 ; rst       ; core:core|dp[14]          ; rst          ; clk         ; 0.500        ; 2.365      ; 3.680      ;
; -0.840 ; rst       ; core:core|dp[15]          ; rst          ; clk         ; 0.500        ; 2.365      ; 3.680      ;
; -0.840 ; rst       ; core:core|dp[10]          ; rst          ; clk         ; 0.500        ; 2.365      ; 3.680      ;
; -0.840 ; rst       ; core:core|dp[11]          ; rst          ; clk         ; 0.500        ; 2.365      ; 3.680      ;
; -0.840 ; rst       ; core:core|dp[8]           ; rst          ; clk         ; 0.500        ; 2.365      ; 3.680      ;
; -0.750 ; rst       ; core:core|pipeline1[3]    ; rst          ; clk         ; 0.500        ; 2.303      ; 3.528      ;
; -0.680 ; rst       ; core:core|command_flag[1] ; rst          ; clk         ; 0.500        ; 2.317      ; 3.472      ;
; -0.407 ; rst       ; core:core|pc[4]           ; rst          ; clk         ; 1.000        ; 1.909      ; 3.291      ;
; -0.407 ; rst       ; core:core|pc[1]           ; rst          ; clk         ; 1.000        ; 1.909      ; 3.291      ;
; -0.407 ; rst       ; core:core|pc[6]           ; rst          ; clk         ; 1.000        ; 1.909      ; 3.291      ;
; -0.407 ; rst       ; core:core|pc[2]           ; rst          ; clk         ; 1.000        ; 1.909      ; 3.291      ;
; -0.407 ; rst       ; core:core|pc[7]           ; rst          ; clk         ; 1.000        ; 1.909      ; 3.291      ;
; -0.407 ; rst       ; core:core|pc[10]          ; rst          ; clk         ; 1.000        ; 1.909      ; 3.291      ;
; -0.407 ; rst       ; core:core|pc[12]          ; rst          ; clk         ; 1.000        ; 1.909      ; 3.291      ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                 ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.523 ; rst       ; core:core|command_flag[1] ; rst          ; clk         ; 0.000        ; 2.408      ; 3.115      ;
; 0.541 ; rst       ; core:core|pipeline1[3]    ; rst          ; clk         ; 0.000        ; 2.394      ; 3.119      ;
; 0.657 ; rst       ; core:core|dp[9]           ; rst          ; clk         ; 0.000        ; 2.459      ; 3.300      ;
; 0.657 ; rst       ; core:core|dp[12]          ; rst          ; clk         ; 0.000        ; 2.459      ; 3.300      ;
; 0.657 ; rst       ; core:core|dp[13]          ; rst          ; clk         ; 0.000        ; 2.459      ; 3.300      ;
; 0.657 ; rst       ; core:core|dp[14]          ; rst          ; clk         ; 0.000        ; 2.459      ; 3.300      ;
; 0.657 ; rst       ; core:core|dp[15]          ; rst          ; clk         ; 0.000        ; 2.459      ; 3.300      ;
; 0.657 ; rst       ; core:core|dp[10]          ; rst          ; clk         ; 0.000        ; 2.459      ; 3.300      ;
; 0.657 ; rst       ; core:core|dp[11]          ; rst          ; clk         ; 0.000        ; 2.459      ; 3.300      ;
; 0.657 ; rst       ; core:core|dp[8]           ; rst          ; clk         ; 0.000        ; 2.459      ; 3.300      ;
; 0.675 ; rst       ; core:core|b[5]            ; rst          ; clk         ; 0.000        ; 2.362      ; 3.221      ;
; 0.675 ; rst       ; core:core|b[0]            ; rst          ; clk         ; 0.000        ; 2.362      ; 3.221      ;
; 0.675 ; rst       ; core:core|b[1]            ; rst          ; clk         ; 0.000        ; 2.362      ; 3.221      ;
; 0.688 ; rst       ; core:core|pipeline2[6]    ; rst          ; clk         ; 0.000        ; 2.407      ; 3.279      ;
; 0.688 ; rst       ; core:core|pipeline2[7]    ; rst          ; clk         ; 0.000        ; 2.407      ; 3.279      ;
; 0.688 ; rst       ; core:core|pipeline2[3]    ; rst          ; clk         ; 0.000        ; 2.407      ; 3.279      ;
; 0.688 ; rst       ; core:core|pipeline2[2]    ; rst          ; clk         ; 0.000        ; 2.407      ; 3.279      ;
; 0.688 ; rst       ; core:core|command_flag[3] ; rst          ; clk         ; 0.000        ; 2.407      ; 3.279      ;
; 0.704 ; rst       ; core:core|pipeline2[1]    ; rst          ; clk         ; 0.000        ; 2.421      ; 3.309      ;
; 0.704 ; rst       ; core:core|pipeline2[5]    ; rst          ; clk         ; 0.000        ; 2.421      ; 3.309      ;
; 0.711 ; rst       ; core:core|psw_user        ; rst          ; clk         ; 0.000        ; 2.367      ; 3.262      ;
; 0.712 ; rst       ; core:core|sp[1]           ; rst          ; clk         ; 0.000        ; 2.385      ; 3.281      ;
; 0.712 ; rst       ; core:core|sp[2]           ; rst          ; clk         ; 0.000        ; 2.385      ; 3.281      ;
; 0.712 ; rst       ; core:core|sp[3]           ; rst          ; clk         ; 0.000        ; 2.385      ; 3.281      ;
; 0.712 ; rst       ; core:core|sp[6]           ; rst          ; clk         ; 0.000        ; 2.385      ; 3.281      ;
; 0.712 ; rst       ; core:core|sp[5]           ; rst          ; clk         ; 0.000        ; 2.385      ; 3.281      ;
; 0.712 ; rst       ; core:core|sp[4]           ; rst          ; clk         ; 0.000        ; 2.385      ; 3.281      ;
; 0.712 ; rst       ; core:core|sp[0]           ; rst          ; clk         ; 0.000        ; 2.385      ; 3.281      ;
; 0.712 ; rst       ; core:core|sp[7]           ; rst          ; clk         ; 0.000        ; 2.385      ; 3.281      ;
; 0.735 ; rst       ; core:core|pipeline2[4]    ; rst          ; clk         ; 0.000        ; 2.374      ; 3.293      ;
; 0.737 ; rst       ; core:core|acc[0]          ; rst          ; clk         ; 0.000        ; 2.346      ; 3.267      ;
; 0.794 ; rst       ; core:core|psw_rs1         ; rst          ; clk         ; 0.000        ; 2.340      ; 3.318      ;
; 0.794 ; rst       ; core:core|psw_f0          ; rst          ; clk         ; 0.000        ; 2.340      ; 3.318      ;
; 0.800 ; rst       ; core:core|acc[3]          ; rst          ; clk         ; 0.000        ; 2.348      ; 3.332      ;
; 0.800 ; rst       ; core:core|acc[2]          ; rst          ; clk         ; 0.000        ; 2.348      ; 3.332      ;
; 0.801 ; rst       ; core:core|same_byte[7]    ; rst          ; clk         ; 0.000        ; 2.310      ; 3.295      ;
; 0.801 ; rst       ; core:core|psw_cy          ; rst          ; clk         ; 0.000        ; 2.310      ; 3.295      ;
; 0.802 ; rst       ; core:core|b[2]            ; rst          ; clk         ; 0.000        ; 2.250      ; 3.236      ;
; 0.802 ; rst       ; core:core|b[3]            ; rst          ; clk         ; 0.000        ; 2.250      ; 3.236      ;
; 0.802 ; rst       ; core:core|b[7]            ; rst          ; clk         ; 0.000        ; 2.250      ; 3.236      ;
; 0.806 ; rst       ; core:core|psw_rs0         ; rst          ; clk         ; 0.000        ; 2.270      ; 3.260      ;
; 0.812 ; rst       ; core:core|b[4]            ; rst          ; clk         ; 0.000        ; 2.103      ; 3.099      ;
; 0.812 ; rst       ; core:core|b[6]            ; rst          ; clk         ; 0.000        ; 2.103      ; 3.099      ;
; 0.817 ; rst       ; core:core|same_byte[4]    ; rst          ; clk         ; 0.000        ; 2.319      ; 3.320      ;
; 0.817 ; rst       ; core:core|same_byte[6]    ; rst          ; clk         ; 0.000        ; 2.319      ; 3.320      ;
; 0.817 ; rst       ; core:core|same_byte[5]    ; rst          ; clk         ; 0.000        ; 2.319      ; 3.320      ;
; 0.817 ; rst       ; core:core|same_byte[0]    ; rst          ; clk         ; 0.000        ; 2.319      ; 3.320      ;
; 0.817 ; rst       ; core:core|psw_ov          ; rst          ; clk         ; 0.000        ; 2.319      ; 3.320      ;
; 0.817 ; rst       ; core:core|psw_ac          ; rst          ; clk         ; 0.000        ; 2.319      ; 3.320      ;
; 0.824 ; rst       ; core:core|acc[7]          ; rst          ; clk         ; 0.000        ; 2.080      ; 3.088      ;
; 0.834 ; rst       ; core:core|same_byte[1]    ; rst          ; clk         ; 0.000        ; 2.225      ; 3.243      ;
; 0.834 ; rst       ; core:core|acc[1]          ; rst          ; clk         ; 0.000        ; 2.225      ; 3.243      ;
; 0.835 ; rst       ; core:core|acc[4]          ; rst          ; clk         ; 0.000        ; 2.300      ; 3.319      ;
; 0.837 ; rst       ; core:core|pipeline1[6]    ; rst          ; clk         ; 0.000        ; 2.388      ; 3.409      ;
; 0.837 ; rst       ; core:core|pipeline1[7]    ; rst          ; clk         ; 0.000        ; 2.388      ; 3.409      ;
; 0.837 ; rst       ; core:core|pipeline1[5]    ; rst          ; clk         ; 0.000        ; 2.388      ; 3.409      ;
; 0.837 ; rst       ; core:core|pipeline1[4]    ; rst          ; clk         ; 0.000        ; 2.388      ; 3.409      ;
; 0.837 ; rst       ; core:core|command_flag[2] ; rst          ; clk         ; 0.000        ; 2.388      ; 3.409      ;
; 0.837 ; rst       ; core:core|pipeline1[1]    ; rst          ; clk         ; 0.000        ; 2.388      ; 3.409      ;
; 0.837 ; rst       ; core:core|pipeline1[2]    ; rst          ; clk         ; 0.000        ; 2.388      ; 3.409      ;
; 0.837 ; rst       ; core:core|pipeline1[0]    ; rst          ; clk         ; 0.000        ; 2.388      ; 3.409      ;
; 0.856 ; rst       ; core:core|ram_wait        ; rst          ; clk         ; 0.000        ; 2.365      ; 3.405      ;
; 0.863 ; rst       ; core:core|acc[5]          ; rst          ; clk         ; 0.000        ; 2.028      ; 3.075      ;
; 0.863 ; rst       ; core:core|acc[6]          ; rst          ; clk         ; 0.000        ; 2.028      ; 3.075      ;
; 0.867 ; rst       ; core:core|dp[1]           ; rst          ; clk         ; 0.000        ; 2.270      ; 3.321      ;
; 0.867 ; rst       ; core:core|dp[6]           ; rst          ; clk         ; 0.000        ; 2.270      ; 3.321      ;
; 0.867 ; rst       ; core:core|dp[7]           ; rst          ; clk         ; 0.000        ; 2.270      ; 3.321      ;
; 0.867 ; rst       ; core:core|dp[4]           ; rst          ; clk         ; 0.000        ; 2.270      ; 3.321      ;
; 0.867 ; rst       ; core:core|dp[3]           ; rst          ; clk         ; 0.000        ; 2.270      ; 3.321      ;
; 0.867 ; rst       ; core:core|dp[5]           ; rst          ; clk         ; 0.000        ; 2.270      ; 3.321      ;
; 0.867 ; rst       ; core:core|dp[0]           ; rst          ; clk         ; 0.000        ; 2.270      ; 3.321      ;
; 0.867 ; rst       ; core:core|dp[2]           ; rst          ; clk         ; 0.000        ; 2.270      ; 3.321      ;
; 0.884 ; rst       ; core:core|same_byte[2]    ; rst          ; clk         ; 0.000        ; 2.229      ; 3.297      ;
; 0.884 ; rst       ; core:core|same_byte[3]    ; rst          ; clk         ; 0.000        ; 2.229      ; 3.297      ;
; 0.890 ; rst       ; core:core|same_flag       ; rst          ; clk         ; 0.000        ; 2.331      ; 3.405      ;
; 0.946 ; rst       ; core:core|pipeline2[0]    ; rst          ; clk         ; 0.000        ; 2.196      ; 3.326      ;
; 0.955 ; rst       ; core:core|command_flag[0] ; rst          ; clk         ; 0.000        ; 1.976      ; 3.115      ;
; 0.968 ; rst       ; core:core|pc[4]           ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[1]           ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[6]           ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[2]           ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[7]           ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[10]          ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[12]          ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[11]          ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[13]          ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[14]          ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[15]          ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[3]           ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[5]           ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[9]           ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[8]           ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 0.968 ; rst       ; core:core|pc[0]           ; rst          ; clk         ; 0.000        ; 1.983      ; 3.135      ;
; 1.227 ; rst       ; core:core|command_flag[1] ; rst          ; clk         ; -0.500       ; 2.408      ; 3.319      ;
; 1.294 ; rst       ; core:core|pipeline1[3]    ; rst          ; clk         ; -0.500       ; 2.394      ; 3.372      ;
; 1.375 ; rst       ; core:core|dp[9]           ; rst          ; clk         ; -0.500       ; 2.459      ; 3.518      ;
; 1.375 ; rst       ; core:core|dp[12]          ; rst          ; clk         ; -0.500       ; 2.459      ; 3.518      ;
; 1.375 ; rst       ; core:core|dp[13]          ; rst          ; clk         ; -0.500       ; 2.459      ; 3.518      ;
; 1.375 ; rst       ; core:core|dp[14]          ; rst          ; clk         ; -0.500       ; 2.459      ; 3.518      ;
; 1.375 ; rst       ; core:core|dp[15]          ; rst          ; clk         ; -0.500       ; 2.459      ; 3.518      ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; rst   ; -10.634 ; -247.730         ;
; clk   ; -10.142 ; -1222.678        ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; rst   ; -2.781 ; -32.482          ;
; clk   ; -0.032 ; -0.032           ;
+-------+--------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.934 ; -75.674              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.188 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; rst   ; -3.000 ; -188.139                        ;
; clk   ; -3.000 ; -167.682                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rst'                                                                                        ;
+---------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -10.634 ; ram:ram|rd_data[4] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -1.464     ; 9.260      ;
; -10.610 ; ram:ram|rd_data[4] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -1.407     ; 9.369      ;
; -10.249 ; ram:ram|rd_data[3] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -1.396     ; 8.943      ;
; -10.225 ; ram:ram|rd_data[3] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -1.339     ; 9.052      ;
; -10.154 ; ram:ram|rd_data[6] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -1.391     ; 8.853      ;
; -10.153 ; ram:ram|rd_data[4] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -2.698     ; 7.548      ;
; -10.130 ; ram:ram|rd_data[6] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -1.334     ; 8.962      ;
; -10.126 ; ram:ram|rd_data[7] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -1.456     ; 8.760      ;
; -10.102 ; ram:ram|rd_data[7] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -1.399     ; 8.869      ;
; -10.091 ; ram:ram|rd_data[0] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -1.391     ; 8.790      ;
; -10.067 ; ram:ram|rd_data[0] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -1.334     ; 8.899      ;
; -10.003 ; ram:ram|rd_data[2] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -1.396     ; 8.697      ;
; -9.993  ; ram:ram|rd_data[4] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -1.323     ; 9.260      ;
; -9.979  ; ram:ram|rd_data[2] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -1.339     ; 8.806      ;
; -9.969  ; ram:ram|rd_data[4] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -1.266     ; 9.369      ;
; -9.902  ; ram:ram|rd_data[4] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -0.732     ; 9.260      ;
; -9.878  ; ram:ram|rd_data[4] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -0.675     ; 9.369      ;
; -9.862  ; ram:ram|rd_data[4] ; ram:ram|rd_data[6]  ; rst          ; rst         ; 0.500        ; -1.469     ; 8.487      ;
; -9.768  ; ram:ram|rd_data[3] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -2.630     ; 7.231      ;
; -9.753  ; ram:ram|rd_data[5] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -1.458     ; 8.385      ;
; -9.729  ; ram:ram|rd_data[5] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -1.401     ; 8.494      ;
; -9.673  ; ram:ram|rd_data[6] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -2.625     ; 7.141      ;
; -9.645  ; ram:ram|rd_data[7] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -2.690     ; 7.048      ;
; -9.610  ; ram:ram|rd_data[0] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -2.625     ; 7.078      ;
; -9.608  ; ram:ram|rd_data[3] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -1.255     ; 8.943      ;
; -9.584  ; ram:ram|rd_data[3] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -1.198     ; 9.052      ;
; -9.543  ; ram:ram|rd_data[4] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -0.873     ; 9.260      ;
; -9.522  ; ram:ram|rd_data[2] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -2.630     ; 6.985      ;
; -9.519  ; ram:ram|rd_data[4] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -0.816     ; 9.369      ;
; -9.517  ; ram:ram|rd_data[3] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -0.664     ; 8.943      ;
; -9.513  ; ram:ram|rd_data[6] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -1.250     ; 8.853      ;
; -9.512  ; ram:ram|rd_data[4] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 1.000        ; -2.557     ; 7.548      ;
; -9.493  ; ram:ram|rd_data[3] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -0.607     ; 9.052      ;
; -9.489  ; ram:ram|rd_data[6] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -1.193     ; 8.962      ;
; -9.485  ; ram:ram|rd_data[7] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -1.315     ; 8.760      ;
; -9.481  ; ram:ram|rd_data[1] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -0.206     ; 9.365      ;
; -9.477  ; ram:ram|rd_data[3] ; ram:ram|rd_data[6]  ; rst          ; rst         ; 0.500        ; -1.401     ; 8.170      ;
; -9.461  ; ram:ram|rd_data[7] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -1.258     ; 8.869      ;
; -9.457  ; ram:ram|rd_data[1] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -0.149     ; 9.474      ;
; -9.450  ; ram:ram|rd_data[0] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -1.250     ; 8.790      ;
; -9.426  ; ram:ram|rd_data[0] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -1.193     ; 8.899      ;
; -9.422  ; ram:ram|rd_data[6] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -0.659     ; 8.853      ;
; -9.421  ; ram:ram|rd_data[4] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -1.966     ; 7.548      ;
; -9.398  ; ram:ram|rd_data[6] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -0.602     ; 8.962      ;
; -9.394  ; ram:ram|rd_data[7] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -0.724     ; 8.760      ;
; -9.385  ; ram:ram|rd_data[4] ; ram:ram|rd_data[4]  ; rst          ; rst         ; 0.500        ; -1.399     ; 8.002      ;
; -9.382  ; ram:ram|rd_data[6] ; ram:ram|rd_data[6]  ; rst          ; rst         ; 0.500        ; -1.396     ; 8.080      ;
; -9.370  ; ram:ram|rd_data[7] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -0.667     ; 8.869      ;
; -9.362  ; ram:ram|rd_data[2] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -1.255     ; 8.697      ;
; -9.359  ; ram:ram|rd_data[0] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -0.659     ; 8.790      ;
; -9.355  ; ram:ram|rd_data[4] ; ram:ram|rd_data[2]  ; rst          ; rst         ; 0.500        ; -1.464     ; 7.985      ;
; -9.354  ; ram:ram|rd_data[7] ; ram:ram|rd_data[6]  ; rst          ; rst         ; 0.500        ; -1.461     ; 7.987      ;
; -9.338  ; ram:ram|rd_data[2] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -1.198     ; 8.806      ;
; -9.335  ; ram:ram|rd_data[0] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -0.602     ; 8.899      ;
; -9.319  ; ram:ram|rd_data[4] ; ram:ram|rd_data[5]  ; rst          ; rst         ; 0.500        ; -1.405     ; 7.931      ;
; -9.319  ; ram:ram|rd_data[0] ; ram:ram|rd_data[6]  ; rst          ; rst         ; 0.500        ; -1.396     ; 8.017      ;
; -9.272  ; ram:ram|rd_data[5] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -2.692     ; 6.673      ;
; -9.271  ; ram:ram|rd_data[2] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -0.664     ; 8.697      ;
; -9.251  ; ram:ram|rd_data[3] ; ram:ram|rd_data[5]  ; rst          ; rst         ; 0.500        ; -1.337     ; 7.931      ;
; -9.247  ; ram:ram|rd_data[2] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -0.607     ; 8.806      ;
; -9.231  ; ram:ram|rd_data[2] ; ram:ram|rd_data[6]  ; rst          ; rst         ; 0.500        ; -1.401     ; 7.924      ;
; -9.221  ; ram:ram|rd_data[4] ; ram:ram|rd_data[6]  ; rst          ; rst         ; 1.000        ; -1.328     ; 8.487      ;
; -9.158  ; ram:ram|rd_data[6] ; ram:ram|rd_data[5]  ; rst          ; rst         ; 0.500        ; -1.332     ; 7.843      ;
; -9.158  ; ram:ram|rd_data[3] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -0.805     ; 8.943      ;
; -9.134  ; ram:ram|rd_data[3] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -0.748     ; 9.052      ;
; -9.133  ; ram:ram|rd_data[0] ; ram:ram|rd_data[5]  ; rst          ; rst         ; 0.500        ; -1.332     ; 7.818      ;
; -9.130  ; ram:ram|rd_data[4] ; ram:ram|rd_data[6]  ; rst          ; rst         ; 0.500        ; -0.737     ; 8.487      ;
; -9.127  ; ram:ram|rd_data[3] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 1.000        ; -2.489     ; 7.231      ;
; -9.123  ; ram:ram|rd_data[7] ; ram:ram|rd_data[5]  ; rst          ; rst         ; 0.500        ; -1.397     ; 7.743      ;
; -9.112  ; ram:ram|rd_data[5] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -1.317     ; 8.385      ;
; -9.088  ; ram:ram|rd_data[5] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -1.260     ; 8.494      ;
; -9.063  ; ram:ram|rd_data[6] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -0.800     ; 8.853      ;
; -9.062  ; ram:ram|rd_data[4] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 1.000        ; -2.107     ; 7.548      ;
; -9.053  ; ram:ram|rd_data[2] ; ram:ram|rd_data[5]  ; rst          ; rst         ; 0.500        ; -1.337     ; 7.733      ;
; -9.039  ; ram:ram|rd_data[6] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -0.743     ; 8.962      ;
; -9.036  ; ram:ram|rd_data[3] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -1.898     ; 7.231      ;
; -9.035  ; ram:ram|rd_data[7] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -0.865     ; 8.760      ;
; -9.032  ; ram:ram|rd_data[6] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 1.000        ; -2.484     ; 7.141      ;
; -9.021  ; ram:ram|rd_data[5] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 0.500        ; -0.726     ; 8.385      ;
; -9.011  ; ram:ram|rd_data[7] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -0.808     ; 8.869      ;
; -9.004  ; ram:ram|rd_data[7] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 1.000        ; -2.549     ; 7.048      ;
; -9.000  ; ram:ram|rd_data[3] ; ram:ram|rd_data[4]  ; rst          ; rst         ; 0.500        ; -1.331     ; 7.685      ;
; -9.000  ; ram:ram|rd_data[0] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -0.800     ; 8.790      ;
; -8.997  ; ram:ram|rd_data[5] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 0.500        ; -0.669     ; 8.494      ;
; -8.981  ; ram:ram|rd_data[5] ; ram:ram|rd_data[6]  ; rst          ; rst         ; 0.500        ; -1.463     ; 7.612      ;
; -8.976  ; ram:ram|rd_data[0] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -0.743     ; 8.899      ;
; -8.974  ; ram:ram|rd_data[1] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -1.393     ; 7.674      ;
; -8.970  ; ram:ram|rd_data[3] ; ram:ram|rd_data[2]  ; rst          ; rst         ; 0.500        ; -1.396     ; 7.668      ;
; -8.969  ; ram:ram|rd_data[0] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 1.000        ; -2.484     ; 7.078      ;
; -8.941  ; ram:ram|rd_data[6] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -1.893     ; 7.141      ;
; -8.913  ; ram:ram|rd_data[4] ; ram:ram|address[9]  ; rst          ; rst         ; 0.500        ; -1.014     ; 7.958      ;
; -8.913  ; ram:ram|rd_data[7] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -1.958     ; 7.048      ;
; -8.912  ; ram:ram|rd_data[2] ; ram:ram|rd_data[3]  ; rst          ; rst         ; 1.000        ; -0.805     ; 8.697      ;
; -8.905  ; ram:ram|rd_data[6] ; ram:ram|rd_data[4]  ; rst          ; rst         ; 0.500        ; -1.326     ; 7.595      ;
; -8.901  ; ram:ram|rd_data[4] ; ram:ram|address[10] ; rst          ; rst         ; 0.500        ; -0.933     ; 7.967      ;
; -8.888  ; ram:ram|rd_data[2] ; ram:ram|rd_data[7]  ; rst          ; rst         ; 1.000        ; -0.748     ; 8.806      ;
; -8.881  ; ram:ram|rd_data[2] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 1.000        ; -2.489     ; 6.985      ;
; -8.878  ; ram:ram|rd_data[0] ; ram:ram|rd_data[1]  ; rst          ; rst         ; 0.500        ; -1.893     ; 7.078      ;
; -8.877  ; ram:ram|rd_data[7] ; ram:ram|rd_data[4]  ; rst          ; rst         ; 0.500        ; -1.391     ; 7.502      ;
; -8.875  ; ram:ram|rd_data[6] ; ram:ram|rd_data[2]  ; rst          ; rst         ; 0.500        ; -1.391     ; 7.578      ;
+---------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                              ;
+---------+--------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -10.142 ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -4.058     ; 6.551      ;
; -10.139 ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -4.131     ; 6.475      ;
; -10.072 ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -4.058     ; 6.481      ;
; -10.001 ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -4.063     ; 6.405      ;
; -9.985  ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -4.125     ; 6.327      ;
; -9.949  ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -4.123     ; 6.293      ;
; -9.923  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -4.057     ; 6.333      ;
; -9.920  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -4.130     ; 6.257      ;
; -9.900  ; ram:ram|rd_data[3] ; ram:ram|sfr:sfr|p3_reg[3] ; rst          ; clk         ; 0.500        ; -4.063     ; 6.304      ;
; -9.853  ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -4.057     ; 6.263      ;
; -9.850  ; ram:ram|rd_data[4] ; core:core|psw_rs0         ; rst          ; clk         ; 0.500        ; -3.931     ; 6.386      ;
; -9.844  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -4.057     ; 6.254      ;
; -9.841  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -4.130     ; 6.178      ;
; -9.813  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -4.057     ; 6.223      ;
; -9.810  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -4.130     ; 6.147      ;
; -9.807  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -4.057     ; 6.217      ;
; -9.804  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -4.130     ; 6.141      ;
; -9.801  ; ram:ram|rd_data[0] ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; -3.969     ; 6.299      ;
; -9.798  ; ram:ram|rd_data[4] ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; -4.042     ; 6.223      ;
; -9.782  ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -4.062     ; 6.187      ;
; -9.774  ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -4.057     ; 6.184      ;
; -9.770  ; ram:ram|rd_data[0] ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; -3.789     ; 6.448      ;
; -9.766  ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -4.124     ; 6.109      ;
; -9.766  ; ram:ram|rd_data[4] ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; -3.862     ; 6.371      ;
; -9.765  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 0.500        ; -4.061     ; 6.171      ;
; -9.761  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 0.500        ; -4.134     ; 6.094      ;
; -9.758  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 0.500        ; -4.061     ; 6.164      ;
; -9.754  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 0.500        ; -4.134     ; 6.087      ;
; -9.743  ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -4.057     ; 6.153      ;
; -9.737  ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -4.057     ; 6.147      ;
; -9.731  ; ram:ram|rd_data[6] ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; -3.969     ; 6.229      ;
; -9.730  ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -4.122     ; 6.075      ;
; -9.719  ; ram:ram|rd_data[0] ; core:core|dp[6]           ; rst          ; clk         ; 0.500        ; -3.870     ; 6.316      ;
; -9.717  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[2] ; rst          ; clk         ; 0.500        ; -4.061     ; 6.123      ;
; -9.716  ; ram:ram|rd_data[4] ; core:core|dp[6]           ; rst          ; clk         ; 0.500        ; -3.943     ; 6.240      ;
; -9.714  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[2] ; rst          ; clk         ; 0.500        ; -4.134     ; 6.047      ;
; -9.711  ; ram:ram|rd_data[0] ; core:core|b[3]            ; rst          ; clk         ; 0.500        ; -3.859     ; 6.319      ;
; -9.708  ; ram:ram|rd_data[4] ; core:core|b[3]            ; rst          ; clk         ; 0.500        ; -3.932     ; 6.243      ;
; -9.703  ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -4.062     ; 6.108      ;
; -9.699  ; ram:ram|rd_data[6] ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; -3.789     ; 6.377      ;
; -9.694  ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 0.500        ; -4.061     ; 6.100      ;
; -9.687  ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -4.124     ; 6.030      ;
; -9.687  ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 0.500        ; -4.061     ; 6.093      ;
; -9.686  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[5] ; rst          ; clk         ; 0.500        ; -4.058     ; 6.095      ;
; -9.686  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p3_reg[5] ; rst          ; clk         ; 0.500        ; -4.058     ; 6.095      ;
; -9.683  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[5] ; rst          ; clk         ; 0.500        ; -4.131     ; 6.019      ;
; -9.683  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p3_reg[5] ; rst          ; clk         ; 0.500        ; -4.131     ; 6.019      ;
; -9.681  ; ram:ram|rd_data[3] ; ram:ram|sfr:sfr|p1_reg[6] ; rst          ; clk         ; 0.500        ; -4.062     ; 6.086      ;
; -9.676  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[5] ; rst          ; clk         ; 0.500        ; -4.058     ; 6.085      ;
; -9.673  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[5] ; rst          ; clk         ; 0.500        ; -4.131     ; 6.009      ;
; -9.672  ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -4.062     ; 6.077      ;
; -9.666  ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -4.062     ; 6.071      ;
; -9.665  ; ram:ram|rd_data[0] ; core:core|b[5]            ; rst          ; clk         ; 0.500        ; -3.789     ; 6.343      ;
; -9.662  ; ram:ram|rd_data[4] ; core:core|b[5]            ; rst          ; clk         ; 0.500        ; -3.862     ; 6.267      ;
; -9.660  ; ram:ram|rd_data[2] ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; -3.974     ; 6.153      ;
; -9.656  ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -4.124     ; 5.999      ;
; -9.651  ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -4.122     ; 5.996      ;
; -9.650  ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -4.124     ; 5.993      ;
; -9.649  ; ram:ram|rd_data[6] ; core:core|dp[6]           ; rst          ; clk         ; 0.500        ; -3.870     ; 6.246      ;
; -9.647  ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[2] ; rst          ; clk         ; 0.500        ; -4.061     ; 6.053      ;
; -9.644  ; ram:ram|rd_data[5] ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; -4.036     ; 6.075      ;
; -9.641  ; ram:ram|rd_data[6] ; core:core|b[3]            ; rst          ; clk         ; 0.500        ; -3.859     ; 6.249      ;
; -9.629  ; ram:ram|rd_data[2] ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; -3.794     ; 6.302      ;
; -9.624  ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 0.500        ; -4.066     ; 6.025      ;
; -9.620  ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -4.122     ; 5.965      ;
; -9.619  ; ram:ram|rd_data[0] ; core:core|dp[3]           ; rst          ; clk         ; 0.500        ; -3.870     ; 6.216      ;
; -9.617  ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 0.500        ; -4.066     ; 6.018      ;
; -9.616  ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p2_reg[5] ; rst          ; clk         ; 0.500        ; -4.058     ; 6.025      ;
; -9.616  ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p3_reg[5] ; rst          ; clk         ; 0.500        ; -4.058     ; 6.025      ;
; -9.616  ; ram:ram|rd_data[4] ; core:core|dp[3]           ; rst          ; clk         ; 0.500        ; -3.943     ; 6.140      ;
; -9.614  ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -4.122     ; 5.959      ;
; -9.612  ; ram:ram|rd_data[5] ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; -3.856     ; 6.223      ;
; -9.608  ; ram:ram|rd_data[7] ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; -4.034     ; 6.041      ;
; -9.607  ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 0.500        ; -4.128     ; 5.946      ;
; -9.606  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p0_reg[5] ; rst          ; clk         ; 0.500        ; -3.867     ; 6.206      ;
; -9.606  ; ram:ram|rd_data[6] ; ram:ram|sfr:sfr|p1_reg[5] ; rst          ; clk         ; 0.500        ; -4.058     ; 6.015      ;
; -9.603  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p0_reg[5] ; rst          ; clk         ; 0.500        ; -3.940     ; 6.130      ;
; -9.602  ; ram:ram|rd_data[3] ; ram:ram|sfr:sfr|p2_reg[6] ; rst          ; clk         ; 0.500        ; -4.062     ; 6.007      ;
; -9.600  ; ram:ram|rd_data[5] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 0.500        ; -4.128     ; 5.939      ;
; -9.595  ; ram:ram|rd_data[6] ; core:core|b[5]            ; rst          ; clk         ; 0.500        ; -3.789     ; 6.273      ;
; -9.587  ; ram:ram|rd_data[0] ; core:core|dp[14]          ; rst          ; clk         ; 0.500        ; -3.736     ; 6.318      ;
; -9.584  ; ram:ram|rd_data[4] ; core:core|dp[14]          ; rst          ; clk         ; 0.500        ; -3.809     ; 6.242      ;
; -9.583  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p0_reg[3] ; rst          ; clk         ; 0.500        ; -3.867     ; 6.183      ;
; -9.581  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p2_reg[4] ; rst          ; clk         ; 0.500        ; -4.057     ; 5.991      ;
; -9.580  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p0_reg[3] ; rst          ; clk         ; 0.500        ; -3.940     ; 6.107      ;
; -9.578  ; ram:ram|rd_data[2] ; core:core|dp[6]           ; rst          ; clk         ; 0.500        ; -3.875     ; 6.170      ;
; -9.578  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p2_reg[4] ; rst          ; clk         ; 0.500        ; -4.130     ; 5.915      ;
; -9.576  ; ram:ram|rd_data[7] ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; -3.854     ; 6.189      ;
; -9.576  ; ram:ram|rd_data[2] ; ram:ram|sfr:sfr|p1_reg[2] ; rst          ; clk         ; 0.500        ; -4.066     ; 5.977      ;
; -9.571  ; ram:ram|rd_data[0] ; core:core|same_byte[3]    ; rst          ; clk         ; 0.500        ; -3.885     ; 6.153      ;
; -9.571  ; ram:ram|rd_data[0] ; ram:ram|sfr:sfr|p1_reg[4] ; rst          ; clk         ; 0.500        ; -4.057     ; 5.981      ;
; -9.571  ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p2_reg[1] ; rst          ; clk         ; 0.500        ; -4.126     ; 5.912      ;
; -9.571  ; ram:ram|rd_data[3] ; ram:ram|sfr:sfr|p2_reg[3] ; rst          ; clk         ; 0.500        ; -4.062     ; 5.976      ;
; -9.570  ; ram:ram|rd_data[2] ; core:core|b[3]            ; rst          ; clk         ; 0.500        ; -3.864     ; 6.173      ;
; -9.568  ; ram:ram|rd_data[4] ; core:core|same_byte[3]    ; rst          ; clk         ; 0.500        ; -3.958     ; 6.077      ;
; -9.568  ; ram:ram|rd_data[4] ; ram:ram|sfr:sfr|p1_reg[4] ; rst          ; clk         ; 0.500        ; -4.130     ; 5.905      ;
; -9.566  ; ram:ram|rd_data[0] ; core:core|b[2]            ; rst          ; clk         ; 0.500        ; -3.859     ; 6.174      ;
; -9.565  ; ram:ram|rd_data[3] ; ram:ram|sfr:sfr|p1_reg[3] ; rst          ; clk         ; 0.500        ; -4.062     ; 5.970      ;
; -9.564  ; ram:ram|rd_data[7] ; ram:ram|sfr:sfr|p1_reg[1] ; rst          ; clk         ; 0.500        ; -4.126     ; 5.905      ;
; -9.563  ; ram:ram|rd_data[4] ; core:core|b[2]            ; rst          ; clk         ; 0.500        ; -3.932     ; 6.098      ;
+---------+--------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rst'                                                                                                      ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.781 ; core:core|command_flag[2]  ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.243      ; 1.502      ;
; -2.702 ; core:core|pipeline1[4]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.243      ; 1.581      ;
; -2.681 ; core:core|pipeline1[5]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.243      ; 1.602      ;
; -2.652 ; rst                        ; ram:ram|rd_data[0]        ; rst          ; rst         ; 0.000        ; 5.108      ; 2.456      ;
; -2.590 ; core:core|pipeline1[0]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.243      ; 1.693      ;
; -2.546 ; core:core|pipeline1[7]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.243      ; 1.737      ;
; -2.461 ; core:core|pipeline1[1]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.243      ; 1.822      ;
; -2.432 ; core:core|pipeline1[3]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.254      ; 1.862      ;
; -2.422 ; core:core|command_flag[2]  ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.384      ; 1.502      ;
; -2.401 ; core:core|pipeline1[2]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.243      ; 1.882      ;
; -2.353 ; core:core|pipeline1[6]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.243      ; 1.930      ;
; -2.343 ; core:core|pipeline1[4]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.384      ; 1.581      ;
; -2.322 ; core:core|pipeline1[5]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.384      ; 1.602      ;
; -2.313 ; rst                        ; ram:ram|rd_data[0]        ; rst          ; rst         ; -0.500       ; 5.249      ; 2.456      ;
; -2.269 ; rst                        ; ram:ram|address[4]        ; rst          ; rst         ; 0.000        ; 3.971      ; 1.702      ;
; -2.231 ; core:core|pipeline1[0]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.384      ; 1.693      ;
; -2.200 ; rst                        ; ram:ram|rd_data[0]        ; rst          ; rst         ; 0.000        ; 5.249      ; 3.049      ;
; -2.199 ; rst                        ; ram:ram|sfr:sfr|p0_out_en ; rst          ; rst         ; 0.000        ; 3.982      ; 1.783      ;
; -2.196 ; rst                        ; ram:ram|sfr:sfr|p0_out_en ; rst          ; rst         ; -0.500       ; 4.459      ; 1.783      ;
; -2.187 ; core:core|pipeline1[7]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.384      ; 1.737      ;
; -2.116 ; core:core|pipeline2[4]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.272      ; 2.196      ;
; -2.102 ; core:core|pipeline1[1]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.384      ; 1.822      ;
; -2.083 ; rst                        ; ram:ram|sfr:sfr|p0_out_en ; rst          ; rst         ; 0.000        ; 4.459      ; 2.376      ;
; -2.073 ; core:core|pipeline1[3]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.395      ; 1.862      ;
; -2.042 ; core:core|pipeline1[2]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.384      ; 1.882      ;
; -1.994 ; core:core|pipeline1[6]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.384      ; 1.930      ;
; -1.981 ; core:core|command_flag[3]  ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.227      ; 2.286      ;
; -1.950 ; core:core|pipeline2[6]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.227      ; 2.317      ;
; -1.946 ; rst                        ; ram:ram|address[7]        ; rst          ; rst         ; 0.000        ; 5.708      ; 3.762      ;
; -1.934 ; core:core|ram_wait         ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 3.649      ; 1.755      ;
; -1.930 ; rst                        ; ram:ram|address[4]        ; rst          ; rst         ; -0.500       ; 4.112      ; 1.702      ;
; -1.892 ; core:core|pipeline2[5]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.224      ; 2.372      ;
; -1.892 ; ram:ram|xdata_rd_vld       ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 3.649      ; 1.797      ;
; -1.885 ; ram:ram|data_rd_vld        ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 3.649      ; 1.804      ;
; -1.862 ; core:core|pipeline2[0]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.374      ; 2.552      ;
; -1.860 ; rst                        ; ram:ram|address[4]        ; rst          ; rst         ; 0.000        ; 4.112      ; 2.252      ;
; -1.840 ; core:core|pipeline2[1]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.224      ; 2.424      ;
; -1.820 ; core:core|pipeline2[7]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.227      ; 2.447      ;
; -1.757 ; core:core|pipeline2[4]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.413      ; 2.196      ;
; -1.739 ; core:core|pipeline2[2]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.227      ; 2.528      ;
; -1.738 ; core:core|pipeline2[3]     ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.227      ; 2.529      ;
; -1.691 ; rst                        ; ram:ram|address[0]        ; rst          ; rst         ; 0.000        ; 4.391      ; 2.700      ;
; -1.623 ; core:core|pipeline1[2]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 3.636      ; 2.053      ;
; -1.622 ; core:core|command_flag[3]  ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.368      ; 2.286      ;
; -1.618 ; rst                        ; ram:ram|address[3]        ; rst          ; rst         ; 0.000        ; 4.392      ; 2.774      ;
; -1.607 ; rst                        ; ram:ram|address[7]        ; rst          ; rst         ; -0.500       ; 5.849      ; 3.762      ;
; -1.591 ; core:core|pipeline2[6]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.368      ; 2.317      ;
; -1.579 ; rst                        ; ram:ram|rd_data[0]        ; rst          ; rst         ; -0.500       ; 5.108      ; 3.049      ;
; -1.575 ; core:core|ram_wait         ; ram:ram|rd_data[0]        ; clk          ; rst         ; -0.500       ; 3.790      ; 1.755      ;
; -1.564 ; core:core|pipeline1[1]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 3.636      ; 2.112      ;
; -1.533 ; core:core|pipeline2[5]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.365      ; 2.372      ;
; -1.533 ; ram:ram|xdata_rd_vld       ; ram:ram|rd_data[0]        ; clk          ; rst         ; -0.500       ; 3.790      ; 1.797      ;
; -1.526 ; ram:ram|data_rd_vld        ; ram:ram|rd_data[0]        ; clk          ; rst         ; -0.500       ; 3.790      ; 1.804      ;
; -1.503 ; core:core|pipeline2[0]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.515      ; 2.552      ;
; -1.490 ; core:core|command_flag[2]  ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 3.636      ; 2.186      ;
; -1.484 ; core:core|command_flag[1]  ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 3.613      ; 2.169      ;
; -1.481 ; core:core|pipeline2[1]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.365      ; 2.424      ;
; -1.472 ; rst                        ; ram:ram|sfr:sfr|p2_out_en ; rst          ; rst         ; 0.000        ; 3.588      ; 2.116      ;
; -1.469 ; rst                        ; ram:ram|sfr:sfr|p2_out_en ; rst          ; rst         ; -0.500       ; 4.065      ; 2.116      ;
; -1.461 ; core:core|pipeline2[7]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.368      ; 2.447      ;
; -1.421 ; ram:ram|xdata_rd_vld       ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.256      ; 2.875      ;
; -1.398 ; core:core|ram_wait         ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; 0.000        ; 2.523      ; 1.165      ;
; -1.387 ; rst                        ; ram:ram|sfr:sfr|p3_out_en ; rst          ; rst         ; 0.000        ; 3.505      ; 2.118      ;
; -1.384 ; rst                        ; ram:ram|sfr:sfr|p3_out_en ; rst          ; rst         ; -0.500       ; 3.982      ; 2.118      ;
; -1.380 ; core:core|pipeline2[2]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.368      ; 2.528      ;
; -1.379 ; core:core|pipeline2[3]     ; ram:ram|address[8]        ; clk          ; rst         ; -0.500       ; 4.368      ; 2.529      ;
; -1.375 ; core:core|ram_wait         ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; -0.500       ; 3.000      ; 1.165      ;
; -1.363 ; rst                        ; ram:ram|rd_data[5]        ; rst          ; rst         ; 0.000        ; 5.175      ; 3.812      ;
; -1.356 ; ram:ram|xdata_rd_vld       ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; 0.000        ; 2.523      ; 1.207      ;
; -1.352 ; rst                        ; ram:ram|address[0]        ; rst          ; rst         ; -0.500       ; 4.532      ; 2.700      ;
; -1.349 ; ram:ram|data_rd_vld        ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; 0.000        ; 2.523      ; 1.214      ;
; -1.340 ; core:core|ram_wait         ; ram:ram|rd_data[5]        ; clk          ; rst         ; 0.000        ; 3.716      ; 2.416      ;
; -1.335 ; core:core|ram_wait         ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.256      ; 2.961      ;
; -1.333 ; ram:ram|xdata_rd_vld       ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; -0.500       ; 3.000      ; 1.207      ;
; -1.326 ; ram:ram|data_rd_vld        ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; -0.500       ; 3.000      ; 1.214      ;
; -1.309 ; rst                        ; ram:ram|sfr:sfr|p2_out_en ; rst          ; rst         ; 0.000        ; 4.065      ; 2.756      ;
; -1.298 ; ram:ram|xdata_rd_vld       ; ram:ram|rd_data[5]        ; clk          ; rst         ; 0.000        ; 3.716      ; 2.458      ;
; -1.295 ; ram:ram|data_rd_vld        ; ram:ram|address[8]        ; clk          ; rst         ; 0.000        ; 4.256      ; 3.001      ;
; -1.291 ; ram:ram|data_rd_vld        ; ram:ram|rd_data[5]        ; clk          ; rst         ; 0.000        ; 3.716      ; 2.465      ;
; -1.279 ; rst                        ; ram:ram|address[3]        ; rst          ; rst         ; -0.500       ; 4.533      ; 2.774      ;
; -1.269 ; core:core|ram_rd_data_1[6] ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 3.619      ; 2.390      ;
; -1.265 ; core:core|dp[7]            ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 3.729      ; 2.504      ;
; -1.264 ; core:core|pipeline1[2]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; -0.500       ; 3.777      ; 2.053      ;
; -1.244 ; core:core|pipeline1[6]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 3.636      ; 2.432      ;
; -1.239 ; rst                        ; ram:ram|address[4]        ; rst          ; rst         ; -0.500       ; 3.971      ; 2.252      ;
; -1.231 ; core:core|psw_rs0          ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 3.717      ; 2.526      ;
; -1.231 ; rst                        ; ram:ram|address[7]        ; rst          ; rst         ; 0.000        ; 5.849      ; 4.618      ;
; -1.230 ; rst                        ; ram:ram|address[1]        ; rst          ; rst         ; 0.000        ; 3.969      ; 2.739      ;
; -1.225 ; rst                        ; ram:ram|sfr:sfr|p3_out_en ; rst          ; rst         ; 0.000        ; 3.982      ; 2.757      ;
; -1.213 ; core:core|command_flag[2]  ; ram:ram|address[11]       ; clk          ; rst         ; 0.000        ; 4.245      ; 3.072      ;
; -1.205 ; core:core|pipeline1[1]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; -0.500       ; 3.777      ; 2.112      ;
; -1.199 ; core:core|command_flag[2]  ; ram:ram|address[10]       ; clk          ; rst         ; 0.000        ; 4.242      ; 3.083      ;
; -1.174 ; core:core|pipeline1[5]     ; ram:ram|rd_data[0]        ; clk          ; rst         ; 0.000        ; 3.636      ; 2.502      ;
; -1.161 ; rst                        ; ram:ram|address[8]        ; rst          ; rst         ; 0.000        ; 5.715      ; 4.554      ;
; -1.159 ; core:core|pipeline1[2]     ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; 0.000        ; 2.510      ; 1.391      ;
; -1.137 ; rst                        ; ram:ram|sfr:sfr|p1_out_en ; rst          ; rst         ; 0.000        ; 3.251      ; 2.114      ;
; -1.136 ; core:core|pipeline1[2]     ; ram:ram|sfr:sfr|p0_out_en ; clk          ; rst         ; -0.500       ; 2.987      ; 1.391      ;
; -1.134 ; core:core|command_flag[2]  ; ram:ram|address[9]        ; clk          ; rst         ; 0.000        ; 4.157      ; 3.063      ;
; -1.134 ; core:core|pipeline1[4]     ; ram:ram|address[11]       ; clk          ; rst         ; 0.000        ; 4.245      ; 3.151      ;
; -1.134 ; rst                        ; ram:ram|sfr:sfr|p1_out_en ; rst          ; rst         ; -0.500       ; 3.728      ; 2.114      ;
+--------+----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.032 ; core:core|command_flag[0] ; core:core|command_flag[1]  ; clk          ; clk         ; 0.000        ; 0.373      ; 0.425      ;
; 0.201  ; core:core|ram_wait        ; core:core|ram_wait         ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.208  ; core:core|command_flag[1] ; core:core|command_flag[1]  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.314      ;
; 0.216  ; ram:ram|xdata_rd_vld      ; core:core|ram_wait         ; clk          ; clk         ; 0.000        ; 0.025      ; 0.325      ;
; 0.309  ; core:core|same_byte[0]    ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.060      ; 0.453      ;
; 0.331  ; core:core|sp[1]           ; core:core|sp[1]            ; clk          ; clk         ; 0.000        ; 0.022      ; 0.437      ;
; 0.331  ; core:core|sp[7]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.022      ; 0.437      ;
; 0.332  ; core:core|sp[2]           ; core:core|sp[2]            ; clk          ; clk         ; 0.000        ; 0.022      ; 0.438      ;
; 0.366  ; ram:ram|data_rd_vld       ; core:core|ram_wait         ; clk          ; clk         ; 0.000        ; 0.025      ; 0.475      ;
; 0.370  ; core:core|same_byte[3]    ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.166      ; 0.620      ;
; 0.407  ; core:core|sp[0]           ; core:core|sp[0]            ; clk          ; clk         ; 0.000        ; 0.022      ; 0.513      ;
; 0.410  ; core:core|same_flag       ; core:core|ram_rd_data_1[6] ; clk          ; clk         ; 0.000        ; 0.117      ; 0.611      ;
; 0.460  ; core:core|same_flag       ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.097      ; 0.641      ;
; 0.478  ; core:core|sp[1]           ; core:core|sp[2]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.586      ;
; 0.488  ; core:core|sp[2]           ; core:core|sp[3]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.596      ;
; 0.491  ; core:core|sp[2]           ; core:core|sp[4]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.599      ;
; 0.511  ; core:core|same_byte[7]    ; core:core|ram_rd_data_1[7] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.684      ;
; 0.529  ; core:core|same_flag       ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.675      ;
; 0.540  ; rst                       ; core:core|same_byte[4]     ; rst          ; clk         ; 0.000        ; 1.472      ; 2.136      ;
; 0.541  ; core:core|sp[1]           ; core:core|sp[3]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.649      ;
; 0.544  ; core:core|sp[1]           ; core:core|sp[4]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.652      ;
; 0.545  ; core:core|command_flag[1] ; core:core|command_flag[2]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.667      ;
; 0.552  ; rst                       ; core:core|same_byte[3]     ; rst          ; clk         ; 0.000        ; 1.422      ; 2.098      ;
; 0.554  ; core:core|sp[2]           ; core:core|sp[5]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.662      ;
; 0.554  ; core:core|sp[0]           ; core:core|sp[1]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.662      ;
; 0.557  ; core:core|sp[2]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.665      ;
; 0.557  ; core:core|sp[0]           ; core:core|sp[2]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.665      ;
; 0.561  ; rst                       ; core:core|same_byte[5]     ; rst          ; clk         ; 0.000        ; 1.472      ; 2.157      ;
; 0.567  ; core:core|psw_ac          ; core:core|psw_ac           ; clk          ; clk         ; 0.000        ; 0.024      ; 0.675      ;
; 0.570  ; core:core|pipeline1[2]    ; core:core|pipeline2[2]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.732      ;
; 0.577  ; core:core|same_byte[6]    ; core:core|ram_rd_data_1[6] ; clk          ; clk         ; 0.000        ; 0.138      ; 0.799      ;
; 0.582  ; core:core|psw_rs0         ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.139      ; 0.805      ;
; 0.588  ; core:core|pipeline1[5]    ; core:core|pipeline2[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.753      ;
; 0.598  ; rst                       ; core:core|same_byte[6]     ; rst          ; clk         ; 0.000        ; 1.472      ; 2.194      ;
; 0.601  ; core:core|command_flag[1] ; core:core|command_flag[0]  ; clk          ; clk         ; 0.000        ; -0.260     ; 0.425      ;
; 0.605  ; core:core|ram_wait        ; ram:ram|data_rd_vld        ; clk          ; clk         ; 0.000        ; 0.025      ; 0.714      ;
; 0.607  ; core:core|sp[1]           ; core:core|sp[5]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.715      ;
; 0.607  ; rst                       ; core:core|same_byte[7]     ; rst          ; clk         ; 0.000        ; 1.480      ; 2.211      ;
; 0.610  ; core:core|sp[1]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.718      ;
; 0.620  ; core:core|sp[2]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.728      ;
; 0.620  ; core:core|sp[0]           ; core:core|sp[3]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.728      ;
; 0.623  ; core:core|sp[0]           ; core:core|sp[4]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.731      ;
; 0.625  ; core:core|acc[5]          ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.262      ; 0.971      ;
; 0.627  ; core:core|same_flag       ; core:core|ram_rd_data_1[4] ; clk          ; clk         ; 0.000        ; -0.066     ; 0.645      ;
; 0.637  ; core:core|same_flag       ; core:core|ram_rd_data_1[7] ; clk          ; clk         ; 0.000        ; 0.077      ; 0.798      ;
; 0.655  ; ram:ram|xdata_rd_vld      ; ram:ram|data_rd_vld        ; clk          ; clk         ; 0.000        ; 0.025      ; 0.764      ;
; 0.657  ; ram:ram|xdata_rd_vld      ; core:core|same_flag        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.775      ;
; 0.660  ; rst                       ; core:core|same_flag        ; rst          ; clk         ; 0.000        ; 1.494      ; 2.278      ;
; 0.662  ; ram:ram|data_rd_vld       ; ram:ram|data_rd_vld        ; clk          ; clk         ; 0.000        ; 0.025      ; 0.771      ;
; 0.663  ; core:core|pipeline1[4]    ; core:core|pipeline2[4]     ; clk          ; clk         ; 0.000        ; 0.031      ; 0.778      ;
; 0.665  ; core:core|same_flag       ; core:core|ram_rd_data_1[1] ; clk          ; clk         ; 0.000        ; 0.097      ; 0.846      ;
; 0.666  ; core:core|acc[7]          ; core:core|ram_rd_data_1[7] ; clk          ; clk         ; 0.000        ; 0.252      ; 1.002      ;
; 0.668  ; core:core|pc[15]          ; core:core|same_byte[7]     ; clk          ; clk         ; 0.000        ; 0.289      ; 1.041      ;
; 0.673  ; core:core|sp[1]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.781      ;
; 0.680  ; core:core|acc[5]          ; core:core|ram_rd_data_1[5] ; clk          ; clk         ; 0.000        ; 0.277      ; 1.041      ;
; 0.682  ; core:core|acc[6]          ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.262      ; 1.028      ;
; 0.686  ; core:core|sp[0]           ; core:core|sp[5]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.794      ;
; 0.686  ; core:core|acc[7]          ; core:core|acc[7]           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.809      ;
; 0.689  ; core:core|sp[0]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.797      ;
; 0.697  ; core:core|sp[4]           ; core:core|sp[4]            ; clk          ; clk         ; 0.000        ; 0.022      ; 0.803      ;
; 0.698  ; core:core|acc[2]          ; core:core|acc[2]           ; clk          ; clk         ; 0.000        ; 0.025      ; 0.807      ;
; 0.707  ; core:core|acc[0]          ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.825      ;
; 0.708  ; core:core|ram_wait        ; core:core|same_flag        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.826      ;
; 0.717  ; core:core|pipeline1[7]    ; core:core|pipeline2[7]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.879      ;
; 0.725  ; core:core|pipeline1[0]    ; core:core|pipeline2[0]     ; clk          ; clk         ; 0.000        ; -0.075     ; 0.734      ;
; 0.726  ; core:core|acc[6]          ; core:core|acc[6]           ; clk          ; clk         ; 0.000        ; 0.024      ; 0.834      ;
; 0.730  ; core:core|acc[6]          ; core:core|same_byte[6]     ; clk          ; clk         ; 0.000        ; 0.238      ; 1.052      ;
; 0.742  ; core:core|psw_cy          ; core:core|ram_rd_data_1[7] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.915      ;
; 0.743  ; core:core|pipeline1[3]    ; core:core|pipeline2[3]     ; clk          ; clk         ; 0.000        ; 0.089      ; 0.916      ;
; 0.752  ; core:core|sp[0]           ; core:core|sp[7]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.860      ;
; 0.753  ; core:core|b[2]            ; core:core|b[3]             ; clk          ; clk         ; 0.000        ; 0.027      ; 0.864      ;
; 0.758  ; core:core|same_byte[5]    ; core:core|ram_rd_data_1[5] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.940      ;
; 0.781  ; core:core|acc[3]          ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.077      ; 0.942      ;
; 0.783  ; ram:ram|data_rd_vld       ; core:core|same_flag        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.901      ;
; 0.788  ; core:core|b[7]            ; core:core|b[7]             ; clk          ; clk         ; 0.000        ; 0.027      ; 0.899      ;
; 0.796  ; core:core|same_byte[1]    ; core:core|ram_rd_data_1[1] ; clk          ; clk         ; 0.000        ; 0.169      ; 1.049      ;
; 0.797  ; core:core|acc[3]          ; core:core|acc[3]           ; clk          ; clk         ; 0.000        ; 0.025      ; 0.906      ;
; 0.799  ; rst                       ; core:core|ram_wait         ; rst          ; clk         ; 0.000        ; 1.520      ; 2.443      ;
; 0.833  ; core:core|pc[13]          ; core:core|psw_f0           ; clk          ; clk         ; 0.000        ; 0.306      ; 1.223      ;
; 0.835  ; core:core|sp[6]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.022      ; 0.941      ;
; 0.835  ; core:core|same_flag       ; core:core|ram_rd_data_1[5] ; clk          ; clk         ; 0.000        ; 0.077      ; 0.996      ;
; 0.842  ; core:core|pipeline1[1]    ; core:core|pipeline2[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.007      ;
; 0.843  ; core:core|pipeline1[4]    ; core:core|dp[12]           ; clk          ; clk         ; 0.000        ; 0.104      ; 1.031      ;
; 0.848  ; core:core|pipeline1[6]    ; core:core|pipeline2[6]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.010      ;
; 0.853  ; core:core|sp[4]           ; core:core|sp[5]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.961      ;
; 0.855  ; core:core|pc[15]          ; core:core|pc[15]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.975      ;
; 0.856  ; core:core|sp[4]           ; core:core|sp[6]            ; clk          ; clk         ; 0.000        ; 0.024      ; 0.964      ;
; 0.865  ; core:core|acc[7]          ; core:core|ram_rd_data_1[0] ; clk          ; clk         ; 0.000        ; 0.237      ; 1.186      ;
; 0.866  ; core:core|b[2]            ; core:core|b[2]             ; clk          ; clk         ; 0.000        ; 0.027      ; 0.977      ;
; 0.874  ; rst                       ; core:core|same_byte[2]     ; rst          ; clk         ; 0.000        ; 1.422      ; 2.420      ;
; 0.881  ; core:core|dp[11]          ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.017      ; 0.982      ;
; 0.881  ; core:core|pc[6]           ; core:core|pc[6]            ; clk          ; clk         ; 0.000        ; 0.036      ; 1.001      ;
; 0.886  ; core:core|same_byte[5]    ; core:core|ram_rd_data_1[3] ; clk          ; clk         ; 0.000        ; 0.095      ; 1.065      ;
; 0.888  ; core:core|ram_wait        ; ram:ram|xdata_rd_vld       ; clk          ; clk         ; 0.000        ; 0.025      ; 0.997      ;
; 0.890  ; core:core|pc[7]           ; core:core|pc[7]            ; clk          ; clk         ; 0.000        ; 0.036      ; 1.010      ;
; 0.892  ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[0]     ; clk          ; clk         ; 0.000        ; 0.051      ; 1.027      ;
; 0.892  ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[2]     ; clk          ; clk         ; 0.000        ; 0.051      ; 1.027      ;
; 0.892  ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[1]     ; clk          ; clk         ; 0.000        ; 0.051      ; 1.027      ;
; 0.892  ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[6]     ; clk          ; clk         ; 0.000        ; 0.051      ; 1.027      ;
; 0.892  ; ram:ram|xdata_rd_vld      ; core:core|pipeline1[7]     ; clk          ; clk         ; 0.000        ; 0.051      ; 1.027      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                 ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.934 ; rst       ; core:core|pc[4]           ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[1]           ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[6]           ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[2]           ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[7]           ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[10]          ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[12]          ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[11]          ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[13]          ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[14]          ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[15]          ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[3]           ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[5]           ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[9]           ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[8]           ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.934 ; rst       ; core:core|pc[0]           ; rst          ; clk         ; 0.500        ; 1.191      ; 2.592      ;
; -0.917 ; rst       ; core:core|pipeline2[0]    ; rst          ; clk         ; 0.500        ; 1.341      ; 2.725      ;
; -0.898 ; rst       ; core:core|command_flag[0] ; rst          ; clk         ; 0.500        ; 1.185      ; 2.550      ;
; -0.875 ; rst       ; core:core|same_flag       ; rst          ; clk         ; 0.500        ; 1.433      ; 2.775      ;
; -0.859 ; rst       ; core:core|pipeline1[6]    ; rst          ; clk         ; 0.500        ; 1.472      ; 2.798      ;
; -0.859 ; rst       ; core:core|pipeline1[7]    ; rst          ; clk         ; 0.500        ; 1.472      ; 2.798      ;
; -0.859 ; rst       ; core:core|pipeline1[5]    ; rst          ; clk         ; 0.500        ; 1.472      ; 2.798      ;
; -0.859 ; rst       ; core:core|pipeline1[4]    ; rst          ; clk         ; 0.500        ; 1.472      ; 2.798      ;
; -0.859 ; rst       ; core:core|command_flag[2] ; rst          ; clk         ; 0.500        ; 1.472      ; 2.798      ;
; -0.859 ; rst       ; core:core|pipeline1[1]    ; rst          ; clk         ; 0.500        ; 1.472      ; 2.798      ;
; -0.859 ; rst       ; core:core|pipeline1[2]    ; rst          ; clk         ; 0.500        ; 1.472      ; 2.798      ;
; -0.859 ; rst       ; core:core|pipeline1[0]    ; rst          ; clk         ; 0.500        ; 1.472      ; 2.798      ;
; -0.852 ; rst       ; core:core|dp[1]           ; rst          ; clk         ; 0.500        ; 1.379      ; 2.698      ;
; -0.852 ; rst       ; core:core|dp[6]           ; rst          ; clk         ; 0.500        ; 1.379      ; 2.698      ;
; -0.852 ; rst       ; core:core|dp[7]           ; rst          ; clk         ; 0.500        ; 1.379      ; 2.698      ;
; -0.852 ; rst       ; core:core|dp[4]           ; rst          ; clk         ; 0.500        ; 1.379      ; 2.698      ;
; -0.852 ; rst       ; core:core|dp[3]           ; rst          ; clk         ; 0.500        ; 1.379      ; 2.698      ;
; -0.852 ; rst       ; core:core|dp[5]           ; rst          ; clk         ; 0.500        ; 1.379      ; 2.698      ;
; -0.852 ; rst       ; core:core|dp[0]           ; rst          ; clk         ; 0.500        ; 1.379      ; 2.698      ;
; -0.852 ; rst       ; core:core|dp[2]           ; rst          ; clk         ; 0.500        ; 1.379      ; 2.698      ;
; -0.849 ; rst       ; core:core|ram_wait        ; rst          ; clk         ; 0.500        ; 1.459      ; 2.775      ;
; -0.836 ; rst       ; core:core|same_byte[2]    ; rst          ; clk         ; 0.500        ; 1.364      ; 2.667      ;
; -0.836 ; rst       ; core:core|same_byte[3]    ; rst          ; clk         ; 0.500        ; 1.364      ; 2.667      ;
; -0.826 ; rst       ; core:core|acc[5]          ; rst          ; clk         ; 0.500        ; 1.233      ; 2.526      ;
; -0.826 ; rst       ; core:core|acc[6]          ; rst          ; clk         ; 0.500        ; 1.233      ; 2.526      ;
; -0.821 ; rst       ; core:core|b[2]            ; rst          ; clk         ; 0.500        ; 1.390      ; 2.678      ;
; -0.821 ; rst       ; core:core|acc[4]          ; rst          ; clk         ; 0.500        ; 1.419      ; 2.707      ;
; -0.821 ; rst       ; core:core|b[3]            ; rst          ; clk         ; 0.500        ; 1.390      ; 2.678      ;
; -0.821 ; rst       ; core:core|b[7]            ; rst          ; clk         ; 0.500        ; 1.390      ; 2.678      ;
; -0.817 ; rst       ; core:core|acc[7]          ; rst          ; clk         ; 0.500        ; 1.258      ; 2.542      ;
; -0.814 ; rst       ; core:core|same_byte[4]    ; rst          ; clk         ; 0.500        ; 1.412      ; 2.693      ;
; -0.814 ; rst       ; core:core|same_byte[6]    ; rst          ; clk         ; 0.500        ; 1.412      ; 2.693      ;
; -0.814 ; rst       ; core:core|same_byte[5]    ; rst          ; clk         ; 0.500        ; 1.412      ; 2.693      ;
; -0.814 ; rst       ; core:core|same_byte[0]    ; rst          ; clk         ; 0.500        ; 1.412      ; 2.693      ;
; -0.814 ; rst       ; core:core|psw_rs1         ; rst          ; clk         ; 0.500        ; 1.437      ; 2.718      ;
; -0.814 ; rst       ; core:core|psw_f0          ; rst          ; clk         ; 0.500        ; 1.437      ; 2.718      ;
; -0.814 ; rst       ; core:core|psw_ov          ; rst          ; clk         ; 0.500        ; 1.412      ; 2.693      ;
; -0.814 ; rst       ; core:core|psw_ac          ; rst          ; clk         ; 0.500        ; 1.412      ; 2.693      ;
; -0.798 ; rst       ; core:core|b[4]            ; rst          ; clk         ; 0.500        ; 1.280      ; 2.545      ;
; -0.798 ; rst       ; core:core|b[6]            ; rst          ; clk         ; 0.500        ; 1.280      ; 2.545      ;
; -0.795 ; rst       ; core:core|same_byte[7]    ; rst          ; clk         ; 0.500        ; 1.421      ; 2.683      ;
; -0.795 ; rst       ; core:core|psw_cy          ; rst          ; clk         ; 0.500        ; 1.421      ; 2.683      ;
; -0.785 ; rst       ; core:core|acc[3]          ; rst          ; clk         ; 0.500        ; 1.453      ; 2.705      ;
; -0.785 ; rst       ; core:core|acc[2]          ; rst          ; clk         ; 0.500        ; 1.453      ; 2.705      ;
; -0.779 ; rst       ; core:core|psw_rs0         ; rst          ; clk         ; 0.500        ; 1.391      ; 2.637      ;
; -0.777 ; rst       ; core:core|same_byte[1]    ; rst          ; clk         ; 0.500        ; 1.361      ; 2.605      ;
; -0.777 ; rst       ; core:core|acc[1]          ; rst          ; clk         ; 0.500        ; 1.361      ; 2.605      ;
; -0.775 ; rst       ; core:core|pipeline2[4]    ; rst          ; clk         ; 0.500        ; 1.443      ; 2.685      ;
; -0.760 ; rst       ; core:core|sp[1]           ; rst          ; clk         ; 0.500        ; 1.457      ; 2.684      ;
; -0.760 ; rst       ; core:core|sp[2]           ; rst          ; clk         ; 0.500        ; 1.457      ; 2.684      ;
; -0.760 ; rst       ; core:core|sp[3]           ; rst          ; clk         ; 0.500        ; 1.457      ; 2.684      ;
; -0.760 ; rst       ; core:core|sp[6]           ; rst          ; clk         ; 0.500        ; 1.457      ; 2.684      ;
; -0.760 ; rst       ; core:core|sp[5]           ; rst          ; clk         ; 0.500        ; 1.457      ; 2.684      ;
; -0.760 ; rst       ; core:core|sp[4]           ; rst          ; clk         ; 0.500        ; 1.457      ; 2.684      ;
; -0.760 ; rst       ; core:core|sp[0]           ; rst          ; clk         ; 0.500        ; 1.457      ; 2.684      ;
; -0.760 ; rst       ; core:core|sp[7]           ; rst          ; clk         ; 0.500        ; 1.457      ; 2.684      ;
; -0.748 ; rst       ; core:core|b[5]            ; rst          ; clk         ; 0.500        ; 1.460      ; 2.675      ;
; -0.748 ; rst       ; core:core|b[0]            ; rst          ; clk         ; 0.500        ; 1.460      ; 2.675      ;
; -0.748 ; rst       ; core:core|b[1]            ; rst          ; clk         ; 0.500        ; 1.460      ; 2.675      ;
; -0.744 ; rst       ; core:core|psw_user        ; rst          ; clk         ; 0.500        ; 1.448      ; 2.659      ;
; -0.718 ; rst       ; core:core|pipeline2[1]    ; rst          ; clk         ; 0.500        ; 1.491      ; 2.676      ;
; -0.718 ; rst       ; core:core|pipeline2[5]    ; rst          ; clk         ; 0.500        ; 1.491      ; 2.676      ;
; -0.713 ; rst       ; core:core|dp[9]           ; rst          ; clk         ; 0.500        ; 1.513      ; 2.693      ;
; -0.713 ; rst       ; core:core|dp[12]          ; rst          ; clk         ; 0.500        ; 1.513      ; 2.693      ;
; -0.713 ; rst       ; core:core|dp[13]          ; rst          ; clk         ; 0.500        ; 1.513      ; 2.693      ;
; -0.713 ; rst       ; core:core|dp[14]          ; rst          ; clk         ; 0.500        ; 1.513      ; 2.693      ;
; -0.713 ; rst       ; core:core|dp[15]          ; rst          ; clk         ; 0.500        ; 1.513      ; 2.693      ;
; -0.713 ; rst       ; core:core|dp[10]          ; rst          ; clk         ; 0.500        ; 1.513      ; 2.693      ;
; -0.713 ; rst       ; core:core|dp[11]          ; rst          ; clk         ; 0.500        ; 1.513      ; 2.693      ;
; -0.713 ; rst       ; core:core|dp[8]           ; rst          ; clk         ; 0.500        ; 1.513      ; 2.693      ;
; -0.713 ; rst       ; core:core|acc[0]          ; rst          ; clk         ; 0.500        ; 1.461      ; 2.641      ;
; -0.711 ; rst       ; core:core|pipeline2[6]    ; rst          ; clk         ; 0.500        ; 1.488      ; 2.666      ;
; -0.711 ; rst       ; core:core|pipeline2[7]    ; rst          ; clk         ; 0.500        ; 1.488      ; 2.666      ;
; -0.711 ; rst       ; core:core|pipeline2[3]    ; rst          ; clk         ; 0.500        ; 1.488      ; 2.666      ;
; -0.711 ; rst       ; core:core|pipeline2[2]    ; rst          ; clk         ; 0.500        ; 1.488      ; 2.666      ;
; -0.711 ; rst       ; core:core|command_flag[3] ; rst          ; clk         ; 0.500        ; 1.488      ; 2.666      ;
; -0.638 ; rst       ; core:core|pipeline1[3]    ; rst          ; clk         ; 0.500        ; 1.461      ; 2.566      ;
; -0.588 ; rst       ; core:core|command_flag[1] ; rst          ; clk         ; 0.500        ; 1.495      ; 2.550      ;
; 0.158  ; rst       ; core:core|pc[4]           ; rst          ; clk         ; 1.000        ; 1.191      ; 2.000      ;
; 0.158  ; rst       ; core:core|pc[1]           ; rst          ; clk         ; 1.000        ; 1.191      ; 2.000      ;
; 0.158  ; rst       ; core:core|pc[6]           ; rst          ; clk         ; 1.000        ; 1.191      ; 2.000      ;
; 0.158  ; rst       ; core:core|pc[2]           ; rst          ; clk         ; 1.000        ; 1.191      ; 2.000      ;
; 0.158  ; rst       ; core:core|pc[7]           ; rst          ; clk         ; 1.000        ; 1.191      ; 2.000      ;
; 0.158  ; rst       ; core:core|pc[10]          ; rst          ; clk         ; 1.000        ; 1.191      ; 2.000      ;
; 0.158  ; rst       ; core:core|pc[12]          ; rst          ; clk         ; 1.000        ; 1.191      ; 2.000      ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                 ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; rst       ; core:core|command_flag[1] ; rst          ; clk         ; 0.000        ; 1.558      ; 1.870      ;
; 0.219 ; rst       ; core:core|pipeline1[3]    ; rst          ; clk         ; 0.000        ; 1.523      ; 1.866      ;
; 0.286 ; rst       ; core:core|dp[9]           ; rst          ; clk         ; 0.000        ; 1.577      ; 1.987      ;
; 0.286 ; rst       ; core:core|dp[12]          ; rst          ; clk         ; 0.000        ; 1.577      ; 1.987      ;
; 0.286 ; rst       ; core:core|dp[13]          ; rst          ; clk         ; 0.000        ; 1.577      ; 1.987      ;
; 0.286 ; rst       ; core:core|dp[14]          ; rst          ; clk         ; 0.000        ; 1.577      ; 1.987      ;
; 0.286 ; rst       ; core:core|dp[15]          ; rst          ; clk         ; 0.000        ; 1.577      ; 1.987      ;
; 0.286 ; rst       ; core:core|dp[10]          ; rst          ; clk         ; 0.000        ; 1.577      ; 1.987      ;
; 0.286 ; rst       ; core:core|dp[11]          ; rst          ; clk         ; 0.000        ; 1.577      ; 1.987      ;
; 0.286 ; rst       ; core:core|dp[8]           ; rst          ; clk         ; 0.000        ; 1.577      ; 1.987      ;
; 0.291 ; rst       ; core:core|pipeline2[6]    ; rst          ; clk         ; 0.000        ; 1.551      ; 1.966      ;
; 0.291 ; rst       ; core:core|pipeline2[7]    ; rst          ; clk         ; 0.000        ; 1.551      ; 1.966      ;
; 0.291 ; rst       ; core:core|pipeline2[3]    ; rst          ; clk         ; 0.000        ; 1.551      ; 1.966      ;
; 0.291 ; rst       ; core:core|pipeline2[2]    ; rst          ; clk         ; 0.000        ; 1.551      ; 1.966      ;
; 0.291 ; rst       ; core:core|command_flag[3] ; rst          ; clk         ; 0.000        ; 1.551      ; 1.966      ;
; 0.298 ; rst       ; core:core|acc[0]          ; rst          ; clk         ; 0.000        ; 1.522      ; 1.944      ;
; 0.299 ; rst       ; core:core|pipeline2[1]    ; rst          ; clk         ; 0.000        ; 1.554      ; 1.977      ;
; 0.299 ; rst       ; core:core|pipeline2[5]    ; rst          ; clk         ; 0.000        ; 1.554      ; 1.977      ;
; 0.301 ; rst       ; core:core|b[5]            ; rst          ; clk         ; 0.000        ; 1.522      ; 1.947      ;
; 0.301 ; rst       ; core:core|b[0]            ; rst          ; clk         ; 0.000        ; 1.522      ; 1.947      ;
; 0.301 ; rst       ; core:core|b[1]            ; rst          ; clk         ; 0.000        ; 1.522      ; 1.947      ;
; 0.326 ; rst       ; core:core|psw_user        ; rst          ; clk         ; 0.000        ; 1.509      ; 1.959      ;
; 0.335 ; rst       ; core:core|sp[1]           ; rst          ; clk         ; 0.000        ; 1.519      ; 1.978      ;
; 0.335 ; rst       ; core:core|sp[2]           ; rst          ; clk         ; 0.000        ; 1.519      ; 1.978      ;
; 0.335 ; rst       ; core:core|sp[3]           ; rst          ; clk         ; 0.000        ; 1.519      ; 1.978      ;
; 0.335 ; rst       ; core:core|sp[6]           ; rst          ; clk         ; 0.000        ; 1.519      ; 1.978      ;
; 0.335 ; rst       ; core:core|sp[5]           ; rst          ; clk         ; 0.000        ; 1.519      ; 1.978      ;
; 0.335 ; rst       ; core:core|sp[4]           ; rst          ; clk         ; 0.000        ; 1.519      ; 1.978      ;
; 0.335 ; rst       ; core:core|sp[0]           ; rst          ; clk         ; 0.000        ; 1.519      ; 1.978      ;
; 0.335 ; rst       ; core:core|sp[7]           ; rst          ; clk         ; 0.000        ; 1.519      ; 1.978      ;
; 0.340 ; rst       ; core:core|pipeline2[4]    ; rst          ; clk         ; 0.000        ; 1.504      ; 1.968      ;
; 0.364 ; rst       ; core:core|acc[3]          ; rst          ; clk         ; 0.000        ; 1.514      ; 2.002      ;
; 0.364 ; rst       ; core:core|acc[2]          ; rst          ; clk         ; 0.000        ; 1.514      ; 2.002      ;
; 0.367 ; rst       ; core:core|same_byte[7]    ; rst          ; clk         ; 0.000        ; 1.480      ; 1.971      ;
; 0.367 ; rst       ; core:core|psw_cy          ; rst          ; clk         ; 0.000        ; 1.480      ; 1.971      ;
; 0.372 ; rst       ; core:core|psw_rs0         ; rst          ; clk         ; 0.000        ; 1.450      ; 1.946      ;
; 0.374 ; rst       ; core:core|b[2]            ; rst          ; clk         ; 0.000        ; 1.449      ; 1.947      ;
; 0.374 ; rst       ; core:core|b[3]            ; rst          ; clk         ; 0.000        ; 1.449      ; 1.947      ;
; 0.374 ; rst       ; core:core|b[7]            ; rst          ; clk         ; 0.000        ; 1.449      ; 1.947      ;
; 0.378 ; rst       ; core:core|same_byte[1]    ; rst          ; clk         ; 0.000        ; 1.418      ; 1.920      ;
; 0.378 ; rst       ; core:core|psw_rs1         ; rst          ; clk         ; 0.000        ; 1.497      ; 1.999      ;
; 0.378 ; rst       ; core:core|psw_f0          ; rst          ; clk         ; 0.000        ; 1.497      ; 1.999      ;
; 0.378 ; rst       ; core:core|acc[1]          ; rst          ; clk         ; 0.000        ; 1.418      ; 1.920      ;
; 0.385 ; rst       ; core:core|same_byte[4]    ; rst          ; clk         ; 0.000        ; 1.472      ; 1.981      ;
; 0.385 ; rst       ; core:core|same_byte[6]    ; rst          ; clk         ; 0.000        ; 1.472      ; 1.981      ;
; 0.385 ; rst       ; core:core|same_byte[5]    ; rst          ; clk         ; 0.000        ; 1.472      ; 1.981      ;
; 0.385 ; rst       ; core:core|same_byte[0]    ; rst          ; clk         ; 0.000        ; 1.472      ; 1.981      ;
; 0.385 ; rst       ; core:core|psw_ov          ; rst          ; clk         ; 0.000        ; 1.472      ; 1.981      ;
; 0.385 ; rst       ; core:core|psw_ac          ; rst          ; clk         ; 0.000        ; 1.472      ; 1.981      ;
; 0.389 ; rst       ; core:core|acc[4]          ; rst          ; clk         ; 0.000        ; 1.479      ; 1.992      ;
; 0.399 ; rst       ; core:core|ram_wait        ; rst          ; clk         ; 0.000        ; 1.520      ; 2.043      ;
; 0.399 ; rst       ; core:core|b[4]            ; rst          ; clk         ; 0.000        ; 1.334      ; 1.857      ;
; 0.399 ; rst       ; core:core|b[6]            ; rst          ; clk         ; 0.000        ; 1.334      ; 1.857      ;
; 0.409 ; rst       ; core:core|pipeline1[6]    ; rst          ; clk         ; 0.000        ; 1.534      ; 2.067      ;
; 0.409 ; rst       ; core:core|pipeline1[7]    ; rst          ; clk         ; 0.000        ; 1.534      ; 2.067      ;
; 0.409 ; rst       ; core:core|pipeline1[5]    ; rst          ; clk         ; 0.000        ; 1.534      ; 2.067      ;
; 0.409 ; rst       ; core:core|pipeline1[4]    ; rst          ; clk         ; 0.000        ; 1.534      ; 2.067      ;
; 0.409 ; rst       ; core:core|command_flag[2] ; rst          ; clk         ; 0.000        ; 1.534      ; 2.067      ;
; 0.409 ; rst       ; core:core|pipeline1[1]    ; rst          ; clk         ; 0.000        ; 1.534      ; 2.067      ;
; 0.409 ; rst       ; core:core|pipeline1[2]    ; rst          ; clk         ; 0.000        ; 1.534      ; 2.067      ;
; 0.409 ; rst       ; core:core|pipeline1[0]    ; rst          ; clk         ; 0.000        ; 1.534      ; 2.067      ;
; 0.423 ; rst       ; core:core|acc[7]          ; rst          ; clk         ; 0.000        ; 1.311      ; 1.858      ;
; 0.425 ; rst       ; core:core|same_flag       ; rst          ; clk         ; 0.000        ; 1.494      ; 2.043      ;
; 0.428 ; rst       ; core:core|dp[1]           ; rst          ; clk         ; 0.000        ; 1.437      ; 1.989      ;
; 0.428 ; rst       ; core:core|dp[6]           ; rst          ; clk         ; 0.000        ; 1.437      ; 1.989      ;
; 0.428 ; rst       ; core:core|dp[7]           ; rst          ; clk         ; 0.000        ; 1.437      ; 1.989      ;
; 0.428 ; rst       ; core:core|dp[4]           ; rst          ; clk         ; 0.000        ; 1.437      ; 1.989      ;
; 0.428 ; rst       ; core:core|dp[3]           ; rst          ; clk         ; 0.000        ; 1.437      ; 1.989      ;
; 0.428 ; rst       ; core:core|dp[5]           ; rst          ; clk         ; 0.000        ; 1.437      ; 1.989      ;
; 0.428 ; rst       ; core:core|dp[0]           ; rst          ; clk         ; 0.000        ; 1.437      ; 1.989      ;
; 0.428 ; rst       ; core:core|dp[2]           ; rst          ; clk         ; 0.000        ; 1.437      ; 1.989      ;
; 0.430 ; rst       ; core:core|same_byte[2]    ; rst          ; clk         ; 0.000        ; 1.422      ; 1.976      ;
; 0.430 ; rst       ; core:core|same_byte[3]    ; rst          ; clk         ; 0.000        ; 1.422      ; 1.976      ;
; 0.441 ; rst       ; core:core|acc[5]          ; rst          ; clk         ; 0.000        ; 1.285      ; 1.850      ;
; 0.441 ; rst       ; core:core|acc[6]          ; rst          ; clk         ; 0.000        ; 1.285      ; 1.850      ;
; 0.477 ; rst       ; core:core|pipeline2[0]    ; rst          ; clk         ; 0.000        ; 1.398      ; 1.999      ;
; 0.511 ; rst       ; core:core|command_flag[0] ; rst          ; clk         ; 0.000        ; 1.235      ; 1.870      ;
; 0.529 ; rst       ; core:core|pc[4]           ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[1]           ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[6]           ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[2]           ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[7]           ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[10]          ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[12]          ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[11]          ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[13]          ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[14]          ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[15]          ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[3]           ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[5]           ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[9]           ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[8]           ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 0.529 ; rst       ; core:core|pc[0]           ; rst          ; clk         ; 0.000        ; 1.241      ; 1.894      ;
; 1.260 ; rst       ; core:core|command_flag[1] ; rst          ; clk         ; -0.500       ; 1.558      ; 2.442      ;
; 1.312 ; rst       ; core:core|pipeline1[3]    ; rst          ; clk         ; -0.500       ; 1.523      ; 2.459      ;
; 1.380 ; rst       ; core:core|pipeline2[6]    ; rst          ; clk         ; -0.500       ; 1.551      ; 2.555      ;
; 1.380 ; rst       ; core:core|pipeline2[7]    ; rst          ; clk         ; -0.500       ; 1.551      ; 2.555      ;
; 1.380 ; rst       ; core:core|pipeline2[3]    ; rst          ; clk         ; -0.500       ; 1.551      ; 2.555      ;
; 1.380 ; rst       ; core:core|pipeline2[2]    ; rst          ; clk         ; -0.500       ; 1.551      ; 2.555      ;
; 1.380 ; rst       ; core:core|dp[9]           ; rst          ; clk         ; -0.500       ; 1.577      ; 2.581      ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -17.837   ; -5.049  ; -1.365   ; 0.188   ; -3.000              ;
;  clk             ; -17.720   ; -0.032  ; -1.365   ; 0.188   ; -3.000              ;
;  rst             ; -17.837   ; -5.049  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2586.711 ; -61.491 ; -112.328 ; 0.0     ; -604.038            ;
;  clk             ; -2157.035 ; -0.032  ; -112.328 ; 0.000   ; -190.176            ;
;  rst             ; -429.676  ; -61.491 ; N/A      ; N/A     ; -413.862            ;
+------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; p0[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; p0[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; p0[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; p0[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; p0[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; p0[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; p0[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; p0[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; p0[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; p0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; p0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; p0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; p0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; p0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; p0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; p0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; p0[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; p0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; p0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; p0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; p0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; p0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; p0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; p0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; p0[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; p0[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; p0[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; p0[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; p0[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; p0[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; p0[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; p0[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; p0[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 49409701 ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 50116    ; 50116    ; 0        ; 0        ;
; clk        ; rst      ; 2997944  ; 0        ; 2997944  ; 0        ;
; rst        ; rst      ; 4924     ; 4924     ; 4924     ; 4924     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 49409701 ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 50116    ; 50116    ; 0        ; 0        ;
; clk        ; rst      ; 2997944  ; 0        ; 2997944  ; 0        ;
; rst        ; rst      ; 4924     ; 4924     ; 4924     ; 4924     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 93       ; 93       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 93       ; 93       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
; rst    ; rst   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; p0[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; p0[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; p0[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; p0[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; p0[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Apr 25 03:35:19 2020
Info: Command: quartus_sta my8051 -c my8051
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 32 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'my8051.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst rst
Warning (332125): Found combinational loop of 4 nodes File: C:/Users/jinha/OneDrive/Hardware/Processor/8051/my8051/rtl/core.v Line: 29
    Warning (332126): Node "core|xdata_rd_en~1|combout"
    Warning (332126): Node "core|xdata_same~3|dataa"
    Warning (332126): Node "core|xdata_same~3|combout"
    Warning (332126): Node "core|xdata_rd_en~1|dataa"
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: core|Equal107~2  from: datac  to: combout
    Info (332098): Cell: core|Equal107~3  from: datac  to: combout
    Info (332098): Cell: core|Equal107~4  from: datab  to: combout
    Info (332098): Cell: core|data_same~0  from: datac  to: combout
    Info (332098): Cell: core|data_same~0  from: datad  to: combout
    Info (332098): Cell: core|data_same~1  from: datab  to: combout
    Info (332098): Cell: core|data_same~2  from: datac  to: combout
    Info (332098): Cell: core|data_same~3  from: datac  to: combout
    Info (332098): Cell: core|xdata_same~2  from: datab  to: combout
    Info (332098): Cell: ram|sfr|p0_out_en~3  from: datab  to: combout
    Info (332098): Cell: ram|sfr|p1_out_en~1  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -17.837
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.837            -429.676 rst 
    Info (332119):   -17.720           -2157.035 clk 
Info (332146): Worst-case hold slack is -5.049
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.049             -61.491 rst 
    Info (332119):     0.085               0.000 clk 
Info (332146): Worst-case recovery slack is -1.365
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.365            -112.328 clk 
Info (332146): Worst-case removal slack is 0.560
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.560               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -413.862 rst 
    Info (332119):    -3.000            -190.176 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: core|Equal107~2  from: datac  to: combout
    Info (332098): Cell: core|Equal107~3  from: datac  to: combout
    Info (332098): Cell: core|Equal107~4  from: datab  to: combout
    Info (332098): Cell: core|data_same~0  from: datac  to: combout
    Info (332098): Cell: core|data_same~0  from: datad  to: combout
    Info (332098): Cell: core|data_same~1  from: datab  to: combout
    Info (332098): Cell: core|data_same~2  from: datac  to: combout
    Info (332098): Cell: core|data_same~3  from: datac  to: combout
    Info (332098): Cell: core|xdata_same~2  from: datab  to: combout
    Info (332098): Cell: ram|sfr|p0_out_en~3  from: datab  to: combout
    Info (332098): Cell: ram|sfr|p1_out_en~1  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.991
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.991           -1940.127 clk 
    Info (332119):   -15.981            -386.858 rst 
Info (332146): Worst-case hold slack is -4.571
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.571             -55.463 rst 
    Info (332119):     0.061               0.000 clk 
Info (332146): Worst-case recovery slack is -1.145
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.145             -91.833 clk 
Info (332146): Worst-case removal slack is 0.523
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.523               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -352.550 rst 
    Info (332119):    -3.000            -190.176 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: core|Equal107~2  from: datac  to: combout
    Info (332098): Cell: core|Equal107~3  from: datac  to: combout
    Info (332098): Cell: core|Equal107~4  from: datab  to: combout
    Info (332098): Cell: core|data_same~0  from: datac  to: combout
    Info (332098): Cell: core|data_same~0  from: datad  to: combout
    Info (332098): Cell: core|data_same~1  from: datab  to: combout
    Info (332098): Cell: core|data_same~2  from: datac  to: combout
    Info (332098): Cell: core|data_same~3  from: datac  to: combout
    Info (332098): Cell: core|xdata_same~2  from: datab  to: combout
    Info (332098): Cell: ram|sfr|p0_out_en~3  from: datab  to: combout
    Info (332098): Cell: ram|sfr|p1_out_en~1  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.634
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.634            -247.730 rst 
    Info (332119):   -10.142           -1222.678 clk 
Info (332146): Worst-case hold slack is -2.781
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.781             -32.482 rst 
    Info (332119):    -0.032              -0.032 clk 
Info (332146): Worst-case recovery slack is -0.934
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.934             -75.674 clk 
Info (332146): Worst-case removal slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -188.139 rst 
    Info (332119):    -3.000            -167.682 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 4767 megabytes
    Info: Processing ended: Sat Apr 25 03:35:25 2020
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


