---
title: Vivado 开发实践
description: 知识储备
author: Hatrix
date: 2025-11-18 16:52:00 +0800
categories: [硬件开发]
tags: [实践技能]
math: true
mermaid: true
pin: false
image:
  path: https://cdn.jsdelivr.net/gh/SparkyXXX/Hatrix-s-Blog-Image/img/748931027543280.jpg
  alt: Verilog Development Practice
---

## 开发流程

FPGA 开发流程大致可以分为以下步骤：

- 设计(Design)：用 HDL 对硬件电路进行建模描述，需要定义电路功能实现、设计约束和测试用例。对于许多常用的功能，有现成的 IP 核作为轮子可以直接使用。测试用例是针对功能仿真的，由.sim 文件管理；设计约束主要由.xdc 文件管理。
- 功能仿真(Simulation)：又称前仿真，指在计算机的仿真器上运行 Verilog 代码，在不考虑硬件电路实现和绝大部分约束的情况下，仅验证逻辑功能是否正确。功能仿真是可选步骤。
- 分析和综合(Systhesis)：检查 HDL 代码是否符合综合规则，并由 EDA 在厂家提供的标准单元库和设计阶段中的约束下，编译出由 HDL 描述的逻辑网表并进行逻辑优化。逻辑网表是指一个标准的逻辑门或查找表的集合，是一个逻辑层面的结构，可以包括时序触发器、寄存器等时序元素，是逻辑门级别的描述。另外，注意不是所有的 HDL 语句都可以综合出相应的逻辑电路。硬核 IP 已经在芯片流片(制造)时，用晶体管电路实现并固化在硅片中了，不需要综合。
- 布局布线(Implementation)：分配引脚并确定内部电路的连接关系，进行 layout 和 IO planning，根据设计阶段的约束文件和综合出的逻辑网表，利用厂家提供的标准元件库对门级电路进行布局，在考虑各种约束和优化的情况下，将设计中的门级网表映射到 FPGA 的物理布局上并进行物理优化。完成这一步后就将 HDL 描述的模型电路转化为标准元件库组成的数字电路，且此时的电路已经包含了时延信息。
- 时序分析(Analysis)：指时序仿真，又称后仿真，用于检查信号延迟是否满足要求。时序分析有静态时序分析(STA)和动态时序分析(DTA)，静态时序分析是通过计算每条路径的延迟来检查是否满足设计的时序约束；动态时序分析是模拟设计的运行，动态检查信号的传播延迟，用于验证时序边界。时序分析是可选步骤。
- 生成比特流和板级调试(Bitstream)：生成烧录到板子中的二进制文件.bit，并进行实际硬件的调试。生成比特流之前需要完成设计、综合和布局布线。比特流文件是一种专门为 FPGA 硬件配置而设计的格式，文件内容是经过优化的、以二进制形式存储的配置信息，包含了逻辑元件的映射、时序约束、硬件资源配置等所有信息，能够直接在 FPGA 上加载和执行。

![](https://cdn.jsdelivr.net/gh/SparkyXXX/Hatrix-s-Blog-Image/img/Snipaste_2025-11-18_15-10-34.png)

设计约束包括：

- 引脚约束：又称 IO 约束、引脚绑定，将逻辑信号与物理引脚进行对应
- 时序约束：保证各信号按预期的时序顺序传输，在规定时间内到达正确的位置，主要类型包括时钟约束、输入输出延迟约束、时序路径约束等
- 资源约束：又称面积约束，限制 FPGA 资源的使用量来适配目标 FPGA 的可用资源
- 布局约束：用于控制设计中各逻辑单元的物理布局，确保逻辑单元被放置到 FPGA 的指定资源区域内，从而提高时序性能、减少信号延迟并优化资源使用

FPGA / ASIC 的设计常分层为行为级、RTL 级和门级。行为级只写算法逻辑，不考虑硬件细节；RTL 级描述寄存器之间的逻辑运算和数据流，合成工具能直接将 RTL 转换成门级电路；门级为门电路和触发器的连接，是 RTL 综合之后的结果。RTL(Register Transfer Level，寄存器传输级)是硬件描述语言 HDL 对电路行为的一种抽象层级，主要描述寄存器之间的数据传输和逻辑运算，不关注底层由多少与非门、触发器组成，而是更高一层的“时钟边沿+数据流动”。

## Vivado 使用

Vivado 可以创建 RTL Project 和 Post-synthesis Project，RTL Project 是最常用的完整设计流程项目，覆盖从 RTL 代码生成到比特流生成的全流程；Post-synthesis Project 用于导入已经完成综合的网表，聚焦于后端实现(布局布线、时序优化)，适合复用已有的综合结果、快速验证不同实现策略的效果。

Vivado 是靠 tcl 工作的，GUI 界面是 tcl 的壳子，界面上的每一步操作都等价于在后台执行 tcl 命令。就像命令行和图像界面的关系一样，tcl 脚本的意义在于构建自动化的工程流程(创建工程、添加源文件、生成 IP、设置约束、综合实现、生成比特流、导出硬件)，一些应用 tcl 的例子比如工程版本复现、批量生成 IP、根据顶层端口生成约束文件、多版本代码自动测试、不同优化性能下比较性能、快速验证多个参数组合的效果。Xilinx Tcl Store 是一个开源共享的 tcl 脚本库，其中有一些实用的 tcl 脚本，相当于 Vivado 的插件系统，可以扩展 Vivado 设计套件的核心功能。在 tcl store 中点击可以查看每个脚本支持的 tcl 命令。可以基于 tcl 脚本创建工程，Tools 选项卡中可以运行 tcl 脚本文件，也可以直接在 tcl console 中交互式运行 tcl 命令。Xilinx 官方关于 tcl 的文档为 UG894 和 UG835。

<img src="https://cdn.jsdelivr.net/gh/SparkyXXX/Hatrix-s-Blog-Image/img/5929c64f323640d711c9a186c2f9583d.png" style="zoom:50%;" alt=""/>

Vivado 有工程模式和非工程模式两种流程设计的模式。工程模式指直接用 Vivado 完成一套设计流程，先创建工程，然后让软件管理设计文件，生成报告信息等。非工程模式指用 Tcl 命令或者脚本来控制设计流，Vivado 不再对文件进行自动化管理，也不再报告相关信息，但是在每一个设计的阶段都可以进行新的设计分析以及约束分配，并且将更改后的设计以及约束直接更新到当前的设计流。

Tools 中有一些入门阶段接触不到但看起来似乎很实用的功能，先记录下来。Create and Package New IP 用于封装自定义 IP；Create Interface Definition 用于自定义接口标准；Partial Reconfiguration Wizard 用于实现 FPGA 的部分重配置功能，即在系统运行时动态更新 FPGA 部分区域的逻辑，用于自适应计算、多任务切换等需要灵活升级、资源分时复用的场景；Associate ELF Files 用于关联 elf 可执行文件，支持嵌入式程序的调试下载和运行；Generate Memory Configuration File 用于初始化 FPGA 的 BRAM、DDR 等存储器，指定上电初始数据；Compile Simulation Libraries 用于为第三方仿真工具编译 XIlinx IP 和硬件原语的仿真模型，确保第三方工具仿真时能正确调用 FPGA 底层硬件逻辑，保证仿真与硬件行为一致；Custom Commands 用于将自定义工具脚本命令集成到 Vivado 界面中；Language Templates 提供 Verilog、VHDL、Tcl 的代码模板；Settings 用于配置 Vivado 的全局参数。

Block Design 是 Vivado 里的图形化硬件系统设计方式；大多数情况下一个工程中只有一个 bd 文件，用来把系统全部搭建起来，不过也可以创建多个 bd 文件用于封装多个子系统。Open Block Design 可以选择打开项目中的某一个 Block Design。Generate Output Products 可以选择为某一个 Block Design 内的各个 IP Core 生成 HDL 底层实现文件，修改 BD 中的 IP 时需要重新执行。Create HDL Wrapper 是给 BD 生成一个顶层 HDL 文件，让综合器将 BD 当作一个普通 IP 来使用，生成的 Wrapper 就是综合/仿真时的入口文件，生成时可以选择让 Vivado 自动维护，修改 BD 时自动更新。通常先 Generate Output Products，再 Create HDL Wrapper。绑定引脚时以 Wrapper 中的声明为准。

<img src="https://cdn.jsdelivr.net/gh/SparkyXXX/Hatrix-s-Blog-Image/img/Snipaste_2025-11-18_17-58-51.png" style="zoom: 80%;" alt=""/>

Block Design 中的实践建议：用一个 AXI Interconnect / AXI SmartConnect 把多个 PL 主设备连接起来，然后把 Interconnect 的 master 端接到若干个 PS_HP 口(把流量分散到 HP0..HPn)。给流量类型分口：例如 HP0→ 视频 DMA，HP1→ 以太网，HP2→ML 加速器，HP3→ 通用或低优先级流量。配置每个主设备的 AXI ID 与突发深度，调整 PS 端的 QoS/优先级寄存器(如果器件支持)以获得稳定性能。如果需要缓存一致性(例如加速器写入后 CPU 直接读)，考虑走 ACP 或在协议层做显式的 cache flush/invalidate。然后做压力测试(多通道同时大量突发传输)来测出瓶颈并决定是否需要把更多 PL 主设备分配到不同 HP。

Report Methodology 是 Vivado 的“设计规范检查器”(Design Methodology Checker)，可检测 HDL 设计是否符合 Xilinx 推荐的一系列规则和设计实践，并给出优化和修复建议。Report DRC(Design Rule Check)用于检查设计是否违反 FPGA 实现、布线、逻辑、IP、XDC、BD 的“硬性规则”，例如 IO Bank 电压不兼容、时钟走线错误、跨 Bank 电压冲突、约束冲突等。Report Noise 是 Vivado / Xilinx 工具中用于评估 FPGA I/O 信号“噪声问题(Noise)”的分析工具。 它主要用于分析地弹(Ground Bounce)、串扰(Crosstalk)、SSO(同时开关输出)噪声等 I/O 电气问题，一般用不到。上面说的三个 report，在 RTL Analysis、Synthesis 和 Implementation 中都有，各自会分别给出前端 RTL 代码编写和后端约束和优化的建议。除此之外，Report Utilization 可以报告综合后或实现后使用的逻辑资源量。

Schematic 原理图中会显示逻辑连接，右键某个模块，其中的 floorplanning 可以将当前选中的逻辑布置在自定义的 FPGA 中的某个物理区域(Pblock，即 Physical Block)中，相当于创建对布置的空间约束，让实现工具按照设置的约束来放置逻辑，这些逻辑在实现时就会被限制在这个区域里。右键模块，其中的 report timing 可以只对与该模块相关的路径进行时序分析并输出报告，包括输入 → 模块 → 输出的关键路径。大型工程里跑整个 timing report 比较杂乱。工程师通常只关心：哪个模块拖慢时序？为什么某个模块无法达到 300MHz？该模块内部是否有深逻辑？跨模块路径是否有 delay？等问题。另外，schematic 的 timing report 基于 post-implementation netlist，如果还在综合阶段，只能看到综合后的估计时序。setup = 数据必须在时钟沿到来之前稳定一段时间；hold = 数据必须在时钟沿之后继续保持稳定一段时间。另外，schematic 中还可以选择将原理图展开到不同的层级。还可以选择连线并 mark debug，assign 到 debug hub 的某个 probe 上。

<img src="https://cdn.jsdelivr.net/gh/SparkyXXX/Hatrix-s-Blog-Image/img/478395789237589403.png" style="zoom: 50%;" alt=""/>

布线工具是 EDA 的自动布线算法，读取网表(逻辑单元和连接关系)并决定每个逻辑单元放在 FPGA 上的哪个位置(Place)，决定用哪些具体的导线 + 哪些开关，把它们连起来(Route)。实现的效果是把抽象的“逻辑连接” → 映射到具体的 物理导线和开关配置。输出的结果是一个 bitstream 配置文件，用来配置 FPGA 内部的 SRAM 控制每个开关的开关状态。

PS 端的工作大致可以分为两部分，一是与 PL 端的交互接口，这部分主要是基于 AXI 协议的开发；二是各种外设的接口，这部分根据例程调用相应的 API 即可，类似于 HAL 库的开发方式。配置完 ZYNQ 核中的 PS 部分之后导出端口、连线；之后 Generate Output Products，生成 block 输出文件，包括 IP、例化模板、RTL 源文件、XDC 约束、第三方综合源文件等，再用 Block Design(bd 文件)Create HDL Wrapper，最后导出硬件信息生成 sdk 文件夹，这就包含了 PS 端的配置信息。SDK 部分通过导出的 hdf 文件启动并建立 App 工程，完成 App 的软件开发后，通过 Run 或 Debug 在板子上运行。

system.hdf 中包含了导出的硬件平台描述，用 SDK 打开后可以看到一张表格，其中 cell 一列表示 block design 中相应的硬件 IP 实例名，用于在软件层面标识。CPU 访问外设时，是通过 AXI 总线以内存映射寄存器的方式进行的，表格中 base address 和 high address 是分配给该外设的一段统一编址后的物理地址空间，每个外设都有一段寄存器空间。bsp 的 include 目录下包含了 xilinx 的各种头文件，其中包含各种宏定义和函数声明。xparameters.h 中定义了各个外设的基地址、器件 ID 和中断等。libsrc 目录下包含了外设函数定义和使用注释说明。lscript.ld 中定义了可用 memory 空间，栈和堆空间大小等，可根据需要修改。lscript.ld 中 psu_ddr_0_MEM_0 和 psu_ddr_1_MEM_0 的值是根据 system.hdf 文件来的，SDK 部分的代码也要与之保持一致。

![](https://cdn.jsdelivr.net/gh/SparkyXXX/Hatrix-s-Blog-Image/img/20251101161616383.png)

FPGA 通常有多种启动模式，称为 BOOT MODE，常见的包括 JTAG、QSPI、SD 卡；其中从 SD 卡启动需要 SD 卡为 FAT 文件系统，且卡中有 BOOT.bin 文件。无论选择哪种启动模式，在 SDK 中运行程序时都会通过 JTAG 接管系统，并按照配置执行初始化，比如先通过 JTAG 对整个系统复位，所有处理器核(A53、R5、PMU、PL)都会被复位，FPGA(PL 部分)被清空，所有寄存器恢复到默认状态；然后重新配置 PL 部分，通过 JTAG 重新下载 bit 文件；然后执行 psu_init 这个板级初始化脚本，完成 CPU、DDR、外设的初始化配置；然后上电激活 PL 端；选择运行的 CPU 核并挂起，下载程序之后运行 elf 文件。

Vivado 编译提速

1. vivado吃单核CPU性能和内存频率，硬件升级可以带来最大程度的提升。
2. 用set_param general.maxThreads 8 设置最大线程数，并写入Vivado安装路径的scripts文件夹中新建Vivado_init.Tcl文件中；2017.4版本的vivado，最大只能设置到8。
3. linux比windows的编译速度略快。
4. 软件版本上，目前2024.2是最快的。
5. 不同的综合和实现策略上，在设置中选择Flow\_RuntimeOptimized的综合策略，可以略微提速，但这是以实现性能换编译时间，测试完成或发现时序难以满足要求时，需要换回默认策略。这个方法一般不建议使用。

## IP 和 Module

Module 一般指用户写的 RTL 代码，是纯粹的 Verilog / VHDL / SystemVerilog 模块，完全掌握源码，可综合可仿真；IP(Intellectual Property Core)一般指 Xilinx 或第三方提供的与构建电路，经过了验证和优化，打包成黑盒，在工程中表现为 .xci 配置文件，存储了 IP 名称、参数配置、版本号、生成代码的路径等信息，用于告诉 Vivado 怎么生成这个 IP。Vivado 根据 .xci 文件 Generate Output Product，即生成 RTL、网表.dcp 或.edf、仿真模型、约束文件.xdc、wrapper 文件、资源报告等。有的 IP 只有 netlist(加密，看不到源码，不能直接修改逻辑)，IP 可以配置，底层实现可能包含厂商专用的宏元件，用户不能直接手写，有的 IP 甚至包含仿真模型和约束文件。从使用上说，IP 是一个特殊的 Module。可以自定义 ip 或添加第三方 ip。

在 FPGA/SoC 设计语境中，IP 核(Intellectual Property Core)指的是一种可复用的逻辑模块实现，可以是 HDL 描述的、可综合到 FPGA 逻辑中的软核 IP；也可以是直接固化在硅片中、不需要综合的硬核 IP；还可以是固件宏块，类似于硬核 IP 但是核 FPGA 可编程逻辑共享工艺。例如：PS UART 在硬件上是 ZYNQ 芯片 PS 区域的一块 UART 控制电路(硬核 IP)；在软件上，它暴露一组寄存器地址，CPU 通过 AXI 总线访问这些寄存器就能控制 UART；在引脚上，它把 TX 和 RX 信号通过 MIO 和 EMIO 引脚输出，连接到板上外设，比如 USB-UART 转换芯片。

Xilinx 提供了功能丰富的 IP，入门阶段接触比较多的有：

- AXI 相关的：AXI Interconnect、AXI Stream FIFO、AXI DMA 等
- FPGA 基本资源相关的：Block Memory Generator、FIFO Generator、Clocking Wizard、SelectIO Interface Wizard、XADC Wizard 等
- 运算相关的：CORDIC、Divider Generator、Floating-point、FFT、DTF 等

![](https://cdn.jsdelivr.net/gh/SparkyXXX/Hatrix-s-Blog-Image/img/Snipaste_2025-11-18_15-19-22.png)

像加法器、乘法器这样 Verilog 代码很容易实现的功能，也有相应的 IP。一行 Verilog 代码和工程级别的 IP 差距巨大，IP 的意义在于高性能的运算器，重要的是底层硬件结构。比如加法有 ripple-carry、carry lookahead、carry select、prefix adder 等实现方式；乘法有 DSP Silce、Booth、Wallace Tree 等实现方式；以及是否支持流水线，流水线级数如何配置；位宽的变化怎么处理；延迟 latency 怎么控制等。Verilog 代码的默认实现存在性能不一定够、时序不一定收敛、资源不一定最优、不确定实现的硬件资源可能是 DSP 或 LUT、跨时钟域和多周期路径无法处理、不支持 pipeline、频率上不去、不支持 ready/valid 的 backpressure 设计等一系列在实际工程中才会考虑的问题。

生成 IP 或模块时，一般会选择 Out-of-Context 综合/实现 (OOC)，即单独综合/实现一个时序独立、不受外部逻辑影响的模块，因为 IP 模块可能很复杂，如果每次综合整个工程就会非常慢。OOC 相当于提前单独综合好，工程里直接引用已完成的网表。

## 常用 IP 配置说明

### AXi 协议桥接相关

Xilinx 提供的 IP，有一大类是涉及 AXI 协议的，AXI 协议分 AXI4、AXI3、AXI4-LITE、AXI4-Stream，AXI3 协议基本不再使用，以下说明均针对 AXI4、AXI4-LITE 和 AXI4-Stream，并简称为 AXI、AXI-LITE 和 AXI-Stream。

AXI 和 AXI-LITE 都采用内存映射控制，有地址的概念，有五个独立的通道；而 AXI-Stream 采用连续流式控制，没有地址的概念，只有一个通道。AXI 和 AXI-LITE 的区别在于前者支持单地址多数据的 burst 传输，而后者仅支持单地址单数据传输，一般用于访问和配置寄存器。在一个 ZYNQ 架构的系统中，通常的数据流分布为：PS 端的处理器、DDR、FPGA 侧的 BRAM 等都是块式存储，而 PL 端的加速器、许多数据处理的 IP、FIFO 等都是流式存储，因此需要频繁地在 AXI 和 AXI-Stream 两中协议之间作桥接。

可以实现上述桥接功能的 IP 如下：

- AXI-Stream FIFO：存在 S_AXI、AXI_STR_RXD、AXI_STR_TXD 三组端口，有三种使用模式：AXI_STR_RXD(输入) + S_AXI(输出)，此时等价于一个 AXIS → MM 桥接 FIFO；S_AXI(输入) + AXI_STR_TXD(输出)，此时等价于 MM → AXIS 桥接 FIFO；AXI_STR_RXD(输入) + AXI_STR_TXD(输出)，此时相当于纯 AXI Stream FIFO，与 AXI Stream Data FIFO 一样。
- AXI4-Stream Accelerator Adapter：含有 AXI4-Stream 接口、AXI4-Lite 接口、BRAM/FIFO 接口、标量接口。支持非对称多缓冲数据宽度，允许 AXI4-Stream 和 BRAM/FIFO 接口之间的灵活数据宽度转换(S2M、M2S、M2M、FIFO2S、S2FIFO)。其中 S_AXI 为 AXI4-LITE 接口；S_AXIS_n、M_AXIS_n 均为 AXI-Stream 接口；AP_CTRL 为与加速器握手的信号组；AP_BRAM_IARG_n 和 AP_BRAM_OARG_n 分别为 BRAM 的输入和输出端口，需连接到 Block RAM Controller 或自己设计的 BRAM IP。
- AXI DataMover：通过操作 AXI-stream 接口操作 PS 端 DDR。对于写 DDR(数据由 PL 端产生，通过操作 AXI-stream，AXI-stream 协议转换成 AXI4，AXI4 操作 HP 接口，从而写入 DDR)；对于读 DDR(数据通过 HP 接口读出到 AXI4，AXI4 转协议 AXI-stream，PL 读取 AXI-stream 的结果)。与 AXI DMA 的区别在于 DataMover 不需要 CPU 初始化 DMA，PL 为绝对主控。
- AXI Direct Memory Access：AXI4-Lite 用于对寄存器进行配置，M_AXI_MM2S 用于 AXI4 Memory Map Read(读内存写加速器)，M_AXI_S2MM 用于 AXI4 Memory Map Write(读加速器写内存)。S_AXIS-S2MM(fifo 往 dma 写数据)；M_AXI_S2MM(ddr 从 dma 读数据)；M_AXIS_MM2S(dma 往 fifo 写数据)；M_AXI_MM2S(dma 从 ddr 读数据 )。AXI DMA 是 AXI memory-mapped ↔ AXI-Stream 之间的桥梁，负责在地址空间和流式接口之间转化。DMA 通道有 MM2S 和 S2MM，分别负责两个方向。大部分使用 AXI DMA 的场景，都涉及 PL 与 PS 的数据交互，少部分的情况下，纯 PL 也有用到 AXI DMA 的场景，比如 HLS IP 需要一次处理上万点的 FFT 输入，图像处理需要 1280\*720 一帧图像作为输入，CNN IP 需要一整块 feature map，即数据并不是逐拍的流式接口能传输的，而是需要将数据存储在一块 Memory 中，这时就需要用到 AXI DMA 来搬运。另外，PS 端也有 DMA，STM32 中提到的 DMA 就是这种，用于内存和外设之间的数据交互，不支持流式接口。AXI Multi Channel Direct Memory Access 为 AXI DMA 的多通道版。
- AXI Memory Mapped to Stream Mapper：单方向的 MM2S

选择使用哪个需要根据具体应用场景判断。

### 存储结构相关

FPGA 开发中最常用的三种存储的逻辑结构是 RAM、ROM 和 FIFO，其中 ROM 由 RAM 配合 coe 文件作为初始化数据实现，这里不再单独叙述。RAM 可由 BRAM 或 LUT 实现，相应的 IP 分别为 Block Memory Generator 和 Distributed Memory Generator；FIFO 可由 RAM 或 Built-in FIFO 实现，IP 为 FIFO Generator。这几个 IP 的配置逻辑很大程度上是类似的，下面一并说明。

首先，存储类功能的开发本质上就是配置相应的存储空间的接口和访问方式，然后写代码维护数据、地址和读写控制逻辑，这里集中对 IP 配置进行说明。

Interface Type 可配置为 Native 或 AXI4 ，区别在于访问协议，Native 信号简单，延迟低，时序友好，需要自己设计握手逻辑，在 RTL 中自己控制读写逻辑；而 AXI4 Interface 使用 AXI 标准总线协议，一般用于直接连接 MicroBlaze、PS 端、AXI DMA、AXI Interconnect 等，配置为哪个取决于是什么模块访问这块存储(访问的发起者)。Data Width 和 Data Depth 分别为数据位宽和数据深度，即单个数据含多少 bit，以及最大可存储的数据个数。

RAM 的 Memory Type 可配置为单口 RAM、伪双口 RAM、双口 RAM、单口 ROM 和双口 ROM。单口 RAM 只有一组地址、数据、读写控制端口，不能同时读写；伪双口 RAM 有两个独立端口，但一个只读一个只写；真双口 RAM 有两个均可读写的独立端口。byte write enable 用于分字节控制写入，不启用则默认写使能控制全位宽。此外还可以配置读写冲突的处理模式，WRITE_FIRST 是当对同一地址同时进行读写操作时，写入的新数据会立即输出到读端口，推荐用于异步时钟可能导致读写同时操作的场景(如跨时钟域数据交互)，确保读端口能及时获取最新写入的数据；READ_FIRST 是当对同一地址同时进行读写操作时，读端口输出的是写入前的旧数据，新数据会在之后的周期更新到存储中。该模式能保证无冲突，但功耗较高，适用于需要安全读取 “旧数据” 的场景(如数据备份、状态校验)，确保读操作的可靠性。NO_CHANGE 是写操作时，读端口数据保持不变；仅在读操作时才会更新输出。该模式功耗最低，但不保证双端口同时访问同一地址时的冲突问题，适用于对功耗敏感、且能通过外部逻辑避免地址冲突的场景。最后，还可以配置 Primitives Output Register 和 Core Output Register，用于寄存数据，增加时序裕量，适合对输出时序要求更高的场景；不配置的情况下，默认数据之后地址一个时钟周期。配置完成后，剩余的工作就是自己写代码维护数据、地址和读写控制。

FIFO 的 FIFO Implemetation 可选择时钟域为 common clock 或 independent clock，存储资源可配置为 Block RAM、Distributed RAM、Shift FIFO 和 Builtin FIFO。Read Mode 可配置为 Standard FIFO 和 First Word Fall Though，前者是标准 FIFO 模式，数据需通过读使能触发后，在下一个时钟周期才能从输出端读取。即读操作存在 1 个时钟周期的延迟，用于对时序控制要求严格的场景(如跨时钟域同步、流水线设计)，需明确通过读使能控制数据读取时机。后者是首字直通模式，数据会自动预加载到输出，无需等待读使能触发，FIFO 非空时第一个数据就会直接出现在数据线上，读使能时数据呗消费，下一个数据自动加载，读操作无延迟，适用于低延迟需求的场景(如实时信号处理、高速数据流交互)，可减少读操作的等待时间，提升数据吞吐效率。FIFO Generator 可以配置一系列标志位，除了标配的 full 和 empty 外，还有 almost full、almost empty、overflow、underflow、write ack、read valid。full 的局限性在于，上游模块写入速度快于 FIFO 处理速度时，full 信号发出时已经写入了数据。almost 信号可以通过配置阈值来提前预警。overflow 和 underflow 用于错误检测。很多工程师都踩坑：Empty=1 时读一次，你会读到无效数据，容易造成后端异常。Underflow 就是发现这种情况的保护机制。write ack 用于告诉已经写入成功了，read valid 用于告诉读出的数据是有效的。FIFO 设置默认为采用 safety circuit，此功能是保证到达内部 RAM 的 输入信号是同步的，在这种情况下，如果异步复位后，则需要等待 60 个最慢时钟周期(时钟频率最低的时钟的 60 个时钟周期)。full 信号和内部状态机共同控制 wr_en 写使能，写使能时更新数据，不使能时保持数据不变(不更新)；empty 和内部状态机共同 rd_en 读使能。

## IP 功能表

通信和网络、AXI 外设、MicroBlaze 软核 CPU、标准总线(PCI 等)、TMR 三模冗余、数字信号处理、视频和图像处理、视频接口这几类 IP 此处没有列出。

### AXI 协议类

- **AXI-Stream FIFO**：带桥接功能的 FIFO
- **AXI4-Stream Accelerator Adapter**：AXI4-LITE 协议和 AXI Stream 之间的桥接，支持多个 Stream-to-Memory(S2M)、Memory-to-Stream(M2S)和 Memory-to-Memory(M2M)通道。
- **AXI4-Stream Broadcaster**：AXI4-Stream 的多路分配器，支持 Remap。
- **AXI4-Stream Clock Converter**：实现 AXI4-Stream 数据流的跨时钟域(CDC)传输，内部通过 FIFO 或寄存器管道(Register Slice)实现数据同步。
- **AXI4-Stream Combiner**：AXI4-Stream 的数据选择器。
- **AXI4-Stream Data FIFO**：AXI4-Stream 的 FIFO。
- **AXI4-Stream Data Width Converter**：AXI4-Stream 的位宽转换。
- **AXI4-Stream Interconnect**：用于 Block Design 中，AXI4-Stream 的数据流路由，可配置的多主到多从(最多 16x16)交叉点开关，支持在不同模块之间自动调整数据宽度。
- **AXI4-Stream Interconnect RTL**：同为 AXI4-Stream 的数据流路由，但为 RTL 固定架构，小型轻量化，占用资源少，不能用于 Block Design 中。
- **AXI4-Stream Protocol Checker**：实时检测 AXI4-Stream 接口上的协议违规行为，并通过状态寄存器或信号指示具体的违规类型。
- **AXI4-Stream Register Slice**：为 AXI4-Stream 数据流插入寄存器管道(Register Slice)，以优化时序、提高最大时钟频率(Fmax)或隔离时钟域，通过寄存器管道缩短关键路径，提高系统时钟频率，用于时序优化。
- **AXI4-Stream Subset Converter**：通过增减和重映射 AXIS 辅助信号，实现不同的 AXI4-Stream 协议子集之间的转换。
- **AXI4-Stream Switch**：支持对多个 AXI4-Stream 数据流进行静态或动态地选择、路由、切换。
- **AXI BRAM Controller**：以 AXI 接口读写 BRAM，用于 PS 端控制 BRAM。
- **AXI Central Direct Memory Access**： Memory-to-Memory DMA，不经过 AXI-Stream，用于内存块复制。
- **AXI Chip2Chip Bridge**：用于将 AXI 总线延伸到另一颗 FPGA 或芯片，实现不同芯片间的 AXI 互联。
- **AXI Clock Converter**：用于 AXI4 和 AXI4-Lite 协议在不同时钟域之间桥接 AXI 事务，支持同步和异步时钟域的转换。
- **AXI Crossbar**：将多个 AXI Master 端口连接到多个 AXI Slave 端口，实现任意 Master → Slave 的访问。
- **AXI Data FIFO**：AXI 的 FIFO。
- **AXI DataMover**：支持在 AXI4 和 AXI4-Stream 两种不同的接口之间进行数据传输。
- **AXI Data Width Converter**：AXI 的位宽转换。
- **AXI Direct Memory Access**：在内存(DDR/BRAM)与 AXI-Stream 外设之间进行高速自动数据搬运，可实现 AXI Memory Mapped (MM) 与 AXI4-Stream (AXIS) 的桥接。
- **AXI EMC**：AXI 外部存储控制器，用于在 PL 侧外接存储设备；支持 sram，nor flash ，psram，cellularRAM，IP 核使用 AXI4 接口，支持 32bit 和 64bit 的数据位宽。
- **AXI Interconnect**：用于 Block Design 中，AXI 的数据流路由。
- **AXI Interconnect RTL**：同为 AXI 的数据流路由，但为 RTL 固定架构，小型轻量化，占用资源少，不能用于 Block Design 中。
- **AXI Memory Mapped to Stream Mapper**：从 AXI4 内存映射域读取数据，转换为 AXI4-Stream 数据流。
- **AXI MMU**：Memory Management Unit，内存管理单元；负责在 AXI 系统中执行虚拟地址到物理地址的转换、内存保护和权限管理；本质上就是从 AXI4 内存映射域转换到另一个 AXI4 内存映射域。
- **AXI Multi Channel Direct Memory Access**：AXI Direct Memory Access 的多通道版本。
- **AXI Performance Monitor**：通过 AXI-Lite 接口进行配置，用于精确测量 AXI 系统的总线延迟、内存流量、吞吐率等关键指标。
- **AXI Protocol Checker**：实时检测 AXI 接口上的协议违规行为，并通过状态寄存器或信号指示具体的违规。
- **AXl Protocol Converter**：用于在 AXI 的子协议 AXI3、AXI4、AXI4-LITE 之间转换。
- **AXI Protocol Firewall**：实时监控 AXI 接口的事务，检测协议违规、超时或用户触发的软阻塞(Soft Block)，并在必要时阻断进一步的事务传输，同时为未完成的事务生成协议合规的响应。
- **AXI Register Slice**：为 AXI 数据流插入寄存器管道(Register Slice)，以优化时序、提高最大时钟频率(Fmax)或隔离时钟域，通过寄存器管道缩短关键路径，提高系统时钟频率，用于时序优化。
- **AXI SmartConnect**：用于 Block Design 中，AXI Interconnect 的升级版，占用资源也会更多；作为多主多从设备的 AXI 互连中心，动态适配不同的协议、数据宽度、时钟域和突发特性，简化系统设计并优化性能。它集成了多项高级功能，如协议转换、数据宽度转换、时钟域转换和流水线优化。
- **AXI Video Direct Memory Access**：专为图像视频二维数据设计的 AXI DMA，支持改变帧速率、缓存帧。
- **AXI Virtual FIFO Controller**：通过 AXI4-Stream 接口将外部内存段组织为多个虚拟 FIFO 块，用于需要大容量数据缓冲的场景。将外部 DRAM(如 DDR3、DDR4)划分为多个虚拟 FIFO 通道(最多 8 个)，通过 AXI4 内存映射接口访问内存，并提供 AXI4-Stream 接口进行数据读写操作。

### 运算类

- **DSP48 Macro**：使用 FPGA 的 DSP Slice 实现高效的数字信号处理运算，通过简单的配置界面自定义 DSP 操作并自动映射到 FPGA 的 DSP Slice 资源。DSP Macro IP 提供了高度灵活的指令集配置，支持动态或静态操作选择。

- **Adder/Substractor**：加法/减法器。

- **Accumulator**：累加器。

- **Multiply Adder**：乘加器。

- **Multiplier**：乘法器。

- **Complex Multiplier**：复数乘法器。

- **Divider Generator**：除法器。

- **Floating-Point**：浮点运算，支持绝对值、比较、累加、加减、乘法、乘加、除法、指数、对数、倒数、平方根、平方根倒数、浮点转定点、定点转浮点、不同精度浮点数转化。

- **CORDIC**：一种不使用乘法器，只用加法器 + 移位器就能高效计算三角函数、平方根、向量旋转等数学运算的算法。支持向量旋转、平移、正弦余弦正切、双曲正弦余弦正切、平方根。

### 调试类

- **ILA**：逻辑分析仪，用于 debug 抓取信号波形。
- **System ILA**：ILA 的升级版，除了 RTL 信号 probe，还可以接 AXI4-Stream 或 AXI-Lite，可以抓取整个系统的高速数据流，支持跨模块同步采集。
- **VIO (Virtual Input/Output)**：作为虚拟 IO 使用，VIO 的输出可以控制模块的输入，VIO 的输入可以显示模块的输出值。正常编译把 bit 文件和 debug 文件下载到 FPGA 中，自动弹出的界面 vio 中右键信号进行设置 toggle button。
- **AXI Traffic Generator**：用于 FPGA 仿真或验证的 AXI 总线数据流生成器 IP。可以像 CPU 或 DMA 一样在 AXI 总线上发起可控的读/写事务，可以模拟真实应用中的数据流。
- **AXI Verification IP**：支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为 AXI Protocol Checker 来使用，只是仿真 IP，将不进行综合。模拟 AXI 主设备、从设备或直通模式，支持 AXI4、AXI3、AXI4-Lite。
- **AXI4-Stream Verification IP**：支持用户对 AXI4-Stream 进行仿真的 IP(只仿真不综合)。模拟 AXI 主设备、从设备或直通模式。
- **Debug Bridge**：调试接口桥接 IP，用于将调试流量(Debug Traffic)从 JTAG、AXI、UART、Ethernet 等外部接口，桥接到内部的 Debug Hub，从而访问 ILA/VIO 等调试 IP。在 Debug Bridge 支持下， 可以用 AXI/UART/PCIe/以太网远程调试。
- **JTAG to AXI Master**：用 JTAG 口直接读写 AXI 总线的工具。允许在 Vivado Hardware Manager 中实时读写 AXI 寄存器，而不需要 CPU、软件驱动、外设，相当于一个指令来自 JTAG 的 AXI Master，允许通过 JTAG 执行 AXI4-Lite 读写寄存器、AXI Memory Mapped 读写内存地址、AXI Master burst 访问(AXI4 接口模式)、外设调试(如 DMA、BRAM、加速器寄存器)。
- **Simulation Clock Generator**：用于在仿真中生成一个或多个可配置频率、占空比、相位的时钟信号，供仿真设计使用，不参与综合。
- **Simulation Reset Generator**：用于在仿真中生成一个或多个可配置宽度和时序的复位信号，供仿真设计使用，不参与综合。

### 实用类

- **Block Memory Generator**：用 BRAM 实现 RAM、ROM。
- **Distributed Memory Generator**：用 LUT 实现 RAM、ROM。
- **FIFO Generator**：生成 FIFO。
- **Clocking Wizard**：产生不同频率的时钟。
- **Processor System Reset**：复位管理模块，用于统一产生、同步和分发复位信号。

### 其它

- **Utility Buffer**：用于 Block Design 中，负责生成相应的缓冲区，以便将来自芯片外部的信号引入内部电路，或者将内部电路的信号输出到芯片外部，确保信号在穿越芯片边界时的完整性和稳定性。
- **Utility Idelay Control**：用于 Block Design 中，FPGA 中所有 IDELAY / ODELAY 模块的全局校准与控制器。
- **Utlity Reduced Logic**：用于 Block Design 中，多位逻辑运算。
- **Utility Vector Logic**：用于 Block Design 中，归约逻辑运算。
- **Concat**：用于 Block Design 中，位拼接。
- **Slice**：用于 Block Design 中，位提取。
- **Constant**：用于 Block Design 中，常数。
- **ECC**：对数据添加 ECC 校验位(Encoder)，对数据进行 ECC 检查与纠错(Decoder)。
- **Memory Interface Generator (MIG 7 Series)**：Memory Interface Generator，官方提供的 DDR2/DDR3/DDR3L/LPDDR 内存控制器 IP，用来把外部 DDR 内存连接到 FPGA 并提供可直接使用的 AXI 接口。注意“外部 DDR” 指的是连接到 FPGA(PL)I/O 引脚上的 DDR 内存。 PS 端的 DDR 不算 外部 DDR，它属于 PS 内存子系统，由 PS 内部的 DDR 控制器管理，不需要 MIG。
- **Binary Counter**：计数器。
- **Fixed Interval Timer**：硬件定时器，用于生成固定时间间隔的事件。
- **RAM-based Shift Register**：高效的移位寄存器。
- **oddr**：单时钟沿数据转为双时钟沿数据。
- **IO Module**：封装 FPGA 外部 IO 接口，实现逻辑与物理 IO 的标准化、可配置管理。
- **SelectlO Interface Wizard**：将 FPGA 内部逻辑信号映射到外部高速 I/O 引脚(SelectIO)，支持高速串行、并行接口、电平标准、延迟控制等功能，用于实现 FPGA 内部逻辑和高速外部引脚的桥接。
- **XADC Wizard**：配置 FPGA 内置 XADC 模块，用于采集模拟信号、片内电压和温度，并将其数字化输出。

## XDC 文件编写

xdc文件用于存放约束，约束分物理约束和时序约束两类。物理约束包括IO接口约束、布局约束、布线约束、配置约束；时序约束涉及FPGA内部各种逻辑或走线的延时。在最佳实践中，也建议使用pins.xdc和timing.xdc两个文件分别管理这两类约束。xdc文件中按照约束的先后顺序依次执行，针对同一个管脚或同一个时钟时钟的不同约束，只有最后一条约束生效。除了先后顺序之外，约束还有优先级。

物理约束相对简单，此处一并介绍；时序约束放在"FPGA开发理论知识“中单独介绍。

普通 IO 口只需约束引脚号和电压，注意大小写，端口名称是数组的话用{ }括起来，端口名称必须和源代码中的名字一致，且不能和关键字一样。

- 管脚约束：`set_property PACKAGE_PIN 引脚编号 [get_ports 端口名称] `
- 电平信号约束：`set_property IOSTANDARD 电平标准 [get_ports 端口名称]`。

```verilog
set_property PACKAGE_PIN J16 [get_ports {led[3]}]
set_property PACKAGE_PIN K16 [get_ports {led[2]}]
set_property PACKAGE_PIN M15 [get_ports {led[1]}]
set_property PACKAGE_PIN M14 [get_ports {led[0]}]
set_property PACKAGE_PIN N15 [get_ports rstn]
set_property PACKAGE_PIN U18 [get_ports clk]

set_property IOSTANDARD LVCMOS33 [get_ports {led[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports rstn]
set_property IOSTANDARD LVCMOS33 [get_ports clk]
```

`BOARD_PIN` 是 Vivado 板级接口约束(Board Interface Constraint)系统的一部分属性。它不是约束 FPGA 封装引脚的“物理约束”(比如 `PACKAGE_PIN`)， 而是 Vivado 板卡定义(Board Definition)机制中自动生成的“逻辑绑定信息”。Vivado 的 Board 文件系统允许：选择某块开发板(如 ZCU102、ZedBoard、VC707)；然后直接把 IP 的接口(如 AXI GPIO、UART、I2C)连接到 板卡接口(Board Interface)；Vivado 自动知道这些接口应该连到哪个物理引脚、使用什么 IOSTANDARD。这种自动化的“板卡接口”约束就叫 Board Interface Constraint，它在内部通过命令实现：

```verilog
set_property BOARD_PIN "some_pin_name" [get_ports <port_name>]
```

## Petalinux

为了在 Xilinx 的硬件平台上运行 Linux，需要使用 Petalinux 工具。Petalinux 不是 Linux 内核，而是一套配置开发环境的工具，降低 uboot、内核、根文件系统的配置的工作量，可以从 Vivado 导出的硬件信息自动完成相关软件的配置。Petalinux 本身基于 Yocto Project(嵌入式 linux 定制框架)构建，内置了针对赛灵思硬件的交叉编译工具链(如 arm-xilinx-linux-gnueabi)，支持在 x86 主机上编译针对 ARM 架构的 Linux 内核、驱动和应用程序。Petalinux 编译后会生成嵌入式系统的核心镜像，包括 Linux 内核镜像(定制化的 Linux 内核)、设备树 Device Tree Blob(描述硬件拓扑)、根文件系统 rootfs(包含系统库、命令行工具、应用程序等，python 就在这里面)、启动加载器 bootloader(默认使用针对 Xilinx 硬件优化的 u-boot)

下面简单记录按照 Alinx 厂家的教用 Petalinux 制作板子镜像并固化到 SD 卡的过程，详细步骤见教程。由于 Petalinux 对系统版本和设置有严格要求，这里按照 Alinx 厂家的教程，在 PC 的虚拟机上安装 ubuntu16.04(或者双系统也行)并在 ubuntu 上面安装 Petalinux2017.4。用 Petalinux 定制 Linux 系统涉及 Vivado 工程和 petalinux 工程，在 Vivado 中编译生成 bit 文件，导出硬件信息并得到包含硬件信息的 hdf 文件，Petalinux 根据 hdf 文件配置 uboot ，内核、文件系统等。

```bash
# 创建Petalinux工程
petalinux-create --type project --template zynq --name ax_peta
# 基于Vivado导出的hdf文件，由配置界面配置硬件信息
petalinux-config --get-hw-description ../linux_base.sdk
# 由配置界面配置内核
petalinux-config -c kernel
# 由配置界面配置根文件系统
petalinux-config -c rootfs
# 编译
petalinux-build
# 生成BOOT文件
petalinux-package --boot --fsbl ./images/linux/zynq_fsbl.elf --fpga --u-boot --force
```

在 PC 的 Linux 上用 disk 工具，分区出 FAT 和 EXT，此时可以把文件放入 SD 卡的 EXT 分区中(Windows 系统是不显示 EXT 分区的，Linux 可以，所以放文件要在 PC 端的 Linux 下操作)；然后将工程目录 images --> linux 目录中的 BOOT.BIN 和 image.ub 复制到 SD 卡的 FAT 分区即可。如果需要打包成 img 镜像，使用 imageUSB 工具即可。

Petalinux 的版本和 python 的版本是绑定的，但 Xilinx 的官方文档中并没有给出对应关系，目前已知 Petalinux2023.1 对应 python3.10.6。如果需要改 python 版本就需要尝试安装不同的 Petalinux 版本并完成整套的 Linux 系统定制，在板子上运行起来编译出的镜像之后，由 python3 --version 才能查到这个 Petalinux 版本对应的 python 版本是否符合要求。

另外再多说一句图形界面相关的问题(完全可以不用图形界面拥抱命令行，不过已经问过了相关的情况，这里就一起记录下来了)，Petalinux 自带桌面系统 matchbox，但这个系统与 ZYNQ 7000 架构的适配有 bug；Alinx 厂家是自己移特制 Linux 内核和经过移植的 Debian 桌面文件系统，理论上应该也可以自己移植 Linux 其它发行版如 ubuntu 的桌面系统，但移植时涉及文件系统，python 版本和库也要在此时一并作好处理；不过移植 Linux 在没有接触过的情况下工作量太大坑太多，并且图形界面也不是刚需，这里就不配置了。

## Debug 经验

1. 对于时序逻辑和组合逻辑的综合电路，建议分开把组合逻辑部分和时序逻辑部分分开写，遵循组合逻辑用阻塞赋值，时序逻辑用非阻塞赋值的原则。若组合逻辑部分也用非阻塞，会出现因并行导致时序逻辑用的是上一时刻的值(组合逻辑还没更新完，时序逻辑就并行执行了)。而阻塞赋值有`always`块中对`reg`赋值，以及`assign`中直接对`wire`赋值两种；具体使用根据变量类型以及要描述的组合逻辑的复杂程度决定。

2. 组合逻辑容易出现竞争和冒险现象，而时序逻辑一般不会出现；组合逻辑的时序难以保证，而时序逻辑更容易到达时序收敛，更可控。

3. 状态机分 Moore 和 Mealy 两类：Moore 状态机的输出只与当前状态有关而与当前输入无关，即输入与输出隔离；Mealy 状态机的输出与当前状态和当前输入都有关，输入变化输出立即变化，响应比 Moore 状态机快一个时钟周期。一般使用三段式状态机，三个步骤分别为：传递寄存器状态(时序逻辑、非阻塞)；根据当前状态确定下一个状态(组合逻辑、阻塞)；由状态确定输出(组合逻辑、阻塞)。另外，可以分别用状态方程和输出方程代替状态机的后两个步骤中冗长的 case 写法。

4. `always`块有两种用法：`always @ (*)`用于对组合逻辑建模，输出对所有输入敏感，这种`always`块用阻塞赋值；`always @ (posedge/negedge xxx)`用于对时序逻辑建模，只在时钟上升/下降沿更新输出，这种`always`块用非阻塞赋值。`assign`同样是用于组合逻辑的，可以看作是`always @ (*)`的简便用法，`always @ (*)`块相较于`assign`可以表达更复杂的组合逻辑。`always @ (*)`和`case`可构成 mux。

5. 不指定位宽时，默认为 32 位的位宽，建议显式指定位宽。另外为了方便表示，建议都使用十进制 d 而不用二进制 b 或其它进制表示数值。

6. 模块内部可以声明 wire 作为中间变量来表示中间结果。模块连线时，对于悬空无连接的端口，建议显式`.xxx()`来表示悬空，而不要不写这个端口。

7. xdc 文件中约束的端口需要与顶层模块中的一致，管脚约束是加在顶层的设计文件上的

8. axi_gpio 的中断会在任一 GPIO 接口数值变化时产生一段时间的高电平，无论数值由 0 变 1 还是由 1 变 0

9. 移位需要初始化，如果不初始化默认全 0，移多少位都还是全 0，没有现象的。初始化在可综合的实际电路中一般是靠复位信号实现的，initial 是不可综合的；rst 信号在 7010 上是由 ps_block 给出的。另外，ps_block 还会给出一个 clk，也可以用。

10. 在实例化端口连接时，inout 不能接 output

11. PS 端的 IO 分配是固定的，自然也不需要在 Vivado 中分配管脚，但需要建立 Vivado 工程中配置 PS 管脚，也需要将 ARM 添加到工程中才能使用。

12. IOBUF 的 IO 引脚不能被 FPGA 内部逻辑当作信号源。不能把 IOBUF 的 IO 端口(即 .IO)连接到一个非顶层的 inout 信号，哪怕那个信号最终又连接到顶层的 inout。只有顶层 inout 才能合法地驱动 IOBUF 的 IO 端。

13. 打开了 deign 还 implementation 失败就重新 synthesis 一下，即使提示 up-to-date。(重新 setup debug 之后会这样)

14. FatFs 库函数编译时报错未定义：read_ddr/Debug 目录下的 objects.mk 文件，在 LIBS 中加上-lxilffs。或者换一个有 xiff 库的 bsp 然后再换回来(这样可以刷新一下)

15. 在 AXI Interconnect 中，“哪个 master 通道连接到哪个 slave 通道”， 并不是物理上固定连接，而是通过 Vivado Address Editor 的地址映射 + 连接矩阵 定义的。

16. DONE pin is not high on target FPGA：这是从 SDK 启动时有时会出现的提示，需要在 SDK 中为所启动程序的 run configuration 中配置 program fpga，让板子在启动时先把 bitstream 加载进去再启动程序。(这是 Vivado 2017 版本的解决方案)。DONE 引脚本身表示 PL 加载成功，FPGA 被正确配置完成后，DONE 引脚电平会被拉高。

17. 多线程编程的消息传递中，两个线程并行对共享的 DDR 地址读写时，不能保证读取在写入之后才发生。为了确保读取到写入的 flag，可以死等。要注意多线程不要访问互斥资源。

18. verilog 默认以 unsigned 处理数据，对于有符号数需要用 signed 声明，否则会影响对符号位的解释。另外，即使信号声明为 `signed`，一旦参与运算的表达式中有 unsigned 或默认推断为无符号的部分，Verilog 会 自动把整个表达式转为 unsigned 计算。写 `$signed()` 是为了“锁死表达式为有符号运算”，防止 Verilog 自行提升为无符号算术。

19. 乘法运算要以两倍扩宽处理，结果要做截断判断处理，否则可能发生溢出。

20. DUT(Device Under Test)和 testbench 中的信号类型对应关系：DUT 中的 input 需要 tb 来驱动，因此用可以在过程块中赋值的 reg；DUT 中的 output 不由 tb 赋值，只连接 wire 来接受即可；常量也可以用 wire，在声明的时候就设定好值。

21. 仿真中可以使用 real 的数据类型和 task 结构，但不能直接综合到 FPGA 中，因此不能用在设计中。

22. 搞不出来的时候就单独测试模块，输入自己给定值。

23. AXI 规范要求 AR/R 事务一旦开始，不允许中途中止。一旦在 R 通道阶段突然把状态打回 IDLE，不再给 RREADY(在 IDLE 状态默认 RREADY=0)，但从端仍可能继续送数据。这会导致 RVALID 有数据了，但状态机认为自己“没请求”/“不该收了”，现象是数据在 S_RD_WAIT 就出现，这是因为 slave 正常返回了 RDATA，但主机状态机不在正常处理路径。

24. 状态机的 state_next 是时序逻辑赋值，否则会延后两个周期，甚至卡死在某一个状态。流水线是一种隐式的状态机，由各级数据的 valid 信号来标示状态。

25. 负数的十六进制表示，是正数十六进制的表示取补码

26. 加减法需要对齐 Q，乘除法不用；比较的时候，位宽和精度 Q 要一致

27. 理论上，所有的赋值语句左右位宽都要一致，只不过有的运算会自动扩展扩宽。自动扩展位宽的运算包括加减法、乘法、整数除法、取模、各类比较运算。

28. 符号位扩展要复制最高位(符号位)，即正数补 0，负数补 1。

29. 右移的时候，是有可能丢失精度的。

30. 数据不同步时，要么给 backpressure，要么就 buffer 缓存起来，不然会丢数据；方案选择上，能 backpressure 就用，不行就缓存。

31. 入口处通常会配备 skid，用于缓存上游数据已经送来，但下游突然拉低 tready 导致数据送不出去的那一拍数据。中间计算步骤的工作数据和相应的 valid 信号记为 stage_data 和 stage_valid。

32. SDK 中的 memory 调试界面可以实时显示 DDR 指定地址的数据值。DDR 读写同一时刻只能一个主机，所以实际使用中需要 PL 跟 CPU 设置握手信号，避免读写错误的数据。

33. ILA IP 被综合进 PL 逻辑电路中，本质上是片上逻辑分析仪，每个时钟沿采样一次所监控的信号；点击 run trigger for this ILA core 时，背后执行操作是从现在开始采样，直到触发条件满足，就把触发点前后的一段波形存下来(不设置触发条件的情况下，将点击 run 的时候视为触发)。ILA 抓取到的数据是运行中 PL 内部信号的采样结果，相当于捕获了那一瞬间的硬件状态，是对信号状态的一次快照，而不是仿真或重启程序。

34. 找不到问题的时候，可以试试单元测试，把其它的都注释掉，只测试某一个模块。

35. IP 中的 Simulation Clock Generator 给的时钟，结果波形是红 XXXX，换用自己写 tb 给时钟激励就好了。

36. 起初的 axi_interface 中，地址只赋值了低 32 位，在 S_AXI 的地址宽度设置为 49 之后，高位没有赋值，在仿真的时候呈 Z 高阻状态，地址送不过去，ARADDR 是错误的，ARREADY 一直没有拉高，握手失败，因此起初读不到数据；把地址改为全位赋值就好了。

37. 真正开发的时候，ILA 是三思之后再使用的，一般都是先仿真、先仿真、先仿真！要用逻辑分析仪的 synthesis、setup debug、implementation 是及其耗时间的。关于 DDR 的仿真，Verification IP 要 2.0 版本之后才支持自定义存储器内容，老版本的方法是用 BRAM+AXI BRAM Controller 模拟，用 coe 文件写入要初始化的内存。coe 文件是 xilinx 专用的储存初始化文件格式。与 coe 文件类似的还有 mem 文件，mem 是 FPGA 通用的内存初始化文件，但 Vivado2017.4 的 Block Memory Generator 似乎并不支持 mem 文件，所以还是用 coe 文件吧。

38. 目前发现，笔记本上生成比特流之后要导出硬件并且勾选 include bitstream 时会提示报错（不 include 就不会），大体意思是找不到比特流或者找不到 block design；但是同样的工程复制到台式机上就没问题，目前暂不清楚原因。（已经排除过路径中含有空格的问题了，不是这个原因）。

39. 把计算流水线和 valid/ready 的流控逻辑分开写，是一个不错的规范。

40. 一切直接拿来用的模块和 AI 给的代码，都要自己充分从第一性原理弄明白之后再用，而且还不能是那种想当然的理解，一定是充分理解，否则不是可能会出问题，是一定会出问题！

41. axi interconnect 的所有端口都要连接 axi interface，不然就会握手失败，读不到数据；之前注释掉其它的 axi_interface，只留一个 read xyz 和 axi hp1 读不到数据，就是这个原因。

42. 除法器 IP 在配置为结果以商和余数的形式输出的情况下，出来的低 16 位是余数，剩下的高位才是商。

43. signed 真正的作用是决定如何对操作数进行位宽扩展，有符号数和无符号数的加法器和乘法器对于硬件电路来说是一样的，区别只在于使用需要扩位时用零填充还是符号位填充。加法和乘法操作前会先对操作数扩位成相同的位宽。在调试 sh2color 模块时，出现了 000A 被扩展成 000A0000000000000000 而不是 0000000000000000000A 的情况，AI 的解释说是有的仿真器会把原数挤到高位去，但其实这个 bug 只在下面这类情况出现，并不是所有的数字都有问题。目前尚不清楚原因，暂时当成仿真器的 bug 吧。解决方法是把每个操作数都用\$signed 包裹，说是这样可以显式扩展位宽。

    ```verilog
    localparam signed SH_C2_3 = 32'shFFEE8312;
    reg signed [79:0] sh5_temp;
    wire signed [15:0] sh5;
    reg signed [31:0] xz;
    // 其中xz为0000_0000, sh5为000A, 从数学上结果显然应该是0，但是发现下面这样写会得到000A_0000_0000
    sh5_temp <= SH_C2_3 * xz * sh5;
    // 写成下面这样就好了
    sh5_temp <= SH_C2_3 * $signed(xz) * $signed(sh5);
    ```

44. 数对不上的时候，先静态检查代码的 valid 信号有没有写错，数据的时序有没有对上，写了一些之后，计算步骤出错的概率远小于 valid 弄错的概率（除非公式自己弄错了，比如 cov2d 手推计算结果推错了啊啊啊啊啊啊），所以先查 valid 信号。

45. sd 有符号十进制数，sh 有符号十六进制数。

46. 四个 HP 口都打开之后，HP0 读取的 cam 数据会错位 4 拍（m10\~m13 读取到的数据是 DDR 中 w2c 矩阵的第一行），但是 xyz 的读取没问题。目前的解决方案是让 cam_valid 作为 xyz 的 ready 信号，也就是强行让 cam 读取完之后再读取 xyz。

47. fifo 的读写使能需要连接上 full 和 empty 信号

48. compute_rgb 在改的时候遇到两个问题，一是 fifo 的深度需要设置 32 才能不漏后面的数据，通过看 data count 发现的；另一个是 xyz 和 sh 没有对上导致只有第一次的三个结果是对的，后面的 rgb 的前一组 sh 用的是上一组的 y。后来又发现了一次深度不够导致只有第一个 burst 的三个高斯的数据正确以及第二个 burst 的第一个高斯数据正确，后面全乱了，fifo 深度改到 64 就对了。

49. 仿真里fifo深度够用，实际板子上不一定，目前看来，仿真里的AXI似乎模拟不了和实际硬件的握手过程，因此数据来的会快一些。实际板子上会花费几排用来握手，这个期间的数据如果超过了fifo深度，后面就全乱了。所以目前在追求完成度的情况下，仿真正确而板子数据错位的时候，先检查一下fifo的data_count，多半都是fifo深度不够导致的。

50. fifo 中 rd_en 拉高表示切下一组数据，需要 fifo_valid 且上一个计算步骤出结果之后拉高。

51. 仿真是可以仿真出 IP 中设置的 latency 的，只有器件延迟是仿真不出来的，所谓器件延迟，指的是经过一个门电路延迟多少，这种无法仿真，但是正常的 reg 和 always 块赋值，以及 ip 中的这种 latency 配置，是可以仿真的。（不要眼瞎看别的波形上去呜呜呜）。

52. 多位数除法，一拍算完，时序大概率是会出问题的，在还没有设置时序约束的情况下，可以给 6\~7 的 lantency，大概率能跑，但是后面是一定要认真研究时序约束的东西的，真正上板子用起来的时候，是一定需要做时序约束的，不然就只能是每次碰运气，可能这次恰好能布出一个能用的电路，下次换个板子换个代码写法，可能就不行了。

53. 数据线不用进行复位和使能赋值，这会增加额外的硬件负担，没有必要。当然，累加器是需要清零的。

54. 不管做过任何改动，跑综合和实现之前，一定一定一定先跑一遍仿真看没问题了，再上板子，因为综合和实现跑一遍的时间成本真的太高了，所以无论改啥了，都先仿真！

55. 来自知乎的建议：dcdc 的手册一定要读，否则分配信号容易错 bank。第一次设计一定要想着参数化或者触发式，不要写数值做时序。一次错会次次错，以后就转换不过来思路了。工具一定要选好，我是 sublime+iverilog+插件，一键整理格式排版，强迫症特别舒服。selectio 手册 clocking resource 一定要看。能用 xpm 和原语就用，别 ip catalog。过手一个项目源码就要搞透所有模块。

56. 现在设计中用的fifo，全都是首字直通模式，改成standard FIFO会出现问题；在配置fifo的时候要记得选成首字直通。


## 参考资料

[HDL Bits](https://hdlbits.01xz.net/wiki/Problem_sets)

[HDL Bits 参考答案](https://github.com/xiaop1/Verilog-Practice)

[Verilog 高级教程](https://www.runoob.com/w3cnote/verilog2-codestyle.html)

[VSCode 中的 Verilog 开发插件配置](https://blog.csdn.net/weixin_43872190/article/details/117326816)

[Vivado 波形使用技巧](https://blog.csdn.net/FPGADesigner/article/details/81948370)

[Vivado编译提速](https://comate.baidu.com/zh/page/27l1k86weoh)

[tcl store 手动更新](https://www.cnblogs.com/rouwawa/p/10103556.html)

[AXI 简介](https://adaptivesupport.amd.com/s/article/1074583?language=zh_CN)

[AXI 的特性](https://zhuanlan.zhihu.com/p/641597910)

[AXI 详细介绍](https://www.cnblogs.com/lanlancky/p/17056206.html)

[AXI DataMover 使用](https://www.cnblogs.com/kingstacker/p/14501548.html)

[AXI DataMover 使用](https://fpga.eetrend.com/blog/2024/100581894.html)

[AXI DMA 使用](https://zhuanlan.zhihu.com/p/608277782)

[Xilinx 的几种 DMA IP](https://www.cnblogs.com/xingce/p/16386108.html)

[AXI Verification IP 使用](https://blog.csdn.net/Pieces_thinking/article/details/125688501)

[Xilinx petalinux BSP](https://china.xilinx.com/support/download/index.html/content/xilinx/zh/downloadNav/embedded-design-tools/2025-1.html)

[时序约束1](https://www.bilibili.com/video/BV1ME41127So/)

[时序约束2](https://www.bilibili.com/video/BV1Be4y137Qo/)
