
## 第一套

1. 以下关于过程赋值的描述，不正确的是（）

A 在⾮阻塞性过程赋值中，使⽤赋值符号“< =”
B 赋值操作符是“=”的过程赋值是阻塞性过程赋值
C 在⾮阻塞性过程赋值中，对⽬标的赋值是⾮阻塞的（因为时延），但可预定在将来某个时
间步发⽣（根据时延：如果是 0 时延，那么在当前时间步结束）
D ⾮阻塞性过程赋值在其后所有语句执⾏前执⾏


2. 芯⽚的功耗和下列哪种不强相关__。
A 资源利⽤率
B 核电压
C 组合逻辑级数
D 翻转率


3.下列说法错误的是 (  )
A Clock Buffer Enable 使能率越⼤，功耗越⼤
B 电路时钟频率越⾼，则电路的动态性越⾼，功耗越⼤
C 输⼊并联终结电阻越⼤，功耗越⼤
D Fanout 越⼤，驱动的负载越多，负载电容越⼤，功耗越⼤

4. 关于状态机的描述，如下错误的是（ ）
A 不同状态机之间的相互关系要明晰，避免状态异常导致配合关系异常。
B 状态机的安全完全取决于 RTL 编码⽅式和⻛格，推荐使⽤“独热码”作为状态机的状态。
C 状态机中有异常保护、防挂死处理，确保每个状态都能在异常情况下能恢复。
D 在状态机轮转中作为跳转条件的两个互斥信号应⽤⼀个信号表示。


5. 下列电路中不属于时序逻辑电路的是____
A 全加器
B 加法器
C 分频器
D 计数器

6. 以下关于 TESTBENCH 的描述，错误的是 (  )
A TESTBENCH 采⽤分层结构，通常包括测试⽤例层、数据交换层及待测模块层
B TESTBENCH 是为了完成对逻辑的验证⽽搭建的仿真环境
C TESTBENCH 编码设计对可测试性没有要求
D TESTBENCH ⽤来发送激励数据、控制仿真执⾏，并完成输出结果⽐较


7. 以下哪种匹配⽅式的匹配器件是紧靠驱动端布局的 (  )
A Thevenin 等效匹配
B 并联匹配
C AＣ匹配（RC 匹配）
D 串联匹配

8. 表达式 Xn+1 (t+T)=Xn (t)，其中 T 为时钟周期，描述的是___。
A Ｔ触发器
B SR 触发器
C D 触发器
D JK 触发器

9.
main (){
int i=8;
printf ("%d\n",++i);
printf ("%d\n", i--);
}
上⾯代码的打印输出分别为：(  )
A 9 9
B 8 8
C 9 8
D 8 9


9. 寻址容量为 15k \*8bit 的 RAM 需要（  ）根（地址和数据线不复⽤）地址线和数据线。
A 22
B 17
C 23
D 18

10. 下列哪项不是导致信号完整性问题的原因 (  )
A 信号电平越来越低，噪声裕量⼩
B 信号频率越来越⾼
C 信号接收端获取到了错误的电平值。
D 波形 01 变化斜率要求⾼爬坡时间短

11. 下⾯关于异步信号同步化描述正确的是 (  )
A RAM 端⼝信号如果已经做了多时钟周期约束，则不需要再考虑异步信号同步化处理。
B 在跨时钟域同步化处理时，使⽤两级寄存器结构可以完全消除亚稳态。
C 多 bit 信号同步化可以使⽤可靠的握⼿电路、格雷码或 FIFO 实现。
D 在跨时钟域之间不要使⽤组合逻辑，防⽌出现亚稳态。

11. 下列哪个不是解决跨时钟域多位信号同步的⽅法___。
A 握⼿通信⽅式
B 同步 FIFO 隔离
C 双端⼝RAM 通信⽅式
D 格雷码输出

12. 若⼀模拟信号为带限，且对其抽样满⾜奈奎斯特条件，则只要将抽样信号通过__即
可完全不失真恢复原信号。
A 理想带通滤波器；
B 理想低通滤波器；
C 理想带阻滤波器；
D 理想⾼通滤波器；

13. 测量⼀个时钟的频率准确度，合适的仪器是 (  )
A 示波器
B 晶体振荡器
C 频率合成器
D 频率计

14. 在 Verilog HDL 中，定义变量并进⾏运算如下：
wire [5:0] .memo mem1 ,mem2;
wire [2:0] data_out;
assign mem0 = 0x29;
assign mem1 = 0x1B; 
assign mem2 = 0x34; 
assign data \_out = mem0[5: 3]+mem1[4:2] + mem2[3:1]; 
请问 data_ out 的输出值为（  ）
A 0x7
B0xD
C 0x3
D 0x5


15. 卡诺图上变量的取值顺序是采⽤：（）
A ASCII 码
B 循环码
C ⾃然⼆进制数
D ⼆进制码

16. DDR3 芯⽚的接⼝电平是（）
A SSTL-1.8。
B CML。
C HSTL-1.8。
D SSTL-1.5。

17. 下⾯关于$display. $strobe, $monitor 的区别描述正确的是 ()
A $strobe 直接⽴刻输出，$ display 是等稳定后输出，$monitor 是发⽣变化时输出
B $display 直接⽴刻输出，$ monitor 是等稳定后输出，$strobe 是发⽣变化时输出
C $display 直接⽴刻输出，$ strobe 是等稳定后输出，$monitor 是发⽣变化时输出
D $strobe 直接⽴刻输出，$ monitor 是等稳定后输出，$display 是发⽣变化时输出



19. 组合逻辑电路消除竞争冒险的⽅法有___。
A 后级加驱动电路
B 输⼊端加滤波电路
C 屏蔽输⼊信号的尖峰⼲扰
D 在输出端接⼊滤波电路

20. 对于代码覆盖率，以下说法错误的是：（）
A 这可以帮助发现是否存在冗余代码
B 可以帮助确定代码⾏是否被完全执⾏
C 可以帮助发现状态机跳转路径是否覆盖
D 可以帮助确定功能需求是否完全实现




21. 对于⼀般的逻辑电平，各参数需满⾜如下_的关系。
A Voh>Vih>Vt>Vol>Vil;
B Vih>Voh>Vt>Vol>Vil;
C Voh>Vih>Vt>Vil>Vol;
D Vih>Voh>Vt>Vil>Vol;

22. 提⾼同步设计的⼯作频率的原则中，可⾏的措施是（）。
A 打平设计的层次结构，使得模块边界充分优化
B 打开综合器资源共享选项
C 复杂状态机采⽤⼆进制编码或者格雷码
D 减少组合逻辑级数



23. 下列关于寄存器等价优化错误的是（）
A 通过显式的综合约束代码可以阻⽌⼯具进⾏等价寄存器优化
B 综合⼯具会⾃动优化等价寄存器
C 通过综合⼯具选项设置可以阻⽌⼯具进⾏等价寄存器优化
D 综合⼯具等价寄存器优化不会跨越代码⼀级模块

25. 在两个⽅向上交替的传输为：（）
A 全双⼯
B 单⼯
C 串⾏
D 半双⼯

26. 下列关于 initial 和 always 的说法错误的是（）
A initial 只能执⾏⼀次;
B initial 和 always 的区别是前者不可以综合，后者可以综合;
C always 始终循环执⾏;
D initial 和 always 不能同时执⾏;

27. 未施加外部电压时，PN 结中电流（）
A 从 N 区到Ｐ区
B 不确定
C 等于零
D 从Ｐ区到 N 区


28. FPGA 中的 BRAM 使⽤的 ECC 的特性有哪些（）
A 只能可以发现 1 或者 2bit 错误
B 可以纠正 1bit 错误
C 可以发现 2bit 以上的错误
D 可以纠正 2bit 错误

⼆、多选题（4 分）
29. 要把 10M 时钟域下的⼀个模 10 计数器的值，传递到异步的 100M 时钟域下。以下说法
正确的有___。
A 可以把计数值转换成格雷码，再⽤100M 时钟采样
B 可以通过异步 fifo 传递计数值
C 可以⽤计数值+握⼿信号的⽅式传递
D 可以先⽤100M 时钟把计数值打 2 拍，再采样

30. 为保证器件接⼝的可靠性，哪些因素我们需要关注（）?
A 温度漂移
B 时钟抖动
C 电源噪声
D 器件参数离散性

31. 在 Verilog HDL 中，下列关于表达式的描述正确的是（）
A 表达式中可使⽤函数调⽤
B 表达式由操作数和操作符组成
C 表达式中的整数值可被解释为有符号数或⽆符号数
D 表达式可以使⽤数值

32. 下⾯关于 always 语句描述正确的是___。
A 阻塞赋值按照顺序执⾏，⾮阻塞赋值并发执⾏。
B 时序逻辑 always 中敏感表中必须标明时钟信号和复位信号（如果使⽤异步复位）。
C 在时序逻辑语句块中⾮阻塞赋值和阻塞型赋值都可以使⽤
D 组合逻辑 always 中敏感表可以标明敏感变量，也可以使⽤\*替代。


36.⼆进制减法遵循下⾯哪些规则（）
A 0-1=1
B 1-0=1
C 1-1=0
D 0-0=0

33. 以下属于常⽤逻辑电平的有（）
A PECL
B LVTTL
C LVDS
D LVCMOS


34. 下列⽅法对提升系统时钟频率有帮助的有___。
A 采⽤pipeline 设计
B 升⾼器件环境温度
C 减少组合逻辑级数
D 使⽤全局的时钟资源

35. 如下属于差分电平的是_
A LVPECL
B LVTTL
C CML
D LVDS


36. 下列关于 initial 和 always 的说法正确的是__。
A initial 只能执⾏⼀次
B initial 不可以综合，always 可以综合
C always 只要条件符合即可执⾏
D initial 和 always 不能同时执⾏


37. 关于状态机编码，如下描述中正确的是（）
【A】状态编码⽤parameter 定义
【B】状态机必须有 default 态
【C】⽤组合逻辑和时序逻辑分离的⻛格描述 FSM
【D】⽤case 语句描述状态的转移

38. 业界常⽤的验证⽅法学有（）
【A】SystemC
【B】UVM
【C】SystemVerilog
【D】VMM


39. 逻辑电路的动态功耗⼀般跟以下哪个因素相关（）
【A】电压
【B】频率
【C】⼯艺
【D】⼯作温度

40. 下列哪些项是异步处理需要考虑的因素（）
【A】异步信号的电平或脉冲特性
【B】异步信号是不是总线
【C】两个异步时钟时间的频率关系
【D】异步信号是不是寄存器输出

41. 下列不属于分解测试点时的关注点的是（）
【A】性能
【B】⽆充分理由的揣测
【C】偶然的设计失误
【D】可测性
【E】功能


## 第二套



2. 时间尺度定义为 timescale 10ns/100ps，选择正确答案 ()
a. 时间精度 10ns
b. 时间精度 100ps
c. 时间单位 100ps
d. 时间精度不确定


3. 时序逻辑电路不仅与输入有关，还与原来的状态有关。（）
4. 同步复位需要进行 recovery 和 removal 检查，异步复位不需要进行 recovery 和 removal
检查（）


5. 在异步 FIFO 设计中，满信号由写时钟产生，空信号由读时钟产生（）

6. 关于 false path，正确的是（）
a. 一般异步电路可以设置为 false path
b. 两个不同频率的接口一定可以设置为 false path
c. 一般异步复位可以设置为 false path
d. 一般模拟 ip 和系统的互联接口都可以设置为 false path

7. 下面是一个什么电路：()
```
always@(posedge clk or negedge rst_n) begin
If (rst_n == 1’b0)
a<=2’b0;
elseif (b>2’b0)
a<= b
end
```

a. 综合为 latch
b. 带同步复位的 d 触发器
c. 带异步复位的 d 触发器
d. 组合逻辑


8. 对于信号定于语句：reg[0:4] always, a; 说法错误的是（）
a. 不能使用关键字定义信号名
b. 信号定义为 reg 型，只能使用在时序电路的赋值中
c. bit 定义顺序应该从高到低
d. 每个信号应单独用一行来声明

9. 下列说法错误的是（）
a. 条件语句，如果无优先级关系，尽量采用 case，避免多级 else if，影响时序；
b. If/else 语句配对使用，case 语句加 default 项；组合逻辑中在所有条件下都要对信号幅值，
如果要保持步便用 a=a 方式赋值；
c. 两个向量进行比较操作或加减操作或赋值操作时，两个向量的位宽要相等，避免隐式扩
展。
d. 可综合代码中，除了 for 语句中的循环变量可以定义为 integer 型以外，所有变量和信号
都只能为 wire 或 reg 型，不能定义为整型，实数型，无符号型，realtime 型和 time 型。

10. 关于异步设计的危害，下面说法错误的是：()
a. 信号的时延随着每次布局布线的不同而不同，随着 pvt 的改变而改变，因此可靠性很差，
而且不容易移植
b. 异步设计会产生毛刺
c. 异步设计不能做静态时序分析
d. 异步设计会带来很大的同步翻转噪声

11. 多 bit 总线信号可以通过格雷码转换进行异步处理，例如：8bit 的数据总线进行格雷码转换，然后通过双触发器法实现异步处理（）

12. System Verilog 中，下面哪种数组在使用前需要执行 new 操作（）
a. 压缩数组
b. 联合数组
c. 动态数组
d. 多维数组

13. 电路设计中，只要采用静态时序分析就可以保证电路设计的准确性，不需要再进行动态
时序分析了。()

14. 对于 initial 语句，说法错误的是（）
a. 在仿真过程中只执行一次
b. 这是一种过程结构语句
c. 在模拟的 0 时刻开始
d. 可用于给实际电路赋初值

15. 线型信号必须显性定义（）

16. 以下名称不属于 verilog 关键字的是（）
a. genvar
b. endcase
c. cmos
d. cnt

17. 当功能覆盖率达到 100%，可以说明：（）
a. 功能覆盖率对应的 DUT 响应是正确的
b. 某些令人关注的情况已经得到测试覆盖
c. DUT 的功能点已经 100%覆盖
d. 意味着验证的完整性

18. 下面表达式正确的是（）
a. A=4’df
b. C=3’d8
c. B=5’h1
d. D=3’b2

19. RTL 代码是测试点的一个重要来源（）

20. 时序电路中，既可以使用阻塞语句，也可以使用非阻塞语句（）

21. 数字电路设计中，下列哪种手段无法消除竞争冒险现象（）
a. 加滤波电容，消除毛刺
b. 增加冗余项消除逻辑冒险
c. 增加选通信号，避开毛刺
d. 降低时钟频率

22. 异步时钟数据采样的方法错误的是（）
a. 单 bit 高频时钟脉冲展宽后给低频时钟进行采样
b. 握手信号后再采样
c. 使用 fifo 隔离进行多 bit 的采样
d. 高频时钟直接采样低频时钟的多 bit 数据

23. 以下不能对多 bit 的数据总线的时钟异步处理的是：(）
a. Dmux synchronizer
b. Gray‐code
c. 寄存器同步
d. FIFO


24. 对于两个位宽相同的无符号数 a 和 b, a>b 和 a<b 两个比较器面积是一样的（）


25. 组合逻辑电路的特点是输出信号只是该时刻输入信号的函数，它是无记忆功能的。时序
逻辑电路的特点是任何时刻产生的稳定输出信号不仅与该时刻输入信号有关，而且与它过
去的状态有关（）

27. 高的功能覆盖率意味着高的代码覆盖率（）

28. 为了发现逻辑缺陷，要想到什么测什么，一定要遍历所有可能（）


29. 在 systemverilog 中，任务 task 可以调用函数 function（）

30. 下面哪个语句是可以综合的（）
a. initial 过程块
b. forever 循环语句
c. for 循环语句
d. fork join

31. 同步时序电路和异步时序电路比较，其差异在于后者（）
a. 没有触发器
b. 没有稳定状态
c. 没有统一的时钟脉冲控制
d. 输出只与内部状态有关

33. 在模块实例化语句中，悬空端口可通过将端口表达式表示为空白指定为悬空。模块的输
入端悬空值为（）
a. 0
b. x
c. 1
d. z

34. 下列电路中属于时序逻辑电路的是（）
a. 译码器
b. 计数器
c. 编码器
d. 数据选择器


35. 以下说法错误的有（）
a. 为了避免 wire 信号出现 x 态，最好是在声明时，赋初始值 0
b. 一个模块例化多次，可以使用 generatefor 循环减少代码
c. 模块例化时，需要将端口显式列出，即使某个端口未连接信号
d. 循环表达式的循环次数必须为常数

36. 某个状态下，不关心某个寄存器的输出值，那么将其设计为输出 0，可以降低功耗（）


37. 高频时钟域的数据总线（每时钟周期都变化）传递给低频时钟域，哪种同步方式正确？
（）
a. 使用握手信号进行同步
b. 使用异步 fifo
c. 使用同步 fifo
d. 使用打 2 拍进行同步

38. 同步电路设计中出现 setup time 不满足，不可以采用下面哪种措施解决（）
a. 减小信号延迟
b. Pipeline
c. 降低时钟频率
d. 增加时钟频率

39. 编写 verilog 程序时，变量的定义不可与关键字冲突（）

40. 关于亚稳态描述正确的是（）
a. 异步逻辑不会产生亚稳态
b. 采用格雷码能消除亚稳态
c. 亚稳态不会传递，所以不会导致相关逻辑处于不确定态
d. 在时钟有效延的时候外部数据未稳定，导致触发器不能判断数据电平的状态


## 机考题

以下哪个不是 SystemVerilog 为信号量（semaphore）提供的函数？

A. `new()`  
B. `get()`  
C. `put()`  
D. `delete()`

2. 运行以下 Verilog-2001 代码，输出结果是什么？
Module alu ();
    reg i ;
    initial begin
        i = (1'bx === 1'bx);
    end
    $display ("i=%x", i);
endmodule
- A. `z`
- B. `1`
- C. `0`
- D. `x`


Verilog中，`localparam`和`parameter`的区别描述正确的是？

**Choices:** A. `localparam`定义的常量可以在模块外部访问，`parameter`不可以  
B. `localparam`不能用于模块间传递参数，而`parameter`可以  
C. `localparam`在编译时不能被修改，`parameter`可以在编译时修改  
D. `localparam`只能定义整数常量，`parameter`可以定义多种类型


```
wire clk;
int a = 0, b = 0, j;

fork
begin
    while(1) begin
        a++;
        @ (posedge clk);
    end
end
begin
    for (j = 0; j < 10; j++) begin
        b++;
        @ (posedge clk);
    end
end
join_any
 a = a + b;
repeat(8) @(posedge clk);
$display("a=%d", a);

```

*题目：以下关于时钟门控（Clock Gating）技术描述错误的是（ ）。*

*选项： A. 可以通过RTL的编码风格提高时钟门控的覆盖率*  
*B. 时钟门控技术可以立即降低动态功耗，也可以有效降低静态功耗*  
*C. Clock Gating（时钟门控）技术立即通过时钟门控单元对需要工作的电路进行时钟控制，达到降低功耗的目的*  
*D. 时钟门控通常可以按照“模块级门控”和“电路级门控”两类*


eFuse通常用于以下哪种场景？

选项： A. 永久配置芯片参数或存储密钥  
B. 临时存储数据  
C. 生成时钟信号  
D. 实现高速缓存功能


DVFS技术的主要作用是？

选项： A. 增加时钟频率以提高性能  
B. 提高电源电压以增强信号驱动能力  
C. 固定电压和频率以简化设计  
D. 根据工作负载动态调整电压和频率以降低功耗

*假设Cache存取访问时间是1个时钟周期，Cache的命中率是90%，Cache未命中的代价是20个时钟周期，那么平均存储器访问时间是多少？*

*选项： A. 4*  
*B. 3*  
*C. 1*  
*D. 2*


题目：在Verilog语言中EDA仿真中，以下说法正确的是：

选项： A. 任务必须在非零时刻执行，函数不总是在仿真零时刻开始执行  
B. 任务可以在非零时刻执行，但函数总是在仿真零时刻开始执行  
C. 任务必须在非零时刻执行，但函数总是在仿真零时刻开始执行  
D. 任务可以在非零时刻执行，函数不总是在仿真零时刻开始执行


*题目：数字芯片验证中，可以根据不同电路特征，选择simulation或Formal进行验证，二者的特点描述中不正确的是？*

*选项： A. Formal采用自动推导算法，无需编写环境*  
*B. Formal受限于DUT的逻辑深度*  
*C. Formal不太适合功能能量验证*  
*D. Formal能够长死锁等形式化验证*


*题目：在使用Verilog建模SRAM时，如果SRAM深度为128，位宽为16，那么sram下列描述正确的是？*

*选项： A. SRAM可定义为：reg [127:0] sram [15:0]*  
*B. SRAM读写冲突时，必须读优先*  
*C. SRAM读写冲突时，必须写优先*  
*D. SRAM可定义为：reg [15:0] sram [127:0]*


**12. System Verilog中logic类型变量未经过赋值，初始值为?**

选项： A. x  
B. 1  
C. z  
D. 0

***13. Verilog中，-10%3的结果是***

*选项： A. -2*  
*B. 0*  
*C. 1*  
*D. -1*

**14. 关于功能覆盖率，下面的说法错误的是**

选项： A. 功能覆盖率100%意味着验证的完整性  
B. 必须及时更新功能覆盖率模型  
C. 必须时需进行适当抽象来提取属性  
D. 用例结果正确是覆盖率数据有效的前提

***15. 以下是sequential cell的（ ）***

*选项： A. INV (inverter反相器)*  
*B. BUF (buffer)*  
*C. LH/LN 高通/低通latch*  
*D. ND/NR (与非/或非)*


**16. System Verilog使用什么接口来和C语言程序交互**

选项： A. API  
B. PLI  
C. VPI  
D. DPI


**17. 以下不属于SPI总线信号的是**

选项： A. ERR  
B. MOSI  
C. SCK  
D. SS


**以下哪种方法能够优化电路的Setup时序？**

选项： A. 使用复杂的组合逻辑实现功能  
B. 增加时钟频率以提高性能  
C. 使用异步复位寄存器  
D. 在关键路径中插入流水线寄存器


**在verilog中，时间尺度定义为timescale 10ns/1ns，则5个时间单位是多少？**

选项： A. 50ns  
B. 5ns



**20. 运行下面Verilog-2001代码，h的输出结果是？**

```
module alu();
    reg [6:0] g;
    reg h;
    initial begin
        g = 7'b1000101;
        h = ~g;
    end
    $display("h=%x", h);
endmodule

```
选项： A. h=0  
B. h=2  
C. h=011010  
D. h=1

***21. 存储器如果出现亚稳态，亚稳态持续时间是多少？***

*选项： A. 大于1个时钟周期*  
*B. 小于1个时钟周期*  
*C. 不确定*  
*D. 等于1个时钟周期*


***22. 以下哪种电路可以设置false_path***

*选项： A. 模拟IP和数字系统互联接口*  
*B. 异步复位*  
*C. 异步电路*  
*D. 相同的时钟频率之间的电路*

**. I2C总线的START是如何表示的**

选项： A. SDA维持高电平同时SCL产生上升沿  
B. SCL维持高电平同时SDA产生下降沿  
C. SDA维持高电平同时SCL产生下降沿  
D. SCL维持高电平同时SDA产生上升沿

24. *在MOS管电路中，由于沟道调制效应，因此在设计高阻抗电源时，一般采用的晶体管沟道类型为（ ）沟道。*

*选项： A. 长短均可*  
*B. 长短均不可*  
*C. 长*  
*D. 短*

**25. AXI通道的outstanding设置为32，最多可以不等响应回来，发多少个命令出去？**

选项： A. 31  
B. 15  
C. 16  
D. 32


***26. 在Verilog语言中，在任务和函数中，下面描述正确的是***

*选项： A. 可以使用always块*  
*B. 任务和函数之间可以相互调用*  
*C. 可以使用initial块*  
*D. 可以使用行为级语句*


***27. Verilog语言中，`reg [3:0] a;`，则表达式 `a << 2` 的位宽是***

*选项： A. 32bit*  
*B. 6bit*  
*C. 5bit*  
*D. 4bit*

**28. 以下掉电数据会丧失的存储器是**

选项： A. SDRAM  
B. Flash  
C. EEPROM  
D. EPROM

**29. 关于Verilog generate语法，错误的是（ ）**

选项： A. for循环语句中使用的标尺变量可定义为integer  
B. 必须用genvar关键字定义for的索引变量  
C. begin...end块必须起个名字  
D. for的内容块必须用begin...end块包起来

***30. 以下关于Verilog的描述，错误的是（ ）***

*选项： A. `32'bz` 是一个32位的高阻值*  
*B. `8'h2x` 等同于 `8'b0010_xxxx`*  
*C. `12` 是一个32位的八进制数*  
*D. `6'hx` 的最高位是0*

**31. 在Verilog中，操作符有哪几种类型？**

选项： A. 单目操作符  
B. 双目操作符  
C. 多目操作符  
D. 三目操作符

**32. 以下不属于AMBA AHB总线特点的是**

选项： A. 多总线主机  
B. 突发传输  
C. 高性能  
D. 通道操作

**33. Verilog语言中可综合的语句有**

选项： A. forever循环  
B. generate  
C. always块  
D. for循环

**34. UVM factory机制中，提供的类型或者实例覆盖方法有哪些？**

选项： A. `set_inst_override()`  
B. `create_component()`  
C. `get_type_name()`  
D. `set_type_override()`

***35. 以下说法正确的是：***

*选项： A. 同步逻辑是时钟之间有固定的因果关系，异步逻辑是各时钟之间没有固定的因果关系*  
*B. 建立时间是触发器在时钟上升沿到来后，其数据输入端的数据必须保持不变的最小时间*  
*C. FPGA中可以综合实现RAM/ROM/CAM的三种资源是BLOCK RAM、触发器（FF）和查找表（LUT）*  
*D. Moore状态机的输出仅与当前状态值有关，且只有在时钟边沿到来时才会有状态变化*

**36. 下列属于Verilog系统任务的是什么？**

选项： A. `$display`  
B. `$strobe`  
C. `$write`  
D. `$monitor`

***37. STA会将设计划分为不同的时序路径，包括***

*选项： A. 内部寄存器之间*  
*B. 输入端口到输出端口之间*  
*C. 内部寄存器到输出端口*  
*D. 输入端口到内部寄存器*

**38. 以下属于提高CPU指令执行效率的有效手段的是**

选项： A. Superscalar processing  
B. Interrupt Tree  
C. VLIW (Very Long Instruction Word)  
D. Branch prediction

***39. 以下关于CPU五级流水线描述正确的是：***

*选项： A. MEM (Memory Access)：指存储器访问指令将数据从存储器中读取，或者写入存储器的过程。*  
*B. WB (Write-Back)：指将指令执行的结果写回到存储器的过程。*  
*C. IF (Instruction Fetch)：指将指令从存储器中读取出来的过程。*  
*D. ID (Instruction Decode)：指将存储器中取出的指令进行解码的过程。经过去码后得到指令需要的操作数寄存器索引，可以使用此索引从寄存器组（Register File，Regfile）中提取操作数。*

**40. Verilog可综合的循环语句包括哪些**

选项： A. forever  
B. while  
C. repeat  
D. for

## 二进制计算问题


18. *在有符号数的乘法运算中，8 ⽐特有符号数乘以 12 ⽐特有符号数，运算结果⽤多少⽐特*
*的有符号数表式则既不会溢出也不会浪费___*
*A 20*
*B 18*
*C 21*
*D 19*



23.⼀个⼋位⼆进制减法计数器，初始状态为 00000000，问经过 268 个输⼊脉冲后，此计数
器的状态为___。
A 11110101
B 11001111
C 11110011
D 11110100


1. 表示任意两位无符号十进制数需要（）位二进制数。


2. 一个 4bit 位宽的有符号数 a=4’b1001 取绝对值后的值为 abs (a)=4’b0110（）