# Verilog

```Verilog
module main(
    input I0,
    input I1.
    input I2,
    output O );
```

**wire**的电器特性：
- wire必须被**有且仅有**一个`assign`输入；
- wire可以有0个或者多个`assign`输出.
