shallow junction of the P-diffusion_N-well_P-
substrate structure for implementing a photodiode is 
proposed for an image sensor where an adequate pixel 
array arrangement is investigated. Particularly, a 
shared bus mechanism is employed to read 3D pixels in 
parallel, and also a sequential reading mechanism is 
utilized in 2D pixels in order to construct a 2D/3D-
integrated image sensor. 
 
The proposed 2D/3D-integrated image sensor includes 
photodiodes, pixel circuits, correlated double 
sampling circuits, sense amplifiers, a multi-channel 
Time-to-Digital Converter (TDC), a column decoder, a 
row decoder, a controller and readout circuits. This 
sensor chip is integrated with IR laser diodes by 
using the printed circuit board which is controlled 
by the FPGA board. Here, the 3D measurement concept 
is based on Time-of-Flight (TOF). By using the TSMC 
0.35μm 2P4M CMOS technology, 32×32-pixel/44×36-pixel 
APD 3D image sensors and 44×36-pixel 2D/3D integrated 
image sensor were implemented. The dynamic range at a 
2D mode can reach 110dB (light current :10-11A to 3 × 
10-6A) and the depth resolution can be around 4cm at 
a 3D mode where  850nm IR LEDs are used. Therefore, 
the proposed 2D/3D-integrated CMOS image sensor can 
effectively switch between 2D and 3D sensing 
operations for various multimedia capturing 
applications at high efficiency and low cost.  
 
英文關鍵詞： 2D image sensor, 3D image sensor, time of flight, 
pixel circuit, photodiode, IR LED, micro-strip 
circuit 
 
  I 
摘要 
隨著立體顯示器的發展，其相對應的立體取像、運動偵測與影像處理技術需求隨之上
升，如今 3D 影像感測系統已走向普及於人們日常生活中的各種運用。本計畫依據 3D 影像
感測系統之研究方法，從光電二極體之降低暗電流、提高響應度、提高操作速度進行研究，
最後將之建構成 2D/3D 影像感測系統並量測。研究過程中提出 CMOS 製程中淺層接面的
P-diffusion_N-well_P-substrate 架構之光電二極體適合於影像感測器，找出感測陣列最有效
的排列方式，將之運用在像素電路設計上，以共用匯流排方法來實現 3D 感測器之平行讀取
機制，並同時考量 2D 感測器之序列讀取，建構出 2D/3D 影像整合感測像素電路。 
2D/3D 影像整合感測晶片包含 2D/3D 影像感測像素電路、雙重取樣校正電路、多頻道
計時電路及行列解碼器，結合雷射光、微帶線之印刷電路板以及 FPGA 控制整合成運用
Time-of-Flight （ TOF ） 飛 行 時 間 之 2D/3D 影 像 感 測 系 統 。 本 計 畫 設 計 了
32×32-pixel/44×36-pixel APD 3D 影像感測陣列晶片以及 44×36-pixel 2D/3D 整合影像感測陣
列晶片，晶片所採用的是 TSMC 0.35μm 2P4M 的製程技術，動態範圍最高可達 110dB(光電
流:10-11A 至 3×10-6A)，深度精確度最高可達到 4cm。2D/3D 影像感測系統整合上，採用 850nm
的 IR LED，以便達成較佳的光電轉換效率以及較高的檢測準確度，未來將利用標準 CMOS
製程來製作光電二極體以及整合 IR LED，來達成高電路整合度以及低功率的目的。此計畫
所開發之 2D/3D 感測系統可達成即時高解析度取像、高動態範圍及低功率之影像感測系統
應用，未來更可運用這些研發經驗開發出更快速、更精準的 3D 空間動作偵測。 
 
 
 
 
 
 
 
 
 
關鍵詞：2D 影像感測器、3D 影像感測器、飛行時間、像素電路、光電二極體、紅外線雷射
發光二極體、微帶線電路 
  I 
目錄 
 
摘要...................................................................................................................................................... I 
ABSTRACT ....................................................................................................................................... II 
第一章 引言.................................................................................................................................. 1 
第二章 光電二極體元件模型之研究 ............................................................................................... 3 
2.1 基本光電二極體之介紹 ........................................................................................................... 3 
2.2 光電二極體接面特性 ............................................................................................................... 4 
2.2.1 光電二極體累增倍乘 ............................................................................................................ 8 
2.3 累崩型光電二極體數學驗證 ................................................................................................... 9 
2.4 陣列式佈局之累崩型光電二極體數學驗證 ......................................................................... 11 
2.5 實驗結果 ................................................................................................................................. 13 
2.5.1 單一顆光電二極體之特性曲線 .......................................................................................... 13 
2.5.2 陣列佈局之光電二極體特性曲線 ...................................................................................... 19 
2.6 提出之影像感測器使用的光電二極體 ................................................................................. 23 
第三章 2D/3D 整合影像感測像素電路 ......................................................................................... 24 
3.1 像素電路設計概念 ................................................................................................................. 24 
3.2 傳統像素電路設計與操作過程 .............................................................................................. 25 
3.3 整合像素電路設計與操作流程 .............................................................................................. 29 
第四章 2D/3D 影像感測器系統設計 ............................................................................................. 35 
4.1 系統架構 .................................................................................................................................. 35 
4.2 快速平行讀取機制 .................................................................................................................. 36 
4.3 多頻道計時電路 ...................................................................................................................... 41 
4.4 晶片佈局與規格 ...................................................................................................................... 44 
第五章 系統整合與控制 ................................................................................................................. 47 
5.1 影像感測器系統架構 .............................................................................................................. 47 
5.2 影像感測器系統的控制電路設計 .......................................................................................... 48 
5.2.1 IR LED 控制電路設計 ......................................................................................................... 49 
5.2.2 IR LED 控制電路設計 ......................................................................................................... 51 
5.2.2.1 快速平行讀取之 3D 影像感測陣列感測晶片控制電路設計 ......................................... 51 
5.2.2.2 2D/3D 整合影像感測晶片控制電路設計 ........................................................................ 52 
5.3 影像感測系統硬體整合與量測環境與結果 .......................................................................... 54 
第六章 微帶線設計 ......................................................................................................................... 62 
6.1 微帶線傳輸原理 ...................................................................................................................... 62 
  I 
圖目錄 
 
圖 1.1  2D/3D 影像感測系統架構 ................................................................................................... 2 
圖 2.1  P-N 接面光電二極體 ............................................................................................................ 4 
圖 2.2  均勻摻雜 P-N 除峭接面之空間電荷密度圖 ...................................................................... 5 
圖 2.3  均勻摻雜 P-N 接面空間電荷區中的電場 .......................................................................... 6 
圖 2.4  外加逆向偏壓的 P-N 接面示意圖 ...................................................................................... 7 
圖 2.5  累增倍乘效應[1] ................................................................................................................... 9 
圖 2.6  圓柱形光電二極體剖面示意圖 ......................................................................................... 10 
圖 2.7  矩形光電二極體剖面示意圖 ............................................................................................. 11 
圖 2.8  陣列佈局下感光元件交互影響示意圖 ............................................................................. 12 
圖 2.9  P-DIFFUISION_ N-WELL_P-SUBSTRATE I-V 特性 .................................................. 14 
圖 2.10  P-DIFFUISION_ N-WELL_P-SUBSTRATE 量測方法示意圖 ................................. 14 
圖 2.11  模擬崩潰電壓與實際量測結果比較 ............................................................................... 15 
圖 2.12  N_WELL-P_SUBSTRATE 固定面積變換週長的量測結果 ........................................ 15 
圖 2.13  N_WELL-P_SUBSTRATE 2500 UM2 比較結果 ......................................................... 16 
圖 2.14  N_WELL-P_SUBSTRATE 6400 UM2 比較結果 ......................................................... 17 
圖 2.15  N_WELL-P_SUBSTRATE 10000 UM2 比較結果 ....................................................... 17 
圖 2.16  N-WELL_P-SUBSTRATE 固定週長改變面積 ........................................................... 18 
圖 2.17  7570.97 UM2-336UM、12525.28 UM2-432UM、15450.97UM2-480UM 模擬與量測比
較 ........................................................................................................................................................ 18 
圖 2.18 8517.35 UM2-336UM、11125.7 UM2-384UM、17382.34UM2-480UM 模擬與量測比較
 ............................................................................................................................................................ 19 
圖 2.19  P-DIFFUSION_N-WELL_P-SUBSTRATE 佈局 ......................................................... 20 
圖 2.20  改變偏壓並觀察中心二極體之 IV 曲線......................................................................... 20 
  III 
圖 3.12  3D 影像感測像素電路操作時序圖 ................................................................................. 32 
圖 3.13  3D 影像感測像素電路接受到 850NM 波長光源模擬圖(0.32UA) ............................... 32 
圖 3.14  3D 影像感測像素電路無接受光源的模擬圖(8-9NA) ................................................... 33 
圖 3.15  提出之 2D/3D 影像整合感測像素電路 .......................................................................... 33 
圖 3.16  2D/3D 影像整合感測像素電路佈局圖 ........................................................................... 34 
圖 4.1  整體感測器架構圖 ............................................................................................................. 36 
圖 4.2  平行讀取機制示意圖 ......................................................................................................... 37 
圖 4.3  SENSOR AMPLIFIER 架構圖[8] ................................................................................... 38 
圖 4.4  無 SA 下負載線對像素電路造成的 DEAD TIME 影響 ................................................ 39 
圖 4.5  利用 SA 下降低負載線的 DEAD TIME 的干擾 ............................................................ 39 
圖 4.6 讀寫機制中傳輸線數量比較圖 ............................................................................................ 39 
圖 4.7 錯誤偵測發生之情況 ........................................................................................................... 40 
圖 4.8 第一種解決錯誤偵測方法(增加共同匯流排數量) ............................................................ 40 
圖 4.9 第二種解決錯誤偵測方法(感測單元模組化) .................................................................... 40 
圖 4.10  多頻道計時電路示意圖 ................................................................................................... 41 
圖 4.11  RING TDC 示意圖 ........................................................................................................... 41 
圖 4.12  RING TDC 時序圖與模擬圖 .......................................................................................... 42 
圖 4.13  RING TDC 時序圖與模擬圖 .......................................................................................... 42 
圖 4.14  RING TDC 時序圖與模擬圖 .......................................................................................... 43 
圖 4.15  編碼電路輸出至後端記憶陣列 ....................................................................................... 43 
圖 4.16  32×32-PIXEL APD 之 3D 影像感測陣列佈局平面圖 .................................................. 44 
圖 4.17  44×36-PIXEL APD 之 3D 影像感測陣列佈局平面圖 .................................................. 45 
圖 4.18  44×36-PIXEL 2D/3D 整合影像感測陣列佈局平面圖[15] ............................................ 46 
  V 
圖 5.23  2D 量測結果(日光燈照射下的環境)............................................................................... 59 
圖 5.24  2D 量測結果(無光黑暗環境) ........................................................................................... 60 
圖 5.25  波長 585NM 光直射 ......................................................................................................... 60 
圖 5.26  波長 1020NM 光直射 ....................................................................................................... 60 
圖 6.1 基本的平面微帶傳輸線種類 ................................................................................................ 63 
圖 6.2 APP CAD 微帶線傳輸軟體介面 .......................................................................................... 63 
圖 6.3 APP CAD 微帶線設計操作步驟 .......................................................................................... 63 
圖 6.4 微帶傳輸線的 3D 結構圖 .................................................................................................... 64 
圖 6.5 微帶傳輸線的電場與磁場分佈圖 ........................................................................................ 65 
圖 6.6 使用於快速平行讀取之 3D 影像感測陣列晶片的電路板佈局圖 ..................................... 65 
圖 6.7 使用於 44*36-PIXEL 2D/3D 整合影像感測晶片的電路板佈局圖 .................................. 65 
圖 6.8 電壓與電流在偶極天線上的駐波情況 ............................................................................... 66 
圖 6.9 偶極天線的 E 場型 .............................................................................................................. 67 
圖 6.10 偶極天線的 
H
場型 ........................................................................................................... 67 
圖 6.11 多迴路偶極天線之結構示意圖 ......................................................................................... 68 
圖 6.12 多迴路偶極天線在頻帶內間隙變化之實部與虛部阻抗圖 ............................................. 68 
圖 6.13 多迴路偶極天線在頻帶內長度變化之返回損失阻抗頻寬圖 ......................................... 69 
圖 6.14 多迴路偶極天線在頻帶內寬度變化之返回損失阻抗頻寬圖 .......................................... 69 
圖 6.15 多迴路偶極天線之返回損失圖 ......................................................................................... 70 
圖 6.16 多迴路偶極天線在頻率 470MHZ 之 3D 場型圖 ............................................................. 70 
圖 6.17 多迴路偶極天線在頻率 860MHZ 之 3D 場型圖 .............................................................. 71 
圖 6.18 多迴路偶極天線在頻段內之增益變化圖 ......................................................................... 72 
圖 6.19 多迴路偶極天線在數位電視頻帶內的接收度 ................................................................. 72 
 
  1 
第一章 引言 
目前 2D 影像感測器技術已相當成熟且藉由 CMOS 製程易於整合週邊零組件達到低成
本進而普及。隨著立體顯示器及體感裝置的發展，其相對應的立體取像、運動偵測與影像
處理技術需求隨之上升，如今 3D 影像感測器系統已走向普及於人們日常生活中的各種運
用，例如立體動畫人物的製作、外科整形量測、古董藝品或商品之數位化以及工業逆向工
程、典藏品的數位化、人體量測與醫療、3D 遊戲動畫及逆向工程等。因此，開發出一套具
有普及前景之 3D 影像感測器系統將具有市場優勢。依據各種現行之 3D 量測技術，我們採
用了飛行時間(Time-of-Flight)的方法，此種技術是利用一道平行光投射至被測物，再計算經
由被照物表面所反射回來的光線的時間並換算出相對之距離，即可得出被測物體表面的形
狀，而後再利用 3D 軟體將重建表面分佈資訊轉換成立體形狀的排列，就可以得出被測物的
3D 立體影像。此方法的優點之一是成本比較便宜，由於計算光程差的原理，同時兼顧能拍
攝快速移動物體以及高解析度的優點。 
 
本計畫主要是針對有關 3D 影像感測器進行研究，其中包括了光電二極體模型的建立、
像素電路的研究、以及建立整體系統運作流程。在應用上，本期計畫將系統加入傳統 2D 影
像感測器，實現一種新穎的 2D/3D 整合影像感測器，於同一顆 CMOS 晶片具有擷取 2D 影
像與 3D 影像的功能，仍保有高速高解析度的優點。在光電二極體的選擇上，考量到 CMOS
製程與影像感測器的整合度與元件模型研究成果，決定以 P-Diffusion_N-Well_P-substract 架
構為主體，輔以研究成果之 2D/3D 整合影像感測電路，設計出一種新式的影像感測電路，
不僅在 2D 影像感測上具有高動態範圍與高線性度，在 3D 影像感測上也兼具有高速擷取與
低雜訊干擾等優點。3D 影像的建立以 Time-of-Flight(TOF)為基礎，利用計時電路計算物體
的表面深度，根據元件研究成果，利用 850nm 波長範圍的光源可得到最好的光子偵測率，
因此利用 850nm LED 組成照光陣列，結合設計之 2D/3D 整合像素電路以及後端計時電路，
可有效建構出拍攝物體之 3D 影像。在 2D 影像偵測上則採用傳統的被動光偵測，將像素電
路操作在 2D 模式下，將像素電路所偵測之灰階值讀取出來，即可得出物體 2D 灰階值影像。
在整體系統核心控制上，使用 Altera 公司所出產的 DE2-70 多媒體開發平台為核心，作為晶
片與週邊系統的控制。圖 1.1為 2D/3D影像感測系統架構，接下來將針對本研究計畫成果
逐一說明。 
 
  3 
第二章 光電二極體元件模型之研究 
 
影像感測器第一環節就是感光元件的設計與近似模型的建立，我們在此章針對光電二
極體物理特性、模型的建立作介紹。 
 
2.1 基本光電二極體之介紹 
本章介紹 P-N 接面光電二極體的基本物理特性。光電二極體為一種光子偵測元件，可
以依照操作模式及需求，將光子轉換為電流或電壓訊號。當 PN 接面二極體操作在反偏電壓
下，此時若是有一能量大於材料帶溝 Eg的光子照射到光電二極體空乏區下，所產生之電子
電洞對由於受到的電場相反，致使電子電洞分開，個別進入 n 型及 p 型中性區，形成光電
流，再接一個電流放大器即可準確的測量光電流，光電流的大小和吸收的光子數目成正比。
如圖 2.1 為一種基本 P-N 接面的光電二極體，另外也有提出 Geiger-mode 的 avalanche 
photodiode（Geiger-mode APD），此種光電二極體的操作原理是將光電二極體操作非常接
近崩潰電壓的區域，增益值可視為無限大，受到光而產生的電子電洞對會快速地增加，在
這個模式下只要有微弱的光源照射就可以產生極大的脈衝電流，產生的光電流呈現指數的
成長。當逆向偏壓持續升高，光電流產生的速度也會越快，常用於偵測相當微弱的光電訊
號或是極快速的操作光電模組，並且可以利用現今的標準 CMOS 製程進行量產，對於影像
感測器可以提供低成本、高操作速度，非常適合應用於本計畫中的 TOF 深度感測。 
在實際設計上，除了本身製程材質的影響，幾何形狀也是其中一項重點，在不同形狀
設計下會使得內部電場變化，進而改變崩潰電壓。目前光電二極體在設計的重點上主要針
對離子佈植濃度、形狀與週長、佈局技巧、接面結構，本計畫由於建構於 TOF 基礎上，需
要像素電路快速反應偵測到的光子，操作在蓋格模式下可得到更快的操作速度，若是可以
承受在越高的逆向偏壓下，則對反應速度有正向提昇。因此試圖尋找一具有高崩潰電壓、
光電轉換效率、電流增益以及低暗電流雜訊的光電二極體。在量測上使用 HP-4156B 半導體
參數儀量測光電二極體 I-V 曲線，對於所推導的預測崩潰電壓模型進行驗證，接下來則會討
論建構光電二極體物理模型的過程。 
 
  5 
因為正負空間電荷密度的分隔，在空乏區中會產生電場。圖 2.2 為假設均勻摻雜濃度
及近似除峭接面時，在 P-N 接面中的體積電荷密度的分佈圖。 
 
 
圖 2.2  均勻摻雜 P-N 除峭接面之空間電荷密度圖 
 
 
P 端的電場大小可以由式 2.2 表示，在 N 端的電場大小可以由式 2.3 表示 
 
  0 xxxxqNE pp
S
A

                    (2.2) 
  nn
S
D xxxx
qN
E  0

                     (2.3) 
 
圖 2.3 為空乏區中的電場圖，對此幾何結構而言，電場方向是由 N 型區指向 P 型區的
方向，或是在-x 方向。對均勻摻雜的 P-N 接面而言，電場為穿過接面距離的線性函數，且
最大值電場是發生在接面處，即使沒有電壓加諸於 P 型區與 N 型區之間，在空乏區中仍然
會有電場存在。若加了反向偏壓，則會使電場增大，我們把 P 端和 N 端的空乏區大小進行
加總，和最大電場相乘，也就是在(2.2)和(2.3)中的 x 用 0 帶入如式(2.4)所表示，算出圖 2.3
中的三角形面積，我們也可以得到內建電位大小，如式(2.5)所表示。 
 
s
pA
s
nD
xqNxqN
E

                          (2.4) 
 
  7 
 
表 2.1  符號說明 
biV :內建電位勢 q :電荷量 
AN :受體濃度 s  :介電常數  
DN :電荷量 E , maxE :電場, 最大電場 
W , DmW :空乏區, 最大空乏區 RV :外加偏壓 
px , nx :P 端,N 端空乏區  
 
圖 2.4 顯示具有逆向偏壓 VR 的 P-N 接面，在中性區 P 與 N 型區中的電場基本上為 0，
這意謂著由於外加偏壓的作用，空間電荷區中電場必頇升高且高於熱平衡值。電場是源自
於正電荷且在負電荷處終止;這表示如果電場升高，正電荷數與負電荷數必頇增加。對於已
知的摻雜濃度，只有當空乏區電荷的寬度增加，空乏區的正電荷及負電荷才會增加。因此
空乏區的寬度 W 會隨著逆向偏壓 VR 的升高而變寬。在這裡假設本體 N 型區與 P 型區中的
電場大小為 0。 
 
 
圖 2.4  外加逆向偏壓的 P-N 接面示意圖 
 
另外由於外加偏壓 VR 的影響，總空乏區的大小可以改由式(2.9a)表示，這情形顯示當
外加逆向偏壓越大，空乏區的寬度會增加，最大空乏區大小也和外加偏壓成正比的關係。
另外崩潰電壓的大小可以由式(2.9b)得到。 
  9 
 
M 為累增倍乘的電流增益大小，Iphoto 為光電流大小，Idark 為暗電流大小，Iphoto_unity 為電
電流的參考單位，同理得知 Iphoto_unity 為暗電流的參考單位，量得了以上四個參數，就可以
得到該元件累增倍乘的增益大小。 
 
 
圖 2.5  累增倍乘效應[1] 
 
2.3 累崩型光電二極體數學驗證 
為要求預測模型精準度，推導的模型將考慮光電二極體表面形狀、陣列影響等各種可
能影響物理特性之因素，並以實際下線晶片實際量測觀察找出面積與周長的關係，並量測
各種不同接面結構之改變，歸納出趨勢圖之後，對參考文獻[3],[4]公式進行補充修正，得出
累崩型光電二極體之預測崩潰電壓模型，在推導初步，將先針對單一顆光電二極體進行崩
潰電壓的推導，再延伸為陣列佈局下的預測崩潰電壓公式。 
首先利用 Gauss low 計算出電場的大小，如式(2.13a)所示，介電係數εs 乘上電場 E(r)
再乘上面積，等於電荷量 q 乘上摻雜濃度 N 乘上體積，左側的面積除以右側的體積為空乏
區寬度，如(2.13b)(2.13c)所示，得知電場大小後由圖 2.6 得知，圓柱形光電二極體之空乏區
為式(2.13c)中的∫v dv，而周圍 P-N 接面的表面積為∫s ds，得出電場大小後可由式(2.9b)得
出崩潰電壓。 
  11 
 
在實驗的部份，為了觀察出週長與面積之間關係的趨勢，藉由實際下線各種不同周長
與面積之矩形光電二極體，量測 I-V 特性曲線後進行歸納並整理，圖 2.7 為光電二極體的剖
面示意圖，x 和 y 為光電二極體扣掉空乏區長度的邊長，w 為空乏區的寬度。然後根據其電
性的趨勢，再利用式(2.13)的方式改變其計算的範圍∫v dv 和∫s ds 可以得到新電場大小之數
學模型如式(2.16)。 
 
xydxy
WwxwydWxwyqN
E
regiondepletionforvolumeqN
areajunctionpnE
dvqNdsE
s
s
vs











 
)22(
)2()2(]2)2[(
)___()/(
__
0



                  (2.16) 
 
 
圖 2.7  矩形光電二極體剖面示意圖 
 
2.4 陣列式佈局之累崩型光電二極體數學驗證 
在設計研究上，觀察不同接面結構之光電二極體 Array Crosstalk 的影響，量測在 Array 
Crosstalk 的影響下光電二極體的電性，以找出光電二極體在何種結構、形狀下，可具有最
高的崩潰電壓。由於蓋格模式的速度取決於光電二極體可操作的偏壓，當崩潰電壓越高，
意味著光電二極體可操作在更高的速度與得到更大的光電流，使得感光元件更符合 3D 影像
  13 
(2.18)，得出陣列佈局下預測崩潰電壓模型，其中 S 為光電二極體之間的距離，A 為形狀決
定的 Crosstalk 因數，C 為製程影響參數，這部份以實際量測結果反推而得。 






























A
s
c
V
Rd
dWRdR
W
qN
W
RRd
WdWRdRqN
VV
Dm
s
Dm
s
BD






2/))((
62/1
2
)()(
2/1)(
22
2
22
              
(2.18)
 
 
2.5 實驗結果 
主要量測的項目如下： 
(1)單一光電二極體之特性，先得出沒有其他二極體干擾下，單顆光電二極體的電氣特
性。 
(2)Array Crosstalk 的影響：以 3×3 陣列大小進行晶片佈局，改變周圍 8 顆二極體施加的
偏壓大小，量測出中間二極體元件的電性變化以觀察 Array Crosstalk 的影響。 
(3) 以不同接面的幾何特性來印證所推的數學模型正確性：由推論出的數學模型和量測
結果比較其準確性。 
(4) 不同波長的光源陣列之下對崩潰電壓的影響：針對不同光源對光電二極體陣列進行
照射，觀察陣列的電性。使用無光源、日光燈、雷射光三種方式，測量出對各種不同接面
結構陣列之電性。 
(5) 不同面積變換周長在有加 N-well Guard Ring 下的電性。 
儀器以 HP-4156B 半導體參數儀進行量測，量出光電二極體 I-V 特性曲線進行整理歸
納，並與推導公式進行驗證。 
 
2.5.1 單一顆光電二極體之特性曲線 
圖 2.9 是 P-diffusion_N-well_P-substrate 固定面積變換周長的崩潰電壓。量測的方式是
以 P-diffusion_N-well 作為二極體 P 端與 N 端，改變這兩端的偏壓大小，P-substrate 接地來
觀察其 I-V 特性曲線，量測方式如圖 2.10 所表示。其元件的規格、模擬結果、量測結果之
比較如表 2.2 所示。 
  15 
 
圖 2.11  模擬崩潰電壓與實際量測結果比較 
 
圖 2.12 為相同接面結構 N_well P_substrate 光電二極體且固定感光面積的條件下，不同週
長對於崩潰電壓的量測數據。分別為面積 2500 um2、6400 um2、10000 um2 的佈局。表 2.3 為
量測結果和模擬結果比較。圖 2.13、圖 2.14 和圖 2.15 分別為固定面積佈局但不同週長量測結
果和模擬結果之比較曲線圖，從這些結果可得知在相同面積不同週長情形下，崩潰電壓隨著
週長成反比。 
 
圖 2.12  N_well-P_substrate 固定面積變換週長的量測結果 
  17 
 
圖 2.14  N_well-P_substrate 6400 um2 比較結果 
 
 
圖 2.15  N_well-P_substrate 10000 um2 比較結果 
 
圖 2.16 為 N-well_P-substrate 相同接面結構不同感光面積的條件下，固定週長改變面積之
崩潰電壓的量測數據。分別為周長 336 um、432 um、480 um 的佈局，表 2.4 為量測結果和模
擬結果比較，圖 2.17 和 2.18 為量測結果和模擬結果之比較曲線圖，從比較曲線圖可得知在固
定週長下，崩潰電壓會和感光面積成正比。 
 
 
 
 
 
 
  19 
 
 
圖 2.18 8517.35 um2-336um、11125.7 um2-384um、17382.34um2-480um 模擬與
量測比較 
 
以上的量測和比較之結果是 N-well_P-substrate、 P-diffusion_N-well_P-substrate 兩種光
電二極體在固定面積變換周長以及固定周長變換面積的條件之下的 I-V 特性曲線，我們可以
從許多組的量測數據觀察出來，在相同面積的條件下，周長越長會導致整體之崩潰電壓稍微
下降，面積的增加可以讓整體崩潰電壓上升。這實驗的結果也和我們數學模型所計算的趨勢
符合。由於固定面積變換周長和固定周長變換面積的方式可讓我們得到以上此特性趨勢，我
們可以知道單一光電二極體如果要得到最大的崩潰電壓值，圓型的接面結構是最好的選擇，
因為它周圍所造成的影響是最少的，它有最小的周長和最大的面積大小。 
 
2.5.2 陣列佈局之光電二極體特性曲線 
得出單一顆光電二極體預測模型後，接著針對陣列式佈局下光電二極體的特性改變進行
研究，由於前面得出的結論皆是以圓形為最佳設計，因此下線階段皆以圓形為基礎，以 3×3
較小的矩陣進行初步的概念驗證，控制外部八顆光電二極體偏壓，並觀察中心的光電二極體
之 I-V 特性曲線變化，將觀察到之數據整理歸納並與推導之公式作比較。 
圖 2.19 為 P-diffusion_N-well_P-substrate 陣列佈局，將 P-substrate 統一接地後，控制外部
二極體反偏電壓，得出中心光電二極體因為電場干擾而改變的 I-V 特性曲線，觀察到的特性
曲線如圖 2.20，當外部偏壓越高的時候，電場耦合效應越強烈，中心的光電二極體崩潰電壓
因而下降。如圖 2.21 為 N-well_P-substrate 的陣列佈局，圖 2.22 為量測之崩潰電壓，同樣也
觀察到崩潰電壓下降，將量測到的崩潰電壓代回式(2.18)，反推出製程參數 c，再對 c 作圖觀
察其趨勢，如圖 2.23，發現在高偏壓的時候，所提出的預測模型非常準確，c 可穩定在 5×10-5
  21 
 
圖 2.22  改變偏壓並觀察中心二極體之 IV 曲線 
 
 
圖 2.23  改變偏壓並觀察中心二極體之 IV 曲線 
 
    當周圍光電二極體偏壓越高，同時對中心光電二極體提供的電場干擾也就越大，導致中
心光電二極體崩潰電壓越來越小，這對於 3D 影像感測系統所需要的功能相違反，需要一個
具有高承受反向偏壓能力的光電二極體，如此才能承受在更高偏壓的蓋格模式，得到更快的
操作速度，以及大的光電流增益，因此本計畫中提出以 N-well guard ring 保護中心光電二極
體，降低電場干擾，穩定原本的崩潰電壓。下圖 2.24 為以 P-diffusion_N-well_P-substrate 為基
礎，以 N-well 材質將中心二極體圍住，觀察特性曲線如圖 2.25，可以觀察到崩潰電壓幾乎沒
有任何改變，可以有效達到阻絕電場干擾的功能。 
 
 
圖 2.24  P-DIFFUSION _N-WELL_P-SUBSTRATE 結構且具有 N-WELL GUARD RING 保護 
  23 
2.6 提出之影像感測器使用的光電二極體 
所使用的像素電路可切換在 2D 影像感測模式與 3D 影像感測模式，並經由改變光電二極
體 P 端偏壓與像素電路控制訊號而在兩種模式之間切換，兩種模式分別有所注重的效能與設
計重點，為了有效地整合 2D 和 3D 感測器，由於在兩種模式間切換時，光電二極體需在極大
的負電壓與接地之下操作，若直接將光電二極體 P 端接上負電壓，將會使得整個晶片 P 基底
受到影響，因此提出使用 P-diffusion_N-well_P-substrate 將光電二極體 P 端與晶片 P 基底隔開，
當操作在 2D 模式下，光電二極體的 P-diffusion 和 P-substrate 都操作在 0V，此時，形成兩個
PN 接面，相當於兩組操作在一般逆向偏壓的光電二極體， 一組是接收短波長的光源，另一
組是接收長波長的光源。當操作在 3D 模式，P-diffusion 和 P-substrate 分別輸入極大的負電壓
和 0V，P-diffusion_N-well 形成一崩潰二極體，而 N-well_P-substrate 則形成一般逆向偏壓的
光電二極體。因此當操作在 3D 模式時，主要是以 P-diffusion_N-well 來偵測光子。下圖 2.29
為使用的光電二極體佈局，圖 2.30 為 P-diffusion_N-well_P-substrate 在各種不同直徑下圓形光
電二極體之 I-V 特性曲線。 
 
圖 2.29  P-DIFFUSION N-WELL P-SUBSTRATE 接面結構佈局圖 
 
-0.000001
-0.0000008
-0.0000006
-0.0000004
-0.0000002
0
0.0000002
-9.6 -9.5 -9.4 -9.3 -9.2 -9.1 -9
Voltage(V)
C
ur
re
nt
(I
)
20 um - 1256 um^2
15 um  - 706.5 um^2
10 um - 314 um^2
 
圖 2.30  P-DIFFUSION_ N-WELL_ P-SUBSTRATE 在不同直徑下圓形光電二極體之 I-V 
特性曲線 
  25 
 
圖 3.1  2D/3D 整合像素電路概念示意圖 
 
由於單一像素電路中電晶體數目與光電二極體使用數量減少，大幅減少元件總數，並
且由於功能上的整合，使得面積可以大幅縮減，功率也可以減少許多，週邊整合的控制系
統也可以簡化許多， 
 
 
3.2 傳統像素電路設計與操作過程 
在提及整體像素電路設計前，首先要先瞭解像素電路在 2D 的操作模式，與 3D 操作模
式的差異與各自的重點設計規格，目前像素電路的設計主要分為兩種，主動式與被動式像
素電路，差別在於有無使用 reset 電晶體清除上一個讀取週期殘存電荷訊號，在主動式的像
素電路設計上，由於多了一個主動清除訊號的元件，因此可穩定控制訊號的輸出準位與抑
制雜訊，又由於 CMOS 電路製程的發達，在電路上可輕易達到像素電路與光電二極體整
合，所以現今絕大多數的像素電路主要使用主動式像素電路，被動式像素電路主要則是面
積較小，光電二極體可以容納較大的感光面積，但由於現今在解析度不斷上升的影像感測
器需求上，訊號傳輸線的負載也越來越高，傳輸過程的雜訊比也同時正比上升，因此被動
  27 
 
Reset
2D gray level
Light trigger
Strong Weak
 
圖 3.3  傳統 2D 影像感測器運作過程 
 
2D 影像感測器主要是要擷取物體的灰階資訊，所以動態範圍為其主要所考量的因素，
如何提升動態範圍為 2D 影像感測器的首要目標。在電路中，光電二極體可視為一完美電
流源與一電容並聯組合，電流源 I photo 為照光後光電二極體所產生之光電流，電荷會經由
此光電流之路徑進行放電，當寄生電容上之累積電荷 Q 經由放電過程而完全放空後，端點
電壓VIN會降到最低點，此時即使有光電流繼續流動，亦不會對VIN造成任何改變，此即為
光電二極體的飽和現象。在圖 3.4 左下角中，在相同的光電二極體及相同積分時間下，I 
photo的大小決定了飽和現象的發生時間，I photo越大則越容易產生飽和現象，I photo越小
則越不易進入飽和。因此，可以承受的 I photo 愈大，動態範圍就愈大。 
 
 
圖 3.4  電荷補充機制之 2D 影像感測器架構[6] 
 
文獻[6]提出電荷補充機制來延緩光電二極體的飽和現象，以一迴授電路對光電二極體
持續補充電荷，延緩光電二極體飽和時間，以圖 3.5 所示，當飽和現象發生時，光電二極
體 N 端不再繼續放電，因此像素電路輸出也不會產生變化，如同輸出電壓對光電流之曲線
Ⅳ。利用此機制延緩飽和時間，從而由圖中曲線Ⅳ形成曲線Ⅲ。 
 
  29 
Reset
N
Light trigger
3D pulse trigger
 
圖 3.7  傳統 3D 影像感測器運作過程 
 
 
 
3.3 整合像素電路設計與操作流程 
在像素電路的整合上，如 3.1 節提到，本計畫提出一種新穎的整合像素電路設計，將
像素電路切換在 2D/3D 模式之間，並且皆考慮入 2D 的高動態範圍與 3D 的快速運算。分別
設計各自需求與操作時序，再允以合併在同一個電路內。所採用的概念基礎為同一顆光電
二極體可經由外部電路的控制下，反偏在一般逆偏模式與蓋格模式。在 2D 影像所注重的
是動態範圍，因此修改文獻[6]中的電荷補充機制，使用 M2 進行 2D 模式的控制，M3 則形
成一個迴授電路對光電二極體 N 端補充電荷。所使用的 2D 像素電路如圖 3.3，首先將光電
二極體 P 端接地，將光電二極體操作在一般反向偏壓狀態，當 Reset 為低準位時，M1 開
啟，將 N 端充電至 VDD 以清除前一個工作週期留下的殘存電荷，接著在將 M1 關閉，使
2D 像素電路準備偵測光子，如果此時有光子射入，光電二極體便產生光電流，對光電二極
體寄生電容進行放電，在 N 端產生電壓平穩下降的訊號，此下降趨勢與入射光源有一定規
律，因此可作為物體表面灰階值資訊，將此資訊經由 M6 作一 source follower，偵測到的灰
階值資訊經由控制開關M7輸出到後端取樣電路，電荷補充單元M3形成一個受光電二極體
N 端控制的電流源，當光電二極體 N 端電壓越低，便產生一更大的電流對光電二極體寄生
電容進行電荷補充，寄生電容會因為此電荷補充機制而延緩飽和時間，可有效延長動態範
圍。如圖 3.9 為模擬的動態範圍，橫軸是光電二極體所產生的光電流，縱軸為像素電路的
輸出，與圖 3.10 未使用電荷補充機制的模擬比較貣來，動態範圍不僅線性度較高，而且動
態範圍提昇到 110dB。 
 
  31 
3D 深度感測器主要是偵測物體的深度資訊，若是感測器的像素陣列愈大其偵測速度就
必頇愈快，將每個像素的深度資訊可以快速地傳送至後端輸出，一般 3D 深度感測器在操
作時，光電二極體逆向偏壓會操作在接近崩潰電壓，即所謂的蓋格模式。這時候只要光電
二極體一偵測到光子，便會產生極大的光電流，使得後端電路較易取得偵測光子的時間
點。 
圖 3.11 為本論文所提出之 3D 影像感測像素電路，本像素電路將改良自一簡單 passive 
quenching 的架構[7]，此像素電路架構是利用光電二極體接受到雷射，導致崩潰後所產生
之光電流，經由回饋機制 M4 使反向器快速形成一高準位脈衝輸出，此輸出作為後端計時
電路停止計時之依據，可達到高速 3D 影像感測電路。 
如圖 3.12，當 3D 像素電路開始操作，將光電二極體反向偏壓至蓋格模式，首先 Reset
將 M1 開啟，清除光電二極體 N 端上一個工作週期殘存電荷並反向偏壓到 VDD，反相器輸
出控制著 M4，與 3D control 控制的 M5 形成一放電路徑，M4 為迴授電路對反相器的輸入
進行一箝制。由於 M4 為 PMOS，當反相器輸出為低準位時，M4 會打開對反相器輸入作一
預先放電動作，提高反相器輸出準位到接近 1/2VDD，同時逐漸將 M4 栓鎖住，最後反相器
輸入與輸出會停在接近 1/2VDD，此時 3D 像素電路進入偵測光子階段，若像素電路偵測到
光子，由於蓋格模式的緣故會產生一個極大的光電流，又由於反相器輸出已經相當接近
1/2VDD，因此可以縮減偵測時間，減少從光子入射到像素電路實際輸出的間隔時間。 
 
3D control
Reset
3D control
3D time triger
-Vlow
M1
M4
M5
M8
N
P
 
圖 3.11  提出之 3D 影像感測像素電路 
 
  33 
 
圖 3.14  3D 影像感測像素電路無接受光源的模擬圖(8-9NA) 
 
結合上述，當光電二極體操作偏壓低於崩潰電壓時，只是一般的感光二極體，受光強
度與產生電流有一定規律可尋，因此可作為讀取物體表面灰階值的感光裝置，在一個 2D
像素電路所要求的是提高其動態範圍與線性度，因此我們引入電荷補充機制提昇動態範圍
與線性度。若光電二極體操作偏壓近於崩潰電壓時，就稱為蓋格模式光電二極體，此狀態
下即使接到微小的入射光，也會產生非常大的光電流，以 850nm 光源照射，就能產生
0.32uA 的光電流，適合應用於高速應用上，由於設計的感測器是建立在 TOF 計時基礎上，
所以 3D 像素電路所要求的是提高其訊號偵測速度，所整合出最佳化的 2D/3D 像素電路架
構如下圖 3.15。設計的 2D/3D 影像感測像素電路將 2D 灰階值輸出與 3D 輸出隔開，並使用
M7 與 M8 分別控制輸出，而所提出的電路架構無論操作在 2D 或 3D 模式下，都是以負回
授機制來控制電荷補充電晶體與箝制電晶體，來達到高動態範圍與高偵測速度，圖 3.16 為
像素電路佈局圖。 
Reset
3D control
2D gray level
3D parallel reading
2D row 
select
3D control
2D control
-Vlow
M1
M2
M3
M4
M5
M6
M7
M8
N
P
 
圖 3.15  提出之 2D/3D 影像整合感測像素電路 
 
光電二極體 N 端電壓 
像素電路輸出 pulse trigger 
  35 
 
第四章 2D/3D 影像感測器系統設計 
本計畫採用一種常用的技術建構 3D 影像感測系統：Time-of-Flight（TOF），配合經過
調變之脈衝雷射光，此種技術的作法是利用一道平行光投射至被測物，計算經由被照物表
面所反射回來的光線的時間並換算出相對之距離，即可得出被測物體表面的形狀，其後再
利用 3D 重建軟體，將其表面分佈之資訊轉換成立體形狀的排列，就可以得出被測物的 3D
立體影像視覺效果，其優點之一此種方法成本比較便宜，並且由於計算光程差的原理，同
時兼顧了可以拍攝快速移動物體以及高解析度的優點，隨著目前影像感測晶片以及晶片封
裝技術的進步，可同時把雷射光源以及影像感測電路整合在同一系統，達成了 3D Camera
的目標。本計畫提出一種可增快 TOF 速度的佈線機制，允許在同一週期內平行讀取大量的
資料量，可有效增快系統速度。以及在後端計時電路上，使用多頻道計時電路，與快速平
行讀取機制可有效組成一種 3D 影像感測器。 
 
4.1 系統架構 
整體架構如圖 4.1，在 3D 系統部份，當外部一個共用 start 訊號送入晶片中，同時觸發
外部 LED 照光系統對待測物體進行照光，同時晶片內部之計時電路(Time to Digital 
Converter)開始計時，待光電二極體感測到自物體反射光源，像素電路即發出脈衝訊號致使
計時電路停止計時，經由 SA（Sensor Amplifier）減少負載線的干擾，將個別之深度資訊寫
入後端記憶矩陣中，最後藉由 MUX 讀出。在 2D 系統部份，像素電路接受到光源而開始進
行放電，經過一主動放大電路，將訊號傳入後端的 CDS(Correlated Double Sampling)電路作
定格雜訊去除的動作，確保重置電壓與訊號電壓之間的 offset 是固定的，輸出不會被製程
漂移所影響，最後藉由 source follower 電路降低晶片 PAD 負載由外部儀器讀出灰階值。第
一部份為平行讀取機制設計，第二部份為多頻道計時電路設計。 
  37 
判讀出為 P1 與 P6 觸發，而不會錯誤判讀為其他像素電路。在後端計時電路的判斷電路
上，使用 AND 閘，將各個座標上的光電二極體會觸發的四條傳輸線接在各自的 AND 閘
上，當四條傳輸線輸出為 1 時就表示該座標上的光電二極體觸發。 
 
 
圖 4.2  平行讀取機制示意圖 
 
為減少像素電路至後端讀取電路中，過長傳輸線的負載對像素電路 dead time 造成的影
響，以及本身像素電路預放電設計的製程漂移影響，參考文獻[8]中 sensor amplifier 設計，
如圖4.3，設計核心為中央的兩個反相器，當預充電階段時PRE_CH打開，預先將傳輸線充
電至 1/2VDD，在工作階段時，若 BL與 BLB 電壓有些許落差，會立即打開 M0 使得兩個反
相器開始工作，並開始將兩條傳輸線快速拉扯至 VDD 與 GND。加入在平行讀取機制
common bus 加速訊號傳遞的時間。由於 SA 為一差動設計，將 common bus 充電到 1/2VDD
的設計與 3D 像素電路內部的迴授機制互相配合，將傳輸線預先拉至 1/2VDD，也降低
common bus 上的負載對像素電路 dead time 的影響。當像素電路陣列不超過一定大小下，
也就是傳輸線不長的話，傳輸線所引入的負載小至可以忽略，若系統應用於高解析度上，
例如 352×288 之下，傳輸線所帶來的延遲足以在後端計時電路造成錯誤計時，圖 4.4 與圖
4.5 為電路模擬有無 SA 的情況下，可以明顯看出在傳輸速度上的差距。 
此平行讀取機制可在任何不同時觸發或是任何同時觸發之情況下，都可以感測並判讀
出。此外可有效降低佈局中的傳輸線數量，如圖 4.6 所示，以矩陣 M 列 N 行大小的感測單
元MxN陣列，分別計算平行讀取機制和一般讀取機制之間傳輸線的數量。傳統讀取機制中
的每一個感測單元對應每一條傳輸線，其傳輸線的數量為 MxN 條(圖 4.6 中藍線所示)，而
本機制所需的傳輸線數量為  (M+N-1)x2+(M+N)= (M+N) x 3 -2 條(圖 4.6 中紅線所示)，將
  39 
 
圖 4.4  無 SA 下負載線對像素電路造成的 DEAD TIME 影響 
 
 
圖 4.5  利用 SA 下降低負載線的 DEAD TIME 的干擾 
 
 
圖 4.6 讀寫機制中傳輸線數量比較圖 
  41 
4.3 多頻道計時電路 
外部控制電路同時控制照光系統與 3D 影像感測器，當發出 start 訊號使得 3D 影像感測
器開始計時並準備接受由物體反射光，同時照光系統也開始對物體照明，感測器內部的計
時電路就是為了計算由光源發射到物體上，再反射回晶片上所經過的時間，3D 影像感測系
統上面臨的另一問題則是計時電路的數量，若要使用傳統的計時電路[9]，一個像素電路要
單獨對應一個計時電路進行 TOF 深度的計算，這樣也導致了在高解析度應用上的限制：計
時電路本身會佔掉佈局大部分面積與功率消耗，因此使用多頻道計時電路作為像素電路陣
列的計時核心，以一個核心振盪器同時對多個像素電路計時。圖 4.10 為提出之多頻道計時
電路示意圖。 
 
 
圖 4.10  多頻道計時電路示意圖 
 
參考文獻[10]的設計，本計畫使用一15階Ring TDC作為多頻道計時電路之核心，如圖
4.11，由 14階反相器以及一個NAND閘所構成，當讀取到外部晶片輸入 start 訊號，輸入的
start 使得電路內部開始震盪，並每一階反相器輸出皆經由 XOR 編碼，輸出結果如圖 4.12。 
 
 
圖 4.11  RING TDC 示意圖 
  43 
 
當 Ring TDC 計數低準位（fine result）時，將最後一位元的結果當作是 4-bit counter 的
輸入，繼續計數高準位（coarse result），如圖 4.14b。最後由 4-bit 的低準位結果與 4-bit 的
高準位結果組成一組 8-bit 的時間資訊。 
 
     
(a)                                  (b) 
圖 4.14  RING TDC 時序圖與模擬圖 
(a)編碼電路的低準位計數模擬圖 
(b)4-bit counter 進行高準位計數模擬圖 
 
圖 4.15 表示編碼電路將結果輸入至 DFF array，當接受到來自光電二極體矩陣之停止計
時訊號，即會將值寫入 DFF 中，AND 閘輸入代表從各個不同方向進入的 common bus。例
如圖 4.2 中 P1 的 AND 閘是 LO1、C1、R1、ROP，P4 的 AND 閘為 LO3、C2、R2、ROP。同
時四條 common bus 輸出都為 1 時，AND 閘才會輸出 1 觸動 DFF的 CLK 將該時刻點的 TDC
輸出寫入。 
 
圖 4.15  編碼電路輸出至後端記憶陣列 
 
  45 
 
 
 
 
 
 
圖 4.17  44×36-PIXEL APD 之 3D 影像感測陣列佈局平面圖 
 
表 4.2  44×36-pixel APD 3D 影像感測陣列晶片規格 
操作電壓 3.3V 
功率消耗 100mW 
光源設備 VCSEL 
操作頻率 50MHz 
像素面積 1.950mm X 1.740mm 
像素陣列 44x36 pixels 
感測精確度 3.99cm 
 
  47 
第五章 系統整合與控制 
目前的 3D 影像感測系統可以透過許多方法實現，第一種方法是從人眼的角度，分別由
兩個不同的視覺擷取兩個 2D 影像，再建立一個 3D 影像。第二種方法為光切法[11]，此方
法是使用一單片雷射光照射物體，利用光在物體表面產生的弧度造成反射光彎曲，當掃描
完整個物體，將每個擷取到的 2D 影像整合，經過信號處理可重建 3D 影像，最後一種方法
為飛行時間 Time-of-Flight(TOF)，此種技術的作法是利用一整面平行光投射至物體，再計算
經由物體表面所反射的時間並換算出相對距離，即可得出物體表面的形狀，其後再利用 3D
重建軟體，將其表面深度轉換成 3D 影像。 
影像感測系統的建立主要是以飛行時間機制 Time-of-Flight(TOF)為基礎，以 FPGA 
DE2-70 為控制核心，使用硬體描述語言設計控制電路控制影像感測晶片和波長 850nm 的 IR 
LED 陣列光源，影像感測晶片與 IR LED 陣列光源整合在印刷電路板上，其控制電路的波形
以微帶傳輸線進行傳輸，建立整體影像感測系統。 
 
5.1 影像感測器系統架構 
在本影像感測量測系統的架構如圖 5.1 所示，由 FPGA DE2-70 開發板控制 3D 影像感
測晶片和波長 850nm 的陣列 IR LED，當波長 850nm 的陣列 IR LED 光源針對量測物體打出
一道均勻平面光，此時的 3D 影像感測晶片開始做偵測反射回來的影像深度資訊，3D 影像
感測晶片所偵測到的影像資訊使用邏輯分析儀將其數位資訊擷取出來，邏輯分析儀所擷取
到的資訊在電腦當中再做轉換就可以得到其物體的影像深度資訊。 
影像感測系統的外部硬體設計方面，主要是利用印刷電路板製程做整合，將波長 850nm
的 IR LED 陣列光源和影像感測晶片整到印刷電路板當中，在印刷電路板上設計微帶傳輸線
做控制訊號的傳輸，利用微帶傳輸線可以有效降低雜訊干擾且更精確的將控制訊號傳送到
影像感測晶片當中和精確的控制 850nm 的 IR LED 陣列光源。 
  49 
像感測晶片；在影像感測晶片的控制電路在設計上，主要為控制晶片內部的 pixel array、TDC
和擷取所偵測到的影像資訊的輸出；在 850nm 陣列 IR LED 的控制電路設計上，主要控制
IR LED 的控制數目、觸發方式 、閃爍的頻率。 
 
Control codes
 
圖 5.3  影像感測系統控制概念圖 
 
5.2.1 IR LED 控制電路設計 
所使用的光源為波長為 850nm 的不可見紅外線發光二極體(IR LED:Infrared Light 
Emitting Diode)，其特性 (1)具有反應開關時間快，可以達到較高的閃爍頻率 (2)便於聚焦-
因為發光體積小，所以易於以透鏡等方式達到所需的集散程度，其發光角度由大角度至細
角度聚焦都可以達成 (3)波長比較單一 (4)體積小，易於整合在電路板上；圖 5.4 為所使用
的 IR LED 光源的實體尺寸規格，圖 5.5 為所使用的 IR LED 光源的波長量測圖。 
 
 
圖 5.4  850NM IR LED 實體尺寸規格–UNIT:M/M 
 
  51 
5.2.2 IR LED 控制電路設計 
影像感測晶片的控制電路設計為使用計畫所設計的兩款影像感測晶片，分別為快速平
行讀取之 3D 影像感測陣列晶片和 2D/3D 整合影像感測陣列晶片。 
 
5.2.2.1 快速平行讀取之 3D 影像感測陣列感測晶片控制電路設計 
快速平行讀取之 3D 影像感測陣列感測晶片的控制電路設計的硬體架構圖如圖 5.7 所
示，以 FPGA DE2-70 內部的 Altera Cyclone II 建立主要的控制核心設計出影像感測晶片控制
訊號，設計出的影像感測晶片控制訊號由 FPGA DE2-70 的 GPIO 腳位進行輸出到晶片的腳
位，其晶片腳位分別為 clr、reset、mode、start、end、S0、S1、S2、S3。 
 
Clock Source
Altera Cyclone II
Clock Source
BAT54S
BAT54S
BAT54S
BAT54S
BAT54S
BAT54S
BAT54S
BAT54S
BAT54S
Start
End
S0
Mode
Clr
Reset
S2
S1
S3
IO 
A7
IO 
A6
IO 
A7
IO 
A9
IO 
A4
IO 
A2
IO 
A0
IO 
A1
IO 
A5
Control signal
 
圖 5.7  快速平行讀取之 3D 影像感測陣列控制電路硬體架構圖 
 
控制快速平行讀取之 3D 影像感測陣列的控制訊號波形如圖 5.8 所示，圖 5.9 微控制電
路所控制晶片內部電路系統架構圖；為了避免影像感測晶片內部有殘餘訊號，所以針對影
像感測晶片設計 clr 和 reset 分別清除影像感測晶片內部的 TDC 電路和 4*4 Pixel Array 的殘
餘訊號，start 及 end 腳位的波形為同步控制影像感測晶片內部的 TDC 和 IR LED 陣列光源，
S0、S1、S2、S3 腳位的輸出波形為將影響感測晶片所偵測到的影像資訊作讀出，其讀出的
資訊為使用邏輯分析儀進行分析。 
 
  53 
制訊號波形，其控制訊號當要偵測 3D 影像資訊時，所設計的控制訊號會在感測晶片上的
parallel_sel 的腳位上輸入鎖住 2D 感測模態的波形。 
 
 
圖 5.10  2D/3D 整合影像感測晶片控制電路硬體架構圖 
 
 
 
 
圖 5.11 2D/3D 整合影像感測晶片的 2D 控制訊號波形 
 
  55 
 
圖 5.13  44×36-pixel 快速平行讀取之 3D 影像感測晶片與陣列 IR LED 整合電路板實體圖(正
面) 
 
 
 
圖 5.14  44×36-PIXEL 快速平行讀取之 3D 影像感測晶片與陣列 IR LED 整合電路板實體圖(反
面) 
 
  57 
 
圖 5.18  2D/3D 整合影像感測晶片前端加裝光學鏡頭 
 
整體 2D/3D 影像感測量測系統架構圖如圖 5.19 所示，其中 2D/3D 整合影像感測晶片與
陣列 IR LED 整合電路板實體圖如圖 5.20 所示，影像感測晶片整合電路板連結 FPGA 
DE2-70，設計的影像感測晶片和陣列 IR LED 控制訊號由 FPGA DE2-70 透過 GPIO 腳位傳
輸，利用傳送資料的排線傳送到所設計的影像感測整合電路板上，在整合電路板上利用微
帶傳輸線傳輸影像感測晶片和 850nm IR LED 陣列光源的控制訊號，系統量測上方式則是以
飛行時間 Time-of-Flight(TOF)進行量測，開始量測的時候，其控制訊號會同時驅動陣列 IR 
LED 和影像感測晶片，當控制訊號走完一個週期後，此時內部的影像感測感測晶片偵測到
影像資訊，其內部的 TDC 同時也會停止，此時有一組控制訊號同時從晶片當中擷取出影像
資訊，擷取到的影像資訊經由孕龍科技所製造邏輯分析儀讀出至電腦，其影像資訊在做一
些轉換後就可得到深度資訊。量測上我們選用的圓柱體做為量測物(如圖 5.21 所示)，所量測
到的 3D 影像資訊結果如圖 5.22 所示，由於 2D/3D 整合影像感測晶片內部的像素陣列偵測
出來的結果跟實際有些差異性，不過從量測出來的結果來看，其影像資訊結果有圓柱體的
雛形。 
 
 
PFGA
(ALTERA)
DC Power Supply
(Agilent E3631A)
Target
PC for 2D/3D
Image Generation
Chip
(Image Sensor)
Logic Analyzer
(ZEROPLUS)
 
 
      圖 5.19  影像感測系統量測架構圖 
 
 
  59 
 
圖 5.22  使用圓柱體所偵測到的 3D 影像感測資訊 
 
在 2D 的量測上，量測在完全無光與日光燈照度下的差距，其結果如圖 5.23 和圖 5.24
所示，可以明顯看出在日光燈照射下(圖 5.23)，由於光電二極體受到光觸發而放電，導致電
路輸出訊號為一較低準位，反之，當完全無光下(圖 5.24)，由於光電二極體沒有受到光觸發
而放電，其電路輸出訊號準位較高，當進行光源照度與輸出訊號之比較，就可以從晶片輸
出訊號中建立灰階影像資訊，圖 5.25 和 5.26 則是使用銓州光電代理的 SpectralProducts 單光
儀分別選擇波長 585nm 及 1020nm 的光直射感測晶片下的結果，另外整體 2D/3D 整合影像
感測器的實際量測規格如下表 5.1。在 2D 感測方面，主要針對動態範圍，動態範圍越大，
則影像感測器所能檢測最高不飽和訊號及最低靈敏度的範圍也越大，另外在 3D 感測方面，
其偵測速度的快慢是代表解析度的高低，偵測速度越快代表解析度越高。 
 
 
 
 
 
圖 5.23  2D 量測結果(日光燈照射下的環境) 
 
  61 
表 5.1  實際量測規格表 
parameter 實際量測 
power supply 3.3V 
array size 44*36 
Time resolution(LSB) 234ps 
peak power 200.2mW 
average power 65mW 
Distance range 1m-3m 
depth resoultion 4.01cm 
Dynamic range 110dB 
Dead time 32ns 
chip size 2.04mm×2.42mm 
fill factor 44% 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
  63 
 
圖 6.1 基本的平面微帶傳輸線種類 
 
圖 6.2 APP CAD 微帶線傳輸軟體介面 
 
圖 6.3 APP CAD 微帶線設計操作步驟 
傳輸線理論應用基本條件為兩個導體；電場、磁場分佈於同一介電物質(Dielectrics)，
微帶線(Microstrip Line)有兩層導體，其中一層作為接地層(Ground Layer)，另一層則視其
需要而佈線(layout)設計成所需的電路線，微帶傳輸線結構主要包含上層的導體帶線（寬度
  65 
 
圖 6.5 微帶傳輸線的電場與磁場分佈圖 
圖 6.6 和圖 6.7 為利用微帶傳輸線的方式所設計出來的電路板佈局圖，圖 6.6 所使用的
晶片為快速平行讀取之 3D 影像感測陣列，針對這顆晶片去匹配適合的微帶傳輸線長度，其佈
局圖四周為陣列 IR LED；圖 6.7 為 44*36-pixel 2D/3D 整合影像感測晶片做微帶傳輸線的匹
配。 
 
圖 6.6 使用於快速平行讀取之 3D 影像感測陣列晶片的電路板佈局圖 
 
圖 6.7 使用於 44*36-PIXEL 2D/3D 整合影像感測晶片的電路板佈局圖 
 
  67 
0
4
5
9
0
1
3
5
1
8
0
2
2
5
2
7
0
3
1
5
0
0
-1
0
-1
0
-2
0
-2
0
-3
0
-3
0
-4
0
-4
0
-5
0
 
圖 6.9 偶極天線的 E 場型 
0
4
5
9
0
1
3
5
1
8
0
2
2
5
2
7
0
3
1
5
-5
-5
-1
5
-1
5
-2
5
-2
5
-3
5
-3
5
-4
5 -4
5
 
圖 6.10 偶極天線的 
H
場型 
    因為數位電視廣播系統於 UHF所使用的頻段範圍為 470~860MHz，所以我們將針對偶極天
線的輸入阻抗、操作頻段的天線長寬度以及接地端與信號端之間的耦合效應做分析與探討。 
    如圖 6.11多迴路偶極天線之結構示意圖，首先我們先決定偶極天線的尺寸大小，進階決
定了偶極天線的最外圈迴路的總長度，再來分析訊號端與接地端之間的間隙(L)，當間隙 L增
加時，會造成輻射金屬貼片 (Radiation Metallic Patch) 和接地面(Ground Plane) 間的電
容性減少，使輸入阻抗不匹配。接下來透過調整長度(a)與寬度(b)來改善頻率響應點較不理
想的地方，最後經由細部的尺寸微調達到返回損失值更接近我們想要設計的結果。 
  69 
0.4 0.5 0.6 0.7 0.8 0.9 1
Frequency (GHz)
-25
-20
-15
-10
-5
0
R
e
tu
rn
 l
o
s
s
 (
d
B
)
a=0mm
a=20mm
a=40mm
a=66.7mm
470M
Hz
860MHz
 
圖 6.13 多迴路偶極天線在頻帶內長度變化之返回損失阻抗頻寬圖 
0.4 0.5 0.6 0.7 0.8 0.9 1
Frequency (GHz)
-35
-30
-25
-20
-15
-10
-5
0
R
e
tu
rn
 l
o
s
s
 (
d
B
)
b=0mm
b=10mm
b=20mm
b=30mm
b=40mm
470
MHz
860MHz
 
圖 6.14 多迴路偶極天線在頻帶內寬度變化之返回損失阻抗頻寬圖 
    圖 6.15 為本天線設計之返回損失圖，由圖中可以知道天線的返回損失在頻段 470~860MHz
都在-10dB 以下，並且具有良好的阻抗匹配。由圖 2.12 可以知道本設計天線以 1.5：1 VSWR
來定義時天線之阻抗頻寬足以涵蓋數位電視頻帶(470~860MHz)。 
  71 
 
 
 
 圖 6.17 多迴路偶極天線在頻率 860MHZ 之 3D 場型圖 
 
    圖 6.18 為本設計天線在頻帶內之天線增益變化，由圖中可知天線量測在 700MHz 的位置
有最大增益約 2.8dBi左右，且在數位電視頻段 470~860MHz，增益變化情形均 1.7dBi以上，
由此可見本設計天線在頻帶內都有不錯的收訊能力。由於數位電視訊號經由基地台發射出來
後，再傳遞過程中經過任何物體皆會受到反射或散射，使得訊號在接收時容易受到多重路徑
干擾的現象，因此我們將本設計天線接上頻譜分析儀 (HP 8563E) 去實際接收基地台所發射
的訊號，圖 6.19 為本設計天線在 533MHz、545MHz、557MHz、581MHz、593MHz 五個數位電視
頻率之接收度，由圖中可知除了頻率 533MHz的接收度較低之外，其餘四個頻率的接收度都在
-59dBm 以上。 
  73 
射金屬面與接地面之間的間隙距離縮小時，天線的電容性阻抗增加，此時天線在頻段內具有
最佳的耦合效應，亦即具有良好的阻抗頻寬。隨著內部天線長度的增加，其激發了共振頻率
逐漸下降，因此我們可以藉由內部天線長度而達到降頻的結果。我們可以利用它所具有的這
些特性，發展出寬頻帶偶極天線設計或全向性的微帶天線設計；更利用天線是單一平面的特
性，可將它與微波積體電路元件相連結，極適合於高指向性的陣列天線或是具有寬頻與高增
益的主動微帶天線的應用設計。 
  75 
第八章 計劃成果自評 
本計畫中建構了一種2D/3D影像感測系統，從光電二極體模型開始推導，對光電二極體
在陣列佈局下，預測出因為電場耦合而產生的崩潰電壓變化，可使得在操作影像感測系統
時可有效操作於蓋格模式下，提供高速的運作速度。並且對於晶片整合也有考慮進去，使
用P-diffusion N-well P-substrate的結構，將晶片的P-substrate與P-diffusion隔絕開，提高系統
穩定度。在創新部份提出一種2D/3D整合像素電路，可使得影像感測系統可操作在兩種不同
的模式下，不僅降低了額外的系統花費，也使其可應用於更廣泛的用途。在系統上提出一
種快速平行讀取機制，可使得整體系統在處理3D模式時，可擁有更快的讀出速度與運算速
度，整體系統規格在3D模式下深度的精確度可辨識到4cm的解析度，並且具有良好的影格
率或畫面更新率。 
此感測系統未來改進目標將朝大面積的像素陣列系統下作整合，以及設計感測像素陣
列前端的光學對焦鏡頭系統以準確對焦待測物體；更可朝微鏡頭陣列設計方向，建立光場
系統以擷取環境中更多的光訊息，進而開發出更彈性、更多元的應用。未來應在整體2D/3D
影像感測系統後端加入類比數位轉換器，將類比電壓訊號轉換成數位2D灰階影像，並換算
成3D實際深度資訊，最後能直接顯示於2D/3D顯示器。此外，對於整體週邊控制系統上，
使用了FPGA為控制核心，不僅較為輕巧便利，而且在未來更可以將其合成為數位晶片，與
原先影像感測器及IR LED陣列實現於同一顆晶片上，達到SOC高速低功耗且高整合度等目
標。 
本子計劃之相關成果已有論文發表與專利申請[16]，首先提出2D/3D像素整合電路，發
表於IEEE Midwest Symposium on Circuits and Systems [17]，且此技術目前正申請美國與臺灣
之發明專利，目前也準備將「共同匯流排平行讀寫機制」申請專利並投稿於IEEE MWSCAS
與 IEEE CICC ；在光電二極體的推導模型上則發表於 15th Opto-Electronics and 
Communications Conference [18]與IEEE Sensors Conference[19]以及INTECH之Advances in 
Photodiodes之專書第八章「Color-selective CMOS photodiodes based on junction structures and 
process recipes 」[20]，此外，延伸之數位電視天線研究成果已發表於IEEE Transactions on 
Antennas and Propagation[21]。本計畫之研究成果具有相當豐碩之學術價值，目前已經有部
分之成果已經發表，其他部分也將陸續發表於國際會議與國際期刊中。 
 
  77 
[14] D. Raviv and E. W. Djaja, “Technique for enhancing the performance of discretized 
controllers,”IEEE Control Systems Magazine, vol. 19, no. 3, pp. 52-57, 1999. 
[15] David M. Pozar, Microwave Engineering, (3 rd edition). New York：John Wiley & Sons, 2005. 
[16] O. T.-C. Chen, Ming-Chih Lin, Chieh-Ning Chan and Zhe Ming Liu, 2D/3D(二維/三維)雙模
式之影像感測電路 , “2D/3D dual-mode image sensing circuitry,” 中正大學審查通過,目前正
申請美國及臺灣專利. (陳自強, 林明志, 詹傑甯, 劉晢茗) 
 
[17] Zhe.Ming Liu, M. Lin, C. Chan and Oscal T.-C. Chen, “2D and 3D-integrated image sensor,” 
Proc. of IEEE Midwest Symposium on Circuits and Systems Conference, Seattle, USA, pp. 
292-295, Aug. 2010. 
[18] Chieh.Ning Chan and Oscal T.-C. Chen, “Physical effects of avalanche CMOS photodiodes,” 
Proc. of the 15th Opto-Electronics and Communications Conf., Sapporo, Japan, pp. 824-825, 
Jul. 2010. 
[19] Meng-Lin. Hsia, Zhe.Ming Liu, Chieh.Ning Chan, and Oscal T.-C Chen, “Crosstalk effects of 
avalanche CMOS photodiodes,” Proc. of IEEE Sensors Conf., Ireland, Oct. 2011. 
 
[20] O. T.-C. Chen and Wei-Jean Liu, “Color-selective CMOS photodiodes based on junction 
structures and process recipes,” INTECH edited book: Advances in Photodiodes, pp. 159-180, 
2011. (book chapter: chapter 8) 
 
[21] O. T.-C. Chen and Chih-Yu Tsai, “CPW-fed wideband printed dipole antenna for digital TV 
applications,” IEEE Transactions on Antennas and Propagation, vol. 59, no. 12, pp. 4826-4830, 
Dec. 2011. 
 
  79 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 ■申請中 □無 
技轉：□已技轉 □洽談中 □無 
其他：（以 100 字為限） 
本子計劃之相關成果已有論文發表與專利申請[16]，首先提出2D/3D像素整合電
路，發表於IEEE Midwest Symposium on Circuits and Systems [17]，且此技術目前正申
請美國與臺灣之發明專利，目前也準備將「共同匯流排平行讀寫機制」申請專利並投
稿於 IEEE MWSCAS與 IEEE CICC；在光電二極體的推導模型上則發表於15th 
Opto-Electronics and Communications Conference [18]與IEEE Sensors Conference[19]以
及INTECH之Advances in Photodiodes之專書第八章「Color-selective CMOS photodiodes 
based on junction structures and process recipes 」[20]，此外，延伸之數位電視天線研
究成果已發表於IEEE Transactions on Antennas and Propagation[21]。本計畫之研究成果
具有相當豐碩之學術價值，目前已經有部分之成果已經發表，其他部分也將陸續發表
於國際會議與國際期刊中。 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應
用價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能
性）（以 500 字為限） 
本計畫之相關成果已有發表國際期刊論文 1 篇、國際會議論文 3 篇、專書章節
論文 1 篇與已申請一個專利技術，此外，將申請另一個專利技術。本計畫之研究成
果具有相當豐碩之學術價值與創新，相關專利技術可協助廠商開發出具有優勢之產
品。 
本計畫在最基礎之光電二極體的研究有深入的探討，在像素電路、雙重取樣校
正電路、多頻道計時電路以及行列解碼器的設計均提出具有創新性的設計。發明以
共用匯流排方法來實現 3D 感測器之平行讀取機制，並同時考量 2D 感測器之序列讀
取機制，以達到單一光電二極體能夠整合 2D/3D 影像感測系統，在高解析度感測器
製作時可以大幅降低使用的元件總數。 
未來將朝大面積的像素陣列系統下作整合，除設計前端的光學對焦鏡頭系統
外；更可朝微鏡頭陣列設計方向，建立光場系統以擷取環境中更多的光訊息，進而
開發出更具彈性、更多元的應用。此外，對於整體週邊控制系統上，未來更可以將
其合成為數位晶片，與原先影像感測器及 IR LED 陣列實現於同一顆晶片上，達到
SOC 高速低功耗且高整合度等目標，並運用這些研發技術發展其他類型之影像感測
器。 
  81 
技術/產品應用範圍 
    由於 2D/3D的整合，整體面積大幅縮小，可以運用在各種嵌
入式系統上，像是機器人視覺、手機系統、3D數位像框等，可以
透過本發明將灰階資訊以及深度資訊帶入，得到具有立體資訊的
影像。 
技術移轉可行性及預期
效益 
目前市面上並無將 2D/3D 整合於單一感測器之系統，本技術
將可提供業者推出更輕巧的感測系統產品，相較於市面上均由多
組鏡頭及多個感測器所組成之 2D/3D系統，具有極好的市場利基。
由於 3D成像之需求日益增加，只發展單一 3D系統將被淘汰，感
測系統能同時兼具 2D與 3D功能將能為業者開拓新的市場。 
     註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
  83 
技術移轉可行性及預期
效益 
此技術可以協助廠商在讀寫系統開發上提升讀取效能，能藉
著佈局密度高而降低成本，亦能在省電上有所助益。幾乎能涵蓋
所有 3C產品，在現今 3C 產品皆要求更高速、更省電的趨勢下，
此技術可幫助廠商創新。 
     註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
  85 
參加 IEEE SENSORS 2011 會議報告 
 
中正大學電機所 
陳自強 教授 
E-mail: oscal@ee.ccu.edu.tw 
摘要: 
2011 國際感應器研討會(IEEE Sensors Conference) 於 10 月 28 日至 31 日在愛爾蘭
Limerick 大學舉行，該會議是由 IEEE Sensors Council 所舉辦。此次會議共接受了 890 篇論文
投稿，並接受了 547篇摘要論文(299 oral & 248 posters)、23篇 late news 論文和 20 篇 open poster
論文，接受比率為 66%。被接受論文分別在 10 月 29 日至 31 日每天以 6 個平行 oral sessions
和一個 poster sessions 的方式來發表。這些 sessions 包括 gas sensors、inertial sensors、physical 
sensors、chemical sensors、biosensors、acoustic sensors、THz sensing materials, devices & 
systems、 thermal sensors、nano-materials for sensors、optical sensors、organic sensors、
electromagnetic sensors、image sensors、fluid property sensors 等。此外這次會議之行程，第一
天為 tutorial，而第二天至第四天為各種感應器之論文的發表，並且每天早上第一場皆為
keynote speech 的演講。而筆者這次參加會議，有一篇論文發表於第三天下午的 poster session。
最後，藉由筆者此次之參與 IEEE Sensors 會議，希冀能使得未來感測器之研究方向上，更有
前瞻性與創造力，並為國內學界與業界的研發上貢獻一己之力。 
 
會議議程: 
 
此次會議主要安排的議程，第一天為tutorial，其內容主要介紹 optical sensors for distance 
and displacement measurement、smart composite structures with embedded fiber optic sensors、
plastic optical fiber sensor–progress and challenges、MEMs devices in healthcare、a next 
generation smart underwater robot: motivation, challenges, sensor integration, problems and 
solutions 、 radio frequency 1D workshop 、 instrumentation amplifiers: basics and recent 
developments、IC-sensor design for non-IC engineers 和 emerging body worn sensor applications 
to enable new community and home based risk assessments and therapeutic interventions。當晚有
歡迎晚會，就在會議地點舉辦餐會，在餐會中遇到五位台灣來的教授，交談中瞭解其研究領
  87 
餘的聲樂演唱與愛爾蘭著名的踢踏舞，讓筆者深深融入音樂與舞步踢踏聲的共鳴境界。 
 
第四天(10/31)早上 keynote speech 是由香港大學 Aaron Ho 教授主講，講題是“Plasmonic 
Sensing Techniques”，其重點在於講述電漿學應用於感測器上所需之條件、目前發展之電漿感
測器原理與架構以及未來發展方向，電漿感測主要是透過特殊金屬的物理特性—電漿共振現
象，以實現各式各樣奈米尺度的光學應用。該領域為奈米光子學(Nano-Photonics)下一重要分
支，目前廣泛應用於生醫、光電與奈米檢測。會中亦談到目前發展的瓶頸與未來應突破之方
向重點，並跟與會者有問答討論。接下來會議是相關主題的 lecture 和 poster sessions，首先在
“Integrated sensors”lecture session 有談到如何利用標準 CMOS 製程設計出低功率之高線性
度濕度感測器、將 MEMS 與 CMOS 製程做有效整合以實現壓力感測器與電熱式微致動器、
透過特殊設計之無線被動感測器量測溫度與 pH 值、利用電阻對溫度之變異性來設計低功率
之高解析CMOS溫度感測器。此外，在poster session中筆者與學生報告之論文主題為“Crosstalk 
Effects of Avalanche CMOS Photodiodes”，與會者有針對我們的論文提出技術的詢問與建議，
特別是提到在實務上如何應用我們的技術之討論。除此此外，在同一 poster session 中，有提
到如何利用 MEMS 製做傾斜感測器(tilt sensor)、透過械裝置之物理特性評估出系統之時效性
與可靠度分析、藉由電路之電磁特性估算數位電路之輸出變異性等。最後，筆者參加了 “Image 
sensors” lecture session，在這 session 有 6 篇論文報告，其重點有如何利用 3D CMOS FDSOI 製
程來實現 64×96-pixel 之 3D 影像感測器、透過 BiCMOS 製程設計出無 color filter 之彩色感測
器、運用 0.13 μm CMOS 製造出低電源電壓(1.25V)高輸出振幅(0.72V)之 36×96-pixel 影像感
測器等。 
 
 
結語: 
參加此次國際會議的學者中，有很多台灣出席學者，可見台灣在感應器領域已不落人
後。此次會議筆者攜回議程手冊一本、會議論文 USB 隨身碟一個以及相關論文徵稿資訊。除
此之外，筆者藉由乘坐計程車、吃飯、住宿與一般市民交談，得知愛爾蘭與英國之愛恨關係，
一般而言愛爾蘭消費相對於歐洲其他國家是比較低廉。近年來金融海嘯造成愛爾蘭民間消費
力道的降低，整體國家競爭力衰退，這是值得我們警惕的地方。 
 
 
參加 IEEE SENSORS 2011 會議報告 
 
中正大學電機所 
陳自強 教授 
E-mail: oscal@ee.ccu.edu.tw 
摘要: 
2011 國際感應器研討會(IEEE Sensors Conference) 於 10 月 28 日至 31 日在愛爾
蘭 Limerick 大學舉行，該會議是由 IEEE Sensors Council 所舉辦。此次會議共接受了
890 篇論文投稿，並接受了 547 篇摘要論文(299 oral & 248 posters)、23 篇 late news
論文和 20 篇 open poster 論文，接受比率為 66%。被接受論文分別在 10 月 29 日至 31
日每天以 6 個平行 oral sessions 和一個 poster sessions 的方式來發表。這些 sessions 包
括 gas sensors、inertial sensors、physical sensors、chemical sensors、biosensors、acoustic 
sensors、THz sensing materials, devices & systems、thermal sensors、nano-materials for 
sensors、optical sensors、organic sensors、electromagnetic sensors、image sensors、fluid 
property sensors 等。此外這次會議之行程，第一天為 tutorial，而第二天至第四天為各
種感應器之論文的發表，並且每天早上第一場皆為 keynote speech 的演講。而筆者這
次參加會議，有一篇論文發表於第三天下午的 poster session。最後，藉由筆者此次之
參與 IEEE Sensors 會議，希冀能使得未來感測器之研究方向上，更有前瞻性與創造
力，並為國內學界與業界的研發上貢獻一己之力。 
 
會議議程: 
 
此次會議主要安排的議程，第一天為tutorial，其內容主要介紹 optical sensors for 
distance and displacement measurement、smart composite structures with embedded fiber 
optic sensors、plastic optical fiber sensor–progress and challenges、MEMs devices in 
healthcare、a next generation smart underwater robot: motivation, challenges, sensor 
 1
影像極性(polarization)的感測器、光化學感測器應用於熱紅外線感測等。此外在
"Chemical & gas sensors" poster session 中有研究學者提出二氧化碳感測、 氣體感測
器在溫度控制平台、自然生物毒素感測器、溼度感測器、PH 值監控感測器以及身體
脫水非侵入式感測等。在參加完整天的 oral 和 poster sessions 後，今天晚上是大會的
晚宴，舉辦地點是在英式橄欖球場的觀賽宴會廳，在宴會中大會主席說明了這次舉辦
會議的事宜、頒發相關獎項以及明年舉辦國的介紹。特別是明年舉辦國是台灣，因此
相關的台灣介紹影片在宴會中播出，希望能吸引更多學者參與明年的盛會。此外表演
節目包含業餘的聲樂演唱與愛爾蘭著名的踢踏舞，讓筆者深深融入音樂與舞步踢踏聲
的共鳴境界。 
 
第四天(10/31)早上 keynote speech 是由香港大學 Aaron Ho 教授主講，講題是
“Plasmonic Sensing Techniques”，其重點在於講述電漿學應用於感測器上所需之條
件、目前發展之電漿感測器原理與架構以及未來發展方向，電漿感測主要是透過特殊
金屬的物理特性—電漿共振現象，以實現各式各樣奈米尺度的光學應用。該領域為奈
米光子學(Nano-Photonics)下一重要分支，目前廣泛應用於生醫、光電與奈米檢測。會
中亦談到目前發展的瓶頸與未來應突破之方向重點，並跟與會者有問答討論。接下來
會議是相關主題的 lecture 和 poster sessions，首先在“Integrated sensors＂lecture 
session 有談到如何利用標準 CMOS 製程設計出低功率之高線性度濕度感測器、將
MEMS 與 CMOS 製程做有效整合以實現壓力感測器與電熱式微致動器、透過特殊
設計之無線被動感測器量測溫度與 pH 值、利用電阻對溫度之變異性來設計低功率之
高解析 CMOS 溫度感測器。此外，在 poster session 中筆者與學生報告之論文主題為
“Crosstalk Effects of Avalanche CMOS Photodiodes”，與會者有針對我們的論文提出技
術的詢問與建議，特別是提到在實務上如何應用我們的技術之討論。除此此外，在同
一 poster session 中，有提到如何利用 MEMS 製做傾斜感測器(tilt sensor)、透過械裝
置之物理特性評估出系統之時效性與可靠度分析、藉由電路之電磁特性估算數位電路
之輸出變異性等。最後，筆者參加了 “Image sensors” lecture session，在這 session 有
6 篇論文報告，其重點有如何利用 3D CMOS FDSOI 製程來實現 64×96-pixel 之 3D 影
像感測器、透過 BiCMOS 製程設計出無 color filter 之彩色感測器、運用 0.13 μm 
CMOS 製造出低電源電壓(1.25V)高輸出振幅(0.72V)之 36×96-pixel 影像感測器等。 
 
 3
Crosstalk Effects of Avalanche CMOS Photodiodes 
 
Meng-Lin Hsia, Zhe Ming Liu, Chieh Ning Chan and Oscal T.-C. Chen 
 
Dept. of Electrical Engineering, 
National Chung Cheng University, 
Chia-Yi, 621, Taiwan. 
 
 
Abstract — This work explores crosstalk effects of avalanche 
CMOS photodiodes in a 3D sensor array where photodiodes 
were implemented under different shapes, perimeters, areas, 
structures and array sizes using the TSMC 0.35μm technology. 
The breakdown voltages are increased with areas and depths of 
p-n junctions, and decreased as perimeters of p-n junctions and 
array sizes increasing. The preferred shape of a photodiode 
tends to be a circle. Particularly, the breakdown voltage of an 
avalanche CMOS photodiode with the crosstalk effect is derived 
based on its physical characteristics. The proposed 
mathematical model can be beneficial to the design of avalanche 
CMOS photodiodes in a sensor array. 
Index Terms—Avalanche photodiode, crosstalk effect, CMOS 
photodiode, breakdown voltage 
 
I. INTRODUCTION 
The p-n junction of a diode can be used to sense photons. 
This diode is called as a photodiode. Under a reverse biased 
voltage, the depletion region between p and n layers is 
formed. Once a photon reaches to this deletion region, a pair 
of electron and hole is generated. If the reverse biased voltage 
is close to the breakdown voltage, the incitation rate of 
electrons and holes are accelerated. This operation mode is 
named as the Geiger-mode [1], that has a high-efficient 
detection rate and thus yields a quick response to incident 
light. 
The concept associated with time of flight can be adopted 
to capture a 3D image [2]. The object depth is interpreted by 
arrival time of reflected light that comes from a light source 
like Light Emitting Diode (LED). This light source generates 
a specific wave-length light shining objects. In order to 
effectively capture reflected light, the photodiode need 
response to photos rapidly because light speed is very high. 
Accordingly, an avalanche photodiode can be a good 
candidate to realize time-of-flight measurement because its 
response speed is quick under a large induced photocurrent. 
In practical applications, an array of photodiodes is employed 
to obtain a 3D image. The crosstalk among photodiodes may 
have a critical influence on the breakdown voltage. Hence, 
the crosstalk effects need be well understood under 
photodiodes with different structures, spacing and guard rings. 
In the literature, many researches explore avalanche 
CMOS photodiodes. For example, Niclass et al. developed a 
3-D imager based on an array of single-photon avalanche 
diodes operating at the Geiger mode fabricated by the 
standard CMOS technology [2]. Faramazpour et al. proposed 
avalanche photodiodes at different sizes where driving 
circuits were implemented by a standard 0.18-μm CMOS 
technology [3]. Stapels et al. measured and investigated the 
performance of CMOS avalanche photodiode pixels at the 
Geiger mode [4]. Pancheri et al. studied an avalanche 
photodiode fabricated by a standard 0.35-μm CMOS 
technology where optoelectronic characteristics were 
analyzed in detail [5]. Marshall et al. explored the integration 
between an avalanche photodiode and an active pixel sensor. 
Additionally, by using a standard CMOS technology, a 64×64 
pixel array was realized [6]. Rochas et al. presented a CMOS 
avalanche photodiode with an efficient guard-ring structure 
using the lateral diffusion of two N-well regions in a standard 
CMOS process [7]. Zappa et al. employed single-photon 
avalanche diodes based on a standard 0.8-μm CMOS 
technology to realize an integrated sensor which consists of 
photodiodes, input sensing circuit, photon-counting and 
control circuits [8]. The other studies focused on improving 
the process, materials and doping concentrations in order to 
lower noise and dark current ratio and enhance sensitivity [9]- 
[12].  
In our previous work, the characteristics of avalanche 
photodiodes under different structures, shapes, areas, and 
perimeters were investigated [13]. The deeper p-n junction, 
smaller perimeter and larger area yield the higher breakdown 
voltage. Particularly, the lateral region of a photodiode may 
form a dead space to result in the decrease of a fill factor, 
quantum efficiency and breakdown voltage. In order to attain 
a high breakdown voltage, a circular photodiode is preferred 
where it has the maximum ratio of area to perimeter.  
In this work, we further explore the crosstalk effect of an 
avalanche photodiode array. The relationship between the 
crosstalk and the breakdown voltage is studied based on 
photodiodes under different layouts and structures. 
Additionally, the influence of a guard ring to the crosstalk is 
analyzed. Particularly, a theoretical model from physical 
parameters is established based on the measured results. 
Therefore, our model and results can be beneficial to the 
design of avalanche photodiodes in a 3D image sensor. 
 
II. PROPOSED CROSSTALK EFFECT 
The breakdown voltage of a cylindrical avalanche 
photodiode can be estimated by the following equation [13], 
978-1-4244-9289-3/11/$26.00 ©2011 IEEE
Figures 5, 6 and 7 depict the cross section of an N-
well_P-substrate photodiode, the top view of a 3×3 N-well_P-
substrate photodiode array and the measured breakdown 
voltages, respectively. The absolute breakdown voltage of an 
N-well_P-substrate photodiode is larger than that of a P-
diffusion_N-well_P-substrate photodiode. The measured 
breakdown voltages in Figs. 4 and 7 are inserted to Eq. (4). 
The statistical analyses are conducted to obtain the results of 
c as shown in Fig. 8. When a high biased voltage is applied, 
the parameter of c is near to a constant value around 10-
4~5×10-5. 
 
 
Fig. 5.  Cross section of a N-well_P-substrate photodiode. 
 
 
Fig. 6.  Top view of a 3×3 N-well_P-substrate photodiode 
array. 
 
 
Fig. 7.  Measured results of a 3×3 N-well_P-substrate 
photodiode array. 
 
Fig. 8.  Parameter of c under different reverse biased voltages. 
 
In the following, we explore that the center photodiode is 
surrounded by an N-well guard ring to lower the interference 
from the neighboring photodiodes. Figure 9 shows the top 
view of a 3×3 P-diffusion_N-well_P-substrate photodiode 
array where the center photodiode has an N-well guard ring. 
The measured breakdown voltages, as depicted in Fig.10, are 
not apparently affected by the neighboring photodiodes 
biased by different voltages. Moreover, Fig. 11 displays the 
top view of a 3×3 N-well_P-substrate photodiode array with 
an N-well guard ring surrounding the center photodiode. Fig. 
12 shows the measured breakdown voltages that are still 
affected by the neighboring photodiodes. The reason is that 
the depth of an N-well guard ring is the same as that of N 
layer in an N-well_P-substrate photodiode. The isolation 
performance from the N-well guard ring in an N-well_P-
substrate photodiode is worse than that in a P-diffusion_N-
well_P-substrate photodiode. When the measured results in 
Figs. 10 and 12 are inserted to Eq. (4), the values of derived 
parameter c is depicted in Fig.13. In a P-diffusion_N-well_P-
substrate photodiode, the value of c is close to a constant 
value. Additionally, when a high reverse biased voltage is 
applied, the value of c is converged to a small range in an N-
well_P-substrate photodiode. 
 
 
 
Fig. 9.  Top view of a 3×3 P-diffusion_N-well_P-substrate 
photodiode array with an N-well guard ring. 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/04/28
國科會補助計畫
計畫名稱: 3D影像感測光電二極體元件、讀取電路與系統建立之研究
計畫主持人: 陳自強
計畫編號: 97-2221-E-194-060-MY3 學門領域: 積體電路及系統設計 
研發成果名稱
(中文) 2D/3D(二維/三維)雙模式之影像感測電路
(英文) 2D/3D DUAL-MODE IMAGE SENSING CIRCUITRY
成果歸屬機構
國立中正大學 發明人
(創作人)
陳自強,林明志,詹傑甯,劉晢茗
技術說明
(中文) 一種2D/3D(二維/三維)雙模式之影像感測電路，包含有：一光電二極體，用以感
測光信號並將之轉為電子信號；一主動感測單元，電性連接於該光電二極體的一
端，用以接收該光電二極體所輸出的電子信號，；該主動感測單元具有一輸出端；
以及一降壓單元，電性連接於該主動感測單元之輸出端，該降壓單元還具有一降
壓控制端；該降壓單元係藉由該降壓控制端受外部控制以開啟/關閉該降壓單元，
藉以對該主動感測單元接於該光電二極體的那一端所輸出的信號進行降壓/不降
壓的動作；藉由控制該降壓單元的開啟/關閉，即可在開啟所對應的3D模式以及
關閉所對應的2D模式之間進行切換。
(英文) A 2D/3D dual-mode image sensing circuitry is composed of a photodiode, an active 
sensing unit, and a pull-down unit. The photodiode is to detect and convert optical signals 
into electronic signals. The active sensing unit is electrically connected with one end of 
the photodiode for receiving electronic signals outputted by the photodiode, having an 
output. The pull-down unit is electrically connected with the output, providing a pull-
down path. The pull-down unit has a pull-down control terminal, by which the pull-down 
unit can be externally controllably switched on/off, for sinking the potential or not to the 
aforesaid end of the photodiode. In this way, as the 2D mode is switched on, the 3D mode 
is switched off; on the other hand, as the 3D mode is switched on, the 2D mode is 
switched off.
產業別 其他專業、科學及技術服務業
技術/產品應用範圍 半導體、IC產業、光電、通信/視聽電子產品等
技術移轉可行性及
預期效益
本專利是電路設計技術，移轉可行性高，有興趣之授權對象為半導體、光電、IC設計、
家電產業，例如： 富士、CANON、SONY、Nikon、美光、英特爾、柯達、MagnaChip、原
相。
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
