行政院國家科學委員會專題研究計畫成果報告 
 
計畫名稱：高介電層薄膜在奈米級積體電路應用之研究 
 
計畫編號：NSC 95-2218-E-130-001 
執行期間：95 年 08 月 01 日 至 96 年 07 月 31 日 
計畫主持人：邱福千  銘傳大學電子工程學系 
Email address: fcchiu@mcu.edu.tw 
 
 
一、中文摘要： 
 
隨著金氧半場效電晶體(MOSFET)的
閘極長度與閘極氧化層厚度之持續縮小以
尋求較高的效能與線路密度，將使下列問題
惡化，如過高的閘極漏電流(gate leakage 
current)[1-3]與靜態功率消耗(standby power 
consumption)[1-3] 以及閘極氧化層可靠度
(gate oxide reliability)[4]日益嚴重。在奈米世
代欲解決這些問題，高介電常數材料應用於
閘極氧化層將是極關鍵的發展。在本計畫中
我們製作了金氧半電容器與金氧半場效電
晶體，採用的高介電絕緣層材料以Hf-base
的氧化物為主，這是因為Hf-base之絕緣層具
有較佳的熱穩定性、及低漏電電流。我們除
了研究在氧化鉿(HfO2)薄膜的載子傳導機制
外，在本計畫中我們特別使用了閘二極體方
法(gated-diode method)來量測氧化鉿與矽基
板的表面復合電流，研究得到界面陷阱電荷
(interface-trapped charge)、界面缺陷密度
(interface-trapped density)與界面缺陷捕獲截
面積(capture cross-section)等結果。 
 
關鍵詞：高介電常數，氧化鉿，傳導機制，
閘二極體，界面陷阱電荷，捕獲截面積 
 
Abstract 
Continued scaling of gate length and 
gate oxide thickness in MOSFETs for higher 
performance and circuit density aggravates the 
problems of high gate leakage current [1-3], 
standby power consumption [1-3] and gate 
oxide reliability [4]. The application of high 
dielectric-constant materials is the key to solve 
these problems in nanometer generation [1-4]. 
In this work, the MOS capacitors and 
MOSFETs were fabricated using Hf-based 
gate insulator because of its high thermal 
stability and low leakage current. Besides the 
conduction mechanisms in HfO2 thin films, we 
used the gated-diode method to investigate the 
interface state density and the capture cross 
section of the HfO2 gated MOSFETs. 
   
Key words: high-dielectric-constant, hafnium 
oxide (HfO2), conduction mechanism, 
gated-diode method, interface-trapped charge, 
capture cross-section 
 
二、緣由與目的 
 
奈米電子(Nanoelectronics)的前瞻發展
為我國兩兆雙星之首的積體電路產業永續
發展的命脈，本計畫期能在下世代奈米積體
電路的關鍵技術方面有所發展與突破。現今
因矽互補型金氧半導體急速減縮尺碼的趨
勢，在閘極需要用新的高介電材料來替換傳
統二氧化矽。使用高介電材料以及利用這些
高介電材料所製造的金氧半場效電晶體在
電性上有許多的挑戰。例如：在高介電常數
介電質與矽基板間維持低的界面陷阱密度
(interface-trapped density)、在介電材料上有
過多的陷阱電荷(trapped charge)、在高介電
常數閘極疊層中缺陷的產生以及離子的傳
輸造成電晶體臨限電壓的偏移與不穩定 
(threshold voltage shift and instability)等，其
常因高介電氧化物含高密度的內在缺陷所
造成。此外，高介電材料的影響還造成通道
 
由汲極反偏電流對閘極電壓(IR-VG)的關係
圖，其有三個不同的區域，分別由平能帶電
壓與臨限電壓所隔開。當VG<VFB時為累積模
式，其反向電流是由在汲極p-n接面之空乏
區 (depletion region) 的 產 生 復 合 中 心
(generation-recombination center)所貢獻，為
Igen,MJ；當VFB<VG<VT時為空乏模式(depletion 
mode)，其反向電流還有HfO2/Si介面的表面
產生復合中心與閘極電場引起的空乏區產
生復合中心等兩項的貢獻，Igen,s與Igen,FIJ；而
當VG>VT時為反轉模式(inversion mode)，此
時因為在HfO2/Si介面處的介面陷阱電荷能
態均被少數載子所填滿，故只剩下Igen,FIJ。
當汲極反偏電壓VR=2 V時，表面復合電流為
3.17×10-6 A/cm2 ，表面復合速率 (surface 
recombination velocity, s0)與少數載子的生命
期 (minority carrier lifetime, τ0,FIJ) 分別為
2.73×103 cm/s 與 1.63×10-6 sec。搭配合電晶
體次臨限擺幅 (subthreshold swing)[9]的結
果，我們得到介面缺陷密度(interface-trapped 
density, Nit)為 1.7×1011 cm-2與介面缺陷捕獲
截面積(capture cross section, σs)為 1.6×1015 
cm2。我們收集了SiO2閘氧化層的相關文獻
與此次二氧化鉿閘氧化層的結果做比較，列
於表一。 
如前所述，在本計畫中除了傳統之
I-V，C-V之電性分析外，我們特別使用了閘
二極體方法來量測介面缺陷密度Nit與介面
缺陷捕獲截面積σs。對氧化鉿(HfO2)薄膜的
電流傳導機制之研究我們已經發表在
Journal of Applied Physics的期刊，而利用閘
二極體方法來研究二氧化鉿與矽基板其介
面的缺陷捕獲截面積，我們撰寫的論文也發
表在Microelectronics Reliability的期刊了。 
 
四、結論： 
 
1. HfO2薄膜在氮氣下經 700 ℃熱退火後其
載子的傳導機制在高溫（465 Κ）及低電
場（≲2.2 MV/cm）下由蕭基發射主導；
而在低溫（77 Κ）及高電場（≳2.6 MV/cm）
下由傅勒-諾德翰穿隧主傳，經由理論分
析我們得到Al/HfO2 的能障高度與在
HfO2薄膜傳導的有效電子質量分別為
0.94 eV與 0.4 m0。 
2. 使用閘二極體方法得到介面缺陷密度Nit
與 界 面 缺 陷 捕 獲 截 面 積 σs 分 別 為
1.7×1011 cm-2與 1.6×1015 cm2，與SiO2閘
氧化層的相關文獻比較HfO2製作的電晶
體其界面缺陷捕獲截面積為SiO2的 16
倍 。 又 其 表 面 復 合 速 率 (surface 
recombination velocity, s0)與少數載子的
生命期(minority carrier lifetime, τ0,FIJ)分
別為 2.73×103 cm/s 與 1.63×10-6 sec。 
 
五、成果自評:  
本次計畫之執行，除了在HfO2薄膜外
我們在ZrO2薄膜亦有不錯的成果，整體
而言計畫執行預期的成果皆達到。我們
將已經發表的相關學術與會議期刊列
於下: 
 
1. Fu-Chien Chiu, Wen-Chieh Shih, Joseph 
Ya-min Lee and Huey-Liang Hwang, “An 
Investigation of Surface State Capture 
Cross-Sections for 
Metal-Oxide-Semiconductor Field-Effect 
Transistors Using HfO2 Gate Dielectrics”, 
Microelectronics Reliability, vol. 47, pp. 
548-551, 20 Feb. 2007. 
2. Chuan-Hsi Liu and Fu-Chien Chiu, 
"Electrical Characterization of ZrO2/Si 
Interface Properties in MOSFETs with 
ZrO2 Gate Dielectrics," IEEE Electron 
Device Letters, 26 (1), pp. 62-64, Jan. 
2007. 
3. Fu-Chien Chiu, “Interface 
Characterization and Carrier 
Transportation in Metal/HfO2/Silicon 
Structure”, Journal of Applied Physics, 
100 (11), pp. 114102-1~5, 5 Dec. 2006. 
4. Fu-Chien Chiu, Wen-Chieh Shih, Joseph 
Ya-min Lee and Huey-Liang Hwang, " An 
Investigation on Capture Cross-Section of 
Surface State of 
Metal-Oxide-Semiconductor Field-Effect 
Transistors Using HfO2 Gate Dielectrics ", 
14th WoDiM (Workshop on Dielectrics in 
Microelectronics), p194, June 26-28, Italy, 
2006. 
 
 
 
表一、二氧化鉿金氧半場效電晶體其利用閘
二極體方法量測之相關參數，並與SiO2的文
獻做比較。 
Dielectric 
layer 
s0 
(cm/sec) 
Nit 
(cm-2) 
τ0,FIJ 
(sec) 
σs
(cm2) 
SiO2 5  5×109  10-5  1×10-16 
HfO2
(N2/O2) 
2728 1.7×1011 1.63×10-8 1.6×10-15
 
