#
# Constraints generated by Synplify Pro maprc, Build 142R
#

# Period Constraints

#Begin clock constraints
NET "PHY_RXCLK" TNM_NET = "PHY_RXCLK"; 
TIMESPEC "TS_PHY_RXCLK" = PERIOD "PHY_RXCLK" 7.700 ns HIGH 50.00%; 
NET "clkin_p" TNM_NET = "clkin_p"; 
TIMESPEC "TS_clkin_p" = PERIOD "clkin_p" 9.500 ns HIGH 50.00%; 
NET "gen_cpu/pcie_interface/ep/pcie_ep0/pcie_blk/SIO/genblk215.genblk216.pcie_gt_wrapper_i/gt_refclk_out[0]" TNM_NET = "gen_cpu_pcie_interface_ep_pcie_ep0_pcie_blk_SIO_genblk215_genblk216_pcie_gt_wrapper_i_gt_refclk_out_0_"; 
TIMESPEC "TS_gen_cpu_pcie_interface_ep_pcie_ep0_pcie_blk_SIO_genblk215_genblk216_pcie_gt_wrapper_i_gt_refclk_out_0_" = PERIOD "gen_cpu_pcie_interface_ep_pcie_ep0_pcie_blk_SIO_genblk215_genblk216_pcie_gt_wrapper_i_gt_refclk_out_0_" 10.000 ns HIGH 50.00%; 
#End clock constraints



# End of generated constraints
