// Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
// Copyright 2022-2023 Advanced Micro Devices, Inc. All Rights Reserved.
// --------------------------------------------------------------------------------
// Tool Version: Vivado v.2023.1 (lin64) Build 3865809 Sun May  7 15:04:56 MDT 2023
// Date        : Thu Sep 19 15:05:45 2024
// Host        : ug3 running 64-bit Ubuntu 18.04.6 LTS
// Command     : write_verilog -force -mode synth_stub -rename_top decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix -prefix
//               decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix_ jtag_axi_test_rhd_diff_to_single_0_0_stub.v
// Design      : jtag_axi_test_rhd_diff_to_single_0_0
// Purpose     : Stub declaration of top-level module interface
// Device      : xck26-sfvc784-2LV-c
// --------------------------------------------------------------------------------

// This empty module with port declaration file causes synthesis tools to infer a black box for IP.
// The synthesis directives are for Synopsys Synplify support to prevent IO buffer insertion.
// Please paste the declaration into a Verilog source file or add the file as an additional source.
(* X_CORE_INFO = "rhd_diff_to_single,Vivado 2023.1" *)
module decalper_eb_ot_sdeen_pot_pi_dehcac_xnilix(MISO1_I_P, MISO1_I_N, MISO1_I, MISO2_I_P, 
  MISO2_I_N, MISO2_I, MISO1_J_P, MISO1_J_N, MISO1_J, MISO2_J_P, MISO2_J_N, MISO2_J, MISO1_K_P, 
  MISO1_K_N, MISO1_K, MISO2_K_P, MISO2_K_N, MISO2_K, MISO1_L_P, MISO1_L_N, MISO1_L, MISO2_L_P, 
  MISO2_L_N, MISO2_L, MISO1_M_P, MISO1_M_N, MISO1_M, MISO2_M_P, MISO2_M_N, MISO2_M, MISO1_N_P, 
  MISO1_N_N, MISO1_N, MISO2_N_P, MISO2_N_N, MISO2_N, MISO1_O_P, MISO1_O_N, MISO1_O, MISO2_O_P, 
  MISO2_O_N, MISO2_O, MISO1_P_P, MISO1_P_N, MISO1_P, MISO2_P_P, MISO2_P_N, MISO2_P)
/* synthesis syn_black_box black_box_pad_pin="MISO1_I_P,MISO1_I_N,MISO1_I,MISO2_I_P,MISO2_I_N,MISO2_I,MISO1_J_P,MISO1_J_N,MISO1_J,MISO2_J_P,MISO2_J_N,MISO2_J,MISO1_K_P,MISO1_K_N,MISO1_K,MISO2_K_P,MISO2_K_N,MISO2_K,MISO1_L_P,MISO1_L_N,MISO1_L,MISO2_L_P,MISO2_L_N,MISO2_L,MISO1_M_P,MISO1_M_N,MISO1_M,MISO2_M_P,MISO2_M_N,MISO2_M,MISO1_N_P,MISO1_N_N,MISO1_N,MISO2_N_P,MISO2_N_N,MISO2_N,MISO1_O_P,MISO1_O_N,MISO1_O,MISO2_O_P,MISO2_O_N,MISO2_O,MISO1_P_P,MISO1_P_N,MISO1_P,MISO2_P_P,MISO2_P_N,MISO2_P" */;
  input MISO1_I_P;
  input MISO1_I_N;
  output MISO1_I;
  input MISO2_I_P;
  input MISO2_I_N;
  output MISO2_I;
  input MISO1_J_P;
  input MISO1_J_N;
  output MISO1_J;
  input MISO2_J_P;
  input MISO2_J_N;
  output MISO2_J;
  input MISO1_K_P;
  input MISO1_K_N;
  output MISO1_K;
  input MISO2_K_P;
  input MISO2_K_N;
  output MISO2_K;
  input MISO1_L_P;
  input MISO1_L_N;
  output MISO1_L;
  input MISO2_L_P;
  input MISO2_L_N;
  output MISO2_L;
  input MISO1_M_P;
  input MISO1_M_N;
  output MISO1_M;
  input MISO2_M_P;
  input MISO2_M_N;
  output MISO2_M;
  input MISO1_N_P;
  input MISO1_N_N;
  output MISO1_N;
  input MISO2_N_P;
  input MISO2_N_N;
  output MISO2_N;
  input MISO1_O_P;
  input MISO1_O_N;
  output MISO1_O;
  input MISO2_O_P;
  input MISO2_O_N;
  output MISO2_O;
  input MISO1_P_P;
  input MISO1_P_N;
  output MISO1_P;
  input MISO2_P_P;
  input MISO2_P_N;
  output MISO2_P;
endmodule
