## 引言
在现代高速集成电路（IC）和电子系统中，提供一个稳定、纯净的电源是确保其性能和可靠性的基石。然而，随着数以百万计的晶体管以极高速度同步开关，它们对电源分配网络（PDN）产生了巨大的瞬时电流冲击，导致了[电压降](@entry_id:263648)、地弹等严重的电源噪声问题。若不加以有效控制，这些噪声将直接威胁到电路的时序裕量和功能正确性。[去耦电容](@entry_id:1123466)规划与分析正是解决这一核心挑战的关键技术，它旨在通过精心设计，为高速电路提供一个低阻抗的本地“电荷水库”。

本文系统性地探讨了[去耦电容](@entry_id:1123466)规划与分析的完[整流](@entry_id:197363)程。我们首先将深入**原理与机制**，阐明PDN设计的量化目标——[目标阻抗](@entry_id:1132863)，剖析[同步开关噪声](@entry_id:1131687)的物理根源，并从理想模型走向现实，详细分析电容器的寄生参数（ESR, ESL）、谐振现象以及实际使用中的各种挑战。接着，在**应用与跨学科连接**部分，我们将展示这些理论如何在芯片级、板级乃至系统级设计中得到具体应用，并探讨其与[信号完整性](@entry_id:170139)、电磁兼容性（EMI）、控制理论及可靠性工程等领域的深刻联系。最后，通过**动手实践**环节，读者将有机会通过解决实际工程问题，巩固和深化所学知识。

## 原理与机制

### 电源分配的目标：[目标阻抗](@entry_id:1132863)

电源分配网络（Power Delivery Network, PDN）的基本目标是在整个[集成电路](@entry_id:265543)（IC）中为晶体管提供一个稳定、纯净的电源电压。然而，现代[数字电路](@entry_id:268512)的挑战在于其电流需求是动态且瞬时的。当数百万个晶体管同时从静止状态切换到活动状态时，它们会从PDN中汲取巨大的瞬时电流。如果PDN无法足够快地响应这种电流阶跃，电源电压就会出现暂时的下降（或“droop”）。这种电压噪声会严重影响电路的性能和可靠性，可能导致时序错误甚至功能失效。

为了系统地设计一个能够应对这些挑战的PDN，我们需要一个量化的设计目标。这个目标就是**[目标阻抗](@entry_id:1132863)（target impedance）**，记为 $Z_{\text{target}}$。其核心思想源于频域中的[欧姆定律](@entry_id:276027)：$V(\omega) = Z(\omega)I(\omega)$，其中 $V(\omega)$ 是电压噪声的[频谱](@entry_id:276824)，$I(\omega)$ 是负载电流的[频谱](@entry_id:276824)，而 $Z(\omega)$ 是PDN在负载看进去的阻抗。

为了确保在任何情况下[电压降](@entry_id:263648)都不会超过一个预先设定的允许值 $\Delta V$，我们必须针对最坏情况的电流瞬变进行设计。这个最坏情况通常被建模为一个幅度为 $I_{\text{step}}$ 的电流阶跃。通过一个保守的工程近似，我们可以将时域的[电压降](@entry_id:263648)约束 $\Delta V$ 和电流阶跃 $I_{\text{step}}$ 转换为频域的阻抗目标。[目标阻抗](@entry_id:1132863)被定义为在PDN必须独立响应的频率范围内，所允许的最大阻抗大小 ：

$Z_{\text{target}} = \frac{\Delta V}{I_{\text{step}}}$

这个公式直观地表明：允许的[电压降](@entry_id:263648)越小，或者最坏情况的电流阶跃越大，PDN的阻抗就必须设计得越低。因此，PDN设计的核心任务，就是在尽可能宽的频率范围内，确保其阻抗 $|Z_{\text{PDN}}(f)|$ 始终低于 $Z_{\text{target}}$。

值得注意的是，这个[目标阻抗](@entry_id:1132863)是一个针对高频瞬变的设计约束，它与[电压调节](@entry_id:272092)模块（Voltage Regulator Module, VRM）的特性有所区别。VRM是一个有源[反馈系统](@entry_id:268816)，它可以在其控制带宽（例如，低于几百kHz）内有效地抑制低频电压波动。然而，对于超出其带宽的快速电流瞬变（例如，由时钟[边沿触发](@entry_id:172611)的开关活动），VRM的反馈回路来不及响应。在这些高频段，必须由PDN中的无源元件——即**[去耦电容](@entry_id:1123466)（decoupling capacitors）**和电源/地平面——来提供瞬时电流。因此，$Z_{\text{target}}$ 是对这些无源元件构成的网络在高频段（$f \gtrsim f_{\text{VRM_bandwidth}}$）的阻抗要求。它是一个大信号、高频率的设计目标，而VRM的小信号输出阻抗则是描述其在控制带宽内对微小扰动响应的低频特性 。

### 电源噪声的物理根源：同步开关与寄生电感

理解了PDN的设计目标后，我们必须探究电源噪声的物理来源。在高速数字系统中，主要的噪声源是**[同步开关噪声](@entry_id:1131687)（Simultaneous Switching Noise, SSN）**。当大量的I/O驱动器或内部[逻辑门](@entry_id:178011)同时开关时，它们会在极短的时间内（通常是皮秒到纳秒量级）从电源网络汲取或向地网络注入巨大的瞬时电流。这个快速变化的电流，$I(t)$，是产生电压噪声的根本原因。

根据法拉第电磁感应定律，流经电感的电流变化会在此电感两端产生一个电压：$V = L \frac{dI}{dt}$。不幸的是，在现实世界中，从芯片的电源/地引脚到封装，再到印刷电路板（PCB），所有的物理连接路径都存在**寄生电感（parasitic inductance）**。当巨大的总电流变化率 $\frac{dI_{\text{total}}}{dt}$ 流经这些寄生电感时，就会产生显著的[电压降](@entry_id:263648)或抬升。

一个典型的例子是**[地弹](@entry_id:173166)（ground bounce）**。当地线上大量的返回电流通过封装的接地引脚（其具有寄生电感 $L_{\text{pkg,g}}$）流向PCB地平面时，芯片内部的地电位会相对于稳定的PCB地电位瞬间抬升一个电压 $V_{\text{gb}} = L_{\text{pkg,g}} \frac{dI_{\text{total}}}{dt}$。类似地，电源轨上也会发生电压塌陷（power supply collapse）。这些统称为SSN，它们会减小信号的[噪声容限](@entry_id:177605)，甚至可能导致[逻辑错误](@entry_id:140967) 。

考虑一个场景：4个输出驱动器同时开关，每个在 $200\,\mathrm{ps}$ 的[上升时间](@entry_id:263755)内产生 $20\,\mathrm{mA}$ 的电流。总的电流变化率为 $\frac{dI_{\text{total}}}{dt} = 4 \times \frac{20\,\mathrm{mA}}{200\,\mathrm{ps}} = 4.0 \times 10^8\,\mathrm{A/s}$。如果封装的接地电感 $L_{\text{pkg,g}}$ 为 $500\,\mathrm{pH}$，那么产生的地弹电压将是 $V_{\text{gb}} = (500 \times 10^{-12}\,\mathrm{H}) \times (4.0 \times 10^8\,\mathrm{A/s}) = 0.20\,\mathrm{V}$。对于一个低压供电的芯片，这是一个灾难性的噪声水平。

应对SSN的关键策略是使用本地[去耦电容](@entry_id:1123466)。一个紧靠芯片放置的去耦电容为高频瞬时电流提供了一个低阻抗的本[地回路](@entry_id:261602)。当芯片需要瞬时电流时，电流不再需要长途跋涉通过高电感的封装路径从VRM获取，而是直接由这个本地的“小水塘”——[去耦电容](@entry_id:1123466)——提供。这形成了一个电流[分流器](@entry_id:271037)：总的瞬时电流需求被分配到高电感的封装路径和低电感的[去耦电容](@entry_id:1123466)路径上。由于电流倾向于流向阻抗更低的路径，大部分高频电流将由[去耦电容](@entry_id:1123466)提供，从而显著减小流经封装电感的电流，也就抑制了地弹和电源塌陷。

在上述例子中，如果在芯片旁放置一个去耦电容，其自身的等效串联电感（ESL，我们稍后会详细讨论）为 $300\,\mathrm{pH}$，而封装的电源和地环路总电感为 $L_{\text{loop,pkg}} = L_{\text{pkg,v}} + L_{\text{pkg,g}} = 400\,\mathrm{pH} + 500\,\mathrm{pH} = 900\,\mathrm{pH}$。根据高频电流分流规则（与电感值成反比），流经封装的电流变化率将减小为 $\frac{dI_{\text{pkg}}}{dt} = \frac{dI_{\text{total}}}{dt} \times \frac{L_{\text{ESL}}}{L_{\text{ESL}} + L_{\text{loop,pkg}}} = (4.0 \times 10^8\,\mathrm{A/s}) \times \frac{300}{300+900} = 1.0 \times 10^8\,\mathrm{A/s}$。此时的地弹[电压降](@entry_id:263648)至 $V_{\text{gb}} = (500 \times 10^{-12}\,\mathrm{H}) \times (1.0 \times 10^8\,\mathrm{A/s}) = 0.05\,\mathrm{V}$，得到了显著改善 。

### 去耦电容：从理想到现实

我们已经看到去耦电容在抑制高频噪声中的关键作用。理想的电容器是一个纯粹的储能元件，其阻抗为 $Z_C = 1/(j\omega C)$，在频率升高时阻抗降低，因此是高频电流的理想通路。然而，现实世界中的电容器，特别是广泛使用的多层[陶瓷](@entry_id:148626)电容器（MLCC），远非理想。一个更准确的模型是串联[RLC电路](@entry_id:171534) 。

这个模型包含三个部分：
1.  **理想电容（C）**：这是电容器的主要特性，代表其储存电荷的能力。
2.  **等效串联电阻（Equivalent Series Resistance, ESR）**，记为 $R_{\text{ESR}}$：它代表了电容器内部的所有损耗机制，包括电极的[金属电阻](@entry_id:276910)、介电材料的损耗以及端接电阻。ESR是一个耗散元件，它将电能转化为热能。
3.  **等效串联电感（Equivalent Series Inductance, ESL）**，记为 $L_{\text{ESL}}$：它源于电流流过电容器物理结构（电极、端子）时形成的[电流环路](@entry_id:271292)所产生的磁场。ESL是与电容器物理尺寸和内部结构相关的[寄生电感](@entry_id:268392)。

一个串联[RLC电路](@entry_id:171534)的总阻抗为 $Z(\omega) = R_{\text{ESR}} + j(\omega L_{\text{ESL}} - \frac{1}{\omega C})$。其阻抗幅度 $|Z(\omega)| = \sqrt{R_{\text{ESR}}^2 + (\omega L_{\text{ESL}} - \frac{1}{\omega C})^2}$ 随频率变化呈现出独特的“V”形或“U”形曲线。

-   在**低频段**，[容抗](@entry_id:262258) $\frac{1}{\omega C}$ 占主导地位，阻抗随着频率升高而降低。此时电容器表现为电容性。
-   在**高频段**，[感抗](@entry_id:272183) $\omega L_{\text{ESL}}$ 占主导地位，阻抗随着频率升高而增加。此时电容器表现为电感性。
-   在这两者之间，存在一个特殊的频率，使得[感抗](@entry_id:272183)和[容抗](@entry_id:262258)恰好相互抵消，即 $\omega L_{\text{ESL}} = \frac{1}{\omega C}$。这个频率被称为**[自谐振频率](@entry_id:265549)（Self-Resonant Frequency, SRF）**，记为 $f_{\text{SRF}}$。

$f_{\text{SRF}} = \frac{1}{2\pi\sqrt{L_{\text{ESL}}C}}$

在[自谐振频率](@entry_id:265549)处，电容器的净电抗为零，其总阻抗达到最小值，这个最小值约等于其ESR，即 $Z_{\min} \approx R_{\text{ESR}}$ 。例如，一个 $C=100\,\text{nF}$，$L_{\text{ESL}}=0.5\,\text{nH}$ 的电容器，其[自谐振频率](@entry_id:265549)约为 $f_{\text{SRF}} = \frac{1}{2\pi\sqrt{(0.5 \times 10^{-9})(100 \times 10^{-9})}} \approx 22.5\,\text{MHz}$。如果其 $R_{\text{ESR}}$ 为 $10\,\text{m}\Omega$，那么它在该频率点提供的最低阻抗就是 $10\,\text{m}\Omega$ 。

这个非理想行为至关重要。一个电容器只能在其[自谐振频率](@entry_id:265549)附近的一段有限频带内提供有效的低阻抗去耦。超出这个频带，特别是进入电感区后，它就不再是一个有效的去耦元件，反而会增加PDN的阻抗。因此，PDN设计通常需要组合使用多种不同容值和封装的电容器，以覆盖从几kHz到几GHz的宽广频率范围。

### 实际实现中的寄生效应

电容器本身的ESL只是总环路电感的一部分。当我们将一个电容器焊接到PCB上时，连接路径本身也会引入电感，这部分电感被称为**安装电感（mounting inductance）**。总的环路电感是电容器内部ESL和外部安装电感的总和：$L_{\text{total}} = L_{\text{ESL}} + L_{\text{mount}}$ 。

安装电感主要由以下几部分贡献 ：
-   **焊盘（Pads）和走线（Traces）**：电流从电容端子流到过孔（via）所经过的表面路径。路径越长，形成的环路面积越大，电感就越大。
-   **过孔（Vias）**：连接PCB表层和内部电源/地平面的垂直导体。过孔的电感与其长度（即PCB厚度）成正比，因此更厚的板会导致更大的过孔电感。
-   **电源/地平面（Planes）**：电流在电源和地平面中从一个过孔扩展到另一个过孔时，也会形成一个电流环路。这个环路所包围的磁通量贡献了所谓的**扩展电感（spreading inductance）** 。扩展电感与电源和地平面之间的距离（即介质厚度 $h$）成正比。减小平面间距可以有效降低扩展电感。

在现代高速设计中，由于MLCC技术的进步，电容器自身的ESL已经可以做到很低（几十到几百pH）。然而，安装电感，特别是过孔电感，往往成为瓶颈，其数值可以轻易达到数百pH，甚至可能超过ESL本身 。因此，优化安装方式，如使用多个并联的过孔、将过孔尽可能靠近电容焊盘、采用更薄的介质层等，对于最小化总环路电感至关重要。

此外，电源和地平面的完整性对PDN性能有巨大影响。平面上的**缝隙（slots）**或**切口（cutouts）**会迫使返回电流绕道而行，极大地增加了[电流环路](@entry_id:271292)的面积和长度，从而显著增加了扩展电感 。例如，一个宽度为 $2\,\text{mm}$、长度为 $40\,\text{mm}$ 的狭窄通道（neck），其引入的环路电感可能比一个宽度为 $20\,\text{mm}$ 的正常路径大一个数量级。在一个400 MHz的频率下，这种电感的增加可以将PDN阻抗从约 $6.3\,\Omega$ 剧增到约 $52\,\Omega$，严重削弱去耦效果 。因此，在布局设计中必须保持电源/地平面（特别是作为高频返回路径的地平面）的连续和完整。

### 片上去耦技术

即使通过精心设计[PCB布局](@entry_id:262077)和选择低ESL/ESR的电容，封装和PCB走线引入的电感对于最高频率的瞬变（例如，GHz级别的时钟频率）来说仍然太高。这些超高频电流的开关时间极短，必须在离晶体管几微米甚至更近的距离内得到满足。这就要求在芯片内部直接集成去耦电容，即**片上去耦（on-die decoupling）**。

片上电容主要有两种实现方式 ：
1.  **MOS电容（MOSCAP）**：利用标准[CMOS](@entry_id:178661)工艺中的晶体管结构来构建。通过将晶体管的源极和漏极连接在一起作为一极，栅极作为另一极，栅氧层作为[电介质](@entry_id:266470)，形成一个电容器。
2.  **MIM电容（MIMCAP）**：在芯片的金属布线层之间，通过沉积一层专门的绝缘介质（Insulator）来构建的金属-绝缘体-金属（Metal-Insulator-Metal）结构。

这两种片上电容在性能和成本上各有取舍 ：

-   **电容密度**：通常，使用先进工艺中的薄栅氧（例如，[等效氧化层厚度](@entry_id:196971)约 $1\,\text{nm}$）制成的MOSCAP具有最高的电容密度。因为电容密度 $C/A = \epsilon/d$，极薄的介电层使其在单位面积内能提供最大的电容。MIMCAP的介电层通常厚得多（如 $50\,\text{nm}$），因此即使使用高k材料，其电容密度也往往低于薄栅氧MOSCAP。
-   **电压依赖性**：MIMCAP的电极是金属，其电容值在工作电压范围内几乎是恒定的。然而，MOSCAP的一个电极是半导体，其电容会随着施加的电压而显著变化（表现为典型的[C-V曲线](@entry_id:1121976)）。在电压从高变低（如发生电源droop）的过程中，MOSCAP的电容值会发生改变。这意味着在分析其提供的瞬时电流时，必须考虑两个分量：$I(t) = C(V)\frac{dV}{dt} + V(t)\frac{dC(V)}{dt}$。
-   **漏电流**：薄栅氧MOSCAP由于其极薄的介电层，会存在显著的[量子隧穿效应](@entry_id:149523)，导致较大的**漏电流（leakage current）**。这会增加芯片的[静态功耗](@entry_id:174547)。相比之下，MIMCAP和使用较厚氧化层的MOSCAP（如I/O区域的厚栅氧器件）的漏电流要小几个数量级。因此，在对待机功耗要求严格的设计中，通常会优先选择MIMCAP或厚栅氧MOSCAP。
-   **布局约束**：这两种结构在[物理设计](@entry_id:1129644)中都受到设计规则的限制。MIMCAP通常位于[上层](@entry_id:198114)金属层，会占用宝贵的布线资源，并受到金属密度规则的约束。MOSCAP则位于底层有源区，受到有源区密度和防止闩锁（latch-up）的间距规则的限制。

最终，片上去耦策略通常是这两种类型电容的混合使用，以平衡电容密度、漏电、成本和布局等方面的需求。

### PDN中的谐振现象

一个由多种电感和电容组成的复杂网络，不可避免地会产生谐振。在PDN中，谐振表现为在特定频率下阻抗的急剧升高（峰值），这与我们的设计目标——在宽频带内维持低阻抗——背道而驰。任何工作在谐振频率附近的电路都会经历严重的电源噪声。

PDN中主要存在以下几种谐振现象：

1.  **[并联谐振](@entry_id:262383)（反谐振）**：当两个或多个具有不同[自谐振频率](@entry_id:265549)的[去耦电容](@entry_id:1123466)并联时，会产生**反谐振（anti-resonance）**。考虑一个大电容（如 $10\,\mu\text{F}$）和一个小电容（如 $100\,\text{nF}$）并联。在某个频率点，这个频率高于大电容的SRF但低于小电容的SRF，此时大电容表现为电感性（$X_1 > 0$），而小电容表现为电容性（$X_2  0$）。它们形成了一个并联LC[谐振回路](@entry_id:261916)。在谐振点，两个支路的电抗大小相等、符号相反，导致总的导纳趋近于最小值（理想情况下为零），从而使总阻抗出现一个尖锐的峰值 。对于一个无损系统，这个反谐振频率 $\omega_{\text{ar}}$ 满足条件：$\omega_{\text{ar}}^2 = \frac{1/C_1 + 1/C_2}{L_1 + L_2}$。这个峰值可以通过精心选择电容的ESR来抑制（damping）。

2.  **封装电感与[去耦电容](@entry_id:1123466)的谐振**：这是PDN中最常见的谐振之一。从芯片看进去，PDN可以被简化为封装/PCB电感（$L$）与去耦电容支路（$C$ 和 $R_{\text{s}}$）的并联。这个并联的LC网络会在其[谐振频率](@entry_id:265742) $\omega_0 = 1/\sqrt{LC}$ 附近产生一个阻抗峰。峰值的高度由电路的[品质因数](@entry_id:201005)（Q-factor）决定，而[Q值](@entry_id:265045)又与阻尼（damping）密切相关。电路的阻尼主要由电容器的ESR（$R_s$）提供。一个非常低的ESR虽然在SRF处有利，但在这个[并联谐振](@entry_id:262383)中却可能导致非常高的[Q值](@entry_id:265045)和危险的阻抗峰 。系统的[阻尼比](@entry_id:262264) $\zeta$ 可以表示为 $\zeta = \frac{R_s}{2}\sqrt{\frac{C}{L}}$。为了最大限度地抑制这个谐振峰，需要实现**[临界阻尼](@entry_id:155459)（critical damping）**，即 $\zeta=1$。这给出了一个最佳的ESR值：$R_s = 2\sqrt{\frac{L}{C}}$。这个结论表明，为了获得平坦的阻抗曲线，并非ESR越低越好，而是需要一个恰到好处的ESR值来提供足够的阻尼。

3.  **[腔模](@entry_id:177728)谐振**：在非常高的频率（通常是几百MHz到GHz），当电磁波的波长与电源/地平面的物理尺寸相当时，这对平面对就如同一个[微波谐振腔](@entry_id:267229)。电磁波在平面边界之间来回反射形成**驻波**，在特定的**模态频率（modal frequencies）**上产生强烈的[谐振峰](@entry_id:271281) 。这些频率由平面的尺寸（$L_x, L_y$）和介质的属性（主要是相对介电常数 $\varepsilon_r$）决定：$f_{mn} = \frac{v}{2} \sqrt{(\frac{m}{L_x})^2 + (\frac{n}{L_y})^2}$，其中 $v = c/\sqrt{\varepsilon_r}$ 是波在介质中的[传播速度](@entry_id:189384)。例如，一个 $200\,\text{mm} \times 150\,\text{mm}$ 的PCB，其基板 $\varepsilon_r=4.2$，其最低的[腔模](@entry_id:177728)谐振频率约为 $366\,\text{MHz}$ 。平面上的任何[不连续性](@entry_id:144108)，如前面提到的缝隙和切口，都极易激发这些[腔模](@entry_id:177728)，使问题恶化。

### 有效电容的挑战

到目前为止，我们所有的分析都依赖于一个基本参数：电容值 $C$。然而，对于广泛应用的Class II类陶瓷电容（如X7R, Y5V, Z5U等），其标称电容值 $C_{\text{nom}}$ 具有很强的误导性。这些电容器使用[铁电材料](@entry_id:273847)作为[电介质](@entry_id:266470)，其介[电常数](@entry_id:272823)会随着工作条件的变化而显著降低。因此，在进行任何PDN分析时，我们必须使用**有效电容（effective capacitance）**，$C_{\text{eff}}$。

$C_{\text{eff}}$ 受以下主要因素的影响，这些因素通常以乘法方式复合，导致电容值大幅“降额（derating）” ：

1.  **制造公差（Tolerance）**：电容器出厂时就存在与标称值的偏差，例如 $\pm 20\%$。在进行[最坏情况分析](@entry_id:168192)时，必须考虑这个初始的下限。

2.  **[直流偏置](@entry_id:271748)效应（DC Bias Effect）**：当在Class II电容器上施加直流电压时，铁[电介质](@entry_id:266470)的电畴会发生极化和饱和，导致其对小信号交流电压的响应能力（即小信号电容）急剧下降。对于一个额定电压为 $6.3\,\text{V}$ 的电容，当施加 $3.3\,\text{V}$ 的偏置时，其电容值可能会下降 $40\%$ 或更多。

3.  **温度依赖性（Temperature Dependence）**：Class II电容的电容值会随温度变化。例如，X7R的含义是其电容在 $-55^{\circ}\text{C}$ 到 $+125^{\circ}\text{C}$ 的工作温度范围内，相对于 $25^{\circ}\text{C}$ 时的值，变化不超过 $\pm 15\%$。电容值通常在室温附近达到峰值，在高温或低温时下降。

4.  **老化（Ageing）**：铁[电介质](@entry_id:266470)的[晶体结构](@entry_id:140373)会随着时间的推移自发地重新排列，趋向于一个更稳定的低能量状态，这会导致介[电常数](@entry_id:272823)和电容值随时间呈对数规律衰减。这种老化效应在每次电容器被加热到[居里温度](@entry_id:154511)以上（例如焊接过程）后会重新开始。老化率通常以“每十年（decade of time）下降的百分比”来表示。

让我们考虑一个具体的例子 ：一个标称值为 $10\,\mu\text{F}$、公差为 $\pm 20\%$ 的X7R电容，在 $3.3\,\text{V}$ 直流偏置、$85^{\circ}\text{C}$ 环境温度下工作，并且已经使用了 $1000$ 小时。经过计算，考虑到所有降额因素的乘法效应：

-   初始[公差](@entry_id:275018)：$10\,\mu\text{F} \times (1 - 0.20) = 8.0\,\mu\text{F}$
-   直流偏置（-39.6%）：$8.0\,\mu\text{F} \times (1 - 0.396) \approx 4.83\,\mu\text{F}$
-   温度效应（-6.0%）：$4.83\,\mu\text{F} \times (1 - 0.060) \approx 4.54\,\mu\text{F}$
-   老化效应（-7.5%）：$4.54\,\mu\text{F} \times (1 - 0.075) \approx 4.20\,\mu\text{F}$

最终，这个标称 $10\,\mu\text{F}$ 的电容器在实际工作条件下的有效电容仅为 $4.20\,\mu\text{F}$，不足其标称值的一半。如果在PDN设计和仿真中使用了标称值，将会严重高估去耦效果，导致设计失败。因此，准确评估并使用有效电容是成功进行电源分配网络规划与分析的绝对前提。